JP2005328060A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2005328060A
JP2005328060A JP2005140443A JP2005140443A JP2005328060A JP 2005328060 A JP2005328060 A JP 2005328060A JP 2005140443 A JP2005140443 A JP 2005140443A JP 2005140443 A JP2005140443 A JP 2005140443A JP 2005328060 A JP2005328060 A JP 2005328060A
Authority
JP
Japan
Prior art keywords
etching
layer
ratio
gas mixture
dielectric film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005140443A
Other languages
English (en)
Inventor
Masayuki Sato
雅幸 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of JP2005328060A publication Critical patent/JP2005328060A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76811—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving multiple stacked pre-patterned masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76813—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving a partial via etch

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

【課題】 従来技術の不都合点を克服するデュアルダマシン構造上にビアホールを形成する方法を提供する。
【解決手段】 エッチングプロセスは、半導体材料の選択とエッチャントパラメータとの組み合わせから、ビアホールの最適な形成を得る。層間誘電膜層上に、ＳｉＯＮ層を有するストップ層（１１２）が形成され、そのＳｉＯＮ層上にＳｉＣ層（１１４）が位置する。選択性エッチングは、ＳｉＣ層を攻撃するが、ＳｉＯＮ層は影響されないようにする。ビアホールをエッチングするとき、約７：９０のＯ２：ＣＯ比が優れたエッチングを得るために観測された。
【選択図】 図３

Description

本発明は、ワンステップデュアルダマシン方法を用いて、ビアホールを生成する改良されたエッチングプロセスに関する。
ダマシンは、相互接続金属線が絶縁する誘電体によって位置決めされるプロセスに関係する。ダマシン法は、リソグラフィおよびエッチングによってではなく化学機械的平坦化（ＣＭＰ）によって行われる。ダマシン法では、相互接続パターンが始めに、誘電体層においてリソグラフィを用いて規定され、それから金属が堆積されて、その生じたトレンチを埋める。そして、余分な金属は化学機械的研磨（平坦化）を用いて除去される。
化学機械的研磨（ＣＭＰ）は、化学機械的平坦化とも呼ばれるが、表面の平坦化および金属相互接続パターンの規定を目的として行われる化学機械的研磨によって固体層を除去する方法に関係する。
デュアルダマシンは、ダマシンプロセスの改良バージョンであり、このダマシン法は、金属エッチングの代わりにＣＭＰプロセスを用いて金属相互接続幾何学的形状を形成するために使用される。デュアルダマシンでは、２つの層間誘電膜のパターニングステップと１つのＣＭＰステップとがパターンを形成するが、別な方法で、従来のダマシンプロセスを用いると２つのパターニングステップと２つの金属ＣＭＰステップとが要求される。
図１（ａ）から図１（ｄ）は、デュアルダマシン構造の配線を有する半導体装置を製造する従来方法を説明する図である。
図１（ａ）に示された半導体を製造する第１の従来方法では、第１のシリコン窒化（Ｓｉ３Ｎ４）膜３、第１のシリコン酸化膜４、第２のシリコン窒化（Ｓｉ３Ｎ４）膜５および第２のシリコン酸化膜６が、第１の配線層１が埋め込まれる層誘電膜２の上に連続的に形成される。第１の配線層は基板上に形成されるが、図面には簡潔さのために図示されていない。
次に、図１（ｂ）に示されるように、ビアホール８を空けるための異方性ドライエッチングは、第１のフォトレジスト７をマスクとして用いて行われる。このエッチングは、第１の窒化膜３がビアホール８の内部において露出するまで行われる。ビアホール８はまた、コンタクトホールと呼ばれる。第１の窒化膜３は、図１（ｂ）に示されるように、このエッチングプロセスにおいてエッチングストッパー膜として機能する。
ビアホール８をあけるためのエッチングが終了すると、第１のフォトレジスト７は第２のシリコン酸化膜６の上から除去される。必要に応じて、図１（ｃ）に示されるように、配線スロット１０に対応する開口部分を有する第２のフォトレジスト９が、その場所に形成される。
次に、配線スロット１０をあけるための異方性ドライエッチングは、第２のフォトレジスト９をマスクとして使用して行われる。このエッチングは、シリコン酸化膜がシリコン窒化膜に対する大きな選択比で除去され得る状況下で行われる。この時点で、第１のシリコン窒化膜３および第２の窒化膜５は、共にエッチングストッパー膜として用いられる。次に、配線スロット１０の底面において露出された第２のシリコン窒化膜５と、ビアホール８の底面において露出された第１のシリコン窒化膜３とを除去する目的としたエッチングが行われる。このプロセスが適切になされると、図１（ｄ）に示されるように、第１の配線層１の表面を露出するビアホール８と、ビアホール８につながる配線スロット１０とが形成される。
従来技術に従った典型的なダマシン構造は、Ｄ．Ｅｄｅｌｅｔｅｉｎらによる、Ｐｒｏｃ．ＩＥＥＥ ＩＥＤＭ（１９９７）およびＳ．Ｖｅｎｋａｔｅｓａｎらによる、Ｐｒｏｃ．ＩＥＥＥ ＩＥＤＭ（１９９７）に記載されている。
従来技術に従ったビアホール形成は、特徴寸法（フィーチャ）の大きさが縮小するにつれて多数の問題を引き起こす。たとえば、フォトレジストが時期尚早に除去されることにより、下に重なる層に損傷を与えることを防ぐために、エッチングの間、エッチング選択性は制御されなければならない。たとえば、プラズマエッチングが、一酸化炭素に対する酸素が１：１である比率を含むガス混合を用いる場合、フォトレジストおよびフォトレジストに覆われていない材料の双方が同じ速度でエッチングされる。半導体装置への損傷を防ぐために、非常に厚い層のフォトレジストを使用することが必要であるが、この厚い層のフォトレジストは、線、トレンチおよびビアホールの貧弱な精度を招く。
シリコンが、たとえばＣＦ４といったフロン系ガスを用いてエッチングされるとき、従来のエッチングプロセスにおけるさらなる困難が持ち上がる。エッチングプロセスによって、シリコンはＳｉＦ４に変換されるが、高分子炭素の残留物が半導体上に残り、これはしばしばビアホール周囲の「フェンス」として現れる。
示されてきたように、従来技術は非効率的なエッチングから生じる不利益を有する。これら不都合によって、製造の非効率性、半導体の損傷およびビアホール周囲の残留物からフェンスを生成するといった現象を引き起こす。これらフェンスは、たとえば、寄生容量および金属コンポーネントによる低下したコンダクタンスといった、望ましくない効果を招く。したがって、これら不利な現象を最小化する新しいエッチング技術を提供する必要性がある。
本発明は、一部で、従来技術の不都合点を克服するデュアルダマシン構造上にビアホールを形成する方法に関する。
本発明は、一部で、半導体装置を製造するプロセスに関し、このプロセスは、配線層が埋め込まれている絶縁層上に第１のストッパー層を形成することと、第１のストッパー層上に第１の層間誘電膜を形成することと、第１の層間誘電膜上に第２のストッパー膜を形成することと、第２のストッパー膜上に第２の層間誘電膜を形成することと、第２の誘電膜上に第３のストッパー膜を形成することと、半導体装置にビアホールをエッチングすることとを包含し、ここで、エッチングは、一酸化炭素に対する酸素の比率が約７：９０である比率を有する少なくとも１つのエッチャントガスを用いるエッチングを含む。本発明の好ましい実施形態では、第１のストッパー層はＳｉＮを備え、第２のストッパー層はＳｉＣを備え、そして第３のストッパー層は第２の誘電膜上にＳｉＯＮ層を備え、かつＳｉＯＮ層上にＳｉＣ層を備える。配線層は好ましくは銅を備える。
本発明は、好ましい実施形態において、一連のシーケンシャルなエッチングステップに関し、このエッチングステップは、（１）Ａｒ：Ｃ４Ｆ８：Ｃ２Ｆ６：Ｏ２を約２００：１９：３０：３０の比率で備えるガス混合を用いてエッチングするステップと、（２）Ａｒ：Ｏ２：Ｃ４Ｆ８：ＣＯを約６０：７：１２：９０の比率で備えるガス混合を用いてエッチングするステップと、（３）Ａｒ：ＣＨＦ３：Ｃ２Ｆ６：Ｎ２を約１２５：１０：４０：２０の比率で備えるガス混合を用いてエッチングするステップと、（４）Ａｒ：Ｏ２：Ｃ４Ｆ８：ＣＯを約６０：４：１２：９０の比率で備えるガス混合を用いてエッチングするステップと、（５）Ａｒ：Ｎ２：Ｃ４Ｆ８：ＣＯを約６０：８：１２：１００の比率で備えるガス混合を用いてエッチングするステップとを包含する。本発明の好ましい実施形態では、一部で、この方法は、８％未満の酸素を用いてアッシングすることをさらに包含する。ステップ（２）は、ＳｉＣに対して高い選択性を有する。ステップ（５）は、ＳｉＣエッチングステップであるので、ＳｉＣに対して高い選択性を必要としない。ステップ（５）のエッチングガスにおいて酸素を用いることは、ＣｕＯ形成を抑えるために避けられる。従って、ステップ（５）のエッチングガスは、ＣｕＯ形成を最小化するためにゼロモルパーセントの酸素を含むべきである。
前記の一般的な説明および以下の詳細な説明は、例示的かつ説明的なものであり、請求項のように本発明の説明をさらに提供するよう意図されるものであることを理解されたい。
（項目１）
半導体装置を製造するプロセスであって、
配線層が埋め込まれている絶縁層を提供することと、
該絶縁層上に第１のストッパー層を形成することと、
該第１のストッパー層上に第１の層間誘電膜を形成することと、
該第１の層間誘電膜上に第２のストッパー層を形成することと、
該第２のストッパー層上に第２の層間誘電膜を形成することと、
該第２の誘電膜上に第３のストッパー層を形成することと、
一酸化炭素に対する酸素の比率が約７：９０の比率を有する少なくとも１つのエッチャントガスを１つ用いて、該半導体装置にビアホールをエッチングすることと
を包含する、プロセス。
（項目２）
上記第１の誘電膜層はＦＳＧを備え、上記第２の誘電膜層はＦＳＧを備えた、項目１に記載のプロセス。
（項目３）
上記第１のストッパー層はＳｉＮを備えた、項目１に記載のプロセス。
（項目４）
上記第２のストッパー層はＳｉＣを備えた、項目１に記載のプロセス。
（項目５）
上記第３のストッパー層は、上記第２の誘電膜上のＳｉＯＮ層と、該ＳｉＯＮ層上のＳｉＣ層とを備えた、項目１に記載のプロセス。
（項目６）
上記配線層は銅を備えた、項目１に記載のプロセス。
（項目７）
上記エッチングすることは、以下のシーケンシャルなステップ、すなわち、
（１）Ａｒ：Ｃ４Ｆ８：Ｃ２Ｆ６：Ｏ２を備えている、ガス混合を用いてエッチングするステップと、
（２）Ａｒ：Ｏ２：Ｃ４Ｆ８：ＣＯを備えている、ガス混合を用いてエッチングするステップと、
（３）Ａｒ：ＣＨＦ３：Ｃ２Ｆ６：Ｎ２を備えている、ガス混合を用いてエッチングするステップと、
（４）Ａｒ：Ｏ２：Ｃ４Ｆ８：ＣＯを備えている、ガス混合を用いてエッチングするステップと、
（５）Ａｒ：Ｎ２：Ｃ４Ｆ８：ＣＯを備えている、ガス混合を用いてエッチングするステップと
を包含する、項目１に記載のプロセス。
（項目８）
上記エッチングすることは、以下のシーケンシャルなステップ、すなわち、
（１）Ａｒ：Ｃ４Ｆ８：Ｃ２Ｆ６：Ｏ２を約１１：１：２：２の比率で備えている、ガス混合を用いてエッチングするステップと、
（２）Ａｒ：Ｏ２：Ｃ４Ｆ８：ＣＯを約９：１：２：１３の比率で備えている、ガス混合を用いてエッチングするステップと、
（３）Ａｒ：ＣＨＦ３：Ｃ２Ｆ６：Ｎ２を約１３：１：４：２の比率で備えている、ガス混合を用いてエッチングするステップと、
（４）Ａｒ：Ｏ２：Ｃ４Ｆ８：ＣＯを約１５：１：３：２３の比率で備えている、ガス混合を用いてエッチングするステップと、
（５）Ａｒ：Ｎ２：Ｃ４Ｆ８：ＣＯを約８：１：２：１３の比率で備えている、ガス混合を用いてエッチングするステップと
を包含する、項目７に記載のプロセス。
（項目９）
８％未満の酸素を用いてアッシングすることをさらに包含する、項目１に記載のプロセス。
（項目１０）
ビアホールのエッチャントガスであって、
Ｏ２とＣＯとを備え、
該Ｏ２の該ＣＯに対する比率は、約７：９０である、エッチャントガス。
（項目１１）
Ａｒ：Ｏ２：Ｃ４Ｆ８：ＣＯを約９：１：２：１３の比率で備える、項目１０に記載のエッチャントガス。
（項目１２）
Ａｒ：Ｏ２：Ｃ４Ｆ８：ＣＯを約８：１：２：１３の比率で備える、項目１０に記載のエッチャントガス。
（摘要）
エッチングプロセスは、半導体材料の選択とエッチャントパラメータとの組み合わせから、ビアホールの最適化された形成を得る。層間誘電膜層上に、ＳｉＯＮ層を有するストップ層が形成され、そのＳｉＯＮ層上にＳｉＣ層がある。選択性エッチングは、ＳｉＣ層を攻撃するが、ＳｉＯＮ層は影響されないようにする。ビアホールをエッチングするとき、約７：９０のＯ２：ＣＯ比が優れたエッチングを得るために観測された。
添付の図面は、本発明のさらなる理解を提供するために含まれる。図面は、本発明の実施形態を説明し、その説明とともに本発明の実施形態の原理を説明することを提供する。
本発明の利点は、これ以降で与えられる詳細な説明からより明白になる。しかしながら、詳細な説明および特定の例は、本発明の好ましい実施形態を示しているが、説明するためだけに与えられたものであって、本発明の精神および範囲内で種々の変更および修正が、この詳細な説明から当業者にとって明白になることを理解されたい。
図２は、本発明の好ましい実施形態に従って半導体装置を製造する方法を示す。第１のストッパー膜１０４、第１の層間誘電膜（ＩＬＤ）１０６、第２のストッパー膜１０８および第２の層間誘電膜１１０は、配線層１００が埋め込まれている層誘電膜１０２上に連続的に形成される。配線層１００は、銅、アルミニウムまたはアルミニウム‐銅合金を備え得るが、好ましくは銅である。第１の配線層は基板上に形成されるが、簡潔さのために図示されていない。ストッパー膜１０４、１０８は、窒化シリコン（Ｓｉ３Ｎ４）または炭化シリコン（ＳｉＣ）を備え得るが、これら材料に限られない。本発明の好ましい実施形態では、第１のストッパー膜１０４は窒化シリコンを備え、かつ第２のストッパー膜１０８は炭化シリコンを備える。
図２において、ＩＬＤ１０６、１１０は、二酸化シリコン、ＢＳＧ（ｂｏｒｏｓｉｌｉｃａｔｅ ｇｌａｓｓ）、ＢＰＳＧ（ｂｏｒｏｐｈｏｓｐｈｏｓｉｌｉｃａｔｅ ｇｌａｓｓ）およびＦＳＧ（ｆｌｕｏｒｏｓｉｌｉｃａｒｅ ｇｌａｓｓ）を含む、任意の適切な材料から形成され得る。好ましくは、ＩＬＤ１０６、１１０はＦＳＧから形成される。
図２において、第２のＩＬＤ１１０上にＳｉＯＮ層１１２が形成され、ＳｉＯＮ層１１２上にＳｉＣ層１１４が形成される。ＳｉＣ層１１４は、ＢＡＲＣおよびエッチングストッパーである。ＳｉＯＮ層１１２はＢＡＲＣ層である。ＳｉＣ層１１４上に、フォトレジスト層１１６が形成され、このフォトレジスト層１１６は配線トレンチに対応する部分に空間でパターン化されている。
図２に示された本発明の実施形態で示された層の厚さは制限されない。層の好ましい厚さは、ＳｉＣ膜１１４には約７０ｎｍであり、ＳｉＯＮ膜１１２には約１２０ｎｍであり、第２のＩＬＤ層１１０には約４００ｎｍであり、第２のストッパー膜１０８には約５０ｎｍであり、第１のＩＬＤ１０６には約３５０ｎｍ〜４００ｎｍであり、第１のストッパー膜１０４には約５０ｎｍである。
図３は、本発明の好ましい実施形態に従った、トレンチ形成を示す。トレンチは、たとえばプラズマエッチングといったドライエッチングを用いて形成される。好ましいエッチングは、フッ素源としてＣＦ４またはＣＨＦ３のどちらか一方を含む混合ガスを用いる。好ましいエッチング条件は、ＣＨＦ３／ＣＦ４／Ｏ２＝１．２：１５：１、１８００Ｗ、４０ｍＴｏｒｒを含む。ガス中のフッ素ラジカルは、ＳｉＣ層１１４中の炭素と反応して、炭素を含有するガスを生成する。しかしながら、エッチングが下に重なるＳｉＯＮ ＢＡＲＣ層１１２に到達すると、エッチングは停止する。なぜならば、ＳｉＯＮ ＢＡＲＣ層１１２中にフッ素原子と反応する反応性炭素がないからである。エッチング後、フォトレジスト層１１６は除去される。フォトレジスト層は、たとえばアッシングといった任意の従来方法によって除去され得る。
図４は、本発明の好ましい実施形態に従った、ビアホールのパターニングを示す。フォトレジスト層１１６の除去の後に、第２のフォトレジスト層１１８および有機ＢＡＲＣ層１２０が形成され、これは所望のビアホールのパターンを有する。フォトレジスト層１１８および有機ＢＡＲＣ層１２０は、トレンチの側面を形成するＳｉＣ層１１４の側面を覆う。
図５、６、７、８、９および１０は、本発明の好ましい実施形態に従った、ビアホールエッチングおよびトレンチエッチングシーケンスを示す。第１のエッチングは、ＳｉＯＮ ＢＡＲＣ層１１２、ＳｉＣ膜１１４および誘電膜層１１０の部分を貫いてエッチングする。第２のエッチングステップは、誘電膜層１１０の上部分を除去する（図６参照）。フォトレジストおよび有機ＢＡＲＣを除去するアッシングステップは、１１０層のエッチングステップと１０８層のエッチングステップとの間で行われ得る（図７参照）。それから、層１０８および層１１２の残部のエッチングが行われる（図８参照）。その後、誘電膜層１１０および１０６の部分が除去される（図９参照）。最後に、ＳｉＣ層１１２およびＳｉＮ層１０４の残っている部分が除去される（図１０参照）。ＳｉＮ層１０４の部分を除去することにより、金属層１００の部分が露出される。図５から図１０まで示された各エッチングステップの条件およびエッチングガスは、各エッチングステップがビアホールにおける半導体スタックの所望される部分のみをエッチングする限り制限されない。また、前述したように、ステップ（５）のエッチングガス中に酸素ガスが存在することは、好ましくは完全に避けられる。典型的な好ましいエッチング条件は、例１で与えられる。
（例１）
ウエーハ基板上に、１００ｎｍの有機ＢＡＲＣ層が形成され、この有機ＢＡＲＣ層の上に、５０ｎｍのＳｉＣ層、１２０ｎｍのＳｉＯＮ層、ＦＳＧ層、ＳｉＮ層、ＦＳＧ層およびＳｉＮ層が連続的に形成された。ＦＳＧ層は、約５００ｎｍの厚さを有し、ＳｉＮ層は約５０ｎｍの厚さを有する。トレンチを形成した後、ビアホールは表１に示されたエッチングシーケンスを用いてエッチングされた。
表１．ビアホールおよびトレンチのエッチングステップ
Figure 2005328060
 注記：ステップ（１）〜（５）は、それぞれ図５、６、８、９および１０に対応する。
全てのビアホールの一定の深さを維持するために、終点検出システムが用いられた。発光分光は、終点検出をエッチングするのに最も一般的な方法であり、それは、高い選択性で実行することが容易であるからである。
ビアホールをエッチングするとき、エッチング選択性は、フォトレジストが時期尚早に除去されることを防ぐために制御されねばならない。たとえば、第２のエッチングステップ（表１のＮｏ．２に対応する）において、Ｏ２：ＣＯの比が１：１であるとすると、フォトレジストとビアホール部分の下に重なる材料とは双方とも、同じ速度でエッチングする。これは選択性がないということから不利となる。しかしながら、最適な選択性が予想外に、表１の第２のエッチングステップＮｏ．２に関して、約７：９０（約１：１３）のＯ２：ＣＯ比において見出された。
第２のエッチングステップの後、シーケンスにおいてアッシングステップがある。このアッシングステップは、ＳｉＯ２の式１およびＳｉの式２を比較して説明されるように、エッチングの間に形成する余分なポリマーを除去する。
ＳｉＯ２＋ＣＦ４→ＳｉＦ４＋ＣＯ＋Ｏ （１）
Ｓｉ＋ＣＦ４→ＳｉＦ４＋Ｃ（重合の） （２）
従来技術に従ったアッシングプロセスにおいて、酸素の高濃度が用いられてフォトレジストをアッシングするが、ＦＳＧのｋ値（誘電率）は大きくなる。これは、埋め込まれた線のキャパシタンスはトランジスタの速度を変えるので好ましくない。つまり、トランジスタの速度は、誘電率が上昇するにつれて低下する。従来技術では、アッシングは１００パーセント酸素を用いて広く行われてきた。しかしながら、本発明の好ましい実施形態では、酸素は約８％の酸素、またはそれを下回る酸素にアルゴンを用いて希釈される。ヘリウムおよびネオンはまた、アルゴンの代わりに希釈ガスとして用いられ得る。
前述の実施形態および利点は、単に例示的なものであり、本発明を制限するものと解釈されない。本教示は、他タイプの方法および装置にも容易に適用され得る。本発明の記載は説明的であることを意図しており、請求項の範囲を制限するものとは意図されていない。多くの代案、修正および変更が、当業者にとって明白である。前述の説明およびここで示された特定の実施形態は、単に本発明の最良の形態およびその原理を説明するだけのものであると理解され、よって、添付の請求項の範囲によってのみ制限されるものと理解される。
従来技術に従って半導体装置を製造する方法を示す。 従来技術に従って半導体装置の中にビアホールを形成するステップを示す。 従来技術に従って半導体装置の中に配線スロット構造を形成するステップを示す。 従来技術に従って半導体装置に配線スロットをエッチングするステップを示す。 本発明の好ましい実施形態に従って半導体装置を製造する方法を示す。 本発明の好ましい実施形態に従ったトレンチ形成を示す。 本発明の好ましい実施形態に従ったビアホールのパターニングを示す。 本発明の好ましい実施形態に従ったビアホールＢＡＲＣエッチングシーケンスを示す。 本発明の好ましい実施形態に従ったビアホール上部のＩＬＤ（１１０）エッチングシーケンスを示す。 シーケンシャルフォトレジストアッシングを示す。 本発明の好ましい実施形態に従ったストッパー層（１１２および１０８）のエッチングシーケンスを示す。 本発明の好ましい実施形態に従ったビアホール下部のＩＬＤ（１０６）エッチングおよびトレンチ上部のＩＬＤ（１１０）エッチングシーケンスを示す。 本発明の好ましい実施形態に従ったエッチングストッパー層（１１２、１０８および１０４）エッチングシーケンスを示す。
符号の説明
１００ 配線層
１０２ 層誘電膜
１０４ ストッパー膜（ＳｉＮ）
１０６、１１０ 層間誘電膜（ＩＬＤ）
１０８ ストッパー膜（ＳｉＣ）
１１２ ストッパー膜（ＳｉＯＮ ＢＡＲＣ層）
１１４ ＳｉＣ層
１１６、１１８ フォトレジスト層
１２０ 有機ＢＡＲＣ層

Claims (12)

  1. 半導体装置を製造するプロセスであって、
    配線層が埋め込まれている絶縁層を提供することと、
    該絶縁層上に第１のストッパー層を形成することと、
    該第１のストッパー層上に第１の層間誘電膜を形成することと、
    該第１の層間誘電膜上に第２のストッパー層を形成することと、
    該第２のストッパー層上に第２の層間誘電膜を形成することと、
    該第２の誘電膜上に第３のストッパー層を形成することと、
    一酸化炭素に対する酸素の比率が約７：９０の比率を有する少なくとも１つのエッチャントガスを用いて、該半導体装置にビアホールをエッチングすることと
    を包含する、プロセス。
  2. 前記第１の誘電膜層はＦＳＧを備え、前記第２の誘電膜層はＦＳＧを備えた、請求項１に記載のプロセス。
  3. 前記第１のストッパー層はＳｉＮを備えた、請求項１に記載のプロセス。
  4. 前記第２のストッパー層はＳｉＣを備えた、請求項１に記載のプロセス。
  5. 前記第３のストッパー層は、前記第２の誘電膜上のＳｉＯＮ層と、該ＳｉＯＮ層上のＳｉＣ層とを備えた、請求項１に記載のプロセス。
  6. 前記配線層は銅を備えた、請求項１に記載のプロセス。
  7. 前記エッチングすることは、以下のシーケンシャルなステップ、すなわち、
    （１）Ａｒ：Ｃ４Ｆ８：Ｃ２Ｆ６：Ｏ２を備えている、ガス混合を用いてエッチングするステップと、
    （２）Ａｒ：Ｏ２：Ｃ４Ｆ８：ＣＯを備えている、ガス混合を用いてエッチングするステップと、
    （３）Ａｒ：ＣＨＦ３：Ｃ２Ｆ６：Ｎ２を備えている、ガス混合を用いてエッチングするステップと、
    （４）Ａｒ：Ｏ２：Ｃ４Ｆ８：ＣＯを備えている、ガス混合を用いてエッチングするステップと、
    （５）Ａｒ：Ｎ２：Ｃ４Ｆ８：ＣＯを備えている、ガス混合を用いてエッチングするステップと
    を包含する、請求項１に記載のプロセス。
  8. 前記エッチングすることは、以下のシーケンシャルなステップ、すなわち、
    （１）Ａｒ：Ｃ４Ｆ８：Ｃ２Ｆ６：Ｏ２を約１１：１：２：２の比率で備えている、ガス混合を用いてエッチングするステップと、
    （２）Ａｒ：Ｏ２：Ｃ４Ｆ８：ＣＯを約９：１：２：１３の比率で備えている、ガス混合を用いてエッチングするステップと、
    （３）Ａｒ：ＣＨＦ３：Ｃ２Ｆ６：Ｎ２を約１３：１：４：２の比率で備えている、ガス混合を用いてエッチングするステップと、
    （４）Ａｒ：Ｏ２：Ｃ４Ｆ８：ＣＯを約１５：１：３：２３の比率で備えている、ガス混合を用いてエッチングするステップと、
    （５）Ａｒ：Ｎ２：Ｃ４Ｆ８：ＣＯを約８：１：２：１３の比率で備えている、ガス混合を用いてエッチングするステップと
    を包含する、請求項７に記載のプロセス。
  9. ８％未満の酸素を用いてアッシングすることをさらに包含する、請求項１に記載のプロセス。
  10. ビアホールのエッチャントガスであって、
    Ｏ２とＣＯとを備え、
    該Ｏ２の該ＣＯに対する比率は、約７：９０である、エッチャントガス。
  11. Ａｒ：Ｏ２：Ｃ４Ｆ８：ＣＯを約９：１：２：１３の比率で備える、請求項１０に記載のエッチャントガス。
  12. Ａｒ：Ｏ２：Ｃ４Ｆ８：ＣＯを約８：１：２：１３の比率で備える、請求項１０に記載のエッチャントガス。
JP2005140443A 2004-05-14 2005-05-12 半導体装置の製造方法 Pending JP2005328060A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US10/845,160 US6960535B1 (en) 2004-05-14 2004-05-14 Dual damascene etching process

Publications (1)

Publication Number Publication Date
JP2005328060A true JP2005328060A (ja) 2005-11-24

Family

ID=35150768

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005140443A Pending JP2005328060A (ja) 2004-05-14 2005-05-12 半導体装置の製造方法

Country Status (2)

Country Link
US (1) US6960535B1 (ja)
JP (1) JP2005328060A (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7341935B2 (en) * 2004-06-25 2008-03-11 Taiwan Semiconductor Manufacturing Co., Ltd. Alternative interconnect structure for semiconductor devices
US7723155B2 (en) * 2004-06-30 2010-05-25 Xycarb Ceramics B.V. Method for the treatment of a surface of a metal-carbide substrate for use in semiconductor manufacturing processes as well as such a metal-carbide substrate
US7723201B2 (en) * 2006-01-09 2010-05-25 International Business Machines Corporation Structure and method for making on-chip capacitors with various capacitances
US7838432B2 (en) * 2007-04-16 2010-11-23 Applied Materials, Inc. Etch process with controlled critical dimension shrink
US8603363B1 (en) * 2012-06-20 2013-12-10 Praxair Technology, Inc. Compositions for extending ion source life and improving ion source performance during carbon implantation

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6949203B2 (en) * 1999-12-28 2005-09-27 Applied Materials, Inc. System level in-situ integrated dielectric etch process particularly useful for copper dual damascene
JP3803523B2 (ja) * 1999-12-28 2006-08-02 株式会社東芝 ドライエッチング方法及び半導体装置の製造方法
US6362109B1 (en) * 2000-06-02 2002-03-26 Applied Materials, Inc. Oxide/nitride etching having high selectivity to photoresist
US6372636B1 (en) * 2000-06-05 2002-04-16 Chartered Semiconductor Manufacturing Ltd. Composite silicon-metal nitride barrier to prevent formation of metal fluorides in copper damascene
US6479391B2 (en) * 2000-12-22 2002-11-12 Intel Corporation Method for making a dual damascene interconnect using a multilayer hard mask
US6448177B1 (en) * 2001-03-27 2002-09-10 Intle Corporation Method of making a semiconductor device having a dual damascene interconnect spaced from a support structure
US6962879B2 (en) * 2001-03-30 2005-11-08 Lam Research Corporation Method of plasma etching silicon nitride
JP4108310B2 (ja) * 2001-09-28 2008-06-25 富士通株式会社 シリコン含有絶縁膜を有する半導体装置の製造方法
US6790772B2 (en) * 2002-05-09 2004-09-14 Macronix International Co., Ltd. Dual damascene processing method using silicon rich oxide layer thereof and its structure

Also Published As

Publication number Publication date
US6960535B1 (en) 2005-11-01
US20050255703A1 (en) 2005-11-17

Similar Documents

Publication Publication Date Title
US6905968B2 (en) Process for selectively etching dielectric layers
US6844266B2 (en) Anisotropic etching of organic-containing insulating layers
US7125792B2 (en) Dual damascene structure and method
US8450212B2 (en) Method of reducing critical dimension process bias differences between narrow and wide damascene wires
US7553761B2 (en) Method of fabricating semiconductor device
USRE38914E1 (en) Dual damascene patterned conductor layer formation method without etch stop layer
TW522490B (en) Etching method with dual-damascene structure
US7557043B2 (en) Method of fabricating the stacked structure and damascene process
KR100430472B1 (ko) 듀얼 다마신 공정을 이용한 배선 형성 방법
US6007733A (en) Hard masking method for forming oxygen containing plasma etchable layer
US20050214694A1 (en) Pattern formation method
JP2002525840A (ja) 特に銅デュアルダマシーンに有用な原位置統合酸化物エッチングプロセス
US7611994B2 (en) Fine patterning method for semiconductor device
TW200524124A (en) Method for forming novel BARC open for precision critical dimension control
JP2000340649A (ja) 酸化物充填によるデュアルダマシン製作の歩留まり改善
US20070232048A1 (en) Damascene interconnection having a SiCOH low k layer
US8735283B2 (en) Method for forming small dimension openings in the organic masking layer of tri-layer lithography
JPWO2004097923A1 (ja) 半導体装置の製造方法
US6551915B2 (en) Thermal annealing/hydrogen containing plasma method for forming structurally stable low contact resistance damascene conductor structure
JP4492949B2 (ja) 電子デバイスの製造方法
JP2005328060A (ja) 半導体装置の製造方法
US20050239286A1 (en) Two-step stripping method for removing via photoresist during the fabrication of partial-via dual damascene features
US7091612B2 (en) Dual damascene structure and method
US7572733B2 (en) Gas switching during an etch process to modulate the characteristics of the etch
US8901007B2 (en) Addition of carboxyl groups plasma during etching for interconnect reliability enhancement

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070822

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20091016

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091021

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100303