JPWO2004097923A1 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JPWO2004097923A1
JPWO2004097923A1 JP2004571304A JP2004571304A JPWO2004097923A1 JP WO2004097923 A1 JPWO2004097923 A1 JP WO2004097923A1 JP 2004571304 A JP2004571304 A JP 2004571304A JP 2004571304 A JP2004571304 A JP 2004571304A JP WO2004097923 A1 JPWO2004097923 A1 JP WO2004097923A1
Authority
JP
Japan
Prior art keywords
film
mask
forming
hard mask
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004571304A
Other languages
English (en)
Other versions
JP4256347B2 (ja
Inventor
瀧川　幸雄
幸雄 瀧川
清水　紀嘉
紀嘉 清水
鈴木　寿哉
寿哉 鈴木
肇 河辺
肇 河辺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Publication of JPWO2004097923A1 publication Critical patent/JPWO2004097923A1/ja
Application granted granted Critical
Publication of JP4256347B2 publication Critical patent/JP4256347B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
    • H01L21/02323—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of oxygen
    • H01L21/02326—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of oxygen into a nitride layer, e.g. changing SiN to SiON
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/02131—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being halogen doped silicon oxides, e.g. FSG
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02167—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon carbide not containing oxygen, e.g. SiC, SiC:H or silicon carbonitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H01L21/0234—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0332—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/3143—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76811—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving multiple stacked pre-patterned masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76813—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving a partial via etch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Inorganic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

有機低誘電率膜（３）上に、ＳｉＣ膜（４）、ＳｉＯ２膜（５）及びシリコン窒化膜（６）を順次形成した後、シリコン窒化膜（６）の表面に対してＯ２プラズマ処理を施すことにより、シリコン窒化膜（６）の表面に酸化物層（７）を形成する。その後、シリコン窒化膜（６）及び酸化物層（７）に配線溝用のパターンを形成し、ビアホールのパターンが形成された樹脂層（１０）を形成する。そして、酸化物層（７）の樹脂層（１０）から露出している部分を除去することにより、不要なパーティクルも除去する。

Description

本発明は、デュアルダマシン法に好適な半導体装置の製造方法に関する。
近年、半導体集積回路の高集積化が進むに連れ、配線パターンについても、密度が高くなり、また、配線長が増大している。従来、配線材料にはＡｌを使用していたが、配線パターンの微細化に伴い、配線遅延の問題が浮上してきた。その問題を解決するため、近時、配線材料には、主にＣｕが用いられている。しかし、Ａｌとは異なり、Ｃｕそのものに配線パターンを転写することは困難である。このため、Ｃｕ配線を形成するに当たっては、層間絶縁膜に配線溝のパターンを転写し、そこへＣｕを埋め込んで配線パターンを形成するダマシン法が有効である。また、ダマシン法は、溝のＣｕとビア（Ｖｉａ）のＣｕを個別に形成するシングルダマシン法と、溝とビアを同時に作るデュアルダマシン法とに分類される。
しかしながら、従来のダマシン法では、シングルダマシン法及びデュアルダマシン法のいずれにおいても、途中で発生したパーティクルの影響で十分な歩留りが得られないことがある。
ここで、図４Ａに示すように、有機低誘電率膜等の層間絶縁膜１０１上にシリコン窒化膜１０２を形成し、シリコン窒化膜１０２をマスクとして用いて層間絶縁膜１０１の領域１０４に開口部を形成する場合の不具合について説明する。半導体装置を製造するに当たっては、現状では、成膜時や膜のエッチング時にパーティクルが半導体基板上に形成されている膜の上に乗ることは避けられない。特に、プラズマＣＶＤ法でシリコン窒化膜を形成した場合に、図４Ａに示すように、パーティクル１０３がシリコン窒化膜１０２上に乗りやすい。
このような状態で、レジストマスク等を用いてシリコン窒化膜１０２のパターニングを行うと、シリコン窒化膜１０２をエッチングするための条件ではパーティクル１０３が除去されず、図４Ｂに示すように、開口部を形成しようとしている領域１０４の上にパーティクル１０３及びシリコン窒化膜１０２が残存してしまう。
このため、そのままシリコン窒化膜１０２をハードマスクとして用いて層間絶縁膜１０１のエッチングを行っても、図４Ｃに示すように、領域１０４内に層間絶縁膜１０１が残ってしまう。
この結果、十分な歩留りが得られない。
特開平６−３１４６７９号公報 特開２００１−４４１６７号公報 特開平３−６８１４１号公報
本発明の目的は、被加工膜のパターニングを良好にして高い歩留りを得ることができる半導体装置の製造方法を提供することにある。
本願発明に係る第１の半導体装置の製造方法では、被加工膜上に第１のマスク用膜を形成した後、前記第１のマスク用膜を覆う酸化物を形成する。次に、前記酸化物上に第２のマスク用膜を形成する。次いで、前記第２のマスク用膜にパターンを形成する。その後、前記酸化物の前記第２のマスク用膜から露出している部分を除去する。続いて、前記第２のマスク用膜をマスクとして用いて前記第１のマスク用膜をパターニングすることにより、前記第１のマスク用膜に開口部を形成する。そして、前記第１のマスク用膜を残存させた状態で前記被加工膜をパターニングする。
本願発明に係る第２の半導体装置の製造方法は、デュアルダマシン法により配線を形成する工程を有する半導体装置の製造方法を対象とする。この製造方法では、導電層上に層間絶縁膜を形成した後、前記層間絶縁膜上に、第１のハードマスクを形成する。次に、前記第１のハードマスク上に、第２のハードマスクを形成する。次いで、前記第２のハードマスク上に、第３のハードマスクを形成する。その後、前記第３のハードマスクを覆う酸化物を形成する。続いて、配線溝のパターンが形成された第１のレジストマスクを用いて前記酸化物及び前記第３のハードマスクをパターニングする。次に、前記第１のレジストマスクを除去する。次いで、全面に樹脂膜を形成する。その後、ビアホールのパターンが形成された第２のレジストマスクを用いて前記樹脂膜をパターニングする。続いて、前記酸化物の前記樹脂膜から露出している部分を除去する。次に、前記樹脂膜をマスクとして用いて前記第３のハードマスク、前記第２のハードマスク及び前記第１のハードマスクをパターニングする。次いで、前記第２のハードマスクを用いて前記層間絶縁膜をパターニングすることにより、前記層間絶縁膜に前記層間絶縁膜の厚さよりも浅い孔を形成する。その後、前記第３のハードマスクを用いて前記第２のハードマスクをパターニングする。続いて、前記第２のハードマスクを用いて前記第１のハードマスクをパターニングする。次に、前記第２のハードマスクを用いて前記層間絶縁膜をパターニングすることにより、前記孔を下層まで貫通させてビアホールを形成すると共に、前記層間絶縁膜に配線溝を形成する。そして、前記ビアホール及び配線溝内に配線材料を埋め込む。
一般的に、半導体装置の製造途中で半導体基板上に飛来するパーティクルの化学的性質はシリコン酸化物の性質に類似している。そこで、本願発明では、このようなパーティクルの存在が問題となる膜を覆うようにして酸化物を形成し、その後、酸化物を除去する。このため、酸化物の除去と同時にパーティクルも除去され、被加工膜のパターニングが良好に行われる。
図１Ａ乃至図１Ｑは、本発明の第１の実施形態に係る半導体装置の製造方法を工程順に示す断面図である。
図２は、第１の実施形態を適用して製造した半導体装置の構造を示す断面図である。
図３Ａ乃至図３Ｋは、本発明の第２の実施形態に係る半導体装置の製造方法を工程順に示す断面図である。
図４Ａ乃至図４Ｃは、従来の半導体装置の製造方法を工程順に示す断面図である。
以下、本発明の実施の形態に係る半導体装置の製造方法について添付の図面を参照して具体的に説明する。
（第１の実施形態）
先ず、本発明の第１の実施形態について説明する。図１Ａ乃至図１Ｑは、本発明の第１の実施形態に係る半導体装置の製造方法を工程順に示す断面図である。本実施形態では、先溝ハードマスク方式のデュアルダマシン法により半導体装置を製造する。ここで、先溝ハードマスク方式とは、予め、配線溝のパターンを形成するためのハードマスクのパターンを層間絶縁膜上に形成しておき、配線溝パターンの段差上に直接、ビアのパターニングを行い、ビアの加工、層間絶縁膜の溝の加工を順次行い、デュアルダマシン構造を形成する方式である。
先ず、図１Ａに示すように、Ｃｕ配線１上に、エッチングストッパ膜としてＳｉＣ膜２を形成する。ＳｉＣ膜２の厚さは、例えば３０ｎｍである。次に、ＳｉＣ膜２上に、層間絶縁膜として有機低誘電率膜３を形成する。有機低誘電率膜３の厚さは、例えば４５０ｎｍである。有機低誘電率膜３の原料としては、例えばダウ・ケミカル社製のＳｉＬＫ（登録商標）、ＡＳＭ社製のＦＬＥＡ（商標又は登録商標）、有機ＳＯＧ、アモルファスカーボンフロライド及びポリテトラフルオロエチレン（デュポン社製のテフロン（登録商標）等）を使用することができる。
次いで、有機低誘電率膜３上に、第１のハードマスクとしてＳｉＣ膜４を形成し、更に、第２のハードマスク（被加工膜）としてＳｉＯ２膜５を形成する。ＳｉＣ膜４及びＳｉＯ２膜５の厚さは、夫々、例えば５０ｎｍ、１００ｎｍである。続いて、ＳｉＯ２膜５上に、第３のハードマスク（第１のマスク用膜）としてシリコン窒化膜６を、例えばプラズマＣＶＤ法により形成する。シリコン窒化膜６は、配線溝のハードマスクパターンを形成する際の被エッチング膜となる。シリコン窒化膜６の厚さは、例えば５０ｎｍである。その後、シリコン窒化膜６の表面に対してＯ２プラズマ処理を施すことにより、シリコン窒化膜６の表面にシリコン酸化膜（酸化物層）７を形成する。酸化物層７の厚さはＳｉＯ２膜５よりも薄く、例えば０．１ｎｍ〜１０ｎｍ程度である。
続いて、図１Ｂに示すように、酸化物層７上に、パターニング時に必要な反射防止膜として有機ＢＡＲＣ（Ｂｏｔｔｏｍ ａｎｔｉ−ｒｅｆｌｅｃｔｉｏｎ ｃｏａｔｉｎｇ）８を形成する。有機ＢＡＲＣ８の厚さは、例えば８７ｎｍである。そして、有機ＢＡＲＣ８上に、有機系の感光性レジストを塗布し、これに露光及び現像を施すことにより、配線溝のパターンが形成されたレジストマスク９を形成する。レジストマスク９の厚さは、例えば３００ｎｍである。
なお、第１乃至第３のハードマスクの材料は特に限定されるものではなく、例えばシリコンナイトライド、二酸化シリコン、シリコンカーバイド、アモルファス水素化シリコンカーバイド、シリコンカーバイドナイトライド、有機シリケートガラス、シリコンリッチオキサイド、テトラエチルオルトシリケート、ホスホシリケート、有機シロキサンポリマー、炭素ドープシリケートガラス、水素ドープシリケートガラス、シルセスキオキサンガラス、スピンオンガラス及びフッ素化シリケートガラス等の無機材料を使用することができる。
次に、図１Ｃに示すように、レジストマスク９をマスクとして、有機ＢＡＲＣ８をエッチングする。このエッチングは、例えば、ＣＦ４：０〜２００ｓｃｃｍ、Ａｒ：０〜１０００ｓｃｃｍ、Ｏ２：０〜１００ｓｃｃｍ、圧力：０．１３〜４０Ｐａ（１〜３００ｍＴｏｒｒ）、ＲＦ電源パワー：１００〜１０００Ｗ、磁場：０〜１０ｍＴ（０〜１００Ｇ）の条件の下で、プラズマエッチング装置を用いて行う。
次いで、図１Ｄに示すように、レジストマスク９及び有機ＢＡＲＣ８をマスクとして、酸化物層７及びシリコン窒化膜６をエッチングする。このエッチングは、ＣＦ４：０〜２００ｓｃｃｍ、Ａｒ：０〜１０００ｓｃｃｍ、Ｏ２：０〜１００ｓｃｃｍ、圧力：０．１３〜４０Ｐａ（１〜３００ｍＴｏｒｒ）、ＲＦ電源パワー：１００〜１０００Ｗ、磁場：０〜１０ｍＴ（０〜１００Ｇ）の条件の下で、プラズマエッチング装置を用いて行う。この結果、酸化物層７及びシリコン窒化膜６が配線溝のパターンにパターニングされる。
その後、図１Ｅに示すように、レジストマスク９及び有機ＢＡＲＣ８を、アッシングにより除去する。このアッシングは、例えば、Ｏ２：１〜１００ｓｃｃｍ、圧力：０．１３〜６７Ｐａ（１〜５００ｍＴｏｒｒ）、ＲＦ電源パワー：１００〜１０００Ｗの条件の下で、プラズマアッシング装置を用いて行う。この結果、ＳｉＯ２膜５及び酸化物層７上にパーティクルが堆積する。パーティクルは、成膜チャンバの内壁に付着していたものと考えられ、その化学的な性質はＳｉ酸化物に似ている。
そして、層間絶縁膜である有機低誘電率膜３等に、ビアホールのパターンを形成する。ここでは、シリコン窒化膜６に形成された配線溝のパターンに対して、トリレベル技術を用いる。
具体的には、先ず、図１Ｆに示すように、シリコン窒化膜６の段差を埋めて平坦化する下層樹脂膜（第２のマスク用膜）１０を形成する。下層樹脂膜１０の厚さは、有機低誘電率膜３の厚さよりも薄く、有機低誘電率膜３の厚さが１００乃至６００ｎｍの場合、例えば７０乃至４００ｎｍ、本実施形態では３００ｎｍである。次に、下層樹脂膜１０上に、下層樹脂膜１０のエッチングの際にマスクとして使用するＳＯＧ（Ｓｐｉｎ Ｏｎ Ｇｌａｓｓ）膜１１を形成する。ＳＯＧ膜１１の厚さは、ＳｉＣ膜４、ＳｉＯ２膜５及びシリコン窒化膜６の総厚よりも薄く、例えば３０乃至２００ｎｍ、本実施形態では８６ｎｍである。続いて、ＳＯＧ膜１１上に、有機系の感光性レジストを塗布し、これに露光及び現像を施すことにより、ビアホールのパターンが形成されたレジストマスク（感光性レジスト膜）１２を形成する。レジストマスク１２の厚さは、下層樹脂膜９と同程度であり、例えば７０乃至４００ｎｍ、本実施形態では３００ｎｍである。
なお、感光性レジストとしては、例えばＫｒＦレーザ（波長：２４８ｎｍ）に感光する材料、ＡｒＦレーザ（波長：１９３ｎｍ）に感光する材料及びＦ２レーザ（波長：１５７ｎｍ）に感光する材料並びに電子線に感光する材料等を使用することができる。
また、ＳＯＧ膜１１の原料としては、例えば有機シリケートガラス及び有機シロキサンポリマー等のＳＯＧ材料を使用することができ、下層樹脂膜１０の原料としては、例えば塗布型の有機樹脂材料を使用することができる。
次に、図１Ｇに示すように、レジストマスク１２をマスクとして、ＳＯＧ膜１１をエッチングする。このエッチングは、例えば、ＣＦ４：０〜２００ｓｃｃｍ、Ａｒ：０〜１０００ｓｃｃｍ、Ｏ２：０〜１００ｓｃｃｍ、圧力：０．１３〜４０Ｐａ（１〜３００ｍＴｏｒｒ）、ＲＦ電源パワー：１００〜１０００Ｗ、磁場：０〜１０ｍＴ（０〜１００Ｇ）の条件の下で、プラズマエッチング装置を用いて行う。
次いで、図１Ｈに示すように、ＳＯＧ膜１１をマスクとして、下層樹脂膜１０をエッチングすると同時に、レジストマスク１２を除去する。このエッチングは、例えば、ＮＨ３：１〜５００ｓｃｃｍ、圧力：０．１３〜４０Ｐａ（１〜３００ｍＴｏｒｒ）、ＲＦ電源パワー：１００〜１０００Ｗ、磁場：０〜１０ｍＴ（０〜１００Ｇ）の条件の下で、プラズマエッチング装置を用いて行う。このエッチングでは、下層樹脂膜１０が、レジストマスク１２と同様に、有機系であるため、これらのエッチング選択比は１程度である。従って、レジストマスク１２の膜厚が、下層樹脂膜１０の膜厚よりも著しく厚い場合は、下層樹脂膜１０のエッチングが終了しても、ＳＯＧ膜１１上にレジストマスク１２が残り得る。このため、レジストマスク１２の膜厚は、下層樹脂膜１０の膜厚よりも同等以下であることが望ましい。また、このエッチングの結果、ＳｉＯ２膜５及び酸化物層７上に再度パーティクルが堆積する。
その後、図１Ｉに示すように、酸化物層７のＳＯＧ膜１１から露出している部分を除去すると共に、ＳｉＯ２膜５の表層部を除去することにより、ＳｉＯ２膜５及び酸化物層７上に堆積していたパーティクルを除去する。このパーティクル等の除去では、例えばフッ酸、希フッ酸、アンモニア過酸化水素水、フッ化アンモニウム、リン酸、リン酸アンモニウム、酢酸アンモニウム等を用いることができるが、フッ酸を用いた処理が最も好ましい。また、このパーティクル等の除去の後には、消イオン化された水を噴霧することによりすすぎを行うことが好ましい。
続いて、図１Ｊに示すように、下層樹脂膜１０をマスクとして、シリコン窒化膜６、ＳｉＯ２膜５及びＳｉＣ膜４（３層のハードマスク）をエッチングすることにより、これらの膜にビアホールのパターンを形成すると同時に、ＳＯＧ膜１１を除去する。このエッチングは、例えば、ＣＦ４：０〜２００ｓｃｃｍ、Ａｒ：０〜１０００ｓｃｃｍ、Ｏ２：０〜１００ｓｃｃｍ、圧力：０．１３〜４０Ｐａ（１〜３００ｍＴｏｒｒ）、ＲＦ電源パワー：１００〜１０００Ｗ、磁場：０〜１０ｍＴ（０〜１００Ｇ）の条件の下で、プラズマエッチング装置を用いて行う。このエッチングでは、ＳＯＧ膜１１と３層のハードマスクとのエッチング選択比が１程度となる条件を用いることにより、ＳＯＧ膜１１の除去を同時にできるようにしている。従って、ＳＯＧ膜１１の膜厚が、３層のハードマスクの総厚よりも著しく厚い場合は、３層のハードマスクのエッチングが終了しても、ＳＯＧ膜１１が残り得る。このため、ＳＯＧ膜１１の膜厚は、シリコン窒化膜６、ＳｉＯ２膜５及びＳｉＣ膜４の総厚よりも同等以下であることが望ましい。
その後、図１Ｋに示すように、３層のハードマスクをマスクとして、有機低誘電率膜３を２００〜４００ｎｍ程度だけエッチングすると同時に、下層樹脂膜１０を除去する。このエッチングは、例えば、ＮＨ３：１〜５００ｓｃｃｍ、圧力：０．１３〜４０Ｐａ（１〜３００ｍＴｏｒｒ）、ＲＦ電源パワー：１００〜１０００Ｗ、磁場：０〜１０ｍＴ（０〜１００Ｇ）の条件の下で、プラズマエッチング装置を用いて行う。このエッチングにより有機低誘電率膜３に形成された孔は、ビアホールの一部となる。
次に、下層樹脂膜１０の除去により露出されたシリコン窒化膜６をマスクとして、ＳｉＯ２膜５のエッチングを行う。この結果、図１Ｌに示すように、ＳｉＯ２膜５にも、配線溝のパターンが形成されると共に、酸化物層７が除去される。このエッチングは、例えば、Ｃ４Ｆ６：１〜１００ｓｃｃｍ、Ａｒ：１〜５００ｓｃｃｍ、Ｏ２：１〜１００ｓｃｃｍ、圧力：０．１３〜４０Ｐａ（１〜３００ｍＴｏｒｒ）、ＲＦ電源パワー：１００〜２０００Ｗ、磁場：０〜１０ｍＴ（０〜１００Ｇ）の条件の下で、プラズマエッチング装置を用いて行う。
次いで、シリコン窒化膜６及びＳｉＯ２膜５をマスクとして、ＳｉＣ膜４のエッチングを行う。この結果、図１Ｍに示すように、ＳｉＣ膜４にも、配線溝のパターンが形成されると同時に、シリコン窒化膜６が除去される。このエッチングは、例えば、ＣＨＦ３：０〜１００ｓｃｃｍ、ＣＨ２Ｆ２：０〜１００ｓｃｃｍ、Ｎ２：１〜５００ｓｃｃｍ、Ｏ２：１〜１００ｓｃｃｍ、圧力：０．１３〜４０Ｐａ（１〜３００ｍＴｏｒｒ）、ＲＦ電源パワー：１００〜２０００Ｗ、磁場：０〜１０ｍＴ（０〜１００Ｇ）の条件の下で、プラズマエッチング装置を用いて行う。
続いて、ＳｉＯ２膜５及びＳｉＣ膜４をマスクとして、層間絶縁膜である有機低誘電率膜３のエッチングを行うことにより、図１Ｎに示すように、深さが２００ｎｍ程度の配線溝１３を形成すると同時に、ＳｉＣ膜２まで到達するビアホール１２を形成する。このエッチングは、例えば、ＮＨ３：１〜５００ｓｃｃｍ、Ｈ２：０〜５００ｓｃｃｍ、Ａｒ：０〜５００ｓｃｃｍ、圧力：０．１３〜１３３Ｐａ（１〜１０００ｍＴｏｒｒ）、ＲＦ電源パワー：１００〜１０００Ｗ、磁場：０〜１０ｍＴ（０〜１００Ｇ）の条件の下で、プラズマエッチング装置を用いて行う。
なお、この工程では、配線溝の深さを２００ｎｍ程度としているため、図１Ｋに示す工程で、孔の深さを浅くしすぎていると、例えば２５０ｎｍ以下としていると、この工程では、ビアホール１２がＳｉＣ膜２まで到達しない虞がある。
その後、ＳｉＯ２膜５、ＳｉＣ膜４及び有機低誘電率膜３をマスクとして、ＳｉＣ膜２のエッチングを行うことにより、図１Ｏに示すように、ビアホール１２をＣｕ配線１まで到達させる。この結果、デュアルダマシンの形状が完成する。このエッチングは、例えば、ＣＨＦ３：０〜１００ｓｃｃｍ、ＣＨ２Ｆ２：０〜１００ｓｃｃｍ、Ｎ２：１〜５００ｓｃｃｍ、Ｏ２：１〜１００ｓｃｃｍ、圧力：１〜３００ｍＴｏｒｒ、ＲＦ電源パワー：１００〜２０００Ｗ、磁場：０〜１００Ｇの条件の下で、プラズマエッチング装置を用いて行う。
そして、図１Ｐに示すように、ビアホール１２及び配線溝１３内に、バリアメタル膜（図示せず）を形成した後、Ｃｕ１５を埋め込み、図１Ｑに示すように、Ｃｕ１５にＣＭＰを施すことにより、Ｃｕ配線１６を形成する。その後、必要に応じて、更に層間絶縁膜及び配線等の形成を行い、半導体装置を完成させる。
図２は、本実施形態を適用して製造した半導体装置の構造を示す断面図である。図２に示す例では、上述の実施形態に係る製造方法により、少なくとも２層の多層配線が形成されている。そして、最上層のＣｕ配線１６及び有機低誘電率膜３上に、シリコン窒化物等からなるパッシベーション膜１７が形成されている。更に、パッシベーション膜１７上に、ＳｉＯ膜１８及びシリコン窒化膜１９からなるカバー膜が形成されている。カバー膜には、適宜パッド引出用の開口部（図示せず）が形成されている。
このような第１の実施形態によれば、ハードマスクの一部として用いるシリコン窒化膜６を覆う酸化物層７を形成しているので、酸化物層７を露出してから酸化物層７を除去するまでの間にシリコン窒化膜６に向かって飛来してきたパーティクルは全て酸化物層７上に乗る。このため、酸化物層７を除去すると同時にパーティクルも除去される。また、特にプラズマＣＶＤ法の場合、シリコン窒化膜６の成膜時にシリコン窒化膜６の上にパーティクルが乗ることもあるが、このようなパーティクルの化学的な性質はシリコン酸化物の性質に似ているため、このようなパーティクルも酸化物層７の除去と同時に除去される。従って、酸化物層７を除去した直後では、シリコン窒化膜６の上にパーティクルが存在しない。そして、このような状態でシリコン窒化膜６のエッチングを行うため、シリコン窒化膜６には所定のパターンが形成される。このため、層間絶縁膜である有機低誘電率膜３のパターニングも良好なものとなる。
なお、第１の実施形態では、先溝ハードマスク方式が採用されているが、先ビアハードマスク方式を採用してもよい。
ここで、本願発明者が行った実験の結果について説明する。この実験では、パーティクルの除去時に用いる処理液としてフッ酸及びアンモニア過酸化水素水を用い、２種類の構造のウェハについて処理前後のパーティクルの数を調べた。この結果を表１に示す。なお、処理後のパーティクルの数は、消イオン化された水を用いたすすぎの後の数である。また、処理時間は３０秒間とし、すすぎの時間も３０秒間とした。表１に示すように、各試料において、パーティクルが大幅に減少した。
（第２の実施形態）
次に、本発明の第２の実施形態について説明する。図３Ａ乃至図３Ｋは、本発明の第２の実施形態に係る半導体装置の製造方法を工程順に示す断面図である。本実施形態では、シングルダマシン法により半導体装置を製造する。
先ず、図３Ａに示すように、Ｃｕ配線２１上に、エッチングストッパ膜としてＳｉＣ膜２２を形成する。次に、ＳｉＣ膜２２上に、層間絶縁膜（被加工膜）として有機低誘電率膜２３を形成する。次いで、有機低誘電率膜２３上に、ハードマスク（第１のマスク用膜）としてシリコン窒化膜２６を、例えばプラズマＣＶＤ法により形成する。
その後、図３Ｂに示すように、シリコン窒化膜２６の表面に対してＯ２プラズマ処理を施すことにより、シリコン窒化膜２６の表面にシリコン酸化膜（酸化物層）２７を形成する。続いて、図３Ｃに示すように、酸化物層２７上に、有機系の感光性レジスト（第２のマスク用膜）を塗布し、これに露光及び現像を施すことにより、配線溝のパターンが形成されたレジストマスク２９を形成する。このとき、酸化物層２７上にパーティクルが堆積する。
次に、図３Ｄに示すように、酸化物層２７のレジストマスク２９から露出している部分を除去することにより、酸化物層２７上に堆積していたパーティクルを除去する。このパーティクル等の除去では、例えば希フッ酸、アンモニア過酸化水素水等を用いることができる。次いで、図３Ｅに示すように、レジストマスク２９をマスクとして、シリコン窒化膜２６をエッチングする。
その後、図３Ｆに示すように、レジストマスク２９を除去する。続いて、図３Ｇに示すように、酸化物層２７及びシリコン窒化膜２６をマスクとして有機低誘電率膜２３をエッチングする。このエッチングにより有機低誘電率膜２３に配線溝３３が形成される。
次に、図３Ｈに示すように、酸化物層２７を除去する。次いで、シリコン窒化膜２６をマスクとして、ＳｉＣ膜２２のエッチングを行うことにより、図３Ｉに示すように、配線溝３３をＣｕ配線３１まで到達させる。
そして、図３Ｊに示すように、配線溝３３内に、Ｃｕ３５を埋め込み、図３Ｋに示すように、Ｃｕ３５にＣＭＰを施すことにより、Ｃｕ配線３６を形成する。その後、必要に応じて、更に層間絶縁膜及び配線等の形成を行い、半導体装置を完成させる。
このような第２の実施形態では、シリコン窒化膜２６上にパーティクルが存在していても、酸化物層２７と共に除去される。このため、有機低誘電率膜２３のパターニングを良好に行うことが可能である。
なお、第１及び第２の実施形態のいずれにおいても、シリコン酸化膜（酸化物層）の形成に当たっては、プラズマ酸化だけではなく、熱酸化を行ってもよく、また、Ｓｉ窒化膜を覆うシリコン酸化膜をＣＶＤ法等により堆積して形成してもよい。
また、第１のマスク用膜（ハードマスク）として、シリコン窒化膜以外に、シリコン炭化（ＳｉＣ）膜、シリコン酸炭化（ＳｉＯＣ）膜及びフッ化珪酸塩ガラス（ＦＳＧ）膜等を用いてもよい。
更に、層間絶縁膜としては、必ずしも低誘電率のものを用いなくてもよい。また、有機系の層間絶縁膜のみならず無機系の層間絶縁膜を用いてもよい。
以上詳述したように、本発明によれば、層間絶縁膜や下層のハードマスク等の被加工膜を確実に所定の形状にパターニングすることができるため、高い歩留りを得ることができる。
Figure 2004097923

Claims (16)

  1. 被加工膜上に第１のマスク用膜を形成する工程と、
    前記第１のマスク用膜を覆う酸化物を形成する工程と、
    前記酸化物上に第２のマスク用膜を形成する工程と、
    前記第２のマスク用膜にパターンを形成する工程と、
    前記酸化物の前記第２のマスク用膜から露出している部分を除去する工程と、
    前記第２のマスク用膜をマスクとして用いて前記第１のマスク用膜をパターニングすることにより、前記第１のマスク用膜に開口部を形成する工程と、
    前記第１のマスク用膜を残存させた状態で前記被加工膜をパターニングする工程と、
    を有することを特徴とする半導体装置の製造方法。
  2. 前記第１のマスク用膜として、シリコン窒化膜、シリコン炭化膜、シリコン酸炭化膜及びフッ化珪酸塩ガラス膜からなる群から選択された１の絶縁膜を形成することを特徴とする請求項１に記載の半導体装置の製造方法。
  3. 前記酸化物を形成する工程は、前記第１のマスク用膜の表面を熱酸化する工程を有することを特徴とする請求項１に記載の半導体装置の製造方法。
  4. 前記酸化物を形成する工程は、前記第１のマスク用膜の表面に対してＯ２プラズマ処理を施す工程を有することを特徴とする請求項１に記載の半導体装置の製造方法。
  5. 前記第１のマスク用膜を、プラズマＣＶＤ法により形成することを特徴とする請求項１に記載の半導体装置の製造方法。
  6. 前記酸化物の前記第２のマスク用膜から露出している部分を除去する工程は、フッ酸、希フッ酸、アンモニア過酸化水素水、フッ化アンモニウム、リン酸、リン酸アンモニウム及び酢酸アンモニウムからなる群から選択された１の液に前記酸化物の前記マスクから露出している部分を晒す工程を有することを特徴とする請求項１に記載の半導体装置の製造方法。
  7. 前記酸化物の前記第２のマスク用膜から露出している部分を除去する工程の後に、前記第１のマスク用膜の前記第２のマスク用膜から露出している部分をすすぐ工程を有することを特徴とする請求項１に記載の半導体装置の製造方法。
  8. 前記第１のマスク用膜の前記第２のマスク用膜から露出している部分をすすぐ工程は、消イオン化された水を前記第１のマスク用膜の前記第２のマスク用膜から露出している部分に噴霧する工程を有することを特徴とする請求項７に記載の半導体装置の製造方法。
  9. 前記第２のマスク用膜を形成する工程の前に、前記第１のマスク用膜をデュアルダマシン法における配線溝用の形状に加工する工程を有することを特徴とする請求項１に記載の半導体装置の製造方法。
  10. 前記第２のマスク用膜にパターンを形成する工程において、ビアホール用のパターンを形成することを特徴とする請求項９に記載の半導体装置の製造方法。
  11. 前記被加工膜として、有機物からなる絶縁膜を用いることを特徴とする請求項１に記載の半導体装置の製造方法。
  12. 前記被加工膜として、低誘電率絶縁膜を用いることを特徴とする請求項１に記載の半導体装置の製造方法。
  13. 前記被加工膜として、導電層上に層間絶縁膜を形成し、
    前記被加工膜をパターニングする工程において、前記第１のマスク用膜をマスクとして用いて前記層間絶縁膜に開口部を形成し、
    前記開口部内に配線材料を埋め込む工程を有することを特徴とする請求項１に記載の半導体装置の製造方法。
  14. 前記第１のマスク用膜を形成する工程の前に、
    導電層上に層間絶縁膜を順次形成する工程と、
    前記層間絶縁膜上に、第１のハードマスクを形成する工程と、
    を有し、
    前記被加工膜として、前記第１のハードマスク上に第２のハードマスクを形成し、
    前記第１のマスク用膜として、前記第２のハードマスク上に第３のハードマスクを形成し、
    前記第２のマスク用膜を形成する工程の前に、
    配線溝のパターンが形成された第１のレジストマスクを用いて前記酸化物及び前記第３のハードマスクをパターニングする工程と、
    前記第１のレジストマスクを除去する工程と、
    を有し、
    前記第２のマスク用膜として、全面に樹脂膜を形成し、
    前記被加工膜をパターニングする工程の後に、
    第３のハードマスクをパターニングする工程と、
    前記第１乃至第３のハードマスクを用いて前記層間絶縁膜をパターニングすることにより、前記層間絶縁膜に開口部を形成する工程と、
    前記開口部内に配線材料を埋め込む工程と、
    を有することを特徴とする請求項１に記載の半導体装置の製造方法。
  15. デュアルダマシン法により配線を形成する工程を有する半導体装置の製造方法において、
    導電層上に層間絶縁膜を形成する工程と、
    前記層間絶縁膜上に、第１のハードマスクを形成する工程と、
    前記第１のハードマスク上に、第２のハードマスクを形成する工程と、
    前記第２のハードマスク上に、第３のハードマスクを形成する工程と、
    前記第３のハードマスクを覆う酸化物を形成する工程と、
    配線溝のパターンが形成された第１のレジストマスクを用いて前記酸化物及び前記第３のハードマスクをパターニングする工程と、
    前記第１のレジストマスクを除去する工程と、
    全面に樹脂膜を形成する工程と、
    ビアホールのパターンが形成された第２のレジストマスクを用いて前記樹脂膜をパターニングする工程と、
    前記酸化物の前記樹脂膜から露出している部分を除去する工程と、
    前記樹脂膜をマスクとして用いて前記第３のハードマスク、前記第２のハードマスク及び前記第１のハードマスクをパターニングする工程と、
    前記第２のハードマスクを用いて前記層間絶縁膜をパターニングすることにより、前記層間絶縁膜に前記層間絶縁膜の厚さよりも浅い孔を形成する工程と、
    前記第３のハードマスクを用いて前記第２のハードマスクをパターニングする工程と、
    前記第２のハードマスクを用いて前記第１のハードマスクをパターニングする工程と、
    前記第２のハードマスクを用いて前記層間絶縁膜をパターニングすることにより、前記孔を下層まで貫通させてビアホールを形成すると共に、前記層間絶縁膜に配線溝を形成する工程と、
    前記ビアホール及び配線溝内に配線材料を埋め込む工程と、
    を有することを特徴とする半導体装置の製造方法。
  16. 前記第３のハードマスクとして、シリコン窒化膜、シリコン炭化膜、シリコン酸炭化膜及びフッ化珪酸塩ガラス膜からなる群から選択された１の絶縁膜を形成することを特徴とする請求項１５に記載の半導体装置の製造方法。
JP2004571304A 2003-04-30 2003-04-30 半導体装置の製造方法 Expired - Fee Related JP4256347B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2003/005506 WO2004097923A1 (ja) 2003-04-30 2003-04-30 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPWO2004097923A1 true JPWO2004097923A1 (ja) 2006-07-13
JP4256347B2 JP4256347B2 (ja) 2009-04-22

Family

ID=33398131

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004571304A Expired - Fee Related JP4256347B2 (ja) 2003-04-30 2003-04-30 半導体装置の製造方法

Country Status (3)

Country Link
US (1) US7211519B2 (ja)
JP (1) JP4256347B2 (ja)
WO (1) WO2004097923A1 (ja)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7354852B2 (en) * 2004-12-09 2008-04-08 Asm Japan K.K. Method of forming interconnection in semiconductor device
JP4618786B2 (ja) * 2005-01-28 2011-01-26 キヤノン株式会社 固体撮像装置の製造方法
KR20070047624A (ko) * 2005-11-02 2007-05-07 주성엔지니어링(주) 박막 패턴 형성 방법
JP4868840B2 (ja) * 2005-11-30 2012-02-01 Ｊｓｒ株式会社 半導体装置の製造方法
US7358182B2 (en) * 2005-12-22 2008-04-15 International Business Machines Corporation Method of forming an interconnect structure
US7910289B2 (en) * 2006-01-06 2011-03-22 Texas Instruments Incorporated Use of dual mask processing of different composition such as inorganic/organic to enable a single poly etch using a two-print-two-etch approach
US8227172B2 (en) * 2006-10-12 2012-07-24 Nissan Chemical Industries, Ltd. Method of producing semiconductor device using resist underlayer film by photo-crosslinking curing
WO2008047715A1 (fr) * 2006-10-12 2008-04-24 Nissan Chemical Industries, Ltd. procédé de fabrication d'un dispositif semi-conducteur à l'aide d'un stratifié à quatre couches
KR100819673B1 (ko) * 2006-12-22 2008-04-04 주식회사 하이닉스반도체 반도체 소자 및 그의 패턴 형성 방법
US8614143B2 (en) * 2008-12-03 2013-12-24 Texas Instruments Incorporated Simultaneous via and trench patterning using different etch rates
US8048810B2 (en) * 2010-01-29 2011-11-01 Taiwan Semiconductor Manufacturing Company, Ltd. Method for metal gate N/P patterning
US8796150B2 (en) 2011-01-24 2014-08-05 International Business Machines Corporation Bilayer trench first hardmask structure and process for reduced defectivity
US8399359B2 (en) * 2011-06-01 2013-03-19 United Microelectronics Corp. Manufacturing method for dual damascene structure
US8828878B2 (en) 2011-06-01 2014-09-09 United Microelectronics Corp. Manufacturing method for dual damascene structure
GB201217712D0 (en) * 2012-10-03 2012-11-14 Spts Technologies Ltd methods of plasma etching
US8969207B2 (en) * 2013-03-13 2015-03-03 Globalfoundries Inc. Methods of forming a masking layer for patterning underlying structures
US20140273432A1 (en) * 2013-03-15 2014-09-18 Byung-hee Kim Fabricating method of semiconductor device
US10049916B2 (en) * 2014-05-23 2018-08-14 Massachusetts Institute Of Technology Method of manufacturing a germanium-on-insulator substrate
JP6919350B2 (ja) * 2017-06-09 2021-08-18 東京エレクトロン株式会社 基板処理方法及び基板処理装置
US10522394B2 (en) * 2017-09-25 2019-12-31 Marvell World Trade Ltd. Method of creating aligned vias in ultra-high density integrated circuits
US11404245B2 (en) * 2018-02-28 2022-08-02 Taiwan Semiconductor Manufacturing Co., Ltd. DC bias in plasma process
US11587782B2 (en) * 2018-11-30 2023-02-21 Taiwan Semiconductor Manufacturing Company Limited Semiconductor arrangement and method for making
FR3100377A1 (fr) * 2019-08-30 2021-03-05 Commissariat A L'energie Atomique Et Aux Energies Alternatives Prise de contact sur du germanium

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06314679A (ja) * 1993-04-30 1994-11-08 Sony Corp 半導体基板の洗浄方法
US6162583A (en) * 1998-03-20 2000-12-19 Industrial Technology Research Institute Method for making intermetal dielectrics (IMD) on semiconductor integrated circuits using low dielectric constant spin-on polymers
JP3436221B2 (ja) * 1999-03-15 2003-08-11 ソニー株式会社 半導体装置の製造方法
JP3742243B2 (ja) * 1999-03-16 2006-02-01 株式会社東芝 ドライエッチング方法および半導体装置の製造方法
JP2001077196A (ja) * 1999-09-08 2001-03-23 Sony Corp 半導体装置の製造方法
JP2001237168A (ja) * 2000-02-24 2001-08-31 Sanyo Electric Co Ltd 半導体装置の製造方法
JP2001338978A (ja) * 2000-05-25 2001-12-07 Hitachi Ltd 半導体装置及びその製造方法
US7122900B2 (en) * 2000-06-26 2006-10-17 Renesas Technology Corp. Semiconductor device and method manufacturing the same
JP4377040B2 (ja) * 2000-07-24 2009-12-02 Ｎｅｃエレクトロニクス株式会社 半導体の製造方法
US6630407B2 (en) * 2001-03-30 2003-10-07 Lam Research Corporation Plasma etching of organic antireflective coating
US20030119305A1 (en) * 2001-12-21 2003-06-26 Huang Robert Y. S. Mask layer and dual damascene interconnect structure in a semiconductor device
US7226853B2 (en) * 2001-12-26 2007-06-05 Applied Materials, Inc. Method of forming a dual damascene structure utilizing a three layer hard mask structure
JP4193438B2 (ja) * 2002-07-30 2008-12-10 ソニー株式会社 半導体装置の製造方法
US6864152B1 (en) * 2003-05-20 2005-03-08 Lsi Logic Corporation Fabrication of trenches with multiple depths on the same substrate

Also Published As

Publication number Publication date
US7211519B2 (en) 2007-05-01
US20050191852A1 (en) 2005-09-01
JP4256347B2 (ja) 2009-04-22
WO2004097923A1 (ja) 2004-11-11

Similar Documents

Publication Publication Date Title
JP4256347B2 (ja) 半導体装置の製造方法
US10340178B2 (en) Via patterning using multiple photo multiple etch
KR100768363B1 (ko) 반도체 집적회로장치의 제조방법 및 반도체 집적회로장치
US6140225A (en) Method of manufacturing semiconductor device having multilayer wiring
US7741224B2 (en) Plasma treatment and repair processes for reducing sidewall damage in low-k dielectrics
JP2006128543A (ja) 電子デバイスの製造方法
JP2004281936A (ja) 半導体装置の製造方法
JP4057972B2 (ja) 半導体装置の製造方法
JP4108228B2 (ja) 半導体装置の製造方法
JP2005116801A (ja) 半導体装置の製造方法
JP3781729B2 (ja) 半導体装置の製造方法
US7282436B2 (en) Plasma treatment for silicon-based dielectrics
JP4523351B2 (ja) 半導体装置の製造方法
JP2004282082A (ja) 金属埋立て方法
JP2005159008A (ja) 半導体装置の製造方法
JP2005328060A (ja) 半導体装置の製造方法
JP2006054251A (ja) 半導体装置の製造方法
JP2004193627A (ja) 半導体集積回路装置の製造方法
US7538025B2 (en) Dual damascene process flow for porous low-k materials
EP1646083B1 (en) Alternative dual damascene patterning approach
US20060148244A1 (en) Method for cleaning a semiconductor substrate
KR100440080B1 (ko) 반도체 소자의 금속배선 형성방법
JP4550786B2 (ja) 半導体装置の製造方法
JP3683570B2 (ja) 半導体装置の製造方法
JP4436606B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20080731

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081021

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081209

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090113

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090129

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120206

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4256347

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120206

Year of fee payment: 3

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120206

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130206

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140206

Year of fee payment: 5

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees