JP4550786B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP4550786B2
JP4550786B2 JP2006224318A JP2006224318A JP4550786B2 JP 4550786 B2 JP4550786 B2 JP 4550786B2 JP 2006224318 A JP2006224318 A JP 2006224318A JP 2006224318 A JP2006224318 A JP 2006224318A JP 4550786 B2 JP4550786 B2 JP 4550786B2
Authority
JP
Japan
Prior art keywords
insulating film
inorganic insulating
gas
organic insulating
plasma treatment
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006224318A
Other languages
English (en)
Other versions
JP2008047821A (ja
Inventor
明浩 高瀬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2006224318A priority Critical patent/JP4550786B2/ja
Priority to US11/889,865 priority patent/US7538037B2/en
Publication of JP2008047821A publication Critical patent/JP2008047821A/ja
Application granted granted Critical
Publication of JP4550786B2 publication Critical patent/JP4550786B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H01L21/02063—Cleaning during device manufacture during, before or after processing of insulating layers the processing being the formation of vias or contact holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76814—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics post-treatment or after-treatment, e.g. cleaning or removal of oxides on underlying conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76835—Combinations of two or more different dielectric layers having a low dielectric constant

Description

本発明は、半導体装置の製造方法に関する。
銅配線に達するヴィアホールを層間絶縁膜に形成する場合、通常はフルオロカーボン系のガスを用いてドライエッチングを行う。しかしながら、フルオロカーボン系のガスを用いてドライエッチングを行うと、銅配線の表面にフッ素が残存し、残存したフッ素が大気中の水分と反応して銅コロージョンが発生する。したがって、ヴィアホールを形成した後、銅配線を大気に晒す前に、銅配線の表面に残存したフッ素を除去する必要がある。フッ素を除去する際に、層間絶縁膜に含まれる有機絶縁膜も同時にエッチングできれば、フッ素の除去工程と有機絶縁膜のエッチングによる配線溝の形成工程とを共通化することができ、製造工程の簡単化をはかることが可能である。
銅配線の表面に残存したフッ素の除去方法としては、窒素ガス（Ｎ2ガス）と水素ガス（Ｈ2ガス）との混合ガスを用いたプラズマ処理があげられる（特許文献１参照）。しかしながら、Ｎ2／Ｈ2混合ガスを用いたプラズマ処理では、フッ素の除去効率は高いが、層間絶縁膜に含まれる有機絶縁膜のエッチングレートが低い。したがって、フッ素の除去工程と有機絶縁膜のエッチングによる配線溝の形成工程とを共通化しようとした場合、有機絶縁膜を効率的にエッチングすることができないという問題が生じる。
このように、従来は、銅配線の表面に残存したフッ素の除去及び有機絶縁膜のエッチングを、共通の工程で効率的に行うことが困難であった。
特開２００４−２４７６７５号公報
本発明は、銅配線の表面に残存したフッ素の除去及び有機絶縁膜のエッチングを効率的に行うことが可能な半導体装置の製造方法を提供することを目的としている。
本発明の一視点に係る半導体装置の製造方法は、銅配線を覆う第１の無機絶縁膜と、前記第１の無機絶縁膜上に形成され且つ穴パターンを有する有機絶縁膜と、前記有機絶縁膜上に形成され且つ溝パターンを有する第２の無機絶縁膜とを含んだ所定構造を形成する工程と、前記穴パターンを有する有機絶縁膜をマスクとして用いて前記第１の無機絶縁膜をフルオロカーボン系ガスを含んだエッチングガスによってドライエッチングして、前記銅配線に達する貫通穴を形成する工程と、酸素ガスと炭化水素ガスとの混合ガスを用いてプラズマ処理を行うことで、前記貫通穴によって露出した前記銅配線の表面に残存するフッ素を除去するとともに、前記溝パターンを有する第２の無機絶縁膜をマスクとして用いて前記有機絶縁膜をドライエッチングすることにより配線溝を形成する工程と、を備える。
本発明によれば、酸素ガスと炭化水素ガスとの混合ガスを用いてプラズマ処理を行うことにより、銅配線の表面に残存したフッ素の除去及び有機絶縁膜のエッチングを効率的に行うことが可能となる。
以下、本発明の実施形態を図面を参照して説明する。
図１〜図３は、本発明の実施形態に係る半導体装置の製造方法を模式的に示した断面図である。
まず、図１に示した構造を形成する。図１に示した構造は、以下の通りである。
トランジスタ等を含む領域（図示せず）上に層間絶縁膜１１が形成されており、層間絶縁膜１１に形成された溝内に銅配線１２が形成されている。銅配線１２は、銅を主成分としたものであれば、銅以外の元素が添加されていてもよい。
層間絶縁膜１１及び銅配線１２上には、銅配線１２を覆うように無機絶縁膜（第１の無機絶縁膜）１３が形成されている。この無機絶縁膜１３は、下層無機絶縁膜（下層部）１４及び上層無機絶縁膜（上層部）１５によって形成されている。下層無機絶縁膜１４には例えばＳｉＣ膜が用いられ、上層無機絶縁膜１５には例えばＳｉＯＣ膜が用いられる。下層無機絶縁膜１４及び上層無機絶縁膜１５はいずれもＣＶＤ（chemical vapor deposition）によって形成される。下層無機絶縁膜１４の厚さは３５ｎｍ程度であり、上層無機絶縁膜１５の厚さは８０ｎｍ程度である。また、上層無機絶縁膜１５には、ヴィアホール用の穴パターンが形成されている。
無機絶縁膜１３上には、有機絶縁膜１６が形成されている。この有機絶縁膜１６には、例えばＳｉＬＫ（ダウケミカル社製）等の塗布型の低誘電率絶縁膜が用いられる。有機絶縁膜１６の厚さは８０ｎｍ程度である。また、有機絶縁膜１６には、上層無機絶縁膜１５の穴パターンに対応した穴パターンが形成されている。
有機絶縁膜１６上には、無機絶縁膜（第２の無機絶縁膜）１７が形成されている。この無機絶縁膜１７には、例えばシリコン酸化膜（ＳｉＯ2膜）が用いられる。無機絶縁膜１７の厚さは１６０ｎｍ程度である。また、無機絶縁膜１７には、配線溝用の溝パターンが形成されている。なお、無機絶縁膜１７上にはさらに、上記溝パターン形成用のパターンを有するシリコン窒化膜等が形成されていてもよい。
上述したように、層間絶縁膜１１及び銅配線１２上には、無機絶縁膜１３、有機絶縁膜１６及び無機絶縁膜１７を含んだ所定構造が形成されている。
次に、図２に示すように、上述した穴パターンを有する有機絶縁膜１６をマスクとして用いて下層無機絶縁膜１４をドライエッチングし、銅配線１２に達する貫通穴２１を無機絶縁膜１３に形成する。貫通穴２１はヴィアホールとして用いられる。このドライエッチングは、異方性ドライエッチングであり、フルオロカーボン系ガスを含んだエッチングガスを用いて行われる。フルオロカーボン系ガスとしては、ＣＦ4、ＣＨＦ3、ＣＨ2Ｆ2等が用いられる。エッチングガスには、Ａｒガス等のガスが添加されていてもよい。このドライエッチングの際に、無機絶縁膜１７をマスクとして用いて有機絶縁膜１６の上部分もドライエッチングされる。
上述したドライエッチングによって貫通穴２１を形成することにより、銅配線１２の表面が露出する。このとき、露出した銅配線１２の表面には、フルオロカーボン系ガスに含有されていたフッ素が残存する。このフッ素が大気中の水分と反応すると銅コロージョンが発生し、接続不良の大きな原因となる。したがって、銅配線１２を大気に晒す前に、銅配線１２の表面に残存したフッ素を除去する必要がある。
そこで、図３に示すように、酸素ガスと炭化水素（炭素と水素のみで構成された化合物）ガスとの混合ガスを用いてプラズマ処理を行う。酸素ガスとしてはＯ2ガスが用いられ、炭化水素ガスとしてはＣＨ4ガスが用いられる。プラズマ処理の条件は、例えば、
圧力：２５ｍＴｏｒｒ
高周波：１００ＭＨｚ
高周波パワー：２４００Ｗ
低周波：１３．５６ＭＨｚ
低周波パワー：２００Ｗ
ガス流量比（Ｏ2／ＣＨ4）：０．５〜１．０
総ガス流量：２００〜４００ｓｃｃｍ
とする。
上記プラズマ処理により、銅配線１２の表面に残存したフッ素が除去される。除去される物質にはフッ素化合物も含まれる。なお、すでに述べたことからわかるように、図２の貫通穴２１を形成する工程の後から図３のプラズマ処理を行う工程の前まで、貫通穴２１を有する構造は大気に晒されないようにする。
また、上記プラズマ処理により、無機絶縁膜１７をマスクとして用いて有機絶縁膜１６が異方性ドライエッチングされる。その結果、有機絶縁膜１６には、無機絶縁膜１３の上面を底面とする溝２２が形成される。
上記プラズマ処理において、酸素ガスは主として、銅配線１２の表面に残存したフッ素の除去（フッ素化合物の除去も含む）及び、有機絶縁膜１６のエッチングに用いられる。また、炭化水素ガスに含まれる炭素は主として、有機絶縁膜１６の側壁を保護するために用いられる。すなわち、有機絶縁膜１６のサイドエッチングが抑制され、有機絶縁膜１６の異方性エッチングが促進される。また、炭化水素ガスに含まれる水素は主として、銅酸化物の生成を抑制するために用いられる。すなわち、酸素ガスによって銅配線１２が酸化されて銅酸化物が生成されるおそれがあるが、水素の還元作用により銅酸化物の生成が抑制される。
なお、炭化水素ガスの割合が高すぎると（酸素ガスの割合が低すぎると）、有機絶縁膜１６のエッチングレートが低下する。一方、炭化水素ガスの割合が低すぎると（酸素ガスの割合が高すぎると）、有機絶縁膜１６の側壁保護作用が低下する。このような観点から、ガス流量比（Ｏ2／ＣＨ4）は、０．５から１．０の範囲であることが望ましい。
以上のようにして、無機絶縁膜１３にヴィアホールが形成され、有機絶縁膜１６及び無機絶縁膜１７に配線溝が形成された構造が得られる。その後の工程については特に示さないが、このようにして形成されたヴィアホール及び配線溝を金属材料で埋めることで、ヴィアプラグ及び金属配線が形成される。
次に、上述したプラズマ処理の評価結果について説明する。
評価サンプルには、８インチのシリコンウェハ上に上述した膜１１〜１７を形成したものを用いた。ヴィアホール用のパターンは１００μｍ角とし、溝パターンは形成していない。フルオロカーボン系ガスを用いて銅膜の表面を露出させた後、銅膜の表面に残存しているフッ素を除去するためのプラズマ処理を行った。プラズマ処理としては、Ｏ2／ＣＨ4混合ガスを用いたプラズマ処理、ＮＨ3ガスを用いたプラズマ処理、及びＮ2／Ｈ2混合ガスを用いたプラズマ処理を行った。プラズマ処理条件は、すでに述べた処理条件と同等である。プラズマ処理前及びプラズマ処理後それぞれについて、銅膜表面でのフッ素存在率をＸＰＳによって分析し、その分析結果からフッ素除去率を算出した。
フッ素除去率は、Ｏ2／ＣＨ4混合ガスを用いたプラズマ処理では８２．７％、ＮＨ3ガスを用いたプラズマ処理では１３．８％、Ｎ2／Ｈ2混合ガスを用いたプラズマ処理では８９．９％であった。Ｏ2／ＣＨ4混合ガスを用いたプラズマ処理では、ＮＨ3ガスを用いたプラズマ処理に比べて、大幅にフッ素除去率が増加している。Ｎ2／Ｈ2混合ガスを用いたプラズマ処理でもフッ素除去率が高くなっているが、Ｎ2／Ｈ2混合ガスを用いたプラズマ処理では、Ｏ2／ＣＨ4混合ガスを用いたプラズマ処理に比べて有機絶縁膜のエッチングレートが低い。具体的には、有機絶縁膜のエッチングレートは、Ｏ2／ＣＨ4混合ガスを用いたプラズマ処理では２０秒程度であるのに対し、Ｎ2／Ｈ2混合ガスを用いたプラズマ処理では３０秒程度である。したがって、Ｏ2／ＣＨ4混合ガスを用いたプラズマ処理では、フッ素除去率及び有機絶縁膜のエッチングレートともに優れていることがわかる。
以上のように、本実施形態では、フルオロカーボン系ガスを含んだエッチングガスによって無機絶縁膜に貫通穴を形成した後、酸素ガスと炭化水素ガスとの混合ガスを用いてプラズマ処理を行っている。このように、酸素ガスと炭化水素ガスとの混合ガスを用いてプラズマ処理を行うことにより、銅配線の表面に残存したフッ素を効率的に除去することができるとともに、有機絶縁膜を効率的にエッチングすることができる。したがって、銅コロージョンの発生を効果的に抑制することができるとともに、配線用の溝を効果的に形成することが可能となる。
なお、上述した実施形態では、無機絶縁膜１３として下層無機絶縁膜１４及び上層無機絶縁膜１５の積層膜を用いたが、単層の無機絶縁膜であってもよい。この場合、図１の工程が終了した段階で、無機絶縁膜１３には穴パターンが形成されていなくてもよい。
また、上述した実施形態では、図３のプラズマ処理で有機絶縁膜１６をドライエッチングする際に無機絶縁膜１３の上面を露出させるようにしたが、必ずしも無機絶縁膜１３の上面を露出させる必要はない。
また、上述した実施形態では、プラズマ処理に用いる炭化水素ガスとしてＣＨ4ガスを用いたが、Ｃ2Ｈ4ガスやＣ2Ｈ6ガス等を用いることも可能である。
以上、本発明の実施形態を説明したが、本発明は上記実施形態に限定されるものではなく、その趣旨を逸脱しない範囲内において種々変形して実施することが可能である。さらに、上記実施形態には種々の段階の発明が含まれており、開示された構成要件を適宜組み合わせることによって種々の発明が抽出され得る。例えば、開示された構成要件からいくつかの構成要件が削除されても、所定の効果が得られるものであれば発明として抽出され得る。
本発明の実施形態に係る半導体装置の製造方法の一部を模式的に示した断面図である。 本発明の実施形態に係る半導体装置の製造方法の一部を模式的に示した断面図である。 本発明の実施形態に係る半導体装置の製造方法の一部を模式的に示した断面図である。
符号の説明
１１…層間絶縁膜 １２…銅配線 １３…無機絶縁膜
１４…下層無機絶縁膜 １５…上層無機絶縁膜
１６…有機絶縁膜 １７…無機絶縁膜
２１…貫通穴 ２２…溝

Claims (5)

  1. 銅配線を覆う第１の無機絶縁膜と、前記第１の無機絶縁膜上に形成され且つ穴パターンを有する有機絶縁膜と、前記有機絶縁膜上に形成され且つ溝パターンを有する第２の無機絶縁膜とを含んだ所定構造を形成する工程と、
    前記穴パターンを有する有機絶縁膜をマスクとして用いて前記第１の無機絶縁膜をフルオロカーボン系ガスを含んだエッチングガスによってドライエッチングして、前記銅配線に達する貫通穴を形成する工程と、
    酸素ガスと炭化水素ガスとの混合ガスを用いてプラズマ処理を行うことで、前記貫通穴によって露出した前記銅配線の表面に残存するフッ素を除去するとともに、前記溝パターンを有する第２の無機絶縁膜をマスクとして用いて前記有機絶縁膜をドライエッチングすることにより配線溝を形成する工程と、
    を備えたことを特徴とする半導体装置の製造方法。
  2. 前記第１の無機絶縁膜は下層部及び上層部を有し、
    前記所定構造における前記第１の無機絶縁膜の上層部は、前記有機絶縁膜の穴パターンに対応した穴パターンを有し、
    前記第１の無機絶縁膜をドライエッチングする際に、前記第１の無機絶縁膜の下層部がドライエッチングされる
    ことを特徴とする請求項１に記載の半導体装置の製造方法。
  3. 前記第１の無機絶縁膜をドライエッチングする際に、前記溝パターンを有する第２の無機絶縁膜をマスクとして用いて前記有機絶縁膜の上部分がドライエッチングされる
    ことを特徴とする請求項１に記載の半導体装置の製造方法。
  4. 前記プラズマ処理によって前記有機絶縁膜をドライエッチングする際に、前記有機絶縁膜は異方性エッチングされる
    ことを特徴とする請求項１に記載の半導体装置の製造方法。
  5. 前記貫通穴を有する構造は、前記貫通穴を形成する工程の後から前記プラズマ処理を行う工程の前まで大気に晒されない
    ことを特徴とする請求項１に記載の半導体装置の製造方法。
JP2006224318A 2006-08-21 2006-08-21 半導体装置の製造方法 Expired - Fee Related JP4550786B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2006224318A JP4550786B2 (ja) 2006-08-21 2006-08-21 半導体装置の製造方法
US11/889,865 US7538037B2 (en) 2006-08-21 2007-08-17 Method for manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006224318A JP4550786B2 (ja) 2006-08-21 2006-08-21 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2008047821A JP2008047821A (ja) 2008-02-28
JP4550786B2 true JP4550786B2 (ja) 2010-09-22

Family

ID=39101878

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006224318A Expired - Fee Related JP4550786B2 (ja) 2006-08-21 2006-08-21 半導体装置の製造方法

Country Status (2)

Country Link
US (1) US7538037B2 (ja)
JP (1) JP4550786B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4550786B2 (ja) * 2006-08-21 2010-09-22 株式会社東芝 半導体装置の製造方法
FR2941560A1 (fr) * 2009-01-28 2010-07-30 Commissariat Energie Atomique Procede pour empecher la formation de residus sur une couche a base d'un metal apres exposition de cette couche a un plasma contenant du fluor

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000150519A (ja) * 1998-08-31 2000-05-30 Fujitsu Ltd 半導体装置の製造方法
JP2000299376A (ja) * 1999-04-14 2000-10-24 Sony Corp 半導体装置及び半導体装置の製造方法
JP2001144090A (ja) * 1999-11-11 2001-05-25 Nec Corp 半導体装置の製造方法
JP2004247675A (ja) * 2003-02-17 2004-09-02 Renesas Technology Corp 半導体装置の製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6372636B1 (en) * 2000-06-05 2002-04-16 Chartered Semiconductor Manufacturing Ltd. Composite silicon-metal nitride barrier to prevent formation of metal fluorides in copper damascene
US7132369B2 (en) * 2002-12-31 2006-11-07 Applied Materials, Inc. Method of forming a low-K dual damascene interconnect structure
JP3715626B2 (ja) * 2003-01-17 2005-11-09 株式会社東芝 半導体装置の製造方法および半導体装置
JP2005116801A (ja) * 2003-10-08 2005-04-28 Toshiba Corp 半導体装置の製造方法
JP2006210508A (ja) * 2005-01-26 2006-08-10 Sony Corp 半導体装置およびその製造方法
JP4550786B2 (ja) * 2006-08-21 2010-09-22 株式会社東芝 半導体装置の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000150519A (ja) * 1998-08-31 2000-05-30 Fujitsu Ltd 半導体装置の製造方法
JP2000299376A (ja) * 1999-04-14 2000-10-24 Sony Corp 半導体装置及び半導体装置の製造方法
JP2001144090A (ja) * 1999-11-11 2001-05-25 Nec Corp 半導体装置の製造方法
JP2004247675A (ja) * 2003-02-17 2004-09-02 Renesas Technology Corp 半導体装置の製造方法

Also Published As

Publication number Publication date
US20080045024A1 (en) 2008-02-21
JP2008047821A (ja) 2008-02-28
US7538037B2 (en) 2009-05-26

Similar Documents

Publication Publication Date Title
JP5122106B2 (ja) 炭素含有膜エッチング方法及びこれを利用した半導体素子の製造方法
KR100768363B1 (ko) 반도체 집적회로장치의 제조방법 및 반도체 집적회로장치
US7741224B2 (en) Plasma treatment and repair processes for reducing sidewall damage in low-k dielectrics
US7754601B2 (en) Semiconductor interconnect air gap formation process
JP4256347B2 (ja) 半導体装置の製造方法
US20140187035A1 (en) Method of etching a porous dielectric material
JP4057972B2 (ja) 半導体装置の製造方法
JP2010016083A (ja) 半導体装置の製造方法
JP2008218999A (ja) 半導体装置の製造方法
US20060128141A1 (en) Semiconductor device and method for fabricating the same
JP2005116801A (ja) 半導体装置の製造方法
CN1661799B (zh) 半导体器件
JP4550786B2 (ja) 半導体装置の製造方法
JP4523351B2 (ja) 半導体装置の製造方法
JP2004282082A (ja) 金属埋立て方法
JP2004111950A (ja) デュアルダマシン工程
JP2010238988A (ja) 半導体素子の製造方法
JP4948278B2 (ja) 半導体装置の製造方法
JP4380414B2 (ja) 半導体装置の製造方法
JP2005136097A (ja) 半導体装置の製造方法
TWI706434B (zh) 加工互連結構使阻擋層側壁凹進最小化的方法
KR20010109958A (ko) 반도체 소자의 구리 배선을 위한 비아홀 형성 방법
JP2010114255A (ja) 半導体装置の製造方法
JP2007324198A (ja) 半導体装置の製造方法
JP2012079792A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080829

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100330

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100330

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100520

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100608

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100708

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130716

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees