JP2006210508A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP2006210508A
JP2006210508A JP2005018367A JP2005018367A JP2006210508A JP 2006210508 A JP2006210508 A JP 2006210508A JP 2005018367 A JP2005018367 A JP 2005018367A JP 2005018367 A JP2005018367 A JP 2005018367A JP 2006210508 A JP2006210508 A JP 2006210508A
Authority
JP
Japan
Prior art keywords
insulating film
connection hole
cap layer
metal
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005018367A
Other languages
English (en)
Inventor
Hisanori Komai
尚紀 駒井
Ryuichi Kanemura
龍一 金村
Yutaka Ooka
豊 大岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2005018367A priority Critical patent/JP2006210508A/ja
Priority to US11/321,850 priority patent/US20060163739A1/en
Priority to TW095100090A priority patent/TWI290736B/zh
Priority to CNA2006100061617A priority patent/CN1819178A/zh
Priority to KR1020060007677A priority patent/KR20060086306A/ko
Publication of JP2006210508A publication Critical patent/JP2006210508A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76846—Layer combinations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76849—Barrier, adhesion or liner layers formed in openings in a dielectric the layer being positioned on top of the main fill metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76865—Selective removal of parts of the layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76868—Forming or treating discontinuous thin films, e.g. repair, enhancement or reinforcement of discontinuous thin films
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76874—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for electroless plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

【課題】エレクトロマイグレーション耐性を向上させた半導体装置およびその製造方法を提供する。
【解決手段】第１金属配線８上の層間絶縁膜１０に、第１金属配線８に達する接続孔１０ａおよび配線溝１０ｂを形成する。第１金属配線８上に予めキャップ層９ａを形成していたとしても、接続孔１０ａの形成の際に、接続孔１０ａ内のキャップ層９ａの一部あるいは全部が除去されてしまう。本発明では、接続孔１０ａを形成後に、接続孔１０ａの底部のみに選択的にキャップ層９ｂを形成する。キャップ層９ｂの形成後に、接続孔１０ａおよび配線溝１０ｂ内にバリアメタル層１７および金属層１８を埋め込んで、コンタクト１９および第２金属配線２０を形成する。
【選択図】図８

Description

本発明は、半導体装置およびその製造方法に関し、例えば、デュアルダマシン法やシングルダマシン法のような溝配線技術を用いた半導体装置およびその製造方法に関する。
ＬＳＩの配線材料として、アルミニウム合金よりもエレクトロマイグレーション耐性に優れ、かつ、低抵抗である銅配線が用いられている。一般に銅のドライエッチングは容易ではない。このため、銅配線は、予め層間絶縁膜に配線溝を形成し、その配線溝内に配線材料を埋め込んだ後、余剰の配線材料をＣＭＰ（Chemical Mechanical Polishing）を用いて除去することによって形成される。
ところで、銅配線上にＣｏＷＰなどのキャップ層を形成することにより、銅配線のさらなるエレクトロマイグレーション耐性の向上に寄与することが知られている（例えば、非特許文献１参照）。
多層配線を形成する場合には、層間絶縁膜を加工して、上層配線と下層配線を接続するための接続孔を形成する必要がある。この接続孔を形成する際に、レジストを用いた層間絶縁膜のエッチング、アッシングによるレジスト除去、エッチング残渣の除去のためのウェット洗浄工程を行う必要がある。
T.Ishigami et.al.," High Reliability Cu Interconnection Utilizing a Low Contamination CoWP Capping Layer",IITC(International Interconnect Technology Conference)予稿集，p.75-77,(2004)
しかしながら、たとえ下層配線上にキャップ層を形成したとしても、上記のエッチング工程、アッシング工程およびウェットエッチング工程を経ると、接続孔内におけるキャップ層の全部あるいは一部が除去されてしまうという問題があった。その結果、上層から下層に電子が流れる際に発生するエレクトロマイグレーション耐性が弱くなる恐れがある。
本発明は上記の事情に鑑みてなされたものであり、その目的は、エレクトロマイグレーション耐性を向上させた半導体装置およびその製造方法を提供することにある。
上記の目的を達成するため、本発明の半導体装置は、第１金属配線上に形成された層間絶縁膜と、前記層間絶縁膜に埋め込まれて形成された第２金属配線と、前記層間絶縁膜に埋め込まれて形成され、第１金属配線および第２金属配線を接続する金属コンタクトと、前記第１金属配線と前記金属コンタクトの間に形成され、金属配線のエレクトロマイグレーションを抑制する第１キャップ層と、前記第２金属配線と前記層間絶縁膜の間に形成され、前記第２金属配線中の金属の拡散を抑制するバリアメタル層とを有する。
上記の本発明の半導体装置では、第１金属配線と金属コンタクトの間に、金属配線のエレクトロマイグレーションを抑制する第１キャップ層が形成されている。このため、第１キャップ層により、例えば、上層の第２金属配線から下層の第１金属配線に電子が流れる際に発生するエレクトロマイグレーションの起点となる、コンタクト直下の領域が補強される。
上記の目的を達成するため、本発明の半導体装置の製造方法は、第１金属配線が形成された基板上に、層間絶縁膜を形成する工程と、前記層間絶縁膜に、前記第１金属配線に達する接続孔を形成する工程と、前記接続孔の底部のみに、選択的に第１キャップ層を形成する工程と、前記接続孔の内壁にバリアメタル層を形成する工程と、前記接続孔に金属層を埋め込む工程とを有する。
上記の本発明の半導体装置の製造方法では、第１金属配線に達する接続孔を形成した後に、接続孔の底部のみに選択的に第１キャップ層を形成している。このため、第１キャップ層により、例えば、上層の第２金属配線から下層の第１金属配線に電子が流れる際に発生するエレクトロマイグレーションの起点となる、コンタクト直下の領域が補強される。
本発明の半導体装置によれば、エレクトロマイグレーション耐性を向上させることができる。また、本発明の半導体装置の製造方法によれば、エレクトロマイグレーション耐性を向上させた半導体装置を製造することができる。
以下に、本発明の実施の形態について、図面を参照して説明する。
図１は、本実施形態に係る半導体装置の一例を示す断面図である。
シリコンなどの半導体からなる基板１上に、例えば、酸化シリコンからなる層間絶縁膜２が形成されており、層間絶縁膜２内には例えばタングステンからなるコンタクト３が埋め込まれて形成されている。基板１には、トランジスタやその他の半導体素子が形成されており、コンタクト３は、これらの半導体素子に接続している。
層間絶縁膜２およびコンタクト３上には、層間絶縁膜４が形成されている。本実施形態では、層間絶縁膜４は、例えばポリアリレンからなる有機系の絶縁膜５と、絶縁膜５を加工する際に使用した酸化シリコンからなるハードマスク６の２層構成である。なお、絶縁膜５として、有機系絶縁膜以外にも、ＳｉＣＯＨや、いわゆるＬｏｗ−ｋ膜を使用することもできる。
層間絶縁膜４には、配線溝４ａが形成されており、配線溝４ａ内には、配線溝４ａの内壁を被覆するバリアメタル層７を介して、例えば銅からなる第１金属配線８が埋め込まれている。第１金属配線８として銅を用いる場合には、銅は周囲の絶縁性材料に拡散しやすく、また、拡散速度も速い。この銅の拡散を防止するため、第１金属配線８と層間絶縁膜４の間に、バリアメタル層７が設けられている。バリアメタル層７は、例えば、タンタル（Ｔａ）、あるいは窒化タンタル（ＴａＮ）とタンタル（Ｔａ）の積層膜からなる。
第１金属配線８上には、金属配線のエレクトロマイグレーションを抑制するキャップ層９が形成されている。エレクトロマイグレーションとは、金属配線中の金属原子（この場合には銅原子）と金属配線を流れる電子との相互作用による拡散現象の一種であり、電流担体としての電子と金属イオンの運動量変換により金属イオンの移動が起こり、局所的な空洞（ボイド）や突起（ヒロック）が発生する現象をいう。第１金属配線８上のキャップ層９は、金属イオンの移動を防止する役割をもつ。
キャップ層９は、例えば、接続孔１０ａ内における第１金属配線８の上面に形成されたキャップ層（第１キャップ層）９ｂと、接続孔１０ａ以外の領域において第１金属配線８の上面に形成されたキャップ層（第２キャップ層）９ａにより構成されている。キャップ層９は、例えば、ＣｏＷＰ（リンを含有するコバルト・タングステン合金）からなる。なお、キャップ層９として、ＣｏＷＰ以外にも、例えば、ＣｏＷＢ（ボロンを含有するコバルト・タングステン合金）、ＮｉＷＰ（リンを含有するニッケル・タングステン合金）、ＮｉＷＢ（ボロンを含有するニッケル・タングステン合金）を用いても良い。
キャップ層９および層間絶縁膜４上に、層間絶縁膜１０が形成されている。層間絶縁膜１０は、下層から順に堆積された、エッチングストッパ層１１と、第１絶縁膜１２と、第２絶縁膜１３と、第１ハードマスク１４とを有する。
エッチングストッパ層１１は、例えば炭化シリコン（ＳｉＣ）あるいはＳｉＣＮからなる。第１絶縁膜１２は、例えばＳｉＯＣからなる。第２絶縁膜１３は、例えばポリアリレン膜のような有機系絶縁膜からなる。第１ハードマスク１４は、例えば酸化シリコンからなる。
層間絶縁膜１０中のエッチングストッパ層１１および第１絶縁膜１２には、接続孔１０ａが形成されており、第２絶縁膜１３および第１ハードマスク１４には、接続孔１０ａに連通する配線溝１０ｂが形成されている。
接続孔１０ａおよび配線溝１０ｂの内には、接続孔１０ａおよび配線溝１０ｂの内壁を被覆するバリアメタル層１７を介して、例えば銅からなる金属層１８が埋め込まれている。バリアメタル層１７は、金属層１８中の銅の拡散を防止する。バリアメタル層１７は、例えば、タンタル（Ｔａ）、あるいは窒化タンタル（ＴａＮ）とタンタル（Ｔａ）の積層膜からなる。接続孔１０ａ内に埋め込まれた金属層１８によりコンタクト（金属コンタクト）１９が形成され、配線溝１０ｂ内に埋め込まれた金属層１８により第２金属配線２０が形成されている。
上記の本実施形態に係る半導体装置では、コンタクト１９と第１金属配線８との間に、キャップ層９ｂが形成されていることから、上層の第２金属配線２０から下層の第１金属配線８に電子が流れる際に発生するエレクトロマイグレーションの起点となる、コンタクト１９直下の領域を補強することができる。エレクトロマイグレーション耐性を向上できるため、エレクトロマイグレーションによるボイドの形成が抑制され、配線の信頼性を向上させることができる。
さらに、コンタクト１９の外側における第１金属配線８の上面に、キャップ層９ａが形成されていることから、エレクトロマイグレーション耐性をさらに向上させることができる。
次に、上記の本実施形態に係る半導体装置の製造方法について、図２〜図８を参照して説明する。
まず、下層の第１金属配線８およびキャップ層９の形成までの工程について説明する。第１金属配線８は、シングルダマシン（溝配線形成プロセス）により形成する。
図２（ａ）に示すように、トランジスタやその他の半導体素子が形成されたシリコンウェーハ（基板１）上に、例えば酸化シリコンからなる層間絶縁膜２を形成し、層間絶縁膜２内にトランジスタ等に接続するタングステンなどからなるコンタクト３を形成する。続いて、層間絶縁膜２およびコンタクト３上に、層間絶縁膜４を形成する。層間絶縁膜４の形成では、まず、層間絶縁膜２およびコンタクト３上に、ポリアリレン膜を例えば２００ｎｍ程度塗布して絶縁膜５を形成する。次に、絶縁膜５上に、プラズマＣＶＤ法により酸化シリコン膜を２００ｎｍ程度成膜して、ハードマスク６を形成する。
次に、図２（ｂ）に示すように、レジストマスクを用いたエッチングにより、ハードマスク６に配線溝４ａのパターンを形成する。このとき、絶縁膜５は有機膜であるため、高いエッチング選択比をもつ。
次に、図３（ａ）に示すように、ハードマスク６をエッチングマスクとして、絶縁膜５のエッチングを行う。これにより、層間絶縁膜４に配線溝４ａが形成される。この絶縁膜５のエッチングの際に、ハードマスク６の上層のレジストマスクもエッチングされて、ハードマスク６上から無くなる。
次に、図３（ｂ）に示すように、層間絶縁膜４の配線溝４ａ内に、バリアメタル層７および第１金属配線８を形成する。当該工程では、まず、バリアメタルとなるＴａ（１０ｎｍ）と、めっきのシード層となるＣｕ（８０ｎｍ）を、それぞれＰＶＤ（Physical Vapor Deposition）法を用いて成膜する。続いて、電解めっき法を用いて、Ｃｕを１０００ｎｍ堆積して、配線溝４ａ中にＣｕを埋め込む。さらに、層間絶縁膜４上の不要なＣｕをＣＭＰ法により除去し、さらにバリアメタル層７であるＴａもＣＭＰ法で除去する。この際、絶縁膜５上のハードマスク６は１００ｎｍ削り込まれる。以上により、配線溝４ａ内にＴａからなるバリアメタル層７と、Ｃｕからなる第１金属配線８が形成される。
次に、図４（ａ）に示すように、無電解めっきにより、第１金属配線８の上面のみに、選択的にキャップ層（第２キャップ層）９ａを形成する。当該工程では、まず、第１金属配線８上の酸化膜と、ＣＭＰ工程により第１金属配線８の表面に形成されるＣｕの防食剤（例えばベンゾトリアゾールあるいはその誘導体、ＣＭＰのスラリー中に含まれている）を除去する目的で、有機酸洗浄（クエン酸やシュウ酸水溶液）を行う。続いて、例えば、硫酸パラジウム水溶液をウェーハに作用させる（ウェーハ全体を硫酸パラジウム水溶液に漬けたり、ウェーハ上に硫酸パラジウム水溶液をのせたり、ウェーハ上に硫酸パラジウム水溶液を噴霧する）。パラジウムは銅よりもイオン化傾向が小さいので、Ｐｄ２＋＋Ｃｕ→Ｐｄ＋Ｃｕ２＋の反応が進み、第１金属配線８上のみにＰｄが置換めっきされる。続いて、ＣｏＷＰめっき液をウェーハに作用させて、Ｐｄを触媒にしてＣｏＷＰ膜をＣｕ上に１０ｎｍから２０ｎｍ膜厚で選択めっきする。以上の工程により、第１金属配線８上のみにＣｏＷＰ膜からなるキャップ層９ａが形成される。
ＣｏＷＰのめっき条件の一例としては、めっき液の組成を、タングステン酸アンモニウムを１０ｇ／Ｌ、塩化コバルトを３０ｇ／Ｌ、次亜りん酸アンモニウム（還元剤）を２０ｇ／Ｌ、シュウ酸アンモニウムを８０ｇ／Ｌとし、その他に界面活性剤を添加した。また、液温度を９０℃、ｐＨを８．５〜１０．５の範囲に設定した。
なお、キャップ層９ａとして、ＣｏＷＢ膜を無電解めっきする場合には、上記の還元剤として、ジメチルアミンボラン（ＤＭＡＢ）を用いればよい。また、ＮｉＷＰ膜を無電解めっきする場合には、塩化コバルトの代わりに、塩化ニッケルを用いればよい。さらに、ＮｉＷＢ膜を無電解めっきする場合には、塩化コバルトの代わりに塩化ニッケルを用い、還元剤としてジメチルアミンボラン（ＤＭＡＢ）を用いればよい。
次に、図４（ｂ）に示すように、キャップ層９ａおよび層間絶縁膜４上に、例えばＳｉＣＮ膜からなるエッチングストッパ層１１を形成する。エッチングストッパ層１１の形成では、例えば、トリメチルシランなどとＮＨ３を原料として、ＳｉＣＮ膜を５０ｎｍ形成する。
次に、デュアルダマシン（溝配線とコンタクトを同時に形成するプロセス）による上層配線の形成までの工程について説明する。なお、図面の簡略化のため、図５〜６では、エッチングストッパ層１１よりも上層の構成のみを図解している。
まず、図５（ａ）に示すように、層間絶縁膜１０を形成する。層間絶縁膜１０の形成では、エッチングストッパ層１１上に、トリメチルシランなどを原料としたプラズマＣＶＤ法により、ＳｉＯＣ膜を２００ｎｍ堆積させて第１絶縁膜１２を形成する。続いて、第１絶縁膜１２上に、例えば、ポリアリレン膜を２００ｎｍ塗布して第２絶縁膜１３を形成する。続いて、第２絶縁膜１３上に、ＳｉＨ４（シラン）を原料にしたプラズマＣＶＤ法によりＳｉＯ２膜を２００ｎｍ堆積させて、第１ハードマスク１４を形成する。層間絶縁膜１０を形成した後、第１ハードマスク１４上に、配線溝および接続孔加工用のハードマスクとして、プラズマＣＶＤ法によりＳｉＮ膜からなる第２ハードマスク１５を形成し、さらにプラズマＣＶＤ法によりＳｉＯ２膜からなる第３ハードマスク１６を形成する。続いて、不図示のレジストマスクを形成して、当該レジストマスクを用いたエッチングにより、最上層の第３ハードマスク１６に、配線溝のパターンを形成する。
次に、図５（ｂ）に示すように、再びレジストマスクを形成し、当該レジストマスクを用いたエッチングにより、第２ハードマスク１５を加工して、第２ハードマスク１５に接続孔パターンを形成する。
次に、図６（ａ）に示すように、第２ハードマスク１５をエッチングマスクとして、第１ハードマスク１４をドライエッチングし、さらに、第２絶縁膜１３をドライエッチングする。これにより、第１ハードマスク１４および第２絶縁膜１３に接続孔１０ａが形成される。このとき、第２ハードマスク１５を加工する際に用いたレジストマスクは、有機系の第２絶縁膜１３と一緒にドライエッチングされる。
次に、図６（ｂ）に示すように、第３ハードマスク１６をエッチングマスクとして、第２ハードマスク１５をドライエッチングして、第２ハードマスク１５に配線溝のパターンを形成する。この際、ＳｉＯＣ膜からなる第１絶縁膜１２の一部がエッチングされて、第１絶縁膜１２の途中の深さまで接続孔１０ａが形成される。
次に、図７（ａ）に示すように、第２ハードマスク１５をエッチングマスクとして、第１ハードマスク１４をドライエッチングすることにより、第１ハードマスク１４に配線溝１０ｂを形成する。このとき、第１絶縁膜１２もエッチングされて、エッチングストッパ層１１に達する接続孔１０ａが形成される。
次に、図７（ｂ）に示すように、第１金属配線８上のエッチングストッパ層１１を、最上層のＳｉＮからなる第２ハードマスク１５と共にドライエッチングする。その後、接続孔１０ａに残ったエッチング残渣の除去のためウェット洗浄を行う。上記のドライエッチングガス中の酸素によりキャップ層９ａのＣｏは酸化され、その後のウェット洗浄により接続孔１０ａ内のＣｏＷＰからなるキャップ層９ａの一部あるいは全部が除去されてしまう。なお、図７（ｂ）では、接続孔１０ａ内のキャップ層９ａの全部が除去されてしまった例を図解している。ＣｏＷＢ，ＮｉＷＰ，ＮｉＷＢの場合も同様である。
次に、図８（ａ）に示すように、無電解めっきにより、接続孔１０ａの底部に露出した第１金属配線８上のみに、キャップ層（第１キャップ層）９ｂを形成する。当該工程では、まず、硫酸パラジウム水溶液をウェーハ上に作用させ、上記した置換めっきの原理によりＣｕ上のみ（接続孔１０ａの底部のみ）にＰｄを置換めっきする。なお、ウェット洗浄では、Ｐｄは除去されない可能性もあるので、Ｐｄ処理は省略してもよい。続いて、ＣｏＷＰめっき液をウェーハに作用させて、Ｐｄを触媒にしてＣｏＷＰ膜をＣｕ上に１０ｎｍから２０ｎｍの膜厚で選択めっきすることにより、キャップ層９ｂを形成する。めっき条件については、上記した通りである。また、キャップ層９ｂとして、ＣｏＷＢ膜、ＮｉＷＰ膜、ＮｉＷＢ膜を形成してもよい。
次に、図８（ｂ）に示すように、接続孔１０ａおよび配線溝１０ｂの内壁に、バリアメタル層１７を形成し、さらに、接続孔１０ａおよび配線溝１０ｂを例えばＣｕからなる金属層１８により埋め込む。これにより、コンタクト１９および第２金属配線２０が形成される。当該工程では、まず、バリアメタル層１７としてＴａ（１０ｎｍ）と、めっきのシード層となるＣｕ（８０ｎｍ）を、それぞれＰＶＤ法を用いて成膜する。続いて、電解めっき法を用いて、Ｃｕを１０００ｎｍ堆積させて、接続孔１０ａおよび配線溝１０ｂをＣｕで埋め込む。さらに、接続孔１０ａおよび配線溝１０ｂ以外の層間絶縁膜１０上に堆積した不要なＣｕおよびＴａをＣＭＰで除去する。このＣＭＰの際に、酸化シリコンからなる第１ハードマスク１４は、１００ｎｍ程度削り込まれる。
以降の工程としては、図４〜図８に示した工程、すなわち、キャップ層の形成工程、層間絶縁膜の形成工程、層間絶縁膜への配線溝および接続孔の形成工程、接続孔の底部へのキャップ層の選択的形成工程、金属層の埋め込み工程を繰り返し行うことにより、多層配線構造の半導体装置が製造される。
以上説明したように、本実施形態に係る半導体装置の製造方法では、層間絶縁膜１０に接続孔１０ａおよび配線溝１０ｂを形成した後に、接続孔１０ａの底部のみに選択的にキャップ層９ｂを形成していることから、接続孔１０ａの加工時に接続孔１０ａ内のキャップ層９ａの一部あるいは全部が除去されてしまっても問題ない。
このように、接続孔１０ａの底部のみに選択的にキャップ層９ｂを形成することにより、上層の第２金属配線２０から下層の第１金属配線８に電子が流れる際に発生するエレクトロマイグレーションの起点となる、コンタクト１９直下の領域を補強することができる。エレクトロマイグレーション耐性を向上できるため、エレクトロマイグレーションによるボイドの形成が抑制され、配線の信頼性を向上させることができる。
さらに、コンタクト１９の外側における第１金属配線８の上面に、キャップ層９ａが形成されていることから、エレクトロマイグレーション耐性をさらに向上させることができる。
なお、キャップ層９ａとキャップ層９ｂは、同じ膜厚でなくてもよい。例えば、図９に示すように、キャップ層９ｂの膜厚が、キャップ層９ａに比べて薄くてもよいし、図１０に示すように、キャップ層９ｂの膜厚が、キャップ層９ａに比べて厚くても良い。接続孔１０ａ内のキャップ層９ｂの膜厚は、例えば、５〜２０ｎｍあればよい。
また、図１１に示すように、キャップ層９ａがなく、接続孔１０ａの底部のキャップ層９ｂのみが形成されていてもよい。図１１に示す構造は、図４（ａ）に示すキャップ層９ａの形成工程を省略することにより、作製できる。
また、図１２に示すように、キャップ層９ａと、キャップ層９ｂの材料を異ならせても良い。例えば、キャップ層９ａをＣｕＳｉ膜により形成してもよい。この場合には、例えば、ＳｉＣＮ膜からなるエッチングストッパ層１１の形成において、シラン（ＳｉＨ４）系ガスを用いてＳｉＣＮ膜を堆積させれば、この成膜過程において、Ｃｕからなる第１金属配線８上にＣｕＳｉ膜を選択的に形成することができる。
上記の実施形態の説明では、接続孔１０ａの形成時に、接続孔１０ａ内に露出したキャップ層９ａの全てが除去される場合を図解した。しかしながら、本発明は、図１３に示すように、接続孔１０ａ内のキャップ層９ａが薄膜化した場合や、図１４に示すように、接続孔１０ａ内にキャップ層９ａの一部が残存している場合にも適用可能である。この場合にも、接続孔１０ａ内にキャップ層９ｂを形成することにより、エレクトロマイグレーション耐性を向上させるためにキャップ層に要求される膜厚を確保することができ、同様の効果を奏する。
本発明は、上記の実施形態の説明に限定されない。
例えば、層間絶縁膜１０の構造は、上記した実施形態に限定されない。ＣｏＷＰのめっき液の組成は一例であり、例えば、塩化コバルトの代わりに硫酸コバルトを用いても良い。
その他、本発明の要旨を逸脱しない範囲で、種々の変更が可能である。
本実施形態に係る半導体装置の一例を示す断面図である。 本実施形態に係る半導体装置の製造における工程断面図である。 本実施形態に係る半導体装置の製造における工程断面図である。 本実施形態に係る半導体装置の製造における工程断面図である。 本実施形態に係る半導体装置の製造における工程断面図である。 本実施形態に係る半導体装置の製造における工程断面図である。 本実施形態に係る半導体装置の製造における工程断面図である。 本実施形態に係る半導体装置の製造における工程断面図である。 本実施形態に係る半導体装置の他の例を示す断面図である。 本実施形態に係る半導体装置の他の例を示す断面図である。 本実施形態に係る半導体装置の他の例を示す断面図である。 本実施形態に係る半導体装置の他の例を示す断面図である。 本実施形態に係る半導体装置の他の例を示す断面図である。 本実施形態に係る半導体装置の他の例を示す断面図である。
符号の説明
１…基板、２…層間絶縁膜、３…コンタクト、４…層間絶縁膜、４ａ…配線溝、５…絶縁膜、６…ハードマスク、７…バリアメタル層、８…第１金属配線、９…キャップ層、９ａ…キャップ層（第２キャップ層）、９ｂ…キャップ層（第１キャップ層）、１０…層間絶縁膜、１０ａ…接続孔、１０ｂ…配線溝、１１…エッチングストッパ層、１２…第１絶縁膜、１３…第２絶縁膜、１４…第１ハードマスク、１５…第２ハードマスク、１６…第３ハードマスク、１７…バリアメタル層、１８…金属層、１９…コンタクト（金属コンタクト）、２０…第２金属配線

Claims (7)

  1. 第１金属配線上に形成された層間絶縁膜と、
    前記層間絶縁膜に埋め込まれて形成された第２金属配線と、
    前記層間絶縁膜に埋め込まれて形成され、第１金属配線および第２金属配線を接続する金属コンタクトと、
    前記第１金属配線と前記金属コンタクトの間に形成され、金属配線のエレクトロマイグレーションを抑制する第１キャップ層と、
    前記第２金属配線と前記層間絶縁膜の間に形成され、前記第２金属配線中の金属の拡散を抑制するバリアメタル層と
    を有する半導体装置。
  2. 前記第１キャップ層が形成された領域を除いて前記第１金属配線の上面に形成され、金属配線のエレクトロマイグレーションを抑制する第２キャップ層をさらに有する
    請求項１記載の半導体装置。
  3. 前記第１キャップ層および前記第２キャップ層は、同じ材料により形成された
    請求項１記載の半導体装置。
  4. 第１金属配線が形成された基板上に、層間絶縁膜を形成する工程と、
    前記層間絶縁膜に、前記第１金属配線に達する接続孔を形成する工程と、
    前記接続孔の底部のみに、選択的に第１キャップ層を形成する工程と、
    前記接続孔の内壁にバリアメタル層を形成する工程と、
    前記接続孔に金属層を埋め込む工程と
    を有する半導体装置の製造方法。
  5. 前記第１キャップ層を形成する工程において、無電解めっきにより前記接続孔の底部に露出した前記第１金属配線上のみに選択的に前記キャップ層を形成する
    請求項４記載の半導体装置の製造方法。
  6. 前記接続孔を形成する工程において、前記層間絶縁膜に、前記第１金属配線に達する前記接続孔と、前記接続孔に連通する配線溝を形成し、
    前記バリアメタル層を形成する工程において、前記接続孔および前記配線溝の内壁に前記バリアメタル層を形成し、
    前記金属層を埋め込む工程において、前記接続孔および前記配線溝に前記金属層を埋め込む
    請求項４記載の半導体装置の製造方法。
  7. 前記層間絶縁膜を形成する工程の前に、前記第１金属配線の上面にのみ、選択的に第２キャップ層を形成する工程をさらに有する
    請求項４記載の半導体装置の製造方法。
JP2005018367A 2005-01-26 2005-01-26 半導体装置およびその製造方法 Pending JP2006210508A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2005018367A JP2006210508A (ja) 2005-01-26 2005-01-26 半導体装置およびその製造方法
US11/321,850 US20060163739A1 (en) 2005-01-26 2005-12-29 Semiconductor device and method for production thereof
TW095100090A TWI290736B (en) 2005-01-26 2006-01-02 Semiconductor device and method for production thereof
CNA2006100061617A CN1819178A (zh) 2005-01-26 2006-01-25 半导体器件及其制造方法
KR1020060007677A KR20060086306A (ko) 2005-01-26 2006-01-25 반도체 장치 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005018367A JP2006210508A (ja) 2005-01-26 2005-01-26 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
JP2006210508A true JP2006210508A (ja) 2006-08-10

Family

ID=36695932

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005018367A Pending JP2006210508A (ja) 2005-01-26 2005-01-26 半導体装置およびその製造方法

Country Status (5)

Country Link
US (1) US20060163739A1 (ja)
JP (1) JP2006210508A (ja)
KR (1) KR20060086306A (ja)
CN (1) CN1819178A (ja)
TW (1) TWI290736B (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008218902A (ja) * 2007-03-07 2008-09-18 Nec Electronics Corp 半導体装置およびその製造方法
JP2011519487A (ja) * 2008-04-30 2011-07-07 アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド 半導体デバイス内でのビアパターニングにおける金属キャップ層の侵食を低減する方法
KR20220069036A (ko) 2019-09-25 2022-05-26 도쿄엘렉트론가부시키가이샤 기판 액 처리 방법 및 기판 액 처리 장치
KR20220143111A (ko) 2020-02-20 2022-10-24 도쿄엘렉트론가부시키가이샤 기판 액 처리 방법 및 기판 액 처리 장치

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4550786B2 (ja) * 2006-08-21 2010-09-22 株式会社東芝 半導体装置の製造方法
US9385034B2 (en) * 2007-04-11 2016-07-05 Taiwan Semiconductor Manufacturing Company, Ltd. Carbonization of metal caps
US8080473B2 (en) * 2007-08-29 2011-12-20 Tokyo Electron Limited Method for metallizing a pattern in a dielectric film
US7834457B2 (en) * 2008-02-28 2010-11-16 International Business Machines Corporation Bilayer metal capping layer for interconnect applications
WO2009134386A1 (en) * 2008-04-30 2009-11-05 Advanced Micro Devices, Inc. Method of reducing erosion of a metal cap layer during via patterning in semiconductor devices
JP4675393B2 (ja) * 2008-05-12 2011-04-20 パナソニック株式会社 半導体装置および半導体装置の製造方法
US7863176B2 (en) * 2008-05-13 2011-01-04 Micron Technology, Inc. Low-resistance interconnects and methods of making same
US20100282758A1 (en) * 2009-05-08 2010-11-11 Gm Global Technology Operations, Inc. Interlocking Hollow Tanks
US8609540B2 (en) * 2011-06-20 2013-12-17 Tessera, Inc. Reliable packaging and interconnect structures
US8754508B2 (en) * 2012-08-29 2014-06-17 Taiwan Semiconductor Manufacturing Company, Ltd. Structure to increase resistance to electromigration
CN104900583B (zh) * 2014-03-06 2018-04-13 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制作方法
KR102582671B1 (ko) 2016-12-22 2023-09-25 삼성전자주식회사 반도체 소자
US10727111B2 (en) * 2017-07-18 2020-07-28 Taiwan Semiconductor Manufaturing Co., Ltd. Interconnect structure
US10636673B2 (en) 2017-09-28 2020-04-28 Taiwan Semiconductor Manufacturing Co., Ltd. Method for forming semiconductor device structure
CN110838464B (zh) * 2018-08-16 2023-04-25 联华电子股份有限公司 金属内连线结构及其制作方法
TWI751819B (zh) 2020-12-02 2022-01-01 華邦電子股份有限公司 半導體裝置之製造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5380560A (en) * 1992-07-28 1995-01-10 International Business Machines Corporation Palladium sulfate solution for the selective seeding of the metal interconnections on polyimide dielectrics for electroless metal deposition
US6849923B2 (en) * 1999-03-12 2005-02-01 Kabushiki Kaisha Toshiba Semiconductor device and manufacturing method of the same
JP2002164428A (ja) * 2000-11-29 2002-06-07 Hitachi Ltd 半導体装置およびその製造方法
US6576562B2 (en) * 2000-12-15 2003-06-10 Kabushiki Kaisha Toshiba Manufacturing method of semiconductor device using mask pattern having high etching resistance
US7026714B2 (en) * 2003-03-18 2006-04-11 Cunningham James A Copper interconnect systems which use conductive, metal-based cap layers
JP3778174B2 (ja) * 2003-04-14 2006-05-24 ソニー株式会社 半導体装置及びその製造方法
US7361991B2 (en) * 2003-09-19 2008-04-22 International Business Machines Corporation Closed air gap interconnect structure
US20060001170A1 (en) * 2004-07-01 2006-01-05 Fan Zhang Conductive compound cap layer
US7259463B2 (en) * 2004-12-03 2007-08-21 Taiwan Semiconductor Manufacturing Company, Ltd. Damascene interconnect structure with cap layer

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008218902A (ja) * 2007-03-07 2008-09-18 Nec Electronics Corp 半導体装置およびその製造方法
US8486836B2 (en) 2007-03-07 2013-07-16 Renesas Electronics Corporation Semiconductor device and method of manufacturing the same
JP2011519487A (ja) * 2008-04-30 2011-07-07 アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド 半導体デバイス内でのビアパターニングにおける金属キャップ層の侵食を低減する方法
KR101557906B1 (ko) * 2008-04-30 2015-10-06 어드밴스드 마이크로 디바이시즈, 인코포레이티드 반도체 디바이스들 내에 비아를 패터닝하는 동안 금속 캡층의 부식을 줄이는 방법
KR20220069036A (ko) 2019-09-25 2022-05-26 도쿄엘렉트론가부시키가이샤 기판 액 처리 방법 및 기판 액 처리 장치
KR20220143111A (ko) 2020-02-20 2022-10-24 도쿄엘렉트론가부시키가이샤 기판 액 처리 방법 및 기판 액 처리 장치

Also Published As

Publication number Publication date
CN1819178A (zh) 2006-08-16
US20060163739A1 (en) 2006-07-27
TWI290736B (en) 2007-12-01
TW200710966A (en) 2007-03-16
KR20060086306A (ko) 2006-07-31

Similar Documents

Publication Publication Date Title
JP2006210508A (ja) 半導体装置およびその製造方法
US20190311993A1 (en) Schemes for Forming Barrier Layers for Copper in Interconnect Structures
US7777344B2 (en) Transitional interface between metal and dielectric in interconnect structures
US7625815B2 (en) Reduced leakage interconnect structure
JP5528027B2 (ja) 配線構造の製造方法
US20050014359A1 (en) Semiconductor device manufacturing method
JP2009302501A (ja) 相互接続構造体およびその形成方法（エレクトロマイグレーション耐性強化のための相互接続構造体）
US7977791B2 (en) Selective formation of boron-containing metal cap pre-layer
US20100090342A1 (en) Metal Line Formation Through Silicon/Germanium Soaking
KR100667905B1 (ko) 반도체 소자의 구리 금속배선 형성방법
JP2008060431A (ja) 半導体装置の製造方法
US7682967B2 (en) Method of forming metal wire in semiconductor device
KR100866138B1 (ko) 반도체 소자의 배선 및 그의 형성방법
JP2006196642A (ja) 半導体装置およびその製造方法
JP2005129937A (ja) 低ｋ集積回路相互接続構造
JP2003243499A (ja) 半導体装置及びその製造方法
JP2009123840A (ja) 半導体装置及びその製造方法
JP2009141199A (ja) 半導体装置及びその製造方法
US6445070B1 (en) Coherent carbide diffusion barrier for integrated circuit interconnects
JP2007027177A (ja) 半導体装置の製造方法
JP2003243392A (ja) 半導体装置及びその製造方法
JP2007194566A (ja) 半導体装置およびその製造方法
JP5917603B2 (ja) 半導体装置およびその製造方法
JP2010050190A (ja) 半導体装置の製造方法及び半導体装置
JP2003243389A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070531

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090623

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090625

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20091020