JP2010050190A - 半導体装置の製造方法及び半導体装置 - Google Patents

Abstract

【課題】Ｃｕ配線層に形成したキャップメタル層による層間絶縁膜上への拡散を抑制でき、かつ、接続抵抗の上昇を抑制できる埋め込み配線を有する半導体装置の製造方法を得る。
【解決手段】Ｃｕ配線部ＣＬ１及びシリサイド領域６ｓ及び非シリサイド領域６ｎよりなるキャップメタル層６上に形成される接続孔８の底面において、Ａｒスパッタ処理により、バリアメタル層１３ａ及びキャップメタル層６のシリサイド領域６ｓを選択的に除去する。この際、Ａｒのスパッタ時間を調整することにより、接続孔８の底面において、キャップメタル層６の非シリサイド領域６ｎは残留するようにする。その後、バリアメタル層の再成膜処理、Ｃｕシード層及びＣｕめっき層を形成し、最終的に接続孔８及び配線用溝９内に埋め込まれる第２のＣｕ配線部を形成する。
【選択図】図９

Description

この発明は、銅配線構造を有する半導体装置の製造方法及び半導体装置に関する。

半導体装置の高集積化に伴い、配線層の材料として、従来のＡｌ（アルミニウム）に代えて高速性、エレクトロマイグレーション耐性に優れたＣｕ（銅）が用いられる。Ｃｕの配線層の作製には、一般にダマシン法が使用される。ダマシン法では、ドライエッチングによりトレンチを形成した層間絶縁膜上に、バリアメタル層、Ｃｕシード層を成膜した後、電気めっき法でウエハ全面にＣｕ膜を成膜する。その後、層間絶縁膜上のＣｕ膜、バリアメタル層をＣＭＰ法で研磨、除去して、層間絶縁膜に埋め込まれたＣｕの配線層を形成する。最後に、ウエハ全面に、窒化シリコン膜、炭化シリコン膜などのライナ膜を成膜し、Ｃｕの拡散防止を図っている。ダマシン法を用いたＣｕ配線層の形成方法は例えば特許文献１が挙げられる。

しかしながら、配線層とライナ膜との界面でのエレクトロマイグレーション耐性の低下する問題があった。すなわち、配線層とライナ膜との界面は密着性が弱く、原子の拡散を完全に抑制できないため、ボイド発生により断線が生じる等の原因により、エレクトロマイグレーション耐性の低下を招くという問題があった。

また、ライナ膜を形成する窒化シリコンや炭化シリコンの誘電率に起因してＲＣ遅延が大きくなるなどの問題があった。すなわち、窒化シリコンや炭化シリコンは比較的誘電率が高く、低誘電率（Low-K）材料でないため、全体として誘電率アップする結果、ＲＣ遅延が大きくなるという問題があった。

これに対して、配線層からのＣｕの拡散防止、エレクトロマイグレーション耐性の向上、ＲＣ遅延の改善のために、Ｃｕの配線層の直上に無電解めっき法でキャップメタル層を形成することが提案されている。キャップメタル層の形成に関しては例えば特許文献２に開示されている。

特開２００３−１００７４６号公報 特開２００３−２４３３９２号公報

無電解めっき法によるキャップメタル層の材料には、一般に、ＣｏＷＰ、ＣｏＭｏＰ、ＣｏＷＢ、ＣｏＭｏＢ、ＣｏＰＢ、ＣｏＷＰＢなどが用いられ、無電解めっき液の還元剤としては、次亜リン酸ナトリウムが用いられる。ここで次亜リン酸ナトリウムはＣｕ上では反応が進行しない不活性な還元剤であるため、無電解めっきを行うにあたり、Ｐｄ（パラジウム）を吸着させる前処理が必要となる。Ｐｄは活性な金属であるため、Ｃｕ配線層への吸着は容易である一方で、層間絶縁膜上にも析出するという問題点があった。

一方、還元剤としてジメチルアミンボラン（ＤＭＡＢ）を用いると、Ｐｄ吸着の前処理を行うことなくＣｕの配線層上に無電解めっきを行えるが、めっき液が不安定であり、めっき液の分解に起因してめっき層が析出するという問題点があった。すなわち、めっき液が不安定なため、層間絶縁膜上にもめっき液が存在する結果、めっき液の自己分解によってＣｏメッキ層が析出してしまうという問題点があった。

このように、無電解めっき工程において層間絶縁膜上にめっき層が析出した場合、配線間のリーク耐性の低下や、Ｃｕ配線が埋め込まれる層間絶縁膜における絶縁膜破壊耐性の低下を招き、半導体装置の信頼性を低下させるという問題点があった。

層間絶縁膜上に析出しためっき成分等のメタル残渣を選択的に除去するため、過酸化水素を含む洗浄液を用いたウエット処理、プラズマ処理などを行うことが例えば特許文献１に開示されている。

しかしながら、層間絶縁膜上に析出しためっき成分等のメタル残渣を選択的に除去しても、Ｃｕ配線層に形成したキャップメタルからのメタル成分の層間絶縁膜への拡散のため、配線間のリーク耐性の低下や、Ｃｕ配線が埋め込まれた層間絶縁膜における絶縁膜破壊耐性の低下を招き、半導体装置の信頼性を低下させるという問題点があった。さらに、上層配線形成時に、上層配線と接続する部分にキャップメタルが存在するため、上層配線との接続抵抗が上昇するという問題点があった。

この発明は上記問題点を解決するためになされたもので、Ｃｕ配線層に形成したキャップメタルによる層間絶縁膜上への拡散を抑制でき、かつ、接続抵抗の上昇を抑制できる埋め込み配線を有する半導体装置の製造方法を得ることを目的とする。

この発明の一実施の形態によれば、キャップメタル層の上層部及び側壁部にシリサイド領域を設けた後、接続孔の底面において、シリサイド領域のみを除去し、キャップメタル層の非シリサイド領域を残存させる。その後、接続孔内に埋め込まれる第２のＣｕ配線部を形成する。

この実施の形態によれば、キャップメタル層の上層部及び側壁部にシリサイド領域を設けているため、キャップメタル層から層間絶縁膜への拡散が抑制でき、配線間のリーク耐性や、層間絶縁膜の絶縁膜破壊耐性を向上させることができる。

さらに、接続孔の底面において、シリサイド領域のみを除去し、キャップメタル層の非シリサイド領域を残存させているため、エレクトロマイグレーション耐性のさらなる向上が期待できる効果を奏する。

（製造方法）
図１〜図１３はこの発明の実施の形態であるＣｕ配線を有する半導体装置の製造方法を示す断面図である。実施の形態１の半導体装置の製造方法では、Ｃｕ配線の形成にダマシン法を用いている。以下、これらの図を参照して実施の形態の半導体装置の製造方法の処理内容を説明する。

図１に示すように、ドライエッチングによりＳｉＯＣよりなる層間絶縁膜４の上層部に選択的にトレンチ１０を形成し、このトレンチ１０内を含む層間絶縁膜４上にＰＶＤ法を用いてバリアメタル層３を成膜する。さらに、トレンチ１０内を含む層間絶縁膜４上にバリアメタル層３を介してＰＶＤ法を用いてＣｕシード層２を成膜する。なお、バリアメタル層３のバリア構造としてＴａ/ＴａＮの積層構造を採用している。

その後、図２に示すように、電気めっき法にてウエハ全面にＣｕめっき層１を成膜する。その結果、トレンチ１０内及び層間絶縁膜４上にＣｕめっき層１が形成される。

続いて、図３に示すように、層間絶縁膜４上のＣｕめっき層１、Ｃｕシード層２及びバリアメタル層３に対してＣＭＰ処理によって研磨することにより、トレンチ１０内に埋め込まれた、Ｃｕめっき層１、Ｃｕシード層２及びバリアメタル層３よりなるＣｕ配線部ＣＬ１（第１の銅配線部）を完成する。

本実施の形態では、層間絶縁膜４は低誘電率（Low-k）材料であるＳｉＯＣを用いている。層間絶縁膜４の材料には、他の低誘電率材料（例えば比誘電率が３．２以下の材料）、あるいはＴＥＯＳやＳｉＯ₂等を用いても構わない。

その後、クエン酸を含有する薬液でＣＭＰ処理後の残留物除去を行った後、図４に示すように、無電解めっき法によってキャップメタル層６を形成する。無電解めっき液は、硫酸コバルト、タングステン酸、クエン酸、ＤＭＡＢ、次亜リン酸、テトラメチルアンモニウムヒドロキシド（ＴＭＡＨ）等を含有する。キャップメタル層６は、ＣｏＷＰ、ＣｏＭｏＰ、ＣｏＷＢ、ＣｏＭｏＢ、ＣｏＰＢ、又はＣｏＷＰＢ等から構成される。また、キャップメタル層６として、ＮｉＷＰ、ＮｉＭｏＰ、ＮｉＷＢ、ＮｉＭｏＢ、ＮｉＰＢ、ＮｉＷＰＢ等を用いても構わない。

本実施の形態では、ＤＭＡＢを含有しためっき液を用いてＣｏからなるキャップメタル層６を形成する。無電解めっき処理に先立って、Ｐｄ吸着による前処理は行っていない。

無電解めっき液の温度は５０〜９５℃で、好ましくは７０〜９０℃である。キャップメタルの組成は、Ｃｏ：９０ａｔ％以上、Ｗ：数ａｔ％であり、他にＰ、Ｂなどを含有する。かかる無電解めっき工程によって、Ｃｕ配線部ＣＬ１上にキャップメタル層６が形成されるとともに、層間絶縁膜４上にもメタル残渣５（残留メタル成分）が付着する。

なお、キャップメタル層６の形成は、上述したＰｄ吸着の前処理なしで無電解めっきを行う方法に限らず、Ｐｄ吸着の前処理を行った後に無電解めっき処理を行っても構わない。また、無電解めっき処理に限らず、Ｃｕ配線部ＣＬ１上への選択成長が可能な方法、例えば、ＣＶＤ法を用いたＷ層の選択成長でも構わない。このような選択成長においても、層間絶縁膜４上にメタル残渣５が付着する。

その後、図５に示すように、クエン酸を含有する薬液による除去処理、あるいはアンモニア(ＮＨ３)プラズマ処理によって、層間絶縁膜４上に付着したメタル残渣５を除去する。

次に、図６に示すように、モノシラン(ＳｉＨ₄)を含むガス雰囲気中で熱処理を行い、キャップメタル層６内のＣｏをシリサイド化してシリサイド領域６ｓを得る。この際の熱処理温度は４５０℃である。なお、モノシラン(ＳｉＨ₄)に限らず、ジシラン(Ｓｉ₂Ｈ₆)、四フッ化ケイ素(ＳｉＦ₄)等を含むガス雰囲気中で熱処理を行っても構わない。そして、キャップメタル層６において、シリサイド化しなかった領域が非シリサイド領域６ｎとして残存する。その結果、キャップメタル層６は上層部及び側壁部に形成されるシリサイド領域６ｓと非シリサイド領域６ｎとを含む構成となる。

次に、図７に示すように、非シリサイド領域６ｎ及びシリサイド領域６ｓを含む層間絶縁膜４上に層間絶縁膜１４を成膜後、写真製版、ドライエッチング処理を施し、層間絶縁膜１４を選択的に貫通して接続孔８及び配線用溝９からなる貫通孔を形成する。なお、配線用溝９は平面視して接続孔８を含み、接続孔８と連続的に形成される。

そして、図８に示すように、接続孔８及び配線用溝９を含む層間絶縁膜１４上並びに接続孔８の底面のシリサイド領域６ｓ上にＴａ／ＴａＮ積層構造よりなるバリアメタル層１３ａを成膜する。

その後、図９に示すように、Ａｒスパッタ処理により、コンタクト領域（所定のコンタクト領域）となる接続孔８の底面におけるバリアメタル層１３ａ及びシリサイド領域６ｓを選択的に除去する。この際、Ａｒのスパッタ時間を調整することにより、接続孔８の底面において、シリサイド化していない非シリサイド領域６ｎは残留するようにする。すなわち、接続孔８の底面において、シリサイド領域６ｓは存在せず、非シリサイド領域６ｎのみが残存する。

また、Ａｒスパッタ時に、Ｔａの成膜も同時に行うことにより、接続孔８の底面以外のバリアメタル層１３ａのエッチングを抑制しつつ、接続孔８の底面からのエッチングが進行する。その結果、接続孔８の側面並びに配線用溝９の底面及び側面にバリアメタル層１３ａは一部（特にＴａＮ）が残存する。

そして、図１０に示すように、Ａｒスパッタ後に、接続孔８及び配線用溝９を含む層間絶縁膜１４上並びに接続孔８の底面の非シリサイド領域６ｎ上にＴａよりなるバリアメタル層１３ｂの再成膜処理を行う。その結果、接続孔８の側面並びに配線用溝９の底面及び側面において、残存した主としてＴａＮよりなるバリアメタル層１３ａと再成膜されたＴａよりなるバリアメタル層１３ｂが一体化する。以下、便宜上、バリアメタル層１３ｂのみ図示し、バリアメタル層１３ａの図示は省略する。

続いて、図１１に示すように、接続孔８及び配線用溝９内を含む層間絶縁膜１４上並びに接続孔８の底面の非シリサイド領域６ｎ上に、バリアメタル層１３ｂを介してＣｕシード層１２を形成する。

さらに、図１２に示すように、電気めっき法にてウエハ全面にＣｕめっき層１１を成膜する。その結果、接続孔８及び配線用溝９内及び層間絶縁膜１４上にＣｕめっき層１１が形成される。

続いて、図１３に示すように、層間絶縁膜１４上のＣｕめっき層１１、Ｃｕシード層１２及びバリアメタル層１３ｂに対してＣＭＰ処理を施して研磨することにより、接続孔８及び配線用溝９内に埋め込まれた、Ｃｕめっき層１１、Ｃｕシード層１２及びバリアメタル層１３ｂよりなるＣｕ配線部ＣＬ２（第２の銅配線部）を完成する。

以上の製造工程を経て、Ｃｕ配線部ＣＬ１，キャップメタル層６及びＣｕ配線部ＣＬ２からなる配線構造を有する半導体装置を得ることができる。この際、キャップメタル層６はシリサイド領域６ｓ及び非シリサイド領域６ｎからなり、Ｃｕ配線部ＣＬ２のバリアメタル層１３ｂはコンタクト領域においてキャップメタル層６の非シリサイド領域６ｎと直接接続される。

（効果）
本実施の形態では、キャップメタル層６の露出面である上面及び側面において共にシリサイド化したシリサイド領域６ｓが形成されているため、キャップメタル層６の層間絶縁膜４への拡散が抑制でき、配線間のリーク耐性や、層間絶縁膜４における絶縁膜破壊耐性が向上する効果を奏する。

さらに、上層配線であるＣｕ配線部ＣＬ２の形成時に、Ｃｕ配線部ＣＬ２と電気的に接続するコンタクト領域において、キャップメタル層６におけるシリサイド領域６ｓを選択的に除去するため、Ｃｕ配線部ＣＬ１，ＣＬ２間の接続抵抗を小さくできる効果を奏する。

さらに、コンタクト領域である接続孔８の底面下に非シリサイド領域６ｎが残留するため、下層配線となるＣｕ配線部ＣＬ１におけるＣｕめっき層１上はすべてキャップメタル層６で被覆されることになり、接続孔８の底面下の非シリサイド領域６ｎを含むキャップメタル層６をすべて除去する場合に比べて、エレクトロマイグレーション耐性の向上が期待できる効果も奏する。

なお、本実施の形態では、コンタクト領域である接続孔８の底面下において、非シリサイド領域６ｎを残存させたが、接続孔８の底面下においてシリサイド領域６ｓ及び非シリサイド領域６ｎを共に除去しても良い。この場合でも、上記した配線間のリーク耐性及び絶縁膜破壊耐性の向上、Ｃｕ配線部ＣＬ１，ＣＬ２間の接続抵抗の低減化効果を発揮することができる。

本願発明は埋め込みＣｕ配線を有するあらゆる半導体装置に適用することができる。

この発明の実施の形態であるＣｕ配線を有する半導体装置の製造方法を示す断面図である。 この発明の実施の形態である半導体装置の製造方法を示す断面図である。 この発明の実施の形態である半導体装置の製造方法を示す断面図である。 この発明の実施の形態である半導体装置の製造方法を示す断面図である。 この発明の実施の形態である半導体装置の製造方法を示す断面図である。 この発明の実施の形態である半導体装置の製造方法を示す断面図である。 この発明の実施の形態である半導体装置の製造方法を示す断面図である。 この発明の実施の形態である半導体装置の製造方法を示す断面図である。 この発明の実施の形態である半導体装置の製造方法を示す断面図である。 この発明の実施の形態である半導体装置の製造方法を示す断面図である。 この発明の実施の形態である半導体装置の製造方法を示す断面図である。 この発明の実施の形態である半導体装置の製造方法を示す断面図である。 この発明の実施の形態である半導体装置の製造方法を示す断面図である。

符号の説明

１，１１ Ｃｕめっき層、２，１２ Ｃｕシード層、３，１３ａ，１３ｂ バリアメタル層、４，１４ 層間絶縁膜、５ メタル残渣、６ キャップメタル層、６ｎ 非シリサイド領域、６ｓ シリサイド領域、８ 接続孔、９ 配線用溝、ＣＬ１，ＣＬ２ Ｃｕ配線部。

Claims (3)

1. (a) 第１の銅配線部を形成するステップと、
   (b) 前記第１の銅配線部上にキャップメタル層を形成するステップと、
   (c) 前記キャップメタル層の上層部及び側壁部に選択的にシリサイド領域を形成するステップとを備え、前記キャップメタル層は前記シリサイド領域と前記シリサイド領域以外の非シリサイド領域とを含み、
   (d) 前記キャップメタル層の所定のコンタクト領域において、少なくとも前記シリサイド領域を除去するステップと、
   (e) 前記所定のコンタクト領域上に、前記第１の銅配線部と電気的に接続される第２の銅配線部を形成するステップとを備える、
   半導体装置の製造方法。
2. 請求項１記載の半導体装置の製造方法であって、
   前記ステップ(d) は、前記所定のコンタクト領域において、前記非シリサイド領域を残存させるステップを含み、
   前記ステップ(e) は、前記所定のコンタクト領域において、前記キャップメタル層の前記非シリサイド領域上に直接接触して前記第２の銅配線部を形成するステップを含む、
   半導体装置の製造方法。
3. 第１の銅配線部と、
   前記第１の銅配線部上に形成されるキャップメタル層と、
   前記キャップメタル層の所定のコンタクト領域と直接接触して、前記キャップメタル層と電気的に接続される第２の銅配線部とを備え、
   前記キャップメタル層は上層部及び側壁部に選択的に形成されるシリサイド領域と前記シリサイド領域以外の非シリサイド領域とを含み、
   前記キャップメタル層は前記所定のコンタクト領域において前記シリサイド領域が存在せず、前記非シリサイド領域のみが存在することを特徴とする、
   半導体装置。

Images