JP2009147213A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2009147213A JP2009147213A JP2007324761A JP2007324761A JP2009147213A JP 2009147213 A JP2009147213 A JP 2009147213A JP 2007324761 A JP2007324761 A JP 2007324761A JP 2007324761 A JP2007324761 A JP 2007324761A JP 2009147213 A JP2009147213 A JP 2009147213A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- interlayer insulating
- layer
- semiconductor device
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
【課題】層間絶縁膜上に析出しためっき成分を選択的に除去した、埋め込み配線を有する半導体装置の製造方法を提供する。
【解決手段】層間絶縁膜に埋め込まれた配線層を有する半導体装置の製造方法が、半導体基板上に層間絶縁膜を形成する工程と、層間絶縁膜にトレンチを形成する工程と、層間絶縁膜の表面およびトレンチの内部を覆うように、バリアメタル層を形成する工程と、バリアメタル層の上に、トレンチを埋め込むように銅からなる金属層を形成する工程と、層間絶縁膜上の金属層とバリアメタル層とを、CMP法を用いて除去し、バリアメタル層と金属層をトレンチ内に残すCMP工程と、金属層の上にキャップメタルを形成するキャップメタル形成工程と、層間絶縁膜にプラズマを照射して、層間絶縁膜の表面に変質層を形成するドライ処理工程と、変質層を溶液で選択的に除去するウエット処理工程とを含む。
【選択図】図1F
【解決手段】層間絶縁膜に埋め込まれた配線層を有する半導体装置の製造方法が、半導体基板上に層間絶縁膜を形成する工程と、層間絶縁膜にトレンチを形成する工程と、層間絶縁膜の表面およびトレンチの内部を覆うように、バリアメタル層を形成する工程と、バリアメタル層の上に、トレンチを埋め込むように銅からなる金属層を形成する工程と、層間絶縁膜上の金属層とバリアメタル層とを、CMP法を用いて除去し、バリアメタル層と金属層をトレンチ内に残すCMP工程と、金属層の上にキャップメタルを形成するキャップメタル形成工程と、層間絶縁膜にプラズマを照射して、層間絶縁膜の表面に変質層を形成するドライ処理工程と、変質層を溶液で選択的に除去するウエット処理工程とを含む。
【選択図】図1F
Description
本発明は、埋め込み配線を有する半導体装置の製造方法に関し、特に、配線材料に銅およびキャップメタルを用いた半導体装置の製造方法に関する。
半導体装置の高集積化に伴い、配線層の材料として、従来のAlに代えて高速性、エレクトロマイグレーション耐性に優れたCuが用いられる。Cuの配線層の作製には、一般にダマシン法が使用される。ダマシン法では、ドライエッチングによりトレンチを形成した層間絶縁膜上に、バリアメタル層、Cuシード層を成膜した後、電気めっき法でウエハ全面にCu膜を成膜する。その後、層間絶縁膜上のCu膜、バリアメタルをCMP法で研磨、除去して、層間絶縁膜に埋め込まれたCuの配線層を形成する。最後に、ウエハ全面に、窒化シリコン膜、炭化シリコン膜などのライナ膜を成膜し、Cuの拡散防止を図っている。
しかしながら、配線層とライナ膜との界面でのエレクトロマイグレーション耐性の低下や、ライナ膜を形成する窒化シリコンや炭化シリコンの誘電率に起因してRC遅延が大きくなるなどの問題があった。これに対して、配線層からのCuの拡散防止、エレクトロマイグレーション耐性の向上、RC遅延の改善のために、Cuの配線層の直上に無電解めっき法でキャップメタル膜を形成することが提案されている(例えば、特許文献1参照)。
特開2004−15028号公報
無電解めっき法によるキャップメタルの材料には、一般に、CoWP、CoMoP、CoWB、CoMoB、CoPB、CoWPBなどが用いられ、無電解めっき液の還元剤としては、次亜リン酸ナトリウムが用いられる。ここで次亜リン酸ナトリウムはCu上では反応が進行しない不活性な還元剤であるため、無電解めっきを行うにあたり、Pdを吸着させる前処理が必要となる。Pdは活性な金属であるため、Cu配線層への吸着は容易である一方で、層間絶縁膜上にも析出するという問題があった。
一方、還元剤としてジメチルアミンボラン(DMAB)を用いると、Pd吸着の前処理を行うことなくCuの配線層上に無電解めっきを行えるが、めっき液が不安定であり、めっき液の分解に起因して層間絶縁膜層の上にもめっき層が析出するという問題があった。
このように、無電解めっき工程において層間絶縁膜上にめっき層が析出した場合、配線間のリーク耐性の低下や、絶縁膜破壊耐性の低下を招き、半導体装置の信頼性を低下させるという問題があった。
そこで、本発明は、層間絶縁膜上に析出しためっき成分等のメタル残渣を選択的に除去した、埋め込み配線を有する半導体装置の製造方法を提供することを目的とする。
本発明は、層間絶縁膜に埋め込まれた配線層を有する半導体装置の製造方法であって、半導体基板上に層間絶縁膜を形成する工程と、層間絶縁膜にトレンチを形成する工程と、層間絶縁膜の表面およびトレンチの内部を覆うように、バリアメタル層を形成する工程と、バリアメタル層の上に、トレンチを埋め込むように銅からなる金属層を形成する工程と、層間絶縁膜上の金属層とバリアメタル層とを、CMP法を用いて除去し、バリアメタル層と金属層をトレンチ内に残すCMP工程と、金属層の上にキャップメタルを形成するキャップメタル形成工程と、層間絶縁膜にプラズマを照射して、層間絶縁膜の表面に変質層を形成するドライ処理工程と、変質層を溶液で選択的に除去するウエット処理工程と、を含むことを特徴とする半導体装置の製造方法である。
本発明によれば、キャップメタル形成工程で発生する層間絶縁膜上のメタル残渣を除去することができ、配線間のリーク耐性、絶縁膜破壊耐性に優れた配線層を備えた半導体装置を提供できる。また、低誘電体材料からなる層間絶縁膜の誘電率を、低誘電率のまま維持できる。
以下に、図面を参照しながら、本発明の好適な実施の形態について説明する。なお、以下の説明では、「上」、「下」およびこれらの用語を含む名称を適宜使用するが、これらの方向は図面を参照した発明の理解を容易にするために用いるものであり、実施形態を上下反転あるいは任意の方向に回転した形態も、当然に本願発明の技術的範囲に含まれる。
実施の形態1.
図1A〜図1Fは、本発明の実施の形態1にかかる配線層の製造方法を示す断面図である。かかる配線層の製造方法は、以下の工程1〜6を含む。
図1A〜図1Fは、本発明の実施の形態1にかかる配線層の製造方法を示す断面図である。かかる配線層の製造方法は、以下の工程1〜6を含む。
工程1:図1Aに示すように、半導体基板(図示せず)の上に、例えばCVD法を用いて、低誘電率(Low−k)材料であるSiOCからなる層間絶縁膜1を形成する。図2に構造式を示すように、SiOCは周囲がHにより終端された状態となっている。層間絶縁膜1の材料には、他の低誘電率(例えば比誘電率が3.2以下)材料を用いても構わない。続いて、ドライエッチング法を用いて、層間絶縁膜1にトレンチ11を形成する。続いて、層間絶縁膜1の上に、例えばPVD法により、Ta/TaNからなるバリアメタル層2、CuからなるCuシード層3を形成する。
工程2:図1Bに示すように、電気めっき法を用いて、層間絶縁膜1上にCu膜14を作製する。
工程3:図1Cに示すように、例えばCMP法を用いて、層間絶縁膜1の上のCu膜14、Cuシード層3、バリアメタル層2を除去する。これにより、層間絶縁膜1のトレンチ11に、バリアメタル層2、Cuシード層3を介してCu配線層4が埋め込まれる。なお、Cuシード層3とCu配線層4とにより、Cuの埋め込み配線層が形成される。
工程4:図1Dに示すように、クエン酸を含有する薬液でCMP後の残留物を除去した後、無電解めっき法を用いてキャップメタル5を形成する。無電解めっき法には、硫酸コバルト、タングステン酸、クエン酸、ジメチルアミンボラン(DMAB)、次亜リン酸、テトラメチルアンモニウムヒドロキシド(TMAH)等を含有するめっき液が用いられる。キャップメタル5は、CoWP、CoMoP、CoWB、CoMoB、CoPB、又はCoWPB等からなる。
なお、キャップメタル5には、NiWP、NiMoP、NiWB、NiMoB、NiPB、NiWPB等を用いても構わない。
なお、キャップメタル5には、NiWP、NiMoP、NiWB、NiMoB、NiPB、NiWPB等を用いても構わない。
ここでは、DMABを含有しためっき液を用いてCoからなるキャップメタル5を作製する。無電解めっきに先立って、Pd吸着による前処理は行っていない。無電解めっき液の温度は50〜95℃で、好ましくは70〜90℃である。キャップメタル5の組成は、Co:90at%以上、W:数at%であり、他にP、Bなどを含有する。かかる無電解めっき工程では、Cu配線層4の上にキャップメタル5が形成されるとともに、層間絶縁膜1の上にもメタル残渣(残留メタル成分)15が付着する。
なお、キャップメタルの形成は、ここで述べたような、Pd吸着の前処理なしで無電解めっきを行う方法に限らず、Pd吸着の前処理を行った後に無電解めっきを行っても構わない。また、無電解めっきに限らず、Cu配線層4の上への選択成長が可能な方法、例えば、CVD法を用いたW層の選択成長でも構わない。このような選択成長においても、層間絶縁膜1上にメタル残渣15が付着する。
工程5:図1Eに示すように、アンモニア(NH3)プラズマを表面に照射するドライ処理により、層間絶縁膜1の表面に変質層6を形成する。アンモニアプラズマの照射により、層間絶縁膜1の表面からCH3基が抜け、変質層6になる。
なお、ドライ処理には、アンモニアプラズマの照射の他に、Heプラズマ、O2プラズマ(プラズマアッシング)等を用いても構わない。
なお、ドライ処理には、アンモニアプラズマの照射の他に、Heプラズマ、O2プラズマ(プラズマアッシング)等を用いても構わない。
工程6:図1Fに示すように、例えば25℃のBHF(バッファードフッ酸)を用いたウエットエッチング(ウエット処理)により、変質層6を選択的に除去する。この時、変質層6の上のメタル残渣15も同時に除去される。BHFには、層間絶縁膜1の表面荒れ防止等のために、界面活性剤を添加することが好ましい。また、BHFのpH値は約5.3とした。
なお、ウエット処理には、例えばクエン酸やカルボン酸のような有機酸、あるいは例えばpHが5〜9のBHFのようなフッ素含有薬液などを用いることができる。
なお、ウエット処理には、例えばクエン酸やカルボン酸のような有機酸、あるいは例えばpHが5〜9のBHFのようなフッ素含有薬液などを用いることができる。
図3は、ドライ処理工程におけるNH3プラズマの処理時間、ウエットエッチング工程におけるBHF処理時間を変化させた場合の、層間絶縁膜(SiOC膜)のエッチング量を示す。横軸がBHF処理時間、縦軸がSiOC膜のエッチング量である。
NH3プラズマ処理時間が長くなると、SiOC膜のエッチング量は増加する。つまり、NH3プラズマ処理時間の制御により、エッチング量の制御が容易に行えることがわかる。
NH3プラズマ処理なしの場合、エッチング量は、ほぼ0である。本実施の形態では、NH3プラズマ処理時間は5秒、BHF処理時間は10秒とした。このときのSiOC膜のエッチング量は6.5nmとなる。Cu配線層4、Cuシード層3、バリアメタル層2はエッチングされず、キャップメタル5のエッチング量も1nm以下と問題ないレベルであり、メタル残渣15が付着した変質層6のみを選択的に除去できることがわかる。
BHF処理時間を40秒まで長くしても、SiOC膜のエッチング量は、BHF処理時間が10秒の場合とほぼ同程度である。このことから、少なくとも10秒間、BHF処理を行えば、NH3プラズマ処理により形成された変質層6はすべて除去されることがわかる。
以上の工程により、層間絶縁膜1の上にメタル残渣15を残すことなく、キャップメタル5に覆われた配線層4の形成が可能となる。これにより、配線間のリーク耐性、絶縁膜破壊耐性に優れた配線層の作製が可能となる。また、変質層6はすべて除去されるため、変質層6が存在することに起因する高誘電率化が発生せず、低誘電率の維持が可能となる。
特に、本実施の形態で述べたように、高集積化された先端デバイスの層間絶縁膜には、TEOSにかえて、SiOCなどの低誘電率(low−k)材料が用いられる。低誘電率材料からなる層間絶縁膜は、TEOSに比べて薬液でのエッチングが困難である。例えば、25℃のBHFで30秒処理した場合のTEOSのエッチング量は26nmであるのに対し、低誘電率材料であるSiOCのエッチング量は0.2nmとなり、低誘電率膜はウエット処理だけではほとんどエッチングされない。
本発明は、変質層6を形成することにより、SiOCのような低誘電率膜を制御良く、かつ完全に除去できることを見出し、完成したものである。このため、低誘電体材料からなる層間絶縁膜を、所定の膜厚だけ正確に除去することが可能となる。
本発明は、変質層6を形成することにより、SiOCのような低誘電率膜を制御良く、かつ完全に除去できることを見出し、完成したものである。このため、低誘電体材料からなる層間絶縁膜を、所定の膜厚だけ正確に除去することが可能となる。
実施の形態2.
図4A〜図4Eは、本発明の実施の形態2にかかる配線層の製造方法を示す断面図であり、図4A〜図4E中、図1A〜図1Fと同一符号は同一又は相当箇所を示す。
図4A〜図4Eは、本発明の実施の形態2にかかる配線層の製造方法を示す断面図であり、図4A〜図4E中、図1A〜図1Fと同一符号は同一又は相当箇所を示す。
本実施の形態にかかる配線層の製造方法は、配線層を埋め込むためのCMP工程で層間絶縁膜1の上に残ったメタル残渣を、上述の工程5、6を用いて除去するものである。かかる配線層の製造方法は、以下の工程1〜6を含む。
工程1:図4Aに示すように、半導体基板(図示せず)の上に、例えばCVD法を用いて、低誘電率(Low−k)材料であるSiOCからなる層間絶縁膜1を形成する。続いて、ドライエッチング法を用いてトレンチ11を形成した後、層間絶縁膜1の上に、例えばPVD法により、Ta/TaNからなるバリアメタル層2、CuからなるCuシード層3を形成する。
工程2:図4Bに示すように、電気めっき法を用いて、層間絶縁膜1上にCu膜14を作製する。
工程3:図4Cに示すように、例えばCMP法を用いて、層間絶縁膜1の上のCu膜14、Cuシード層3、バリアメタル層2を除去する。これにより、層間絶縁膜1のトレンチ11に、バリアメタル層2、Cuシード層3を介してCu配線層4が埋め込まれる。また、かかる状態では、層間絶縁膜1の上にメタル残渣24が残る。
工程4:図4Dに示すように、アンモニア(NH3)プラズマを表面に照射するドライ処理により、層間絶縁膜1の表面に変質層16を形成する。ドライ処理には、アンモニアプラズマの照射の他に、Heプラズマ、プラズマアッシング等を用いても構わない。
工程5:図4Eに示すように、例えば25℃のBHFを用いたウエットエッチング(ウエット処理)により、変質層16を選択的に除去する。この時、変質層16の上のメタル残渣24も同時に除去される。
工程5に引き続き、層間絶縁膜1等の上にライナ層等を形成しても良い。また、配線層4をキャップメタルで覆った後にライナ層等を形成しても良い。この場合、引き続き、上記実施の形態1にかかる方法を用いてキャップメタルを形成することが好ましい。
以上のように、本実施の形態2にかかる製造方法では、変質層16とともにメタル残渣24を除去することができる。また、形成した変質層16は、ウエット処理で完全に除去される。
この結果、配線間のリーク耐性、絶縁膜破壊耐性に優れた配線層の製造が可能になる。また、変質層は完全に除去されるため、層間絶縁膜の低誘電率を維持することが可能となる。
この結果、配線間のリーク耐性、絶縁膜破壊耐性に優れた配線層の製造が可能になる。また、変質層は完全に除去されるため、層間絶縁膜の低誘電率を維持することが可能となる。
1 層間絶縁膜、2 バリアメタル層、3 Cuシード層、4 Cu配線層、5 キャップメタル、15、24 メタル残渣(残留メタル成分)、6、16 変質層、11 トレンチ、14 Cu膜。
Claims (11)
- 層間絶縁膜に埋め込まれた配線層を有する半導体装置の製造方法であって、
半導体基板上に層間絶縁膜を形成する工程と、
該層間絶縁膜にトレンチを形成する工程と、
該層間絶縁膜の表面および該トレンチの内部を覆うように、バリアメタル層を形成する工程と、
該バリアメタル層の上に、該トレンチを埋め込むように銅からなる金属層を形成する工程と、
該層間絶縁膜上の該金属層と該バリアメタル層とを、CMP法を用いて除去し、該バリアメタル層と該金属層を該トレンチ内に残すCMP工程と、
該金属層の上にキャップメタルを形成するキャップメタル形成工程と、
該層間絶縁膜にプラズマを照射して、該層間絶縁膜の表面に変質層を形成するドライ処理工程と、
該変質層を溶液で選択的に除去するウエット処理工程と、を含むことを特徴とする半導体装置の製造方法。 - 上記CMP工程と上記キャップメタル形成工程との間に、
上記層間絶縁膜にプラズマを照射して、該層間絶縁膜の表面に変質層を形成するドライ処理工程と、該変質層を溶液で選択的に除去するウエット処理工程と、を含むことを特徴とする請求項1に記載の半導体装置の製造方法。 - 上記ドライ処理工程が、NH3プラズマ、Heプラズマ、およびO2プラズマからなる群から選択されるプラズマを照射する工程であることを特徴とする請求項1または2に記載の半導体装置の製造方法。
- 上記ウエット処理工程が、BHF、界面活性剤を添加したBHF、クエン酸、およびカルボン酸からなる群から選択される溶液で、上記変質層を除去する工程であることを特徴とする請求項1または2に記載の半導体装置の製造方法。
- 上記BHFのpHが、5以上で9以下であることを特徴とする請求項4に記載の半導体装置の製造方法。
- 上記ウエット処理工程が、上記変質層とともに、上記キャップメタル形成工程において該変質層に付着したキャップメタル成分のメタル残渣を除去する工程であることを特徴とする請求項1に記載の半導体装置の製造方法。
- 上記層間絶縁膜が、低誘電率(low−k)材料からなることを特徴とする請求項1に記載の半導体装置の製造方法。
- 上記層間絶縁膜が、SiOCからなることを特徴とする請求項1に記載の半導体装置の製造方法。
- 上記キャップメタルが、CoWP、CoMoP、CoWB、CoMoB、CoPB、およびCoWPBからなる群から選択される金属であることを特徴とする請求項1に記載の半導体装置の製造方法。
- 上記キャップメタル形成工程が、無電解めっき工程であることを特徴とする請求項1に記載の半導体装置の製造方法。
- 上記無電解めっき工程が、硫酸コバルト、タングステン酸、クエン酸、ジメチルアミンボラン、次亜リン酸、およびテトラメチルアンモニウムヒドロキシドからなる群から選択される材料を含有する溶液を用いて行われることを特徴とする請求項10に記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007324761A JP2009147213A (ja) | 2007-12-17 | 2007-12-17 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007324761A JP2009147213A (ja) | 2007-12-17 | 2007-12-17 | 半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009147213A true JP2009147213A (ja) | 2009-07-02 |
Family
ID=40917462
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007324761A Pending JP2009147213A (ja) | 2007-12-17 | 2007-12-17 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2009147213A (ja) |
-
2007
- 2007-12-17 JP JP2007324761A patent/JP2009147213A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7871923B2 (en) | Self-aligned air-gap in interconnect structures | |
US8999842B2 (en) | Interconnect structure for semiconductor devices | |
US7378350B2 (en) | Formation of low resistance via contacts in interconnect structures | |
TWI446487B (zh) | 藉由使用氮化鋁來增加微結構中之銅基金屬化結構之信賴性 | |
JP2006210508A (ja) | 半導体装置およびその製造方法 | |
JP2006324414A (ja) | 半導体装置及びその製造方法 | |
EP1894233B1 (en) | Prevention of copper delamination in semiconductor device | |
US6881661B2 (en) | Manufacturing method of semiconductor device | |
JP2014041946A (ja) | 半導体装置の製造方法および半導体装置 | |
TWI237869B (en) | Methods for forming aluminum metal wirings | |
KR100652317B1 (ko) | 반도체 소자의 금속 패드 제조 방법 | |
KR100399909B1 (ko) | 반도체 소자의 층간 절연막 형성 방법 | |
JP2009147213A (ja) | 半導体装置の製造方法 | |
JP2009141199A (ja) | 半導体装置及びその製造方法 | |
KR100386628B1 (ko) | 반도체 소자의 금속 배선 형성방법 | |
JP2009147214A (ja) | 半導体装置の製造方法および半導体装置 | |
JP2009117673A (ja) | 半導体装置およびその製造方法 | |
JP2010050190A (ja) | 半導体装置の製造方法及び半導体装置 | |
TW202348825A (zh) | 用於選擇性金屬沉積的選擇性抑制 | |
JP2004200699A (ja) | 銅配線を製造するためのめっき−洗浄−めっきプロセス | |
JP2005217352A (ja) | 半導体装置及び半導体装置の製造方法 | |
JP2006203019A (ja) | 半導体装置及びその形成方法 | |
JP2006049655A (ja) | 半導体装置の製造方法 | |
JP2010010337A (ja) | 半導体装置およびその製造方法 | |
JP2014158059A (ja) | 半導体装置およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Effective date: 20100513 Free format text: JAPANESE INTERMEDIATE CODE: A712 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20100607 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20100608 |