TW202348825A - 用於選擇性金屬沉積的選擇性抑制 - Google Patents

用於選擇性金屬沉積的選擇性抑制 Download PDF

Info

Publication number
TW202348825A
TW202348825A TW112107265A TW112107265A TW202348825A TW 202348825 A TW202348825 A TW 202348825A TW 112107265 A TW112107265 A TW 112107265A TW 112107265 A TW112107265 A TW 112107265A TW 202348825 A TW202348825 A TW 202348825A
Authority
TW
Taiwan
Prior art keywords
metal
substrate
smi
lmi
processing
Prior art date
Application number
TW112107265A
Other languages
English (en)
Inventor
尤凱鴻
羅伯特 Ｄ 克拉克
米澤亮太
新實寬明
容候補呈
坎達巴拉 泰伯利
宮原孝広
科瑞 瓦伊達
Original Assignee
日商東京威力科創股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商東京威力科創股份有限公司 filed Critical 日商東京威力科創股份有限公司
Publication of TW202348825A publication Critical patent/TW202348825A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1005—Formation and after-treatment of dielectrics
    • H01L2221/1052—Formation of thin functional dielectric layers
    • H01L2221/1057—Formation of thin functional dielectric layers in via holes or trenches
    • H01L2221/1063—Sacrificial or temporary thin dielectric films in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53242—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being a noble metal, e.g. gold

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

一種處理基板的方法包括以小分子抑制劑(SMI)處理基板，基板包括形成在介電層中的凹槽和凹槽中的第一金屬層，SMI覆蓋第一金屬層的表面。該方法還包括，在以SMI處理基板之後，以大分子抑制劑(LMI)處理基板，LMI覆蓋凹槽中的介電層的側壁。該方法還包括加熱基板以從第一金屬層去除SMI並暴露凹槽中的第一金屬層，其中在從第一金屬層去除SMI之後LMI保留在側壁上。該方法還包括在凹槽中的第一金屬層上沉積第二金屬，其中覆蓋側壁的LMI防止第二金屬沉積在介電層上。

Description

用於選擇性金屬沉積的選擇性抑制
本申請主張以下優先權：2022年2月28日提交的美國臨時專利申請案第63/315,062號和2023年1月18日提交的美國非臨時專利申請案第18/156,142號，這些申請的全部內容通過引用併入本文。
本發明總體關於處理基板的方法，且在特定實施例中，關於用於選擇性金屬沉積的選擇性抑制。
一般來說，半導體裝置，例如積體電路(IC)，是藉由在基板上依序沉積和圖案化介電質、導電和半導體材料的層體以形成整合在一個單片(monolithic)結構中的電子部件和互連元件(例如，電晶體、電阻器、電容器、金屬線、接觸部和通孔)的網路來製造的。隨著微縮進入奈米級半導體裝置製造節點，微縮以增加每單位面積互連元件數量的努力正面臨更大的挑戰。因此，需要電晶體彼此堆疊的三維(3D)半導體裝置。
隨著裝置結構的緻密化和垂直發展，例如在沉積和圖案化過程中對精密材料加工的需求變得受到注目。因此，諸如化學氣相沉積(CVD)、物理氣相沉積(PVD)和原子層沉積(ALD)等各種沉積技術需要進一步創新，以提供足夠的沉積速率、輪廓控制、膜共形性和膜質量，先不論其他者。
根據本發明的一實施例，一種用於處理基板的方法包括以小分子抑制劑(SMI)處理基板，基板包括形成在介電層中的凹槽和形成在凹槽中的第一金屬層，SMI覆蓋第一金屬層的表面。該方法還包括，在以SMI處理基板之後，以大分子抑制劑(LMI)處理基板，LMI覆蓋凹槽中的介電層的側壁。該方法還包括加熱基板以從第一金屬層去除SMI並以暴露凹槽中的第一金屬層，其中在從第一金屬層去除SMI之後LMI保留在側壁上。該方法還包括在凹槽中的第一金屬層上沉積第二金屬，其中覆蓋側壁的LMI防止第二金屬沉積在介電層上。
根據本發明的一實施例，一種處理基板的方法包括執行循環化學氣相沉積(CVD)製程，基板包括具有凹槽的介電層和位於凹槽底部的第一金屬層。根據該方法，循環CVD製程的一個循環包括以小分子抑制劑(SMI)處理基板，SMI覆蓋形成在第一金屬層上的第二金屬的表面，以及在以SMI處理基板之後以大分子抑制劑處理基板，LMI覆蓋凹槽中的介電層的側壁。根據該方法，循環CVD製程的一循環包括加熱基板以從第二金屬上去除SMI並以暴露第二金屬，其中LMI保留在側壁上，以及在凹槽中的第一金屬層上沉積第二金屬，其中覆蓋側壁的LMI防止第二金屬沉積在介電層上。
根據本發明的一個實施例，一種處理基板的方法包括暴露基板於包括小分子抑制劑(SMI)的第一蒸氣，基板包括介電質表面和第一金屬表面，SMI選擇性地吸附在第一金屬表面上而非在介電質表面上。該方法包括暴露基板於包括大分子抑制劑(LMI)的第二蒸氣，LMI選擇性地吸附在介電質表面上，經吸附的SMI防止LMI吸附在第一金屬表面上。該方法包括未從介電質表面去除LMI的情況下從第一金屬表面去除SMI，以及藉由化學氣相沉積(CVD)在第一金屬表面上沉積第二金屬，其中在第一金屬表面上的沉積速率是在介電質表面上的沉積速率的至少100倍。
本申請關於處理基板的方法，更具體地關於使用兩種類型的分子抑制劑的選擇性金屬沉積。一般來說，半導體裝置中使用導電材料以實現各種部件之間的電連接。儘管銅(Cu)幾十年來一直用於積體電路(IC)中的互連，但具有較低電阻率的新穎導電材料(例如Ru、Mo、Co和W)已經過測試，為對於諸如小於10nm節點的中段製程(MOL)和後段製程(BEOL)邏輯互連的應用之較佳候選者。此外，與銅不同，這些新穎導電材料中的一些可能不需要擴散阻擋層，其有利於簡化製造過程。然而，在小尺度之高縱橫比(HAR)特徵部中以足夠的選擇性沉積和圖案化這些金屬材料一直係困難的。為了在沒有任何空隙或夾斷問題的情況下以金屬填充高HAR凹槽，需要自下而上的選擇性金屬沉積。一種解決方案是在沉積過程中使用分子抑制劑，與例如介電質的經抑制劑覆蓋的表面相比，其可以優先將金屬沉積在金屬表面上。然而，抑制劑也可能吸附在金屬表面上，導致雜質問題並降低金屬沉積速率。因此，可能需要一種用於選擇性金屬沉積的新方法。
本申請的實施例揭露了使用兩種不同的分子抑制劑進行選擇性金屬沉積的方法：一種用於金屬表面，另一種用於介電質表面。在各種實施例中，金屬表面可以先以第一分子抑制劑(例如，小分子抑制劑，SMI)處理和鈍化。然後可以第二分子抑制劑(例如，大分子抑制劑，LMI)處理和鈍化介電質表面，其中SMI的存在可以防止金屬表面上不希望的LMI吸附。在以LMI鈍化介電質表面之後，接著可以從金屬表面去除SMI，使得隨後的金屬沉積製程(例如，CVD)可以優先發生在暴露的金屬表面上，而LMI防止金屬沉積在介電質上。該些方法可以作為循環過程來應用以填充高縱橫比(HAR)凹槽。
本揭露中描述的方法可以有利地改善各種金屬沉積方法的選擇性。隨著選擇性改善，金屬沉積的方法可以克服金屬-金屬界面處的雜質問題。該些方法可能特別有利於小於10nm節點中段製程(MOL)和後段製程(BEOL)邏輯互連的製造流程，並且還可以使用新穎金屬材料，例如Ru、Mo、Co和W於這些應用。儘管在本揭露中主要將方法的各種實施例描述為CVD，但是兩種分子抑制劑的使用也可以應用於其他方法，例如原子層沉積(ALD)和濕式製程。
下面，參考圖1A-1B首先描述傳統CVD方法的雜質界面問題。隨後，根據各種實施例，參考圖2A-2H和3A-3D描述使用兩種分子抑制劑的CVD方法的步驟。示例製程流程圖如圖4A-4C所繪示。本揭露中的所有圖式僅用於說明目的而繪製且未按比例繪製，包括特徵部的縱橫比。
圖1A-1B示意性地繪示由用於金屬沉積的傳統化學氣相沉積(CVD)製程引起的雜質界面問題。
在圖1A中，繪示了在使用分子抑制劑的傳統CVD製程期間具有凹槽的示例性基板的橫剖面圖，其中傳統CVD製程在第一金屬102上選擇性地沉積第二金屬104以填充凹槽。雖然分子抑制劑可以防止金屬沉積在側壁上，但是它也可在第一金屬102和第二金屬104之間的界面處形成雜質層106(例如，含Si)。當循環執行傳統CVD製程時(圖1B)，雜質層106可以形成在每個金屬-金屬界面處。雜質層106通常對金屬互連的品質有害，此外，它還可能降低CVD製程期間的金屬沉積速率。本申請的發明人確定該雜質問題是由分子抑制劑對金屬表面的非期望鈍化引起的。如下文參考圖2A-2H和3A-3D進一步描述的，本揭露中描述的金屬沉積方法可以有利地解決該雜質問題，其藉由以另一分子抑制劑預鈍化金屬表面，該另一分子抑制劑可以輕易在後續步驟去除。
圖2A-2H繪示根據各種實施例在金屬沉積製程的各個階段的基板100的橫剖面圖。金屬沉積製程的選擇性表面改性在圖3A-3D中進一步示意性繪示，其將分別與圖2C-2F一起描述。
圖2A繪示了進料基板100的橫剖面圖。在各種實施例中，基板100可以是半導體裝置的一部分或包括半導體裝置，且可以已經歷了依據例如傳統製程的多個處理步驟。因此，基板100可以包括可用於各種微電子裝置的半導體層。例如，半導體結構可以包括在其中形成各種裝置區域的基板100。
在一個或多個實施例中，基板100可以是矽晶圓，或絕緣體上矽(SOI)晶圓。在某些實施例中，基板100可以包括矽鍺晶圓、碳化矽晶圓、砷化鎵晶圓、氮化鎵晶圓和其他化合物半導體。在其他實施例中，基板100包括異質層(例如矽上的矽鍺、矽上的氮化鎵、矽上的矽碳)，以及矽上的矽層或SOI基板。在各種實施例中，基板100被圖案化或嵌入到半導體裝置的其他部件中。
如圖2A中進一步所繪示，基板100可以包括形成在介電層110中的凹槽115。在某些實施例中，基板100還可以包括蝕刻停止層(ESL)120作為介電層110的底層和凹槽115的底部處的第一金屬層130。如圖2A所繪示，在一個或多個實施例中，表面氧化物層135可以存在於第一金屬層130的表面上。
在各種實施例中，介電層110可以是氧化矽、低介電常數(low-k)材料(例如氟化矽玻璃(FSG))、碳摻雜氧化物、聚合物、含SiCOH的低k材料、非多孔低k材料、多孔低k材料、CVD低k材料、旋塗介電質(SOD)低k材料或任何其他合適的介電質材料，包括高介電常數(high-k)材料。在某些實施例中，凹槽115的臨界尺寸(CD)對於通孔主導結構可以介於約10nm和約65nm之間，或者在另一實施例中對於溝槽主導結構在介於約10nm和約100nm之間。在一個或多個實施例中，對於單鑲嵌結構，凹槽115的深度可以介於約40nm和約80nm之間，或者對於雙鑲嵌結構，可以在介於約80nm和約150nm之間。在各種實施例中，凹槽115對於單鑲嵌可以具有約4和約8之間的縱橫比，或者對於雙鑲嵌可以具有介於約6和約10之間的縱橫比。
第一金屬層130可以包括諸如銅(Cu)、釕(Ru)、鈷(Co)、鉬(Mo)或鎢(W)的低電阻率金屬。儘管圖2A中未繪示，但在某些實施例中，第一金屬層130可包括兩個或更多個堆疊的導電層。堆疊導電層的示例包括Cu金屬上的Co金屬(Co/Cu)和Cu金屬上的Ru金屬(Ru/Cu)。
ESL 120可以包括諸如氮化矽、氮氧化矽、碳化矽或碳氮化矽的介電質。ESL 120可以使用沉積技術(例如包括化學氣相沉積(CVD)、物理氣相沉積(PVD)和原子層沉積(ALD)的氣相沉積)，以及其他電漿製程(例如電漿增強CVD(PECVD)、濺射及其他製程)來沉積。在某些實施例中，ESL 120的厚度可以介於2nm到5nm之間。
圖2B繪示在預處理以暴露第一金屬層130之後基板100的橫剖面圖。
在各種實施例中，在以用於選擇性金屬沉積的分子抑制劑進行任何處理之前，可以執行預處理以去除表面氧化物層135並暴露第一金屬層130。預處理可以包括處理表面氧化物層135，例如，使用包括氫氣(H 2)的電漿。在其他實施例中，如果基板100已經沒有任何表面氧化物，則可以跳過預處理。
圖2C繪示在以小分子抑制劑(SMI)進行選擇性處理之後基板的橫剖面圖。
圖3A繪示根據一實施例，SMI選擇性吸附到金屬上。
在圖2C中，可以小分子抑制劑(SMI)處理基板100以選擇性地覆蓋第一金屬層130的暴露表面，從而形成鈍化的第一金屬表面140。在一個實施例中，如在圖3A所繪示，SMI可能相對於介電質表面(例如氧化矽)只選擇性地吸附在金屬上。以SMI鈍化第一金屬層130的情況下，使用另一分子抑制劑的隨後步驟可以有利地選擇性地吸附在介電層110上。在各種實施例中，SMI可以被汽化並作為稀釋於載氣(例如N 2)的蒸氣輸送到基板100，其中基板溫度可以保持在室溫左右。在一實施例中，利用SMI之暴露可以用加熱台或升溫技術進行1-120秒。
在各種實施例中，SMI可包括含氮化合物，且在某些實施例中，含氮化合物包括NH 3、N 2H 4或芳族化合物。含氮芳族SMI的示例包括吡啶、嘧啶、吡𠯤、吡咯、咪唑、吡唑、苯胺和苯並三唑(BTA)。在其他實施例中，SMI可包括R-PO 3H、R-COOH、R-SH或R-SO x。在各種實施例中，可以使用任何合適的分子抑制劑，只要它滿足以下標準：SMI係相對於其他層(例如，介電層110)而選擇性地吸附在金屬層(例如，第一金屬層130)上；且金屬層可以藉由之後的SMI去除步驟再生。在一個或多個實施例中，SMI可以是無氧的以防止氧與金屬相互作用並引起雜質問題的任何機會。
圖2D繪示以大分子抑制劑(LMI)選擇性處理之後的基板100。
圖3B繪示LMI選擇性吸附到氧化矽表面上。
在圖2D中，可以大分子抑制劑(LMI)處理基板100。LMI可以選擇性地覆蓋介電層110的暴露表面、兩個側壁和頂部水平表面，從而形成鈍化的介電質表面150。SMI的存在可以防止在第一金屬層130上不需要的LMI吸附。此在圖3B中進一步繪示，其中LMI僅吸附在氧化矽表面上。雖然不希望受限於任何理論，但以LMI處理可使介電層110的表面更疏水，其可有益於減少金屬沉積步驟期間金屬前驅物的沉積。在各種實施例中，LMI可以被汽化並作為稀釋於載氣(例如N 2)的蒸汽輸送到基板100。在某些實施例中，處理可以在沒有電漿激發的情況下在介於約80℃和約250℃之間的基板溫度、約1-10 Torr的處理室壓力和1-120秒的暴露時間進行。
在各種實施例中，LMI包括烷基矽烷、烷氧基矽烷、烷基烷氧基矽烷、烷基矽氧烷、烷氧基矽氧烷、烷基烷氧基矽氧烷、芳基矽烷、醯基矽烷、芳基矽氧烷、醯基矽氧烷、矽氮烷、二甲基矽烷二甲胺(DMSDMA)、三甲基矽烷二甲胺(TMSDMA)、雙(二甲基胺基)二甲基矽烷(BDMADMS)、N,O雙三甲基矽烷基三氟乙醯胺(BSTFA)或三甲基矽烷基吡咯(TMS-pyrrole)。
在本揭露中，用於鈍化金屬表面的第一分子抑制劑(例如，圖2C和3A)係指小分子抑制劑(SMI)，而用於鈍化介電質表面的第二分子抑制劑(例如，圖2D和3B)基於一般來說它們的相對分子大小而係指大分子抑制劑(LMI)。在一實施例中，LMI可具有比SMI更大的分子量。在另一實施例中，LMI可具有比SMI更大的分子體積或表面積。然而，在各種實施例中，只要它們能夠充分選擇性地鈍化各個表面，就可以使用具有任何分子大小的分子抑制劑。
圖2E繪示去除SMI之後基板100的橫剖面圖。
圖3C繪示藉由H 2處理選擇性去除SMI。
在以兩種分子抑制劑處理的步驟之後(例如，圖2C和2D)，可以進行SMI去除步驟。在各種實施例中，SMI去除步驟可以是在惰性氣流或還原性環境(例如H 2)下在低於400℃之溫度下的退火製程。用於退火製程的還原性環境可以有利地最小化第一金屬層130中的金屬之不期望的反應(例如氮化和氧化)。在某些實施例中，退火溫度可以介於250℃和400℃之間，使得退火製程可以不超過用於目標半導體裝置製造的熱預算。如圖2E和3D所繪示，退火製程可以選擇性地從金屬表面(例如，第一金屬層130)去除SMI，而將LMI保留在介電質表面(例如，介電層110)上。藉由這種選擇性SMI去除，金屬表面得以恢復並可用於後續的金屬沉積步驟。
圖2F繪示在沉積第二金屬160之後基板100的橫剖面圖。
圖3D繪示在金屬上的選擇性金屬沉積。
在各種實施例中，金屬沉積步驟可以使用化學氣相沉積(CVD)來執行，但是在其他實施例中，可以使用包括濕式製程的其他技術。第二金屬160可以包括低電阻率金屬，例如Cu、Ru、Co或W。第二金屬160可以是也可以不是與用於第一金屬層130的材料相同的材料。雖然未在圖2F中繪示，但在某些實施例中，可以沉積多於一種金屬以形成合金或堆疊的導電層。因為介電層110的側壁和頂表面仍然被LMI鈍化，所以第二金屬160可以選擇性地沉積在第一金屬層130上且自底向上生長。
在某些實施例中，可以使用含Ru前驅物藉由化學氣相沉積(CVD)或原子層沉積(ALD)來沉積Ru金屬。含Ru前驅物的示例包括Ru 3(CO) 12、(2,4-二甲基戊二烯基)(乙基環戊二烯基)釕 (Ru(DMPD)(EtCp))、雙(2,4-二甲基戊二烯基)釕 (Ru(DMPD) 2), 4-二甲基戊二烯基)(甲基環戊二烯基)釕(Ru(DMPD)(MeCp))和雙(乙基環戊二烯基)釕(Ru(EtCp) 2)，以及這些和其他前驅物的組合。在一實施例中，用於Ru金屬CVD製程的製程條件可以包括含有Ru 3(CO) 12和CO的製程氣體(例如，約1：100的氣體流量比)、介於約100°C和約250°C的基板溫度、介於約1 mTorr和約500 mTorr之間的處理室壓力、以及400 s暴露，且沒有電漿激發，其在金屬表面上沉積介於約10 nm和20 nm之間的Ru金屬。
在各種實施例中，如圖2F進一步所繪示，金屬沉積步驟可以填充凹槽115的一部分，例如，凹槽115的初始深度的約四分之一。在其他實施例中，凹槽115可以一個金屬沉積步驟完全填充。在某些實施例中，金屬沉積步驟可在特定高度處終止以避免在介電層110上過度形成金屬核165。這些金屬核165可由於金屬前驅物在LMI上的吸附或介電層110由LMI不完全鈍化而形成。介電層110上的金屬核165(尤其是側壁上的金屬核165)可導致第二金屬160的橫向生長，潛在地在第二金屬160中產生空隙並引起夾斷問題。因此，在各種實施例中，金屬沉積步驟可以作為循環製程執行，包括如下所述的金屬核去除蝕刻(圖2G)，且凹槽115可以金屬沉積製程的循環來填充。
圖2G繪示出在金屬核去除蝕刻之後基板100的橫剖面圖。
為了最小化不期望的橫向金屬生長，在金屬沉積步驟之後，可以執行金屬核去除蝕刻以清潔介電層110的側壁和頂表面。較佳地可為在金屬核165變得太大而較難有效率去除之前去除它們。如圖2G所繪示，在金屬核去除蝕刻之後，LMI也可以從介電層110去除。在某些實施例中，金屬核去除蝕刻可以使用反應離子蝕刻(RIE)來執行，例如使用電漿激發O 2氣體並可選地添加含鹵氣體(例如Cl 2)。在一實施例中，用於金屬核去除蝕刻的O 2-Cl 2RIE的製程條件可以包括含有O 2和Cl 2的蝕刻(例如，約100：1的氣體流量比)、介於約室溫和約370°C的基板溫度、使用電容耦合電漿(CCP)源以約1200 W之RF功率施加到頂電極和介於約0 W和300 W之間的RF功率施加到底電極進行電漿激發、處理室壓力為約5 mTorr、以及40秒的暴露時間，以去除相當於約5 nm的金屬核。在某些實施例中，可以使用化學氣相蝕刻(CVE)來執行金屬核移除蝕刻。在另一實施例中，利用臭氧(O 3)氣體的處理也可以用於金屬核移除蝕刻。用於臭氧處理的臭氧可由氧氣(O 2)氣體藉由UV激發產生，示例性製程條件如下：介於約50°C和200°C之間的製程溫度；介於約500 mT和10 Torr之間經Ar氣體稀釋的壓力範圍；介於1 秒和60 秒之間的臭氧暴露持續時間；以及介於100 g/m 3和300 g/m 3之間的臭氧濃度。臭氧處理可以應用於BEOL金屬化上而不會對低k介電質造成損傷，且可能優於O 2電漿基底的RIE。
在其他實施例中，雖然未示出，但可以在介電層110的側壁上沒有任何金屬核(例如，圖2F中的金屬核165)的情況下實現金屬沉積(圖2F)，且在這些示例中，可以跳過金屬核去除蝕刻。在某些實施例中，LMI可能不會完全停止介電層110上的金屬沉積，但它可能會顯著地減慢沉積速率。在一示例中，第一金屬層130上的沉積速率可以是介電層110上的沉積速率的至少100倍。
圖2H繪示在以第二金屬160填充凹槽115的金屬沉積製程的循環之後基板100的橫剖面圖。
在各種實施例中，選擇性金屬沉積製程的方法可以藉由重複選擇性SMI處理(例如，圖2C和3A)、選擇性LMI處理(例如，圖2D和3B)、選擇性SMI去除(例如，圖2E和3C)、金屬沉積(例如，圖2F和3D)和金屬核去除蝕刻(例如，圖2G)之步驟的循環製程來執行。選擇性金屬沉積製程的每個循環可以第二金屬160填充凹槽115的一部分，且可以重複直到凹槽115被完全填充。如圖2H中所示，與圖1A和1B中所繪示的傳統方法的示例不同，經填充的凹槽可以不含雜質。在一實施例中，在經填充的凹槽中的雜質等級(例如，Si)可以低於諸如元素分析或X射線光電子能譜(XPS)之常用技術的檢測極限(例如，±0.1原子%)。此外，經填充的凹槽可以是無空隙的。在一實施例中，凹槽115可以被選擇性金屬沉積製程的四個循環完全填充，但是在其他實施例中，可以執行任何數量的循環。在某些實施例中，用於選擇性金屬沉積製程步驟的製程條件可考慮到其餘的凹槽的縱橫比針對每個循環進行調整。例如，用於第一循環的金屬沉積的暴露時間可能比隨後循環的暴露時間短，因為由於較高的表面積更可能在側壁上形成金屬核。在某些實施例中，選擇性金屬沉積製程的循環可使用多於一種沉積技術，因為在該些方法中使用兩種分子抑制劑不限於任何特定沉積技術。在各種實施例中，選擇性金屬沉積製程(例如，圖2A-2H)的每個步驟可以在用於目標半導體裝置製造的熱預算內執行，例如低於400℃。
圖4A-4C繪示根據各種實施例的金屬沉積製程方法的製程流程圖。製程流程可以遵循上面討論的圖(圖2C-2G)，因此將不再描述。
在圖4A中，製程流程40開始於以小分子抑制劑(SMI)處理基板，其中基板包括在介電層中形成的凹槽和在凹槽中的第一金屬層(框410，圖2C)。第一金屬層的表面可以選擇性地以SMI覆蓋。在以SMI處理基板之後，然後可以大分子抑制劑(LMI)處理基板以覆蓋凹槽中介電層的側壁(框420，圖2D)。隨後，可以加熱基板以從第一金屬層去除SMI並暴露凹槽中的第一金屬層，而LMI保留在側壁上(方框430，圖2E)。然後可以在凹槽中的第一金屬層上選擇性地沉積第二金屬，其中覆蓋側壁的LMI防止第二金屬沉積在介電層上(方框440，圖2F)。
在圖4B中，循環化學氣相沉積(CVD)製程42開始於以SMI處理基板以覆蓋金屬的表面(例如，循環CVD製程的第一循環中的第一金屬層和隨後循環中的第二金屬的表面)(框412，圖2C)。基板可包括具有凹槽的介電層以及暴露於凹槽底部處的第一金屬層。在以SMI處理基板之後，然後可以LMI處理基板以覆蓋凹槽中介電層的側壁(框422，圖2D)。隨後，可加熱基板以從第一金屬層移除SMI並暴露凹槽中的第一金屬層，其中LMI保留在側壁上(框432，圖2E)。然後可以在凹槽中的第一金屬層上選擇性地沉積第二金屬，其中覆蓋側壁的LMI防止第二金屬沉積在介電層上(框442，圖2F)。在某些實施例中，可以循環重複這些步驟(框412、422、432和442)。在其它實施例中，其中沉積第二金屬之步驟在側壁的一部分上沉積第二金屬核，可以在循環CVD製程的一個或多個循環中插入額外的蝕刻以從側壁的一部分去除第二金屬核(框452，圖2G)。
在圖4C中，另一製程流程44開始於暴露基板於包括SMI的第一蒸氣，其中基板包括在介電層中形成的凹槽和在凹槽中的第一金屬層(框414，圖2C)。SMI係相對於在凹槽中的介電層側壁加以選擇性地吸附在第一金屬層上。然後可以將基板暴露於包括LMI的第二蒸氣(框424，圖2D)，其中LMI選擇性地吸附在側壁上且經吸附的SMI防止LMI吸附在第一金屬層上。隨後，在未從側壁去除LMI的情況下從第一金屬層去除SMI(框434，圖2E)。然後可以藉由CVD在凹槽中的第一金屬層上選擇性地沉積第二金屬，其中覆蓋側壁的LMI防止第二金屬沉積在介電層上(方框444，圖2F)。
在各種實施例中使用兩種類型的分子抑制劑的選擇性金屬沉積可以有利地消除或最小化來自抑制劑污染的雜質問題。該些方法對於以下特別有用：針對例如小於10nm節點的中段製程(MOL)和後段製程(BEOL)邏輯互連之應用而填充高縱橫比(HAR)凹槽的氣相金屬沉積，其中雜質，即使為非常低的等級，也會阻礙導電性，從而影響裝置性能。儘管本揭露主要描述用於低電阻率金屬(例如，Cu、Ru、Co和W)的化學氣相沉積的實施例，但是該些方法也可以應用於原子層沉積(ALD)或其他沉積技術。此外，在某些實施例中，該些方法可用於沉積金屬化合物(例如，金屬氧化物和金屬氮化物)，其中選擇性金屬沉積步驟之後可進行額外處理以將沉積的金屬轉化為金屬化合物。
此處總結了本發明的示例性實施例。從整個說明書以及在此提交的申請專利範圍也可以理解其他實施例。
示例1. 一種處理基板的方法包括以小分子抑制劑(SMI)處理基板，基板包括形成在介電層中的凹槽和凹槽中的第一金屬層，SMI覆蓋第一金屬層的表面。該方法還包括，在以SMI處理基板之後，以大分子抑制劑(LMI)處理基板，LMI覆蓋凹槽中的介電層側壁。該方法還包括加熱基板以從第一金屬層去除SMI並暴露凹槽中的第一金屬層，其中在從第一金屬層去除SMI之後LMI保留在側壁上。該方法還包括在凹槽中的第一金屬層上沉積第二金屬，其中覆蓋側壁的LMI防止第二金屬沉積在介電層上。
示例2. 如示例1的方法，其中基板還包括在第一金屬層上的表面氧化物層，且其中該方法還包括，在以SMI處理基板之前，去除表面氧化物層以暴露凹槽中的第一金屬層。
示例3. 如示例1或2之一者的方法，其中沉積第二金屬之步驟在側壁的一部分上沉積第二金屬核，還包括去除第二金屬核。
示例4. 如示例1至3之一者的方法，其中沉積第二金屬之步驟是在未有從介電層生長第二金屬之情況下從第一金屬層自下而上實現的。
示例5. 如示例1至4之一者的方法，其中加熱基板之步驟包括將基板加熱至介於250°C和400°C之間的溫度。
示例6. 如示例1至5之一者的方法，其中加熱基板之步驟包括暴露基板於包括氫氣(H 2)的氣體。
示例7. 如示例1至6之一者的方法，其中SMI包括含氮化合物。
示例8. 如示例1至7之一者的方法，其中含氮化合物包括NH 3、N 2H 4或芳族化合物。
示例9. 如示例1至8之一者的方法，其中SMI包括R-PO 3H、R-COOH、R-SH或R-SO x。
示例10. 如示例1至9之一者的方法，其中LMI包括烷基矽烷、烷氧基矽烷、烷基烷氧基矽烷、烷基矽氧烷、烷氧基矽氧烷、烷基烷氧基矽氧烷、芳基矽烷、醯基矽烷、芳基矽氧烷、醯基矽氧烷、矽氮烷、二甲基矽烷二甲胺 (DMSDMA)、三甲基矽烷二甲胺 (TMSDMA)、雙(二甲基胺基)二甲基矽烷 (BDMADMS)、N,O 雙三甲基矽烷基三氟乙醯胺 (BSTFA)或三甲基矽烷基吡咯 (TMS-pyrrole)。
示例11. 如示例1至10之一者的方法，其中第一金屬層包括Ru、Co或W，且其中第二金屬包括Cu、Ru、Co或W。
示例12. 一種處理基板的方法包括執行循環化學氣相沉積(CVD)製程，基板包括具有凹槽的介電層和在凹槽的底部的第一金屬層。根據該方法，循環CVD製程的一循環包括以小分子抑制劑(SMI)處理基板，SMI覆蓋形成在第一金屬層上的第二金屬的表面，以及在以SMI處理基板之後以大分子抑制劑(LMI)處理基板，LMI覆蓋凹槽中的介電層側壁。根據該方法，循環CVD製程的一循環包括加熱基板以從第二金屬上去除SMI並以暴露第二金屬，其中LMI保留在側壁上，且在凹槽中的第一金屬層上沉積第二金屬，其中覆蓋側壁的LMI防止第二金屬沉積在介電層上。
示例13. 如示例12的方法，其中沉積第二金屬的步驟在側壁的一部分上沉積第二金屬核，且其中循環CVD製程之一還包括從側壁的該部分去除第二金屬核。
示例14. 如示例12或13之一者的方法，其中循環CVD製程填充凹槽而不形成任何空隙。
示例15. 如示例12至14之一者的方法，其中LMI包括矽烷，且填充凹槽的第二金屬沒有任何可檢測到的矽或矽烷雜質。
示例16. 一種處理基板的方法包括暴露基板於包括小分子抑制劑(SMI)的第一蒸氣，基板包括介電質表面和第一金屬表面，將SMI相對於介電質表面而選擇性地吸附到第一金屬表面上。該方法包括暴露基板於包括大分子抑制劑(LMI)的第二蒸氣，LMI選擇性地吸附在介電質表面上，經吸附的SMI防止LMI吸附在第一金屬表面上。該方法包括在未從介電質表面去除LMI的情況下從第一金屬表面去除SMI，以及藉由化學氣相沉積(CVD)在第一金屬表面上沉積第二金屬，其中在第一金屬表面上的沉積速率是在介電質表面上的沉積速率的至少100倍。
示例17. 如示例16的方法，其中去除之步驟包括在介於250℃和400℃之間的基板溫度下以包括氫氣(H 2)的一氣體處理該基板。
示例18. 如示例16或17之一者的方法，其中第一金屬表面包括Ru、Co、Mo或W，且其中第二金屬包括Cu、Ru、Co、Mo或W。
示例19. 如示例16至18之一者的方法，其中SMI不含矽且LMI包括矽。
示例20. 如示例16至19之一者的方法，其中基板包括凹槽，凹槽包括作為側壁的介電質表面和作為底表面的第一金屬表面，凹槽具有介於10nm和65nm之間的臨界尺寸(CD)。
雖然本發明已經參考示意性實施例進行了描述，但是該描述不旨在被解釋為限制意義。示例性實施例的各種修改和組合以及本發明的其他實施例對於所屬技術領域中具有通常知識者在參考說明書後將是顯而易見的。因此，申請專利範圍旨在涵蓋任何此類修改或實施例。
100:基板 102:第一金屬 104:第二金屬 106:雜質層 110:介電層 115:凹槽 120:蝕刻停止層(ESL) 130:第一金屬層 135:表面氧化物層 140:第一金屬表面 150:介電質表面 160:第二金屬 165:金屬核
為了更完整理解本發明及其優點，現結合所附圖式參考以下描述，其中：
圖1A-1B示意性地繪示由用於金屬沉積的傳統化學氣相沉積(CVD)製程引起的雜質界面問題，其中圖1A繪示在傳統CVD製程期間一示例基板的橫剖面圖，而圖1B繪示在傳統CVD製程的循環之後該基板的橫剖面圖；
圖2A-2H繪示根據各種實施例之處於金屬沉積製程的各個階段的基板的橫剖面圖，其中圖2A繪示包括第一金屬層和具有凹槽特徵部的介電層的進料基板，圖2B繪示預處理後暴露第一金屬層的基板，圖2C繪示以小分子抑制劑(SMI)選擇性處理後的基板，圖2D繪示以大分子抑制劑(LMI)選擇性處理後的基板，圖2E繪示去除SMI後的基板，圖2F繪示沉積第二金屬後的基板，圖2G繪示金屬核去除蝕刻後的基板，圖2H繪示金屬沉積製程循環後以第二金屬填充凹槽的基板；
圖3A-3D示意性繪示根據一實施例的金屬沉積製程的逐步區域選擇性表面改性，其中圖3A繪示小分子抑制劑(SMI)選擇性吸附到金屬上，圖3B繪示大分子抑制劑(LMI)選擇性吸附到氧化矽上，圖3C繪示藉由H 2處理選擇性去除SMI，圖3D繪示選擇性金屬沉積到金屬上；以及
圖4A-4C繪示根據各種實施例的金屬沉積製程的方法的製程流程圖，其中圖4A繪示一實施例，圖4B繪示另一實施例，而圖4C繪示又另一實施例。
100:基板
110:介電層
115:凹槽
120:蝕刻停止層(ESL)
130:第一金屬層
160:第二金屬

Claims (20)

  1. 一種處理基板的方法，該方法包括： 以一小分子抑制劑(SMI)處理一基板，該基板包括形成在一介電層中的一凹槽和該凹槽中的一第一金屬層，該SMI覆蓋該第一金屬層的一表面； 以該SMI處理該基板後，以一大分子抑制劑(LMI)處理該基板，該LMI覆蓋該凹槽中的該介電層的側壁； 加熱該基板以從該第一金屬層移除該SMI並暴露該凹槽中的該第一金屬層，其中在從該第一金屬層移除該SMI之後該LMI保留在該些側壁上；以及 在該凹槽中的該第一金屬層上沉積一第二金屬，其中覆蓋該些側壁的該LMI防止該第二金屬沉積在該介電層上。
  2. 如請求項1所述之處理基板的方法，其中該基板還包括在該第一金屬層上的一表面氧化物層，該方法還包括在以該SMI處理該基板之前移除該表面氧化物層以暴露該凹槽中的該第一金屬層。
  3. 如請求項1所述之處理基板的方法，其中沉積該第二金屬之步驟在該些側壁的一部分上沉積第二金屬核，該方法還包括移除該些第二金屬核。
  4. 如請求項1所述之處理基板的方法，其中沉積該第二金屬之步驟是在未有從該介電層生長該第二金屬之情況下從該第一金屬層自下而上而實現的。
  5. 如請求項1所述之處理基板的方法，其中加熱該基板之步驟包括將該基板加熱至介於250℃和400℃之間的溫度。
  6. 如請求項1所述之處理基板的方法，其中加熱該基板之步驟包括暴露該基板於包括氫氣(H 2)的一氣體。
  7. 如請求項1所述之處理基板的方法，其中該SMI包括一含氮化合物。
  8. 如請求項7所述之處理基板的方法，其中該含氮化合物包括NH 3、N 2H 4或芳族化合物。
  9. 如請求項1所述之處理基板的方法，其中該SMI包括R-PO 3H、R-COOH、R-SH或R-SO x。
  10. 如請求項1所述之處理基板的方法，其中該LMI包括烷基矽烷、烷氧基矽烷、烷基烷氧基矽烷、烷基矽氧烷、烷氧基矽氧烷、烷基烷氧基矽氧烷、芳基矽烷、醯基矽烷、芳基矽氧烷、醯基矽氧烷、矽氮烷、二甲基矽烷二甲胺 (DMSDMA)、三甲基矽烷二甲胺 (TMSDMA)、雙(二甲基胺基)二甲基矽烷 (BDMADMS)、N,O 雙三甲基矽烷基三氟乙醯胺 (BSTFA)或三甲基矽烷基吡咯 (TMS-pyrrole)。
  11. 如請求項1所述之處理基板的方法，其中該第一金屬層包括Ru、Co或W，且其中該第二金屬包括Cu、Ru、Co或W。
  12. 一種處理基板的方法，該方法包括： 執行一循環化學氣相沉積(CVD)製程，該基板包括具有一凹槽的一介電層和位於該凹槽的底部的一第一金屬層，該循環CVD製程的一循環包括： 以一小分子抑制劑(SMI)處理該基板，該SMI覆蓋在該第一金屬層上形成的一第二金屬的表面； 以該SMI處理該基板後，以一大分子抑制劑(LMI)處理該基板，該LMI覆蓋該凹槽中的該介電層的側壁； 加熱該基板以從該第二金屬上去除該SMI並暴露該第二金屬，其中該LMI保留在該些側壁上；以及 在該凹槽中的該第一金屬層上沉積該第二金屬，其中覆蓋該些側壁的該LMI防止該第二金屬沉積在該介電層上。
  13. 如請求項12所述之處理基板的方法，其中沉積該第二金屬之步驟在該些側壁的一部分上沉積第二金屬核，且其中該循環CVD製程之一還包括從該些側壁的該部分移除該些第二金屬核。
  14. 如請求項12所述之處理基板的方法，其中該循環CVD製程填充該凹槽而不形成任何空隙。
  15. 如請求項12所述之處理基板的方法，其中該LMI包括矽烷，且填充該凹槽的該第二金屬沒有任何可檢測到的矽或矽烷雜質。
  16. 一種處理基板的方法，該方法包括： 暴露一基板於包括一小分子抑制劑(SMI)的一第一蒸氣，該基板包括一介電質表面和一第一金屬表面，該SMI係相對於該介電質表面而選擇性地吸附在該第一金屬表面上； 暴露該基板於包括一大分子抑制劑(LMI)的一第二蒸氣，該LMI選擇性地吸附在該介電質表面上，該經吸附的SMI防止該LMI吸附在該第一金屬表面上； 在未從該介電質表面去除該LMI的情況下從該第一金屬表面去除該SMI；以及 藉由化學氣相沉積(CVD)在該第一金屬表面上沉積一第二金屬，其中在該第一金屬表面上的沉積速率是在該介電質表面上的沉積速率的至少100倍。
  17. 如請求項16所述之處理基板的方法，其中該去除之步驟包括在介於250℃和400℃之間的基板溫度下以包括氫氣(H 2)的一氣體處理該基板。
  18. 如請求項16所述之處理基板的方法，其中該第一金屬表面包括Ru、Co、Mo或W，且其中該第二金屬包括Cu、Ru、Co、Mo或W。
  19. 如請求項16所述之處理基板的方法，其中該SMI不含矽且該LMI包括矽。
  20. 如請求項16所述之處理基板的方法，其中該基板包括一凹槽，該凹槽包括作為側壁的該介電質表面和作為底表面的該第一金屬表面，該凹槽具有介於10nm和65nm之間的臨界尺寸(CD)。
TW112107265A 2022-02-28 2023-03-01 用於選擇性金屬沉積的選擇性抑制 TW202348825A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US202263315062P 2022-02-28 2022-02-28
US63/315,062 2022-02-28
US18/156,142 US20230274932A1 (en) 2022-02-28 2023-01-18 Selective inhibition for selective metal deposition
US18/156,142 2023-01-18

Publications (1)

Publication Number Publication Date
TW202348825A true TW202348825A (zh) 2023-12-16

Family

ID=87761179

Family Applications (1)

Application Number Title Priority Date Filing Date
TW112107265A TW202348825A (zh) 2022-02-28 2023-03-01 用於選擇性金屬沉積的選擇性抑制

Country Status (3)

Country Link
US (1) US20230274932A1 (zh)
TW (1) TW202348825A (zh)
WO (1) WO2023164685A1 (zh)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8242019B2 (en) * 2009-03-31 2012-08-14 Tokyo Electron Limited Selective deposition of metal-containing cap layers for semiconductor devices
US11024535B2 (en) * 2018-10-10 2021-06-01 Tokyo Electron Limited Method for filling recessed features in semiconductor devices with a low-resistivity metal
US20200347493A1 (en) * 2019-05-05 2020-11-05 Applied Materials, Inc. Reverse Selective Deposition
US11286556B2 (en) * 2020-04-14 2022-03-29 Applied Materials, Inc. Selective deposition of titanium films
US11094543B1 (en) * 2020-12-04 2021-08-17 Tokyo Electron Limited Defect correction on metal resists

Also Published As

Publication number Publication date
WO2023164685A1 (en) 2023-08-31
US20230274932A1 (en) 2023-08-31

Similar Documents

Publication Publication Date Title
US8178439B2 (en) Surface cleaning and selective deposition of metal-containing cap layers for semiconductor devices
US6605549B2 (en) Method for improving nucleation and adhesion of CVD and ALD films deposited onto low-dielectric-constant dielectrics
US11315830B2 (en) Metallic interconnect structures with wrap around capping layers
JP2010517325A (ja) 窒化アルミニウムを使用することによる微細構造デバイス内の銅系メタライゼーション構造の信頼性向上
JP2008532271A (ja) 原子層堆積のための表面のプラズマ前処理
TWI827553B (zh) 用於內連線的釕金屬特徵部填補
US11488857B2 (en) Semiconductor device and method of manufacture using a contact etch stop layer (CESL) breakthrough process
US20050064701A1 (en) Formation of low resistance via contacts in interconnect structures
US7709376B2 (en) Method for fabricating semiconductor device and semiconductor device
US9177918B2 (en) Apparatus and methods for low k dielectric layers
US10879114B1 (en) Conductive fill
CN111128863A (zh) 半导体互连结构和形成半导体结构的方法
US6881661B2 (en) Manufacturing method of semiconductor device
JP5217272B2 (ja) 配線の形成方法及び半導体装置の製造方法
JP2014041946A (ja) 半導体装置の製造方法および半導体装置
US20070128553A1 (en) Method for forming feature definitions
TW202348825A (zh) 用於選擇性金屬沉積的選擇性抑制
JP2006024668A (ja) 半導体装置の製造方法
JP2005129937A (ja) 低ｋ集積回路相互接続構造
US20240213093A1 (en) Catalyst-enhanced chemical vapor deposition
JP2005005697A (ja) 半導体装置の製造方法
WO2024137050A1 (en) Catalyst-enhanced chemical vapor deposition
US20220367254A1 (en) Semiconductor Device and Method of Manufacture
KR20060065016A (ko) 포토 레지스트 제거방법 및 이를 이용한 반도체 소자의금속배선 형성방법
KR100891524B1 (ko) 반도체 소자의 제조방법