JP2006324414A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP2006324414A
JP2006324414A JP2005145575A JP2005145575A JP2006324414A JP 2006324414 A JP2006324414 A JP 2006324414A JP 2005145575 A JP2005145575 A JP 2005145575A JP 2005145575 A JP2005145575 A JP 2005145575A JP 2006324414 A JP2006324414 A JP 2006324414A
Authority
JP
Japan
Prior art keywords
insulating film
wiring
dielectric constant
low dielectric
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005145575A
Other languages
English (en)
Inventor
Kazumichi Tsumura
一道 津村
Naofumi Nakamura
直文 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2005145575A priority Critical patent/JP2006324414A/ja
Priority to US11/248,608 priority patent/US20060261483A1/en
Publication of JP2006324414A publication Critical patent/JP2006324414A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76808—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving intermediate temporary filling with material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76826—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by contacting the layer with gases, liquids or plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76849—Barrier, adhesion or liner layers formed in openings in a dielectric the layer being positioned on top of the main fill metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Plasma & Fusion (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

【課題】低誘電率層間絶縁膜に導入されたダメージに起因する配線の性能の劣化を抑制した半導体装置及びその製造方法を提供することである。
【解決手段】上記の課題を解決した半導体装置は、配線溝若しくは接続孔の少なくとも一方が形成され、配線溝若しくは接続孔表面近傍の炭素濃度若しくは膜密度が内部の炭素濃度若しくは膜密度と同等若しくはそれより高い低誘電率絶縁膜と、前記配線溝若しくは接続孔内に形成された導電体層と、前記低誘電率絶縁膜と前記導電体層との間に設けられたバリアメタルと、前記バリアメタルと前記低誘電率絶縁膜との間に設けられた第２の絶縁膜とを具備する配線構造を具備する。
【選択図】図１

Description

本発明は、半導体装置及びその製造方法に係り、特に、低誘電率絶縁膜を層間絶縁膜として用いた半導体装置及びその製造方法に関する。
半導体装置の微細化、高集積化に伴い、配線の寄生容量を小さくして高速化を図るために、層間絶縁膜の低誘電率化が進んでいる。絶縁膜を低誘電率化するために、例えば、比誘電率を２．５以下にするために、絶縁膜の低密度化が行われている。すなわち、絶縁膜中に小さな気孔を形成した多孔質低誘電率絶縁膜を層間絶縁膜に使用する。しかし、多孔質層間絶縁膜を用いて、高性能で高信頼性な多層配線構造を形成しようとした場合に、下記のような問題が生じる。例えば、（１）比誘電率を小さくするほど層間絶縁膜自体の気孔率が大きくなり、その結果として絶縁膜内に吸着する水分の量が増加し、製造プロセス中あるいは半導体装置動作時の熱でＨ２Ｏガスが発生すること、（２）配線用溝やビアホールを形成する際の反応性エッチングやアッシングのプラズマによってダメージを受けること、等である。ここで、ダメージとは、低誘電率絶縁膜を構成する原子若しくは分子間の結合が壊された状態である。例えば、一般に低誘電率絶縁膜として用いられているＳｉＯＣＨ系低誘電率膜の場合、Ｓｉ−ＣＨ３結合、Ｓｉ−Ｃ結合などが活性なプラズマにより切断されて、Ｓｉ−のダングリングボンド（非結合手）やＳｉ−ＯＨなどを形成する。このようなダメージを受けた部分は、種々のガス、例えば、水分を吸着し易く、製造プロセス中や半導体装置動作時の熱で吸着したガスを放出する。すなわち、例えば、Ｈ２Ｏガスを発生する。
このような低誘電率絶縁膜を層間絶縁膜として使用した場合、発生するＨ２Ｏガスのために、銅配線や拡散バリアメタルが酸化され、すなわち腐食され、バリアメタルと配線との密着性が劣化する。その結果、ビア抵抗の上昇、導通不良、等が生じ、配線の性能、信頼性が劣化するという問題が生じる。
この他にも、一般的に、多孔質低誘電率絶縁膜の問題として、低誘電率絶縁膜とシリコン酸化膜（ＳｉＯ２膜）との密着性あるいは膜剥れ、配線材料の腐食、バリアメタル材料の低誘電率絶縁膜への拡散、等が知られている。
低誘電率絶縁膜とＳｉＯ２膜との間に内在する応力に起因する密着性の劣化を改善する技術が、特許文献１に開示されている。この技術によれば、低誘電率絶縁膜とＳｉＯ２膜との間に中間層を設けることにより、密着性を改善している。中間層は、炭素濃度が低誘電率絶縁膜より低く窒素を含まない層であり、低誘電率絶縁膜表面をヘリウムガス若しくはアルゴンガスでプラズマ処理を行って形成した改質層である。この処理は、ビアホール及び配線溝を形成する前に行うため、バリアメタルの腐食防止には寄与しない。
ドライエッチング等の加工により低誘電率絶縁膜に与えられるダメージを回復させる技術が、特許文献２に開示されている。この技術によれば、低誘電率絶縁膜からメチル基あるいは炭素が離脱することによって生じるダメージ層の表面を疎水化処理若しくは溶解処理を行うことで、ダメージを回復させる若しくは除去している。しかしながら、バリアメタル及び配線材料の腐食を防止するためには、必ずしも充分であるとはいえない。
多孔質低誘電率絶縁膜の表面を絶縁膜で覆う技術が、非特許文献１に発表されている。低誘電率絶縁膜中に金属が拡散すると、低誘電率絶縁膜の比誘電率が大きくなる。この技術では、ビアホール及び配線溝を形成した後に、低誘電率絶縁膜表面をＳｉＣ：Ｈシール膜で覆っている。このシール膜は、金属が低誘電率絶縁膜中へ拡散することを防止する効果を持つため、金属による低誘電率絶縁膜の劣化を防止でき、配線の信頼性を向上できる。しかし、低誘電率絶縁膜に導入されたダメージを回復させること及びこのダメージ層に吸着した水分等が、バリアメタルに拡散することに関しては、検討されていない。
特開２００４−２０７６０４号公報 特開２００２−３５３３０８号公報 C. Guedj et. al.,"Effect of pore sealing on the reliability of ULK/Cu interconnects", Proc. IITC 2004, pp. 148-150
本発明の目的は、低誘電率層間絶縁膜に導入されたダメージに起因する配線の性能の劣化を抑制した半導体装置及びその製造方法を提供することである。
上記の課題は、下記の本発明に係る半導体装置及びその製造方法によって解決される。
本発明の１態様にしたがった半導体装置は、配線溝若しくは接続孔の少なくとも一方が形成され、配線溝若しくは接続孔表面近傍の炭素濃度若しくは膜密度が内部の炭素濃度若しくは膜密度と同等若しくはそれより高い低誘電率絶縁膜と、前記配線溝若しくは接続孔内に形成された導電体層と、前記低誘電率絶縁膜と前記導電体層との間に設けられたバリアメタルと、前記バリアメタルと前記低誘電率絶縁膜との間に設けられた第２の絶縁膜とを具備する配線構造を具備する。
本発明の他の１態様にしたがった半導体装置の製造方法は、半導体基板の上方に低誘電率絶縁膜を堆積する工程と、前記低誘電率絶縁膜中に配線溝若しくは接続孔の少なくとも一方を形成する工程と、前記形成する工程において前記配線溝表面若しくは接続孔表面近傍の前記低誘電率絶縁膜中に導入されたダメージを回復させる工程と、前記配線溝若しくは接続孔表面に第２の絶縁膜を形成する工程と、前記第２の絶縁膜上にバリアメタルを形成する工程と、前記配線溝若しくは接続孔内に導電体層を形成する工程とを具備する。
本発明によれば、低誘電率層間絶縁膜に導入されたダメージに起因する配線の性能の劣化を抑制した半導体装置及びその製造方法を提供することができる。
本発明の実施形態を、添付した図面を参照して以下に詳細に説明する。図では、対応する部分は、対応する参照符号で示している。以下の実施形態は、一例として示されたもので、本発明の精神から逸脱しない範囲で種々の変形をして実施することが可能である。
本発明は、低誘電率絶縁膜を層間絶縁膜として使用する半導体装置において、層間絶縁膜中に配線溝及び／若しくは接続孔（ビアホール）を形成する際に層間絶縁膜の加工表面及びその近傍に導入されたダメージ（損傷）を回復させることと、層間絶縁膜とバリアメタルとの間に水分、酸素等の拡散を抑制する絶縁膜を設けたことを特徴とする半導体装置及びその製造方法である。
本発明によれば、特にビアホール近傍の層間絶縁膜のダメージが回復されているため、ダメージ層への水分の吸着が抑制される。したがって、製造プロセス中や半導体装置動作中の熱によって、層間絶縁膜吸着しているガス成分が離脱することによる、例えば、Ｈ２Ｏガスの発生を抑制できる。しかも、層間絶縁膜とバリアメタルとの間に設けられた水分の拡散を防止する絶縁膜により、Ｈ２Ｏガスが層間絶縁膜から発生したとしても、バリアメタルへの拡散を抑制できるため、バリアメタルの酸化を抑制できる。さらに、配線溝及び／若しくは接続孔表面の凹凸のある多孔質絶縁膜を、この水分拡散防止絶縁膜により覆って平滑化することにより、バリアメタルの密着性を向上できる。その結果、ビア抵抗上昇等による配線の性能劣化、信頼性劣化を抑制できる。さらに、上記のようにＨ２Ｏガスの発生が抑制されるため、層間絶縁膜にダメージが存在してＨ２Ｏガスの発生が多い場合と比べて、層間絶縁膜とバリアメタルとの間の絶縁膜の膜厚を薄くすることができる。これは、特にビア直径が小さくなるほど、ビアでの抵抗上昇を抑制する効果、配線の性能劣化を抑制する効果が顕著になり、有効である。
以下に、いくつかの実施形態を例に、本発明を詳細に説明する。
（第１の実施形態）
本発明の第１の実施形態による半導体装置の断面構造の一例を図１に示す。本実施形態の半導体装置は、半導体基板１０の上方に形成された第２の層間絶縁膜２１０に配線用溝及ビアホールを形成した際に、加工された第２の層間絶縁膜２１０の表面に導入されたダメージ層を有機材料を用いて回復させて回復層２１０Ｒにした後で、第２の絶縁膜２１５、第２のバリアメタル２２０を介してビアプラグ２２５及び第２の配線２３０を形成したものである。
本実施形態の製造工程を、図２及び図３に示した工程断面図を用いて説明する。図２以降では、半導体基板を省略して、本発明に直接関係する配線層のみを図示する。
（１）まず、半導体基板（図示せず）に素子分離（図示せず）及びＭＯＳＦＥＴ（図示せず）を形成する。図２（ａ）を参照して、図示されていないＭＯＳＦＥＴ上の全面に第１の絶縁膜１１０を堆積し、その表面を、例えば、ＣＭＰ（chemical mechanical polishing）により平坦化する。第１の絶縁膜１１０は、比誘電率が２．５以下の低誘電率絶縁膜であることが好ましく、例えば、ＳｉＯＣ、ＳｉＯＣＨなどシロキサンを含むメチルシロキサン膜等の有機シリコン膜、ポリアリレンエーテル等の有機膜、若しくはこれらを多孔質にしたポーラス膜を使用することができる。第１の絶縁膜１１０中に第１の配線溝１３０ｔを形成して、第１の配線溝１３０ｔの内壁に第１のバリアメタル１２０を形成する。第１のバリアメタル１２０は、配線材料が外へ拡散することを防止するためのものであり、例えば、タンタル（Ｔａ）、窒化タンタル（ＴａＮ）、窒化チタン（ＴｉＮ）を使用することができる。さらに、第１の配線溝１３０ｔ内に図示していないシード層（銅：Ｃｕ）を介してＣｕを、例えば、電解メッキにより堆積して、第１の配線１３０を形成する。配線用金属としてＣｕの他に、例えば、Ｃｕ合金のような、低抵抗金属を使用することができる。第１の配線１３０上を含む第１の絶縁膜１１０上の全面に第１の拡散防止膜２０５を形成する。第１の拡散防止膜２０５としては、Ｃｕの拡散を防止する能力がある、例えば、シリコン窒化膜（ＳｉＮ膜）を使用することができる。
このようにして、図２（ａ）に示したように、第１の絶縁膜１１０中に第１の配線１３０を形成できる。
（２）次に、図２（ｂ）を参照して、第１の拡散防止膜２０５上の全面に第２の層間絶縁膜２１０を堆積する。第２の層間絶縁膜２１０は、第１の絶縁膜１１０と同様に、比誘電率が２．５以下の低誘電率絶縁膜であることが好ましい。第２の層間絶縁膜２１０中に、リソグラフィ及びエッチングによりデュアルダマシン配線用のビアホール２２５ｈ及び第２の配線溝２３０ｔを形成する。このエッチング時のプラズマ、及びレジスト除去アッシング時のプラズマ等により、加工されたビアホール２２５ｈの表面及び第２の配線溝２３０ｔの表面の第２の層間絶縁膜２１０中にダメージが導入される。ダメージは、例えば、第２の層間絶縁膜２１０にメチルシロキサン膜を使用した場合に、絶縁膜の加工表面近傍のメチル基が離脱して、炭素濃度が低下したり、絶縁膜の構成元素の結合が切断されることを指す。このように、膜中の炭素濃度が低下したり膜密度が低下したりするダメージ層２１０Ｄが、第２の層間絶縁膜２１０表面近傍に生じる。このダメージ層２１０Ｄには、水分あるいは雰囲気ガスが、吸着し易くなる。
（３）次に、図２（ｃ）に示したように、ビアホール底にある第１の配線１３０上の第１の拡散防止膜２０５を除去するが、その前に、第２の層間絶縁膜２１０のダメージを回復させる。すなわち、有機材料をエッチング加工表面に液相あるいは気相で供給し、加熱して反応させて加工表面近傍の第２の層間絶縁膜２１０中のダメージ層２１０Ｄに炭素を供給する。具体的には、エッチング加工表面を有機材料、例えば、ヘキサメチルジシラザン（ＨＭＤＳ）を含む雰囲気中で１５０℃から３５０℃の温度で加熱する。このようにして、表面の炭素濃度又は膜密度が、バルクの値と同等若しくはそれ以上の回復層２１０Ｒに変えることができる。回復層２１０Ｒ表面近傍の炭素濃度は、例えば、表面から１５ｎｍの位置で５ａｔｍ％以上である。
（４）次に、図３（ａ）に示したように、ダメージ回復を行ったビアホール２２５ｈ及び第２の配線溝２３０ｔ表面を含む全面に第２の絶縁膜２１５を、例えば、ＣＶＤ（chemical vapor deposition）で形成する。第２の絶縁膜２１５は、後でこの上に形成する第２のバリアメタル２２０へ第２の層間絶縁膜２１０から水分あるいは酸素の拡散を防止する機能を有する膜である。さらに、第２の絶縁膜２１５は、表面が凸凹な多孔質の第２の層間絶縁膜２１０を平滑化し、この後で形成するバリアメタルの密着性を高める効果も有する。第２の絶縁膜２１５も、比誘電率が低い膜であることが好ましい。例えば、有機系のＳｉＣやＳｉＣＮなどの少なくとも炭素若しくは窒素のいずれか１つの元素を含む絶縁膜を用いることができる。また、膜密度が高くなると比誘電率も大きくなることから、２ｇ／ｃｍ３以下の膜密度の低誘電率絶縁膜を使用することができる。この絶縁膜が、比誘電率が比較的小さく、水分を透過しにくい性質を有する。上記ような低誘電率絶縁膜を使用することで、配線間容量の増加を抑制できると同時に、本発明の効果を達成することができる。
この第２の絶縁膜２１５の膜厚は、後で詳しく説明するように、ビアの抵抗上昇率が、２０％以下になるような膜厚とすることで、抵抗上昇に起因する半導体装置の特性劣化を抑制することができる。ここで、抵抗上昇率は、第２の絶縁膜２１５を形成しないでビアホール２２５ｈの全体を配線用金属で埋め込んだ場合のビア抵抗値に対して、第２の絶縁膜２１５を形成してから配線金属を埋め込んだ場合のビア抵抗値の上昇率である。
（５）次に、図３（ｂ）に示したように、ビアホール２２５ｈの底面の第２の絶縁膜２１５及び第１の拡散防止膜２０５を異方性エッチングにより除去して、第１の配線１３０を露出させる。この時、第２の配線溝２３０ｔの底面及び第２の層間絶縁膜２１０表面に堆積した第２の絶縁膜２１５も同時に除去される。この露出した第２の層間絶縁膜２１０の表面にもダメージが導入されるが、第２の絶縁膜２１５及び第１の拡散防止膜２０５の膜厚が薄いため、導入されるダメージの量も少ない。一方で、ダメージの影響が最も懸念されるビアプラグ２２５の側面は、第２の絶縁膜２１５で覆われているため、このエッチングによりダメージが導入されることはない。
（６）次に、図３（ｃ）に示したように、第２の配線２３０を形成する。上記の工程（１）で説明した第１の配線１３０の形成と同様に、ビアホール２２５ｈ及び第２の配線溝２３０ｔ内を含む全面に、第２のバリアメタル２２０を形成し、図示していないＣｕシード層を介して、例えば、電解メッキによりＣｕを堆積する。その後、表面の第２のバリアメタル２２０及びＣｕを、例えば、ＣＭＰにより除去すると同時に平坦化して、ビアプラグ２２５及び第２の配線２３０を形成する。
さらに、上記の配線形成工程を繰り返して所望の多層配線を形成し、半導体装置に必要な工程を行って、ビアを含む配線の信頼性を向上した半導体装置を完成する。
本実施形態は、上記の実施形態に限定されることなく、種々の変形をして実施することができる。例えば、層間絶縁膜を２層に分けて、ビアを形成する層と配線を形成する層とにおいて異なる材料を使用することができる。
本実施形態においてビアホール２２５ｈ及び第２の配線溝２３０ｔを形成するプロセスは、種々の加工プロセス手法を用いることができる。例えば、ビアホール部分を先に加工するプロセス、ハードマスクを利用して配線溝部分とビアホール部分をほぼ同時に形成するハードマスクプロセスなどを利用できる。このように、本実施形態は、加工プロセスの種類に依存することなく適用することができる。
上記に説明してきたように、本実施形態によれば、低誘電率層間絶縁膜に導入されたエッチングによるダメージを回復させて、このダメージに起因する配線の性能の劣化を抑制できる半導体装置及びその製造方法を提供することができる。
（第２の実施形態）
本発明の第２の実施形態は、ビアホール２２５ｈ底部の第１の配線１３０上の第１の拡散防止膜２０５を除去した後で、第２の層間絶縁膜２１０のエッチングにより導入されたダメージを回復させることによって、ビア及び配線の信頼性を向上させた半導体装置である。本実施形態によれば、第２の配線溝２３０ｔ底部に導入されるダメージを、第１の実施形態よりも低減できる。
本実施形態の製造工程を、図４に示した工程断面図を用いて説明する。
図４（ａ）を参照して、第１の絶縁膜１１０中に第１の配線１３０を形成し、その表面に第１の拡散防止膜２０５、第２の層間絶縁膜２１０を形成し、第２の層間絶縁膜２１０にビアホール２２５ｈ及び第２の配線溝２３０ｔを形成する。そして、ビアホール２２５ｈ底部の第１の拡散防止膜２０５を選択的にエッチングして、第１の配線１３０表面を露出させる。これらのエッチングにより、ビアホール２２５ｈ及び第２の配線溝２３０ｔの表面近傍の第２の層間絶縁膜２１０には、ダメージが導入されてダメージ層２１０Ｄが形成される。ダメージ層２１０Ｄでは、その炭素濃度又は膜密度が、バルクの値よりも小さくなっている。
次に、図４（ｂ）に示したように、上記のダメージ層２１０Ｄのダメージ回復処理を行う。ダメージ回復処理は、第１の実施形態の工程（３）と同様に、有機材料をエッチング加工表面に液相あるいは気相で供給し、加熱して反応させて加工表面近傍の第２の層間絶縁膜２１０中のダメージ層２１０Ｄに炭素を供給する。これにより、第２の層間絶縁膜２１０表面近傍のダメージ層２１０Ｄを、その炭素濃度又は膜密度が、バルクの値と同等若しくはそれ以上の回復層２１０Ｒに変えることができる。
その後、ビアホール２２５ｈ及び第２の配線溝２３０ｔの内面を含む全面に、第２の絶縁膜２１５、例えば、有機系のＳｉＣやＳｉＣＮなどの少なくとも炭素若しくは窒素のいずれか１つの元素を含む絶縁膜を形成する。第２の絶縁膜２１５は、水分、酸素等が、第２の層間絶縁膜２１０からバリアメタル及び配線に拡散することを防止する機能を有する。
そして、ビアホール２２５ｈ底部に形成された第２の絶縁膜２１５を異方性エッチングにより除去し、ビアホール２２５ｈ及び第２の配線溝２３０ｔの内面を第２のバリアメタル２２０で覆う。その後、ビアホール２２５ｈ及び第２の配線溝２３０ｔを配線金属で埋めて、表面を平坦化し、ビアプラグ２２５及び第２の配線２３０を形成する。そして、第２の配線２３０表面を含む第２の層間絶縁膜２１０の全面に第２の拡散防止膜３０５を形成すると、図４（ｃ）に示した構造が完成する。
さらに、上記の配線形成工程を繰り返して所望の多層配線を形成し、半導体装置に必要な工程を行って、ビアを含む配線の信頼性を向上した半導体装置を完成する。
本実施形態は、第１の実施形態と比較して、ビアホール２２５ｈ底のエッチングを第２の拡散防止膜２０５のエッチングと第２の絶縁膜２１５のエッチングの２回に分けて行うため工程数が増加する。しかし、ダメージ層２１０Ｄを回復させた後の工程で、第２の配線溝２３０ｔの底部の第２の層間絶縁膜２１０に加わるプラズマダメージは、第２の絶縁膜２１５をエッチングする時間分のみに減少できる。そのため、第１の実施形態よりも第２の層間絶縁膜２１０のダメージを低減でき、ここに吸着する水分等を減少させることができ、第２の層間絶縁膜２１０からのアウトガスを減少できるという特徴がある。
上記に説明してきたように、本実施形態によれば、低誘電率層間絶縁膜に導入されたエッチングによるダメージを回復させて、このダメージに起因する配線の性能の劣化を抑制した半導体装置及びその製造方法を提供することができる。
（第３の実施形態）
本発明の第３の実施形態は、配線の信頼性劣化で最も問題になる部分の一つであるビアホール部のダメージ回復を行った半導体装置及びその製造方法である。すなわち、低誘電率層間絶縁膜中に初めにビアホールのみを形成し、ビアホール周囲の層間絶縁膜中に導入されたダメージ層を回復させた後で、配線溝を形成するものである。
本実施形態の製造工程を、図５及び図６に示した工程断面図を用いて説明する。
（１）図５（ａ）は、第１の絶縁膜１１０中に第１の配線１３０を形成し、その表面に第１の拡散防止膜２０５、第２の層間絶縁膜２１０を形成し、第２の層間絶縁膜２１０中にビアホール２２５ｈをリソグラフィ及びエッチングにより形成した図である。このエッチングにより、ビアホール２２５ｈの表面近傍の第２の層間絶縁膜２１０には、ダメージが導入されてダメージ層２１０Ｄが形成される。ダメージ層２１０Ｄでは、その炭素濃度又は膜密度が、バルクの値よりも小さくなっている。
（２）次に、図５（ｂ）に示したように、上記のダメージ層２１０Ｄのダメージ回復処理を行う。ダメージ回復処理は、第１の実施形態の工程（３）と同様に、有機材料をエッチング加工表面に液相あるいは気相で供給し、加熱して反応させることにより、加工表面近傍の第２の層間絶縁膜２１０中のダメージ層２１０Ｄに炭素を供給する。これにより、第２の層間絶縁膜２１０表面近傍のダメージ層２１０Ｄを、その炭素濃度又は膜密度が、バルクの値と同等若しくはそれ以上の回復層２１０Ｒに変えることができる。
（３）次に、図６（ａ）に示したように、ビアホール２２５ｈの内面を含む全面に、第２の絶縁膜２１５、例えば、有機系のＳｉＣやＳｉＣＮなどの少なくとも炭素若しくは窒素のいずれか１つの元素を含む絶縁膜をＣＶＤにより形成する。第２の絶縁膜２１５は、水分、酸素等が、第２の層間絶縁膜２１０からバリアメタル及び配線に拡散することを防止する機能を有する。
さらに、ビアホール２２５ｈ内を有機系絶縁膜２２８、例えば、レジストで埋める。そして、第２の層間絶縁膜２１０中に第２の配線溝２３０ｔをリソグラフィ及びエッチングにより形成する。このエッチング時に、ビアホール２２５ｈ表面は、有機系絶縁膜２２８と第２の絶縁膜２１５により覆われているためダメージが導入されない。
有機系絶縁膜２２８を除去後、第１の実施形態の工程（５）以降を同様に行って、図６（ｂ）に示した配線構造を完成する。すなわち、ビアホール２２５ｈの底面の第２の絶縁膜２１５及び第１の拡散防止膜２０５を異方性エッチングにより除去し、ビアホール２２５ｈ及び第２の配線溝２３０ｔ内に第２のバリアメタル２２０及び配線材料（Ｃｕ）を形成して、図６（ｂ）の配線構造を完成する。
本実施形態では、第２の絶縁膜２１５は、ビアプラグ２２５の側面にのみ残っている。
さらに、上記の配線形成工程を繰り返して所望の多層配線を形成し、半導体装置に必要な工程を行って、ビアを含む配線の信頼性を向上した半導体装置を完成する。
本実施形態では、ビアホール２２５ｈの側面の第２の層間絶縁膜２１０は、ダメージ回復を行った回復層２１０Ｒであるが、第２の配線溝２３０ｔの側面及び底面は、ダメージ回復が行われていない。
本実施形態では、ビアホール２２５ｈ表面近傍のダメージ層２１０Ｄを回復させた後で、ビアホール２２５ｈ底面の第１の拡散防止膜２０５を除去している。しかし、第２の実施形態と同様に、ビアホール２２５ｈ底面の第１の拡散防止膜２０５を先に除去してから、ダメージ回復処理を行うように変形することができる。
上記に説明してきたように、本実施形態によれば、低誘電率層間絶縁膜のエッチングによるダメージを回復させて、低誘電率層間絶縁膜に導入されたダメージに起因する配線の性能の劣化を抑制した半導体装置及びその製造方法を提供することができる。
（第４の実施形態）
本発明の第４の実施形態は、第３の実施形態と同様に配線の信頼性劣化で最も問題になる部分の一つであるビアホール部のダメージ回復を行った半導体装置及びその製造方法であるが、配線溝を形成した後で、水分の拡散を防止する機能を有する第２の絶縁膜を形成する。
本実施形態の製造工程を、図７及び図８に示した工程断面図を用いて説明する。
（１）図７（ａ）は、第１の絶縁膜１１０中に第１の配線１３０を形成し、その表面に第１の拡散防止膜２０５、第２の層間絶縁膜２１０を形成し、第２の層間絶縁膜２１０中にビアホール２２５ｈをリソグラフィ及びエッチングにより形成し、このエッチングにより、ビアホール２２５ｈの表面近傍に導入されたダメージ層２１０Ｄのダメージ回復処理を行った図であり、図５（ｂ）と同様である。ダメージ回復処理は、第１の実施形態の工程（３）と同様に、有機材料をエッチング加工表面に液相あるいは気相で供給し、加熱して反応させて加工表面近傍の第２の層間絶縁膜２１０中のダメージ層２１０Ｄに炭素を供給する。これにより、第２の層間絶縁膜２１０表面近傍のダメージ層２１０Ｄを、その炭素濃度又は膜密度が、バルクの値と同等若しくはそれ以上の回復層２１０Ｒに変えることができる。
（２）次に、図７（ｂ）に示したように、第２の配線溝２３０ｔを形成する。すなわち、ビアホール２２５ｈ内を有機系絶縁膜２２８、例えば、レジストで埋める。そして、第２の層間絶縁膜２１０中に第２の配線溝２３０ｔをリソグラフィ及びエッチングにより形成する。このエッチング時に、ビアホール２２５ｈ内部は、有機系絶縁膜２２８で埋められているためダメージが導入されない。
（３）次に、ビアホール２２５ｈ内部の有機系絶縁膜２２８を除去し、図８（ａ）に示したように、ビアホール２２５ｈ及び第２の配線溝２３０ｔの内面を含む全面に、第２の絶縁膜２１５を形成する。第２の絶縁膜２１５は、例えば、ＣＶＤにより形成した有機系のＳｉＣやＳｉＣＮなどの少なくとも炭素若しくは窒素のいずれか１つの元素を含む絶縁膜である。第２の絶縁膜２１５は、水分、酸素等が、第２の層間絶縁膜２１０からバリアメタル及び配線に拡散することを防止する機能を有する。
その後、第１の実施形態の工程（５）以降を同様に行って、図８（ｂ）に示した配線構造を完成する。すなわち、ビアホール２２５ｈの底面の第２の絶縁膜２１５及び第１の拡散防止膜２０５を異方性エッチングにより除去し、ビアホール２２５ｈ及び第２の配線溝２３０ｔ内に第２のバリアメタル２２０及び配線材料（Ｃｕ）を形成して、図８（ｂ）の配線構造を完成する。
さらに、上記の配線形成工程を繰り返して所望の多層配線を形成し、半導体装置に必要な工程を行って、ビアを含む配線の信頼性を向上した半導体装置を完成する。
本実施形態では、第３の実施形態と同様に、ビアホール２２５ｈの側面の第２の層間絶縁膜２１０は、ダメージ回復を行った回復層２１０Ｒであるが、第２の配線溝２３０ｔの側面及び底面は、ダメージ回復が行われていない。
本実施形態では、ビアホール２２５ｈ表面近傍のダメージ層２１０Ｄを回復させた後で、ビアホール２２５ｈ底面の第２の拡散防止膜３０５を除去している。しかし、第２の実施形態と同様に、ビアホール２２５ｈ底面の第２の拡散防止膜３０５を先に除去してから、ダメージ回復処理を行うように変形することができる。
上記に説明してきたように、本実施形態によれば、低誘電率層間絶縁膜のエッチングによるダメージを回復させて、低誘電率層間絶縁膜に導入されたダメージに起因する配線の性能の劣化を抑制した半導体装置及びその製造方法を提供することができる。
本発明は、上記の実施形態に限定されることなく種々の変形をして実施することができる。そのいくつかの例を下記に示す。
（第１の変形例）
上記の実施形態は、いずれも配線上を含む配線を形成した絶縁膜上の全面に拡散防止膜を形成した構造を例に、説明してきた。本発明は、配線金属の上面にだけ拡散防止膜を形成した、いわゆる、キャップメタル若しくはトップバリアメタルと呼ばれる構造（以下、キャップメタル構造と呼ぶ）にも適用することができる。
本発明の第１の変形例は、第１から第４の実施形態を含む下層配線の絶縁膜上の全面に拡散防止膜を形成した種々の構造に対して変形することができる。その一例として、第１の実施形態を変形した例を、図９に示す。図９は、本変形例による半導体装置の配線構造を説明するための断面図である。
本変形例の構造は、図１に示した第１の実施形態の配線構造から、第１の絶縁膜１１０上の第１の拡散防止膜２０５と第２の層間絶縁膜２１０上の第２の拡散防止膜３０５を削除して、金属配線上だけに、第１のキャップメタル１３５と第２のキャップメタル２３５を、それぞれ形成した構造である。キャップメタルとして、バリアメタルと同様のＴａ，ＴａＮ、ＴｉＮを使用できる。その他に、例えば、高融点金属であるコバルトタングステン（ＣｏＷ）をその組成として含む膜が、例えば、選択メッキ法によりＣｕ配線上に選択的に形成できるため好ましい。ＣｏＷを含む高融点金属膜として、例えば、ホウ化コバルトタングステン（ＣｏＷＢ）若しくはリン化コバルトタングステン（ＣｏＷＰ）を使用することができる。キャップメタル１３５，２３５は、導電性を有するためビアホール２２５ｈの底部から除去する必要がない。したがって、ビアホール２２５ｈ及び第２の配線溝２３０ｔ表面近傍の第２の層間絶縁膜２１０のダメージ層２１０Ｄを回復させた後で、バリアメタル及び配線金属を堆積する前に、ビアホール２２５ｈ底部の第２の絶縁膜２１５のみを除去するだけでよい。したがって、第２の配線溝２３０ｔ底部に与えられるダメージを、第１の実施形態よりも低減することができる。その結果、層間絶縁膜に吸着される水分等の量を減らすことができ、配線を形成した後の熱処理により若しくは半導体装置の動作中の温度上昇により層間絶縁膜から離脱するガスの量を低減できる。
すなわち、本変形例によれば、低誘電率層間絶縁膜のエッチングによるダメージを回復させて、低誘電率層間絶縁膜に導入されたダメージに起因する配線の性能の劣化を抑制した半導体装置及びその製造方法を提供することができる。
（第２の変形例）
上記の実施形態及び変形例は、層間絶縁膜中に形成したビアホールと配線溝に同時にバリアメタル及び金属を埋め込んだデュアルダマシン構造を例に説明してきた。しかし、本発明は、ビアホールと配線溝にそれぞれ別のプロセスで個々にバリアメタル及び金属を埋め込むシングルダマシン構造に対しても適用することができる。
第２の変形例のシングルダマシン構造の半導体装置に本発明を適用した例を、図１０に示す。図１０は、本変形例による半導体装置の配線構造を説明するための断面図である。
本変形例では、ビアホール２２５ｈ及び第２の配線溝２３０ｔをそれぞれ形成した後で、それぞれダメージ回復処理を行うことができる。ダメージ回復後、加工表面は、水分の拡散を防止する第２の絶縁膜２１５Ｖ，２１５Ｗにより覆われるため、その後にビアホール２２５ｈの側面及び第２の配線溝２３０ｔの側面並びに底面に与えられるダメージを低減することができる。その結果、層間絶縁膜に吸着される水分等の量を減らすことができ、配線を形成した後の熱処理により若しくは半導体装置の動作中の温度上昇により層間絶縁膜から離脱するガスの量を低減できる。
本発明によれば、ダメージ回復処理を行うことで、低誘電率層間絶縁膜２１０のダメージ層２１０Ｄ中の炭素濃度をバルク値と同等若しくはそれ以上に高くすることで、低誘電率層間絶縁膜２１０の表面近傍を、吸湿サイトのない回復層２１０Ｒに改質できる。その結果、低誘電率層間絶縁膜２１０の吸湿性を小さくすることができる。さらに、低誘電率層間絶縁膜２１０とバリアメタル２２０との間に絶縁膜２１５が挿入されているため、Ｈ２Ｏガスが層間絶縁膜２１０からバリアメタル２２０へ拡散することを抑制できる。したがって、バリアメタル２２０の酸化が低減され、ビアを含む配線の性能、信頼性の劣化が抑制される。
さらに、ダメージ回復処理を行わずに層間絶縁膜２１０にダメージ層２１０Ｄが存在してガスの発生が多い場合と比べて、層間絶縁膜２１０とバリアメタル２２０との間の水分拡散防止絶縁膜２１５の膜厚を薄くすることができる。その結果、ビア部の抵抗上昇を抑制でき、微細化に適した配線構造を提供できる。
図１１は、水分拡散防止絶縁膜厚とビアの抵抗上昇率との関係を、ビアホール径の関数として表した図である。図の横軸は、ビアホール径を示し、縦軸は、ビアの抵抗上昇率を示す。ビアの抵抗上昇率は、同じビアホール径に対して、水分拡散防止絶縁膜を形成しない場合のビア抵抗に対する水分拡散防止絶縁膜を形成した場合のビア抵抗の上昇率である。図中、水分拡散防止絶縁膜の厚さが、２ｎｍの場合を丸印で、３ｎｍを四角印で、５ｎｍを三角印でそれぞれ表している。ビアホール径が小さくなるほど、絶縁膜厚さの抵抗上昇に対する影響が大きくなる。許容できるビアの抵抗上昇率は、２０％であるため、ビアホール径が７０ｎｍの場合には、許容される水分拡散防止絶縁膜の厚さは、３ｎｍ以下である。ビアホール径が５０ｎｍになると、許容される絶縁膜の厚さは、さらに薄くなり、２ｎｍ以下になる。
水分拡散防止絶縁膜は、水分を通さないことと同時に、層間絶縁膜の一部になるため比誘電率が低いことが要求される。一般に、膜密度の高い絶縁膜の方が、水分の拡散防止効果が大きい。しかし、膜密度が高くなると比誘電率も高くなるため、ＳｉＯ２膜よりも膜密度を低くできる炭素、窒素を含み、水分の拡散防止効果の大きい絶縁膜（膜密度２ｇ／ｃｃ以下）、例えば、ＳｉＣ，ＳｉＣＮ、を使用することが好ましい。これを使用することにより、比誘電率を小さくでき、配線間容量の増加を抑制しつつ本発明の効果を享受できる。
さらに他の効果として、水分拡散防止絶縁膜でビアホール及び配線溝の表面を覆うことで、多孔質層間絶縁膜の表面が平滑化される。これによって、水分拡散防止絶縁膜の表面に形成されるバリアメタルの密着性を向上させることができる。
比誘電率が２．５以下の低誘電率層間絶縁膜として、一般的に、ＳｉＯＣ、ＳｉＯＣＨなどシロキサンを含む材料や有機ポリマー材料が、使用されている。シロキサン系の低誘電率絶縁膜は、エッチング等の加工時にダメージが入り易い性質がある。有機ポリマー系材料は、低誘電率であり膜密度が低いが、多孔質で空孔率が大きい。このような低誘電率絶縁膜を層間絶縁膜として用いる場合に、本発明の有効性が顕著になる。
以上説明してきたように、本発明によれば、低誘電率層間絶縁膜のエッチングによるダメージを回復させて、低誘電率層間絶縁膜に導入されたダメージに起因する配線の性能の劣化を抑制した半導体装置及びその製造方法を提供することができる。
本発明は、上記の実施形態、変形例に限定されることなく、本発明の趣旨を逸脱しない範囲において、種々の変形を行って実施することができる。
図１は、本発明の第１の実施形態にしたがった半導体装置の一例を説明するために示す断面図である。 図２（ａ）から（ｃ）は、本発明の第１の実施形態にしたがった半導体装置の製造工程の一例を説明するために示す工程断面図である。 図３（ａ）から（ｃ）は、図２に続く本発明の第１の実施形態にしたがった半導体装置の製造工程の一例を説明するために示す工程断面図である。 図４（ａ）から（ｃ）は、本発明の第２の実施形態にしたがった半導体装置の製造工程の一例を説明するために示す工程断面図である。 図５（ａ）、（ｂ）は、本発明の第３の実施形態にしたがった半導体装置の製造工程の一例を説明するために示す工程断面図である。 図６（ａ）、（ｂ）は、図５に続く本発明の第３の実施形態にしたがった半導体装置の製造工程の一例を説明するために示す工程断面図である。 図７（ａ）、（ｂ）は、本発明の第４の実施形態にしたがった半導体装置の製造工程の一例を説明するために示す工程断面図である。 図８（ａ）、（ｂ）は、図７に続く本発明の第４の実施形態にしたがった半導体装置の製造工程の一例を説明するために示す工程断面図である。 図９は、本発明の第１の変形例にしたがった半導体装置の一例を説明するために示す断面図である。 図１０は、本発明の第２の変形例にしたがった半導体装置の一例を説明するために示す断面図である。 図１１は、水分拡散防止絶縁膜厚とビアの抵抗上昇率との関係を示す図である。
符号の説明
１０…半導体基板，１１０…第１の絶縁膜，１２０…第１のバリアメタル，１３０…第１の配線，１３５…第１のキャップメタル，２０５…第１の拡散防止膜，２１０…第２の層間絶縁膜，２１０Ｄ…ダメージ層，２１０Ｒ…回復層，２１５…第２の絶縁膜，２２０…第２のバリアメタル，２２５…ビアプラグ，２２５ｈ…ビアホール，２３０…第２の配線，２３０ｔ…第２の配線溝，２３５…第２のキャップメタル，３０５…第２の拡散防止膜，２２８…有機系絶縁膜。

Claims (5)

  1. 配線溝若しくは接続孔の少なくとも一方が形成され、配線溝若しくは接続孔表面近傍の炭素濃度若しくは膜密度が内部の炭素濃度若しくは膜密度と同等若しくはそれより高い低誘電率絶縁膜と、
    前記配線溝若しくは接続孔内に形成された導電体層と、
    前記低誘電率絶縁膜と前記導電体層との間に設けられたバリアメタルと、
    前記バリアメタルと前記低誘電率絶縁膜との間に設けられた第２の絶縁膜と
    を具備する配線構造を具備することを特徴とする半導体装置。
  2. 前記低誘電率絶縁膜は、比誘電率が２．５以下であることを特徴とする請求項１に記載の半導体装置。
  3. 前記第２の絶縁膜は、シリコンと少なくとも炭素若しくは窒素のいずれかを含むことを特徴とする請求項１若しくは２に記載の半導体装置。
  4. 前記第２の絶縁膜を形成することによる前記接続孔における前記導電体層の抵抗上昇率が、２０％以下であることを特徴とする請求項１ないし３のいずれか１に記載の半導体装置。
  5. 半導体基板の上方に低誘電率絶縁膜を堆積する工程と、
    前記低誘電率絶縁膜中に配線溝若しくは接続孔の少なくとも一方を形成する工程と、
    前記形成する工程において前記配線溝表面若しくは接続孔表面近傍の前記低誘電率絶縁膜中に導入されたダメージを回復させる工程と、
    前記配線溝若しくは接続孔表面に第２の絶縁膜を形成する工程と、
    前記第２の絶縁膜上にバリアメタルを形成する工程と、
    前記配線溝若しくは接続孔内に導電体層を形成する工程と
    を具備することを特徴とする半導体装置の製造方法。
JP2005145575A 2005-05-18 2005-05-18 半導体装置及びその製造方法 Pending JP2006324414A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2005145575A JP2006324414A (ja) 2005-05-18 2005-05-18 半導体装置及びその製造方法
US11/248,608 US20060261483A1 (en) 2005-05-18 2005-10-13 Semiconductor device and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005145575A JP2006324414A (ja) 2005-05-18 2005-05-18 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
JP2006324414A true JP2006324414A (ja) 2006-11-30

Family

ID=37447601

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005145575A Pending JP2006324414A (ja) 2005-05-18 2005-05-18 半導体装置及びその製造方法

Country Status (2)

Country Link
US (1) US20060261483A1 (ja)
JP (1) JP2006324414A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008159720A (ja) * 2006-12-21 2008-07-10 Nec Electronics Corp 半導体装置並びに半導体装置の製造方法

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007027436A (ja) * 2005-07-15 2007-02-01 Toshiba Corp 半導体装置およびその製造方法
US7749896B2 (en) * 2005-08-23 2010-07-06 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and method for forming the same
JP2007067066A (ja) * 2005-08-30 2007-03-15 Toshiba Corp 半導体装置とその製造方法
US20070126120A1 (en) * 2005-12-06 2007-06-07 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device
JP2007234719A (ja) * 2006-02-28 2007-09-13 Sanyo Electric Co Ltd 半導体装置およびその製造方法
JP4741965B2 (ja) * 2006-03-23 2011-08-10 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US7329956B1 (en) * 2006-09-12 2008-02-12 Taiwan Semiconductor Manufacturing Company, Ltd. Dual damascene cleaning method
US7846841B2 (en) 2008-09-30 2010-12-07 Tokyo Electron Limited Method for forming cobalt nitride cap layers
US8536707B2 (en) * 2011-11-29 2013-09-17 Avago Technologies General Ip (Singapore) Pte. Ltd. Semiconductor structure comprising moisture barrier and conductive redistribution layer
KR102616489B1 (ko) 2016-10-11 2023-12-20 삼성전자주식회사 반도체 장치 제조 방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002184862A (ja) * 2000-11-09 2002-06-28 Texas Instr Inc <Ti> トレンチ及びビアの側壁を滑らかにすることによって銅線の抵抗率を減少する方法
JP2002353308A (ja) * 2001-05-28 2002-12-06 Toshiba Corp 半導体装置及びその製造方法
JP2004200203A (ja) * 2002-12-16 2004-07-15 Semiconductor Leading Edge Technologies Inc 半導体装置及びその製造方法

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1312243A (en) * 1969-03-21 1973-04-04 Ashmore Benson Pease & Co Ltd Continuous casting apparatus
US5985762A (en) * 1997-05-19 1999-11-16 International Business Machines Corporation Method of forming a self-aligned copper diffusion barrier in vias
US6211069B1 (en) * 1999-05-17 2001-04-03 Taiwan Semiconductor Manufacturing Company Dual damascene process flow for a deep sub-micron technology
US6114259A (en) * 1999-07-27 2000-09-05 Lsi Logic Corporation Process for treating exposed surfaces of a low dielectric constant carbon doped silicon oxide dielectric material to protect the material from damage
US6114243A (en) * 1999-11-15 2000-09-05 Chartered Semiconductor Manufacturing Ltd Method to avoid copper contamination on the sidewall of a via or a dual damascene structure
US6284657B1 (en) * 2000-02-25 2001-09-04 Chartered Semiconductor Manufacturing Ltd. Non-metallic barrier formation for copper damascene type interconnects
JP2002043315A (ja) * 2000-07-26 2002-02-08 Sony Corp 半導体装置およびその製造方法
US6624066B2 (en) * 2001-02-14 2003-09-23 Texas Instruments Incorporated Reliable interconnects with low via/contact resistance
US6518166B1 (en) * 2001-04-23 2003-02-11 Taiwan Semiconductor Manufacturing Company Liquid phase deposition of a silicon oxide layer for use as a liner on the surface of a dual damascene opening in a low dielectric constant layer
US6878615B2 (en) * 2001-05-24 2005-04-12 Taiwan Semiconductor Manufacturing Company, Ltd. Method to solve via poisoning for porous low-k dielectric
US6469385B1 (en) * 2001-06-04 2002-10-22 Advanced Micro Devices, Inc. Integrated circuit with dielectric diffusion barrier layer formed between interconnects and interlayer dielectric layers
US6537896B1 (en) * 2001-12-04 2003-03-25 Lsi Logic Corporation Process for treating porous low k dielectric material in damascene structure to form a non-porous dielectric diffusion barrier on etched via and trench surfaces in the porous low k dielectric material
US6827982B1 (en) * 2002-04-30 2004-12-07 Novellus Systems, Inc. Binder-enriched silicalite adhesion layer and apparatus for fabricating the same
US7442756B2 (en) * 2002-06-20 2008-10-28 Infineon Technologies Ag Polymer for sealing porous materials during chip production
US6787453B2 (en) * 2002-12-23 2004-09-07 Intel Corporation Barrier film integrity on porous low k dielectrics by application of a hydrocarbon plasma treatment
US7026714B2 (en) * 2003-03-18 2006-04-11 Cunningham James A Copper interconnect systems which use conductive, metal-based cap layers
US7052990B2 (en) * 2003-09-03 2006-05-30 Infineon Technologies Ag Sealed pores in low-k material damascene conductive structures
US7157373B2 (en) * 2003-12-11 2007-01-02 Infineon Technologies Ag Sidewall sealing of porous dielectric materials
US20050130407A1 (en) * 2003-12-12 2005-06-16 Jui-Neng Tu Dual damascene process for forming a multi-layer low-k dielectric interconnect
JP2005197606A (ja) * 2004-01-09 2005-07-21 Toshiba Corp 半導体装置およびその製造方法
US7088003B2 (en) * 2004-02-19 2006-08-08 International Business Machines Corporation Structures and methods for integration of ultralow-k dielectrics with improved reliability
US7244674B2 (en) * 2004-04-27 2007-07-17 Agency For Science Technology And Research Process of forming a composite diffusion barrier in copper/organic low-k damascene technology
US7015150B2 (en) * 2004-05-26 2006-03-21 International Business Machines Corporation Exposed pore sealing post patterning
KR20050114784A (ko) * 2004-06-01 2005-12-07 동부아남반도체 주식회사 반도체 소자의 구리배선 형성방법
US7135402B2 (en) * 2005-02-01 2006-11-14 Taiwan Semiconductor Manufacturing Company, Ltd. Sealing pores of low-k dielectrics using CxHy
US7365026B2 (en) * 2005-02-01 2008-04-29 Taiwan Semiconductor Manufacturing Company, Ltd. CxHy sacrificial layer for cu/low-k interconnects

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002184862A (ja) * 2000-11-09 2002-06-28 Texas Instr Inc <Ti> トレンチ及びビアの側壁を滑らかにすることによって銅線の抵抗率を減少する方法
JP2002353308A (ja) * 2001-05-28 2002-12-06 Toshiba Corp 半導体装置及びその製造方法
JP2004200203A (ja) * 2002-12-16 2004-07-15 Semiconductor Leading Edge Technologies Inc 半導体装置及びその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008159720A (ja) * 2006-12-21 2008-07-10 Nec Electronics Corp 半導体装置並びに半導体装置の製造方法

Also Published As

Publication number Publication date
US20060261483A1 (en) 2006-11-23

Similar Documents

Publication Publication Date Title
JP2006324414A (ja) 半導体装置及びその製造方法
US7871923B2 (en) Self-aligned air-gap in interconnect structures
JP3615205B2 (ja) 半導体装置及び半導体装置の製造方法
JP2006019480A (ja) 半導体装置の製造方法
US20080136037A1 (en) Method for manufacturing semiconductor device and semiconductor device
JP2006165454A (ja) 半導体装置の製造方法および半導体装置
JP2005340808A (ja) 半導体装置のバリア構造
WO2010084535A1 (ja) 半導体装置およびその製造方法
JP2009076615A (ja) 半導体装置の製造方法
WO2007091574A1 (ja) 多層配線構造および多層配線の製造方法
JP2007227507A (ja) 半導体装置の製造方法および半導体装置
JP2007027347A (ja) 半導体装置およびその製造方法
JP4619747B2 (ja) 半導体装置の製造方法
JP2007165428A (ja) 半導体装置の製造方法
US7755202B2 (en) Semiconductor device and method of fabricating the same
JP2010040771A (ja) 半導体装置の製造方法
JP5303568B2 (ja) 半導体装置の製造方法
TWI539523B (zh) Semiconductor device manufacturing method and recording medium
JP2006196642A (ja) 半導体装置およびその製造方法
JP2008205177A (ja) 半導体装置及びその製造方法
JP5200436B2 (ja) 半導体装置の製造方法
JP2008010610A (ja) 半導体装置の製造方法
JP2005203568A (ja) 半導体装置の製造方法及び半導体装置
JP2010080607A (ja) 半導体装置の製造方法
JP2007067324A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080415

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20091208

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091215

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100129

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100316

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100713