JP5200436B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP5200436B2 JP5200436B2 JP2007186973A JP2007186973A JP5200436B2 JP 5200436 B2 JP5200436 B2 JP 5200436B2 JP 2007186973 A JP2007186973 A JP 2007186973A JP 2007186973 A JP2007186973 A JP 2007186973A JP 5200436 B2 JP5200436 B2 JP 5200436B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- insulating film
- wiring
- sioc
- thickness
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
- H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
Description
本発明は半導体装置の製造方法に関するものであり、特に、シングル・ダマシンまたはデュアル・ダマシン型の埋込ビア及び／又は埋込配線層を形成する際に金属障壁層とＬｏｗ−ｋ誘電体の間に高密度の薄膜保護絶縁膜を形成するための構成に特徴のある半導体装置の製造方法に関するものである。
従来、半導体装置の電極材料、配線材料としては、アルミニウムが広く実用されてきたが、近年の半導体装置の微細化や処理の高速化の要求に伴い、電極や配線の形成をアルミニウムで対応することは困難になってきている。
そのため、アルミニウムの次世代材料として、エレクトロマイグレーションに強く、比抵抗がアルミニウムより小さな銅を利用する試みが進められている。
そのため、アルミニウムの次世代材料として、エレクトロマイグレーションに強く、比抵抗がアルミニウムより小さな銅を利用する試みが進められている。
電極材料や配線材料として銅を用いる場合、銅が選択エッチングの困難な材料であることから、電極や配線はダマシン法により埋込電極或いは埋込配線として形成されることになるが、この場合は、形成される電極や配線のアスペクト比を高くすることによって、半導体装置の微細化、高速化を実現することが可能になる。
一方、半導体装置の高速化のためには、配線・電極の低抵抗化とともに、寄生容量を低減するためには層間絶縁膜の低誘電率化が必要となり、低誘電率の層間絶縁膜としてポリアエーテル等の低誘電率の有機絶縁材料（例えば、ダウケミカル社登録商標ＳｉＬＫ）やポーラスシリカの採用が試みられている（例えば、特許文献１参照）。
しかし、このようなＬｏｗ−ｋ膜、特に、ポーラスシリカ等の多孔質絶縁膜を層間絶縁膜として用いて埋込配線層を形成する場合には、多孔質絶縁膜の空孔に起因するマイグレーション等を防止するために、多孔質絶縁膜に設けたトレンチやビアホールの側壁に無孔質保護絶縁膜を設けているので（例えば、特許文献２参照）、この様子を図１２乃至図１３を参照して説明する。
図１２参照
なお、ここでは、デュアル・ダマシン工程のみを説明する。
まず、シリコン基板に素子を形成したのち、素子に接続するＷプラグを形成し、次いで、プラズマＣＶＤ法を用いてＳｉＯＣを堆積させたのち、Ｗプラグを露出するように配線用トレンチを形成し、次いで、バリア膜を介してＣｕを埋め込み、ＣＭＰ法によって不要部を除去することによって下層埋込配線６１を形成する。
なお、ここでは、デュアル・ダマシン工程のみを説明する。
まず、シリコン基板に素子を形成したのち、素子に接続するＷプラグを形成し、次いで、プラズマＣＶＤ法を用いてＳｉＯＣを堆積させたのち、Ｗプラグを露出するように配線用トレンチを形成し、次いで、バリア膜を介してＣｕを埋め込み、ＣＭＰ法によって不要部を除去することによって下層埋込配線６１を形成する。
次いで、プラズマＣＶＤ法を用いて厚さが、例えば、５０ｎｍのＳｉＣＮ膜６２、厚さが、例えば、１５０ｎｍのポーラスシリカからなるビア形成用絶縁膜６３、厚さが、例えば、５０ｎｍのＳｉＣＮ膜６４、厚さが、例えば、２５０ｎｍのポーラスシリカからなるトレンチ用絶縁膜６５、及び、厚さが、例えば、５０ｎｍのＳｉＣＮ膜６６を順次堆積させる。
次いで、レジストパターン６７をマスクとしてフロロカーボン系のエッチングガスを用いたプラズマエッチングによって、ＳｉＣＮ膜６４に達する凹部６８を形成する。
次いで、レジストパターン６７を除去したのち、新たなレジストパターン６９を設け、再び、フロロカーボン系のエッチングガスを用いたプラズマエッチングによって、トレンチ用絶縁膜６５に配線用トレンチ７０を形成するとともに、ビア形成用絶縁膜６３に下層埋込配線６１に達するビアホール７１を形成する。
次いで、レジストパターン６９を除去したのち、プラズマＣＶＤ法を用いて全面に数ｎｍの膜厚のＳｉＯＣからなる無孔質絶縁膜７２を堆積する。
図１３参照
次いで、異方性エッチングを施すことによって、無孔質絶縁膜７２をビアホール７１及び配線用トレンチ７０の側壁部のみに残存させることによって、無孔質保護絶縁膜７３を形成する。
次いで、異方性エッチングを施すことによって、無孔質絶縁膜７２をビアホール７１及び配線用トレンチ７０の側壁部のみに残存させることによって、無孔質保護絶縁膜７３を形成する。
次いで、配線用トレンチ７０及びビアホール７１をＴａＮからなるバリア膜７４を介してＣｕメッキ膜７５で埋め込み、ＣＭＰ法によって不要部を除去することによってＣｕビアプラグ７７及びＣｕ上層埋込配線７８からなる埋込導体７６を形成する。
以降は、必要とする多層配線層数に応じて層間絶縁膜の堆積工程、配線用溝及びビアホールの形成工程、及び、ビア及び埋込配線の形成工程を繰り返すことによって半導体装置が完成する。
特開２００４−０７１７０５号公報
特開２００５−２３６２８５号公報
しかし、配線の微細化やパターンの複雑化にともない、多孔質絶縁膜を用いた埋込配線構造において、側壁部における無孔質保護絶縁膜を均一に成膜することが困難になり、無孔質保護絶縁膜に欠陥が生じるという問題がある。
そのため、この欠陥を通してバリアメタルや配線材料に用いられているＣｕ等のメタル成分が多孔質絶縁膜に拡散し、抵抗上昇、配線間ショートの原因となる。
したがって、本発明は、配線用トレンチ或いはビアホールの側壁に無孔質保護絶縁膜を均一に成膜することを目的とする。
図１は本発明の原理的構成図であり、ここで図１を参照して、本発明における課題を解決するための手段を説明する。
図１参照
上記課題を解決するために、本発明は、半導体装置の製造方法において、半導体基板上に空孔を含有する第１絶縁膜３を少なくとも一部に有する層間絶縁膜２を堆積する工程と、前記層間絶縁膜２上にメタルハードマスクを設ける工程と、前記メタルハードマスクに開口部を形成し、前記層間絶縁膜２に凹部４を形成する工程と、前記第１絶縁膜３を構成する材料とは異種の第２絶縁膜５を１５０ｎｍ〜５００ｎｍの波長の光を照射しながら前記メタルハードマスク上及び前記凹部４内に堆積させる工程と、前記凹部４内に導電体材料を埋め込む工程とを有することを特徴とする。
図１参照
上記課題を解決するために、本発明は、半導体装置の製造方法において、半導体基板上に空孔を含有する第１絶縁膜３を少なくとも一部に有する層間絶縁膜２を堆積する工程と、前記層間絶縁膜２上にメタルハードマスクを設ける工程と、前記メタルハードマスクに開口部を形成し、前記層間絶縁膜２に凹部４を形成する工程と、前記第１絶縁膜３を構成する材料とは異種の第２絶縁膜５を１５０ｎｍ〜５００ｎｍの波長の光を照射しながら前記メタルハードマスク上及び前記凹部４内に堆積させる工程と、前記凹部４内に導電体材料を埋め込む工程とを有することを特徴とする。
このように、第２絶縁膜５を成膜する際に、官能基、特に、メチル基の結合エネルギーを上回るエネルギーを有する１５０ｎｍ〜５００ｎｍの波長の光６を照射しながら全面に堆積させることによって、第１絶縁膜３の表面のボンドを終端している官能基を遊離することができ、それによって、表面がＯＨ基で終端して濡れ性が向上するため、第２絶縁膜５のカヴァレッジが向上して第１絶縁膜３の表面のボンドが官能基で終端している比率より第２絶縁膜５を構成する材料の主鎖と化学的に結合している比率が高くなる。通常の状態における層間絶縁膜２の表面は、層間絶縁膜２のプリカーサ等の製造原料起因或いは雰囲気起因の官能基、特に、メチル基で終端されており、この官能基が原因となって第１絶縁膜３と第２絶縁膜５との密着性が悪く、カヴァレッジが低下して側壁部における第２絶縁膜５の均一性が低下するので、この官能基を除去して第１絶縁膜３の表面のボンドが第２絶縁膜５を構成する材料の主鎖と化学的に結合させることによって、カヴァレッジが向上して側壁部における第２絶縁膜５の均一性を高めることができ、それによって、メタル成分の拡散を防止することができる。特に、層間絶縁膜２に凹部４を形成する工程において、エッチングマスク膜上にメタルハードマスクを設けているので、メタルハード膜を光６は透過しないので、第２絶縁膜５を形成する工程において照射する光６が第１絶縁膜３の内部に進入してメチル基を遊離して親水性のＯＨ基と結合することがなく、水分進入による誘電率の上昇を抑制することができる。
この場合の第２絶縁膜５としてはＳｉＯＣが好適であり、特に、初期誘電率が２．５〜４．５、密度を１．５〜２．５ｇ／ｃｍ３とすることが好適である。
なお、初期誘電率が２．５未満の絶縁膜を無孔質で構成することは困難であり、一方、初期誘電率が４．５を超えるとＬｏｗ−ｋ膜を採用する意味が薄れる。
また、密度が１．５未満の絶縁膜を無孔質で構成することは困難であり、一方、密度が２．５を超えるとＬｏｗ−ｋ膜とは言えなくなる。
なお、初期誘電率が２．５未満の絶縁膜を無孔質で構成することは困難であり、一方、初期誘電率が４．５を超えるとＬｏｗ−ｋ膜を採用する意味が薄れる。
また、密度が１．５未満の絶縁膜を無孔質で構成することは困難であり、一方、密度が２．５を超えるとＬｏｗ−ｋ膜とは言えなくなる。
また、この第２絶縁膜５の膜厚としては、０．５〜５ｎｍが好適であり、０．５ｎｍ未満の場合にはボイドが発生し易くなり、５ｎｍを超えると微細ビアホール或いは微細埋込配線の形成が困難になる。
また、第１絶縁膜３における空孔の含有堆積比率としては、３０〜５０％が好適であり、３０％未満であると誘電率が２．３以下の超Ｌｏｗ−ｋ膜の実現が困難になり、５０％を超えると第１絶縁膜３の機械的強度が低下し配線構造を支えることが困難になる。
また、導体７のバリアメタル層を除いた部分を構成する材料としては、Ｃｕ、Ａｌ、Ｗ、或いは各材料の合金のいずれかが好適であり、特に、より上層配線を構成する埋込導体８としてはＣｕ或いはＣｕ合金が好適である。
また、第２絶縁膜５を形成する工程において、照射する光６を複数の波長の光としても良く、単一の波長を高エネルギー密度で照射する場合に比べて絶縁膜のダメージを低減することができる。
また、層間絶縁膜２を、半導体基板上に形成されたエッチングストッパー膜８と、エッチングストッパー膜８上に形成された第１絶縁膜３と、第１絶縁膜３上に形成されたエッチングマスク膜とで構成しても良く、その場合には、導体７はビアプラグ或いは配線層の一方を構成することになる。
或いは、層間絶縁膜２を、半導体基板上に形成された第１エッチングストッパー膜と、第１エッチングストッパー膜上に形成された第１絶縁膜３と、第１絶縁膜３上に形成された第２エッチングストッパー膜と、第２エッチングストッパー膜上に形成された空孔を有する第３絶縁膜と、第３絶縁膜上に形成されたエッチングマスク膜とで構成しても良く、その場合には、導体７がビアプラグ及び配線層を構成することになる。
本発明では、多孔質絶縁膜を含む層間絶縁膜に形成した配線用トレンチ及び／又はビアホールの側壁に無孔質保護絶縁膜を形成する際に、１５０〜５００ｎｍの波長の光、典型的には紫外線を照射して成膜しているので、多孔質絶縁膜の表面を終端しているメチル基を遊離して親水性を高め、それによって、無孔質保護絶縁膜の膜厚の均一性及び密着性を高めることができるので、埋込導体を構成するメタルのマイグレーションを抑制することができる。
本発明は、素子が形成された半導体基板上に下地絶縁膜を介して下層導体を形成したのち、下層導体上に下層絶縁膜及び空孔を含有する多孔質絶縁膜、典型的には空孔の含有堆積比率が３０〜５０％の多孔質絶縁膜を少なくとも一部に有する層間絶縁膜を堆積し、次いで、層間絶縁膜にビアホール或いは埋込配線用トレンチの少なくとも一方を構成する下層絶縁膜に達する凹部を形成したのち、多孔質絶縁膜を構成する材料とは異種の無孔質絶縁膜、典型的には、初期誘電率が２．５〜４．５で密度が１．５〜２．５ｇ／ｃｍ３のＳｉＯＣを１５０〜５００ｎｍの波長の光、例えば、１８５ｎｍの紫外線を照射しながら０．５〜５ｎｍの膜厚に全面に堆積させ、次いで、異方性エッチングによって無孔質絶縁膜を凹部の側壁部のみに残存させて無孔質保護絶縁膜を形成するとともに、下層絶縁膜の露出部を除去して凹部を下層導体に達する凹部したのち、凹部内にＴａＮ等のバリアメタル膜を介してＣｕ、Ａｌ、Ｗ、或いは各材料の合金のいずれかからなる導電体材料を埋め込んでビアプラグ或いは配線層の少なくとも一方を構成する埋込導体を形成するものである。
この時、シングル・ダマシン工程の場合には、ビアプラグの形成工程と埋込配線層の形成工程とにおいて、それぞれの層間絶縁膜として、エッチングストッパーとなる下層絶縁膜、下層絶縁膜上に形成された多孔質絶縁膜、及び、多孔質絶縁膜上に形成するメタルハードマスクを順に堆積するものである。
一方、デュアル・ダマシン工程の場合には、層間絶縁膜を、エッチングストッパーとなる下層絶縁膜、下層絶縁膜上に形成された第１の多孔質絶縁膜、第１の多孔質絶縁膜上に形成されたエッチングストッパーとなる中間絶縁膜、中間絶縁膜上に形成された第２の多孔質絶縁膜、及び、第２の多孔質絶縁膜上にメタルハードマスクを設け、ビアプラグ及び配線層を同時に形成するものである。
次に、本発明の実施例１を説明する前に、図２乃至図６を参照して、本発明の実施例１の前提となる参考例１のシングル・ダマシン工程を説明するが、まず、図２を参照して本発明の実施に用いる無孔質絶縁膜の成膜装置を説明する。
図２参照
図２は、無孔質絶縁膜の成膜装置の概念的構成図であり、成膜装置１０は、排気口１２を備えたチャンバー１１、チャンバー１１内に収容されたウェーハ１４を載置するチラー式温調装置を備えたステージ１３、無孔質絶縁膜の成膜に必要なブリカーサ１７を放出する例えば、石英製のノズル１６を中心部に備えたヘッド１５、ヘッド１５の凹部に収容された光源ランプ１８、光源ランプ１８を覆う石英カバー１９から構成される。
図２参照
図２は、無孔質絶縁膜の成膜装置の概念的構成図であり、成膜装置１０は、排気口１２を備えたチャンバー１１、チャンバー１１内に収容されたウェーハ１４を載置するチラー式温調装置を備えたステージ１３、無孔質絶縁膜の成膜に必要なブリカーサ１７を放出する例えば、石英製のノズル１６を中心部に備えたヘッド１５、ヘッド１５の凹部に収容された光源ランプ１８、光源ランプ１８を覆う石英カバー１９から構成される。
この場合の光源ランプ１８は、例えば、低圧水銀ランプやキセノンエキシマランプ等からなり、１５０〜５００ｎｍの波長の光、例えば、１８５ｎｍ或いは２５４ｎｍの紫外線を照射するものであり、紫外線が石英カバー１９で吸収されることなくウェーハ１４に照射される。
次に、図３乃至図６を参照して、参考例１のシングル・ダマシン工程を説明するが、ここでは説明を簡単にするために埋込導体の形成工程のみを説明する。
図３参照
まず、シリコン基板に素子を形成したのち、素子に接続するＷプラグを形成し、次いで、プラズマＣＶＤ法を用いてＳｉＯＣを堆積させたのち、Ｗプラグを露出するように配線用トレンチを形成し、次いで、バリア膜を介してＣｕを埋め込み、ＣＭＰ法によって不要部を除去することによって下層埋込配線２１を形成する。
図３参照
まず、シリコン基板に素子を形成したのち、素子に接続するＷプラグを形成し、次いで、プラズマＣＶＤ法を用いてＳｉＯＣを堆積させたのち、Ｗプラグを露出するように配線用トレンチを形成し、次いで、バリア膜を介してＣｕを埋め込み、ＣＭＰ法によって不要部を除去することによって下層埋込配線２１を形成する。
次いで、第１エッチングストッパー層となる厚さが、例えば、２５ｎｍで比誘電率が３．５程度のＳｉＣ膜２２を成膜したのち、スピンオン塗布法を用いて比誘電率が２．２程度で、厚さが、例えば、１５０ｎｍのｐ−ＭＳＱ（Ｐｏｒｏｕｓ Ｍｅｔｈｙｌ Ｓｉｌｓｅｓｑｕｉｏｘａｎｅ：メチルシルセスキオキサン）膜２３を形成する。
なお、この場合のｐ−ＭＳＱ膜２３における空孔の含有堆積比率は２０〜５０％、例えば、３０％であり、空孔の含有堆積比率は予め混合されるナノクラスタ成分の含有量やアルキルを主成分とするテンプレートの含有量によって制御するものであり、それによって、比誘電率が規定される。
但し、テンプレート含有タイプのｐ−ＭＳＱは成膜後にテンプレートを抜く工程が別に必要になる。
なお、この場合のｐ−ＭＳＱ膜２３における空孔の含有堆積比率は２０〜５０％、例えば、３０％であり、空孔の含有堆積比率は予め混合されるナノクラスタ成分の含有量やアルキルを主成分とするテンプレートの含有量によって制御するものであり、それによって、比誘電率が規定される。
但し、テンプレート含有タイプのｐ−ＭＳＱは成膜後にテンプレートを抜く工程が別に必要になる。
次いで、ｐ−ＭＳＱ膜２３上に、ＣＶＤ法によって、比誘電率が２〜３で、厚さが、例えば、１００ｎｍの第１キャップ層となるＳｉＯＣ膜２４を堆積する。
このように堆積したＳｉＣ膜２２／ｐ−ＭＳＱ膜２３／ＳｉＯＣ膜２４からなる第１層間絶縁膜全体の実効的な比誘電率は２．５〜３．０程度となっている。
このように堆積したＳｉＣ膜２２／ｐ−ＭＳＱ膜２３／ＳｉＯＣ膜２４からなる第１層間絶縁膜全体の実効的な比誘電率は２．５〜３．０程度となっている。
次いで、ビアホールの開口パターン２６を有するレジストマスク２５をエッチングマスクにして、ＳｉＯＣ膜２４及びｐ−ＭＳＱ膜２３をＲＩＥ（反応性イオンエッチング）によって順次ドライエッチングし口径が例えば、８０ｎｍのビアホール２７を断面側壁で９０〜１２０°、例えば、９５°になるような加工形成する。
なお、ここで、第１エッチングストッパー層となるＳｉＣ膜２２はエッチングしないままにする。
なお、ここで、第１エッチングストッパー層となるＳｉＣ膜２２はエッチングしないままにする。
次いで、レジストマスク２５をＨ２ガス、Ｈｅガス等のプラズマで除去した後、上記図２に示した成膜装置を用いてプラズマＣＶＤ法（ＰＥ−ＣＶＤ法）により側壁部における膜厚が０．５〜５ｎｍ、例えば、３ｎｍになるように、ＳｉＯＣからなる第１無孔質絶縁膜２８を全面に堆積させる。
この場合、ＳｉＣ膜２２上にはそれ以下の膜厚が、ＳｉＯＣ膜２４上にはそれ以上の膜厚の第１無孔質絶縁膜２８が堆積する。
この場合、ＳｉＣ膜２２上にはそれ以下の膜厚が、ＳｉＯＣ膜２４上にはそれ以上の膜厚の第１無孔質絶縁膜２８が堆積する。
この場合、プリカーサとしては例えば、ＳｉＯＣの前駆物質、テトラメチルシクロテトラシロキサン、オクタメチルシクロテトラシロキサンを用い、例えば、５００Ｐａの圧力下において、４００℃の基板温度で成膜するものであるが、この成膜工程中に、例えば、波長１８５ｎｍ（＝６．７ｅＶ）の紫外線２９を照射するが、波長１８５ｎｍ（＝６．７ｅＶ）の紫外線２９は、官能基、特に、メチル基の結合エネルギーを上回るエネルギーを有するので、ＳｉＣ膜２２／ｐ−ＭＳＱ膜２３／ＳｉＯＣ膜２４の表面のボンドを終端している官能基を遊離させる。
なお、この場合の紫外線２９の照射エネルギー密度は、例えば、５００ｍＪ／ｃｍ２とする。
なお、この場合の紫外線２９の照射エネルギー密度は、例えば、５００ｍＪ／ｃｍ２とする。
官能基が遊離した表面はＯＨ基で終端して濡れ性が向上するため、第１無孔質絶縁膜２８のカヴァレッジが向上してＳｉＣ膜２２／ｐ−ＭＳＱ膜２３／ＳｉＯＣ膜２４の表面のボンドが第１無孔質絶縁膜２８を構成するＳｉＯＣの主鎖と化学的に結合することになる。
次いで、フッ素化合物ガスと窒素ガスからなる混合ガスを用いた高異方性のＲＩＥによる異方性エッチングを施すことによって、ＳｉＣ膜２２及びＳｉＯＣ膜２４の主表面上に堆積した第１無孔質絶縁膜２８を除去して、ビアホール２７の側壁部にのみ第１無孔質保護絶縁膜３０を形成するとともに、ＳｉＣ膜２２の露出部も除去してビアホール２７を下層埋込配線２１に達するように貫通させる。
なお、この時、第１無孔質保護絶縁膜３０の膜厚は２ｎｍ程度となる。
なお、この時、第１無孔質保護絶縁膜３０の膜厚は２ｎｍ程度となる。
図４参照
次いで、バリア材料として厚さが、例えば、１５ｎｍのＴａＮ膜３１と、厚さが、例えば、５０ｎｍのＣｕシード（図示は省略）をスパッタ（ＰＶＤ）法で堆積し、更に、配線材料として、メッキ法を用いて膜厚が３００ｎｍ〜５００ｎｍのＣｕ膜３２を成膜する。
なお、図においては、ＣｕシードとＣｕ膜３２を合わせてＣｕ膜３２として図示している。
次いで、バリア材料として厚さが、例えば、１５ｎｍのＴａＮ膜３１と、厚さが、例えば、５０ｎｍのＣｕシード（図示は省略）をスパッタ（ＰＶＤ）法で堆積し、更に、配線材料として、メッキ法を用いて膜厚が３００ｎｍ〜５００ｎｍのＣｕ膜３２を成膜する。
なお、図においては、ＣｕシードとＣｕ膜３２を合わせてＣｕ膜３２として図示している。
次いで、ＣＭＰ（化学機械研磨）法を用いて、ＳｉＯＣ膜２４上の不要な部分のＣｕ膜３２及びＴａＮ膜３１を研磨除去して、ビアホール２７内に第１バリア層３３を介してビアプラグ３４を形成する。
この時、ＳｉＯＣ膜２４が研磨ストッパーとなる。
この時、ＳｉＯＣ膜２４が研磨ストッパーとなる。
次いで、再び、全面に第２エッチングストッパー膜となる厚さが、例えば、２５ｎｍのＳｉＣ膜３５、比誘電率が２．０程度で厚さが、例えば、２００ｎｍのｐ−ＭＳＱ膜３６、及び、第２キャップ層となる厚さが、例えば、１００ｎｍのＳｉＯＣ膜３７を順次堆積する。
このように堆積したＳｉＣ膜３５／ｐ−ＭＳＱ膜３６／ＳｉＯＣ膜３７からなる第２層間絶縁膜全体の実効的な比誘電率は２〜２．５程度となっている。
このように堆積したＳｉＣ膜３５／ｐ−ＭＳＱ膜３６／ＳｉＯＣ膜３７からなる第２層間絶縁膜全体の実効的な比誘電率は２〜２．５程度となっている。
図５参照
次いで、トレンチ用の開口パターン３９を有するレジストマスク３８をエッチングマスクにして、ＳｉＯＣ膜３７及びｐ−ＭＳＱ膜３６をＲＩＥで順次ドライエッチングして幅寸法が例えば、１００ｎｍのトレンチ４０を側壁テーパ角度が９０〜１２０°、例えば、９５°になるよう形成する。
なお、ここでも、第２エッチングストッパー層となるＳｉＣ３５はエッチングしないままとする。
次いで、トレンチ用の開口パターン３９を有するレジストマスク３８をエッチングマスクにして、ＳｉＯＣ膜３７及びｐ−ＭＳＱ膜３６をＲＩＥで順次ドライエッチングして幅寸法が例えば、１００ｎｍのトレンチ４０を側壁テーパ角度が９０〜１２０°、例えば、９５°になるよう形成する。
なお、ここでも、第２エッチングストッパー層となるＳｉＣ３５はエッチングしないままとする。
次いで、レジストマスク３８をＨ２ガス、Ｈｅガス等のプラズマで除去した後、残渣物を除去する洗浄処理を施し、次いで、上記の第１無孔質絶縁膜２８の成膜工程と同じ条件で、全面にＳｉＯＣからなる第２無孔質絶縁膜４１を全面に堆積させる。
但し、この場合には、トレンチ４０の側壁部における膜厚が例えば、５ｎｍとなるように成膜時間をコントロールする。
但し、この場合には、トレンチ４０の側壁部における膜厚が例えば、５ｎｍとなるように成膜時間をコントロールする。
図６参照
次いで、再び、フッ素化合物ガスと窒素ガスからなる混合ガスを用いた高異方性のＲＩＥによる異方性エッチングを施すことによって、ＳｉＣ膜３５及びＳｉＯＣ膜３７の主表面上に堆積した第２無孔質絶縁膜４１を除去して、トレンチ４０の側壁部にのみ第２無孔質保護絶縁膜４２を形成するとともに、ＳｉＣ膜３５の露出部も除去してトレンチ４０をビアプラグ３４に達するように貫通させる。
なお、この時、第２無孔質保護絶縁膜４２の膜厚は４ｎｍ程度となる。
次いで、再び、フッ素化合物ガスと窒素ガスからなる混合ガスを用いた高異方性のＲＩＥによる異方性エッチングを施すことによって、ＳｉＣ膜３５及びＳｉＯＣ膜３７の主表面上に堆積した第２無孔質絶縁膜４１を除去して、トレンチ４０の側壁部にのみ第２無孔質保護絶縁膜４２を形成するとともに、ＳｉＣ膜３５の露出部も除去してトレンチ４０をビアプラグ３４に達するように貫通させる。
なお、この時、第２無孔質保護絶縁膜４２の膜厚は４ｎｍ程度となる。
次いで、バリア材料として厚さが、例えば、１５ｎｍのＴａＮ膜４３と、厚さが、例えば、５０ｎｍのＣｕシード（図示は省略）をスパッタ（ＰＶＤ）法で堆積し、更に、配線材料として、メッキ法を用いて膜厚が３００ｎｍ〜５００ｎｍのＣｕ膜４４を成膜する。
なお、図においては、ＣｕシードとＣｕ膜４４を合わせてＣｕ膜４４として図示している。
なお、図においては、ＣｕシードとＣｕ膜４４を合わせてＣｕ膜４４として図示している。
次いで、ＣＭＰ法を用いて、ＳｉＯＣ膜３７上の不要な部分のＣｕ膜４４及びＴａＮ膜４３を研磨除去して、トレンチ４０内に第２バリア層４５を介して上層埋込配線４６を形成する。
この時、ＳｉＯＣ膜３７が研磨ストッパーとなる。
この時、ＳｉＯＣ膜３７が研磨ストッパーとなる。
このようにして、ダマシン配線構造体の２層配線が完成するが、以降は必要とする多層配線層数に応じてこのダマシン配線構造体の２層配線を繰り返し形成することによって半導体装置が完成する。
この本発明の参考例１においては、トレンチ或いはビアホールの側壁に無孔質保護絶縁膜を形成する際に、紫外線を照射して成膜しているので、多孔質絶縁膜であるｐ−ＭＳＱ膜を含む多孔質絶縁膜の表面を終端しているメチル基を遊離して無孔質絶縁膜の膜厚の均一性及び密着性を高めることができ、それによって、埋込導体を構成するメタルのマイグレーションを抑制することができる。
また、エッチングストッパーとなるＳｉＣ膜２２或いはＳｉＣ膜３５の露出部の除去工程において、ビアホール２７或いはトレンチ４０の側壁は第１無孔質保護絶縁膜３０或いは第１無孔質保護絶縁膜４２により保護されているので、ビアホール２７或いはトレンチ４０の側壁の形状変形、絶縁膜ボイド、Ｃｕのボイドは皆無になり、微細なダマシン配線構造体が半導体装置に形成できるようになる。
また、ダマシン構造のビアホール２７及びトレンチ４０の側壁を保護することで、多孔質の低誘電率膜であるｐ−ＭＳＱ膜を含む層間絶縁膜の機械的強度の低減に起因するクラックの発生およびダマシン配線間のショート不良は皆無になる。
さらに、第１無孔質保護絶縁膜３０及び第１無孔質保護絶縁膜４２は、層間絶縁膜内への水分あるいは配線材料膜のＣｕあるいはそのバリアメタルであるたとえばＴａあるいはＴａＮ等の侵入を抑制するために、ダマシン配線構造体の層間絶縁膜は高い信頼性を有し、層間絶縁膜の実効的な誘電率の上昇はなくなり、しかも配線層間のリーク電流の増加およびビア部での接続不良等の問題は皆無になる。
以上を前提として、次に、図７及び図８を参照して本発明の実施例１のシングル・ダマシン工程を説明するが、この実施例１は、上記の参考例１における各工程でキャップ層上にＴａからなるメタルハードマスクを形成し、ＣＭＰ工程で除去するものであり、その他の工程は上記の参考例１と同様であるので、工程の要部のみを説明する。
図７参照
まず、シリコン基板に素子を形成したのち、素子に接続するＷプラグを形成し、次いで、プラズマＣＶＤ法を用いてＳｉＯＣを堆積させたのち、Ｗプラグを露出するように配線用トレンチを形成し、次いで、バリア膜を介してＣｕを埋め込み、ＣＭＰ法によって不要部を除去することによって下層埋込配線２１を形成する。
まず、シリコン基板に素子を形成したのち、素子に接続するＷプラグを形成し、次いで、プラズマＣＶＤ法を用いてＳｉＯＣを堆積させたのち、Ｗプラグを露出するように配線用トレンチを形成し、次いで、バリア膜を介してＣｕを埋め込み、ＣＭＰ法によって不要部を除去することによって下層埋込配線２１を形成する。
次いで、ＳｉＣ膜２２／ｐ−ＭＳＱ膜２３／ＳｉＯＣ膜２４からなる第１層間絶縁膜を形成したのち、その上にメタルハードマスクとなる厚さが、例えば、５ｎｍのＴａ膜４７を堆積させ、ビアホールの開口パターン２６を有するレジストマスク２５をエッチングマスクにして、Ｔａ膜４７乃至ｐ−ＭＳＱ膜２３をＲＩＥによって順次ドライエッチングしてビアホール２７を形成する。
次いで、レジストマスク２５を除去した後、紫外線２９を照射しながらＳｉＯＣからなる第１無孔質絶縁膜２８を全面に堆積させ、次いで、高異方性のＲＩＥによる異方性エッチングを施すことによって、ビアホール２７の側壁部にのみ第１無孔質保護絶縁膜３０を形成するとともに、ＳｉＣ膜２２の露出部も除去してビアホール２７を下層埋込配線２１に達するように貫通させる。
次いで、バリア材料としてＴａＮ膜と、Ｃｕシード、及び、Ｃｕめっき膜を堆積させたのち、ＣＭＰ法を用いて、ＳｉＯＣ膜２４上の不要な部分のＣｕ膜及びＴａＮ膜を研磨除去して、ビアホール２７内に第１バリア層３３を介してビアプラグ３４を形成する。
この時、ＳｉＯＣ膜２４上に設けたＴａ膜４７も同時に研磨除去する。
この時、ＳｉＯＣ膜２４上に設けたＴａ膜４７も同時に研磨除去する。
図８参照
次いで、再び、ＳｉＣ膜３５／ｐ−ＭＳＱ膜３６／ＳｉＯＣ膜３７からなる第２層間絶縁膜を形成したのち、その上に、再び、メタルハードマスクとなる厚さが、例えば、５ｎｍのＴａ膜４８を堆積させる。
次いで、再び、ＳｉＣ膜３５／ｐ−ＭＳＱ膜３６／ＳｉＯＣ膜３７からなる第２層間絶縁膜を形成したのち、その上に、再び、メタルハードマスクとなる厚さが、例えば、５ｎｍのＴａ膜４８を堆積させる。
次いで、トレンチ用の開口パターンを有するレジストマスクをエッチングマスクにして、Ｔａ膜４８乃至ｐ−ＭＳＱ膜３６をＲＩＥで順次ドライエッチングしてトレンチ４０を形成する。
次いで、レジストマスクを除去した後、残渣物を除去する洗浄処理を施し、次いで、上記の第１無孔質絶縁膜２８の成膜工程と同じ条件で、全面にＳｉＯＣからなる第２無孔質絶縁膜を全面に堆積させ、次いで、高異方性のＲＩＥによる異方性エッチングを施すことによって、トレンチ４０の側壁部にのみ第２無孔質保護絶縁膜４２を形成するとともに、ＳｉＣ膜３５の露出部も除去してトレンチ４０をビアプラグ３４に達するように貫通させる。
次いで、バリア材料としてＴａＮ膜、Ｃｕシード、及び、Ｃｕメッキ膜を順次堆積させたのち、ＣＭＰ法を用いて、ＳｉＯＣ膜３７上の不要な部分のＣｕ膜及びＴａＮ膜を研磨除去して、トレンチ４０内に第２バリア層４５を介して上層埋込配線４６を形成する。
この時、Ｔａ膜４８を同時に研磨除去する。
この時、Ｔａ膜４８を同時に研磨除去する。
このようにして、ダマシン配線構造体の２層配線が完成するが、以降は必要とする多層配線層数に応じてこのダマシン配線構造体の２層配線を繰り返し形成することによって実施例２の半導体装置が完成する。
この本発明の実施例１においては、各工程の最表面にメタルハードマスクを設けているので、ビアホール或いはトレンチの周辺部以外において層間絶縁膜中に紫外線が進入しないので、層間絶縁膜の親水性化を防止することができ、それによって、経時的な水分の進入による誘電率の上昇を抑制することができる。
次に、実施例２を説明する前に、図９乃至図１１を参照して、本発明の実施例２の前提となる参考例２のデュアル・ダマシン工程を説明する。
図９参照
まず、シリコン基板に素子を形成したのち、素子に接続するＷプラグを形成し、次いで、プラズマＣＶＤ法を用いてＳｉＯＣを堆積させたのち、Ｗプラグを露出するように配線用トレンチを形成し、次いで、バリア膜を介してＡｌ−Ｃｕ合金を埋め込み、ＣＭＰ法によって不要部を除去することによって下層埋込配線２１を形成する。
図９参照
まず、シリコン基板に素子を形成したのち、素子に接続するＷプラグを形成し、次いで、プラズマＣＶＤ法を用いてＳｉＯＣを堆積させたのち、Ｗプラグを露出するように配線用トレンチを形成し、次いで、バリア膜を介してＡｌ−Ｃｕ合金を埋め込み、ＣＭＰ法によって不要部を除去することによって下層埋込配線２１を形成する。
次いで、第１エッチングストッパー層となる厚さが、例えば、２５ｎｍで比誘電率が３．５程度のＳｉＣ膜２２を成膜したのち、スピンオン塗布法を用いて比誘電率が１．８程度で、厚さが、２００〜３００ｎｍ、例えば、２５０ｎｍのｐ−ＭＳＱ膜４９を形成する。
なお、この場合のｐ−ＭＳＱ膜４９における空孔の含有堆積比率は、例えば、５０％である。
なお、この場合のｐ−ＭＳＱ膜４９における空孔の含有堆積比率は、例えば、５０％である。
次いで、ｐ−ＭＳＱ膜４９上に、ＣＶＤ法によって、比誘電率が２〜３で、厚さが、例えば、１００ｎｍのミッドストッパーとなるＳｉＯＣ膜５０を成膜したのち、再び、スピンオン塗布法を用いて比誘電率が１．８程度で、厚さが、例えば、１５０ｎｍのｐ−ＭＳＱ膜５１を形成する。
なお、この場合のｐ−ＭＳＱ膜５１における空孔の含有堆積比率も、例えば、５０％である。
なお、この場合のｐ−ＭＳＱ膜５１における空孔の含有堆積比率も、例えば、５０％である。
次いで、ｐ−ＭＳＱ膜５１上に、ＣＶＤ法によって、比誘電率が２〜３で、厚さが、例えば、１００ｎｍのキャップ層となるＳｉＯＣ膜２４を堆積する。
このように堆積したＳｉＣ膜２２／ｐ−ＭＳＱ膜４９／ＳｉＯＣ膜５０／ｐ−ＭＳＱ膜５１／ＳｉＯＣ膜２４からなる層間絶縁膜全体の実効的な比誘電率は２〜２．５程度となっている。
このように堆積したＳｉＣ膜２２／ｐ−ＭＳＱ膜４９／ＳｉＯＣ膜５０／ｐ−ＭＳＱ膜５１／ＳｉＯＣ膜２４からなる層間絶縁膜全体の実効的な比誘電率は２〜２．５程度となっている。
次いで、ハードマスクとなる厚さが、例えば、５０ｎｍのＳｉＯ２膜５２を形成したのち、通常のフォトリソグラフィー技術とドライ・エッチング技術を用いてＳｉＯ２膜５２にトレンチに対応する幅寸法が例えば、１００ｎｍのパターンの開口部５３を設けるとともに、ＳｉＯＣ膜２４にビアホールに対応する口径が例えば、８０ｎｍの開口部５４を形成する。
次いで、ＳｉＯＣ膜２４をマスクとしてフルオロカーボン系のフッ素化合物ガスを用いたＲＩＥを施すことによりｐ−ＭＳＱ膜５１をエッチングして、ＳｉＯＣ膜５０の表面に達するビアパターンを転写する。
図１０参照
次いで、ＳｉＯ２膜５２をマスクとしてハイドロフルオロカーボン系のフッ素化合物ガスを用いたＲＩＥを施すことによりＳｉＯＣ膜２４をエッチングして、トレンチパターンをＳｉＯＣ膜２４に転写すると同時に、ＳｉＯＣ膜５０もエッチングして、ビアパターンを転写する。
次いで、ＳｉＯ２膜５２をマスクとしてハイドロフルオロカーボン系のフッ素化合物ガスを用いたＲＩＥを施すことによりＳｉＯＣ膜２４をエッチングして、トレンチパターンをＳｉＯＣ膜２４に転写すると同時に、ＳｉＯＣ膜５０もエッチングして、ビアパターンを転写する。
次いで、ＳｉＯ２膜５２をマスクとしてフルオロカーボン系のフッ素化合物ガスを用いたＲＩＥを施すことによりｐ−ＭＳＱ膜５１をエッチングして、トレンチ４０を形成すると同時に、ＳｉＯＣ膜５０をマスクとしてｐ−ＭＳＱ膜４９をエッチングしてテーパ角が例えば、９５°のビアホール２７を形成する。
なお、ここでも、ＳｉＣ膜２２はエッチングしないままとする。
なお、ここでも、ＳｉＣ膜２２はエッチングしないままとする。
次いで、ＣＶＤ法を用いて１８５ｎｍの紫外線２９を照射しながら側壁部における膜厚が例えば、６ｎｍになるように、ＳｉＯ２からなる無孔質絶縁膜５５を全面に堆積させる。
この場合、ＳｉＣ膜２２上にはそれ以下の膜厚が、ＳｉＯ２膜５２上にはそれ以上の膜厚の無孔質絶縁膜５５が堆積する。
この場合、ＳｉＣ膜２２上にはそれ以下の膜厚が、ＳｉＯ２膜５２上にはそれ以上の膜厚の無孔質絶縁膜５５が堆積する。
図１１参照
次いで、フッ素化合物ガスと窒素ガスからなる混合ガスを用いた高異方性のＲＩＥによる異方性エッチングを施すことによって、ＳｉＣ膜２２、ＳｉＯＣ膜５０、及び、ＳｉＯ２膜５２の主表面上に堆積した無孔質絶縁膜５５を除去して、ビアホール２７及びトレンチ４０の側壁部にのみ無孔質保護絶縁膜５６を形成するとともに、ＳｉＣ膜２２の露出部も除去してビアホール２７を下層埋込配線２１に達するように貫通させる。
なお、この時、無孔質保護絶縁膜５６の膜厚は５ｎｍ程度となる。
次いで、フッ素化合物ガスと窒素ガスからなる混合ガスを用いた高異方性のＲＩＥによる異方性エッチングを施すことによって、ＳｉＣ膜２２、ＳｉＯＣ膜５０、及び、ＳｉＯ２膜５２の主表面上に堆積した無孔質絶縁膜５５を除去して、ビアホール２７及びトレンチ４０の側壁部にのみ無孔質保護絶縁膜５６を形成するとともに、ＳｉＣ膜２２の露出部も除去してビアホール２７を下層埋込配線２１に達するように貫通させる。
なお、この時、無孔質保護絶縁膜５６の膜厚は５ｎｍ程度となる。
次いで、バリア材料として厚さが、例えば、１５ｎｍのＴａＮ膜５７と、厚さが、例えば、５０ｎｍのＣｕシード（図示は省略）をスパッタ（ＰＶＤ）法で堆積し、更に、配線材料として、メッキ法を用いて厚さが、例えば、５００ｎｍのＣｕ膜５８を成膜する。
なお、図においては、ＣｕシードとＣｕ膜５８を合わせてＣｕ膜５８として図示している。
なお、図においては、ＣｕシードとＣｕ膜５８を合わせてＣｕ膜５８として図示している。
次いで、ＣＭＰ法を用いて、ＳｉＯ２膜５２上の不要な部分のＣｕ膜５８及びＴａＮ膜５７を研磨除去して、ビアホール２７及びトレンチ４０内にバリア層５９を介してビアプラグと埋込配線とが一体になった上層配線６０を形成する。
この時、ＳｉＯ２膜５２も同時に研磨除去する。
この時、ＳｉＯ２膜５２も同時に研磨除去する。
このようにして、デュアル・ダマシン構造の埋込配線構造が完成するが、以降は必要とする多層配線層数に応じてこのデュアル・ダマシン構造の埋込配線構造を繰り返し形成することによって参考例２の半導体装置が完成する。
この参考例２においては、参考例１のシングル・ダマシン構造に比べて、多孔質の低誘電率膜以外の絶縁層、即ち、エッチングストッパー層或いはキャップ層の一部を省くことができるようになり、層間絶縁膜の実効的な誘電率をさらに低減することが可能になり、それによって、半導体装置の動作のさらなる高速化が可能になる。
以上を前提として、次に、本発明の実施例２のデュアル・ダマシン工程を説明するが、この実施例２は、上記の参考例２におけるハードマスクとなるＳｉＯ２膜５２をＴａからなるメタルハードマスクに置き換えただけであるので、具体的な説明は省略する。
即ち、上述の図９において、ＳｉＯ２膜５２の代わりにＴａ膜を設け、このＴａ膜にトレンチパターンを形成し、図１０において、このトレンチパターンを形成したＴａ膜をマスクとしてＳｉＯＣ膜２４にトレンチパターンを転写し、図１１に示したＣＭＰ工程において、Ｃｕ膜及びＴａＮ膜と同時にこのＴａ膜も研磨除去するものである。
この本発明の実施例２においても、上記の実施例１と同様に最表面にメタルハードマスクを設けているので、無孔質絶縁膜の成膜工程においてビアホール及びトレンチの周辺部以外において層間絶縁膜中に紫外線が進入せず、それによって、層間絶縁膜の親水性化を防止することができるので、経時的な水分の進入による誘電率の上昇を抑制することができる。
以上、本発明の各実施例を説明してきたが、本発明は各実施例に記載された構成・条件等に限られるものではなく各種の変更が可能であり、例えば、ビアホールのサイズ及びトレンチの幅等は任意であり、必要とする集積度に応じて適宜決定すれば良い。
また、上記の各実施例においては、ビア及び埋込配線をＣｕによって形成しているが、Ｃｕに限られるものではなく、Ｃｕ−ＡｌやＣｕ−Ｓｉ等のＣｕを主成分とする合金にも適用されるものであり、さらには、ＡｌやＡｇ等のＣｕ以外の金属、或いは、ＴｉＮやＴａＮ等の金属窒化物にも適用されるものである。
また、上記の各実施例における配線用絶縁膜及びビア形成用絶縁膜の組み合わせた単なる一例であり、他の絶縁材料を用いた層間絶縁膜構造に適用できることは言うまでもないことであり、エッチングストッパーとなるＳｉＣ膜の代わりにＳｉＣＮ膜或いはＳｉＮ膜を用いても良いし、また、キャップ層となるＳｉＯＣ膜の代わりにＳｉＯ２膜、ＳｉＮ膜或いはＳｉＣＮ膜を用いても良いものである。
また、上記の各実施例においては、バリアメタルとしてＴａＮを用いているが、ＴａＮに限られるものではなく、Ｔａ膜を用いても良いものであり、さらには、Ｗ膜、ＷＮ膜、ＷＳｉＮ膜、Ｔｉ膜、ＴｉＮ膜、ＴｉＳｉＮ膜を用いても良い。
また、上記の各実施例においては、多孔質構造の低誘電率膜としてｐ−ＭＳＱ膜を用いているが、ｐ−ＭＳＱ膜に限られるものではなく、ｐ−ＭＳＱと同様に、シロキサン骨格を有する他の絶縁膜あるいは有機高分子を主骨格とした絶縁膜を多孔質化した絶縁膜を用いることができる。
なお、シロキサン骨格を有する絶縁膜には、シルセスキオキサン類の絶縁膜であるＳｉ−ＣＨ３結合、Ｓｉ−Ｈ結合、Ｓｉ−Ｆ結合のうち少なくとも１つの結合を含むシリカ膜がある。
また、有機高分子を主骨格とした絶縁膜には、有機ポリマーで成るＳｉＬＫ（登録商標）がある。
また、有機高分子を主骨格とした絶縁膜には、有機ポリマーで成るＳｉＬＫ（登録商標）がある。
また、シルセスキオキサン類の絶縁膜としてよく知られた絶縁材料には、ＭＳＱの他、ハイドロゲンシルセスキオキサン（ＨＳＱ：Ｈｙｄｒｏｇｅｎ Ｓｉｌｓｅｓｑｕｉｏｘａｎｅ）、メチレーテッドハイドロゲンシルセスキオキサン（ＭＨＳＱ：Ｍｅｔｈｙｌａｌｅｄ Ｈｙｄｒｏｇｅｎ Ｓｉｌｓｅｓｑｕｉｏｘａｎｅ）等がある。
さらに、多孔質構造の低誘電率膜としては上述の塗布系絶縁膜の他に、ＣＶＤ法により成膜する多孔質のＳｉＯＣＨ膜、ＳｉＯＣ膜も同様に使用することができる。
また、上記の各実施例においては、側壁を保護するための無孔質絶縁膜を堆積させる際に、１８５ｎｍの紫外線を照射しているが、１８５ｎｍに限られるものではなく、例えば、２５４ｎｍ等の他の波長の紫外線を照射しても良いものである。
さらに、紫外線照射工程において照射する紫外線は単一波長である必要はなく、例えば、１８５ｎｍおよび２５４ｎｍの２つの波長にピークを有する紫外線を照射しても良く、単一波長と親水性化については単一波長の場合と同等の効果が期待できるとともに、照射する全体のエネルギーを小さくすることができるので、照射に伴う損傷を低減することができる。
ここで再び図１を参照して、本発明の詳細な特徴を改めて説明する。
再び、図１参照
（付記１） 半導体基板上に空孔を含有する第１絶縁膜３を少なくとも一部に有する層間絶縁膜２を堆積する工程と、前記層間絶縁膜２上にメタルハードマスクを設ける工程と、前記メタルハードマスクに開口部を形成し、前記層間絶縁膜２に凹部を形成する工程と、前記第１絶縁膜３を構成する材料とは異種の第２絶縁膜５を１５０ｎｍ〜５００ｎｍの波長の光６を照射しながら前記メタルハードマスク上及び前記凹部４内に堆積させる工程と、前記凹部４内に導電体材料を埋め込む工程とを有することを特徴とする半導体装置の製造方法。
（付記２）前記導電体材料を埋め込む工程の前に、前記層間絶縁膜２上の前記第２絶縁膜５をエッチングにより除去する工程と、前記導電体材料を埋め込む工程の後に、前記層間絶縁膜２上の前記メタルハードマスク及び前記導電体材料を研磨により除去する工程とを有することを特徴とする付記１に記載の半導体装置の製造方法。
（付記３） 前記第２絶縁膜５を形成する工程において照射する光６が複数の波長の光からなることを特徴とする付記１または付記２に記載の半導体装置の製造方法。
（付記４） 前記層間絶縁膜２が、前記半導体基板上に形成されたエッチングストッパー膜８と、前記エッチングストッパー膜８上に形成された前記第１絶縁膜３と、前記第１絶縁膜３上に形成されたエッチングマスク膜とを有することを特徴とする付記１乃至付記３のいずれか１に記載の半導体装置の製造方法。
（付記５） 前記層間絶縁膜２が、前記半導体基板上に形成された第１エッチングストッパー膜と、前記第１エッチングストッパー膜上に形成された前記第１絶縁膜３と、前記第１絶縁膜３上に形成された第２エッチングストッパー膜と、前記第２エッチングストッパー膜上に形成された空孔を有する第３絶縁膜と、前記第３絶縁膜上に形成された前記エッチングマスク膜とを有することを特徴とする付記１乃至付記３のいずれか１に記載の半導体装置の製造方法。
（付記６） 前記第２絶縁膜５がＳｉＯＣからなるとともに、初期誘電率が２．５〜４．５、密度が１．５〜２．５ｇ／ｃｍ３であることを特徴とする付記１乃至付記５のいずれか１に記載の半導体装置の製造方法。
（付記７） 前記第２絶縁膜５の膜厚が０．５〜５ｎｍであることを特徴とする付記１乃至付記６のいずれか１に記載の半導体装置の製造方法。
（付記８） 前記第１絶縁膜３における空孔の含有堆積比率が３０〜５０％であることを特徴とする付記１乃至付記７のいずれか１に記載の半導体装置の製造方法。
再び、図１参照
（付記１） 半導体基板上に空孔を含有する第１絶縁膜３を少なくとも一部に有する層間絶縁膜２を堆積する工程と、前記層間絶縁膜２上にメタルハードマスクを設ける工程と、前記メタルハードマスクに開口部を形成し、前記層間絶縁膜２に凹部を形成する工程と、前記第１絶縁膜３を構成する材料とは異種の第２絶縁膜５を１５０ｎｍ〜５００ｎｍの波長の光６を照射しながら前記メタルハードマスク上及び前記凹部４内に堆積させる工程と、前記凹部４内に導電体材料を埋め込む工程とを有することを特徴とする半導体装置の製造方法。
（付記２）前記導電体材料を埋め込む工程の前に、前記層間絶縁膜２上の前記第２絶縁膜５をエッチングにより除去する工程と、前記導電体材料を埋め込む工程の後に、前記層間絶縁膜２上の前記メタルハードマスク及び前記導電体材料を研磨により除去する工程とを有することを特徴とする付記１に記載の半導体装置の製造方法。
（付記３） 前記第２絶縁膜５を形成する工程において照射する光６が複数の波長の光からなることを特徴とする付記１または付記２に記載の半導体装置の製造方法。
（付記４） 前記層間絶縁膜２が、前記半導体基板上に形成されたエッチングストッパー膜８と、前記エッチングストッパー膜８上に形成された前記第１絶縁膜３と、前記第１絶縁膜３上に形成されたエッチングマスク膜とを有することを特徴とする付記１乃至付記３のいずれか１に記載の半導体装置の製造方法。
（付記５） 前記層間絶縁膜２が、前記半導体基板上に形成された第１エッチングストッパー膜と、前記第１エッチングストッパー膜上に形成された前記第１絶縁膜３と、前記第１絶縁膜３上に形成された第２エッチングストッパー膜と、前記第２エッチングストッパー膜上に形成された空孔を有する第３絶縁膜と、前記第３絶縁膜上に形成された前記エッチングマスク膜とを有することを特徴とする付記１乃至付記３のいずれか１に記載の半導体装置の製造方法。
（付記６） 前記第２絶縁膜５がＳｉＯＣからなるとともに、初期誘電率が２．５〜４．５、密度が１．５〜２．５ｇ／ｃｍ３であることを特徴とする付記１乃至付記５のいずれか１に記載の半導体装置の製造方法。
（付記７） 前記第２絶縁膜５の膜厚が０．５〜５ｎｍであることを特徴とする付記１乃至付記６のいずれか１に記載の半導体装置の製造方法。
（付記８） 前記第１絶縁膜３における空孔の含有堆積比率が３０〜５０％であることを特徴とする付記１乃至付記７のいずれか１に記載の半導体装置の製造方法。
本発明の活用例としては、高集積度半導体装置の多層配線構造が典型的なものであるが、半導体装置における配線構造に限られるものではなく、強誘電体を用いた光デバイスの配線接続構造等としても適用されるものである。
１ 下層導体
２ 層間絶縁膜
３ 第１絶縁膜
４ 凹部
５ 第２絶縁膜
６ 光
７ 導体
８ エッチングストッパー膜
１０ 成膜装置
１１ チャンバー
１２ 排気口
１３ ステージ
１４ ウェーハ
１５ ヘッド
１６ ノズル
１７ ブリカーサ
１８ 光源ランプ
１９ 石英カバー
２１ 下層埋込配線
２２ ＳｉＣ膜
２３ ｐ−ＭＳＱ膜
２４ ＳｉＯＣ膜
２５ レジストマスク
２６ 開口パターン
２７ ビアホール
２８ 第１無孔質絶縁膜
２９ 紫外線
３０ 第１無孔質保護絶縁膜
３１ ＴａＮ膜
３２ Ｃｕ膜
３３ 第１バリア層
３４ ビアプラグ
３５ ＳｉＣ膜
３６ ｐ−ＭＳＱ膜
３７ ＳｉＯＣ膜
３８ レジストマスク
３９ 開口パターン
４０ トレンチ
４１ 第２無孔質絶縁膜
４２ 第２無孔質保護絶縁膜
４３ ＴａＮ膜
４４ Ｃｕ膜
４５ 第２バリア層
４６ 上層埋込配線
４７，４８ Ｔａ膜
４９ ｐ−ＭＳＱ膜
５０ ＳｉＯＣ膜
５１ ｐ−ＭＳＱ膜
５２ ＳｉＯ２膜
５３，５４ 開口部
５５ 無孔質絶縁膜
５６ 無孔質保護絶縁膜
５７ ＴａＮ膜
５８ Ｃｕ膜
５９ バリア層
６０ 上層配線
６１ 下層埋込配線
６２ ＳｉＣＮ膜
６３ ビア形成用絶縁膜
６４ ＳｉＣＮ膜
６５ トレンチ用絶縁膜
６６ ＳｉＣＮ膜
６７ レジストパターン
６８ 凹部
６９ レジストパターン
７０ 配線用トレンチ
７１ ビアホール
７２ 無孔質絶縁膜
７３ 無孔質保護絶縁膜
７４ バリア膜
７５ Ｃｕメッキ膜
７６ 埋込導体
７７ Ｃｕビアプラグ
７８ Ｃｕ上層埋込配線
２ 層間絶縁膜
３ 第１絶縁膜
４ 凹部
５ 第２絶縁膜
６ 光
７ 導体
８ エッチングストッパー膜
１０ 成膜装置
１１ チャンバー
１２ 排気口
１３ ステージ
１４ ウェーハ
１５ ヘッド
１６ ノズル
１７ ブリカーサ
１８ 光源ランプ
１９ 石英カバー
２１ 下層埋込配線
２２ ＳｉＣ膜
２３ ｐ−ＭＳＱ膜
２４ ＳｉＯＣ膜
２５ レジストマスク
２６ 開口パターン
２７ ビアホール
２８ 第１無孔質絶縁膜
２９ 紫外線
３０ 第１無孔質保護絶縁膜
３１ ＴａＮ膜
３２ Ｃｕ膜
３３ 第１バリア層
３４ ビアプラグ
３５ ＳｉＣ膜
３６ ｐ−ＭＳＱ膜
３７ ＳｉＯＣ膜
３８ レジストマスク
３９ 開口パターン
４０ トレンチ
４１ 第２無孔質絶縁膜
４２ 第２無孔質保護絶縁膜
４３ ＴａＮ膜
４４ Ｃｕ膜
４５ 第２バリア層
４６ 上層埋込配線
４７，４８ Ｔａ膜
４９ ｐ−ＭＳＱ膜
５０ ＳｉＯＣ膜
５１ ｐ−ＭＳＱ膜
５２ ＳｉＯ２膜
５３，５４ 開口部
５５ 無孔質絶縁膜
５６ 無孔質保護絶縁膜
５７ ＴａＮ膜
５８ Ｃｕ膜
５９ バリア層
６０ 上層配線
６１ 下層埋込配線
６２ ＳｉＣＮ膜
６３ ビア形成用絶縁膜
６４ ＳｉＣＮ膜
６５ トレンチ用絶縁膜
６６ ＳｉＣＮ膜
６７ レジストパターン
６８ 凹部
６９ レジストパターン
７０ 配線用トレンチ
７１ ビアホール
７２ 無孔質絶縁膜
７３ 無孔質保護絶縁膜
７４ バリア膜
７５ Ｃｕメッキ膜
７６ 埋込導体
７７ Ｃｕビアプラグ
７８ Ｃｕ上層埋込配線
Claims (4)
- 半導体基板上に空孔を含有する第１絶縁膜を少なくとも一部に有する層間絶縁膜を堆積する工程と、
前記層間絶縁膜上にメタルハードマスクを設ける工程と、
前記メタルハードマスクに開口部を形成し、前記層間絶縁膜に凹部を形成する工程と、
前記第１絶縁膜を構成する材料とは異種の第２絶縁膜を１５０ｎｍ〜５００ｎｍの波長の光を照射しながら前記メタルハードマスク上及び前記凹部内に堆積させる工程と、
前記凹部内に導電体材料を埋め込む工程と
を有することを特徴とする半導体装置の製造方法。 - 前記導電体材料を埋め込む工程の前に、前記層間絶縁膜上の前記第２絶縁膜をエッチングにより除去する工程と、
前記導電体材料を埋め込む工程の後に、前記層間絶縁膜上の前記メタルハードマスク及び前記導電体材料を研磨により除去する工程と、
を有することを特徴とする請求項１に記載の半導体装置の製造方法。 - 前記層間絶縁膜が、
前記半導体基板上に形成されたエッチングストッパー膜と、
前記エッチングストッパー膜上に形成された前記第１絶縁膜と、
前記第１絶縁膜上に形成されたエッチングマスク膜と
を有することを特徴とする請求項１または請求項２に記載の半導体装置の製造方法。 - 前記層間絶縁膜が、
前記半導体基板上に形成された第１エッチングストッパー膜と、
前記第１エッチングストッパー膜上に形成された前記第１絶縁膜と、
前記第１絶縁膜上に形成された第２エッチングストッパー膜と、
前記第２エッチングストッパー膜上に形成された空孔を有する第３絶縁膜と、
前記第３絶縁膜上に形成されたエッチングマスク膜と
を有することを特徴とする請求項１または請求項２に記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007186973A JP5200436B2 (ja) | 2007-07-18 | 2007-07-18 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007186973A JP5200436B2 (ja) | 2007-07-18 | 2007-07-18 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2009026866A JP2009026866A (ja) | 2009-02-05 |
| JP5200436B2 true JP5200436B2 (ja) | 2013-06-05 |
Family
ID=40398420
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007186973A Expired - Fee Related JP5200436B2 (ja) | 2007-07-18 | 2007-07-18 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5200436B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI490363B (zh) * | 2009-02-06 | 2015-07-01 | Nat Inst For Materials Science | 絕緣膜材料、使用該絕緣膜材料的成膜方法及絕緣膜 |
| EP2823083B1 (en) * | 2012-03-09 | 2023-10-04 | Versum Materials US, LLC | Methods for making silicon containing films on thin film transistor devices |
| JP6665466B2 (ja) | 2015-09-26 | 2020-03-13 | 日亜化学工業株式会社 | 半導体発光素子及びその製造方法 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4538259B2 (ja) * | 2003-04-23 | 2010-09-08 | 東京エレクトロン株式会社 | 層間絶縁膜の表面改質方法及び表面改質装置 |
| JP2005167081A (ja) * | 2003-12-04 | 2005-06-23 | Renesas Technology Corp | 半導体装置およびその製造方法 |
| US7088003B2 (en) * | 2004-02-19 | 2006-08-08 | International Business Machines Corporation | Structures and methods for integration of ultralow-k dielectrics with improved reliability |
| JP2006140373A (ja) * | 2004-11-15 | 2006-06-01 | Nec Electronics Corp | 半導体装置の製造方法 |
| JP4204578B2 (ja) * | 2005-07-29 | 2009-01-07 | 日立化成工業株式会社 | 多孔質膜、物品及び複合材 |
-
2007
- 2007-07-18 JP JP2007186973A patent/JP5200436B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2009026866A (ja) | 2009-02-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100516337B1 (ko) | 반도체 디바이스 및 그 제조 방법 | |
| US7834459B2 (en) | Semiconductor device and semiconductor device manufacturing method | |
| US20070059919A1 (en) | Method of manufacturing semiconductor device | |
| US20060046495A1 (en) | Technique for enhancing the fill capabilities in an electrochemical deposition process by edge rounding of trenches | |
| JP2005072384A (ja) | 電子デバイスの製造方法 | |
| JP2006019480A (ja) | 半導体装置の製造方法 | |
| US9093455B2 (en) | Back-end-of-line (BEOL) interconnect structure | |
| WO2007091574A1 (ja) | 多層配線構造および多層配線の製造方法 | |
| JP4567587B2 (ja) | 半導体装置の製造方法 | |
| KR100519169B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| JP4419025B2 (ja) | 半導体装置の製造方法 | |
| JP5200436B2 (ja) | 半導体装置の製造方法 | |
| JP5823359B2 (ja) | 半導体装置の製造方法 | |
| US8390135B2 (en) | Semiconductor device | |
| JP5047504B2 (ja) | ビアキャッピング保護膜を使用する半導体素子のデュアルダマシン配線の製造方法 | |
| JP4525534B2 (ja) | 半導体装置の製造方法 | |
| KR100691105B1 (ko) | 듀얼 다마신 공정을 이용한 구리 배선 형성 방법 | |
| JP2008263097A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP4160489B2 (ja) | 半導体装置の製造方法 | |
| JP2008010610A (ja) | 半導体装置の製造方法 | |
| JP4383262B2 (ja) | 半導体装置及びその製造方法 | |
| JP2006319116A (ja) | 半導体装置およびその製造方法 | |
| KR100615088B1 (ko) | 이중 다마신 공정을 사용하여 비아콘택 구조체를 형성하는방법 | |
| JP2004253780A (ja) | 半導体装置およびその製造方法 | |
| US8048799B2 (en) | Method for forming copper wiring in semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20081126 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100430 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20110915 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121030 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20121031 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121218 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130115 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130128 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5200436 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160222 Year of fee payment: 3 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |