JP2008205177A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP2008205177A
JP2008205177A JP2007039365A JP2007039365A JP2008205177A JP 2008205177 A JP2008205177 A JP 2008205177A JP 2007039365 A JP2007039365 A JP 2007039365A JP 2007039365 A JP2007039365 A JP 2007039365A JP 2008205177 A JP2008205177 A JP 2008205177A
Authority
JP
Japan
Prior art keywords
film
forming
interlayer insulating
metal
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007039365A
Other languages
English (en)
Inventor
Kenichi Mori
健壹 森
Toshiaki Tsutsumi
聡明 堤
Kazuyoshi Maekawa
和義 前川
Noriaki Amo
則晶 天羽
Kazuyuki Omori
和幸 大森
Original Assignee
Renesas Technology Corp
株式会社ルネサステクノロジ
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Technology Corp, 株式会社ルネサステクノロジ filed Critical Renesas Technology Corp
Priority to JP2007039365A priority Critical patent/JP2008205177A/ja
Publication of JP2008205177A publication Critical patent/JP2008205177A/ja
Pending legal-status Critical Current

Links

Images

Abstract

【課題】ライナー膜やポーラスlow−k膜内に、十分な膜厚を有するバリアメタルを自己形成することを目的とする。
【解決手段】層間絶縁膜10内に下層配線12が形成される。層間絶縁膜10及び下層配線12上にライナー膜20と層間絶縁膜22とが順次形成される。ライナー膜20と層間絶縁膜22内にビア28と上層配線30とが形成される。下層及び上層配線12,30とビア28とは、バリアメタル14,32とCu18,36とを有している。バリアメタル14,32は、Ru膜16A,34Aと、MnOx16B,34Bとが積層されてなる。MnOx16B,34Bは、RuO膜から供給された酸素を用いて自己形成される膜である。
【選択図】図2

Description

本発明は、多層配線を有する半導体装置及びその製造方法に係り、特にMnOxに代表される自己形成するバリアメタルに関するものである。
従来、配線材料として、アルミを主体とした合金材料(例えば、Al−Cu合金等)が用いられていた。近年、配線の低抵抗化を目的として、この合金材料に代わり、銅(Cu)が広く用いられている。Cu配線の形成方法として、従来の配線用金属膜を直接ドライエッチングする配線形成法に代えて、ダマシン(Damascene)法が採用されている。このダマシン法によれば、層間絶縁膜に溝や孔が形成され、これらの溝や孔内に配線材料であるCuが埋め込まれ、その後、余分なCuがCMP法により除去される。これにより、Cuからなる配線やビアを形成することができる。
Cu配線構造では、Cuが層間絶縁膜に拡散することを防止する必要がある。このため、Cu配線の表面部分を全て拡散防止膜(以下「バリア膜」という。)で覆う必要がある。通常、Cu配線の上面を覆うバリア膜としては、絶縁膜系バリア膜(以下「ライナー膜」という。)が用いられる。このライナー膜は、Cu配線上の層間絶縁膜の一部としても用いられる。一方、Cu配線の側壁・底部を覆うバリア膜としては、金属系バリア膜(以下「バリアメタル」という。)が用いられる。バリアメタルは、上記の溝やホール内壁に成膜される。よって、バリアメタルは、配線材料の一部として用いられる。
ところで、バリアメタルとして、Ta膜,TaN膜又はその積層膜が知られている。かかるTa系バリアメタルの比抵抗は、Cuの比抵抗に比べて著しく高い。このため、Ta系バリアメタルを採用する場合には、バリアメタル上に、Cuメッキ用のCuからなるシード膜(以下「Cuシード膜」という。)が成膜される。さらに、配線の微細化が進んでも配線抵抗を一定に保つためには、高抵抗のTa系バリアメタルを薄膜化していく必要がある。実際、65nmまたは45nmノードのような先端デバイス用のCu配線を開発する際、配線の信頼性を確保しつつもバリアメタルを薄膜化することが重要な課題となっている。
バリアメタルの薄膜化に関して、従来のスパッタ法を改良して膜厚及び段差被覆性の制御性を高めた技術を用いることが検討されている。このほか、ALD(Atomic Layer Deposition)法やCVD(Chemical Vapor Deposition)法を用いることが検討されている。
更に、最近ではCuMn合金を用いてMnOxバリアメタルを自己形成する方法が提案されている(例えば、非特許文献1参照。)。この方法は、Cu中のMnの拡散速度と反応性の差異を利用したものである。この方法によれば、Cu中を拡散したMnが酸化膜と反応することにより、MnOxが形成される。このため、Ta系バリアメタルの形成工程が不要となり、バリアメタルの薄膜化が可能となる。
しかし、ライナー膜は層間絶縁膜に比べて酸素含有量が少ない。このため、ライナー膜との接触部では、上記方法によりMnOxを自己形成することが難しい。
さらに、層間絶縁膜としてポーラスlow−k膜を用いた場合には、該ポーラスlow−k膜との接触部ではMnOxが形成されにくく、MnOxの厚さが不十分となってしまう可能性がある。そうすると、ポーラスlow−k中にCuやMnが拡散してしまい、配線間の絶縁が不十分となってしまうという問題があった。
本発明は、上述のような課題を解決するためになされたもので、ライナー膜やポーラスlow−k膜内に、十分な膜厚を有するバリアメタルを自己形成することを目的とする。
本発明に係る半導体装置は、多層配線を有する半導体装置であって、
基板上に形成された第1層間絶縁膜と、
前記第1層間絶縁膜内に形成された下層配線と、
前記第1層間絶縁膜上に形成され、前記第1の層間絶縁膜より酸素含有量の少ない絶縁膜からなるライナー膜と、
前記ライナー膜上に形成された第2層間絶縁膜と、
前記ライナー膜及び前記第2層間絶縁膜内に形成され、前記下層配線に接続されたビアと、
前記第2層間絶縁膜内に形成され、前記ビアに接続された上層配線とを備え、
前記下層配線、前記ビア及び前記上層配線は、バリアメタルとCuを有し、
前記バリアメタルは、第1金属からなる金属膜又はその酸化膜と、第2金属の酸化膜であり、前記第1金属の酸化膜から供給された酸素を用いて自己形成された第2金属酸化膜とが積層されてなることを特徴とするものである。
本発明は、以上説明したように、ライナー膜及び第2層間絶縁膜内に形成されたビア内に形成されたバリアメタルは、第1金属からなる金属膜と、第2金属酸化膜とが積層されたものである。この第2金属酸化膜は、第1金属の酸化膜から供給された酸素を用いて自己形成されたものである。よって、ライナー膜内に、十分な膜厚を有するバリアメタルを自己形成することができる。
また、第2層間絶縁膜としてポーラスlow−k膜を用いた場合でも、第1の金属酸化膜を形成した際、連続膜として形成されるため空孔の影響が抑えられる。これにより、ポーラスlow−k膜部に十分な膜厚を有するバリアメタルを自己形成することができる。
従って、本発明によれば、層間絶縁膜へのCuの拡散を防ぐことができ、配線間の絶縁を十分に得ることができる。
以下、図面を参照して本発明の実施の形態について説明する。図中、同一または相当する部分には同一の符号を付してその説明を簡略化ないし省略することがある。
図1は、本発明が適用される半導体装置の概略断面図である。
図1に示すように、基板1には、絶縁膜(例えば、シリコン酸化膜)からなる素子分離2が形成されている。この素子分離2により区画された基板1の活性領域には、LDD(Lightly Doped Drain)構造を有するMISFET4が形成されている。このMISFET4を覆うように層間絶縁膜6が形成されている。層間絶縁膜6は、例えば、USG、PSGやBPSG等である。層間絶縁膜6内には、MISFET4の不純物拡散層(ソース/ドレイン領域)5と連通するタングステンプラグ8が形成されている。
図1において破線Lで囲んで示すように、プラグ8上には多層配線が形成されている。以下、本発明による半導体装置の要部である多層配線及びその製造方法について詳細に説明する。
実施の形態1.
図2は、本実施の形態1の半導体装置を示す要部断面図である。図2に示すように、層間絶縁膜6上に形成された層間絶縁膜10内に、溝(トレンチ)11が形成されている。層間絶縁膜10は、例えば、SiO膜、SiOC膜、MSQ膜、HSQ膜等である(後述する層間絶縁膜22も同様)。溝11内には、下層配線12が形成されている。この下層配線12は、上記タングステンプラグ8に接続されている。下層配線12は、積層構造を有するバリアメタル14と、Cu18とによって構成されている。バリアメタル14は、溝11内壁からCu18に向かって、ルテニウム膜(以下「Ru膜」という。)16AとMnOx膜16Bとが、この順番で積層されてなる。ここで、xは、ゼロよりも大きい値である(以下同様)。詳細は後述するが、MnOx膜16Bは、MnCuを用いて自己形成されるバリア膜である。
下層配線12及び層間絶縁膜10の上には、層間絶縁膜より酸素含有量の少ないライナー膜20が形成されている。ライナー膜20は、例えば、SiNやSiC等である。ライナー膜20の膜厚は、例えば、5〜100nmである。このライナー膜20は、Cu18上面を覆うバリア膜として機能すると共に、後述の層間絶縁膜22と共に層間絶縁膜としても機能する。ライナー膜20上には、層間絶縁膜22が形成されている。層間絶縁膜22の膜厚は、例えば、100〜600nmである。
ライナー膜20及び層間絶縁膜22下層部には、孔(ビアホール)24が形成されている。また、層間絶縁膜22上層部には、孔24と連通する溝(トレンチ)26が形成されている。孔24内には、ビア28が形成されている。溝26内には、ビア28に接続された上層配線30が形成されている。
かかるビア28及び上層配線30は、下層配線12と同様に、積層構造を有するバリアメタル32と、Cu36とによって構成されている。バリアメタル32は、バリアメタル16と同様に、孔24及び溝26の内壁からCu36に向かって、Ru膜34Aと、MnOx膜34Bとが、この順番で積層されてなる。Ru膜34の膜厚は、例えば、0.5〜30nmであり、MnOx膜34Bの膜厚は、例えば、0.5〜10nmである。
次に、上記半導体装置の製造方法について説明する。
図3及び図4は、本実施の形態1による半導体装置の製造方法を説明するための工程断面図である。
先ず、図1に示すように、公知のSTI(shallow trench isolation)法により、基板1に素子分離2を形成する。次に、公知の手法により、基板1の活性領域に、LDD構造を有するMISFET4を形成する。そして、このMISFET4を覆う層間絶縁膜6をCVD法により形成する。続いて、この層間絶縁膜6内に、不純物拡散層5と接続するタングステンプラグ8を形成する。
次に、層間絶縁膜6及びタングステンプラグ8上に、CVD法により層間絶縁膜10を形成する。そして、図3(A)に示すように、リソグラフィ技術及びドライエッチングにより溝11を形成する。その後、基板に付着した水分や大気成分を取り除く処理(以下「脱ガス処理」という。)を行う。この脱ガス処理は、圧力10-5Torr以下の真空中で、温度150〜350℃に基板を加熱することにより実行される。
そして、この溝11内に、Ru膜16AとMnOx膜16Bとが積層されてなるバリアメタル14と、Cu18からなる下層配線12を形成する。ここで、MnOx膜16Bは、後述するMnOx膜34Bと同様に、自己形成される。
次に、図3(B)に示すように、層間絶縁膜10及び下層配線12上に、ライナー膜20を形成する。続いて、ライナー膜20上に層間絶縁膜22を形成する。層間絶縁膜22の形成条件として、例えば、ガス:ジメトキシジメチルシラン(DMDMOS),He;RF:1500W;圧力:400〜500Pa;ウェハ温度:300〜500℃を用いることができる(他の層間絶縁膜も同様)。
次に、リソグラフィ技術及びドライエッチングにより、層間絶縁膜22及びライナー膜20内に下層配線12上面に達する孔24を形成する。さらに、リソグラフィ技術及びドライエッチングにより、層間絶縁膜22の上層部に溝26を形成する。かかる孔24及び溝26のドライエッチング条件として、例えば、ガス系:C4F8,Ar,CHF3,CF4,N2;RF:100〜3000W;圧力:3〜10Pa;ウェハ温度:0〜30℃を用いることができる。
次に、上記脱ガス処理を実行する。また、必要に応じて、孔24底部に露出する下層配線14のCu18表面に形成された自然酸化膜を除去するために、プリクリーン処理を実行する。このプリクリーン処理は、水素ガス雰囲気もしくは水素ガスと不活性ガスの混合ガス雰囲気での、温度250〜350℃、時間30〜90secのアニール処理である。また、このアニール処理に代えて、水素ガス雰囲気もしくは水素ガスと不活性ガスの混合ガス雰囲気で時間10〜90secのプラズマ処理を、プリクリーン処理とすることもできる。
次に、図3(C)に示すように、Ar雰囲気下でRuOターゲットを用いたPVD法により、孔24及び溝26の内部を含む基板全面に、例えば、0.5〜30nmの膜厚でRuO膜33Aを形成する。そして、RuO膜33A上に、Ar雰囲気下でCuMnターゲットを用いたPVD法により、例えば、5〜100nmの膜厚でCuMnシード膜33Bを形成する。
その後、図4(A)に示すように、孔24及び溝26内に、メッキ法によりCu36を埋め込む。そして、適切に調整された雰囲気下で熱処理を実行する。この熱処理の条件は、例えば、酸素濃度:0〜50%、温度:100〜400℃である。この熱処理により、CuMnシード膜33B中を拡散したMnが、RuO膜に含まれる酸素や熱処理雰囲気中に含まれる酸素と反応する。この反応により、Cu36を覆うMnOx膜34Bが自己形成される。また、この反応によりRuO膜33Aに含まれる酸素が消費され、RuO膜33AはRu膜34Aとなる。ここで、ライナー膜20部に形成されたRuO膜33Aから十分な酸素が供給される。従って、ライナー膜20部においても、十分な厚さを有するMnOx膜34Bが形成される。続いて、CMP法により、層間絶縁膜22上の不要なCu36及びバリアメタル32を除去する。これにより、図2に示すように、孔24内にビア28が形成されるとともに、溝26内に上層配線30が形成される。
以上説明したように、本実施の形態1では、配線14,30及びビア28のバリアメタル16,32が、Ru膜34A/MnOx膜34Bからなる積層膜により構成される。このMnOx膜34Aは、CuMnシード膜33B中を拡散するMnが、RuO膜33Aから供給される酸素と反応することにより、自己形成される。酸素供給源であるRuO2膜33Aは、層間絶縁膜より酸素含有量の少ないライナー膜20内にも形成されている。よって、ライナー膜20内にもMnOx膜34Aを十分な膜厚で形成することができる。従って、層間絶縁膜22へのCuやMnの拡散を防止することができ、配線間の絶縁を十分に得ることができる。
[比較例]
次に、本実施の形態1に対する第1比較例について説明する。本第1比較例は、一般的な自己形成バリア膜が適用される半導体装置の製造方法である。図5〜図7は、本実施の形態1に対する第1比較例による半導体装置の製造方法を説明するための工程断面図である。
先ず、図5(A)に示すように、層間絶縁膜10内に溝11を形成する。この溝11内に、バリアメタルとしてのMnOx膜60と、Cu18からなる下層配線を形成する。ここで、MnOx膜60は、後述するMnOx膜62と同様に、自己形成される。その後、実施の形態1と同様の方法により、層間絶縁膜より酸素含有量の少ないライナー膜20を形成し、このライナー膜20上に層間絶縁膜22を形成する。そして、ライナー膜20及び層間絶縁膜22下層内に孔24を形成し、層間絶縁膜22上層内に溝26を形成する。
次に、図5(B)に示すように、Ar雰囲気下でCuMnターゲットを用いたPVD法により、孔24及び溝26の内部を含む基板全面に、CuMnシード膜61を形成する。そして、図6(A)に示すように、孔24及び溝26内に、メッキ法によりCu36を埋め込む。その後、適切に調整された雰囲気下で熱処理を実行する。この熱処理により、CuMnシード膜61を拡散したMnが、層間絶縁膜22内に含まれる酸素や熱処理雰囲気中に含まれる酸素と反応する。この反応により、図6(B)に示すように、Cu36を覆うMnOx膜62が自己形成される。その後、CMP法により、層間絶縁膜22上の不要なMnOx膜62及びCu36を除去する。これにより、図7に示すような半導体装置が得られる。
ここで、ライナー膜20は層間絶縁膜より酸素含有量の少ない絶縁膜であるため、ライナー膜20内においてはMnに対して酸素が十分に供給されない。よって、本比較例によれば、図6(B)及び図7において丸印で囲んで示すように、ライナー膜20内でMnOx膜62を十分な膜厚で形成することができない。その結果、ライナー膜20と層間絶縁膜22との界面近傍において、CuやMnが層間絶縁膜22内に拡散してしまう可能性がある。
図8は、本実施の形態1に対する第2比較例による半導体装置を示す図である。本第2比較例では、上記第1比較例の層間絶縁膜10,22に代えて、ポア(空孔)13,23を有する低誘電率膜(いわゆる「ポーラスlow−k膜」)である層間絶縁膜10A,22Aが用いられている。本第2比較例においても、このポア13,23の影響により、MnOx62を十分な膜厚で形成することができなくなる。その結果、CuやMnが層間絶縁膜10A,22A内に拡散してしまう可能性がある。
[変形例]
(第1変形例)
図9は、本実施の形態1の第1変形例による半導体装置を示す要部断面図である。本第1変形例では、上記第2比較例と同様に、層間絶縁膜10,22に代えて、ポア(空孔)13,23を有するポーラスlow−k膜である層間絶縁膜10A,22Aが用いられている。層間絶縁膜10A,22Aとしては、例えば、ポーラスHSQやポーラスMSQを用いることができる。
本第1変形例によれば、Ru膜16A,34Aは溝、孔内壁に連続膜で形成されるため、ポア13,23の影響が抑えられる。よって、ポア13,23を有する層間絶縁膜10A,22Aを用いた場合であっても、十分な膜厚を有するMnOx16B、34Bを形成することができる。さらに、上記実施の形態1と同様に、ライナー膜20内においても、図示しないRuO膜から十分な量の酸素が供給される。よって、ライナー膜20内においても、十分な膜厚を有するMnOx34Bを形成することができる。
(第2変形例)
また、本実施の形態1では、多層配線のデュアルダマシン法が用いられている。しかし、本発明は、シングルダマシン法を用いる場合にも適用することができる(後述する実施の形態2,3及び変形例についても同様)。
図10は、本実施の形態1の第2変形例による半導体装置を示す要部断面図である。図10に示す半導体装置は、図2に示す半導体装置と同様に、層間絶縁膜10内に形成された下層配線12を有している。この下層配線12及び層間絶縁膜10の上には、ライナー膜20が形成されている。ライナー膜20上には、上記層間絶縁膜22よりも膜厚が薄い層間絶縁膜40が形成されている。このライナー膜20及び層間絶縁膜40には、下層配線12と接続する孔41が形成されている。この孔41内には、ビア28が形成されている。このビア28は、下層配線12と同様に、Ru膜16AとMnOx膜16Bとからなるバリアメタル44と、Cu48とを有している。
さらに、ビア28及び層間絶縁膜40の上には、層間絶縁膜50が形成されている。この層間絶縁膜50には、溝51が形成されている。この溝51内には、上層配線30が形成されている。この上層配線30は、下層配線12及びビア28と同様に、Ru膜56AとMnOx膜56Bとからなるバリアメタル54と、Cu58とを有している。
次に、上記半導体装置の製造方法について説明する。
図11及び図12は、図10に示した半導体装置の製造方法を説明するための工程断面図である。
先ず、上記実施の形態1と同様に、図3(A)に示す工程まで実行する。すなわち、層間絶縁膜10内に溝11を形成し、その溝11内に下層配線12を形成する。
次に、図11(A)に示すように、層間絶縁膜10及び下層配線12上に、ライナー膜20を形成する。続いて、ライナー膜20上に層間絶縁膜40を形成する。そして、リソグラフィ技術及びドライエッチングにより、層間絶縁膜40内に下層配線12上面に達する孔41を形成する。その後、上記脱ガス処理を実行する。また、必要に応じて、プリクリーン処理を実行する。
次に、図11(B)に示すように、上記実施の形態1と同様の方法により、孔41の内部を含む基板全面にRuO膜43Aを形成した後、CuMnシード膜43Bを形成する。そして、孔41内にメッキ法によりCu48を埋め込む。その後、適切に調整された雰囲気下で熱処理を実行する。この熱処理により、CuMnシード膜43B中を拡散したMnが、RuO膜43Aに含まれる酸素や熱処理雰囲気中に含まれる酸素と反応する。この反応により、図11(C)に示すように、MnOx膜46Bが自己形成されると共に、上記RuO膜43AはRu膜46Aとなる。その後、CMP法により、層間絶縁膜40上の不要なCu48及びバリアメタル44を除去する。これにより、孔41内にビア28が形成される(図12(A)参照)。
次に、図12(A)に示すように、層間絶縁膜44及びビア28上に、層間絶縁膜50を形成する。そして、リソグラフィ技術及びドライエッチングにより、層間絶縁膜50内にビア28上面に達する溝51を形成する。その後、上記脱ガス処理を実行する。また、必要に応じて、プリクリーン処理を実行する。次に、上記ビア28と同様の方法により、溝51の内部を含む基板全面にRuO膜53Aを形成した後、CuMnシード膜53Bを形成する。そして、溝51内にメッキ法によりCu58を埋め込む。
その後、適切に調整された雰囲気下で熱処理を実行する。この熱処理により、CuMnシード膜53B中を拡散したMnが、RuO膜53Aに含まれる酸素や熱処理雰囲気中に含まれる酸素と反応する。この反応により、図12(B)に示すように、MnOx膜56Bが自己形成されると共に、上記RuO膜53AはRu膜56Aとなる。その後、CMP法により、層間絶縁膜50上の不要なCu58及びバリアメタル54を除去する。これにより、図10に示すように、溝51内に上層配線30が形成される。
また、上記実施の形態1及び変形例では、溝又は孔内に、Mnに対して酸素を供給する膜としてRuO膜を形成しているが、酸素を供給可能な膜であれば、他の酸素を含む膜を用いることができる。例えば、TiO膜を用いることができる。
また、上記実施の形態1及び変形例では、MnOxを自己形成しているが、RuO膜から供給される酸素と反応する金属を含み、Cuに対するバリア性を十分に得られる膜であれば、他の膜を用いることができる。例えば、TiOx,AlOx,MgOx等を用いることができる。
また、上記実施の形態1及び変形例では、CMPの前に熱処理を実行しているが、CMPの後に熱処理を実行してよい。この場合、CMPの前に熱処理を実行する場合に比して、CuMnバリア膜中のMn濃度や熱処理条件等を適宜変更してもよい。
また、上記実施の形態1及び変形例では、PVD法によりRuO膜を形成しているが、CVD法により形成してもよい。
また、上記実施の形態1及び変形例では、RuOを直接成膜しているが、PVD或いはCVD法等でRu膜を成膜した後、酸化処理によりRuOを形成しても構わない。
また、上記実施の形態1及び変形例では、RuO膜(33A)の酸素が全て消費されてRu膜(34A)となっているが、少量の酸素を含むRuO膜であってもよい。
実施の形態2.
次に、本発明の実施の形態2について説明する。
図13は、本実施の形態2の半導体装置を示す要部断面図である。図13の半導体装置は、上記実施の形態1の半導体装置とビア底部の構造が相違している。以下、この相違点を中心に説明する。
上記実施の形態1の半導体装置では、孔24底部(すなわち、ビア28底部)にも、バリアメタル32が形成されている。
一方、本実施の形態2では、図13に示すように、孔24底部にバリアメタル32が形成されておらず、該孔24底部にCu36が埋め込まれている。これにより、上記実施の形態1に比して、ビア抵抗をさらに低抵抗化することができる。
次に、上記半導体装置の製造方法について説明する。
図14及び図15は、本実施の形態2による半導体装置の製造方法を説明するための工程断面図である。
先ず、図3(B)に示す工程まで実行する。すなわち、上記実施の形態1と同様の方法により、孔24及び溝26を形成する。そして、Ar雰囲気下でRuOターゲットを用いたPVD法により、孔24及び溝26の内部を含む基板全面に、RuO膜33Aを形成する。
次に、例えば、スパッタエッチングのような異方性エッチングにより、孔24底部に形成されたRuO膜33Aを除去する。この実施の形態2では、いわゆるパンチスルー技術により、孔24底部に形成されたRuO膜33Aが除去する方法を用いる。このスパッタエッチングは、RuO膜33Aの形成を行ったチャンバにおいて連続して行われる。ここで、孔24側壁及び溝26側壁に形成されたRuO膜33Aのエッチングレートに比して、孔24底部、溝26底部及び層間絶縁膜22上に形成されたRuO膜33Aのエッチングレートが高くなるようなエッチング条件が適用される。スパッタエッチングの条件は、例えば、ターゲットDCパワー:500W、RFコイルパワー:1200W、基板バイアスパワー:400Wを適用することができる。これにより、孔24底部に形成されたRuO膜33Aが選択的に除去されるため、図14に示すような構造が得られる。さらに、このスパッタエッチングにより、孔24の直下に形成されたCu18の一部も除去されることで、孔25が形成される。Cu18の除去深さdは、例えば、10nm〜50nmである。
なお、パンチスルー技術によるエッチングの際、エッチング成分と成膜成分の比率を調整して、孔24底部をエッチングしつつ、その他の部分にはRuO膜33Aを形成するようにしてもよい。
上記スパッタエッチングの後、図15(A)に示すように、RuO膜33A上及び孔25内に、Ar雰囲気下でCuMnターゲットを用いたPVD法により、CuMnシード膜33Bを形成する。孔c25内、孔24内および溝26内にメッキCu36を形成する。
その後、上記実施の形態1と同様に、適切に調整された雰囲気下で熱処理を実行する。この熱処理により、CuMnシード膜33B中を拡散したMnが、RuO膜に含まれる酸素や熱処理雰囲気中に含まれる酸素と反応する。この反応により、Cu36を覆うMnOx膜34Bが自己形成される。また、この反応によりRuO膜33Aに含まれる酸素が消費され、RuO膜33AはRu膜34Aとなる。ここで、孔24底部にはRuO膜33Aが存在しないため、孔24底部にはMnOx膜34Bが形成されない。また、上記実施の形態1と同様に、ライナー膜20内に形成されたRuO膜33Aから十分な酸素が供給される。従って、ライナー膜20内においても、十分な厚さを有するMnOx膜34Bが形成される。
続いて、CMP法により、層間絶縁膜22上の不要なCu36及びバリアメタル32を除去する。これにより、図13に示すように、孔24内にビア28Aが形成されるとともに、溝26内に上層配線30が形成される。
以上説明したように、本実施の形態2では、孔24底部のバリアメタル32が除去され、その除去部分にCu36が埋め込まれている。これにより、上記実施の形態1で得られる効果に加えて、ビア28Aの抵抗をさらに低抵抗化することができる。
ところで、本実施の形態2では、スパッタエッチングをPVD装置のチャンバにおいて実行しているが、エッチング装置のチャンバにおいて実行することもできる。
[変形例]
図16は、本実施の形態2の変形例による半導体装置を示す要部断面図である。本変形例では、上記実施の形態1の第1変形例と同様に、層間絶縁膜10,22に代えて、ポア(空孔)13,23を有する層間絶縁膜10A,22Aが用いられている。
本変形例によれば、Ru膜16A,34Aとなる前のRuO膜によりポア13,23の影響が抑えられる。よって、ポア13,23を有する層間絶縁膜10A,22Aを用いた場合であっても、十分な膜厚を有するMnOx16B、34Bを形成することができる。
実施の形態3.
次に、本発明の実施の形態3について説明する。
図17は、本実施の形態3の半導体装置を示す要部断面図である。図17の半導体装置は、上記実施の形態1の半導体装置とバリアメタルが相違している。以下、この相違点を中心に説明する。
上記実施の形態1におけるバリアメタル14,32は、Cu18,36に向かって、Ru膜16A,34AとMnOx膜16B,34Bとがこの順番で積層されてなる。
一方、本実施の形態3では、図17に示すように、層間絶縁膜10内に形成された溝11内に、バリアメタル14AとCuシード膜17とCu18とによって構成される下層配線12Bが形成されている。バリアメタル14Aは、溝11内壁からCu18に向かって、MnOx膜16BとRu膜16Aとが、この順番で積層されてなる。
また、ライナー膜20及び層間絶縁膜22下層部には、孔24が形成されている。この孔24内には、ビア28Bが形成されている。また、層間絶縁膜22上層部には、孔24と連通する溝26が形成されている。溝26内には、ビア28Bに接続された上層配線30Bが形成されている。
かかるビア28B及び上層配線30Bは、下層配線12Bと同様に、積層構造を有するバリアメタル32Aと、Cu36とによって構成されている。バリアメタル32Aは、バリアメタル14Aと同様に、孔24及び溝26の内壁からCu36に向かって、MnOx膜34BとRu膜34Aとが、この順番で積層されてなる。
このように、本実施の形態3におけるバリアメタル構成膜の積層順は、上記実施の形態1における積層順と逆になっている。
次に、上記半導体装置の製造方法について説明する。
図18及び図19は、本実施の形態3による半導体装置の製造方法を説明するための工程断面図である。
先ず、上記実施の形態1と同様の方法により、層間絶縁膜10内に溝11を形成する。そして、脱ガス処理を実行する。その後、この溝11内に、MnOx膜16BとRu膜16Aとが積層されてなるバリアメタル14Aと、Cuシード膜17と、メッキCu18からなる下層配線12Bを形成する。ここで、MnOx膜16Bは、後述するMnOx膜34Bと同様に、自己形成される。
次に、上記実施の形態1と同様の方法により、ライナー膜20と層間絶縁膜22とを順次形成した後、孔24と溝26とを形成する。続いて、Ar雰囲気下でMnターゲットを用いたPVD法により、孔24及び溝26の内部を含む基板全面に、例えば、0.5〜50nmの膜厚でMn膜33Cを形成する。その後、Ar雰囲気下でRuOターゲットを用いたPVD法により、Mn膜33C上に、RuO膜33Aを形成する。さらに、Ar雰囲気下でCuターゲットを用いたPVD法により、RuO膜33A上に、Cuシード膜35を形成する。ここで、RuO膜33Aは、Cuに対して良好な濡れ性を有しているため、Cuシード膜35を均一に形成することができる。これにより、図18(A)に示す構造が得られる。
次に、図18(B)に示すように、孔24及び溝26内に、メッキ法によりCu36を埋め込む。ここで、上記のようにCuシード膜35が均一に形成されているため、Cu36の良好な埋め込み特性が得られる。そして、適切に調整された雰囲気下で熱処理を実行する。この熱処理により、Mn膜33CがRuO膜33A中の酸素と反応することで、図19に示すように、MnOx34Bが形成される。これと同時に、Mn膜33CからCu36に拡散したMnが、熱処理雰囲気中の酸素と反応することで、Cu36表面にMnOx34Bが形成される。また、この反応により、RuO膜33Aに含まれる酸素が消費され、RuO膜33AはRu膜34Aとなる。ここで、ライナー膜20内に形成されたMn膜33Cに対して、ライナー膜20内に形成されたRuO膜33Aから十分な量の酸素が供給される。従って、ライナー膜20内においても、十分な厚さを有するMnOx膜34Bが形成される。
続いて、CMP法により、層間絶縁膜22上の不要なCu36及びバリアメタル32を除去する。これにより、図17に示すように、孔24内にビア28Bが形成されるとともに、溝26内に上層配線30Bが形成される。
以上説明したように、本実施の形態3では、配線14,30及びビア28のバリアメタル16,32が、MnOx膜34BとRu膜34Aからなる積層膜により構成される。このMnOx膜34Aは、Mn膜33Cが、RuO膜33Aから供給される酸素と反応することにより、自己形成される。酸素供給源であるRuO膜33Aは、酸素を含有しないライナー膜20内にも形成されている。よって、ライナー膜20内にもMnOx膜34Aを十分な膜厚で形成することができる。
[変形例]
(第1変形例)
図20は、本実施の形態3の第1変形例による半導体装置を示す要部断面図である。本第1変形例では、図20に示すように、シードCu膜が省略されている。この場合、RuO膜33A上に、直接メッキCu36が形成される。これにより、半導体装置の製造工程数を減らすことができ、製造コストを抑えることができる。
(第2変形例)
図21は、本実施の形態3の第2変形例による半導体装置を示す要部断面図である。本第2変形例では、上記実施の形態1の第1変形例と同様に、層間絶縁膜10,22に代えて、ポア(空孔)13,23を有する層間絶縁膜10A,22Aが用いられている。
本第2変形例によれば、MnOx膜となる前のMn膜によりポア13,23の影響が抑えられる。よって、ポア13,23を有する層間絶縁膜10A,22Aを用いた場合であっても、十分な膜厚を有するMnOx16B、34Bを形成することができる。
(第3変形例)
図22は、本実施の形態3の第3変形例による半導体装置を示す要部断面図である。本第3変形例では、上記実施の形態2と同様に、孔24底部にバリアメタル32Aが形成されておらず、該孔24底部にCu36が埋め込まれている。この場合、RuO膜33Aを形成した後、上記の異方性エッチングにより、孔24底部のMn膜33C及びRuO膜33Aが除去される。これにより、上記実施の形態3に比して、ビア抵抗(ひいては配線抵抗)をさらに低抵抗化することができる。
本発明が適用される半導体装置の概略断面図である。 本発明の実施の形態1の半導体装置を示す要部断面図である。 本発明の実施の形態1による半導体装置の製造方法を説明するための工程断面図である(その1)。 本発明の実施の形態1による半導体装置の製造方法を説明するための工程断面図である(その2)。 本発明の実施の形態1に対する第1比較例による半導体装置の製造方法を説明するための工程断面図である(その1)。 本発明の実施の形態1に対する第1比較例による半導体装置の製造方法を説明するための工程断面図である(その2)。 本発明の実施の形態1に対する第1比較例による半導体装置の製造方法を説明するための工程断面図である(その3)。 本発明の実施の形態1に対する第2比較例による半導体装置を示す図である。 本発明の実施の形態1の第1変形例による半導体装置を示す要部断面図である。 本発明の実施の形態1の第2変形例による半導体装置を示す要部断面図である。 図10に示した半導体装置の製造方法を説明するための工程断面図である(その1)。 図10に示した半導体装置の製造方法を説明するための工程断面図である(その2)。 本発明の実施の形態2の半導体装置を示す要部断面図である。 本発明の実施の形態2による半導体装置の製造方法を説明するための工程断面図である(その1)。 本発明の実施の形態2による半導体装置の製造方法を説明するための工程断面図である(その2)。 本発明の実施の形態2の変形例による半導体装置を示す要部断面図である。 本発明の実施の形態3の半導体装置を示す要部断面図である。 本発明の実施の形態3による半導体装置の製造方法を説明するための工程断面図である(その1)。 本発明の実施の形態3による半導体装置の製造方法を説明するための工程断面図である(その2)。 本発明の実施の形態3の第1変形例による半導体装置を示す要部断面図である。 本発明の実施の形態3の第2変形例による半導体装置を示す要部断面図である。 本発明の実施の形態3の第3変形例による半導体装置を示す要部断面図である。
符号の説明
10,22,40,50 層間絶縁膜、 10A,22A ポーラスlow−k膜、 11,26 溝、 12,12A12B,12C 下層配線、 13,23 ポア、 14,32,32A,44,54 バリアメタル、 16A,34A,46A,56A Ru膜、 16B,34B,46B,56B MnOx膜、 18,36,48,58 Cu、 20 ライナー膜、 24 孔、 25 孔、28,28A,28B,28C,28D ビア、 30,30A,30B 上層配線、 33A,43A RuO膜、 33B,43B CuMnシード膜、 33C Mn膜、 35 Cuシード膜。

Claims (9)

  1. 多層配線を有する半導体装置であって、
    基板上に形成された第1層間絶縁膜と、
    前記第1層間絶縁膜内に形成された下層配線と、
    前記第1層間絶縁膜上に形成され、前記第1の層間絶縁膜より酸素含有量の少ない絶縁膜からなるライナー膜と、
    前記ライナー膜上に形成された第2層間絶縁膜と、
    前記ライナー膜及び前記第2層間絶縁膜内に形成され、前記下層配線に接続されたビアと、
    前記第2層間絶縁膜内に形成され、前記ビアに接続された上層配線とを備え、
    前記下層配線、前記ビア及び前記上層配線は、バリアメタルとCuを有し、
    前記バリアメタルは、第1金属からなる金属膜又はその酸化膜と、第2金属の酸化膜であり、前記第1金属の酸化膜から供給された酸素を用いて自己形成された第2金属酸化膜とが積層されてなることを特徴とする半導体装置。
  2. 多層配線を有する半導体装置であって、
    基板上に形成された第1層間絶縁膜と、
    前記第1層間絶縁膜内に形成された下層配線と、
    前記第1層間絶縁膜上に形成され、前記第1の層間絶縁膜より酸素含有量の少ない絶縁膜からなるライナー膜と、
    前記ライナー膜上に形成された第2層間絶縁膜と、
    前記ライナー膜及び前記第2層間絶縁膜内に形成され、前記下層配線に接続されたビアと、
    前記第2層間絶縁膜上に形成された第3層間絶縁膜と、
    前記第3層間絶縁膜内に形成され、前記ビアに接続された上層配線とを備え、
    前記下層配線、前記ビア及び前記上層配線は、バリアメタルとCuを有し、
    前記バリアメタルは、第1金属からなる金属膜又はその酸化膜と、第2金属の酸化膜であり、前記第1金属の酸化膜から供給された酸素を用いて自己形成された第2金属酸化膜とが積層されてなることを特徴とする半導体装置。
  3. 請求項1又は2に記載の半導体装置において、
    前記ビアの底部に孔が形成され、該孔内に前記Cuが埋め込まれていることを特徴とする半導体装置。
  4. 多層配線を有する半導体装置の製造方法であって、
    第1層間絶縁膜を形成する工程と、
    前記第1層間絶縁膜内に第1溝を形成する工程と、
    前記第1溝内に下層配線を形成する工程と、
    前記下層配線及び前記第1層間絶縁膜上に、前記第1の層間絶縁膜より酸素含有量の少ない絶縁膜からなるライナー膜を形成する工程と、
    前記ライナー膜上に第2層間絶縁膜を形成する工程と、
    前記ライナー膜及び第2層間絶縁膜内に前記下層配線と連通する孔を形成する工程と、
    前記第2層間絶縁膜内に前記孔と連通する第2溝を形成する工程と、
    前記孔内にビアを形成すると共に、前記第2溝内に上層配線を形成する工程とを含み、
    前記下層配線を形成する工程及び前記ビア及び上層配線を形成する工程は、バリアメタルを形成する工程と、メッキ法によりCuを埋め込む工程と、CMP法により不要なバリアメタルとCuを除去する工程とを有し、
    前記バリアメタルを形成する工程は、
    前記第1溝内または前記孔及び第2溝内に、第1金属の酸化膜である第1金属酸化膜を形成する工程と、
    前記第1金属酸化膜上に、酸化膜がCuに対してバリア性を有する第2金属を含む金属膜を形成する工程と、
    熱処理により、前記金属膜内を拡散する第2金属と、前記第1金属酸化膜から供給される酸素とを反応させる工程であって、この反応により前記第1溝内または前記孔及び第2溝内に、前記第2金属の酸化膜である第2金属酸化膜を自己形成する工程とを有することを特徴とする半導体装置の製造方法。
  5. 多層配線を有する半導体装置の製造方法であって、
    第1層間絶縁膜を形成する工程と、
    前記第1層間絶縁膜内に第1溝を形成する工程と、
    前記第1溝内に下層配線を形成する工程と、
    前記下層配線及び前記第1層間絶縁膜上に、前記第1の層間絶縁膜より酸素含有量の少ない絶縁膜からなるライナー膜を形成する工程と、
    前記ライナー膜上に第2層間絶縁膜を形成する工程と、
    前記ライナー膜及び第2層間絶縁膜内に前記下層配線と連通する孔を形成する工程と、
    前記孔内にビアを形成する工程と、
    前記ビア及び前記第2層間絶縁膜上に、第3層間絶縁膜を形成する工程と、
    前記第3層間絶縁膜内に前記ビアと連通する第2溝を形成する工程と、
    前記第2溝内に上層配線を形成する工程とを含み、
    前記下層配線を形成する工程、前記ビアを形成する工程及び前記上層配線を形成する工程は、バリアメタルを形成する工程と、メッキ法によりCuを埋め込む工程と、CMP法により不要なバリアメタルとCuを除去する工程とを有し、
    前記バリアメタルを形成する工程は、
    前記第1溝内、前記孔内または前記第2溝内に、第1金属の酸化膜である第1金属酸化膜を形成する工程と、
    前記第1金属酸化膜上に、酸化膜がCuに対してバリア性を有する第2金属を含む金属膜を形成する工程と、
    熱処理により、前記金属膜内を拡散する第2金属と、前記第1金属酸化膜から供給される酸素とを反応させる工程であって、この反応により前記第1溝内、前記孔内または前記第2溝内に、前記第2金属の酸化膜である第2金属酸化膜を自己形成する工程とを有することを特徴とする半導体装置の製造方法。
  6. 多層配線を有する半導体装置の製造方法であって、
    第1層間絶縁膜を形成する工程と、
    前記第1層間絶縁膜内に第1溝を形成する工程と、
    前記第1溝内に下層配線を形成する工程と、
    前記下層配線及び前記第1層間絶縁膜上に、前記第1の層間絶縁膜より酸素含有量の少ない絶縁膜からなるライナー膜を形成する工程と、
    前記ライナー膜上に第2層間絶縁膜を形成する工程と、
    前記ライナー膜及び第2層間絶縁膜内に前記下層配線と連通する孔を形成する工程と、
    前記孔内にビアを形成する工程と、
    前記ビア及び前記第2層間絶縁膜上に、第3層間絶縁膜を形成する工程と、
    前記第3層間絶縁膜内に前記ビアと連通する第2溝を形成する工程と、
    前記第2溝内に上層配線を形成する工程とを含み、
    前記下層配線を形成する工程及び前記ビア及び上層配線を形成する工程は、バリアメタルを形成する工程と、メッキ法によりCuを埋め込む工程と、CMP法により不要なバリアメタルとCuを除去する工程とを有し、
    前記バリアメタルを形成する工程は、
    前記第1溝内または前記孔及び第2溝内に、酸化膜がCuに対してバリア性を有する第2金属からなる金属膜を形成する工程と、
    前記金属膜上に、第1金属の酸化膜である第1金属酸化膜を形成する工程と、
    熱処理により、前記金属膜と、前記第1金属酸化膜から供給される酸素とを反応させる工程であって、この反応により前記第1溝内または前記孔及び第2溝内に、前記第2金属の酸化膜である第2金属酸化膜を自己形成する工程とを有することを特徴とする半導体装置の製造方法。
  7. 多層配線を有する半導体装置の製造方法であって、
    第1層間絶縁膜を形成する工程と、
    前記第1層間絶縁膜内に第1溝を形成する工程と、
    前記第1溝内に下層配線を形成する工程と、
    前記下層配線及び前記第1層間絶縁膜上に、前記第1の層間絶縁膜より酸素含有量の少ない絶縁膜からなるライナー膜を形成する工程と、
    前記ライナー膜上に第2層間絶縁膜を形成する工程と、
    前記ライナー膜及び第2層間絶縁膜内に前記下層配線と連通する孔を形成する工程と、
    前記第2層間絶縁膜内に前記孔と連通する第2溝を形成する工程と、
    前記孔内にビアを形成すると共に、前記第2溝内に上層配線を形成する工程とを含み、
    前記下層配線を形成する工程、前記ビアを形成する工程及び前記上層配線を形成する工程は、バリアメタルを形成する工程と、メッキ法によりCuを埋め込む工程と、CMP法により不要なバリアメタルとCuを除去する工程とを有し、
    前記バリアメタルを形成する工程は、
    前記第1溝内、前記孔内または前記第2溝内に、酸化膜がCuに対してバリア性を有する第2金属からなる金属膜を形成する工程と、
    前記金属膜上に、第1金属の酸化膜である第1金属酸化膜を形成する工程と、
    熱処理により、前記金属膜と、前記第1金属酸化膜から供給される酸素とを反応させる工程であって、この反応により前記第1溝内、前記孔内または前記第2溝内に、前記第2金属の酸化膜である第2金属酸化膜を自己形成する工程とを有することを特徴とする半導体装置の製造方法。
  8. 請求項4又は5に記載の半導体装置の製造方法において、
    前記バリアメタルを形成する工程は、
    前記孔内に前記第1金属酸化膜を形成した後、前記金属膜を形成する前に、前記孔の底部に形成された第1金属酸化膜を除去する工程を更に有することを特徴とする半導体装置の製造方法。
  9. 請求項6又は7に記載の半導体装置の製造方法において、
    前記バリアメタルを形成する工程は、
    前記孔内に第1金属酸化膜を形成した後、前記孔の底部に形成された金属膜及び第1金属酸化膜を除去する工程を更に有することを特徴とする半導体装置の製造方法。
JP2007039365A 2007-02-20 2007-02-20 半導体装置及びその製造方法 Pending JP2008205177A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007039365A JP2008205177A (ja) 2007-02-20 2007-02-20 半導体装置及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007039365A JP2008205177A (ja) 2007-02-20 2007-02-20 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
JP2008205177A true JP2008205177A (ja) 2008-09-04

Family

ID=39782366

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007039365A Pending JP2008205177A (ja) 2007-02-20 2007-02-20 半導体装置及びその製造方法

Country Status (1)

Country Link
JP (1) JP2008205177A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010147140A1 (ja) * 2009-06-16 2010-12-23 東京エレクトロン株式会社 バリヤ層、成膜方法及び処理システム
JP2011129840A (ja) * 2009-12-21 2011-06-30 Fujitsu Semiconductor Ltd 半導体装置の製造方法
WO2013125449A1 (ja) * 2012-02-22 2013-08-29 東京エレクトロン株式会社 半導体装置の製造方法、記憶媒体及び半導体装置
US9530856B2 (en) 2013-12-26 2016-12-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010147140A1 (ja) * 2009-06-16 2010-12-23 東京エレクトロン株式会社 バリヤ層、成膜方法及び処理システム
JP2011001568A (ja) * 2009-06-16 2011-01-06 Tokyo Electron Ltd バリヤ層、成膜方法及び処理システム
CN102804351A (zh) * 2009-06-16 2012-11-28 东京毅力科创株式会社 阻挡层、成膜方法以及处理系统
KR101275679B1 (ko) * 2009-06-16 2013-06-17 도쿄엘렉트론가부시키가이샤 배리어층, 성막 방법 및 처리 시스템
US8653665B2 (en) 2009-06-16 2014-02-18 Tokyo Electron Limited Barrier layer, film forming method, and processing system
JP2011129840A (ja) * 2009-12-21 2011-06-30 Fujitsu Semiconductor Ltd 半導体装置の製造方法
US8119524B2 (en) 2009-12-21 2012-02-21 Fujitsu Semiconductor Limited Method of manufacturing semiconductor device
WO2013125449A1 (ja) * 2012-02-22 2013-08-29 東京エレクトロン株式会社 半導体装置の製造方法、記憶媒体及び半導体装置
US9530856B2 (en) 2013-12-26 2016-12-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same

Similar Documents

Publication Publication Date Title
US7507659B2 (en) Fabrication process of a semiconductor device
US7935624B2 (en) Fabrication method of semiconductor device having a barrier layer containing Mn
US7335590B2 (en) Method of fabricating semiconductor device by forming diffusion barrier layer selectively and semiconductor device fabricated thereby
JP2008047719A (ja) 半導体装置の製造方法
US8551879B2 (en) Semiconductor device and method for manufacturing semiconductor device
JP2016207722A (ja) 半導体装置およびその製造方法
JP2009076615A (ja) 半導体装置の製造方法
US8912041B2 (en) Method for forming recess-free interconnect structure
JP4567587B2 (ja) 半導体装置の製造方法
JP2008205177A (ja) 半導体装置及びその製造方法
JP2009141315A (ja) 半導体装置およびその製造方法
JP5396854B2 (ja) 半導体装置の製造方法
JP4457884B2 (ja) 半導体装置
JP2007220738A (ja) 半導体装置の製造方法
JP4447433B2 (ja) 半導体装置の製造方法及び半導体装置
JP2000174019A (ja) 半導体装置及びその製造方法
TWI539523B (zh) Semiconductor device manufacturing method and recording medium
JP5217272B2 (ja) 配線の形成方法及び半導体装置の製造方法
JP2008205298A (ja) 半導体装置及びその製造方法
JP2009266999A (ja) 半導体装置、およびその製造方法
US8742587B1 (en) Metal interconnection structure
JP5190415B2 (ja) 半導体装置
JP2009094274A (ja) 半導体装置の製造方法
JP2015133382A (ja) 半導体装置の製造方法
JP2009117673A (ja) 半導体装置およびその製造方法