JP2007103546A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP2007103546A
JP2007103546A JP2005289574A JP2005289574A JP2007103546A JP 2007103546 A JP2007103546 A JP 2007103546A JP 2005289574 A JP2005289574 A JP 2005289574A JP 2005289574 A JP2005289574 A JP 2005289574A JP 2007103546 A JP2007103546 A JP 2007103546A
Authority
JP
Japan
Prior art keywords
metal
insulating film
film
region
containing layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2005289574A
Other languages
English (en)
Inventor
Akira Furuya
晃 古谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Electronics Corp
Original Assignee
NEC Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Electronics Corp filed Critical NEC Electronics Corp
Priority to JP2005289574A priority Critical patent/JP2007103546A/ja
Priority to US11/540,599 priority patent/US20070080463A1/en
Priority to CNA2006101421164A priority patent/CN1945825A/zh
Publication of JP2007103546A publication Critical patent/JP2007103546A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76849—Barrier, adhesion or liner layers formed in openings in a dielectric the layer being positioned on top of the main fill metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76867—Barrier, adhesion or liner layers characterized by methods of formation other than PVD, CVD or deposition from a liquids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76886—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76886—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances
    • H01L21/76888—By rendering at least a portion of the conductor non conductive, e.g. oxidation

Abstract

【課題】 銅配線の信頼性を高める。
【解決手段】 半導体装置１００は、半導体基板１５０と、半導体基板１５０上に形成された下層絶縁膜１０２と、下層絶縁膜１０２表面に形成された凹部を埋め込んで設けられ、銅を主成分として含む配線金属膜１０６と、下層絶縁膜１０２上に形成された上層絶縁膜１１０と、下層絶縁膜１０２と上層絶縁膜１１０との間に形成され、銅とは異なる金属を含む金属含有層１０８とを含む。金属含有層１０８は、配線金属膜１０６と接する第１の領域１０８ａと、下層絶縁膜１０２と接するとともに第１の領域１０８ａと組成の異なる第２の領域１０８ｂとを含み、少なくとも第１の領域１０８ａにおいて窒素を実質的に含まない。
【選択図】 図１

Description

本発明は、半導体装置およびその製造方法に関する。
近年、半導体装置において、配線での信号伝搬の遅延が素子動作を律速している。配線での遅延定数は配線抵抗と配線間容量の積で表される。そのため、配線抵抗を下げて素子動作を高速化するために、層間絶縁膜としては、従来のＳｉＯ２よりも比誘電率の小さい材料が用いられるようになってきている。また、配線材料として比抵抗値の小さい銅が用いられるようになっている。
銅多層配線は、以下に説明するダマシンプロセス（damascene process）で形成される。まず、半導体基板上に層間絶縁膜を形成する。その後、層間絶縁膜に配線溝またはビアホールを形成する。次いで、配線溝またはビアホールにバリアメタル膜を形成し、さらに銅膜で配線溝またはビアホールを埋め込む。その後、配線溝またはビアホール外に露出した余剰のバリアメタルおよび銅を化学機械研磨（ＣＭＰ：Chemical Mechanical Polishing）により除去する。この工程を繰り返すことにより、銅多層配線が形成される。
ところで、近年、銅配線の信頼性を向上させるため、ＣＭＰ後の銅配線表面にキャップメタル膜を形成する手法が検討されている。ここで、銅配線間の絶縁性を確保するため、キャップメタル膜を銅配線表面に選択的に成長させる手法が検討されてきた。このような選択成長としては、たとえば無電解めっきによりＣｏＷＰを形成する例がある。しかしながら、このような選択成長は、選択性の確保が難しいという課題があった。
非特許文献１には、ＡＬＤ（Atomic Layer Deposition）により、銅配線上と低誘電率膜上とで特性の異なるＴａＮｘフィルムを形成する技術が開示されている。これにより、銅配線のエレクトロマイグレーション耐性が高まるとされている。
特許文献１には、所定の元素を含む銅配線上に、配線の酸化を防止するための酸化防止バリアが形成された半導体装置が開示されている。ここで、酸化防止バリアは、銅配線に含まれる所定の元素の酸化物により構成される。
特開平１１−１８６２７３号公報 Hsien-Ming Lee、"High Performance Cu interconnects capped with Full-Coverage ALD TaNx layer for Cu/Low-k Metallization"、International Interconnect Technology Conference、２００４年６月７〜９日
しかしながら、上記文献記載の従来技術は、以下の点で改善の余地を有していた。
本発明者等は、キャップメタル膜として、非特許文献１に記載のようなＴａＮｘフィルムを用いた場合、銅膜とキャップメタル膜との密着性が悪くなるという課題を見出した。
本発明によれば、
半導体基板と、
前記半導体基板上に形成された第１の絶縁膜と、
前記第１の絶縁膜の表面部に形成された凹部を埋め込んで設けられ、銅を主成分として含む銅含有金属膜と、
前記第１の絶縁膜上に形成された第２の絶縁膜と、
前記第１の絶縁膜と前記第２の絶縁膜との間に形成され、銅とは異なる金属元素を含む金属含有層と、
を含み、
前記金属含有層は、前記銅含有金属膜と接する第１の領域と、前記第１の絶縁膜と接するとともに前記第１の領域と組成の異なる第２の領域とを含み、少なくとも前記第１の領域において窒素を実質的に含まない半導体装置が提供される。
本発明によれば、
半導体基板上に第１の絶縁膜を形成する工程と、
前記第１の絶縁膜の表面部に凹部を形成する工程と、
前記凹部内を銅を主成分として含む銅含有金属膜で埋め込む工程と、
前記凹部外に露出した余剰銅含有金属膜を除去する工程と、
前記第１の絶縁膜上の全面に、銅とは異なる金属元素を含むとともに窒素を実質的に含まない金属層を形成する工程と、
前記金属層の上に、第２の絶縁膜を形成する工程と、
熱処理により、前記金属層に、前記銅含有金属膜と接する第１の領域と、前記第１の絶縁膜と接するとともに前記第１の領域と組成の異なる第２の領域とを形成する工程と、
を含む半導体装置の製造方法が提供される。
本発明において、金属含有層は、第１の絶縁膜上の全面に、金属元素を含むとともに窒素を実質的に含まない金属層を形成し、熱処理により、当該金属層と接する材料に含まれる元素を当該金属層中に拡散させることにより形成することができる。すなわち、金属層が第１絶縁膜、第２絶縁膜または銅含有金属膜と接する領域において、これらに含まれる元素が金属層中に拡散される。これにより、たとえば、第２の領域において、金属含有層が、第１絶縁膜や第２絶縁膜に含まれる元素を含むようにすることができ、金属含有層が絶縁性を示すようにすることができる。また、第１の領域において、金属含有層が銅含有金属膜や第２絶縁膜に含まれる元素を含むようにすることができ、金属含有層が銅含有金属膜のキャップ膜として機能するようにすることができる。
また、金属含有層は、銅含有金属膜上に形成された第１の領域において、窒素を実質的に含まないため、金属含有層と銅含有金属膜との密着性を高めることができる。これにより、半導体装置の信頼性を高めることができる。なお、金属含有層は、第１の領域においても、製造工程中に意図せず導入された微量の窒素を含んでいてもよい。
本発明によれば、銅配線の信頼性を高めることができる。
以下、本発明の実施の形態について、図面を用いて説明する。なお、すべての図面において、同様な構成要素には同様の符号を付し、適宜説明を省略する。
図１は、本発明の実施の形態における半導体装置の構成を模式的に示す断面図である。
まず、図１（ａ）に示すように、トランジスタ１５２等の素子および素子分離領域１５４が形成された半導体基板１５０および層間絶縁膜１５６上に、下層絶縁膜１０２（第１の絶縁膜）と、下層絶縁膜１０２の表面部に形成された凹部を埋め込んで設けられ、銅を主成分として含む配線金属膜１０６（銅含有金属膜）と、下層絶縁膜１０２上に形成された上層絶縁膜１１０（第２の絶縁膜）と、下層絶縁膜１０２と上層絶縁膜１１０との間に形成され、銅とは異なる金属元素Ｍを含むとともに窒素を実質的に含まない金属層１３４とが形成された半導体装置１００を準備する。ここで、図示していないが、凹部内にはバリアメタル膜が形成されてよい。この状態で、半導体基板全面に熱処理を行うことにより、図１（ｂ）に示した構成の半導体装置１００が得られる。ここで、配線金属膜１０６が第１層配線である場合を例として示すが、配線金属膜１０６は他の層に設けられてもよい。
図１（ｂ）に示すように、熱処理により、金属層１３４は、配線金属膜１０６と接する第１の領域１０８ａと、下層絶縁膜１０２と接するとともに第１の領域１０８ａと組成の異なる第２の領域１０８ｂとを含む金属含有層１０８とされる。ここで、金属含有層１０８は、少なくとも第１の領域１０８ａにおいて窒素を実質的に含まない構成とされる。本実施の形態において、第２の領域１０８ｂは絶縁性を示す材料により構成され、第１の領域１０８ａは配線金属膜１０６のキャップ膜として機能するように構成される。
図２は、本発明の実施の形態における半導体装置１００の製造手順を示すフローチャートである。以下、図１も参照して説明する。
本実施の形態において、まず、半導体基板１５０および層間絶縁膜１５６上に下層絶縁膜１０２を形成する（Ｓ１０）。つづいて、下層絶縁膜１０２に凹部を形成する（Ｓ１２）。次いで、凹部内にバリアメタル膜を形成する（Ｓ１４）。その後、凹部内に銅膜を形成して凹部を埋め込む（Ｓ１６）。凹部外の余剰の銅膜およびバリアメタル膜をＣＭＰにより除去する（Ｓ１８）。これにより、配線金属膜１０６が形成される。
次いで、半導体基板全面に銅とは異なる金属元素Ｍを含むとともに窒素を実質的に含まない金属層１３４を形成する（Ｓ２０）。その後、金属層１３４上に上層絶縁膜１１０を形成する（Ｓ２２）。つづいて、半導体基板全面を熱処理する（Ｓ２４）。
本実施の形態において、ステップＳ２４の熱処理工程において、金属層１３４に、これと接する下層絶縁膜１０２、上層絶縁膜１１０、または配線金属膜１０６に含まれる元素を拡散させることにより、第１の領域１０８ａおよび第２の領域１０８ｂを有する金属含有層１０８を形成する。
本実施の形態において、下層絶縁膜１０２および上層絶縁膜１１０は、金属層１３４に導入されることにより、金属層１３４が第２の領域１０８ｂにおいて絶縁性を有し、第１の領域１０８ａにおいて配線金属膜１０６のキャップ膜として機能し得る金属含有層１０８に変換されるような元素を含む材料により構成することができる。また、金属層１３４に含まれる金属元素Ｍは、下層絶縁膜１０２や上層絶縁膜１１０に含まれる上記元素を取り込み可能な金属とすることができる。
たとえば、下層絶縁膜１０２は、ケイ素および酸素を含む材料により構成することができる。また、金属元素Ｍは、下層絶縁膜１０２に含まれる酸素により、酸化され得る金属とすることができる。このような構成とすると、ステップＳ２４における熱処理時に、下層絶縁膜１０２と接している第２の領域１０８ｂの金属層１３４中の金属元素Ｍが下層絶縁膜１０２中の酸素により酸化されやすくなる。これにより、金属含有層１０８が第２の領域１０８ｂにおいて絶縁性を示すようにすることができる。
また、本実施の形態において、上層絶縁膜１１０も、ケイ素および酸素を含む材料により構成することができる。このような構成とすると、ステップＳ２４における熱処理時に、上層絶縁膜１１０と接している第１の領域１０８ａおよび第２の領域１０８ｂの金属層１３４中の金属元素Ｍが上層絶縁膜１１０中の酸素により酸化される。これにより、金属含有層１０８が第２の領域１０８ｂにおいて絶縁性を示すようにすることができる。これにより、金属含有層１０８が第１の領域１０８ａにおいて、配線金属膜１０６のキャップ膜として機能するようにすることができる。
このような金属元素Ｍとして、たとえばＭｎ、Ｔａ、ＡｌおよびＴｉからなる群から選択された金属を用いることができる。
本実施の形態において、下層絶縁膜１０２および上層絶縁膜１１０は、たとえば、比誘電率が３．３以下、より好ましくは２．９以下の低誘電率膜とすることができる。また、下層絶縁膜１０２および上層絶縁膜１１０は、窒素を含まない材料により構成することができる。下層絶縁膜１０２および上層絶縁膜１１０は、たとえば、ＳｉＯＣ（ＳｉＯＣＨ）、メチルシルセスキオキサン（ＭＳＱ）、水素化メチルシルセスキオキサン（ＭＨＳＱ）、有機ポリシロキサンまたはこれらの膜をポーラス化したもの等により構成することができる。下層絶縁膜１０２および上層絶縁膜１１０は、同じ材料により構成することもでき、異なる材料により構成することもできる。
また、金属元素Ｍは、シリサイドを形成可能なシリサイド形成金属とすることもできる。上述したように、下層絶縁膜１０２や上層絶縁膜１１０がケイ素を含む材料により構成された場合、下層絶縁膜１０２や上層絶縁膜１１０と接した領域において、金属含有層１０８の金属元素Ｍがシリサイド化される。これにより、金属層１３４を変性させることができ、第２の領域１０８ｂにおける絶縁性および第１の領域１０８ａにおけるキャップ膜としての機能をより高めることができる。
このような金属元素Ｍとして、たとえばＭｎ、ＡｌおよびＴｉからなる群から選択された金属を用いることができる。また、たとえば、金属元素Ｍは、酸化シリコンの生成自由エネルギーと同程度またはそれより小さい生成エネルギーで、酸素および／またはケイ素と化合物を生成可能な金属とすることができる。
また、金属元素Ｍが、配線金属膜１０６を構成する銅と合金を形成する材料の場合、第１の領域１０８ａにおいて、銅と金属元素Ｍとの合金が形成される。これにより、配線金属膜１０６のエレクトロマイグレーション耐性を高めることもできる。このような金属元素Ｍとして、たとえばＭｎ、ＡｌおよびＴｉからなる群から選択された金属を用いることができる。
なお、以上の説明では、ステップＳ２４で熱処理を行う例を示したが、熱処理は、ステップＳ２０の金属層１３４形成時またはその後、ステップＳ２２の上層絶縁膜１１０形成時またはその後等にも適宜行うことができる。これにより、第２の領域１０８ｂにおいて金属含有層１０８が絶縁性を示すようにするとともに、第１の領域１０８ａにおいて金属含有層１０８が配線金属膜１０６のキャップ膜として機能するようにすることができる。
以上の処理により、配線金属膜１０６と接する第１の領域１０８ａと、下層絶縁膜１０２と接するとともに第１の領域１０８ａと組成の異なる第２の領域１０８ｂとを含む金属含有層１０８が形成される。
ここで、金属含有層１０８は、窒素を実質的に含まない材料により構成される。そのため、本実施の形態において、金属含有層１０８とその下層の配線金属膜１０６との密着性を良好にすることができる。
（第１の実施の形態）
本実施の形態において、金属含有層１０８は、金属元素Ｍ１を含む。本実施の形態において、金属元素Ｍ１は、酸化物を形成可能な金属とすることができる。また、本実施の形態において、金属元素Ｍ１は、シリサイドを形成可能なシリサイド形成金属とすることができる。さらに、本実施の形態において、金属元素Ｍ１は、銅と合金を形成可能な金属とすることができる。本実施の形態において、金属元素Ｍ１は、Ｍｎ、ＡｌおよびＴｉからなる群から選択された金属とすることができる。
図３は、本実施の形態における半導体装置１００の製造手順を示す工程断面図である。
まず、図１に示したのと同様に、トランジスタ等の素子が形成された半導体基板（不図示）上に下層絶縁膜１０２を形成する。つづいて、下層絶縁膜１０２に配線溝を形成し、配線溝をバリアメタル膜１０４および配線金属膜１０６で埋め込む。バリアメタル膜１０４は、たとえば、Ｔａ／ＴａＮ、Ｔｉ、ＴｉＮ、ＴｉＳｉＮ、Ｔａ、ＴａＮ、またはＴａＳｉＮ等とすることができる。配線金属膜１０６は、銅を主成分として含む銅含有金属膜により構成することができる。その後、配線溝外部に露出した余剰の配線金属膜１０６およびバリアメタル膜１０４をＣＭＰにより除去する。これにより、図３（ａ）に示した配線構造が得られる。
つづいて、下層絶縁膜１０２上に、ＰＶＤ（Physical Vapor Deposition）法により、金属元素Ｍ１を含むとともに、窒素を実質的に含まない金属層１３４を形成する。金属層１３４の膜厚は、たとえば約１〜５ｎｍとすることができる。
次いで、金属層１３４上に上層絶縁膜１１０を形成する（図３（ｃ））。本実施の形態において、下層絶縁膜１０２および上層絶縁膜１１０は、図１を参照して説明したような低誘電率膜により構成することができる。上層絶縁膜１１０は、たとえばＣＶＤ（Chemical Vapor Deposition）法により、約１００〜４００℃の温度で形成することができる。
上層絶縁膜１１０形成時に半導体基板全面に熱が加えられ、下層絶縁膜１０２および上層絶縁膜１１０の間に介在する金属層１３４には、これらの絶縁膜のケイ素（Ｓｉ）および酸素（Ｏ）が導入される。これにより、Ｍ１−Ｓｉ−Ｏ含有層１３２が形成される。また、配線金属膜１０６上に形成された金属層１３４は、一部が銅配線中に拡散してＣｕ−Ｍ１含有層１３０ａを形成する。また、配線金属膜１０６上に形成された金属層１３４の上層絶縁膜１１０と接する部分には、上層絶縁膜１１０中のケイ素および酸素が導入され、Ｍ１−Ｓｉ−Ｏ含有層１３０ｂとなる。ここで、金属元素Ｍ１がシリサイドを形成可能なシリサイド形成金属の場合、Ｍ１−Ｓｉ−Ｏ含有層１３２およびＭ１−Ｓｉ−Ｏ含有層１３０ｂにおいて、金属元素Ｍ１のシリサイドが形成される。また、金属元素Ｍ１が銅と合金を形成可能な金属の場合、Ｃｕ−Ｍ１含有層１３０ａにおいて、銅と金属元素Ｍ１の合金が形成される。
つづいて、上層絶縁膜１１０にビアホールを形成する。このとき、ビアホール底部のＭ１−Ｓｉ−Ｏ含有層１３０ｂも除去され、ビアホール底部にＣｕ−Ｍ１含有層１３０ａが露出するようにする。つづいて、ビアホール内をバリアメタル膜１１６およびビア１１８で埋め込む。ビア１１８は、銅を主成分として含む銅含有金属膜により構成することができる。ビア１１８は、めっき法により形成することができる。めっき後、約１５０〜４００℃でＮ２アニールを行う。これにより、さらに半導体基板全面に熱が加えられ、Ｍ１−Ｓｉ−Ｏ含有層１３２中の酸素およびケイ素含有量が高くなり、Ｍ１−Ｓｉ−Ｏ含有層１３２が絶縁性を示すようにすることができる。また、Ｍ１−Ｓｉ−Ｏ含有層１３０ｂ中の酸素およびケイ素含有量も高くなり、Ｍ１−Ｓｉ−Ｏ含有層１３０ｂも絶縁性を示すようにすることができる。このとき、Ｃｕ−Ｍ１含有層１３０ａは、導電性を有するため、配線金属膜１０６およびビア１１８は電気的に接続される。この後、ビアホール外部に露出した余剰のビア１１８およびバリアメタル膜１１６をＣＭＰにより除去する。これにより、図３（ｄ）に示した構成の半導体装置１００が得られる。
以上のように、本実施の形態における半導体装置１００によれば、半導体基板上全面に形成した金属層１３４を、絶縁膜と接する領域で絶縁性を示すように形成することができる。また、金属含有層１０８が窒素を実質的に含まないため、配線金属膜１０６と金属含有層１０８との密着性を良好にすることができる。また、配線金属膜１０６表面にＣｕ−Ｍ１含有層１３０ａが形成されるため、配線金属膜１０６のエレクトロマイグレーション耐性を高めることができる。さらに、金属含有層１０８がケイ素を含み、金属元素Ｍ１がシリサイド化される場合、Ｍ１−Ｓｉ−Ｏ含有層１３２やＭ１−Ｓｉ−Ｏ含有層１３０ｂの絶縁性を高めることができる。さらに、金属元素Ｍ１が銅と合金を形成する場合、Ｃｕ−Ｍ１含有層１３０ａによる配線金属膜１０６のエレクトロマイグレーション耐性をより高めることができる。
図４は、本実施の形態における半導体装置１００の製造手順の他の例を示す図である。
本例において、金属層１３４をＡＬＤ法またはＣＶＤ法により形成する点で、図３に示した例と異なる。
図３（ａ）を参照して説明したのと同様の手順で、図４（ａ）に示した配線構造を形成する。つづいて、下層絶縁膜１０２上に、ＡＬＤ法またはＣＶＤ法により、約１００〜２５０℃の温度で金属層１３４を形成する。金属層１３４は、図３を参照して説明したのと同様の金属元素Ｍ１を含むとともに、窒素を実質的に含まない。このとき、金属層１３４の形成時に熱が加わっているため、金属層１３４において、下層絶縁膜１０２と接する領域にＭ１−Ｓｉ−Ｏ含有層１３２が形成される。また、金属層１３４が配線金属膜１０６と接する領域にＣｕ−Ｍ１含有層１３０ａが形成される。また、Ｃｕ−Ｍ１含有層１３０ａの上部およびバリアメタル膜１０４上にはＭ１含有層１３０ｄが形成される。
つづいて、金属層１３４上に上層絶縁膜１１０を形成する。上層絶縁膜１１０は、たとえばＣＶＤ法により、約１００〜４００℃の温度で形成することができる。これにより、半導体基板全面に熱が加えられ、上層絶縁膜１１０中の酸素およびケイ素もＭ１−Ｓｉ−Ｏ含有層１３２およびＭ１含有層１３０ｄに入り込む。これにより、Ｍ１−Ｓｉ−Ｏ含有層１３２中の酸素およびケイ素含有量が高くなる。また、Ｍ１含有層１３０ｄがＭ１−Ｓｉ−Ｏ含有層１３０ｂとなる。
その後、図３（ｄ）を参照して説明したのと同様に、上層絶縁膜１１０にビア１１８およびバリアメタル膜１１６を形成する（図４（ｄ））。ビア１１８形成時に、半導体基板全面に熱が加わるため、下層絶縁膜１０２または上層絶縁膜１１０と接しているＭ１−Ｓｉ−Ｏ含有層１３２およびＭ１−Ｓｉ−Ｏ含有層１３０ｂ中の酸素およびケイ素含有量がさらに高くなり、これらが絶縁性を示すようにすることができる。
なお、以上では、上層絶縁膜１１０形成時およびビア１１８形成時の熱処理により、金属層１３４を金属含有層１０８に変化させる例を示した。しかし、たとえば下層絶縁膜１０２上に金属層１３４を形成した後や、上層絶縁膜１１０を形成した後等に、別途熱処理を加えることにより、金属含有層１０８を形成するようにすることもできる。
一例として、たとえば、金属元素Ｍ１は、Ｍｎとすることができる。この場合、図３（ａ）に示したように、たとえばＳｉＯＣ膜等の低誘電率膜からなる下層絶縁膜１０２に銅含有金属膜により構成された配線金属膜１０６を形成する。配線金属膜１０６をＣＭＰにより平坦化除去した後、ＰＶＤ法により、Ｍｎ（約１〜５ｎｍ）を下層絶縁膜１０２に形成する。この後、半導体基板全面に１００〜４００℃で熱処理を行う。これにより、下層絶縁膜１０２上の第２の領域１０８ｂでは、下層絶縁膜１０２からの元素の拡散により、ＭｎＳｉｘＯｙ膜が形成される。また、配線金属膜１０６上の第１の領域１０８ａでは、ＣｕＭｎ合金が形成される。
以上のように、本実施の形態によれば、下層絶縁膜１０２上には絶縁性を有するＭ１−Ｓｉ−Ｏ含有層１３２が形成され、配線金属膜１０６上には、Ｃｕ−Ｍ１含有層１３０ａおよびＭ１−Ｓｉ−Ｏ含有層１３０ｂが形成される。また、金属含有層１０８は、窒素を含まないため、金属含有層１０８と配線金属膜１０６との密着性を良好にすることができる。これにより、半導体装置１００の信頼性を高めることができる。
（第２の実施の形態）
本実施の形態において、金属含有層１０８が含む金属が第１の実施の形態と異なる。本実施の形態において、金属含有層１０８は、金属元素Ｍ２を含む。本実施の形態において、金属元素Ｍ２は、シリサイドを形成しない金属とすることができる。本実施の形態において、金属元素Ｍ２は、たとえばＴａとすることができる。
図５は、本実施の形態における半導体装置１００の製造手順を示す図である。
まず、第１の実施の形態において図３（ａ）を参照して説明したのと同様の手順で、図５（ａ）に示した配線構造を形成する。つづいて、下層絶縁膜１０２上に、ＰＶＤ法により、金属元素Ｍ２を含むとともに、窒素を実質的に含まない金属層１３５を形成する（図５（ｂ））。金属層１３５の膜厚は、たとえば約１〜５ｎｍとすることができる。
次いで、金属層１３５上に上層絶縁膜１１０を形成する（図５（ｃ））。上層絶縁膜１１０は、たとえばＣＶＤ法により、約１００〜４００℃の温度で形成することができる。このとき、半導体基板全面に熱が加えられ、下層絶縁膜１０２および上層絶縁膜１１０の間に介在する金属層１３５はＭ２−Ｏ含有層１３８となる。また、配線金属膜１０６の金属層１３５は、上層絶縁膜１１０と接する領域がＭ２−Ｏ含有層１３６ｂに変換され、そのままの状態のＭ２含有層１３６ａ上に形成される。
その後、第１の実施の形態において図３（ｄ）を参照して説明したのと同様に、上層絶縁膜１１０にビア１１８およびバリアメタル膜１１６を形成する（図５（ｄ））。ビア１１８形成時に、半導体基板全面に熱が加わるため、下層絶縁膜１０２または上層絶縁膜１１０と接しているＭ２−Ｏ含有層１３８およびＭ２−Ｏ含有層１３６ｂ中の酸素含有量が高くなり、これらが絶縁性を示すようにすることができる。ここで、Ｍ２−Ｏ含有層１３８は、上層および下層がそれぞれ下層絶縁膜１０２および上層絶縁膜１１０と接しているため、酸素含有量が、Ｍ２−Ｏ含有層１３６ｂ中の酸素含有量よりも高くなる。
図６は、本実施の形態における半導体装置１００の製造手順の他の例を示す図である。
本例において、金属層１３５をＡＬＤ法またはＣＶＤ法により形成する点で、図５に示した例と異なる。
第１の実施の形態において図３（ａ）を参照して説明したのと同様の手順で、図６（ａ）に示した配線構造を形成する。つづいて、下層絶縁膜１０２上に、ＡＬＤ法またはＣＶＤ法により、約１００〜２５０℃の温度で金属層１３５を形成する。金属層１３５は、図５を参照して説明したのと同様の金属元素Ｍ２を含むとともに、窒素を実質的に含まない。このとき、金属層１３５の形成時に熱が加わっているため、金属層１３５において、下層絶縁膜１０２と接する領域にＭ２−Ｏ含有層１３８が形成され、配線金属膜１０６と接する領域にＭ２含有層１３６ａが形成される。
つづいて、金属層１３５上に上層絶縁膜１１０を形成する。上層絶縁膜１１０は、たとえばＣＶＤ法により、約１００〜４００℃の温度で形成することができる。これにより、半導体基板全面に熱が加えられ、上層絶縁膜１１０中の酸素もＭ２−Ｏ含有層１３８およびＭ２含有層１３６ａに入り込む。これにより、Ｍ２−Ｏ含有層１３８中の酸素含有量が高くなる。また、上層絶縁膜１１０と接するＭ２含有層１３６ａの一部がＭ２−Ｏ含有層１３６ｂとなる。
その後、第１の実施の形態において図３（ｄ）を参照して説明したのと同様に、上層絶縁膜１１０にビア１１８およびバリアメタル膜１１６を形成する（図６（ｄ））。ビア１１８形成時に、半導体基板全面に熱が加わるため、下層絶縁膜１０２または上層絶縁膜１１０と接しているＭ２−Ｏ含有層１３８およびＭ２−Ｏ含有層１３６ｂ中の酸素含有量がさらに高くなり、これらが絶縁性を示すようにすることができる。
以上のように、本実施の形態によれば、下層絶縁膜１０２上には絶縁性を有するＭ２−Ｏ含有層１３８が形成され、配線金属膜１０６上には、Ｍ２含有層１３６ａおよびＭ２−Ｏ含有層１３６ｂが形成される。また、金属含有層１０８は、窒素を含まないため、金属含有層１０８と配線金属膜１０６との密着性を良好にすることができる。これにより、半導体装置１００の信頼性を高めることができる。
（第３の実施の形態）
本実施の形態において、金属含有層が、多層配線構造の最上層部分に形成される点で、第１の実施の形態と異なる。本実施の形態において、金属含有層は、第１の実施の形態で説明したのと同様、金属元素Ｍ１を含むとともに窒素を実質的に含まない。
図７は、本実施の形態における半導体装置１００の製造手順を示す図である。
まず、図１に示したのと同様に、トランジスタ等の素子が形成された半導体基板（不図示）上に下層絶縁膜２０２を形成する。つづいて、下層絶縁膜２０２に配線溝を形成し、配線溝をバリアメタル膜２０４および配線金属膜２０６で埋め込む。バリアメタル膜２０４および配線金属膜２０６は、それぞれ、第１の実施の形態で説明したバリアメタル膜１０４および配線金属膜１０６と同様の材料により構成することができる。また、下層絶縁膜２０２は、第１の実施の形態で説明した下層絶縁膜１０２と同様の材料により構成することができる。
その後、配線溝外部に露出した余剰の配線金属膜２０６およびバリアメタル膜２０４をＣＭＰにより除去する。これにより、図７（ａ）に示した配線構造が得られる。
つづいて、下層絶縁膜２０２上に、ＰＶＤ法により、金属元素Ｍ１を含むとともに、窒素を実質的に含まない金属層２３４を形成する（図７（ｂ））。
つづいて、金属層２３４上に上層絶縁膜２１０を形成する。上層絶縁膜２１０は、たとえばＣＶＤ法により、約１００〜４００℃の温度で形成することができる。
ここで、上層絶縁膜２１０は、第１の実施の形態で説明した上層絶縁膜１１０と同様の材料により構成することができる。また、上層絶縁膜２１０は、たとえばＳｉＯ２膜により構成することもできる。このとき、半導体基板全面に熱が加えられ、下層絶縁膜２０２および上層絶縁膜２１０の間に介在する金属層２３４はＭ１−Ｓｉ−Ｏ含有層２３２となる。また、配線金属膜２０６上に形成された金属層２３４は、一部が銅配線中に拡散してＣｕ−Ｍ１含有層２３０ａを形成する。また、配線金属膜２０６上に形成された金属層２３４の上層絶縁膜２１０と接する部分はＭ１−Ｓｉ−Ｏ含有層２３０ｂとなる（図７（ｃ））。
さらに、本実施の形態において、上層絶縁膜２１０は、酸素を含まない材料により構成することもできる。上層絶縁膜２１０は、たとえばＳｉＣ膜により構成することができる。この場合も、上層絶縁膜２１０形成時に、半導体基板全面に熱が加えられ、加熱により、下層絶縁膜２０２と接する金属層２３４には、下層絶縁膜２０２中の酸素およびケイ素が拡散してＭ１−Ｓｉ−Ｏ含有層２３２が形成される。このとき、上層絶縁膜２１０からもケイ素がＭ１−Ｓｉ−Ｏ含有層２３２中に拡散する。また、配線金属膜２０６上に形成された金属層２３４は、一部が銅配線中に拡散してＣｕ−Ｍ１含有層２３０ａが形成される。また、配線金属膜２０６上に形成された金属層２３４の上層絶縁膜２１０と接する領域において、Ｍ１−Ｓｉ含有層２３０ｄが形成される（図７（ｄ））。
図８は、本実施の形態における半導体装置１００の製造手順の他の例を示す図である。
本例において、金属層２３４をＡＬＤ法またはＣＶＤ法により形成する点で、図７に示した例と異なる。
図７（ａ）を参照して説明したのと同様の手順で、図８（ａ）に示した配線構造を形成する。つづいて、下層絶縁膜２０２上に、ＡＬＤ法またはＣＶＤ法により、約１００〜２５０℃の温度で、金属元素Ｍ１を含むとともに窒素を実質的に含まない金属層２３４を形成する。
このとき、金属層２３４の形成時に熱が加わっているため、金属層２３４において、下層絶縁膜２０２と接する領域にＭ１−Ｓｉ−Ｏ含有層２３２が形成され、配線金属膜１０６と接する領域にＣｕ−Ｍ１含有層２３０ａが形成される。また、Ｃｕ−Ｍ１含有層２３０ａの上部およびバリアメタル膜２０４上にはＭ１含有層２３０ｅが形成される。
つづいて、金属層２３４上に上層絶縁膜２１０を形成する。上層絶縁膜２１０は、たとえばＣＶＤ法により、約１００〜４００℃の温度で形成することができる。
ここで、上層絶縁膜２１０は、第１の実施の形態で説明した上層絶縁膜１１０と同様の材料、またはＳｉＯ２膜により構成することができる。このとき、半導体基板全面に熱が加えられ、加熱により、上層絶縁膜２１０中の酸素およびケイ素もＭ１−Ｓｉ−Ｏ含有層２３２およびＭ１含有層２３０ｅに入り込む。これにより、Ｍ１−Ｓｉ−Ｏ含有層２３２の中の酸素およびケイ素含有量が高くなる。また、Ｍ１含有層２３０ｅがＭ１−Ｓｉ−Ｏ含有層２３０ｂとなる（図８（ｃ））。
また、上層絶縁膜２１０は、酸素を含まない材料により構成することもできる。上層絶縁膜２１０は、たとえばＳｉＣ膜により構成することができる。この場合も、上層絶縁膜２１０形成時に、半導体基板全面に熱が加えられ、加熱により、下層絶縁膜２０２と接するＭ１−Ｓｉ−Ｏ含有層２３２中には、下層絶縁膜２０２中の酸素およびケイ素がさらに拡散する。このとき、上層絶縁膜２１０からもケイ素がＭ１−Ｓｉ−Ｏ含有層２３２中に拡散する。また、配線金属膜２０６上に形成されたＭ１含有層２３０ｅ中には、上層絶縁膜２１０中のケイ素が拡散し、Ｍ１−Ｓｉ含有層２３０ｄが形成される（図８（ｄ））。
本実施の形態における半導体装置１００においても、第１の実施の形態と同様の効果が得られる。
（第４の実施の形態）
本実施の形態において、金属含有層が、多層配線構造の最上層部分に形成される点で、第２の実施の形態と異なる。本実施の形態において、金属含有層は、第２の実施の形態で説明したのと同様、金属元素Ｍ２を含むとともに窒素を実質的に含まない。
図９は、本実施の形態における半導体装置１００の製造手順を示す図である。
まず、第３の実施の形態において図７（ａ）を参照して説明したのと同様の手順で、図９（ａ）に示した配線構造を形成する。つづいて、下層絶縁膜２０２上に、ＰＶＤ法により、金属元素Ｍ２を含むとともに窒素を実質的に含まない金属層２３５を形成する（図９（ｂ））。
次いで、金属層２３５上に上層絶縁膜２１０を形成する（図９（ｃ））。上層絶縁膜２１０は、たとえばＣＶＤ法により、約１００〜４００℃の温度で形成することができる。
ここで、上層絶縁膜２１０は、ケイ素および酸素を含む材料により構成することができる。上層絶縁膜２１０は、第１の実施の形態で説明した上層絶縁膜１１０と同様の材料またはＳｉＯ２膜により構成することができる。このとき、半導体基板全面に熱が加えられ、加熱により、下層絶縁膜２０２および上層絶縁膜２１０の間に介在する金属層２３５はＭ２−Ｏ含有層２３８となる。また、配線金属膜２０６上に形成された金属層２３５は、上層絶縁膜２１０と接する領域において、上層絶縁膜２１０中の酸素が拡散し、金属の酸化物が形成され、Ｍ２−Ｏ含有層２３６ｂが形成される。配線金属膜２０６上に形成された金属層２３５の配線金属膜２０６およびバリアメタル膜２０４と接する領域は、Ｍ２含有層２３６ａのままである。
また、他の例として、上層絶縁膜２１０は、酸素を含まない材料により構成することもできる。上層絶縁膜２１０は、たとえばＳｉＣ膜により構成することができる。この場合も、上層絶縁膜２１０形成時に、半導体基板全面に熱が加えられ、加熱により、下層絶縁膜２０２と接する金属層２３５中には、下層絶縁膜２０２中の酸素が拡散する。これにより、Ｍ２−Ｏ含有層２３８が形成される。また、配線金属膜２０６上に形成された金属層２３５は、そのままＭ２含有層２３６ａとなる（図９（ｄ））。
図１０は、本実施の形態における半導体装置１００の製造手順の他の例を示す図である。
本例において、金属層２３５をＡＬＤ法またはＣＶＤ法により形成する点で、図９に示した例と異なる。
第３の実施の形態において図７（ａ）を参照して説明したのと同様の手順で、図１０（ａ）に示した配線構造を形成する。つづいて、下層絶縁膜２０２上に、ＡＬＤ法またはＣＶＤ法により、約１００〜２５０℃の温度で、金属元素Ｍ２を含むとともに窒素を実質的に含まない金属層２３５を形成する。ここで、金属元素Ｍ２は、第２の実施の形態で説明した金属層１３４に含まれる金属元素Ｍ２と同様とすることができる。
このとき、金属層２３５の形成時に熱が加わっているため、金属層２３５において、下層絶縁膜２０２と接する領域にＭ２−Ｏ含有層２３８が形成される。また、金属層２３５が配線金属膜２０６およびバリアメタル膜２０４と接する領域にはそのままの状態のＭ２含有層２３６ａが形成される。
つづいて、金属層２３５上に上層絶縁膜２１０を形成する。上層絶縁膜２１０は、たとえばＣＶＤ法により、約１００〜４００℃の温度で形成することができる。
ここで、上層絶縁膜２１０は、第１の実施の形態で説明した上層絶縁膜１１０と同様の材料またはＳｉＯ２膜により構成することができる。このとき、半導体基板全面に熱が加えられ、加熱により、下層絶縁膜２０２および上層絶縁膜２１０の間に介在するＭ２−Ｏ含有層２３８はさらに酸化され、酸素の含有量が高くなる。また、配線金属膜２０６上に形成されたＭ２含有層２３６ａの上層絶縁膜２１０と接する領域において、上層絶縁膜２１０に含まれる酸素によりＭ２含有層２３６ａが酸化され、Ｍ２−Ｏ含有層２３６ｂが形成される。金属層２３５の配線金属膜２０６およびバリアメタル膜２０４と接する領域は、Ｍ２含有層２３６ａのままである（図１０（ｃ））。
また、上層絶縁膜２１０は、酸素を含まない材料により構成することもできる。上層絶縁膜２１０は、たとえばＳｉＣ膜により構成することができる。この場合も、上層絶縁膜２１０形成時に、半導体基板全面に熱が加えられ、加熱により、下層絶縁膜２０２と接するＭ２−Ｏ含有層２３８はさらに酸化される。また、配線金属膜２０６上に形成された金属層２３５は、Ｍ２含有層２３６ａのままである（図１０（ｄ））。
本実施の形態における半導体装置１００においても、第２の実施の形態と同様の効果が得られる。
表１に、金属層１３４として、Ｔａを用いた場合とＴａＮを用いた場合の配線金属膜１０６との銅−金属Ｍ界面の付着力を測定した結果を示す。付着力は、４点曲げ試験（4 point bending）により測定した。
Figure 2007103546
表１に示すように、金属層１３４がＴａの場合の方が、ＴａＮの場合に比べて、付着力が向上することが示された。
以上、本発明を実施の形態および実施例に基づいて説明した。この実施の形態および実施例はあくまで例示であり、種々の変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。
以上の第１〜第４の実施の形態において、金属含有層１０８および金属含有層２０８を構成する各層を模式的に図示するとともに説明したがこれらは、最も生じやすいと考えられる構成を例示したものであり、熱処理の条件等により、異なる組成を有する構成とすることもできる。また各層において、含有する元素の組成は均一でなくてもよい。たとえば、第１の実施の形態において図３（ｄ）を参照して説明したＭ１−Ｓｉ−Ｏ含有層１３２は、表面においてＳｉおよびＯの濃度が高く、中心部分では、金属元素Ｍ１の濃度が高くなるような構成とすることができる。他の層についても同様である。
本発明は、配線金属膜に表面処理を施す種々の形態に適用することができる。たとえば、以上の実施の形態においては、シングルダマシンプロセスにより多層配線構造を形成する例を示したが、デュアルダマシンプロセスで多層配線構造を形成する例に適用することもできる。
本発明の実施の形態における半導体装置の構成の一例を示す断面図である。 本発明の実施の形態における半導体装置の製造手順を示すフローチャートである。 本発明の実施の形態における半導体装置の製造手順の一例を示す工程断面図である。 本発明の実施の形態における半導体装置の製造手順の一例を示す工程断面図である。 本発明の実施の形態における半導体装置の製造手順の一例を示す工程断面図である。 本発明の実施の形態における半導体装置の製造手順の一例を示す工程断面図である。 本発明の実施の形態における半導体装置の製造手順の一例を示す工程断面図である。 本発明の実施の形態における半導体装置の製造手順の一例を示す工程断面図である。 本発明の実施の形態における半導体装置の製造手順の一例を示す工程断面図である。 本発明の実施の形態における半導体装置の製造手順の一例を示す工程断面図である。
符号の説明
１００ 半導体装置
１０２ 下層絶縁膜
１０４ バリアメタル膜
１０６ 配線金属膜
１０８ 金属含有層
１０８ａ 第１の領域
１０８ｂ 第２の領域
１１０ 上層絶縁膜
１１６ バリアメタル膜
１１８ ビア
１３０ａ Ｃｕ−Ｍ１含有層
１３０ｂ Ｍ１−Ｓｉ−Ｏ含有層
１３０ｄ Ｍ１含有層
１３２ Ｍ１−Ｓｉ−Ｏ含有層
１３４ 金属層
１３５ 金属層
１３６ａ Ｍ２含有層
１３６ｂ Ｍ２−Ｏ含有層
１３８ Ｍ２−Ｏ含有層
２０２ 下層絶縁膜
２０４ バリアメタル膜
２０６ 配線金属膜
２０８ 金属含有層
２１０ 上層絶縁膜
２３０ａ Ｃｕ−Ｍ１含有層
２３０ｂ Ｍ１−Ｓｉ−Ｏ含有層
２３０ｄ Ｍ１−Ｓｉ含有層
２３０ｅ Ｍ１含有層
２３２ Ｍ１−Ｓｉ−Ｏ含有層
２３４ 金属層
２３５ 金属層
２３６ａ Ｍ２含有層
２３６ｂ Ｍ２−Ｏ含有層
２３８ Ｍ２−Ｏ含有層

Claims (9)

  1. 半導体基板と、
    前記半導体基板上に形成された第１の絶縁膜と、
    前記第１の絶縁膜の表面部に形成された凹部を埋め込んで設けられ、銅を主成分として含む銅含有金属膜と、
    前記第１の絶縁膜上に形成された第２の絶縁膜と、
    前記第１の絶縁膜と前記第２の絶縁膜との間に形成され、銅とは異なる金属元素を含む金属含有層と、
    を含み、
    前記金属含有層は、前記銅含有金属膜と接する第１の領域と、前記第１の絶縁膜と接するとともに前記第１の領域と組成の異なる第２の領域とを含み、少なくとも前記第１の領域において窒素を実質的に含まない半導体装置。
  2. 請求項１に記載の半導体装置において、
    前記金属元素は、Ｍｎ、Ｔａ、ＡｌおよびＴｉからなる群から選択された半導体装置。
  3. 請求項１または２に記載の半導体装置において、
    前記金属元素は、シリサイドを形成可能なシリサイド形成金属である半導体装置。
  4. 請求項１から３いずれかに記載の半導体装置において、
    前記金属含有層は、少なくとも前記第２の領域において前記金属元素およびケイ素を構成元素として含む半導体装置。
  5. 請求項１から４いずれかに記載の半導体装置において、
    前記第１の絶縁膜または前記第２の絶縁膜の少なくとも一方が酸素を含み、
    前記金属含有層は、少なくとも前記第２の領域において前記金属元素の酸化物を含む半導体装置。
  6. 請求項１から５いずれかに記載の半導体装置において、
    前記金属含有層は、前記第１の領域において前記金属元素および銅を構成元素として含む半導体装置。
  7. 請求項１から６いずれかに記載の半導体装置において、
    前記金属含有層は、前記第１の領域においてＭｎおよび銅を構成元素として含み、前記第２の領域においてＭｎ、ケイ素および酸素を構成元素として含む半導体装置。
  8. 請求項１から７いずれかに記載の半導体装置において、
    前記金属含有層は、前記第１の領域において前記銅含有金属膜のキャップ膜として機能する半導体装置。
  9. 半導体基板上に第１の絶縁膜を形成する工程と、
    前記第１の絶縁膜の表面部に凹部を形成する工程と、
    前記凹部内を銅を主成分として含む銅含有金属膜で埋め込む工程と、
    前記凹部外に露出した余剰銅含有金属膜を除去する工程と、
    前記第１の絶縁膜上の全面に、銅とは異なる金属元素を含むとともに窒素を実質的に含まない金属層を形成する工程と、
    前記金属層の上に、第２の絶縁膜を形成する工程と、
    熱処理により、前記金属層に、前記銅含有金属膜と接する第１の領域と、前記第１の絶縁膜と接するとともに前記第１の領域と組成の異なる第２の領域とを形成する工程と、
    を含む半導体装置の製造方法。
JP2005289574A 2005-10-03 2005-10-03 半導体装置およびその製造方法 Withdrawn JP2007103546A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2005289574A JP2007103546A (ja) 2005-10-03 2005-10-03 半導体装置およびその製造方法
US11/540,599 US20070080463A1 (en) 2005-10-03 2006-10-02 Semiconductor device and method of fabricating the same
CNA2006101421164A CN1945825A (zh) 2005-10-03 2006-10-08 半导体器件及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005289574A JP2007103546A (ja) 2005-10-03 2005-10-03 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
JP2007103546A true JP2007103546A (ja) 2007-04-19

Family

ID=37944412

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005289574A Withdrawn JP2007103546A (ja) 2005-10-03 2005-10-03 半導体装置およびその製造方法

Country Status (3)

Country Link
US (1) US20070080463A1 (ja)
JP (1) JP2007103546A (ja)
CN (1) CN1945825A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010050190A (ja) * 2008-08-20 2010-03-04 Renesas Technology Corp 半導体装置の製造方法及び半導体装置
JP2011525697A (ja) * 2008-03-21 2011-09-22 プレジデント アンド フェロウズ オブ ハーバード カレッジ 配線用セルフアライン（自己整合）バリア層
JP2013168419A (ja) * 2012-02-14 2013-08-29 Sony Corp 半導体装置、半導体装置の製造方法、及び、電子機器
KR20140020203A (ko) * 2012-08-08 2014-02-18 도쿄엘렉트론가부시키가이샤 Cu 배선의 형성 방법 및 기억매체
KR101770537B1 (ko) * 2009-10-23 2017-08-22 프레지던트 앤드 펠로우즈 오브 하바드 칼리지 상호 접속부를 위한 자기―정렬 배리어 및 캡핑 층

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010045161A (ja) * 2008-08-12 2010-02-25 Toshiba Corp 半導体装置およびその製造方法
JP6903612B2 (ja) * 2018-09-06 2021-07-14 株式会社東芝 半導体装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5234560A (en) * 1989-08-14 1993-08-10 Hauzer Holdings Bv Method and device for sputtering of films
US7153774B2 (en) * 2002-06-06 2006-12-26 Intel Corporation Method of making a semiconductor device that has copper damascene interconnects with enhanced electromigration reliability
US7247946B2 (en) * 2005-01-18 2007-07-24 International Business Machines Corporation On-chip Cu interconnection using 1 to 5 nm thick metal cap

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011525697A (ja) * 2008-03-21 2011-09-22 プレジデント アンド フェロウズ オブ ハーバード カレッジ 配線用セルフアライン（自己整合）バリア層
KR20120020035A (ko) * 2008-03-21 2012-03-07 프레지던트 앤드 펠로우즈 오브 하바드 칼리지 상호접속부를 위한 자기정렬 배리어 층
KR101649714B1 (ko) 2008-03-21 2016-08-30 프레지던트 앤드 펠로우즈 오브 하바드 칼리지 상호접속부를 위한 자기정렬 배리어 층
KR101803221B1 (ko) 2008-03-21 2017-11-29 프레지던트 앤드 펠로우즈 오브 하바드 칼리지 상호접속부를 위한 자기정렬 배리어 층
JP2010050190A (ja) * 2008-08-20 2010-03-04 Renesas Technology Corp 半導体装置の製造方法及び半導体装置
KR101770537B1 (ko) * 2009-10-23 2017-08-22 프레지던트 앤드 펠로우즈 오브 하바드 칼리지 상호 접속부를 위한 자기―정렬 배리어 및 캡핑 층
JP2013168419A (ja) * 2012-02-14 2013-08-29 Sony Corp 半導体装置、半導体装置の製造方法、及び、電子機器
KR20140020203A (ko) * 2012-08-08 2014-02-18 도쿄엘렉트론가부시키가이샤 Cu 배선의 형성 방법 및 기억매체
JP2014036109A (ja) * 2012-08-08 2014-02-24 Tokyo Electron Ltd Ｃｕ配線の形成方法
KR101662369B1 (ko) * 2012-08-08 2016-10-04 도쿄엘렉트론가부시키가이샤 Cu 배선의 형성 방법 및 기억매체

Also Published As

Publication number Publication date
CN1945825A (zh) 2007-04-11
US20070080463A1 (en) 2007-04-12

Similar Documents

Publication Publication Date Title
US8178437B2 (en) Barrier material and process for Cu interconnect
US8242600B2 (en) Redundant metal barrier structure for interconnect applications
US20100078820A1 (en) Semiconductor device and method of manufacturing the same
US8288276B2 (en) Method of forming an interconnect structure including a metallic interfacial layer located at a bottom via portion
JP4741965B2 (ja) 半導体装置およびその製造方法
TWI222170B (en) Interconnect structures containing stress adjustment cap layer
US8072075B2 (en) CuSiN/SiN diffusion barrier for copper in integrated-circuit devices
US20110003473A1 (en) Structure for metal cap applications
JP2011003881A (ja) 配線構造及びその形成方法
US20110017499A1 (en) Formation of alloy liner by reaction of diffusion barrier and seed layer for interconnect application
JP2007096241A (ja) 半導体装置の製造方法及び半導体装置
TW200952118A (en) Noble metal cap for interconnect structures
JP2013504886A (ja) 相互接続構造およびこれを形成する方法（細い相互接続開口のための導電性構造）
TW201042706A (en) Structures and methods for integration of ultralow-k dielectrics with improved reliability
JP2007067083A (ja) 半導体装置の製造方法
JP2007059660A (ja) 半導体装置の製造方法および半導体装置
TW200824040A (en) Schemes for forming barrier layers for copper in interconnect structure
JP2011238917A (ja) 半導体装置の製造方法
US10431542B2 (en) Low resistance seed enhancement spacers for voidless interconnect structures
JP2007109736A (ja) 半導体装置およびその製造方法
JP2007103546A (ja) 半導体装置およびその製造方法
US20100090342A1 (en) Metal Line Formation Through Silicon/Germanium Soaking
JP5060037B2 (ja) 半導体装置の製造方法
JP2009141058A (ja) 半導体装置およびその製造方法
JP2005223021A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080917

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20090519