JP2003243392A

JP2003243392A - 半導体装置及びその製造方法

Info

Publication number: JP2003243392A
Application number: JP2002040440A
Authority: JP
Inventors: Yutaka Ooka; 豊大岡; Takeshi Nogami; 毅野上; Kaori Tai; 香織田井; Yuji Segawa; 雄司瀬川
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 2002-02-18
Filing date: 2002-02-18
Publication date: 2003-08-29

Abstract

(57)【要約】【課題】銅の拡散が確実に防止された信頼性の高い半
導体装置及びその製造方法を提供する。【解決手段】本発明に係る半導体装置は、銅を含む金
属配線上に、銅拡散防止機能を有するキャップ膜が形成
され、当該キャップ膜の表面がシリサイド化されている
ことを特徴とする。また、本発明に係る半導体装置の製
造方法は、銅を含む金属配線上に銅拡散防止機能を有す
るキャップ膜を備える半導体装置の製造方法であって、
上記銅を含む金属配線上に上記銅拡散防止機能を有する
キャップ膜を形成し、さらに当該キャップ膜の表面をシ
リサイド化することを特徴とする。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、銅を含む金属配線
を有する半導体装置に関するものであり、さらに、その
製造方法に関するものである。

【０００２】

【従来の技術】従来、半導体ウエーハ上に形成する高密
度集積回路（以下、半導体装置と称する。）の微細な配
線の材料として、アルミニウム系合金が用いられてい
る。しかしながら、配線の微細化が進むにつれて配線の
寄生抵抗・寄生容量による回路遅延が支配的になるた
め、配線用材料として、アルミニウム系合金より低抵抗
・低容量であり、高い信頼性を実現する銅の採用が検討
されている。さらに、銅は、比抵抗が１．８μΩｃｍと
低く、半導体装置の高速化に有利な上に、エレクトロマ
イグレーション耐性がアルミニウム系合金に比べて一桁
ほど高いため、次世代の材料として期待されている。

【０００３】銅を用いた配線形成では、一般に銅のドラ
イエッチングが容易でないために、いわゆるダマシン法
が用いられている。これは、例えば酸化シリコンからな
る層間絶縁膜に予め所定の溝を形成し、その溝に配線材
料（銅）を埋め込んだ後、余剰の配線材料を化学機械研
磨（ＣｈｅｍｉｃａｌＭｅｃｈａｎｉｃａｌＰｏｌ
ｉｓｈｉｎｇ：以下、ＣＭＰと称する。）により除去
し、配線を形成する方法である。さらに、接続孔（ヴィ
アホール）と配線溝（トレンチ）とを形成した後、一括
して配線材料を埋め込み、余剰配線材料をＣＭＰにより
除去するデュアルダマシン法も知られている。

【０００４】

【発明が解決しようとする課題】ところで、銅配線は、
一般的に多層化されて用いられる。その際、層間絶縁膜
への銅の拡散を防止する目的で、上記配線を形成する前
に、窒化シリコン、炭化シリコン等からなるバリア膜が
形成されている。

【０００５】しかしながら、ＣＭＰ直後の銅配線表面に
は、バリア膜が存在しないため、上層配線を形成する前
に銅の拡散防止層として機能するキャップ膜を形成す
る。このとき、銅は、１５０℃という低温であっても酸
素を含有する雰囲気中で容易に酸化されてしまうため、
通常は、酸素を含まない材料であるシリコン窒化膜（Ｓ
ｉＮ）や炭化シリコン膜（ＳｉＣ）などがキャップ膜と
して用いられる。

【０００６】ただし、窒化シリコン（ＳｉＮ）や炭化シ
リコン（ＳｉＣ）は、酸化シリコン（ＳｉＯ_２）よりも
比誘電率が大きいため、銅配線を有する半導体装置の実
行誘電率が高くなり、半導体装置のＲＣ遅延が大きくな
ってしまうという不都合がある。このため、ＣＭＰ後の
銅配線表面については、選択的にコバルトタングステン
燐（ＣｏＷＰ）等の合金で被覆する方法が有利であると
考えられる。

【０００７】コバルトタングステン燐（ＣｏＷＰ）等の
合金からなるキャップ膜を形成する方法としては、例え
ば無電解めっき法があり、米国特許５６９５８１０号に
開示されているように、銅表面を触媒としてコバルトタ
ングステン燐（ＣｏＷＰ）からなるキャップ膜を形成す
る方法が提唱されている。また、特開平９−３０７２３
４号公報に開示されているように、銅表面をパラジウム
（Ｐｄ）の置換めっきによりパラジウム（Ｐｄ）に置換
し、置換されたパラジウム（Ｐｄ）を触媒核として無電
解めっきを行う方法が提唱されている。この場合は、例
えば図３２に示すようにトランジスタ等のデバイス（図
示は省略する。）が予め作製された基板１０１上に、銅
を含む金属配線（以下、Ｃｕ配線と称する。）１０２
が、層間絶縁膜１０３に設けられた溝に埋め込まれてな
る。そして層間絶縁膜１０３は、例えばＳｉＯＣからな
り、Ｃｕ配線１０２と層間絶縁膜１０３との間には、例
えばＴａＮからなるバリア膜１０４が形成されている。
また、基板１と層間絶縁膜３との間には例えばＳｉＣか
らなるエッチストッパ層５が形成されており、Ｃｕ配線
２から基板１へのＣｕ拡散を防止する。また、Ｃｕ配線
１０２上、すなわちＣｕ配線１０２のバリア膜１０４で
覆われていない表面、すなわち図１８における上面には
パラジウム（Ｐｄ）膜１０７を介して銅拡散防止機能と
備えたキャップ膜１０６が形成されている。

【０００８】しかしながら、コバルトタングステン燐
（ＣｏＷＰ）からなるキャップ膜は、銅の拡散防止膜と
しては充分機能するものの、耐酸化性及び耐フッ酸性に
乏しいという問題がある。すなわち、無電解めっきでの
成膜後、次層の層間絶縁膜形成までにキャップ膜表面が
酸化してしまい、上層配線層との金属接触が確保できな
いため、配線間での導通不良となり、半導体装置の動作
不良の原因となる。また、次工程において層間絶縁膜上
の残留銅原子の除去を目的とするフッ酸（ＨＦ）溶液処
理を施した場合、コバルトタングステン燐（ＣｏＷＰ）
が浸食され、消失してしまう。その結果、キャップ膜自
体の消失により銅の拡散防止ができなくなるため、フッ
酸溶液処理を備えるプロセスにおいては半導体装置の製
造ができなくなるとの問題がある。

【０００９】そこで本発明はこのような従来の問題点を
解消するために提案されたものであり、銅の拡散が確実
に防止された信頼性の高い半導体装置及びその製造方法
を提供することを目的とする。

【００１０】

【課題を解決するための手段】上述した目的を達成する
ための本発明に係る半導体装置は、銅を含む金属配線上
に銅拡散防止機能を有するキャップ膜が形成され、当該
キャップ膜の表面がシリサイド化されていることを特徴
とするものである。

【００１１】以上のように構成された本発明に係る半導
体装置は、銅を含む金属配線上に銅拡散防止機能を有す
るキャップ膜が形成され、当該キャップ膜の表面がシリ
サイド化されている。ここで、このように構成されたキ
ャップ膜は、優れた銅拡散防止機能を有するとともに、
優れた耐酸化性と耐フッ酸性とを有しており、この特性
により酸化及びフッ酸による浸食を効果的に防止され
る。その結果、キャップ膜は酸化雰囲気中においても酸
化されることなく、また、フッ酸溶液処理を行った場合
においても浸食されることがないため、確実に層間絶縁
膜への銅原子の拡散防止層として機能する。

【００１２】また、上述した目的を達成するための本発
明に係る半導体装置の製造方法は、銅を含む金属配線上
に銅拡散防止機能を有するキャップ膜を備える半導体装
置の製造方法であって、銅を含む金属配線上に上記銅拡
散防止機能を有するキャップ膜を形成し、さらに当該キ
ャップ膜の表面をシリサイド化することを特徴とするも
のである。

【００１３】以上のような本発明に係る半導体装置の製
造方法は、銅を含む金属配線上に銅拡散防止機能を有す
るキャップ膜を形成し、さらに当該キャップ膜の表面を
シリサイド化する。ここで、キャップ膜の表面をシリサ
イド化することにより、キャップ膜は、優れた銅拡散防
止機能とともに優れた耐酸化性と耐フッ酸性とを有する
ものとされ、この特性によりキャップ膜の酸化及びフッ
酸による浸食が効果的に防止される。その結果、キャッ
プ膜が製造工程中に酸化することが無く、また、フッ酸
溶液処理を行った場合においても浸食されることがない
ため、確実に層間絶縁膜への銅原子の拡散防止層として
機能するキャップ膜が形成される。

【００１４】

【発明の実施の形態】以下、本発明を適用した半導体装
置及びその製造方法について、図面を参照しながら詳細
に説明する。まず、本発明を単層配線に適用した場合に
ついて説明する。なお、以下においては、説明の便宜
上、実際の縮尺と異なることがある。

【００１５】本発明に係る半導体装置は、例えば図１に
示すように、トランジスタ等のデバイス（図示は省略す
る。）が予め作製された基板１上に、銅を含む金属配線
（以下、Ｃｕ配線と称する。）２が、層間絶縁膜３に設
けられた溝に埋め込まれてなるものである。層間絶縁膜
３は、例えばＳｉＯＣ、ＳｉＯ_２、ＳｉＬＫ、ＦＬＡＲ
Ｅ、フッ素添加シリコン酸化膜（ＦＳＧ）あるいは、他
の低誘電率絶縁膜によりなるものである。Ｃｕ配線２と
層間絶縁膜３との間には、銅拡散防止機能を有するバリ
ア膜４が形成されている。バリア膜４は、例えばＴａ
Ｎ、Ｔａ、Ｔｉ、ＴｉＮ、Ｗ、Ｗ_ＸＮ、あるいはこれら
の積層膜などからなるものである。また、基板１と層間
絶縁膜３との間には例えばＳｉＮ、ＳｉＣ等からなるエ
ッチストッパ層５が形成されている。

【００１６】また、本発明の半導体装置では、Ｃｕ配線
２上、すなわちＣｕ配線のバリア膜４で覆われていない
表面、すなわち図１における上面に、銅拡散防止機能を
有するキャップ膜６が形成され、当該キャップ膜６の表
面がシリサイド化されて耐酸化性と耐フッ酸性とを兼ね
備えたシリサイド層７とされている。すなわち、このキ
ャップ膜６'は、銅拡散防止機能とともに、耐酸化性と
耐フッ酸性とを兼ね備えたものとされている。

【００１７】ここで、キャップ膜６は、Ｃｕ配線上に形
成されたニッケル合金であるニッケルタングステン燐
（ＮｉＷＰ）膜からなり、当該キャップ膜６の表面はシ
リサイド化されてニッケルシリサイド（ＮｉＳｉ）層と
されている。

【００１８】キャップ膜としてコバルトタングステン燐
（ＣｏＷＰ）からなるキャップ膜を用いた場合、コバル
トタングステン燐（ＣｏＷＰ）からなるキャップ膜は銅
の拡散防止膜としては充分機能するものの、耐酸化性及
び耐フッ酸性に乏しいという問題がある。すなわち、コ
バルトタングステン燐（ＣｏＷＰ）は、無電解めっきで
の成膜後、次層の層間絶縁膜形成までに酸化してしま
い、上層配線層との金属接触が確保できなくなる。これ
は、配線間での導通不良を引き起こし、半導体装置の動
作不良の原因となる。また、例えば次工程において層間
絶縁膜上の残留銅原子の除去を目的とするフッ酸（Ｈ
Ｆ）溶液処理を施した場合、キャップ膜であるコバルト
タングステン燐（ＣｏＷＰ）は浸食され、消失してしま
う。その結果、キャップ膜自体の消失により銅の拡散防
止ができなくなるため、フッ酸溶液処理を備えるプロセ
スにおいては半導体装置の製造ができなくなるとの問題
がある。

【００１９】このような問題に対処するものとして、本
発明者はキャップ膜であるコバルトタングステン燐（Ｃ
ｏＷＰ）の酸化を防止するものとして、Ｃｕ配線上にコ
バルトタングステン燐（ＣｏＷＰ）膜を無電解めっきで
成膜した後、コバルトタングステン燐（ＣｏＷＰ）膜を
ＳｉＨ_４、Ｓｉ_２Ｈ_６、ＳｉＣｌ_２Ｈ_２などの反応ガス
と接触させ、コバルトタングステン燐（ＣｏＷＰ）膜の
表面のＣｏと反応ガスを反応させることによりコバルト
シリサイド（ＣｏＳｉ）を形成した半導体装置を提唱し
た。

【００２０】しかしながら、コバルトシリサイド（Ｃｏ
Ｓｉ）は、耐酸化性は備えるものの、十分な耐フッ酸性
を備えているとは言えず、層間絶縁膜上の残留銅原子の
除去を目的とするフッ酸（ＨＦ）溶液処理を施した場
合、キャップ膜であるコバルトシリサイド（ＣｏＳｉ）
は浸食され、消失してしまう。

【００２１】そこで、本発明に係る半導体装置において
は、キャップ膜６としてニッケルタングステン燐（Ｎｉ
ＷＰ）膜を用いて、さらにこのキャップ膜６の表面はニ
ッケルタングステン燐（ＮｉＷＰ）膜がシリサイド化さ
れたニッケルシリサイド（ＮｉＳｉ）層とされている。
ここで、ニッケルシリサイド（ＮｉＳｉ）層は、優れた
耐酸化性と耐フッ酸性とを有しており、この特性により
キャップ膜６の酸化及びフッ酸による浸食を効果的に防
止する。したがって、半導体プロセス中において、キャ
ップ膜６を成膜後、次層の層間絶縁膜形成までにキャッ
プ膜６表面が酸化することがない。これにより、上層配
線層との金属接触を確実に確保することができるため、
配線間での導通不良が防止され、導通不良に起因した半
導体装置の動作不良の発生が防止される。

【００２２】また、半導体装置作製プロセス中にフッ酸
溶液処理を施した場合においても、キャップ膜６は耐フ
ッ酸性を有するその表面を構成するシリサイド層である
ニッケルシリサイド（ＮｉＳｉ）層より保護されている
ため、フッ酸溶液で浸食されることがない。これによ
り、この半導体装置では、製造プロセス中にフッ酸（Ｈ
Ｆ）溶液処理が含まれる場合においても、キャップ膜が
浸食されて消失することが無く、キャップ膜６が良好な
銅の拡散防止機能を発揮するため、銅の拡散が確実に防
止された信頼性の高い半導体装置を実現することができ
る。

【００２３】ここで、キャップ膜６の膜厚としては、５
ｎｍ以上３０ｎｍ以下とすることが好ましい。キャップ
膜６の膜厚が５ｎｍ未満である場合、キャップ膜６の膜
厚が薄すぎるため、層間絶縁膜に対する銅拡散防止の効
果が不十分となる虞がある。また、キャップ膜６の膜厚
が３０ｎｍよりも厚い場合には、成膜時間が長くなるこ
とにより、めっき液によるＣｕ配線のエッチングにより
半導体装置の信頼性が悪くなる、あるいは配線抵抗の上
昇に起因する遅延の増大などの虞がある。したがって、
キャップ膜６の膜厚を５ｎｍ以上３０ｎｍ以下とするこ
とにより、確実に層間絶縁膜に対する銅拡散防止の効果
を得ることができる。

【００２４】また、ニッケルシリサイド（ＮｉＳｉ）層
の厚みとしては、２ｎｍ以上２０ｎｍ以下程度とするこ
とが好ましい。ニッケルシリサイド（ＮｉＳｉ）層の厚
みが２ｎｍ未満である場合、ニッケルシリサイド（Ｎｉ
Ｓｉ）層の厚みが薄すぎるため、耐酸化性及び耐フッ酸
性の効果が不十分となる虞がある。また、ニッケルシリ
サイド（ＮｉＳｉ）層の厚みが２０ｎｍよりも厚い場合
には、シリサイド反応時にＣｕ配線が無い部分（層間絶
縁膜３上）にもＳｉが堆積し、配線間絶縁特性が劣化す
る虞がある。したがって、ニッケルシリサイド（ＮｉＳ
ｉ）層の厚みを２ｎｍ以上２０ｎｍ以下とすることによ
り、耐酸化性及び耐フッ酸性の効果を十分に得ることが
できる。

【００２５】このような本発明に係る半導体装置は、以
下のようにして作製することができる。先ず、図２に示
すように、基板１上にＣＶＤ（ＣｈｅｍｉｃａｌＶａ
ｐｏｒＤｅｐｏｓｉｔｉｏｎ）法によってＳｉＣ、Ｓ
ｉＮ等の材料を被着させ、エッチストッパ層５を成膜す
る。例えば、原料ガスとしてモノシラン（ＳｉＨ_４）、
ＮＨ_３及びＮ_２の混合ガスを用い、ＣＶＤ法によりＳｉ
Ｎを膜厚５０ｎｍで成膜する。

【００２６】次に、図３に示すように、エッチストッパ
層５上の全面に、例えば原料ガスとしてテトラエトキシ
シラン（ＴＥＯＳ）とＯ_２との混合ガスを用い、上記エ
ッチストッパ層５の成膜に連続してＳｉＯ_２からなる層
間絶縁膜３をＣＶＤ法により成膜する。この層間絶縁膜
３の成膜は、前工程であるエッチストッパ層５の成膜に
連続して同一のチャンバ内で行うことができる。また、
層間絶縁膜３としてはＳｉＯ_２に限らず、ＳｉＯＣ等の
周知の酸化物や、低誘電率材料等の有機材料であっても
良い。

【００２７】次に、図４に示すように、フォトリソグラ
フィ及びドライエッチングにより、層間絶縁膜３に配線
を形成するための溝８をパターニングする。例えば、以
下に示すエッチング条件にて層間絶縁膜３のエッチング
を行うことができる。

【００２８】使用ガス：ＣＨＦ_３／ＣＦ_４／Ａｒ＝３０
／６０／８００ｓｃｃｍ圧力：２００Ｐａ基板温度：２５℃

【００２９】次に、図５に示すように、Ｃｕの層間絶縁
膜３への拡散を防止するための例えばＴａＮからなるバ
リア膜４をＰＶＤ（ＰｈｙｓｉｃａｌＶａｐｏｒＤ
ｅｐｏｓｉｔｉｏｎ）法により成膜し、続けてＰＶＤ法
によりＣｕシード層（図示は省略する。）を成膜する。
バリア膜４としては、ＴａＮの他、Ｔａ、Ｔｉ、Ｔｉ
Ｎ、Ｗ、ＷＮ、あるいはこれらの積層膜等のＣｕに対す
るバリア性に優れた材料を使用できる。

【００３０】Ｃｕシード層は、次のＣｕ埋め込み工程で
電解めっきによりＣｕを成膜する際の導電層となるもの
である。バリア膜４及びＣｕシード層の成膜はＰＶＤ法
に限定されるものではなく、ＣＶＤ法により形成しても
良い。それぞれの膜厚に関しては、デザインルールにも
よるが、バリア膜４に関しては５０ｎｍ以下、Ｃｕシー
ド層に関しては２００ｎｍ以下とすることが好ましい。
したがって、例えば、ＴａＮからなるバリア膜４を２０
ｎｍし、当該バリア層４上にＣｕシード層を１５０ｎｍ
成膜することができる。このときのバリア膜４のＰＶＤ
成膜条件の一例を以下に示す。

【００３１】ＤＣパワー：１ｋＷプロセスガス：Ａｒ＝５０ｓｃｃｍＡＣウエーハバイアスパワー：３５０Ｗ

【００３２】また、Ｃｕシード層のＰＶＤ成膜条件の一
例を以下に示す。ＤＣパワー：１２ｋＷ圧力：０．２Ｐａ成膜温度：１００℃

【００３３】次に、図６に示すように、電解めっきによ
りＣｕ９を成膜し、溝８にＣｕ９を埋め込む。このＣｕ
埋め込み工程では電解めっきが広く採用されているが、
Ｃｕ埋め込み工程は電解めっきに限らず例えばＣＶＤ法
でも問題はない。その膜厚は、溝８の深さにより異なる
が目安として２．０μｍ以下であることが好ましい。し
たがって、例えば、成膜量を１μｍとしてＣｕ９を成膜
することができる。このときの電解めっきの条件は、例
えば下記の通りとする。

【００３４】処理溶液（めっき液）：硫酸銅系Ｃｕ電解
めっき液（ＭｉｃｒｏｆａｂＣｕ２０００シリーズ、
ＥＥＪＡ社製）めっき電流値：２．８３Ａめっき時間：４分３０秒（１μｍ）処理溶液（めっき液）温度：１８℃

【００３５】次に、図７に示すように、余分なＣｕ９を
除去して溝８のみにＣｕ９を残してＣｕ配線２を形成す
る。余分なＣｕ９の除去に一般的に適用されている技術
はＣＭＰによる研磨である。この工程では、溝８にのみ
配線材料を残すように層間絶縁膜３の表面で研磨を終了
する必要があり、さらには層間絶縁膜３上にはこれら配
線材料が残らないように研磨を制御することが好まし
い。ＣＭＰによる研磨工程では、Ｃｕ９及びバリア膜４
の２種類以上の材料を研磨除去しなければならないの
で、研磨する材料により研磨液（スラリー）、研磨条件
等をコントロールする必要がある。このため、複数ステ
ップの研磨が必要な場合もある。以下に、余剰ＣｕのＣ
ＭＰ条件の一例を示す。

【００３６】研磨圧力：１００ｇ／ｃｍ^２回転数：３０ｒｐｍ回転パッド：不織布と独立発泡体との積層体スラリー：Ｈ_２Ｏ_２添加（アルミナ含有スラリー）流量：１００ｃｃ／ｍｉｎ温度：２５〜３０℃

【００３７】次に、ＣＭＰによる研磨工程後のＣｕ配線
２上に形成される自然酸化膜を除去するため、例えば１
％ＨＦ等の弱酸性水溶液で処理し、続いて無電解めっき
法により、図８に示すようにＣｕ配線２上にキャップ膜
６を形成する。無電解めっき法を採用することで、Ｃｕ
配線２上にのみ選択的にキャップ膜６を形成することが
でき、キャップ膜をエッチングする工程を省略すること
ができる。なお、Ｃｕ配線２上に無電解めっき法により
キャップ膜６を形成するためには、Ｃｕ配線２の表面に
触媒性の高い金属であるＰｄ等を用いて触媒活性化処理
を施さなければならない。その前処理法は以下に示すと
おりである。

【００３８】（１）脱脂処理：アルカリ脱脂により、表
面のぬれ性を向上させる。（２）酸処理：２〜３％の塩酸等で中和すると同時に、
表面の酸化しているＣｕを除去する。（３）Ｐｄ置換処理：ＰｄＣｌ_２の塩酸溶液を用い、金
属配線の最表面をＰｄで置換し、触媒活性層を形成す
る。これは、置換めっきで、異種金属のイオン化傾向の
相違を利用するものである。ＣｕはＰｄに比べ電気化学
的に卑な金属であるから、溶液中での溶解に伴って放出
される電子が、溶液中の貴金属であるＰｄに転移し、卑
金属のＣｕ表面にＰｄが形成される。したがって、酸化
膜、例えばＴＥＯＳ上はＰｄで置換されない。なお、置
換する金属としては、白金、金、ロジウム等でもよい。
以下にＰｄ置換めっきのめっき条件の一例を示す。処理溶液（めっき液）：ＰｄＣｌ_２水溶液、ＨＣｌ処理時間：２分温度：３０℃ ｐＨ：１．３（４）純水リンス

【００３９】上記前処理において、（１）脱脂処理及び
（２）酸処理は、必要に応じて行えばよい。また、上記
（１）脱脂処理、（２）酸処理、及び（３）Ｐｄ置換処
理における処理方法としては、スピンコータを用いての
スピン処理、又はパドル処理、さらにはディッピング処
理等を挙げることができる。

【００４０】なお、Ｐｄ置換めっきの処理溶液（めっき
液）は、ＰｄＣｌ_２水溶液とＨＣｌ溶液とに限定される
ものではなく、例えばＰｄＳＯ_４水溶液とＨ_２Ｏ_４溶液
とを用いても良い。

【００４１】次に、上記Ｐｄにより触媒活性された被め
っき表面に、無電解めっきによりＮｉＷＰ膜をキャップ
膜６として成膜する。上記の通り、触媒活性化層のＰｄ
はＣｕの表面にだけ置換され、無電解めっきはＰｄの存
在するところにのみ進行する。したがって、Ｃｕ（金属
配線）上のみに選択的なキャップ膜６の成膜が可能とな
る。無電解めっき液の組成、条件の一例を下記に示す。

【００４２】組成タングステン酸アンモニウム塩化ニッケル次亜燐酸アンモニウムシュウ酸アンモニウム条件温度：８０℃、ｐＨ：９．５

【００４３】上記無電解めっきについても、Ｐｄ置換処
理同様、スピンコータを用いてのスピン処理、又はパド
ル処理、さらにはディッピング処理等により成膜するこ
とが可能である。

【００４４】次に、図９に示すようにＣｕ配線２上に形
成されたキャップ膜６であるＮｉＷＰ膜の表面をシリサ
イド化してシリサイド層７としてＮｉＳｉ膜を形成す
る。ＮｉＳｉ膜を形成するには、キャップ膜６であるＮ
ｉＷＰ膜の表面をＳｉ_２Ｈ_６ガスに曝して、すなわちＮ
ｉＷＰ膜の表面にＳｉ_２Ｈ_６ガスを接触させることによ
りＮｉＳｉ膜の表面をシリサイド化する。以下にＮｉＳ
ｉ膜の形成条件の一例を示す。

【００４５】Ｓｉガス源：Ｓｉ_２Ｈ_６Ｓｉガス圧：０．１Ｔｏｒｒ時間：５分温度：４００℃

【００４６】ここで、キャップ膜６の表面をシリサイド
化する際のＳｉガス源は上述したＳｉ_２Ｈ_６に限定され
るものではなく、例えばＳｉＨ_４、ＳｉＣｌ_２Ｈ_２など
の反応ガスも用いることができる。

【００４７】なお、基板１の表面をこれらの反応ガスと
接触させた際、基板温度、反応ガス濃度、反応ガス圧、
反応時間などの諸条件によっては、図１０に示すように
反応ガスから生じたシリコンがＳｉＯ_２などの層間絶縁
膜３上に堆積することがある。このシリコンは配線間の
電気伝導に寄与し、配線間絶縁特性を劣化させるが、上
記の反応条件を調整することにより、基板表面に露出し
た層間絶縁膜３上にはＳｉの堆積物を生じさせず、キャ
ップ膜６の表面のみにシリサイド化反応を生じさせるこ
とが可能である。

【００４８】以上のようにして、図１に示すような、銅
拡散防止機能をとともに、耐酸化性及び耐フッ酸性を兼
ね備えたキャップ膜６を形成することができ、銅の拡散
が確実に防止された信頼性の高い半導体装置を作製する
ことができる。

【００４９】なお、上述した半導体装置の製造方法は、
バリア膜４の種類によらず、また、ダマシン法、デュア
ルダマシン法のいずれの溝配線技術においても適用する
ことが可能である。

【００５０】次に、本発明に係る半導体装置の他の例と
して、キャップ膜６としてＰｄ膜を形成し、その表面を
シリサイド化してＰｄＳｉ層を形成した場合について説
明する。なお、上記と同様の部材については同じ符号を
付す。

【００５１】本発明に係る他の半導体装置は、例えば図
１１に示すように、トランジスタ等のデバイス（図示は
省略する。）が予め作製された基板１上に、Ｃｕ配線２
が層間絶縁膜３に設けられた溝に埋め込まれてなるもの
である。層間絶縁膜３は、例えばＳｉＯＣ、ＳｉＯ_２、
ＳｉＬＫ、ＦＬＡＲＥ、フッ素添加シリコン酸化膜（Ｆ
ＳＧ）あるいは、他の低誘電率絶縁膜によりなるもので
ある。Ｃｕ配線２と層間絶縁膜３との間には、銅拡散防
止機能を有するバリア膜４が形成されている。バリア膜
４は、例えばＴａＮ、Ｔａ、Ｔｉ、ＴｉＮ、Ｗ、Ｗ
_ＸＮ、あるいはこれらの積層膜などからなるものであ
る。また、基板１と層間絶縁膜３との間には例えばＳｉ
Ｎ、ＳｉＣ等からなるエッチストッパ層５が形成されて
いる。

【００５２】また、この半導体装置では、Ｃｕ配線２
上、すなわちＣｕ配線のバリア膜４で覆われていない表
面、すなわち図１１における上面に、銅拡散防止機能を
有するキャップ膜６'が形成され、当該キャップ膜６'の
表面がシリサイド化されて耐酸化性と耐フッ酸性とを兼
ね備えたシリサイド層とされている。すなわち、このキ
ャップ膜６'は、銅拡散防止機能とともに、耐酸化性と
耐フッ酸性とを兼ね備えたものとされている。

【００５３】ここで、キャップ膜６'は、Ｃｕ配線上に
異種金属のイオン化傾向の相違を利用して形成されたＰ
ｄ膜からなり、具体的にはＰｄ置換めっきにより形成さ
れたものである。また、当該キャップ膜６'の表面はシ
リサイド化されてパラジウムシリサイド（ＰｄＳｉ）層
とされている。

【００５４】ここで、シリサイド層７'であるパラジウ
ムシリサイド（ＰｄＳｉ）層は、上述したニッケルシリ
サイド（ＮｉＳｉ）層と同様に優れた耐酸化性と耐フッ
酸性とを有しており、この特性によりキャップ膜６の酸
化及びフッ酸による浸食を効果的に防止する。したがっ
て、半導体プロセス中において、キャップ膜６'を成膜
後、次層の層間絶縁膜形成までにキャップ膜６'表面が
酸化することがない。これにより、上層配線層との金属
接触を確実に確保することができるため、配線間での導
通不良が防止され、導通不良に起因した半導体装置の動
作不良の発生が防止される。

【００５５】また、半導体装置作製プロセス中にフッ酸
溶液処理を施した場合においても、キャップ膜６'は耐
フッ酸性を有するその表面を構成するシリサイド層７'
であるパラジウムシリサイド（ＰｄＳｉ）層により保護
されているため、フッ酸溶液で浸食されることがない。
これにより、この半導体装置では、製造プロセス中にフ
ッ酸（ＨＦ）溶液処理が含まれる場合においても、キャ
ップ膜が浸食されて消失することが無く、キャップ膜
６'が良好な銅の拡散防止機能を発揮するため、銅の拡
散が確実に防止された信頼性の高い半導体装置を実現す
ることができる。

【００５６】ここで、キャップ膜６'の膜厚としては、
５ｎｍ以上３０ｎｍ以下とすることが好ましい。キャッ
プ膜６'の膜厚が５ｎｍ未満である場合、キャップ膜６'
の膜厚が薄すぎるため、層間絶縁膜に対する銅拡散防止
の効果が不十分となる虞がある。また、キャップ膜６の
膜厚が３０ｎｍよりも厚い場合には、成膜時間が長くな
ることにより、めっき液によるＣｕ配線のエッチングに
より半導体装置の信頼性が悪くなる、あるいは配線抵抗
の上昇に起因する遅延の増大などの虞がある。したがっ
て、キャップ膜６'の膜厚を５ｎｍ以上３０ｎｍ以下と
することにより、確実に層間絶縁膜に対する銅拡散防止
の効果を得ることができる。

【００５７】また、パラジウムシリサイド（ＰｄＳｉ）
層の厚みとしては、２ｎｍ以上２０ｎｍ以下程度とする
ことが好ましい。パラジウムシリサイド（ＰｄＳｉ）層
の厚みが２ｎｍ未満である場合、パラジウムシリサイド
（ＰｄＳｉ）層の厚みが薄すぎるため、耐酸化性及び耐
フッ酸性の効果が不十分となる虞がある。また、パラジ
ウムシリサイド（ＰｄＳｉ）層の厚みが２０ｎｍよりも
厚い場合には、シリサイド反応時にＣｕ配線が無い部分
（層間絶縁膜３上）にもＳｉが堆積し、配線間絶縁特性
が劣化する虞がある。したがって、パラジウムシリサイ
ド（ＰｄＳｉ）層の厚みを２ｎｍ以上２０ｎｍ以下とす
ることにより、耐酸化性及び耐フッ酸性の効果を十分に
得ることができる。

【００５８】このような本発明に係る半導体装置は、以
下のようにして作製することができる。先ず、図１２に
示すように、基板１上にＣＶＤ（ＣｈｅｍｉｃａｌＶ
ａｐｏｒＤｅｐｏｓｉｔｉｏｎ）法によってＳｉＣ、
ＳｉＮ等の材料を被着させ、エッチストッパ層５を成膜
する。例えば、原料ガスとしてモノシラン（Ｓｉ
Ｈ_４）、ＮＨ_３及びＮ_２の混合ガスの混合ガスを用い、
ＣＶＤ法によりＳｉＮを膜厚５０ｎｍで成膜する。

【００５９】次に、図１３に示すように、エッチストッ
パ層５上の全面に、例えば原料ガスとしてテトラエトキ
シシラン（ＴＥＯＳ）及びＯ_２との混合ガスを用い、上
記エッチストッパ層５の成膜に連続してＣＶＤ法により
ＳｉＯ_２からなる層間絶縁膜３を膜厚５００ｎｍで成膜
する。この層間絶縁膜３の成膜は、前工程であるエッチ
ストッパ層５の成膜に連続して同一のチャンバ内で行う
ことができる。また、層間絶縁膜３としてはＳｉＯ_２に
限らず、ＳｉＯＣ等の周知の酸化物や、低誘電率材料等
の有機材料であっても良い。

【００６０】次に、図１４に示すように、フォトリソグ
ラフィ及びドライエッチングにより、層間絶縁膜３に配
線を形成するための溝８をパターニングする。例えば、
以下に示すエッチング条件にて層間絶縁膜３のエッチン
グを行うことができる。

【００６１】使用ガス：ＣＨＦ_３／ＣＦ_４／Ａｒ＝３０
／６０／８００ｓｃｃｍ圧力：２００Ｐａ基板温度：２５℃

【００６２】次に、図１５に示すように、Ｃｕの層間絶
縁膜３への拡散を防止するための例えばＴａＮからなる
バリア膜４をＰＶＤ（ＰｈｙｓｉｃａｌＶａｐｏｒ
Ｄｅｐｏｓｉｔｉｏｎ）法により成膜し、続けてＰＶＤ
法によりＣｕシード層（図示は省略する）を成膜する。
バリア膜４としては、ＴａＮの他、Ｔａ、Ｔｉ、Ｔｉ
Ｎ、Ｗ、ＷＮ、あるいはこれらの積層膜等のＣｕに対す
るバリア性に優れた材料を使用できる。

【００６３】バリア膜４及びＣｕシード層の成膜はＰＶ
Ｄ法に限定されるものではなく、ＣＶＤ法により形成し
ても良い。それぞれの膜厚に関しては、デザインルール
にもよるが、バリア膜４に関しては５０ｎｍ以下、Ｃｕ
シード層に関しては２００ｎｍ以下とすることが好まし
い。したがって、例えば、ＴａＮからなるバリア膜４を
２０ｎｍし、当該バリア層４上にＣｕシード層を１５０
ｎｍ成膜することができる。このときのバリア膜４のＰ
ＶＤ成膜条件の一例を以下に示す。

【００６４】ＤＣパワー：１ｋＷプロセスガス：Ａｒ＝５０ｓｃｃｍＡＣウエーハバイアスパワー：３５０Ｗ

【００６５】また、Ｃｕシード層のＰＶＤ成膜条件の一
例を以下に示す。

【００６６】ＤＣパワー：１２ｋＷ圧力：０．２Ｐａ成膜温度：１００℃

【００６７】次に、図１６に示すように、電解めっきに
よりＣｕ９を成膜し、溝８にＣｕ９を例えば成膜量を１
μｍとして埋め込む。このＣｕ埋め込み工程では電解め
っきが広く採用されているが、Ｃｕ埋め込み工程は電解
めっきに限らず例えばＣＶＤ法でも問題はない。このと
きの電解めっきの条件は、例えば下記の通りとする。

【００６８】処理溶液（めっき液）：硫酸銅系Ｃｕ電解
めっき液（ＭｉｃｒｏｆａｂＣｕ２０００シリーズ、
ＥＥＪＡ社製）めっき電流値：２．８３Ａめっき時間：４分３０秒（１μｍ）処理溶液（めっき液）温度：１８℃

【００６９】次に、図１７に示すように、余分なＣｕ９
を除去して溝８のみにＣｕ９を残してＣｕ配線２を形成
する。余分なＣｕ９の除去は一般的に適用されているＣ
ＭＰによる研磨により行うことができる。この工程で
は、溝８にのみ配線材料を残すように層間絶縁膜３の表
面で研磨を終了する必要があり、さらには層間絶縁膜３
上にはこれら配線材料が残らないように研磨を制御する
ことが好ましい。ＣＭＰによる研磨工程では、Ｃｕ９及
びバリア膜４の２種類以上の材料を研磨除去しなければ
ならないので、研磨する材料により研磨液（スラリ
ー）、研磨条件等をコントロールする必要がある。この
ため、複数ステップの研磨が必要な場合もある。以下
に、余剰ＣｕのＣＭＰ条件の一例を示す。

【００７０】研磨圧力：１００ｇ／ｃｍ^２回転数：３０ｒｐｍ回転パッド：不織布と独立発泡体との積層体スラリー：Ｈ_２Ｏ_２添加（アルミナ含有スラリー）流量：１００ｃｃ／ｍｉｎ温度：２５〜３０℃

【００７１】次に、ＣＭＰによる研磨工程後のＣｕ配線
２上に形成される自然酸化膜を除去するため、例えば１
％フッ化水素（ＨＦ）溶液等の弱酸性水溶液で前洗浄処
理を施す。なお、前洗浄処理の前に必要に応じてアルカ
リ脱脂による脱脂処理を施して表面のぬれ性を向上させ
てもよい。また、前洗浄処理は、フッ化水素（ＨＦ）溶
液に限らず、例えばスルファミン酸などを用いても良
い。

【００７２】次いで、前洗浄処理に続いてパラジウム置
換めっき（以下Ｐｄ置換めっきと称する。）を行い、図
１８に示すようにＣｕ配線２上にキャップ膜６'を形成
する。Ｐｄ置換めっきは、異種金属のイオン化傾向の相
違を利用するものであり、金属配線の最表面をＰｄで置
換する。ＣｕはＰｄに比べ電気化学的に卑な金属である
から、溶液中での溶解に伴って放出される電子が、溶液
中の貴金属であるＰｄに転移し、卑金属のＣｕ表面にＰ
ｄが形成される。したがって、酸化膜、例えばＴＥＯＳ
上はＰｄで置換されない。すなわち、Ｐｄ置換めっきを
用いることにより、Ｃｕ配線２の上面のみに選択的にキ
ャップ膜６'を形成することが可能となる。これによ
り、不要な部位にまでキャップ膜６'が形成されること
が無く、不要部分をエッチング等により除去する工程を
省略することができる。以下に、Ｐｄ置換めっきのめっ
き条件の一例を示す。

【００７３】処理溶液（めっき液）：ＰｄＣｌ_２水溶
液、ＨＣｌ処理時間：２分温度：３０℃ ｐＨ：１．３

【００７４】なお、脱脂処理、前洗浄処理、及びＰｄ置
換めっきにおける処理方法としては、スピンコータを用
いてのスピン処理、又はパドル処理、さらにはディッピ
ング処理等を挙げることができる。

【００７５】また、Ｐｄ置換めっきの処理溶液（めっき
液）は、ＰｄＣｌ_２水溶液とＨＣｌ溶液とに限定される
ものではなく、例えばＰｄＳＯ_４水溶液とＨ_２Ｏ_４溶液
とを用いても良い。

【００７６】次に、図１９に示すようにＣｕ配線２上に
形成されたキャップ膜６'の表面をシリサイド化してシ
リサイド層７'としてＰｄＳｉ層を形成する。ＰｄＳｉ
層を形成するには、キャップ膜６'であるＰｄ膜の表面
をＳｉ_２Ｈ_６ガスに曝して、すなわちＰｄ膜の表面にＳ
ｉ_２Ｈ_６ガスを接触させることによりＰｄ膜の表面をシ
リサイド化する。以下にＰｄＳｉ膜の形成条件の一例を
示す。

【００７７】Ｓｉガス源：Ｓｉ_２Ｈ_６Ｓｉガス圧：０．１Ｔｏｒｒ時間：５分温度：４００℃

【００７８】なお、基板１の表面をこれらの反応ガスと
接触させた際、基板温度、反応ガス濃度、反応ガス圧、
反応時間などの諸条件によっては、図２０に示すように
反応ガスから生じたシリコンがＳｉＯ_２などの層間絶縁
膜３上に堆積することがある。このシリコンは配線間の
電気伝導に寄与し、配線間絶縁特性を劣化させるが、上
記の反応条件を調整することにより、基板表面に露出し
た層間絶縁膜３上にはＳｉの堆積物を生じさせず、キャ
ップ膜６'上にのみシリサイド化反応を生じさせること
が可能である。

【００７９】以上のようにして、図１１に示すような、
銅拡散防止機能をとともに、耐酸化性及び耐フッ酸性を
兼ね備えたキャップ膜６'を形成することができ、銅の
拡散が確実に防止された信頼性の高い半導体装置を作製
することができる。

【００８０】つぎに、本発明を多層配線の半導体装置に
応用し、いわゆるデュアルダマシン法による具体的な製
造方法について説明する。

【００８１】まず、上述した単層配線の場合と同様にし
て図２１に示すような第１配線、すなわち下層配線を形
成する。次に、以下の手順に従って第２配線、すなわち
上層配線を形成する。なお、以下において、上述の説明
と同じ部材については、上記と同じ符号を付すことで詳
細な説明は省略する。

【００８２】上層配線の形成を行うには、まず、層間絶
縁膜３上の残留銅原子の除去を目的とするフッ酸（Ｈ
Ｆ）溶液処理を施す。このとき、このとき、キャップ膜
６の表面はシリサイド化されて、耐酸化性及び耐フッ酸
性に優れたシリサイド層７が形成されているため、キャ
ップ膜６はフッ酸溶液により浸食されることがない。

【００８３】次に、図２２に示すように、ヴィアホール
深さ分のＳｉＯＣからなる層間絶縁膜１０、及び銅拡散
防止のためのＳｉＮ膜１１をＣＶＤ法により順次成膜す
る。

【００８４】次に、図２３に示すように、フォトリソグ
ラフィ及びそれに続くドライエッチングによりＳｉＮ膜
１１を加工して、下層配線２の直上であり且つヴィアホ
ールに相当する位置に開口部１２をパターン形成する。

【００８５】次に、図２４に示すように、開口部１２を
含むＳｉＮ膜１１上にＳｉＯＣを上層配線の深さ分だけ
ＣＶＤ法により堆積させ、層間絶縁膜１３を成膜する。

【００８６】次に、層間絶縁膜１３上にレジスト塗布
し、フォトリソグラフィ技術によりレジストマスク（図
示は省略する。）を形成した後、このレジストマスクを
用いたエッチングにより層間絶縁膜１３を加工する。さ
らにエッチングを進め、図２５に示すように層間絶縁膜
１０を加工する。このエッチングは、シリサイド層７上
で停止される。

【００８７】次に、またフォトリソグラフィ技術により
配線形状以外の部分をレジスト（図示は省略する。）で
パターニングする。そして、このレジストマスクを用い
てエッチングを行う。レジストを除去すると、図２６に
示すように層間絶縁膜１０内にシリサイド層７に通じ層
間絶縁膜１０を側壁とするヴィアホール１５が、また、
層間絶縁膜１３内に層間絶縁膜１３及びＳｉＮ膜１１を
側壁とする上層配線溝１４が形成される。以下、配線溝
１４とヴィアホール１５とをまとめて凹部１６と称す
る。

【００８８】次に、図２７に示すように、層間絶縁膜１
０及び層間絶縁膜１３への銅の拡散を防止するための例
えばＴａＮからなるバリア膜１７をＰＶＤ法により成膜
し、続けてＰＶＤ法によりＣｕシード層（図示は省略す
る）を成膜する。バリア膜１７としては、ＴａＮの他、
Ｔａ、ＴｉＮ、ＷＮ等のＣｕに対するバリア性に優れた
材料を使用できる。Ｃｕシード層は、次のＣｕ埋め込み
工程で電解めっきによりＣｕを成膜する際の導電層とな
るものである。バリア膜１７及びＣｕシード層の成膜は
ＰＶＤ法に限られることはなく、ＣＶＤ法により成膜し
ても良い。それぞれの膜厚に関しては、デザインルール
にもよるが、バリア膜１７に関しては５０ｎｍ以下、Ｃ
ｕシード層に関しては２００ｎｍ以下が好ましい。

【００８９】次に、図２８に示すように、電解めっきに
より凹部１６にＣｕ１８を埋め込む。このＣｕ埋め込み
工程では、電解めっきが広く採用されているが、これに
限らず例えばＣＶＤ法でも問題はない。その膜厚は、凹
部１６の深さにより異なるが、目安として２μｍ以下で
あることが好ましい。

【００９０】次に、図２９に示すように、余分なＣｕ１
８を除去して凹部１６のみにＣｕ１８を残して上層配線
であるＣｕ配線１９を形成する。余分なＣｕ１８の除去
には一般的に適用されているＣＭＰによる研磨を用いる
ことができる。この工程では、凹部１６にのみ配線材料
であるＣｕ１８を残すように層間絶縁膜１３の表面で研
磨を終了する必要があり、さらには層間絶縁膜１３上に
はこれら配線材料が残らないように研磨を制御すること
が好ましい。ＣＭＰによる研磨工程では、Ｃｕ１８及び
バリア膜１７の２種類以上の材料を研磨除去しなければ
ならないので、研磨する材料により研磨液（スラリ
ー）、研磨条件等をコントロールする必要がある。この
ため、複数ステップの研磨が必要な場合もある。

【００９１】次に、ＣＭＰによる研磨工程後のＣｕ配線
１９上に形成される自然酸化膜を除去するため、例えば
１％フッ化水素（ＨＦ）溶液等の弱酸性水溶液で前洗浄
処理を施す。また、前洗浄処理は、フッ化水素（ＨＦ）
溶液に限らず、例えばスルファミン酸などを用いても良
い。

【００９２】次に、ＣＭＰによる研磨工程後のＣｕ配線
１９上に形成される自然酸化膜を除去するため、例えば
１％ＨＦ等の弱酸性水溶液で処理し、続いて無電解めっ
き法により、図３０に示すようにＣｕ配線１９上にキャ
ップ膜２０を形成する。無電解めっき法を採用すること
で、Ｃｕ配線１９上にのみ選択的にキャップ膜２０を形
成することができ、キャップ膜をエッチングする工程を
省略することができる。なお、Ｃｕ配線１９上に無電解
めっき法によりキャップ膜２０を形成するためには、Ｃ
ｕ配線１９の表面に触媒性の高い金属であるＰｄ等を用
いて以下に示すような触媒活性化処理を施す。

【００９３】（１）脱脂処理：アルカリ脱脂により、表
面のぬれ性を向上させる。（２）酸処理：２〜３％の塩酸等で中和すると同時に、
表面の酸化しているＣｕを除去する。（３）Ｐｄ置換処理：ＰｄＣｌ_２の塩酸溶液を用い、金
属配線の最表面をＰｄで置換し、触媒活性層を形成す
る。これは、置換めっきで、異種金属のイオン化傾向の
相違を利用するものである。なお、置換する金属として
は、白金、金、ロジウム等でもよい。（４）純水リンス

【００９４】上記前処理において、（１）脱脂処理及び
（２）酸処理は、必要に応じて行えばよい。また、上記
（１）脱脂処理、（２）酸処理、及び（３）Ｐｄ置換処
理における処理方法としては、スピンコータを用いての
スピン処理、又はパドル処理、さらにはディッピング処
理等を用いることができる。

【００９５】なお、Ｐｄ置換めっきの処理溶液（めっき
液）は、ＰｄＣｌ_２水溶液とＨＣｌ溶液とに限定される
ものではなく、例えばＰｄＳＯ_４水溶液とＨ_２Ｏ_４溶液
とを用いても良い。

【００９６】次に、上記Ｐｄにより触媒活性された被め
っき表面に、無電解めっきによりＮｉＷＰ膜をキャップ
膜２０として成膜する。上記の通り、触媒活性化層のＰ
ｄはＣｕの表面にだけ置換され、無電解めっきはＰｄの
存在するところにのみ進行する。したがって、Ｃｕ（金
属配線）上のみに選択的なキャップ膜２０の成膜が可能
とされる。この無電解めっきについても、Ｐｄ置換処理
同様、スピンコータを用いてのスピン処理、又はパドル
処理、さらにはディッピング処理等により成膜すること
が可能である。

【００９７】次に、図３１に示すようにＣｕ配線１９上
に形成されたキャップ膜２０であるＮｉＷＰ膜の表面を
シリサイド化してシリサイド層２１としてＮｉＳｉ層を
形成する。ＮｉＳｉ層を形成するには、キャップ膜２０
であるＮｉＷＰ膜の表面を例えばＳｉ_２Ｈ_６ガスに曝し
て、すなわちＮｉＷＰ膜の表面にＳｉ_２Ｈ_６ガスを接触
させることによりＮｉＷＰ膜の表面をシリサイド化す
る。

【００９８】以下、同様のプロセスを繰り返すことによ
り、銅の拡散が確実に防止された信頼性の高いＣｕ多層
配線を作製することができる。

【００９９】上記においては、本発明を単層配線及び多
層配線に適用した場合の一例について説明したが、本発
明は、上記の記述に限定されるものではなく、本発明の
要旨を逸脱しない範囲で適宜変更可能である。例えば、
上記においては、キャップ層であるＰｄ膜を形成し、当
該Ｐｄ膜の表面をシリサイド化してＰｄＳｉ層を形成し
た場合を説明したが、本発明はシリサイド化されないＰ
ｄ膜が残存する場合に限定されるものではなく、Ｐｄ膜
を薄く、例えば５ｎｍ程度の膜厚に成膜し、当該Ｐｄ膜
が全てシリサイド化され、ＰｄＳｉ層とされた場合にお
いても適用されるものである。

【０１００】また、配線の多層化にあたっては、上述し
たデュアルダマシンによる配線形成に限定されずいかな
る方法を採用してもかまわない。

【０１０１】

【発明の効果】本発明に係る半導体装置は、銅を含む金
属配線上に、銅拡散防止機能を有するキャップ膜が形成
され、当該キャップ膜の表面がシリサイド化されてなる
ものである。

【０１０２】また、本発明に係る半導体装置の製造方法
は、銅を含む金属配線上に銅拡散防止機能を有するキャ
ップ膜を備える半導体装置の製造方法であって、上記銅
を含む金属配線上に上記銅拡散防止機能を有するキャッ
プ膜を形成し、さらに当該キャップ膜の表面をシリサイ
ド化するものである。

【０１０３】したがって、本発明によれば、キャップ膜
の表面をシリサイド化して形成されたシリサイド層によ
りキャップ膜の酸化及び浸食を確実に防止することがで
き、キャップ膜の銅拡散防止機能が有効に発揮されるた
め、銅の拡散が確実に防止された信頼性の高い半導体装
置を提供することが可能である。

【図面の簡単な説明】

【図１】本発明を適用した半導体装置の一構成例を示す
縦断面図である。

【図２】本発明を適用した半導体装置の製造工程を説明
する縦断面図である。

【図３】本発明を適用した半導体装置の製造工程を説明
する縦断面図である。

【図４】本発明を適用した半導体装置の製造工程を説明
する縦断面図である。

【図５】本発明を適用した半導体装置の製造工程を説明
する縦断面図である。

【図６】本発明を適用した半導体装置の製造工程を説明
する縦断面図である。

【図７】本発明を適用した半導体装置の製造工程を説明
する縦断面図である。

【図８】本発明を適用した半導体装置の製造工程を説明
する縦断面図である。

【図９】本発明を適用した半導体装置の製造工程を説明
する縦断面図である。

【図１０】絶縁膜上にＳｉが堆積した状態を示す縦断面
図である。

【図１１】本発明を適用した半導体装置の他の構成例を
示す縦断面図である。

【図１２】本発明を適用した半導体装置の他の製造工程
を説明する縦断面図である。

【図１３】本発明を適用した半導体装置の他の製造工程
を説明する縦断面図である。

【図１４】本発明を適用した半導体装置の他の製造工程
を説明する縦断面図である。

【図１５】本発明を適用した半導体装置の他の製造工程
を説明する縦断面図である。

【図１６】本発明を適用した半導体装置の他の製造工程
を説明する縦断面図である。

【図１７】本発明を適用した半導体装置の他の製造工程
を説明する縦断面図である。

【図１８】本発明を適用した半導体装置の他の製造工程
を説明する縦断面図である。

【図１９】本発明を適用した半導体装置の他の製造工程
を説明する縦断面図である。

【図２０】絶縁膜上にＳｉが堆積した状態を示す縦断面
図である。

【図２１】本発明を適用して下層配線を形成した状態を
示す縦断面図である。

【図２２】本発明をデュアルダマシン法に適用した場合
の製造工程を説明する縦断面図である。

【図２３】本発明をデュアルダマシン法に適用した場合
の製造工程を説明する縦断面図である。

【図２４】本発明をデュアルダマシン法に適用した場合
の製造工程を説明する縦断面図である。

【図２５】本発明をデュアルダマシン法に適用した場合
の製造工程を説明する縦断面図である。

【図２６】本発明をデュアルダマシン法に適用した場合
の製造工程を説明する縦断面図である。

【図２７】本発明をデュアルダマシン法に適用した場合
の製造工程を説明する縦断面図である。

【図２８】本発明をデュアルダマシン法に適用した場合
の製造工程を説明する縦断面図である。

【図２９】本発明をデュアルダマシン法に適用した場合
の製造工程を説明する縦断面図である。

【図３０】本発明をデュアルダマシン法に適用した場合
の製造工程を説明する縦断面図である。

【図３１】本発明をデュアルダマシン法に適用した場合
の製造工程を説明する縦断面図である。

【図３２】従来の半導体装置の一構成例を示す縦断面図
である。

【符号の説明】

１基板、２Ｃｕ配線、３層間絶縁膜、４バリア
膜、５エッチストッパ層、６キャップ膜、７シリ
サイド層

───────────────────────────────────────────────────── フロントページの続き (72)発明者田井香織東京都品川区北品川６丁目７番35号ソニー株式会社内 (72)発明者瀬川雄司東京都品川区北品川６丁目７番35号ソニー株式会社内Ｆターム(参考） 4M104 BB04 BB14 BB17 BB18 BB30 BB32 BB33 BB36 CC01 DD07 DD08 DD15 DD16 DD17 DD20 DD22 DD23 DD28 DD33 DD43 DD52 DD53 DD75 DD84 EE02 EE05 EE14 EE17 FF17 FF18 FF22 HH05 HH14 HH15 HH20 5F033 HH11 HH15 HH18 HH19 HH21 HH25 HH32 HH33 HH34 JJ01 JJ11 JJ18 JJ19 JJ21 JJ32 JJ33 JJ34 KK07 KK11 KK15 KK18 KK19 KK21 KK25 KK32 KK33 KK34 MM01 MM02 MM08 MM12 MM13 NN06 NN07 PP06 PP14 PP27 PP28 PP33 QQ00 QQ09 QQ10 QQ11 QQ19 QQ25 QQ37 QQ48 QQ70 QQ91 QQ94 RR01 RR04 RR06 RR11 RR21 SS04 SS11 TT02 TT04 XX03 XX07 XX18 XX20 XX28

Claims

【特許請求の範囲】

【請求項１】銅を含む金属配線上に、銅拡散防止機能
を有するキャップ膜が形成され、当該キャップ膜の表面
がシリサイド化されていることを特徴とする半導体装
置。
【請求項２】上記キャップ膜は、ニッケル合金、パラ
ジウムのいずれかからなることを特徴とする請求項１記
載の半導体装置。
【請求項３】上記キャップ膜はＮｉＷＰからなること
を特徴とする請求項２記載の半導体装置。
【請求項４】上記キャップ膜はパラジウムからなるこ
とを特徴とする請求項２記載の半導体装置。
【請求項５】銅を含む金属配線上に銅拡散防止機能を
有するキャップ膜を備える半導体装置の製造方法であっ
て、上記銅を含む金属配線上に上記銅拡散防止機能を有する
キャップ膜を形成し、さらに当該キャップ膜の表面をシ
リサイド化することを特徴とする半導体装置の製造方
法。
【請求項６】上記キャップ膜は、ニッケル合金、パラ
ジウムのいずれかにより形成することを特徴とする請求
項５記載の半導体装置の製造方法。
【請求項７】上記金属配線上に無電解めっき法により
上記キャップ膜としてＮｉＷＰ膜を形成し、さらに当該
ＮｉＷＰの表面をシリサイド化することを特徴とする請
求項６記載の半導体装置の製造方法。
【請求項８】上記金属配線上に上記キャップ膜を形成
するための触媒活性化処理を施すことを特徴とする請求
項７記載の半導体装置の製造方法。
【請求項９】上記金属配線上に異種金属のイオン化傾
向の相違を利用して上記キャップ膜としてパラジウム膜
を形成し、さらに当該パラジウム膜の表面をシリサイド
化することを特徴とする請求項６記載の半導体装置の製
造方法。
【請求項１０】上記キャップ膜の表面にシリコンを含
有する気体を接触させることにより当該キャップ膜の表
面をシリサイド化することを特徴とする請求項５記載の
半導体装置の製造方法。
【請求項１１】上記シリコンを含有する気体が、Ｓｉ
Ｈ_４、Ｓｉ_２Ｈ_６、ＳｉＣｌ_２Ｈ_２のいずれかであるこ
とを特徴とする請求項１０記載の半導体装置の製造方
法。