JP2006120664A

JP2006120664A - 半導体装置の製造方法

Info

Publication number: JP2006120664A
Application number: JP2004303713A
Authority: JP
Inventors: Toshiki Niimura; 俊樹新村
Original assignee: NEC Electronics Corp
Current assignee: NEC Electronics Corp
Priority date: 2004-10-19
Filing date: 2004-10-19
Publication date: 2006-05-11

Abstract

【目的】ＣｏＷＰ形成に伴う配線間リーク電流の増大或いはショートを抑制する半導体装置の製造方法を提供することを目的とする。
【構成】絶縁膜の開口部に形成されたＣｕ膜をエッチングするエッチング工程（Ｓ１２０）と、前記エッチングされたＣｕ膜上に触媒となるＰｄ膜を形成する置換めっき工程（Ｓ１２２）と、前記Ｐｄ膜がめっきされた後、前記絶縁膜表面を研磨する研磨工程（Ｓ１２４）と、前記Ｐｄ膜を触媒として、前記Ｃｕ膜上にＣｕの拡散を防止するＣｏＷＰ膜を形成する無電解めっき工程（Ｓ１２８）と、を備えたことを特徴とする。
【選択図】図１

Description

本発明は、半導体装置の製造方法に係り、特に、Ｃｕ（銅）を含む金属配線を有する半導体装置の製造方法に関するものであり、詳しくは、金属化合物層を銅配線上に、触媒金属を用いた無電解選択めっき法により形成する半導体装置の製造方法に関する。

近年、半導体集積回路（ＬＳＩ）の高集積化、及び高性能化に伴って新たな微細加工技術が開発されている。化学機械研磨（ケミカル・メカニカル・ポリッシング：ｃｈｅｍｉｃａｌｍｅｃｈａｎｉｃａｌｐｏｌｉｓｈｉｎｇ：ＣＭＰ）法もその一つであり、ＬＳＩ製造工程、特に多層配線形成工程における層間絶縁膜の平坦化、金属プラグ形成、或いは埋め込み工程において頻繁に利用されている技術である（例えば、特許文献１参照）。

特に、最近はＬＳＩの高速性能化を達成するために、配線技術を従来のアルミ（Ａｌ）合金から低抵抗のＣｕ或いはＣｕ合金（以下、まとめてＣｕと称する。）に代える動きが進んでいる。Ｃｕは、従来用いられてきたＡｌ系合金の材料と比べ、比抵抗が１．８μΩｃｍと低い。また、エレクトロマイグレーション耐性、ストレスマイグレーション耐性は、材料の融点と相関があるとされており、Ｃｕの融点は、１０８０℃と、Ａｌ系合金の６００℃の２倍近くで、高信頼性配線材料としてより優れていることが分かる。実際にＣｕを用いた場合エレクトロマイグレーション耐性は、アルミニウム系合金を用いた場合に比べて一桁程度高い。Ｃｕは、Ａｌ合金配線の形成において頻繁に用いられたドライエッチング法による微細加工が困難であるので、溝加工が施された絶縁膜上にＣｕ膜を堆積し、溝内に埋め込まれた部分以外のＣｕ膜をＣＭＰにより除去して埋め込み配線を形成する、いわゆるダマシン（ｄａｍａｓｃｅｎｅ）法が主に採用されている（例えば、特許文献２参照）。Ｃｕ膜はスパッタ法などで薄いシード層を形成した後に電解めっき法により数１００ｎｍ程度の厚さの積層膜を形成することが一般的である。この際、通常、Ｃｕの絶縁膜中への拡散を抑制するため、溝、ホール形成後、先に高融点金属、高融点金属の化合物を薄く下敷き膜として形成し、その後にＣｕの埋め込みを行う。このためＣｕ溝配線形成後、溝、ホールの底面及び側面は、バリアメタルと呼ばれる前述高融点金属または、高融点金属の化合物で覆われており、Ｃｕは側面、底面でバリアメタルと接している。

さらに、最近は層間絶縁膜として比誘電率の低いｌｏｗ−ｋ膜を用いることが検討されている。すなわち、比誘電率ｋが、約４．２のシリコン酸化膜（ＳｉＯ_２）膜から比誘電率ｋが例えば３．５以下のｌｏｗ−ｋ膜を用いることにより、配線間の寄生容量を低減することが試みられている。また、比誘電率ｋが２．５以下のｌｏｗ−ｋ膜材料の開発も進められており、これらは材料中に空孔が入ったポーラス材料となっているものが多い。このようなｌｏｗ−ｋ膜（若しくはポーラスｌｏｗ−ｋ膜）とＣｕ配線を組み合わせた多層配線構造を有する半導体装置の製造方法は次のようなものである。

図１７は、従来のｌｏｗ−ｋ膜とＣｕ配線を組み合わせた多層配線構造を有する半導体装置の製造方法を示す工程断面図である。
図１７では、デバイス部分等の形成方法は省略している。
図１７（ａ）において、シリコン基板による基体２００上にＣＶＤ（化学気層成長）等の方法により第１の絶縁膜２２１を成膜する。
図１７（ｂ）において、フォトリソグラフィ工程及びエッチング工程により、Ｃｕ金属配線或いはＣｕコンタクトプラグを形成するための溝構造（開口部Ｈ）を第１の絶縁膜２２１に形成する。
図１７（ｃ）において、第１の絶縁膜２２１上にバリアメタル膜２４０、Ｃｕシード膜及びＣｕ膜２６０をかかる順序で形成して、１５０℃から４００℃の温度で約３０分間アニール処理する。
図１７（ｄ）において、Ｃｕ膜２６０とバリアメタル膜２４０をＣＭＰにより除去することにより、溝である開口部ＨにＣｕ配線を形成する。
図１７（ｅ）において、前記Ｃｕ膜２６０表面に拡散防止膜として窒化シリコン膜２７７を形成した後、さらに、多層Ｃｕ配線を形成する場合は、第２の絶縁膜２８１を成膜する。

ここで、Ｃｕ溝配線の上面には、通常バリアメタルは形成されてこなかった。Ｃｕ溝配線の上面には、Ｃｕの拡散を防止する膜として、上述した窒化シリコン膜２７７が広く用いられている。しかしながら、前述のバリアメタルと比較して、窒化シリコン膜はＣｕとの密着性が低く、エレクトロマイグレーション耐性、ストレスマイグレーション耐性を劣化させる要因となっている。さらに、窒化シリコンは高誘電率であるため、ＲＣ遅延（配線の電気抵抗Ｒと配線間の電気容量Ｃによる配線を伝わる電気信号の遅延）が大きくなるという問題も有している。この問題を解決するために、Ｃｕ溝配線上に密着性が良い、バリア性を有する膜を選択的に形成する方法が提案されている。このＣｕ溝配線上への選択的高密着性のバリア膜として、無電解めっき法によるコバルトタングステン燐（ＣｏＷＰ）が用いられる。

図１８は、従来の無電解めっき法によるＣｏＷＰを用いた配線構造を有する半導体装置の製造方法を示す工程断面図である。
Ｃｕ配線上への無電解めっき法によるＣｏＷＰの成膜は以下のような方法で行われている。無電解めっき法においてＣｏＷＰを金属上に成膜させるためには、この金属が触媒活性を持たなければならない。しかしながら、Ｃｕは十分な触媒活性を有しておらず、このままでは、Ｃｕ配線上にＣｏＷＰを成膜することができない。

そこで、図１８（ａ）において、前もって置換めっき法等により、Ｃｕ膜２６０表面に触媒活性の高い金属による触媒金属膜２９０を形成することが行われている。この触媒活性の高い金属としてＰｄ（パラジウム）が用いられている。
イオン化傾向の高い（電気化学的に卑）金属を、イオン化傾向の低い（電気化学的に貴）金属の溶液中に浸漬すると金属のイオン化傾向の差により、浸漬したイオン化傾向の高い金属表面が溶液中に溶け出だす。このとき失う電子をイオン化傾向の低い金属原子が受け取り、浸漬した金属上にイオン化傾向の低い金属原子が析出する。この置換めっきの原理により、Ｃｕ膜２６０上にパラジウムによる触媒金属膜２９０が形成される。

そして、図１８（ｂ）において、上述したようにＣｕ配線表面に触媒活性の高い金属を形成することができれば、この金属により無電解めっき反応を進行させて触媒金属のある配線部上に拡散防止膜２９５となるＣｏＷＰ膜を形成することができる。ＣｏＷＰ自体も、この無電解めっき反応に対して十分な触媒活性を持つため、ＣｏＷＰ上に継続してＣｏＷＰを成膜していくことができる。

その他、ＣｏＷＰをＣｕ表面に形成する技術に関連する技術が文献に開示されている（例えば、特許文献３〜６参照）。また、ＰｄをそのままＣｕのキャップ膜とする技術が文献に開示されている（例えば、特許文献７参照）。
米国特許番号４９４４８３６特開平２−２７８８２２号公報特表２００３−５０５８８２号公報特開２００４−２００１９１号公報特開２００３−２４３３２６号公報特開２００３−１７９０５８号公報特開２００３−２４３３９３号公報

前記従来のＣｏＷＰ形成には、ＬＳＩ適用の上で大きな問題があった。この従来の形成方法でＣｏＷＰを成膜すると、Ｃｕ配線間のリーク電流が増大してしまうのである。Ｃｕ配線間のリーク電流が増大してしまうと、その結果、正常にＬＳＩが動作しなくなってしまうのである。さらに場合によっては、Ｃｕ配線が完全にショートしてしまう場合もある。この場合ＬＳＩは全く動作しない。このＣｏＷＰを成膜する場合に伴う配線間リーク電流の増大、または配線ショートの原因は、配線部のみならず、配線間の絶縁膜上の一部にもＣｏＷＰが形成されてしまうことにある。

図１９は、従来の無電解めっき法によるＣｏＷＰを用いた配線構造を有する半導体装置の断面図である。
図１９に示すように、配線部となるＣｕ膜２６０上に形成された触媒金属膜２９５上の拡散防止膜２９５となるＣｏＷＰのみならず、配線間の絶縁膜２２１上にもＣｏＷＰ膜２９７が形成されてしまう。
すなわち、ＣｏＷＰ成膜における選択性が十分ではなく、Ｃｕ配線上にのみＣｏＷＰが成膜されている訳ではないのである。この選択性の崩れによって、わずかながらでも配線間に高抵抗のＣｏＷＰからなる電流経路が新たに形成されれば、リーク電流の増大となり、さらに、図１９に示すように、ＣｏＷＰによる低抵抗の経路が配線間に形成されてしまえば、Ｃｕ配線のショートが発生する。

ＣｏＷＰ膜がＣｕ配線上のみならず、配線間の絶縁膜上にも形成されてしまう原因は、次の通りである。図１８（ａ）に示すように、上述した触媒活性のある金属である触媒金属膜２９５をＣｕ膜２６０表面に置換めっき法により形成する際、Ｃｕ表面上のみならず、配線間の絶縁膜上の一部にも触媒金属、または、この金属の化合物である触媒金属含有物２９２が付着する。図１８（ｂ）に示すように、この付着した触媒金属含有物２９２の触媒金属の量がたとえコンタミネーションのレベル（１０^−１０ａｔｏｍ／ｃｍ^２程度）であったとしても、ＣｏＷＰ形成の無電解めっきの際、絶縁膜上で触媒反応を起こし、絶縁膜２２１上でのＣｏＷＰ２９７の成膜に至る。さらに、図１９に示すように、配線間の絶縁膜上に付着した触媒金属の量が十分であれば、Ｃｕ上と同程度量のＣｏＷＰが配線間の絶縁膜上に形成され、Ｃｕ配線のショートにつながる。

前記特許文献５には、このＣｏＷＰ形成に伴う、Ｃｕ配線間リーク電流の増大、または配線ショートを低減するため、置換めっきによる触媒金属の形成後に洗浄工程を追加し、絶縁膜上の触媒金属を低減する方法が示されている。しかしながらこの方法では、完全には絶縁膜上の触媒金属を除去することができず、配線間リーク電流を十分低減することができない。また、前記特許文献６には、無電解めっきの前に、配線表面、絶縁膜表面をウエットエッチングまたはドライエッチングする方法が示されている。しかしながら、この方法で十分な効果を得る程エッチングを行うと、配線にダメージが入ることは避けられない。

本発明は、上述した問題点を克服し、ＣｏＷＰ形成に伴う配線間リーク電流の増大或いはショートを抑制する半導体装置の製造方法を提供することを目的とする。

本発明の半導体装置の製造方法は、
絶縁膜の開口部に形成された導電性材料膜をエッチングするエッチング工程と、
前記エッチングされた導電性材料膜上に触媒金属膜を形成する触媒金属膜形成工程と、
前記触媒金属膜が形成された後、前記絶縁膜表面を研磨する研磨工程と、
前記触媒金属膜を触媒として、前記導電性材料膜上に前記導電性材料膜に用いる導電性材料の拡散を防止する拡散防止膜を形成する拡散防止膜形成工程と、
を備えたことを特徴とする。

エッチング工程を備えたことにより導電性材料膜にリセスを形成する。そして、リセスを形成することにより掘り込まれた前記導電性材料膜表面に触媒金属膜を形成することができる。かかる状態で、前記絶縁膜表面を研磨するため、前記導電性材料膜上の触媒金属膜を残しながら前記絶縁膜表面上に付着してしまった前記触媒金属膜或いは触媒金属含有物を前記絶縁膜表面から除去することができる。その上で前記拡散防止膜を形成するため、前記絶縁膜表面に前記拡散防止膜を形成させないようにすることができる。

さらに、本発明における前記エッチング工程において、過酸化水素と有機酸とを含有するエッチング液を用いてエッチングすることを特徴とする。

過酸化水素と有機酸とを含有するエッチング液を用いることにより、無機酸を用いる場合に生じる前記導電性材料膜表面に発生するピットを発生させないようにすることができる。

さらに、本発明における前記エッチング工程において、前記触媒金属膜形成工程により前記触媒金属膜が形成されても前記触媒金属膜表面が、前記絶縁膜表面より下方に位置することになる深さまで前記導電性材料膜をエッチングすることを特徴とする。

前記触媒金属膜が形成されても前記触媒金属膜表面が、前記絶縁膜表面より下方に位置することになる深さまで前記導電性材料膜をエッチングすることにより、前記研磨工程において研磨する場合に生じるおそれがあるディッシングにより前記触媒金属膜が前記導電性材料膜表面から削られてしまうことを防止することができる。さらに、前記触媒金属膜が研磨されなければ、その下の前記導電性材料膜に機械的力が加わることを避けることができる。

さらに、本発明における前記触媒金属膜形成工程において、前記エッチングされた導電性材料膜表面全面に前記触媒金属膜を形成することを特徴とする。

導電性材料膜表面全面に前記触媒金属膜を形成することにより、導電性材料膜表面全面に拡散防止膜を形成することができる。さらに、導電性材料膜表面全面に前記触媒金属膜を形成することにより、拡散防止膜形成工程の際に覆われていない導電性材料膜がエッチングされてしまうことを抑制することができる。

ここで、前記触媒金属膜形成工程において、置換めっき法を用いて前記導電性材料膜表面に前記触媒金属膜を形成すると有効である。

そして、前記触媒金属膜形成工程において、前記触媒金属膜の材料として、パラジウム（Ｐｄ）と金（Ａｕ）と白金（Ｐｔ）とのいずれかを用いると特に有効である。

さらに、本発明における前記研磨工程において、前記触媒金属膜表面より上方の位置まで前記絶縁膜表面を研磨することを特徴とする。

前記触媒金属膜表面より上方の位置で前記絶縁膜表面の研磨を止めることにより、前記触媒金属膜が前記導電性材料膜表面から削られてしまうことを防止することができる。

そして、本発明における前記拡散防止膜形成工程において、無電解めっき法を用いて前記導電性材料膜上に前記拡散防止膜を形成すると有効である。

さらに、前記拡散防止膜形成工程において、前記拡散防止膜が、前記絶縁膜表面より上方に出っ張る場合に、出っ張る厚さは４０ｎｍ以下になるように形成することを特徴とする。

前記拡散防止膜の出っ張りを４０ｎｍ以下にすることにより、前記拡散防止膜の横への広がりを抑制することができる。前記拡散防止膜の横への広がりを抑制することができるので、前記拡散防止膜による配線間の電気容量の増大を抑制することができる。

さらに、前記拡散防止膜形成工程において、前記拡散防止膜の材料として、コバルトタングステン燐（ＣｏＷＰ）とコバルトタングステンホウ素（ＣｏＷＢ）とニッケルタングステン燐（ＮｉＷＰ）とニッケルタングステンホウ素（ＮｉＷＢ）とのいずれかを用いると特に有効である。

以上のように、本発明によれば、前記絶縁膜表面に前記拡散防止膜を形成させないようにすることができるので、拡散防止膜の形成に伴う配線間リーク電流の増大或いはショートを抑制することができる。さらに、研磨されない深さまでエッチングしておくことで、前記導電性材料膜に機械的力が加わることを避けることができるので、研磨工程の際に前記導電性材料膜にダメージを与えないようにすることができる。

実施の形態１．
実施の形態１では、配線間の絶縁膜上の触媒金属を完全に除去することによって、ＣｏＷＰ形成に伴う配線間リーク電流の増大を完全に抑制し、なおかつこの配線間の絶縁膜上の触媒金属を完全除去する際にＣｕ配線にダメージを与えない半導体装置の製造方法を説明する。
図１は、実施の形態１における半導体装置の製造方法の要部を表すフローチャートである。
図１において、本実施の形態では、絶縁膜形成工程として、ＳｉＣ膜を形成するＳｉＣ膜形成工程（Ｓ１０２）、多孔質の絶縁性材料を用いたｌｏｗ−ｋ膜を形成するｌｏｗ−ｋ膜形成工程（Ｓ１０４）、ｌｏｗ−ｋ膜表面をプラズマ処理するヘリウム（Ｈｅ）プラズマ処理工程（Ｓ１０６）、ＳｉＯ_２膜を形成するＳｉＯ_２膜形成工程（Ｓ１０８）と、開口部を形成する開口部形成工程（Ｓ１１０）と、導電性材料を堆積させる導電性材料堆積工程として、バリアメタル膜形成工程（Ｓ１１２）、シード膜形成工程（Ｓ１１４）、電解めっき工程（Ｓ１１６）と、平坦化工程（Ｓ１１８）と、エッチング工程（Ｓ１２０）と、置換めっき工程（Ｓ１２２）と、研磨工程（Ｓ１２４）と、薬液洗浄工程（Ｓ１２６）と、無電解めっき工程（Ｓ１２８）という一連の工程を実施する。

図２は、図１のフローチャートに対応して実施される工程を表す工程断面図である。
図２では、図１のＳｉＣ膜形成工程（Ｓ１０２）から開口部形成工程（Ｓ１１０）までを示している。それ以降の工程は後述する。

図２（ａ）において、ＳｉＣ膜形成工程として、基体２００上に、ＣＶＤ法によって、ＳｉＣを用いた膜厚２５ｎｍの下地ＳｉＣ膜を堆積し、ＳｉＣ膜２１２を形成する。ここでは、ＣＶＤ法によって成膜しているが、その他の方法を用いても構わない。ＳｉＣ膜２１２は、エッチングストッパとしての機能も有する。ＳｉＣ膜を生成するのは難しいためＳｉＣ膜の代わりに炭酸化シリコン（ＳｉＯＣ）膜を用いても構わない。或いは、炭窒化シリコン（ＳｉＣＮ）膜、窒化シリコン（ＳｉＮ）膜を用いることができる。基体２００として、例えば、直径３００ミリのシリコンウェハ等の基板を用いる。ここでは、デバイス部分の形成を省略している。基体２００には、金属配線またはコンタクトプラグ等、デバイス部分が形成された層が形成されていても構わない。或いは、その他の層が形成されていても構わない。

図２（ｂ）において、ｌｏｗ−ｋ膜形成工程として、基体２００の上に形成された前記ＳｉＣ絶縁膜形成工程により形成されたＳｉＣ膜２１２の上に多孔質の絶縁性材料を用いたｌｏｗ−ｋ膜２２０を例えば２００ｎｍの厚さで形成する。ｌｏｗ−ｋ膜２２０を形成することで、比誘電率ｋが３．５よりも低い層間絶縁膜を得ることができる。ｌｏｗ−ｋ膜２２０の材料としては、例えば、多孔質のメチルシルセスキオキサン（ｍｅｔｈｙｌｓｉｌｓｅｑｕｉｏｘａｎｅ：ＭＳＱ）を用いることができる。また、その形成方法としては、例えば、溶液をスピンコートし熱処理して薄膜を形成するＳＯＤ（ｓｐｉｎｏｎｄｉｅｌｅｃｔｉｃｃｏａｔｉｎｇ）法を用いることができる。例えば、スピナーの回転数は９００ｍｉｎ^−１（９００ｒｐｍ）で成膜する。このウェハをホットプレート上で窒素雰囲気中２５０℃の温度でベークを行い、最終的にホットプレート上で窒素雰囲気中４５０℃の温度で１０分間のキュアを行なう。ＭＳＱの材料や形成条件などを適宜調節することにより、所定の物性値を有する多孔質の絶縁膜が得られる。例えば、密度が０．７ｇ／ｃｍ^３で比誘電率ｋが１．８となる。ｌｏｗ−ｋ膜のＳｉとＯとＣの組成比は、Ｓｉが２５から３５％の範囲、Ｏが４５から５７％の範囲、Ｃが１３から２４％の範囲にある物性値を有するｌｏｗ−ｋ膜２２０が得られる。

そして、Ｈｅプラズマ処理工程として、このｌｏｗ−ｋ膜２２０表面をＣＶＤ装置内でヘリウム（Ｈｅ）プラズマ照射によって表面改質する。Ｈｅプラズマ照射によって表面が改質されることで、ｌｏｗ−ｋ膜２２０とｌｏｗ−ｋ膜２２０上に形成する後述するキャップ膜としてのＣＶＤ−ＳｉＯ_２膜２２２との接着性を改善することができる。例えば、ガス流量は１．７Ｐａ・ｍ^３／ｓ（１０００ｓｃｃｍ）、ガス圧力は１０００Ｐａ、高周波パワーは５００Ｗ、低周波パワーは４００Ｗ、温度は４００℃とする。キャップＣＶＤ膜をｌｏｗ−ｋ膜上に成膜する際は、ｌｏｗ−ｋ膜表面にプラズマ処理を施すことがキャップＣＶＤ膜との接着性を改善する上で有効である。プラズマガスの種類としてはアンモニア（ＮＨ_３）、亜酸化窒素（Ｎ_２Ｏ）、水素（Ｈ_２）、Ｈｅ、酸素（Ｏ_２）、シラン（ＳｉＨ_４）、アルゴン（Ａｒ）、窒素（Ｎ_２）などがあり、これらの中でもＨｅプラズマはｌｏｗ−ｋ膜へのダメージが少ないために特に有効である。また、プラズマガスはこれらのガスを混合したものでも良い。例えば、Ｈｅガスは他のガスと混合して用いると効果的である。

図２（ｃ）において、ＳｉＯ_２膜形成工程として、前記Ｈｅプラズマ処理を行った後、キャップ膜として、ＣＶＤ法によってｌｏｗ−ｋ膜２２０上にＳｉＯ_２を膜厚５０ｎｍ堆積することで、ＳｉＯ_２膜２２２を形成する。ＳｉＯ_２膜２２２を形成することで、直接リソグラフィを行うことができないｌｏｗ−ｋ膜２２０を保護し、ｌｏｗ−ｋ膜２２０にパターンを形成することができる。かかるキャップＣＶＤ膜は、ＳｉＯ_２膜、ＳｉＣ膜、ＳｉＯＣ膜、ＳｉＣＮ膜などがあるが、ダメージ低減の観点からはＳｉＯ_２膜が優れ、低誘電率化の観点からはＳｉＯＣ膜が、耐圧向上の観点からはＳｉＣ膜やＳｉＣＮ膜が優れている。さらに、ＳｉＯ_２膜とＳｉＣ膜の積層膜、もしくはＳｉＯ_２膜とＳｉＣＯ膜の積層膜、もしくはＳｉＯ_２膜とＳｉＣＮ膜の積層膜を用いることができる。キャップ膜の厚さとしては１０ｎｍから１５０ｎｍが良く、４０ｎｍから６０ｎｍが実効的な比誘電率を低減する上で効果的である。薄すぎると後工程で、ｌｏｗ−ｋ膜２２０が露出してｌｏｗ−ｋ膜２２０がダメージを受ける可能性が高くなる。一方、ＳｉＯ_２膜２２２の誘電率は、ｌｏｗ−ｋ膜２２０の誘電率よりも高いため、厚すぎれば全体の実効誘電率が不必要に上昇させてしまう。

以上の説明において、下層配線における層間絶縁膜は、比誘電率が３．５以下のｌｏｗ−ｋ膜でなくても構わないが、ｌｏｗ−ｋ膜を含む場合に特に有効である。
また、ＳｉＯ_２膜２２２とｌｏｗ−ｋ膜２２０と下地ＳｉＣ膜２１２とで構成する絶縁膜の合計膜厚は、適用するＬＳＩのＲＣの設計に応じて必要とされるＣｕ配線の厚さに基づいて、決定されればよい。実効的には、例えば、１５０〜１５００ｎｍ程度から選択されることが望ましい。

図２（ｄ）において、開口部形成工程として、リソグラフィ工程とドライエッチング工程でダマシン配線を作製するための配線溝構造である開口部１５０をＳｉＯ_２膜２２２とｌｏｗ−ｋ膜２２０と下地ＳｉＣ膜２１２内に形成する。図示していないレジスト塗布工程、写真製版によりレジストパターンを形成する等のリソグラフィ工程を経てＳｉＯ_２膜２２２の上にレジスト膜が形成された基体２００に対し、露出したＳｉＯ_２膜２２２とその下層に位置するｌｏｗ−ｋ膜２２０を、下地ＳｉＣ膜２１２をエッチングストッパとして異方性エッチング法により除去し、開口部１５０を形成すればよい。異方性エッチング法を用いることで、基体２００の表面に対し、略垂直に開口部１５０を形成することができる。例えば、一例として、反応性イオンエッチング法により開口部１５０を形成すればよい。ドライエッチングの条件にはＳｉＣ膜でほぼ停止するような条件を選ぶことにより、最上層のＳｉ酸化膜及びｌｏｗ−ｋ膜２２０に必要な深さの開口部を制御性良く形成することができる。以上により、深さが２５０ｎｍ程度の溝を形成した。半導体装置として、下地ＳｉＣ膜２１２の下層に別途、配線やデバイス部分等が存在する場合には、その後、さらに、下地ＳｉＣ膜２１２をエッチングして開口部１５０を形成すればよい。

図３は、図１のフローチャートに対応して実施される工程を表す工程断面図である。
図３では、図１のバリアメタル膜形成工程（Ｓ１１２）から電解めっき工程（Ｓ１１６）までを示している。それ以降の工程は後述する。

図３（ａ）において、バリアメタル膜形成工程として、前記開口部形成工程により形成された開口部１５０及びＳｉＯ_２膜２２２表面にバリアメタル材料を用いたバリアメタル膜２４０を形成する。バリアメタル膜２４０は、物理気相成長法（ｐｈｙｓｉｃａｌｖａｐｏｒｄｅｐｏｓｉｔｉｏｎ：ＰＶＤ）法の１つであるスパッタ法により形成すればよい。バリアメタル膜２４０として、スパッタ装置でのパーティクル発生の心配が不要なＴａ単層を選択しても良いし、Ｃｕの拡散防止効果の優れたＴａ／ＴａＮ積層膜を選択しても良い。このバリアメタルの膜厚は１５ｎｍ〜１００ｎｍ程度が望ましく、溝の形状や、バリアメタルのカバレッジを考慮して膜厚を選択すればよい。例えば、スパッタリング装置内で窒化タンタル（ＴａＮ）とタンタル（Ｔａ）膜との積層膜を膜厚２０ｎｍ堆積し、バリアメタル膜２４０を形成する。ＴａＮ膜とＴａ膜とを積層することで、ＴａＮ膜によりＣｕのｌｏｗ−ｋ膜２２０への拡散防止を図り、Ｔａ膜によりＣｕの密着性向上を図ることができる。バリアメタル材料の堆積方法としては、例えば、原子層気相成長（ａｔｏｍｉｃｌａｙｅｒｄｅｐｏｓｉｔｉｏｎ：ＡＬＤ法、あるいは、ａｔｏｍｉｃｌａｙｅｒｃｈｅｍｉｃａｌｖａｐｏｒｄｅｐｏｓｉｔｉｏｎ：ＡＬＣＶＤ法）やＣＶＤ法などを用いることができる。ＰＶＤ法を用いる場合より被覆率を良くすることができる。

図３（ｂ）において、シード膜形成工程として、スパッタ等の物理気相成長（ＰＶＤ）法により、次の工程である電解めっき工程のカソード極となるＣｕ薄膜をシード膜２５０としてバリアメタル膜２４０が形成された開口部１５０内壁及び基体２００表面に堆積（形成）させる。ここでは、例えば、シード膜２５０を膜厚７５ｎｍ堆積させる。

図３（ｃ）において、電解めっき工程として、シード膜２５０をカソード極として、電解めっき等の電気化学成長によりＣｕ膜２６０を開口部１５０及び基体２００表面に堆積させる。上述したように、結果として配線となるＣｕ膜２６０の厚さは、開口部１５０の深さに応じて１５０ｎｍ〜５０００ｎｍ程度から選択することができる。ここでは、開口部の位置において、最終的に必要となる膜厚の２倍程度を堆積させる。膜厚の２倍程度を堆積させることで、埋め込み漏れを防止することができる。そして、アニール工程として、温度が１５０℃で、３％水素（Ｈ_２）／窒素（Ｎ_２）雰囲気下で熱処理を行なう。アニール工程では、１５０℃から４００℃の温度で処理をおこなうことが望ましい。

図４は、図１のフローチャートに対応して実施される工程を表す工程断面図である。
図４では、図１の平坦化工程（Ｓ１１８）から薬液洗浄工程（Ｓ１２６）までを示している。それ以降の工程は後述する。

図４（ａ）において、平坦化工程として、ＣＭＰ法によって、開口部以外にＳｉＯ_２膜２２２の表面に堆積された導電部としての配線層となるＣｕ膜２６０、シード膜２５０、及びバリアメタル膜２４０を研磨除去することにより、平坦化し、図４（ａ）に表したようなＣｕ配線となる埋め込み構造を形成する。

図４（ｂ）において、エッチング工程として、Ｃｕ膜２６０の上部をエッチングして、リセス２７０を形成する。Ｃｕのエッチングには、過酸化水素を含む酸を用いると有効である。さらに好ましくは、過酸化水素と有機酸の混酸用いるのが良い。これは、過酸化水素と無機酸の混酸を用いるとＣｕ表面に多数の小さな凹部となるピット（ｐｉｔ）が発生し、Ｃｕ表面の平坦性が悪くなり、ラフネスが大きくなるからである。有機酸として、例えば、クエン酸、リンゴ酸、シュウ酸等を用いると有効である。有機酸の濃度は０．１％〜５％、過酸化水素の濃度は１％〜５％が望ましい。エッチングするＣｕの膜厚は、リセス２７０の深さが２０ｎｍ〜４０ｎｍとなる膜厚であることが望ましい。エッチング量が足りないと、結果としてリセス２７０が浅く、次工程以降において形成する触媒金属が後述する研磨工程でダメージを受ける可能性があるからである。一方、エッチングしすぎると、不必要にＣｕ配線の抵抗が上昇させてしまうためである。
このＣｕ膜２６０の上部エッチングによるリセス２７０の形成は、Ｃｕ溝配線を形成するダマシン法の工程において、余剰のＣｕ／バリアメタルをＣＭＰ装置で除去する際、同一ＣＭＰ装置内での研磨後の洗浄工程の１ｓｔｅｐとして行ってもよい。エッチング時間は、酸の濃度にもよるが、５秒〜３０秒程度とすることができる。また、もちろんＣＭＰ処理と、説明を省略した研磨後洗浄を行った後に、ＣＭＰ装置から取り出し、別の装置でエッチングしても良い。

図５は、リセスを形成する装置の構成を説明するための概念図である。
図５では、ディップ（Ｄｉｐ）式でエッチングを行なう。エッチング液７４４が入ったエッチング槽７８０に基板ホルダ７８２に保持された基板３００を浸漬させることでＣｕ膜２６０の上部をエッチングすることができる。

或いは、次のようにリセスを形成してもよい。
図６は、リセスを形成する別の装置の構成を説明するための概念図である。
図６において、ＣＭＰ直後のリンスプロセスのステップ或いは別の装置として、回転テーブル７２０上に配置された４つの保持具７１０にて基板３００を保持する。そして、回転軸７６０の回転により回転テーブル７２０が回転することで、基板３００を回転させながら供給口７３０からエッチング液となる供給液７４０を供給する。例えば、供給液７４０として、リンス洗浄として純水を１５秒、その後、エッチング液を１５秒、再度リンス洗浄として純水を３０秒流す。エッチング液供給の際には、例えば、回転数２００ｍｉｎ^−１（２００ｒｐｍ）で流量を５〜１０Ｌ／ｍｉｎ流す。図６では、斜め上方から供給液７４０を供給しているが、基板３００の真上からエッチング液を滴下してもよい。

或いは、さらに次のようにリセスを形成してもよい。
図７は、リセスを形成する別の装置の構成を説明するための概念図である。
図７において、ＣＭＰ直後のリンスプロセスのステップ或いは別の装置として、回転テーブル７２０上に配置された４つの保持具７１０にて基板３００を保持する。そして、回転軸７６０の回転により回転テーブル７２０が回転することで、基板３００を回転させながら供給口７３０からエッチング液となる供給液７４２をスプレー状に噴射することで供給する。例えば、図６で説明した装置と同様、供給液７４２として、リンス洗浄として純水を１５秒、その後、エッチング液を１５秒、再度リンス洗浄として純水を３０秒流す。エッチング液供給の際には、例えば、回転数２００ｍｉｎ^−１（２００ｒｐｍ）で流量を５〜１０Ｌ／ｍｉｎ噴射する。

以上のように、リセスを形成するエッチングは、ＣＭＰ装置内での平坦化工程における研磨後の洗浄工程の１ｓｔｅｐとして行ってもよいし、別の装置として、上述したＤｉｐ式の装置を用いてもよいし、スプレー式、または滴下式の装置を用いても良い。

図４（ｃ）において、置換めっき工程として、置換めっき法を用いて、パラジウム（Ｐｄ）のような後述するＣｏＷＰ無電解めっきの際に触媒核となる金属である触媒金属膜２９０をＣｕ配線となるＣｕ膜２６０表面に付与する。この置換めっき法による触媒金属膜２９０の一例としてのパラジウムの形成には、例えば、次のようなめっき液を用いることができる。
塩化パラジウム（ＰｄＣｌ_２）：０．５〜５ｍｍｏｌ／Ｌ
塩酸（ＨＣｌ）：０．０１％〜０．１％
液温：２０℃〜３０℃
（かかる液のｐｈは、２〜３となる。）

ここで、Ｐｄの膜厚は３ｎｍ〜５ｎｍが望ましい。膜厚が厚くなると、以下に述べるパラジウイオンの絶縁膜吸着が増大する。逆に、膜厚が薄すぎると、膜にならず、アイランド状にＰｄが形成される。Ｐｄで覆われていない部分は、後述する無電解めっきの際に、エッチングされ、この結果Ｃｕ配線の抵抗が上昇する。３ｎｍ〜５ｎｍの膜厚でＰｄをＣｕ上に成膜するためのめっき時間は、上述のめっき液の濃度、温度にも依存するが、例えば、１０秒〜６０秒程度とすることができる。

置換めっき装置としては、図５におけるエッチング液７４４をめっき液とすることで図５において説明したＤｉｐ式の装置を用いてもよい。また、図７において、供給液７４２をめっき液とすることで、図７において説明したスプレー式の装置を用いることもできる。また、図６において、供給液７４０をめっき液とすることで、図６において説明しためっき液を滴下するタイプのものでも良い。図６や図７の装置では、めっき液の供給量を、例えば、３〜６Ｌ／ｍｉｎとするとよい。図６や図７の装置を用いることにより基板３００を回転させながら置換めっきすることで、置換めっきの際、ウェハ面内での置換めっき反応の均一性を向上させることができる。

或いは、さらに次のように置換めっきを行なってもよい。
図８は、別の置換めっき装置の構成を説明するための概念図である。
図８において、めっき装置は、略円筒状で内部にめっき液６７０が入っためっき槽６５０と、めっき槽６５０の上方に配置され、めっき面を下に向けた基板１０１を着脱自在に保持するホルダ６５２とを備えている。図８（ａ）では、ホルダ６５２が基板１０１をめっき液６７０の液面より上昇させた位置で保持している状態を示している。めっき槽６５０内へは、液噴射ノズル６６０からめっき液６７０が供給される。液噴射ノズル６６０は、円周方向に等間隔で配置されるとよい。めっき槽６５０内では、液噴射ノズル６６０から噴射しためっき液６７０がめっき槽の中央部で衝突し、上昇する流れを形成する。めっき槽６５０内からオーバーフローして溢れ出ためっき液は、排出口６６６から排出される。排出口６６６と液噴射ノズル６６０は、図示していないめっき液管理装置に接続し、排出口６６６から排出されためっき液は、めっき液管理装置で再度、成分調整後、液噴射ノズル６６０からめっき槽６５０内へと循環する。ホルダ６５２には、基板１０１の外周部がめっき液に触れないように、つば状の部材が基板１０１の外周部に接触したパッキン６８４が配置され、基板１０１をパッキン６８４でホルダ６５２に押し付けて保持されている。そして、図８（ｂ）に示すように、基板１０１を回転させながらめっき液６７０に表面を浸し、置換めっきを行なう。このように基板１０１を回転させながら置換めっきすることで、置換めっきの際、ウェハ面内での置換めっき反応の均一性を向上させることができる。

ここで、図４（ｃ）に示すように、Ｐｄは、置換めっき反応によって主としてＣｕ膜２６０上に触媒金属膜２９０が形成される。しかしながら同時に、絶縁膜となるＳｉＯ_２膜２２２上にもパラジウムイオン又はパラジウムの化合物である触媒金属含有物２９２が生成される。これは、絶縁膜状にＰｄよりもイオン化傾向の高い（電気化学的に卑である）金属が、コンタミネーションのレベルであっても存在する場合は、この金属との間で置換めっき反応が生じてしまい、絶縁膜上にＰｄが形成されるからである。また、絶縁膜上にＰｄよりも電気化学的に卑な金属が完全に無かったとしても、置換めっき液中のＰｄイオンまたは、ＰｄＣｌ_２等が絶縁膜に吸着される。特に、Ｐｄイオンは絶縁膜上に強く吸着され、キレート剤や酸或いはアルカリといった薬液処理のみのような方法ではＣｕ配線にダメージを与えずに完全に除去することができない。

図４（ｄ）において、研磨工程として、ＳｉＯ_２膜２２２を、ＣＭＰ法を用いて研磨し、Ｐｄイオンまたはパラジウム化合物が付着したＳｉＯ_２膜２２２の上面ごと完全に除去する。ＣＭＰ法を用いると、Ｃｕ配線、Ｐｄには実質的にダメージを与えないようにしながら、ＳｉＯ_２膜２２２の上面のみを化学的機械的に研磨にすることができる。すなわち、かかるＣＭＰの際、Ｐｄの触媒金属膜２９０、その下面のＣｕ膜２６０は、リセス２７０の底にあるため、ＣＭＰの機械的ダメージを受けることがない。このようにして、配線には化学的なダメージも機械的なダメージも与えることなく、ＳｉＯ_２膜２２２の上面を除去することが可能となる。図４（ｄ）は、このＣＭＰ法を用いて、Ｐｄイオンまたはパラジウム化合物をＳｉＯ_２膜２２２の上面ごと完全に除去した後のＣｕ配線部の断面を示している。

図９は、ＣＭＰ装置の構成を説明するための概念図である。
図９（ａ）に示すように、ロータリ型のＣＭＰ装置において、プラテン５２０上に配置された研磨パッド５２５上に、研磨面を下に向けて基板３００をキャリア５１０が保持する。供給ノズル５３０から供給液５４０としてスラリーを供給する。図５（ｂ）に示すように、キャリア５１０を図に示すように回転することで基板３００を回転させ、プラテン５２０も回転させる。プラテン５２０の回転方向先に位置する基板３００の手前（図５（ｂ）の５４０に示す位置）に供給液５４０を供給することで、供給液５４０が基板３００面内に供給される。

ここで用いるＣＭＰの条件は、ダマシン法によるＣｕ配線形成工程の内、余剰のバリアメタルをＣＭＰ法により除去する際と同一の条件を用いることができる。例えば、ＣＭＰ荷重は２．０６×１０^４Ｐａ（３ｐｓｉ）、プラテン５２０の回転数は６０ｍｉｎ^−１（６０ｒｐｍ）、キャリア５１０の回転数は１００ｍｉｎ^−１（１００ｒｐｍ）とする。このＣＭＰ条件は、バリアメタルの化学的エッチングレートが低い為、実質的に機械的研磨に近い。用いるスラリーは、バリアメタル研磨用であれば、シリカ系のスラリーであっても、アルミナの系スラリーであってもよいが、Ｃｕ、Ｐｄに化学的ダメージを与えないものを選択するのが望ましい。

或いは、次のように装置構成であってもよい。
図１０は、別のＣＭＰ装置の構成を説明するための概念図である。
図１０（ａ）に示すように、オービタル回転型のＣＭＰ装置において、プラテン８２０上に配置された研磨パッド８２５上に、研磨面を下に向けて基板３００をキャリア８１０が保持する。そして、プラテン８２０を図に示すようにオービタル回転させながら、図９（ｂ）に示すように、スラリーを供給液８４０として、研磨パッド８２５の下側から供給する。供給液８４０を研磨パッド８２５の下側から供給することで、供給液８４０が基板３００面内に供給される。供給された供給液８４０は、プラテン８２０の回転に伴い、外周部から排出される。

ＣＭＰにより除去するＳｉＯ_２膜２２２上面の膜厚は、除去後のリセスの深さが１０ｎｍ〜２０ｎｍとなる膜厚であることが望ましい。すなわち、ＳｉＯ_２膜２２２上面研磨前のリセス１６の深さが３５ｎｍである場合は、ＳｉＯ_２膜２２２を１５ｎｍ〜２５ｎｍ研磨することが望ましい。これは、ＳｉＯ_２膜２２２を研磨しすぎると、例えば、ディッシングが生じた場合、Ｃｕ配線上のＰｄ、さらにはＣｕ配線上面に機械的研磨のダメージが入る可能性があるからである。また、ＳｉＯ_２膜２２２の研磨が不足していると、パラジウムイオン、パラジウム化合物が除去しきれない場合がある。

そして、薬液洗浄工程として、ＣＭＰ研磨後の基板を薬液洗浄する。ここでは、メガソニック洗浄とブラシスクラブ洗浄とを行なうことが望ましい。
図１１は、メガソニック洗浄装置の構成を説明するための概念図である。
ＣＭＰ後洗浄プロセスのステップの一部として、回転テーブル６２０上に配置された４つの保持具６１０にて基板３００を保持する。そして、回転軸７６０の回転により回転テーブル６２０が回転することで、基板３００を回転させながらメガソニックノズル６８０から供給液６８２を供給する。ここでは、メガソニックノズル６８０内に設けた振動子により、例えば、周波数１．５ＭＨｚの高周波振動を乗せた供給液６８２を供給する。供給液６８２としては、界面活性剤、キレート剤を供給後、純水を供給する。キレート剤として、例えば、ＥＤＴＡを用いると有効である。

続いて、ブラシスクラブ洗浄を行なう。
図１２は、ブラシスクラブ洗浄装置の構成を説明するための概念図である。
図１２において、ＣＭＰ後洗浄プロセスのステップの一部として、回転テーブル６２０上に配置された４つの保持具６１０にて研磨された研磨面を上にして基板３００を保持する。そして、回転軸７６０の回転により回転テーブル６２０が回転することで、基板３００を回転させながら供給口６３０から供給液６４０を供給する。基板３００表面は、回転軸６５６にて揺動可能なアーム６５４の先端部に配置された回転軸６５２により回転するブラシ６５１でブラシスクラブされる。供給液６４０としては、上述した界面活性剤、キレート剤を供給後、純水を供給する。キレート剤として、例えば、ＥＤＴＡを用いると有効である。

或いは、次のような装置にしてもよい。
図１３は、別のブラシスクラブ洗浄装置の構成を説明するための概念図である。
ＣＭＰ後洗浄プロセスのステップの一部として、図１３（ｂ）に示す保持具７１０にて研磨された研磨面を上にして基板３００を保持する。そして、図示しない回転軸の回転により基板３００を回転させながら供給口７３０は上面に向かって供給液７４０を供給し、供給口７３２は下面に向かって供給液７４２を供給する。図１３（ａ）、（ｂ）に示すように基板３００表面は、自転するブラシ７５０とブラシ７５２とで挟持されブラシスクラブされる。例えば、図１２と同様、供給液６４０として、界面活性剤、キレート剤を供給後、純水を供給する。ここでは、研磨面を上向きにしているが、下向きにしても構わない。

図１４は、ＣＭＰによりＰｄ表面まで研磨した場合とリセスを残すように研磨した場合とを比較する断面図である。
研磨工程によりＳｉＯ_２膜２２２をＰｄ表面まで研磨した場合、図１４（ａ）に示すように、Ｃｕ配線上でディッシングが生じ、Ｐｄが除去されてしまう。さらには、Ｃｕ配線までもが削れてしまう恐れがある。一方、リセスを残すように研磨した場合、図１４（ｂ）に示すように、ディッシングにより前記触媒金属膜が前記導電性材料膜表面から削られてしまうことを防止することができる。さらに、前記触媒金属膜が研磨されなければ、その下の前記導電性材料膜に機械的力が加わることを避けることができる。よって、配線間の絶縁膜上の触媒金属を完全に除去しながら、なおかつこの配線間の絶縁膜上の触媒金属を完全除去する際にＣｕ配線にダメージを与えないようにすることができる。

図１５は、図１のフローチャートに対応して実施される工程を表す工程断面図である。
図１５では、図１の無電解めっき工程（Ｓ１２８）を示している。

図１５（ａ）において、無電解めっき工程として、Ｃｕ膜２６０上にのみ存在するパラジウムによる触媒金属２９０を触媒として、無電解めっき法により、選択的にＣｕ上にのみ拡散防止膜２９５となるＣｏＷＰ膜を形成する。ＣｏＷＰ自体も、この無電解めっき反応に対して十分な触媒活性を持つため、ＣｏＷＰ上に継続してＣｏＷＰを成膜していくことができる。従って、めっき時間のコントロールによってＣｏＷＰ膜厚を制御することができる。前工程で、絶縁膜上の触媒金属パラジウムは完全に除去されているため、絶縁膜上にはＣｏＷＰが全く形成されない。Ｐｄ上にＣｏＷＰが形成されると、今度はこのＣｏＷＰを触媒として無電解めっき反応が進む。
無電解めっき法によりＣｏＷＰを成膜するためのめっき液として、例えば、以下の成分のめっき液を用いることができる。
ＣｏＣｌ_２：０．４ｍｏｌ／Ｌ〜４ｍｏｌ／Ｌ
ＫＷＯ_４：０．０１ｍｏｌ／Ｌ〜０．０５ｍｏｌ／Ｌ
Ｋ_２ＰＯ_２：０．１ｍｏｌ／Ｌ〜２ｍｏｌ／Ｌ
ホウ酸：０．３ｍｏｌ／Ｌ〜０．７ｍｏｌ／Ｌ
ｐｈ：８〜１０（ＰＨ調整剤としてテトラメチルアンモニウムハイドロオキサイド（ＴＭＡＨ）を用いる）
液温：７０℃〜９０℃

上記めっき液において、還元剤としてＫ_２ＰＯ_２の代わりにＤＭＢＡ（ジメチルアミンボラン）０．０５ｍｏｌ／Ｌ〜２ｍｏｌ／Ｌを用いると、ＣｏＷＢが得られる。拡散防止膜２９５となるＣｏＷＰの膜厚は１０ｎｍ〜５０ｎｍが望ましい。ＣｏＷＰの膜厚が薄すぎると、十分なＣｕの拡散防止効果が得られない。逆に厚すぎると、拡散防止膜２９５がＳｉＯ_２膜２２２のレベルを大きく超える。拡散防止膜２９５となるＣｏＷＰ膜がＳｉＯ_２膜２２２のレベルを超えるとＣｏＷＰ膜は縦方向のみならず、横方向にも成長する。この結果配線間の実質的間隔が狭まり、配線間の電気容量Ｃが増大し、ＲＣ遅延が大きくなる。前記拡散防止膜２９５の出っ張りは４０ｎｍ以下が望ましい。出っ張りを４０ｎｍ以下にすることにより、前記ＣｏＷＰ膜の横への広がりを抑制することができる。前記ＣｏＷＰ膜の横への広がりを抑制することができるので、前記ＣｏＷＰ膜による配線間の電気容量の増大を抑制することができる。

無電解めっきによるＣｏＷＰの成膜は、上述した置換めっきと同様、めっき液にウェハをＤｉｐするタイプの装置を用いてもよいし、めっき液をウェハにスプレーするタイプの装置を用いることができる。また、めっき液を滴下するタイプのものでも良い。すなわち、無電解めっき装置としては、図５におけるエッチング液７４４を無電解めっき液とすることで図５において説明したＤｉｐ式の装置を用いてもよい。また、図７において、供給液７４２を無電解めっき液とすることで、図７において説明したスプレー式の装置を用いることもできる。また、図６において、供給液７４０を無電解めっき液とすることで、図６において説明しためっき液を滴下するタイプのものでも良い。図６や図７の装置では、めっき液の供給量を、例えば、４〜８Ｌ／ｍｉｎとするとよい。図６や図７の装置を用いることにより基板３００を回転させながら置換めっきすることで、無電解めっきの際、ウェハ面内での無電解めっき反応の均一性を向上させることができる。或いは、図８に示しためっき装置を用いてもよい。いずれの装置を用いた場合も、所定の無電解めっき反応の後は、直ちに純水により洗浄を行い、めっき液完全に除去することが望ましい。

図１５（ｂ）において、ｌｏｗ−ｋ膜形成工程として、Ｃｕ膜２６０上にキャップ膜として形成された拡散防止膜２９５と拡散防止膜２９５の側部に形成されているバリアメタル膜２４０と絶縁膜であるＳｉＯ_２膜２２２の上に多孔質の絶縁性材料を用いたｌｏｗ−ｋ膜２８０を例えば２００ｎｍの厚さで形成する。ここでは、ＣｏＷＰによる拡散防止膜２９５をＣｕ膜２６０上に形成しているので、別途、窒化シリコン膜等を形成することなくｌｏｗ−ｋ膜２８０を形成する。以降、上述した製造工程を繰り返すことにより多層化していけばよい。上層に配線或いはビアを形成するためにｌｏｗ−ｋ膜２８０やそのキャップ膜に溝や孔などの開口部を形成する場合には、ＣｏＷＰによる拡散防止膜２９５をエッチングストッパとしてエッチングすればよい。

以上詳細に説明したように本実施の形態に係る半導体装置の製造方法では、置換めっき反応によるＣｕ上へのパラジウム形成の際に、必然的に発生する絶縁膜へのパラジウムイオンまたは、パラジウム化合物の付着という問題を、Ｃｕ配線、Ｃｕ配線上面のパラジウムにダメージを与えることなく解決している。本実施の形態では、この絶縁膜に付着したパラジウムイオンまたは、パラジウム化合物を機械的研磨に近いＣＭＰ法により、絶縁膜の上面ごと完全に除去している。この結果、続く無電解めっき法によるＣｏＷＰ成膜の際、絶縁膜上には全くＣｏＷＰ成膜されず、Ｃｕ上にのみＣｏＷＰが成膜される。

図１６は、ＣｏＷＰ成膜前と従来の方法によるＣｏＷＰ成膜後と本実施の形態によるＣｏＷＰ成膜後におけるそれぞれの配線間リーク電流の分布を示す図である。
図１６に示すように、本実施の形態では、絶縁膜上には全くＣｏＷＰ成膜されないため、配線間リーク電流は全く上昇することがなく、動作不良のない信頼性の高い半導体装置を製造することができる。言い換えれば、この付着した触媒金属含有物２９２の触媒金属の量をコンタミネーションのレベル（１０１０ａｔｏｍ／ｃｍ^２程度）以下まで、除去することができる。その結果、ＣｏＷＰ形成の無電解めっきの際、絶縁膜上で触媒反応を起こさず、絶縁膜上でのＣｏＷＰ２９７の成膜を抑制することができる。

以上の説明において、本実施の形態では、触媒金属としてＰｄを用いたが、Ｐｄの代わりにＡｕ、Ｐｔ等を用いることも可能である。また、ＣｏＷＰではなく、同じく無電解めっきによるＣｏＷＢ、ＮｉＷＰ、ＮｉＷＢ等を用いても同様の効果を得ることができる。

また、上記実施の形態における配線層の材料として、Ｃｕ以外に、Ｃｕ−Ｓｎ合金、Ｃｕ−Ｔｉ合金、Ｃｕ−Ａｌ合金等の、半導体産業で用いられるＣｕを主成分とする材料を用いて同様の効果が得られる。

以上、具体例を参照しつつ各実施の形態について説明した。しかし、本発明は、これらの具体例に限定されるものではない。

さらに、層間絶縁膜の膜厚や、開口部のサイズ、形状、数などについても、半導体集積回路や各種の半導体素子において必要とされるものを適宜選択して用いることができる。

その他、本発明の要素を具備し、当業者が適宜設計変更しうる全ての半導体装置の製造方法は、本発明の範囲に包含される。

また、説明の簡便化のために、半導体産業で通常用いられる手法、例えば、フォトリソグラフィプロセス、処理前後のクリーニング等は省略しているが、それらの手法が含まれることは言うまでもない。

実施の形態１における半導体装置の製造方法の要部を表すフローチャートである。図１のフローチャートに対応して実施される工程を表す工程断面図である。図１のフローチャートに対応して実施される工程を表す工程断面図である。図１のフローチャートに対応して実施される工程を表す工程断面図である。リセスを形成する装置の構成を説明するための概念図である。リセスを形成する別の装置の構成を説明するための概念図である。リセスを形成する別の装置の構成を説明するための概念図である。別の置換めっき装置の構成を説明するための概念図である。ＣＭＰ装置の構成を説明するための概念図である。別のＣＭＰ装置の構成を説明するための概念図である。メガソニック洗浄装置の構成を説明するための概念図である。ブラシスクラブ洗浄装置の構成を説明するための概念図である。別のブラシスクラブ洗浄装置の構成を説明するための概念図である。ＣＭＰによりＰｄ表面まで研磨した場合とリセスを残すように研磨した場合とを比較する断面図である。図１のフローチャートに対応して実施される工程を表す工程断面図である。ＣｏＷＰ成膜前と従来の方法によるＣｏＷＰ成膜後と本実施の形態によるＣｏＷＰ成膜後におけるそれぞれの配線間リーク電流の分布を示す図である。従来のｌｏｗ−ｋ膜とＣｕ配線を組み合わせた多層配線構造を有する半導体装置の製造方法を示す工程断面図である。従来の無電解めっき法によるＣｏＷＰを用いた配線構造を有する半導体装置の製造方法を示す工程断面図である。従来の無電解めっき法によるＣｏＷＰを用いた配線構造を有する半導体装置の断面図である。

符号の説明

１０１，３００基板
１５０開口部
２００基体
２１２ＳｉＣ膜
２２０，２８０ｌｏｗ−ｋ膜
２２１，２８１絶縁膜
２２２ＳｉＯ_２膜
２４０バリアメタル膜
２５０シード膜
２６０Ｃｕ膜
２７０リセス
２７７窒化シリコン膜
２９０触媒金属膜
２９２触媒金属含有物
２９５拡散防止膜
２９７ＣｏＷＰ膜
５１０，８１０キャリア
５２０，８２０プラテン
５２５，８２５研磨パッド
５３０供給ノズル
５４０，６４０，７４０，７４２，８４０供給液
６１０，７１０保持具
６２０，７２０回転テーブル
６５０めっき槽
６５１，７５０，７５２ブラシ
６５２ホルダ
６５４アーム
６６０液噴射ノズル
６６６排出口
６７０めっき液
６８４パッキン
７３０，７３２供給口
７４４エッチング液
７６０回転軸
７８０エッチング槽
７８２基板ホルダ

Claims

絶縁膜の開口部に形成された導電性材料膜をエッチングするエッチング工程と、
前記エッチングされた導電性材料膜上に触媒金属膜を形成する触媒金属膜形成工程と、
前記触媒金属膜が形成された後、前記絶縁膜表面を研磨する研磨工程と、
前記触媒金属膜を触媒として、前記導電性材料膜上に前記導電性材料膜に用いる導電性材料の拡散を防止する拡散防止膜を形成する拡散防止膜形成工程と、
を備えたことを特徴とする半導体装置の製造方法。
前記エッチング工程において、過酸化水素と有機酸とを含有するエッチング液を用いてエッチングすることを特徴とする請求項１記載の半導体装置の製造方法。
前記エッチング工程において、前記触媒金属膜形成工程により前記触媒金属膜が形成されても前記触媒金属膜表面が、前記絶縁膜表面より下方に位置することになる深さまで前記導電性材料膜をエッチングすることを特徴とする請求項１又は２記載の半導体装置の製造方法。
前記触媒金属膜形成工程において、前記エッチングされた導電性材料膜表面全面に前記触媒金属膜を形成することを特徴とする請求項１〜３いずれか記載の半導体装置の製造方法。
前記触媒金属膜形成工程において、前記触媒金属膜の材料として、パラジウム（Ｐｄ）と金（Ａｕ）と白金（Ｐｔ）とのいずれかを用いることを特徴とする請求項１〜４いずれか記載の半導体装置の製造方法。
前記研磨工程において、前記触媒金属膜表面より上方の位置まで前記絶縁膜表面を研磨することを特徴とする請求項１〜５いずれか記載の半導体装置の製造方法。
前記拡散防止膜形成工程において、前記拡散防止膜が、前記絶縁膜表面より上方に出っ張る場合に、出っ張る厚さは４０ｎｍ以下になるように形成することを特徴とする請求項１〜６いずれか記載の半導体装置の製造方法。
前記拡散防止膜形成工程において、前記拡散防止膜の材料として、コバルトタングステン燐（ＣｏＷＰ）とコバルトタングステンホウ素（ＣｏＷＢ）とニッケルタングステン燐（ＮｉＷＰ）とニッケルタングステンホウ素（ＮｉＷＢ）とのいずれかを用いることを特徴とする請求項１〜７いずれか記載の半導体装置の製造方法。