JP2001156029A - 少ない欠陥のための後CuCMP - Google Patents

少ない欠陥のための後CuCMP

Info

Publication number
JP2001156029A
JP2001156029A JP2000252771A JP2000252771A JP2001156029A JP 2001156029 A JP2001156029 A JP 2001156029A JP 2000252771 A JP2000252771 A JP 2000252771A JP 2000252771 A JP2000252771 A JP 2000252771A JP 2001156029 A JP2001156029 A JP 2001156029A
Authority
JP
Japan
Prior art keywords
solution
deionized water
weight
cmp
citric acid
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000252771A
Other languages
English (en)
Inventor
Rii Jui-Ran
リー ジュイ−ラン
Yao Tsue-Yon
ヤオ ツェ−ヨン
Fred C Redeker
シー. レデカー フレッド
Rajeev Bajaj
バジャジュ ラジーヴ
Yutao Ma
マー ユタオ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Applied Materials Inc
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of JP2001156029A publication Critical patent/JP2001156029A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/7684Smoothing; Planarisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041Cleaning
    • H01L21/02057Cleaning during device manufacture
    • H01L21/02068Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
    • H01L21/02074Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers the processing being a planarization of conductive layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321After treatment
    • H01L21/32115Planarisation
    • H01L21/3212Planarisation by chemical mechanical polishing [CMP]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Weting (AREA)
  • Cleaning Or Drying Semiconductors (AREA)

Abstract

(57)【要約】 【課題】 表面の欠陥数が大幅に減少し、近接したライ
ン間の漏洩が減少するようなCuおよびCu合金の平坦
化を可能にする方法を提供する。 【解決手段】 欠陥を減少させ、パッシベーションを行
うために、またライン間の漏洩を減少させるため、Cu
メタライゼーションは、CMPおよび障壁層の除去に続
いて表面の欠陥を除去することにより処理される。ある
態様は、CMPおよび障壁層を除去し、酸化銅を除去す
るためにクエン酸、水酸化アンモニウムおよび脱イオン
水を含む溶液を使用してバフ研磨を行い、脱イオン水ま
たは抑制剤溶液を使用してリンスを行い、研磨スラリー
を使用してバフ研磨を行い、脱イオン水または抑制剤溶
液を使用してリンスを行うという連続的なステップを有
する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、優れた平坦性を有
し、欠陥が少なく、ライン間の漏洩が少ない半導体デバ
イスにおける銅(Cu)および/またはCu合金メタラ
イゼーションに関する。本発明は、サブミクロンデザイ
ンフィーチャを有し、信頼性の高い高導電率の素子間ラ
イン構造を有する高速集積回路の製造に適用可能であ
る。
【0002】
【従来の技術】ULSI半導体配線技術に伴う高密度お
よび高性能に向けて増大する要求は、相互接続技術にお
ける対応した変化を必要とする。特にサブミクロンバイ
ア、コンタクトおよびトレンチが小型化により課せられ
る高アスペクト比を有する場合には、このような増大す
る要求を、低RC(抵抗および静電容量)相互接続パタ
ーンを提供する観点から満足させることは困難であっ
た。
【0003】従来の半導体デバイスは、不純物が通常添
加された単結晶シリコンの半導体基板と複数の連続的に
形成された層間絶縁膜および導電性パターンを有する。
集積回路は、配線間間隔により分離された導電性ライン
を有する複数の導電性パターンと、バスライン、ビット
ライン、ワードラインおよび論理素子間ラインなどの複
数の相互接続ラインを含むように形成されている。通
常、異なる層、すなわち上部層および下部層の導電パタ
ーンはバイアホールを充填する導電性プラグにより電気
的に接続されているが、コンタクトホールを充填する導
電性プラグはソース/ドレーン領域のような半導体基板
上の活性領域と電気的接触を行う。導電性ラインは、半
導体基板に対して通常ほぼ水平に延びているトレンチ内
に形成される。デバイスがサブミクロンレベルに幾何学
的に縮小するにつれて、5つ以上のレベルのメタライゼ
ーションを有する半導体「チップ」が一般的になってき
ている。
【0004】バイアホールを充填する導電性プラグは、
通常、少なくとも1つの導電パターンを有する導電層の
上に層間絶縁膜を堆積し、層間絶縁膜を貫通する開口部
を形成し、タングステン(W)などの導電性材料を使用
して開口部を充填することにより形成される。層間絶縁
膜の表面上の過剰な導電性材料は、ケミカルメカニカル
ポリシング(CMP)により通常除去される。そのよう
な方法の1つはダマシンとして知られており、層間絶縁
膜に開口部を形成するステップと、金属を使用して開口
部を充填するステップを基本的に含んでいる。デュアル
ダマシン技術は、上部のトレンチ部分につながっている
下部コンタクトホールまたはバイアホール部分を有する
開口部を形成するステップを含んでいる。導電性ライン
と電気的に接触している導電性プラグを同時に形成する
ために、開口部全体は通常金属の導電性材料で充填され
ている。
【0005】CuおよびCu合金は、相互接続メタライ
ゼーションのアルミニウムに代わる候補として相当の注
目を受けている。銅は、アルミニウムよりも比較的低価
格であり、処理しやすく、また抵抗が低い。さらに、タ
ングステンと比較して銅は電気的特性が良いので、銅は
導電性プラグおよび導電性配線として使用するのに望ま
しい金属となっている。
【0006】銅プラグおよび配線を形成する方法は、ダ
マシン構造の使用を含んでいる。しかし、二酸化ケイ素
のような層間絶縁膜材料への銅の拡散のために、銅相互
接続構造は、拡散障壁層により封入されなければならな
い。代表的な拡散障壁金属には、タンタル(Ta)、タ
ンタル窒化物(TaN)、窒化チタン(TiN)、チタ
ンタングステン(TiW)、タングステン(W)、タン
グステン窒化物(WN)、チタン−窒化チタン(Ti−
TiN)、チタン窒化ケイ素(TiSiN)、タングス
テン窒化ケイ素(WSiN)、タンタル窒化ケイ素(T
aSiN)および銅を封入するための窒化ケイ素が含ま
れる。銅を封入するためのこのようなバリア材料の使用
は、銅と層間絶縁膜の界面に制限されず、他の金属との
界面を含んでいる。
【0007】従来のCMP技術において、ウェーハキャ
リアアセンブリはCMP装置内のポリシングパッドと接
触させて回転される。ポリシングパッドは、回転するタ
ーンテーブルあるいはプラテン上に搭載されているか、
外部の駆動力により駆動されて静止しているポリシング
テーブルの上で動いている。ウェーハは、ウェーハをポ
リシングパッドに対して押し付ける制御可能な圧力を供
給するキャリアあるいはポリシングヘッド上に通常搭載
されている。したがって、CMP装置は、ウェーハとポ
リシングパッドの間に力を加えながら化学的作用および
機械的作用の双方を行うために、反応性溶液内の研磨粒
子の有無にかかわらず研磨薬剤を散布しながら薄い半導
体ウェーハの各々の表面とポリシングパッドとの間のポ
リシングすなわち摩擦運動を行う。
【0008】
【発明が解決しようとする課題】ダマシン埋込み層のC
MPのような場合に、腐食、スクラッチ、ピッティング
および埋込み研磨粒子など、高度の表面欠陥を生成させ
ずに銅の表面を平坦化することは非常に困難である。銅
フィーチャーの密集した配列は、ダマシン技術によって
二酸化ケイ素層のような層間絶縁膜内に通常形成され、
その中にトレンチが初めに形成される。次に、タンタル
を含有する層、たとえばTa、TaNのような障壁層が
トレンチを内張して、二酸化ケイ素の層間絶縁膜の上面
上に堆積される。次にCuまたはCu合金が、電気メッ
キ、無電解メッキ、摂氏約50度から摂氏約150度に
おける物理的蒸着(PVD)、あるいは摂氏約200度
における化学的蒸着(CVD)によって、通常約8,0
00Åから約18,000Åの厚さに堆積される。この
後、CMPが行われ、障壁層の上で停止するCuまたは
Cu合金オーバーバーデンが除去される。次に、障壁層
を除去するために、化学薬剤と研磨粒子の混合物を使用
して、バフ研磨によりポリシングが続けられる。あるい
は、CMPは層間絶縁膜まで直接に行うこともできる。
バフ研磨は層間絶縁膜の表面に対して任意に行われ、欠
陥が極めて集中している露出面を有するダマシン開口部
を充填しているCuまたはCu合金を残す。これらの欠
陥には、腐食(たとえば、腐食しみ)、マイクロスクラ
ッチ、マイクロピッティングおよび表面研磨粒子が含ま
れる。
【0009】CuおよびCu合金ウェーハは、酸化物や
窒化物のような絶縁体よりも平坦化中にスクラッチをつ
ける傾向が非常に高いことを示している。CuまたはC
u合金の表面は、非常に容易に腐食し、高いpHまたは
低いpHの水を含む環境でパッシベートすることが困難
である。CuまたはCu合金を平坦化する従来の実例
が、残念ながら、平坦化後に多数の欠陥をもたらす。特
にデバイスの幾何学形状がディープサブミクロン領域に
縮小するに伴い、従来のウェーハ洗浄のみでは、デバイ
スの性能と信頼性に悪影響を与えるこのような欠陥を完
全に排除することはできない。さらに、特に小型化に対
する強い要求を満たすためにライン間の距離が減少する
に伴い、ライン間に漏洩を生じさせずにCuまたはCu
合金ラインの密集した配列を含む表面を効率的に平坦化
することは困難である。
【0010】表面の欠陥数が大幅に減少し、近接したラ
イン間の漏洩が減少するようなCuおよびCu合金の平
坦化を可能にする方法が要望されている。従来のCMP
およびバフ研磨技術および装置と互換性があるそのよう
な平坦化を可能にする方法がさらに求められている。
【0011】
【課題を解決するための手段】本発明の一態様は、表面
欠陥が大幅に低減されたCuおよびCU合金を平坦化す
る効率的な方法である。
【0012】本発明の他の態様は、銅メタライゼーショ
ンを含む平坦化された表面を処理して、表面欠陥とライ
ン間の漏洩を大幅に減少させる効率的な方法である。
【0013】本発明の別の態様および他の特徴は、部分
的には以下の説明で詳述され、また部分的には以下の説
明を検討することで当業者にとって明らかになり、ある
いは本発明の実施形態から知ることができる。本発明の
態様は、特許請求の範囲で特に指摘されるように実現お
よび取得することができる。
【0014】本発明によれば、上記および他の態様は、
銅(Cu)またはCu合金を含む表面を平坦化し、表面
の欠陥を減少させる方法によって部分的に実施される。
本方法は、ケミカルメカニカルポリシング(CMP)を
行って前記表面を平坦化するステップと、研磨スラリー
を使用してバフ研磨を行うステップと、抑制剤溶液 (in
hibitor solution) を使用してリンスを行うステップ
と、溶液を使用してバフ研磨を行い、酸化銅を除去する
ステップと、抑制剤を使用してリンスを行うステップ
と、を含む。
【0015】本発明の他の態様は、CuまたはCu合金
を含むウェーハ表面を平坦化し、表面の欠陥を減少させ
る方法であり、この方法は、(a)ケミカルメカニカル
ポリシング(CMP)を行って前記表面を平坦化するス
テップと、(b)溶液を使用してバフ研磨を行い、酸化
銅を除去するステップと、(c)脱イオン水あるいは抑
制剤溶液を使用してリンスを行うステップと、(d)研
磨スラリーを使用してバフ研磨を行うステップと、
(e)脱イオン水または抑制剤溶液を使用してリンスを
行うステップと、からなる連続的なステップを備えてい
る。
【0016】本発明の実施形態は、ステップ(b)にお
いて酸化銅を除去するために、クエン酸、水酸化アンモ
ニウムおよび脱イオン水を含む溶液、たとえば、約3.
9から約4.1のpHを有し、約26重量%以下のクエ
ン酸と、約5重量%以下の水酸化アンモニウムと、脱イ
オン水を含む溶液を使用することを含んでいる。本発明
の実施形態は、障壁層(例えば、TaやTaNなどのT
a含有障壁層)で内張されCuまたはCu合金で充填さ
れた二酸化ケイ素層間絶縁膜内の開口部を有する相互接
続構造を形成するステップと、クエン酸、水酸化アンモ
ニウムおよび脱イオン水を含む溶液を使用してバフ研磨
を行い、脱イオン水または抑制剤溶液を使用してリンス
を行い、研磨スラリーを使用してバフ研磨を行い、続い
て脱イオン水または抑制剤溶液を使用してリンスを行う
ことにより、平坦化およびバフ研磨されたCuまたはC
u合金の露出上面を処理して表面欠陥を除去し、パッシ
ベーションを行うステップも含んでいる。
【0017】本発明の更なる態様は、下記の詳細な説明
から当業者には容易に明らかとなるであろう。下記の詳
細な説明において、本発明を実施するために考えられる
最良の態様の単なる例示として、本発明の実施形態が説
明される。明らかなように、本発明は他の異なる実施形
態も可能であり、また、本発明のいくつかの細部は、本
発明から逸脱することなく様々な明白な点で修正するこ
とができる。したがって、図面および説明は本質的に例
示とみなされるべきであり、限定的なものとみなされる
べきではない。
【0018】
【発明の実施の形態】CuのCMPに従来使用されてい
たスラリーは、酸化剤、エッチング剤、錯化剤、および
抑制剤の複雑な混合物である。したがって、CMP中に
複数の反応が起きる。表面欠陥を減少させるためには、
ポリシングプロセスの終了時にこれらの反応を完全に停
止させることが必要である。残念ながら、通常、従来の
CMP法が原因となって、銅の表面酸化、腐食およびス
クラッチが発生する。
【0019】本発明は、腐食、スクラッチ、ピッティン
グ、埋込み研磨粒子などの欠陥を大幅に減少し、ディー
プサブミクロン領域のフィーチャーサイズを有する信頼
性の高い素子間ラインパターンに対する常に増加する要
求に合致したCuメタライゼーションの有効で効率的な
平坦化を可能にする。本開示を通じて使用される記号
「Cu」は、高純度の銅元素および銅系の合金、たとえ
ば少なくとも約80重量%の銅を含む銅系合金を包含す
ることを意図している。
【0020】本発明の態様は、CMPおよび障壁層除去
に続いてCuの表面を効率的に洗浄およびパッシベート
する戦略的な多段階プロセスを使用することにより実現
される。本発明の多段階法は、CMPおよび障壁層除去
中に生成された欠陥を含む埋込みCuメタライゼーショ
ンの表面の洗浄を行い、比較的欠陥が無く、パッシベー
トされた表面を残す。このような洗浄は、埋込みCuメ
タライゼーションの薄い表面層の除去、および/または
腐食しみ(通常は、腐食副産物と混合した酸化銅および
/または水酸化銅)の除去を含むことができる。本発明
による多段階法は、障壁層除去の後に研磨スラリーを使
用してバフ研磨を行うことによりCuメタライゼーショ
ンの露出面を処理し、抑制剤溶液を使用してリンスを行
い、酸化銅を除去することができる溶液、たとえば、ク
エン酸、水酸化アンモニウムおよび脱イオン水を含む溶
液を使用してバフ研磨を行い、次に抑制剤を使用してリ
ンスを行うことを含んでいる。
【0021】本発明は、CMPによるCuおよびCu合
金の平坦化から生ずる欠陥の劇的な減少を可能にする。
このような欠陥には、従来のCuのCMP中に発生する
表面酸化、腐食およびスクラッチを含む。本発明の一実
施形態は、従来の柔軟ポリシングパッドを使用するCu
のCMPまたは障壁層CMP(たとえば、TaまたはT
aN CMP)に通常使用される従来の研磨スラリーを
用いてCMP後にウェーハ表面のスラリーバフ研磨を最
初に行う一連の操作ステップを有する方法である。この
ような従来のスラリーは、腐食抑制剤の有無にかかわら
ず研磨粒子を通常含んでいる。スラリーバフ研磨の後
に、ポリシングパッドからスラリーを除去するために、
たとえば脱イオン水を使用してポリシングパッドに高圧
リンスが行われる。この後、ウェーハの表面は、抑制剤
溶液、たとえばベンゾトリアゾール(BTA)または5
−メチルトリアゾール(TTA)および脱イオン水を含
む溶液を使用して洗浄される。
【0022】次に、クエン酸、水酸化アンモニウムおよ
び脱イオン水を含む溶液など、酸化銅を除去することが
できる溶液を使用してバフ研磨が行われる。適切な組成
は、約0.20重量%から約3.2重量%の水酸化アン
モニウム、約2.0重量%から約26重量%のクエン
酸、バランス脱イオン水を含んでいる。最終のリンスス
テップは、抑制剤溶液、たとえばBTAまたはTTAを
含む溶液を使用して行われる。
【0023】本発明に係る一連の操作ステップの実施に
伴う欠陥の劇的な減少を支えている正確なメカニズム
は、確実なところは判っていない。しかし、最初のスラ
リーバフ研磨ステップが表面膜を破壊し、その結果、酸
化銅およびその上の表面酸化物の除去を最小のスクラッ
チングで、あるいは事実上スクラッチング無しで可能に
すると思われる。BTAあるいはTTAという抑制剤溶
液を使用する最終リンスステップは、新たに洗浄された
表面をパッシベートし、その結果それ以上の欠陥を防止
している。本発明の方法は、以前にポリシングされたウ
ェーハであっても表面の欠陥を75%減少させることが
可能であることを実験は示した。
【0024】さらに別の実験と調査によって、研磨スラ
リーを使用した最初のバフ研磨ステップと酸化銅の除去
が可能な溶液を使用したバフ研磨ステップを逆にするこ
とにより、単に表面の欠陥が劇的に減少するのみではな
く、特に接近して配置されたCuあるいはCu合金ライ
ン間の漏洩の防止あるいは大幅な減少も可能であること
が見出された。したがって、本発明の他の実施形態によ
れば、Cuメタライゼーションおよび障壁層を除去する
ことによりウェーハ表面が最初に平坦化され、欠陥を含
む露出面は、酸化銅の除去が可能な溶液、たとえば、ク
エン酸、水酸化アンモニウムおよび脱イオン水を含む溶
液を使用した最初のバフ研磨、およびそれに続く脱イオ
ン水または抑制剤溶液を使用するリンスによって処理さ
れる。次にバフ研磨が研磨スラリーを使用して行われ、
続いて脱イオン水または抑制剤溶液を使用してリンスが
行われる。
【0025】本発明の実施形態による研磨スラリーを使
用するバフ研磨ステップは、アルミナまたはシリカ研磨
粒子のスラリーのような任意の従来のスラリーを使用し
て行うことができる。適切な抑制剤には、ベンゾトリア
ゾールおよび5−メチルトリアゾールが含まれる。酸化
銅を除去するための適切な溶液は、約3.9から約4.
1のpHを有し、約2.0重量%から約26重量%のク
エン酸(約2.16重量%から約25.9重量%のクエ
ン酸など)のような約26重量%以下のクエン酸と、約
0.2重量%から約3.2重量%の水酸化アンモニウム
(約0.26重量%から約3.1重量%の水酸化アンモ
ニウムなど)のような約5重量%以下の水酸化アンモニ
ウムと、残りの脱イオン水を含むことができる。
【0026】本発明の実施形態により実現されるライン
間の少ない漏洩と結びついた欠陥の減少と表面パッシベ
ーションを支える正確なメカニズムは、確実なところは
判っていない。しかし、障壁層除去に続く本発明による
連続的な処理が、欠陥を含むCuメタライゼーションの
表面の薄い層を除去し、および/または腐食しみを除去
し、それ以上の欠陥の発生を避けるために比較的欠陥の
ない表面を迅速にパッシベートするものと思われる。静
的なエッチングと異なり腐食は一様ではなく、したがっ
て、回避すべきである。さらに、連続的な処理がライン
間のCMP副産物を除去し、その結果、漏洩を減少する
ものと思われる。
【0027】腐食抑制剤を使用する処理は、ベンゾトリ
アゾール(BTA)や5−メチル−1−ベンゾトリアゾ
ール(TTA)など、様々な腐食抑制剤のうち任意のも
のを約3秒から約10秒の間(たとえば、約5秒間)使
用するステップを含むことができる。脱イオン水、クエ
ン酸および水酸化アンモニウムを含む溶液を使用する処
理が、Cuメタライゼーションの表面の最高約100Å
および/または表面腐食により発生した腐食しみ、マイ
クロスクラッチおよびピッティングを除去し、ほぼ欠陥
のない表面を残すものと思われる。この表面処理は、約
10秒から約20秒間、行うことができる。
【0028】本発明の実施形態は、Cuオーバーバーデ
ン (Cu overburden) および障壁層を様々な方法で除去
することを含む。Cuオーバーバーデンの大部分を第一
のプラテン上のCMPによって最初に除去し、障壁層の
上にCuの薄い不連続な膜を残すことが適切であること
が分かった。この後、残った薄い不連続なCu膜と障壁
層を除去するために、第二のプラテン上でバフ研磨が行
われる。次いで、欠陥を含むCuメタライゼーションの
露出面が、第三のプラテン上で本発明による多段階手順
を行うことにより処理される。
【0029】従来の基板および層間絶縁膜は本発明に包
含される。たとえば、基板は不純物が添加された単結晶
シリコンまたはガリウム砒素であってもよい。層間絶縁
膜は、半導体デバイスの製造において従来から使用され
ている様々な絶縁体の任意のもので構成することができ
る。たとえば、二酸化ケイ素、リンを添加したシリコン
ガラス(PSG)、硼素およびリンを添加したシリコン
ガラス(BPSG)、およびプラズマCVD(PECV
D)によってオルソケイ酸テトラエチル(TEOS)ま
たはシランから導出される二酸化ケイ素などの絶縁体が
使用できる。本発明による層間絶縁膜は、ポリアミドな
どのポリマーおよび炭素含有二酸化ケイ素を含む誘電体
含有量の低い材料でも構成することができる。開口部
は、従来のフォトリソグラフィ技術およびエッチング技
術によって層間絶縁膜中に形成される。
【0030】本発明の実施形態を、図1〜4に概略的に
示す。図1〜4において同様なフィーチャーは同様な参
照番号で示す。図1を参照すると、層間絶縁膜10たと
えば二酸化ケイ素は、基板(図示せず)に重ねて形成さ
れている。複数の開口部11は、オープンフィールドB
と境を接して導電性ラインの密集した配列が形成される
指定領域Aに形成されている。障壁層12たとえばTa
Nは、開口部11を内張し、また二酸化ケイ素層間絶縁
膜10の上面上に堆積される。通常、開口部11は、約
1ミクロン未満(たとえば約0.2ミクロン)の距離C
だけ間隔を置いて配置される。次に、Cu層13が、約
8,000Åから約18,000Åの厚さDに堆積され
る。
【0031】図1および図2を参照すると、初めに第一
のプラテン上でCMPが行われ、Cuオーバーバーデン
の大部分が除去され、TaN障壁層12の上に薄い不連
続なCu膜20が残る。図2および図3に示すように、
バフ研磨が行われ、薄い不連続なCu膜20とTaN層
12が除去される。結果として得られるCuの相互接続
構造は、オープンフィールドBと境を接するCuライン
13の密集した配列Aを有する。しかしながら、Cuメ
タライゼーションの上面40および絶縁体表面41は、
米国カリフォルニア州サンタクララのアプライドマテリ
アルズ社から入手できるORBOT(商標)アナライザ
で測定すると、主として腐食しみ、マイクロスクラッ
チ、マイクロピットおよび研磨スラリー粒子を含む容認
できないほど高い欠陥数、たとえば最良でも750個の
欠陥を示す。
【0032】本発明によれば、Cuメタライゼーション
の表面40および絶縁体表面41は、クエン酸、水酸化
アンモニウムおよび脱イオン水を含む溶液を使用してバ
フ研磨し、脱イオン水または抑制剤溶液を使用してリン
スし、研磨スラリーを使用してバフ研磨し、脱イオン水
または抑制剤溶液を使用してリンスするという連続的な
ステップを含む多段階手順により処理される。結果とし
て得られる表面は、ORBOT(商標)アナライザで測
定したところ、大幅に減少した欠陥数、たとえば139
未満、さらに100未満さえも示した。さらに、Cuラ
イン間の領域には残渣および汚染がほとんど存在せず、
したがってCuライン間の漏洩が大幅に減少することも
分かった。
【0033】本発明は、様々な形式の任意のCMP装置
を使用する半導体製造の様々な段階において、ウェーハ
表面の平坦化に適用可能である。本発明は、ディープサ
ブミクロン領域の金属フィーチャーを有する高密度半導
体デバイスの製造において特に有用である。
【0034】本発明の好適な実施態様だけでなく、その
応用例の幾つかの例を本明細書で図示および説明した。
本明細書において説明したように、本発明は様々な他の
組み合わせと環境で使用することができ、本発明の概念
の範囲内で変更および修正が可能である。
【図面の簡単な説明】
【図1】本発明の実施形態による方法の連続的な段階を
示す図である。
【図2】本発明の実施形態による方法の連続的な段階を
示す図である。
【図3】本発明の実施形態による方法の連続的な段階を
示す図である。
【図4】本発明の実施形態による方法の連続的な段階を
示す図である。
【符号の説明】
10…層間絶縁膜、11…開口部、12…障壁層、13
…Cu層、20…Cu膜、40…Cuメタライゼーショ
ンの表面、41…誘電体の表面。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) H01L 21/306 H01L 21/306 F 21/3205 Q 21/88 M K (72)発明者 ツェ−ヨン ヤオ アメリカ合衆国, カリフォルニア州, サン フランシスコ, サード ストリー ト 2080 ナンバー10 (72)発明者 フレッド シー. レデカー アメリカ合衆国, カリフォルニア州, フリーモント, シオックス ドライヴ 1801 (72)発明者 ラジーヴ バジャジュ アメリカ合衆国, カリフォルニア州, フリーモント, メンドキーノ テラス 4827 (72)発明者 ユタオ マー アメリカ合衆国, カリフォルニア州, サニーヴェイル, サウス ガーランド テラス 688

Claims (14)

    【特許請求の範囲】
  1. 【請求項1】 銅(Cu)またはCu合金を含む表面を
    平坦化し、表面の欠陥を減少させる方法であって、 ケミカルメカニカルポリシング(CMP)を行って、前
    記表面を平坦化するステップと、 研磨スラリーを使用してバフ研磨を行うステップと、 抑制剤溶液を使用してリンスを行うステップと、 溶液を使用してバフ研磨を行い、酸化銅を除去するステ
    ップと、 抑制剤を使用してリンスを行うステップと、を備える方
    法。
  2. 【請求項2】 酸化銅を除去することができる前記溶液
    は、クエン酸、水酸化アンモニウムおよび脱イオン水を
    含み、 前記抑制剤溶液は、ベンゾトリアゾールまたは5−メチ
    ルトリアゾールを含んでいる、請求項1記載の方法。
  3. 【請求項3】 銅(Cu)またはCu合金を含むウェー
    ハ表面を平坦化し、表面の欠陥を減少させる方法であっ
    て、 (a)ケミカルメカニカルポリシング(CMP)を行っ
    て前記表面を平坦化するステップと、 (b)溶液を使用してバフ研磨を行い、酸化銅を除去す
    るステップと、 (c)脱イオン水または抑制剤溶液を使用してリンスを
    行うステップと、 (d)研磨スラリーを使用してバフ研磨を行うステップ
    と、 (e)脱イオン水または抑制剤溶液を使用してリンスを
    行うステップと、からなる連続的なステップを備える方
    法。
  4. 【請求項4】 ステップ(b)で使用される前記溶液
    は、クエン酸、水酸化アンモニウムおよび脱イオン水を
    含む、請求項3記載の方法。
  5. 【請求項5】 ステップ(c)および/またはステップ
    (e)で使用される前記抑制剤溶液は、ベンゾトリアゾ
    ールまたは5−メチルトリアゾールを含む、請求項4記
    載の方法。
  6. 【請求項6】 ステップ(b)で使用される前記溶液
    は、約2.0重量%から約26重量%のクエン酸と、約
    0.020重量%から約3.2重量%の水酸化アンモニ
    ウムと、残りの脱イオン水とを含む、請求項4記載の方
    法。
  7. 【請求項7】 ステップ(b)で使用される前記溶液
    は、約2.16重量%から約25.9重量%のクエン酸
    と、約0.26重量%から約3.1重量%の水酸化アン
    モニウムを含む、請求項6記載の方法。
  8. 【請求項8】 ステップ(b)で使用される前記溶液
    は、約8.63重量%のクエン酸と、約1.03重量%
    の水酸化アンモニウムを含む、請求項7記載の方法。
  9. 【請求項9】 前記抑制剤溶液は、約0.01重量%か
    ら約0.50重量%のベンゾトリアゾールまたは5−メ
    チル−1−ベンゾトリアゾールと脱イオン水を含む、請
    求項5記載の方法。
  10. 【請求項10】 ステップ(b)で使用される前記溶液
    は、約26重量%以下のクエン酸と、約5重量%以下の
    水酸化アンモニウムおよび/またはアミンと、残りの脱
    イオン水を含む、請求項4記載の方法。
  11. 【請求項11】 請求項4記載の方法であって、前記ウ
    ェーハ表面は、 上面および少なくとも1つの開口部を有する層間絶縁膜
    と、 前記開口部を内張し前記層間絶縁膜の上面上に存在する
    障壁層と、 前記開口部を充填し前記層間絶縁膜の上に存在するCu
    またはCu合金と、を含んでおり、 第一のプラテン上でCMPを行い、CuまたはCu合金
    層の大部分を除去して、CuまたはCu合金の不連続な
    膜を障壁層の上に残留させ、 第二のプラテン上でバフ研磨を行い、前記CuまたはC
    u合金の不連続な膜および障壁層を除去して、前記開口
    部の中に欠陥を含む露出面を有するCuまたはCu合金
    層を残留させることによりステップ(a)を実行する請
    求項4記載の方法。
  12. 【請求項12】 ステップ(b)からステップ(e)ま
    でを第三のプラテン上で行う請求項11記載の方法。
  13. 【請求項13】 ステップ(b)で使用される前記溶液
    は、約3.9から約4.1のpHを有する、請求項4記
    載の方法。
  14. 【請求項14】 ステップ(b)で使用される前記溶液
    は、約3.9から約4.1のpHを有する、請求項10
    記載の方法。
JP2000252771A 1999-08-23 2000-08-23 少ない欠陥のための後CuCMP Pending JP2001156029A (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US14990499P 1999-08-23 1999-08-23
US09/492,267 US6436302B1 (en) 1999-08-23 2000-01-27 Post CU CMP polishing for reduced defects
US09/492267 2000-01-27
US60/149904 2000-01-27

Publications (1)

Publication Number Publication Date
JP2001156029A true JP2001156029A (ja) 2001-06-08

Family

ID=26847139

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000252771A Pending JP2001156029A (ja) 1999-08-23 2000-08-23 少ない欠陥のための後CuCMP

Country Status (3)

Country Link
US (1) US6436302B1 (ja)
JP (1) JP2001156029A (ja)
TW (1) TW469527B (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030050782A (ko) * 2001-12-19 2003-06-25 주식회사 하이닉스반도체 반도체 소자의 평탄화 방법
US6736701B1 (en) * 2001-11-20 2004-05-18 Taiwan Semiconductor Manufacturing Company Eliminate broken line damage of copper after CMP
US6759322B2 (en) 2001-12-27 2004-07-06 Matsushita Electric Industrial Co., Ltd. Method for forming wiring structure
US6858549B2 (en) 2001-12-27 2005-02-22 Matsushita Electric Industrial Co., Ltd. Method for forming wiring structure
US6881660B2 (en) 2001-12-27 2005-04-19 Matsushita Electric Industrial Co., Ltd. Method for forming wiring structure
US6919267B2 (en) 2001-12-27 2005-07-19 Matsushita Electric Industrial Co., Ltd. Method for forming wiring structure
KR100587601B1 (ko) * 2003-12-15 2006-06-08 매그나칩 반도체 유한회사 반도체소자의 평탄화방법
US7541322B2 (en) 2004-02-09 2009-06-02 Mitsubishi Chemical Corporation Cleaning solution for substrate for semiconductor device and cleaning method
CN110842759A (zh) * 2018-07-31 2020-02-28 台湾积体电路制造股份有限公司 半导体结构的形成方法

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AU7851000A (en) * 1999-10-08 2001-04-23 Speed-Fam-Ipec Corporation Optimal offset, pad size and pad shape for cmp buffing and polishing
US6432826B1 (en) * 1999-11-29 2002-08-13 Applied Materials, Inc. Planarized Cu cleaning for reduced defects
US20020023715A1 (en) * 2000-05-26 2002-02-28 Norio Kimura Substrate polishing apparatus and substrate polishing mehod
US6551935B1 (en) * 2000-08-31 2003-04-22 Micron Technology, Inc. Slurry for use in polishing semiconductor device conductive structures that include copper and tungsten and polishing methods
JP2002070867A (ja) * 2000-09-01 2002-03-08 Sankyo Seiki Mfg Co Ltd 軸受部材及びその製造方法、並びに動圧軸受装置
US6786996B2 (en) 2001-10-16 2004-09-07 Applied Materials Inc. Apparatus and method for edge bead removal
US6708701B2 (en) 2001-10-16 2004-03-23 Applied Materials Inc. Capillary ring
US6716771B2 (en) * 2002-04-09 2004-04-06 Intel Corporation Method for post-CMP conversion of a hydrophobic surface of a low-k dielectric layer to a hydrophilic surface
KR100475931B1 (ko) 2002-07-02 2005-03-10 매그나칩 반도체 유한회사 반도체 소자의 다층 배선 형성방법
US6670274B1 (en) * 2002-10-01 2003-12-30 Taiwan Semiconductor Manufacturing Company Method of forming a copper damascene structure comprising a recessed copper-oxide-free initial copper structure
US20040248405A1 (en) * 2003-06-02 2004-12-09 Akira Fukunaga Method of and apparatus for manufacturing semiconductor device
US20040266185A1 (en) * 2003-06-30 2004-12-30 Texas Instruments Incorporated Method for reducing integrated circuit defects
US7435712B2 (en) * 2004-02-12 2008-10-14 Air Liquide America, L.P. Alkaline chemistry for post-CMP cleaning
US7087564B2 (en) * 2004-03-05 2006-08-08 Air Liquide America, L.P. Acidic chemistry for post-CMP cleaning
FR2873130A1 (fr) * 2004-07-19 2006-01-20 St Microelectronics Sa Procede de traitement chimique des surfaces de cuivre pour l'elimination des residus carbones
US7210988B2 (en) * 2004-08-24 2007-05-01 Applied Materials, Inc. Method and apparatus for reduced wear polishing pad conditioning
WO2006133249A2 (en) * 2005-06-06 2006-12-14 Advanced Technology Materials, Inc. Integrated chemical mechanical polishing composition and process for single platen processing
US20070017902A1 (en) * 2005-07-22 2007-01-25 Stmicroelectronics S.A. Method for the chemical treatment of copper surfaces for the removal of carbonaceous residues
WO2007094869A2 (en) * 2005-10-31 2007-08-23 Applied Materials, Inc. Electrochemical method for ecmp polishing pad conditioning
US20070225186A1 (en) * 2006-03-27 2007-09-27 Matthew Fisher Alkaline solutions for post CMP cleaning processes
US20070232511A1 (en) * 2006-03-28 2007-10-04 Matthew Fisher Cleaning solutions including preservative compounds for post CMP cleaning processes
US20070227902A1 (en) * 2006-03-29 2007-10-04 Applied Materials, Inc. Removal profile tuning by adjusting conditioning sweep profile on a conductive pad
US20070240734A1 (en) * 2006-04-14 2007-10-18 Ching-Wen Teng Method of cleaning post-cmp wafer
US20070249167A1 (en) * 2006-04-21 2007-10-25 Cabot Microelectronics Corporation CMP method for copper-containing substrates
US9659796B2 (en) * 2008-07-24 2017-05-23 Taiwan Semiconductor Manufacturing Company, Ltd. Rinsing wafers using composition-tunable rinse water in chemical mechanical polish
US20110189855A1 (en) * 2010-02-03 2011-08-04 Jen-Chieh Lin METHOD FOR CLEANING SURFACE CONTAINING Cu
JP6228505B2 (ja) * 2014-04-11 2017-11-08 東芝メモリ株式会社 基板処理方法
CN112496484A (zh) * 2020-10-19 2021-03-16 陕西斯瑞新材料股份有限公司 一种铜合金触头等离子去毛刺的金属辅助加工工艺

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1140526A (ja) * 1997-07-22 1999-02-12 Hitachi Ltd 配線形成方法及び半導体装置の製造方法
WO1999021220A1 (en) * 1997-10-21 1999-04-29 Ontrak Systems, Inc. Methods and apparatus for cleaning semiconductor substrates after polishing of copper film

Family Cites Families (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2154234A1 (de) 1971-10-30 1973-05-03 Licentia Gmbh Verfahren zum entfernen von elektrisch aktiven verunreinigungen
US3998743A (en) 1973-12-07 1976-12-21 Union Oil Company Of California Method and solvent composition for stimulating the production of oil from a producing well
US3889753A (en) 1974-02-21 1975-06-17 Shell Oil Co Buffer regulated mud acid
US4541945A (en) 1982-09-30 1985-09-17 Amchem Products Inhibitor-containing acid cleaning compositions and processes
DE3424329A1 (de) 1984-07-02 1986-01-09 Siemens AG, 1000 Berlin und 8000 München Verfahren zum herstellen von masshaltigen titanstrukturen
US4738511A (en) 1986-01-07 1988-04-19 Litton Systems, Inc. Molecular bonded fiber optic couplers and method of fabrication
WO1989007136A2 (en) 1988-02-05 1989-08-10 Whitehead Institute For Biomedical Research Modified hepatocytes and uses therefor
US4954142A (en) 1989-03-07 1990-09-04 International Business Machines Corporation Method of chemical-mechanical polishing an electronic component substrate and polishing slurry therefor
US5084071A (en) 1989-03-07 1992-01-28 International Business Machines Corporation Method of chemical-mechanical polishing an electronic component substrate and polishing slurry therefor
US5981454A (en) * 1993-06-21 1999-11-09 Ekc Technology, Inc. Post clean treatment composition comprising an organic acid and hydroxylamine
CA2059841A1 (en) 1991-01-24 1992-07-25 Ichiro Hayashida Surface treating solutions and cleaning method
US5225034A (en) 1992-06-04 1993-07-06 Micron Technology, Inc. Method of chemical mechanical polishing predominantly copper containing metal layers in semiconductor processing
JP2586304B2 (ja) 1993-09-21 1997-02-26 日本電気株式会社 半導体基板の洗浄液および洗浄方法
US5340370A (en) 1993-11-03 1994-08-23 Intel Corporation Slurries for chemical mechanical polishing
FR2722511B1 (fr) 1994-07-15 1999-04-02 Ontrak Systems Inc Procede pour enlever les metaux dans un dispositif de recurage
US5527423A (en) 1994-10-06 1996-06-18 Cabot Corporation Chemical mechanical polishing slurry for metal layers
US5478436A (en) 1994-12-27 1995-12-26 Motorola, Inc. Selective cleaning process for fabricating a semiconductor device
US5662769A (en) 1995-02-21 1997-09-02 Advanced Micro Devices, Inc. Chemical solutions for removing metal-compound contaminants from wafers after CMP and the method of wafer cleaning
AU5931896A (en) * 1995-06-07 1996-12-30 Advanced Tissue Sciences, Inc. Apparatus and method for sterilizing, seeding, culturing, st oring, shipping, and testing replacement cartilage tissue co nstructs
JP3333684B2 (ja) 1996-03-15 2002-10-15 東京エレクトロン株式会社 研磨処理方法
US5879226A (en) 1996-05-21 1999-03-09 Micron Technology, Inc. Method for conditioning a polishing pad used in chemical-mechanical planarization of semiconductor wafers
US5645682A (en) 1996-05-28 1997-07-08 Micron Technology, Inc. Apparatus and method for conditioning a planarizing substrate used in chemical-mechanical planarization of semiconductor wafers
US6117783A (en) * 1996-07-25 2000-09-12 Ekc Technology, Inc. Chemical mechanical polishing composition and process
US5954997A (en) * 1996-12-09 1999-09-21 Cabot Corporation Chemical mechanical polishing slurry useful for copper substrates
TW426556B (en) 1997-01-24 2001-03-21 United Microelectronics Corp Method of cleaning slurry remnants left on a chemical-mechanical polish machine
SG63810A1 (en) 1997-02-21 1999-03-30 Canon Kk Wafer processing apparatus wafer processing method and semiconductor substrate fabrication method
US6194317B1 (en) * 1998-04-30 2001-02-27 3M Innovative Properties Company Method of planarizing the upper surface of a semiconductor wafer
TW387936B (en) * 1997-08-12 2000-04-21 Kanto Kagaku Washing solution
US6068879A (en) * 1997-08-26 2000-05-30 Lsi Logic Corporation Use of corrosion inhibiting compounds to inhibit corrosion of metal plugs in chemical-mechanical polishing
US6033993A (en) 1997-09-23 2000-03-07 Olin Microelectronic Chemicals, Inc. Process for removing residues from a semiconductor substrate
US6303551B1 (en) 1997-10-21 2001-10-16 Lam Research Corporation Cleaning solution and method for cleaning semiconductor substrates after polishing of cooper film
US6593282B1 (en) 1997-10-21 2003-07-15 Lam Research Corporation Cleaning solutions for semiconductor substrates after polishing of copper film
JP3371775B2 (ja) * 1997-10-31 2003-01-27 株式会社日立製作所 研磨方法
US5897426A (en) * 1998-04-24 1999-04-27 Applied Materials, Inc. Chemical mechanical polishing with multiple polishing pads
AU5736899A (en) * 1998-08-25 2000-03-14 Knut Kleesiek A mutant of tissue factor pathway inhibitor, dna sequence and use for detecting thrombotic disorders
US6277203B1 (en) 1998-09-29 2001-08-21 Lam Research Corporation Method and apparatus for cleaning low K dielectric and metal wafer surfaces
US6083840A (en) 1998-11-25 2000-07-04 Arch Specialty Chemicals, Inc. Slurry compositions and method for the chemical-mechanical polishing of copper and copper alloys
US6147002A (en) * 1999-05-26 2000-11-14 Ashland Inc. Process for removing contaminant from a surface and composition useful therefor
US6352595B1 (en) 1999-05-28 2002-03-05 Lam Research Corporation Method and system for cleaning a chemical mechanical polishing pad

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1140526A (ja) * 1997-07-22 1999-02-12 Hitachi Ltd 配線形成方法及び半導体装置の製造方法
WO1999021220A1 (en) * 1997-10-21 1999-04-29 Ontrak Systems, Inc. Methods and apparatus for cleaning semiconductor substrates after polishing of copper film

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6736701B1 (en) * 2001-11-20 2004-05-18 Taiwan Semiconductor Manufacturing Company Eliminate broken line damage of copper after CMP
KR20030050782A (ko) * 2001-12-19 2003-06-25 주식회사 하이닉스반도체 반도체 소자의 평탄화 방법
US6759322B2 (en) 2001-12-27 2004-07-06 Matsushita Electric Industrial Co., Ltd. Method for forming wiring structure
US6858549B2 (en) 2001-12-27 2005-02-22 Matsushita Electric Industrial Co., Ltd. Method for forming wiring structure
US6881660B2 (en) 2001-12-27 2005-04-19 Matsushita Electric Industrial Co., Ltd. Method for forming wiring structure
US6919267B2 (en) 2001-12-27 2005-07-19 Matsushita Electric Industrial Co., Ltd. Method for forming wiring structure
KR100587601B1 (ko) * 2003-12-15 2006-06-08 매그나칩 반도체 유한회사 반도체소자의 평탄화방법
US7541322B2 (en) 2004-02-09 2009-06-02 Mitsubishi Chemical Corporation Cleaning solution for substrate for semiconductor device and cleaning method
CN110842759A (zh) * 2018-07-31 2020-02-28 台湾积体电路制造股份有限公司 半导体结构的形成方法
CN110842759B (zh) * 2018-07-31 2022-08-19 台湾积体电路制造股份有限公司 半导体结构的形成方法

Also Published As

Publication number Publication date
TW469527B (en) 2001-12-21
US6436302B1 (en) 2002-08-20

Similar Documents

Publication Publication Date Title
US6436302B1 (en) Post CU CMP polishing for reduced defects
US6432826B1 (en) Planarized Cu cleaning for reduced defects
US6218290B1 (en) Copper dendrite prevention by chemical removal of dielectric
US6074949A (en) Method of preventing copper dendrite formation and growth
US6451697B1 (en) Method for abrasive-free metal CMP in passivation domain
US6350687B1 (en) Method of fabricating improved copper metallization including forming and removing passivation layer before forming capping film
KR100357806B1 (ko) 화학기계적연마슬러리및연마방법
KR100746543B1 (ko) 반도체 집적 회로 장치의 제조 방법
US6071809A (en) Methods for forming high-performing dual-damascene interconnect structures
KR100698987B1 (ko) 반도체 집적 회로 장치의 제조 방법
US6627539B1 (en) Method of forming dual-damascene interconnect structures employing low-k dielectric materials
US6153523A (en) Method of forming high density capping layers for copper interconnects with improved adhesion
US6656842B2 (en) Barrier layer buffing after Cu CMP
KR20030014123A (ko) 반도체 집적 회로 장치의 제조 방법
JP2001185515A (ja) 研磨方法、配線形成方法、半導体装置の製造方法及び半導体集積回路装置
US6140239A (en) Chemically removable Cu CMP slurry abrasive
JP2000315666A (ja) 半導体集積回路装置の製造方法
US6225210B1 (en) High density capping layers with improved adhesion to copper interconnects
US6169034B1 (en) Chemically removable Cu CMP slurry abrasive
US20020148169A1 (en) Composition for metal CMP with low dishing and overpolish insensitivity
US6207569B1 (en) Prevention of Cu dendrite formation and growth
US6436832B1 (en) Method to reduce polish initiation time in a polish process
JP2003347299A (ja) 半導体集積回路装置の製造方法
KR100746895B1 (ko) 반도체 집적 회로 장치의 제조 방법
JP2003077921A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070723

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100615

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20100914

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20100917

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20101015

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20101020

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110125