JP2003077921A

JP2003077921A - 半導体装置の製造方法

Info

Publication number: JP2003077921A
Application number: JP2001268112A
Authority: JP
Inventors: Yasuaki Tsuchiya; 泰章土屋
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 2001-09-04
Filing date: 2001-09-04
Publication date: 2003-03-14
Also published as: TW578199B; US6831014B2; KR20030020852A; US20030049929A1

Abstract

(57)【要約】【課題】ダマシン配線の形成の際、ダマシン配線表面に
おける粒界エッチングを防止し、サイドスリットやピッ
ト等の損傷をなくし、配線の信頼性を向上させる。【解決手段】半導体基板１上に絶縁膜２を形成するステ
ップと、絶縁膜２内に延びる配線溝５を形成するステッ
プと、配線溝５の内面を覆い、かつ絶縁膜２を覆うよう
に第１導電膜３を形成するステップと、配線溝５を満た
し、第１導電膜３を覆うように第２導電膜４を形成する
ステップと、第１導電膜３の表面が露出するまで、第２
導電膜４をＣＭＰにより除去するステップと、半導体基
板１を、第２導電膜４を保護する保護膜７を形成可能な
保護薬液で洗浄するステップと、絶縁膜２の表面が露出
するまで、第１導電膜３と第２導電膜４とをＣＭＰによ
り除去するステップとを具備する半導体装置の製造方法
を実施する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体装置及び半
導体装置の製造方法に関し、特に銅配線パターンの形成
方法に関する。

【０００２】

【従来の技術】チップサイズの拡大と最小加工寸法の微
細化に伴い、配線による寄生容量と配線抵抗が急増し、
その結果配線遅延が発生する。それを解決する方法とし
て、寄生容量に対しては、低誘電率層間絶縁膜を用い
る。また、配線抵抗に対しては、低抵抗の銅配線を使用
する。そして、低誘電率による容量Ｃの低下と、銅によ
る抵抗Ｒの低下により、配線遅延（∝ＲＣ）を低減でき
る。

【０００３】また、配線抵抗の低減のために、平均配線
長の低減も重要である。平均配線長は、配線層数に反比
例するので、配線を多層化する多層化技術が重要とな
る。そのためには、下層の表面凹凸を踏襲せずに多層化
が可能なダマシン配線構造及び化学機械研磨（ＣＭＰ）
の技術が必須となる。ＣＭＰは、半導体装置の製造過程
において、研磨剤により表面を精密に研磨する工程であ
る。下層の上部を精密に平坦化し、上層に凹凸を踏襲さ
せないようにする。製造工程は、非常に微細なプロセス
であるため、研磨剤、研磨条件、研磨機器、洗浄方法等
に高い技術が要求される。

【０００４】従来の技術のＣＭＰにおける問題点につい
て説明する。図４を参照して、従来の技術について説明
する。図４は、ダマシン配線形成におけるＣＭＰのプロ
セスの工程を示す断面図である。基板１０１、絶縁膜１
０２、バリア膜１０３、配線膜１０４及び配線溝１０５
を示す。基板１０１は、半導体素子、層間絶縁膜、ダマ
シン配線などを形成するための基板である。シリコンの
ような半導体基板や、二酸化シリコンや窒化シリコンの
ような絶縁膜を形成された半導体基板でも良い。絶縁膜
１０２は、炭化水素系のポリマーのような有機系の材料
を用いた絶縁膜、あるいは、二酸化シリコンのような無
機系の材料を用いた絶縁膜である。バリア膜１０３は、
金属薄膜である。プロセス中に、層間絶縁膜１０２が、
プラズマに曝されるのを防ぐと共に、配線膜１０４が絶
縁膜１１２へ拡散するのを防止する。窒化チタンやタン
タルなどである。配線膜１０４は、抵抗率の低い金属で
形成される配線用の膜である。絶縁膜中の配線溝に形成
され、ダマシン配線となる。例えば、銅である。

【０００５】次に、製造工程を説明する。図４（ａ）に
おいて、基板１０１上に絶縁膜１０２が形成される。そ
して、フォトリソグラフィーのプロセスにより、配線溝
１０５が形成される。その後、バリア膜１０３及び配線
膜１０４が、積層成膜される。図４（ｂ）において、バ
リア膜１０３をストッパーとするＣＭＰの一次研磨によ
り、配線膜１０４が研磨される。これにより、配線膜１
０４の内、バリア膜１０３より上側の膜が除去される。
図４（ｃ）において、バリア膜１０３の表面、及び、配
線溝１０５中のバリア膜１０３より上側の配線膜１０４
の表面が、純水によりリンスされる。このリンスによ
り、表面に残存していたＣＭＰの研磨液が洗浄される。
図４（ｄ）において、絶縁膜１０２をストッパーとする
ＣＭＰの二次研磨により、バリア膜１０３が研磨され
る。これにより、バリア膜１０３及び配線膜１０４の
内、絶縁膜１０２より上側の膜が除去される。

【０００６】しかし、図４（ｂ）の段階において、ＣＭ
Ｐの研磨により、配線膜１０４の表面に、僅かなピット
１０６が発生する場合がある。ピット１０６は、化学的
にエッチングの作用で発生するエッチピットの場合や、
砥粒による機械的な局所的損傷の場合が有る。このピッ
ト１０６は、純水リンスの工程（図４（ｃ））後でも消
えることなく、そのまま残る（ピット１０６’）。そし
て、ＣＭＰの二次研磨の工程（図４（ｄ））により、化
学的なエッチング作用あるいは機械的な損傷作用によ
り、より大きなピット１０７となる。

【０００７】特に、ＣＭＰで使用する研磨液は、その濃
度やｐＨなどの変化に敏感に反応し、その特性を変化さ
せる場合が有る。図４（ｂ）の工程終了から、図４
（ｄ）の工程に入るまで、図４（ｃ）の純水リンスの工
程を含めて約１分程度かかる。その間に、研磨液が、純
水リンスで除去し切れずに、配線表面に僅かでも残って
いると、純水の影響も含めて、化学的性質が大きく変化
する場合がある。その場合、通常の使用では見られない
高いエッチング速度で、配線金属あるいは配線金属上の
保護膜（ＣＭＰ中に形成される）などをエッチングする
可能性がある。すなわち、純水リンスや保護膜でも、エ
ッチングによるピット６の形成を防止できない場合があ
る。

【０００８】例えば、配線溝１０５の内の配線膜１０４
は、狭い個所に形成されているため、結晶粒径がそれほ
ど大きくない。そのため、結晶粒界の割合が高く、粒界
エッチングが起き、ピット１０６が形成され易い傾向に
ある。従って、配線溝１０５の内の配線膜１０４の表面
での、エッチングによるピット１０６等の形成を抑える
技術が求められている。ＣＭＰにおける配線膜１０４の
純水リンスの工程は、他のプロセスとの関係及びスルー
プット、コストなどから、長時間行うことが出来ない。
従って、ＣＭＰ途中の工程において短時間で配線表面の
エッチングを抑える技術が望まれている。

【０００９】そして、図４（ｂ）において、僅かなピッ
ト１０６が出来た場合でも、かつ、図４（ｃ）におい
て、研磨液が完全に除去されない場合でも、ＣＭＰの二
次研磨の工程（図４（ｄ））において、ピット１０６の
増大を抑制し、かつ、二次研磨工程においてピット１０
６を研磨除去可能な技術が求められている。そして、配
線の断面積が一定し、場所依存性が無く、配線抵抗が低
く安定したダマシン配線を形成する技術が望まれてい
る。

【００１０】上記問題に関連して、特開２００１−８９
７４７号公報に、研磨用組成物および研磨方法が開示さ
れている。この発明では、ＣＭＰを行なう際の研磨用組
成物として、ベンゾトリアゾール誘導体を含む組成物を
用いる。ベンゾトリアゾール誘導体を含む組成物を用い
て銅のＣＭＰを行うことにより、銅表面に保護膜を形成
し、研磨後の腐食防止に加え、銅膜研磨速度も抑制する
作用がある。

【００１１】特開２０００−３１５６６６号公報には、
半導体集積回路装置の製造方法が開示されている。この
発明では、ＣＭＰを行なう際の研磨液として、防食剤を
含む研磨液を用いる。防食剤は、金属表面に耐食性の保
護膜を形成し、ＣＭＰにより研磨の進行を抑制する薬剤
である。ここでは、ベンゾトリアゾールを用いる。そし
て、銅のＣＭＰを行いつつ、銅表面に保護膜を形成し、
研磨後の腐食防止に加え、銅膜研磨速度も抑制する。

【００１２】特開２０００−１２５４３号公報には、半
導体集積回路装置の製造方法が開示されている。この発
明では、ＣＭＰを行なう際の研磨用スラリとして、ベン
ゾトリアゾールを含むスラリを用いる。ベンゾトリアゾ
ールを含むスラリを用いることにより、銅膜の表面を保
護しながら研磨できる。従って、スループットを著しく
低下させること無く、銅膜の腐食及びディッシングを抑
えた銅膜の研磨が可能となる。

【００１３】特開平８−８３７８０号公報には、研磨剤
及び研磨方法が開示されている。この発明では、ＣＭＰ
を行なう際の研磨剤として、ベンゾトリアゾールを含む
研磨剤を用いる。ベンゾトリアゾールを含む研磨剤を用
いることにより、銅膜の表面を保護し、等方的な化学機
械研磨を抑制する。そして、被研磨膜の凸部表面のみを
機械的研磨により除去することにより、ディッシングの
少ない研磨が可能となる。

【００１４】特開平８−６４５９４号公報には、配線の
形成方法が開示されている。この発明では、ＣＭＰを行
なう際の砥粒液として、ベンゾトリアゾールを含む砥粒
液を用いる。ベンゾトリアゾールを含む研磨剤を用いる
ことにより、銅膜の表面を保護し、腐食の発生を防止す
ることが出来る。そして、金属配線形成中（研磨中）及
び形成後の表面腐食を防止し、品質劣化を防止できる。

【００１５】特開平５−３１５３３１号公報には、半導
体装置の製造方法及び洗浄装置が開示されている。この
発明では、銅配線形成後、ベンゾトリアゾールを含む水
溶液を用いて、銅配線を洗浄する。ベンゾトリアゾール
を含む水溶液を用いることにより、銅膜の表面に保護膜
（Ｃｕ−ＢＴＡ）が形成され保護されるので、銅配線の
腐食を防止することが出来る。

【００１６】

【発明が解決しようとする課題】従って、本発明の目的
は、ダマシン配線の形成の際、ＣＭＰプロセスでのダマ
シン配線表面のダメージを低減することが可能な半導体
装置の製造方法を提供することである。

【００１７】また、本発明の別の目的は、ダマシン配線
の形成の際、ＣＭＰプロセスでのダマシン配線材料の粒
界エッチングを抑制・防止することが可能な半導体装置
の製造方法を提供することである。

【００１８】本発明の更に別の目的は、ダマシン配線の
形成の際、ＣＭＰプロセスでの配線材料の不必要な研磨
を抑制することが可能な半導体装置の製造方法を提供す
ることにある。

【００１９】本発明の更に別の目的は、ダマシン配線の
形成の際、ＣＭＰプロセスでの水リンスの純水使用量及
びリンス時間を低減することが可能な半導体装置の製造
方法を提供することにある。

【００２０】本発明の他の目的は、配線形成の信頼性を
向上することが可能な半導体装置の製造方法を提供する
ことにある。

【００２１】

【課題を解決するための手段】以下に、［発明の実施の
形態]で使用される番号・符号を用いて、課題を解決す
るための手段を説明する。これらの番号・符号は、［特
許請求の範囲］の記載と［発明の実施の形態］との対応
関係を明らかにするために付加されたものである。ただ
し、それらの番号・符号を、［特許請求の範囲］に記載
されている発明の技術的範囲の解釈に用いてはならな
い。

【００２２】従って、上記課題を解決するために、本発
明の半導体装置の製造方法は、半導体基板（１）上に絶
縁膜（２）を形成するステップと、前記絶縁膜（２）内
に延びる配線溝（５）を形成するステップと、前記配線
溝（５）の内面を覆い、かつ前記絶縁膜（２）を覆うよ
うに第１導電膜（３）を形成するステップと、前記配線
溝（５）を満たし、前記第１導電膜（３）を覆うように
第２導電膜（４）を形成するステップと、前記第１導電
膜（３）の表面が露出するまで、前記第２導電膜（４）
をＣＭＰにより除去するステップと、前記第２導電膜
（４）を保護する保護膜（７）を形成可能な保護薬液
で、前記半導体基板（１）を処理するステップと、前記
絶縁膜（２）の表面が露出するまで、前記第１導電膜
（３）と前記第２導電膜（４）とをＣＭＰにより除去す
るステップとを具備する。

【００２３】また、本発明の半導体装置の製造方法は、
半導体基板（１）を、ＣＭＰを行なうプラテンを含む第
１プラテン部（２１）に提供するステップと、前記半導
体基板（１）は、絶縁膜（２）と、前記絶縁膜（２）内
に延びる配線溝（５）と、前記配線溝（５）の内面を覆
い、且つ前記絶縁膜（２）を覆うように形成された第１
導電膜（３）と、前記配線溝（５）を満たし、且つ前記
第１導電膜（３）を覆うように形成された第２導電膜
（４）とを具備し、前記第１導電膜（３）の表面が露出
するまで、前記第２導電膜（４）を、ＣＭＰにより除去
するステップと、前記第２導電膜（４）の表面を保護す
る保護膜（７）を形成可能な保護薬液で、前記半導体基
板（１）の表面を処理するステップと、前記半導体基板
（１）を、前記第１プラテン部（２１）から第２プラテ
ン部（２２）へ移動するステップと、前記絶縁膜（２）
の表面が露出するまで、前記第１導電膜（３）と前記第
２導電膜（４）とを、ＣＭＰにより除去するステップと
を具備する。

【００２４】また、本発明の半導体装置の製造方法は、
前記第１プラテン部（２１）及び前記第２プラテン部
（２２）は、同一装置（２０）内に設置されている。

【００２５】また、本発明の半導体装置の製造方法は、
前記絶縁膜（２）の表面が露出するまで、前記第１導電
膜（３）と前記第２導電膜（４）とを、ＣＭＰにより除
去するステップは、前記保護薬液で、前記絶縁膜（２）
の表面が露出した前記半導体基板（１）を処理するステ
ップとを更に具備する。

【００２６】更に、本発明の半導体装置の製造方法は、
前記保護薬液が、ベンゾトリアゾール又はベンゾトリア
ゾール誘導体を含む水溶液である。

【００２７】更に、本発明の半導体装置の製造方法は、
前記水溶液中の前記ベンゾトリアゾール又は前記ベンゾ
トリアゾール誘導体の濃度は、０．１〜０．０１ｗｔ％
である。

【００２８】更に、本発明の半導体装置の製造方法は、
第２導電膜（４）が、銅を含む。

【００２９】

【発明の実施の形態】以下、本発明である半導体装置の
製造方法の実施の形態に関して、添付図面を参照して説
明する。本実施例において、一層の金属配線を有する半
導体装置を例に示して説明する。しかし、本発明は、多
層配線の構造を有する半導体装置においても、各層の金
属配線に対して適用することが可能である。

【００３０】図１は、本発明である半導体装置の製造方
法における一実施の形態を示す断面図である。図１
（ａ）から順番に、図１（ｄ）まで半導体装置１１の製
造工程を示す。図の半導体装置１１は、半導体装置１１
の一断面を取り出して示している。基板１、絶縁膜２、
バリア膜３、配線膜４、配線溝５、ピット６及び６’、
保護膜７を有する。

【００３１】本発明では、ダマシン配線を有する多層配
線構造において、配線形成プロセスに必須の複数の化学
機械研磨（ＣＰＭ）プロセス間に、純水リンスの工程に
追加してベンゾトリアゾール処理を導入することによ
り、配線形成の信頼性を向上する。ベンゾトリアゾール
による処理により、配線表面のエッチングが減少し、ダ
メージの無い配線形成が可能となる。

【００３２】図１について説明する。半導体基板として
の基板１は、半導体素子、配線などを形成するための基
板である。シリコンのような半導体基板や、二酸化シリ
コンや窒化シリコンのような無機系の絶縁膜を形成され
た半導体基板でも良い。あるいは、複数の配線構造や素
子が埋め込まれた絶縁膜の多層構造を有する半導体基板
でも良い。本実施例では、二酸化シリコンを形成したシ
リコン基板である。

【００３３】絶縁膜２は、基板１上に、スパッタ法、Ｃ
ＶＤ法やスピンコート法などで形成された絶縁膜であ
る。無機系あるいは有機系の低誘電率材料を用いる。配
線間や配線と素子、素子間を絶縁する。二酸化シリコン
や窒化シリコンのような無機系の材料を用いる。また、
有機物、有機基、水素、水酸基等を不純物としてドープ
した二酸化シリコンでも良い。ＣＭＰにより、バリア膜
３（後述）を研磨する際、研磨のストッパーの機能を有
する。膜厚は、およそ５００ｎｍである。本実施例で
は、二層構造とし、下層を炭化水素系のポリマーのよう
な有機系の材料を用いた絶縁膜とし、上層を二酸化シリ
コンのような無機系の絶縁膜とする。

【００３４】バリア膜３は、絶縁膜２上及び配線溝５の
壁面（内面）に、スパッタ法、蒸着法やメッキ法、ＣＶ
Ｄ法などにより形成された金属薄膜である。ダマシン配
線形成のプロセス中に、絶縁膜２が、プラズマ等に曝さ
れるのを防止する。また、配線膜４（後述）が絶縁膜２
へ拡散するのを防止する。高融点金属あるいはその窒化
物である。例えば、タンタルや窒化タンタル、窒化チタ
ン、それらの積層膜などである。本実施例では、窒化タ
ンタルであり、膜厚は、およそ３０ｎｍである。

【００３５】配線膜４は、配線溝５（後述）を満たし、
且つ、バリア膜３を覆うように、スパッタ法、蒸着法や
メッキ法などにより形成された金属膜である。最終的に
は、配線溝５中に形成された部分が、ダマシン配線とな
る。配線用に、抵抗率の低い金属で形成される。例え
ば、銅、アルミニウム、タングステンである。本実施例
では、銅を用いる。膜厚は、配線溝形成前の成膜直後
は、典型的には、配線溝５（絶縁膜２）分の５００ｎｍ
＋配線の上方の８００ｎｍ＝１３００ｎｍである。

【００３６】配線溝５は、ダマシン配線を形成するため
の金属配線を形成する溝である。絶縁膜２内に延びるよ
うに、フォトリソグラフィーの技術を用いて形成され
る。本実施例では、深さ５００ｎｍ、幅２００ｎｍであ
る。

【００３７】ピット６は、ＣＭＰ研磨の一次研磨（配線
膜４をバリア膜３が露出するまで研磨）により、配線膜
４の表面上に形成される凹部である。配線膜４の表面部
分を、研磨液中の化学成分が表面をエッチングした場合
や、研磨液中の化学成分による結晶粒の粒界のエッチン
グにより結晶粒が剥がされた場合、砥粒による損傷など
がある。

【００３８】保護膜７は、ピット６が形成された配線膜
４の表面部分に薄く形成される膜である。ＣＭＰの研磨
液のエッチング作用に対する耐性を有する他、ＣＭＰで
の研磨に対するある程度の耐性を有する。そして、ピッ
ト６が、続くＣＭＰの研磨プロセスにおいて、研磨液の
エッチング作用やＣＭＰの研磨プロセスにより、大きく
なることを防止する機能を有する。

【００３９】図１（ｃ）における従来の純水リンス工程
において、純水リンスに加えて、保護膜７形成工程を加
える。すなわち、配線膜４上に純水を供給して行なう純
水リンス後、配線膜４上に保護膜を形成可能な保護薬液
を供給し、保護膜７を形成する。

【００４０】保護膜７の効果により、僅かに表面に残留
している可能性のあるＣＭＰ用研磨液が、純水リンス時
の純水により化学的性質を変化させ、配線膜１４（銅）
をエッチングしてしまう可能性を排除することが出来
る。それと同時に、既に存在しているピット６を保護
し、次のＣＭＰ研磨プロセスにおいて、エッチングが進
行しないように防止することが出来る。特に、結晶粒径
の小さく結晶粒界が多い配線溝５の配線膜４の表面部分
において、粒界エッチング防止の効果が大きい。

【００４１】保護薬液としては、ベンゾトリアゾールあ
るいはベンゾトリアゾール誘導体を用いる。本実施例で
は、ベンゾトリアゾールの０．０４ｗｔ％水溶液を用い
る。その時、保護膜７は、銅とベンゾトリアゾールとが
結合して出来る不動態膜である。

【００４２】次に、図２を参照して、化学機械研磨（Ｃ
ＭＰ）について説明する。図２は、ＣＭＰを行なう機器
の構成を示す断面図である。一種類のＣＭＰ研磨につい
て、図２の構成を有する機器が１組用意される。半導体
装置１１、ポリッシングヘッド部１２、ポリッシングパ
ッド１３、パッド定盤１４、スラリー供給機構１５、ス
ラリー１６を有する。

【００４３】半導体装置１１は、図１（ａ）あるいは図
１（ｃ）で示すような半導体装置１１（基板１＋絶縁膜
２＋バリア膜３＋配線膜４）である。ＣＭＰを行なう研
磨面を、ポリッシングパッド１３側へ向け、反対側をポ
リッシングヘッド部１２で保持する。ポリッシングヘッ
ド部１２は、半導体装置１１を保持しつつ、半導体装置
１１をポリッシングパッド１３へ均一の圧力で押し付け
る。また、加工の均一性を得るために、ポリッシングヘ
ッド部１２は回転する他、揺動運動を行なう場合もあ
る。ポリッシングパッド１３は、パッド定盤１４の上部
に取り付けられ、後述のスラリー１６を保持しつつ、半
導体装置１１を研磨する。典型的には、発泡ポリウレタ
ン製のパッドである。パッド定盤１４、温度による変形
を極力避けるために水冷により温度制御される。そし
て、剛性が強く、線膨張係数が小さい材料が用いられ
る。例えばアルミナセラミックスである。スラリー供給
機構１５は、スラリーの砥粒が乾燥したり、溶媒中で凝
集しないようにすると共に、所望の供給速度を維持でき
るような機構を有する。また、溶媒の濃度も維持できる
ような機構を有する。

【００４４】図２に示すＣＭＰ装置を用いた典型的な加
工条件は、以下の通りである。半導体装置１１を押し付ける圧力：４ｐｓｉ、ポリッシングヘッド部１２の回転数：８０ｒｐｍポリッシングパッド１３（パッド定盤１４）：８０ｒｐ
ｍスラリー供給機構１５からのスラリ流量：２００ｃｃｍ

【００４５】なお、本発明は、図２で説明したＣＭＰ装
置に限定されるものでは無い。従来の技術において用い
られる他の装置も同様に利用可能である。既述の加工条
件についても、本発明が上記条件に限定されるものでは
無い。

【００４６】スラリー１６は、配線膜４、バリア膜３を
化学的又は機械的に研磨、除去するための砥粒を有する
化学溶液である。ＣＭＰの一次研磨（配線膜４を研磨）
の場合や、二次研磨（バリア膜３を研磨）の場合のよう
な導電膜のＣＭＰについては、アルミナあるいは酸化マ
ンガンのような砥粒を有するスラリーが用いられる。た
だし、配線膜４とバリア膜３とに同一のスラリーを用い
る必要は無い。また、ＣＭＰで研磨・除去可能であれ
ば、これらに限られるものでは無く、他のスラリー（例
えば、他の砥粒や、砥粒を含まないスラリー）でも良
い。

【００４７】次に、図３を参照して、ＣＭＰ装置２０に
ついて説明する。図３は、ＣＭＰ装置２０の概略図であ
る。ＣＭＰ装置２０は、第１プラテン部２１及び第２プ
ラテン部２２を有する。第１プラテン部２１〜第２プラ
テン部２２は、図２で示すＣＭＰを行なう機器の構成で
あり、図２で説明した機能を有し、その動作を実行す
る。１プラテン部について、一種類のＣＭＰを行なう。

【００４８】半導体装置製造プロセスにおいて、第１プ
ラテン部２１は、前工程から図示しない搬送機構を介し
て、半導体装置１１（基板１）を受け取る。そしてＣＭ
Ｐの一次研磨プロセスを行なう。すなわち、バリア膜３
が露出するまで配線膜４を研磨する。続いて、第１プラ
テン部２１上において、通常の純水リンスに加えて、ベ
ンゾトリアゾール水溶液（ベンゾトリアゾール＋純水）
を用いた表面処理を行なう。続いて、第２プラテン部２
２は、図示しない搬送機構を介して、半導体装置１１を
受け取る。そして、ＣＭＰの二次研磨プロセスを行な
う。２つのＣＭＰのプロセスを終了した後、半導体装置
１１は、図示しない搬送機構により後工程へ送られる。

【００４９】本発明では、第１プラテン部２１は、一次
研磨により主に配線膜４を研磨し、表面の保護膜７を形
成する。そして、第２プラテン部２２は、二次研磨を行
なう。

【００５０】次に、本発明である半導体装置の製造方法
の実施の形態に関わる動作について、図面を参照して説
明する。図１を参照して、まず、基板１上に、絶縁膜２
をスピンコート法により成膜する。続いて、絶縁膜２上
に、そして、フォトリソグラフィーのプロセスにより、
絶縁膜２を貫通して基板１上へ延びる配線溝５を形成す
る。その後、スパッタ法により、バリア膜４を配線溝５
の内面を覆い、かつ絶縁膜２上に成膜する。続いて、メ
ッキ法により、配線膜４（銅）を、配線溝５を満たし、
かつ、バリア膜３を覆うように成膜する。これで、図１
（ａ）の構造が完成する。

【００５１】次に、図１（ａ）の構造を有する半導体装
置１１に対して、図示しない基板搬送装置により、半導
体装置１１がＣＭＰ装置２０の第１プラテン部２１にセ
ッティングされる。そして、第１プラテン部２１上に
て、一次研磨用スラリーが供給され、バリア膜４をスト
ッパーとして、配線膜４（銅）のＣＭＰの一次研磨が行
なわれる。これにより、配線膜４（銅）の内、バリア膜
３より上側の膜が除去される。一次研磨は、比較的高速
の研磨速度で行なわれるため、研磨液の化学的性能（エ
ッチングなど）及び機械的性能（砥粒など）が強力であ
る。従って、配線膜４（銅）の表面には、エッチングに
よるピット６が形成される場合がある。場合によって
は、粒子欠けができる場合もある。この状態が、図１
（ｂ）である。

【００５２】次に、図１（ｂ）の構造に対して、第１プ
ラテン部２１上にて、純水が供給される。そして、バリ
ア膜３及び配線膜４（銅）上に残存する一次研磨液及び
研磨された膜物質などが除去され、洗浄される。続い
て、第１プラテン部２１上にて、保護薬液であるベンゾ
トリアゾール水溶液を供給し、ピット６を含む配線膜４
（銅）の表面に、保護膜７を形成する。そして、その後
再び純水リンスを行なう。この状態が、図１（ｃ）であ
る。

【００５３】図１（ｂ）から図１（ｃ）へ移行する純水
リンス（洗浄）の典型的な処理条件、及び保護膜７形成
時の第１プラテン部２１（ＣＭＰ装置）を用いた処理
（保護薬液による処理）の条件は、以下の通りである。（１）純水リンス半導体装置１１を押し付ける圧力：１．５ｐｓｉ、ポリッシングヘッド部１２の回転数：８０ｒｐｍポリッシングパッド１３（パッド定盤１４）：８０ｒｐ
ｍ純水流量：２００ｃｃ／ｍｉｎ．処理時間：１０秒（２）保護膜７形成半導体装置１１を押し付ける圧力：１．５ｐｓｉ、ポリッシングヘッド部１２の回転数：８０ｒｐｍポリッシングパッド１３（パッド定盤１４）：８０ｒｐ
ｍベンゾトリアゾール水溶液（０．０４ｗｔ％）流量：２
００ｃｃ／ｍｉｎ．処理時間：１０秒

【００５４】図１（ｃ）において、保護薬液（ベンゾト
リアゾール水溶液）を用いた処理により、保護膜７が形
成される。保護膜７は、配線膜４の銅の結晶粒界及び銅
／バリア膜３界面を保護し、安定化させる効果がある。
すなわち、欠陥の低減及びエレクトロンマイグレーショ
ン耐性向上に効果がある。

【００５５】次に、図１（ｃ）の構造に対して、図示し
ない基板搬送装置により、半導体装置１１がＣＭＰ装置
２０の第２プラテン部２２にセッティングされる。そし
て、第２プラテン部２２上にて、二次研磨用スラリーが
供給され、絶縁膜２をストッパーとして、バリア膜３及
び配線膜４のＣＭＰの二次研磨が行なわれる。これによ
り、配線溝５の中を除く絶縁膜２上のバリア膜３と、配
線溝５中の絶縁膜２の厚み以上のバリア膜３及び配線膜
４が除去される。この状態が、図１（ｄ）である。

【００５６】図１（ｄ）において、一次研磨で形成され
たピット６は、保護膜７によってエッチングから保護さ
れる。そのため、一次研磨後に研磨液が残っていたとし
ても、二次研磨に移行するまでに、それ以上大きくなら
ない（それ以上にエッチングされない）。そして、ピッ
ト６の深さが、バリア膜３の厚み以下であれば、二次研
磨で配線膜４の表層部を研磨することにより、ピット６
を除去することが可能となる（図１（ｄ））。

【００５７】なお、二次研磨終了後に、純水リンスを行
なう。その際、純水リンス後に上述の保護薬液（ベンゾ
トリアゾール水溶液など）による表面処理を行なうこと
が可能である。その処理により保護膜が形成されるの
で、その後のプロセスにおいて、配線膜４の表面を損傷
から保護することが可能となる。

【００５８】また、保護膜７は、配線膜４の表面の状態
を維持し、かつ、配線溝５中の配線膜４を研磨され難く
する。従って、二次研磨における配線膜４の表面でのデ
ィッシングを防止することが出来る。すなわち、配線の
平坦な表面仕上が可能となる。従って、表面の平坦性が
著しく向上し、多層化が容易となる。そして、配線高さ
（配線抵抗）の分布の少ない高精度な配線の形成が可能
となる。

【００５９】保護膜７は、二次研磨中に、ある程は度削
り取られる。そして、完全に削り取られた場合でも、二
次研磨用スラリーに含まれるＢＴＡが保護膜７を形成す
る。従って、保護膜７は、二次研磨中及び二次研磨後に
も残る。二次研磨後に保護膜７が残れば、配線膜４をそ
の後も継続的に保護することが出来る。

【００６０】また、図１（ａ）〜（ｄ）に示すように、
一次研磨−純水リンス−ベンゾトリアゾール水溶液処理
（保護薬液）−二次研磨と、連続的なＣＭＰのプロセ
スで行なわれる。そして、ベンゾトリアゾール水溶液処
理に関して、特別な機器を必要とせず、純水リンス後に
ベンゾトリアゾール水溶液を供給するだけである。すな
わち、特別な改良を必要とせず、製造工程がスムーズに
流れる。２つのプラテンを有する連続処理が可能なＣＭ
Ｐ装置を用いれば、一装置で一貫したＣＭＰ処理を行う
ことが出来る。従って、タクトタイムの増加はほとんど
無く、スループットの低下がほとんど無いため、低コス
トで、最小加工寸法の微細化に伴う素子の多層化に有用
な技術を得ることが出来る。

【００６１】なお、本実施例では、純水リンスの後に、
保護薬液による処理を行なっているが、同時に行なうこ
とも可能である。

【００６２】本発明により、ダマシン配線の形成の際、
ＣＭＰプロセスでのダマシン配線表面において、粒界エ
ッチングを防止することが可能となる。加えて、サイド
スリットやピット等の損傷をなくすことができ、信頼性
が向上する。すなわち、配線の断面積が安定し、配線の
抵抗を設計通りに低く押さえることが可能となる。

【００６３】保護膜の形成により、ダマシン配線の形成
の際、ＣＭＰプロセスでの配線材料の不必要な研磨（デ
ィッシング）を抑制し、配線の信頼性を向上することが
出来る。そして、その後のプロセスにおいて、配線膜の
表面が損傷を受ける可能性が低下し、配線の信頼性を向
上することが出来る。

【００６４】また、配線の歩留まりが改善されるので、
半導体装置そのものの製造歩留まりの向上につながる。
すなわち、信頼性の向上により、コストを低減すること
が可能となる。

【００６５】更に、ダマシン配線の形成の際、一次研磨
後の純水リンスを一部保護薬液による処理に置き換える
形にも出来るので、その場合には、純水使用量及びリン
ス時間を低減することが可能となる。

【００６６】

【発明の効果】本発明により、ダマシン配線の形成の
際、ダマシン配線表面における粒界エッチングを防止す
ることが可能となる。そして、サイドスリットやピット
等の損傷をなくすことができ、配線の信頼性が向上す
る。

【図面の簡単な説明】

【図１】（ａ）〜（ｄ）本発明である半導体装置の実施
の形態における半導体装置の製造工程を示す断面図であ
る。

【図２】本発明である半導体装置の実施の形態に関わる
ＣＭＰプロセスの概念図である。

【図３】本発明である半導体装置の実施の形態に関わる
ＣＭＰ装置を示す概略図である。

【図４】（ａ）〜（ｄ）従来の技術における半導体装置
の製造工程を示す断面図である。

【符号の説明】

１基板２絶縁膜３バリア膜４配線膜５配線溝６ピット６’ ピット７保護膜１１半導体装置１２ポリッシングヘッド部１３ポリッシングパッド１４パッド定盤１５スラリー供給機構１６スラリー２０ＣＭＰ装置２１第一プラテン部２２第二プラテン部１０１基板１０２絶縁膜１０３バリア膜１０４配線膜１０５配線溝１０６ピット１０６’ ピット１０７保護膜１１１半導体装置

Claims

【特許請求の範囲】

【請求項１】半導体基板上に絶縁膜を形成するステップ
と、前記絶縁膜内に延びる配線溝を形成するステップと、前記配線溝の内面を覆い、かつ前記絶縁膜を覆うように
第１導電膜を形成するステップと、前記配線溝を満たし、前記第１導電膜を覆うように第２
導電膜を形成するステップと、前記第１導電膜の表面が露出するまで、前記第２導電膜
をＣＭＰにより除去するステップと、前記第２導電膜を保護する保護膜を形成可能な保護薬液
で、前記半導体基板を処理するステップと、前記絶縁膜の表面が露出するまで、前記第１導電膜と前
記第２導電膜とをＣＭＰにより除去するステップと、を具備する半導体装置の製造方法。
【請求項２】半導体基板を、ＣＭＰを行なうプラテンを
含む第１プラテン部に提供するステップと、前記半導体基板は、絶縁膜と、前記絶縁膜内に延びる配線溝と、前記配線溝の内面を覆い、且つ前記絶縁膜を覆うように
形成された第１導電膜と、前記配線溝を満たし、且つ前記第１導電膜を覆うように
形成された第２導電膜とを具備し、前記第１導電膜の表面が露出するまで、前記第２導電膜
をＣＭＰにより除去するステップと、前記第２導電膜の表面を保護する保護膜を形成可能な保
護薬液で、前記半導体基板の表面を処理するステップ
と、前記半導体基板を、前記第１プラテン部から第２プラテ
ン部に移動するステップと、前記絶縁膜の表面が露出するまで、前記第１導電膜と前
記第２導電膜とを、ＣＭＰにより除去するステップと、を具備する半導体装置の製造方法。
【請求項３】前記第１プラテン部及び前記第２プラテン
部は、同一装置内に設置されている、請求項２に記載の半導体装置の製造方法。
【請求項４】前記絶縁膜の表面が露出するまで、前記第
１導電膜と前記第２導電膜とを、ＣＭＰにより除去する
ステップは、前記保護薬液で、前記絶縁膜の表面が露出した前記半導
体基板を処理するステップと、を更に具備する、請求項１乃至３のいずれか一項に記載の半導体装置の製
造方法。
【請求項５】前記保護薬液は、ベンゾトリアゾール又は
ベンゾトリアゾール誘導体を含む水溶液である、請求項１乃至４のいずれか一項に記載の半導体装置の製
造方法。
【請求項６】前記水溶液中の前記ベンゾトリアゾール又
は前記ベンゾトリアゾール誘導体の濃度は、０．１〜０．０１ｗｔ％である、請求項５に記載の半導体装置の製造方法。
【請求項７】第２導電膜は、銅を含む、請求項１乃至６のいずれか一項に記載の半導体装置の製
造方法。