JP2000315666A - 半導体集積回路装置の製造方法 - Google Patents

半導体集積回路装置の製造方法

Info

Publication number
JP2000315666A
JP2000315666A JP11123061A JP12306199A JP2000315666A JP 2000315666 A JP2000315666 A JP 2000315666A JP 11123061 A JP11123061 A JP 11123061A JP 12306199 A JP12306199 A JP 12306199A JP 2000315666 A JP2000315666 A JP 2000315666A
Authority
JP
Japan
Prior art keywords
manufacturing
circuit device
integrated circuit
semiconductor integrated
metal film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11123061A
Other languages
English (en)
Other versions
JP2000315666A5 (ja
Inventor
Toshinori Imai
俊則 今井
Tadashi Ohashi
直史 大橋
Yoshio Honma
喜夫 本間
Seiichi Kondo
誠一 近藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP11123061A priority Critical patent/JP2000315666A/ja
Priority to TW089103619A priority patent/TW517296B/zh
Priority to US09/527,751 priority patent/US6509273B1/en
Priority to KR1020000013857A priority patent/KR20000076913A/ko
Publication of JP2000315666A publication Critical patent/JP2000315666A/ja
Publication of JP2000315666A5 publication Critical patent/JP2000315666A5/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/7684—Smoothing; Planarisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
    • H01L21/02074—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers the processing being a planarization of conductive layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32115—Planarisation
    • H01L21/3212—Planarisation by chemical mechanical polishing [CMP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Weting (AREA)

Abstract

(57)【要約】 【課題】 化学機械研磨（ＣＭＰ）法によって埋め込み
金属配線を形成する際に問題となるディッシングやエロ
ージョンの発生を抑制する。 【解決手段】 配線溝４０〜４４に形成したＣｕ膜４６
を化学機械研磨して埋め込みＣｕ配線４６ａ〜４６ｅを
形成する際、砥粒の含有量が０．５％重量未満の研磨液
を使用した砥粒フリー化学機械研磨（第１ステップのＣ
ＭＰ）、砥粒の含有量が０．５重量％以上の研磨液を使
用した有砥粒化学機械研磨（第２ステップのＣＭＰ）お
よびベンゾトリアゾール（ＢＴＡ）などの防食剤が添加
された研磨液を使用した選択的化学機械研磨（第３ステ
ップのＣＭＰ）によって行う。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体集積回路装
置の製造技術に関し、特に、化学機械研磨（Chemical M
echanical Polishing ；ＣＭＰ）法を用いた埋め込み金
属配線の形成に適用して有効な技術に関する。
【０００２】
【従来の技術】近年、ＬＳＩの高集積化、高性能化に伴
う新たな微細加工技術として、化学機械研磨（ＣＭＰ）
法の導入が進められている。この技術は、例えば米国特
許Ｎｏ．４９４４８３６に開示されている。
【０００３】また、ＬＳＩの高集積化によるＡｌ（アル
ミニウム）配線の微細化に伴って配線抵抗の増大が顕著
となり、特に高性能なロジックＬＳＩにあっては、この
配線抵抗の増大がさらなる高性能化を阻害する大きな要
因となっていることから、シリコン基板上に堆積した絶
縁膜に配線溝（およびスルーホール）を形成し、次いで
この配線溝（およびスルーホール）の内部を含む絶縁膜
上にＡｌ膜よりも電気抵抗が低いＣｕ膜を堆積した後、
溝の外部の不要なＣｕ膜を上記した化学機械研磨（ＣＭ
Ｐ）法で除去する、いわゆるダマシン(Damascene) 法に
よる埋め込みＣｕ配線の導入が進められている。この技
術は、例えば特開平２−２７８８２２号公報や特開平１
０−２１４８３４号公報に開示されている。
【０００４】上記化学機械研磨（ＣＭＰ）は、アルミ
ナ、シリカなどの粉末からなる砥粒と酸化剤とを主成分
とする研磨液（スラリ）を使用し、酸化剤の酸化作用で
金属表面を酸化しながら砥粒によってその酸化物を機械
的に除去する。この研磨液（スラリ）については、例え
ば次のような改良技術が開示されている。
【０００５】特開平７−９４４５５号公報は、砥粒液と
して塩酸水溶液、過硫酸アンモニウム水溶液、酸化クロ
ム水溶液、リン酸水溶液、水酸化アンモニウム水溶液、
塩化銅アンモニウムと水酸化アンモニウムとを含む水溶
液、水酸化アンモニウムと過酸化水素とを含む水溶液ま
たは前記水溶液の混合液を用いることによって、銅を含
む金属膜の絶縁膜（酸化シリコン膜）に対する研磨速度
比（Ｒ）を１より大きくし、配線膜厚の制御性を向上さ
せる技術を開示している。またこの公報は、比較的軟質
なＣｕを含んだ金属膜表面がアルミナ砥粒によって傷つ
けられるのを防ぐために、平均粒径が０．１μm 以下の
シリカ粒子を含んだ砥粒液を用いる技術を開示してい
る。
【０００６】特開平７−２３３４８５号公報は、Ｃｕま
たはＣｕ合金の浸漬時にそれらを殆どエッチングせず、
かつ研磨処理時にそれらを溶解し、浸漬時と研磨処理時
との間で数十倍のエッチング速度差を示す研磨液とし
て、アミノ酢酸およびアミド硫酸から選ばれた少なくと
も一種の有機酸と、酸化剤（過酸化水素）と、水とを含
有するＣｕ系金属用研磨液を開示している。
【０００７】特開平８−６４５９４号公報は、Ｃｕを含
む金属膜を研磨する際、この金属膜表面に防食性被膜を
形成する化学成分（例えばベンゾトリアゾールや、２−
アミノチアゾール誘導体の塩と無機酸の銅塩）を混入し
た砥粒液を用いることによって、研磨工程中あるいは研
磨工程後における金属膜表面の腐食を防止して配線の品
質劣化を防止する技術を開示している。
【０００８】特開平８−８３７８０号公報は、Ｃｕまた
Ｃｕ合金を含む金属膜を化学機械研磨する際に、金属膜
表面に保護膜を形成する化学試薬と、金属膜のエッチン
グ剤とを含有する研磨剤を用いる技術を開示している。
化学試薬は、例えばベンゾトリアゾールまたはその誘導
体であり、エッチング剤は、例えばアミノ酢酸および／
またはアミド硫酸と、過酸化水素、硝酸、次亜塩素酸な
どの酸化剤とを含んでいる。
【０００９】
【発明が解決しようとする課題】化学機械研磨による埋
め込み金属配線の形成工程では、絶縁膜に形成された配
線溝の外部の不要な金属膜を化学機械研磨で除去する
際、下地段差に起因する絶縁膜表面の窪みなどに研磨で
除去しきれない金属膜の一部が残存する。この金属膜残
渣は、埋め込み金属配線間の短絡の原因となるので、オ
ーバー研磨を行って完全に除去する必要がある。
【００１０】しかし、このオーバー研磨を行うと配線溝
の内部の埋め込み配線の表面中央部分が周辺部分よりも
過剰に研磨されて後退する現象（ディッシング）や、配
線溝の周囲の絶縁膜表面が研磨されて後退する現象（エ
ロージョン）が発生する。このような現象が生じると、
埋め込み配線の断面積が小さくなるために配線抵抗が増
大する。また、埋め込み配線の上部に堆積した絶縁膜の
表面に上記のディッシングやエロージョンを反映した窪
みが生じるため、この絶縁膜に埋め込み金属配線を形成
する際にも上記と同様の問題が生じてしまう。
【００１１】特に、ＣｕやＣｕ合金を使って埋め込み配
線を形成する場合、Ｃｕには絶縁膜酸膜中に拡散し易い
という性質や絶縁材料に対する密着性が乏しいという性
質があるので、絶縁膜とＣｕ（合金）膜との間にＣｕの
拡散を抑制し、かつ絶縁膜に対する密着性が高いＴｉＮ
（窒化シリコン）などの導電性バリア層を設ける必要が
ある。そのため、Ｃｕ（合金）を使った埋め込み配線の
形成工程では、Ｃｕ（合金）膜のオーバー研磨と導電性
バリア層のオーバー研磨とが必要となり、その分、ディ
ッシングやエロージョンが生じ易い。
【００１２】本発明の目的は、化学機械研磨法によって
埋め込み金属配線を形成する際に問題となるディッシン
グやエロージョンの発生を抑制することのできる技術を
提供することにある。
【００１３】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
【００１４】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
次のとおりである。
【００１５】（１）本発明の半導体集積回路装置の製造
方法は、以下の工程（ａ）〜（ｆ）を含んでいる； （ａ）半導体ウエハの第１の主面上の第１の絶縁膜上ま
たはその中に、第１の導電層パターンを形成する工程、
（ｂ）前記第１の導電層パターンおよび前記第１の絶縁
膜上に、第１の溝および前記第１の溝の底部に形成さ
れ、前記第１の導電層パターンに連結された第１のスル
ーホールを有する単一または複数の膜からなる第２の絶
縁膜を形成する工程、（ｃ）前記第２の絶縁膜の上面を
覆い、前記第１の溝および前記スルーホールの内面を埋
め込むように、第１の導電性バリア層を介して第１の金
属膜を形成する工程、（ｄ）前記第１の溝の外部の前記
第１の金属膜を砥粒フリー化学機械研磨によって除去す
る工程、（ｅ）前記（ｄ）工程の後、前記第２の絶縁膜
上の前記第１の導電性バリア層の上面に局所的に残存す
る前記第１の金属膜を有砥粒化学機械研磨によって除去
する工程、（ｆ）前記（ｅ）工程の後、前記第２の絶縁
膜の上面に残存する前記第１の導電性バリア層を、前記
第１の金属膜を基準とした時、前記第１の導電性バリア
層に対して選択的な化学機械研磨によって除去する工
程。
【００１６】（２）本発明の半導体集積回路装置の製造
方法は、前記請求項１において、前記第１の金属膜は、
２回以上の金属埋め込み工程によって形成される。
【００１７】（３）本発明の半導体集積回路装置の製造
方法は、前記請求項１または２において、前記第１の金
属膜は、ＣｕもしくはＣｕを主成分とする合金からな
る。
【００１８】（４）本発明の半導体集積回路装置の製造
方法は、前記請求項１、２または３において、前記砥粒
フリー化学機械研磨は、研磨液に含まれる研磨砥粒の濃
度が０．１重量％未満のものを用いて行なわれる。
【００１９】（５）本発明の半導体集積回路装置の製造
方法は、前記請求項１、２または３において、前記砥粒
フリー化学機械研磨は、研磨液に含まれる研磨砥粒の濃
度が０．０１重量％未満のものを用いて行なわれる。
【００２０】（６）本発明の半導体集積回路装置の製造
方法は、前記請求項１〜５のいずれか一項において、前
記選択的な化学機械研磨における前記第１の導電性バリ
ア層の前記第１の金属膜に対する研磨の選択比は１０以
上である。
【００２１】（７）本発明の半導体集積回路装置の製造
方法は、前記請求項１〜６のいずれか一項において、前
記第１の導電性バリア層はＴｉＮである。
【００２２】（８）本発明の半導体集積回路装置の製造
方法は、以下の工程（ａ）〜（ｆ）を含んでいる； （ａ）半導体ウエハの第１の主面上の第１の絶縁膜上ま
たはその中に、第１の導電層パターンを形成する工程、
（ｂ）前記第１の導電層パターンおよび前記第１の絶縁
膜上に、第１の溝および前記第１の溝の底部に形成さ
れ、前記第１の導電層パターンに連結された第１のスル
ーホールを有する単一または複数の膜からなる第２の絶
縁膜を形成する工程、（ｃ）前記第２の絶縁膜の上面を
覆い、前記第１の溝および前記スルーホールの内面を埋
め込むように、第１の導電性バリア層を介して第１の金
属膜を形成する工程、（ｄ）前記第１の溝の外部の前記
第１の金属膜を、前記第１の金属膜の前記第１の導電性
バリア層に対する選択比が５以上である第１の化学機械
研磨によって除去する工程、（ｅ）前記（ｄ）工程の
後、前記第２の絶縁膜上の前記第１の導電性バリア層の
上面に局所的に残存する前記第１の金属膜を、前記第１
の金属膜の前記第１の導電性バリア層に対する選択比が
前記第１の化学機械研磨よりも低い第２の化学機械研磨
によって除去する工程、（ｆ）前記（ｅ）工程の後、前
記第２の絶縁膜の上面に残存する前記第１の導電性バリ
ア層を、前記第１の導電性バリア層の前記第１の金属膜
に対する選択比が５以上である第３の化学機械研磨によ
って除去する工程。
【００２３】（９）本発明の半導体集積回路装置の製造
方法は、前記請求項８において、前記第１の金属膜は、
２回以上の金属埋め込み工程によって形成される。
【００２４】（１０）本発明の半導体集積回路装置の製
造方法は、前記請求項８または９において、前記第１の
金属膜は、ＣｕもしくはＣｕを主成分とする合金からな
る。
【００２５】（１１）本発明の半導体集積回路装置の製
造方法は、前記請求項８、９または１０において、前記
第１の化学機械研磨における前記第１の金属膜の前記第
１の導電性バリア層に対する研磨の選択比は８以上であ
る。
【００２６】（１２）本発明の半導体集積回路装置の製
造方法は、前記請求項８〜１１のいずれか一項におい
て、前記第２の化学機械研磨における前記第１の金属膜
の前記第１の導電性バリア層に対する研磨の選択比は３
以下である。
【００２７】（１３）本発明の半導体集積回路装置の製
造方法は、前記請求項８〜１２のいずれか一項におい
て、前記第３の化学機械研磨における前記第１の導電性
バリア層の前記第１の金属膜に対する研磨の選択比は１
０以上である。
【００２８】（１４）本発明の半導体集積回路装置の製
造方法は、前記請求項８〜１２のいずれか一項におい
て、前記第３の化学機械研磨における前記第１の導電性
バリア層の前記第１の金属膜に対する研磨の選択比は２
０以上である。
【００２９】（１５）本発明の半導体集積回路装置の製
造方法は、前記請求項８〜１４のいずれか一項におい
て、前記第１の導電性バリア層はＴｉＮである。
【００３０】（１６）本発明の半導体集積回路装置の製
造方法は、前記請求項８〜１５のいずれか一項におい
て、前記第１の化学機械研磨と前記第２の化学機械研磨
とは、別個の研磨パッドを用いて行なわれる。
【００３１】（１７）本発明の半導体集積回路装置の製
造方法は、以下の工程（ａ）〜（ｆ）を含んでいる； （ａ）半導体ウエハの第１の主面上の第１の絶縁膜上ま
たはその中に、第１の導電層パターンを形成する工程、
（ｂ）前記第１の導電層パターンおよび前記第１の絶縁
膜上に、第１の溝および前記第１の溝の底部に形成さ
れ、前記第１の導電層パターンに連結された第１のスル
ーホールを有する単一または複数の膜からなる第２の絶
縁膜を形成する工程、（ｃ）前記第２の絶縁膜の上面を
覆い、前記第１の溝および前記スルーホールの内面を埋
め込むように、第１の導電性バリア層を介して第１の金
属膜を形成する工程、（ｄ）前記第１の溝の外部の前記
第１の金属膜を砥粒フリー化学機械研磨によって除去す
る工程、（ｅ）前記（ｄ）工程の後、前記第２の絶縁膜
上の前記第１の導電性バリア層の上面に局所的に残存す
る前記第１の金属膜を有砥粒化学機械研磨によって除去
する工程、（ｆ）前記（ｅ）工程の後、前記第２の絶縁
膜の上面に残存する前記第１の導電性バリア層を、前記
第１の金属膜を基準とした時、前記第１の導電性バリア
層に対して選択的な除去方法によって除去する工程。
【００３２】（１８）本発明の半導体集積回路装置の製
造方法は、前記請求項１７において、前記（ｆ）工程の
前記選択的な除去方法は、ドライエッチングである。
【００３３】（１９）本発明の半導体集積回路装置の製
造方法は、以下の工程（ａ）〜（ｆ）を含んでいる； （ａ）半導体ウエハの第１の主面上の第１の絶縁膜上ま
たはその中に、第１の導電層パターンを形成する工程、
（ｂ）前記第１の導電層パターンおよび前記第１の絶縁
膜上に、第１の溝および前記第１の溝の底部に形成さ
れ、前記第１の導電層パターンに連結された第１のスル
ーホールを有する単一または複数の膜からなる第２の絶
縁膜を形成する工程、（ｃ）前記第２の絶縁膜の上面を
覆い、前記第１の溝および前記スルーホールの内面を埋
め込むように、第１の導電性バリア層を介して第１の金
属膜を形成する工程、（ｄ）前記第１の溝の外部の前記
第１の金属膜を、前記第１の金属膜の腐蝕域に属する状
態にある第１の研磨液を用いた第１の化学機械研磨によ
って除去する工程、（ｅ）前記（ｄ）工程の後、前記第
２の絶縁膜上の前記第１の導電性バリア層の上面に局所
的に残存する前記第１の金属膜を、前記第１の金属膜の
前記第１の導電性バリア層に対する選択比が前記第１の
化学機械研磨よりも低い第２の化学機械研磨によって除
去する工程、（ｆ）前記（ｅ）工程の後、前記第２の絶
縁膜の上面に残存する前記第１の導電性バリア層を、前
記第１の導電性バリア層の前記第１の金属膜に対する選
択比が５以上である第３の化学機械研磨によって除去す
る工程。
【００３４】（２０）本発明の半導体集積回路装置の製
造方法は、以下の工程（ａ）〜（ｆ）を含んでいる； （ａ）半導体ウエハの第１の主面上の第１の絶縁膜上ま
たはその中に、第１の導電層パターンを形成する工程、
（ｂ）前記第１の導電層パターンおよび前記第１の絶縁
膜上に、第１の溝および前記第１の溝の底部に形成さ
れ、前記第１の導電層パターンに連結された第１のスル
ーホールを有する単一または複数の膜からなる第２の絶
縁膜を形成する工程、（ｃ）前記第２の絶縁膜の上面を
覆い、前記第１の溝および前記スルーホールの内面を埋
め込むように、第１の導電性バリア層を介して第１の金
属膜を形成する工程、（ｄ）前記第１の溝の外部の前記
第１の金属膜を、前記第１の金属膜の前記第１の導電性
バリア層に対する選択比が５以上である第１の化学機械
研磨によって除去する工程、（ｅ）前記（ｄ）工程の
後、前記第２の絶縁膜上の前記第１の導電性バリア層の
上面に局所的に残存する前記第１の金属膜を、前記第１
の金属膜の前記第１の導電性バリア層に対する選択比が
前記第１の化学機械研磨よりも低い第２の化学機械研磨
によって除去する工程、（ｆ）前記（ｅ）工程の後、前
記第２の絶縁膜の上面に残存する前記第１の導電性バリ
ア層を、前記第１の導電性バリア層の前記第１の金属膜
に対する選択比が前記第２の化学機械研磨よりも大きい
第３の化学機械研磨によって除去する工程。
【００３５】（２１）本発明の半導体集積回路装置の製
造方法は、前記請求項２０において、前記第３の化学機
械研磨は防食剤を含む第３の研磨液を用いて行なわれ
る。
【００３６】（２２）本発明の半導体集積回路装置の製
造方法は、前記請求項２１において、前記防食剤はベン
ゾトリアゾールを含む。
【００３７】（２３）本発明の半導体集積回路装置の製
造方法は、前記請求項２２において、前記第３の研磨液
に含まれる前記ベンゾトリアゾールの濃度は０．００１
〜１重量％である。
【００３８】（２４）本発明の半導体集積回路装置の製
造方法は、前記請求項２２において、前記第３の研磨液
に含まれる前記ベンゾトリアゾールの濃度は０．０１〜
１重量％である。
【００３９】（２５）本発明の半導体集積回路装置の製
造方法は、前記請求項２２において、前記第３の研磨液
に含まれる前記ベンゾトリアゾールの濃度は０．１〜１
重量％である。
【００４０】（２６）本発明の半導体集積回路装置の製
造方法は、前記請求項２０〜２５のいずれか一項におい
て、前記第１の化学機械研磨と前記第２の化学機械研磨
とは、別個の研磨パッドを用いて行なわれる。
【００４１】（２７）本発明の半導体集積回路装置の製
造方法は、前記請求項２０〜２６のいずれか一項におい
て、前記第２の化学機械研磨と前記第３の化学機械研磨
とは、同一の研磨パッドを用いて行なわれる。
【００４２】（２８）本発明の半導体集積回路装置の製
造方法は、以下の工程（ａ）〜（ｆ）を含んでいる； （ａ）半導体ウエハの主面上に形成した第１絶縁膜の上
部またはその中に導電層パターンを形成した後、前記第
１絶縁膜および前記導電層パターンの上部に第２絶縁膜
を形成する工程、（ｂ）前記導電層パターンの上部の前
記第２絶縁膜に、その底部が前記導電層パターンに連結
される配線溝を形成した後、前記配線溝の内部を含む前
記第２絶縁膜の上部に導電性バリア層を形成する工程、
（ｃ）前記配線溝の内部を含む前記導電性バリア層の上
部に、前記配線溝の深さよりも厚い膜厚を有する金属膜
を形成する工程、（ｄ）前記配線溝の外部の前記金属膜
を硬質研磨パッドを使用した化学機械研磨によって除去
する工程、（ｅ）前記（ｄ）工程の後、前記第２絶縁膜
上の前記導電性バリア層の上面に局所的に残存する前記
金属膜および前記第２絶縁膜上の前記導電性バリア層を
化学機械研磨によって除去する工程、（ｆ）前記（ｅ）
工程の後、前記第２絶縁膜の上面に残存する前記導電性
バリア層を、前記金属膜対して選択的な化学機械研磨に
よって除去する工程。
【００４３】（２９）本発明の半導体集積回路装置の製
造方法は、前記請求項２８において、前記金属膜は、Ｃ
ｕもしくはＣｕを主成分とする合金からなる。
【００４４】（３０）本発明の半導体集積回路装置の製
造方法は、前記請求項２８または２９において、前記導
電性バリア層は、前記金属膜よりも硬質の材料からな
る。
【００４５】（３１）本発明の半導体集積回路装置の製
造方法は、前記請求項２８、２９または３０において、
前記（ｅ）工程の研磨は、前記（ｄ）工程の研磨に用い
た研磨パッドよりも軟質の研磨パッドを用いて行う。
【００４６】（３２）本発明の半導体集積回路装置の製
造方法は、前記請求項２８〜３１のいずれか一項におい
て、前記（ｄ）工程の研磨は、前記金属膜の前記導電性
バリア層に対する研磨の選択比が５以上の研磨液を用い
て行い、前記（ｅ）工程の研磨は、前記導電性バリア層
の前記金属膜に対する研磨の選択比が５以上の研磨液を
用いて行う。
【００４７】（３３）本発明の半導体集積回路装置の製
造方法は、以下の工程（ａ）〜（ｇ）を含んでいる； （ａ）半導体ウエハの主面上の第１の絶縁膜上またはそ
の中に導電層パターンを形成する工程、（ｂ）前記導電
層パターンおよび前記第１の絶縁膜上に、溝および前記
溝の底部に形成され、前記導電層パターンに連結された
スルーホールを有する単一または複数の膜からなる第２
の絶縁膜を形成する工程、（ｃ）前記第２の絶縁膜の上
面を覆い、前記溝および前記スルーホールの内面を埋め
込むように、導電性バリア層を介して金属膜を形成する
工程、（ｄ）前記溝の外部の前記金属膜を砥粒フリー化
学機械研磨によって除去する工程、（ｅ）前記（ｄ）工
程の後、前記第２の絶縁膜上の前記導電性バリア層の上
面に局所的に残存する前記金属膜を有砥粒化学機械研磨
によって除去する工程、（ｆ）前記（ｅ）工程の後、前
記第２の絶縁膜の上面に残存する前記導電性バリア層
を、前記金属膜を基準とした時、前記導電性バリア層に
対して選択的な化学機械研磨によって除去する工程、
（ｇ）前記（ｆ）工程の後、前記半導体ウエハの前記主
面上を遮光状態で洗浄する工程。
【００４８】（３４）本発明の半導体集積回路装置の製
造方法は、前記請求項３３において、前記金属膜は、Ｃ
ｕもしくはＣｕを主成分とする合金からなる。
【００４９】（３５）本発明の半導体集積回路装置の製
造方法は、前記請求項３３または３４において、前記
（ｇ）工程の洗浄は、１８０ルックス以下の遮光状態で
行われる。
【００５０】以下、本願において、使用する用語の一般
的意味について説明する。
【００５１】研磨液（スラリ）とは、一般に化学エッチ
ング薬剤に研磨砥粒を混合した懸濁液をいい、本願にお
いては発明の性質上、研磨砥粒が混合されていないもの
を含むものとする。
【００５２】砥粒（スラリ粒子）とは、一般にスラリに
含まれるアルミナ、シリカなどの粉末をいう。
【００５３】化学機械研磨（ＣＭＰ）とは、一般に被研
磨面を相対的に軟らかい布様のシート材料などからなる
研磨パッドに接触させた状態で、スラリを供給しながら
面方向に相対移動させて研磨を行うことをいい、本願に
おいてはその他、被研磨面を硬質の砥石面に対して相対
移動させることによって研磨を行うＣＭＬ(ChemicalMec
hanical Lapping) なども含むものとする。
【００５４】砥粒フリー化学機械研磨とは、一般に砥粒
の重量濃度が０．５％未満のスラリを用いた化学機械研
磨をいい、有砥粒化学機械研磨とは、砥粒の重量濃度が
０．５％以上のスラリを用いた化学機械研磨をいう。し
かし、これらは相対的なものであり、第１ステップの研
磨が砥粒フリー化学機械研磨で、それに続く第２ステッ
プの研磨が有砥粒化学機械研磨である場合、第１ステッ
プの研磨濃度が第２ステップの研磨濃度よりも１桁以
上、望ましくは２桁以上小さい場合などには、この第１
ステップの研磨を砥粒フリー化学機械研磨という場合も
ある。
【００５５】防食剤とは、金属の表面に耐食性のおよび
／または疎水性の保護膜を形成することによって、ＣＭ
Ｐによる研磨の進行を阻止または抑制する薬剤をいい、
一般にベンゾトリアゾール（ＢＴＡ）などが使用される
（詳しくは特開平８−６４５９４号公報参照）。
【００５６】導電性バリア層とは、一般に埋め込み配線
材料を構成する原子やイオンが輸送（拡散などを含む）
されて下層の素子などに悪影響を及ぼすのを防ぐための
もので、電気伝導性が絶縁膜に比べて比較的高いＴｉな
どの金属、ＴｉＮなどの金属窒化物、導電性酸化物、導
電性窒化物その他の拡散阻止性を有する導電材料からな
る層をいう。
【００５７】選択的除去、選択的研磨、選択的エッチン
グ、選択的化学機械研磨というときは、いずれも選択比
が５以上のものをいう。
【００５８】埋め込み配線とは、一般にシングルダマシ
ン(single damascene)やデュアルダマシン(dual damasc
ene)などのように、絶縁膜に形成された溝などの内部に
導電膜を埋め込んだ後、絶縁膜上の不要な導電膜を除去
する配線形成技術によって形成された配線をいう。
【００５９】選択比について、「ＡのＢに対する」（ま
たは「Ｂに対するＡの」）選択比がＸというときは、研
磨レートを例にとった場合、Ｂに対する研磨レートを基
準にしてＡに対する研磨レートを計算したときにＸにな
ることをいう。
【００６０】以下の実施の形態では、特に必要なとき以
外は同一または同様な部分の説明を原則として繰り返さ
ない。
【００６１】また、以下の実施の形態では、便宜上その
必要があるときは、複数のセクションまたは実施の形態
に分割して説明するが、特に明示した場合を除き、それ
らは互いに無関係なものではなく、一方は他方の一部ま
たは全部の変形例、詳細、補足説明などの関係にある。
【００６２】さらに、以下の実施の形態において、要素
の数等（個数、数値、量、範囲などを含む）に言及する
場合、特に明示したときおよび原理的に明らかに特定の
数に限定されるときを除き、その特定の数に限定される
ものではなく、特定の数以上でも以下でもよい。さら
に、以下の実施の形態において、その構成要素（要素ス
テップ等を含む）は、特に明示した場合および原理的に
明らかに必須であると考えられる場合を除き、必ずしも
必須のものではないことはいうまでもない。
【００６３】同様に、以下の実施の形態において、構成
要素などの形状、位置関係などに言及するときは、特に
明示した場合および原理的に明らかにそうでないと考え
られる場合を除き、実質的にその形状などに近似または
類似するものなどを含むものとする。このことは、上記
数値および範囲についても同様である。
【００６４】また、本願において半導体集積回路装置と
いうときは、特に単結晶シリコン基板上に作られるもの
だけでなく、特にそうでない旨が明示された場合を除
き、ＳＯＩ(Silicon On Insulator)基板やＴＦＴ(Thin
Film Transistor)液晶製造用基板などといった他の基板
上に作られるものを含むものとする。また、ウエハとは
半導体集積回路装置の製造に用いる単結晶シリコン基板
（一般にほぼ円盤形）、ＳＯＳ基板、ガラス基板その他
の絶縁、半絶縁または半導体基板などやそれらを複合し
た基板をいう。
【００６５】
【発明の実施の形態】以下、本発明の実施の形態を図面
に基づいて詳細に説明する。なお、実施の形態を説明す
るための全図において、同一の部材には同一の符号を付
し、その繰り返しの説明は省略する。
【００６６】本発明の実施の形態であるＣＭＯＳ−ＬＳ
Ｉの製造方法を図１〜図２０を用いて工程順に説明す
る。
【００６７】まず、図１に示すように、例えば１〜１０
Ωcm程度の比抵抗を有するｐ型の単結晶シリコンからな
る半導体基板（以下、基板またはウエハという）１に素
子分離溝２を形成する。素子分離溝２を形成するには、
素子分離領域の基板１をエッチングして深さ３５０nm程
度の溝を形成した後、溝の内部を含む基板１上にＣＶＤ
法で酸化シリコン膜３を堆積し、続いて溝の上部の酸化
シリコン膜３を化学的および機械的に研磨することによ
ってその表面を平坦化する。
【００６８】次に、基板１にｐ型不純物（ホウ素）およ
びｎ型不純物（例えばリン）をイオン打ち込みすること
によって、ｐ型ウエル４およびｎ型ウエル５を形成した
後、基板１をスチーム酸化することによって、ｐ型ウエ
ル４およびｎ型ウエル５の表面に膜厚６nm程度のゲート
酸化膜６を形成する。
【００６９】次に、図２に示すように、ゲート酸化膜６
の上部にゲート電極７を形成する。ゲート電極７を形成
するには、例えばゲート酸化膜６の上部にリン（Ｐ）を
ドープした膜厚５０nm程度の低抵抗多結晶シリコン膜を
ＣＶＤ法で堆積し、続いてその上部にスパッタリング法
で膜厚５nm程度のＷＮ（窒化タングステン）膜と膜厚１
００nm程度のＷ（タングステン）膜とを堆積し、さらに
その上部にＣＶＤ法で膜厚１００nm程度の窒化シリコン
膜８を堆積した後、フォトレジスト膜（図示せず）をマ
スクにしたドライエッチングでこれらの膜をパターニン
グする。ゲート電極７は、低抵抗多結晶シリコン膜とＷ
シリサイド膜との積層膜などを使って形成してもよい。
【００７０】次に、ｐ型ウエル４にｎ型不純物（リンま
たはヒ素）をイオン打ち込みすることによって低不純物
濃度のｎ- 型半導体領域１１を形成し、ｎ型ウエル５に
ｐ型不純物（ホウ素）をイオン打ち込みすることによっ
て低不純物濃度のｐ- 型半導体領域１２を形成する。
【００７１】次に、図３に示すように、基板１上にＣＶ
Ｄ法で堆積した窒化シリコン膜を異方的にエッチングす
ることによって、ゲート電極７の側壁にサイドウォール
スペーサ１３を形成した後、ｐ型ウエル４にｎ型不純物
（リンまたはヒ素）をイオン打ち込みすることによって
高不純物濃度のｎ+ 型半導体領域１４（ソース、ドレイ
ン）を形成し、ｎ型ウエル５にｐ型不純物（ホウ素）を
イオン打ち込みすることによって高不純物濃度のｐ+ 型
半導体領域１５（ソース、ドレイン）を形成する。
【００７２】次に、基板１の表面を洗浄した後、ｎ+ 型
半導体領域１４（ソース、ドレイン）の表面およびｐ+
型半導体領域１５（ソース、ドレイン）の表面にシリサ
イド層９を形成する。シリサイド層９を形成するには、
基板１上にスパッタリング法で膜厚４０nm程度のＴｉ
（チタン）膜またはＣｏ（コバルト）膜を堆積し、次い
で窒素ガス雰囲気中で約７５０℃の熱処理を行うことに
よって基板１とＴｉ膜（Ｃｏ膜）とを反応させた後、未
反応のＴｉ膜（Ｃｏ膜）をウェットエッチングで除去す
る。ここまでの工程で、ｎチャネル型ＭＩＳＦＥＴＱｎ
およびｐチャネル型ＭＩＳＦＥＴＱｐが完成する。
【００７３】次に、図４に示すように、基板１上にＣＶ
Ｄ法で膜厚８００nm程度の酸化シリコン膜１８を堆積
し、続いてフォトレジスト膜をマスクにして酸化シリコ
ン膜１８をドライエッチングすることにより、ｎ+ 型半
導体領域１４（ソース、ドレイン）の上部にコンタクト
ホール２０を形成し、ｐ+ 型半導体領域１５（ソース、
ドレイン）の上部にコンタクトホール２１を形成する。
またこのとき、ゲート電極７の上部にもコンタクトホー
ル２２を形成する。
【００７４】酸化シリコン膜１８は、ゲート電極７、７
の狭いスペースを埋め込むことのできるリフロー性の高
い膜、例えばＢＰＳＧ(Boron-doped Phospho Silicate
Glass)膜で構成する。また、スピン塗布法によって形成
されるＳＯＧ(Spin On Glass) 膜で構成してもよい。
【００７５】次に、コンタクトホール２０、２１、２２
の内部にプラグ２３を形成する。プラグ２３を形成する
には、例えばコンタクトホール２０、２１、２２の内部
を含む酸化シリコン膜１８の上部にＣＶＤ法でＴｉＮ膜
およびＷ膜を堆積した後、酸化シリコン膜１８の上部の
不要なＴｉＮ膜およびＷ膜を化学機械研磨（ＣＭＰ）法
またはエッチバック法によって除去し、コンタクトホー
ル２０、２１、２２の内部のみにこれらの膜を残す。
【００７６】次に、図５に示すように、酸化シリコン膜
１８の上部に第１層目の配線となるＷ配線２４〜３０を
形成する。Ｗ配線２４〜３０を形成するには、例えば酸
化シリコン膜１８の上部にスパッタリング法で膜厚４０
０nm程度のＷ膜を堆積した後、フォトレジスト膜をマス
クにしてこのＷ膜をドライエッチングする。第１層目の
Ｗ配線２４〜３０のうち、Ｗ配線２４〜２６は、コンタ
クトホール２０を通じてｎチャネル型ＭＩＳＦＥＴＱｎ
のソース、ドレイン（ｎ+ 型半導体領域）と電気的に接
続される。また、Ｗ配線２７〜２９は、コンタクトホー
ル２１を通じてｐチャネル型ＭＩＳＦＥＴＱｐのソー
ス、ドレイン（ｐ+ 型半導体領域）と電気的に接続さ
れ、Ｗ配線３０は、コンタクトホール２２を通じてゲー
ト電極７と電気的に接続される。
【００７７】次に、図６（ａ）、（ｂ）に示すように、
第１層目のＷ配線２４〜３０の上部に膜厚１２００nm程
度の酸化シリコン膜３１を堆積し、続いてフォトレジス
ト膜をマスクにしたドライエッチングで酸化シリコン膜
３１にスルーホール３２〜３６を形成した後、スルーホ
ール３２〜３６の内部にプラグ３７を形成する。
【００７８】酸化シリコン膜３１は、例えばオゾン（ま
たは酸素）とテトラエトキシシラン（ＴＥＯＳ）とをソ
ースガスに用いたプラズマＣＶＤ法で堆積する。また、
プラグ３７は、例えばＷ膜で構成し、前記コンタクトホ
ール２０、２１、２２の内部にプラグ２３を形成した方
法と同じ方法で形成する。
【００７９】次に、図７（ａ）、（ｂ）に示すように、
酸化シリコン膜３１の上部にプラズマＣＶＤ法で膜厚５
０nm程度の薄い窒化シリコン膜３８を堆積し、続いて窒
化シリコン膜３８の上部にプラズマＣＶＤ法で膜厚３５
０nm程度の酸化シリコン膜３９を堆積した後、フォトレ
ジスト膜をマスクにしたドライエッチングでスルーホー
ル３２〜３６の上部の酸化シリコン膜３９および窒化シ
リコン膜３８を除去することによって、配線溝４０〜４
４を形成する。
【００８０】配線溝４０〜４４を形成するには、まず窒
化シリコン膜３８をエッチングストッパにして酸化シリ
コン膜３９を選択的にエッチングし、その後、窒化シリ
コン膜３８をエッチングする。このように、配線溝４０
〜４４が形成される酸化シリコン膜３９の下層に薄い窒
化シリコン膜３８を形成しておき、この窒化シリコン膜
３８の表面でエッチングを一旦停止した後、窒化シリコ
ン膜３８をエッチングすることにより、配線溝４０〜４
４の深さを精度良く制御することができる。
【００８１】後述するように、配線溝４０〜４４の内部
には埋め込みＣｕ配線が形成されるため、配線溝４０〜
４４の間隔が狭くなると配線間寄生容量の増加による配
線遅延が問題となる。この配線間寄生容量の増加を抑え
るためには、配線溝４０〜４４が形成される酸化シリコ
ン膜３９を、例えば水素シルセスキオキサン(Hydrogen
Silsesquioxane) を原料とする無機系ＳＯＧ膜、テトラ
アルコキシシラン(tetra alkoxy silane) ＋アルキルア
ルコキシシラン(alkyl alkoxy silane) を原料とする有
機系ＳＯＧ膜といった塗布型絶縁膜や、プラズマＣＶＤ
法で成膜するフロロカーボンポリマー膜など、比誘電率
（ε）が３．０以下の酸化シリコン系絶縁膜によって構
成することが望ましい。
【００８２】次に、上記配線溝４０〜４４の内部に以下
のような方法で第２層目の配線となる埋め込みＣｕ配線
を形成する。
【００８３】まず、図８に示すように、配線溝４０〜４
４の内部を含む酸化シリコン膜３９の上部にスパッタリ
ング法で膜厚５０nm程度の薄いＴｉＮ（窒化チタン）膜
４５を堆積した後、ＴｉＮ膜４５の上部に配線溝４０〜
４４の深さよりも十分に厚い膜厚（例えば８００nm程
度）のＣｕ膜４６をスパッタリング法で堆積する。続い
て、４７５℃程度の非酸化性雰囲気（例えば水素雰囲
気）中で基板１を熱処理することによってＣｕ膜４６を
リフローさせ、配線溝４０〜４４の内部に隙間なくＣｕ
膜４６を埋め込む。
【００８４】Ｃｕは酸化シリコン膜中に拡散し易いとい
う性質があるために、配線溝４０〜４４の内部にＣｕ配
線を形成した場合、酸化シリコン膜３９中にＣｕが拡散
し、配線間の短絡や、酸化シリコン膜３９の誘電率上昇
による配線間寄生容量の増加を引き起こす。また、Ｃｕ
は酸化シリコンなどの絶縁材料に対する密着性が乏しい
という性質があるために、酸化シリコン膜３９との界面
で剥離を引き起こし易い。
【００８５】従って、配線溝４０〜４４の内部にＣｕ配
線を形成する場合は、酸化シリコン膜３９とＣｕ膜４６
との間にＣｕの拡散を抑制し、かつ絶縁材料に対する密
着性が高いバリア層を設ける必要がある。さらに、上記
のようなリフロー・スパッタリング法で配線溝４０〜４
４の内部にＣｕ膜４６を埋め込む場合には、リフロー時
にＣｕ膜４６の濡れ性を向上させる性質もバリア層に要
求される。
【００８６】Ｃｕと殆ど反応しない上記ＴｉＮや、Ｗ
Ｎ、ＴａＮ（窒化タンタル）などの高融点金属窒化物
は、このようなバリア層として好適な材料である。ま
た、高融点金属窒化物にＳｉ（シリコン）を添加した材
料や、Ｃｕと反応し難いＴａ、Ｔｉ、Ｗ、ＴｉＷ合金な
どの高融点金属もバリア層として用いることができる。
【００８７】また、以下で説明するＣｕ配線の形成方法
は、高純度のＣｕ膜を使ってＣｕ配線を形成する場合の
みならず、Ｃｕを主成分とする合金膜を使ってＣｕ配線
を形成する場合にも適用することができる。
【００８８】図９は、埋め込みＣｕ配線の形成に用いる
ＣＭＰ装置の全体構成の一例を示す概略図である。
【００８９】図示のように、ＣＭＰ装置１００は、研磨
処理部１０１とその後段に設けられた後洗浄部１０２と
によって構成されている。研磨処理部１０１には、ウエ
ハ（基板）１の研磨処理を行う２台の定盤（第１定盤１
０３Ａ、第２定盤１０３Ｂ）、研磨処理が終わったウエ
ハ１を予備洗浄し、その表面に防食処理を施すクリーン
・ステーション１０４、ウエハ１をローダ１０６、第１
定盤１０３Ａ、第２定盤１０３Ｂ、クリーン・ステーシ
ョン１０４、アンローダ１０７間に移動させる回転アー
ム１０５などが設置されている。
【００９０】研磨処理部１０１の後段には予備洗浄が終
わったウエハ１の表面をスクラブ洗浄する後洗浄部１０
２が設けられている。後洗浄部１０２には、ローダ１０
８、第１洗浄部１０９Ａ、第２洗浄部１０９Ｂ、スピン
ドライヤ１１０、アンローダ１１１などが設置されてい
る。また、後洗浄部１０２は、洗浄中のウエハ１の表面
に光が照射するのを防ぐために、全体が遮光壁１３０で
囲まれ、内部が１８０ルックス、好ましくは１００ルッ
クス以下の暗室状態となっている。これは、表面に研磨
液が付着したウエハ１に湿潤状態で光が照射されると、
シリコンの光起電力によってｐｎ接合に短絡電流が流
れ、ｐｎ接合のｐ側（＋側）に接続されたＣｕ配線の表
面からＣｕイオンが解離して配線腐食を引き起こすから
である。
【００９１】図１０に示すように、第１定盤１０３Ａ
は、その下部に設けられた駆動機構１１２によって水平
面内で回転駆動する。また、第１定盤１０３Ａの上面に
は多数の気孔を有するポリウレタンなどの合成樹脂を均
一に貼り付けて形成した研磨パッド１１３が取り付けら
れている。第１定盤１０３Ａの上方には、駆動機構１１
４によって上下動および水平面内で回転駆動するウエハ
キャリア１１５が設置されている。ウエハ１は、このウ
エハキャリア１１５の下端部に設けられたウエハチャッ
ク１１６およびリテーナリング１１７によって、その主
面（被研磨面）を下向きにして保持され、所定の荷重で
研磨パッド１１３に押し付けられる。研磨パッド１１３
の表面とウエハ１の被研磨面との間にはスラリ供給管１
１８を通じてスラリ（研磨液）Ｓが供給され、ウエハ１
の被研磨面が化学的および機械的に研磨される。また、
第１定盤１０３Ａの上方には、駆動機構１１９によって
上下動および水平面内で回転駆動するドレッサ１２０が
設置されている。ドレッサ１２０の下端部にはダイヤモ
ンド粒子を電着した基材が取り付けられており、研磨パ
ッド１１３の表面は、研磨砥粒による目詰まりを防ぐた
めに、この基材によって定期的に切削される。なお、第
２定盤１０３Ｂは、２本のスラリ供給管１１８ａ、１１
８ｂが設けられている点を除き、第１定盤１０３Ａとほ
ぼ同様の構成になっている。
【００９２】上記ＣＭＰ装置１００を使ってＣｕ配線を
形成するには、ローダ１０６に収容されたウエハ１を回
転アーム１０５を使って研磨処理部１０１に搬入し、ま
ず図１１に示すように、第１定盤１０３Ａの上におい
て、砥粒を含まないスラリを使用した化学機械研磨（砥
粒フリー化学機械研磨）（第１ステップのＣＭＰ）を行
い、前記配線溝４０〜４４の外部のＣｕ膜４６を除去す
る（図１２）。
【００９３】ここで砥粒フリー化学機械研磨とは、アル
ミナ、シリカなどの粉末からなる砥粒の含有量が０．５
％重量未満の研磨液（スラリ）を使用した化学機械研磨
を意味し、研磨液としては、特に砥粒の含有量が０．１
重量％未満のものが好ましく、０．０１重量％未満のも
のはさらに好ましい。
【００９４】また、研磨液としては、図１３に示すＣｕ
の腐食域に属するようにそのｐＨが調整されたものが使
用され、さらにＴｉＮ膜４５（バリア層）に対するＣｕ
膜４６の研磨選択比が少なくとも５以上、より好ましく
は８以上、さらに好ましくは１０以上となるようにその
組成が調整されたものが使用される。Ｃｕの場合、図示
のようにｐＨ＜７、酸化還元電位＞０．２であればＣｕ
2+イオンとして溶解する。また、ｐＨ＞１２．５のアル
カリ域であればＣｕ2 2+ イオンとして溶解する。従っ
て、Ｃｕを研磨する場合にはいずれかの腐食域にするこ
とが望ましい。ただし、図の例はＨ2 Ｏ系であり、他の
反応物が研磨液に含まれている場合は腐食域の占める範
囲が変化する。本実施の形態で示す腐食域は、そのよう
な添加物も含めて研磨液が金属を腐食するｐＨおよび酸
化還元電位の範囲にある物質を含むかどうかで定義す
る。
【００９５】このような研磨液として、酸化剤と有機酸
とを含んだスラリを例示することができる。酸化剤とし
ては、過酸化水素、水酸化アンモニウム、硝酸アンモニ
ウム、塩化アンモニウムなどを例示することができ、有
機酸としては、クエン酸、マロン酸、フマル酸、リンゴ
酸、アジピン酸、安息香酸、フタル酸、酒石酸、乳酸、
コハク酸などを例示することができる。これらのうち、
過酸化水素は金属成分を含まず、かつ強酸ではないた
め、研磨液に用いて好適な酸化剤である。また、クエン
酸は食品添加物としても一般に使用されており、毒性が
低く、廃液としての害も低く、臭いもなく、水への溶解
度も高いため、研磨液に用いて好適な有機酸である。本
実施の形態では、例えば純水に５体積％の過酸化水素と
０．０３重量％のクエン酸とを加え、砥粒の含有量を
０．０１重量％未満にした研磨液を使用する。
【００９６】上記研磨液で化学機械研磨を行うと、まず
Ｃｕ表面が酸化剤によって酸化され、表面に薄い酸化層
が形成される。次に酸化物を水溶性化する物質が供給さ
れると上記酸化層が水溶液となって溶出し、上記酸化層
の厚さか減る。酸化層が薄くなった部分は再度酸化性物
質に晒されて酸化層の厚さが増し、この反応を繰り返し
て化学機械研磨が進行する。なお、このような砥粒フリ
ーの研磨液を使用した化学機械研磨については、本願発
明者などによる日本特願平９−２９９９３７号および特
願平１０−３１７２３３号に詳しく記載されている。
【００９７】研磨の条件は、一例として荷重＝２５０ｇ
/cm2、ウエハキャリア回転数＝３０rpm 、定盤回転数＝
２５rpm 、スラリ流量＝１５０cc/minとし、研磨パッド
は、米国ロデール(Rodel) 社の硬質パッド（ＩＣ１４０
０）を使用する。研磨の終点は、Ｃｕ膜４６が除去され
て下地のＴｉＮ膜４５が露出した時点とし、終点の検出
は、研磨対象がＣｕ膜４６からＴｉＮ膜４５になったと
きに変化する定盤またはウエハキャリアの回転トルク信
号強度を検出することによって行う。また、研磨パッド
の一部に穴を開け、ウエハ表面からの光反射スペクトル
変化に基づいて終点を検出したり、スラリの光学的スペ
クトル変化に基づいて終点を検出したりしてもよい。
【００９８】図１２に示すように、上記の砥粒フリー化
学機械研磨を行うことにより、配線溝４０〜４４の外部
のＣｕ膜４６は殆ど除去されて下層のＴｉＮ膜４５が露
出するが、図１４（ａ）（ｂ）に拡大して示すように、
下地段差に起因して生じたＴｉＮ膜４５の窪み（矢印で
示す）などには、この研磨では除去しきれなかったＣｕ
膜４６が残存する。
【００９９】次に、配線溝４０〜４４の外部のＴｉＮ膜
４５とその上面に局所的に残ったＣｕ膜４６とを除去す
るために、ウエハ１を第１定盤１０３Ａから第２定盤１
０３Ｂに移し、砥粒を含む研磨液（スラリ）を使用した
化学機械研磨（有砥粒化学機械研磨）（第２ステップの
ＣＭＰ）を行う。ここで有砥粒化学機械研磨とは、アル
ミナ、シリカなどの粉末からなる砥粒の含有量が０．５
重量％以上の研磨液を使用した化学機械研磨を意味す
る。本実施の形態では、研磨液として純水に５体積％の
過酸化水素、０．０３重量％のクエン酸および０．５重
量％の砥粒を混合したものを使用するが、これに限定さ
れるものではない。この研磨液は、前記のスラリ供給管
１１８ａを通じて第２定盤１０３Ｂの研磨パッド１１３
に供給される。
【０１００】また、この有砥粒化学機械研磨において
は、ＴｉＮ膜４５の上面に局所的に残ったＣｕ膜４６の
除去に引き続いて、配線溝４０〜４４の外部のＴｉＮ膜
４５を除去する。そこで、ＴｉＮ膜４５（バリア層）に
対するＣｕ膜４６の研磨選択比が前記砥粒フリー化学機
械研磨のそれよりも低い条件、例えば選択比３以下の条
件で研磨を行い、配線溝４０〜４４の内部のＣｕ膜４６
の表面が研磨されるのを抑制する。
【０１０１】研磨の条件は、一例として荷重＝１２０ｇ
/cm2、ウエハキャリア回転数＝３０rpm 、定盤回転数＝
２５rpm 、スラリ流量＝１５０cc/minとし、研磨パッド
は、ロデール社のＩＣ１４００を使用する。研磨量はＴ
ｉＮ膜４５の膜厚相当分とし、研磨の終点は、ＴｉＮ膜
４５の膜厚および研磨速度から算出した時間によって制
御する。
【０１０２】図１５に示すように、上記の有砥粒化学機
械研磨を行うことにより、配線溝４０〜４４の外部のＴ
ｉＮ膜４５は殆ど除去されて下層の酸化シリコン膜３９
が露出するが、図１６（ａ）、（ｂ）に拡大して示すよ
うに、下地段差に起因して生じた酸化シリコン膜３９の
窪み（矢印で示す）などには、上記の研磨で除去しきれ
なかったＴｉＮ膜４６が残存する。
【０１０３】次に、配線溝４０〜４４の内部のＣｕ膜４
６の研磨を可能な限り抑制しつつ、配線溝４０〜４４の
外部の酸化シリコン膜３９上に局所的に残ったＴｉＮ膜
４５（バリア層）を除去するための選択的化学機械研磨
（第３ステップのＣＭＰ）を行う。この選択的化学機械
研磨は、Ｃｕ膜４６に対するＴｉＮ膜４５の研磨選択比
が少なくとも５以上、より好ましくは１０以上、さらに
好ましくは１５以上となる条件で行う。また、この化学
機械研磨は、Ｃｕ膜４６の研磨速度に対する酸化シリコ
ン膜３９の研磨速度の比が１よりも大きくなる条件で行
う。
【０１０４】上記選択的化学機械研磨を行うには、一般
に前記有砥粒化学機械研磨で使用したような０．５％重
量以上の砥粒を含有する研磨液に防食剤を添加したもの
を使用する。防食剤とは、Ｃｕ膜４６の表面に耐食性の
保護膜を形成することによって研磨の進行を阻止または
抑制する薬剤をいい、ベンゾトリアゾール（ＢＴＡ）、
ＢＴＡカルボン酸などのＢＴＡ誘導体、ドデシルメルカ
プタン、トリアゾール、トリルトリアゾールなどが使用
されるが、特にＢＴＡを使用した場合に安定な保護膜を
形成することができる。
【０１０５】防食剤としてＢＴＡを使用する場合、その
濃度はスラリの種類にもよるが、通常は０．００１〜１
重量％、より好ましくは０．０１〜１重量％、さらに好
ましくは０．１〜１重量％（３段階）の添加で十分な効
果が得られる。本実施の形態では、研磨液として前記第
２ステップの有砥粒化学機械研磨で使用した研磨液に防
食剤として０．１重量％のＢＴＡを混合したものを使用
するが、これに限定されるものではない。また、防食剤
の添加による研磨速度の低下を避けるために、ポリアク
リル酸、ポリメタクリル酸、これらのアンモニウム塩ま
たはエチレンジアミン四酢酸（ＥＤＴＡ）などを必要に
応じて添加してもよい。なお、このような防食剤を含む
スラリを使用した化学機械研磨については、本願発明者
などによる日本特願平１０−２０９８５７号、特願平９
−２９９９３７号および特願平１０−３１７２３３号に
詳しく記載されている。
【０１０６】この選択的化学機械研磨（第３ステップの
ＣＭＰ）は、前記の有砥粒化学機械研磨（第２ステップ
のＣＭＰ）が終了した後、引き続いて第２定盤１０３Ｂ
の上で行われる。防食剤を添加した研磨液は、前記のス
ラリ供給管１１８ｂを通じて研磨パッド１１３の表面に
供給される。研磨の条件は、一例として荷重＝１２０ｇ
/cm2、ウエハキャリア回転数＝３０rpm 、定盤回転数＝
２５rpm 、スラリ流量＝１９０cc/minとする。
【０１０７】図１７および図１８（ａ）、（ｂ）に示す
ように、上記の選択的化学機械研磨を行うことにより、
配線溝４０〜４４の外部のＴｉＮ膜４５がすべて除去さ
れ、配線溝４０〜４４の内部に埋め込みＣｕ配線４６ａ
〜４６ｅが形成される。
【０１０８】埋め込みＣｕ配線４６ａ〜４６ｅの形成が
完了した上記ウエハ１の表面には、砥粒などのパーティ
クルやＣｕ酸化物などの金属粒子を含んだスラリ残渣が
付着している。そこでこのスラリ残渣を除去するため
に、まず前記図９に示すクリーン・ステーション１０４
においてＢＴＡを含む純水でウエハ１を洗浄する。この
とき、洗浄液に８００ｋＨｚ以上の高周波振動を加えて
ウエハ１の表面からスラリ残渣を遊離させるメガソニッ
ク洗浄を併用してもよい。次に、表面の乾燥を防ぐため
にウエハ１を湿潤状態に保持した状態で研磨処理部１０
１から後洗浄部１０２に搬送し、第１洗浄部１０９Ａに
おいて０．１重量％のＮＨ4 ＯＨを含む洗浄液を用いた
スクラブ洗浄を行い、続いて第２洗浄部１０９Ａにおい
て純水を用いたスクラブ洗浄を行う。前記のように、後
洗浄部１０２は、洗浄中のウエハ１の表面に光が照射す
ることに起因してＣｕ配線４６ａ〜４６ｅに腐食が発生
するのを防ぐため、全体が遮光壁１３０で覆われてい
る。
【０１０９】上記スクラブ洗浄では、例えば図１９に示
すように、水平面内で回転させたウエハ１の両面をＰＶ
Ａ（ポリビニルアルコール）のような合成樹脂の多孔質
体からなる円筒状のブラシ１２１Ａ、１２１Ｂで挟み、
ブラシ１２１Ａ、１２１Ｂをウエハ１の面に対して垂直
な面内で回転しながらウエハ１の両面を同時に洗浄す
る。このとき、洗浄液に８００ｋＨｚ以上の高周波振動
を加えてウエハ１の表面からスラリ残渣を遊離させるメ
ガソニック洗浄を併用してもよい。
【０１１０】上記スクラブ洗浄（後洗浄）が完了したウ
エハ１は、スピンドライヤ１１０で乾燥された後、次工
程へ搬送され、第３層目以降の埋め込みＣｕ配線が上記
と同様の方法で形成される。図２０は、上述したＣｕ配
線４６ａ〜４６ｅの形成プロセスの全体フロー図であ
る。
【０１１１】上記した砥粒フリー化学機械研磨、有砥粒
化学機械研磨および選択的化学機械研磨によって埋め込
みＣｕ配線４６ａ〜４６ｅを形成する本実施の形態によ
れば、配線溝４０〜４４の外部のＣｕ膜４６およびＴｉ
Ｎ膜４５を除去するためのオーバー研磨が僅かで済むた
めに、ディッシングやエロージョンの発生を抑制するこ
とができる。
【０１１２】上記した埋め込みＣｕ配線４６ａ〜４６ｅ
の形成方法は、デュアルダマシン法を用いた埋め込みＣ
ｕ配線の形成に適用することもできる。この場合は、前
記図１〜図５に示す方法で第１層目のＷ配線２４〜３０
を形成した後、まず図２１に示すように、第１層目のＷ
配線２４〜３０の上部にプラズマＣＶＤ法で膜厚１２０
０nm程度の酸化シリコン膜３１、膜厚５０nm程度の薄い
窒化シリコン膜３８および膜厚３５０nm程度の酸化シリ
コン膜３９を順次堆積する。
【０１１３】次に、図２２に示すように、フォトレジス
ト膜をマスクにしたドライエッチングで第１層目のＷ配
線２４、２６、２７、２９、３０の上部の酸化シリコン
膜３９、窒化シリコン膜３８および酸化シリコン膜３１
を順次除去した後、図２３（ａ）、（ｂ）に示すよう
に、別のフォトレジスト膜をマスクに用い、窒化シリコ
ン膜３８をエッチングのストッパしたドライエッチング
で酸化シリコン膜３９を除去することによって、スルー
ホールを兼ねた配線溝５０〜５４を形成する。
【０１１４】次に、図２４に示すように、配線溝５０〜
５４の内部を含む酸化シリコン膜３９の上部に膜厚５０
nm程度の薄いＴｉＮ膜４５を堆積した後、ＴｉＮ膜４５
の上部に配線溝５０〜５４の深さよりも十分に厚い膜厚
のＣｕ膜４６を堆積する。スルーホールを兼ねた配線溝
５０〜５４は、前記配線溝４０〜４４に比べてアスペク
ト比が大きいため、ＴｉＮ膜４５はＣＶＤ法で堆積す
る。また、Ｃｕ膜４６はスパッタリングを２回以上繰り
返すことによって堆積する。また、ＣＶＤ法、電解メッ
キ法あるいは無電解メッキ法で形成してもよい。メッキ
法でＣｕ膜４６を形成する場合には、配線溝５０〜５４
の下層にＣｕのシード層をスパッタリング法などで形成
する工程が必要となる。
【０１１５】次に、図２５に示すように、前述した砥粒
フリー化学機械研磨、有砥粒化学機械研磨および選択的
化学機械研磨によって配線溝５０〜５４の外部のＣｕ膜
４６とＴｉＮ膜４５とを除去し、配線溝５０〜５４の内
部に埋め込みＣｕ配線４６ａ〜４６ｅを形成する。その
後の工程は、前記シングルダマシン法を用いた埋め込み
Ｃｕ配線４６ａ〜４６ｅの形成方法と同じである。
【０１１６】以上、本発明者によってなされた発明を発
明の実施の形態に基づき具体的に説明したが、本発明は
前記実施の形態に限定されるものではなく、その要旨を
逸脱しない範囲で種々変更可能であることはいうまでも
ない。
【０１１７】前記実施の形態では、配線溝の外部に残存
したバリア層（ＴｉＮ膜）を選択的化学機械研磨によっ
て除去したが、ドライエッチング法を用いて選択的に除
去してもよい。
【０１１８】前記実施の形態では、第１ステップの化学
機械研磨を、砥粒を含まないスラリを使用した砥粒フリ
ー化学機械研磨により行ったが、硬質の研磨パッドを使
用した有砥粒化学機械研磨により行ってもよい。この場
合、第２ステップの化学機械研磨（有砥粒化学機械研
磨）は、第１ステップで用いた研磨パッドよりも軟質の
研磨パッドを使用する。
【０１１９】前記実施の形態では、ＣｕやＣｕ合金を使
って埋め込み配線を形成する場合について説明したが、
Ｃｕ以外の金属材料（例えばＷ、Ａｌなど）を使って埋
め込み配線やプラグを形成する場合にも適用することが
でき、特に絶縁膜との間に導電性バリア層を設ける必要
のある金属材料を使った埋め込み配線やプラグの形成に
適用して有効である。
【０１２０】
【発明の効果】本願において開示される発明のうち、代
表的なものによって得られる効果を簡単に説明すれば以
下のとおりである。
【０１２１】本発明によれば、化学機械研磨（ＣＭＰ）
法によって埋め込み金属配線を形成する際にディッシン
グやエロージョンの発生を抑制することができるので、
埋め込み金属配線を安定に形成することができ、埋め込
み配線を有する半導体集積回路装置の信頼性および製造
歩留まりが向上する。
【図面の簡単な説明】
【図１】本発明の一実施の形態である半導体集積回路装
置の製造方法を示す半導体基板の要部断面図である。
【図２】本発明の一実施の形態である半導体集積回路装
置の製造方法を示す半導体基板の要部断面図である。
【図３】本発明の一実施の形態である半導体集積回路装
置の製造方法を示す半導体基板の要部断面図である。
【図４】本発明の一実施の形態である半導体集積回路装
置の製造方法を示す半導体基板の要部断面図である。
【図５】本発明の一実施の形態である半導体集積回路装
置の製造方法を示す半導体基板の要部断面図である。
【図６】（ａ）は、本発明の一実施の形態である半導体
集積回路装置の製造方法を示す半導体基板の要部平面
図、（ｂ）は同じく要部断面図である。
【図７】（ａ）は、本発明の一実施の形態である半導体
集積回路装置の製造方法を示す半導体基板の要部平面
図、（ｂ）は同じく要部断面図である。
【図８】本発明の一実施の形態である半導体集積回路装
置の製造方法を示す半導体基板の要部断面図である。
【図９】埋め込みＣｕ配線の形成に用いるＣＭＰ装置の
全体構成の一例を示す概略図である。
【図１０】埋め込みＣｕ配線の形成に用いるＣＭＰ装置
の一部を示す概略図である。
【図１１】Ｃｕ膜の研磨状態を示すＣＭＰ装置の概略図
である。
【図１２】本発明の一実施の形態である半導体集積回路
装置の製造方法を示す半導体基板の要部断面図である。
【図１３】ＣｕのｐＨ−酸化還元電位図である。
【図１４】（ａ）は、本発明の一実施の形態である半導
体集積回路装置の製造方法を示す半導体基板の要部平面
図、（ｂ）は同じく要部断面図である。
【図１５】本発明の一実施の形態である半導体集積回路
装置の製造方法を示す半導体基板の要部断面図である。
【図１６】（ａ）は、本発明の一実施の形態である半導
体集積回路装置の製造方法を示す半導体基板の要部平面
図、（ｂ）は同じく要部断面図である。
【図１７】本発明の一実施の形態である半導体集積回路
装置の製造方法を示す半導体基板の要部断面図である。
【図１８】（ａ）は、本発明の一実施の形態である半導
体集積回路装置の製造方法を示す半導体基板の要部平面
図、（ｂ）は同じく要部断面図である。
【図１９】ウエハのスクラブ洗浄方法を示す斜視図であ
る。
【図２０】本発明の一実施の形態である半導体集積回路
装置の製造方法を示すフロー図である。
【図２１】本発明の一実施の形態である半導体集積回路
装置の製造方法を示す半導体基板の要部断面図である。
【図２２】本発明の一実施の形態である半導体集積回路
装置の製造方法を示す半導体基板の要部断面図である。
【図２３】（ａ）は、本発明の一実施の形態である半導
体集積回路装置の製造方法を示す半導体基板の要部平面
図、（ｂ）は同じく要部断面図である。
【図２４】本発明の一実施の形態である半導体集積回路
装置の製造方法を示す半導体基板の要部断面図である。
【図２５】本発明の一実施の形態である半導体集積回路
装置の製造方法を示す半導体基板の要部断面図である。
【符号の説明】
１ 基板（ウエハ） ２ 素子分離溝 ３ 酸化シリコン膜 ４ ｐ型ウエル ５ ｎ型ウエル ６ ゲート酸化膜 ７ ゲート電極 ８ 窒化シリコン膜 ９ シリサイド層 １１ ｎ- 型半導体領域 １２ ｐ- 型半導体領域 １３ サイドウォールスペーサ １４ ｎ+ 型半導体領域（ソース、ドレイン） １５ ｐ+ 型半導体領域（ソース、ドレイン） １８ 酸化シリコン膜 ２０、２１、２２ コンタクトホール ２３ プラグ ２４〜３０ Ｗ配線 ３１ 酸化シリコン膜 ３２〜３６ Ｗ配線 ３７ プラグ ３８ 窒化シリコン膜 ３９ 酸化シリコン膜 ４０〜４４ 配線溝 ４５ ＴｉＮ膜（バリア層） ４６ Ｃｕ膜 ４６ａ〜４６ｅ 埋め込みＣｕ配線 ５０〜５４ 配線溝 １００ ＣＭＰ装置 １０１ 研磨処理部 １０２ 後洗浄処理部 １０３Ａ 第１定盤 １０３Ｂ 第２定盤 １０４ クリーン・ステーション １０５ 回転アーム １０６ ローダ １０７ アンローダ １０８ ローダ １０９Ａ 第１洗浄部 １０９Ｂ 第２洗浄部 １１０ スピンドライヤ １１１ アンローダ １１２ 駆動機構 １１３ 研磨パッド １１４ 駆動機構 １１５ ウエハキャリア １１６ ウエハチャック １１７ リテーナリング １１８、１１８ａ、１１８ｂ スラリ供給管 １１９ 駆動機構 １２０ ドレッサ １２１Ａ、１２１Ｂ ブラシ １３０ 遮光壁 Ｑｎ ｎチャネル型ＭＩＳＦＥＴ Ｑｐ ｐチャネル型ＭＩＳＦＥＴ Ｓ スラリ（研磨液）
───────────────────────────────────────────────────── フロントページの続き (72)発明者 本間 喜夫 東京都国分寺市東恋ヶ窪一丁目280番地 株式会社日立製作所中央研究所内 (72)発明者 近藤 誠一 東京都国分寺市東恋ヶ窪一丁目280番地 株式会社日立製作所中央研究所内 Ｆターム(参考） 5F033 HH04 HH11 HH19 HH33 HH34 JJ19 JJ23 JJ33 KK01 KK19 KK25 KK27 LL04 MM01 MM02 MM12 MM13 NN06 NN07 PP06 PP15 QQ08 QQ09 QQ10 QQ11 QQ16 QQ19 QQ31 QQ37 QQ48 QQ50 QQ73 QQ75 RR04 RR06 RR09 RR15 RR25 SS04 SS11 SS15 SS21 TT02 TT08 XX00 XX25 5F043 AA26 BB18 BB30 DD10 DD12 DD15 DD16 DD30 FF07 GG03 GG10

Claims (35)

    【特許請求の範囲】
  1. 【請求項１】 以下の工程を含む半導体集積回路装置の
    製造方法； （ａ）半導体ウエハの第１の主面上の第１の絶縁膜上ま
    たはその中に、第１の導電層パターンを形成する工程、
    （ｂ）前記第１の導電層パターンおよび前記第１の絶縁
    膜上に、第１の溝および前記第１の溝の底部に形成さ
    れ、前記第１の導電層パターンに連結された第１のスル
    ーホールを有する単一または複数の膜からなる第２の絶
    縁膜を形成する工程、（ｃ）前記第２の絶縁膜の上面を
    覆い、前記第１の溝および前記スルーホールの内面を埋
    め込むように、第１の導電性バリア層を介して第１の金
    属膜を形成する工程、（ｄ）前記第１の溝の外部の前記
    第１の金属膜を砥粒フリー化学機械研磨によって除去す
    る工程、（ｅ）前記（ｄ）工程の後、前記第２の絶縁膜
    上の前記第１の導電性バリア層の上面に局所的に残存す
    る前記第１の金属膜を有砥粒化学機械研磨によって除去
    する工程、（ｆ）前記（ｅ）工程の後、前記第２の絶縁
    膜の上面に残存する前記第１の導電性バリア層を、前記
    第１の金属膜を基準とした時、前記第１の導電性バリア
    層に対して選択的な化学機械研磨によって除去する工
    程。
  2. 【請求項２】 請求項１記載の半導体集積回路装置の製
    造方法において、前記第１の金属膜は、２回以上の金属
    埋め込み工程によって形成されることを特徴とする半導
    体集積回路装置の製造方法。
  3. 【請求項３】 請求項１または２記載の半導体集積回路
    装置の製造方法において、前記第１の金属膜は、Ｃｕも
    しくはＣｕを主成分とする合金からなることを特徴とす
    る半導体集積回路装置の製造方法。
  4. 【請求項４】 請求項１、２または３記載の半導体集積
    回路装置の製造方法において、前記砥粒フリー化学機械
    研磨は、研磨液に含まれる研磨砥粒の濃度が０．１重量
    ％未満のものを用いて行なわれることを特徴とする半導
    体集積回路装置の製造方法。
  5. 【請求項５】 請求項１、２または３項記載の半導体集
    積回路装置の製造方法において、前記砥粒フリー化学機
    械研磨は、研磨液に含まれる研磨砥粒の濃度が０．０１
    重量％未満のものを用いて行なわれることを特徴とする
    半導体集積回路装置の製造方法。
  6. 【請求項６】 請求項１〜５のいずれか一項に記載の半
    導体集積回路装置の製造方法において、前記選択的な化
    学機械研磨における前記第１の導電性バリア層の前記第
    １の金属膜に対する研磨の選択比は１０以上であること
    を特徴とする半導体集積回路装置の製造方法。
  7. 【請求項７】 請求項１〜６のいずれか一項に記載の半
    導体集積回路装置の製造方法において、前記第１の導電
    性バリア層はＴｉＮであることを特徴とする半導体集積
    回路装置の製造方法。
  8. 【請求項８】 以下の工程を含む半導体集積回路装置の
    製造方法； （ａ）半導体ウエハの第１の主面上の第１の絶縁膜上ま
    たはその中に、第１の導電層パターンを形成する工程、
    （ｂ）前記第１の導電層パターンおよび前記第１の絶縁
    膜上に、第１の溝および前記第１の溝の底部に形成さ
    れ、前記第１の導電層パターンに連結された第１のスル
    ーホールを有する単一または複数の膜からなる第２の絶
    縁膜を形成する工程、（ｃ）前記第２の絶縁膜の上面を
    覆い、前記第１の溝および前記スルーホールの内面を埋
    め込むように、第１の導電性バリア層を介して第１の金
    属膜を形成する工程、（ｄ）前記第１の溝の外部の前記
    第１の金属膜を、前記第１の金属膜の前記第１の導電性
    バリア層に対する選択比が５以上である第１の化学機械
    研磨によって除去する工程、（ｅ）前記（ｄ）工程の
    後、前記第２の絶縁膜上の前記第１の導電性バリア層の
    上面に局所的に残存する前記第１の金属膜を、前記第１
    の金属膜の前記第１の導電性バリア層に対する選択比が
    前記第１の化学機械研磨よりも低い第２の化学機械研磨
    によって除去する工程、（ｆ）前記（ｅ）工程の後、前
    記第２の絶縁膜の上面に残存する前記第１の導電性バリ
    ア層を、前記第１の導電性バリア層の前記第１の金属膜
    に対する選択比が５以上である第３の化学機械研磨によ
    って除去する工程。
  9. 【請求項９】 請求項８記載の半導体集積回路装置の製
    造方法において、前記第１の金属膜は、２回以上の金属
    埋め込み工程によって形成されることを特徴とする半導
    体集積回路装置の製造方法。
  10. 【請求項１０】 請求項８または９記載の半導体集積回
    路装置の製造方法において、前記第１の金属膜は、Ｃｕ
    もしくはＣｕを主成分とする合金からなることを特徴と
    する半導体集積回路装置の製造方法。
  11. 【請求項１１】 請求項８、９または１０記載の半導体
    集積回路装置の製造方法において、前記第１の化学機械
    研磨における前記第１の金属膜の前記第１の導電性バリ
    ア層に対する研磨の選択比は８以上であることを特徴と
    する半導体集積回路装置の製造方法。
  12. 【請求項１２】 請求項８〜１１のいずれか一項に記載
    の半導体集積回路装置の製造方法において、前記第２の
    化学機械研磨における前記第１の金属膜の前記第１の導
    電性バリア層に対する研磨の選択比は３以下であること
    を特徴とする半導体集積回路装置の製造方法。
  13. 【請求項１３】 請求項８〜１２のいずれか一項に記載
    の半導体集積回路装置の製造方法において、前記第３の
    化学機械研磨における前記第１の導電性バリア層の前記
    第１の金属膜に対する研磨の選択比は１０以上であるこ
    とを特徴とする半導体集積回路装置の製造方法。
  14. 【請求項１４】 請求項８〜１２のいずれか一項に記載
    の半導体集積回路装置の製造方法において、前記第３の
    化学機械研磨における前記第１の導電性バリア層の前記
    第１の金属膜に対する研磨の選択比は２０以上であるこ
    とを特徴とする半導体集積回路装置の製造方法。
  15. 【請求項１５】 請求項８〜１４のいずれか一項に記載
    の半導体集積回路装置の製造方法において、前記第１の
    導電性バリア層はＴｉＮであることを特徴とする半導体
    集積回路装置の製造方法。
  16. 【請求項１６】 請求項８〜１５のいずれか一項に記載
    の半導体集積回路装置の製造方法において、前記第１の
    化学機械研磨と前記第２の化学機械研磨とは、別個の研
    磨パッドを用いて行なわれることを特徴とする半導体集
    積回路装置の製造方法。
  17. 【請求項１７】 以下の工程を含む半導体集積回路装置
    の製造方法； （ａ）半導体ウエハの第１の主面上の第１の絶縁膜上ま
    たはその中に、第１の導電層パターンを形成する工程、
    （ｂ）前記第１の導電層パターンおよび前記第１の絶縁
    膜上に、第１の溝および前記第１の溝の底部に形成さ
    れ、前記第１の導電層パターンに連結された第１のスル
    ーホールを有する単一または複数の膜からなる第２の絶
    縁膜を形成する工程、（ｃ）前記第２の絶縁膜の上面を
    覆い、前記第１の溝および前記スルーホールの内面を埋
    め込むように、第１の導電性バリア層を介して第１の金
    属膜を形成する工程、（ｄ）前記第１の溝の外部の前記
    第１の金属膜を砥粒フリー化学機械研磨によって除去す
    る工程、（ｅ）前記（ｄ）工程の後、前記第２の絶縁膜
    上の前記第１の導電性バリア層の上面に局所的に残存す
    る前記第１の金属膜を有砥粒化学機械研磨によって除去
    する工程、（ｆ）前記（ｅ）工程の後、前記第２の絶縁
    膜の上面に残存する前記第１の導電性バリア層を、前記
    第１の金属膜を基準とした時、前記第１の導電性バリア
    層に対して選択的な除去方法によって除去する工程。
  18. 【請求項１８】 請求項１７記載の半導体集積回路装置
    の製造方法において、前記（ｆ）工程の前記選択的な除
    去方法は、ドライエッチングであることを特徴とする半
    導体集積回路装置の製造方法。
  19. 【請求項１９】 以下の工程を含む半導体集積回路装置
    の製造方法； （ａ）半導体ウエハの第１の主面上の第１の絶縁膜上ま
    たはその中に、第１の導電層パターンを形成する工程、
    （ｂ）前記第１の導電層パターンおよび前記第１の絶縁
    膜上に、第１の溝および前記第１の溝の底部に形成さ
    れ、前記第１の導電層パターンに連結された第１のスル
    ーホールを有する単一または複数の膜からなる第２の絶
    縁膜を形成する工程、（ｃ）前記第２の絶縁膜の上面を
    覆い、前記第１の溝および前記スルーホールの内面を埋
    め込むように、第１の導電性バリア層を介して第１の金
    属膜を形成する工程、（ｄ）前記第１の溝の外部の前記
    第１の金属膜を、前記第１の金属膜の腐蝕域に属する状
    態にある第１の研磨液を用いた第１の化学機械研磨によ
    って除去する工程、（ｅ）前記（ｄ）工程の後、前記第
    ２の絶縁膜上の前記第１の導電性バリア層の上面に局所
    的に残存する前記第１の金属膜を、前記第１の金属膜の
    前記第１の導電性バリア層に対する選択比が前記第１の
    化学機械研磨よりも低い第２の化学機械研磨によって除
    去する工程、（ｆ）前記（ｅ）工程の後、前記第２の絶
    縁膜の上面に残存する前記第１の導電性バリア層を、前
    記第１の導電性バリア層の前記第１の金属膜に対する選
    択比が５以上である第３の化学機械研磨によって除去す
    る工程。
  20. 【請求項２０】 以下の工程を含む半導体集積回路装置
    の製造方法； （ａ）半導体ウエハの第１の主面上の第１の絶縁膜上ま
    たはその中に、第１の導電層パターンを形成する工程、
    （ｂ）前記第１の導電層パターンおよび前記第１の絶縁
    膜上に、第１の溝および前記第１の溝の底部に形成さ
    れ、前記第１の導電層パターンに連結された第１のスル
    ーホールを有する単一または複数の膜からなる第２の絶
    縁膜を形成する工程、（ｃ）前記第２の絶縁膜の上面を
    覆い、前記第１の溝および前記スルーホールの内面を埋
    め込むように、第１の導電性バリア層を介して第１の金
    属膜を形成する工程、（ｄ）前記第１の溝の外部の前記
    第１の金属膜を、前記第１の金属膜の前記第１の導電性
    バリア層に対する選択比が５以上である第１の化学機械
    研磨によって除去する工程、（ｅ）前記（ｄ）工程の
    後、前記第２の絶縁膜上の前記第１の導電性バリア層の
    上面に局所的に残存する前記第１の金属膜を、前記第１
    の金属膜の前記第１の導電性バリア層に対する選択比が
    前記第１の化学機械研磨よりも低い第２の化学機械研磨
    によって除去する工程、（ｆ）前記（ｅ）工程の後、前
    記第２の絶縁膜の上面に残存する前記第１の導電性バリ
    ア層を、前記第１の導電性バリア層の前記第１の金属膜
    に対する選択比が前記第２の化学機械研磨よりも大きい
    第３の化学機械研磨によって除去する工程。
  21. 【請求項２１】 請求項２０記載の半導体集積回路装置
    の製造方法において、前記第３の化学機械研磨は防食剤
    を含む第３の研磨液を用いて行なわれることを特徴とす
    る半導体集積回路装置の製造方法。
  22. 【請求項２２】 請求項２１記載の半導体集積回路装置
    の製造方法において、前記防食剤はベンゾトリアゾール
    を含むことを特徴とする半導体集積回路装置の製造方
    法。
  23. 【請求項２３】 請求項２２記載の半導体集積回路装置
    の製造方法において、前記第３の研磨液に含まれる前記
    ベンゾトリアゾールの濃度は０．００１〜１重量％であ
    ることを特徴とする半導体集積回路装置の製造方法。
  24. 【請求項２４】 請求項２２記載の半導体集積回路装置
    の製造方法において、前記第３の研磨液に含まれる前記
    ベンゾトリアゾールの濃度は０．０１〜１重量％である
    ことを特徴とする半導体集積回路装置の製造方法。
  25. 【請求項２５】 請求項２２記載の半導体集積回路装置
    の製造方法において、前記第３の研磨液に含まれる前記
    ベンゾトリアゾールの濃度は０．１〜１重量％であるこ
    とを特徴とする半導体集積回路装置の製造方法。
  26. 【請求項２６】 請求項２０〜２５のいずれか一項に記
    載の半導体集積回路装置の製造方法において、前記第１
    の化学機械研磨と前記第２の化学機械研磨とは、別個の
    研磨パッドを用いて行なわれることを特徴とする半導体
    集積回路装置の製造方法。
  27. 【請求項２７】 請求項２０〜２６のいずれか一項に記
    載の半導体集積回路装置の製造方法において、前記第２
    の化学機械研磨と前記第３の化学機械研磨とは、同一の
    研磨パッドを用いて行なわれることを特徴とする半導体
    集積回路装置の製造方法。
  28. 【請求項２８】 以下の工程を含む半導体集積回路装置
    の製造方法； （ａ）半導体ウエハの主面上に形成した第１絶縁膜の上
    部またはその中に導電層パターンを形成した後、前記第
    １絶縁膜および前記導電層パターンの上部に第２絶縁膜
    を形成する工程、（ｂ）前記導電層パターンの上部の前
    記第２絶縁膜に、その底部が前記導電層パターンに連結
    される配線溝を形成した後、前記配線溝の内部を含む前
    記第２絶縁膜の上部に導電性バリア層を形成する工程、
    （ｃ）前記配線溝の内部を含む前記導電性バリア層の上
    部に、前記配線溝の深さよりも厚い膜厚を有する金属膜
    を形成する工程、（ｄ）前記配線溝の外部の前記金属膜
    を硬質研磨パッドを使用した化学機械研磨によって除去
    する工程、（ｅ）前記（ｄ）工程の後、前記第２絶縁膜
    上の前記導電性バリア層の上面に局所的に残存する前記
    金属膜および前記第２絶縁膜上の前記導電性バリア層を
    化学機械研磨によって除去する工程、（ｆ）前記（ｅ）
    工程の後、前記第２絶縁膜の上面に残存する前記導電性
    バリア層を、前記金属膜対して選択的な化学機械研磨に
    よって除去する工程。
  29. 【請求項２９】 請求項２８記載の半導体集積回路装置
    の製造方法において、前記金属膜は、ＣｕもしくはＣｕ
    を主成分とする合金からなることを特徴とする半導体集
    積回路装置の製造方法。
  30. 【請求項３０】 請求項２８または２９記載の半導体集
    積回路装置の製造方法において、前記導電性バリア層
    は、前記金属膜よりも硬質の材料からなることを特徴と
    する半導体集積回路装置の製造方法。
  31. 【請求項３１】 請求項２８、２９または３０記載の半
    導体集積回路装置の製造方法において、前記（ｅ）工程
    の研磨は、前記（ｄ）工程の研磨に用いた研磨パッドよ
    りも軟質の研磨パッドを用いて行うことを特徴とする半
    導体集積回路装置の製造方法。
  32. 【請求項３２】 請求項２８〜３１のいずれか一項に記
    載の半導体集積回路装置の製造方法において、前記
    （ｄ）工程の研磨は、前記金属膜の前記導電性バリア層
    に対する研磨の選択比が５以上の研磨液を用いて行い、
    前記（ｅ）工程の研磨は、前記導電性バリア層の前記金
    属膜に対する研磨の選択比が５以上の研磨液を用いて行
    うことを特徴とする半導体集積回路装置の製造方法。
  33. 【請求項３３】 以下の工程を含む半導体集積回路装置
    の製造方法； （ａ）半導体ウエハの主面上の第１の絶縁膜上またはそ
    の中に導電層パターンを形成する工程、（ｂ）前記導電
    層パターンおよび前記第１の絶縁膜上に、溝および前記
    溝の底部に形成され、前記導電層パターンに連結された
    スルーホールを有する単一または複数の膜からなる第２
    の絶縁膜を形成する工程、（ｃ）前記第２の絶縁膜の上
    面を覆い、前記溝および前記スルーホールの内面を埋め
    込むように、導電性バリア層を介して金属膜を形成する
    工程、（ｄ）前記溝の外部の前記金属膜を砥粒フリー化
    学機械研磨によって除去する工程、（ｅ）前記（ｄ）工
    程の後、前記第２の絶縁膜上の前記導電性バリア層の上
    面に局所的に残存する前記金属膜を有砥粒化学機械研磨
    によって除去する工程、（ｆ）前記（ｅ）工程の後、前
    記第２の絶縁膜の上面に残存する前記導電性バリア層
    を、前記金属膜を基準とした時、前記導電性バリア層に
    対して選択的な化学機械研磨によって除去する工程、
    （ｇ）前記（ｆ）工程の後、前記半導体ウエハの前記主
    面上を遮光状態で洗浄する工程。
  34. 【請求項３４】 請求項３３記載の半導体集積回路装置
    の製造方法において、前記金属膜は、ＣｕもしくはＣｕ
    を主成分とする合金からなることを特徴とする半導体集
    積回路装置の製造方法。
  35. 【請求項３５】 請求項３３または３４記載の半導体集
    積回路装置の製造方法において、前記（ｇ）工程の洗浄
    は、１８０ルックス以下の遮光状態で行われることを特
    徴とする半導体集積回路装置の製造方法。
JP11123061A 1999-04-28 1999-04-28 半導体集積回路装置の製造方法 Pending JP2000315666A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP11123061A JP2000315666A (ja) 1999-04-28 1999-04-28 半導体集積回路装置の製造方法
TW089103619A TW517296B (en) 1999-04-28 2000-03-01 Method for manufacturing a semiconductor device
US09/527,751 US6509273B1 (en) 1999-04-28 2000-03-17 Method for manufacturing a semiconductor device
KR1020000013857A KR20000076913A (ko) 1999-04-28 2000-03-18 반도체 집적회로 디바이스 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11123061A JP2000315666A (ja) 1999-04-28 1999-04-28 半導体集積回路装置の製造方法

Publications (2)

Publication Number Publication Date
JP2000315666A true JP2000315666A (ja) 2000-11-14
JP2000315666A5 JP2000315666A5 (ja) 2004-10-28

Family

ID=14851242

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11123061A Pending JP2000315666A (ja) 1999-04-28 1999-04-28 半導体集積回路装置の製造方法

Country Status (4)

Country Link
US (1) US6509273B1 (ja)
JP (1) JP2000315666A (ja)
KR (1) KR20000076913A (ja)
TW (1) TW517296B (ja)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001077062A (ja) * 1999-09-06 2001-03-23 Jsr Corp 半導体装置の製造に用いる化学機械研磨用水系分散体
JP2001185515A (ja) * 1999-12-27 2001-07-06 Hitachi Ltd 研磨方法、配線形成方法、半導体装置の製造方法及び半導体集積回路装置
JP2002166360A (ja) * 2000-12-04 2002-06-11 Nikon Corp 研磨状況モニタ方法及びその装置、研磨装置、半導体デバイス製造方法、並びに半導体デバイス
JP2002359223A (ja) * 2001-05-30 2002-12-13 Shibaura Mechatronics Corp 洗浄液
KR20030020847A (ko) * 2001-09-04 2003-03-10 엔이씨 일렉트로닉스 코포레이션 반도체 장치의 제조 방법
JP2003273045A (ja) * 2001-12-28 2003-09-26 Hynix Semiconductor Inc Ｃｍｐスラリー及びこれを利用する半導体素子の金属配線コンタクトプラグの形成方法
US6831014B2 (en) 2001-09-04 2004-12-14 Nec Electronics Corporation Method of manufacturing a semiconductor apparatus using chemical mechanical polishing
JP2008010835A (ja) * 2006-05-31 2008-01-17 Sumitomo Electric Ind Ltd 窒化物結晶の表面処理方法、窒化物結晶基板、エピタキシャル層付窒化物結晶基板および半導体デバイス、ならびにエピタキシャル層付窒化物結晶基板および半導体デバイスの製造方法
JP2008028411A (ja) * 2007-09-03 2008-02-07 Jsr Corp 半導体装置の製造に用いる化学機械研磨用水系分散体
JP2008147444A (ja) * 2006-12-11 2008-06-26 Fujitsu Ltd 配線形成方法
JP2010219406A (ja) * 2009-03-18 2010-09-30 Tokyo Electron Ltd 化学的機械研磨方法
JP2013055366A (ja) * 2006-05-31 2013-03-21 Sumitomo Electric Ind Ltd ＧａＮ結晶の表面処理方法、ＧａＮ結晶基板、エピタキシャル層付ＧａＮ結晶基板および半導体デバイス、ならびにエピタキシャル層付ＧａＮ結晶基板および半導体デバイスの製造方法

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4554011B2 (ja) 1999-08-10 2010-09-29 ルネサスエレクトロニクス株式会社 半導体集積回路装置の製造方法
JP2002050595A (ja) * 2000-08-04 2002-02-15 Hitachi Ltd 研磨方法、配線形成方法及び半導体装置の製造方法
JP2002367996A (ja) * 2001-06-06 2002-12-20 Nec Corp 半導体装置の製造方法
SG115405A1 (en) * 2001-09-17 2005-10-28 Inst Of Microelectronics Method for reducing dishing in chemical mechanical polishing
US6638326B2 (en) * 2001-09-25 2003-10-28 Ekc Technology, Inc. Compositions for chemical mechanical planarization of tantalum and tantalum nitride
US6730592B2 (en) * 2001-12-21 2004-05-04 Micron Technology, Inc. Methods for planarization of metal-containing surfaces using halogens and halide salts
US7049237B2 (en) * 2001-12-21 2006-05-23 Micron Technology, Inc. Methods for planarization of Group VIII metal-containing surfaces using oxidizing gases
US20030119316A1 (en) * 2001-12-21 2003-06-26 Micron Technology, Inc. Methods for planarization of group VIII metal-containing surfaces using oxidizing agents
US7121926B2 (en) * 2001-12-21 2006-10-17 Micron Technology, Inc. Methods for planarization of group VIII metal-containing surfaces using a fixed abrasive article
JP4063619B2 (ja) * 2002-03-13 2008-03-19 Ｎｅｃエレクトロニクス株式会社 半導体装置の製造方法
JP4050631B2 (ja) * 2003-02-21 2008-02-20 株式会社ルネサステクノロジ 電子デバイスの製造方法
TWI264620B (en) * 2003-03-07 2006-10-21 Asml Netherlands Bv Lithographic apparatus and device manufacturing method
US20040266185A1 (en) * 2003-06-30 2004-12-30 Texas Instruments Incorporated Method for reducing integrated circuit defects
US6936534B2 (en) * 2003-09-17 2005-08-30 Micron Technology, Inc. Method for the post-etch cleaning of multi-level damascene structures having underlying copper metallization
US20050092620A1 (en) * 2003-10-01 2005-05-05 Applied Materials, Inc. Methods and apparatus for polishing a substrate
KR100795364B1 (ko) * 2004-02-10 2008-01-17 삼성전자주식회사 반도체 기판용 세정액 조성물, 이를 이용한 세정 방법 및도전성 구조물의 제조 방법
KR20050110470A (ko) * 2004-05-19 2005-11-23 테크노세미켐 주식회사 반도체 기판용 세정액 조성물, 이를 이용한 반도체 기판세정방법 및 반도체 장치 제조 방법
CN102402635B (zh) * 2010-09-19 2014-03-05 复旦大学 一种针对耦合电容影响的化学机械抛光工艺哑元金属填充方法
JP2014027012A (ja) * 2012-07-24 2014-02-06 Toshiba Corp 半導体装置の製造方法および半導体装置の製造装置
US9989943B2 (en) 2014-04-11 2018-06-05 Trane International Inc. HVAC systems and controls

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4954142A (en) 1989-03-07 1990-09-04 International Business Machines Corporation Method of chemical-mechanical polishing an electronic component substrate and polishing slurry therefor
JPH0794455A (ja) 1993-09-24 1995-04-07 Sumitomo Metal Ind Ltd 配線の形成方法
JP3556978B2 (ja) 1993-12-14 2004-08-25 株式会社東芝 銅系金属の研磨方法
JP3397501B2 (ja) 1994-07-12 2003-04-14 株式会社東芝 研磨剤および研磨方法
JPH0864594A (ja) 1994-08-18 1996-03-08 Sumitomo Metal Ind Ltd 配線の形成方法
JPH0955362A (ja) * 1995-08-09 1997-02-25 Cypress Semiconductor Corp スクラッチを減少する集積回路の製造方法
JP3160545B2 (ja) 1997-01-28 2001-04-25 松下電器産業株式会社 埋め込み配線の形成方法
JP3371775B2 (ja) * 1997-10-31 2003-01-27 株式会社日立製作所 研磨方法
US6153043A (en) 1998-02-06 2000-11-28 International Business Machines Corporation Elimination of photo-induced electrochemical dissolution in chemical mechanical polishing
US6261157B1 (en) * 1999-05-25 2001-07-17 Applied Materials, Inc. Selective damascene chemical mechanical polishing

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001077062A (ja) * 1999-09-06 2001-03-23 Jsr Corp 半導体装置の製造に用いる化学機械研磨用水系分散体
JP2001185515A (ja) * 1999-12-27 2001-07-06 Hitachi Ltd 研磨方法、配線形成方法、半導体装置の製造方法及び半導体集積回路装置
JP2002166360A (ja) * 2000-12-04 2002-06-11 Nikon Corp 研磨状況モニタ方法及びその装置、研磨装置、半導体デバイス製造方法、並びに半導体デバイス
JP4713767B2 (ja) * 2001-05-30 2011-06-29 株式会社東芝 洗浄液および半導体装置の製造方法
JP2002359223A (ja) * 2001-05-30 2002-12-13 Shibaura Mechatronics Corp 洗浄液
KR20030020847A (ko) * 2001-09-04 2003-03-10 엔이씨 일렉트로닉스 코포레이션 반도체 장치의 제조 방법
JP2003077918A (ja) * 2001-09-04 2003-03-14 Nec Corp 半導体装置の製造方法
US6723626B2 (en) 2001-09-04 2004-04-20 Nec Electronics Corporation Method of manufacturing semiconductor device
US6831014B2 (en) 2001-09-04 2004-12-14 Nec Electronics Corporation Method of manufacturing a semiconductor apparatus using chemical mechanical polishing
JP2003273045A (ja) * 2001-12-28 2003-09-26 Hynix Semiconductor Inc Ｃｍｐスラリー及びこれを利用する半導体素子の金属配線コンタクトプラグの形成方法
JP2008010835A (ja) * 2006-05-31 2008-01-17 Sumitomo Electric Ind Ltd 窒化物結晶の表面処理方法、窒化物結晶基板、エピタキシャル層付窒化物結晶基板および半導体デバイス、ならびにエピタキシャル層付窒化物結晶基板および半導体デバイスの製造方法
JP2013055366A (ja) * 2006-05-31 2013-03-21 Sumitomo Electric Ind Ltd ＧａＮ結晶の表面処理方法、ＧａＮ結晶基板、エピタキシャル層付ＧａＮ結晶基板および半導体デバイス、ならびにエピタキシャル層付ＧａＮ結晶基板および半導体デバイスの製造方法
JP2008147444A (ja) * 2006-12-11 2008-06-26 Fujitsu Ltd 配線形成方法
JP2008028411A (ja) * 2007-09-03 2008-02-07 Jsr Corp 半導体装置の製造に用いる化学機械研磨用水系分散体
JP2010219406A (ja) * 2009-03-18 2010-09-30 Tokyo Electron Ltd 化学的機械研磨方法

Also Published As

Publication number Publication date
TW517296B (en) 2003-01-11
US6509273B1 (en) 2003-01-21
KR20000076913A (ko) 2000-12-26

Similar Documents

Publication Publication Date Title
JP2000315666A (ja) 半導体集積回路装置の製造方法
KR100683028B1 (ko) 반도체 집적회로장치의 제조방법
US6436302B1 (en) Post CU CMP polishing for reduced defects
JP4554011B2 (ja) 半導体集積回路装置の製造方法
KR100698987B1 (ko) 반도체 집적 회로 장치의 제조 방법
US7084063B2 (en) Fabrication method of semiconductor integrated circuit device
US7104267B2 (en) Planarized copper cleaning for reduced defects
KR100514536B1 (ko) 연마방법
US6787473B2 (en) Post-planarization clean-up
KR20030014123A (ko) 반도체 집적 회로 장치의 제조 방법
JPH1140526A (ja) 配線形成方法及び半導体装置の製造方法
JP2004193377A (ja) 半導体装置の製造方法
JP2008141204A (ja) 半導体集積回路装置の製造方法
JP2003347299A (ja) 半導体集積回路装置の製造方法
KR100746895B1 (ko) 반도체 집적 회로 장치의 제조 방법
US20040140288A1 (en) Wet etch of titanium-tungsten film
JP2007005840A (ja) 半導体集積回路装置の製造方法
JPH10209092A (ja) ウェハ研磨剤およびこれを用いた半導体装置の製造方法
JP2007043183A (ja) 半導体集積回路装置の製造方法
JP2004200707A (ja) 半導体集積回路装置の製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050629

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050705

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050905

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060110

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060313

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20061212