JP2003077918A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JP2003077918A
JP2003077918A JP2001268109A JP2001268109A JP2003077918A JP 2003077918 A JP2003077918 A JP 2003077918A JP 2001268109 A JP2001268109 A JP 2001268109A JP 2001268109 A JP2001268109 A JP 2001268109A JP 2003077918 A JP2003077918 A JP 2003077918A
Authority
JP
Japan
Prior art keywords
wiring
film
insulating film
cleaning
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001268109A
Other languages
English (en)
Other versions
JP4803625B2 (ja
Inventor
Yasuaki Tsuchiya
泰章 土屋
Toru Kubo
亨 久保
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2001268109A priority Critical patent/JP4803625B2/ja
Priority to TW091119992A priority patent/TW561507B/zh
Priority to US10/232,532 priority patent/US6723626B2/en
Priority to KR1020020052796A priority patent/KR20030020847A/ko
Publication of JP2003077918A publication Critical patent/JP2003077918A/ja
Application granted granted Critical
Publication of JP4803625B2 publication Critical patent/JP4803625B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02082—Cleaning product to be cleaned
    • H01L21/02087—Cleaning of wafer edges
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
    • H01L21/02074—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers the processing being a planarization of conductive layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02082—Cleaning product to be cleaned
    • H01L21/0209—Cleaning of wafer backside
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32115—Planarisation
    • H01L21/3212—Planarisation by chemical mechanical polishing [CMP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/7684—Smoothing; Planarisation
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/906—Cleaning of wafer as interim step
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/963—Removing process residues from vertical substrate surfaces

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Weting (AREA)

Abstract

(57)【要約】 【課題】製造コストの増加を抑えつつ、半導体装置製造
時のダマシン配線の損傷を低減し、配線の信頼性を向上
する。 【解決手段】半導体基板１１上に絶縁膜１２を形成する
ステップと、絶縁膜１２内に延びる配線溝１５を形成す
るステップと、配線溝１５を満たし、かつ絶縁膜１２を
覆うように導電膜１３＋１４を形成するステップと、絶
縁膜１２の表面が露出するまで、導電膜１３＋１４をＣ
ＭＰにより除去し、導電膜１３＋１４を配線とするステ
ップと、前記半導体基板１１の表面を洗浄するステップ
と、前記配線の表面を保護する保護膜１６を形成可能な
保護薬液で、半導体基板１１の表面を処理しながら、半
導体基板１１の裏面を洗浄するステップとを具備する半
導体装置の製造方法を実施する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体装置及び半
導体装置の製造方法に関し、特に銅配線パターンを保護
するウエット処理の方法に関する。
【０００２】
【従来の技術】チップサイズの拡大と最小加工寸法の微
細化に伴い、配線による寄生容量と配線抵抗が急増し、
その結果配線遅延が発生する。それを解決する方法とし
て、寄生容量に対しては、低誘電率層間絶縁膜を用い
る。また、配線抵抗に対しては、低抵抗の銅配線を使用
する。そして、低誘電率による容量Ｃの低下と、銅によ
る抵抗Ｒの低下により、配線遅延（∝ＲＣ）を低減でき
る。
【０００３】また、配線抵抗の低減のために、平均配線
長の低減も重要である。平均配線長は、配線層数に反比
例するので、配線を多層化する多層化技術が重要とな
る。そのためには、下層の表面凹凸を踏襲せずに多層化
が可能なダマシン配線構造及び化学機械研磨（ＣＭＰ）
の技術が必須となる。ＣＭＰは、半導体装置の製造過程
において、研磨剤により表面を精密に研磨する工程であ
る。下層の上部を精密に平坦化し、上層に凹凸を踏襲さ
せないようにする。製造工程は、非常に微細なプロセス
であるため、研磨剤、研磨条件、研磨機器、洗浄方法等
に高い技術が要求される。
【０００４】従来の技術のＣＭＰにおける問題点につい
て説明する。図６を参照して、従来の技術について説明
する。図６は、ＣＭＰのプロセス終了後の洗浄の一工程
を示す図である。ウエハー１０１、純水１０２、純水ノ
ズル１０４、洗浄液１０３及び洗浄液ノズル１０５を示
す。ここでは、ＣＭＰにより配線を形成する配線膜の不
要部分が研磨された後、ウエハー１０１の表面（図６の
純水１０２の側）の洗浄が終了し、その後の裏面（図６
の洗浄液１０３の側）の洗浄工程を示している。
【０００５】ウエハー１０１は、半導体装置である。そ
の表面に、半導体素子、層間絶縁膜、ダマシン配線など
が形成されている。純水１０２は、半導体製造に用いら
れる超高純度の純水である。ウエハ−１０１の表面を覆
い、裏面からの洗浄液１０３及び不純物の回り込みを防
ぐ機能を有する。純水ノズル１０４は、ウエハー１０１
表面に純水１０２を放出するノズルである。洗浄液１０
３は、ウエハー１０１の表面側のＣＭＰにより、裏面に
周り込んだ研磨残留物や汚染物質を除去し、洗浄するた
めの洗浄液である。洗浄液ノズル１０５は、ウエハー１
０１裏面に洗浄液１０３を放出するノズルである。
【０００６】銅のダマシン配線形成（ＣＭＰ）後、ウエ
ハー１０１は、表面を洗浄される。しかる後、図６に示
すように、裏面を洗浄液１０３により洗浄される。その
際、裏面の汚染が表面の側に回り込まないように、表面
に、純水１０２を放出している。
【０００７】この時の、ダマシン配線の状態について、
図７を用いて説明する。図７は、ウエハー１０１のダマ
シン配線の一断面を示す図である。基板１１１、絶縁膜
１１２、バリア膜１１３、配線膜１１４及び配線溝１１
５を示す。基板１１１は、半導体素子、（層間）絶縁
膜、ダマシン配線などを形成するための基板である。シ
リコンのような半導体基板や、二酸化シリコンや窒化シ
リコンのような絶縁膜を形成された半導体基板でも良
い。絶縁膜１１２は、炭化水素系のポリマーのような有
機系の材料を用いた絶縁膜、あるいは、二酸化シリコン
のような無機系の材料を用いた絶縁膜である。バリア膜
１１３は、金属薄膜である。プロセス中に、絶縁膜１１
２が、プラズマに曝されるのを防ぐと共に、配線膜１１
４が絶縁膜１１２へ拡散するのを防止する。窒化チタン
やタンタルなどである。配線膜１１４は、抵抗率の低い
金属で形成される配線用の膜である。絶縁膜中の配線溝
に形成され、ダマシン配線となる。例えば、銅である。
【０００８】図７（ａ）において、ＣＭＰにより、配線
溝１１５にダマシン配線が形成された後、表面（配線溝
１１５）の側が、洗浄される。しかる後、図６で示すよ
うに、裏面（基板１１１）の側が洗浄液１０３により洗
浄される。その裏面を洗浄する際、表側には、純水１０
２が流されている。純水１０２は、裏面洗浄の洗浄液１
０３が表面に周り込むのを防ぐために流す。そして、こ
の裏面洗浄が終了した時点での断面図が図７（ｂ）であ
る。図７（ｂ）においては、バリア膜１１３と配線膜１
１４との表面側の界面において、サイドスリットが入る
ことが分かる。
【０００９】この様に、ＣＭＰ終了後、表面の洗浄が終
了した段階であるにもかかわらず、サイドスリットが入
る。これは、純水１０２及び僅かに表面に残留している
ＣＭＰ用研磨液により、配線膜１１４（銅）がエッチン
グされているためである。また、図示しないが、その作
用により、膜表面にエッチングによるピットが入る可能
性も有る。
【００１０】その結果、配線の断面積が小さくなる他、
場所依存性が出て来ることになる。すなわち、配線抵抗
を有効に低減することが困難となる。また、凹凸が発生
するため、層間絶縁膜のステップカバレッジに乱れが生
じる可能性が有る。
【００１１】図８は、ＣＭＰのプロセス終了後の洗浄の
他の一工程を示す図である。ウエハー１０１、純水１０
２、純水ノズル１０４、洗浄液１０３、洗浄液ノズル１
０５、端部洗浄液１０６及び端部ノズル１０７を示す。
ここでは、ＣＭＰにより配線を形成する配線膜の不要部
分が研磨された後、ウエハー１０１の表面（図８の純水
１０２の側）の洗浄が終了し、その後の裏面（図８の洗
浄液１０３の側）の洗浄及び表面エッジ部のメタル除去
を同時に行う工程を示している。
【００１２】端部洗浄液１０６は、表面のエッジ部に有
る金属部分を、エッチング除去するための洗浄液であ
る。端部ノズル１０７は、端部洗浄液１０６を供給する
ノズルである。他の構成（ウエハー１０１〜洗浄液ノズ
ル１０５）は既述の通りなので、説明を省略する。
【００１３】この場合にも、前述の場合と同様に、図７
で示すような現象が起こり、ダマシン配線のバリア膜と
の境界部分においてサイドスリットが生じる。従って、
配線抵抗を有効に低減することが困難となり、層間絶縁
膜のステップカバレッジにも問題が生じる可能性が有
る。
【００１４】上記問題に関連して、特開２００１−８９
７４７号公報に、研磨用組成物および研磨方法が開示さ
れている。この発明では、ＣＭＰを行なう際の研磨用組
成物として、ベンゾトリアゾール誘導体を含む組成物を
用いる。ベンゾトリアゾール誘導体を含む組成物を用い
て銅のＣＭＰを行うことにより、銅表面に保護膜を形成
し、研磨後の腐食防止に加え、銅膜研磨速度も抑制する
作用がある。
【００１５】特開２０００−３１５６６６号公報には、
半導体集積回路装置の製造方法が開示されている。この
発明では、ＣＭＰを行なう際の研磨液として、防食剤を
含む研磨液を用いる。防食剤は、金属表面に耐食性の保
護膜を形成し、ＣＭＰにより研磨の進行を抑制する薬剤
である。ここでは、ベンゾトリアゾールを用いる。そし
て、銅のＣＭＰを行いつつ、銅表面に保護膜を形成し、
研磨後の腐食防止に加え、銅膜研磨速度も抑制する。
【００１６】特開２０００−１２５４３号公報には、半
導体集積回路装置の製造方法が開示されている。この発
明では、ＣＭＰを行なう際の研磨用スラリとして、ベン
ゾトリアゾールを含むスラリを用いる。ベンゾトリアゾ
ールを含むスラリを用いることにより、銅膜の表面を保
護しながら研磨できる。従って、スループットを著しく
低下させること無く、銅膜の腐食及びディッシングを抑
えた銅膜の研磨が可能となる。
【００１７】特開平８−８３７８０号公報には、研磨剤
及び研磨方法が開示されている。この発明では、ＣＭＰ
を行なう際の研磨剤として、ベンゾトリアゾールを含む
研磨剤を用いる。ベンゾトリアゾールを含む研磨剤を用
いることにより、銅膜の表面を保護し、等方的な化学機
械研磨を抑制する。そして、被研磨膜の凸部表面のみを
機械的研磨により除去することにより、ディッシングの
少ない研磨が可能となる。
【００１８】特開平８−６４５９４号公報には、配線の
形成方法が開示されている。この発明では、ＣＭＰを行
なう際の砥粒液として、ベンゾトリアゾールを含む砥粒
液を用いる。ベンゾトリアゾールを含む研磨剤を用いる
ことにより、銅膜の表面を保護し、腐食の発生を防止す
ることが出来る。そして、金属配線形成中（研磨中）及
び形成後の表面腐食を防止し、品質劣化を防止できる。
【００１９】特開平５−３１５３３１号公報には、半導
体装置の製造方法及び洗浄装置が開示されている。この
発明では、銅配線形成後、ベンゾトリアゾールを含む水
溶液を用いて、銅配線を洗浄する。ベンゾトリアゾール
を含む水溶液を用いることにより、銅膜の表面に保護膜
（Ｃｕ−ＢＴＡ）が形成され保護されるので、銅配線の
腐食を防止することが出来る。
【００２０】
【発明が解決しようとする課題】従って、本発明の目的
は、ダマシン配線が形成されたウエハーのウエット処理
の際、ダマシン配線表面へのダメージを低減することが
可能な半導体装置の製造方法を提供することである。
【００２１】また、本発明の別の目的は、ダマシン配線
が形成されたウエハーの裏面洗浄の際、ダマシン配線表
面の保護をすることが可能な半導体装置の製造方法を提
供することである。
【００２２】本発明の更に別の目的は、ダマシン配線が
形成されたウエハーの表面エッジ部のメタル除去の際、
ダマシン配線表面の保護をすることが可能な半導体装置
の製造方法を提供することである。
【００２３】本発明の更に別の目的は、配線抵抗を安定
させ、配線遅延を低減することが可能な半導体装置の製
造方法を提供することにある。
【００２４】本発明の他の目的は、スループットの低下
させずに、配線の信頼性を向上することが可能な半導体
装置の製造方法を提供することにある。
【００２５】
【課題を解決するための手段】以下に、［発明の実施の
形態]で使用される番号・符号を用いて、課題を解決す
るための手段を説明する。これらの番号・符号は、［特
許請求の範囲］の記載と［発明の実施の形態］との対応
関係を明らかにするために付加されたものである。ただ
し、それらの番号・符号を、［特許請求の範囲］に記載
されている発明の技術的範囲の解釈に用いてはならな
い。
【００２６】従って、上記課題を解決するために、本発
明の半導体装置の製造方法は、半導体基板（１１）上に
絶縁膜（１２）を形成するステップと、前記絶縁膜（１
２）内に延びる配線溝（１５）を形成するステップと、
前記配線溝（１５）を満たし、かつ前記絶縁膜（１２）
を覆うように導電膜（１３＋１４）を形成するステップ
と、前記絶縁膜（１２）の表面が露出するまで、前記導
電膜（１３＋１４）をＣＭＰにより除去し、前記導電膜
（１３、１４）を配線とするステップと、前記半導体基
板（１１）の表面を洗浄するステップと、前記配線の表
面を保護する保護膜（１６）を形成可能な保護薬液
（２）で、前記半導体基板（１１）の表面を処理しなが
ら、前記半導体基板（１１）の裏面を洗浄するステップ
とを具備する。
【００２７】また、本発明の半導体装置の製造方法は、
半導体基板（１１）上に絶縁膜（１２）を形成するステ
ップと、前記絶縁膜（１２）内に延びる配線溝（１５）
を形成するステップと、前記配線溝（１５）の内面を覆
い、かつ前記絶縁膜（１２）を覆うように第１導電膜
（１３）を形成するステップと、前記配線溝（１５）を
満たし、かつ前記第１導電膜（１３）を覆うように第２
導電膜（１４）を形成するステップと、前記第１導電膜
（１３）の表面が露出するまで、前記第２導電膜（１
４）を、ＣＭＰにより除去するステップと、前記絶縁膜
（１２）の表面が露出するまで、前記第１導電膜（１
３）と前記第２導電膜（１４）をＣＭＰにより除去し、
前記第２導電膜（１４）を配線とするステップと、前記
半導体基板（１１）の表面を洗浄するステップと、前記
配線の表面を保護する保護膜（１６）を形成可能な保護
薬液（２）で、前記半導体基板（１１）の表面を処理し
ながら、前記半導体基板（１１）の裏面を洗浄するステ
ップとを具備する。
【００２８】また、本発明の半導体装置の製造方法は、
半導体基板（２１）上に導電膜（２３＋２４）を用いて
ダマシン配線を形成するステップと、前記ダマシン配線
上に上部絶縁膜（２６＋２７）を形成するステップと、
前記上部絶縁膜（２６＋２７）を貫通して、前記ダマシ
ン配線へ達するビアホール（３０）を形成するステップ
と、前記ダマシン配線の表面を保護する保護膜（３
１’）を形成可能な保護薬液（２）で、前記半導体基板
（１１）の表面を洗浄するステップとを具備する。
【００２９】また、本発明の半導体装置の製造方法は、
前記導電膜（１３＋１４、２３＋２４）又は前記第２導
電膜（１４）は、銅を含む。
【００３０】更に、本発明の半導体装置の製造方法は、
前記保護薬液（２）は、ベンゾトリアゾール又はベンゾ
トリアゾール誘導体を含む水溶液である。
【００３１】更に、本発明の半導体装置の製造方法は、
前記水溶液中の前記ベンゾトリアゾール又は前記ベンゾ
トリアゾール誘導体の濃度は、０．０１〜０．１ｗｔ％
である。
【００３２】更に、本発明の半導体装置の製造方法は、
半導体基板（１１、２１）上に銅を含む配線の配線パタ
ーン（１４＋１５、２４＋２５、２９＋３０）を形成す
るステップと、前記配線（１４＋１５、２４＋２５、２
９＋３０）の露出した表面を、ベンゾトリアゾールを含
む水溶液（２）でウエット処理するステップとを具備す
る。
【００３３】
【発明の実施の形態】以下、本発明である半導体装置の
製造方法の実施の形態に関して、添付図面を参照して説
明する。本実施例において、一層分の金属配線を有する
半導体装置を例に示して説明する。しかし、本発明は、
多層の配線構造を有する他の半導体装置の製造方法にお
いても、適用することが可能である。
【００３４】（実施例１）以下、本発明の半導体装置の
製造方法の第１の実施の形態について、添付の図面を参
照して説明する。図１は、本発明の半導体装置の製造方
法の第１の実施の形態に関わる一工程を示す図である。
ウエハー１、保護液２、保護液ノズル４、洗浄液３及び
洗浄液ノズル５を示す。ここでは、ＣＭＰにより配線を
形成する配線膜の不要部分が研磨された後、ウエハー１
の表面（図１の保護液２の側）の洗浄が終了し、その後
の裏面（図１の洗浄液３の側）の洗浄工程を示してい
る。
【００３５】ウエハー１は、一つ又は複数の半導体装置
を有する半導体基板である。製造方法における各プロセ
スにおいて、その基板上に、絶縁層、半導体素子、層間
絶縁膜、ダマシン配線などが形成される。本実施例で
は、ダマシン配線における銅配線用の膜（配線膜１４、
後述）を化学機械研磨法（ＣＭＰ）により研磨し、研磨
面を洗浄した後の半導体基板である。
【００３６】保護液２は、半導体製造に用いられる超高
純度の純水と保護溶液とを混合した液である。ウエハ−
１の表面に供給され、その表面側を覆い、裏面からの洗
浄液３（後述）及び不純物の回り込みを防ぐ機能を有す
る。保護溶液は、配線膜１４上に供給され、配線膜１４
の表面を保護する保護膜を形成することが可能な材料で
ある。例えば、ベンゾトリアゾール又はベンゾトリアゾ
ール誘導体などがある。本実施例では、ベンゾトリアゾ
ール（以下、ＢＴＡという）を用いる。そして、ＢＴＡ
の純水水溶液（以下、ＢＴＡ水溶液という）の濃度は、
裏面洗浄時に、表面にサイドスリットが形成されないた
めに充分な濃度とする。好ましくは０．０１ｗｔ％〜
０．１ｗｔ％である。本実施例では、０．０４ｗｔ％の
濃度のものを使用する。
【００３７】洗浄液３は、ウエハー１の裏面を洗浄する
洗浄液である。ウエハー１表面のＣＭＰ及びその後の表
面洗浄により、裏面に周り込んだ研磨残留物や金属汚染
物質などを除去し洗浄することが可能な材料である。本
実施例では、フッ酸と過酸化水素水の混合溶液（以下、
ＦＰＭという）を用いる。ＦＲＭの濃度は、研磨残留物
や金属汚染物質などを除去可能な濃度である。
【００３８】保護液ノズル４は、ウエハー１表面に保護
液２を供給するノズルである。一定の圧力、一定の流量
で保護液２を供給することが可能である。洗浄液ノズル
５は、ウエハー１裏面に洗浄液３を放出するノズルであ
る。一定の圧力、一定の流量で洗浄３を供給することが
可能である。
【００３９】銅のダマシン配線形成（ＣＭＰ）後、ウエ
ハー１は、ＣＭＰを実施した表面を洗浄される。しかる
後、図１に示すように、裏面を洗浄液３により洗浄す
る。その際、裏面の汚染が表面の側に回り込まないよう
に、表面に、保護液２を供給している。
【００４０】この時の、ダマシン配線の状態について、
図２を用いて説明する。図２（ａ）〜（ｃ）は、ウエハ
ー１のダマシン配線の一断面を示す図である。ウエハー
１上の、基板１１、絶縁膜１２、バリア膜１３、配線膜
１４及び配線溝１５を示す。半導体基板としての基板１
１は、半導体素子、配線などを形成するための基板であ
る。シリコンのような半導体基板や、二酸化シリコンや
窒化シリコンのような無機系の絶縁膜を形成された半導
体基板でも良い。あるいは、複数の配線構造や素子が埋
め込まれた絶縁膜の多層構造を有する半導体基板でも良
い。本実施例では、二酸化シリコンを形成したシリコン
基板である。
【００４１】絶縁膜１２は、基板１１上に、スパッタ
法、ＣＶＤ法やスピンコート法などで形成された絶縁膜
である。無機系あるいは有機系の低誘電率材料を用い
る。配線間や配線と素子、素子間を絶縁する。二酸化シ
リコンや窒化シリコンのような無機系の材料を用いる。
また、有機物、有機基、水素、水酸基等を不純物として
ドープした二酸化シリコンでも良い。ＣＭＰにより、バ
リア膜１３（後述）を研磨する際、研磨のストッパーの
機能を有する。膜厚は、およそ５００ｎｍである。本実
施例では、二層構造とし、下層を炭化水素系のポリマー
のような有機系の材料を用いた絶縁膜とし、上層を二酸
化シリコンのような無機系の絶縁膜とする。
【００４２】バリア膜１３は、絶縁膜１２上及び配線溝
１５の壁面（内面）に、スパッタ法や蒸着法、ＣＶＤ法
などにより形成された金属薄膜である。ダマシン配線形
成のプロセス中に、絶縁膜１２が、プラズマ等に曝され
るのを防止する。また、配線膜１４が絶縁膜１２へ拡散
するのを防止する。高融点金属あるいはその窒化物であ
る。例えば、タンタルや窒化タンタル、窒化チタン、そ
れらの積層膜などである。本実施例では、窒化タンタル
であり、膜厚は、およそ３０ｎｍである。
【００４３】配線膜１４は、配線溝１５を満たし、且
つ、バリア膜１３を覆うように、スパッタ法や蒸着法、
メッキ法などにより形成された金属膜である。最終的に
は、配線溝１５中に形成された部分が、ダマシン配線と
なる。配線用に、抵抗率の低い金属で形成される。例え
ば、銅、アルミニウム、タングステンである。本実施例
では、銅を用いる。膜厚は、配線溝形成前の成膜直後
は、典型的には、配線溝１５（絶縁膜１２）分の５００
ｎｍ＋配線の上方の８００ｎｍ＝１３００ｎｍである。
【００４４】配線溝１５は、ダマシン配線を形成するた
めの金属配線を形成する溝である。絶縁膜１２内に延び
るように、フォトリソグラフィーの技術を用いて形成さ
れる。本実施例では、深さ５００ｎｍ、幅２００ｎｍで
ある。
【００４５】保護膜１６は、図１における保護液２の供
給により、配線膜１４の表面に出来る膜である。裏面か
らの洗浄液３や不純物の回り込みが起きた場合の膜の保
護、表面側の純水及び僅かに表面に残留しているＣＭＰ
用研磨液による配線膜１４（銅）のエッチングに対する
保護などの機能を有する。本実施例では、銅とベンゾト
リアゾールとが結合して出来る不動態膜である。
【００４６】次に、本発明である半導体装置の製造方法
の第１の実施の形態に関わる動作について、図面を参照
して説明する。図２（ａ）で示される半導体装置の断面
は、次のような工程で形成される。まず、基板１１上
に、下層の絶縁膜１２（以下、第１絶縁膜ともいう）を
スピンコート法により成膜する。続いて、第１絶縁膜上
に、上層の絶縁膜１２（以下、第２絶縁膜ともいう）を
プラズマＣＶＤ法により成膜する。そして、フォトリソ
グラフィーのプロセスにより、第２絶縁膜を貫通して第
１絶縁膜へ延びる（＝絶縁膜１２へ延びる）配線溝１５
を形成する。その後、スパッタ法により、バリア膜１３
を配線溝１５の内面を覆い、且つ、絶縁膜１２上に成膜
する。そして、配線溝１５を満たし、かつ、バリア膜１
３を覆うように、配線膜１４をスパッタ法により成膜す
る。
【００４７】次に、バリア膜１３をストッパーとして、
配線膜１４のＣＭＰの１次研磨が行なわれる。これによ
り、配線膜１４の内、バリア膜１３より上側の膜が除去
される。続いて、絶縁膜１２をストッパーとして、バリ
ア膜１３のＣＭＰの２次研磨が行なわれる。これによ
り、絶縁膜１２より上側のバリア膜１３、及び、バリア
膜１３と配線膜１４の配線溝１５中の絶縁膜１２より上
側の膜、が除去される。以上により、銅のダマシン配線
の形成が終了する。その状況が図２（ｂ）である。
【００４８】図２（ｂ）において、ＣＭＰにより、配線
溝１５にダマシン配線が形成された後、ウエハー１の表
面（配線溝１５）の側が、洗浄される。洗浄は、図示し
ない専用の洗浄装置（又は洗浄部）により行なわれる。
この洗浄により、研磨で発生した表面の汚染粒子や汚染
金属などが除去される。
【００４９】続いて、図１で示すように、裏面（基板１
１）の側が洗浄液３により洗浄される。この洗浄によ
り、研磨により発生した、あるいは、表面から回り込ん
だ裏面の汚染粒子や汚染金属などが除去される。その
際、表面に、汚染粒子や汚染金属などが回り込まないよ
うに表面に保護液２を供給する。
【００５０】洗浄は以下の手順で行なう。 ウエハー１を洗浄装置にセッティングする。 ウエハー１を１２０ｒｐｍで回転させる。 表面に、保護液２であるＢＴＡ水溶液を１Ｌ／ｍｉ
ｎ．の流量で、６０秒間供給する。 それと同時に、裏面に、洗浄液３であるＦＰＭを１Ｌ
／ｍｉｎ．の流量で、６０秒間供給する。 及びの終了後、直ちに表面及び裏面に、同時
に、純水を１Ｌ／ｍｉｎ．の流量で、３０秒間供給す
る。
【００５１】この裏面を洗浄する際、表面の側には、保
護液２が流されている。保護液２は、裏面洗浄の洗浄液
３が表面に周り込むのを防ぐために流す。そして、この
裏面洗浄が終了した時点での断面図が図２（ｃ）であ
る。図２（ｃ）において、配線溝１５の配線膜１４の表
面には、薄い保護膜１６が形成される。そして、配線溝
１５の配線膜１４の表面には、エッチングによるピット
が形成されない。また、バリア膜１３と配線膜１４との
界面にサイドスリットが入らない。これは、保護液２中
のＢＴＡの作用により、配線膜１４の表面に銅とＢＴＡ
とが結合した不動態膜が形成され、銅の純水への溶出を
防止するためである。
【００５２】本発明により、ＣＭＰの研磨後の表面洗浄
終了後の裏面洗浄において、ダマシン配線の表面に、サ
イドスリットやピット等の損傷をなくすことができ、信
頼性が向上する。すなわち、配線の断面積が安定し、配
線の抵抗を設計通りに低く押さえることが可能となる。
【００５３】また、配線の歩留まりが改善されるので、
半導体装置そのものの製造歩留まりの向上につながる。
すなわち、信頼性の高嬢により、コストを低減すること
が可能となる。
【００５４】また、純水で行なっていたプロセスを、Ｂ
ＴＡ水溶液で行なうようにするだけなので、スループッ
トには全く影響を与えずに、配線の信頼性を向上させる
ことが可能となる。ひいては、半導体装置の信頼性を向
上することが出来る。
【００５５】保護膜１６の形成により、その後のプロセ
スにおいて、配線膜１４の表面が損傷を受ける可能性が
低下し、配線の信頼性を向上することが出来る。
【００５６】（実施例２）以下、本発明の半導体装置の
製造方法の第２の実施の形態について、添付の図面を参
照して説明する。図３は、本発明の半導体装置の製造方
法の第２の実施の形態に関わる一工程を示す図である。
ウエハー１、保護液２、保護液ノズル４、洗浄液３、洗
浄液ノズル５、端部洗浄液６及び端部ノズル７を示す。
ここでは、ＣＭＰにより配線を形成する配線膜の不要部
分が研磨された後、ウエハー１の表面（図１の純水２の
側）の洗浄が終了した段階で行なわれる、裏面（図３の
洗浄液３の側）の洗浄、及び、表面エッジ部での各膜の
除去工程を示している。
【００５７】保護液２は、半導体製造に用いられる超高
純度の純水と保護溶液とを混合した液である。ウエハ−
１の表面に供給され、その表面側を覆う。そして、裏面
からの洗浄液３（後述）及び不純物の回り込みによる汚
染、及び表面エッジ部からの除去された膜材料による汚
染を防ぐ機能を有する。保護溶液は、配線膜１４上に供
給され、配線膜１４の表面に保護膜を形成することが可
能な材料である。例えば、ベンゾトリアゾール又はベン
ゾトリアゾール誘導体などがある。本実施例では、ベン
ゾトリアゾール（以下、ＢＴＡという）を用いる。そし
て、ＢＴＡの純水水溶液（以下、ＢＴＡ水溶液という）
の濃度は、裏面洗浄時に、表面にサイドスリットが形成
されないために充分な濃度とする。好ましくは０．０１
ｗｔ％〜０．１ｗｔ％である。本実施例では、０．０４
ｗｔ％の濃度のものを使用する。
【００５８】端部洗浄液６は、ウエハー１の表面のエッ
ジ部（ウエハーの周辺部で、べベルから半径方向に８ｍ
ｍの幅の範囲である）の配線膜、バリア膜、（層間）絶
縁膜を除去するための洗浄液である。配線に使用される
銅のような膜、バリア膜に使用されるタンタルや窒化タ
ンタルのような膜、（層間）絶縁膜に使用される二酸化
シリコン、窒化シリコン、炭化シリコン、炭窒化シリコ
ンのような膜を除去し洗浄することが可能な材料であ
る。本実施例においては、フッ酸と過酸化水素水の混合
溶液（以下、ＦＰＭという）を用いる。ＦＲＭの濃度
は、エッジ部の配線膜、バリア膜、（層間）絶縁膜を除
去可能な濃度である。
【００５９】端部ノズル７は、ウエハー１の表面のエッ
ジ部に、端部洗浄液６を供給するノズルである。一定の
圧力、一定の流量で端部洗浄液６を供給することが可能
である。
【００６０】ウエハー１、洗浄液３、保護液ノズル４、
洗浄液ノズル５は、実施例１と同様であるので、その説
明を省略する。
【００６１】銅のダマシン配線形成（ＣＭＰ）後などに
おいて、表面洗浄の後、裏面を洗浄する。その際、必要
に応じて、ウエハー１表面エッジ部の配線膜、バリア膜
及び（層間）絶縁膜を除去する。その時、図３に示すよ
うに、裏面を洗浄液３により洗浄し、表面のエッジ部分
を端部洗浄液６で洗浄する。その際、裏面の汚染が表面
の側の素子部分（中心部分）に回り込まないように、ま
た、エッジ部の汚染が中心部素子部分（中心部分）へ入
り込まないように、表面の中心部分へ保護液２を供給す
る。
【００６２】この時の、ダマシン配線の状態について、
図２を用いて説明する。図２（ａ）〜（ｃ）は、ウエハ
ー１のダマシン配線の一断面を示す図である。ウエハー
１上の、基板１１、絶縁膜１２、バリア膜１３、配線膜
１４及び配線溝１５を示す。これらの構成は、実施例１
と同様であるのでその説明を省略する。
【００６３】次に、本発明である半導体装置の製造方法
の第２の実施の形態に関わる動作について、図面を参照
して説明する。図２（ａ）〜図２（ｂ）で示される半導
体装置の構成は、実施例１で説明した通りなので、その
説明を省略する。
【００６４】図２（ｂ）において、ＣＭＰにより、配線
溝１５にダマシン配線が形成された後、ウエハー１の表
面（配線溝１５）の側が、洗浄される。洗浄は、図示し
ない専用の洗浄装置（又は洗浄部）により行なわれる。
この洗浄により、研磨で発生した表面の汚染粒子や汚染
金属などが除去される。
【００６５】続いて、図３で示すように、ウエハー１の
裏面の側が、洗浄液３により洗浄される。この洗浄によ
り、研磨により発生した、あるいは、表面から回り込ん
だ裏面の汚染粒子や汚染金属などが除去される。それと
同時に、ウエハー１の表面のエッジ部の不要な配線膜、
バリア膜、（層間）絶縁膜が、端部洗浄液６により除去
・洗浄される。その際、表面のエッジ部以外の部分に、
汚染粒子や汚染金属などが回り込まないように表面に保
護液２を供給する。
【００６６】洗浄は以下の手順で行なう。 （１）ウエハー１を洗浄装置にセッティングする。 （２）ウエハー１を１２０ｒｐｍで回転させる。 （３）表面に、保護液２であるＢＴＡ水溶液を１Ｌ／ｍ
ｉｎ．の流量で、６０秒間供給する。 （４）それと同時に、裏面に、洗浄液３であるＦＰＭを
１Ｌ／ｍｉｎ．の流量で、６０秒間供給する。 （５）それと同時に、表面のエッジ部のみに、端部洗浄
液６であるＦＰＭを１Ｌ／ｍｉｎ．の流量で、６０秒間
供給する。 （６） （３）、（４）及び（５）の終了後、直ちに表
面及び裏面に、同時に、純水を１Ｌ／ｍｉｎ．の流量
で、３０秒間供給する。
【００６７】ここでは、裏面洗浄とエッジ部の膜除去を
同時に行なっているが、別々に行なっても良い。裏面洗
浄を行なわず、エッジ部の膜除去を行なう場合には、上
記（１）〜（５）のプロセスにおいて、（４）のプロセ
スを省略する。
【００６８】この裏面洗浄及びエッジ部の膜除去を行う
際、表面の側には、保護液２が流されている。保護液２
は、裏面洗浄の洗浄液３が表面に周り込むのを防ぎ、か
つ、表面エッジ部からの除去された膜材料による汚染を
防ぐために流す。そして、この裏面洗浄及びエッジ部の
膜除去が終了した時点での断面図が図２（ｃ）である。
図２（ｃ）において、配線溝１５の配線膜１４の表面に
は、薄い保護膜１６が形成される。そして、配線溝１５
の配線膜１４の表面には、エッチングによるピットが形
成されない。また、バリア膜１３と配線膜１４との界面
にサイドスリットが入らない。これは、保護液２中のＢ
ＴＡの作用により、配線膜１４の表面に銅とＢＴＡとが
結合した不動態膜が形成さること、その膜が、純水及び
僅かに表面に残留しているＣＭＰ用研磨液によるエッチ
ング作用から配線膜１４を保護すること、残留している
ＣＭＰ用研磨液を中和すること、などの効果が発生する
ためである。
【００６９】本発明により、ＣＭＰの研磨後の表面洗浄
終了後の裏面洗浄又はエッジ部の膜除去において、ダマ
シン配線の表面に、サイドスリットやピット等の損傷を
なくすことが可能になる。
【００７０】（実施例３）以下、本発明の半導体装置の
製造方法の第３の実施の形態について、添付の図面を参
照して説明する。図５は、本発明の半導体装置の製造方
法の第３の実施の形態に関わる一工程を示す図である。
ウエハー１、保護液２及び保護液ノズル４を示す。ここ
では、ウエハー１上ＣＭＰによりダマシン配線を形成し
た（実施例１）後、その上層部に絶縁膜を積層し、その
絶縁膜上に下層のダマシン配線へ向けてビアホールを開
口した後の洗浄工程を示している。
【００７１】ウエハー１は、一つ又は複数の半導体装置
を有する半導体基板である。製造方法における各プロセ
スにおいて、その基板上に、絶縁層、半導体素子、層間
絶縁膜、ダマシン配線などが形成される。本実施例で
は、ダマシン配線における銅配線用の膜を化学機械研磨
法（ＣＭＰ）により研磨した後、その上層部に絶縁膜を
積層し、その絶縁膜上に下層のダマシン配線へ向けてビ
アホールを開口した後の半導体基板である。
【００７２】保護液２、保護液ノズル４は、実施例１と
同様であるのでその説明を省略する。
【００７３】ウエハー１のダマシン配線の状態につい
て、図４を用いて説明する。図４（ａ）〜（ｅ）は、ウ
エハー１のダマシン配線の一断面を示す図である。ウエ
ハー１上の、基板２１、第１絶縁膜２２、第１バリア膜
２３、第１配線膜２４、第１配線溝２５、エッチストッ
パ膜２６、第２絶縁膜２７、第２バリア膜２８、第２配
線膜２９、第２配線溝３０、第１保護膜３１（３１’）
及び第２保護膜３２を示す。
【００７４】半導体基板としての基板２１、第１絶縁膜
２２、第１バリア膜２３、第１配線膜２４、第１配線溝
２５及び第１保護膜３１は、実施例１の基板１１、絶縁
膜１２、バリア膜１３、配線膜１４、配線溝１５及び保
護膜１６と同様であるので、その説明を省略する。
【００７５】エッチストッパ膜２６は、実施例１で形成
したダマシン配線の構造（図２（ｃ））の上部に積層し
て形成される絶縁膜である。その上層に積層する第２絶
縁膜２７の一部をドライエッチングし第２配線溝３０を
形成する際、エッチングのストッパーとなる膜である。
第２絶縁膜２７と異なる種類の絶縁膜を用いる。本実施
例では、窒化シリコンである。膜厚は、およそ１００ｎ
ｍである。
【００７６】第２絶縁膜２７は、エッチストッパ膜２６
上に、スパッタ法、ＣＶＤ法やスピンコート法などで形
成された絶縁膜である。エッチストッパ膜２６とは異な
る絶縁膜を用いる。無機系あるいは有機系の低誘電率材
料を用いる。配線間や配線と素子、素子間を絶縁する。
二酸化シリコンや窒化シリコンのような無機系の材料を
用いる。また、有機物、有機基、水素、水酸基等を不純
物としてドープした二酸化シリコンでも良い。ＣＭＰに
より、第２バリア膜２８（後述）を研磨する際、研磨の
ストッパーの機能を有する。膜厚は、およそ５００ｎｍ
である。本実施例では、二酸化シリコンである。
【００７７】第２バリア膜２８は、第２絶縁膜２７上及
び第２配線溝３０の壁面（内面）に、スパッタ法や蒸着
法、ＣＶＤ法などにより形成された金属薄膜である。ダ
マシン配線形成のプロセス中に、第２絶縁膜２７が、プ
ラズマ等に曝されるのを防止する。また、第２配線膜２
９が第２絶縁膜２７へ拡散するのを防止する。高融点金
属あるいはその窒化物である。例えば、タンタルや窒化
タンタル、窒化チタン、それらの積層膜などである。本
実施例では、窒化タンタルであり、膜厚は、およそ３０
ｎｍである。
【００７８】第２配線膜２９は、第２配線溝３０を満た
し、且つ、第２バリア膜２８を覆うように、スパッタ法
や蒸着法、メッキ法などにより形成された金属膜であ
る。最終的には、第２配線溝３０中に形成された部分
が、上層のダマシン配線と下層のダマシン配線（第１配
線膜２４）とを繋ぐ配線となる。配線用に、抵抗率の低
い金属で形成される。例えば、銅、アルミニウム、タン
グステンである。本実施例では、銅を用いる。膜厚は、
配線溝形成前の成膜直後は、典型的には、第２配線溝３
０（エッチストッパ膜２６＋第２絶縁膜２７）分の６０
０ｎｍ＋配線の上方の８００ｎｍ＝１４００ｎｍであ
る。
【００７９】第２配線溝３０は、上層と下層との間のダ
マシン配線の接合用の金属配線を形成するためのビアホ
ールである。第２絶縁膜２７とエッチストッパ膜２６を
貫通し、第１配線膜２４に達するように、フォトリソグ
ラフィーの技術を用いて形成される。本実施例では、深
さ６００ｎｍ、幅２００ｎｍである。
【００８０】第１保護膜３１’は、図１（実施例１と同
様のＣＭＰプロセス後の裏面洗浄時）における保護液２
の供給により、第１配線膜２４の表面に出来る膜であ
る。元々有った第１保護膜３１は、ビアホール（第２配
線溝３０）の開口時のドライエッチングにより、同時に
ドライエッチングされ無くなる。第１保護膜３１’は、
その後に保護液２の供給により形成される。ビアホール
の洗浄時などの場合の第１配線膜２４の保護などの機能
を有する。本実施例では、銅とベンゾトリアゾールとが
結合して出来る不動態膜である。
【００８１】第２保護膜３２は、図５における保護液２
の供給により、第２配線膜２９の表面に出来る膜であ
る。裏面からの洗浄液３や不純物の回り込みが起きた場
合の膜の保護、表面側の純水及び僅かに表面に残留して
いるＣＭＰ用研磨液により配線膜１４（銅）のエッチン
グの保護などの機能を有する。本実施例では、銅とベン
ゾトリアゾールとが結合して出来る不動態膜である。
【００８２】次に、本発明である半導体装置の製造方法
の第３の実施の形態に関わる動作について、図面を参照
して説明する。図４（ａ）〜図４（ｅ）で示される半導
体装置の断面は、次のような工程で形成される。まず、
実施例１で形成された図２（ｃ）の構造を有する半導体
装置について、その上部にエッチストッパ膜２６として
窒化シリコンをプラズマＣＶＤ法により、続いて第２絶
縁膜２７として二酸化シリコンをスピンコート法により
成膜する（図４（ａ）。
【００８３】次に、レジストをフォトリソグラフィーに
よりパターンニングした後、ドライエッチングにより、
ビアホール（第２配線溝３０）を、第２絶縁膜２７を貫
通してエッチストッパ膜２６に達するまで開口する。酸
素プラズマ剥離によりレジストを除去した後、全面エッ
チングによりビアホール（第２配線溝３０）の形成を、
エッチストッパ膜２６を貫通して第１配線膜２４の表面
が露出する深さまで行なう。これにより、ビアホール
（第２配線溝３０）が完成する。その際、第１配線膜２
４の表面を覆っていた第１保護膜３１もエッチングされ
無くなる。ここで、次に示す処理方法により、ビアホー
ル（第２配線溝３０）の処理を行ない、第１保護膜３
１’が形成される（図４（ｂ））。
【００８４】ビアホール（第２配線溝３０）の処理は以
下の手順で行なう。図５を参照して、 ｉ）ウエハー１を洗浄装置にセッティングする。 ｉｉ）ウエハー１を１２０ｒｐｍで回転させる。 ｉｉｉ）表面に、保護液２であるＢＴＡ水溶液を１Ｌ／
ｍｉｎ．の流量で、６０秒間供給する。 ｉｖ）（ｉｉｉ）の終了後、直ちに表面に、純水を１Ｌ
／ｍｉｎ．の流量で、３０秒間供給する。
【００８５】図４（ｂ）において、第１配線膜２４の表
面には、薄い第１保護膜３１’が形成される。この処理
は、ビアホール（第２配線溝３０）形成後の洗浄を兼ね
ているが、配線膜１４の表面には、洗浄により形成され
る可能性の有るピットやダメージが形成されない。ま
た、第１バリア膜２３と第１配線膜２４との界面にサイ
ドスリットが入らない。また、その後のプロセスにおい
て、露出した第１配線膜２４の損傷を防止することが可
能となる。これは、保護液２中のＢＴＡの作用により、
第１配線膜２４の表面に銅とＢＴＡとが結合した不動態
膜が形成さること、その膜が、純水によるエッチング作
用から第１配線膜２４を保護すること、などの効果を発
生するためである。
【００８６】なお、ビアホール（第２配線溝３０）形成
後の洗浄と、ＢＴＡ水溶液による処理を別々に行なうこ
とも可能である。
【００８７】続いて、図４において、スパッタ法によ
り、第２バリア膜２８をビアホール（第２配線溝３０）
の内面を覆い、且つ、第２絶縁膜２７上に成膜する。そ
して、スパッタ法により、第２配線膜２９をビアホール
（第２配線溝３０）を満たし、かつ、第２バリア膜２８
を覆うように成膜する。（図４（ｃ））。
【００８８】次に、第２バリア膜２８をストッパーとし
て、第２配線膜２９のＣＭＰの１次研磨が行なわれる。
これにより、第２配線膜２９の内、第２バリア膜２８よ
り上側の膜が除去される。続いて、第２絶縁膜２７をス
トッパーとして、第２バリア膜２８のＣＭＰの２次研磨
が行なわれる。これにより、第２絶縁膜２７より上側の
第２バリア膜２８、及び、第２バリア膜２８と第２配線
膜２９のビアホール（第２配線溝３０）中の第２絶縁膜
２７より上側の膜、が除去される。以上により、銅のビ
アホールにおける配線の形成が終了する（図４
（ｄ））。
【００８９】図４（ｄ）において、ＣＭＰにより、第２
配線溝３０にビアホールにおける配線が形成された後、
ウエハー１の表面（第２配線溝３０）の側が、洗浄され
る。洗浄は、図示しない専用の洗浄装置（又は洗浄部）
により行なわれる。この洗浄により、研磨で発生した表
面の汚染粒子や汚染金属などが除去される。
【００９０】続いて、実施例１で説明した工程により、
表面に保護液２を供給しながら、裏面の洗浄を行なう。
そして、図４（ｅ）に示すように、第２配線膜２９上に
第２保護膜３２が形成される。この工程の詳細は、実施
例１と同様であるので、その説明を省略する。
【００９１】薄い第２保護膜３２の形成により、第２配
線溝３０の第２配線膜２９の表面には、エッチングによ
るピットが形成されない。また、第２バリア膜２８と第
２配線膜２９との界面にサイドスリットが入らない。こ
れは、保護液２中のＢＴＡの作用により、第２配線膜２
９の表面に銅とＢＴＡとが結合した不動態膜が形成さる
こと、その膜が、純水及び僅かに表面に残留しているＣ
ＭＰ用研磨液によるエッチング作用から第２配線膜２９
を保護すること、残留しているＣＭＰ用研磨液を中和す
ること、などの効果が発生するためである。
【００９２】本発明により、ＣＭＰの研磨後の表面洗浄
終了後の裏面洗浄において、ダマシン配線の表面に、サ
イドスリットやピット等の損傷をなくすことが可能にな
る。また、ビアホール（第２配線溝３０）の形成に際し
て、露出した配線の保護膜を形成し、その損傷及び劣化
を防止することが可能となる。
【００９３】
【発明の効果】本発明により、製造コストの増加を抑え
つつ、半導体装置製造時のダマシン配線の損傷を低減
し、配線の信頼性を向上させることが可能となる。
【図面の簡単な説明】
【図１】本発明である半導体装置の製造方法の第１の実
施の形態に関わる処理方法を示す構成図である。
【図２】（ａ）〜（ｃ）本発明である半導体装置の第１
及び第２の実施の形態における半導体装置の製造工程を
示す断面図である。
【図３】本発明である半導体装置の製造方法の第２の実
施の形態に関わる処理方法を示す構成図である。
【図４】（ａ）〜（ｅ）本発明である半導体装置の第３
の実施の形態における半導体装置の製造工程を示す断面
図である。
【図５】本発明である半導体装置の製造方法の第３の実
施の形態に関わる処理方法を示す構成図である。
【図６】従来技術における半導体装置の製造方法に関わ
る処理方法を示す構成図である。
【図７】（ａ）（ｂ）従来技術における半導体装置の製
造方法における半導体装置の製造工程を示す断面図であ
る。
【図８】従来技術における半導体装置の製造方法に関わ
る他の処理方法を示す構成図である。
【符号の説明】
１ ウエハー ２ 保護液 ３ 洗浄液 ４ 保護液ノズル ５ 洗浄液ノズル ６ 端部洗浄液 ７ 端部ノズル １１ 基板 １２ 絶縁膜 １３ バリア膜 １４ 配線膜 １５ 配線溝 １６ 保護膜 ２１ 基板 ２２ 第１絶縁膜 ２３ 第１バリア膜 ２４ 第１配線膜 ２５ 第１配線溝 ２６ エッチストッパ膜 ２７ 第２絶縁膜 ２８ 第２バリア膜 ２９ 第２配線膜 ３０ 第２配線溝 ３１ 第１保護膜 ３１’ 第１保護膜 ３２ 第２保護膜 １０１ ウエハー １０２ 純水 １０３ 洗浄液 １０４ 純水ノズル １０５ 洗浄液ノズル １０６ 端部洗浄液 １０７ 端部ノズル １１１ 基板 １１２ 絶縁膜 １１３ バリア膜 １１４ 配線膜 １１５ 配線溝 １１６ サイドスリット
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5F033 JJ08 JJ11 JJ19 JJ21 JJ32 JJ33 KK08 KK11 KK19 KK21 KK32 KK33 MM01 MM12 MM13 NN06 NN07 PP06 PP15 PP19 PP27 QQ09 QQ37 QQ48 QQ91 QQ92 RR04 RR06 RR12 RR21 SS08 SS11 SS21 5F043 BB27 DD16 GG03 GG10

Claims (7)

    【特許請求の範囲】
  1. 【請求項１】半導体基板上に絶縁膜を形成するステップ
    と、 前記絶縁膜内に延びる配線溝を形成するステップと、 前記配線溝を満たし、かつ前記絶縁膜を覆うように導電
    膜を形成するステップと、 前記絶縁膜の表面が露出するまで、前記導電膜をＣＭＰ
    により除去し、前記導電膜を配線とするステップと、 前記半導体基板の表面を洗浄するステップと、 前記配線の表面を保護する保護膜を形成可能な保護薬液
    で、前記半導体基板の表面を処理しながら、前記半導体
    基板の裏面を洗浄するステップと、 を具備する半導体装置の製造方法。
  2. 【請求項２】半導体基板上に絶縁膜を形成するステップ
    と、 前記絶縁膜内に延びる配線溝を形成するステップと、 前記配線溝の内面を覆い、かつ前記絶縁膜を覆うように
    第１導電膜を形成するステップと、 前記配線溝を満たし、かつ前記第１導電膜を覆うように
    第２導電膜を形成するステップと、 前記第１導電膜の表面が露出するまで、前記第２導電膜
    を、ＣＭＰにより除去するステップと、 前記絶縁膜の表面が露出するまで、前記第１導電膜と前
    記第２導電膜をＣＭＰにより除去し、前記第２導電膜を
    配線とするステップと、 前記半導体基板の表面を洗浄するステップと、 前記配線の表面を保護する保護膜を形成可能な保護薬液
    で、前記半導体基板の表面を処理しながら、前記半導体
    基板の裏面を洗浄するステップと、 を具備する半導体装置の製造方法。
  3. 【請求項３】半導体基板上に導電膜を用いてダマシン配
    線を形成するステップと、 前記ダマシン配線上に上部絶縁膜を形成するステップ
    と、 前記上部絶縁膜を貫通して、前記ダマシン配線へ達する
    ビアホールを形成するステップと、 前記ダマシン配線の表面を保護する保護膜を形成可能な
    保護薬液で、前記半導体基板の表面を洗浄するステップ
    と、 を具備する半導体装置の製造方法。
  4. 【請求項４】前記導電膜又は前記第２導電膜は、銅を含
    む、 請求項１乃至３のいずれか一項に記載の半導体装置の製
    造方法。
  5. 【請求項５】前記保護薬液は、ベンゾトリアゾール又は
    ベンゾトリアゾール誘導体を含む水溶液である、 請求項１乃至４のいずれか一項に記載の半導体装置の製
    造方法。
  6. 【請求項６】前記水溶液中の前記ベンゾトリアゾール又
    は前記ベンゾトリアゾール誘導体の濃度は、 ０．０１〜０．１ｗｔ％である、 請求項５に記載の半導体装置の製造方法。
  7. 【請求項７】半導体基板上に銅を含む配線の配線パター
    ンを形成するステップと、 前記配線の露出した表面を、ベンゾトリアゾールを含む
    水溶液でウエット処理するステップと、 を具備する半導体装置の製造方法。
JP2001268109A 2001-09-04 2001-09-04 半導体装置の製造方法 Expired - Fee Related JP4803625B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2001268109A JP4803625B2 (ja) 2001-09-04 2001-09-04 半導体装置の製造方法
TW091119992A TW561507B (en) 2001-09-04 2002-09-02 Method of manufacturing semiconductor device
US10/232,532 US6723626B2 (en) 2001-09-04 2002-09-03 Method of manufacturing semiconductor device
KR1020020052796A KR20030020847A (ko) 2001-09-04 2002-09-03 반도체 장치의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001268109A JP4803625B2 (ja) 2001-09-04 2001-09-04 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2003077918A true JP2003077918A (ja) 2003-03-14
JP4803625B2 JP4803625B2 (ja) 2011-10-26

Family

ID=19094141

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001268109A Expired - Fee Related JP4803625B2 (ja) 2001-09-04 2001-09-04 半導体装置の製造方法

Country Status (4)

Country Link
US (1) US6723626B2 (ja)
JP (1) JP4803625B2 (ja)
KR (1) KR20030020847A (ja)
TW (1) TW561507B (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6858549B2 (en) 2001-12-27 2005-02-22 Matsushita Electric Industrial Co., Ltd. Method for forming wiring structure
US6881660B2 (en) 2001-12-27 2005-04-19 Matsushita Electric Industrial Co., Ltd. Method for forming wiring structure
US6919267B2 (en) 2001-12-27 2005-07-19 Matsushita Electric Industrial Co., Ltd. Method for forming wiring structure
JP2006523954A (ja) * 2003-04-17 2006-10-19 インターナショナル・ビジネス・マシーンズ・コーポレーション 超小型電子相互接続構造の多層キャップ障壁
JP2007049145A (ja) * 2005-08-08 2007-02-22 Samsung Electronics Co Ltd 絶縁材料除去用組成物、ならびにこれを用いた絶縁膜の除去方法および基板の再生方法
KR100755670B1 (ko) 2006-04-03 2007-09-05 삼성전자주식회사 반도체 소자의 제조 방법
JP2014124731A (ja) * 2012-12-27 2014-07-07 Ebara Corp 研磨装置、及び研磨方法
JP7453874B2 (ja) 2020-07-30 2024-03-21 芝浦メカトロニクス株式会社 基板処理方法、および基板処理装置

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100466964B1 (ko) * 2001-12-27 2005-01-24 엘지.필립스 엘시디 주식회사 폴리실리콘 박막 제조방법
JP2005015885A (ja) * 2003-06-27 2005-01-20 Ebara Corp 基板処理方法及び装置
US8893519B2 (en) * 2008-12-08 2014-11-25 The Hong Kong University Of Science And Technology Providing cooling in a machining process using a plurality of activated coolant streams
US9627234B2 (en) * 2013-03-14 2017-04-18 Taiwan Semiconductor Manufacturing Company, Ltd. Method and apparatus for localized and controlled removal of material from a substrate

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05315331A (ja) * 1992-05-12 1993-11-26 Hitachi Ltd 半導体装置の製造方法及び洗浄装置
JPH0878378A (ja) * 1994-09-08 1996-03-22 Toshiba Corp 半導体基板の表面処理方法
JP2000269178A (ja) * 1999-03-15 2000-09-29 Nec Corp エッチング除去方法および装置と洗浄方法および装置
JP2000294524A (ja) * 1999-04-08 2000-10-20 Ebara Corp ポリッシング装置及び方法
JP2000315666A (ja) * 1999-04-28 2000-11-14 Hitachi Ltd 半導体集積回路装置の製造方法
JP2001053076A (ja) * 1999-08-10 2001-02-23 Hitachi Ltd 半導体集積回路装置および半導体集積回路装置の製造方法
JP2001085521A (ja) * 1999-09-10 2001-03-30 Nec Corp 半導体装置の製造方法
JP2003124316A (ja) * 2001-07-12 2003-04-25 Nec Corp 半導体装置の製造方法及び処理液

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3397501B2 (ja) 1994-07-12 2003-04-14 株式会社東芝 研磨剤および研磨方法
JPH0864594A (ja) 1994-08-18 1996-03-08 Sumitomo Metal Ind Ltd 配線の形成方法
US5695810A (en) * 1996-11-20 1997-12-09 Cornell Research Foundation, Inc. Use of cobalt tungsten phosphide as a barrier material for copper metallization
US5968848A (en) * 1996-12-27 1999-10-19 Tokyo Ohka Kogyo Co., Ltd. Process for treating a lithographic substrate and a rinse solution for the treatment
US6068879A (en) * 1997-08-26 2000-05-30 Lsi Logic Corporation Use of corrosion inhibiting compounds to inhibit corrosion of metal plugs in chemical-mechanical polishing
KR100532380B1 (ko) * 1998-05-12 2006-01-27 삼성전자주식회사 반도체장치의 세정방법
JP2000012543A (ja) 1998-06-23 2000-01-14 Hitachi Ltd 半導体集積回路装置の製造方法
JP2000040679A (ja) * 1998-07-24 2000-02-08 Hitachi Ltd 半導体集積回路装置の製造方法
KR100491465B1 (ko) * 1998-08-31 2005-05-25 히다치 가세고교 가부시끼가이샤 금속용 연마액 및 연마 방법
US6290865B1 (en) * 1998-11-30 2001-09-18 Applied Materials, Inc. Spin-rinse-drying process for electroplated semiconductor wafers
US6319833B1 (en) * 1998-12-07 2001-11-20 Advanced Micro Devices, Inc. Chemically preventing copper dendrite formation and growth by spraying
US6207569B1 (en) * 1998-12-07 2001-03-27 Advanced Micro Devices, Inc. Prevention of Cu dendrite formation and growth
KR20000053521A (ko) * 1999-01-20 2000-08-25 고사이 아끼오 금속 부식 방지제 및 세척액
US6238592B1 (en) * 1999-03-10 2001-05-29 3M Innovative Properties Company Working liquids and methods for modifying structured wafers suited for semiconductor fabrication
US6350687B1 (en) * 1999-03-18 2002-02-26 Advanced Micro Devices, Inc. Method of fabricating improved copper metallization including forming and removing passivation layer before forming capping film
US6144099A (en) * 1999-03-30 2000-11-07 Advanced Micro Devices, Inc. Semiconductor metalization barrier
JP2000299320A (ja) * 1999-04-15 2000-10-24 Hitachi Ltd 配線形成方法
US6225223B1 (en) * 1999-08-16 2001-05-01 Taiwan Semiconductor Manufacturing Company Method to eliminate dishing of copper interconnects
JP4264781B2 (ja) 1999-09-20 2009-05-20 株式会社フジミインコーポレーテッド 研磨用組成物および研磨方法
TWI229123B (en) * 2000-03-03 2005-03-11 Nec Electronics Corp Anticorrosive treating concentrate
US20020170574A1 (en) * 2001-05-21 2002-11-21 Speedfam-Ipec Corporation Differential Cleaning for semiconductor wafers with copper circuitry

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05315331A (ja) * 1992-05-12 1993-11-26 Hitachi Ltd 半導体装置の製造方法及び洗浄装置
JPH0878378A (ja) * 1994-09-08 1996-03-22 Toshiba Corp 半導体基板の表面処理方法
JP2000269178A (ja) * 1999-03-15 2000-09-29 Nec Corp エッチング除去方法および装置と洗浄方法および装置
JP2000294524A (ja) * 1999-04-08 2000-10-20 Ebara Corp ポリッシング装置及び方法
JP2000315666A (ja) * 1999-04-28 2000-11-14 Hitachi Ltd 半導体集積回路装置の製造方法
JP2001053076A (ja) * 1999-08-10 2001-02-23 Hitachi Ltd 半導体集積回路装置および半導体集積回路装置の製造方法
JP2001085521A (ja) * 1999-09-10 2001-03-30 Nec Corp 半導体装置の製造方法
JP2003124316A (ja) * 2001-07-12 2003-04-25 Nec Corp 半導体装置の製造方法及び処理液

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6858549B2 (en) 2001-12-27 2005-02-22 Matsushita Electric Industrial Co., Ltd. Method for forming wiring structure
US6881660B2 (en) 2001-12-27 2005-04-19 Matsushita Electric Industrial Co., Ltd. Method for forming wiring structure
US6919267B2 (en) 2001-12-27 2005-07-19 Matsushita Electric Industrial Co., Ltd. Method for forming wiring structure
JP2006523954A (ja) * 2003-04-17 2006-10-19 インターナショナル・ビジネス・マシーンズ・コーポレーション 超小型電子相互接続構造の多層キャップ障壁
JP2007049145A (ja) * 2005-08-08 2007-02-22 Samsung Electronics Co Ltd 絶縁材料除去用組成物、ならびにこれを用いた絶縁膜の除去方法および基板の再生方法
KR100755670B1 (ko) 2006-04-03 2007-09-05 삼성전자주식회사 반도체 소자의 제조 방법
US7645695B2 (en) 2006-04-03 2010-01-12 Samsung Electronics Co., Ltd. Method of manufacturing a semiconductor element
JP2014124731A (ja) * 2012-12-27 2014-07-07 Ebara Corp 研磨装置、及び研磨方法
US9666440B2 (en) 2012-12-27 2017-05-30 Ebara Corporation Polishing apparatus and polishing method
JP7453874B2 (ja) 2020-07-30 2024-03-21 芝浦メカトロニクス株式会社 基板処理方法、および基板処理装置

Also Published As

Publication number Publication date
US6723626B2 (en) 2004-04-20
US20030045090A1 (en) 2003-03-06
KR20030020847A (ko) 2003-03-10
JP4803625B2 (ja) 2011-10-26
TW561507B (en) 2003-11-11

Similar Documents

Publication Publication Date Title
US6071809A (en) Methods for forming high-performing dual-damascene interconnect structures
KR100715073B1 (ko) 결함 감소를 위해 평탄화처리된 구리 세정 방법
JP2001156029A (ja) 少ない欠陥のための後ＣｕＣＭＰ
US6379782B2 (en) Semiconductor device formed with metal wiring on a wafer by chemical mechanical polishing, and method of manufacturing the same
JP3319513B2 (ja) 銅配線の形成方法
JP4803625B2 (ja) 半導体装置の製造方法
US7666782B2 (en) Wire structure and forming method of the same
JP2003077921A (ja) 半導体装置の製造方法
JP2002026008A (ja) 多層配線構造の形成方法及び多層配線構造が形成されたウエハ
US6919267B2 (en) Method for forming wiring structure
JP2005217319A (ja) 多層配線構造、半導体装置及び半導体実装装置
KR101100703B1 (ko) 반도체 소자의 금속배선 형성 방법
JP5125743B2 (ja) 半導体装置の製造方法
US6759322B2 (en) Method for forming wiring structure
JP2007134424A (ja) 半導体装置の製造方法および半導体装置
US6858549B2 (en) Method for forming wiring structure
US6881660B2 (en) Method for forming wiring structure
JPH0917796A (ja) 配線形成方法
JP3654884B2 (ja) 配線構造の形成方法
KR100840475B1 (ko) 반도체 소자의 금속배선 형성방법
JP3888967B2 (ja) 配線構造の形成方法
US20030039845A1 (en) Semiconductor device formed with metal wiring on a wafer by chemical mechanical polishing, and method of manufacturing the same
JP2010177365A (ja) 半導体装置の製造方法
JP2006344626A (ja) 半導体装置の製造方法およびデバイス形成基板および半導体装置
JP2003257978A (ja) 配線構造の形成方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080813

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100315

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100318

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100517

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110530

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110720

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110804

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110804

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140819

Year of fee payment: 3

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees