JP2003124316A - 半導体装置の製造方法及び処理液 - Google Patents

半導体装置の製造方法及び処理液

Info

Publication number
JP2003124316A
JP2003124316A JP2002197948A JP2002197948A JP2003124316A JP 2003124316 A JP2003124316 A JP 2003124316A JP 2002197948 A JP2002197948 A JP 2002197948A JP 2002197948 A JP2002197948 A JP 2002197948A JP 2003124316 A JP2003124316 A JP 2003124316A
Authority
JP
Japan
Prior art keywords
semiconductor device
opening
manufacturing
film
wiring layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002197948A
Other languages
English (en)
Inventor
Hidemitsu Aoki
秀充 青木
Kenichi Tokioka
健一 時岡
Hiroaki Tomimori
浩昭 富盛
Toshiyuki Takewaki
利至 竹脇
Hiroyuki Kunishima
浩之 國嶋
Nobuo Koucho
伸夫 弘長
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2002197948A priority Critical patent/JP2003124316A/ja
Priority to US10/339,658 priority patent/US6890864B2/en
Publication of JP2003124316A publication Critical patent/JP2003124316A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Weting (AREA)
  • Cleaning Or Drying Semiconductors (AREA)

Abstract

(57)【要約】 【課題】 半導体基板上に配線層を形成し、その後洗浄
を行う工程を含む半導体装置の製造方法において、配線
層の溶出及び酸化を防止できる半導体装置の製造方法及
びこの製造方法において使用する処理液を提供する。 【解決手段】 プラズマ雰囲気中において半導体基板上
にCu配線及び開口部を形成して半導体装置を形成す
る。その後、この半導体装置に対してIPAをスプレー
し、アミン系溶媒により有機剥離処理を行い、エッチン
グ残さを除去する。次に、IPAにより半導体装置のリ
ンスを行い、残留アミンを除去する。次に、IPAにベ
ンゾトリアゾールを5質量%、アミンを0.01質量
%、及び水を1質量%添加して作製した処理液により半
導体装置を洗浄する。この処理液は弱アルカリ性とし、
pHは例えば8.5以下とする。次に、純水又はCO
水により前記開口部のリンスを行う。その後、半導体装
置を乾燥させる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、配線層及び層間膜
を成膜しこの層間膜に開口部を形成する工程と、この開
口部を洗浄する工程を含む半導体装置の製造方法及び前
記開口部の洗浄に使用する処理液に関し、特に、層間膜
及び開口部のうち少なくとも一方をプラズマ雰囲気下に
おいて形成した後の洗浄工程において、前記配線層の溶
出及び酸化を防止できる半導体装置の製造方法及び処理
液に関する。
【0002】
【従来の技術】従来より、半導体基板上に層間膜及びC
u等の金属からなる配線層をスパッタリング法等により
成膜し、層間膜にドライエッチング及びプラズマアッシ
ング等の方法により開口部を形成することにより、半導
体装置を製造している。その後、この半導体装置を有機
系剥離液により洗浄し、層間膜、配線層及び開口部等の
形成時に発生したエッチング残さ等の汚れを除去してい
る。有機系剥離液には例えばアミン系剥離液を使用す
る。
【0003】図22は従来の有機系剥離液による半導体
装置の洗浄方法を示すフローチャート図である。図22
は、Cuからなる配線(以下、Cu配線という)上にビ
アを形成し半導体装置を製造する工程、及びそれに続く
前記半導体装置の洗浄工程を示す。図22のステップS
51に示すように、ドライエッチングによりCu配線上
にビアを形成する。その後、ステップS52乃至S55
に示す工程において半導体装置の洗浄を行う。先ず、ス
テップS52に示すように、アミン系溶媒により有機剥
離処理を行い、ステップS51において発生したエッチ
ング残さを除去する。このとき、有機剥離処理の条件は
例えば温度が70℃、時間が10分間である。次に、ス
テップS53に示すように、純水又は炭酸ガスを含有す
る水(以下、CO水という)により半導体装置のリン
スを行う。リンスの条件は、例えば室温にて15分間で
ある。次に、ステップS54に示すように、半導体装置
の乾燥を行う。半導体装置の乾燥は例えば加熱したN
ガスを10分間半導体装置に噴射することにより行う。
【0004】
【発明が解決しようとする課題】しかしながら、上述の
従来の技術には以下に示すような問題点がある。図22
のステップS53に示す純水又はCO水によるリンス
の際、ビア内において露出しているCu配線が純水又は
CO水(以下、総称して純水という)中に溶出するこ
とがある。又は、乾燥後、このビア内のCu配線が酸化
されやすくなることがある。
【0005】本発明はかかる問題点に鑑みてなされたも
のであって、半導体基板上に配線層を形成し、その後洗
浄を行う工程を含む半導体装置の製造方法において、配
線層の溶出及び酸化を防止できる半導体装置の製造方法
及びこの製造方法において使用する処理液を提供するこ
とを目的とする。
【0006】
【課題を解決するための手段】本発明に係る半導体装置
の製造方法は、半導体基板上に配線層を形成する工程
と、前記配線層上に層間膜を形成する工程と、前記層間
膜に前記配線層を露出する開口部を形成する工程と、前
記開口部を非水系溶媒により洗浄する工程と、を有し、
前記層間膜及び前記開口部のうち少なくとも一方はプラ
ズマ雰囲気下にて形成されることを特徴とする。
【0007】本発明においては、プラズマ雰囲気下にお
いて半導体基板上に層間膜又は開口部を形成した後に、
この開口部を非水系溶媒により洗浄することにより、プ
ラズマ雰囲気中において層間膜に蓄積された電荷を前記
非水系溶媒側に移動させ、層間膜から電荷を除去するこ
とができる。これにより、後の工程において半導体装置
を水によってリンスする際に、配線層を構成する金属が
イオン化して溶出又は酸化されることを防止することが
できる。なお、前記水とは例えば純水又はCO 水であ
り、純水としてはDIW(deionized water:脱イオン
水)もある。
【0008】また、前記開口部を形成する工程の後に、
前記開口部を防食剤を含有する処理液により洗浄する工
程を有することが好ましい。これにより、前記開口部に
おいて露出されている配線層上に防食皮膜を形成するこ
とができる。この結果、後の工程において半導体基板を
水によってリンスする際に、配線層を構成する金属がイ
オン化して溶出又は酸化されることをより一層防止する
ことができる。また、前記処理液は非水系溶媒に防食剤
が添加されて構成されていてもよい。
【0009】更に、前記開口部を非水系溶媒により洗浄
する工程の後に、前記開口部を純水又は炭酸水により洗
浄する工程を有していてもよい。これにより、非水系溶
媒が前記開口部内に残留することを防止できる。
【0010】更にまた、前記半導体基板がシリコンウエ
ハであり、前記開口部を非水系溶媒により洗浄する工程
は、前記シリコンウエハを500rpm以上の回転数で
回転させながら、前記シリコンウエハに対して前記非水
系溶媒を噴射する工程を有していてもよい。これによ
り、シリコンウエハの表面に付着した堆積物を遠心力に
より振り切り、ウエハ表面から除去することができる。
この結果、リンス工程において、水によるリンスを行う
ことなく、非水系溶媒のリンスのみで半導体装置を製造
することができ、配線層を構成する金属がイオン化して
溶出又は酸化されることをより確実に防止することがで
きる。なお、シリコンウエハの回転数が500rpm未
満であると、堆積物に作用する遠心力が弱く、この堆積
物を振り切る効果が不十分となる。より好ましくは、回
転数は1000rpm以上である。
【0011】更にまた、前記開口部を非水系溶媒により
洗浄する工程は、前記非水系溶媒を前記開口部内に露出
している前記配線層に接触させることにより前記層間膜
に蓄積された電荷を除去する工程を有していてもよい。
【0012】更にまた、前記開口部を非水系溶媒により
洗浄する工程は、前記シリコンウエハに対して前記非水
系溶媒を噴射し、その後前記シリコンウエハに対して気
体を噴射する処理を複数回繰り返す工程を有していても
よい。これにより、開口部内をより確実に洗浄すること
ができ、シリコンウエハを乾燥させた後にシミが発生す
ることを防止できる。
【0013】本発明に係る処理液は、半導体基板上に配
線層を形成し、前記配線層上に層間膜を形成し、前記層
間膜に前記配線層を露出する開口部を形成した後、前記
開口部を洗浄する処理液において、防食剤を含有するこ
とを特徴とする。
【0014】本発明においては、処理液に防食剤を含有
させることにより、この処理液により開口部を洗浄する
ことによって配線層上に防食皮膜を形成することができ
る。この結果、後の工程において半導体装置を水によっ
てリンスする際に、配線層を構成する金属がイオン化し
て溶出又は酸化されることを防止することができる。な
お、前記処理液は非水系溶媒に防食剤が添加されてなっ
ていてもよい。
【0015】また、前記処理液は、ベンゾトリアゾー
ル:0.5乃至30質量%、アミン:0.0005乃至
1質量%、水:0.1乃至5質量%を含有し、残部がイ
ソプロピルアルコール及び不可避的不純物からなる組成
を有し、アルカリ性であることが好ましい。これによ
り、配線層上により安定な防食皮膜を形成することがで
きる。
【0016】
【発明の実施の形態】本発明者等は前述の課題を解決す
るために鋭意実験研究を行った結果、純水等により半導
体装置を洗浄する際に、露出している配線層を構成する
金属が溶出又は酸化されやすくなる理由について、以下
に示す知見を得た。半導体基板上に半導体装置の配線を
形成する工程においては、層間膜及び配線層を成膜し、
ビア等の開口部等を形成する際に、スパッタリング、プ
ラズマCVD、ドライエッチング及びプラズマアッシン
グ等のプラズマを使用する方法を用いる。そのため、こ
れらの工程において半導体基板並びにこの半導体基板上
に形成された配線層及び層間膜等(以下、半導体装置と
いう)がプラズマに曝される。これにより、絶縁膜であ
る層間膜に電荷が蓄積されチャージアップする。この電
荷が、配線層と純水(純水又はCO水)とが接触した
時点で一気に放出され、配線層を形成する金属がイオン
化して溶出する。又は、乾燥後において酸化されやすく
なる。また、半導体装置の洗浄工程においてアミン系溶
媒により有機剥離処理を行うと、配線層の表面に形成さ
れている自然酸化膜、例えば配線層がCuにより形成さ
れている場合はCuO膜、が除去され、配線層を構成
する金属がより溶出されやすくなる。
【0017】特に、配線層が大面積の配線領域とこの大
面積の配線領域から引き出された比較的小面積の引出配
線領域とを含む場合において、前記大面積の配線領域の
面積が大きいほど、引出配線領域に形成されているビア
から配線層を構成する金属が溶出する現象が顕著に認め
られる。また、前記配線層が半導体基板に接続されずに
フローティング状態である場合には、特にこの現象が生
じやすい。更に、配線層を形成する金属の溶出は、この
配線層に接続されるビアの数にも依存する。ビアの数が
あるしきい値以下の範囲では、ビアの数が増加するほ
ど、引出配線領域に形成されている1個のビアからの溶
出量は低減する。これは、配線層とこの配線層を挟む層
間膜とでコンデンサを形成しており、このコンデンサに
電荷が蓄積しており、ビアの数が増加すると、放出され
る電荷が各ビアに分散するためと考えられる。しかしな
がら、ビアの数があるしきい値を超えると、ビア数の増
加に伴って、引出配線領域に形成されているビアからの
金属(例えばCu)の溶出量も増加する。これは、ビア
を形成する際に使用するプラズマからの電荷の流入が増
加するためと考えられる。例えば、このフローティング
状態にある配線層に形成されるビアの数が100以下で
あれば前述の現象はあまり発生しないが、ビアの数が1
000以上になるとこの現象が起こりやすくなる。ビア
内の配線層が溶出及び酸化されると、この配線層と前記
ビア内に埋め込まれる導電材との間の接続状態が劣化
し、半導体装置の信頼性が低下するという問題点があ
る。
【0018】図1(a)乃至(d)は半導体装置内の配
線層の形状を示す模式的平面図である。図1(a)及び
(b)はチェーン状の形状を持つ配線層を示し、図1
(c)及び(d)はパッド状の形状を持つ配線層を示
す。図1(a)に示すように、例えばCuからなる配線
層21aは、大面積の配線領域24aとこの大面積の配
線領域24aに接続された引出配線領域25aとから構
成されている。大面積の配線領域24aの面積は引出配
線領域25aの面積よりも大きい。また、大面積の配線
領域24aには100個以上、例えば10000個のビ
ア23が形成されており、大面積の配線領域24aはこ
の多数のビア23を1列にチェーン状に接続している。
引出配線領域25aには比較的少数、例えば1個のビア
23が形成されている。引出配線領域25aに形成され
ているビア23の数は大面積の配線領域24aに形成さ
れているビア23の数の100分の1以下であり、引出
配線領域25aに形成されているビア23の開口部の合
計面積は、大面積の配線領域24aに形成されているビ
ア23の開口部の合計面積の100分の1以下である。
図1(a)に示す配線層21aにおいては、ビア23の
数が多いため、プラズマ雰囲気下における工程において
電荷が蓄積されやすく。また、大面積の配線領域24a
に形成されるビア23の数に比べて、引出配線領域25
aに形成されるビア23の数が少ないため、この引出配
線領域25aに形成されたビア23から電荷が集中的に
放出されやすい。このため、引出配線領域25aに形成
されたビア23から配線層21aを構成する金属(C
u)が溶出しやすい。
【0019】これに対して、図1(b)は、大面積の配
線領域24bに形成されているビア23の数が100個
以下、例えば20個であり、従って、引出配線領域25
bに形成されているビア23の数は大面積の配線領域2
4bに形成されているビア23の数の100分の1より
大きく、引出配線領域25bに形成されているビア23
の開口部の合計面積は、大面積の配線領域24bに形成
されているビア23の開口部の合計面積の100分の1
より大きい。このため、図1(b)に示す配線層21b
においては、引出配線領域25における金属の溶出が起
こりにくい。
【0020】また、図1(c)に示す配線層21cにお
いては、大面積の配線領域24cはパッド状の形状を有
しており、大面積の配線領域24cの面積は引出配線領
域25cの面積よりも大きくなっている。大面積の配線
領域24cには100個以上、例えば10000個のビ
ア23が形成されており、大面積の配線領域24cはこ
の多数のビア23を平面状に接続している。引出配線領
域25cには比較的少数、例えば1個のビア23が形成
されており、引出配線領域25cに形成されているビア
23の数は大面積の配線領域24cに形成されているビ
ア23の数の100分の1以下であり、引出配線領域2
5cに形成されているビア23の開口部の合計面積は、
大面積の配線領域24cに形成されているビア23の開
口部の合計面積の100分の1以下である。このため、
図1(c)に示す配線層21cにおいては、引出配線領
域25cに形成されたビア23から配線層21cを構成
する金属が溶出しやすい。
【0021】図1(d)に示す配線層21dにおいて
は、パッド状の形状を有する大面積の配線領域24dに
形成されているビア23の数が100個以下、例えば2
0個であり、従って、引出配線領域25dに形成されて
いるビア23の数は大面積の配線領域24dに形成され
ているビア23の数の100分の1より大きく、引出配
線領域25dに形成されているビア23の開口部の合計
面積は、大面積の配線領域24dに形成されているビア
23の開口部の合計面積の100分の1より大きい。こ
のため、引出配線領域25dにおける金属の溶出が起こ
りにくい。
【0022】図2は配線層の溶解挙動を示す断面図であ
る。図2に示す配線層は、例えば図1(a)に示す配線
層と同じものである。図2に示すように、半導体基板
(図示せず)上にCuからなる配線層21が設けられ、
配線層21の上部及び側部を埋めるように層間膜22が
設けられている。また、配線層21は大面積の配線領域
24とこの大面積の配線領域24に接続された引出配線
領域25とから構成されている。大面積の配線領域24
に形成されているビア23の数は、引出配線領域25に
形成されているビア23の数の100倍以上である。こ
の半導体装置に対して純水(純水又はCO水)による
リンスを行うと、引出配線領域25に形成されたビア2
3から配線層21を構成する金属Cuが溶出する。矢印
21eはこのCuの溶出を示す。
【0023】図3(a)は大面積の配線領域に形成され
たビアの数が多い半導体装置を示す模式的平面図であ
り、(b)は(a)に示すA−A線による断面図であ
り、(c)は大面積の配線領域に形成されたビアの数が
少ない半導体装置を示す模式的平面図であり、(d)は
(c)に示すB−B線による断面図である。図3(a)
乃至(d)においては、配線を形成する金属の溶出は、
溶出金属28として模式的に示している。図3(a)及
び(b)に示す半導体装置においては、シリコン基板2
6上に層間膜27、配線層21及び層間膜22がこの順
に形成され、層間膜22における大面積の配線領域24
eに相当する領域には多数のビア23が形成されてお
り、引出配線領域25eに相当する領域には1のビア2
3が形成されている。また、図3(c)及び(d)に示
す半導体装置においては、シリコン基板26上に層間膜
27、配線層21及び層間膜22がこの順に形成され、
層間膜22における大面積の配線領域24fに相当する
領域にはビアが形成されておらず、引出配線領域25f
に相当する領域には1のビア23が形成されている。前
述の如く、ビアからの金属の溶出はまず配線領域の面積
に依存し、面積が大きくなると前述の溶解現象が発生し
やすくなる。また、ビアからの金属の溶出はパッド部の
ビア数にも依存し、溶出量が極小値となるビア数(しき
い値)が存在する。図3(a)及び(b)に示すよう
に、ビア数がしきい値よりも小さくても配線層を形成す
る金属が溶出し、図3(c)及び(d)に示すように、
ビア数がしきい値よりも大きくても前記金属が溶出す
る。
【0024】そこで、本発明においては、半導体装置の
製造工程において、プラズマ雰囲気下において配線層及
び層間膜を成膜し、層間膜に開口部を形成した後、IP
A等の非水系溶媒により前記開口部を洗浄する。これに
より、層間膜に蓄積された電荷を非水系溶媒側に移動さ
せ、前記配線層を溶出させることなく除電することがで
きる。更に好ましくは、前記開口部に対して純水による
リンスを行う前に、防食剤を含有する処理液により前記
開口部を洗浄し、前記配線層の露出部分に防食皮膜を形
成する。これにより、前記配線層の溶出を抑制すること
ができる。
【0025】以下、本発明の実施形態について添付の図
面を参照して具体的に説明する。先ず、本発明の第1の
実施形態について説明する。図4は本実施形態に係る有
機系剥離液による半導体装置の製造方法を示すフローチ
ャート図である。また、図5(a)乃至(d)、図6
(a)乃至(d)、図7(a)及び(b)、図8(a)
乃至(c)、図9(a)乃至(c)は本実施形態に係る
半導体装置の製造方法をその工程順に示す断面図であ
る。このうち、図5(a)乃至(d)、図6(a)乃至
(d)、図7(a)及び(b)はデュアルダマシン法に
よる配線製造工程を示し、図8(a)乃至(c)、図9
(a)は配線製造工程後の洗浄工程を示し、図9(b)
及び(c)はバリアメタルの形成工程を示す。
【0026】先ず、図4のステップS1及び図5(a)
に示すように、半導体基板(図示せず)上にプラズマ雰
囲気中において層間膜1を形成する。このとき、プラズ
マにより層間膜1に電荷が蓄積される可能性がある。層
間膜1は、例えば低誘電率膜(Low−K膜)又はプラ
ズマ法により成膜されたSiO膜からなる。低誘電率
膜とは、比誘電率がSiOの比誘電率である4未満で
ある膜をいい、本実施形態においては、低誘電率膜の比
誘電率は1.0以上4.0未満である。低誘電率膜に
は、無機系、有機系及び有機及び無機の混合系並びにこ
れらのポーラス系の膜がある。層間膜1が低誘電率膜
(Low−K膜)である場合には、層間膜1上にプラズ
マ成膜法又は塗布成膜法によりカバー膜20を成膜す
る。カバー膜20は、例えばSiO又はSiNにより
構成されている。なお、層間膜1が低誘電率膜ではな
く、例えばSiO膜である場合には、カバー膜20は
不要である。
【0027】次に、図4のステップS2及び図5(b)
に示すように、カバー膜20上に開口部2aを有するレ
ジスト2を形成する。次に、このレジスト2をマスクと
してカバー膜20及び層間膜1をドライエッチングし、
層間膜1に溝1aを形成する。このドライエッチングに
より、プラズマにより層間膜1に電荷が蓄積される可能
性がある。なお、レジスト2の開口部2aは層間膜1に
おける溝1aを形成する予定の領域に設ける。その後、
レジスト2を除去する。
【0028】次に、図4のステップS3及び図5(c)
に示すように、イオン化スパッタリング法により、カバ
ー膜20上及び溝1aの内部に(Ta/TaN)2層膜
からなるバリア膜29を形成し、更にこのバリア膜29
上にシード用Cu膜3を成膜する。この工程において
も、プラズマにより層間膜1に電荷が蓄積される可能性
がある。その後、図4のステップS4及び図5(d)に
示すように、めっき法によりシード用Cu膜3上にCu
膜4bを形成する。
【0029】次に、図4のステップS5及び図6(a)
に示すように、Cu膜4bに対してCMP(Chemical M
echanical Polishing:化学的機械研磨)を行い、溝1
aの内部以外の部分に堆積されたCu膜4bを除去す
る。これにより、溝1a内にCu配線4を形成する。な
お、Cu配線4はシード用Cu膜3及びCu膜4bから
形成されている。配線はAg又はAg若しくはCuの合
金により形成してもよい。次に、図4のステップS6及
び図6(b)に示すように、カバー膜20及びCu配線
4上にプラズマ成膜法又は塗布成膜法によりストッパ膜
5、層間膜6、ストッパ膜7、層間膜8、カバー膜9を
この順に成膜する。このとき、プラズマにより層間膜
1、6及び8に電荷が蓄積される可能性がある。なお、
ストッパ膜5及び7は、例えば、SiN、SiCN又は
SiCにより構成されている。また、層間膜6及び8
は、例えばプラズマ法により成膜されたSiO膜又は
低誘電率膜(Low−K膜)からなる。なお、層間膜8
が低誘電率膜でない場合には、カバー膜9は不要とな
る。また、図6(b)乃至(d)、図7(a)及び
(b)、図8(a)乃至(c)並びに図9(a)乃至
(c)においては、バリア膜29は図示を省略されてい
る。
【0030】次に、図4のステップS7及び図6(c)
に示すように、カバー膜9上に開口部10aを有するレ
ジスト10を形成し、このレジスト10をマスクとして
カバー膜9、層間膜8、ストッパ膜7、層間膜6をドラ
イエッチングしてビア11を形成する。このドライエッ
チングによっても層間膜1、6及び8に電荷が蓄積され
る可能性がある。なお、開口部10aはビア11を形成
する予定の領域に設ける。次に、図4のステップS8及
び図6(d)に示すように、レジスト10に対して酸素
アッシングを行ってレジスト10を除去する。この酸素
アッシングにより、層間膜1、6及び8に電荷が蓄積さ
れる可能性がある。
【0031】次に、図4のステップS9及び図7(a)
に示すように、層間膜8上にレジスト12を形成する。
このレジスト12には次の工程において溝13を形成す
る予定の領域に開口部12aが設けられている。そし
て、このレジスト12をマスクとしてカバー膜9及び層
間膜8をドライエッチングし、溝13を形成する。この
とき、ドライエッチングにより、層間膜1、6及び8に
電荷が蓄積される可能性がある。次に、図4のステップ
S10及び図7(b)に示すように、酸素アッシングを
行ってレジスト12を除去した後、エッチバックを行
い、ビア11内のストッパ膜5を除去する。このとき、
酸素アッシングにより、層間膜6又は8に電荷が蓄積さ
れる可能性がある。これにより、半導体基板上に配線
層、層間膜、ビア及び溝が形成された半導体装置を得る
ことができる。但し、ビア11内及び溝13内には、エ
ッチング残さ14(デポ)が残留している。
【0032】その後、ステップS11乃至S16に示す
工程において、ステップS1乃至S10において形成さ
れた半導体装置の洗浄を行う。先ず、ステップS11に
示すように、IPA(イソプロピルアルコール)を半導
体装置に対して例えば室温で1分間スプレーし、半導体
装置を洗浄する。これにより、層間膜1、6及び8に蓄
積されている電荷の一部がIPA側に移動し、除去され
る。また、IPAは非水系溶媒であるため、Cu配線4
を構成しているCuがイオン化して溶出することがな
い。
【0033】次に、図4のステップS12及び図8
(a)に示すように、アミン系溶媒により有機剥離処理
を行い、エッチング残さ14(図7(b)参照)を除去
する。有機剥離処理の条件は例えば温度が70℃、時間
が10分間である。このとき、ビア11及び溝13内に
おいては、エッチング残さ14は除去され、アミン15
の一部が残留している。次に、図4のステップS13及
び図8(b)に示すように、IPAにより半導体装置の
リンスを行い、残留しているアミン15を除去する。な
お、アミン系溶媒には、例えば、アミン:20乃至80
質量%、防食剤:5質量%以下、水:5乃至30質量%
及び残部がアルコールからなる剥離液を使用してもよ
い。また、剥離液はアミン系溶媒に限定されない。
【0034】次に、図4のステップS14及び図8
(c)に示すように、IPAにベンゾトリアゾール(B
TA)を例えば5質量%、アミンを例えば0.01質量
%、及び水を例えば1質量%添加して作製した処理液を
半導体装置に対してスプレーする。この処理液は弱アル
カリ性とし、pHは例えば8.5以下とする。これによ
り、ビア11内のCu配線4の露出部4a上にBTA皮
膜16が形成される。なお、アミンは、1−アミノ−2
−プロパノール、2−アミノ−1−プロパノール、3−
アミノ−1−プロパノール、2−メチルアミノエタノー
ル、2−アミノ−2−アミノ−2−メチル−1−プロパ
ノール、2−ジエチルアミノエタノール、モノエタノー
ルアミン、ジエタノールアミン、トリエタノールアミ
ン、2−(2−アミノエトキシ)エタノール、2−(2−
アミノエチルアミノ)エタノール、2−(ジエチルアミ
ノ)エタノール、2−ジ(メチルアミン)エタノール、
コリン、モルホリン、ジエチレントリアミン及びトリエ
チレンテトラミンからなる群から選択された1種の薬品
又は2種以上の薬品の混合物であることが好ましい。
【0035】次に、図4のステップS15及び図9
(a)に示すように、純水又はCO水により半導体装
置のリンスを行う。リンスの条件は、例えば室温にて1
5分間とする。このとき、ビア11内のCu配線4の露
出部4a上にはBTA皮膜16が存在するため、Cu配
線4を形成するCuが溶出又は酸化されることを抑制す
ることができる。また、このリンスにより、前記処理液
は除去されるが、BTA皮膜16は残留する。次に、図
4のステップS16に示すように、半導体装置の乾燥を
行う。半導体装置の乾燥は例えば加熱したNガスを1
0分間半導体装置に噴射することにより行う。これによ
り、半導体装置の洗浄が完了する。
【0036】その後、図9(b)及び(c)に示すよう
に、バリアメタルの形成を行う。バリアメタルの形成
は、ビア11及び溝13の内部にめっき法によりCu配
線を形成する前に行う。先ず、図9(b)に示すよう
に、バリアメタル成膜の前処理として、例えば真空中に
て温度が200℃以上、時間が20乃至30秒間のプリ
ヒートを行い、Arガス又はHガス等によるRFスパ
ッタを行ってBTA皮膜16を除去する。次に、図9
(c)に示すように、配線層4上及びビア11及び溝1
3の内面にバリアメタル17をスパッタリング法又はC
VD法により成膜し、ビア11及び溝13の内面をバリ
アメタル17により被覆する。バリアメタル17は例え
ばTaN、Ta又はTiNにより形成する。その後、め
っき法又はCVD法により、ビア11及び溝13の内部
にCu等の金属材料を埋設して配線を形成する。
【0037】このように、ステップS16に示す半導体
装置の乾燥後においても、BTA膜16はビア11内に
残留する。しかしながら、図9(b)に示すプリヒート
及びRFスパッタによりBTA皮膜16は除去される。
従って、図9(c)に示すバリアメタル17の形成には
問題が生じない。このため、図9(b)に示すRFスパ
ッタと図9(c)に示すバリアメタル17の形成とは同
一のスパッタリング装置により行うことができる。これ
により、このスパッタリング装置のチャンバ内において
RFスパッタを行った後、このチャンバの真空を破るこ
となく、引き続きバリアメタル17を形成することがで
きる。
【0038】上述の如く、本実施形態においては、ステ
ップS11において非水系溶媒であるIPAにより半導
体装置を洗浄しているため、Cu配線4を構成するCu
を溶出させることなく、層間膜に蓄積されている電荷を
放出させることができる。これにより、ステップS15
において純水又はCO水により半導体装置のリンスを
行う際に、Cu配線4を構成するCuが溶出することを
防止できる。また、ステップS14において前記処理液
を半導体装置に対してスプレーし、ビア11内のCu配
線4の露出部4a上にBTA皮膜16を形成している。
これにより、ステップS15における純水又はCO
による半導体装置のリンス工程において、Cu配線4を
形成するCuの溶出を防止できる。また、乾燥後におけ
るCu配線4の露出部4aの酸化を防止することもでき
る。これにより、洗浄終了後の半導体装置を正常な状態
に維持できる時間、即ち許容時間を長くすることができ
る。このため、洗浄工程から次工程までの時間を長くと
ることができ、製造工程の管理が容易になる。
【0039】なお、本実施形態においては、ステップ1
1において半導体装置をIPAにより洗浄し、ステップ
S14においてCu配線4の露出部4a上にBTA皮膜
16を形成する例を示したが、本発明においては、前述
のIPAによる洗浄のみを実施すれば、その後の純水又
はCO水によるリンス工程においてCuが溶出するこ
とをかなりの程度まで防止できる。また、本実施形態に
示すように、IPAによる洗浄及びBTA皮膜の形成の
双方を実施すれば、前述の純水によるリンス工程におけ
るCuの溶出をより効果的に防止できる。
【0040】また、本実施形態においては、処理液の組
成を、BTAが5質量%、アミンが0.01質量%、水
が1質量%及び残部がIPAからなる組成としたが、本
発明における処理液の組成はこれに限定されない。即
ち、防食剤には、BTAの替わりに、1,2,3−トリ
ルトリアゾール、1,2,4−トリルトリアゾール、カ
ルボキシベンゾトリアゾール、1−ヒドロキシベンゾト
リアゾール、ニトロベンゾトリアゾール、5−メチル−
1Hベンゾトリアゾール、ジヒドロキシプロピルベンゾ
トリアゾール、尿素系防食剤又はプリン化合物系防食剤
等を使用してもよい。また、非水系溶媒には、IPAの
替わりに、イソブチルアルコール、イソペンチルアルコ
ール、エチルエーテル、エチレングリコールモノエチル
エーテル、プロパノール、1−ブタノール、2−ブタノ
ール、メタノール、メチルイソブチルケトン又はメチル
エチルケトン等を使用してもよい。但し、防食剤として
BTAを使用し、非水系溶媒としてIPAを使用する場
合には、BTAは0.5乃至30質量%、アミンは0.
0005乃至1質量%、水は0.1乃至5質量%である
ことが好ましい。処理液に前記範囲の水及びアミンを添
加することにより、処理液を弱アルカリ性にすることが
できる。これにより、BTAとCuとの結合を安定化
し、BTA皮膜を安定化させることができる。
【0041】次に、本発明の第2の実施形態について説
明する。図10は本実施形態に係る有機系剥離液による
半導体装置の製造方法を示すフローチャート図である。
また、図11(a)乃至(d)、図12(a)乃至
(c)は本実施形態に係る半導体装置の製造方法をその
工程順に示す断面図である。
【0042】先ず、図10のステップS21乃至S25
及び図11(a)に示すように、半導体基板(図示せ
ず)上に層間膜31を形成し、この層間膜31上にカバ
ー膜30を成膜し、カバー膜30及び層間膜31に溝を
形成し、この溝に(Ta/TaN)2層膜からなるバリ
ア膜(図示せず)を成膜し、シード用Cu膜を成膜した
後Cu膜を埋設して、CMPによりカバー膜30上のC
u膜を除去してCu膜及びカバー膜30の上面を平坦化
することにより、層間膜31中にCu配線32を形成す
る。層間膜31は例えば低誘電率膜により構成される。
カバー膜30は例えばSiO又はSiNにより構成さ
れている。図10のステップS21乃至S25に示す工
程は、図4のステップS1乃至S5並びに図5(a)乃
至(d)及び図6(a)に示す工程と同じ工程である。
その後、図10のステップS26及び図11(a)に示
すように、カバー膜30及びCu配線32上に、ストッ
パ膜33、層間膜34及びカバー膜35をこの順に形成
する。なお、図10のステップS21乃至S26に示す
工程のうち、ステップS21に示す層間膜31の形成工
程、ステップS22に示す溝形成工程,ステップS23
に示すシード用Cu膜成膜工程、ステップS26に示す
ストッパ膜33、層間膜34及びカバー膜35の形成工
程において、層間膜31及び34に電荷が蓄積される可
能性がある。なお、層間膜31を低誘電率膜以外の膜、
例えばプラズマSiO膜により構成する場合は、カバ
ー膜30は不要となる。ストッパ膜33は、例えばSi
N、SiCN又はSiCにより構成されている。また、
層間膜34は例えば低誘電率膜により構成されている。
更に、カバー膜35は、例えば、SiO又はSiNに
より構成されている。更に、配線を構成する材料はCu
に限定されず、Ag又はAg若しくはCuの合金等でも
よい。なお、層間膜34を低誘電率膜以外の膜、例えば
プラズマSiO膜により構成する場合には、カバー膜
35は不要になる。
【0043】次に、図10のステップS27及び図11
(b)に示すように、カバー膜35上に開口部36aを
有するレジスト36を形成する。次に、図11(c)に
示すように、このレジスト36をマスクとしてカバー膜
35及び層間膜34をドライエッチングしてその一部を
選択的に除去し、ビア37を形成する。このドライエッ
チングによっても層間膜31及び34に電荷が蓄積され
る可能性がある。なお、開口部36aはビア37を形成
する予定の領域に設ける。次に、図10のステップS2
8及び図11(d)に示すように、レジスト36に対し
て酸素アッシングを行ってレジスト36を除去した後、
エッチバックを行い、ストッパ膜33を除去する。この
酸素アッシングにより、層間膜31及び34に電荷が蓄
積される可能性がある。また、酸素アッシング後におい
て、ビア37内及びカバー膜35上には、エッチング残
さ38(デポ)が残留している。
【0044】その後、ステップS29乃至S31に示す
工程において、ステップS21乃至S28において形成
された半導体基板、層間膜31、カバー膜30、Cu配
線32、ストッパ膜33、層間膜34及びカバー膜35
からなる構造体の洗浄を行う。先ず、ステップS29に
示すように、IPAをこの構造体に対して例えば室温で
1分間スプレーし、前記構造体を洗浄する。これによ
り、層間膜31及び34に蓄積されている電荷の一部が
IPA側に移動し、除去される。また、IPAは非水系
溶媒であるため、Cu配線32を構成しているCuがイ
オン化して溶出することがない。
【0045】次に、図10のステップS30に示すよう
に、アミン系溶媒により有機剥離処理を行い、エッチン
グ残さ38を除去する。有機剥離処理の条件は例えば温
度が70℃、時間が10分間である。これにより、ビア
37内及びカバー膜35上においては、エッチング残さ
38が除去され、一方、アミンの一部が残留する。次
に、図10のステップS31に示すように、IPAによ
り前記構造体のリンスを行い、前記残留しているアミン
を除去する。その後、Nガス中において前記構造体を
乾燥させる。
【0046】次に、図10のステップS32及び図12
(a)に示すように、ビア37内にCu膜を埋め込む。
その後、ステップS33に示すように、CMPによりビ
ア37内以外の部分に形成された前記Cu膜を除去し、
ビア37内にCu配線39を形成する。
【0047】次に、図10のステップS34及び図12
(b)に示すように、カバー膜35及びCu配線39上
にストッパ膜40、層間膜41及びカバー膜42をこの
順に形成する。なお、層間膜41が低誘電率膜(Low
−K膜)でない場合には、カバー膜42は不要である。
この工程においては、層間膜31、34及び41に電荷
が蓄積される可能性がある。次に、カバー膜42上に開
口部43aを有するレジスト43を形成する。その後、
このレジスト43をマスクとしてドライエッチングを行
い、カバー膜42及び層間膜41の一部を除去して、溝
44を形成する。なお、ストッパ膜40は、例えばSi
N、SiCN又はSiCにより構成されている。また、
カバー膜42は、例えば、SiO又はSiNにより構
成されている。
【0048】次に、図10のステップS35及び図12
(c)に示すように、レジスト43に対して酸素アッシ
ングを行ってレジスト43を除去した後、エッチバック
を行い、溝44の底部に形成されているストッパ膜40
を除去する。この酸素アッシングにより、層間膜31、
34及び41に電荷が蓄積される可能性がある。また、
酸素アッシング後において、溝44内及びカバー膜42
上には、エッチング残さ45(デポ)が残留する。
【0049】次に、図10のステップS36及びS38
に示すように、溝44の内部及びカバー膜42の上面を
洗浄する。ステップS36及びS38に示す洗浄工程
は、ステップS29乃至S31に示す洗浄工程と同一で
ある。次に、図4のステップS39に示すように、溝4
4の内部及びカバー膜42の上面の乾燥を行う。この乾
燥は、例えば加熱したNガスを10分間溝44の内部
及びカバー膜42の上面に噴射することにより行うか、
又は、室温のNガス中においてウエハを回転させるこ
とにより行う。これにより、溝44の内部及びカバー膜
42の上面の洗浄が完了する。
【0050】上述の如く、本実施形態においては、ステ
ップS29及びS36において非水系溶媒であるIPA
により半導体装置を洗浄しているため、Cu配線32及
び39を構成するCuを溶出させることなく、層間膜に
蓄積されている電荷を放出させることができる。また、
本実施形態においては、純水又はCO水によるリンス
を行わず、IPAによるリンス工程を最終リンス工程と
している。このため、純水又はCO水によるリンスに
伴い、Cu配線32及び39を構成するCuが溶出する
ことがない。この結果、前述の第1の実施形態のよう
に、Cu配線39の露出部にBTA皮膜を形成する必要
がなく、半導体装置の製造工程を簡略化することができ
る。
【0051】次に、本発明の第3の実施形態について説
明する。図13は本実施形態に係る有機系剥離液による
半導体装置の製造方法を示すフローチャート図であり、
図14は図13に示すステップS43のIPAリンス工
程及びステップS44の乾燥工程を詳細に示すフローチ
ャート図である。また、表1は図14に示す各工程の条
件を示す。本実施形態は、前述の第1及び第2の実施形
態と異なり、水(純水又はCO水)によるリンスを行
わず、IPAによるリンスを最終リンス工程とすること
を特徴としている。この場合、単に水によるリンスをI
PAによるリンスに置き換えただけでは、半導体装置の
表面にシミ及び堆積物(ゴミ)が発生する場合がある。
このため、本実施形態においては、以下に示すように、
IPAによるリンス方法を工夫し、シミ及び堆積物の発
生を防止している。
【0052】先ず、図13のステップS41に示すよう
に、前述の第1の実施形態と同様な方法により半導体装
置を製造する。即ち、図13のステップS41に示す工
程は、図4のステップS1乃至S10に示す工程と同様
である。これにより、図7(b)に示す半導体装置を製
造する。この半導体装置はシリコンウエハ(以下、単に
ウエハという)の表面に形成されている。また、ビア1
1内及び溝13内に、エッチング残さ14(デポ)が残
留しており、層間膜1、6及び8には電荷が蓄積されて
いる可能性がある。
【0053】その後、図13のステップS42に示すよ
うに、アミン系の溶媒により有機剥離処理を行う。この
有機剥離処理は、前述の第1の実施形態における図4の
ステップS12及び図8(a)に示す有機剥離処理と同
様に行う。これにより、エッチング残さ14(図7
(b)参照)を除去する。このとき、ビア11及び溝1
3内においては、エッチング残さ14は除去され、アミ
ン15の一部が残留している。
【0054】次に、図13のステップS43に示すよう
に、IPAにより半導体装置のリンスを行う。このリン
スは、表面に半導体装置が形成されたウエハを回転させ
ながら、IPAをウエハに対してスプレーすることによ
り行う。図14に示すステップS51乃至S56は、図
13に示すステップS43を詳細に示している。また、
表1に図14のステップS51乃至S56に示す各工程
における処理時間及びウエハの回転数を示す。
【0055】
【表1】
【0056】以下、図14及び表1を参照して、IPA
によるウエハのリンス方法について説明する。先ず、図
14のステップS51に示すように、ウエハを10乃至
500rpm、例えば50rpmの回転数で回転させな
がら、IPAをウエハに対してスプレーする。スプレー
時間は30乃至60秒間、例えば60秒間とする。この
とき、IPAとして、電気的に中性なIPAを使用す
る。これにより、層間膜1、6及び8に蓄積されている
電荷がIPA側に移動し、ウエハから除去される。ま
た、IPAは非水系溶媒であるため、配線を構成してい
る金属材料がイオン化して溶出することがない。
【0057】次に、ステップS52に示すように、ウエ
ハを100乃至1000rpm、例えば500rpmの
回転数で回転させながら、IPAをウエハに対してスプ
レーする。スプレー時間は30乃至600秒間、例えば
60秒間とする。これにより、ウエハ表面の堆積物(ゴ
ミ)を除去する。
【0058】次に、ステップS53に示すように、ウエ
ハを500乃至2000rpm、好ましくは1000乃
至2000rpm、例えば2000rpmの回転数で回
転させながら、IPAをウエハに対してスプレーする。
スプレー時間は30乃至600秒間、例えば120秒間
とする。このように、ウエハを他のステップよりも高速
で回転させて、遠心力によりウエハ表面の堆積物を振り
切り、除去する。なお、このとき、ウエハからIPAが
周囲に飛散し、ウエハを洗浄するためのチャンバの内壁
に付着した堆積物も除去することができる。この結果、
チャンバの内壁に付着した堆積物がウエハに再付着する
ことを防止できる。
【0059】次に、ステップS54に示すように、ウエ
ハを10乃至1000rpm、例えば50rpmの回転
数で回転させながら、IPAをウエハに対してスプレー
する。スプレー時間は30乃至600秒間、例えば30
秒間とする。このステップは、ステップS53に示す高
速回転から、ステップS54以降の低速回転への繋ぎで
ある。
【0060】次に、ステップS55に示すように、ウエ
ハを10乃至500rpm、例えば50rpmの回転数
で回転させながら、IPAをウエハに対してスプレーす
る。スプレー時間は30乃至600秒間、例えば30秒
間とする。このとき、IPAとして、特に清浄なIPA
を使用する。これにより、ウエハ表面に残留しているア
ミン成分をほぼ完全に除去する。
【0061】次に、ステップS56に示すように、間欠
IPA処理を行う。即ち、ウエハを100乃至2000
rpm、例えば500rpmの回転数で回転させなが
ら、IPAをウエハに対して3乃至15秒間、例えば5
秒間スプレーし、Nガスをウエハに対して3乃至15
秒間、例えば10秒間噴射してウエハを乾燥させる。こ
の(スプレー+乾燥)工程を2乃至5回、例えば3回繰
り返す。このとき、IPAとして、特に清浄なIPAを
使用する。これにより、半導体装置に形成されたビア等
の微細構造内に新しいIPAを供給しては除去すること
を繰返し、微細構造内を洗浄することができる。この結
果、後の乾燥工程(ステップS44参照)において、微
細構造内からIPA中に溶出した成分がウエハにシミを
つけることを防止できる。なお、このシミは、水リンス
におけるウォーターマークに相当する。
【0062】次に、ステップS44に示すように、ウエ
ハを10乃至2000rpm、例えば1000rpmの
回転数で回転させながら、Nガスをウエハに対して3
0乃至600秒間、例えば200秒間噴射し、ウエハを
乾燥させる。これにより、半導体装置の洗浄が終了す
る。
【0063】本実施形態においては、ステップS51に
おいてウエハに蓄積されている電荷を除去し、ステップ
S52及びS53においてウエハの表面から堆積物(ゴ
ミ)を除去し、ステップS55においてウエハの表面か
ら残留アミン成分を除去し、ステップS56においてウ
エハ表面に形成されているビア等の微細構造内を洗浄
し、シミの発生を防止することができる。これにより、
水によるリンスを行わず、IPAによるリンスを最終リ
ンス工程としても、シミ及び堆積物の発生を抑制するこ
とができる。このため、水によるリンスを省略すること
ができ、半導体装置における配線層の面積が大きい場合
においても、配線を形成する金属材料の溶出及び酸化を
より確実に防止することができる。また、水によりリン
スを行わないため、防食剤を含む処理液による処理も省
略することができる。なお、配線層の面積がそれほど大
きくない場合においては、前述の第1の実施形態のよう
に、IPAによる洗浄の後に、水によるリンスを行って
も金属材料の溶出を十分に抑制できる。また、本第3実
施形態においては、必ずしもステップS51乃至S56
に示す全ての処理を行う必要はなく、ステップS53及
びS55に示す処理を行うだけでも、ある程度の効果が
得られる。
【0064】
【実施例】以下、本発明の効果について、その特許請求
の範囲から外れる比較例と比較して具体的に説明する。
【0065】試験例1 試験例1においては、洗浄方法を異ならせて供試材を作
製し、各供試材におけるCu配線の溶出状態を評価し
た。図15(a)は、洗浄後の供試材におけるビア内の
Cu配線のSEM観察方法を示す斜視図であり、(b)
は後述する比較例No.2のCu配線のSEM観察結果
を示す図であり、(c)は実施例No.3のCu配線の
SEM観察結果を示す図である。図16(a)及び
(b)は、横軸に供試材(ウエハ)表面の位置をとり縦
軸に電位をとって供試材の電位分布測定結果を示すグラ
フ図であり、(a)はIPAスプレー処理前の供試材の
電位分布を示し、(b)はIPAスプレー処理後の供試
材の電位分布を示す。図17(a)及び(b)は、横軸
に純水リンス時間をとり縦軸にBTA皮膜の膜厚をとっ
て、BTA皮膜の膜厚の純水リンス時間依存性を示すグ
ラフ図である。(a)は実施例No.4、即ちアミンを
添加して弱アルカリ性に調製した処理液を使用してBT
A添加IPA処理を行った場合の測定結果を示し、
(b)は実施例No.6、即ちアミンを添加せず弱アル
カリ性に調製していない処理液を使用してBTA添加I
PA処理を行った場合の測定結果を示す。
【0066】先ず、供試材の作製方法について説明す
る。半導体基板上に層間膜を形成し、この層間膜内にス
パッタリング及びプラズマCVDによりCu配線を形成
した後、前記層間膜及び前記Cu配線上にSiN膜を形
成した。次に、このSiN膜上にプラズマ法によりSi
を堆積させて層間膜を形成し、この層間膜における
前記Cu配線に整合する位置にドライエッチングにより
ビアを形成して供試材とした。この供試材を8枚作製し
た。
【0067】次に、この供試材を表2に示す工程に従っ
て洗浄した。各工程における処理方法は、前述の本発明
の第1乃至第3の実施形態に示した方法と同様である。
即ち、表2に示す「IPA1」とは、図4のステップS
11並びに図10のステップS29及びS31に示すI
PAスプレー処理を示し、「有機剥離」とは図4のステ
ップS12並びに図10のステップS30及びS37に
示すアミン系溶媒による有機剥離処理を示し、「IPA
2」とは図4のステップS13並びに図10のステップ
S31及びS38に示すIPAリンスを示し、「IPA
3」とは前述の第3の実施形態における図13のステッ
プS43に示すIPAリンス、即ち、図14のステップ
S51乃至S56に示す一連の処理工程を示し、「BT
A水溶液」とは図4のステップS14に示すBTA添加
IPA処理液(水溶液)によるBTA皮膜の形成処理を
示し、「BTA入IPA」とは、処理液に水及びアミン
を添加せず、弱アルカリ性に調製していない処理液を使
用したBTA添加IPA処理を示す。また、「純水」及
び「CO水」とは夫々図4のステップS15に示す純
水リンス及びCO水リンスを示し、「乾燥」とは図4
のステップS16、図10のステップS39及び図13
のステップS44に示す乾燥処理を示す。この乾燥処理
におけるウエハの回転数は1000rpmとし、処理時
間は200秒間とした。
【0068】
【表2】
【0069】また、表3に表2に示す「IPA3」の処
理内容の詳細を示す。表3に示すように、「IPA3」
においては、チャンバ内にウエハを入れ、下記乃至
に示す処理を順次行った。なお、表3に示す「対応する
ステップ」とは、各工程に対応する図14に示すステッ
プを示す。
【0070】
【表3】
【0071】ウエハを50rpmの回転数で回転させ
ながら、新品のIPAを使い捨て使用して、電気的に中
性なIPAをウエハに対して60秒間スプレーし、蓄積
されている電荷を除去(除電)した。
【0072】ウエハを500rpmの回転数で回転さ
せながら、IPAをウエハに対して60秒間スプレー
し、ウエハ表面の堆積物(ゴミ)を除去した、なお、I
PAは、容積が10乃至20リットルのタンクに入れ、
毎分、タンク容量の(1/4)乃至(1/3)の量のI
PAがスプレーされるようにして、スプレー後のIPA
はタンクに戻して循環使用した。
【0073】ウエハを2000rpmの回転数で回転
させながら、IPAをウエハに対して120秒間スプレ
ーし、ウエハ表面の堆積物を遠心力により振り切ると共
に、ウエハから振り切られたIPAがチャンバ内壁にか
かるようにし、チャンバ内壁も洗浄した。なお、IPA
は前述の循環使用とした。これにより、ウエハ表面に残
留するアミン成分も除去した。
【0074】ウエハを50rpmの回転数で回転させ
ながら、IPAをウエハに対して60秒間スプレーし
た。IPAは前述の循環使用とした。
【0075】ウエハを50rpmの回転数で回転させ
ながら、新品のIPAを使い捨て使用して、清浄なIP
Aをウエハに対して30秒間スプレーし、ウエハ表面に
残留しているアミン成分をほぼ完全に除去した。
【0076】ウエハを1000rpmの回転数で回転
させながら、新品のIPAを使い捨て使用して、清浄な
IPAをウエハに対して5秒間スプレーし、その後、ウ
エハにNガスを10秒間噴射してウエハを乾燥させ
た。このスプレー及び乾燥を3回繰り返した。これによ
り、ウエハ表面の微細構造内を洗浄した。
【0077】このようにして洗浄した後の供試材につい
て、ビア内のCu配線の溶出の有無を、SEM(scanni
ng electron microscope:走査型電子顕微鏡)によりビ
アを介してCu配線の露出部を観察することにより評価
した。評価結果を表1に示す。表1において、溶出が認
められた供試材は不良(×)、溶出が僅かに認められた
供試材は普通(○)、溶出がほとんど認められなかった
供試材は良好(◎)、溶出が全く認められなかった供試
材は極めて良好(◎)とした。また、SEM観察結果
の一部を図15(a)乃至(c)に示す。更に、IPA
スプレー処理前後の供試材の電位分布を測定した。測定
結果を図16(a)及び(b)に示す。更にまた、表1
に示すNo.4及び6について、BTA添加IPA処理
によりCu配線上に形成した防食皮膜(BTA皮膜)の
膜厚の純水リンス時間依存性を調査した。調査結果を図
17に示す。
【0078】表2に示すNo.1、3乃至8は本発明の
実施例である。実施例No.1、3乃至7においては、
供試材に対して、有機剥離処理前にIPAスプレー処理
(IPA1)を行っているため、Cu配線の溶出がほと
んど又は全く認められなかった。
【0079】特に、実施例No.5及び6においては、
CO水リンス(CO水)又は純水リンス(純水)の
前にBTA添加IPA処理を行っているが、この処理液
中に水を添加していないため、Cuの溶出がほとんど認
められなかった。また、実施例No.7及び8において
は、CO水リンス及び純水リンスを行っていないた
め、Cuの溶出が全く認められなかった。特に、実施例
No.8においては、「IPA3」として表3に示す一
連の処理を行ったため、ウエハ表面にシミ及び堆積物が
認められなかった。
【0080】これに対して、表2に示すNo.2は比較
例である。比較例No.2は、半導体基板上にCu配線
及びビアを形成した後、IPAスプレー処理を行わずに
有機剥離処理を行い、その後CO水リンスを行ってい
るため、CO水リンス時における供試材の除電が十分
でなく、Cu配線が溶出した。
【0081】図15(a)に示すように、Cu配線4上
に形成されたビア11を介して、上部からSEMにより
Cu配線4の露出部4aを観察した。その結果、図15
(b)に示すように、比較例No.2においては、Cu
配線4の露出部4aにおいて周辺部分に非腐食部分18
が認められたものの、中央部分には腐食部分19が観察
され、Cuの溶出が確認された。これに対して、図15
(c)に示すように、実施例No.3においては、Cu
配線4の露出部4aにおいて腐食部分は認められず、露
出部4a全体が非腐食部分18であった。
【0082】図16(a)及び(b)に示すように、実
施例No.1について、IPAスプレー処理(IPA
1)前後の供試材の電位分布を測定した結果、IPAス
プレー処理前の供試材は正に帯電し、特に供試材中央部
の帯電が大きかったが、IPAスプレー処理後の供試材
は除電されていた。
【0083】図17に示すように、処理液としてアミン
を添加して弱アルカリ性に調整したBTA添加IPA処
理液を使用した場合には、アミンを添加しないBTA添
加IPA処理液を使用した場合と比較して、形成直後の
BTA皮膜が厚く、また、純水リンスを施しても比較的
安定にその膜厚を保持することができた。これは、処理
液を弱アルカリ性に調製することにより、BTAとCu
との結合をより安定化することができたためである。
【0084】試験例2 試験例2においては、前記表2に示す実施例No.8の
洗浄工程において、各工程の条件を変化させて、その洗
浄効果を評価した。図18は、横軸にIPAスプレー時
間をとり、縦軸にウエハのチャージ電位をとって、IP
Aスプレーによるウエハの除電挙動を示すグラフ図であ
る。黒丸(●)は新品のIPAを使い捨て使用した場合
を示し、白丸(○)はIPAを前述の条件で循環使用し
た場合を示す。なお、ウエハの表面には膜厚が0.1μ
mのプラズマ酸化膜が被覆されている。図18に示すよ
うに、IPAのスプレー時間の増加に伴ってウエハが連
続的に除電されており、IPAを使い捨て使用した方
が、循環使用するよりも速やかに除電された。
【0085】また、図19は、横軸に表3の工程に示
す堆積物振切処理(高速振切処理)の有無をとり、縦軸
にウエハ1枚当たりの堆積物(ゴミ)の個数をとって、
堆積物振切処理の効果を示すグラフ図である。測定数は
n=5とした。図19に示すように、堆積物振切処理を
行うことにより、この処理を行わない場合と比較して、
ウエハ表面の堆積物の数を大幅に低減することができ
た。
【0086】図20は、横軸にIPAの使用方法をと
り、縦軸にウエハ表面の残留アミン量の昇温脱離法(T
DS:Thermal Desorption Spectroscopy)の検出強度
をとって、表3のに示す残留アミン除去処理におい
て、IPAの使用方法が残留アミン量に及ぼす影響を示
すグラフ図である。黒い棒は新品のIPAを使い捨て使
用した場合を示し、白い棒はIPAを前述の条件で循環
使用した場合を示す。昇温脱離法の最高加熱温度は10
00℃とした。図20に示すように、IPAを使い捨て
使用することにより、循環使用する場合と比較して、残
留アミン量を大きく低減することができた。
【0087】図21は、横軸に表3の工程に示す微細
構造内洗浄処理(間欠IPA処理)の有無をとり、縦軸
に洗浄後のウエハ1枚当たりのシミの個数をとって、微
細構造内洗浄処理の効果を示すグラフ図である。測定数
はn=3とした。図21に示すように、微細構造内洗浄
処理(間欠IPA処理)を行うことにより、この処理を
行わない場合と比較して、ウエハ表面のシミの数を大幅
に低減することができた。
【0088】
【発明の効果】以上詳述したように、本発明によれば、
半導体基板上に配線層を形成し、その後洗浄を行う工程
を含む半導体装置の製造方法において、配線層の溶出及
び酸化を防止することができる。
【図面の簡単な説明】
【図1】(a)乃至(d)は配線層の形状を示す模式的
平面図である。
【図2】配線層の溶解挙動を示す断面図である。
【図3】(a)は大面積の配線領域に形成されたビアの
数が多い半導体装置を示す模式的平面図であり、(b)
は(a)に示すA−A線による断面図であり、(c)は
大面積の配線領域に形成されたビアの数が少ない半導体
装置を示す模式的平面図であり、(d)は(c)に示す
B−B線による断面図である。
【図4】本発明の第1の実施形態に係る有機系剥離液に
よる半導体装置の製造方法を示すフローチャート図であ
る。
【図5】(a)乃至(d)は、本実施形態に係る半導体
装置の製造方法をその工程順に示す断面図である。
【図6】(a)乃至(d)は、本実施形態に係る半導体
装置の製造方法をその工程順に示す断面図であり、図5
の次の工程を示す。
【図7】(a)及び(b)は、本実施形態に係る半導体
装置の製造方法をその工程順に示す断面図であり、図6
の次の工程を示す。
【図8】(a)乃至(c)は、本実施形態に係る半導体
装置の製造方法をその工程順に示す断面図であり、図7
の次の工程を示す。
【図9】(a)乃至(c)は本実施形態に係る半導体装
置の製造方法をその工程順に示す断面図であり、図8の
次の工程を示す。
【図10】本発明の第2の実施形態に係る有機系剥離液
による半導体装置の製造方法を示すフローチャート図で
ある。
【図11】(a)乃至(d)は本実施形態に係る半導体
装置の製造方法をその工程順に示す断面図である。
【図12】(a)乃至(c)は本実施形態に係る半導体
装置の製造方法をその工程順に示す断面図であり、図1
1の次の工程を示す。
【図13】本発明の第3の実施形態に係る有機系剥離液
による半導体装置の製造方法を示すフローチャート図で
ある。
【図14】図13に示すステップS43のIPAリンス
工程及びステップS44の乾燥工程を詳細に示すフロー
チャート図である。
【図15】図(a)は、洗浄後の供試材におけるビア内
のCu配線のSEM観察方法を示す斜視図であり、
(b)は比較例No.2のCu配線のSEM観察結果を
示す図であり、(c)は実施例No.3のCu配線のS
EM観察結果を示す図である。
【図16】(a)及び(b)は、横軸に供試材(ウエ
ハ)表面の位置をとり縦軸に電位をとって供試材の電位
分布測定結果を示すグラフ図であり、(a)はIPAス
プレー処理前の供試材の電位分布を示し、(b)はIP
Aスプレー処理後の供試材の電位分布を示す。
【図17】(a)及び(b)は、横軸に純水リンス時間
をとり縦軸にBTA皮膜の膜厚をとって、BTA皮膜の
膜厚の純水リンス時間依存性を示すグラフ図であり、
(a)は実施例No.4の測定結果を示し、(b)は実
施例No.6の測定結果を示す。
【図18】横軸にIPAスプレー時間をとり、縦軸にウ
エハのチャージ電位をとって、IPAスプレーによるウ
エハの除電挙動を示すグラフ図である。
【図19】横軸に表3の工程に示す堆積物振切処理
(高速振切処理)の有無をとり、縦軸にウエハ1枚当た
りの堆積物(ゴミ)の個数をとって、堆積物振切処理の
効果を示すグラフ図である。
【図20】横軸にIPAの使用方法をとり、縦軸にウエ
ハ表面の残留アミン量の昇温脱離法の検出強度をとっ
て、表3のに示す残留アミン除去処理において、IP
Aの使用方法が残留アミン量に及ぼす影響を示すグラフ
図である。
【図21】横軸に表3の工程に示す微細構造内洗浄処
理(間欠IPA処理)の有無をとり、縦軸に洗浄後のウ
エハ1枚当たりのシミの個数をとって、微細構造内洗浄
処理効果を示すグラフ図である。
【図22】従来の有機系剥離液による半導体装置の洗浄
方法を示すフローチャート図である。
【符号の説明】
1;層間膜 1a;溝 2;レジスト 2a;開口部 3;シード用Cu膜 4;Cu配線 4a;露出部 4b;Cu膜 5;ストッパ膜 6;層間膜 7;ストッパ膜 8;層間膜 9;カバー膜 10;レジスト 10a;開口部 11;ビア 12;レジスト 12a;開口部 13;溝 14;エッチング残さ 15;アミン 16;BTA皮膜 17;バリアメタル 18;非腐食部分 19;腐食部分 20;カバー膜 21、21a〜21d;配線層 21e;Cu原子の溶出を示す矢印 22;層間膜 23;ビア 24、24a〜24d;大面積の配線領域 25、25a〜25d;引出配線領域 26;シリコン基板 27;層間膜 28;溶出金属 29;バリア膜 30;カバー膜 31;層間膜 32;Cu配線 33;ストッパ膜 34;層間膜 35;カバー膜 36;レジスト 36a;開口部 37;ビア 38;エッチング残さ 39;Cu配線 40;ストッパ膜 41;層間膜 42;カバー膜 43;レジスト 43a;開口部 44;溝 45;エッチング残さ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 富盛 浩昭 東京都港区芝五丁目7番1号 日本電気株 式会社内 (72)発明者 竹脇 利至 東京都港区芝五丁目7番1号 日本電気株 式会社内 (72)発明者 國嶋 浩之 東京都港区芝五丁目7番1号 日本電気株 式会社内 (72)発明者 弘長 伸夫 東京都港区芝五丁目7番1号 日本電気株 式会社内 Fターム(参考) 5F033 HH11 HH12 HH14 HH21 HH32 HH33 JJ01 JJ11 JJ12 JJ14 JJ21 JJ32 JJ33 KK11 KK12 KK14 KK21 KK32 KK33 MM01 MM02 MM12 MM13 NN06 NN07 PP06 PP15 PP27 PP28 PP33 QQ09 QQ10 QQ12 QQ14 QQ25 QQ31 QQ37 QQ48 QQ73 QQ74 QQ91 QQ96 RR01 RR04 RR06 RR29 SS15 SS21 WW00 WW04 XX00 XX01 XX20 XX24 5F043 AA22 BB27 GG10

Claims (28)

    【特許請求の範囲】
  1. 【請求項1】 半導体基板上に配線層を形成する工程
    と、前記配線層上に層間膜を形成する工程と、前記層間
    膜に前記配線層を露出する開口部を形成する工程と、前
    記開口部を非水系溶媒により洗浄する工程と、を有し、
    前記層間膜及び前記開口部のうち少なくとも一方はプラ
    ズマ雰囲気下にて形成されることを特徴とする半導体装
    置の製造方法。
  2. 【請求項2】 前記開口部を非水系溶媒により洗浄する
    工程の後に、前記開口部を有機剥離液により洗浄する工
    程を有することを特徴とする請求項1に記載の半導体装
    置の製造方法。
  3. 【請求項3】 前記開口部を有機剥離液により洗浄する
    工程の後に、前記開口部を非水系溶媒により洗浄する工
    程を有することを特徴とする請求項2に記載の半導体装
    置の製造方法。
  4. 【請求項4】 前記開口部を非水系溶媒により洗浄する
    工程の後に、前記開口部を純水又は炭酸水により洗浄す
    る工程を有することを特徴とする請求項3に記載の半導
    体装置の製造方法。
  5. 【請求項5】 前記開口部を純水又は炭酸水により洗浄
    する工程の後に、前記半導体基板を真空雰囲気中にて加
    熱処理する工程と、前記真空雰囲気を破ることなく前記
    開口部に金属材料を埋設する工程と、を有することを特
    徴とする請求項4に記載の半導体装置の製造方法。
  6. 【請求項6】 前記半導体基板がシリコンウエハであ
    り、前記開口部を非水系溶媒により洗浄する工程は、前
    記シリコンウエハを500rpm以上の回転数で回転さ
    せながら、前記シリコンウエハに対して前記非水系溶媒
    を噴射する工程を有することを特徴とする請求項1乃至
    5のいずれか1項に記載の半導体装置の製造方法。
  7. 【請求項7】 前記シリコンウエハの回転数が1000
    rpm以上であることを特徴とする請求項6に記載の半
    導体装置の製造方法。
  8. 【請求項8】 前記開口部を非水系溶媒により洗浄する
    工程は、前記非水系溶媒を前記開口部内に露出している
    前記配線層に接触させることにより前記層間膜に蓄積さ
    れた電荷を除去する工程を有することを特徴とする請求
    項6又は7に記載の半導体装置の製造方法。
  9. 【請求項9】 前記開口部を非水系溶媒により洗浄する
    工程は、前記シリコンウエハに対して前記非水系溶媒を
    噴射し、その後前記シリコンウエハに対して気体を噴射
    する処理を複数回繰り返す工程を有することを特徴とす
    る請求項6乃至8のいずれか1項に記載の半導体装置の
    製造方法。
  10. 【請求項10】 前記開口部を形成する工程の後に、前
    記開口部を防食剤を含有する処理液により洗浄する工程
    を有することを特徴とする請求項1乃至9のいずれか1
    項に記載の半導体装置の製造方法。
  11. 【請求項11】 前記処理液は非水系溶媒に防食剤が添
    加されてなることを特徴とする請求項10に記載の半導
    体装置の製造方法。
  12. 【請求項12】 前記防食剤は、ベンゾトリアゾール、
    1,2,3−トリルトリアゾール、1,2,4−トリル
    トリアゾール、カルボキシベンゾトリアゾール、1−ヒ
    ドロキシベンゾトリアゾール、ニトロベンゾトリアゾー
    ル、5−メチル−1Hベンゾトリアゾール、ジヒドロキ
    シプロピルベンゾトリアゾール、尿素系防食剤及びプリ
    ン化合物系防食剤からなる群から選択された1種の薬品
    又は2種以上の薬品の混合物であることを特徴とする請
    求項10又は11に記載の半導体装置の製造方法。
  13. 【請求項13】 前記処理液が、ベンゾトリアゾール:
    0.5乃至30質量%、アミン:0.0005乃至1質
    量%、水:0.1乃至5質量%を含有し、残部がイソプ
    ロピルアルコール及び不可避的不純物からなる組成を有
    し、アルカリ性であることを特徴とする請求項12に記
    載の半導体装置の製造方法。
  14. 【請求項14】 前記アミンは、1−アミノ−2−プロ
    パノール、2−アミノ−1−プロパノール、3−アミノ
    −1−プロパノール、2−メチルアミノエタノール、2
    −アミノ−2−アミノ−2−メチル−1−プロパノー
    ル、2−ジエチルアミノエタノール、モノエタノールア
    ミン、ジエタノールアミン、トリエタノールアミン、2
    −(2−アミノエトキシ)エタノール、2−(2−アミノ
    エチルアミノ)エタノール、2−(ジエチルアミノ)エ
    タノール、2−ジ(メチルアミン)エタノール、コリ
    ン、モルホリン、ジエチレントリアミン及びトリエチレ
    ンテトラミンからなる群から選択された1種の薬品又は
    2種以上の薬品の混合物であることを特徴とする請求項
    13に記載の半導体装置の製造方法。
  15. 【請求項15】 前記開口部を形成する工程は、前記層
    間膜上に前記開口部が形成される予定の領域に開口部を
    有するフォトレジストを形成する工程と、前記フォトレ
    ジストをマスクとして前記層間膜をエッチングして前記
    層間膜を選択的に除去する工程と、アッシングにより前
    記フォトレジストを除去する工程と、を有することを特
    徴とする請求項1乃至14のいずれか1項に記載の半導
    体装置の製造方法。
  16. 【請求項16】 前記配線層は前記半導体基板から絶縁
    されており、前記配線層は複数の第1の開口部を備えた
    第1の配線領域と、この第1の配線領域に接続され1又
    は複数の第2の開口部を備えた第2の配線領域とから構
    成され、前記複数の第1の開口部の合計面積は前記1又
    は複数の第2の開口部の合計面積よりも大きいことを特
    徴とする請求項1乃至15のいずれか1項に記載の半導
    体装置の製造方法。
  17. 【請求項17】 前記1又は複数の第2の開口部の合計
    面積に対する前記複数の第1の開口部の合計面積の比が
    100以上であることを特徴とする請求項16に記載の
    半導体装置の製造方法。
  18. 【請求項18】 前記第1の開口部の数が1000以上
    であり、前記第2の開口部の数は前記第1の開口部の数
    の100分の1以下であることを特徴とする請求項16
    又は17に記載の半導体装置の製造方法。
  19. 【請求項19】 前記配線層は銅、銀又は銅及び銀のう
    ち少なくとも一方を含む合金により構成されていること
    を特徴とする請求項1乃至18のいずれか1項に記載の
    半導体装置の製造方法。
  20. 【請求項20】 前記非水系溶媒はアルコールであるこ
    とを特徴とする請求項1乃至19のいずれか1項に記載
    の半導体装置の製造方法。
  21. 【請求項21】 前記非水系溶媒は、イソプロピルアル
    コール、イソブチルアルコール、イソペンチルアルコー
    ル、エチルエーテル、エチレングリコールモノエチルエ
    ーテル、プロパノール、1−ブタノール、2−ブタノー
    ル、メタノール、メチルイソブチルケトン及びメチルエ
    チルケトンからなる群から選択された1種のアルコール
    又は2種以上のアルコールの混合液であることを特徴と
    する請求項20に記載の半導体装置の製造方法。
  22. 【請求項22】 半導体基板上に配線層を形成し、前記
    配線層上に層間膜を形成し、前記層間膜に前記配線層を
    露出する開口部を形成した後、前記開口部を洗浄する処
    理液において、防食剤を含有することを特徴とする処理
    液。
  23. 【請求項23】 前記処理液は非水系溶媒に防食剤が添
    加されてなることを特徴とする請求項22に記載の処理
    液。
  24. 【請求項24】 前記非水系溶媒はアルコールであるこ
    とを特徴とする請求項23に記載の処理液。
  25. 【請求項25】 前記非水系溶媒は、イソプロピルアル
    コール、イソブチルアルコール、イソペンチルアルコー
    ル、エチルエーテル、エチレングリコールモノエチルエ
    ーテル、プロパノール、1−ブタノール、2−ブタノー
    ル、メタノール、メチルイソブチルケトン及びメチルエ
    チルケトンからなる群から選択された1種のアルコール
    又は2種以上のアルコールの混合液であることを特徴と
    する請求項24に記載の処理液。
  26. 【請求項26】 前記防食剤は、ベンゾトリアゾール、
    1,2,3−トリルトリアゾール、1,2,4−トリル
    トリアゾール、カルボキシベンゾトリアゾール、1−ヒ
    ドロキシベンゾトリアゾール、ニトロベンゾトリアゾー
    ル、5−メチル−1Hベンゾトリアゾール、ジヒドロキ
    シプロピルベンゾトリアゾール、尿素系防食剤及びプリ
    ン化合物系防食剤からなる群から選択された1種の薬品
    又は2種以上の薬品の混合物であることを特徴とする請
    求項22乃至25のいずれか1項に記載の処理液。
  27. 【請求項27】 前記処理液は、ベンゾトリアゾール:
    0.5乃至30質量%、アミン:0.0005乃至1質
    量%、水:0.1乃至5質量%を含有し、残部がイソプ
    ロピルアルコール及び不可避的不純物からなる組成を有
    し、アルカリ性であることを特徴とする請求項23乃至
    26のいずれか1項に記載の処理液。
  28. 【請求項28】 前記アミンは、1−アミノ−2−プロ
    パノール、2−アミノ−1−プロパノール、3−アミノ
    −1−プロパノール、2−メチルアミノエタノール、2
    −アミノ−2−アミノ−2−メチル−1−プロパノー
    ル、2−ジエチルアミノエタノール、モノエタノールア
    ミン、ジエタノールアミン、トリエタノールアミン、2
    −(2−アミノエトキシ)エタノール、2−(2−アミノ
    エチルアミノ)エタノール、2−(ジエチルアミノ)エ
    タノール、2−ジ(メチルアミン)エタノール、コリ
    ン、モルホリン、ジエチレントリアミン及びトリエチレ
    ンテトラミンからなる群から選択された1種の薬品又は
    2種以上の薬品の混合物であることを特徴とする請求項
    27に記載の処理液。
JP2002197948A 2001-07-12 2002-07-05 半導体装置の製造方法及び処理液 Pending JP2003124316A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2002197948A JP2003124316A (ja) 2001-07-12 2002-07-05 半導体装置の製造方法及び処理液
US10/339,658 US6890864B2 (en) 2001-07-12 2003-01-10 Semiconductor device fabricating method and treating liquid

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2001-212191 2001-07-12
JP2001212191 2001-07-12
JP2002197948A JP2003124316A (ja) 2001-07-12 2002-07-05 半導体装置の製造方法及び処理液

Publications (1)

Publication Number Publication Date
JP2003124316A true JP2003124316A (ja) 2003-04-25

Family

ID=26618605

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002197948A Pending JP2003124316A (ja) 2001-07-12 2002-07-05 半導体装置の製造方法及び処理液

Country Status (1)

Country Link
JP (1) JP2003124316A (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003077918A (ja) * 2001-09-04 2003-03-14 Nec Corp 半導体装置の製造方法
JP2006140285A (ja) * 2004-11-11 2006-06-01 Dainippon Screen Mfg Co Ltd 基板処理方法および基板処理装置
JP2007524996A (ja) * 2003-04-02 2007-08-30 フリースケール セミコンダクター インコーポレイテッド 銅コンタクトを有する集積回路ダイおよび該集積回路ダイのための方法
JP2008251741A (ja) * 2007-03-29 2008-10-16 Fujitsu Microelectronics Ltd 半導体装置の製造方法
US7645695B2 (en) 2006-04-03 2010-01-12 Samsung Electronics Co., Ltd. Method of manufacturing a semiconductor element
KR100979719B1 (ko) * 2003-07-18 2010-09-03 매그나칩 반도체 유한회사 반도체 소자의 제조 방법
JP2012231116A (ja) * 2011-04-15 2012-11-22 Tokyo Electron Ltd 液処理方法、液処理装置および記憶媒体

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003077918A (ja) * 2001-09-04 2003-03-14 Nec Corp 半導体装置の製造方法
JP2007524996A (ja) * 2003-04-02 2007-08-30 フリースケール セミコンダクター インコーポレイテッド 銅コンタクトを有する集積回路ダイおよび該集積回路ダイのための方法
KR100979719B1 (ko) * 2003-07-18 2010-09-03 매그나칩 반도체 유한회사 반도체 소자의 제조 방법
JP2006140285A (ja) * 2004-11-11 2006-06-01 Dainippon Screen Mfg Co Ltd 基板処理方法および基板処理装置
US7682456B2 (en) 2004-11-11 2010-03-23 Dainippon Screen Mfg. Co., Ltd. Substrate treatment method and substrate treatment apparatus
JP4498893B2 (ja) * 2004-11-11 2010-07-07 大日本スクリーン製造株式会社 基板処理方法および基板処理装置
US7645695B2 (en) 2006-04-03 2010-01-12 Samsung Electronics Co., Ltd. Method of manufacturing a semiconductor element
JP2008251741A (ja) * 2007-03-29 2008-10-16 Fujitsu Microelectronics Ltd 半導体装置の製造方法
JP2012231116A (ja) * 2011-04-15 2012-11-22 Tokyo Electron Ltd 液処理方法、液処理装置および記憶媒体

Similar Documents

Publication Publication Date Title
JP4891475B2 (ja) エッチング処理した基板表面の洗浄方法
US6890391B2 (en) Method of manufacturing semiconductor device and apparatus for cleaning substrate
TWI364327B (en) Methods for wet cleaning quartz surfaces of components for plasma processing chambers
TW550667B (en) An apparatus and method for controlling galvanic corrosion effects on a single-wafer cleaning system
US7122484B2 (en) Process for removing organic materials during formation of a metal interconnect
KR20100082012A (ko) 반도체 기판으로부터의 금속 하드 마스크 에칭 잔류물의 제거를 위한 조성물
JP2002543272A (ja) 半導体デバイス用の、有機残留物およびプラズマエッチングされた残留物を洗浄するための組成物
JP2002367972A (ja) 半導体デバイスの製造方法
US6328905B1 (en) Residue removal by CO2 water rinse in conjunction with post metal etch plasma strip
JP2003124316A (ja) 半導体装置の製造方法及び処理液
US6890864B2 (en) Semiconductor device fabricating method and treating liquid
TW548736B (en) Semiconductor device fabricating method and treating liquid
KR100729972B1 (ko) 화학적 기계적 연마 후 반도체 웨이퍼를 세정 및 처리하기 위한 방법
KR100977104B1 (ko) 코랄 필름에 대한 후식각 및 띠 잔여물 제거방법
JP3705724B2 (ja) 半導体装置の製造方法
US20060063388A1 (en) Method for using a water vapor treatment to reduce surface charge after metal etching
JP6531406B2 (ja) 半導体装置の製造方法
US20050274393A1 (en) Wafer clean process
JP4086567B2 (ja) 半導体装置の製造方法
JP2003273064A (ja) 堆積物の除去装置及び除去方法
WO2004061926A1 (ja) 半導体装置の製造方法及び製造装置
TWI510678B (zh) 銅配線表面保護液及半導體電路元件之製造方法
KR100567379B1 (ko) 반도체 소자의 세정방법 및 세정장치
US6992007B2 (en) Method of cleaning damascene structure of semiconductor wafer during fabrication of semiconductor device
US6926590B1 (en) Method of improving device performance

Legal Events

Date Code Title Description
A977 Report on retrieval

Effective date: 20060317

Free format text: JAPANESE INTERMEDIATE CODE: A971007

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060523

A521 Written amendment

Effective date: 20060724

Free format text: JAPANESE INTERMEDIATE CODE: A523

RD02 Notification of acceptance of power of attorney

Effective date: 20070112

Free format text: JAPANESE INTERMEDIATE CODE: A7422

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20070619