KR100729972B1 - 화학적 기계적 연마 후 반도체 웨이퍼를 세정 및 처리하기 위한 방법 - Google Patents

화학적 기계적 연마 후 반도체 웨이퍼를 세정 및 처리하기 위한 방법 Download PDF

Info

Publication number
KR100729972B1
KR100729972B1 KR1020027003805A KR20027003805A KR100729972B1 KR 100729972 B1 KR100729972 B1 KR 100729972B1 KR 1020027003805 A KR1020027003805 A KR 1020027003805A KR 20027003805 A KR20027003805 A KR 20027003805A KR 100729972 B1 KR100729972 B1 KR 100729972B1
Authority
KR
South Korea
Prior art keywords
wafer
copper
brush
cleaning
delete delete
Prior art date
Application number
KR1020027003805A
Other languages
English (en)
Other versions
KR20020029795A (ko
Inventor
카트리나에이.미카이리치
마이크라브킨
Original Assignee
램 리써치 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 램 리써치 코포레이션 filed Critical 램 리써치 코포레이션
Publication of KR20020029795A publication Critical patent/KR20020029795A/ko
Application granted granted Critical
Publication of KR100729972B1 publication Critical patent/KR100729972B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
    • H01L21/02074—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers the processing being a planarization of conductive layers
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S134/00—Cleaning and liquid contact with solids
    • Y10S134/902—Semiconductor wafer

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Cleaning Or Drying Semiconductors (AREA)
  • Detergent Compositions (AREA)

Abstract

본 발명은 CMP 공정 후, 반도체 웨이퍼의 표면을 세정하기 위한 방법을 제공한다. 일 실시형태에 있어서, 개선된 세정 화학제 (ICC) 가 웨이퍼의 표면에 도포된다. ICC 는 웨이퍼 표면 상의 구리막을 수용성 형태로 변형하도록 형성된다. 웨이퍼 표면이 문질러진다. 그 후, 액체로 린싱된다. 문지름 및 린싱은 웨이퍼 및 브러쉬의 표면으로부터 수용성 구리의 제어된 양을 제거하도록 구성되는데, 상기 도포, 문지름, 및 린싱은 브러쉬박스내에서 수행된다.

Description

화학적 기계적 연마 후 반도체 웨이퍼를 세정 및 처리하기 위한 방법{A METHOD FOR CLEANING AND TREATING A SEMICONDUCTOR WAFER AFTER CHEMICAL MECHANICAL POLISHING}
본 발명은 일반적으로 반도체 웨이퍼 세정에 관한 것으로, 보다 구체적으로 후처리의 화학적, 기계적 연마 (CMP) 구리 세정에 관한 것이다.
반도체 장치의 제조에 있어서는, 화학적, 기계적 연마 (CMP) 공정 및 웨이퍼 세정을 수행할 필요가 있다. 통상적으로, 집적회로 장치는 다중 레벨 구조의 형태이다. 기판 레벨에는, 확산 영역을 갖는 트랜지스터 장치가 형성된다. 다음 레벨에는, 연결 금속화 라인이 패터닝 (patterning) 되고, 전기적으로 트랜지스터 장치에 연결되어, 소망되는 기능성 장치를 규정한다. 공지된 바와 같이, 패터닝된 도전층은 이산화실리콘과 같은 유전성 재료에 의해 다른 도전층으로부터 절연된다. 보다 많은 금속화 레벨 및 연관된 유전층이 형성됨에 따라, 유전성 재료를 평탄화 할 필요가 증대된다. 평탄화가 없다면, 표면 지형의 보다 큰 변화로 인하여 더이상의 금속층의 제조가 실질적으로 더욱 어렵게 된다. 다른 애플리케이션에 있어서, 금속화 라인 패턴이 유전성 재료 내에 형성된 후, 금속 CMP 공정이 수행되어 과도한 금속을 제거한다. 이러한 임의의 CMP 공정 후에, 입자 및 오염물질을 제거하기 위하여, 평탄화된 웨이퍼를 세정하는 것이 필요하다.
도 1a 는 웨이퍼의 상면 (top surface) 에 걸쳐 퇴적된 구리층 (104) 을 갖는 웨이퍼의 단면을 도시한다. 산화층 (100) 이 반도체 기판 (미도시) 에 걸쳐 퇴적된다. 공지된 포토리소그래피 및 에칭 기술이 산화층 (100) 내에 패터닝된 피쳐 (feature) 를 형성하는데 이용될 수 있다. 다음으로, 웨이퍼의 상면은 구리층 (104) 으로 코팅되고, 패터닝된 피쳐는 이로써 구리로 채워져 구리 라인 (102) 을 형성한다.
도 1b 는 상면이 화학적 기계적 연마 (CMP) 공정을 거친 후의, 도 1a 의 웨이퍼의 단면을 도시한다. 상면이 평탄화되고 산화층이 노출될 때까지 상면은 연마된다.
불행히도, CMP 공정은 웨이퍼 표면 상에 결함을 남기기 쉽다. 예컨대, CMP 공정은 구리 금속화 피쳐의 표면 및 이산화실리콘층의 표면 상에 미세한 스크래치 (micro-scratch) 를 남길 수 있다. 이들 미세한 스크래치는, CMP 공정으로부터 이산화실리콘층 상에 매립된 슬러리 및 미량의 구리재료가 포함하기 쉽다. 도 1b는 CMP 공정이 거친 산화구리층 (110) 을 구리 라인 (102) 의 상면에 걸쳐 남기는 방식을 설명한다. 산화구리층의 거칠기는, CMP 공정 후 웨이퍼의 표면 상에 남겨진 금속화 피쳐로부터의 구리에 주로 기인하는 것으로 여겨진다.
도 1c 는 금속 경유로가 형성되어 구리 라인 (102) 과 접촉을 형성한 이후의, 도 1b 의 웨이퍼의 단면을 도시한다. 제 2 산화층 (101) 은 웨이퍼의 연마된 상면에 걸쳐 퇴적된다. 공지된 포토리소그래피 및 에칭 기술이 도전성 경유로 (122) 를 형성하는데 이용될 수 있다. 이러한 경유로는 도전성 경유로 (122) 와 구리 라인 (102) 사이에 접착을 제공하는 질화탄탈 (TaN) 과 같은 배리어층 (120) 으로 채워진다.
불행히도, CMP 공정에 의해 야기된 거친 산화구리층 (110) 은 프로세싱 결함을 야기할 수 있다. 예컨대, 손상된 웨이퍼 표면은 금속화 피쳐와의 불충분한 접합을 형성하는 경유로로 귀결될 수 있다. 즉, 거친 산화구리층 (110) 은 도전성 경유로 (122) 와 구리 라인 (102) 사이의 접촉영역에서 접착 문제를 야기한다. 접촉영역에서의 접착강도는 CMP 공정으로부터의 구리 잔존물이 배리어층 (120) 과 구리 라인 (102) 사이의 접합을 방해하는 지점에서 감소된다. 따라서, 배리어층 (120) 은 구리 라인 (102) 과의 접합을 충분히 형성하지 못하게 된다.
통상적인 CMP 공정에 의해 야기되는 다른 제조상의 문제는, 거친 산화구리층 (110) 에 의해 야기되는 경유로 (122) 와 구리 라인 (102) 사이의 불완전한 전기적 접속이다. 예컨대, 거친 구리층 (110) 은 구리 라인 (102) 과 도전성 경유로 (122) 사이의 접속저항을 수용할 수 없을 정도의 높은 수준으로 증가시킬 수 있다. 하나의 경유로 접속에 대한 과도한 저항은 전체 반도체 장치가 동작될 수 없게 하거나 보다 느린 장치로 되게 한다. 알 수 있는 바와 같이, 많은 장치들이 경유로와 구리 라인 사이의 결함있는 전기적 접속에 기인하여 폐기되는 경우, 제조 프로세스는 매우 고비용이 된다.
앞서 살펴본 관점에서, 웨이퍼 세정 및 구리 라인과 도전성 경유로 사이의 보다 양호한 접속을 제공하는 관련 제조 기술을 구현함으로써, 종래 기술의 문제점을 회피하는 세정 프로세스가 필요하다.
대략적으로, 본 발명은 화학적 기계적 연마 (CMP) 공정 이후, 웨이퍼를 세정 및 처리하기 위한 방법을 제공함으로써 이러한 요구를 충족시킨다. 본 발명은 프로세스, 장치, 시스템, 장치, 또는 방법을 포함하는 다양한 방식으로 구현될 수 있다. 이하, 본 발명의 몇몇 실시예를 상세히 설명한다.
일 실시형태에서, CMP 공정 이후 반도체 웨이퍼의 표면을 세정하기 위한 방법이 제공된다. 개선된 세정 화학제 (ICC) 가 웨이퍼의 표면에 도포된다. ICC 는 웨이퍼 표면상의 구리막의 작은 부분을 수용성 형태로 변형하도록 구성된다. 웨이퍼 표면은 문질러진다. 그 후, 액체로 린싱 (rinsing) 된다. 린싱은 웨이퍼 및 브러쉬 (brush) 의 표면으로부터 수용성 구리를 제거하도록 구성되는데, 도포, 문지름, 및 린싱은 브러쉬박스 또는 임의의 다른 브러쉬 세정장치내에서 수행될 수 있다.
다른 실시형태에서, CMP 공정 후 웨이퍼로부터 표면재료를 제거하기 위한 방법이 제공된다. 웨이퍼는 산화 에칭 화학제 또는 HF로 문질러져 소량의 이산화실리콘을 에칭한다. 그 후, 웨이퍼는 탈이온화 (DI: deionized) 수로 문질러져 산화 에칭 화학제 및/또는 HF 를 린싱한다. 그 후, 웨이퍼는 탈이온화수로 문질러진 후 개선된 세정 화학제 (ICC) 로 문질러진다. 그 후, 웨이퍼는 ICC로 문질러진 후 탈이온화수로 문질러진다.
또 다른 실시형태에 있어서, 기판의 표면을 처리하기 위한 방법이 개시된다. 이 방법은, (a) 기판 표면 상의 구리막을 수용성 형태로 변형하는 단계, (b) 브러쉬로 기판 표면을 문지르는 단계, 및 (c) 기판을 액체로 린싱하는 단계를 포함하며, 린싱하는 단계는 후처리-CMP 잔존물, ICC, 및 수용성 구리를 기판 및 브러쉬의 표면으로부터 제거하도록 구성된다.
바람직하게는, 본 발명은 CMP 공정 이후 반도체 웨이퍼를 세정 및 처리하기 위한 방법을 제공한다. 이 방법은 CMP 공정으로부터 매립된 잔존 구리 (Cu) 재료를 세정하기 위한 공정을 포함한다. 발명의 배경기술에서 설명한 바와 같이, 잔존 구리는 금속화 피쳐와 도전성 경유로 사이의 결합의 접착력을 감소시킬 수도 있다. 본 발명의 방법은 도전성 경유로가 바닥의 구리 라인과 보다 양호하고 강하게 접합될 수 있는, 웨이퍼 표면을 처리하기 위한 기술을 제공한다. 또한, 보다 양호하고 강한 접합은 다른 층의 구리 라인 사이에서 보다 낮은 저항 링크를 제공한다.
본 발명의 다른 장점은, 구리 라인의 표면 부식의 제거이다. ICC가 웨이퍼 표면을 세정함에 따라서, 바람직하지 않은 부식 구리도 제거된다. 또 다른 장점은 구리 라인의 장래의 부식을 방지하는 것이다. 구리 피쳐에 걸쳐 산화구리층을 제공함으로써, 이 방법은 장래의 부식으로부터 구리 피쳐를 보호한다. 산화구리 (CuOx) 가 순수한 구리 (Cu) 라인 보다 훨씬 덜 부식된다. 또한, 세정기술, 특히 ICC의 사용이 정상적인 세정이나 처리 또는 에칭동안 브러쉬로부터 구리 및 다른 잔존물을 제거하므로, 브러쉬 수명이 연장될 수 있다. 궁극적으로, 본 명세서에 개시된 방법은, 버려져야할 손상된 다수의 웨이퍼를 실질적으로 감소시키므로, 전체 제조공정에 있어서의 과도한 비용을 실질적으로 감소시킨다.
본 발명의 다른 측면 및 장점은 본 발명의 실시예를 도시한 첨부된 도면과 연관된 이하의 상세한 설명으로부터 명백해진다.
본 발명은 첨부한 도면과 결부한 상세한 설명으로부터 용이하게 이해될 것이며, 동일한 도면부호는 동일한 구성요소를 나타낸다.
도 1a 는 웨이퍼의 상면에 걸쳐 퇴적된 구리층을 갖는 웨이퍼의 단면을 도시한다.
도 1b 는 상면이 화학적 기계적 연마 (CMP) 공정을 거친 이후의, 도 1a 의 웨이퍼의 단면을 도시한다.
도 1c 는 금속 경유로가 구리 라인과 접촉하도록 형성된 이후의, 도 1b 의 웨이퍼의 단면을 도시한다.
도 2 는 본 발명의 일 실시형태에 따른 화학적 기계적 연마 (CMP) 시스템 및 웨이퍼 세정시스템의 고레벨의 개략도를 도시한다.
도 3a 및 도 3b 는 본 발명의 일 실시형태에 따른 도 2 의 웨이퍼 세정시스템의 상세한 측면도 및 평면도를 도시한다.
도 4a 는 본 발명의 일 실시형태에 따른 브러쉬박스내의 웨이퍼 상에서의 세정공정을 수행하기 위한 방법의 흐름도를 도시한다.
도 4b 는 본 발명의 일 실시형태에 따른 2 개의 브러쉬박스를 이용한, 웨이퍼 상에서 세정공정을 수행하기 위한 방법의 흐름도를 도시한다.
도 5 는 본 발명의 일 실시형태에 따른 2 개의 브러쉬박스를 이용한, 세정 및 에칭 공정을 수행하는 방법의 흐름도를 도시한다.
개선된 세정 화학제 (ICC) 의 사용으로, 화학적 기계적 연마 (CMP) 이후에 반도체 웨이퍼의 표면을 세정하기 위한 본 발명의 방법이 개시된다. 이하의 설명에서, 본 발명의 전체적인 이해를 제공하기 위하여 다수의 구체적인 사항을 설명한다. 당업자에 있어서, 본 발명은 이들 특정 사항 몇몇 또는 모두가 없이도 실행될 수 있는 것으로 이해된다. 본 발명을 불필요하게 한정하지 않기 위해서, 공지된 처리공정은 상세하게 기재되지 않는다.
도 2 는 본 발명의 일 실시형태에 따른 화학적 기계적 연마 (CMP) 시스템 (202) 및 웨이퍼 세정시스템 (320) 의 고레벨의 개략도를 도시한다. 반도체 웨이퍼는 CMP 시스템 (202) 에서 CMP 공정을 겪은 후에, 웨이퍼 세정시스템 (320) 에서 세정된다.
웨이퍼 세정시스템 (320) 은 제 1 브러쉬박스 (204a) 와 제 2 브러쉬박스 (204b) 를 포함한다. 웨이퍼는 제 1 브러쉬박스 (204a) 로 들어가는데, 여기서 브러쉬 문지름 및 린싱과 같은 세정공정이 웨이퍼 상에서 수행될 수 있다. 그 후, 웨이퍼는 제 2 브러쉬박스 (204b) 로 진행하는데, 여기에서 부가적인 세정공정이 웨이퍼 상에서 수행될 수 있다. 한편, 제 1 브러쉬박스 (204a) 에서의 세정공정 후에, 웨이퍼는 회전 (spin), 린싱 및 건조와 같은 후속하는 공정 (208) 으로 직접 진행될 수 있다. 세정공정 후에, 웨이퍼는 다른 후처리-CMP 처리 공정으로 진행하는데, 이 공정에서 웨이퍼는 층의 퇴적과, 스퍼터링 (sputtering), 포토리소그래피, 및 연관된 에칭을 포함하는 부가적인 제조 공정을 거친다.
도 3a 및 도 3b 는 본 발명의 일 실시형태에 따른 도 2 의 웨이퍼 세정시스템 (320) 의 보다 상세한 측면 및 평면도를 도시한다. 통상적으로, 웨이퍼 세정시스템 (320) 은 웨이퍼가 CMP 공정을 거친 후, 시스템을 통한 세정을 위해 복수의 웨이퍼가 삽입될 수 있는 입력 스테이션 (300) 을 포함한다. 웨이퍼가 입력 스테이션 (300) 으로 삽입되면, 웨이퍼는 입력 스테이션 (300) 으로부터 취해져서 제 1 브러쉬박스 (204a) 와 제 2 브러쉬박스 (204b) 를 포함하는 브러쉬박스 (204) 로 이동한다. 브러쉬박스 내부에서, 다양한 세정 및 에칭 공정이 웨이퍼에 적용될 수 있다. 이하, 도 4 및 도 5 를 참조로 이들 세정 및 에칭 공정을 보다 상세히 설명한다.
브러쉬가 브러쉬박스 (204) 내의 웨이퍼에 도포된 후에, 웨이퍼는 회전과 린싱 및 건조 (SRD) 스테이션 (304) 으로 이동한다. 이 SRD 스테이션 (304) 에서, 탈이온화수가 웨이퍼의 표면 상에 스프레이로 분사되는 한편, 웨이퍼는 대략 100rpm과 400rpm 사이의 속도로 회전되어, 회전 건조된다. 웨이퍼가 SRD 스테이션 (304) 을 통해 위치된 후, 언로드 핸들러 (310) 가 웨이퍼를 취하게 되고 웨이퍼를 배출 스테이션 (306) 으로 이동시킨다. 세정시스템 (320) 은 시스템 전자장치 (308) 로 프로그램되고 제어된다.
도 4a 는 본 발명의 일 실시형태에 따른 브러쉬박스 내의 웨이퍼 상에서 수행되는 세정공정의 방법의 흐름도를 도시한다. 방법은 공정 402 에서 시작되는데, 이 공정에서는 산화 에칭된 피쳐에 걸쳐 퇴적된 구리층을 갖는 웨이퍼가 제공된다. 그 다음, 공정 404 에서, 웨이퍼는 CMP 공정의 대상이 되어 퇴적된 구리층의 상부층이 제거 및 평탄화된다.
전술한 바와 같이, CMP 공정은, 경유로가 금속화 피쳐와의 불완전한 접합을 잠재적으로 형성하는 방식으로 웨이퍼의 표면에 결함을 야기하기 쉽다. 도 4 및 도 5 의 방법은, 이러한 제조시의 결함을 방지하기 위해서 웨이퍼 표면을 처리하기 위한 방법의 예시이다.
도 4a 를 계속 설명하면, 도면부호 404 의 CMP 공정 후에, 공정 406 에서 웨이퍼가 세정시스템에 도입된다. 그 후, 공정 408 에서, 개선된 화학제 (ICC) 가 웨이퍼의 표면에 도포되어 상부 구리층을 수용성 형태로 변형한다. ICC 는 웨이퍼 표면으로부터 슬러리 입자와 같은 후처리-CMP 잔존물의 제거를 용이하게 하기 위해 이용될 수도 있다. 웨이퍼의 표면으로부터 제어된 양의 구리를 제거하기 위해서, 구리재료가 수용성 형태로 변형된다. 또한, ICC 의 도포동안, ICC 는 산화구리 (CuOx) 를 형성하도록 상부 구리층의 산화를 야기한다. 따라서, ICC 는 산화제를 포함한다. 약한 킬레이트제 및 산화제와 조합되는 ICC 내의 강한 킬레이트제 (chelating agent) 는 웨이퍼의 표면으로부터 제거되는 제어된 양의 구리를 프로그래밍할 수 있다. 일 실시형태에서, ICC 에 의해 도포된 산화제의 양을 제어함으로써, 웨이퍼 표면 상에 남겨진 산화구리의 양을 보다 정확하게 제어할 수 있다. 킬레이트제의 예로 에틸렌디아민데트라아세트산 (EDTA) 이다. DETA 대신, 예컨대 수산이 사용될 수 있다.
바람직하게는, ICC 용액은 NH4OH, EDTA, H2O2 및, 탈이온화 (DI) 수를 포함한다. NH4OH 성분의 바람직한 목적은 약한 킬레이트제로서 작용하는 것이다. EDTA 성분의 바람직한 목적은 강한 킬레이트제로서 작용하는 것이다. H2O2 성분의 바람직한 목적은 산화제로서 작용하는 것이다. DI 수 성분이 용액의 균형을 맞춘다.
바람직하게는, ICC 내의 NH4OH의 성분은, 대략 0.035 중량%와 대략 0.21 중량% 사이이고, 보다 바람직하게는 대략 0.05 중량%와 대략 1.0 중량% 사이이며, 가장 바람직하게는 대략 0.01 중량%이다. 바람직하게는, EDTA의 성분은 대략 0.005 중량%와 대략 0.03 중량% 사이이고, 보다 바람직하게는 대략 0.0075 중량%와 대략 0.02 중량% 사이이며, 가장 바람직하게는 대략 0.01 중량%이다. H2O2 성분은 DI 수 성분에 대한 비율로 용액내에 포함된다. DI 수에 대한 H2O2의 체적 비는, 바람직하게는 대략 1:30 과 대략 1:200 사이이고, 보다 바람직하게는 대략 1:70 과 대략 1:150 사이이며, 가장 바람직하게는 대략 1:120 사이이다.
삭제
따라서, 가장 바람직한 ICC 용액은 대략 0.07 중량%의 NH4OH, 대략 0.01 중량%의 EDTA, 및 대략 1:120의 H2O2 대 탈이온화 (DI) 수의 체적비를 포함한다. 이러한 용액 조성은 설정된 주기동안 브러쉬가 웨이퍼 표면과 접촉함에 따라 웨이퍼 표면으로부터 산화구리의 대략 100Å과 150Å 사이에서 제거된다. 즉, 용액은 구리층을 산화구리로 변형하고, 상부층을 수용성 형태로 바꾸며, 이 수용성 형태는 이하 설명하는 공정 410 에서 린싱된다.
브러쉬가 웨이퍼 표면과 접촉하는 시간은, 바람직하게는 대략 20초와 대략 50초 사이이고, 보다 바람직하게는 대략 30초와 대략 40초 사이이며, 가장 바람직하게는 대략 35초이다. 브러쉬 접촉시간이 대략 35초일 때, 대략 100Å의 산화구리가 웨이퍼의 표면으로부터 제거된다.
ICC 를 도포한 이후, 방법은 공정 410 으로 이동하는데, 이 공정에서 웨이퍼가 DI 수로 린싱되므로, 웨이퍼 표면 및 세정시스템 (예컨대, 브러쉬) 으로부터 수용성 구리 및 산화구리가 제거된다. 이 방법은, 바람직하게는 웨이퍼의 상면 상에 대략 5Å과 대략 30Å 사이의 산화구리를 남기고, 가장 바람직하게는 대략 10Å의 산화구리를 남긴다. 구리 표면에 걸친 몇몇 산화구리는 바닥의 구리가 부식하는 것을 방지시키는 장점이 있다. 상면이 린싱된 후, 이 방법은 회전, 린싱, 및 건조(SRD) 공정을 거친 후 공정 412 으로 진행되는데 여기서 세정된 웨이퍼가 저장될 수 있다. 이러한 처리가 소정의 부가적인 웨이퍼에 대해서 반복될 수 있다. 본 실시형태의 방법은 소정의 세정시스템으로 수행될 수 있는데, 세정시스템은 브러쉬박스 또는 다른 타입의 세정장치를 사용하거나 사용하지 않는다.
도 4b 는 본 발명의 일 실시형태에 따른 2 개의 브러쉬박스를 이용하여 웨이퍼 상에 세정공정을 수행하는 방법의 흐름도를 도시한다. 제 1 브러쉬의 바람직한 목적은 이산화실리콘층을 세정하고, 제어된 구리층의 양을 제거하는 것이다. 산화구리의 제거는 미량의 구리를 세정하기보다는, 구리재료를 실제적으로 제거하는 것이다. 제 2 브러쉬박스의 바람직한 목적은 웨이퍼의 표면을 세정하는 한편 제 2 브러쉬박스내에서 브러쉬를 세정하는 것이다.
이러한 방법은, 산화 에칭된 피쳐에 걸쳐 퇴적된 구리층을 갖는 웨이퍼가 제공되는 공정 502 에서 시작된다. 그 다음, 공정 504 에서, 웨이퍼는 CMP 공정의 대상이 되어, 퇴적된 구리층의 상부층이 제거 및 평탄화된다. 그 후, 이 방법은 전술한 후속 프로세싱 결함을 방지하기 위해, 세정 스테이션으로 이동하여 웨이퍼의 표면을 처리하는 후처리-CMP 공정을 수행한다.
따라서, 공정 506 에서 웨이퍼는 세정시스템의 제 1 브러쉬박스로 도입된다. 제 1 브러쉬박스에서, 이러한 방법은 공정 508 으로 진행하는데, 이 공정에서 구리재료를 수용성 형태로 제어가능하게 변형하기 위하여 제 1 브러쉬박스의 브러쉬를 이용하여 ICC 를 웨이퍼에 도포한다. 웨이퍼의 표면으로부터 제어된 구리 양을 제거하기 위해서, 구리재료는 수용성 형태로 변형된다. 구리를 제거하기 위한 기술은 도 4a 의 공정 408 을 참조로 전술하였다.
다음으로 공정 510 에서, 바람직하게는 웨이퍼는 제 1 브러쉬박스로부터 제 2 브러쉬박스로 천이한다. 제 2 브러쉬박스에서, 이러한 방법은 공정 512 으로 진행하는데, 이 공정에서는 웨이퍼 표면 및 구리의 브러쉬를 세정하기 위하여 제 2 브러쉬박스의 브러쉬를 이용하여 웨이퍼의 표면에 제 2 ICC 를 도포한다. 제 2 ICC 는 제 1 브러쉬박스내의 ICC 와 동일한 화학 성분을 포함할 수 있다. 그러나, 화학 조성에 관계 없이, 제 2 ICC 의 바람직한 목적은 웨이퍼 표면으로부터 세정될 수 있는 구리 및 다른 재료의 브러쉬를 세정하는 것이다. 바람직하게는, 제 2 ICC 는 대략 3초와 대략 10초 사이동안 도포된다.
그 후, 이러한 방법은 공정 514 으로 진행하는데, 이 공정에서는 웨이퍼 표면 및 브러쉬로부터 제 2 ICC 를 제거하기 위하여 제 2 브러쉬박스의 브러쉬를 사용하여 탈이온화 (DI) 수로 웨이퍼를 린싱한다. 바람직하게는, 웨이퍼 표면은 대략 20초와 40초 사이동안 린싱된다.
제 2 브러쉬박스내의 공정 후에, 이러한 방법은 공정 516 으로 이동하는데, 이 공정에서는 웨이퍼가 회전, 린싱, 및 건조 (SRD) 스테이션으로 이동한다. 그 후, 공정 518 에서, 웨이퍼는 배출 스테이션에 저장될 수 있다.
도 5 는 본 발명의 일 실시형태에 따른, 2 개의 브러쉬박스를 이용하여 웨이퍼 상에서 세정 및 에칭 공정을 수행하는 방법의 흐름도를 도시한다. 제 1 브러쉬의 바람직한 목적은 제어된 양의 산호물을 웨이퍼 표면으로부터 에칭하는 것이다. 제 2 브러쉬박스의 바람직한 목적은 제어된 양의 구리를 웨이퍼로부터 제거하고 제 2 브러쉬박스내의 브러쉬를 세정하면서 웨이퍼 표면을 세정하는 것이다.
이러한 방법은 공정 602 에서 시작되는데, 이 공정에서는 산화 에칭된 피쳐에 걸쳐 퇴적된 구리층을 갖는 웨이퍼가 제공된다. 그 후, 공정 604 에서, 웨이퍼는 CMP 공정의 대상이 되어, 퇴적된 구리층의 상부층이 제거 및 평탄화된다. 그 후, 이러한 방법은 전술한 수반되는 프로세싱 결함을 방지하기 위해서 웨이퍼의 표면을 처리하는 후처리-CMP 공정을 실행하도록 세정 스테이션으로 진행한다.
따라서, 공정 606 에 있어서, 웨이퍼는 세정시스템의 제 1 브러쉬박스로 도입된다. 다음으로, 공정 608 에 있어서는, 산화 에칭 화학 세정제가 웨이퍼의 표면에 도포된다. 또한, 산화 에칭 화학 세정제는 산화 실리콘을 에칭할 수 있다. 산화 에칭 화학 세정제의 예로는, 불화수소 (HF) 와 불화수소산을 포함하는 구리 혼합 세정제 (MCC) 가 있다. MCC 에 대한 부가적인 정보는, (1) "구리막의 연마 후 반도체 기판을 세정하기 위한 방법 및 장치" 로 명명된 1997년 10월 21일 출원된 미국특허출원 제 08/955,393 호, 및 (2) "구리막의 연마 후 반도체 기판을 세정하기 위한 방법 및 장치"로 명명된 1998년 3월 9일 출원된 미국특허출원 제 09/037,586 호를 참조로 할 수 있다. 이들 미국 출원은 참조로 본 명세서에 통합된다. 산화 에칭 화학 세정제의 다른 예로서 완충된 산화 에칭제 (BOE) 가 있다. 웨이퍼 표면은 산화 에칭 화학 세정제로 바람직하게는 대략 30초 동안 문질러진다.
그 후, 이러한 방법은 공정 610 으로 이동하는데, 이 공정에서 DI 수가 웨이퍼에 도포되어 산화 에칭 화학 세정제를 웨이퍼 표면으로부터 실질적으로 제거한다. 웨이퍼 표면은 DI 수로, 바람직하게는 대략 20 동안 문질러진다.
다음으로, 방법은 공정 612 으로 진행하는데, 이 공정에서 웨이퍼는 제 1 브러쉬박스로부터 제 2 브러쉬박스로 천이한다. 그 다음, 공정 614 에서, ICC 는 제 2 브러쉬박스의 브러쉬를 이용하여 웨이퍼에 도포되어, 구리재료를 수용성 형태로 제어가능하게 변형시킨다. 웨이퍼 표면으로부터 제어된 구리 양을 제거하기 위하여, 구리재료는 수용성 형태로 변형된다. 구리를 제거하는 기술은 도 4a 의 공정 408 을 참조로 전술하였다. 그 후, 방법은 공정 616 으로 이동하는데, 이 공정에서 웨이퍼는 제 2 브러쉬박스의 브러쉬를 이용하여 DI 수로 린싱되므로, 웨이퍼와 브러쉬로부터 ICC 가 제거된다. 물은 바람직하게는 대략 20초와 대략 40초 사이, 가장 바람직하게는 대략 20초동안 린싱된다.
다음, 공정 618 에서, 웨이퍼는 제 2 브러쉬박스로부터 나와서 SRD 스테이션으로 천이한다. 그 다음, 이러한 방법은 공정 620 으로 진행하는데, 여기서 웨이퍼는 배출 스테이션에 저장된다.
본 발명이 몇몇 바람직한 실시형태에 대하여 설명하였지만, 당업자에 있어서는 본 발명의 상세한 설명 및 도면에 의해 다양한 변형, 부가, 치환 및, 등가물이 가능하다. 예컨대, 특정 브러쉬박스를 참조했지만, 소정의 다른 문지름 장치가 본 발명의 교시적인 방법으로부터 보다 이익이 될 수 있다. 또한, 세정 실시형태는 소정의 웨이퍼 크기, 예컨대 200mm, 300mm 또는 다른 크기 및 형상에 적용될 수 있다. 그러므로, 본 발명은 본 발명의 사상을 벗어남이 없이, 이러한 변형과, 부가, 치환 및 등가물 모두를 포함하는 것을 의도하는 것이다.

Claims (25)

  1. 화학적 기계적 연마 (CMP) 공정 이후에 반도체 웨이퍼의 표면을 세정하기 위한 방법으로서,
    개선된 세정 화학제 (ICC) 를 상기 웨이퍼의 표면에 도포하는 단계로서, 상기 ICC 는 약한 킬레이트제, 강한 킬레이트제, 및 산화제를 포함하고, 상기 웨이퍼 표면의 구리막을 수용성 형태 및 산화구리로 변형시키도록 배합되며, 상기 세정 화학제는,
    H2O2+NH4OH+EDTA+탈이온화 (DI) 수; 및
    H2O2+NH4OH+수산+DI 수
    로 이루어지는 그룹으로부터 선택된 용액인, 상기 세정 화학제를 위한 H2O2 대 DI 수의 체적비가 대략 1:30 과 대략 1:200 사이로 타겟화하는, 상기 도포하는 단계;
    상기 웨이퍼의 표면을 브러쉬로 문지르는 단계; 및
    웨이퍼의 표면 및 브러쉬로부터 수용성 구리를 제거하기 위해서 액체로 웨이퍼 및 브러쉬를 린싱 (rinsing) 하는 단계를 포함하며,
    상기 도포하는 단계, 상기 문지르는 단계, 및 상기 린싱하는 단계는 브러쉬 박스에서 수행되는, 반도체 웨이퍼 표면의 세정방법.
  2. 제 1 항에 있어서,
    상기 ICC 는 구리 킬레이트제를 포함하는, 반도체 웨이퍼 표면의 세정방법.
  3. 제 1 항에 있어서,
    상기 NH4OH 성분은 약한 구리 킬레이트제이고, 상기 EDTA 성분은 강한 구리 킬레이트제인, 반도체 웨이퍼 표면의 세정방법.
  4. 제 1 항에 있어서,
    산화구리의 대략 5Å과 대략 30Å 사이의 두께로 상기 웨이퍼의 표면 상에 산화구리막을 남기기 위하여 상기 문지르는 단계를 조정하는 단계를 더 포함하는, 반도체 웨이퍼 표면의 세정방법.
  5. 제 1 항에 있어서,
    구리에 대한 대략 100Å/min 과 대략 150Å/min 사이의 범위의 제거율로 상기 구리막을 제거하기 위하여 상기 문지르는 단계를 설계하는 단계를 더 포함하는, 반도체 웨이퍼 표면의 세정방법.
  6. 제 1 항에 있어서,
    상기 NH4OH 는 대략 0.035 중량% 와 대략 0.21 중량% 사이의 용액 조성을 가지는, 반도체 웨이퍼 표면의 세정방법.
  7. 제 1 항에 있어서,
    상기 EDTA 는 대략 0.005 중량% 와 대략 0.03 중량% 사이의 용액 조성을 가지, 반도체 웨이퍼 표면의 세정방법.
  8. 제 1 항에 있어서,
    상기 NH4OH 는 대략 0.035 중량% 와 대략 0.21 중량% 사이의 용액 조성을 가지고, 상기 EDTA 는 대략 0.005 중량% 와 대략 0.03 중량% 사이의 용액 조성을 가지며, 상기 H2O2 대 상기 DI수의 체적비가 대략 1:30 과 대략 1:200 사이인, 반도체 웨이퍼 표면의 세정방법.
  9. 제 1 항에 있어서,
    브러쉬 접촉시간을 가지도록 상기 문지르는 단계를 설계하는 단계로서,
    상기 브러쉬 접촉시간이 대략 20초와 대략 50초 사이인 경우에, 대략 100Å 과 대략 150Å 사이의 구리가 표면으로부터 제거되는 상기 설계하는 단계를 더 포함하는, 반도체 웨이퍼 표면의 세정방법.
  10. 제 1 항에 있어서,
    상기 웨이퍼를 제 2 브러쉬박스로 천이하는 단계;
    상기 제 2 브러쉬박스내의 브러쉬로부터 구리를 세정하기 위하여, 상기 제 2 브러쉬박스내의 브러쉬를 이용하여 제 2 ICC 로 웨이퍼의 표면을 문지르는 단계, 및
    상기 웨이퍼 표면 및 상기 브러쉬로부터 제 2 의 ICC 를 제거하기 위하여, 상기 웨이퍼를 상기 제 2 브러쉬박스내의 브러쉬를 이용하여 DI수 린싱하는 단계를 더 포함하는, 반도체 웨이퍼 표면의 세정방법.
  11. 제 10 항에 있어서,
    상기 문지르는 단계가 대략 3초와 대략 10초 사이의 시간동안 지속되도록 설계하는 단계를 더 포함하는, 반도체 웨이퍼 표면의 세정방법.
  12. 제 10 항에 있어서,
    상기 린싱하는 단계가 대략 20초와 대략 40초 사이의 시간동안 지속되도록 설정하는 단계를 더 포함하는, 반도체 웨이퍼 표면의 세정방법.
  13. 웨이퍼의 표면을 처리하는 방법으로서,
    상기 웨이퍼의 표면 상의 구리막을 수용성 형태로 변형시키는 단계;
    상기 웨이퍼의 표면을 브러쉬로 문지르는 단계; 및
    수용성 구리를 상기 웨이퍼의 표면 및 브러쉬로부터 제거하기 위하여, 상기 웨이퍼 및 브러쉬를 액체로 린싱하는 단계를 포함하며,
    대략 5Å 과 대략 30Å 사이의 두께의 산화구리막이 상기 웨이퍼의 표면 상에 남아있는, 반도체 웨이퍼 표면의 세정방법.
  14. 제 13 항에 있어서,
    상기 변형시키는 단계는 구리 킬레이트제를 이용하여 수행되는, 반도체 웨이퍼 표면의 세정방법.
  15. 삭제
  16. 삭제
  17. 삭제
  18. 삭제
  19. 삭제
  20. 삭제
  21. 삭제
  22. 삭제
  23. 삭제
  24. 삭제
  25. 삭제
KR1020027003805A 1999-09-29 2000-09-28 화학적 기계적 연마 후 반도체 웨이퍼를 세정 및 처리하기 위한 방법 KR100729972B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/408,281 1999-09-29
US09/408,281 US6537381B1 (en) 1999-09-29 1999-09-29 Method for cleaning and treating a semiconductor wafer after chemical mechanical polishing

Publications (2)

Publication Number Publication Date
KR20020029795A KR20020029795A (ko) 2002-04-19
KR100729972B1 true KR100729972B1 (ko) 2007-06-19

Family

ID=23615626

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020027003805A KR100729972B1 (ko) 1999-09-29 2000-09-28 화학적 기계적 연마 후 반도체 웨이퍼를 세정 및 처리하기 위한 방법

Country Status (6)

Country Link
US (1) US6537381B1 (ko)
EP (1) EP1218931A2 (ko)
JP (1) JP2003510838A (ko)
KR (1) KR100729972B1 (ko)
TW (1) TW476984B (ko)
WO (1) WO2001024234A2 (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6755989B2 (en) * 1997-01-09 2004-06-29 Advanced Technology Materials, Inc. Aqueous cleaning composition containing copper-specific corrosion inhibitor for cleaning inorganic residues on semiconductor substrate
US6896826B2 (en) 1997-01-09 2005-05-24 Advanced Technology Materials, Inc. Aqueous cleaning composition containing copper-specific corrosion inhibitor for cleaning inorganic residues on semiconductor substrate
US6627550B2 (en) 2001-03-27 2003-09-30 Micron Technology, Inc. Post-planarization clean-up
US20030049935A1 (en) * 2001-05-04 2003-03-13 Promos Technologies Inc. Method for removing residual particles from a polished surface
KR100443084B1 (ko) * 2001-09-21 2004-08-04 삼성전자주식회사 구리 금속막의 연마 방법, 연마장치 및 구리 금속 배선형성 방법
TWI231523B (en) * 2003-06-18 2005-04-21 Hon Hai Prec Ind Co Ltd Method of cleaning surface of semiconductor wafer
US7056648B2 (en) * 2003-09-17 2006-06-06 International Business Machines Corporation Method for isotropic etching of copper
US20060112971A1 (en) * 2004-11-30 2006-06-01 Taiwan Semiconductor Manufacturing Company, Ltd. Method of eliminating galvanic corrosion in copper CMP
CN1797221B (zh) * 2004-12-30 2010-05-12 鸿富锦精密工业（深圳）有限公司 湿蚀刻设备及湿蚀刻方法
KR20080024641A (ko) * 2006-09-14 2008-03-19 주식회사 하이닉스반도체 반도체 소자의 도전 패턴 형성방법
JP2013004910A (ja) * 2011-06-21 2013-01-07 Disco Abrasive Syst Ltd 埋め込み銅電極を有するウエーハの加工方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07166373A (ja) * 1993-12-15 1995-06-27 Tanaka Kikinzoku Kogyo Kk はんだバンプのバリヤメタル用エッチング液

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3779842A (en) * 1972-04-21 1973-12-18 Macdermid Inc Method of and composition for dissolving metallic copper
US4395302A (en) * 1981-12-10 1983-07-26 Enthone Incorporated Metal dissolution process using H2 O2 --H2 SO4 etchant
US4578162A (en) * 1984-05-29 1986-03-25 The Dow Chemical Company Method for dissolving copper in the presence of iron
US5129955A (en) 1989-01-11 1992-07-14 Dainippon Screen Mfg. Co., Ltd. Wafer cleaning method
US5981454A (en) * 1993-06-21 1999-11-09 Ekc Technology, Inc. Post clean treatment composition comprising an organic acid and hydroxylamine
US6110881A (en) * 1990-11-05 2000-08-29 Ekc Technology, Inc. Cleaning solutions including nucleophilic amine compound having reduction and oxidation potentials
US5328561A (en) * 1992-07-10 1994-07-12 Macdermid Incorporated Microetchant for copper surfaces and processes for using same
US5341646A (en) 1993-07-15 1994-08-30 Air Products And Chemicals, Inc. Triple column distillation system for oxygen and pressurized nitrogen production
US5466389A (en) * 1994-04-20 1995-11-14 J. T. Baker Inc. PH adjusted nonionic surfactant-containing alkaline cleaner composition for cleaning microelectronics substrates
US5498293A (en) * 1994-06-23 1996-03-12 Mallinckrodt Baker, Inc. Cleaning wafer substrates of metal contamination while maintaining wafer smoothness
US5637151A (en) * 1994-06-27 1997-06-10 Siemens Components, Inc. Method for reducing metal contamination of silicon wafers during semiconductor manufacturing
DE19525521B4 (de) 1994-07-15 2007-04-26 Lam Research Corp.(N.D.Ges.D.Staates Delaware), Fremont Verfahren zum Reinigen von Substraten
US5478436A (en) 1994-12-27 1995-12-26 Motorola, Inc. Selective cleaning process for fabricating a semiconductor device
EP1046433B1 (en) * 1995-10-13 2004-01-02 Lam Research Corporation Method for removing contaminants by brushing
TW416987B (en) 1996-06-05 2001-01-01 Wako Pure Chem Ind Ltd A composition for cleaning the semiconductor substrate surface
DE19631363C1 (de) 1996-08-02 1998-02-12 Siemens Ag Wässrige Reinigungslösung für ein Halbleitersubstrat
US6593282B1 (en) 1997-10-21 2003-07-15 Lam Research Corporation Cleaning solutions for semiconductor substrates after polishing of copper film
US6093254A (en) * 1998-10-30 2000-07-25 Lam Research Corporation Method of HF-HF Cleaning

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07166373A (ja) * 1993-12-15 1995-06-27 Tanaka Kikinzoku Kogyo Kk はんだバンプのバリヤメタル用エッチング液

Also Published As

Publication number Publication date
WO2001024234A2 (en) 2001-04-05
WO2001024234A3 (en) 2002-01-17
EP1218931A2 (en) 2002-07-03
US6537381B1 (en) 2003-03-25
TW476984B (en) 2002-02-21
JP2003510838A (ja) 2003-03-18
KR20020029795A (ko) 2002-04-19

Similar Documents

Publication Publication Date Title
US6265781B1 (en) Methods and solutions for cleaning polished aluminum-containing layers, methods for making metallization structures, and the structures resulting from these methods
US5478436A (en) Selective cleaning process for fabricating a semiconductor device
US6946397B2 (en) Chemical mechanical polishing process with reduced defects in a copper process
US6383928B1 (en) Post copper CMP clean
US6890391B2 (en) Method of manufacturing semiconductor device and apparatus for cleaning substrate
US6787473B2 (en) Post-planarization clean-up
US6635562B2 (en) Methods and solutions for cleaning polished aluminum-containing layers
JP4221191B2 (ja) Ｃｍｐ後洗浄液組成物
KR20020025806A (ko) 반도체 집적 회로 장치의 제조방법
JP2003051481A (ja) 半導体集積回路装置の製造方法
KR20000011853A (ko) 반도체집적회로장치의제조방법
US20010052351A1 (en) Method for cleaning semiconductor wafer having copper structure formed thereon
JPH09246223A (ja) 研磨工程後処理用の洗浄溶液及びこれを用いた半導体素子の洗浄方法
KR100729972B1 (ko) 화학적 기계적 연마 후 반도체 웨이퍼를 세정 및 처리하기 위한 방법
US20030224958A1 (en) Solutions for cleaning polished aluminum-containing layers
US20050239289A1 (en) Method for reducing integrated circuit defects
Noguchi et al. Influence of post-CMP cleaning on Cu interconnects and TDDB reliability
US6992006B2 (en) Method for fabricating semiconductor device
JP6812567B2 (ja) 化学的機械的研磨後の洗浄用組成物
KR19980073947A (ko) 웨이퍼 세정방법
US6992007B2 (en) Method of cleaning damascene structure of semiconductor wafer during fabrication of semiconductor device
US7709387B2 (en) Polishing apparatus and two-step method of polishing a metal layer of an integrated circuit
US20040043611A1 (en) Method of reducing a defect level after chemically mechanically polishing a copper-containing substrate by rinsing the substrate with an oxidizing solution
Peethala et al. Wet Chemical Processes for BEOL Technology
JP2006147655A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130527

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140528

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150527

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee