JP2006147655A - 半導体装置の製造方法 - Google Patents

Abstract

【課題】 疎水性の低誘電率絶縁膜を用いて、信頼性および電気的特性に優れた半導体装置を製造する方法を提供する。
【解決手段】 アンモニアプラズマ１４によって、ＳｉＯＣ膜８の表面に形成された疎水性のダメージ層を親水性の改質層１５に変える。改質層１５はフッ酸水溶液などに可溶であるので、改質層１５を除去することによって、表面に清浄なＳｉＯＣ膜８を露出させることができる。改質層１５の膜厚は０．５ｎｍ〜１０ｎｍであることが好ましく、１ｎｍ〜５ｎｍであることがより好ましい。
【選択図】 図７

Description

本発明は半導体装置の製造方法に関し、より詳しくは、層間絶縁膜として低誘電率の絶縁膜を用いた半導体装置の製造方法に関する。

近年、半導体デバイスの高速化は著しく、多層配線部における配線抵抗と配線層間の寄生容量に起因する信号伝搬速度の低下による伝送遅延が問題となってきている。こうした問題は、半導体デバイスの高集積化に伴う配線幅および配線間隔の微細化につれて配線抵抗が上昇し且つ寄生容量が増大するので、益々顕著となる傾向にある。

配線抵抗および寄生容量の増大に基づく信号遅延を防止するために、従来より、アルミニウム配線に代わる銅配線の導入が行われるとともに、層間絶縁膜として低誘電率の絶縁膜（以下、Ｌｏｗ−ｋ膜という。）を用いることが試みられてきた。具体的には、プラズマＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法によって形成される従来のＳｉＯ_２膜に代わって、フッ素を含むＳｉＯ_２膜、さらには、ＣＨ基を含むＳｉＯ_２膜（以下、ＳｉＯＣ膜と称す。）などが用いられるようになっている。

一方、Ｌｏｗ−ｋ膜を用いた銅配線の形成方法としては、ダマシン法によるものがある。これは、銅がアルミニウムに比較してエッチングレートの制御が困難であることに鑑み、銅をエッチングせずに配線を形成する技術として知られている。

ダマシン法は、具体的には、Ｌｏｗ−ｋ膜をドライエッチングして開口部を形成した後、この開口部に銅層を埋込むことによって銅配線層を形成する技術である。銅層の埋込みは、例えば、メッキ法によって開口部を埋設するように銅層を形成した後、開口部内にのみ銅層を残すように化学的機械研磨（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ，以下、ＣＭＰという。）法を用いて表面を平坦化することにより行われる。

ところで、従来のＳｉＯ_２膜を層間絶縁膜として用いた場合には、ＳｉＯ_２膜の表面が親水性であるために洗浄が容易であり、また、膜の機械的強度が高いことから配線間におけるＴＤＤＢ（Ｔｉｍｅ Ｄｅｐｅｎｄａｎｃｅ ｏｎ Ｄｉｅｌｅｃｔｒｉｃ Ｂｒｅａｋｄｏｗｎ）寿命も良好である。

しかしながら、ＳｉＯＣ膜を層間絶縁膜として用いた場合には、ＣＭＰ法による平坦化工程の後に疎水性の表面が露出するために、異物が付着しやすくなったり、洗浄後にウォーターマークが発生したり、配線間におけるＴＤＤＢ特性が低下したりするなどの問題があった。

こうした問題に対しては、従来より、ＳｉＯＣ膜の表面に親水性のＳｉＯ_２膜を形成し、ＣＭＰ法による研磨工程をこのＳｉＯ_２膜上で停止することによって、平坦化工程後にＳｉＯＣ膜が表面に露出しないようにする方法が採られてきた（例えば、特許文献１参照）。

特開２００３−３４７２９９号公報

しかしながら、ＳｉＯＣ膜上にＳｉＯ_２膜を設ける方法では、成膜時の膜厚や、平坦化の際の研磨量のばらつきを考慮すると、ＳｉＯ_２膜を１００ｎｍ以上の膜厚で形成することが必要となる。したがって、厚いＳｉＯ_２膜の存在によって、層間絶縁膜全体の低誘電率化が妨げられる結果となり、例えば、銅配線の膜厚が２００ｎｍ程度と薄膜化した世代のデバイスで必要とされる特性を実現できなくなる。

一方、ＳｉＯＣ膜上にＳｉＯ_２膜を設けない場合についても、平坦化工程後に行われる洗浄工程の改善が試みられてきた。しかしながら、薬液の改善によって、疎水性の表面に付着した異物をある程度除去することはできても、ＴＤＤＢ特性の向上を図ることは困難である。

さらに、ＳｉＯＣ膜は機械的強度がＳｉＯ_２膜に比べて低いために、平坦化工程によって表面にダメージ層が形成されるという問題もあった。このダメージ層は、銅配線層間でリーク電流のパスとなるので、ダメージ層の存在も半導体装置の電気的特性を低下させる一因となる。しかし、ＳｉＯＣ膜はフッ酸（ＨＦ）水溶液などの薬液に溶解しないために、ＳｉＯＣ膜をダメージ層ごと除去することはできなかった。

本発明はこのような問題点に鑑みてなされたものである。即ち、本発明の目的は、疎水性の低誘電率絶縁膜を用いて、信頼性および電気的特性に優れた半導体装置を製造する方法を提供することにある。

本発明の他の目的および利点は、以下の記載から明らかとなるであろう。

本発明は、半導体基板の上方に、比誘電率が３．２以下である疎水性の層間絶縁膜を形成する工程と、この層間絶縁膜の上にキャップ膜を形成する工程と、このキャップ膜および層間絶縁膜に開口部を形成する工程と、キャップ膜の上と開口部の内面にバリアメタル膜を形成する工程と、開口部を埋め込むようにしてバリアメタル膜の上に銅層を形成する工程と、開口部内に銅層およびバリアメタル膜が残るようにして、銅層、バリアメタル膜およびキャップ層を化学的機械研磨法によって除去し、層間絶縁膜を露出させる工程と、露出した層間絶縁膜にアンモニアプラズマ処理を施し、層間絶縁膜の表面に親水性の改質層を形成する工程と、この改質層を除去する工程とを有することを特徴とする半導体装置の製造方法に関する。

本発明によれば、化学的機械研磨法によって層間絶縁膜の表面に形成されたダメージ層を、アンモニアプラズマ処理を用いて疎水性から親水性に変えるので、これを除去することにより、表面に清浄な疎水性の層間絶縁膜を露出させることができる。したがって、信頼性および電気的特性に優れた半導体装置を製造することが可能となる。

以下、本発明の実施の形態を図面を参照しながら詳細に説明する。

図１〜図９は、本実施の形態における半導体装置の製造方法を示す断面図である。尚、これらの図において、同じ符号を付した部分は同じものであることを示している。

まず、図１に示すように、下層配線としての銅配線層６が形成されたシリコン基板１を準備する。尚、シリコン基板１以外の他の半導体基板を用いてもよい。

具体的には、シリコン基板１の上にＳｉＣ膜２およびＳｉＯ_２膜３をこの順に形成する。ここで、ＳｉＣ膜２は第１のエッチングストッパー膜であり、ＳｉＯ_２膜３は第１の層間絶縁膜である。次に、所定のパターンを有するマスク（図示せず）を用いてＳｉＯ_２膜３をドライエッチングし、続いてＳｉＯＣ膜２をドライエッチングすることによって、シリコン基板１に至る開口部（図示せず）を形成する。その後、この開口部の内面にＴａＮ膜およびＴａ膜からなるバリアメタル膜４を形成してから、銅層５を埋め込むことによって銅配線層６を形成することができる。銅層５の埋込みは、例えば、スパッタ法によってシード銅としての銅膜（図示せず）を形成した後にメッキ法を用いて行うことができる。また、バリアメタル膜４の上にスパッタ法などを用いて直接銅層５を堆積してもよい。

銅配線層６を形成した後は、ＳｉＯ_２膜３および銅配線層６の上に、ＳｉＣ膜７、ＳｉＯＣ膜８およびＳｉＯ_２膜９をこの順に形成する（図２）。ここで、ＳｉＣ膜７は第２のエッチングストッパー膜であり、ＳｉＯ_２膜９はキャップ膜である。また、ＳｉＯＣ膜８は第２の層間絶縁膜である。尚、第２の層間絶縁膜はＳｉＯＣ膜に限られるものではなく、比誘電率が３．２以下である疎水性の低誘電率絶縁膜（Ｌｏｗ−ｋ膜）であればよい。

例えば、ＳｉＣ膜を５０ｎｍ程度の膜厚で形成した後、比誘電率が２．８であるＳｉＯＣ膜を５５０ｎｍ程度の膜厚で形成する。続いて、ＳｉＯ_２膜を５０ｎｍ程度の膜厚で形成することができる。尚、成膜は、すべてプラズマＣＶＤ装置を用いて行うことができる。

ＳｉＯ_２膜９を形成した後は、フォトリソグラフィー法を用いて、ＳｉＯ_２膜９、ＳｉＯＣ膜８およびＳｉＣ膜７を順にドライエッチングし、シリコン基板１に至る開口部１０を形成する（図３）。尚、図３の例では、開口部１０の形状はデュアルダマシン構造を呈しているが、本実施の形態においてはシングルダマシン構造であってもよい。

次に、開口部１０の内面およびＳｉＯ_２膜９の上に薄いバリアメタル膜１１を形成した後、開口部１０を埋め込むようにして、バリアメタル膜１１の上に厚い銅層１２を形成する（図４）。

具体的には、まず、スパッタ装置を用いて、ＴａＮ膜（膜厚１０ｎｍ程度）とＴａ膜（膜厚１０ｎｍ程度）をこの順に成膜してバリアメタル膜を形成する。次に、スパッタ法によってシード銅としての銅膜（膜厚１００ｎｍ程度）を成膜した後、電界メッキ装置を用いて銅層（膜厚１μｍ程度）を形成することができる。

次いで、開口部１０を残して銅層１２をＣＭＰ法によって除去する（図５）。

図１０は、本実施の形態に適用可能なＣＭＰ装置の研磨機部分の模式図である。この図を用いて、研磨方法の一例について説明する。

まず、円形の研磨定盤２１の上に、ポリウレタンからなる研磨布２２を貼り付ける。また、銅層の形成までを終えた半導体基板（図示せず）を、銅層が図１０の下側を向くようにして研磨ヘッド２３の下面に貼り付ける。次に、スラリーノズル２４によって、研磨布２２の中心付近にスラリー（研磨剤）２５を滴下しながら、研磨ヘッド２３および研磨定盤２１を矢印の方向に回転させると、半導体基板の表面が研磨布２２で擦られて研磨される。

スラリーは、水、研磨粒子、研磨対象と化学的に反応する物質およびスラリー自身を安定化させる物質からなる。銅層のような金属膜を研磨する場合には、化学的に反応する物質として、例えば、Ｈ_２Ｏ_２などの酸化剤、有機酸、無機酸、有機アルカリ、無機アルカリエッチングまたは防食剤などが挙げられる。また、スラリーを安定化させる物質としては、例えば、ｐＨ調整剤としての酸、アルカリまたは分散剤（界面活性剤）などが挙げられる。スラリーの組成を変えることによって、研磨対象となる膜を変えることができる。

本実施の形態においては、銅層に対する研磨速度がＴａ膜に対するそれの１０倍以上であるスラリーを用いて銅層を研磨する。このようにすることによって、Ｔａ膜が研磨ストッパーとなった状態で銅層を研磨することができる。

図１１は、ＣＭＰ装置の全体平面図の一例である。この図に示すように、ＣＭＰ装置は、研磨部３１、洗浄部３２および収納部３３に大別され、これらの間を基板が搬送手段３４ａ〜３４ｄによって搬送される。

以下、図１１を用いて、本実施の形態におけるＣＭＰ装置の動作について説明する。尚、図の矢印は、搬送手段３４ａ〜３４ｄによる半導体基板の搬送方向を示している。

図１１において、研磨部３１は、図１０で述べた研磨機部分に対応する。（但し、図１１では、図１０の研磨ヘッド２２と研磨定盤２１のみ示している。）研磨を終えた後の半導体基板の表面には、スラリーが多量に付着している。したがって、このスラリーを除去するために、半導体基板（図示せず）は、研磨部３１からロード／アンロード部３５ａを介し、搬送手段３４ａによって洗浄部３２へと搬送される。

洗浄部３２には、洗浄方式の異なる複数の洗浄ユニット３６，３７，３８が設置されている。洗浄は、単一の洗浄ユニットによって行ってもよいし、２以上の洗浄ユニットを組み合わせて行ってもよい。各洗浄ユニット間における半導体基板の移動は、搬送手段３４ｂ、ｃによって行われる。洗浄ユニットとしては、例えば、薬液を流しながら、ＰＶＡ（Ｐｏｌｙ Ｖｉｎｙｌ Ａｌｃｏａｌ）製のスポンジブラシを用いて半導体基板の表面を擦るもの、薬液に半導体基板を浸漬した状態で、超音波を印加し洗浄するもの、または、薬液を流しながら、スプレー式の超音波銃で半導体基板の表面をスキャンすることによって洗浄するものなどが挙げられる。

洗浄後は、スピン乾燥またはＩＰＡ（Ｉｓｏｐｒｏｐｙｌ ａｌｃｏｈｌ）による蒸気乾燥などで半導体基板を乾燥する。その後、半導体基板は、搬送手段３４ａからロード／アンロード部３５ｂを介し、搬送手段３４ｄによって収納部３３へと搬送される。

以上のようにして銅層１２を研磨した後は、続いてバリアメタル膜１１およびＳｉＯ_２膜９の研磨を行う（図６）。例えば、バリアメタル膜として、ＴａＮ膜およびＴａ膜がこの順で積層された膜を用いた場合、Ｔａ膜に対する研磨速度がＳｉＯ_２膜に対するそれの１０倍以下であるスラリーを用いて研磨する。尚、このスラリーのＳｉＯＣ膜に対する研磨速度は、Ｔａ膜やＳｉＯ_２膜と比較して同程度であってもよいし、さらに小さいものであってもよい。

銅層１２の研磨とバリアメタル膜１１およびＳｉＯ_２膜９との研磨は、それぞれ同じＣＭＰ装置を用いて行ってもよいし、異なるＣＭＰ装置を用いて行ってもよい。

バリアメタル膜１１およびＳｉＯ_２膜９の研磨を終えると、図６に示すようにＳｉＯＣ膜８が露出する。この際、ＳｉＯＣ膜８の表面にはダメージ層１３が形成されている。ここで、ダメージ層１３とは、研磨による物理的および／または化学的なダメージによってＳｉＯＣ膜８が変質した層をいう。

一般に、ＳｉＯＣ膜はＳｉＯ_２膜に比較して機械的強度に劣るため、ＳｉＯ_２膜を研磨することにより、下地のＳｉＯＣ膜にこのようなダメージ層が形成される。ダメージ層は、銅配線層間でリーク電流のパスとなるので、ダメージ層を除去することが必要となる。

本実施の形態においては、ＳｉＯＣ膜の表面をアンモニアプラズマ処理することによって、ダメージ層を疎水性から親水性に変える。親水性のダメージ層（以下、改質層と称する。）は、フッ酸水溶液によって溶解除去可能であるので、改質層を除去することによって、表面に清浄な疎水性のＳｉＯＣ膜を露出させることができる。以下、疎水性のダメージ層を改質層に変える工程について、例を挙げて詳細に説明する。

まず、図６の工程までを終えたシリコン基板１を平行平板型のＣＶＤ装置のチャンバ内（図示せず）に載置する。次に、２００ｓｃｃｍの流量でアンモニアガスをチャンバ内に導入しながら、圧力３００Ｐａ、ＲＦパワー５００Ｗの条件でプラズマ１４を発生させ、生じたプラズマ雰囲気中にシリコン基板１を晒す。この際、シリコン基板１が載置されているステージ（図示せず）の温度は３５０℃に保持した状態とする。アンモニアプラズマ処理によりダメージ層１３は親水化して、図７に示すように改質層１５となる。

プラズマの発生条件は上記に限られるものではなく、例えば、直径２００ｍｍの基板に対して、アンモニア単体でプラズマを発生させる場合には、アンモニアガスの流量を１００ｓｃｃｍ〜１，０００ｓｃｃｍ、圧力を１００Ｐａ〜８００Ｐａ、ＲＦパワーを１５０Ｗ〜９００Ｗの範囲内でそれぞれ変えることができる。但し、基板の温度は、銅層の表面に残存する防食剤としてのＢＴＡ（Ｂｅｎｚｏｔｒｉａｚｏｌ）を除去することのできる温度（２８０℃）以上の温度とすることが好ましい。尚、基板の直径が異なる場合にはプラズマの発生条件も異なるが、その場合であっても上記と同等のプラズマ密度となるように調整する。また、アンモニアを含むガスを用いたプラズマ処理による場合には、アンモニアを３％以上の濃度で含むものとする。

アンモニアプラズマ処理を行うことにより、ＳｉＯＣ膜８の表面からＣＨ基が抜けるので、ダメージ層１３の組成はＳｉＯとなって親水化する。

図１２は、アンモニアプラズマ処理をした時間と、改質層の膜厚との関係を示したものである。図より、アンモニアプラズマ処理によって、改質層の膜厚が一次関数的に増加していくことが分かる。

また、アンモニアプラズマ処理を行うことによって、ＳｉＯＣ膜だけではなく銅層もプラズマに晒される。アンモニアは還元性のガスであるので、銅層上にある不要な有機物はプラズマにより分解されるが、銅層が酸化されることはない。

尚、本実施の形態において、改質層の膜厚は０．５ｎｍ〜１０ｎｍの範囲内であることが好ましく、１ｎｍ〜５ｎｍの範囲内であることがより好ましい。これは、次のような理由による。

図１２より、プラズマ処理の時間とともに改質層の膜厚は増大していく。このことは、改質層の膜厚が薄い段階では、プラズマ処理の時間が非常に短いことを意味する。プラズマ処理の時間が短くなると、プラズマが安定して発生し難くなるため、ダメージ層自身が均一に親水化されなくなる。一方、改質層の膜厚が厚くなりすぎると、比誘電率が高くなってＬｏｗ−ｋ膜を用いた意味が失われる。また、後述するように、改質層を除去するのに要するエッチング時間が長くなるので、銅層の表面が荒れてくるなどの弊害も生じる。以上を考慮すると、改質層の膜厚は上記の範囲内とすることが好ましい。

アンモニアプラズマ処理を終えた後は、チャンバ内からシリコン基板１を取り出してフッ酸水溶液を用いたエッチング工程を行う。例えば、枚様式の洗浄装置を用い、シリコン基板１の表面に対して、０．５％の濃度のフッ酸水溶液を常温で６０秒間スプレーする。これにより、改質層がフッ酸水溶液によりエッチング除去されて、清浄な疎水性のＳｉＯＣ膜８が表面に露出する（図８）。

図１３は、フッ酸水溶液によるエッチング時間と、エッチング量、すなわち除去される改質層の膜厚との関係を示したものである。尚、図の例では、フッ酸水溶液の濃度を０．５％としている。

例えば、図１２より、アンモニアプラズマ処理を２０秒間行うことによって形成される改質層の膜厚は約２ｎｍであるから、図１３の関係を用いると、１５秒間以上フッ酸水溶液でエッチングすることによって改質層を完全に除去することができる。

フッ酸水溶液による処理を終えた後は、純水でリンスした後、スピン乾燥またはＩＰＡによる蒸気乾燥によってシリコン基板１を乾燥させる。その後、第３のエッチングストッパー膜としてのＳｉＣ膜１６を全面に形成した後（図９）、同様の工程を繰り返すことによってさらに上層の配線層が形成される。

本実施の形態においては、フッ酸水溶液の濃度は０．５％に限られるものではないが、０．００１％〜２％の範囲内とすることが好ましい。この場合、濃度が高いほどスループットを大きくすることができるが、一方で、濃度が高い場合には、エッチング速度が速くなり膜厚を制御し難くなる。したがって、両者を比較考量して適宜濃度を決定することが好ましい。例えば、枚様式の装置を用いて行う場合には、エッチング速度の制御性が高くなるので、スループットを重視して０．０１％〜２％の濃度で行うことができる。これに対して、バッチ式の装置を用いて行う場合には、エッチング速度の制御性が低くなるので、エッチング速度が遅くなる条件、すなわち０．００１％〜１％の濃度で行うことが好ましい。

また、本実施の形態においては、フッ酸水溶液に代えて、バッファードフッ酸水溶液またはフッ酸の蒸気などを用いてもよい。バッファードフッ酸水溶液を用いる場合には、フッ酸水溶液と同様に０．００１％〜２％の濃度範囲とすることが好ましい。

さらに、露出した疎水性のＳｉＯＣ膜の表面ではウォーターマークの発生や、異物の付着などの問題が起こりやすいので、フッ酸水溶液に０．１ｐｐｍ〜５％（５０，０００ｐｐｍ）の濃度の界面活性剤を添加してもよい。界面活性剤を添加することによって、洗浄後のＳｉＯＣ膜表面の濡れ性を向上させて上記問題を生じ難くすることができる。

図１４は銅配線層間の電流−電圧特性（Ｉ−Ｖ特性）を評価した結果であり、（ａ）はアンモニアプラズマおよびフッ酸水溶液による処理を行った場合（本実施の形態）、（ｂ）はアンモニアプラズマおよびフッ酸水溶液による処理を行わない場合（比較例）である。図の例では、層間絶縁膜としてＳｉＯＣ膜を用い、配線対向長さ１ｍ、配線間スペース０．１４μｍである銅配線層が形成されたシリコン基板をそれぞれ５つ準備し、印加電圧に対するリーク電流の測定を行った。また、リーク電流の大きさがＮＧとなるレベルを１×１０^−６Ａとした。

図１４（ｂ）より、アンモニアプラズマおよびフッ酸水溶液による処理を行わない場合には、電圧２０Ｖでリーク電流の大きさがＮＧとなるサンプルが現れる。一方、図１４（ａ）から分かるように、アンモニアプラズマおよびフッ酸水溶液による処理を行った場合には、リーク電流がＮＧとなるサンプルは１つもない。したがって、本実施の形態によれば、信頼性および電気的特性に優れた半導体装置を製造することが可能となる。

また、本実施の形態によれば、ＳｉＯＣ膜上に形成されたＳｉＯ_２膜を残す必要がないので、キャップ膜が残存することによる層間絶縁膜の比誘電率の上昇を防ぐことができる。

尚、本実施の形態においては、改質層を除去する方法として、フッ酸水溶液などによるウェットエッチングを挙げたが、本発明はこれに限られるものではない。

例えば、水素プラズマを用いたドライエッチングによって改質層を除去してもよい。例えば、直径２００ｍｍの基板に対して、水素ガスの流量を１０ｓｃｃｍ〜３００ｓｃｃｍ、希釈ガスとしてのヘリウムガスの流量を５０ｓｃｃｍ〜２，０００ｓｃｃｍ、圧力を１００Ｐａ〜８００Ｐａ、ＲＦパワーを１５０Ｗ〜９００Ｗとすることができる。この場合、基板の温度は、２００℃〜４８０℃の範囲内とすることが好ましい。ここで、希釈ガスを用いるのは、水素の爆発による危険性とともに、水素のみではエッチング性が高いことを考慮したものである。但し、水素濃度は３％以上となるようにする。尚、基板の直径が異なる場合にはプラズマの発生条件も異なるが、その場合であっても上記と同等のプラズマ密度となるように調整する。

改質層の除去に水素プラズマを用いることによって、アンモニアプラズマ処理により銅層の表面などに付着したアンモニア系の不純物も除去することができる。したがって、後工程で形成する化学増幅型のレジスト膜がアミノ基によって解像不良を起こす問題（レジストポイゾニング）を解消することが可能となる。

尚、水素プラズマを用いた処理は、アンモニアプラズマ処理と同一のチャンバ内で連続して行うことが好ましい。これにより、半導体基板の温度が低下するのを防いでスループットの向上を図ることができる。

さらに、本実施の形態においては、ダメージ層を親水化した後にこれを除去する方法について述べたが、本発明はこれに限られるものではない。例えば、水素ガスを用いたプラズマ処理によって直接ダメージ層を除去してもよい。例えば、直径２００ｍｍの基板に対して、水素の流量を１０ｓｃｃｍ〜３００ｓｃｃｍ、希釈ガスとしてのヘリウムの流量を５０ｓｃｃｍ〜２，０００ｓｃｃｍ、圧力を１００Ｐａ〜８００Ｐａ、ＲＦパワーを１５０Ｗ〜９００Ｗとすることができる。この場合、基板の温度は、２００℃〜４５０℃の範囲内とすることが好ましい。ここで、希釈ガスを用いるのは、水素の爆発による危険性とともに、水素のみではエッチング性が高いことを考慮したものである。但し、水素濃度は３％以上となるようにする。尚、基板の直径が異なる場合にはプラズマの発生条件も異なるが、その場合であっても上記と同等のプラズマ密度となるように調整する。

本実施の形態における半導体装置の製造工程を示す断面図である。 本実施の形態における半導体装置の製造工程を示す断面図である。 本実施の形態における半導体装置の製造工程を示す断面図である。 本実施の形態における半導体装置の製造工程を示す断面図である。 本実施の形態における半導体装置の製造工程を示す断面図である。 本実施の形態における半導体装置の製造工程を示す断面図である。 本実施の形態における半導体装置の製造工程を示す断面図である。 本実施の形態における半導体装置の製造工程を示す断面図である。 本実施の形態における半導体装置の製造工程を示す断面図である。 ＣＭＰ装置の研磨機部分の模式図である。 ＣＭＰ装置の全体平面図の一例である。 アンモニアプラズマ処理の時間と改質層の膜厚との関係を示す図である。 フッ酸水溶液によるエッチング時間と、エッチング量との関係を示す図である。 銅配線層間の電流−電圧特性を示す図であり、（ａ）は本実施の形態、（ｂ）は比較例である。

符号の説明

１ シリコン基板
２ ＳｉＣ膜
３，９ ＳｉＯ_２膜
４，１１ バリアメタル膜
５，１２ 銅層
６ 銅配線層
７，１６ ＳｉＣ膜
８ ＳｉＯＣ膜
１０ 開口部
１３ ダメージ層
１４ アンモニアプラズマ
１５ 改質層

Claims (17)

1. 半導体基板の上方に、比誘電率が３．２以下である疎水性の層間絶縁膜を形成する工程と、
   前記層間絶縁膜の上にキャップ膜を形成する工程と、
   前記キャップ膜および前記層間絶縁膜に開口部を形成する工程と、
   前記キャップ膜の上と前記開口部の内面にバリアメタル膜を形成する工程と、
   前記開口部を埋め込むようにして前記バリアメタル膜の上に銅層を形成する工程と、
   前記開口部内に前記銅層および前記バリアメタル膜が残るようにして、前記銅層、前記バリアメタル膜および前記キャップ層を化学的機械研磨法によって除去し、前記層間絶縁膜を露出させる工程と、
   露出した前記層間絶縁膜にアンモニアプラズマ処理を施し、前記層間絶縁膜の表面に親水性の改質層を形成する工程と、
   前記改質層を除去する工程とを有することを特徴とする半導体装置の製造方法。
2. 前記改質層の膜厚が０．５ｎｍ〜１０ｎｍである請求項１に記載の半導体装置の製造方法。
3. 前記改質層の膜厚が１ｎｍ〜５ｎｍである請求項２に記載の半導体装置の製造方法。
4. 前記アンモニアプラズマ処理は、濃度３％以上のアンモニアを含むガスを用いて行われる請求項１〜３のいずれか１に記載の半導体装置の製造方法。
5. 前記アンモニアプラズマ処理は、アンモニア単体を用いたプラズマ処理であって、
   アンモニアガスの流量が１００ｓｃｃｍ〜１，０００ｓｃｃｍ、圧力が１００Ｐａ〜８００Ｐａ、ＲＦパワーが１５０Ｗ〜９００Ｗ、前記半導体基板の温度が２００℃〜４８０℃で行われる請求項１〜３のいずれか１に記載の半導体装置の製造方法。
6. 前記改質層を除去する工程は、フッ酸水溶液を用いたエッチング工程である請求項１〜５のいずれか１に記載の半導体装置の製造方法。
7. 前記フッ酸水溶液の濃度が０．００１％〜２％である請求項６に記載の半導体装置の製造方法。
8. 前記フッ酸水溶液に、濃度０．１ｐｐｍ〜５％の界面活性剤が添加されている請求項６または７に記載の半導体装置の製造方法。
9. 前記改質層を除去する工程は、バッファードフッ酸水溶液を用いたエッチング工程である請求項１〜５のいずれか１に記載の半導体装置の製造方法。
10. 前記バッファードフッ酸水溶液の濃度が０．００１％〜２％である請求項９に記載の半導体装置の製造方法。
11. 前記バッファードフッ酸水溶液に、濃度０．１ｐｐｍ〜５％の界面活性剤が添加されている請求項９または１０に記載の半導体装置の製造方法。
12. 前記改質層を除去する工程は、フッ酸蒸気を用いたエッチング工程である請求項１〜５のいずれか１に記載の半導体装置の製造方法。
13. 前記改質層を除去する工程は、水素プラズマを用いたエッチング工程である請求項１〜５のいずれか１に記載の半導体装置の製造方法。
14. 前記アンモニアプラズマ処理と前記水素プラズマを用いたエッチング工程とを同一のチャンバ内で連続して行う請求項１３に記載の半導体装置の製造方法。
15. 前記水素プラズマを用いたエッチング工程は、濃度３％以上の水素を含むガスを用いて行われる請求項１３または１４に記載の半導体装置の製造方法。
16. 前記水素プラズマを用いたエッチング工程は、水素ガスの流量が１０ｓｃｃｍ〜３００ｓｃｃｍ、ヘリウムガスの流量が５０ｓｃｃｍ〜２，０００ｓｃｃｍ、圧力が１００Ｐａ〜８００Ｐａ、ＲＦパワーが１５０Ｗ〜９００Ｗ、前記半導体基板の温度が２００℃〜４８０℃で行われる請求項１５に記載の半導体装置の製造方法。
17. 前記層間絶縁膜はＳｉＯＣ膜である請求項１〜１６に記載の半導体装置の製造方法。

Images