JP2008251741A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2008251741A
JP2008251741A JP2007089797A JP2007089797A JP2008251741A JP 2008251741 A JP2008251741 A JP 2008251741A JP 2007089797 A JP2007089797 A JP 2007089797A JP 2007089797 A JP2007089797 A JP 2007089797A JP 2008251741 A JP2008251741 A JP 2008251741A
Authority
JP
Japan
Prior art keywords
film
semiconductor device
wiring
oxide film
sccm
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007089797A
Other languages
English (en)
Inventor
Fukashi Harada
深志 原田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Semiconductor Ltd
Original Assignee
Fujitsu Semiconductor Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Semiconductor Ltd filed Critical Fujitsu Semiconductor Ltd
Priority to JP2007089797A priority Critical patent/JP2008251741A/ja
Publication of JP2008251741A publication Critical patent/JP2008251741A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Weting (AREA)

Abstract

【課題】金属層の損傷を抑制した半導体装置の製造方法を提供すること。
【解決手段】Cu配線2上に酸化膜3を堆積する工程と、前記酸化膜3をドライエッチングして、前記Cu配線2に通達するビアホールHを形成する工程と、前記ビアホールH内にDIWを供給する工程と、前記DIWを供給した後に、前記ビアホールH内に燐酸アンモニウムを供給する工程と、前記燐酸アンモニウムを供給した後に、前記ビアホールH内に導電材料5を埋め込む工程とを含む。
【選択図】 図4

Description

本発明は、ドライエッチングを使用して絶縁膜に孔を形成する工程を含む半導体装置の製造方法に関する。
例えば半導体装置の製造工程においては、例えば金属層上に堆積された絶縁膜をドライエッチングして、該金属層に通達する孔を形成した後、該孔に導電材料を埋め込むことがある。ドライエッチングのエッチングガスにO2が含まれていると、孔底に露出する金属層の表面に、該金属層の酸化物などが形成される。金属層の表面に形成される酸化物は、コンタクト抵抗を低下させる原因となる。そのため、孔に導電材料を埋め込む前に、例えば燐酸(H3PO4)と水酸化アンモニウム(NH4OH)の混合溶液などの薬液を供給して、酸化物を除去している。
孔底に露出する金属層の表面酸化物を除去する技術としては、例えば孔内に酸性の薬液とアルカリ性の薬液を順番に供給する手法が知られている。本手法によれば、酸性の薬液が表面酸化物を除去して、アルカリ性の薬液が表面酸化物の自然成長を抑制する(例えば、下記引用文献1を参照)。
特開2002−275667号公報
しかしながら、金属層の表面に形成された酸化物を除去するために、燐酸と水酸化アンモニウムの混合溶液などの薬液を供給すると、金属層の表面に、例えば溶出などの損傷が発生することがある。溶出などの損傷は、コンタクト抵抗の低下など、種々の問題の原因となる。そこで本発明は、金属層の損傷を抑制した半導体装置の製造方法を提供する。
本発明の一観点によれば、金属層上に絶縁膜を堆積する工程と、前記絶縁膜をドライエッチングして、前記金属層に通達する孔を形成する工程と、前記孔内に第1の薬液を供給する工程と、前記第1の薬液を供給した後に、前記孔内に第2の薬液を供給する工程と、前記第2の薬液を供給した後に、前記孔内に導電材料を埋め込む工程とを含み、前記第1の薬液は、前記第2の薬液に比べて、前記孔を形成するときに前記金属層上に形成される前記金属層の酸化物の溶解レートが低い半導体装置の製造方法が提供される。
本発明によれば、半導体装置の製造方法において、絶縁膜に形成された孔底に露出する金属層の損傷を抑制することができる。
(第1の実施形態)
以下、半導体装置の製造工程の中でも、特に多層配線に含まれるビアVの形成工程について詳細に説明する。図1−図6は本発明の第1の実施形態における半導体装置の製造工程の工程図である。先ず、図1に示す構造を用意する。本構造は、以下のように作製される。すなわち、例えばシリコン基板(図示しない)上の酸化膜1に形成された溝内に、例えばメッキ法により、Cu配線(金属層)2を埋め込む。酸化膜1としては、例えばSiO2などを用いる。そして、酸化膜1及びCu配線2上に、例えばCVD(chemical vapor deposition;化学気相成長法)により、酸化膜3を形成する。酸化膜3としては、例えばSiOCなどを用いる。酸化膜3の膜厚は、例えば200nmである。そして、酸化膜3上に、例えばフォトリソグラフィー法により、レジストパターン4を形成する。
次に、図2に示すように、レジストパターン4をマスクとして、例えばプラズマエッチングにより、酸化膜3に、Cu配線2に通達するビアホールHを形成する。エッチングガスとしては、例えばC46、O2、N2、及びArを含むガスを用いる。C46の流量は、例えば5sccmである。O2の流量は、例えば5sccmである。N2の流量は、例えば80sccmである。Arの流量は、例えば500sccmである。圧力は、例えば50mTorrである。RF電源パワーは、例えば1200Wである。本エッチングを実施すると、エッチングガスに含まれるO2により、Cu配線2の表面にCuO(酸化物)が形成される。さらに、プラズマ中のイオンや電子がCu配線2に突入して、該Cu配線2が帯電する。
次に、図3に示すように、例えばアッシングにより、レジストパターン4を灰化して除去する。アッシングのガスとしては、例えばO2を含むガスを用いる。O2の流量は、例えば600sccmである。圧力は、例えば20mTorrである。RF電源パワーは、例えば300Wである。本アッシングを実施しても、前述と同様に、Cu配線2の表面にCuOが形成され、Cu配線2が帯電する。
次に、図4に示すように、ビアホールH内に、導電性を有するDIW(distilled ion water;イオン化蒸留水)を供給して、Cu配線2に蓄積された電荷を放電される。DIWを供給するときに、スピンコータを使用すれば、DIWの使用量を減らすことができる。
次に、図5に示すように、ビアホールH内に、例えば燐酸と水酸化アンモニウムの混合溶液(以下、燐酸アンモニウムとする)などを供給して、ビアホールH底に形成されたCuOなどを溶解して除去する。燐酸アンモニウムなどを供給するときに、スピンコータを使用しても良い。
次に、図6に示すように、例えばメッキ法により、ビアホールH内に、例えば導電材料5を埋め込み、CMP(chemical mecanical polishing;化学的機械的研磨)により、酸化膜3上に形成された導電材料5を除去する。こうしてビアVが完成する。導電材料5としては、例えばCuなどを用いる。
以上のような手順でビアホールHを形成すると、ビアホールH底のCu配線2が溶出しないことが確認された。これは、燐酸アンモニウムを供給する前にDIWを供給することで、Cu配線2の表面を露出させることなく、Cu配線2に蓄積された電荷を放電できたためと推測される。すなわち、Cu配線2の表面全体をCuOで被覆したまま、Cu配線2に蓄積された電荷を放電できたためと推測される。以下、推測されるCu配線2の溶出防止のメカニズムを説明する。
従来のように、DIWを供給することなく、燐酸アンモニウムだけを供給すると、CuOの薄い部分が真先に除去され、Cu配線2の表面が局所的に露出する。このため、Cu配線2に蓄積された電荷は、Cu配線2の露出部分から集中的に放電され、Cu配線2に局所的な電流(以下、局所電流とする)が流れる。これにより、Cu配線2が過度に加熱され、Cu配線2が溶出していたと推測される。
これに対し、DIWは、燐酸アンモニウムよりもCuOの溶解レートが低い。具体的には、燐酸アンモニウムによるCuOの溶解レートが50nm/min程度であるのに対し、DIWによるCuOの溶解レートは、0.4nm/min〜0.5nm/min程度である。すなわち、DIWの溶解レートは、燐酸アンモニウムの溶解レートの1/100以下である。このため、ビアホールH内にDIWを供給しても、Cu配線2を放電させている最中に、Cu配線2が露出することがない。これにより、前述したような局所電流が発生せず、Cu配線2が溶出しなかったと推測される。
燐酸アンモニウムよりもCuOの溶解レートが低い薬液としては、DIWのほかに、例えばIPA(isopropyl alcohol;イソプロピルアルコール)などが存在する。したがって、IPAなどを使用しても、Cu配線2の溶出を防止できると推測される。尚、IPAによるCuOの溶解レートは、DIWによるCuOの溶解レートよりも低い。
尚、DIWに、例えばCO2などを溶解して、PH(potential of hydrogen)を7未満に調整しても良い。PHが7未満であれば、DIWを供給したときに、ビアホールH底に形成されるCuOの膜厚が均一になる。これは、PHを7未満に調整することで、DIWの酸化力が増加し、CuOの薄い箇所が増膜したことによると推測される。尚、CO2の濃度を0.01ppmより高くすれば、PHは7未満となる。
このように、DIWのPHを7未満に調整して、ビアホールH底に露出するCuOの膜厚を均一にすれば、燐酸アンモニウムを供給したときに、Cu配線11の表面全体が同時に露出することになる。すなわち、Cu配線11が局所的に露出することがない。そのため、燐酸アンモニウムを供給する時点で、仮にCu配線11に電荷が残留していても、Cu配線11の表面全体から均一に電流が流れるので、Cu配線2が溶出することがない。
尚、PHを低下させると、DIWの比抵抗値が低下するので、Cu配線11に蓄積した電荷の迅速な放電も可能となる。すなわち、PHを7未満に調整すれば、迅速な放電と、効率的なCuOの形成とを同時に実現できる。
DIWの代わりにIPAを用いる場合、該IPAを例えば水で希釈してPHを7未満に調整すれば良い。尚、IPAのPHは7未満であるので、水で希釈すれば、PHを7に近づくことになる。
尚、本実施形態においては、金属層として、Cu配線2を用いているが、本発明は、これに限定されるものではなく、例えばAlなどを含んでいても良い。
(第2の実施形態)
以下、半導体装置の製造工程の中でも、特に多層配線に含まれるビアVと配線Wの形成工程について詳細に説明する。図7−図28は本発明の第2の実施形態における半導体装置の製造工程の工程図である。先ず、図7に示す構造を用意する。本構造は、以下のように作製される。すなわち、例えばシリコン基板(図示しない)上の酸化膜10の溝内に、例えばメッキ法により、Cu配線(金属層)11を形成する。酸化膜10としては、例えばSiO2などを用いる。そして、酸化膜10及びCu配線11上に、プラズマCVD法により、炭化膜12を形成する。炭化膜12としては、例えばSiCなどを用いる。炭化膜12の膜厚は、例えば50nmである。そして、炭化膜12上に、例えばプラズマCVD法により、酸化膜13を形成する。酸化膜13としては、例えばSiOCなどを用いる。酸化膜13の膜厚は、例えば200nmである。そして、酸化膜13上に、例えばCVD法により、酸化膜14を形成する。酸化膜14としては、例えば多孔質の低誘電率絶縁膜を用いる。酸化膜14の比誘電率は、例えば2.25程度である。酸化膜14の膜厚は、例えば150nmである。そして、酸化膜14上に、例えばプラズマCVD法により、炭化膜15を形成する。炭化膜15としては、例えばSiCなどを用いる。炭化膜15の膜厚は、例えば50nmである。そして、炭化膜15上に、例えばCVD法により、酸化膜16を形成する。酸化膜16としては、例えばSiO2などを用いる。酸化膜16の膜厚は、例えば150nmである。そして、酸化膜16上に、例えばCVD法により、窒化膜17を形成する。窒化膜17としては、例えばSiNなどを用いる。窒化膜17の膜厚は、例えば70nmである。そして、窒化膜17上にレジスト膜18を形成する。レジスト膜18の膜厚は、例えば350nmである。そして、レジスト膜18上に、例えばTEOS(tetra ethyl ortho silicate)を塗布して、酸化膜19を形成する。酸化膜19としては、例えばSiO2を用いる。酸化膜19の膜厚は、例えば50nmである。そして、酸化膜19上に、例えば塗布法により、反射防止膜20を形成する。反射防止膜20は、例えばBARC(bottom anti−reflective coating)である。そして、反射防止膜20上にArFレジストを塗布して、これに露光及び現像を施すことにより、ビアホールHのパターンが形成されたレジストパターン21を形成する。ビアホールHの内径は、例えば70nmである。
次に、図8に示すように、レジストパターン21をマスクとして、例えばプラズマエッチングにより反射防止膜20を除去する。エッチングガスとしては、例えばCF4及びCH22を含むガスを用いる。CF4の流量は、例えば100sccmである。CH22の流量は、例えば25sccmである。圧力は、例えば60mTorrである。RF電源パワーは、例えば500Wである。
次に、図9に示すように、レジストパターン21をマスクとして、例えばプラズマエッチングにより酸化膜19を除去する。これにより、酸化膜19がビアホールHのパターンにパターニングされる。エッチングガスとしては、例えばCF4、C46、C46、CH22、及びArを含むガスを用いる。具体的には、CF4の流量は、例えば100sccmである。C46の流量は、例えば6sccmである。CH22の流量は、例えば10sccmである。Arの流量は、例えば30sccmである。圧力は、例えば60mTorrである。RF電源パワーは、例えば500Wである。
次に、図10に示すように、酸化膜19をマスクとして、例えばプラズマエッチングによりレジスト膜18を除去する。これにより、レジスト膜18がビアホールHのパターンにパターニングされる。このとき、レジストパターン21及び反射防止膜20も同時に除去される。エッチングガスとしては、例えばNH3を含むガスを用いる。NH3の流量は、例えば200sccmである。圧力は、例えば60mTorrである。RF電源パワーは、例えば200Wである。
次に、図11に示すように、酸化膜19及びレジスト膜18をマスクとして、例えばプラズマエッチングにより窒化膜17を除去する。これにより、窒化膜17がビアホールHのパターンにパターニングされる。このとき、酸化膜19が除去されて、レジスト膜18が露出することがある。エッチングガスとしては、例えばCH22、O2、Arを含むガスを用いる。CH22の流量は、例えば30sccmである。O2の流量は、例えば9sccmである。Arの流量は、例えば100sccmである。圧力は、例えば20mTorrである。RF電源パワーは、例えば200Wである。
次に、図12に示すように、レジスト膜18をマスクとして、例えばプラズマエッチングにより酸化膜16を除去する。これにより、酸化膜16がビアホールHのパターンにパターニングされる。このとき、酸化膜19も同時に除去される。エッチングガスとしては、例えばC46、O2、CH22、及びArを含むガスを用いる。C46の流量は、例えば32sccmである。O2の流量は、例えば33sccmである。CH22の流量は、例えば28sccmである。Arの流量は、例えば400sccmである。圧力は、例えば35mTorrである。RF電源パワーは、例えば1200Wである。
次に、図13に示すように、レジスト膜18をマスクとして、例えばプラズマエッチングにより炭化膜15を除去する。これにより、炭化膜15がビアホールHのパターンにパターニングされる。エッチングガスとしては、例えばCH22、O2、及びN2を含むガスを用いる。CH22の流量は、例えば26sccmである。O2の流量は、例えば5sccmである。N2の流量は、例えば75sccmである。圧力は、例えば18mTorrである。RF電源パワーは、例えば400Wである。
次に、図14に示すように、レジスト膜18をマスクとして、例えばプラズマエッチングにより酸化膜14を除去する。これにより、酸化膜14がビアホールHのパターンにパターニングされる。エッチングガスとしては、例えばCF4、CHF3、CH22、及びN2を含むガスを用いる。CF4の流量は、例えば80sccmである。CHF3の流量は、例えば95sccmである。CH22の流量は、例えば16sccmである。N2の流量は、例えば10sccmである。圧力は、70mTorrである。RF電源パワーは、例えば600Wである。
次に、図15に示すように、レジスト膜18をマスクとして、例えばプラズマエッチングにより酸化膜13を除去する。これにより、酸化膜13にビアホールHが形成される。エッチングガスとしては、例えばC46、O2、N2、及びArを含むガスを用いる。C46の流量は、例えば5sccmである。O2の流量は、例えば5sccmである。N2の流量は、例えば80sccmである。Arの流量は、例えば500sccmである。圧力は、例えば50mTorrである。RF電源パワーは、例えば1200Wである。
次に、図16に示すように、例えばアッシングによりレジスト膜18を灰化して除去する。アッシングのガスは、例えばO2を含むガスを用いる。O2の流量は、例えば600sccmである。圧力は、例えば20mTorrである。RF電源パワーは、例えば300Wである。
次に、図17に示すように、レジスト材を塗布して、ビアホールH内及び窒化膜17上にレジスト膜30を形成する。レジスト膜30の膜厚は、窒化膜17の表面を基準として、例えば280nmである。そして、レジスト膜30上に、例えばTEOSを塗布して、酸化膜31を形成する。酸化膜31としては、例えばSiO2を用いる。酸化膜31の膜厚は、例えば50nmである。そして、酸化膜31上に、例えば塗布法により、反射防止膜32を形成する。反射防止膜32は、例えばBARCである。そして、反射防止膜32上にArFレジストを塗布して、これに露光及び現像を施すことにより、トレンチTのパターンが形成されたレジストパターン33を形成する。トレンチTの内径は、例えば100〜120nmである。
次に、図18に示すように、レジストパターン33をマスクとして、例えばプラズマエッチングにより反射防止膜32を除去する。エッチングガスとしては、例えばCF4及びCH22を含むガスを用いる。CF4の流量は、例えば100sccmである。CH22の流量は、例えば7sccmである。圧力は、例えば60mTorrである。RF電源パワーは、例えば500Wである。
次に、図19に示すように、レジストパターン33をマスクとして、例えばプラズマエッチングにより酸化膜31を除去する。これにより、酸化膜31がトレンチTのパターンにパターニングされる。エッチングガスとしては、例えばCF4及びCH22を含むガスを用いる。CF4の流量は、例えば100sccmである。CH22の流量は、例えば24sccmである。圧力は、例えば60mTorrである。RF電源パワーは、例えば500Wである。
次に、図20に示すように、酸化膜31をマスクとして、例えばプラズマエッチングによりレジスト膜30を除去する。これにより、レジスト膜30がトレンチTのパターンにパターニングされる。このとき、レジストパターン33及び反射防止膜32も同時に除去される。ここでは、レジスト膜30を例えば280nmだけ除去するので、ビアホールH内には、レジスト膜30が残留している。エッチングガスとしては、O2及びN2を含むガスを用いる。O2の流量は、例えば10sccmである。N2の流量は、例えば290sccmである。圧力は、例えば40mTorrである。RF電源パワーは、例えば150Wである。
次に、図21に示すように、レジスト膜30をマスクとして、例えばプラズマエッチングにより窒化膜17を除去する。これにより、窒化膜17がトレンチTのパターンにパターニングされる。このとき、酸化膜31も同時に除去される。エッチングガスとしては、例えばCH22、O2、及びArを含むガスを用いる。CH22の流量は、例えば15sccmである。O2の流量は、例えば3sccmである。Arの流量は、例えば50sccmである。圧力は、例えば15mTorrである。RF電源パワーは、例えば200Wである。
次に、図22に示すように、例えばアッシングによりレジスト膜30を灰化して除去する。アッシングのガスは、例えばO2を含むガスを用いる。O2の流量は、例えば250sccmである。圧力は、例えば80mTorrである。RF電源パワーは、例えば150Wである。本アッシングを実施すると、プラズマ中のイオンや電子がCu配線11に突入して、該Cu配線11を帯電させる。
次に、図23に示すように、窒化膜17をマスクとして、例えばプラズマエッチングにより酸化膜16を除去する。これにより、酸化膜16がトレンチTのパターンにパターニングされる。エッチングガスとしは、例えばC46、O2、及びArを含むガスを用いる。C46の流量は、例えば15sccmである。O2の流量は、例えば8sccmである。Arの流量は、例えば180sccmである。圧力は、例えば30mTorrである。RF電源パワーは、例えば1500Wである。本エッチングを実施すると、プラズマ中のイオンや電子がCu配線11に突入して、該Cu配線11を帯電させる。さらに、炭化膜12の膜厚が薄いので、エッチングガスに含まれるO2により、Cu配線11の表面全体にCuOが形成される。
次に、図24に示すように、酸化膜16をマスクとして、例えばプラズマエッチングにより炭化膜15を除去する。これにより、炭化膜15がトレンチTのパターンにパターニングされる。このとき、炭化膜12も同時に除去されて、ビアホールH底からCu配線11が露出する。さらに、窒化膜17も同時に除去される。エッチングガスとしては、例えばCF4を含むガスを用いる。CF4の流量は、例えば100sccmである。圧力は、例えば50mTorrである。RF電源パワーは、例えば300Wである。本エッチングを実施すると、プラズマ中のイオンや電子がCu配線11に突入して、さらに該Cu配線11を帯電させる。炭化膜15を除去した後、ビアホールH底に炭化膜12が残留していれば、例えば追加のプラズマエッチングにより炭化膜12を除去しても良い。
次に、図25に示すように、酸化膜16及び炭化膜15をマスクとして、プラズマエッチングにより酸化膜14を除去する。これにより、酸化膜14にトレンチTが形成される。エッチングガスは、例えばCF4、CHF3、及びArを用いる。CF4の流量は、例えば100sccmである。CHF3の流量は、例えば85sccmである。Arの流量は、例えば120sccmである。圧力は、例えば250mTorrである。RF電源パワーは、例えば600Wである。
次に、図26に示すように、トレンチT内及びビアホールH内にDIWを供給して、Cu配線2に蓄積した電荷を放電させる。尚、本実施形態においては、DIWを用いているが、例えばIPAなどを用いても良い。尚、DIWを供給するときに、スピンコータを用いても良い。
次に、図27に示すように、トレンチT内及びビアホールH内に燐酸アンモニウムを供給して、Cu配線2の表面に形成されたCuOなどを溶解して除去する。燐酸アンモニウムを供給するときには、Cu配線2に蓄積された電荷が放電されているので、Cu配線2が局所的に露出しても、前述したような局所電流が流れることがない。尚、燐酸アンモニウムを供給するときに、スピンコータを用いても良い。
そして、図28に示すように、例えばメッキ法により、トレンチT内及びビアホールH内に、例えば導電材料34を埋め込み、CMP(chemical mecanical polishing;化学的機械的研磨)により、炭化膜15上に形成された導電材料34を研磨する。このとき、炭化膜15は、ストッパ膜として機能する。導電材料34としては、例えばCuなどを用いる。こうしてビアVと配線Wが完成する。
尚、本実施形態においては、図23に示すように、酸化膜16をパターニングするときにCuOが形成されている。しかしながら、本発明は、これに限定されるものではなく、例えば、図15に示すように、酸化膜13にビアホールHを形成するとき、もしくは、図22に示すように、レジスト膜30を除去するときにもCuOが形成される。
本発明の第1の実施形態における半導体装置の製造工程の工程図(その1)。 本発明の第1の実施形態における半導体装置の製造工程の工程図(その2)。 本発明の第1の実施形態における半導体装置の製造工程の工程図(その3)。 本発明の第1の実施形態における半導体装置の製造工程の工程図(その4)。 本発明の第1の実施形態における半導体装置の製造工程の工程図(その5)。 本発明の第1の実施形態における半導体装置の製造工程の工程図(その6)。 本発明の第2の実施形態における半導体装置の製造工程の工程図(その1)。 本発明の第2の実施形態における半導体装置の製造工程の工程図(その2)。 本発明の第2の実施形態における半導体装置の製造工程の工程図(その3)。 本発明の第2の実施形態における半導体装置の製造工程の工程図(その4)。 本発明の第2の実施形態における半導体装置の製造工程の工程図(その5)。 本発明の第2の実施形態における半導体装置の製造工程の工程図(その6)。 本発明の第2の実施形態における半導体装置の製造工程の工程図(その7)。 本発明の第2の実施形態における半導体装置の製造工程の工程図(その8)。 本発明の第2の実施形態における半導体装置の製造工程の工程図(その9)。 本発明の第2の実施形態における半導体装置の製造工程の工程図(その10)。 本発明の第2の実施形態における半導体装置の製造工程の工程図(その11)。 本発明の第2の実施形態における半導体装置の製造工程の工程図(その12)。 本発明の第2の実施形態における半導体装置の製造工程の工程図(その13)。 本発明の第2の実施形態における半導体装置の製造工程の工程図(その14)。 本発明の第2の実施形態における半導体装置の製造工程の工程図(その15)。 本発明の第2の実施形態における半導体装置の製造工程の工程図(その16)。 本発明の第2の実施形態における半導体装置の製造工程の工程図(その17)。 本発明の第2の実施形態における半導体装置の製造工程の工程図(その18)。 本発明の第2の実施形態における半導体装置の製造工程の工程図(その19)。 本発明の第2の実施形態における半導体装置の製造工程の工程図(その20)。 本発明の第2の実施形態における半導体装置の製造工程の工程図(その21)。 本発明の第2の実施形態における半導体装置の製造工程の工程図(その22)。
符号の説明
2…Cu配線、3…酸化膜(絶縁膜)、5…導電材料、11…Cu配線(金属層)、13…酸化膜(絶縁膜)、14…酸化膜(絶縁膜)、34…導電材料、H…ビアホール(孔)、T…トレンチ、V…ビア、W…配線。

Claims (7)

  1. 金属層上に絶縁膜を堆積する工程と、
    前記絶縁膜をドライエッチングして、前記金属層に通達する孔を形成する工程と、
    前記孔内に第1の薬液を供給する工程と、
    前記第1の薬液を供給した後に、前記孔内に第2の薬液を供給する工程と、
    前記第2の薬液を供給した後に、前記孔内に導電材料を埋め込む工程とを含み、
    前記第1の薬液は、前記第2の薬液に比べて、前記孔を形成するときに前記金属層上に形成される前記金属層の酸化物の溶解レートが低いことを特徴とする半導体装置の製造方法。
  2. 前記第1の薬液は、イオン化蒸留水もしくはイソプロピルアルコールを含むことを特徴とする請求項1に記載の半導体装置の製造方法。
  3. 前記第2の薬液は、燐酸と水酸化アンモニウムの混合溶液もしくは弗酸と水酸化アンモニウムの混合溶液であることを特徴とする請求項1又は2に記載の半導体装置の製造方法。
  4. 前記孔を形成するとき、前記絶縁膜をプラズマによりドライエッチングすることを特徴とする請求項1乃至3のいずれか一に記載の半導体装置の製造方法。
  5. 前記金属層は、Cuを含むことを特徴とする請求項1乃至4のいずれか一に記載された半導体装置の製造方法。
  6. 前記酸化物は、CuOを含むことを特徴とする請求項5に記載の半導体装置の製造方法。
  7. 前記第1の薬液は、PHが7未満であることを特徴とする請求項5又は6に記載の半導体装置の製造方法。
JP2007089797A 2007-03-29 2007-03-29 半導体装置の製造方法 Pending JP2008251741A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007089797A JP2008251741A (ja) 2007-03-29 2007-03-29 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007089797A JP2008251741A (ja) 2007-03-29 2007-03-29 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2008251741A true JP2008251741A (ja) 2008-10-16

Family

ID=39976362

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007089797A Pending JP2008251741A (ja) 2007-03-29 2007-03-29 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2008251741A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016208024A (ja) * 2015-04-15 2016-12-08 株式会社半導体エネルギー研究所 電極及び半導体装置の作製方法
CN113140445A (zh) * 2021-03-18 2021-07-20 上海华力集成电路制造有限公司 后段刻蚀后清洗方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003100867A (ja) * 2001-09-26 2003-04-04 Fujitsu Ltd 半導体装置の製造方法及び半導体装置用洗浄液
JP2003124316A (ja) * 2001-07-12 2003-04-25 Nec Corp 半導体装置の製造方法及び処理液
JP2005353870A (ja) * 2004-06-11 2005-12-22 Renesas Technology Corp 半導体装置の製造方法
JP2006506809A (ja) * 2002-11-12 2006-02-23 アーケマ・インコーポレイテッド スルホン化両性剤を使用した銅の化学的機械的研磨溶液
JP2006286802A (ja) * 2005-03-31 2006-10-19 Fujitsu Ltd 埋込配線の形成方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003124316A (ja) * 2001-07-12 2003-04-25 Nec Corp 半導体装置の製造方法及び処理液
JP2003100867A (ja) * 2001-09-26 2003-04-04 Fujitsu Ltd 半導体装置の製造方法及び半導体装置用洗浄液
JP2006506809A (ja) * 2002-11-12 2006-02-23 アーケマ・インコーポレイテッド スルホン化両性剤を使用した銅の化学的機械的研磨溶液
JP2005353870A (ja) * 2004-06-11 2005-12-22 Renesas Technology Corp 半導体装置の製造方法
JP2006286802A (ja) * 2005-03-31 2006-10-19 Fujitsu Ltd 埋込配線の形成方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016208024A (ja) * 2015-04-15 2016-12-08 株式会社半導体エネルギー研究所 電極及び半導体装置の作製方法
US11004727B2 (en) 2015-04-15 2021-05-11 Semiconductor Energy Laboratory Co., Ltd. Method for fabricating electrode and semiconductor device
US11791201B2 (en) 2015-04-15 2023-10-17 Semiconductor Energy Laboratory Co., Ltd. Method for fabricating electrode and semiconductor device
CN113140445A (zh) * 2021-03-18 2021-07-20 上海华力集成电路制造有限公司 后段刻蚀后清洗方法

Similar Documents

Publication Publication Date Title
US6800550B2 (en) Method for forming t-shaped conductive wires of semiconductor device utilizing notching phenomenon
KR100768363B1 (ko) 반도체 집적회로장치의 제조방법 및 반도체 집적회로장치
JP5122106B2 (ja) 炭素含有膜エッチング方法及びこれを利用した半導体素子の製造方法
JP2002509353A (ja) 有機マスク積層体を用いたパターン層の高温エッチング方法
US7122484B2 (en) Process for removing organic materials during formation of a metal interconnect
JP4256347B2 (ja) 半導体装置の製造方法
US7014537B2 (en) Method of processing a semiconductor substrate
US20050014384A1 (en) Method of forming metal line in semiconductor device
JP2008251741A (ja) 半導体装置の製造方法
KR20090044810A (ko) 이온주입 마스크 및 그 마스크 형성방법
JP2008198990A (ja) 半導体素子の金属配線形成方法
JP2004193627A (ja) 半導体集積回路装置の製造方法
JP2006344815A (ja) 半導体装置の製造方法
KR100851922B1 (ko) 반도체 소자의 제조방법
JP2006032721A (ja) 半導体装置の製造方法
CN104051322B (zh) 一种制作半导体器件的方法
CN117096102B (zh) 一种干法刻蚀通孔的方法
KR100966385B1 (ko) 반도체 소자의 제조 방법
US7226875B2 (en) Method for enhancing FSG film stability
KR100876860B1 (ko) 반도체 소자의 다층금속배선 형성방법
JP3278942B2 (ja) 半導体装置の製造方法
JP2004006633A (ja) 電子デバイスの製造方法
JP2004158821A (ja) 半導体装置の製造方法
KR100418093B1 (ko) 반도체 소자의 콘택 형성 방법
US8629063B2 (en) Forming features on a substrate having varying feature densities

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Effective date: 20080731

Free format text: JAPANESE INTERMEDIATE CODE: A712

A621 Written request for application examination

Effective date: 20091216

Free format text: JAPANESE INTERMEDIATE CODE: A621

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120816

A131 Notification of reasons for refusal

Effective date: 20120821

Free format text: JAPANESE INTERMEDIATE CODE: A131

A521 Written amendment

Effective date: 20121019

Free format text: JAPANESE INTERMEDIATE CODE: A523

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121113

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130305

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130625