JP2016208024A - 電極及び半導体装置の作製方法 - Google Patents

電極及び半導体装置の作製方法 Download PDF

Info

Publication number
JP2016208024A
JP2016208024A JP2016081102A JP2016081102A JP2016208024A JP 2016208024 A JP2016208024 A JP 2016208024A JP 2016081102 A JP2016081102 A JP 2016081102A JP 2016081102 A JP2016081102 A JP 2016081102A JP 2016208024 A JP2016208024 A JP 2016208024A
Authority
JP
Japan
Prior art keywords
insulator
conductor
transistor
opening
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2016081102A
Other languages
English (en)
Other versions
JP2016208024A5 (ja
Inventor
求 倉田
Motomu Kurata
求 倉田
慎也 笹川
Shinya Sasagawa
慎也 笹川
涼太 方堂
Ryota Hodo
涼太 方堂
裕太 飯田
Yuta IIDA
裕太 飯田
岡本　悟
Satoru Okamoto
悟 岡本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of JP2016208024A publication Critical patent/JP2016208024A/ja
Publication of JP2016208024A5 publication Critical patent/JP2016208024A5/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02043—Cleaning before device manufacture, i.e. Begin-Of-Line process
    • H01L21/02046—Dry cleaning only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H01L21/02063—Cleaning during device manufacture during, before or after processing of insulating layers the processing being the formation of vias or contact holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02312—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour
    • H01L21/02315—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28194—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation by deposition, e.g. evaporation, ALD, CVD, sputtering, laser deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28229—Making the insulator by deposition of a layer, e.g. metal, metal compound or poysilicon, followed by transformation thereof into an insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76814—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics post-treatment or after-treatment, e.g. cleaning or removal of oxides on underlying conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76855—After-treatment introducing at least one additional element into the layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H01L27/1207—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI combined with devices in contact with the semiconductor body, i.e. bulk/SOI hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78663—Amorphous silicon transistors
    • H01L29/78666—Amorphous silicon transistors with normal-type structure, e.g. with top gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1005—Formation and after-treatment of dielectrics
    • H01L2221/1052—Formation of thin functional dielectric layers
    • H01L2221/1057—Formation of thin functional dielectric layers in via holes or trenches
    • H01L2221/1063—Sacrificial or temporary thin dielectric films in openings in a dielectric

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Plasma & Fusion (AREA)
  • General Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Semiconductor Memories (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Weting (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Non-Volatile Memory (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

【課題】微細なトランジスタを提供する。または、寄生容量の小さいトランジスタを提供する。または、周波数特性の高いトランジスタを提供する。または、該トランジスタを有する電極を提供する。または、新規な電極を提供する。
【解決手段】金属を含む第１の導電層と、絶縁層と、第２の導電層と、を有する電極であって、第１の導電層上に絶縁層を形成し、絶縁層上にマスク層を形成し、マスク層をマスクとしてプラズマを用いて絶縁層をエッチングすることにより、絶縁層に第１の導電層に達する開口部を形成し、少なくとも開口部に対し酸素雰囲気でプラズマ処理を行い、プラズマ処理により、開口部内において第１の導電層上に金属を含む酸化物が形成され、酸化物を除去し、開口部に第２の導電層を成膜する。
【選択図】図１

Description

本発明は、例えば、トランジスタおよび半導体装置、ならびにそれらの製造方法に関する。または、本発明は、例えば、表示装置、発光装置、照明装置、蓄電装置、記憶装置、プロセッサ、電子機器に関する。または、表示装置、液晶表示装置、発光装置、記憶装置、電子機器の製造方法に関する。または、半導体装置、表示装置、液晶表示装置、発光装置、記憶装置、電子機器の駆動方法に関する。
なお、本発明の一態様は、上記の技術分野に限定されない。本明細書等で開示する発明の一態様の技術分野は、物、方法、または、製造方法に関するものである。または、本発明の一態様は、プロセス、マシン、マニュファクチャ、または、組成物（コンポジション・オブ・マター）に関するものである。
なお、本明細書等において半導体装置とは、半導体特性を利用することで機能しうる装置全般を指す。表示装置、発光装置、照明装置、電気光学装置、半導体回路および電子機器は、半導体装置を有する場合がある。
近年は、酸化物半導体を用いたトランジスタが注目されている。酸化物半導体は、スパッタリング法などを用いて成膜できるため、大型の表示装置を構成するトランジスタの半導体に用いることができる。また、酸化物半導体を用いたトランジスタは、非晶質シリコンを用いたトランジスタの生産設備の一部を改良して利用することが可能であるため、設備投資を抑えられるメリットもある。
また、酸化物半導体を用いたトランジスタは、非導通状態において極めてリーク電流が小さいことが知られている。例えば、酸化物半導体を用いたトランジスタのリーク電流が低いという特性を応用した低消費電力のＣＰＵなどが開示されている（特許文献１参照。）。
また、酸化物半導体を用いたトランジスタで、ゲート電極を開口部に埋め込んで作製する方法などが開示されている（特許文献２および特許文献３参照。）。
特開２０１２−２５７１８７号公報 特開２０１４−２４１４０７号公報 特開２０１４−２４０８３３号公報
微細なトランジスタを提供することを課題の一とする。または、寄生容量の小さいトランジスタを提供することを課題の一とする。または、オン電流の高いトランジスタを提供することを課題の一とする。または、周波数特性の高いトランジスタを提供することを課題の一とする。または、電気特性の良好なトランジスタを提供することを課題の一とする。または、電気特性の安定したトランジスタを提供することを課題の一とする。または、オフ時の電流の小さいトランジスタを提供することを課題の一とする。または、新規なトランジスタを提供することを課題の一とする。または、該トランジスタを有する半導体装置を提供することを課題の一とする。または、動作速度の速い半導体装置を提供することを課題の一とする。または、新規な半導体装置を提供することを課題の一とする。または、新規な半導体装置の作製方法を提供することを課題の一つとする。または、該半導体装置を有するモジュールを提供することを課題の一とする。または、該半導体装置、または該モジュールを有する電子機器を提供することを課題の一とする。
なお、これらの課題の記載は、他の課題の存在を妨げるものではない。なお、本発明の一態様は、これらの課題の全てを解決する必要はないものとする。なお、これら以外の課題は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項などの記載から、これら以外の課題を抽出することが可能である。
（１）
本発明の一態様は、第１乃至第６の工程を有する電極の作製方法であって、第１の工程は、第１の導電層の上方に絶縁層を形成する工程を有し、第１の導電層は、金属元素を有し、第２の工程は、絶縁層の上方にマスク層を形成する工程を有し、第３の工程は、絶縁層に開口部を形成する工程を有し、開口部は、第３の工程において、マスク層をマスクとして、プラズマを用いて絶縁層をエッチングすることにより形成され、開口部の底は、第３の工程において、第１の導電層の上面に達しており、第４の工程は、少なくとも開口部に対してプラズマ処理を行う工程を有し、プラズマ処理により、第４の工程において、開口部内の第１の導電層の上方に酸化物が形成され、プラズマ処理は、第４の工程において、酸素を有する雰囲気で行われ、酸化物は、金属元素を有し、第５の工程は、酸化物を除去する工程を有し、第６の工程は、開口部に第２の導電層を成膜する工程を有することを特徴とする電極の作製方法である。
（２）
または、本発明の一態様は、酸化物は、第５の工程において、液体を用いる洗浄処理により除去されることを特徴とする（１）に記載の電極の作製方法である。
（３）
または、本発明の一態様は、洗浄処理は、洗浄槽内の水を窒素ガスによるバブリングをしながら洗浄槽から溢れるように水を供給する第１のステップと、洗浄槽内にシャワー状の水を供給しながら洗浄槽内の水を排出する第２のステップと、洗浄槽内に水を急速に供給する第３のステップと、洗浄槽内の水を窒素ガスによるバブリングをしながら洗浄槽から溢れるように水を供給する第４のステップと、第１のステップ、第２のステップ、第３のステップおよび第４のステップを１サイクルとし、３サイクル以上行うことを特徴とする（２）に記載の電極の作製方法である。
（４）
または、本発明の一態様は、第１の導電層は、タングステンを含む導電層であることを特徴とする（１）乃至（３）に記載の電極の作製方法である。
（５）
または、本発明の一態様は、絶縁層は、第１の絶縁体上に第１の金属酸化物を成膜し、第１の金属酸化物上に第２の絶縁体を成膜し、第２の絶縁体上に第３の絶縁体を成膜し、第３の絶縁体上に第２の金属酸化物を成膜し、第２の金属酸化物上に第４の絶縁体を成膜して形成することを特徴とする（１）乃至（４）に記載の電極の作製方法である。
（６）
または、本発明の一態様は、第１の金属酸化物は、酸化ハフニウムを含む金属酸化物であることを特徴とする（５）に記載の電極の作製方法である。
（７）
または、本発明の一態様は、第２の金属酸化物は、酸化アルミニウムを含む金属酸化物であることを特徴とする（５）または（６）に記載の電極の作製方法である。
（８）
または、本発明の一態様は、絶縁層は、第１の絶縁体を成膜し、第１の絶縁体上に第１の金属酸化物を成膜し、第１の金属酸化物上に第３の絶縁体を成膜して形成することを特徴とする（１）乃至（４）に記載の電極の作製方法である。
（９）
または、本発明の一態様は、第１の金属酸化物は、酸化ハフニウムを含む金属酸化物であることを特徴とする（８）に記載の電極の作製方法である。
（１０）
または、本発明の一態様は、絶縁層は、第１の金属酸化物を成膜し、第１の金属酸化物上に第１の絶縁体を成膜して形成することを特徴とする（８）または（９）に記載の電極の作製方法である。
（１１）
または、本発明の一態様は、第１の金属酸化物は、酸化アルミニウムを含む金属酸化物であることを特徴とする（８）に記載の電極の作製方法である。
（１２）
または、本発明の一態様は、酸化ハフニウムを含む金属酸化物のエッチングは、ドライエッチング装置を用いて、Ｃ４Ｆ８ガス、水素ガスおよびアルゴンガスを用いることを特徴とする（６）、（７）、（９）または（１０）に記載の電極の作製方法である。
なお、本発明の一態様に係る電極の作製方法において、酸化物半導体を他の半導体に置き換えても構わない。
微細なトランジスタを提供することができる。または、寄生容量の小さいトランジスタを提供することができる。または、オン電流の高いトランジスタを提供することができる。または、周波数特性の高いトランジスタを提供することができる。または、電気特性の良好なトランジスタを提供することができる。または、電気特性の安定したトランジスタを提供することができる。または、オフ時の電流の小さいトランジスタを提供することができる。または、新規なトランジスタを提供することができる。または、該トランジスタを有する半導体装置を提供することができる。または、動作速度の速い半導体装置を提供することができる。または、新規な半導体装置を提供することができる。または、新規な半導体装置の作製方法を提供することができる。または、該半導体装置を有するモジュールを提供することができる。または、該半導体装置、または該モジュール有する電子機器を提供することができる。
なお、これらの効果の記載は、他の効果の存在を妨げるものではない。なお、本発明の一態様は、これらの効果の全てを有する必要はない。なお、これら以外の効果は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項などの記載から、これら以外の効果を抽出することが可能である。
本発明の一態様に係る電極を示す断面図。 本発明の一態様に係る電極の作製方法を示す断面図。 本発明の一態様に係る電極の作製方法を示す断面図。 本発明の一態様に係る電極の作製方法を示す断面図。 本発明の一態様に係る電極の作製方法を示す断面図。 本発明の一態様に係るトランジスタを示す上面図および断面図。 本発明の一態様に係るトランジスタを示す上面図および断面図。 本発明の一態様に係るトランジスタを示す上面図および断面図。 本発明の一態様に係るトランジスタを示す上面図および断面図。 本発明の一態様に係るトランジスタの一部を示す断面図。 本発明の一態様に係るトランジスタを示す断面図。 ＣＡＡＣ−ＯＳおよび単結晶酸化物半導体のＸＲＤによる構造解析を説明する図、ならびにＣＡＡＣ−ＯＳの制限視野電子回折パターンを示す図。 ＣＡＡＣ−ＯＳの断面ＴＥＭ像、ならびに平面ＴＥＭ像およびその画像解析像。 ｎｃ−ＯＳの電子回折パターンを示す図、およびｎｃ−ＯＳの断面ＴＥＭ像。 ａ−ｌｉｋｅ ＯＳの断面ＴＥＭ像。 Ｉｎ−Ｇａ−Ｚｎ酸化物の電子照射による結晶部の変化を示す図。 本発明の一態様に係るトランジスタの作製方法を示す上面図および断面図。 本発明の一態様に係るトランジスタの作製方法を示す上面図および断面図。 本発明の一態様に係るトランジスタの作製方法を示す上面図および断面図。 本発明の一態様に係るトランジスタの作製方法を示す上面図および断面図。 本発明の一態様に係るトランジスタの作製方法を示す上面図および断面図。 本発明の一態様に係るトランジスタの作製方法を示す上面図および断面図。 本発明の一態様に係るトランジスタの作製方法を示す上面図および断面図。 本発明の一態様に係るトランジスタの作製方法を示す上面図および断面図。 本発明の一態様に係るトランジスタの作製方法を示す上面図および断面図。 本発明の一態様に係るトランジスタの作製方法を示す上面図および断面図。 本発明の一態様に係るトランジスタの作製方法を示す上面図および断面図。 本発明の一態様に係るトランジスタの作製方法を示す上面図および断面図。 本発明の一態様に係るトランジスタの作製方法を示す上面図および断面図。 本発明の一態様に係るトランジスタの作製方法を示す上面図および断面図。 本発明の一態様に係るトランジスタの作製方法を示す上面図および断面図。 本発明の一態様に係るトランジスタの作製方法を示す上面図および断面図。 本発明の一態様に係るトランジスタの作製方法を示す上面図および断面図。 本発明の一態様に係るトランジスタの作製方法を示す上面図および断面図。 本発明の一態様に係るトランジスタの作製方法を示す上面図および断面図。 本発明の一態様に係るトランジスタの作製方法を示す上面図および断面図。 本発明の一態様に係るトランジスタの作製方法を示す上面図および断面図。 本発明の一態様に係るトランジスタの作製方法を示す上面図および断面図。 本発明の一態様に係るトランジスタの作製方法を示す上面図および断面図。 本発明の一態様に係るトランジスタの作製方法を示す上面図および断面図。 本発明の一態様に係るトランジスタの作製方法を示す上面図および断面図。 本発明の一態様に係るトランジスタの作製方法を示す上面図および断面図。 本発明の一態様に係るトランジスタの作製方法を示す上面図および断面図。 本発明の一態様に係るトランジスタの作製方法を示す上面図および断面図。 本発明の一態様に係るトランジスタの作製方法を示す上面図および断面図。 本発明の一態様に係るトランジスタの作製方法を示す上面図および断面図。 本発明の一態様に係るトランジスタの作製方法を示す上面図および断面図。 本発明の一態様に係るトランジスタの作製方法を示す上面図および断面図。 本発明の一態様に係るトランジスタの作製方法を示す上面図および断面図。 本発明の一態様に係るトランジスタの作製方法を示す上面図および断面図。 本発明の一態様に係るトランジスタの作製方法を示す上面図および断面図。 本発明の一態様に係るトランジスタの作製方法を示す上面図および断面図。 本発明の一態様に係るトランジスタの作製方法を示す上面図および断面図。 本発明の一態様に係るトランジスタの作製方法を示す上面図および断面図。 本発明の一態様に係るトランジスタの作製方法を示す上面図および断面図。 本発明の一態様に係るトランジスタの作製方法を示す上面図および断面図。 本発明の一態様に係る記憶装置の回路図。 本発明の一態様に係る半導体装置を示す断面図。 本発明の一態様に係る半導体装置を示す断面図。 本発明の一態様に係る半導体装置を示す回路図および断面図。 本発明の一態様に係るＣＰＵを示すブロック図。 本発明の一態様に係る記憶素子の回路図。 撮像装置を示す平面図。 撮像装置の画素を示す平面図。 撮像装置を示す断面図。 撮像装置を示す断面図。 ＲＦタグの構成例を説明する図。 本発明の一態様に係る、半導体装置を示す回路図、上面図および断面図。 本発明の一態様に係る、半導体装置を示す回路図および断面図。 表示モジュールを説明する図。 リードフレーム型のインターポーザを用いたパッケージの断面構造を表す斜視図。 本発明の一態様に係る電子機器を示す図。 本発明の一態様に係る電子機器を示す図。 本発明の一態様に係る電子機器を示す図。 本発明に係る、ＲＦタグの使用例。 実施例のＸＰＳ分析の図。 実施例のコンタクト抵抗の図。 実施例のコンタクト抵抗の図。 実施例の断面ＳＴＥＭ写真。 実施例の断面ＳＴＥＭ写真。
本発明の実施の形態について、図面を用いて詳細に説明する。ただし、本発明は以下の説明に限定されず、その形態および詳細を様々に変更し得ることは、当業者であれば容易に理解される。また、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、図面を用いて発明の構成を説明するにあたり、同じものを指す符号は異なる図面間でも共通して用いる。なお、同様のものを指す際にはハッチパターンを同じくし、特に符号を付さない場合がある。
なお、図において、大きさ、膜（層）の厚さ、または領域は、明瞭化のために誇張されている場合がある。
なお、本明細書において、例えば、物体の形状を「径」、「粒径」、「大きさ」、「サイズ」、「幅」などで規定する場合、物体が収まる最小の立方体における一辺の長さ、または物体の一断面における円相当径と読み替えてもよい。物体の一断面における円相当径とは、物体の一断面と等しい面積となる正円の直径をいう。
なお、電圧は、ある電位と、基準の電位（例えば接地電位（ＧＮＤ）またはソース電位）との電位差のことを示す場合が多い。よって、電圧を電位と言い換えることが可能である。
なお、第１、第２として付される序数詞は便宜的に用いるものであり、工程順または積層順を示すものではない。そのため、例えば、「第１の」を「第２の」または「第３の」などと適宜置き換えて説明することができる。また、本明細書等に記載されている序数詞と、本発明の一態様を特定するために用いられる序数詞は一致しない場合がある。
なお、半導体の不純物とは、例えば、半導体を構成する主成分以外をいう。例えば、濃度が０．１原子％未満の元素は不純物である。不純物が含まれることにより、例えば、半導体のＤＯＳ（Ｄｅｎｓｉｔｙ ｏｆ Ｓｔａｔｅ）が形成されることや、キャリア移動度が低下することや、結晶性が低下することなどが起こる場合がある。半導体が酸化物半導体である場合、半導体の特性を変化させる不純物としては、例えば、第１族元素、第２族元素、第１４族元素、第１５族元素、主成分以外の遷移金属などがあり、特に、例えば、水素（水にも含まれる）、リチウム、ナトリウム、シリコン、ホウ素、リン、炭素、窒素などがある。酸化物半導体の場合、例えば水素などの不純物の混入によって酸素欠損を形成する場合がある。また、半導体がシリコンである場合、半導体の特性を変化させる不純物としては、例えば、酸素、水素を除く第１族元素、第２族元素、第１３族元素、第１５族元素などがある。
なお、チャネル長とは、例えば、トランジスタの上面図において、半導体（またはトランジスタがオン状態のときに半導体の中で電流の流れる部分）とゲート電極とが互いに重なる領域、またはチャネルが形成される領域における、ソース（ソース領域またはソース電極）とドレイン（ドレイン領域またはドレイン電極）との間の距離をいう。なお、一つのトランジスタにおいて、チャネル長が全ての領域で同じ値をとるとは限らない。即ち、一つのトランジスタのチャネル長は、一つの値に定まらない場合がある。そのため、本明細書では、チャネル長は、チャネルの形成される領域における、いずれか一の値、最大値、最小値または平均値とする。
チャネル幅とは、例えば、半導体（またはトランジスタがオン状態のときに半導体の中で電流の流れる部分）とゲート電極とが互いに重なる領域、またはチャネルが形成される領域における、ソースとドレインとが向かい合っている部分の長さをいう。なお、一つのトランジスタにおいて、チャネル幅がすべての領域で同じ値をとるとは限らない。即ち、一つのトランジスタのチャネル幅は、一つの値に定まらない場合がある。そのため、本明細書では、チャネル幅は、チャネルの形成される領域における、いずれか一の値、最大値、最小値または平均値とする。
なお、トランジスタの構造によっては、実際にチャネルの形成される領域におけるチャネル幅（以下、実効的なチャネル幅と呼ぶ。）と、トランジスタの上面図において示されるチャネル幅（以下、見かけ上のチャネル幅と呼ぶ。）と、が異なる場合がある。例えば、立体的な構造を有するトランジスタでは、実効的なチャネル幅が、トランジスタの上面図において示される見かけ上のチャネル幅よりも大きくなり、その影響が無視できなくなる場合がある。例えば、微細かつ立体的な構造を有するトランジスタでは、半導体の側面に形成されるチャネル形成領域の割合が大きくなる場合がある。その場合は、上面図において示される見かけ上のチャネル幅よりも、実際にチャネルの形成される実効的なチャネル幅の方が大きくなる。
ところで、立体的な構造を有するトランジスタにおいては、実効的なチャネル幅の、実測による見積もりが困難となる場合がある。例えば、設計値から実効的なチャネル幅を見積もるためには、半導体の形状が既知という仮定が必要である。したがって、半導体の形状が正確にわからない場合には、実効的なチャネル幅を正確に測定することは困難である。
そこで、本明細書では、トランジスタの上面図において、半導体とゲート電極とが互いに重なる領域における、ソースとドレインとが向かい合っている部分の長さである見かけ上のチャネル幅を、「囲い込みチャネル幅（ＳＣＷ：Ｓｕｒｒｏｕｎｄｅｄ Ｃｈａｎｎｅｌ Ｗｉｄｔｈ）」と呼ぶ場合がある。また、本明細書では、単にチャネル幅と記載した場合には、囲い込みチャネル幅または見かけ上のチャネル幅を指す場合がある。または、本明細書では、単にチャネル幅と記載した場合には、実効的なチャネル幅を指す場合がある。なお、チャネル長、チャネル幅、実効的なチャネル幅、見かけ上のチャネル幅、囲い込みチャネル幅などは、断面ＴＥＭ像などを取得して、その画像を解析することなどによって、値を決定することができる。
なお、トランジスタの電界効果移動度や、チャネル幅当たりの電流値などを計算して求める場合、囲い込みチャネル幅を用いて計算する場合がある。その場合には、実効的なチャネル幅を用いて計算する場合とは異なる値をとる場合がある。
なお、本明細書において、ＡがＢより迫り出した形状を有すると記載する場合、上面図または断面図において、Ａの少なくとも一端が、Ｂの少なくとも一端よりも外側にある形状を有することを示す場合がある。したがって、ＡがＢより迫り出した形状を有すると記載されている場合、例えば上面図において、Ａの一端が、Ｂの一端よりも外側にある形状を有すると読み替えることができる。
本明細書において、「平行」とは、二つの直線が−１０°以上１０°以下の角度で配置されている状態をいう。したがって、−５°以上５°以下の場合も含まれる。また、「略平行」とは、二つの直線が−３０°以上３０°以下の角度で配置されている状態をいう。また、「垂直」とは、二つの直線が８０°以上１００°以下の角度で配置されている状態をいう。したがって、８５°以上９５°以下の場合も含まれる。また、「略垂直」とは、二つの直線が６０°以上１２０°以下の角度で配置されている状態をいう。
なお、本明細書において、結晶が三方晶または菱面体晶である場合、六方晶系として表す。
（実施の形態１）
本実施の形態では本発明の一態様に係る電極の構成と作製方法について説明する。
図１は、本発明の一態様に係る電極の断面図である。電極は、基板１００上の絶縁層１０５と、絶縁層１０５上の導電層１１０と、導電層１１０上の絶縁層１２０と、絶縁層１２０が開口部を有していて、開口部内に導電層１６０が配置されている。
ここからは、本発明の一態様に係る図１の電極の作製方法について図２から図５を用いて説明する。
まず、基板１００上に絶縁層１０５を成膜する。
絶縁層１０５の成膜は、スパッタリング法、化学気相成長（ＣＶＤ：Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法、分子線エピタキシー（ＭＢＥ：Ｍｏｌｅｃｕｌａｒ Ｂｅａｍ Ｅｐｉｔａｘｙ）法パルスレーザ堆積（ＰＬＤ：Ｐｕｌｓｅｄ Ｌａｓｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法、または原子層堆積（ＡＬＤ：Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法などを用いて行うことができる。
なお、ＣＶＤ法は、プラズマを利用するプラズマＣＶＤ（ＰＥＣＶＤ：Ｐｌａｓｍａ Ｅｎｈａｎｃｅｄ ＣＶＤ）法、熱を利用する熱ＣＶＤ（ＴＣＶＤ：Ｔｈｅｒｍａｌ ＣＶＤ）法、光を利用する光ＣＶＤ（Ｐｈｏｔｏ ＣＶＤ）法などに分類できる。さらに用いる原料ガスによって金属ＣＶＤ（ＭＣＶＤ：Ｍｅｔａｌ ＣＶＤ）法、有機金属ＣＶＤ（ＭＯＣＶＤ：Ｍｅｔａｌ Ｏｒｇａｎｉｃ ＣＶＤ）法に分けることができる。
プラズマＣＶＤ法は、比較的低温で高品質の膜が得られる。また、熱ＣＶＤ法は、プラズマを用いないため、被処理物へのプラズマダメージを小さくすることが可能な成膜方法である。例えば、半導体装置に含まれる配線、電極、素子（トランジスタ、容量素子など）などは、プラズマから電荷を受け取ることでチャージアップする場合がある。このとき、蓄積した電荷によって、半導体装置に含まれる配線、電極、素子などが破壊される場合がある。一方、プラズマを用いない熱ＣＶＤ法の場合、こういったプラズマダメージが生じないため、半導体装置の歩留まりを高くすることができる。また、熱ＣＶＤ法では、成膜中のプラズマダメージが生じないため、欠陥の少ない膜が得られる。
また、ＡＬＤ法も、被処理物へのプラズマダメージを小さくすることが可能な成膜方法である。また、ＡＬＤ法も、成膜中のプラズマダメージが生じないため、欠陥の少ない膜が得られる。
ＣＶＤ法およびＡＬＤ法は、ターゲットなどから放出される粒子が堆積する成膜方法とは異なり、被処理物の表面における反応により膜が形成される成膜方法である。したがって、被処理物の形状の影響を受けにくく、良好な段差被覆性を有する成膜方法である。特に、ＡＬＤ法は、優れた段差被覆性と、優れた厚さの均一性を有するため、アスペクト比の高い開口部の表面を被覆する場合などに好適である。ただし、ＡＬＤ法は、比較的成膜速度が遅いため、成膜速度の速いＣＶＤ法などの他の成膜方法と組み合わせて用いることが好ましい場合もある。
ＣＶＤ法およびＡＬＤ法は、原料ガスの流量比によって、得られる膜の組成を制御することができる。例えば、ＣＶＤ法およびＡＬＤ法では、原料ガスの流量比によって、任意の組成の膜を成膜することができる。また、例えば、ＣＶＤ法およびＡＬＤ法では、成膜しながら原料ガスの流量比を変化させることによって、組成が連続的に変化した膜を成膜することができる。原料ガスの流量比を変化させながら成膜する場合、複数の成膜室を用いて成膜する場合と比べて、搬送や圧力調整に掛かる時間の分、成膜に掛かる時間を短くすることができる。したがって、半導体装置の生産性を高めることができる場合がある。
絶縁層１０５としては、酸化アルミニウム、酸化マグネシウム、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウムまたは酸化タンタルなどの金属酸化物、酸化シリコン、酸化窒化シリコン、窒化酸化シリコンまたは窒化シリコンなどを用いればよい。また、絶縁層１０５は上記から二以上の絶縁体を適宜成膜して多層膜としてもよい。
次に、絶縁層１０５上に導電層１１０を成膜する。導電層は、窒化タンタル、窒化タングステン、窒化チタンなどを用いることができる。またはタンタル、タングステン、チタン、モリブデン、アルミニウム、銅、モリブデンタングステン合金との積層膜とすることができる。導電層の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法またはＰＬＤ法、ＡＬＤ法などを用いて行うことができる。尚、導電層１１０はリソグラフィー法を使用して配線層を形成してもよい。
次に、導電層１１０上に、絶縁層１２０を成膜する。絶縁層１２０の成膜は、絶縁層１０５と同様の方法で成膜することができる。また、絶縁層１２０としては、酸化アルミニウム、酸化マグネシウム、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウムまたは酸化タンタルなどの金属酸化物、酸化シリコン、酸化窒化シリコン、窒化酸化シリコンまたは窒化シリコンなどを用いればよい。また、絶縁層１２０は上記から二以上の絶縁体を適宜選択して成膜して多層膜としてもよい（図２（Ａ）参照。）。
次に、絶縁層１２０上にマスク層１５０を配する。マスク層１５０は、レジストを使用してもよい。または、絶縁層１２０上に導電体を成膜し該導電体上にレジストを配してもよい。または、絶縁層１２０上に絶縁体を成膜し該絶縁体上にレジストを配してもよい。または、絶縁層１２０上に導電体を成膜し、該導電体上に絶縁体を成膜し、該絶縁体上にレジストを配してもよい。または、絶縁層１２０上に絶縁体を成膜し、該絶縁体上に導電体を成膜し、該導電体上にレジストを配してもよい。このようにマスク層１５０は、導電体および絶縁体を適宜選択し多層膜とし、該多層膜上にレジストを配してもよい。尚、レジストの下には有機塗布膜を配してもよい。レジストの下に有機塗布膜を配することで、レジストとレジストの下層との密着性を向上することができる場合がある（図２（Ｂ）参照。）。
次にマスク層１５０をリソグラフィー法によって加工し、エッチングマスク層１５５を形成する（図３（Ａ）参照。）。
なお、リソグラフィー法では、まず、フォトマスクを介してレジストを露光する。次に、露光された領域を、現像液を用いて除去または残存させてレジストマスクを形成する。次に、当該レジストマスクを介してエッチング処理することで導電体、半導体または絶縁体などを所望の形状に加工することができる。例えば、ＫｒＦエキシマレーザ光、ＡｒＦエキシマレーザ光、ＥＵＶ（Ｅｘｔｒｅｍｅ Ｕｌｔｒａｖｉｏｌｅｔ）光などを用いて、レジストを露光することでレジストマスクを形成すればよい。また、基板と投影レンズとの間に液体（例えば水）を満たして露光する、液浸技術を用いてもよい。また、前述した光に代えて、電子ビームやイオンビームを用いてもよい。なお、電子ビームやイオンビームを用いる場合には、フォトマスクは不要となる。なお、レジストマスクの除去には、アッシングなどのドライエッチング処理を行う、またはウエットエッチング処理を行う、またはドライエッチング処理後にウエットエッチング処理を行う、またはウエットエッチング処理後にドライエッチング処理を行うことができる。
ドライエッチング装置としては、平行平板型電極を有する容量結合型プラズマ（ＣＣＰ：Ｃａｐａｃｉｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ）エッチング装置を用いることができる。平行平板型電極を有する容量結合型プラズマエッチング装置は、平行平板型電極の一方の電極に高周波電源を印加する構成でもよい。または平行平板型電極の一方の電極に複数の異なる高周波電源を印加する構成でもよい。または平行平板型電極それぞれに同じ周波数の高周波電源を印加する構成でもよい。または平行平板型電極それぞれに周波数の異なる高周波電源を印加する構成でもよい。または高密度プラズマ源を有するドライエッチング装置を用いることができる。高密度プラズマ源を有するドライエッチング装置は、例えば、誘導結合型プラズマ（ＩＣＰ：Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ）エッチング装置などを用いることができる。
次にエッチングマスク層１５５をマスクとして、ドライエッチング法を用いて絶縁層１２０に導電層１１０に達する開口部を形成する。ドライエッチングに用いるガスは、例えば、Ｃ４Ｆ６ガス、Ｃ４Ｆ８ガス、ＣＦ４ガス、ＳＦ６ガスまたはＣＨＦ３ガスなどを単独または２以上のガスを混合して用いることができる。または、上記ガスに酸素ガス、ヘリウムガス、アルゴンガスまたは水素ガスなどから適宜１以上を選択して添加することができる。例えば、ドライエッチング装置としては、上述のドライエッチング装置を使用することができるが、平行平板型電極それぞれに周波数の異なる高周波電源を接続する構成のドライエッチング装置の使用が好ましい。
絶縁層１２０が２以上の絶縁体からなる多層膜の場合、各絶縁体に対して最適なガスを適宜選択すればよい。絶縁層１２０が、酸化ハフニウムを有する場合、酸化ハフニウムのドライエッチングに用いるガスは、Ｃ４Ｆ８ガス、アルゴンガスおよび水素ガスを混合して用いるとよい。
ドライエッチング法にて開口部を形成する際に、開口部の側面に沿っておよび開口部の底面に生成物１３０が付着することがある。これはドライエッチングに用いるガスおよびエッチングマスク層１５５および被エッチング物である絶縁層１２０が、プラズマ中で反応することによって開口部の側面に生成物１３０が付着する。一方、開口部の底面は、プラズマ中のエッチング種と絶縁層１２０とのエッチング反応の進行速度が生成物１３０の付着速度より大きい。そのため絶縁層１２０のエッチング中においては、生成物１３０の付着は殆どない。しかし、開口部の底部が導電層１１０に達すると、エッチング種と導電層１１０とのエッチング反応の進行速度が生成物の付着速度より小さくなるために開口部の底部の導電層１１０上に生成物１３０が付着することがある（図３（Ｂ）参照。）。
次に、酸素ガスを用いたプラズマ処理を行い、生成物１３０を除去する。酸素ガスを用いたプラズマ処理は、上述のドライエッチング装置を用いることができる。酸素ガスを用いたプラズマ処理は絶縁層１２０に開口部を形成した後に連続して行う。連続処理を行うことで生産性の向上が可能となり好ましい。または、ゴミの付着および大気成分からの汚染が防止できて好ましい。
酸素プラズマ処理を行うと絶縁層１２０の開口部の底部における導電層１１０の上面が酸化される。導電層１１０が金属を含む導電層であれば、金属酸化物１１５が生成されることがある。金属酸化物１１５は、絶縁体または抵抗体となることがあるので、後に形成する導電層１６０と導電層１１０との良好な電気的接続のためには金属酸化物１１５を除去することが好ましい（図４（Ａ）参照。）。
金属酸化物１１５を除去する方法としては、液体を用いた除去方法がある。液体を用いた洗浄処理によって金属酸化物を除去することができればプラズマダメージなどがないので好適である。
ここでは、本発明の一態様である液体を用いて金属酸化物を除去する洗浄処理方法について説明する。
洗浄に使用する液体としては、純水、純水にＣＯ２を混入して電気抵抗を低減させた液体（炭酸水）または希釈フッ化水素酸など用いることができる。ここでは、純水または炭酸水を用いた洗浄を行う。
洗浄装置は、バッチ式洗浄装置を用いる。バッチ式洗浄装置は、１以上の基板を格納することができる基板カセット使用し、該基板カセットを洗浄槽に挿入して洗浄することができる。
洗浄ステップは、洗浄槽内の純水または炭酸水を窒素ガスによるバブリングをしながら洗浄槽から溢れるように純水または炭酸水を供給する第１のステップと、洗浄槽内にシャワー状の純水または炭酸水を供給しながら洗浄槽内の純水または炭酸水を排出する第２のステップと、洗浄槽内に純水または炭酸水を急速に供給する第３のステップと、洗浄槽内の純水または炭酸水を窒素ガスによるバブリングをしながら洗浄槽から溢れるように純水または炭酸水を供給する第４のステップと、を有する。
第１のステップ、第２のステップ、第３のステップおよび第４のステップを１サイクルとする洗浄であり、この洗浄方法をＱＤＲ（Ｑｕｉｃｋ Ｄｕｍｐ Ｒｉｎｓｉｎｇ）洗浄と呼ぶことがある。
上記ＱＤＲ洗浄を行い、金属酸化物１１５を除去する（図４（Ｂ）参照。）。ＱＤＲ洗浄は３サイクル以上、好ましくは５サイクル以上行うことが好ましい。
次に、導電層１４０を成膜する。導電層１４０の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法またはＰＬＤ法、ＡＬＤ法などを用いて行うことができる。導電層１４０は、絶縁層１２０に形成される開口部を埋めるように成膜する。したがって、ＣＶＤ法（特にＭＣＶＤ法）を用いることが好ましい。また、絶縁層１２０とＭＣＶＤ法で成膜する導電体との密着性を高めるために、ＡＬＤ法などによって成膜した導電体と、ＣＶＤ法で成膜した導電体との多層膜にすると好ましい場合がある。例えば、窒化チタンと、タングステンとがこの順に成膜された多層膜などを用いればよい（図５（Ａ）参照。）。
次に、導電層１４０を絶縁層１２０の上面に達するまで化学的機械研磨（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ：ＣＭＰ）処理を行う。これにより、絶縁層１２０の開口部には導電層１６０が埋め込まれる。以上により、図１に示す電極が作製できる（図５（Ｂ）参照。）。
（実施の形態２）
＜トランジスタ構造１＞
以下では、本発明の一態様に係る半導体装置が有するトランジスタの構造について説明する。
図６（Ａ）、（Ｂ）および（Ｃ）は、本発明の一態様に係る半導体装置の上面図および断面図である。図６（Ａ）は上面図である。図６（Ｂ）は、図６（Ａ）に示す一点鎖線Ａ１−Ａ２に対応する断面図である。図６（Ｃ）は、図６（Ａ）に示す一点鎖線Ａ３−Ａ４に対応する断面図である。なお、図６（Ａ）の上面図では、図の明瞭化のために一部の要素を省いて図示している。
図６（Ｂ）および（Ｃ）において、本トランジスタは、基板４００上の絶縁体４０１と、絶縁体４０１上の絶縁体３０１と、絶縁体３０１が開口部を有していて、開口部内に導電体３１０ａおよび導電体３１０ｂが配置され、絶縁体３０１上および導電体３１０ａおよび導電体３１０ｂ上の絶縁体３０２と、絶縁体３０２上の電子捕獲層３０３と、電子捕獲層３０３上の絶縁体４０２と、絶縁体４０２上の絶縁体４０６ａと、絶縁体４０６ａ上の半導体４０６ｂと、半導体４０６ｂの上面と接する領域を有する導電体４１６ａ１および導電体４１６ａ２と、絶縁体４０２上、絶縁体４０６ａの側面、半導体４０６ｂの側面、半導体４０６ｂの上面、導電体４１６ａ１の側面、導電体４１６ａ１の上面、導電体４１６ａ２の側面および導電体４１６ａ２の上面と接する領域を有する絶縁体４０６ｃと、絶縁体４０６ｃ上の絶縁体４１２と、半導体４０６ｂと絶縁体４１２を介して互いに重なる領域を有する導電体４０４と、絶縁体４１２上および導電体４０４上の絶縁体４０８と、絶縁体４０８上の絶縁体４１０と、絶縁体４１０、絶縁体４０８、絶縁体４１２、絶縁体４０６ｃ、絶縁体４０２、電子捕獲層３０３および絶縁体３０２を通り導電体３１０ｂに達する第１の開口部と、絶縁体４１０、絶縁体４０８、絶縁体４１２および絶縁体４０６ｃを通り導電体４１６ａ１に達する第２の開口部と、絶縁体４１０、絶縁体４０８、絶縁体４１２および絶縁体４０６ｃを通り導電体４１６ａ２に達する第３の開口部と、絶縁体４１０および絶縁体４０８を通り導電体４０４に達する第４の開口部と第１の開口部、第２の開口部、第３の開口部、第４の開口部に埋め込まれた導電体４３３、導電体４３１、導電体４２９、および導電体４３７と、絶縁体４１０上の導電体４３３と接する領域を有する導電体４３４と、絶縁体４１０上の導電体４３１と接する領域を有する導電体４３２と、絶縁体４１０上の導電体４２９と接する領域を有する導電体４３０と、絶縁体４１０上の導電体４３７と接する領域を有する導電体４３８と、を有する。
開口部の断面形状について、図１０（Ａ）、（Ｂ）および（Ｃ）を用いて説明する。図１０（Ａ）、（Ｂ）および（Ｃ）は、図６に示すトランジスタの開口部を切り取り、拡大した断面図である。図１０（Ａ）は第１の開口部の拡大図を示し、図１０（Ｂ）は第２の開口部の拡大図を示し、図１０（Ｃ）は第４の開口部の拡大図を示す。尚、絶縁体４１０の膜厚方向は便宜上、薄く表示して記載している。
図６（Ｂ）および（Ｃ）に示す開口部の断面の形状は直線となっているが、図１０（Ａ）、（Ｂ）および（Ｃ）に示すように開口部は、開口径がその上下、その上またはその下に位置する層よりも広がった部分、狭まった部分またはくびれた部分を有する形状でもよい。図１０（Ａ）に示す第１の開口部は、絶縁体４１０、絶縁体４１２、絶縁体４０２および絶縁体３０２の開口径がその上下、その上またはその下に位置する層よりも広がっている。言い換えると、絶縁体４０８、絶縁体４０６ｃおよび電子捕獲層３０３の開口径がその上下に位置する層よりも狭まっている。または絶縁体４０８、絶縁体４０６ｃおよび電子捕獲層３０３の開口がくびれている。図１０（Ｂ）に示す第２の開口部では、絶縁体４１０および絶縁体４１２の開口径がその上下、またはその下に位置する層よりも広がっている。言い換えると、絶縁体４０８および絶縁体４０６ｃの開口径がその上下またはその上に位置する層よりも狭まっている。または絶縁体４０８および絶縁体４０６ｃの開口がくびれている。図１０（Ｃ）に示す第４の開口部では、絶縁体４１０の開口径がその下に位置する層よりも広がっている。言い換えると、絶縁体４０８の開口径がその上に位置する層よりも狭まっている。または絶縁体４０８の開口がくびれている。これは、絶縁体４０８、絶縁体４０６ａおよび電子捕獲層３０３のエッチングレートと比較して、絶縁体４１０、絶縁体４１２、絶縁体４０２および絶縁体３０２のエッチングレートが大きい場合にこのような形状となる事がある。
また、図１０（Ｂ）開口部の底部において、導電体４１６ａ１の上面の一部が凹んでいるが、これは、第１の開口部の形成する時間と第２の開口部の形成する時間がそれぞれ異なることで第２の開口部を形成してから、第１の開口部の形成までの時間、導電体４１６ａ１がオーバーエッチングされて、導電体４１６ａ１の一部がエッチングされる為である。同様に、図１０（Ｃ）開口部の底部において、導電体４０４の上面の一部が凹んでいるが、これは第１の開口部の形成する時間と第４の開口部の形成する時間がそれぞれ異なることで第４の開口部を形成してから、第１の開口部の形成までの時間、導電体４０４がオーバーエッチングされて、導電体４０４の一部がエッチングされる為である。尚、図１０（Ａ）、（Ｂ）および（Ｃ）では開口部の開口径がその上下に位置する層よりも広がっている部分や導電膜の凹部の一例を示しているが、広がっている部分や導電膜の凹部などの大きさはこれに限らない。
なお、半導体４０６ｂは、半導体４０６ｂの上面と導電体４１６ａ１および導電体４１６ａ２と接する領域４０７を有する。
本トランジスタにおいて、導電体４０４は第１のゲート電極としての機能を有する。また、導電体４０４は、酸素を透過しにくい機能を有する導電体と積層構造とすることができる。例えば酸素を透過しにくい導電体を下層に成膜することで導電体４０４の酸化による電気抵抗値の増加を防ぐことができる。絶縁体４１２はゲート絶縁体としての機能を有する。
また、導電体４１６ａ１および導電体４１６ａ２は、ソース電極またはドレイン電極としての機能を有する。また、導電体４１６ａ１および導電体４１６ａ２は、酸素を透過しにくい機能を有する導電体と積層構造とすることができる。例えば酸素を透過しにくい導電体を上層に成膜することで導電体４１６ａ１および導電体４１６ａ２の酸化による電気抵抗値の増加を防ぐことができる。なお、導電体の電気抵抗値の測定は、２端子法などを用いて測定することができる。
導電体４０４に印加する電位によって、半導体４０６ｂの抵抗を制御することができる。即ち、導電体４０４に印加する電位によって、導電体４１６ａ１と導電体４１６ａ２との間の導通・非導通を制御することができる。
図６（Ｂ）および（Ｃ）に示すように、半導体４０６ｂの上面は、導電体４１６ａ１および導電体４１６ａ２と接する。また、第１のゲート電極としての機能を有する導電体４０４の電界によって、絶縁体４０６ａおよび半導体４０６ｂを電気的に取り囲むことができる。ゲート電極の電界によって、半導体を電気的に取り囲むトランジスタの構造を、ｓｕｒｒｏｕｎｄｅｄ ｃｈａｎｎｅｌ（ｓ−ｃｈａｎｎｅｌ）構造とよぶ。そのため、半導体４０６ｂの全体にチャネルが形成される場合がある。ｓ−ｃｈａｎｎｅｌ構造では、トランジスタのソース−ドレイン間に大電流を流すことができ、導通時の電流（オン電流）を大きくすることができる。また、絶縁体４０６ａおよび半導体４０６ｂが、導電体４０４の電界によって取り囲まれていることから、非導通時の電流（オフ電流）を小さくすることができる。
また、導電体３１０ａは、第２のゲート電極としての機能を有する。また、導電体３１０ａは酸素を透過しにくい機能を有する導電膜を含む多層膜とすることもできる。酸素を透過しにくい機能を有する導電膜を含む多層膜とすることで導電体３１０ａの酸化による導電率の低下を防ぐことができる。絶縁体３０２、電子捕獲層３０３および絶縁体４０２は第２のゲート絶縁膜としての機能を有する。導電体３１０ａへ印加する電位によって、本トランジスタのしきい値電圧を制御することができる。また、導電体３１０ａに印加する電位により、電子捕獲層３０３へ電子を注入させ本トランジスタのしきい値電圧を制御することができる。さらに第１のゲート電極と第２のゲート電極を電気的に接続することで、導通時の電流（オン電流）を大きくすることができる。なお、第１のゲート電極の機能と、第２のゲート電極の機能と、が入れ替わっても構わない。
図１１（Ａ）に第１のゲート電極と第２のゲート電極を電気的に接続した一例を示す。絶縁体４１０を通って導電体４０４に達する開口部には、導電体４４０が埋め込まれており、導電体４４０の上面と絶縁体４１０上に形成した導電体４４４とは、電気的に接続されている。一方、絶縁体４１０、絶縁体４０８、絶縁体４１２、絶縁体４０６ｃ、絶縁体４０２、電子捕獲層３０３および絶縁体３０２を通って導電体３１０ｃに達する開口部には、導電体４４２が埋め込まれており、導電体４４２の上面と導電体４４４とは、電気的に接続されている。つまり、第１のゲート電極としての機能を有する導電体４０４は、導電体４４０、導電体４４４および導電体４４２を通して、第２のゲート電極としての機能を有する導電体３１０ｃと、電気的に接続される。
なお、トランジスタを、水素などの不純物および酸素をブロックする機能を有する絶縁体で囲うことによって、トランジスタの電気特性を安定にすることができる。例えば絶縁体４０８として、水素などの不純物および酸素をブロックする機能を有する絶縁体を用いればよい。
水素などの不純物および酸素をブロックする機能を有する絶縁体としては、例えば、ホウ素、炭素、窒素、酸素、フッ素、マグネシウム、アルミニウム、シリコン、リン、塩素、アルゴン、ガリウム、ゲルマニウム、イットリウム、ジルコニウム、ランタン、ネオジム、ハフニウムまたはタンタルを含む絶縁体を、単層で、または積層で用いればよい。
また、例えば、絶縁体４０８としては、酸化アルミニウム、酸化マグネシウム、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウムまたは酸化タンタルなどの金属酸化物、窒化酸化シリコンまたは窒化シリコンなどを用いればよい。なお、絶縁体４０８は、酸化アルミニウムを有することが好ましい。例えば、絶縁体４０８は酸素を有するプラズマを用いて成膜すると絶縁体４０８の下地層となる絶縁体４１２へ酸素を添加することができる。添加された酸素は絶縁体４１２中で過剰酸素となる。絶縁体４０８が酸化アルミニウムを有することで、半導体４０６ｂに水素などの不純物が混入することを抑制することができる。また、例えば、絶縁体４０８が酸化アルミニウムを有することで、上述の絶縁体４１２へ添加した過剰酸素の外方拡散を低減することができる。
絶縁体４０１としては、酸化アルミニウム、酸化マグネシウム、窒化酸化シリコン、窒化シリコン、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウムまたは酸化タンタルを用いればよい。なお、絶縁体４０１は、酸化アルミニウムまたは窒化シリコンを有することが好ましい。例えば、絶縁体４０１が酸化アルミニウムまたは窒化シリコンを有することで、半導体４０６ｂに水素などの不純物が混入することを抑制することができる。また、例えば、絶縁体４０１が酸化アルミニウムまたは窒化シリコンを有することで、酸素の外方拡散を低減することができる。
絶縁体３０１としては、例えば、ホウ素、炭素、窒素、酸素、フッ素、マグネシウム、アルミニウム、シリコン、リン、塩素、アルゴン、ガリウム、ゲルマニウム、イットリウム、ジルコニウム、ランタン、ネオジム、ハフニウムまたはタンタルを含む絶縁体を、単層で、または積層で用いればよい。例えば、絶縁体３０１としては、酸化シリコンまたは酸化窒化シリコンを有することが好ましい。
電子捕獲層３０３としては、例えば、ホウ素、炭素、窒素、酸素、フッ素、マグネシウム、アルミニウム、シリコン、リン、塩素、アルゴン、ガリウム、ゲルマニウム、イットリウム、ジルコニウム、ランタン、ネオジム、ハフニウムまたはタンタルを含む絶縁体または金属酸化膜を、単層で、または積層で用いればよい。例えば、電子捕獲層３０３としては、窒化シリコン、酸化ハフニウムまたは酸化アルミニウムを有することが好ましい。
絶縁体３０２および絶縁体４０２としては、例えば、ホウ素、炭素、窒素、酸素、フッ素、マグネシウム、アルミニウム、シリコン、リン、塩素、アルゴン、ガリウム、ゲルマニウム、イットリウム、ジルコニウム、ランタン、ネオジム、ハフニウムまたはタンタルを含む絶縁体を、単層で、または積層で用いればよい。例えば、絶縁体４０２としては、酸化シリコンまたは酸化窒化シリコンを有することが好ましい。
なお、絶縁体４１０は、比誘電率の低い絶縁体を有することが好ましい。例えば、絶縁体４１０は、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、フッ素を添加した酸化シリコン、炭素を添加した酸化シリコン、炭素および窒素を添加した酸化シリコン、空孔を有する酸化シリコンまたは樹脂などを有することが好ましい。または、絶縁体４１０は、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、フッ素を添加した酸化シリコン、炭素を添加した酸化シリコン、炭素および窒素を添加した酸化シリコンまたは空孔を有する酸化シリコンと、樹脂と、の積層構造を有することが好ましい。酸化シリコンおよび酸化窒化シリコンは、熱的に安定であるため、樹脂と組み合わせることで、熱的に安定かつ比誘電率の低い積層構造とすることができる。樹脂としては、例えば、ポリエステル、ポリオレフィン、ポリアミド（ナイロン、アラミドなど）、ポリイミド、ポリカーボネートまたはアクリルなどがある。
絶縁体４１２としては、例えば、ホウ素、炭素、窒素、酸素、フッ素、マグネシウム、アルミニウム、シリコン、リン、塩素、アルゴン、ガリウム、ゲルマニウム、イットリウム、ジルコニウム、ランタン、ネオジム、ハフニウムまたはタンタルを含む絶縁体を、単層で、または積層で用いればよい。例えば、絶縁体４１２としては、酸化シリコンまたは酸化窒化シリコンを有することが好ましい。
なお、絶縁体４１２は、比誘電率の高い絶縁体を有することが好ましい。例えば、絶縁体４１２は、酸化ガリウム、酸化ハフニウム、アルミニウムおよびハフニウムを有する酸化物、アルミニウムおよびハフニウムを有する酸化窒化物、シリコンおよびハフニウムを有する酸化物、またはシリコンおよびハフニウムを有する酸化窒化物などを有することが好ましい。または、絶縁体４１２は、酸化シリコンまたは酸化窒化シリコンと、比誘電率の高い絶縁体と、の積層構造を有することが好ましい。酸化シリコンおよび酸化窒化シリコンは、熱的に安定であるため、比誘電率の高い絶縁体と組み合わせることで、熱的に安定かつ比誘電率の高い積層構造とすることができる。例えば、酸化アルミニウム、酸化ガリウムまたは酸化ハフニウムを絶縁体４０６ｃ側に有することで、酸化シリコンまたは酸化窒化シリコンに含まれるシリコンが、半導体４０６ｂに混入することを抑制することができる。また、例えば、酸化シリコンまたは酸化窒化シリコンを絶縁体４０６ｃ側に有することで、酸化アルミニウム、酸化ガリウムまたは酸化ハフニウムと、酸化シリコンまたは酸化窒化シリコンと、の界面にトラップセンターが形成される場合がある。該トラップセンターは、電子を捕獲することでトランジスタのしきい値電圧をプラス方向に変動させることができる場合がある。
導電体４１６ａ１および導電体４１６ａ２としては、例えば、ホウ素、窒素、酸素、フッ素、シリコン、リン、アルミニウム、チタン、クロム、マンガン、コバルト、ニッケル、銅、亜鉛、ガリウム、イットリウム、ジルコニウム、モリブデン、ルテニウム、プラチナ、銀、インジウム、スズ、タンタルおよびタングステンを一種以上含む導電体を、単層で、または積層で用いればよい。例えば、合金膜や化合物膜であってもよく、アルミニウムを含む導電体、銅およびチタンを含む導電体、銅およびマンガンを含む導電体、インジウム、スズおよび酸素を含む導電体、またはチタンおよび窒素を含む導電体などを用いてもよい。
導電体３１０ａ、導電体３１０ｂ、導電体３１０ｃ、導電体４０４、導電体４２９、導電体４３０、導電体４３１、導電体４３２、導電体４３３、導電体４３４、導電体４３７、導電体４３８、導電体４４０、導電体４４２、および導電体４４４としては、例えば、ホウ素、窒素、酸素、フッ素、シリコン、リン、アルミニウム、チタン、クロム、マンガン、コバルト、ニッケル、銅、亜鉛、ガリウム、イットリウム、ジルコニウム、モリブデン、ルテニウム、銀、インジウム、スズ、タンタルおよびタングステンを一種以上含む導電体を、単層で、または積層で用いればよい。例えば、合金膜や化合物膜であってもよく、アルミニウムを含む導電体、銅およびチタンを含む導電体、銅およびマンガンを含む導電体、インジウム、スズおよび酸素を含む導電体、またはチタンおよび窒素を含む導電体などを用いてもよい。
半導体４０６ｂとしては、酸化物半導体を用いることが好ましい。ただし、シリコン（歪シリコン含む）、ゲルマニウム、シリコンゲルマニウム、炭化シリコン、ガリウムヒ素、アルミニウムガリウムヒ素、インジウムリン、窒化ガリウムまたは有機半導体などを用いても構わない場合がある。
絶縁体４０６ａおよび絶縁体４０６ｃとしては、半導体４０６ｂを構成する酸素以外の元素一種以上、または二種以上から構成される酸化物を用いることが望ましい。ただし、シリコン（歪シリコン含む）、ゲルマニウム、シリコンゲルマニウム、炭化シリコン、ガリウムヒ素、アルミニウムガリウムヒ素、インジウムリン、窒化ガリウムまたは有機半導体などを用いても構わない場合がある。
＜トランジスタ構造２＞
ここでは、図６と異なる構成のトランジスタについて、図７を用いて説明する。図７（Ａ）、（Ｂ）および（Ｃ）は、本発明の一態様に係る半導体装置の上面図および断面図である。図７（Ａ）は上面図である。図７（Ｂ）は、図７（Ａ）に示す一点鎖線Ａ１−Ａ２に対応する断面図である。図７（Ｃ）は、図７（Ａ）に示す一点鎖線Ａ３−Ａ４に対応する断面図である。なお、図７（Ａ）の上面図では、図の明瞭化のために一部の要素を省いて図示している。
図７（Ａ）、（Ｂ）および（Ｃ）に示すように、第１のゲート電極としての機能を有する導電体４０４とソース電極としての機能を有する導電体４１６ａ１またはドレイン電極としての機能を有する４１６ａ２とが、互いに重なり合う領域を有さないところが、図６に示すトランジスタの構成と異なるところである。
第１のゲート電極としての機能を有する導電体４０４と、ソース電極としての機能を有する導電体４１６ａ１またはドレイン電極としての機能を有する４１６ａ２とが、互いに重なり合う領域を有さないことで、ゲート電極としての機能を有する導電体４０４と、ソース電極としての機能を有する導電体４１６ａ１またはドレイン電極としての機能を有する４１６ａ２の両電極間の寄生容量を有さないので、トランジスタの高速動作に好ましい。また、ゲート電極としての機能を有する導電体４０４と、ソース電極としての機能を有する導電体４１６ａ１またはドレイン電極としての機能を有する４１６ａ２の両電極間の電流のリークを防ぐことができる。その他の構成は上述を参酌する。
＜トランジスタ構造３＞
ここでは、図７と異なる構成のトランジスタについて、図８を用いて説明する。図８（Ａ）、（Ｂ）および（Ｃ）は、本発明の一態様に係る半導体装置の上面図および断面図である。図８（Ａ）は上面図である。図８（Ｂ）は、図８（Ａ）に示す一点鎖線Ａ１−Ａ２に対応する断面図である。図８（Ｃ）は、図８（Ａ）に示す一点鎖線Ａ３−Ａ４に対応する断面図である。なお、図８（Ａ）の上面図では、図の明瞭化のために一部の要素を省いて図示している。
図８（Ａ）、（Ｂ）、（Ｃ）に示すように、ソース電極としての機能を有する導電体４１６ａ１およびドレイン電極としての機能を有する導電体４１６ａ２を有さず、ソース領域としての機能を有する領域４０７ａ１およびドレイン領域としての機能を有する領域４０７ａ２を有し、絶縁体４１０、絶縁体４０８、絶縁体４１２、領域４０７ａ１および半導体４０６ｂを通り絶縁体４０６ａに達する開口部と、絶縁体４１０、絶縁体４０８、絶縁体４１２、領域４０７ａ２および半導体４０６ｂを通り絶縁体４０６ａに達する開口部を有するところが図７に示すトランジスタの構成と異なるところである。その他の構成は上述を参酌する。
＜トランジスタ構造４＞
ここでは、図６と異なる構成のトランジスタについて、図９を用いて説明する。図９（Ａ）、（Ｂ）および（Ｃ）は、本発明の一態様に係る半導体装置の上面図および断面図である。図９（Ａ）は上面図である。図９（Ｂ）は、図９（Ａ）に示す一点鎖線Ａ１−Ａ２に対応する断面図である。図９（Ｃ）は、図９（Ａ）に示す一点鎖線Ａ３−Ａ４に対応する断面図である。なお、図９（Ａ）の上面図では、図の明瞭化のために一部の要素を省いて図示している。
図９（Ｂ）および（Ｃ）において、本トランジスタは、基板４００上の絶縁体４０１と、絶縁体４０１上の絶縁体３０１と、絶縁体３０１が開口部を有していて、開口部内に導電体３１０ａおよび導電体３１０ｂが配置され、絶縁体３０１上および導電体３１０ａおよび導電体３１０ｂ上の絶縁体３０２と、絶縁体３０２上の電子捕獲層３０３と、電子捕獲層３０３上の絶縁体４０２と、絶縁体４０２上の絶縁体４０６ａと、絶縁体４０６ａ上の半導体４０６ｂと、半導体４０６ｂの上面と接する領域を有する導電体４１６ａ１および導電体４１６ａ２と、導電体４１６ａ１の上面および導電体４１６ａ２の上面と接する絶縁体４１０と、半導体４０６ｂの上面と接する絶縁体４０６ｃと、絶縁体４０６ｃ上の絶縁体４１２と、絶縁体４１２および絶縁体４０６ｃを介して半導体４０６ｂ上に配置する導電体４０４と、絶縁体４１０上、絶縁体４０６ｃ上、絶縁体４１２上および導電体４０４上の絶縁体４１８と、絶縁体４１８上の絶縁体４０８と、絶縁体４０８上の絶縁体４２８と、絶縁体４２８、絶縁体４０８、絶縁体４１８、絶縁体４１０、絶縁体４０２、電子捕獲層３０３および絶縁体３０２を通り導電体３１０ｂに達する第１の開口部と、絶縁体４２８、絶縁体４０８、絶縁体４１８および絶縁体４１０を通り導電体４１６ａ１に達する第２の開口部と、絶縁体４２８、絶縁体４０８、絶縁体４１８および絶縁体４１０を通り導電体４１６ａ２に達する第３の開口部と、絶縁体４２８、絶縁体４０８および絶縁体４１８を通り導電体４０４に達する第４の開口部と、第１の開口部、第２の開口部、第３の開口部、第４の開口部に埋め込まれた導電体４３３、導電体４３１、導電体４２９、および導電体４３７と、絶縁体４２８上の導電体４３３と接する領域を有する導電体４３４と、絶縁体４２８上の導電体４３１と接する領域を有する導電体４３２と、絶縁体４２８上の導電体４２９と接する領域を有する導電体４３０と、絶縁体４２８上の導電体４３７と接する領域を有する導電体４３８と、を有する。
開口部の断面形状について、図１０（Ｄ）、（Ｅ）および（Ｆ）を用いて説明する。図１０（Ｄ）、（Ｅ）および（Ｆ）は、図９に示すトランジスタの開口部を切り取り、拡大した断面図である。図１０（Ｄ）は第１の開口部の拡大図を示し、図１０（Ｅ）は第２の開口部の拡大図を示し、図１０（Ｆ）は第４の開口部の拡大図を示す。尚、絶縁体４１０の膜厚方向は便宜上、薄く表示して記載している。
図９（Ｂ）および（Ｃ）に示す開口部の断面の形状は直線となっているが、図１０（Ｄ）、（Ｅ）および（Ｆ）に示すように開口部は、開口径がその上下、その上またはその下に位置する層よりも広がった部分、狭まった部分またはくびれた部分を有する形状でもよい。図１０（Ｄ）に示す第１の開口部では、絶縁体４２８、絶縁体４１８、絶縁体４１０、絶縁体４０２および絶縁体３０２の開口径がその上下、その上またはその下に位置する層よりも広がっている。言い換えると、絶縁体４０８および電子捕獲層３０３の開口径がその上下に位置する層よりも狭まっている。または絶縁体４０８および電子捕獲層３０３の開口がくびれている。図１０（Ｅ）に示す第２の開口部では、絶縁体４２８、絶縁体４１８および絶縁体４１０の開口径がその上下、その上またはその下に位置する層よりも広がっている。言い換えると、絶縁体４０８の開口径がその上下に位置する層よりも狭まっている。または絶縁体４０８の開口がくびれている。図１０（Ｆ）に示す第４の開口部では、絶縁体４２８および絶縁体４１８の開口径がその上またはその下に位置する層よりも広がっている。言い換えると、絶縁体４０８の開口径がその上下に位置する層よりも狭まっている。または、絶縁体４０８の開口がくびれている。これは、絶縁体４０８および電子捕獲層３０３のエッチングレートと比較して、絶縁体４２８、絶縁体４１８、絶縁体４１０、絶縁体４０２および絶縁体３０２のエッチングレートが大きい場合にこのような形状となる事がある。
また、図１０（Ｅ）開口部の底部が導電体４１６ａ１の上面の一部が凹んでいるが、これは、第１の開口部の形成する時間と第２の開口部の形成する時間がそれぞれ異なることで第２の開口部を形成してから、第１の開口部の形成までの時間、導電体４１６ａ１がオーバーエッチングされて、導電体４１６ａ１の一部がエッチングされる為である。同様に、図１０（Ｆ）開口部の底部が導電体４０４の上面の一部が凹んでいるが、これは第１の開口部の形成する時間と第４の開口部の形成する時間がそれぞれ異なることで第４の開口部を形成してから、第１の開口部の形成までの時間、導電体４０４がオーバーエッチングされて、導電体４０４の一部がエッチングされる為である。尚、図１０（Ｄ）、（Ｅ）および（Ｆ）では開口部の開口径がその上下に位置する層よりも広がった部分や導電膜凹部の一例を示しているが、広がっている部分や導電膜への凹部などの大きさはこれに限らない。
なお、半導体４０６ｂは、半導体４０６ｂの上面と導電体４１６ａ１および導電体４１６ａ２と接する領域４０７を有する。
本トランジスタにおいて、導電体４０４は第１のゲート電極としての機能を有する。また、導電体４０４は、酸素を透過しにくい機能を有する導電体と積層構造とすることができる。例えば酸素を透過しにくい導電体を下層に成膜することで導電体４０４の酸化による電気抵抗値の増加を防ぐことができる。絶縁体４１２はゲート絶縁体としての機能を有する。
また、導電体４１６ａ１および導電体４１６ａ２は、ソース電極またはドレイン電極としての機能を有する。また、導電体４１６ａ１および導電体４１６ａ２は、酸素を透過しにくい機能を有する導電体と積層構造とすることができる。例えば酸素を透過しにくい導電体を上層に成膜することで導電体４１６ａ１および導電体４１６ａ２の酸化による電気抵抗値の増加を防ぐことができる。
導電体４０４に印加する電位によって、半導体４０６ｂの抵抗を制御することができる。即ち、導電体４０４に印加する電位によって、導電体４１６ａ１と導電体４１６ａ２との間の導通・非導通を制御することができる。
本トランジスタは、ゲート電極としての機能を有する領域が、絶縁体４１０などに形成される開口部を埋めるように自己整合（ｓｅｌｆ ａｌｉｇｎ）的に形成されるので、ＴＧＳＡ ｓ−ｃｈａｎｎｅｌ ＦＥＴ（Ｔｒｅｎｃｈ Ｇａｔｅ Ｓｅｌｆ Ａｌｉｇｎ ｓ−ｃｈａｎｎｅｌ ＦＥＴ）と呼ぶこともできる。
図９（Ｂ）において、ゲート電極としての機能を有する導電体４０４の底面が、絶縁体４１２および絶縁体４０６ｃを介して、半導体４０６ｂの上面と平行に面する領域の長さをゲート線幅と定義する。該ゲート線幅は、絶縁体４１０の半導体４０６ｂに達する開口部よりも小さくすることができる。即ち、ゲート線幅を最小加工寸法よりも小さくすることができる。具体的には、ゲート線幅を、５ｎｍ以上６０ｎｍ以下、好ましくは５ｎｍ以上３０ｎｍ以下とすることができる。
なお、ゲート電極からの電界が他の導電体によって遮られると、トランジスタのスイッチング特性が悪化する場合がある。本トランジスタは、絶縁体４０６ｃおよび絶縁体４１２の膜厚によって導電体４０４と、導電体４１６ａ１および導電体４１６ａ２と、の位置関係が変化する。即ち、ソース電極およびドレイン電極としての機能を有する導電体４１６ａ１および導電体４１６ａ２の膜厚とゲート絶縁膜としての機能を有する絶縁体４１２の膜厚の関係は、本トランジスタの電気特性に影響をおよぼすことがわかる。
図９（Ｂ）において導電体４１６ａ１と、導電体４１６ａ２の間の領域における絶縁体４１２の厚さが導電体４１６ａ１の厚さまたは導電体４１６ａ２の厚さ以下とすることで、ゲート電極からの電界がチャネル形成領域全体に掛かるのでトランジスタの動作が良好となり好ましい。導電体４１６ａ１と、導電体４１６ａ２の間の領域における絶縁体４１２の厚さは、３０ｎｍ以下、好ましくは１０ｎｍ以下とする。
また、本トランジスタの構成は、導電体４１６ａ１の厚さまたは導電体４１６ａ２の厚さを小さい値とすることが可能である。導電体４１６ａ１の端部は絶縁体４０６ｃおよび絶縁体４１２を介して、導電体４０４と向かい合う領域を有する。または、導電体４１６ａ２の端部は絶縁体４０６ｃおよび絶縁体４１２を介して、導電体４０４と向かい合う領域を有するが、これらの領域の面積はより小さく抑えられる。したがって本トランジスタは、これらの領域の寄生容量は小さく抑えられている構成となっている。
また、導電体３１０ａは、第２のゲート電極としての機能を有する。また、導電体３１０ａは酸素を透過しにくい機能を有する導電膜を含む多層膜とすることもできる。酸素を透過しにくい機能を有する導電膜を含む多層膜とすることで導電体３１０ａの酸化による導電率の低下を防ぐことができる。絶縁体３０２、電子捕獲層３０３および絶縁体４０２は第２のゲート絶縁膜としての機能を有する。導電体３１０ａへ印加する電位によって、本トランジスタのしきい値電圧を制御することができる。また、導電体３１０ａに印加する電位により、電子捕獲層３０３へ電子を注入させ本トランジスタのしきい値電圧を制御することができる。さらに第１のゲート電極と第２のゲート電極を電気的に接続することで、導通時の電流（オン電流）を大きくすることができる。なお、第１のゲート電極の機能と、第２のゲート電極の機能と、が入れ替わっても構わない。
図１１（Ｂ）に第１のゲート電極と第２のゲート電極を電気的に接続した一例を示す。絶縁体４２８、絶縁体４０８および絶縁体４１８を通って導電体４０４に達する開口部には、導電体４４０が埋め込まれており、導電体４４０の上面と絶縁体４２８上に形成した導電体４４４とは、電気的に接続されている。一方、絶縁体４２８、絶縁体４０８、絶縁体４１８、絶縁体４１０、絶縁体４０２、電子捕獲層３０３および絶縁体３０２を通って導電体３１０ｃに達する開口部には、導電体４４２が埋め込まれており、導電体４４２の上面と導電体４４４とは、電気的に接続されている。つまり、第１のゲート電極としての機能を有する導電体４０４は、導電体４４０、導電体４４４および導電体４４２を通して、第２のゲート電極としての機能を有する導電体３１０ｃと、電気的に接続される。
絶縁体４１８および絶縁体４２８としては、例えば、ホウ素、炭素、窒素、酸素、フッ素、マグネシウム、アルミニウム、シリコン、リン、塩素、アルゴン、ガリウム、ゲルマニウム、イットリウム、ジルコニウム、ランタン、ネオジム、ハフニウムまたはタンタルを含む絶縁体を、単層で、または積層で用いればよい。例えば、絶縁体３０１としては、酸化シリコンまたは酸化窒化シリコンを有することが好ましい。その他の構成は上述を参酌する。
なお、本実施の形態において、本発明の一態様について述べた。または、他の実施の形態において、本発明の一態様について述べる。ただし、本発明の一態様は、これらに限定されない。つまり、本実施の形態および他の実施の形態では、様々な発明の態様が記載されているため、本発明の一態様は、特定の態様に限定されない。例えば、本発明の一態様として、トランジスタのチャネル形成領域が、酸化物半導体を有する場合の例、または、トランジスタが酸化物半導体を有する場合の例などを示したが、本発明の一態様は、これに限定されない。場合によっては、または、状況に応じて、本発明の一態様における様々なトランジスタは、様々な半導体を有していてもよい。場合によっては、または、状況に応じて、本発明の一態様における様々なトランジスタは、例えば、シリコン、ゲルマニウム、シリコンゲルマニウム、炭化シリコン、ガリウムヒ素、アルミニウムガリウムヒ素、インジウムリン、窒化ガリウム、または、有機半導体などの少なくとも一つを有していてもよい。または例えば、場合によっては、または、状況に応じて、本発明の一態様における様々なトランジスタは、酸化物半導体を有していなくてもよい。
本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組み合わせて実施することができる。
（実施の形態３）
＜酸化物半導体の構造＞
以下では、酸化物半導体の構造について説明する。
酸化物半導体は、単結晶酸化物半導体と、それ以外の非単結晶酸化物半導体と、に分けられる。非単結晶酸化物半導体としては、ＣＡＡＣ−ＯＳ（ｃ−ａｘｉｓ−ａｌｉｇｎｅｄ ｃｒｙｓｔａｌｌｉｎｅ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、多結晶酸化物半導体、ｎｃ−ＯＳ（ｎａｎｏｃｒｙｓｔａｌｌｉｎｅ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、擬似非晶質酸化物半導体（ａ−ｌｉｋｅ ＯＳ：ａｍｏｒｐｈｏｕｓ−ｌｉｋｅ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ）および非晶質酸化物半導体などがある。
また別の観点では、酸化物半導体は、非晶質酸化物半導体と、それ以外の結晶性酸化物半導体と、に分けられる。結晶性酸化物半導体としては、単結晶酸化物半導体、ＣＡＡＣ−ＯＳ、多結晶酸化物半導体およびｎｃ−ＯＳなどがある。
非晶質構造は、一般に、等方的であって不均質構造を持たない、準安定状態で原子の配置が固定化していない、結合角度が柔軟である、短距離秩序は有するが長距離秩序を有さない、などといわれている。
逆の見方をすると、安定な酸化物半導体を完全な非晶質（ｃｏｍｐｌｅｔｅｌｙ ａｍｏｒｐｈｏｕｓ）酸化物半導体とは呼べない。また、等方的でない（例えば、微小な領域において周期構造を有する）酸化物半導体を、完全な非晶質酸化物半導体とは呼べない。一方、ａ−ｌｉｋｅ ＯＳは、等方的でないが、鬆（ボイドともいう。）を有する不安定な構造である。不安定であるという点では、ａ−ｌｉｋｅ ＯＳは、物性的に非晶質酸化物半導体に近い。
＜ＣＡＡＣ−ＯＳ＞
まずは、ＣＡＡＣ−ＯＳについて説明する。
ＣＡＡＣ−ＯＳは、ｃ軸配向した複数の結晶部（ペレットともいう。）を有する酸化物半導体の一種である。
ＣＡＡＣ−ＯＳをＸ線回折（ＸＲＤ：Ｘ−Ｒａｙ Ｄｉｆｆｒａｃｔｉｏｎ）によって解析した場合について説明する。例えば、空間群Ｒ−３ｍに分類されるＩｎＧａＺｎＯ４の結晶を有するＣＡＡＣ−ＯＳに対し、ｏｕｔ−ｏｆ−ｐｌａｎｅ法による構造解析を行うと、図１２（Ａ）に示すように回折角（２θ）が３１°近傍にピークが現れる。このピークは、ＩｎＧａＺｎＯ４の結晶の（００９）面に帰属されることから、ＣＡＡＣ−ＯＳでは、結晶がｃ軸配向性を有し、ｃ軸がＣＡＡＣ−ＯＳの膜を形成する面（被形成面ともいう。）、または上面に略垂直な方向を向いていることが確認できる。なお、２θが３１°近傍のピークの他に、２θが３６°近傍にもピークが現れる場合がある。２θが３６°近傍のピークは、空間群Ｆｄ−３ｍに分類される結晶構造に起因する。そのため、ＣＡＡＣ−ＯＳは、該ピークを示さないことが好ましい。
一方、ＣＡＡＣ−ＯＳに対し、被形成面に平行な方向からＸ線を入射させるｉｎ−ｐｌａｎｅ法による構造解析を行うと、２θが５６°近傍にピークが現れる。このピークは、ＩｎＧａＺｎＯ４の結晶の（１１０）面に帰属される。そして、２θを５６°近傍に固定し、試料面の法線ベクトルを軸（φ軸）として試料を回転させながら分析（φスキャン）を行っても、図１２（Ｂ）に示すように明瞭なピークは現れない。一方、単結晶ＩｎＧａＺｎＯ４に対し、２θを５６°近傍に固定してφスキャンした場合、図１２（Ｃ）に示すように（１１０）面と等価な結晶面に帰属されるピークが６本観察される。したがって、ＸＲＤを用いた構造解析から、ＣＡＡＣ−ＯＳは、ａ軸およびｂ軸の配向が不規則であることが確認できる。
次に、電子回折によって解析したＣＡＡＣ−ＯＳについて説明する。例えば、ＩｎＧａＺｎＯ４の結晶を有するＣＡＡＣ−ＯＳに対し、ＣＡＡＣ−ＯＳの被形成面に平行にプローブ径が３００ｎｍの電子線を入射させると、図１２（Ｄ）に示すような回折パターン（制限視野電子回折パターンともいう。）が現れる場合がある。この回折パターンには、ＩｎＧａＺｎＯ４の結晶の（００９）面に起因するスポットが含まれる。したがって、電子回折によっても、ＣＡＡＣ−ＯＳに含まれるペレットがｃ軸配向性を有し、ｃ軸が被形成面または上面に略垂直な方向を向いていることがわかる。一方、同じ試料に対し、試料面に垂直にプローブ径が３００ｎｍの電子線を入射させたときの回折パターンを図１２（Ｅ）に示す。図１２（Ｅ）より、リング状の回折パターンが確認される。したがって、プローブ径が３００ｎｍの電子線を用いた電子回折によっても、ＣＡＡＣ−ＯＳに含まれるペレットのａ軸およびｂ軸は配向性を有さないことがわかる。なお、図１２（Ｅ）における第１リングは、ＩｎＧａＺｎＯ４の結晶の（０１０）面および（１００）面などに起因すると考えられる。また、図１２（Ｅ）における第２リングは（１１０）面などに起因すると考えられる。
また、透過型電子顕微鏡（ＴＥＭ：Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）によって、ＣＡＡＣ−ＯＳの明視野像と回折パターンとの複合解析像（高分解能ＴＥＭ像ともいう。）を観察すると、複数のペレットを確認することができる。一方、高分解能ＴＥＭ像であってもペレット同士の境界、即ち結晶粒界（グレインバウンダリーともいう。）を明確に確認することができない場合がある。そのため、ＣＡＡＣ−ＯＳは、結晶粒界に起因する電子移動度の低下が起こりにくいといえる。
図１３（Ａ）に、試料面と略平行な方向から観察したＣＡＡＣ−ＯＳの断面の高分解能ＴＥＭ像を示す。高分解能ＴＥＭ像の観察には、球面収差補正（Ｓｐｈｅｒｉｃａｌ Ａｂｅｒｒａｔｉｏｎ Ｃｏｒｒｅｃｔｏｒ）機能を用いた。球面収差補正機能を用いた高分解能ＴＥＭ像を、特にＣｓ補正高分解能ＴＥＭ像と呼ぶ。Ｃｓ補正高分解能ＴＥＭ像は、例えば、日本電子株式会社製原子分解能分析電子顕微鏡ＪＥＭ−ＡＲＭ２００Ｆなどによって観察することができる。
図１３（Ａ）より、金属原子が層状に配列している領域であるペレットを確認することができる。ペレット一つの大きさは１ｎｍ以上のものや、３ｎｍ以上のものがあることがわかる。したがって、ペレットを、ナノ結晶（ｎｃ：ｎａｎｏｃｒｙｓｔａｌ）と呼ぶこともできる。また、ＣＡＡＣ−ＯＳを、ＣＡＮＣ（Ｃ−Ａｘｉｓ Ａｌｉｇｎｅｄ ｎａｎｏｃｒｙｓｔａｌｓ）を有する酸化物半導体と呼ぶこともできる。ペレットは、ＣＡＡＣ−ＯＳの被形成面または上面の凹凸を反映しており、ＣＡＡＣ−ＯＳの被形成面または上面と平行となる。
また、図１３（Ｂ）および図１３（Ｃ）に、試料面と略垂直な方向から観察したＣＡＡＣ−ＯＳの平面のＣｓ補正高分解能ＴＥＭ像を示す。図１３（Ｄ）および図１３（Ｅ）は、それぞれ図１３（Ｂ）および図１３（Ｃ）を画像処理した像である。以下では、画像処理の方法について説明する。まず、図１３（Ｂ）を高速フーリエ変換（ＦＦＴ：Ｆａｓｔ Ｆｏｕｒｉｅｒ Ｔｒａｎｓｆｏｒｍ）処理することでＦＦＴ像を取得する。次に、取得したＦＦＴ像において原点を基準に、２．８ｎｍ−１から５．０ｎｍ−１の間の範囲を残すマスク処理する。次に、マスク処理したＦＦＴ像を、逆高速フーリエ変換（ＩＦＦＴ：Ｉｎｖｅｒｓｅ Ｆａｓｔ Ｆｏｕｒｉｅｒ Ｔｒａｎｓｆｏｒｍ）処理することで画像処理した像を取得する。こうして取得した像をＦＦＴフィルタリング像と呼ぶ。ＦＦＴフィルタリング像は、Ｃｓ補正高分解能ＴＥＭ像から周期成分を抜き出した像であり、格子配列を示している。
図１３（Ｄ）では、格子配列の乱れた箇所を破線で示している。破線で囲まれた領域が、一つのペレットである。そして、破線で示した箇所がペレットとペレットとの連結部である。破線は、六角形状であるため、ペレットが六角形状であることがわかる。なお、ペレットの形状は、正六角形状とは限らず、非正六角形状である場合が多い。
図１３（Ｅ）では、格子配列の揃った領域と、別の格子配列の揃った領域と、の間で格子配列の向きが変化している箇所を点線で示し、格子配列の向きの変化を破線で示している。点線近傍においても、明確な結晶粒界を確認することはできない。点線近傍の格子点を中心に周囲の格子点を繋ぐと、歪んだ六角形や、五角形または／および七角形などが形成できる。即ち、格子配列を歪ませることによって結晶粒界の形成を抑制していることがわかる。これは、ＣＡＡＣ−ＯＳが、ａ−ｂ面方向において原子間の結合配列が稠密でないことや、金属元素が置換することで原子間の結合距離が変化することなどによって、歪みを許容することができるためと考えられる。
以上に示すように、ＣＡＡＣ−ＯＳは、ｃ軸配向性を有し、かつａ−ｂ面方向において複数のペレット（ナノ結晶）が連結し、歪みを有した結晶構造となっている。よって、ＣＡＡＣ−ＯＳを、ＣＡＡ ｃｒｙｓｔａｌ（ｃ−ａｘｉｓ−ａｌｉｇｎｅｄ ａ−ｂ−ｐｌａｎｅ−ａｎｃｈｏｒｅｄ ｃｒｙｓｔａｌ）を有する酸化物半導体と称することもできる。
ＣＡＡＣ−ＯＳは結晶性の高い酸化物半導体である。酸化物半導体の結晶性は不純物の混入や欠陥の生成などによって低下する場合があるため、逆の見方をするとＣＡＡＣ−ＯＳは不純物や欠陥（酸素欠損など）の少ない酸化物半導体ともいえる。
なお、不純物は、酸化物半導体の主成分以外の元素で、水素、炭素、シリコン、遷移金属元素などがある。例えば、シリコンなどの、酸化物半導体を構成する金属元素よりも酸素との結合力の強い元素は、酸化物半導体から酸素を奪うことで酸化物半導体の原子配列を乱し、結晶性を低下させる要因となる。また、鉄やニッケルなどの重金属、アルゴン、二酸化炭素などは、原子半径（または分子半径）が大きいため、酸化物半導体の原子配列を乱し、結晶性を低下させる要因となる。
酸化物半導体が不純物や欠陥を有する場合、光や熱などによって特性が変動する場合がある。例えば、酸化物半導体に含まれる不純物は、キャリアトラップとなる場合や、キャリア発生源となる場合がある。例えば、酸化物半導体中の酸素欠損は、キャリアトラップとなる場合や、水素を捕獲することによってキャリア発生源となる場合がある。
不純物および酸素欠損の少ないＣＡＡＣ−ＯＳは、キャリア密度の低い酸化物半導体である。具体的には、８×１０１１個／ｃｍ３未満、好ましくは１×１０１１／ｃｍ３未満、さらに好ましくは１×１０１０個／ｃｍ３未満であり、１×１０−９個／ｃｍ３以上のキャリア密度の酸化物半導体とすることができる。そのような酸化物半導体を、高純度真性または実質的に高純度真性な酸化物半導体と呼ぶ。ＣＡＡＣ−ＯＳは、不純物濃度が低く、欠陥準位密度が低い。即ち、安定な特性を有する酸化物半導体であるといえる。
＜ｎｃ−ＯＳ＞
次に、ｎｃ−ＯＳについて説明する。
ｎｃ−ＯＳをＸＲＤによって解析した場合について説明する。例えば、ｎｃ−ＯＳに対し、ｏｕｔ−ｏｆ−ｐｌａｎｅ法による構造解析を行うと、配向性を示すピークが現れない。即ち、ｎｃ−ＯＳの結晶は配向性を有さない。
また、例えば、ＩｎＧａＺｎＯ４の結晶を有するｎｃ−ＯＳを薄片化し、厚さが３４ｎｍの領域に対し、被形成面に平行にプローブ径が５０ｎｍの電子線を入射させると、図１４（Ａ）に示すようなリング状の回折パターン（ナノビーム電子回折パターン）が観測される。また、同じ試料にプローブ径が１ｎｍの電子線を入射させたときの回折パターン（ナノビーム電子回折パターン）を図１４（Ｂ）に示す。図１４（Ｂ）より、リング状の領域内に複数のスポットが観測される。したがって、ｎｃ−ＯＳは、プローブ径が５０ｎｍの電子線を入射させることでは秩序性が確認されないが、プローブ径が１ｎｍの電子線を入射させることでは秩序性が確認される。
また、厚さが１０ｎｍ未満の領域に対し、プローブ径が１ｎｍの電子線を入射させると、図１４（Ｃ）に示すように、スポットが略正六角状に配置された電子回折パターンを観測される場合がある。したがって、厚さが１０ｎｍ未満の範囲において、ｎｃ−ＯＳが秩序性の高い領域、即ち結晶を有することがわかる。なお、結晶が様々な方向を向いているため、規則的な電子回折パターンが観測されない領域もある。
図１４（Ｄ）に、被形成面と略平行な方向から観察したｎｃ−ＯＳの断面のＣｓ補正高分解能ＴＥＭ像を示す。ｎｃ−ＯＳは、高分解能ＴＥＭ像において、補助線で示す箇所などのように結晶部を確認することのできる領域と、明確な結晶部を確認することのできない領域と、を有する。ｎｃ−ＯＳに含まれる結晶部は、１ｎｍ以上１０ｎｍ以下の大きさであり、特に１ｎｍ以上３ｎｍ以下の大きさであることが多い。なお、結晶部の大きさが１０ｎｍより大きく１００ｎｍ以下である酸化物半導体を微結晶酸化物半導体（ｍｉｃｒｏ ｃｒｙｓｔａｌｌｉｎｅ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ）と呼ぶことがある。ｎｃ−ＯＳは、例えば、高分解能ＴＥＭ像では、結晶粒界を明確に確認できない場合がある。なお、ナノ結晶は、ＣＡＡＣ−ＯＳにおけるペレットと起源を同じくする可能性がある。そのため、以下ではｎｃ−ＯＳの結晶部をペレットと呼ぶ場合がある。
このように、ｎｃ−ＯＳは、微小な領域（例えば、１ｎｍ以上１０ｎｍ以下の領域、特に１ｎｍ以上３ｎｍ以下の領域）において原子配列に周期性を有する。また、ｎｃ−ＯＳは、異なるペレット間で結晶方位に規則性が見られない。そのため、膜全体で配向性が見られない。したがって、ｎｃ−ＯＳは、分析方法によっては、ａ−ｌｉｋｅ ＯＳや非晶質酸化物半導体と区別が付かない場合がある。
なお、ペレット（ナノ結晶）間で結晶方位が規則性を有さないことから、ｎｃ−ＯＳを、ＲＡＮＣ（Ｒａｎｄｏｍ Ａｌｉｇｎｅｄ ｎａｎｏｃｒｙｓｔａｌｓ）を有する酸化物半導体、またはＮＡＮＣ（Ｎｏｎ−Ａｌｉｇｎｅｄ ｎａｎｏｃｒｙｓｔａｌｓ）を有する酸化物半導体と呼ぶこともできる。
ｎｃ−ＯＳは、非晶質酸化物半導体よりも規則性の高い酸化物半導体である。そのため、ｎｃ−ＯＳは、ａ−ｌｉｋｅ ＯＳや非晶質酸化物半導体よりも欠陥準位密度が低くなる。ただし、ｎｃ−ＯＳは、異なるペレット間で結晶方位に規則性が見られない。そのため、ｎｃ−ＯＳは、ＣＡＡＣ−ＯＳと比べて欠陥準位密度が高くなる。
＜ａ−ｌｉｋｅ ＯＳ＞
ａ−ｌｉｋｅ ＯＳは、ｎｃ−ＯＳと非晶質酸化物半導体との間の構造を有する酸化物半導体である。
図１５に、ａ−ｌｉｋｅ ＯＳの高分解能断面ＴＥＭ像を示す。ここで、図１５（Ａ）は電子照射開始時におけるａ−ｌｉｋｅ ＯＳの高分解能断面ＴＥＭ像である。図１５（Ｂ）は４．３×１０８ｅ−／ｎｍ２の電子（ｅ−）照射後におけるａ−ｌｉｋｅ ＯＳの高分解能断面ＴＥＭ像である。図１５（Ａ）および図１５（Ｂ）より、ａ−ｌｉｋｅ ＯＳは電子照射開始時から、縦方向に延伸する縞状の明領域が観察されることがわかる。また、明領域は、電子照射後に形状が変化することがわかる。なお、明領域は、鬆または低密度領域と推測される。
鬆を有するため、ａ−ｌｉｋｅ ＯＳは、不安定な構造である。以下では、ａ−ｌｉｋｅ ＯＳが、ＣＡＡＣ−ＯＳおよびｎｃ−ＯＳと比べて不安定な構造であることを示すため、電子照射による構造の変化を示す。
試料として、ａ−ｌｉｋｅ ＯＳ、ｎｃ−ＯＳおよびＣＡＡＣ−ＯＳを準備する。いずれの試料もＩｎ−Ｇａ−Ｚｎ酸化物である。
まず、各試料の高分解能断面ＴＥＭ像を取得する。高分解能断面ＴＥＭ像により、各試料は、いずれも結晶部を有する。
なお、ＩｎＧａＺｎＯ４の結晶の単位格子は、Ｉｎ−Ｏ層を３層有し、またＧａ−Ｚｎ−Ｏ層を６層有する、計９層がｃ軸方向に層状に重なった構造を有することが知られている。これらの近接する層同士の間隔は、（００９）面の格子面間隔（ｄ値ともいう。）と同程度であり、結晶構造解析からその値は０．２９ｎｍと求められている。したがって、以下では、格子縞の間隔が０．２８ｎｍ以上０．３０ｎｍ以下である箇所を、ＩｎＧａＺｎＯ４の結晶部と見なした。なお、格子縞は、ＩｎＧａＺｎＯ４の結晶のａ−ｂ面に対応する。
図１６は、各試料の結晶部（２２箇所から３０箇所）の平均の大きさを調査した例である。なお、上述した格子縞の長さを結晶部の大きさとしている。図１６より、ａ−ｌｉｋｅ ＯＳは、ＴＥＭ像の取得などに係る電子の累積照射量に応じて結晶部が大きくなっていくことがわかる。図１６より、ＴＥＭによる観察初期においては１．２ｎｍ程度の大きさだった結晶部（初期核ともいう。）が、電子（ｅ−）の累積照射量が４．２×１０８ｅ−／ｎｍ２においては１．９ｎｍ程度の大きさまで成長していることがわかる。一方、ｎｃ−ＯＳおよびＣＡＡＣ−ＯＳは、電子照射開始時から電子の累積照射量が４．２×１０８ｅ−／ｎｍ２までの範囲で、結晶部の大きさに変化が見られないことがわかる。図１６より、電子の累積照射量によらず、ｎｃ−ＯＳおよびＣＡＡＣ−ＯＳの結晶部の大きさは、それぞれ１．３ｎｍ程度および１．８ｎｍ程度であることがわかる。なお、電子線照射およびＴＥＭの観察は、日立透過電子顕微鏡Ｈ−９０００ＮＡＲを用いた。電子線照射条件は、加速電圧を３００ｋＶ、電流密度を６．７×１０５ｅ−／（ｎｍ２・ｓ）、照射領域の直径を２３０ｎｍとした。
このように、ａ−ｌｉｋｅ ＯＳは、電子照射によって結晶部の成長が見られる場合がある。一方、ｎｃ−ＯＳおよびＣＡＡＣ−ＯＳは、電子照射による結晶部の成長がほとんど見られない。即ち、ａ−ｌｉｋｅ ＯＳは、ｎｃ−ＯＳおよびＣＡＡＣ−ＯＳと比べて、不安定な構造であることがわかる。
また、鬆を有するため、ａ−ｌｉｋｅ ＯＳは、ｎｃ−ＯＳおよびＣＡＡＣ−ＯＳと比べて密度の低い構造である。具体的には、ａ−ｌｉｋｅ ＯＳの密度は、同じ組成の単結晶の密度の７８．６％以上９２．３％未満となる。また、ｎｃ−ＯＳの密度およびＣＡＡＣ−ＯＳの密度は、同じ組成の単結晶の密度の９２．３％以上１００％未満となる。単結晶の密度の７８％未満となる酸化物半導体は、成膜すること自体が困難である。
例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］を満たす酸化物半導体において、菱面体晶構造を有する単結晶ＩｎＧａＺｎＯ４の密度は６．３５７ｇ／ｃｍ３となる。よって、例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］を満たす酸化物半導体において、ａ−ｌｉｋｅ ＯＳの密度は５．０ｇ／ｃｍ３以上５．９ｇ／ｃｍ３未満となる。また、例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］を満たす酸化物半導体において、ｎｃ−ＯＳの密度およびＣＡＡＣ−ＯＳの密度は５．９ｇ／ｃｍ３以上６．３ｇ／ｃｍ３未満となる。
なお、同じ組成の単結晶が存在しない場合、任意の割合で組成の異なる単結晶を組み合わせることにより、所望の組成における単結晶に相当する密度を見積もることができる。所望の組成の単結晶に相当する密度は、組成の異なる単結晶を組み合わせる割合に対して、加重平均を用いて見積もればよい。ただし、密度は、可能な限り少ない種類の単結晶を組み合わせて見積もることが好ましい。
以上のように、酸化物半導体は、様々な構造をとり、それぞれが様々な特性を有する。なお、酸化物半導体は、例えば、非晶質酸化物半導体、ａ−ｌｉｋｅ ＯＳ、ｎｃ−ＯＳ、ＣＡＡＣ−ＯＳのうち、二種以上を有する積層膜であってもよい。
絶縁体４０６ａ、半導体４０６ｂ、絶縁体４０６ｃなどに適用可能な酸化物について説明する。
半導体４０６ｂは、例えば、インジウムを含む酸化物半導体である。半導体４０６ｂは、例えば、インジウムを含むと、キャリア移動度（電子移動度）が高くなる。また、半導体４０６ｂは、元素Ｍを含むと好ましい。元素Ｍは、好ましくは、アルミニウム、ガリウム、イットリウムまたはスズなどとする。そのほかの元素Ｍに適用可能な元素としては、ホウ素、シリコン、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステンなどがある。ただし、元素Ｍとして、前述の元素を複数組み合わせても構わない場合がある。元素Ｍは、例えば、酸素との結合エネルギーが高い元素である。例えば、酸素との結合エネルギーがインジウムよりも高い元素である。または、元素Ｍは、例えば、酸化物半導体のエネルギーギャップを大きくする機能を有する元素である。また、半導体４０６ｂは、亜鉛を含むと好ましい。酸化物半導体は、亜鉛を含むと結晶化しやすくなる場合がある。
ただし、半導体４０６ｂは、インジウムを含む酸化物半導体に限定されない。半導体４０６ｂは、例えば、亜鉛スズ酸化物、ガリウムスズ酸化物、酸化ガリウムなどの、インジウムを含まず、亜鉛を含む酸化物半導体、ガリウムを含む酸化物半導体、スズを含む酸化物半導体などであっても構わない。
半導体４０６ｂは、例えば、エネルギーギャップが大きい酸化物を用いる。半導体４０６ｂのエネルギーギャップは、例えば、２．５ｅＶ以上４．２ｅＶ以下、好ましくは２．８ｅＶ以上３．８ｅＶ以下、さらに好ましくは３ｅＶ以上３．５ｅＶ以下とする。
例えば、絶縁体４０６ａおよび絶縁体４０６ｃは、半導体４０６ｂを構成する酸素以外の元素一種以上、または二種以上から構成される酸化物である。半導体４０６ｂを構成する酸素以外の元素一種以上、または二種以上から絶縁体４０６ａおよび絶縁体４０６ｃが構成されるため、絶縁体４０６ａと半導体４０６ｂとの界面、および半導体４０６ｂと絶縁体４０６ｃとの界面において、界面準位が形成されにくい。
絶縁体４０６ａ、半導体４０６ｂおよび絶縁体４０６ｃが、インジウムを含む場合について説明する。なお、絶縁体４０６ａがＩｎ−Ｍ−Ｚｎ酸化物のとき、ＩｎおよびＭの和を１００ａｔｏｍｉｃ％としたとき、好ましくはＩｎが５０ａｔｏｍｉｃ％未満、Ｍが５０ａｔｏｍｉｃ％より高く、さらに好ましくはＩｎが２５ａｔｏｍｉｃ％未満、Ｍが７５ａｔｏｍｉｃ％より高くする。また、半導体４０６ｂがＩｎ−Ｍ−Ｚｎ酸化物のとき、ＩｎおよびＭの和を１００ａｔｏｍｉｃ％としたとき、好ましくはＩｎが２５ａｔｏｍｉｃ％より高く、Ｍが７５ａｔｏｍｉｃ％未満、さらに好ましくはＩｎが３４ａｔｏｍｉｃ％より高く、Ｍが６６ａｔｏｍｉｃ％未満とする。また、絶縁体４０６ｃがＩｎ−Ｍ−Ｚｎ酸化物のとき、ＩｎおよびＭの和を１００ａｔｏｍｉｃ％としたとき、好ましくはＩｎが５０ａｔｏｍｉｃ％未満、Ｍが５０ａｔｏｍｉｃ％より高く、さらに好ましくはＩｎが２５ａｔｏｍｉｃ％未満、Ｍが７５ａｔｏｍｉｃ％より高くする。なお、絶縁体４０６ｃは、絶縁体４０６ａと同種の酸化物を用いても構わない。
半導体４０６ｂは、絶縁体４０６ａおよび絶縁体４０６ｃよりも電子親和力の大きい酸化物を用いる。例えば、半導体４０６ｂとして、絶縁体４０６ａおよび絶縁体４０６ｃよりも電子親和力の０．０７ｅＶ以上１．３ｅＶ以下、好ましくは０．１ｅＶ以上０．７ｅＶ以下、さらに好ましくは０．１５ｅＶ以上０．４ｅＶ以下大きい酸化物を用いる。なお、電子親和力は、真空準位と伝導帯下端のエネルギーとの差である。
なお、インジウムガリウム酸化物は、小さい電子親和力と、高い酸素ブロック性を有する。そのため、絶縁体４０６ｃがインジウムガリウム酸化物を含むと好ましい。ガリウム原子割合［Ｇａ／（Ｉｎ＋Ｇａ）］は、例えば、７０％以上、好ましくは８０％以上、さらに好ましくは９０％以上とする。
ただし、絶縁体４０６ａまたは／および絶縁体４０６ｃが、酸化ガリウムであっても構わない。例えば、絶縁体４０６ｃとして、酸化ガリウムを用いると導電体４１６ａ１または導電体４１６ａ２と導電体４０４との間に生じるリーク電流を低減することができる。即ち、トランジスタのオフ電流を小さくすることができる。
このとき、ゲート電圧を印加すると、絶縁体４０６ａ、半導体４０６ｂ、絶縁体４０６ｃのうち、電子親和力の大きい半導体４０６ｂにチャネルが形成される。
ここで、絶縁体４０６ａと半導体４０６ｂとの間には、絶縁体４０６ａと半導体４０６ｂとの混合領域を有する場合がある。また、半導体４０６ｂと絶縁体４０６ｃとの間には、半導体４０６ｂと絶縁体４０６ｃとの混合領域を有する場合がある。混合領域は、界面準位密度が低くなる。そのため、絶縁体４０６ａ、半導体４０６ｂおよび絶縁体４０６ｃの積層体は、それぞれの界面近傍において、エネルギーが連続的に変化する（連続接合ともいう。）バンド図となる。
このとき、電子は、絶縁体４０６ａ中および絶縁体４０６ｃ中ではなく、半導体４０６ｂ中を主として移動する。したがって、絶縁体４０６ａおよび半導体４０６ｂの界面における界面準位密度、半導体４０６ｂと絶縁体４０６ｃとの界面における界面準位密度を低くすることによって、半導体４０６ｂ中で電子の移動が阻害されることが少なく、トランジスタのオン電流を高くすることができる。
なお、トランジスタがｓ−ｃｈａｎｎｅｌ構造を有する場合、半導体４０６ｂの全体にチャネルが形成される。したがって、半導体４０６ｂが厚いほどチャネル領域は大きくなる。即ち、半導体４０６ｂが厚いほど、トランジスタのオン電流を高くすることができる。例えば、１０ｎｍ以上、好ましくは２０ｎｍ以上、さらに好ましくは４０ｎｍ以上、より好ましくは６０ｎｍ以上、より好ましくは１００ｎｍ以上の厚さの領域を有する半導体４０６ｂとすればよい。ただし、トランジスタを有する半導体装置の生産性が低下する場合があるため、例えば、３００ｎｍ以下、好ましくは２００ｎｍ以下、さらに好ましくは１５０ｎｍ以下の厚さの領域を有する半導体４０６ｂとすればよい。なお、チャネル形成領域が縮小していくと、半導体４０６ｂが薄いほうがトランジスタの電気特性が向上する場合もある。よって、半導体４０６ｂの厚さが１０ｎｍ未満であってもよい。
また、トランジスタのオン電流を高くするためには、絶縁体４０６ｃの厚さは小さいほど好ましい。例えば、１０ｎｍ未満、好ましくは５ｎｍ以下、さらに好ましくは３ｎｍ以下の領域を有する絶縁体４０６ｃとすればよい。一方、絶縁体４０６ｃは、チャネルの形成される半導体４０６ｂへ、隣接する絶縁体を構成する酸素以外の元素（水素、シリコンなど）が入り込まないようブロックする機能を有する。そのため、絶縁体４０６ｃは、ある程度の厚さを有することが好ましい。例えば、０．３ｎｍ以上、好ましくは１ｎｍ以上、さらに好ましくは２ｎｍ以上の厚さの領域を有する絶縁体４０６ｃとすればよい。また、絶縁体４０６ｃは、絶縁体４０２などから放出される酸素の外方拡散を抑制するために、酸素をブロックする性質を有すると好ましい。
また、信頼性を高くするためには、絶縁体４０６ａは厚く、絶縁体４０６ｃは薄いことが好ましい。例えば、１０ｎｍ以上、好ましくは２０ｎｍ以上、さらに好ましくは４０ｎｍ以上、より好ましくは６０ｎｍ以上の厚さの領域を有する絶縁体４０６ａとすればよい。絶縁体４０６ａの厚さを、厚くすることで、隣接する絶縁体と絶縁体４０６ａとの界面からチャネルの形成される半導体４０６ｂまでの距離を離すことができる。ただし、トランジスタを有する半導体装置の生産性が低下する場合があるため、例えば、２００ｎｍ以下、好ましくは１２０ｎｍ以下、さらに好ましくは８０ｎｍ以下の厚さの領域を有する絶縁体４０６ａとすればよい。
例えば、酸化物半導体中のシリコンは、キャリアトラップやキャリア発生源となる場合がある。したがって、半導体４０６ｂのシリコン濃度は低いほど好ましい。例えば、半導体４０６ｂと絶縁体４０６ａとの間に、例えば、二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）において、１×１０１９ａｔｏｍｓ／ｃｍ３未満、好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３未満、さらに好ましくは２×１０１８ａｔｏｍｓ／ｃｍ３未満のシリコン濃度となる領域を有する。また、半導体４０６ｂと絶縁体４０６ｃとの間に、ＳＩＭＳにおいて、１×１０１９ａｔｏｍｓ／ｃｍ３未満、好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３未満、さらに好ましくは２×１０１８ａｔｏｍｓ／ｃｍ３未満のシリコン濃度となる領域を有する。
また、半導体４０６ｂの水素濃度を低減するために、絶縁体４０６ａおよび絶縁体４０６ｃの水素濃度を低減すると好ましい。絶縁体４０６ａおよび絶縁体４０６ｃは、ＳＩＭＳにおいて、２×１０２０ａｔｏｍｓ／ｃｍ３以下、好ましくは５×１０１９ａｔｏｍｓ／ｃｍ３以下、より好ましくは１×１０１９ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３以下の水素濃度となる領域を有する。また、半導体４０６ｂの窒素濃度を低減するために、絶縁体４０６ａおよび絶縁体４０６ｃの窒素濃度を低減すると好ましい。絶縁体４０６ａおよび絶縁体４０６ｃは、ＳＩＭＳにおいて、５×１０１９ａｔｏｍｓ／ｃｍ３未満、好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３以下、より好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは５×１０１７ａｔｏｍｓ／ｃｍ３以下の窒素濃度となる領域を有する。
なお、酸化物半導体に銅が混入すると、電子トラップを生成する場合がある。電子トラップは、トランジスタのしきい値電圧がプラス方向へ変動させる場合がある。したがって、半導体４０６ｂの表面または内部における銅濃度は低いほど好ましい。例えば、半導体４０６ｂ、銅濃度が１×１０１９ａｔｏｍｓ／ｃｍ３以下、５×１０１８ａｔｏｍｓ／ｃｍ３以下、または１×１０１８ａｔｏｍｓ／ｃｍ３以下となる領域を有すると好ましい。
上述の３層構造は一例である。例えば、絶縁体４０６ａまたは絶縁体４０６ｃのない２層構造としても構わない。または、絶縁体４０６ａの上もしくは下、または絶縁体４０６ｃ上もしくは下に、絶縁体４０６ａ、半導体４０６ｂおよび絶縁体４０６ｃとして例示した絶縁体または半導体のいずれか一を有する４層構造としても構わない。または、絶縁体４０６ａの上、絶縁体４０６ａの下、絶縁体４０６ｃの上、絶縁体４０６ｃの下のいずれか二箇所以上に、絶縁体４０６ａ、半導体４０６ｂおよび絶縁体４０６ｃとして例示した絶縁体または半導体のいずれか一を有するｎ層構造（ｎは５以上の整数）としても構わない。
基板４００としては、例えば、絶縁体基板、半導体基板または導電体基板を用いればよい。絶縁体基板としては、例えば、ガラス基板、石英基板、サファイア基板、安定化ジルコニア基板（イットリア安定化ジルコニア基板など）、樹脂基板などがある。また、半導体基板としては、例えば、シリコン、ゲルマニウムなどの単体半導体基板、または炭化シリコン、シリコンゲルマニウム、ヒ化ガリウム、リン化インジウム、酸化亜鉛、酸化ガリウムからなる化合物半導体基板などがある。さらには、前述の半導体基板内部に絶縁体領域を有する半導体基板、例えばＳＯＩ（Ｓｉｌｉｃｏｎ Ｏｎ Ｉｎｓｕｌａｔｏｒ）基板などがある。導電体基板としては、黒鉛基板、金属基板、合金基板、導電性樹脂基板などがある。または、金属の窒化物を有する基板、金属の酸化物を有する基板などがある。さらには、絶縁体基板に導電体または半導体が設けられた基板、半導体基板に導電体または絶縁体が設けられた基板、導電体基板に半導体または絶縁体が設けられた基板などがある。または、これらの基板に素子が設けられたものを用いてもよい。基板に設けられる素子としては、容量素子、抵抗素子、スイッチ素子、発光素子、記憶素子などがある。
また、基板４００として、可とう性基板を用いてもよい。なお、可とう性基板上にトランジスタを設ける方法としては、非可とう性の基板上にトランジスタを作製した後、トランジスタを剥離し、可とう性基板である基板４００に転置する方法もある。その場合には、非可とう性基板とトランジスタとの間に剥離層を設けるとよい。なお、基板４００として、繊維を編みこんだシート、フィルムまたは箔などを用いてもよい。また、基板４００が伸縮性を有してもよい。また、基板４００は、折り曲げや引っ張りをやめた際に、元の形状に戻る性質を有してもよい。または、元の形状に戻らない性質を有してもよい。基板４００は、例えば、５μｍ以上７００μｍ以下、好ましくは１０μｍ以上５００μｍ以下、さらに好ましくは１５μｍ以上３００μｍ以下の厚さとなる領域を有する。基板４００を薄くすると、トランジスタを有する半導体装置を軽量化することができる。また、基板４００を薄くすることで、ガラスなどを用いた場合にも伸縮性を有する場合や、折り曲げや引っ張りをやめた際に、元の形状に戻る性質を有する場合がある。そのため、落下などによって基板４００上の半導体装置に加わる衝撃などを緩和することができる。即ち、丈夫な半導体装置を提供することができる。
可とう性基板である基板４００としては、例えば、金属、合金、樹脂もしくはガラス、またはそれらの繊維などを用いることができる。可とう性基板である基板４００は、線膨張率が低いほど環境による変形が抑制されて好ましい。可とう性基板である基板４００としては、例えば、線膨張率が１×１０−３／Ｋ以下、５×１０−５／Ｋ以下、または１×１０−５／Ｋ以下である材質を用いればよい。樹脂としては、例えば、ポリエステル、ポリオレフィン、ポリアミド（ナイロン、アラミドなど）、ポリイミド、ポリカーボネート、アクリルなどがある。特に、アラミドは、線膨張率が低いため、可とう性基板である基板４００として好適である。
本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組み合わせて実施することができる。
（実施の形態４）
＜トランジスタの作製方法１＞
以下では、本発明に係る図６のトランジスタの作製方法を図１７から図３５を用いて説明する。
まず、基板４００を準備する。
次に、絶縁体４０１を成膜する。絶縁体４０１の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法またはＰＬＤ法、ＡＬＤ法などを用いて行うことができる。
次に絶縁体４０１上に絶縁体３０１を成膜する。絶縁体３０１の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法またはＰＬＤ法、ＡＬＤ法などを用いて行うことができる。
次に、絶縁体３０１に絶縁体４０１に達する溝を形成する。溝とは、たとえば穴や開口部なども含まれる。溝の形成はウエットエッチングを用いてもよいが、ドライエッチングを用いるほうが微細加工には好ましい。また、絶縁体４０１は、絶縁体３０１をエッチングして溝を形成する際のエッチングストッパ膜として機能する絶縁体を選択することが好ましい。例えば、溝を形成する絶縁体３０１に酸化シリコン膜を用いた場合は、絶縁体４０１は窒化シリコン膜、酸化アルミニウム膜、酸化ハフニウム膜を用いるとよい。
溝の形成後に、導電体３１０ａまたは導電体３１０ｂとなる導電体を成膜する。導電体３１０ａまたは導電体３１０ｂとなる導電体は、酸素を透過し難い機能を有する導電体を含むことが望ましい。たとえば、窒化タンタル、窒化タングステン、窒化チタンなどを用いることができる。またはタンタル、タングステン、チタン、モリブデン、アルミニウム、銅、モリブデンタングステン合金との積層膜とすることができる。導電体３１０ａまたは導電体３１０ｂとなる導電体の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法またはＰＬＤ法、ＡＬＤ法などを用いて行うことができる。
次に、ＣＭＰを行うことで、絶縁体３０１上の導電体３１０ａまたは導電体３１０ｂとなる導電体を除去する。その結果、溝部のみに、導電体３１０ａおよび導電体３１０ｂが残存することで上面が平坦な配線層を形成することができる。
次に、絶縁体３０１上、導電体３１０ａおよび導電体３１０ｂ上に絶縁体３０２を成膜する。絶縁体３０２の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法またはＰＬＤ法、ＡＬＤ法などを用いて行うことができる。絶縁体３０２上に電子捕獲層３０３を成膜する。電子捕獲層３０３は好ましくは、水素などの不純物および酸素を透過しにくい機能を有することが望ましい。たとえば、窒化シリコン膜、酸化アルミニウム膜、酸化ハフニウム膜を用いるとよい。電子捕獲層３０３の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法またはＰＬＤ法、ＡＬＤ法などを用いて行うことができる。
次に、電子捕獲層３０３上に絶縁体４０２を成膜する。絶縁体４０２の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法またはＰＬＤ法、ＡＬＤ法などを用いて行うことができる。次に、絶縁体４０２に酸素を添加する処理を行っても構わない。酸素を添加する処理としては、例えば、イオン注入法、プラズマ処理法などがある。なお、絶縁体４０２に添加された酸素は、過剰酸素となる。
次に、絶縁体４０２上に絶縁体４０６ａ＿１を成膜する。絶縁体４０６ａ＿１の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法またはＰＬＤ法、ＡＬＤ法などを用いて行うことができる。
次に、絶縁体４０６ａ＿１に酸素を添加する処理を行っても構わない。酸素を添加する処理としては、例えば、イオン注入法、プラズマ処理法などがある。なお、絶縁体４０６ａ＿１に添加された酸素は、過剰酸素となる。絶縁体４０６ａ＿１に対応する層に酸素を添加する処理を行うと好ましい。次に絶縁体４０６ａ＿１上に半導体４０６ｂ＿１を成膜する。
次に、第１の加熱処理を行うと好ましい。第１の加熱処理は、２５０℃以上６５０℃以下、好ましくは４５０℃以上６００℃以下、さらに好ましくは５２０℃以上５７０℃以下で行えばよい。第１の加熱処理は、不活性ガス雰囲気、または酸化性ガスを１０ｐｐｍ以上、１％以上もしくは１０％以上含む雰囲気で行う。第１の加熱処理は減圧状態で行ってもよい。または、第１の加熱処理は、不活性ガス雰囲気で加熱処理した後に、脱離した酸素を補うために酸化性ガスを１０ｐｐｍ以上、１％以上または１０％以上含む雰囲気で加熱処理を行ってもよい。第１の加熱処理によって、半導体の結晶性を高めることや、水素や水などの不純物を除去することなどができる。または、第１の加熱処理においては、減圧状態で酸素を含むプラズマ処理を行ってもよい。酸素を含むプラズマ処理は、例えばマイクロ波を用いた高密度プラズマを発生させる電源を有する装置を用いることが好ましい。または、基板側にＲＦ（Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃｙ）を印加する電源を有してもよい。高密度プラズマを用いることより高密度の酸素ラジカルを生成することができ、基板側にＲＦを印加することで高密度プラズマによって生成された酸素ラジカルを効率よく半導体４０６ｂ＿１内に導くことができる。または、この装置を用いて不活性ガスを含むプラズマ処理を行った後に脱離した酸素を補うために酸素を含むプラズマ処理を行ってもよい。
次に、半導体４０６ｂ＿１上に導電体４１４を成膜する。導電体４１４の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法またはＰＬＤ法、ＡＬＤ法などを用いて行うことができる（図１７（Ａ）、（Ｂ）および（Ｃ）参照。）。
次に、導電体４１４をリソグラフィー法などによって加工し、導電体４１５を形成する。（図１８（Ａ）、（Ｂ）および（Ｃ）参照。）。
次に、絶縁体４０６ａ＿１、半導体４０６ｂ＿１および導電体４１５をリソグラフィー法などによって加工し、絶縁体４０６ａ、半導体４０６ｂ、導電体４１６ａ１および導電体４１６ａ２を有する多層膜を形成する。ここで、導電体の成膜時に、半導体４０６ｂ＿１の上面にダメージを与えることで領域４０７が形成される。領域４０７は、半導体４０６ｂ＿１が低抵抗化された領域を有するので、導電体４１５と半導体４０６ｂ間のコンタクト抵抗が低抵抗化される。なお、多層膜を形成する際、絶縁体４０２もエッチングされ、一部の領域が薄くなる場合がある。即ち、絶縁体４０２は、多層膜と接する領域に凸部を有する形状となる場合がある（図１９（Ａ）、（Ｂ）および（Ｃ）参照。）。
次に、絶縁体４０６ｃを成膜する。絶縁体４０６ｃの成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法またはＰＬＤ法、ＡＬＤ法などを用いて行うことができる。次に、絶縁体４０６ｃ上に絶縁体４１２を成膜する。絶縁体４１２の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法またはＰＬＤ法、ＡＬＤ法などを用いて行うことができる。
次に、導電体４０４となる導電体を成膜する。導電体４０４の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法またはＰＬＤ法、ＡＬＤ法などを用いて行うことができる。次に、導電体４０４となる導電体をリソグラフィー法などを用いて加工し、導電体４０４を形成する（図２０（Ａ）、（Ｂ）および（Ｃ）参照。）。
次に、絶縁体４０８を成膜する。絶縁体４０８の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法またはＰＬＤ法、ＡＬＤ法などを用いて行うことができる。好ましくは、絶縁体４０８として、酸素を有するプラズマを用いて酸化アルミニウムを成膜することで、該プラズマ中の酸素を過剰酸素として、絶縁体４１２の上面に添加することができる。
次に、絶縁体４０８上に絶縁体４１０を成膜する。絶縁体４１０の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法またはＰＬＤ法、ＡＬＤ法などを用いて行うことができる。または、スピンコート法、ディップ法、液滴吐出法（インクジェット法など）、印刷法（スクリーン印刷、オフセット印刷など）、ドクターナイフ法、ロールコーター法またはカーテンコーター法などを用いて行うことができる。
絶縁体４１０は、上面が平坦性を有するように形成してもよい。例えば、絶縁体４１０は、成膜直後に上面が平坦性を有していてもよい。または、例えば、絶縁体４１０は、成膜後に基板裏面などの基準面と平行になるよう絶縁体などを上面から除去していくことで平坦性を有してもよい。このような処理を、平坦化処理と呼ぶ。平坦化処理としては、ＣＭＰ処理、ドライエッチング処理などがある。ただし、絶縁体４１０の上面が平坦性を有さなくても構わない（図２１（Ａ）、（Ｂ）および（Ｃ）参照。）。
ここからは、第１の開口部、第２の開口部、第３の開口部および第４の開口部の作製方法について詳細を説明する。
まず、絶縁体４１０上に導電体４１７ａを成膜する。導電体４１７ａの成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法またはＰＬＤ法、ＡＬＤ法などを用いて行うことができる。次に、導電体４１７ａ上に絶縁体４１９ａを成膜する。絶縁体４１９ａの成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法またはＰＬＤ法、ＡＬＤ法などを用いて行うことができる（図２２（Ａ）、（Ｂ）および（Ｃ）参照。）。
次に、絶縁体４１９ａ上にリソグラフィー法などによってレジストマスク４２０を形成する。図示しないが絶縁体４１９ａ上に有機塗布膜を形成して該有機塗布膜上にリソグラフィー法などによってレジストマスク４２０を形成してもよい。有機塗布膜を絶縁体４１９ａとレジストマスク４２０の間に形成することで、絶縁体４１９ａとレジストマスク４２０との密着性が、有機塗布膜を介して向上することがある（図２３（Ａ）、（Ｂ）および（Ｃ）参照。）。
次に、該レジストマスクをマスクとして、絶縁体４１９ａをドライエッチング法によって、導電体４１７ａの上面に達するまで第１の加工を行い絶縁体４１９を形成する。有機塗布膜を絶縁体４１９ａ上に形成する場合は、第１の加工の前に、ドライエッチング法などによって該有機塗布膜の加工を行えばよい。有機塗布膜の加工に使用するガスは、例えばＣ４Ｆ６ガス、Ｃ４Ｆ８ガス、ＣＦ４ガス、ＳＦ６ガスまたはＣＨＦ３ガスなどを用いることができる。
第１の加工に用いるガスは、例えば、Ｃ４Ｆ６ガス、Ｃ４Ｆ８ガス、ＣＦ４ガス、ＳＦ６ガスまたはＣＨＦ３ガスなどを単独または２以上のガスを混合して用いることができる。または、上記ガスに酸素ガス、ヘリウムガス、アルゴンガスまたは水素ガスなどを適宜添加することができる。有機塗布膜の加工および絶縁体４１９の加工に使用するドライエッチング装置は上述のドライエッチング装置を使用することができるが、平行平板型電極それぞれに周波数の異なる高周波電源を接続する構成のドライエッチング装置の使用が好ましい（図２４（Ａ）、（Ｂ）および（Ｃ）参照。）。
次に、導電体４１７ａをドライエッチング法によって、絶縁体４１０の上面に達するまで第２の加工を行い導電体４１７形成する。ドライエッチングに使用するガスは、例えば、Ｃ４Ｆ６ガス、Ｃ４Ｆ８ガス、ＣＦ４ガス、ＳＦ６ガス、ＣＨＦ３ガス、Ｃｌ２ガス、ＢＣｌ３ガスまたはＳｉＣｌ４ガスなどを単独ガスまたは２以上のガスを混合して用いることができる。または、上記ガスに酸素ガス、ヘリウムガス、アルゴンガスまたは水素ガスなどを適宜添加することができる。この時、レジストマスク４２０はエッチングされて消失することがある。ドライエッチング装置は上述の第１の加工のドライエッチング装置を用いてもよい。以上により導電体４１７および絶縁体４１９を有するハードマスクを形成する（図２５（Ａ）、（Ｂ）および（Ｃ）参照。）。
尚、上記ハードマスクは、導電体４１７のみの１層としてもよい。この場合は、導電体４１７上にリソグラフィー法などによって、レジストマスク４２０を形成した後に上記第２の加工を行えばよい。第２の加工によってレジストマスク４２０はエッチングされて消失することがある。または、ハードマスク無しでレジストマスク４２０のみまたは有機塗布膜およびレジストマスク４２０の２層マスクとすることもできる場合がある。
次に、導電体４１７および絶縁体４１９を有するハードマスクをマスクとして、絶縁体４１０をドライエッチング法によって、第１の開口部、第２の開口部、第３の開口部および第４の開口部を絶縁体４０８の上面に達するまで第３の加工を行う。ドライエッチングに使用するガスは、上述の第１の加工と同様のガスを用いることができる。ドライエッチング装置は、第１の加工と同様の装置を用いることができる。
絶縁体４１０の上面が平坦性を有している場合は、絶縁体４１０の膜厚は各開口部で異なり、膜厚の厚い順に、第１の開口部、次に第４の開口部、次に第２の開口部および第３の開口部となる。
つまり第３の加工において、最初に、第２の開口部および第３の開口部の絶縁体４１０がエッチングされて絶縁体４０８に達することになる。次に第４の開口部の絶縁体４１０がエッチングされて絶縁体４０８に達する。最後に第１の開口部の絶縁体４１０がエッチングされて絶縁体４０８に達することになる。つまり第２の開口部、第３の開口部および第４開口部が絶縁体４０８に達してから第１の開口部が絶縁体４０８に達するまでの時間、第２の開口部、第３の開口部および第４開口部はオーバーエッチングされることになる。
従って、第３の加工条件としては、絶縁体４０８のエッチングレートを絶縁体４１０のエッチングレートと比較して小さくする、言い換えると絶縁体４０８のエッチングレートと絶縁体４１０のエッチングレートの比を大きくすることで、第２の開口部および第３の開口部の絶縁体４０８のエッチングの進行を最小限に抑えることができる。絶縁体４０８のエッチングレートと絶縁体４１０のエッチングレートの比としては、絶縁体４０８のエッチングレートを１として、絶縁体４１０のエッチングレートを５以上とする。好ましくは１０以上とする。また、第３の加工によって第１の開口部の側面、第２の開口部の側面、第３の開口部の側面および第４の開口部の側面に生成物１３０が付着することがある（図２６（Ａ）、（Ｂ）および（Ｃ）参照。）。
次に、絶縁体４０８をドライエッチング法によって、第１の開口部、第２の開口部および第３の開口部は絶縁体４１２に達するまで加工し、第４の開口部は、導電体４０４に達するまで第４の加工を行う。
次に、絶縁体４１２をドライエッチング法によって、第１の開口部、第２の開口部および第３の開口部は絶縁体４０６ｃに達するまで第５の加工を行う。第４の開口部は、第４の加工で導電体４０４に達しており第５の加工によってオーバーエッチングされる（図２７（Ａ）、（Ｂ）および（Ｃ）参照。）。
次に、絶縁体４０６ｃをドライエッチング法によって、第１の開口部は絶縁体４０２に達するまで加工し、第２の開口部および第３の開口部は導電体４１６ａ１または導電体４１６ａ２に達するまで第６の加工を行う。第４の開口部は、第４の加工で導電体４０４に達しており第６の加工によってさらにオーバーエッチングされる。
次に、絶縁体４０２をドライエッチング法によって、電子捕獲層３０３に達するまで第７の加工を行う。第２の開口部または第３の開口部は、第６の加工で導電体４１６ａ１または導電体４１６ａ２に達しており、第７の加工によってオーバーエッチングされる。第４の開口部は、第４の加工で導電体４０４に達しており第７の加工によってさらにオーバーエッチングされる（図２８（Ａ）、（Ｂ）および（Ｃ）参照。）。
次に、電子捕獲層３０３をドライエッチング法によって、第１の開口部は絶縁体３０２に達するまで第８の加工を行う。第２の開口部または第３の開口部は、第６の加工で導電体４１６ａ１または導電体４１６ａ２に達しており、第８の加工によってオーバーエッチングされる。第４の開口部は、第４の加工で導電体４０４に達しており第８の加工によってさらにオーバーエッチングされる。
次に、絶縁体３０２をドライエッチング法によって、第１の開口部は導電体３１０ｂに達するまで第９の加工を行う。第２の開口部または第３の開口部は、第６の加工で導電体４１６ａ１または導電体４１６ａ２に達しており、第９の加工によってさらにオーバーエッチングされる。第４の開口部は、第４の加工で導電体４０４に達しており第９の加工によってさらにオーバーエッチングされる。また、第１の開口部の底部の導電体３１０ｂ上、第２の開口部の底部の導電体４１６ａ１上、第３の開口部の底部の導電体４１６ａ２上および第４の開口部の底部の導電体４０４上には生成物１３０が付着することがある（図２９（Ａ）、（Ｂ）および（Ｃ）参照。）。
第４の加工条件、第５の加工条件、第６の加工条件、第７の加工条件、第８の加工条件および第９の加工条件は同一の加工条件とすることができる。ドライエッチングに使用するガスは、上述の第１の加工と同様のガスを用いることができる。ドライエッチング装置は、第１の加工と同様の装置を用いることができる。
第４の加工条件、第５の加工条件、第６の加工条件、第７の加工条件、第８の加工条件および第９の加工条件としては、導電体４０４のエッチングレート、導電体４１６ａ１のエッチングレート、導電体４１６ａ２のエッチングレートおよび導電体３１０ｂのエッチングレートと絶縁体４０８および電子捕獲層３０３のエッチングレートの比を大きくすることで、導電体４０４、導電体４１６ａ１および導電体４１６ａ２のオーバーエッチングによるエッチングの進行を抑えることができる。導電体４０４のエッチングレート、導電体４１６ａ１のエッチングレート、導電体４１６ａ２のエッチングレートおよび導電体３１０ｂのエッチングレートを１として絶縁体４０８および電子捕獲層３０３のエッチングレートを５以上とする。好ましくは１０以上とする。
また、第３の加工条件、第４の加工条件、第５の加工条件、第６の加工条件、第７の加工条件、第８の加工条件および第９の加工条件において、ハードマスクとしての絶縁体４１９および導電体４１７のエッチングレートと絶縁体４１０、絶縁体４０８、絶縁体４１２、絶縁体４０６ｃ、絶縁体４０２、電子捕獲層３０３および絶縁体３０２のエッチングレートの比を大きくすることで、ハードマスクとしての絶縁体４１９および導電体４１７の形状の変化が抑えられ、開口部の形状の異常を防ぐことができる。具体的には開口部の上部の広がりを防ぐことができる。絶縁体４１９および導電体４１７のエッチングレートを１として絶縁体４１０、絶縁体４０８、絶縁体４１２、絶縁体４０６ｃ、絶縁体４０２、電子捕獲層３０３および絶縁体３０２のエッチングレートを５以上とする、好ましくは１０以上とする。
尚、第１の加工から第９の加工までを同一のドライエッチング装置を用いて連続的に加工することができる。または、該ドライエッチング装置が複数のエッチングチャンバーを有している場合は、各加工ごとに基板を大気雰囲気に晒すことなく加工を行うことができるので基板の腐蝕、汚染またはゴミの付着などが防止、または、生産性の向上ができるので好ましい。
例えば、ドライエッチング装置が２つのエッチングチャンバーを有している場合、第１のチャンバーで第１の加工および第２の加工を連続処理を行った後に第２のチャンバーに基板を移動させて第３の加工から第９の加工を連続処理してもよい。エッチングに使用するガス種、例えば塩素を含むガスとフッ素を含むガスで使用するチャンバーを分けるとエッチングレートの安定性などに対して好適である。または、例えば第１のチャンバーで第１の加工から第９の加工を行い、第２のチャンバーも同様に第１の加工から第９の加工を行う並列処理とすることもできる。並列処理は生産性の向上ができて好適である。
第９の加工後に連続的に酸素ガスを用いたプラズマ処理を行うことがある。これは、第１の加工、第２の加工、第３の加工、第４の加工、第５の加工、第６の加工、第７の加工、第８の加工および第９の加工によって、第１の開口部内、第２の開口部内、第３の開口部内および第４の開口部内に生成物１３０が付着することがあるが、酸素ガスを用いたプラズマ処理によって除去することができる。
酸素プラズマ処理によって、第１の開口部の底部の導電体３１０ｂの上面、第２の開口部の底部の導電体４１６ａ１の上面、第３の開口部の底部の導電体４１６ａ２の上面および第４の開口部の底部の導電体４０４の上面が酸化される。導電体が金属を含む導電体であれば、金属酸化物１１５が形成されることがある。金属酸化物１１５は、絶縁体または抵抗体になることがある。従って、金属酸化物１１５を除去することが好ましい（図３０（Ａ）、（Ｂ）または（Ｃ）参照。）。
金属酸化物１１５を除去するために洗浄処理を行ってもよい。洗浄処理としては、薬液を用いた洗浄または水を用いた洗浄を行うことができる。洗浄装置としてはスピン洗浄機またはバッチ型洗浄装置を用いることができる。
ここでは、洗浄処理の一例として、実施の形態１と同様の方法であるバッチ型洗浄装置を用いたＱＤＲ洗浄処理を行う。ＱＤＲ洗浄は３サイクル以上、好ましくは５サイクル以上行うことが好ましい。
以上により、第１の開口部、第２の開口部、第３の開口部および第４の開口部を形成することができる（図３１（Ａ）、（Ｂ）および（Ｃ）参照。）
ここまでは、第１の開口部、第２の開口部、第３の開口部および第４の開口部を１回のリソグラフィー法によって形成する方法を説明したが、各開口部ごとにそれぞれリソグラフィー法を用いて形成してもよい。または、２以上の開口部ごとにそれぞれリソグラフィー法を用いて形成してもよい。
次に導電体４２２ａを成膜する。導電体４２２ａの成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法またはＰＬＤ法、ＡＬＤ法などを用いて行うことができる。導電体４２２ａは、絶縁体４１０などに形成される開口部を埋めるように成膜する。したがって、ＣＶＤ法（特にＭＣＶＤ法）を用いることが好ましい。また、絶縁体４１０とＭＣＶＤ法で成膜する導電体の密着性を高めるために、ＡＬＤ法などによって成膜した導電体と、ＭＣＶＤ法で成膜した導電体との多層膜にすると好ましい場合がある。例えば、窒化チタンと、タングステンとがこの順に成膜された多層膜などを用いればよい（図３２（Ａ）、（Ｂ）および（Ｃ）参照。）。
次に、導電体４２２ａを絶縁体４１９の上面に達するまで第１のＣＭＰ処理を行い導電体４２２を形成する（図３３（Ａ）、（Ｂ）および（Ｃ）参照。）。
次に、導電体４２２、絶縁体４１９および導電体４１７を絶縁体４１０の上面に達するまで第２のＣＭＰ処理を行う。これにより、第１の開口部には導電体４３３が埋め込まれ、第２の開口部には導電体４３１が埋め込まれ、第３の開口部には導電体４２９が埋め込まれ、第４の開口部には導電体４３７が埋め込まれる（図３４（Ａ）、（Ｂ）および（Ｃ）参照。）。
次に、絶縁体４１０上、導電体４３３上、導電体４３１上、導電体４２９上および導電体４３７上に導電体を成膜し、リソグラフィー法により該導電体の一部をエッチング加工することで、導電体４３４、導電体４３２、導電体４３０および導電体４３８形成する。以上により、図６に示すトランジスタを作製することができる（図３５（Ａ）、（Ｂ）および（Ｃ）参照。）。
＜トランジスタの作製方法２＞
以下では、本発明の一態様に係る図９のトランジスタの作製方法を図３６から図５６を用いて説明する。
尚、導電体４１４を成膜するところまでは、上述のトランジスタの作製方法１と同様である（図３６（Ａ）、（Ｂ）および（Ｃ）参照。）。
次に、絶縁体４０６ａ＿１、半導体４０６ｂ＿１および導電体４１４をリソグラフィー法などによって加工し、絶縁体４０６ａ、半導体４０６ｂおよび導電体４１５を有する多層膜を形成する。ここで、導電体４１４の成膜時に、半導体４０６ｂとなる半導体の上面にダメージを与えることで領域４０７が形成される。領域４０７は、半導体４０６ｂが低抵抗化された領域を有するので、導電体４１５と半導体４０６ｂ間のコンタクト抵抗が低抵抗化される。なお、多層膜を形成する際、絶縁体４０２もエッチングされ、一部の領域が薄くなる場合がある。即ち、絶縁体４０２は、多層膜と接する領域に凸部を有する形状となる場合がある（図３７（Ａ）、（Ｂ）および（Ｃ）参照。）。
次に、絶縁体４１０ａを成膜する。絶縁体４１０ａの成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法またはＰＬＤ法、ＡＬＤ法などを用いて行うことができる。または、スピンコート法、ディップ法、液滴吐出法（インクジェット法など）、印刷法（スクリーン印刷、オフセット印刷など）、ドクターナイフ法、ロールコーター法またはカーテンコーター法などを用いて行うことができる。
絶縁体４１０ａは、上面が平坦性を有するように形成してもよい。例えば、絶縁体４１０ａは、成膜直後に上面が平坦性を有していてもよい。または、例えば、絶縁体４１０ａは、成膜後に基板裏面などの基準面と平行になるよう絶縁体などを上面から除去していくことで平坦性を有してもよい。このような処理を、平坦化処理と呼ぶ。平坦化処理としては、ＣＭＰ処理、ドライエッチング処理などがある。ただし、絶縁体４１０ａの上面が平坦性を有さなくても構わない。
次に、絶縁体４１０ａ上にリソグラフィー法などによってレジストマスク４１１を形成する。ここで絶縁体４１０ａの上面とレジストマスクとの間の密着性を向上するために、例えば、有機塗布膜を絶縁体４１０ａとレジストマスク４１１の間に設けてもよい。また絶縁体４１０ａ上に導電体を単層または導電体および絶縁体の積層膜を成膜し、リソグラフィー法によってハードマスクを形成してもよい（図３８（Ａ）、（Ｂ）および（Ｃ）参照。）。
次に、絶縁体４１０ａをドライエッチング法などによって絶縁体４０２に達するまで第１の加工を行い、絶縁体４１０を形成する。この時、絶縁体４０２が電子捕獲層３０３上に達するまでエッチングされることがある。第１の加工のドライエッチングに使用するガスは、例えば、Ｃ４Ｆ６ガス、ＣＦ４ガス、ＳＦ６ガスまたはＣＨＦ３ガスなどを用いることができる。または、上記ガスに酸素ガス、ヘリウムガス、アルゴンガスまたは水素ガスなどを適宜添加することができる。ここではＣ４Ｆ６ガスに酸素ガスを添加したものを用いることが好ましい。ドライエッチング装置は上述のドライエッチング装置を使用することができるが、平行平板型電極それぞれに周波数の異なる高周波電源を接続する構成のドライエッチング装置の使用が好ましい。
次に、導電体４１５をドライエッチング法などによって第２の加工をすることで、導電体４１６ａ１と導電体４１６ａ２に分離する。第２の加工のドライエッチングに使用するガスは、例えば、Ｃ４Ｆ６ガス、ＣＦ４ガス、ＳＦ６ガス、Ｃｌ２ガス、ＢＣｌ３ガス、ＳｉＣｌ４ガスなどを単独または２以上を混合して用いることができる。また、上記ガスに酸素ガス、ヘリウムガス、アルゴンガスまたは水素ガスを適宜添加してもよい。ここでは、ＣＦ４ガス、Ｃｌ２ガスおよび酸素ガスを混合して使用するとよい。ドライエッチング装置は、上述の第１の加工のドライエッチング装置を用いてもよい。
このとき、半導体４０６ｂは、露出した領域を有する。半導体４０６ｂの露出した領域の領域４０７は、上述の第２の加工により除去されることがある（図３９（Ａ）、（Ｂ）および（Ｃ）参照。）。
第１の加工および第２の加工をドライエッチング法で行う場合、半導体４０６ｂの露出領域にエッチングガスの残留成分などの不純物が付着する場合がある。例えば、エッチングガスとして塩素系ガスを用いると、塩素などが付着する場合がある。また、エッチングガスとして炭化水素系ガスを用いると、炭素や水素などが付着する場合がある。第２の加工後に基板を大気に晒すと半導体４０６ｂの露出領域などが腐蝕することがある。そのため第２の加工後に連続して酸素ガスによるプラズマ処理を行うと上記不純物を除去することができて半導体４０６ｂの露出領域などの腐蝕を防ぐことができて好ましい。
または、不純物の低減は、例えば、希釈フッ化水素酸などを用いた洗浄処理またはオゾンなどを用いた洗浄処理を行ってもよい。なお、複数の洗浄処理を組み合わせてもよい。これにより、半導体４０６ｂの露出した領域、言い換えるとチャネル形成領域は高抵抗となる。
一方、導電体４１６ａ１および導電体４１６ａ２と、半導体４０６ｂの上面とが、互いに重なる領域４０７は、上述のように導電体４１６ａ１および導電体４１６ａ２と半導体４０６ｂ間のコンタクト抵抗値が低くなり良好なトランジスタ特性を得ることができて好ましい。
次に、絶縁体４０６ｃとなる絶縁体を成膜し、絶縁体４０６ｃとなる絶縁体上に絶縁体４１２となる絶縁体を成膜する。絶縁体４０６ｃとなる絶縁体および絶縁体４１２となる絶縁体の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法またはＰＬＤ法、ＡＬＤ法などを用いて行うことができる。絶縁体４０６ｃとなる絶縁体および絶縁体４１２となる絶縁体は、絶縁体４１０、導電体４１６ａ１および導電体４１６ａ２に形成される開口部の側面および底面に均一な厚さで成膜する。したがって、ＡＬＤ法を用いることが好ましい。
次に、導電体４０４となる導電体を成膜する。導電体４０４となる導電体の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法またはＰＬＤ法、ＡＬＤ法などを用いて行うことができる。導電体４０４となる導電体は、絶縁体４１０などに形成される開口部を埋めるように成膜する。したがって、ＣＶＤ法（特にＭＣＶＤ法）を用いることが好ましい。また、絶縁体４１０とＭＣＶＤ法で成膜する導電体の密着性を高めるために、ＡＬＤ法などによって成膜した導電体と、ＣＶＤ法で成膜した導電体との多層膜にすると好ましい場合がある。例えば、窒化チタンと、タングステンとがこの順に成膜された多層膜などを用いればよい。
次に導電体４０４となる導電体の上面から、導電体４０４となる導電体、絶縁体４１２となる絶縁体および絶縁体４０６ｃとなる絶縁体をＣＭＰなどを用いて絶縁体４１０の上面に達するまで研磨および平坦化する。これにより、ゲート電極としての機能を有する導電体４０４は、リソグラフィー法を用いることなく自己整合的に形成できる。また、絶縁体４１２および絶縁体４０６ｃを形成する。
ゲート電極としての機能を有する導電体４０４とソース電極またはドレイン電極としての機能を有する導電体４１６ａ１および導電体４１６ａ２との合わせ精度を考慮することなくゲート電極としての機能を有する導電体４０４を形成できるので半導体装置の面積を小さくすることができる。また、リソグラフィー工程が不要となるので工程簡略化による生産性の向上が見込まれる（図４０（Ａ）、（Ｂ）および（Ｃ）参照。）。
次に、絶縁体４１０上、絶縁体４１２上および絶縁体４０６ｃ上に絶縁体４１８を成膜する。絶縁体４１８の成膜はスパッタリング法、ＣＶＤ法、ＭＢＥ法またはＰＬＤ法、ＡＬＤ法などを用いて行うことができる。次に絶縁体４１８上に絶縁体４０８を成膜する。絶縁体４０８の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法またはＰＬＤ法、ＡＬＤ法などを用いて行うことができる。好ましくは、絶縁体４０８として、酸素を有するプラズマを用いて酸化アルミニウムを成膜することで、該プラズマ中の酸素を過剰酸素として、絶縁体４１８の上面に添加することができる。
絶縁体４０８となる絶縁体の成膜より後のいずれかのタイミングにおいて、第２の加熱処理を行っても構わない。第２の加熱処理を行うことで、絶縁体４１８に含まれる過剰酸素が絶縁体４１０、絶縁体４０２および絶縁体４０６ａを通過して半導体４０６ｂまで移動する。また、絶縁体４１８に含まれる過剰酸素が絶縁体４１２および／または絶縁体４０６ｃを通過して半導体４０６ｂまで移動する。このように２つの経路を通って過剰酸素が半導体４０６ｂまで移動するため、半導体４０６ｂの欠陥（酸素欠損）を低減することができる。
なお、第２の加熱処理は、絶縁体４１８に含まれる過剰酸素（酸素）が半導体４０６ｂまで拡散する温度で行えばよい。例えば、第１の加熱処理についての記載を参照しても構わない。または、第２の加熱処理は、第１の加熱処理よりも低い温度が好ましい。第１の加熱処理と第２の加熱処理の温度差は、２０℃以上１５０℃以下、好ましくは４０℃以上１００℃以下とする。これにより、絶縁体４０２から余分に過剰酸素（酸素）が放出することを抑えることができる。なお、第２の加熱処理は、同等の加熱処理を各層の成膜時の加熱によって兼ねることができる場合、行わなくてもよい場合がある。
次に絶縁体４０８上に絶縁体４２８を成膜する。絶縁体４２８の成膜はスパッタリング法、ＣＶＤ法、ＭＢＥ法またはＰＬＤ法、ＡＬＤ法などを用いて行うことができる（図４１（Ａ）、（Ｂ）および（Ｃ）参照。）。
ここからは、本発明に係る第１の開口部、第２の開口部、第３の開口部および第４の開口部の作製方法について詳細を説明する。
まず、絶縁体４２８上に導電体４１７ａを成膜する。導電体４１７ａの成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法またはＰＬＤ法、ＡＬＤ法などを用いて行うことができる。次に、導電体４１７ａ上に絶縁体４１９ａを成膜する。絶縁体４１９ａの成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法またはＰＬＤ法、ＡＬＤ法などを用いて行うことができる（図４２（Ａ）、（Ｂ）および（Ｃ）参照。）。
次に、絶縁体４１９ａ上にリソグラフィー法などによってレジストマスク４２０を形成する。図示しないが絶縁体４１９ａ上に有機塗布膜を形成して該有機塗布膜上にリソグラフィー法などによってレジストマスク４２０を形成してもよい。有機塗布膜を絶縁体４１９ａとレジストマスク４２０の間に形成することで、絶縁体４１９ａとレジストマスク４２０との密着性が、有機塗布膜を介して向上することがある（図４３（Ａ）、（Ｂ）および（Ｃ）参照。）。
次に、該レジストマスクをマスクとして、絶縁体４１９ａをドライエッチング法によって導電体４１７ａの上面に達するまで第１の加工を行い絶縁体４１９を形成する。有機塗布膜を絶縁体４１９ａ上に形成する場合は、第１の加工の前に、ドライエッチング法などによって該有機塗布膜の加工を行えばよい。有機塗布膜の加工に使用するガスは、例えばＣ４Ｆ６ガス、Ｃ４Ｆ８ガス、ＣＦ４ガス、ＳＦ６ガスまたはＣＨＦ３ガスなどを用いることができる。
第１の加工に用いるガスは、例えば、Ｃ４Ｆ６ガス、Ｃ４Ｆ８ガス、ＣＦ４ガス、ＳＦ６ガスまたはＣＨＦ３ガスなどを単独または２以上のガスを混合して用いることができる。または、上記ガスに酸素ガス、ヘリウムガス、アルゴンガスまたは水素ガスなどを適宜添加することができる。有機塗布膜の加工および絶縁体４１９の加工に使用するドライエッチング装置は上述のドライエッチング装置を使用することができるが、平行平板型電極それぞれに周波数の異なる高周波電源を接続する構成のドライエッチング装置の使用が好ましい（図４４（Ａ）、（Ｂ）および（Ｃ）参照。）。
次に、導電体４１７ａをドライエッチング法によって絶縁体４２８の上面に達するまで第２の加工を行い導電体４１７を形成する。ドライエッチングに使用するガスは、例えば、Ｃ４Ｆ６ガス、Ｃ４Ｆ８ガス、ＣＦ４ガス、ＳＦ６ガス、ＣＨＦ３ガス、Ｃｌ２ガス、ＢＣｌ３ガスまたはＳｉＣｌ４ガスなどを単独ガスまたは２以上のガスを混合して用いることができる。または、上記ガスに酸素ガス、ヘリウムガス、アルゴンガスまたは水素ガスなどを適宜添加することができる。この時、レジストマスク４２０はエッチングされて消失することがある。ドライエッチング装置は上述の第１の加工のドライエッチング装置を用いてもよい。以上により導電体４１７および絶縁体４１９を有するハードマスクを形成する（図４５（Ａ）、（Ｂ）および（Ｃ）参照。）。
尚、上記ハードマスクは、導電体４１７のみの１層としてもよい。この場合は、導電体４１７ａ上にリソグラフィー法などによってレジストマスク４２０を形成した後に上記第２の加工を行えばよい。第２の加工によってレジストマスク４２０はエッチングされて消失することがある。または、ハードマスク無しでレジストマスク４２０のみまたは有機塗布膜およびレジストマスク４２０の２層マスクとすることもできる場合がある。
次に、導電体４１７および絶縁体４１９を有するハードマスクをマスクとして、絶縁体４２８をドライエッチング法によって、第１の開口部、第２の開口部、第３の開口部および第４の開口部を絶縁体４０８の上面に達するまで第３の加工を行う。ドライエッチングに使用するガスは、上述の第１の加工と同様のガスを用いることができる。ドライエッチング装置は、第１の加工と同様の装置を用いることができる。また、第３の加工によって第１の開口部の側面、第２の開口部の側面、第３の開口部の側面および第４の開口部の側面に生成物１３０が付着することがある（図４６（Ａ）、（Ｂ）および（Ｃ）参照。）。
次に、絶縁体４０８をドライエッチング法によって、第１の開口部、第２の開口部、第３の開口部および第４の開口部を絶縁体４１８の上面に達するまで第４の加工を行う。
次に、絶縁体４１８をドライエッチング法によって、第１の開口部、第２の開口部および第３の開口部を絶縁体４１０に達するまで第５の加工を行い、第４の開口部は、導電体４０４に達するまで第５の加工を行う。
次に、絶縁体４１０をドライエッチング法によって、第１の開口部を絶縁体４０２に達するまで第６の加工を行い、第２の開口部を導電体４１６ａ１に達するまで第６の加工を行い、第３の開口部を導電体４１６ａ２に達するまで第６の加工を行う。第４の開口部は絶縁体４１０を有さず、第５の加工によって、すでに導電体４０４に達しているので、第６の加工によって導電体４０４はオーバーエッチングされる（図４７（Ａ）、（Ｂ）および（Ｃ）参照。）。
絶縁体４１０の上面がＣＭＰ処理などによって平坦性を有しているので、第１の開口部と第２の開口部および第３の開口部と、では絶縁体４１０の膜厚が異なり、膜厚の厚い順に、第１の開口部、次に第２の開口部および第３の開口部となる。尚、第４の開口部は絶縁体４１０を有さない。
つまり第６の加工において、最初に、第２の開口部および第３の開口部の絶縁体４１０がエッチングされて導電体４１６ａ１または導電体４１６ａ２に達することになる。次に、第１の開口部の絶縁体４１０がエッチングされて絶縁体４０２に達することになる。つまり第２の開口部および第３の開口部が導電体４１６ａ１または導電体４１６ａ２に達してから第１の開口部が絶縁体４０２に達するまでの時間、第２の開口部および第３の開口部の導電体４１６ａ１または導電体４１６ａ２がオーバーエッチングされることになる。または、第４の開口部は、第６の加工の時間に渡って、導電体４０４がオーバーエッチングされる。
次に、絶縁体４０２および電子捕獲層３０３をドライエッチング法によって、第１の開口部を絶縁体３０２に達するまで第７の加工を行う。第２の開口部および第３の開口部は第６の加工によって、すでに導電体４１６ａ１または導電体４１６ａ２に達しているので、第７の加工によって導電体４１６ａ１または導電体４１６ａ２はさらにオーバーエッチングされる。第４の開口部は、第５の加工によってすでに導電体４０４に達しているので、第７の加工によって導電体４０４はさらにオーバーエッチングされる（図４８（Ａ）、（Ｂ）および（Ｃ）参照。）。
次に、絶縁体３０２をドライエッチング法によって、第１の開口部を導電体３１０ｂに達するまで第８の加工を行う。第２の開口部および第３の開口部は第６の加工によって、すでに導電体４１６ａ１または導電体４１６ａ２に達しているので、第８の加工によって導電体４１６ａ１または導電体４１６ａ２はさらにオーバーエッチングされる。第４の開口部は、第５の加工によってすでに導電体４０４に達しているので、第８の加工によって導電体４０４はさらにオーバーエッチングされる。また、第１の開口部の底部の導電体３１０ｂ上、第２の開口部の底部の導電体４１６ａ１上、第３の開口部の底部の導電体４１６ａ２上および第４の開口部の底部の導電体４０４上には生成物１３０が付着することがある（図４９（Ａ）、（Ｂ）および（Ｃ）参照。）。
第４の加工条件、第５の加工条件、第６の加工条件、第７の加工条件および第８の加工条件は同一の加工条件とすることができる。ドライエッチングに使用するガスは、上述の第１の加工と同様のガスを用いることができる。ドライエッチング装置は、第１の加工と同様の装置を用いることができる。
第４の加工条件、第５の加工条件、第６の加工条件、第７の加工条件および第８の加工条件としては、導電体４０４のエッチングレート、導電体４１６ａ１のエッチングレート、導電体４１６ａ２のエッチングレートおよび導電体３１０ｂのエッチングレートと絶縁体４０８および電子捕獲層３０３のエッチングレートの比を大きくすることで、導電体４０４、導電体４１６ａ１および導電体４１６ａ２のオーバーエッチングによるエッチングの進行を抑えることができる。導電体４０４のエッチングレート、導電体４１６ａ１のエッチングレート、導電体４１６ａ２のエッチングレートおよび導電体３１０ｂのエッチングレートを１として絶縁体４０８および電子捕獲層３０３のエッチングレートを５以上とする。好ましくは１０以上とする。
また、第３の加工条件、第４の加工条件、第５の加工条件、第６の加工条件、第７の加工条件および第８の加工条件において、ハードマスクとしての絶縁体４１９および導電体４１７のエッチングレートと絶縁体４２８、絶縁体４１８、絶縁体４０８、絶縁体４１０、絶縁体４０２、電子捕獲層３０３および絶縁体３０２のエッチングレートの比を大きくすることで、ハードマスクとしての絶縁体４１９および導電体４１７の形状の変化が抑えられ、開口部の形状の異常を防ぐことができる。具体的には開口部の上部の広がりを防ぐことができる。絶縁体４１９および導電体４１７のエッチングレートを１として絶縁体４２８、絶縁体４１８、絶縁体４０８、絶縁体４１０、絶縁体４０２、電子捕獲層３０３および絶縁体３０２のエッチングレートを５以上とする、好ましくは１０以上とする。
尚、第８の加工後に連続的に酸素ガスを用いたプラズマ処理を行うことがある。これは、第１の加工、第２の加工、第３の加工、第４の加工、第５の加工、第６の加工、第７の加工および第８の加工によって、第１の開口部内、第２の開口部内、第３の開口部内および第４の開口部内に生成物が付着することがあるが、酸素ガスを用いたプラズマ処理によって除去することができる。
酸素プラズマ処理によって、第１の開口部の底部の導電体３１０ｂの上面、第２の開口部の底部の導電体４１６ａ１の上面、第３の開口部の底部の導電体４１６ａ２の上面および第４の開口部の底部の導電体４０４の上面が酸化される。導電体が金属を含む導電体であれば、金属酸化物１１５が形成されることがある。金属酸化物１１５は、絶縁体または抵抗体になることがある。従って、金属酸化物１１５を除去することが好ましい（図５０（Ａ）、（Ｂ）または（Ｃ）参照。）。
金属酸化物１１５を除去するために洗浄処理を行ってもよい。洗浄処理としては、薬液を用いた洗浄または水を用いた洗浄を行うことができる。洗浄装置としてはスピン洗浄機またはバッチ型洗浄装置を用いることができる。
ここでは、洗浄処理の一例として、実施の形態１と同様の方法であるバッチ型洗浄装置を用いたＱＤＲ洗浄処理を行う。ＱＤＲ洗浄は３サイクル以上、好ましくは５サイクル以上行うことが好ましい。
以上により、第１の開口部、第２の開口部、第３の開口部および第４の開口部を形成することができる（図５１（Ａ）、（Ｂ）および（Ｃ）参照。）
ここまでは、第１の開口部、第２の開口部、第３の開口部および第４の開口部を１回のリソグラフィー法によって形成する方法を説明したが、各開口部ごとにそれぞれリソグラフィー法を用いて形成してもよい。または、２以上の開口部ごとにそれぞれリソグラフィー法を用いて形成してもよい。
次に導電体４２２ａを成膜する。導電体４２２ａの成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法またはＰＬＤ法、ＡＬＤ法などを用いて行うことができる。導電体４２２ａは、絶縁体４１０などに形成される開口部を埋めるように成膜する。したがって、ＣＶＤ法（特にＭＣＶＤ法）を用いることが好ましい。また、絶縁体４１０などとＭＣＶＤ法で成膜する導電体の密着性を高めるために、ＡＬＤ法などによって成膜した導電体と、ＣＶＤ法で成膜した導電体との多層膜にすると好ましい場合がある。例えば、窒化チタンと、タングステンとがこの順に成膜された多層膜などを用いればよい（図５２（Ａ）、（Ｂ）および（Ｃ）参照。）。
次に、導電体４２２ａを絶縁体４１９の上面に達するまで第１のＣＭＰ処理を行うことで導電体４２２を形成する（図５３（Ａ）、（Ｂ）および（Ｃ）参照。）。
次に、導電体４２２、絶縁体４１９および導電体４１７を絶縁体４２８の上面に達するまで第２のＣＭＰ処理を行う。これにより、第１の開口部には導電体４３３が埋め込まれ、第２の開口部には導電体４３１が埋め込まれ、第３の開口部には導電体４２９が埋め込まれ、第４の開口部には導電体４３７が埋め込まれる（図５４（Ａ）、（Ｂ）および（Ｃ）参照。）。
次に、絶縁体４２８上、導電体４３３上、導電体４３１上、導電体４２９上および導電体４３７上に導電体を成膜し、リソグラフィー法により該導電体の一部をエッチング加工することで、導電体４３４、導電体４３２、導電体４３０および導電体４３８形成する。以上により、図９に示すトランジスタを作製することができる（図５５（Ａ）、（Ｂ）および（Ｃ）参照。）。
尚、上述のように、絶縁体４１０を形成する際に、絶縁体４１０ａをドライエッチング法などによって絶縁体４０２に達するまで第１の加工を行い、絶縁体４１０を形成する。この時、絶縁体４０２が電子捕獲層３０３上に達するまでエッチングされることがあるが、この場合のトランジスタは図５６（Ａ），（Ｂ）および（Ｃ）に示す構造となる。本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組み合わせて実施することができる。
（実施の形態５）
＜記憶装置１＞
本発明の一態様に係るトランジスタを用いた、電力が供給されない状況でも記憶内容の保持が可能で、かつ、書き込み回数にも制限が無い半導体装置（記憶装置）の一例を図５７に示す。
図５７（Ａ）に示す半導体装置は、第１の半導体を用いたトランジスタ３２００と第２の半導体を用いたトランジスタ３３００、および容量素子３４００を有している。なお、トランジスタ３３００としては、上述したトランジスタを用いることができる。
トランジスタ３３００は、オフ電流の小さいトランジスタが好ましい。トランジスタ３３００は、例えば、酸化物半導体を用いたトランジスタを用いることができる。トランジスタ３３００のオフ電流が小さいことにより、半導体装置の特定のノードに長期にわたり記憶内容を保持することが可能である。つまり、リフレッシュ動作を必要としない、またはリフレッシュ動作の頻度が極めて少なくすることが可能となるため、消費電力の低い半導体装置となる。
図５７（Ａ）において、第１の配線３００１はトランジスタ３２００のソースと電気的に接続され、第２の配線３００２はトランジスタ３２００のドレインと電気的に接続される。また、第３の配線３００３はトランジスタ３３００のソース、ドレインの一方と電気的に接続され、第４の配線３００４はトランジスタ３３００のゲートと電気的に接続されている。そして、トランジスタ３２００のゲート、およびトランジスタ３３００のソース、ドレインの他方は、容量素子３４００の一方の電極と電気的に接続され、第５の配線３００５は容量素子３４００の他方の電極と電気的に接続されている。
図５７（Ａ）に示す半導体装置は、トランジスタ３２００のゲートの電位が保持可能という特性を有することで、以下に示すように、情報の書き込み、保持、読み出しが可能である。
情報の書き込みおよび保持について説明する。まず、第４の配線３００４の電位を、トランジスタ３３００が導通状態となる電位にして、トランジスタ３３００を導通状態とする。これにより、第３の配線３００３の電位が、トランジスタ３２００のゲート、および容量素子３４００の一方の電極と電気的に接続するノードＦＧに与えられる。即ち、トランジスタ３２００のゲートには、所定の電荷が与えられる（書き込み）。ここでは、異なる二つの電位レベルを与える電荷（以下Ｌｏｗレベル電荷、Ｈｉｇｈレベル電荷という。）のどちらかが与えられるものとする。その後、第４の配線３００４の電位を、トランジスタ３３００が非導通状態となる電位にして、トランジスタ３３００を非導通状態とすることにより、ノードＦＧに電荷が保持される（保持）。
トランジスタ３３００のオフ電流が小さいため、ノードＦＧの電荷は長期間にわたって保持される。
次に情報の読み出しについて説明する。第１の配線３００１に所定の電位（定電位）を与えた状態で、第５の配線３００５に適切な電位（読み出し電位）を与えると、第２の配線３００２は、ノードＦＧに保持された電荷量に応じた電位をとる。これは、トランジスタ３２００をｎチャネル型とすると、トランジスタ３２００のゲートにＨｉｇｈレベル電荷が与えられている場合の見かけ上のしきい値電圧Ｖｔｈ＿Ｈは、トランジスタ３２００のゲートにＬｏｗレベル電荷が与えられている場合の見かけ上のしきい値電圧Ｖｔｈ＿Ｌより低くなるためである。ここで、見かけ上のしきい値電圧とは、トランジスタ３２００を「導通状態」とするために必要な第５の配線３００５の電位をいうものとする。したがって、第５の配線３００５の電位をＶｔｈ＿ＨとＶｔｈ＿Ｌの間の電位Ｖ０とすることにより、ノードＦＧに与えられた電荷を判別できる。例えば、書き込みにおいて、ノードＦＧにＨｉｇｈレベル電荷が与えられていた場合には、第５の配線３００５の電位がＶ０（＞Ｖｔｈ＿Ｈ）となれば、トランジスタ３２００は「導通状態」となる。一方、ノードＦＧにＬｏｗレベル電荷が与えられていた場合には、第５の配線３００５の電位がＶ０（＜Ｖｔｈ＿Ｌ）となっても、トランジスタ３２００は「非導通状態」のままである。このため、第２の配線３００２の電位を判別することで、ノードＦＧに保持されている情報を読み出すことができる。
なお、メモリセルをアレイ状に配置する場合、読み出し時には、所望のメモリセルの情報を読み出さなくてはならない。例えば、情報を読み出さないメモリセルにおいては、ノードＦＧに与えられた電荷によらずトランジスタ３２００が「非導通状態」となるような電位、つまり、Ｖｔｈ＿Ｈより低い電位を第５の配線３００５に与えることで所望のメモリセルの情報のみを読み出せる構成とすればよい。または、情報を読み出さないメモリセルにおいては、ノードＦＧに与えられた電荷によらずトランジスタ３２００が「導通状態」となるような電位、つまり、Ｖｔｈ＿Ｌより高い電位を第５の配線３００５に与えることで所望のメモリセルの情報のみを読み出せる構成とすればよい。
＜半導体装置の構造１＞
図５８は、図５７（Ａ）に対応する半導体装置の断面図である。図５８に示す半導体装置は、トランジスタ３２００と、トランジスタ３３００と、容量素子３４００と、を有する。また、トランジスタ３３００および容量素子３４００は、トランジスタ３２００の上方に配置する。なお、トランジスタ３３００としては、図９に示したトランジスタを用いた例を示しているが、本発明の一態様に係る半導体装置は、これに限定されるものではない。よって適宜上述したトランジスタについての記載を参酌する。
また、図５８に示すトランジスタ３２００は、半導体基板４５０を用いたトランジスタである。トランジスタ３２００は、半導体基板４５０中の領域４７４ａと、半導体基板４５０中の領域４７４ｂと、絶縁体４６２と、導電体４５４と、を有する。
トランジスタ３２００において、領域４７４ａおよび領域４７４ｂは、ソース領域およびドレイン領域としての機能を有する。また、絶縁体４６２は、ゲート絶縁体としての機能を有する。また、導電体４５４は、ゲート電極としての機能を有する。したがって、導電体４５４に印加する電位によって、チャネル形成領域の抵抗を制御することができる。即ち、導電体４５４に印加する電位によって、領域４７４ａと領域４７４ｂとの間の導通・非導通を制御することができる。
半導体基板４５０としては、例えば、シリコン、ゲルマニウムなどの単体半導体基板、または炭化シリコン、シリコンゲルマニウム、ヒ化ガリウム、リン化インジウム、酸化亜鉛、酸化ガリウムからなる化合物半導体基板などを用いればよい。好ましくは、半導体基板４５０として単結晶シリコン基板を用いる。
半導体基板４５０は、ｎ型の導電型を付与する不純物を有する半導体基板を用いる。ただし、半導体基板４５０として、ｐ型の導電型を付与する不純物を有する半導体基板を用いても構わない。その場合、トランジスタ３２００となる領域には、ｎ型の導電型を付与する不純物を有するウェルを配置すればよい。または、半導体基板４５０がｉ型であっても構わない。
半導体基板４５０の上面は、（１１０）面を有することが好ましい。こうすることで、トランジスタ３２００のオン特性を向上させることができる。
領域４７４ａおよび領域４７４ｂは、ｐ型の導電型を付与する不純物を有する領域である。このようにして、トランジスタ３２００はｐチャネル型トランジスタを構成する。
トランジスタ３２００がｐチャネル型トランジスタである場合について説明したが、トランジスタ３２００がｎチャネル型トランジスタであっても構わない。
なお、トランジスタ３２００は、領域４６０などによって隣接するトランジスタと分離される。領域４６０は、絶縁性を有する領域である。
図５８に示す半導体装置は、絶縁体４６４と、絶縁体４６６と、絶縁体４６８と、絶縁体４７０と、絶縁体４７２と、絶縁体４７５と、絶縁体４０２と、絶縁体４１０と、絶縁体４１８と、絶縁体４０８と、絶縁体４２８と、絶縁体４６５と、絶縁体４６７と、絶縁体４６９と、絶縁体４９８と、導電体４８０ａと、導電体４８０ｂと、導電体４８０ｃと、導電体４７８ａと、導電体４７８ｂと、導電体４７８ｃと、導電体４７６ａと、導電体４７６ｂと、導電体４７６ｃと、導電体４７９ａと、導電体４７９ｂと、導電体４７９ｃと、導電体４７７ａと、導電体４７７ｂと、導電体４７７ｃと、導電体４８４ａと、導電体４８４ｂと、導電体４８４ｃと、導電体４８４ｄと、導電体４８３ａと、導電体４８３ｂと、導電体４８３ｃと、導電体４８３ｄと、導電体４８３ｅと、導電体４８３ｆと、導電体４８５ａと、導電体４８５ｂと、導電体４８５ｃと、導電体４８５ｄと、導電体４８７ａと、導電体４８７ｂと、導電体４８７ｃと、導電体４８８ａと、導電体４８８ｂと、導電体４８８ｃと、導電体４９０ａと、導電体４９０ｂと、導電体４８９ａと、導電体４８９ｂと、導電体４９１ａと、導電体４９１ｂと、導電体４９１ｃと、導電体４９２ａと、導電体４９２ｂと、導電体４９２ｃと、導電体４９４と、導電体４９６と、絶縁体４０６ａ、半導体４０６ｂ、絶縁体４０６ｃと、を有する。
絶縁体４６４は、トランジスタ３２００上に配置する。また、絶縁体４６６は、絶縁体４６４上に配置する。また、絶縁体４６８は、絶縁体４６６上に配置する。また、絶縁体４７０は、絶縁体４６８上に配置する。また、絶縁体４７２は、絶縁体４７０上に配置する。また、絶縁体４７５は、絶縁体４７２上に配置する。また、トランジスタ３３００は、絶縁体４７５上に配置する。また、絶縁体４１８は、トランジスタ３３００上に配置する。また、絶縁体４０８は、絶縁体４１８上に配置する。また、絶縁体４２８は、絶縁体４０８上に配置する。また、絶縁体４６５は、絶縁体４２８上に配置される。また、容量素子３４００は、絶縁体４６５上に配置される。また、絶縁体４６９は、容量素子３４００上に配置される。
絶縁体４６４は、領域４７４ａに達する開口部と、領域４７４ｂに達する開口部と、導電体４５４に達する開口部と、を有する。また、開口部には、それぞれ導電体４８０ａ、導電体４８０ｂまたは導電体４８０ｃが埋め込まれている。
また、絶縁体４６６は、導電体４８０ａに達する開口部と、導電体４８０ｂに達する開口部と、導電体４８０ｃに達する開口部と、を有する。また、開口部には、それぞれ導電体４７８ａ、導電体４７８ｂまたは導電体４７８ｃが埋め込まれている。
また、絶縁体４６８は、導電体４７８ａに達する開口部と、導電体４７８ｂに達する開口部と、導電体４７８ｃに達する開口部と、を有する。また、開口部には、それぞれ導電体４７６ａ、導電体４７６ｂまたは導電体４７６ｃが埋め込まれている。
また、絶縁体４６８上に、導電体４７６ａと接する導電体４７９ａと、導電体４７６ｂと接する導電体４７９ｂと、導電体４７６ｃと接する導電体４７９ｃと、を有する。また、絶縁体４７２は、絶縁体４７０を通って導電体４７９ａに達する開口部と、絶縁体４７０通って導電体４７９ｂに達する開口部と、を有する。また、開口部には、それぞれ導電体４７７ａまたは導電体４７７ｂが埋め込まれている。
また、絶縁体４７５は、トランジスタ３３００のチャネル形成領域と重なる開口部と、導電体４７７ａに達する開口部と、導電体４７７ｂに達する開口部と、絶縁体４７２に達する開口部と、を有する。また、開口部には、それぞれ導電体４８４ａ、導電体４８４ｂ、導電体４８４ｃまたは導電体４８４ｄが埋め込まれている。
また、導電体４８４ｄは、トランジスタ３３００のボトムゲート電極としての機能を有しても構わない。または、例えば、導電体４８４ｄに一定の電位を印加することで、トランジスタ３３００のしきい値電圧などの電気特性を制御しても構わない。または、例えば、導電体４８４ｄとトランジスタ３３００のトップゲート電極とを電気的に接続しても構わない。こうすることで、トランジスタ３３００のオン電流を大きくすることができる。また、パンチスルー現象を抑制することができるため、トランジスタ３３００の飽和領域における電気特性を安定にすることができる。
また、絶縁体４０２は、導電体４８４ａに達する開口部と、導電体４８４ｂに達する開口部と、導電体４８４ｃに達する開口部と、を有する。
また、絶縁体４２８は、絶縁体４０８、絶縁体４１８、絶縁体４１０および絶縁体４０２を通って導電体４８４ａに達する開口部と、絶縁体４０８、絶縁体４１８、絶縁体４１０および絶縁体４０２を通って導電体４８４ｃに達する開口部と、絶縁体４０８、絶縁体４１８および絶縁体４１０を通ってトランジスタ３３００のソース電極またはドレイン電極の一方の導電体に達する２つの開口部と、絶縁体４０８および絶縁体４１８通ってトランジスタ３３００のゲート電極の導電体に達する開口部と、を有する。また、開口部には、それぞれ導電体４８３ａ、導電体４８３ｃ、導電体４８３ｅ、導電体４８３ｆまたは導電体４８３ｄが埋め込まれている。
また、絶縁体４２８上に、導電体４８３ａおよび４８３ｅと接する導電体４８５ａと、導電体４８３ｂと接する導電体４８５ｂと、導電体４８３ｃおよび導電体４８３ｆと接する導電体４８５ｃと、導電体４８３ｄと接する導電体４８５ｄと、を有する。また、絶縁体４６５は、導電体４８５ａに達する開口部と、導電体４８５ｂに達する開口部と、導電体４８５ｃに達する開口部と、を有する。また、開口部には、それぞれ導電体４８７ａ、導電体４８７ｂまたは導電体４８７ｃが埋め込まれている。
また絶縁体４６５上に、導電体４８７ａと接する導電体４８８ａと、導電体４８７ｂと接する導電体４８８ｂと、導電体４８７ｃと接する導電体４８８ｃと、を有する。また、絶縁体４６７は、導電体４８８ａに達する開口部と、導電体４８８ｂに達する開口部と、を有する。また、開口部には、それぞれ導電体４９０ａまたは導電体４９０ｂが埋め込まれている。また、導電体４８８ｃは容量素子３４００の一方の電極の導電体４９４と接している。
また、絶縁体４６７上に、導電体４９０ａと接する導電体４８９ａと、導電体４９０ｂと接する導電体４８９ｂと、を有する。また、絶縁体４６９は、導電体４８９ａに達する開口部と、導電体４８９ｂに達する開口部と、容量素子３４００の他方の電極である導電体４９６に達する開口部と、を有する。また、開口部には、それぞれ導電体４９１ａ、導電体４９１ｂまたは導電体４９１ｃが埋め込まれている。
また、絶縁体４６９上には、導電体４９１ａと接する導電体４９２ａと、導電体４９１ｂと接する導電体４９２ｂと、導電体４９１ｃと接する導電体４９２ｃと、を有する。
絶縁体４６４、絶縁体４６６、絶縁体４６８、絶縁体４７０、絶縁体４７２、絶縁体４７５、絶縁体４０２、絶縁体４１０、絶縁体４０８、絶縁体４２８、絶縁体４６５、絶縁体４６７、絶縁体４６９および絶縁体４９８としては、例えば、ホウ素、炭素、窒素、酸素、フッ素、マグネシウム、アルミニウム、シリコン、リン、塩素、アルゴン、ガリウム、ゲルマニウム、イットリウム、ジルコニウム、ランタン、ネオジム、ハフニウムまたはタンタルを含む絶縁体を、単層で、または積層で用いればよい。例えば、絶縁体４０１としては、酸化アルミニウム、酸化マグネシウム、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウムまたは酸化タンタルを用いればよい。
絶縁体４６４、絶縁体４６６、絶縁体４６８、絶縁体４７０、絶縁体４７２、絶縁体４７５、絶縁体４０２、絶縁体４１０、絶縁体４０８、絶縁体４２８、絶縁体４６５、絶縁体４６７、絶縁体４６９または絶縁体４９８の一以上は、水素などの不純物および酸素をブロックする機能を有する絶縁体を有することが好ましい。トランジスタ３３００の近傍に、水素などの不純物および酸素をブロックする機能を有する絶縁体を配置することによって、トランジスタ３３００の電気特性を安定にすることができる。
水素などの不純物および酸素をブロックする機能を有する絶縁体としては、例えば、ホウ素、炭素、窒素、酸素、フッ素、マグネシウム、アルミニウム、シリコン、リン、塩素、アルゴン、ガリウム、ゲルマニウム、イットリウム、ジルコニウム、ランタン、ネオジム、ハフニウムまたはタンタルを含む絶縁体を、単層で、または積層で用いればよい。
導電体４８０ａ、導電体４８０ｂと、導電体４８０ｃ、導電体４７８ａ、導電体４７８ｂ、導電体４７８ｃ、導電体４７６ａ、導電体４７６ｂ、導電体４７６ｃ、導電体４７９ａ、導電体４７９ｂ、導電体４７９ｃ、導電体４７７ａ、導電体４７７ｂ、導電体４７７ｃ、導電体４８４ａ、導電体４８４ｂ、導電体４８４ｃ、導電体４８４ｄ、導電体４８３ａ、導電体４８３ｂと、導電体４８３ｃ、導電体４８３ｄ、導電体４８３ｅ、導電体４８３ｆ、導電体４８５ａ、導電体４８５ｂ、導電体４８５ｃ、導電体４８５ｄ、導電体４８７ａ、導電体４８７ｂ、導電体４８７ｃ、導電体４８８ａ、導電体４８８ｂ、導電体４８８ｃ、導電体４９０ａ、導電体４９０ｂと、導電体４８９ａ、導電体４８９ｂと、導電体４９１ａ、導電体４９１ｂ、導電体４９１ｃ、導電体４９２ａ、導電体４９２ｂ、導電体４９２ｃ、導電体４９４および導電体４９６としては、例えば、ホウ素、窒素、酸素、フッ素、シリコン、リン、アルミニウム、チタン、クロム、マンガン、コバルト、ニッケル、銅、亜鉛、ガリウム、イットリウム、ジルコニウム、モリブデン、ルテニウム、銀、インジウム、スズ、タンタルおよびタングステンを一種以上含む導電体を、単層で、または積層で用いればよい。例えば、合金や化合物であってもよく、アルミニウムを含む導電体、銅およびチタンを含む導電体、銅およびマンガンを含む導電体、インジウム、スズおよび酸素を含む導電体、チタンおよび窒素を含む導電体などを用いてもよい。
半導体４０６ｂとしては、酸化物半導体を用いることが好ましい。ただし、シリコン（歪シリコン含む）、ゲルマニウム、シリコンゲルマニウム、炭化シリコン、ガリウムヒ素、アルミニウムガリウムヒ素、インジウムリン、窒化ガリウムまたは有機半導体などを用いても構わない場合がある。
絶縁体４０６ａおよび絶縁体４０６ｃとしては、半導体４０６ｂを構成する酸素以外の元素一種以上、または二種以上から構成される酸化物を用いることが望ましい。ただし、シリコン（歪シリコン含む）、ゲルマニウム、シリコンゲルマニウム、炭化シリコン、ガリウムヒ素、アルミニウムガリウムヒ素、インジウムリン、窒化ガリウムまたは有機半導体などを用いても構わない場合がある。
トランジスタ３２００のソースまたはドレインは、導電体４８０ａと、導電体４７８ａと、導電体４７６ａと、導電体４７９ａと、導電体４７７ａと、導電体４８４ａと、導電体４８３ａと、導電体４８５ａと、導電体４８３ｅと、を介してトランジスタ３３００のソース電極またはドレイン電極の一方である導電体と電気的に接続する。また、トランジスタ３２００のゲート電極である導電体４５４は、導電体４８０ｃと、導電体４７８ｃと、導電体４７６ｃと、導電体４７９ｃと、導電体４７７ｃと、導電体４８４ｃと、導電体４８３ｃと、導電体４８５ｃと、導電体４８３ｆと、を介してトランジスタ３３００のソース電極またはドレイン電極の他方である導電体と電気的に接続する。
容量素子３４００は、トランジスタ３３００のソース電極またはドレイン電極の一方の電極と、導電体４８３ｃと、導電体４８５ｃと、導電体４８７ｃと、導電体４８８ｃと、を介して容量素子３４００の一方の電極と電気的に接続する導電体４９４と、絶縁体４９８と、容量素子３４００の他方の電極である導電体４９６と、を有する。なお、容量素子３４００は、トランジスタ３３００の上方または下方に形成することで、半導体装置の大きさを縮小することができて好適である。
そのほかの構造については、適宜図９などについての記載を参酌することができる。
なお、図５９に示す半導体装置は、図５８に示した半導体装置のトランジスタ３２００の構造が異なるのみである。よって、図５９に示す半導体装置については、図５８に示した半導体装置の記載を参酌する。具体的には、図５９に示す半導体装置は、トランジスタ３２００がＦｉｎ型である場合を示している。トランジスタ３２００をＦｉｎ型とすることにより、実効上のチャネル幅が増大することによりトランジスタ３２００のオン特性を向上させることができる。また、ゲート電極の電界の寄与を高くすることができるため、トランジスタ３２００のオフ特性を向上させることができる。なお、トランジスタ３２００はｐチャネル型トランジスタであってもｎチャネル型トランジスタであっても構わない。
本実施の形態では、トランジスタ３２００上にトランジスタ３３００を有し、トランジスタ３３００上に容量素子３４００を有する半導体装置の一例を示したが、トランジスタ３２００上にトランジスタ３３００と同様の半導体を有するトランジスタを一以上有する構成としても構わない。このような構成とすることで半導体装置の集積度をより高めることができる。
＜記憶装置２＞
図５７（Ｂ）に示す半導体装置は、トランジスタ３２００を有さない点で図５７（Ａ）に示した半導体装置と異なる。この場合も図５７（Ａ）に示した半導体装置と同様の動作により情報の書き込みおよび保持動作が可能である。
図５７（Ｂ）に示す半導体装置における、情報の読み出しについて説明する。トランジスタ３３００が導通状態になると、浮遊状態である第３の配線３００３と容量素子３４００とが導通し、第３の配線３００３と容量素子３４００の間で電荷が再分配される。その結果、第３の配線３００３の電位が変化する。第３の配線３００３の電位の変化量は、容量素子３４００の一方の電極の電位（または容量素子３４００に蓄積された電荷）によって、異なる値をとる。
例えば、容量素子３４００の一方の電極の電位をＶ、容量素子３４００の容量をＣ、第３の配線３００３が有する容量成分をＣＢ、電荷が再分配される前の第３の配線３００３の電位をＶＢ０とすると、電荷が再分配された後の第３の配線３００３の電位は、（ＣＢ×ＶＢ０＋Ｃ×Ｖ）／（ＣＢ＋Ｃ）となる。したがって、メモリセルの状態として、容量素子３４００の一方の電極の電位がＶ１とＶ０（Ｖ１＞Ｖ０）の２つの状態をとるとすると、電位Ｖ１を保持している場合の第３の配線３００３の電位（＝（ＣＢ×ＶＢ０＋Ｃ×Ｖ１）／（ＣＢ＋Ｃ））は、電位Ｖ０を保持している場合の第３の配線３００３の電位（＝（ＣＢ×ＶＢ０＋Ｃ×Ｖ０）／（ＣＢ＋Ｃ））よりも高くなることがわかる。
そして、第３の配線３００３の電位を所定の電位と比較することで、情報を読み出すことができる。
この場合、メモリセルを駆動させるための駆動回路に上記第１の半導体が適用されたトランジスタを用い、トランジスタ３３００として第２の半導体が適用されたトランジスタを駆動回路上に積層して配置する構成とすればよい。
以上に示した半導体装置は、酸化物半導体を用いたオフ電流の小さいトランジスタを適用することで、長期にわたって記憶内容を保持することが可能となる。つまり、リフレッシュ動作が不要となるか、またはリフレッシュ動作の頻度を極めて低くすることが可能となるため、消費電力の低い半導体装置を実現することができる。また、電力の供給がない場合（ただし、電位は固定されていることが好ましい）であっても、長期にわたって記憶内容を保持することが可能である。
また、該半導体装置は、情報の書き込みに高い電圧が不要であるため、素子の劣化が起こりにくい。例えば、従来の不揮発性メモリのように、フローティングゲートへの電子の注入や、フローティングゲートからの電子の引き抜きを行わないため、絶縁体の劣化といった問題が生じない。即ち、本発明の一態様に係る半導体装置は、従来の不揮発性メモリで問題となっている書き換え可能回数に制限はなく、信頼性が飛躍的に向上した半導体装置である。さらに、トランジスタの導通状態、非導通状態によって、情報の書き込みが行われるため、高速な動作が可能となる。本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組み合わせて実施することができる。
（実施の形態６）
＜半導体装置の構造２＞
本実施の形態では、本発明の一態様のトランジスタを利用した回路の一例について図面を参照して説明する。
＜断面構造＞
図６０（Ａ）および（Ｂ）に本発明の一態様の半導体装置の断面図を示す。図６０（Ａ）において、Ｘ１−Ｘ２方向はチャネル長方向、図６０（Ｂ）において、Ｙ１−Ｙ２方向はチャネル幅方向を示す。図６０（Ａ）および（Ｂ）に示す半導体装置は、下部に第１の半導体材料を用いたトランジスタ２２００を有し、上部に第２の半導体材料を用いたトランジスタ２１００を有している。図６０（Ａ）および（Ｂ）では、第２の半導体材料を用いたトランジスタ２１００として、図９に例示したトランジスタを適用した例を示している。
第１の半導体材料と第２の半導体材料は異なる禁制帯幅を持つ材料とすることが好ましい。例えば、第１の半導体材料を酸化物半導体以外の半導体材料（シリコン（歪シリコン含む）、ゲルマニウム、シリコンゲルマニウム、炭化シリコン、ヒ化ガリウム、ヒ化アルミニウムガリウム、リン化インジウム、窒化ガリウム、有機半導体など）とし、第２の半導体材料を酸化物半導体とすることができる。酸化物半導体以外の材料として単結晶シリコンなどを用いたトランジスタは、高速動作が容易である。一方で、酸化物半導体を用いたトランジスタは、先の実施の形態で例示したトランジスタを適用することで、優れたサブスレッショルド特性が得られ、微細なトランジスタとすることが可能である。また、スイッチ速度が速いため高速動作が可能であり、オフ電流が低いためリーク電流が小さい。
トランジスタ２２００は、ｎチャネル型のトランジスタまたはｐチャネル型のトランジスタのいずれであってもよく、回路によって適切なトランジスタを用いればよい。また、酸化物半導体を用いた本発明の一態様のトランジスタを用いるほかは、用いる材料や構造など、半導体装置の具体的な構成をここで示すものに限定する必要はない。
図６０（Ａ）および（Ｂ）に示す構成では、トランジスタ２２００の上部に、絶縁体２２０１、絶縁体２２０７および絶縁体２２０８を介してトランジスタ２１００が設けられている。また、トランジスタ２２００とトランジスタ２１００の間には、複数の配線２２０２が設けられている。また、各種絶縁体に埋め込まれた複数のプラグ２２０３により、上層と下層にそれぞれ設けられた配線や電極が電気的に接続されている。また、トランジスタ２１００を覆う絶縁体２２０４と、絶縁体２２０４上に配線２２０５と、が設けられている。
このように、２種類のトランジスタを積層することにより、回路の占有面積が低減され、より高密度に複数の回路を配置することができる。
ここで、下層に設けられるトランジスタ２２００にシリコン系半導体材料を用いた場合、トランジスタ２２００の半導体膜の近傍に設けられる絶縁体中の水素はシリコンのダングリングボンドを終端し、トランジスタ２２００の信頼性を向上させる効果がある。一方、上層に設けられるトランジスタ２１００に酸化物半導体を用いた場合、トランジスタ２１００の半導体膜の近傍に設けられる絶縁体中の水素は、酸化物半導体中にキャリアを生成する要因の一つとなるため、トランジスタ２１００の信頼性を低下させる要因となる場合がある。したがって、シリコン系半導体材料を用いたトランジスタ２２００の上層に酸化物半導体を用いたトランジスタ２１００を積層して設ける場合、これらの間に水素の拡散を防止する機能を有する絶縁体２２０７を設けることは特に効果的である。絶縁体２２０７により、下層に水素を閉じ込めることでトランジスタ２２００の信頼性が向上することに加え、下層から上層に水素が拡散することが抑制されることでトランジスタ２１００の信頼性も同時に向上させることができる。
絶縁体２２０７としては、例えば酸化アルミニウム、酸化窒化アルミニウム、酸化ガリウム、酸化窒化ガリウム、酸化イットリウム、酸化窒化イットリウム、酸化ハフニウム、酸化窒化ハフニウム、イットリア安定化ジルコニア（ＹＳＺ）等を用いることができる。
また、酸化物半導体膜を含んで構成されるトランジスタ２１００を覆うように、トランジスタ２１００上に水素の拡散を防止する機能を有するブロック膜を形成することが好ましい。当該ブロック膜としては、絶縁体２２０７と同様の材料を用いることができ、特に酸化アルミニウムを適用することが好ましい。酸化アルミ膜は、その成膜中に下層の絶縁体に過剰酸素を添加することができ、熱工程によって、過剰酸素がトランジスタ２１００の酸化物半導体層に移動し、酸化物半導体層中の欠陥を修復する効果がある。さらに酸化アルミニウム膜は、水素、水分などの不純物および酸素の双方に対して膜を透過させない遮断（ブロッキング）効果が高い。したがって、トランジスタ２１００を覆う当該ブロック膜として酸化アルミニウム膜を用いることで、トランジスタ２１００に含まれる酸化物半導体膜からの酸素の脱離を防止するとともに、酸化物半導体膜への水および水素の混入を防止することができる。なお、当該ブロック膜は、絶縁体２２０４を積層にすることで用いてもよいし、絶縁体２２０４の下側に設けてもよい。
なお、トランジスタ２２００は、プレーナ型のトランジスタだけでなく、様々なタイプのトランジスタとすることができる。例えば、ＦＩＮ（フィン）型、ＴＲＩ−ＧＡＴＥ（トライゲート）型などのトランジスタなどとすることができる。その場合の断面図の例を、図６０（Ｅ）および（Ｆ）に示す。半導体基板２２１１の上に、絶縁体２２１２が設けられている。半導体基板２２１１は、先端の細い凸部（フィンともいう）を有する。なお、凸部の上には、絶縁体が設けられていてもよい。その絶縁体は、凸部を形成するときに、半導体基板２２１１がエッチングされないようにするためのマスクとして機能するものである。なお、凸部は、先端が細くなくてもよく、例えば、略直方体の凸部であってもよいし、先端が太い凸部であってもよい。半導体基板２２１１の凸部の上には、ゲート絶縁体２２１４が設けられ、その上には、ゲート電極２２１３が設けられている。半導体基板２２１１には、ソース領域およびドレイン領域２２１５が形成されている。なお、ここでは、半導体基板２２１１が、凸部を有する例を示したが、本発明の一態様に係る半導体装置は、これに限定されない。例えば、ＳＯＩ基板を加工して、凸部を有する半導体領域を形成しても構わない。
本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組み合わせて実施することができる。
（実施の形態７）
〔ＣＭＯＳ回路〕
図６０（Ｃ）に示す回路図は、ｐチャネル型のトランジスタ２２００とｎチャネル型のトランジスタ２１００を直列に接続し、かつそれぞれのゲートを接続した、いわゆるＣＭＯＳ回路の構成を示している。
〔アナログスイッチ〕
また図６０（Ｄ）に示す回路図は、トランジスタ２１００とトランジスタ２２００のそれぞれのソースとドレインを接続した構成を示している。このような構成とすることで、いわゆるアナログスイッチとして機能させることができる。本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組み合わせて実施することができる。
（実施の形態８）
＜ＣＰＵ＞
以下では、上述したトランジスタや上述した記憶装置などの半導体装置を含むＣＰＵについて説明する。
図６１は、上述したトランジスタを一部に用いたＣＰＵの一例の構成を示すブロック図である。
図６１に示すＣＰＵは、基板１１９０上に、ＡＬＵ１１９１（ＡＬＵ：Ａｒｉｔｈｍｅｔｉｃ ｌｏｇｉｃ ｕｎｉｔ、演算回路）、ＡＬＵコントローラ１１９２、インストラクションデコーダ１１９３、インタラプトコントローラ１１９４、タイミングコントローラ１１９５、レジスタ１１９６、レジスタコントローラ１１９７、バスインターフェース１１９８、書き換え可能なＲＯＭ１１９９、およびＲＯＭインターフェース１１８９を有している。基板１１９０は、半導体基板、ＳＯＩ基板、ガラス基板などを用いる。ＲＯＭ１１９９およびＲＯＭインターフェース１１８９は、別チップに設けてもよい。もちろん、図６１に示すＣＰＵは、その構成を簡略化して示した一例にすぎず、実際のＣＰＵはその用途によって多種多様な構成を有している。例えば、図６１に示すＣＰＵまたは演算回路を含む構成を一つのコアとし、当該コアを複数含み、それぞれのコアが並列で動作するような構成としてもよい。また、ＣＰＵが内部演算回路やデータバスで扱えるビット数は、例えば８ビット、１６ビット、３２ビット、６４ビットなどとすることができる。
バスインターフェース１１９８を介してＣＰＵに入力された命令は、インストラクションデコーダ１１９３に入力され、デコードされた後、ＡＬＵコントローラ１１９２、インタラプトコントローラ１１９４、レジスタコントローラ１１９７、タイミングコントローラ１１９５に入力される。
ＡＬＵコントローラ１１９２、インタラプトコントローラ１１９４、レジスタコントローラ１１９７、タイミングコントローラ１１９５は、デコードされた命令に基づき、各種制御を行なう。具体的にＡＬＵコントローラ１１９２は、ＡＬＵ１１９１の動作を制御するための信号を生成する。また、インタラプトコントローラ１１９４は、ＣＰＵのプログラム実行中に、外部の入出力装置や、周辺回路からの割り込み要求を、その優先度やマスク状態から判断し、処理する。レジスタコントローラ１１９７は、レジスタ１１９６のアドレスを生成し、ＣＰＵの状態に応じてレジスタ１１９６の読み出しや書き込みを行なう。
図６１に示すＣＰＵでは、レジスタ１１９６に、メモリセルが設けられている。レジスタ１１９６のメモリセルとして、上述したトランジスタや記憶装置などを用いることができる。
図６１に示すＣＰＵにおいて、レジスタコントローラ１１９７は、ＡＬＵ１１９１からの指示に従い、レジスタ１１９６における保持動作の選択を行う。即ち、レジスタ１１９６が有するメモリセルにおいて、フリップフロップによるデータの保持を行うか、容量素子によるデータの保持を行うかを、選択する。フリップフロップによるデータの保持が選択されている場合、レジスタ１１９６内のメモリセルへの、電源電圧の供給が行われる。容量素子におけるデータの保持が選択されている場合、容量素子へのデータの書き換えが行われ、レジスタ１１９６内のメモリセルへの電源電圧の供給を停止することができる。
図６２は、レジスタ１１９６として用いることのできる記憶素子の回路図の一例である。記憶素子１２００は、電源遮断で記憶データが揮発する回路１２０１と、電源遮断で記憶データが揮発しない回路１２０２と、スイッチ１２０３と、スイッチ１２０４と、論理素子１２０６と、容量素子１２０７と、選択機能を有する回路１２２０と、を有する。回路１２０２は、容量素子１２０８と、トランジスタ１２０９と、トランジスタ１２１０と、を有する。なお、記憶素子１２００は、必要に応じて、ダイオード、抵抗素子、インダクタなどのその他の素子をさらに有していてもよい。
ここで、回路１２０２には、上述した記憶装置を用いることができる。記憶素子１２００への電源電圧の供給が停止した際、回路１２０２のトランジスタ１２０９のゲートにはＧＮＤ（０Ｖ）、またはトランジスタ１２０９がオフする電位が入力され続ける構成とする。例えば、トランジスタ１２０９のゲートが抵抗等の負荷を介して接地される構成とする。
スイッチ１２０３は、一導電型（例えば、ｎチャネル型）のトランジスタ１２１３を用いて構成され、スイッチ１２０４は、一導電型とは逆の導電型（例えば、ｐチャネル型）のトランジスタ１２１４を用いて構成した例を示す。ここで、スイッチ１２０３の第１の端子はトランジスタ１２１３のソースとドレインの一方に対応し、スイッチ１２０３の第２の端子はトランジスタ１２１３のソースとドレインの他方に対応し、スイッチ１２０３はトランジスタ１２１３のゲートに入力される制御信号ＲＤによって、第１の端子と第２の端子の間の導通または非導通（つまり、トランジスタ１２１３の導通状態または非導通状態）が選択される。スイッチ１２０４の第１の端子はトランジスタ１２１４のソースとドレインの一方に対応し、スイッチ１２０４の第２の端子はトランジスタ１２１４のソースとドレインの他方に対応し、スイッチ１２０４はトランジスタ１２１４のゲートに入力される制御信号ＲＤによって、第１の端子と第２の端子の間の導通または非導通（つまり、トランジスタ１２１４の導通状態または非導通状態）が選択される。
トランジスタ１２０９のソースとドレインの一方は、容量素子１２０８の一対の電極のうちの一方、およびトランジスタ１２１０のゲートと電気的に接続される。ここで、接続部分をノードＭ２とする。トランジスタ１２１０のソースとドレインの一方は、低電源電位を供給することのできる配線（例えばＧＮＤ線）に電気的に接続され、他方は、スイッチ１２０３の第１の端子（トランジスタ１２１３のソースとドレインの一方）と電気的に接続される。スイッチ１２０３の第２の端子（トランジスタ１２１３のソースとドレインの他方）はスイッチ１２０４の第１の端子（トランジスタ１２１４のソースとドレインの一方）と電気的に接続される。スイッチ１２０４の第２の端子（トランジスタ１２１４のソースとドレインの他方）は電源電位ＶＤＤを供給することのできる配線と電気的に接続される。スイッチ１２０３の第２の端子（トランジスタ１２１３のソースとドレインの他方）と、スイッチ１２０４の第１の端子（トランジスタ１２１４のソースとドレインの一方）と、論理素子１２０６の入力端子と、容量素子１２０７の一対の電極のうちの一方と、は電気的に接続される。ここで、接続部分をノードＭ１とする。容量素子１２０７の一対の電極のうちの他方は、一定の電位が入力される構成とすることができる。例えば、低電源電位（ＧＮＤ等）または高電源電位（ＶＤＤ等）が入力される構成とすることができる。容量素子１２０７の一対の電極のうちの他方は、低電源電位を供給することのできる配線（例えばＧＮＤ線）と電気的に接続される。容量素子１２０８の一対の電極のうちの他方は、一定の電位が入力される構成とすることができる。例えば、低電源電位（ＧＮＤ等）または高電源電位（ＶＤＤ等）が入力される構成とすることができる。容量素子１２０８の一対の電極のうちの他方は、低電源電位を供給することのできる配線（例えばＧＮＤ線）と電気的に接続される。
なお、容量素子１２０７および容量素子１２０８は、トランジスタや配線の寄生容量等を積極的に利用することによって省略することも可能である。
トランジスタ１２０９の第１ゲート（第１のゲート電極）には、制御信号ＷＥが入力される。スイッチ１２０３およびスイッチ１２０４は、制御信号ＷＥとは異なる制御信号ＲＤによって第１の端子と第２の端子の間の導通状態または非導通状態を選択され、一方のスイッチの第１の端子と第２の端子の間が導通状態のとき他方のスイッチの第１の端子と第２の端子の間は非導通状態となる。
トランジスタ１２０９のソースとドレインの他方には、回路１２０１に保持されたデータに対応する信号が入力される。図６２では、回路１２０１から出力された信号が、トランジスタ１２０９のソースとドレインの他方に入力される例を示した。スイッチ１２０３の第２の端子（トランジスタ１２１３のソースとドレインの他方）から出力される信号は、論理素子１２０６によってその論理値が反転された反転信号となり、回路１２２０を介して回路１２０１に入力される。
なお、図６２では、スイッチ１２０３の第２の端子（トランジスタ１２１３のソースとドレインの他方）から出力される信号は、論理素子１２０６および回路１２２０を介して回路１２０１に入力する例を示したがこれに限定されない。スイッチ１２０３の第２の端子（トランジスタ１２１３のソースとドレインの他方）から出力される信号が、論理値を反転させられることなく、回路１２０１に入力されてもよい。例えば、回路１２０１内に、入力端子から入力された信号の論理値が反転した信号が保持されるノードが存在する場合に、スイッチ１２０３の第２の端子（トランジスタ１２１３のソースとドレインの他方）から出力される信号を当該ノードに入力することができる。
また、図６２において、記憶素子１２００に用いられるトランジスタのうち、トランジスタ１２０９以外のトランジスタは、酸化物半導体以外の半導体でなる層または基板１１９０にチャネルが形成されるトランジスタとすることができる。例えば、シリコン膜またはシリコン基板にチャネルが形成されるトランジスタとすることができる。また、記憶素子１２００に用いられるトランジスタ全てを、チャネルが酸化物半導体で形成されるトランジスタとすることもできる。または、記憶素子１２００は、トランジスタ１２０９以外にも、チャネルが酸化物半導体で形成されるトランジスタを含んでいてもよく、残りのトランジスタは酸化物半導体以外の半導体でなる層または基板１１９０にチャネルが形成されるトランジスタとすることもできる。
図６２における回路１２０１には、例えばフリップフロップ回路を用いることができる。また、論理素子１２０６としては、例えばインバータやクロックドインバータ等を用いることができる。
本発明の一態様に係る半導体装置では、記憶素子１２００に電源電圧が供給されない間は、回路１２０１に記憶されていたデータを、回路１２０２に設けられた容量素子１２０８によって保持することができる。
また、酸化物半導体にチャネルが形成されるトランジスタはオフ電流が極めて小さい。例えば、酸化物半導体にチャネルが形成されるトランジスタのオフ電流は、結晶性を有するシリコンにチャネルが形成されるトランジスタのオフ電流に比べて著しく低い。そのため、当該トランジスタをトランジスタ１２０９として用いることによって、記憶素子１２００に電源電圧が供給されない間も容量素子１２０８に保持された信号は長期間にわたり保たれる。こうして、記憶素子１２００は電源電圧の供給が停止した間も記憶内容（データ）を保持することが可能である。
また、スイッチ１２０３およびスイッチ１２０４を設けることによって、プリチャージ動作を行うことを特徴とする記憶素子であるため、電源電圧供給再開後に、回路１２０１が元のデータを保持しなおすまでの時間を短くすることができる。
また、回路１２０２において、容量素子１２０８によって保持された信号はトランジスタ１２１０のゲートに入力される。そのため、記憶素子１２００への電源電圧の供給が再開された後、容量素子１２０８によって保持された信号を、トランジスタ１２１０の状態（導通状態、または非導通状態）に変換して、回路１２０２から読み出すことができる。それ故、容量素子１２０８に保持された信号に対応する電位が多少変動していても、元の信号を正確に読み出すことが可能である。
このような記憶素子１２００を、プロセッサが有するレジスタやキャッシュメモリなどの記憶装置に用いることで、電源電圧の供給停止による記憶装置内のデータの消失を防ぐことができる。また、電源電圧の供給を再開した後、短時間で電源供給停止前の状態に復帰することができる。よって、プロセッサ全体、もしくはプロセッサを構成する一つ、または複数の論理回路において、短い時間でも電源停止を行うことができるため、消費電力を抑えることができる。
記憶素子１２００をＣＰＵに用いる例として説明したが、記憶素子１２００は、ＤＳＰ（Ｄｉｇｉｔａｌ Ｓｉｇｎａｌ Ｐｒｏｃｅｓｓｏｒ）、カスタムＬＳＩ、ＰＬＤ（Ｐｒｏｇｒａｍｍａｂｌｅ Ｌｏｇｉｃ Ｄｅｖｉｃｅ）等のＬＳＩ、ＲＦ−Ｔａｇ（Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃｙ Ｔａｇ）にも応用可能である。
本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組み合わせて実施することができる。
（実施の形態９）
＜撮像装置＞
図６３（Ａ）は、本発明の一態様に係る撮像装置２００の例を示す上面図である。撮像装置２００は、画素部２１０と、画素部２１０を駆動するための周辺回路２６０と、周辺回路２７０、周辺回路２８０と、周辺回路２９０と、を有する。画素部２１０は、ｐ行ｑ列（ｐおよびｑは２以上の整数）のマトリクス状に配置された複数の画素２１１を有する。周辺回路２６０、周辺回路２７０、周辺回路２８０および周辺回路２９０は、それぞれ複数の画素２１１に接続し、複数の画素２１１を駆動するための信号を供給する機能を有する。なお、本明細書等において、周辺回路２６０、周辺回路２７０、周辺回路２８０および周辺回路２９０などの全てを指して「周辺回路」または「駆動回路」と呼ぶ場合がある。例えば、周辺回路２６０は周辺回路の一部といえる。
また、撮像装置２００は、光源２９１を有することが好ましい。光源２９１は、検出光Ｐ１を放射することができる。
また、周辺回路は、少なくとも、論理回路、スイッチ、バッファ、増幅回路、または変換回路の１つを有する。また、周辺回路は、画素部２１０を形成する基板上に形成してもよい。また、周辺回路の一部または全部にＩＣチップ等の半導体装置を用いてもよい。なお、周辺回路は、周辺回路２６０、周辺回路２７０、周辺回路２８０および周辺回路２９０のいずれか一以上を省略してもよい。
また、図６３（Ｂ）に示すように、撮像装置２００が有する画素部２１０において、画素２１１を傾けて配置してもよい。画素２１１を傾けて配置することにより、行方向および列方向の画素間隔（ピッチ）を短くすることができる。これにより、撮像装置２００における撮像の品質をより高めることができる。
＜画素の構成例１＞
撮像装置２００が有する１つの画素２１１を複数の副画素２１２で構成し、それぞれの副画素２１２に特定の波長帯域の光を透過するフィルタ（カラーフィルタ）を組み合わせることで、カラー画像表示を実現するための情報を取得することができる。
図６４（Ａ）は、カラー画像を取得するための画素２１１の一例を示す上面図である。図６４（Ａ）に示す画素２１１は、赤（Ｒ）の波長帯域の光を透過するカラーフィルタが設けられた副画素２１２（以下、「副画素２１２Ｒ」ともいう）、緑（Ｇ）の波長帯域の光を透過するカラーフィルタが設けられた副画素２１２（以下、「副画素２１２Ｇ」ともいう）および青（Ｂ）の波長帯域の光を透過するカラーフィルタが設けられた副画素２１２（以下、「副画素２１２Ｂ」ともいう）を有する。副画素２１２は、フォトセンサとして機能させることができる。
副画素２１２（副画素２１２Ｒ、副画素２１２Ｇ、および副画素２１２Ｂ）は、配線２３１、配線２４７、配線２４８、配線２４９、配線２５０と電気的に接続される。また、副画素２１２Ｒ、副画素２１２Ｇ、および副画素２１２Ｂは、それぞれが独立した配線２５３に接続している。また、本明細書等において、例えばｎ行目の画素２１１に接続された配線２４８および配線２４９を、それぞれ配線２４８［ｎ］および配線２４９［ｎ］と記載する。また、例えばｍ列目の画素２１１に接続された配線２５３を、配線２５３［ｍ］と記載する。なお、図６４（Ａ）において、ｍ列目の画素２１１が有する副画素２１２Ｒに接続する配線２５３を配線２５３［ｍ］Ｒ、副画素２１２Ｇに接続する配線２５３を配線２５３［ｍ］Ｇ、および副画素２１２Ｂに接続する配線２５３を配線２５３［ｍ］Ｂと記載している。副画素２１２は、上記配線を介して周辺回路と電気的に接続される。
また、撮像装置２００は、隣接する画素２１１の、同じ波長帯域の光を透過するカラーフィルタが設けられた副画素２１２同士がスイッチを介して電気的に接続する構成を有する。図６４（Ｂ）に、ｎ行（ｎは１以上ｐ以下の整数）ｍ列（ｍは１以上ｑ以下の整数）に配置された画素２１１が有する副画素２１２と、該画素２１１に隣接するｎ＋１行ｍ列に配置された画素２１１が有する副画素２１２の接続例を示す。図６４（Ｂ）において、ｎ行ｍ列に配置された副画素２１２Ｒと、ｎ＋１行ｍ列に配置された副画素２１２Ｒがスイッチ２０１を介して接続されている。また、ｎ行ｍ列に配置された副画素２１２Ｇと、ｎ＋１行ｍ列に配置された副画素２１２Ｇがスイッチ２０２を介して接続されている。また、ｎ行ｍ列に配置された副画素２１２Ｂと、ｎ＋１行ｍ列に配置された副画素２１２Ｂがスイッチ２０３を介して接続されている。
なお、副画素２１２に用いるカラーフィルタは、赤（Ｒ）、緑（Ｇ）、青（Ｂ）に限定されず、それぞれシアン（Ｃ）、黄（Ｙ）およびマゼンダ（Ｍ）の光を透過するカラーフィルタを用いてもよい。１つの画素２１１に３種類の異なる波長帯域の光を検出する副画素２１２を設けることで、フルカラー画像を取得することができる。
または、それぞれ赤（Ｒ）、緑（Ｇ）および青（Ｂ）の光を透過するカラーフィルタが設けられた副画素２１２に加えて、黄（Ｙ）の光を透過するカラーフィルタが設けられた副画素２１２を有する画素２１１を用いてもよい。または、それぞれシアン（Ｃ）、黄（Ｙ）およびマゼンダ（Ｍ）の光を透過するカラーフィルタが設けられた副画素２１２に加えて、青（Ｂ）の光を透過するカラーフィルタが設けられた副画素２１２を有する画素２１１を用いてもよい。１つの画素２１１に４種類の異なる波長帯域の光を検出する副画素２１２を設けることで、取得した画像の色の再現性をさらに高めることができる。
また、例えば、図６４（Ａ）において、赤の波長帯域の光を検出する副画素２１２、緑の波長帯域の光を検出する副画素２１２、および青の波長帯域の光を検出する副画素２１２の画素数比（または受光面積比）は、１：１：１でなくても構わない。例えば、画素数比（受光面積比）を赤：緑：青＝１：２：１とするＢａｙｅｒ配列としてもよい。または、画素数比（受光面積比）を赤：緑：青＝１：６：１としてもよい。
なお、画素２１１に設ける副画素２１２は１つでもよいが、２つ以上が好ましい。例えば、同じ波長帯域の光を検出する副画素２１２を２つ以上設けることで、冗長性を高め、撮像装置２００の信頼性を高めることができる。
また、可視光を吸収または反射して、赤外光を透過するＩＲ（ＩＲ：Ｉｎｆｒａｒｅｄ）フィルタを用いることで、赤外光を検出する撮像装置２００を実現することができる。
また、ＮＤ（ＮＤ：Ｎｅｕｔｒａｌ Ｄｅｎｓｉｔｙ）フィルタ（減光フィルタ）を用いることで、光電変換素子（受光素子）に大光量光が入射した時に生じる出力飽和することを防ぐことができる。減光量の異なるＮＤフィルタを組み合わせて用いることで、撮像装置のダイナミックレンジを大きくすることができる。
また、前述したフィルタ以外に、画素２１１にレンズを設けてもよい。ここで、図６５の断面図を用いて、画素２１１、フィルタ２５４、レンズ２５５の配置例を説明する。レンズ２５５を設けることで、光電変換素子が入射光を効率よく受光することができる。具体的には、図６５（Ａ）に示すように、画素２１１に形成したレンズ２５５、フィルタ２５４（フィルタ２５４Ｒ、フィルタ２５４Ｇおよびフィルタ２５４Ｂ）、および画素回路２３０等を通して光２５６を光電変換素子２２０に入射させる構造とすることができる。
ただし、一点鎖線で囲んだ領域に示すように、矢印で示す光２５６の一部が配線２５７の一部によって遮光されてしまうことがある。したがって、図６５（Ｂ）に示すように光電変換素子２２０側にレンズ２５５およびフィルタ２５４を配置して、光電変換素子２２０が光２５６を効率良く受光させる構造が好ましい。光電変換素子２２０側から光２５６を光電変換素子２２０に入射させることで、検出感度の高い撮像装置２００を提供することができる。
図６５に示す光電変換素子２２０として、ｐｎ型接合またはｐｉｎ型の接合が形成された光電変換素子を用いてもよい。
また、光電変換素子２２０を、放射線を吸収して電荷を発生させる機能を有する物質を用いて形成してもよい。放射線を吸収して電荷を発生させる機能を有する物質としては、セレン、ヨウ化鉛、ヨウ化水銀、ヒ化ガリウム、テルル化カドミウム、カドミウム亜鉛合金等がある。
例えば、光電変換素子２２０にセレンを用いると、可視光や、紫外光、赤外光に加えて、Ｘ線や、ガンマ線といった幅広い波長帯域にわたって光吸収係数を有する光電変換素子２２０を実現できる。
ここで、撮像装置２００が有する１つの画素２１１は、図６５に示す副画素２１２に加えて、第１のフィルタを有する副画素２１２を有してもよい。
＜画素の構成例２＞
以下では、シリコンを用いたトランジスタと、本発明に係る酸化物半導体を用いたトランジスタと、を用いて画素を構成する一例について説明する。
図６６（Ａ）および（Ｂ）は、撮像装置を構成する素子の断面図である。
図６６（Ａ）に示す撮像装置は、シリコン基板３００に設けられたシリコンを用いたトランジスタ３５１上に積層して配置された酸化物半導体を用いたトランジスタ３５３およびトランジスタ３５４、ならびにシリコン基板３００に設けられた、アノード３６１と、カソード３６２を有するフォトダイオード３６０を含む。各トランジスタおよびフォトダイオード３６０は、種々のプラグ３７０および配線３７１と電気的な接続を有する。また、フォトダイオード３６０のアノード３６１は、低抵抗領域３６３を介してプラグ３７０と電気的に接続を有する。
また撮像装置は、シリコン基板３００に設けられたトランジスタ３５１およびフォトダイオード３６０を有する層３０５と、層３０５と接して設けられ、配線３７１を有する層３２０と、層３２０と接して設けられ、トランジスタ３５３およびトランジスタ３５４を有する層３３１と、層３３１と接して設けられ、配線３７２および配線３７３を有する層３４０を備えている。
なお、図６６（Ａ）の断面図の一例では、シリコン基板３００において、トランジスタ３５１が形成された面とは逆側の面にフォトダイオード３６０の受光面を有する構成とする。該構成とすることで、各種トランジスタや配線などの影響を受けずに光路を確保することができる。そのため、高開口率の画素を形成することができる。なお、フォトダイオード３６０の受光面をトランジスタ３５１が形成された面と同じとすることもできる。
なお、酸化物半導体を用いたトランジスタのみを用いて画素を構成する場合には、層３０５を、酸化物半導体を用いたトランジスタを有する層とすればよい。または層３０５を省略し、酸化物半導体を用いたトランジスタのみで画素を構成してもよい。
また、図６６（Ａ）の断面図において、層３０５に設けるフォトダイオード３６０と、層３３１に設けるトランジスタとを重なるように形成することができる。そうすると、画素の集積度を高めることができる。すなわち、撮像装置の解像度を高めることができる。
また、図６６（Ｂ）は、撮像装置は層３４０側にフォトダイオード３６５をトランジスタの上に配置した構造とすることができる。図６６（Ｂ）において、例えば層３０５には、シリコンを用いたトランジスタ３５１およびトランジスタ３５２を有し、層３２０には配線３７１を有し、層３３１には酸化物半導体層を用いたトランジスタ３５３、トランジスタ３５４を有し、層３４０にはフォトダイオード３６５有しており、フォトダイオード３６５は半導体層３６６、半導体層３６７、半導体層３６８で構成されており、配線３７３と、プラグ３７０を介した配線３７４と電気的に接続している。
図６６（Ｂ）に示す素子構成とすることで、開口率を広くすることができる。
また、フォトダイオード３６５には、非晶質シリコン膜や微結晶シリコン膜などを用いたｐｉｎ型ダイオード素子などを用いてもよい。フォトダイオード３６５は、ｎ型の半導体層３６８、ｉ型の半導体層３６７、およびｐ型の半導体層３６６が順に積層された構成を有している。ｉ型の半導体層３６７には非晶質シリコンを用いることが好ましい。また、ｐ型の半導体層３６６およびｎ型の半導体層３６８には、それぞれの導電型を付与するドーパントを含む非晶質シリコンまたは微結晶シリコンなどを用いることができる。非晶質シリコンを光電変換層とするフォトダイオード３６５は可視光の波長領域における感度が高く、微弱な可視光を検知しやすい。
ここで、トランジスタ３５１およびフォトダイオード３６０を有する層３０５と、トランジスタ３５３およびトランジスタ３５４を有する層３３１と、の間には絶縁体３８０が設けられる。ただし、絶縁体３８０の位置は限定されない。
トランジスタ３５１のチャネル形成領域近傍に設けられる絶縁体中の水素はシリコンのダングリングボンドを終端し、トランジスタ３５１の信頼性を向上させる効果がある。一方、トランジスタ３５３およびトランジスタ３５４などの近傍に設けられる絶縁体中の水素は、酸化物半導体中にキャリアを生成する要因の一つとなる。そのため、トランジスタ３５３およびトランジスタ３５４などの信頼性を低下させる要因となる場合がある。したがって、シリコン系半導体を用いたトランジスタの上層に酸化物半導体を用いたトランジスタを積層して設ける場合、これらの間に水素をブロックする機能を有する絶縁体３８０を設けることが好ましい。絶縁体３８０より下層に水素を閉じ込めることで、トランジスタ３５１の信頼性が向上させることができる。さらに、絶縁体３８０より下層から、絶縁体３８０より上層に水素が拡散することを抑制できるため、トランジスタ３５３およびトランジスタ３５４などの信頼性を向上させることができる。また、トランジスタ３５３およびトランジスタ３５４上に絶縁体３８１を設けることにより、酸化物半導体中の酸素の拡散を防ぐことができて好ましい。
本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組み合わせて実施することができる。
（実施の形態１０）
＜ＲＦタグ＞
本実施の形態では、先の実施の形態で説明したトランジスタ、または記憶装置を含むＲＦタグについて、図６７を参照して説明する。
本実施の形態におけるＲＦタグは、内部に記憶回路を有し、記憶回路に必要な情報を記憶し、非接触手段、例えば無線通信を用いて外部と情報の授受を行うものである。このような特徴から、ＲＦタグは、物品などの個体情報を読み取ることにより物品の識別を行う個体認証システムなどに用いることが可能である。なお、これらの用途に用いるためには極めて高い信頼性が要求される。
ＲＦタグの構成について図６７を用いて説明する。図６７は、ＲＦタグの構成例を示すブロック図である。
図６７に示すようにＲＦタグ８００は、通信器８０１（質問器、リーダ／ライタなどともいう）に接続されたアンテナ８０２から送信される無線信号８０３を受信するアンテナ８０４を有する。またＲＦタグ８００は、整流回路８０５、定電圧回路８０６、復調回路８０７、変調回路８０８、論理回路８０９、記憶回路８１０、ＲＯＭ８１１を有している。なお、復調回路８０７に含まれる整流作用を示すトランジスタに逆方向電流を十分に抑制することが可能な材料、例えば、酸化物半導体、が用いられた構成としてもよい。これにより、逆方向電流に起因する整流作用の低下を抑制し、復調回路の出力が飽和することを防止できる。つまり、復調回路の入力に対する復調回路の出力を線形に近づけることができる。なお、データの伝送形式は、一対のコイルを対向配置して相互誘導によって交信を行う電磁結合方式、誘導電磁界によって交信する電磁誘導方式、電波を利用して交信する電波方式の３つに大別される。本実施の形態に示すＲＦタグ８００は、そのいずれの方式に用いることも可能である。
次に各回路の構成について説明する。アンテナ８０４は、通信器８０１に接続されたアンテナ８０２との間で無線信号８０３の送受信を行うためのものである。また、整流回路８０５は、アンテナ８０４で無線信号を受信することにより生成される入力交流信号を整流、例えば、半波２倍圧整流し、後段に設けられた容量素子により、整流された信号を平滑化することで入力電位を生成するための回路である。なお、整流回路８０５の入力側または出力側には、リミッタ回路を設けてもよい。リミッタ回路とは、入力交流信号の振幅が大きく、内部生成電圧が大きい場合に、ある電力以上の電力を後段の回路に入力しないように制御するための回路である。
定電圧回路８０６は、入力電位から安定した電源電圧を生成し、各回路に供給するための回路である。なお、定電圧回路８０６は、内部にリセット信号生成回路を有していてもよい。リセット信号生成回路は、安定した電源電圧の立ち上がりを利用して、論理回路８０９のリセット信号を生成するための回路である。
復調回路８０７は、入力交流信号を包絡線検出することにより復調し、復調信号を生成するための回路である。また、変調回路８０８は、アンテナ８０４より出力するデータに応じて変調を行うための回路である。
論理回路８０９は復調信号を解析し、処理を行うための回路である。記憶回路８１０は、入力された情報を保持する回路であり、ロウデコーダ、カラムデコーダ、記憶領域などを有する。また、ＲＯＭ８１１は、固有番号（ＩＤ）などを格納し、処理に応じて出力を行うための回路である。
なお、上述の各回路は、必要に応じて、適宜、取捨することができる。
ここで、先の実施の形態で説明した記憶回路を、記憶回路８１０に用いることができる。本発明の一態様の記憶回路は、電源が遮断された状態であっても情報を保持できるため、ＲＦタグに好適に用いることができる。さらに本発明の一態様の記憶回路は、データの書き込みに必要な電力（電圧）が従来の不揮発性メモリに比べて著しく小さいため、データの読み出し時と書込み時の最大通信距離の差を生じさせないことも可能である。さらに、データの書き込み時に電力が不足し、誤動作または誤書込みが生じることを抑制することができる。
また、本発明の一態様の記憶回路は、不揮発性のメモリとして用いることが可能であるため、ＲＯＭ８１１に適用することもできる。その場合には、生産者がＲＯＭ８１１にデータを書き込むためのコマンドを別途用意し、ユーザーが自由に書き換えできないようにしておくことが好ましい。生産者が出荷前に固有番号を書込んだのちに製品を出荷することで、作製したＲＦタグすべてについて固有番号を付与するのではなく、出荷する良品にのみ固有番号を割り当てることが可能となり、出荷後の製品の固有番号が不連続になることがなく出荷後の製品に対応した顧客管理が容易となる。
なお、本実施の形態は、本明細書で示す他の実施の形態および実施例と適宜組み合わせることができる。
（実施の形態１１）
＜表示装置＞
以下では、本発明の一態様に係る表示装置について、図６８および図６９を用いて説明する。
表示装置に用いられる表示素子としては液晶素子（液晶表示素子ともいう。）、発光素子（発光表示素子ともいう。）などを用いることができる。発光素子は、電流または電圧によって輝度が制御される素子をその範疇に含んでおり、具体的には無機ＥＬ（Ｅｌｅｃｔｒｏｌｕｍｉｎｅｓｃｅｎｃｅ）、有機ＥＬなどを含む。以下では、表示装置の一例としてＥＬ素子を用いた表示装置（ＥＬ表示装置）および液晶素子を用いた表示装置（液晶表示装置）について説明する。
なお、以下に示す表示装置は、表示素子が封止された状態にあるパネルと、該パネルにコントローラを含むＩＣなどを実装した状態にあるモジュールとを含む。
また、以下に示す表示装置は画像表示デバイス、または光源（照明装置含む）を指す。また、コネクター、例えばＦＰＣ、ＴＣＰが取り付けられたモジュール、ＴＣＰの先にプリント配線板を有するモジュールまたは表示素子にＣＯＧ方式によりＩＣ（集積回路）が直接実装されたモジュールも全て表示装置に含むものとする。
図６８は、本発明の一態様に係るＥＬ表示装置の一例である。図６８（Ａ）に、ＥＬ表示装置の画素の回路図を示す。図６８（Ｂ）は、ＥＬ表示装置全体を示す上面図である。また、図６８（Ｃ）は、図６８（Ｂ）の一点鎖線Ｍ−Ｎの一部に対応するＭ−Ｎ断面である。
図６８（Ａ）は、ＥＬ表示装置に用いられる画素の回路図の一例である。
なお、本明細書等においては、能動素子（トランジスタ、ダイオードなど）、受動素子（容量素子、抵抗素子など）などが有するすべての端子について、その接続先を特定しなくても、当業者であれば、発明の一態様を構成することは可能な場合がある。つまり、接続先を特定しなくても、発明の一態様が明確であるといえる。そして、接続先が特定された内容が、本明細書等に記載されている場合、接続先を特定しない発明の一態様が、本明細書等に記載されていると判断することが可能な場合がある。特に、端子の接続先として複数の箇所が想定される場合には、その端子の接続先を特定の箇所に限定する必要はない。したがって、能動素子（トランジスタ、ダイオードなど）、受動素子（容量素子、抵抗素子など）などが有する一部の端子についてのみ、その接続先を特定することによって、発明の一態様を構成することが可能な場合がある。
なお、本明細書等においては、ある回路について、少なくとも接続先を特定すれば、当業者であれば、発明を特定することが可能な場合がある。または、ある回路について、少なくとも機能を特定すれば、当業者であれば、発明を特定することが可能な場合がある。つまり、機能を特定すれば、発明の一態様が明確であるといえる。そして、機能が特定された発明の一態様が、本明細書等に記載されていると判断することが可能な場合がある。したがって、ある回路について、機能を特定しなくても、接続先を特定すれば、発明の一態様として開示されているものであり、発明の一態様を構成することが可能である。または、ある回路について、接続先を特定しなくても、機能を特定すれば、発明の一態様として開示されているものであり、発明の一態様を構成することが可能である。
図６８（Ａ）に示すＥＬ表示装置は、スイッチ素子７４３と、トランジスタ７４１と、容量素子７４２と、発光素子７１９と、を有する。
なお、図６８（Ａ）などは、回路構成の一例であるため、さらに、トランジスタを追加することが可能である。逆に、図６８（Ａ）の各ノードにおいて、トランジスタ、スイッチ、受動素子などを追加しないようにすることも可能である。
トランジスタ７４１のゲートはスイッチ素子７４３の一端および容量素子７４２の一方の電極と電気的に接続される。トランジスタ７４１のソースは容量素子７４２の他方の電極と電気的に接続され、発光素子７１９の一方の電極と電気的に接続される。トランジスタ７４１のドレインは電源電位ＶＤＤが与えられる。スイッチ素子７４３の他端は信号線７４４と電気的に接続される。発光素子７１９の他方の電極は定電位が与えられる。なお、定電位は接地電位ＧＮＤまたはそれより小さい電位とする。
スイッチ素子７４３としては、トランジスタを用いると好ましい。トランジスタを用いることで、画素の面積を小さくでき、解像度の高いＥＬ表示装置とすることができる。また、スイッチ素子７４３として、トランジスタ７４１と同一工程を経て作製されたトランジスタを用いると、ＥＬ表示装置の生産性を高めることができる。なお、トランジスタ７４１または／およびスイッチ素子７４３としては、例えば、図９に示すトランジスタを適用することができる。
図６８（Ｂ）は、ＥＬ表示装置の上面図である。ＥＬ表示装置は、基板７００と、基板７５０と、シール材７３４と、駆動回路７３５と、駆動回路７３６と、画素７３７と、ＦＰＣ７３２と、を有する。シール材７３４は、画素７３７、駆動回路７３５および駆動回路７３６を囲むように基板７００と基板７５０との間に配置される。なお、駆動回路７３５または／および駆動回路７３６をシール材７３４の外側に配置しても構わない。
図６８（Ｃ）は、図６８（Ｂ）の一点鎖線Ｍ−Ｎの一部に対応するＥＬ表示装置の断面図である。
図６８（Ｃ）には、トランジスタ７４１として、基板７００上の絶縁体７１２ａと、導電体７０４ａと、を有し、絶縁体７１２ａおよび導電体７０４ａ上にあり導電体７０４ａと一部が重なる領域を有する絶縁体７０６ａと、絶縁体７０６ａ上の半導体７０６ｂと、半導体７０６ｂの上面と接する導電体７１６ａ１および導電体７１６ａ２と、導電体７１６ａ１上および導電体７１６ａ２上の絶縁体７１０と、半導体７０６ｂ上の絶縁体７０６ｃと、絶縁体７０６ｃ上の絶縁体７１８ｂと、絶縁体７１８ｂ上にあり半導体７０６ｂと重なる導電体７１４ａと、を有する構造を示す。なお、トランジスタ７４１の構造は一例であり、図６８（Ｃ）に示す構造と異なる構造であっても構わない。
図６８（Ｃ）に示すトランジスタ７４１において、導電体７０４ａはゲート電極としての機能を有し、絶縁体７１２ａはゲート絶縁体としての機能を有し、導電体７１６ａ１はソース電極としての機能を有し、導電体７１６ａ２はドレイン電極としての機能を有し、絶縁体７１８ｂはゲート絶縁体としての機能を有し、導電体７１４ａはゲート電極としての機能を有する。なお、絶縁体７０６ａ、半導体７０６ｂおよび絶縁体７０６ｃは、光が当たることで電気特性が変動する場合がある。したがって、導電体７０４ａ、導電体７１６ａ１、導電体７１６ａ２または導電体７１４ａのいずれか一以上が遮光性を有すると好ましい。
図６８（Ｃ）には、容量素子７４２として、導電体７０４ｂ上にあり導電体７０４ｂと一部が重なる領域を有する絶縁体７０６ｄと、絶縁体７０６ｄ上の半導体７０６ｅと、半導体７０６ｅの上面と接する導電体７１６ａ３および導電体７１６ａ４と、導電体７１６ａ３上および導電体７１６ａ４上の絶縁体７１０と、半導体７０６ｅ上の絶縁体７０６ｆと、絶縁体７０６ｆ上の絶縁体７１８ｂと、絶縁体７１８ｂ上にあり半導体７０６ｅと重なる導電体７１４ｂと、を有する構造を示す。
容量素子７４２において、導電体７０４ｂは一方の電極として機能し、導電体７１４ｂは他方の電極として機能する。
容量素子７４２は、トランジスタ７４１と共通する膜を用いて作製することができる。また、導電体７０４ａおよび導電体７０４ｂを同種の導電体とすると好ましい。その場合、導電体７０４ａおよび導電体７０４ｂは、同一工程を経て形成することができる。また、導電体７１４ａおよび導電体７１４ｂを同種の導電体とすると好ましい。その場合、導電体７１４ａおよび導電体７１４ｂは、同一工程を経て形成することができる。
図６８（Ｃ）に示す容量素子７４２は、占有面積当たりの容量が大きい容量素子である。したがって、図６８（Ｃ）は表示品位の高いＥＬ表示装置である。なお、容量素子７４２の構造は一例であり、図６８（Ｃ）に示す構造と異なる構造であっても構わない。
トランジスタ７４１および容量素子７４２上には、絶縁体７２８が配置され、絶縁体７２８上には絶縁体７２０が配置される。ここで、絶縁体７２８および絶縁体７２０は、トランジスタ７４１のソース電極として機能する導電体７１６ａ１に達する開口部を有してもよい。絶縁体７２０上には、導電体７８１が配置される。導電体７８１は、絶縁体７２８および絶縁体７２０の開口部を介してトランジスタ７４１と電気的に接続してもよい。
導電体７８１上には、導電体７８１に達する開口部を有する隔壁７８４が配置される。隔壁７８４上には、隔壁７８４の開口部で導電体７８１と接する発光層７８２が配置される。発光層７８２上には、導電体７８３が配置される。導電体７８１、発光層７８２および導電体７８３の重なる領域が、発光素子７１９となる。
ここまでは、ＥＬ表示装置の例について説明した。次に、液晶表示装置の例について説明する。
図６９（Ａ）は、液晶表示装置の画素の構成例を示す回路図である。図６９（Ａ）に示す画素は、トランジスタ７５１と、容量素子７５２と、一対の電極間に液晶の充填された素子（液晶素子）７５３とを有する。
トランジスタ７５１では、ソース、ドレインの一方が信号線７５５に電気的に接続され、ゲートが走査線７５４に電気的に接続されている。
容量素子７５２では、一方の電極がトランジスタ７５１のソース、ドレインの他方に電気的に接続され、他方の電極が共通電位を供給する配線に電気的に接続されている。
液晶素子７５３では、一方の電極がトランジスタ７５１のソース、ドレインの他方に電気的に接続され、他方の電極が共通電位を供給する配線に電気的に接続されている。なお、上述した容量素子７５２の他方の電極が電気的に接続する配線に与えられる共通電位と、液晶素子７５３の他方の電極に与えられる共通電位とが異なる電位であってもよい。
なお、液晶表示装置も、上面図はＥＬ表示装置と同様として説明する。図６８（Ｂ）の一点鎖線Ｍ−Ｎに対応する液晶表示装置の断面図を図６９（Ｂ）に示す。図６９（Ｂ）において、ＦＰＣ７３２は、端子７３１を介して配線７３３ａと接続される。なお、配線７３３ａは、トランジスタ７５１を構成する導電体または半導体のいずれかと同種の導電体または半導体を用いてもよい。
トランジスタ７５１は、トランジスタ７４１についての記載を参照する。また、容量素子７５２は、容量素子７４２についての記載を参照する。なお、図６９（Ｂ）には、図６８（Ｃ）の容量素子７４２に対応した容量素子７５２の構造を示したが、これに限定されない。
なお、トランジスタ７５１の半導体に酸化物半導体を用いた場合、極めてオフ電流の小さいトランジスタとすることができる。したがって、容量素子７５２に保持された電荷がリークしにくく、長期間に渡って液晶素子７５３に印加される電圧を維持することができる。そのため、動きの少ない動画や静止画の表示の際に、トランジスタ７５１をオフ状態とすることで、トランジスタ７５１の動作のための電力が不要となり、消費電力の小さい液晶表示装置とすることができる。また、容量素子７５２の占有面積を小さくできるため、開口率の高い液晶表示装置、または高精細化した液晶表示装置を提供することができる。
トランジスタ７５１および容量素子７５２上には、絶縁体７２１が配置される。ここで、絶縁体７２１は、トランジスタ７５１に達する開口部を有する。絶縁体７２１上には、導電体７９１が配置される。導電体７９１は、絶縁体７２１の開口部を介してトランジスタ７５１と電気的に接続する。
導電体７９１上には、配向膜として機能する絶縁体７９２が配置される。絶縁体７９２上には、液晶層７９３が配置される。液晶層７９３上には、配向膜として機能する絶縁体７９４が配置される。絶縁体７９４上には、スペーサ７９５が配置される。スペーサ７９５および絶縁体７９４上には、導電体７９６が配置される。導電体７９６上には、基板７９７が配置される。
上述した構造を有することで、占有面積の小さい容量素子を有する表示装置を提供することができる、または、表示品位の高い表示装置を提供することができる。または、高精細の表示装置を提供することができる。
例えば、本明細書等において、表示素子、表示素子を有する装置である表示装置、発光素子、および発光素子を有する装置である発光装置は、様々な形態を用いること、または様々な素子を有することができる。表示素子、表示装置、発光素子、または発光装置は、例えば、ＥＬ素子（有機物および無機物を含むＥＬ素子、有機ＥＬ素子、無機ＥＬ素子）、ＬＥＤ（白色ＬＥＤ、赤色ＬＥＤ、緑色ＬＥＤ、青色ＬＥＤなど）、トランジスタ（電流に応じて発光するトランジスタ）、電子放出素子、液晶素子、電子インク、電気泳動素子、グレーティングライトバルブ（ＧＬＶ）、プラズマディスプレイ（ＰＤＰ）、ＭＥＭＳ（マイクロ・エレクトロ・メカニカル・システム）を用いた表示素子、デジタルマイクロミラーデバイス（ＤＭＤ）、ＤＭＳ（デジタル・マイクロ・シャッター）、ＩＭＯＤ（インターフェアレンス・モジュレーション）素子、シャッター方式のＭＥＭＳ表示素子、光干渉方式のＭＥＭＳ表示素子、エレクトロウェッティング素子、圧電セラミックディスプレイ、カーボンナノチューブを用いた表示素子などの少なくとも一つを有している。これらの他にも、電気的または磁気的作用により、コントラスト、輝度、反射率、透過率などが変化する表示媒体を有していてもよい。
ＥＬ素子を用いた表示装置の一例としては、ＥＬディスプレイなどがある。電子放出素子を用いた表示装置の一例としては、フィールドエミッションディスプレイ（ＦＥＤ）またはＳＥＤ方式平面型ディスプレイ（ＳＥＤ：Ｓｕｒｆａｃｅ−ｃｏｎｄｕｃｔｉｏｎ Ｅｌｅｃｔｒｏｎ−ｅｍｉｔｔｅｒ Ｄｉｓｐｌａｙ）などがある。液晶素子を用いた表示装置の一例としては、液晶ディスプレイ（透過型液晶ディスプレイ、半透過型液晶ディスプレイ、反射型液晶ディスプレイ、直視型液晶ディスプレイ、投射型液晶ディスプレイ）などがある。電子インクまたは電気泳動素子を用いた表示装置の一例としては、電子ペーパーなどがある。なお、半透過型液晶ディスプレイや反射型液晶ディスプレイを実現する場合には、画素電極の一部、または、全部が、反射電極としての機能を有するようにすればよい。例えば、画素電極の一部または全部が、アルミニウム、銀、などを有するようにすればよい。さらに、その場合、反射電極の下に、ＳＲＡＭなどの記憶回路を設けることも可能である。これにより、さらに、消費電力を低減することができる。
なお、ＬＥＤを用いる場合、ＬＥＤの電極や窒化物半導体の下に、グラフェンやグラファイトを配置してもよい。グラフェンやグラファイトは、複数の層を重ねて、多層膜としてもよい。このように、グラフェンやグラファイトを設けることにより、その上に、窒化物半導体、例えば、結晶を有するｎ型ＧａＮ半導体などを容易に成膜することができる。さらに、その上に、結晶を有するｐ型ＧａＮ半導体などを設けて、ＬＥＤを構成することができる。なお、グラフェンやグラファイトと、結晶を有するｎ型ＧａＮ半導体との間に、ＡｌＮ層を設けてもよい。なお、ＬＥＤが有するＧａＮ半導体は、ＭＯＣＶＤで成膜してもよい。ただし、グラフェンを設けることにより、ＬＥＤが有するＧａＮ半導体は、スパッタリング法で成膜することも可能である。
なお、本実施の形態は、本明細書で示す他の実施の形態および実施例と適宜組み合わせることができる。
（実施の形態１２）
本実施の形態では、本発明の一態様の半導体装置を適用した表示モジュールについて、図７０を用いて説明を行う。
＜表示モジュール＞
図７０に示す表示モジュール６０００は、上部カバー６００１と下部カバー６００２との間に、ＦＰＣ６００３に接続されたタッチパネル６００４、ＦＰＣ６００５に接続された表示パネル６００６、バックライトユニット６００７、フレーム６００９、プリント基板６０１０、バッテリー６０１１を有する。なお、バックライトユニット６００７、バッテリー６０１１、タッチパネル６００４などは、設けられない場合もある。
本発明の一態様の半導体装置は、例えば、表示パネル６００６であったり、プリント基板に実装された集積回路に用いることができる。
上部カバー６００１および下部カバー６００２は、タッチパネル６００４および表示パネル６００６のサイズに合わせて、形状や寸法を適宜変更することができる。
タッチパネル６００４は、抵抗膜方式または静電容量方式のタッチパネルを表示パネル６００６に重畳して用いることができる。また、表示パネル６００６の対向基板（封止基板）に、タッチパネル機能を持たせるようにすることも可能である。または、表示パネル６００６の各画素内に光センサを設け、光学式のタッチパネル機能を付加することも可能である。または、表示パネル６００６の各画素内にタッチセンサ用電極を設け、静電容量方式のタッチパネル機能を付加することも可能である。
バックライトユニット６００７は、光源６００８を有する。光源６００８をバックライトユニット６００７の端部に設け、光拡散板を用いる構成としてもよい。
フレーム６００９は、表示パネル６００６の保護機能の他、プリント基板６０１０から発生する電磁波を遮断するための電磁シールドとしての機能を有する。またフレーム６００９は、放熱板としての機能を有していてもよい。
プリント基板６０１０は、電源回路、ビデオ信号およびクロック信号を出力するための信号処理回路を有する。電源回路に電力を供給する電源としては、外部の商用電源であってもよいし、別途設けたバッテリー６０１１であってもよい。なお、商用電源を用いる場合には、バッテリー６０１１を省略することができる。
また、表示モジュール６０００には、偏光板、位相差板、プリズムシートなどの部材を追加して設けてもよい。
なお、本実施の形態は、本明細書で示す他の実施の形態および実施例と適宜組み合わせることができる。
（実施の形態１３）
＜リードフレーム型のインターポーザを用いたパッケージ＞
図７１（Ａ）に、リードフレーム型のインターポーザを用いたパッケージの断面構造を表す斜視図を示す。図７１（Ａ）に示すパッケージは、本発明の一態様に係る半導体装置に相当するチップ５５１が、ワイヤボンディング法により、インターポーザ５５０上の端子５５２と接続されている。端子５５２は、インターポーザ５５０のチップ５５１がマウントされている面上に配置されている。そしてチップ５５１はモールド樹脂５５３によって封止されていてもよいが、各端子５５２の一部が露出した状態で封止されるようにする。
パッケージが回路基板に実装されている電子機器（携帯電話）のモジュールの構成を、図７１（Ｂ）に示す。図７１（Ｂ）に示す携帯電話のモジュールは、プリント配線基板６０１に、パッケージ６０２と、バッテリー６０４とが実装されている。また、表示素子が設けられたパネル６００に、プリント配線基板６０１がＦＰＣ６０３によって実装されている。
なお、本実施の形態は、本明細書で示す他の実施の形態および実施例と適宜組み合わせることができる。
（実施の形態１４）
本実施の形態では、本発明の一態様の電子機器および照明装置について、図面を用いて説明する。
＜電子機器＞
本発明の一態様の半導体装置を用いて、電子機器や照明装置を作製できる。また、本発明の一態様の半導体装置を用いて、信頼性の高い電子機器や照明装置を作製できる。また本発明の一態様の半導体装置を用いて、タッチセンサの検出感度が向上した電子機器や照明装置を作製できる。
電子機器としては、例えば、テレビジョン装置（テレビ、またはテレビジョン受信機ともいう）、コンピュータ用などのモニタ、デジタルカメラ、デジタルビデオカメラ、デジタルフォトフレーム、携帯電話機（携帯電話、携帯電話装置ともいう）、携帯型ゲーム機、携帯情報端末、音響再生装置、パチンコ機などの大型ゲーム機などが挙げられる。
また、本発明の一態様の電子機器または照明装置は可撓性を有する場合、家屋やビルの内壁もしくは外壁、または、自動車の内装もしくは外装の曲面に沿って組み込むことも可能である。
また、本発明の一態様の電子機器は、二次電池を有していてもよく、非接触電力伝送を用いて、二次電池を充電することができると好ましい。
二次電池としては、例えば、ゲル状電解質を用いるリチウムポリマー電池（リチウムイオンポリマー電池）等のリチウムイオン二次電池、リチウムイオン電池、ニッケル水素電池、ニカド電池、有機ラジカル電池、鉛蓄電池、空気二次電池、ニッケル亜鉛電池、銀亜鉛電池などが挙げられる。
本発明の一態様の電子機器は、アンテナを有していてもよい。アンテナで信号を受信することで、表示部で映像や情報等の表示を行うことができる。また、電子機器が二次電池を有する場合、アンテナを、非接触電力伝送に用いてもよい。
図７２（Ａ）は携帯型ゲーム機であり、筐体７１０１、筐体７１０２、表示部７１０３、表示部７１０４、マイク７１０５、スピーカー７１０６、操作キー７１０７、スタイラス７１０８等を有する。本発明の一態様に係る半導体装置は、筐体７１０１に内蔵されている集積回路、ＣＰＵなどに用いることができる。表示部７１０３または表示部７１０４に本発明の一態様に係る発光装置を用いることで、ユーザーの使用感に優れ、品質の低下が起こりにくい携帯型ゲーム機を提供することができる。なお、図７２（Ａ）に示した携帯型ゲーム機は、２つの表示部７１０３と表示部７１０４とを有しているが、携帯型ゲーム機が有する表示部の数は、これに限定されない。
図７２（Ｂ）は、スマートウオッチであり、筐体７３０２、表示部７３０４、操作ボタン７３１１、７３１２、接続端子７３１３、バンド７３２１、留め金７３２２、等を有する。本発明の一態様に係る半導体装置は表示部７３０４または筐体７３０２に内蔵されているメモリ、ＣＰＵなどに用いることができる。
図７２（Ｃ）は、携帯情報端末であり、筐体７５０１に組み込まれた表示部７５０２の他、操作ボタン７５０３、外部接続ポート７５０４、スピーカー７５０５、マイク７５０６、表示部７５０２などを備えている。本発明の一態様に係る半導体装置は、筐体７５０１に内蔵されているモバイル用メモリ、ＣＰＵなどに用いることができる。なお、表示部７５０２は、非常に高精細とすることができるため、中小型でありながらフルハイビジョン、４ｋ、または８ｋなど、様々な表示を行うことができ、非常に鮮明な画像を得ることができる。
図７２（Ｄ）はビデオカメラであり、第１筐体７７０１、第２筐体７７０２、表示部７７０３、操作キー７７０４、レンズ７７０５、接続部７７０６等を有する。操作キー７７０４およびレンズ７７０５は第１筐体７７０１に設けられており、表示部７７０３は第２筐体７７０２に設けられている。そして、第１筐体７７０１と第２筐体７７０２とは、接続部７７０６により接続されており、第１筐体７７０１と第２筐体７７０２の間の角度は、接続部７７０６により変更が可能である。表示部７７０３における映像を、接続部７７０６における第１筐体７７０１と第２筐体７７０２との間の角度にしたがって切り替える構成としてもよい。レンズ７７０５の焦点となる位置には本発明の一態様の撮像装置を備えることができる。本発明の一態様に係る半導体装置は、第１筐体７７０１に内蔵されている集積回路、ＣＰＵなどに用いることができる。
図７２（Ｅ）は、デジタルサイネージであり、電柱７９２１に設置された表示部７９２２を備えている。本発明の一態様に係る表示装置は、表示部７９２２の制御回路に用いることができる。
図７３（Ａ）はノート型パーソナルコンピュータであり、筐体８１２１、表示部８１２２、キーボード８１２３、ポインティングデバイス８１２４等を有する。本発明の一態様に係る半導体装置は、筐体８１２１内に内蔵されているＣＰＵや、メモリに適用することができる。なお、表示部８１２２は、非常に高精細とすることができるため、中小型でありながら８ｋの表示を行うことができ、非常に鮮明な画像を得ることができる。
図７３（Ｂ）に自動車９７００の外観を示す。図７３（Ｃ）に自動車９７００の運転席を示す。自動車９７００は、車体９７０１、車輪９７０２、ダッシュボード９７０３、ライト９７０４等を有する。本発明の一態様の半導体装置は、自動車９７００の表示部、および制御用の集積回路に用いることができる。例えば、図７３（Ｃ）に示す表示部９７１０乃至表示部９７１５に本発明の一態様の半導体装置を設けることができる。
表示部９７１０と表示部９７１１は、自動車のフロントガラスに設けられた表示装置、または入出力装置である。本発明の一態様の表示装置、または入出力装置は、表示装置、または入出力装置が有する電極を、透光性を有する導電性材料で作製することによって、反対側が透けて見える、いわゆるシースルー状態の表示装置、または入出力装置とすることができる。シースルー状態の表示装置、または入出力装置であれば、自動車９７００の運転時にも視界の妨げになることがない。よって、本発明の一態様の表示装置、または入出力装置を自動車９７００のフロントガラスに設置することができる。なお、表示装置、または入出力装置に、表示装置、または入出力装置を駆動するためのトランジスタなどを設ける場合には、有機半導体材料を用いた有機トランジスタや、酸化物半導体を用いたトランジスタなど、透光性を有するトランジスタを用いるとよい。
表示部９７１２はピラー部分に設けられた表示装置である。例えば、車体に設けられた撮像手段からの映像を表示部９７１２に映し出すことによって、ピラーで遮られた視界を補完することができる。表示部９７１３はダッシュボード部分に設けられた表示装置である。例えば、車体に設けられた撮像手段からの映像を表示部９７１３に映し出すことによって、ダッシュボードで遮られた視界を補完することができる。すなわち、自動車の外側に設けられた撮像手段からの映像を映し出すことによって、死角を補い、安全性を高めることができる。また、見えない部分を補完する映像を映すことによって、より自然に違和感なく安全確認を行うことができる。
また、図７３（Ｄ）は、運転席と助手席にベンチシートを採用した自動車の室内を示している。表示部９７２１は、ドア部に設けられた表示装置、または入出力装置である。例えば、車体に設けられた撮像手段からの映像を表示部９７２１に映し出すことによって、ドアで遮られた視界を補完することができる。また、表示部９７２２は、ハンドルに設けられた表示装置である。表示部９７２３は、ベンチシートの座面の中央部に設けられた表示装置である。なお、表示装置を座面や背もたれ部分などに設置して、当該表示装置を、当該表示装置の発熱を熱源としたシートヒーターとして利用することもできる。
表示部９７１４、表示部９７１５、または表示部９７２２はナビゲーション情報、スピードメーターやタコメーター、走行距離、給油量、ギア状態、エアコンの設定など、その他様々な情報を提供することができる。また、表示部に表示される表示項目やレイアウトなどは、使用者の好みに合わせて適宜変更することができる。なお、上記情報は、表示部９７１０乃至表示部９７１３、表示部９７２１、表示部９７２３にも表示することができる。また、表示部９７１０乃至表示部９７１５、表示部９７２１乃至表示部９７２３は照明装置として用いることも可能である。また、表示部９７１０乃至表示部９７１５、表示部９７２１乃至表示部９７２３は加熱装置として用いることも可能である。
また、図７４（Ａ）に、カメラ８０００の外観を示す。カメラ８０００は、筐体８００１、表示部８００２、操作ボタン８００３、シャッターボタン８００４、結合部８００５等を有する。またカメラ８０００には、レンズ８００６を取り付けることができる。
結合部８００５は、電極を有し、後述するファインダー８１００のほか、ストロボ装置等を接続することができる。
ここではカメラ８０００として、レンズ８００６を筐体８００１から取り外して交換することが可能な構成としたが、レンズ８００６と筐体が一体となっていてもよい。
シャッターボタン８００４を押すことにより、撮像することができる。また、表示部８００２はタッチパネルとしての機能を有し、表示部８００２をタッチすることにより撮像することも可能である。
表示部８００２に、本発明の一態様の表示装置、または入出力装置を適用することができる。
図７４（Ｂ）には、カメラ８０００にファインダー８１００を取り付けた場合の例を示している。
ファインダー８１００は、筐体８１０１、表示部８１０２、ボタン８１０３等を有する。
筐体８１０１には、カメラ８０００の結合部８００５と係合する結合部を有しており、ファインダー８１００をカメラ８０００に取り付けることができる。また当該結合部には電極を有し、当該電極を介してカメラ８０００から受信した映像等を表示部８１０２に表示させることができる。
ボタン８１０３は、電源ボタンとしての機能を有する。ボタン８１０３により、表示部８１０２の表示のオン・オフを切り替えることができる。
筐体８１０１の中にある、集積回路、イメージセンサに本発明の一態様の半導体装置を適用することができる。
なお、図７４（Ａ）（Ｂ）では、カメラ８０００とファインダー８１００とを別の電子機器とし、これらを脱着可能な構成としたが、カメラ８０００の筐体８００１に、本発明の一態様の表示装置、または入出力装置を備えるファインダーが内蔵されていてもよい。
また、図７４（Ｃ）には、ヘッドマウントディスプレイ８２００の外観を示している。
ヘッドマウントディスプレイ８２００は、装着部８２０１、レンズ８２０２、本体８２０３、表示部８２０４、ケーブル８２０５等を有している。また装着部８２０１には、バッテリー８２０６が内蔵されている。
ケーブル８２０５は、バッテリー８２０６から本体８２０３に電力を供給する。本体８２０３は無線受信機等を備え、受信した画像データ等の映像情報を表示部８２０４に表示させることができる。また、本体８２０３に設けられたカメラで使用者の眼球やまぶたの動きを捉え、その情報をもとに使用者の視点の座標を算出することにより、使用者の視点を入力手段として用いることができる。
また、装着部８２０１には、使用者に触れる位置に複数の電極が設けられていてもよい。本体８２０３は使用者の眼球の動きに伴って電極に流れる電流を検知することにより、使用者の視点を認識する機能を有していてもよい。また、当該電極に流れる電流を検知することにより、使用者の脈拍をモニタする機能を有していてもよい。また、装着部８２０１には、温度センサ、圧力センサ、加速度センサ等の各種センサを有していてもよく、使用者の生体情報を表示部８２０４に表示する機能を有していてもよい。また、使用者の頭部の動きなどを検出し、表示部８２０４に表示する映像をその動きに合わせて変化させてもよい。
本体８２０３の内部の集積回路に、本発明の一態様の半導体装置を適用することができる。
本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組み合わせて実施することができる。
（実施の形態１５）
本実施の形態では、本発明の一態様に係る半導体装置を用いたＲＦタグの使用例について図７５を用いながら説明する。
＜ＲＦタグの使用例＞
ＲＦタグの用途は広範にわたるが、例えば、紙幣、硬貨、有価証券類、無記名債券類、証書類（運転免許証や住民票等、図７５（Ａ）参照）、乗り物類（自転車等、図７５（Ｂ）参照）、包装用容器類（包装紙やボトル等、図７５（Ｃ）参照）、記録媒体（ＤＶＤやビデオテープ等図７５（Ｄ）参照、身の回り品（鞄や眼鏡等、図７５（Ｅ）参照）、食品類、植物類、動物類、人体、衣類、生活用品類、薬品や薬剤を含む医療品、または電子機器（液晶表示装置、ＥＬ表示装置、テレビジョン装置、または携帯電話）等の物品、若しくは各物品に取り付ける荷札（図７５（Ｅ）、図７５（Ｆ）参照）等に設けて使用することができる。
本発明の一態様に係るＲＦタグ４０００は、表面に貼る、または埋め込むことにより、物品に固定される。例えば、本であれば紙に埋め込み、有機樹脂からなるパッケージであれば当該有機樹脂の内部に埋め込み、各物品に固定される。本発明の一態様に係るＲＦタグ４０００は、小型、薄型、軽量を実現するため、物品に固定した後もその物品自体のデザイン性を損なうことがない。また、紙幣、硬貨、有価証券類、無記名債券類、または証書類等に本発明の一態様に係るＲＦタグ４０００を設けることにより、認証機能を設けることができ、この認証機能を活用すれば、偽造を防止することができる。また、包装用容器類、記録媒体、身の回り品、食品類、衣類、生活用品類、または電子機器等に本発明の一態様に係るＲＦタグを取り付けることにより、検品システム等のシステムの効率化を図ることができる。また、乗り物類であっても、本発明の一態様に係るＲＦタグを取り付けることにより、盗難などに対するセキュリティ性を高めることができる。
以上のように、本発明の一態様に係わる半導体装置を用いたＲＦタグを、本実施の形態に挙げた各用途に用いることにより、情報の書込みや読み出しを含む動作電力を低減できるため、最大通信距離を長くとることが可能となる。また、電力が遮断された状態であっても情報を極めて長い期間保持可能であるため、書き込みや読み出しの頻度が低い用途にも好適に用いることができる。
なお、本実施の形態は、本明細書で示す他の実施の形態および実施例と適宜組み合わせることができる。
本実施例では、Ｘ線光電子分光分析法（ＸＰＳ：Ｘ−ｒａｙ Ｐｈｏｔｏｅｌｅｃｔｒｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ）を用いて洗浄効果の確認を行った。
試料の作製は、単結晶シリコンウエハ上にスパッタ法を用いてタングステンを３００ｎｍの膜厚で成膜した。試料１は比較用としての試料であり、タングステン成膜後には何も処理は行わなかった。試料２は、タングステン成膜後にドライエッチング装置を用いてコンタクト開口条件にてエッチング処理を行ったのちに連続的に酸素プラズマ処理を行った。試料３はタングステン成膜後にドライエッチング装置を用いてタングステン表面にコンタクト開口条件にて処理を行ったのちに連続的に酸素プラズマ処理を行い、その後、ＱＤＲ洗浄を３サイクル行った。つまり試料３は実施の形態１で説明した開口方法と同様の処理を行った。
ドライエッチング装置は、平行平板型電極それぞれに周波数の異なる高周波電源を接続する構成のドライエッチング装置を用いた。開口条件は、Ｃ４Ｆ６ガスを流量２２ｓｃｃｍ、酸素ガスを流量３０ｓｃｃｍおよびＡｒガスを流量８００ｓｃｃｍの混合ガスを用い、圧力３．３Ｐａにて、上部電極へ１８００Ｗの高周波電力を印加し、下部電極へ２０００Ｗの高周波電力を印加し、処理時間は４０ｓｅｃとする第１のステップと、Ｃ４Ｆ８ガスを流量８ｓｃｃｍ、水素ガスを流量１６ｓｃｃｍおよびＡｒガスを流量４７５ｓｃｃｍの混合ガスを用い、圧力２．６Ｐａにて、上部電極へ１０００Ｗの高周波電力を印加し、下部電極へ１２００Ｗの高周波電力を印加し、処理時間は６４ｓｅｃとする第２のステップを行った。
酸素プラズマ処理は、酸素ガスを流量２００ｓｃｃｍ用い、圧力２．６Ｐａにて、上部電極へ５００Ｗの高周波電力を印加し、下部電極へ１００Ｗの高周波電力を印加し、処理時間は１０ｓｅｃ行った。洗浄は、ＱＤＲ処理を３回行った。
次に、ＸＰＳ分析法を用いて試料１から試料３の表面分析を行った。分析結果を図７６に示す。図７６はＸＰＳ分析結果のスペクトルを表している。図中の横軸はＢｉｎｄｉｎｇ Ｅｎｅｒｇｙ（結合エネルギー）値を表し、縦軸はＩｎｔｅｎｓｉｔｙ（結合エネルギーの強度）を表す。結合エネルギーが、３１ｅＶから３２ｅＶ付近と３３ｅＶから３４ｅＶ付近はタングステン（Ｗ）のピークを示し、３６ｅＶ付近および３８ｅＶ付近は酸化タングステン（ＷＯ３）のピークを示す。
試料１は、Ｗの結合エネルギーのピークが強く現れており、ＷＯ３のピークは弱い。これは試料１の表面がほぼＷで覆われていることが解る。次に、試料２は、Ｗのピーク強度が弱く、ＷＯ３のピークが強く現れている。これは試料２の表面がほぼＷＯ３で覆われていることが解る。試料３は、Ｗのピーク強度が強く現れており、ＷＯ３のピーク強度が弱く、試料１の表面状態とほぼ同等である。これは試料３の表面がほぼＷで覆われていることが解る。
以上のＸＰＳ分析結果より、Ｗ表面を開口条件で処理を行った後に連続的に酸素プラズマ処理を行うことで、Ｗ表面が酸化されてＷＯ３が形成されることが解った。さらにＱＤＲ洗浄を行うとこのＷＯ３が除去され、再びＷ表面が現れることを確認した。
以上のことから、開口部を形成するドライエッチング後に連続的に行う酸素プラズマ処理によって、開口部のタングステン表面が酸化されてタングステンを有する金属酸化物が形成されるが、ＱＤＲ洗浄を行うことで、この金属酸化物が除去されることが解った。
本実施例２では、本発明に係る開口部形成後のＱＤＲ洗浄の効果の確認のためにコンタクト抵抗測定用ＴＥＧ（Ｔｅｓｔ Ｅｌｅｍｅｎｔ Ｇｒｏｕｐ）を作製してコンタクト抵抗を測定した。
試料の作製は、まず単結晶シリコンウエハ上に、熱酸化法を用いて酸化シリコン膜を１００ｎｍの膜厚で成膜した。次に該酸化シリコン膜上に、スパッタ法を用いて窒化チタン膜を１０ｎｍの膜厚で成膜し、該窒化チタン膜上に連続的にタングステン膜を３０ｎｍの膜厚で成膜した。
次に、該タングステン膜上に有機塗布膜を２０ｎｍの膜厚で塗布し、リソグラフィー法を用いて、有機塗布膜、タングステン膜および窒化チタン膜の一部をエッチングし、タングステン膜および窒化チタン膜を有する第１の導電層を形成した。
次に、酸化シリコン膜上および第１の導電層上に、ＣＶＤ法を用いて第１の酸化窒化シリコン膜を１０ｎｍの膜厚で成膜し、第１の酸化窒化シリコン膜上に、ＡＬＤ法を用いて酸化ハフニウム膜を２０ｎｍの膜厚で成膜し、該酸化ハフニウム膜上に、ＣＶＤ法を用いて第２の酸化窒化シリコン膜を３０ｎｍの膜厚で成膜し、第２の酸化窒化シリコン膜上に、スパッタ法を用いてＩＧＺＯ膜を５ｎｍの膜厚で成膜し、該ＩＧＺＯ膜上に、スパッタ法を用いて酸化アルミニウム膜を４０ｎｍの膜厚で成膜し、該酸化アルミニウム膜上に、ＣＶＤ法を用いて、第３の酸化窒化シリコン膜を３９０ｎｍの膜厚で成膜した。
次に、第３の酸化窒化シリコン膜へＣＭＰ処理を行い、第１の導電層上の酸化窒化シリコン膜の膜厚を、第１の導電層上は膜厚３１０ｎｍおよび第１の導電層上以外は膜厚３５０ｎｍになるように平坦化した。
次に、平坦化された第３の酸化窒化シリコン膜上に、スパッタ法を用いて、タングステン膜を３０ｎｍの膜厚で成膜し、該タングステン膜上に、ＣＶＤ法を用いて窒化シリコン膜を１００ｎｍの膜厚で成膜した。
次に、該窒化シリコン膜上に有機塗布膜を塗布し、リソグラフィー法により、レジストマスクを形成した。次にレジストマスクをマスクとして、有機塗布膜、窒化シリコン膜およびタングステン膜を連続的にエッチングして加工した。
ドライエッチング装置は、実施例１と同様の装置を用いた。有機塗布膜のエッチングは、ＣＦ４ガスを流量８０ｓｃｃｍ使用し、３Ｐａの圧力にて、上部電極へ５００Ｗの高周波電力を印加し、下部電極へ１００Ｗの高周波電力を印加し、処理時間１３ｓｅｃの第１の加工を行った。窒化シリコン膜のエッチングは、酸素ガスを流量１３ｓｃｃｍおよびＣＨＦ３ガスを６７ｓｃｃｍの混合ガスを使用し、５．３Ｐａの圧力にて、上部電極へ５５０Ｗの高周波電力を印加し、下部電極へ３５０Ｗの高周波電力を印加し、処理時間は３０ｓｅｃの第２の加工を行った。タングステン膜のエッチングは、塩素ガス１１ｓｃｃｍの流量、ＣＦ４ガスの流量２２ｓｃｃｍおよび酸素ガス ２２ｓｃｃｍの混合ガスを使用し、１．３Ｐａの圧力にて、上部電極へ１０００Ｗの高周波電力を印加し、下部電極へ１００Ｗの高周波電力を印加し、処理時間は１３ｓｅｃの第３の加工を行った。ここで、レジストマスクは消失した。
次に、上記で形成した、窒化シリコン膜およびタングステン膜をマスクとして、第３の酸化窒化シリコン膜、酸化アルミニウム、ＩＧＺＯ膜、第２の酸化窒化シリコン膜、酸化ハフニウム膜および第１の酸化窒化シリコン膜を連続的に加工し、第１の導電層に達する開口部を形成した。
第３の酸化窒化シリコン膜のエッチングは、Ｃ４Ｆ６ガスを流量２２ｓｃｃｍ、酸素ガスを流量３０ｓｃｃｍおよびアルゴンガスを流量８００ｓｃｃｍの混合ガスを使用し、３．３Ｐａの圧力にて、上部電極へ１８００Ｗの高周波電力を印加し、下部電極へ２０００Ｗの高周波電力を印加し、処理時間は４０ｓｅｃの第４の加工を行った。
酸化アルミニウム、ＩＧＺＯ膜、第２の酸化窒化シリコン膜、酸化ハフニウム膜および第１の酸化窒化シリコン膜のエッチングは、Ｃ４Ｆ８ガスを流量８ｓｃｃｍ、水素ガスを流量１６ｓｃｃｍおよびアルゴンガスを流量４７５ｓｃｃｍの混合ガスを使用し、２．６Ｐａの圧力にて、上部電極へ１０００Ｗの高周波電力を印加し、下部電極へ１２００Ｗの高周波電力を印加し、処理時間は６４ｓｅｃの第５の加工を行った。
第１の加工から第５の加工を行うことで、開口部の側壁に生成物が付着した。この生成物を除去するために、酸素ガスを流量２００ｓｃｃｍ使用し、２．６Ｐａの圧力にて、上部電極へ５００Ｗの高周波電力を印加し、下部電極へ１００Ｗの高周波電力を印加し、処理時間は１０ｓｅｃの酸素プラズマ処理を行った。
尚、上記第１の加工から第５の加工および酸素プラズマ処理は、同一のドライエッチング装置を用いて、連続的に加工および酸素プラズマ処理を行った。
上記酸素プラズマ処理によって、開口部の第１の導電層上タングステンが酸化されて酸化タングステンが形成された。
ここで、本発明の一態様に係る、酸化タングステン除去の洗浄について、その洗浄条件の条件による効果の確認を行う為に試料ごとに洗浄条件を変えた。
試料Ａは、比較試料として洗浄処理を行わなかった。試料Ｂは、ＱＤＲ洗浄を１サイクル行った。試料ＣはＱＤＲ洗浄を３サイクル行った。試料ＤはＱＤＲ洗浄を５サイクル行った。試料Ｅは、枚葉式洗浄装置を用いて、ノズルから純水を回転する試料の表面に向けて流す純水リンス処理を１５ｓｅｃ行う第１のステップと、ノズルから高い圧力の純水を回転する試料の表面に向けて流す処理を３０ｓｅｃ行う第２のステップと、ノズルから純水を回転する試料の表面に向けて流す純水リンス処理を１５ｓｅｃ行う第３のステップとを行うスピン洗浄処理を行った。
次に、ＣＶＤ法を使用して、窒化チタン膜およびタングステン膜をそれぞれ１０ｎｍおよび１５０ｎｍの膜厚で成膜した。次に該窒化チタン膜およびタングステン膜を第３の酸化窒化シリコン膜に達するまでＣＭＰ処理を行い、窒化チタン膜およびタングステン膜を有する第２の導電層を開口部に埋め込んだ。
次に、スパッタ法を用いて、チタン膜、アルミニウム膜およびチタン膜をそれぞれ５０ｎｍ、２００ｎｍおよび５０ｎｍの膜厚で成膜した。次にリソグラフィー法によりチタン膜、アルミニウム膜およびチタン膜を加工し、チタン膜、アルミニウム膜およびチタン膜を有する第３の導電層を形成した。以上により試料を作製した。
つぎに各試料の電気測定を行った。電気測定は、第１の導電層と、第２の導電層を介して第３の導電層とのコンタクト抵抗値を２つのＴＥＧを用いて測定した。１のＴＥＧは、４端子法でコンタクト抵抗値を測定するケルビン抵抗値のＴＥＧであり、２のＴＥＧは、コンタクトホール３０００個をチェーン状に直列に接続した回路のコンタクトチェーン抵抗値のＴＥＧである。
図７７（Ａ）は、試料Ａの洗浄処理無し、試料ＢのＱＤＲ洗浄１サイクル処理、試料ＣのＱＤＲ洗浄３サイクル処理および試料ＤのＱＤＲ洗浄５サイクル処理における、ケルビン抵抗値のコンタクト径の設計値依存性グラフを示す。図７７（Ｂ）は、試料Ａの洗浄処理無し、試料ＢのＱＤＲ洗浄１サイクル処理、試料ＣのＱＤＲ洗浄３サイクル処理および試料ＤのＱＤＲ洗浄５サイクル処理における、コンタクトチェーン抵抗値のコンタクト径の設計値依存性グラフを示す。どの処理においてもコンタクト径設計値が小さくなるにつれてケルビン抵抗値およびコンタクトチェーン抵抗値は大きくおよび抵抗値のばらつきも大きくなる傾向があるが、ＱＤＲ洗浄処理３サイクルおよびＱＤＲ洗浄処理５サイクルを行った試料Ｃおよび試料Ｄは、コンタクト径設計値８０ｎｍまではケルビン抵抗値およびコンタクトチェーン抵抗値は増大せず、ケルビン抵抗値およびコンタクトチェーン抵抗値のばらつきも小さかった。
図７８（Ａ）は、試料Ａの洗浄処理無し、試料ＣのＱＤＲ洗浄処理３サイクルおよび試料Ｅのスピン洗浄処理における、ケルビン抵抗値のコンタクト径の設計値依存性グラフを示す。図７８（Ｂ）は試料Ａの洗浄処理無し、試料ＣのＱＤＲ洗浄処理３サイクルおよび試料Ｅのスピン洗浄処理における、コンタクトチェーン抵抗値のコンタクト径の設計値依存性グラフを示す。尚、図７８（Ａ）中および（Ｂ）中の試料Ａおよび試料Ｃのデータは、図７７（Ａ）中および（Ｂ）中のデータと同じデータである。
これによるとスピン洗浄処理は洗浄処理を行わなかった試料Ａのケルビン抵抗値およびコンタクトチェーン抵抗値よりも低い結果となったがＱＤＲ洗浄処理３サイクルよりも効果が低いことが解った。
以上により、ＱＤＲ洗浄処理は、ケルビン抵抗値およびコンタクトチェーン抵抗値を低くするまたはばらつきを抑える効果があり、ＱＤＲ洗浄処理サイクルは、３サイクル以上、好ましくは５サイクル以上行うことが好適であることを確認した。
本実施例３では、本発明に係る開口部の断面形状を走査透過型電子顕微鏡（ＳＴＥＭ：Ｓｃａｎｎｉｎｇ Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）を用いて観察した。
試料は実施例２で作製した試料を用いた。図７９（Ａ）および図７９（Ｂ）は、開口径の設計値が１００ｎｍの断面写真である。図７９（Ａ）は、開口部形成後にＱＤＲ洗浄を行っていない試料Ａの断面写真であり、図７９（Ｂ）は開口部形成後にＱＤＲ洗浄を３サイクル行った試料Ｃの断面写真であるが、ＱＤＲ洗浄の有無に関わらず断面形状に違いはなかった。
図８０（Ａ）および図８０（Ｂ）は、開口径の設計値が３００ｎｍの断面写真である。図８０（Ａ）は、開口部形成後にＱＤＲ洗浄を行っていない試料Ａの断面写真であり、図８０（Ｂ）は開口部形成後にＱＤＲ洗浄を３サイクル行った試料Ｃの断面写真であるが、ＱＤＲ洗浄の有無に関わらず断面形状に違いはなかった。以上の結果より、開口径の設計値に関わらず、ＱＤＲ洗浄を行っても断面形状へ与える影響はなく良好な形状が得られることを確認した。
１００ 基板
１０５ 絶縁層
１１０ 導電層
１１５ 金属酸化物
１２０ 絶縁層
１３０ 生成物
１４０ 導電層
１５０ マスク層
１５５ エッチングマスク層
１６０ 導電層
２００ 撮像装置
２０１ スイッチ
２０２ スイッチ
２０３ スイッチ
２１０ 画素部
２１１ 画素
２１２ 副画素
２１２Ｂ 副画素
２１２Ｇ 副画素
２１２Ｒ 副画素
２２０ 光電変換素子
２３０ 画素回路
２３１ 配線
２４７ 配線
２４８ 配線
２４９ 配線
２５０ 配線
２５３ 配線
２５４ フィルタ
２５４Ｂ フィルタ
２５４Ｇ フィルタ
２５４Ｒ フィルタ
２５５ レンズ
２５６ 光
２５７ 配線
２６０ 周辺回路
２７０ 周辺回路
２８０ 周辺回路
２９０ 周辺回路
２９１ 光源
３００ シリコン基板
３０１ 絶縁体
３０２ 絶縁体
３０３ 電子捕獲層
３０５ 層
３１０ａ 導電体
３１０ｂ 導電体
３１０ｃ 導電体

３２０ 層
３３０ トランジスタ
３３１ 層
３４０ 層
３５１ トランジスタ
３５２ トランジスタ
３５３ トランジスタ
３５４ トランジスタ
３６０ フォトダイオード
３６１ アノード
３６２ カソード
３６３ 低抵抗領域
３６５ フォトダイオード
３６６ 半導体層
３６７ 半導体層
３６８ 半導体層
３７０ プラグ
３７１ 配線
３７２ 配線
３７３ 配線
３７４ 配線
３８０ 絶縁体
３８１ 絶縁体
４００ 基板
４０１ 絶縁体
４０２ 絶縁体
４０４ 導電体
４０６ａ 絶縁体
４０６ａ＿１ 絶縁体
４０６ｂ 半導体
４０６ｂ＿１ 半導体
４０６ｃ 絶縁体
４０７ 領域
４０７ａ１ 領域
４０７ａ２ 領域
４０８ 絶縁体
４１０ 絶縁体
４１０ａ 絶縁体
４１１ レジストマスク
４１２ 絶縁体
４１４ 導電体
４１５ 導電体
４１６ａ１ 導電体
４１６ａ２ 導電体
４１７ 導電体
４１７ａ 導電体
４１８ 絶縁体
４１９ 絶縁体
４１９ａ 絶縁体
４２０ レジストマスク
４２２ 導電体
４２２ａ 導電体
４２８ 絶縁体
４２９ 導電体
４３０ 導電体
４３１ 導電体
４３２ 導電体
４３３ 導電体
４３４ 導電体
４３７ 導電体
４３８ 導電体
４４０ 導電体
４４２ 導電体
４４４ 導電体
４５０ 半導体基板
４５４ 導電体
４６０ 領域
４６２ 絶縁体
４６４ 絶縁体
４６５ 絶縁体
４６６ 絶縁体
４６７ 絶縁体
４６８ 絶縁体
４６９ 絶縁体
４７０ 絶縁体
４７２ 絶縁体
４７４ａ 領域
４７４ｂ 領域
４７５ 絶縁体
４７６ａ 導電体
４７６ｂ 導電体
４７６ｃ 導電体
４７７ａ 導電体
４７７ｂ 導電体
４７７ｃ 導電体
４７８ａ 導電体
４７８ｂ 導電体
４７８ｃ 導電体
４７９ａ 導電体
４７９ｂ 導電体
４７９ｃ 導電体
４８０ａ 導電体
４８０ｂ 導電体
４８０ｃ 導電体
４８３ａ 導電体
４８３ｂ 導電体
４８３ｃ 導電体
４８３ｄ 導電体
４８３ｅ 導電体
４８３ｆ 導電体
４８４ａ 導電体
４８４ｂ 導電体
４８４ｃ 導電体
４８４ｄ 導電体
４８５ａ 導電体
４８５ｂ 導電体
４８５ｃ 導電体
４８５ｄ 導電体
４８７ａ 導電体
４８７ｂ 導電体
４８７ｃ 導電体
４８８ａ 導電体
４８８ｂ 導電体
４８８ｃ 導電体
４８９ａ 導電体
４８９ｂ 導電体
４９０ａ 導電体
４９０ｂ 導電体
４９１ａ 導電体
４９１ｂ 導電体
４９１ｃ 導電体
４９２ａ 導電体
４９２ｂ 導電体
４９２ｃ 導電体
４９４ 導電体
４９６ 導電体
４９８ 絶縁体
５５０ インターポーザ
５５１ チップ
５５２ 端子
５５３ モールド樹脂
６００ パネル
６０１ プリント配線基板
６０２ パッケージ
６０３ ＦＰＣ
６０４ バッテリー
７００ 基板
７０４ａ 導電体
７０４ｂ 導電体
７０６ａ 絶縁体
７０６ｂ 半導体
７０６ｃ 絶縁体
７０６ｄ 絶縁体
７０６ｅ 半導体
７０６ｆ 絶縁体
７１０ 絶縁体
７１２ａ 絶縁体
７１４ａ 導電体
７１４ｂ 導電体
７１６ａ１ 導電体
７１６ａ２ 導電体
７１６ａ３ 導電体
７１６ａ４ 導電体
７１８ｂ 絶縁体
７１９ 発光素子
７２０ 絶縁体
７２１ 絶縁体
７２８ 絶縁体
７３１ 端子
７３２ ＦＰＣ
７３３ａ 配線
７３４ シール材
７３５ 駆動回路
７３６ 駆動回路
７３７ 画素
７４１ トランジスタ
７４２ 容量素子
７４３ スイッチ素子
７４４ 信号線
７５０ 基板
７５１ トランジスタ
７５２ 容量素子
７５３ 液晶素子
７５４ 走査線
７５５ 信号線
７８１ 導電体
７８２ 発光層
７８３ 導電体
７８４ 隔壁
７９１ 導電体
７９２ 絶縁体
７９３ 液晶層
７９４ 絶縁体
７９５ スペーサ
７９６ 導電体
７９７ 基板
８００ ＲＦタグ
８０１ 通信器
８０２ アンテナ
８０３ 無線信号
８０４ アンテナ
８０５ 整流回路
８０６ 定電圧回路
８０７ 復調回路
８０８ 変調回路
８０９ 論理回路
８１０ 記憶回路
８１１ ＲＯＭ
１１８９ ＲＯＭインターフェース
１１９０ 基板
１１９１ ＡＬＵ
１１９２ ＡＬＵコントローラ
１１９３ インストラクションデコーダ
１１９４ インタラプトコントローラ
１１９５ タイミングコントローラ
１１９６ レジスタ
１１９７ レジスタコントローラ
１１９８ バスインターフェース
１１９９ ＲＯＭ
１２００ 記憶素子
１２０１ 回路
１２０２ 回路
１２０３ スイッチ
１２０４ スイッチ
１２０６ 論理素子
１２０７ 容量素子
１２０８ 容量素子
１２０９ トランジスタ
１２１０ トランジスタ
１２１３ トランジスタ
１２１４ トランジスタ
１２２０ 回路
２１００ トランジスタ
２２００ トランジスタ
２２０１ 絶縁体
２２０２ 配線
２２０３ プラグ
２２０４ 絶縁体
２２０５ 配線
２２０７ 絶縁体
２２０８ 絶縁体
２２１１ 半導体基板
２２１２ 絶縁体
２２１３ ゲート電極
２２１４ ゲート絶縁体
２２１５ ソース領域およびドレイン領域
３００１ 配線
３００２ 配線
３００３ 配線
３００４ 配線
３００５ 配線
３２００ トランジスタ
３３００ トランジスタ
３４００ 容量素子
４０００ ＲＦタグ
６０００ 表示モジュール
６００１ 上部カバー
６００２ 下部カバー
６００３ ＦＰＣ
６００４ タッチパネル
６００５ ＦＰＣ
６００６ 表示パネル
６００７ バックライトユニット
６００８ 光源
６００９ フレーム
６０１０ プリント基板
６０１１ バッテリー
７１０１ 筐体
７１０２ 筐体
７１０３ 表示部
７１０４ 表示部
７１０５ マイク
７１０６ スピーカー
７１０７ 操作キー
７１０８ スタイラス
７３０２ 筐体
７３０４ 表示部
７３１１ 操作ボタン
７３１２ 操作ボタン
７３１３ 接続端子
７３２１ バンド
７３２２ 留め金
７５０１ 筐体
７５０２ 表示部
７５０３ 操作ボタン
７５０４ 外部接続ポート
７５０５ スピーカー
７５０６ マイク
７７０１ 筐体
７７０２ 筐体
７７０３ 表示部
７７０４ 操作キー
７７０５ レンズ
７７０６ 接続部
７９２１ 電柱
７９２２ 表示部
８０００ カメラ
８００１ 筐体
８００２ 表示部
８００３ 操作ボタン
８００４ シャッターボタン
８００５ 結合部
８００６ レンズ
８１００ ファインダー
８１０１ 筐体
８１０２ 表示部
８１０３ ボタン
８１２１ 筐体
８１２２ 表示部
８１２３ キーボード
８１２４ ポインティングデバイス
８２００ ヘッドマウントディスプレイ
８２０１ 装着部
８２０２ レンズ
８２０３ 本体
８２０４ 表示部
８２０５ ケーブル
８２０６ バッテリー
９７００ 自動車
９７０１ 車体
９７０２ 車輪
９７０３ ダッシュボード
９７０４ ライト
９７１０ 表示部
９７１１ 表示部
９７１２ 表示部
９７１３ 表示部
９７１４ 表示部
９７１５ 表示部
９７２１ 表示部
９７２２ 表示部
９７２３ 表示部

Claims (12)

  1. 第１乃至第６の工程を有する電極の作製方法であって、
    前記第１の工程は、第１の導電層の上方に絶縁層を形成する工程を有し、
    前記第１の導電層は、金属元素を有し、
    前記第２の工程は、前記絶縁層の上方にマスク層を形成する工程を有し、
    前記第３の工程は、前記絶縁層に開口部を形成する工程を有し、
    前記開口部は、前記第３の工程において、前記マスク層をマスクとして、プラズマを用いて前記絶縁層をエッチングすることにより形成され、
    前記開口部の底は、前記第３の工程において、前記第１の導電層の上面に達しており、
    前記第４の工程は、少なくとも前記開口部に対してプラズマ処理を行う工程を有し、
    前記プラズマ処理により、前記第４の工程において、前記開口部内の前記第１の導電層の上方に酸化物が形成され、
    前記プラズマ処理は、前記第４の工程において、酸素を有する雰囲気で行われ、
    前記酸化物は、前記金属元素を有し、
    前記第５の工程は、前記酸化物を除去する工程を有し、
    前記第６の工程は、前記開口部に第２の導電層を成膜する工程を有することを特徴とする電極の作製方法。
  2. 前記酸化物は、前記第５の工程において、液体を用いる洗浄処理により除去されることを特徴とする請求項１に記載の電極の作製方法。
  3. 前記洗浄処理は、
    洗浄槽内の水を窒素ガスによるバブリングをしながら前記洗浄槽から溢れるように水を供給する第１のステップと、
    前記洗浄槽内にシャワー状の水を供給しながら前記洗浄槽内の水を排出する第２のステップと、
    前記洗浄槽内に水を供給する第３のステップと、
    前記洗浄槽内の水を窒素ガスによるバブリングをしながら前記洗浄槽から溢れるように水を供給する第４のステップと、
    前記第１のステップ、前記第２のステップ、前記第３のステップおよび前記第４のステップを１サイクルとし、３サイクル以上行うことを特徴とする請求項２に記載の電極の作製方法。
  4. 前記第１の導電層は、タングステンを含む導電層であることを特徴とする請求項１乃至請求項３に記載の電極の作製方法。
  5. 絶縁層は、第１の絶縁体上に第１の金属酸化物を成膜し、前記第１の金属酸化物上に第２の絶縁体を成膜し、前記第２の絶縁体上に第３の絶縁体を成膜し、前記第３の絶縁体上に第２の金属酸化物を成膜し、前記第２の金属酸化物上に第４の絶縁体を成膜して形成することを特徴とする請求項１乃至請求項４に記載の電極の作製方法。
  6. 前記第１の金属酸化物は、酸化ハフニウムを含む金属酸化物であることを特徴とする請求項５に記載の電極の作製方法。
  7. 前記第２の金属酸化物は、酸化アルミニウムを含む金属酸化物であることを特徴とする請求項５または請求項６に記載の電極の作製方法。
  8. 絶縁層は、第１の絶縁体を成膜し、前記第１の絶縁体上に第１の金属酸化物を成膜し、前記第１の金属酸化物上に第３の絶縁体を成膜して形成することを特徴とする請求項１乃至請求項４に記載の電極の作製方法。
  9. 前記第１の金属酸化物は、酸化ハフニウムを含む金属酸化物を成膜することを特徴とする請求項８に記載の電極の作製方法。
  10. 絶縁層は、第１の金属酸化物を成膜し、前記第１の金属酸化物上に第１の絶縁体を成膜して形成することを特徴とする請求項８または請求項９に記載の電極の作製方法。
  11. 前記第１の金属酸化物は、酸化アルミニウムを含む金属酸化物であることを特徴とする請求項８に記載の電極の作製方法。
  12. 酸化ハフニウムを含む金属酸化物のエッチングは、ドライエッチング装置を用いて、Ｃ４Ｆ８ガス、水素ガスおよびアルゴンガスを用いることを特徴とする請求項６、請求項７、請求項９または請求項１０に記載の電極の作製方法。
JP2016081102A 2015-04-15 2016-04-14 電極及び半導体装置の作製方法 Withdrawn JP2016208024A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015083537 2015-04-15
JP2015083537 2015-04-15

Publications (2)

Publication Number Publication Date
JP2016208024A true JP2016208024A (ja) 2016-12-08
JP2016208024A5 JP2016208024A5 (ja) 2019-05-23

Family

ID=57129286

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016081102A Withdrawn JP2016208024A (ja) 2015-04-15 2016-04-14 電極及び半導体装置の作製方法

Country Status (4)

Country Link
US (3) US10460984B2 (ja)
JP (1) JP2016208024A (ja)
KR (1) KR20160123235A (ja)
TW (1) TWI688014B (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019021917A (ja) * 2017-07-11 2019-02-07 株式会社リコー 半導体装置の製造方法
JP2019533832A (ja) * 2016-12-27 2019-11-21 昆山工研院新型平板顕示技術中心有限公司Ｋｕｎｓｈａｎ Ｎｅｗ Ｆｌａｔ Ｐａｎｅｌ Ｄｉｓｐｌａｙ Ｔｅｃｈｎｏｌｏｇｙ Ｃｅｎｔｅｒ Ｃｏ．， Ｌｔｄ． フレキシブル表示装置及びその製造方法
JP2020155495A (ja) * 2019-03-18 2020-09-24 キオクシア株式会社 半導体装置及びその製造方法
WO2021095474A1 (ja) * 2019-11-14 2021-05-20 株式会社Flosfia 結晶性酸化物のエッチング方法およびトレンチ形成方法ならびに半導体装置の製造方法
WO2023156877A1 (ja) * 2022-02-18 2023-08-24 株式会社半導体エネルギー研究所 半導体装置

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW202316486A (zh) * 2015-03-30 2023-04-16 日商半導體能源研究所股份有限公司 半導體裝置的製造方法
US9917207B2 (en) 2015-12-25 2018-03-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US9923001B2 (en) 2016-01-15 2018-03-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR102628719B1 (ko) 2016-02-12 2024-01-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
CN109478514A (zh) 2016-07-26 2019-03-15 株式会社半导体能源研究所 半导体装置
US10001701B1 (en) * 2016-12-15 2018-06-19 Taiwan Semiconductor Manufacturing Co., Ltd. Pellicle structures and methods of fabricating thereof
KR102606487B1 (ko) * 2018-02-01 2023-11-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치 및 전자 기기
US10714578B2 (en) * 2018-05-30 2020-07-14 Taiwan Semiconductor Manufacturing Co., Ltd. Methods for forming recesses in source/drain regions and devices formed thereof
US11817485B2 (en) * 2020-06-23 2023-11-14 Taiwan Semiconductor Manufacturing Company Limited Self-aligned active regions and passivation layer and methods of making the same
US11705516B2 (en) * 2021-01-08 2023-07-18 Taiwan Semiconductor Manufacturing Company, Ltd. Polarization enhancement structure for enlarging memory window
KR20230134169A (ko) * 2022-03-14 2023-09-21 동우 화인켐 주식회사 전극 접속 구조, 이의 제조 방법 및 이를 포함하는 디지타이저
CN115911075B (zh) * 2023-03-10 2023-06-02 合肥晶合集成电路股份有限公司 一种cmos图像传感器及其制备方法

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6039848A (ja) * 1983-08-12 1985-03-01 Toshiba Corp 半導体装置の製造方法
JPH04336430A (ja) * 1991-05-13 1992-11-24 Tokyo Electron Ltd 洗浄方法及び洗浄装置
JP2005252284A (ja) * 2001-03-12 2005-09-15 Renesas Technology Corp 半導体集積回路装置の製造方法
JP2007165514A (ja) * 2005-12-13 2007-06-28 Toshiba Corp 半導体装置の製造方法
JP2007165827A (ja) * 2005-12-13 2007-06-28 Tokyo Electron Ltd プラズマ処理方法、記憶媒体及びプラズマ処理装置
JP2008251741A (ja) * 2007-03-29 2008-10-16 Fujitsu Microelectronics Ltd 半導体装置の製造方法
JP2010226051A (ja) * 2009-03-25 2010-10-07 Fujitsu Semiconductor Ltd 半導体装置の製造方法
JP2012109512A (ja) * 2010-10-28 2012-06-07 Japan Display Central Co Ltd 半導体装置
JP2013149955A (ja) * 2011-12-23 2013-08-01 Semiconductor Energy Lab Co Ltd 半導体装置および半導体装置の作製方法

Family Cites Families (137)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
US5488964A (en) 1991-05-08 1996-02-06 Tokyo Electron Limited Washing apparatus, and washing method
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
EP0820644B1 (en) 1995-08-03 2005-08-24 Koninklijke Philips Electronics N.V. Semiconductor device provided with transparent switching element
KR0161449B1 (ko) * 1995-11-08 1999-02-01 김광호 반도체 공정용 세척장치
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
US20010008227A1 (en) * 1997-08-08 2001-07-19 Mitsuru Sadamoto Dry etching method of metal oxide/photoresist film laminate
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000113428A (ja) * 1998-10-08 2000-04-21 Tdk Corp 薄膜デバイス、薄膜磁気ヘッドおよび磁気抵抗効果素子並びにそれらの製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
JP4173307B2 (ja) * 1999-06-24 2008-10-29 株式会社ルネサステクノロジ 半導体集積回路の製造方法
TW417241B (en) 1999-06-24 2001-01-01 Taiwan Semiconductor Mfg Ashing process applicable in cleaning after etching
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
TW441002B (en) 2000-03-02 2001-06-16 United Microelectronics Corp Method for producing the metal interconnect
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
JP2002094057A (ja) * 2000-09-20 2002-03-29 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
KR100653796B1 (ko) 2001-03-12 2006-12-05 가부시키가이샤 히타치세이사쿠쇼 반도체 집적 회로 장치의 제조 방법
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
EP1443130B1 (en) 2001-11-05 2011-09-28 Japan Science and Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
JP2003249547A (ja) 2002-02-22 2003-09-05 Mitsubishi Electric Corp 配線間の接続構造及びその製造方法
US7049190B2 (en) 2002-03-15 2006-05-23 Sanyo Electric Co., Ltd. Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
TWI227046B (en) 2003-11-11 2005-01-21 United Microelectronics Corp Process of metal interconnects
JP4299642B2 (ja) * 2003-11-26 2009-07-22 積水化学工業株式会社 パターン形成方法
CN102856390B (zh) 2004-03-12 2015-11-25 独立行政法人科学技术振兴机构 包含薄膜晶体管的lcd或有机el显示器的转换组件
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
KR100604845B1 (ko) * 2004-04-12 2006-07-26 삼성전자주식회사 질소를 포함하는 씨앗층을 구비하는 금속-절연체-금속캐패시터 및 그 제조방법
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
US20070054482A1 (en) 2004-08-10 2007-03-08 Takahito Nakajima Semiconductor device fabrication method
JP2006054251A (ja) 2004-08-10 2006-02-23 Toshiba Corp 半導体装置の製造方法
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
EP1810335B1 (en) 2004-11-10 2020-05-27 Canon Kabushiki Kaisha Light-emitting device
EP2453480A2 (en) 2004-11-10 2012-05-16 Canon Kabushiki Kaisha Amorphous oxide and field effect transistor
US7868326B2 (en) 2004-11-10 2011-01-11 Canon Kabushiki Kaisha Field effect transistor
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
US7608531B2 (en) 2005-01-28 2009-10-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, electronic device, and method of manufacturing semiconductor device
TWI562380B (en) 2005-01-28 2016-12-11 Semiconductor Energy Lab Co Ltd Semiconductor device, electronic device, and method of manufacturing semiconductor device
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
US7544967B2 (en) 2005-03-28 2009-06-09 Massachusetts Institute Of Technology Low voltage flexible organic/transparent transistor for selective gas sensing, photodetecting and CMOS device applications
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
US7364954B2 (en) * 2005-04-28 2008-04-29 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
US7723205B2 (en) * 2005-09-27 2010-05-25 Semiconductor Energy Laboratory Co., Ltd Semiconductor device, manufacturing method thereof, liquid crystal display device, RFID tag, light emitting device, and electronic device
EP3614442A3 (en) 2005-09-29 2020-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having oxide semiconductor layer and manufactoring method thereof
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
CN101667544B (zh) 2005-11-15 2012-09-05 株式会社半导体能源研究所 半导体器件及其制造方法
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
CN101663762B (zh) 2007-04-25 2011-09-21 佳能株式会社 氧氮化物半导体
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
US7625819B2 (en) * 2007-06-01 2009-12-01 Macronix International Co., Ltd. Interconnection process
US20090061623A1 (en) * 2007-09-05 2009-03-05 United Microelectronics Corp. Method of forming electrical connection structure
US8202365B2 (en) 2007-12-17 2012-06-19 Fujifilm Corporation Process for producing oriented inorganic crystalline film, and semiconductor device using the oriented inorganic crystalline film
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
JP5361651B2 (ja) 2008-10-22 2013-12-04 株式会社半導体エネルギー研究所 半導体装置の作製方法
WO2011043194A1 (en) * 2009-10-09 2011-04-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR101714026B1 (ko) * 2010-07-02 2017-03-09 삼성디스플레이 주식회사 유기 발광 디스플레이 장치 및 그 제조 방법
WO2012014786A1 (en) 2010-07-30 2012-02-02 Semiconductor Energy Laboratory Co., Ltd. Semicondcutor device and manufacturing method thereof
CN107947763B (zh) 2010-08-06 2021-12-28 株式会社半导体能源研究所 半导体集成电路
WO2012150627A1 (ja) * 2011-05-02 2012-11-08 三菱電機株式会社 シリコン基板の洗浄方法および太陽電池の製造方法
US8673426B2 (en) 2011-06-29 2014-03-18 Semiconductor Energy Laboratory Co., Ltd. Driver circuit, method of manufacturing the driver circuit, and display device including the driver circuit
CN103022012B (zh) 2011-09-21 2017-03-01 株式会社半导体能源研究所 半导体存储装置
US8956929B2 (en) 2011-11-30 2015-02-17 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US8916424B2 (en) 2012-02-07 2014-12-23 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
KR102069158B1 (ko) 2012-05-10 2020-01-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 배선의 형성 방법, 반도체 장치, 및 반도체 장치의 제작 방법
JP6310194B2 (ja) * 2012-07-06 2018-04-11 株式会社半導体エネルギー研究所 半導体装置
KR101977271B1 (ko) * 2013-04-05 2019-05-10 에스케이하이닉스 주식회사 반도체 장치의 제조 방법
US9704886B2 (en) 2013-05-16 2017-07-11 Semiconductor Energy Laboratory Co., Ltd. Signal processing device
US9209795B2 (en) 2013-05-17 2015-12-08 Semiconductor Energy Laboratory Co., Ltd. Signal processing device and measuring method
US9840425B2 (en) * 2014-01-31 2017-12-12 Khalifa University of Science and Technology Photo-regenerable filters useful for the removal of organic compounds
JP6385714B2 (ja) * 2014-05-16 2018-09-05 東京エレクトロン株式会社 基板液処理装置、基板液処理装置の洗浄方法及び記憶媒体
US9328418B2 (en) * 2014-09-16 2016-05-03 Eastman Kodak Company Method of forming a patterned polymer layer

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6039848A (ja) * 1983-08-12 1985-03-01 Toshiba Corp 半導体装置の製造方法
JPH04336430A (ja) * 1991-05-13 1992-11-24 Tokyo Electron Ltd 洗浄方法及び洗浄装置
JP2005252284A (ja) * 2001-03-12 2005-09-15 Renesas Technology Corp 半導体集積回路装置の製造方法
JP2007165514A (ja) * 2005-12-13 2007-06-28 Toshiba Corp 半導体装置の製造方法
JP2007165827A (ja) * 2005-12-13 2007-06-28 Tokyo Electron Ltd プラズマ処理方法、記憶媒体及びプラズマ処理装置
JP2008251741A (ja) * 2007-03-29 2008-10-16 Fujitsu Microelectronics Ltd 半導体装置の製造方法
JP2010226051A (ja) * 2009-03-25 2010-10-07 Fujitsu Semiconductor Ltd 半導体装置の製造方法
JP2012109512A (ja) * 2010-10-28 2012-06-07 Japan Display Central Co Ltd 半導体装置
JP2013149955A (ja) * 2011-12-23 2013-08-01 Semiconductor Energy Lab Co Ltd 半導体装置および半導体装置の作製方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019533832A (ja) * 2016-12-27 2019-11-21 昆山工研院新型平板顕示技術中心有限公司Ｋｕｎｓｈａｎ Ｎｅｗ Ｆｌａｔ Ｐａｎｅｌ Ｄｉｓｐｌａｙ Ｔｅｃｈｎｏｌｏｇｙ Ｃｅｎｔｅｒ Ｃｏ．， Ｌｔｄ． フレキシブル表示装置及びその製造方法
JP2019021917A (ja) * 2017-07-11 2019-02-07 株式会社リコー 半導体装置の製造方法
JP2020155495A (ja) * 2019-03-18 2020-09-24 キオクシア株式会社 半導体装置及びその製造方法
JP7210344B2 (ja) 2019-03-18 2023-01-23 キオクシア株式会社 半導体装置及びその製造方法
WO2021095474A1 (ja) * 2019-11-14 2021-05-20 株式会社Flosfia 結晶性酸化物のエッチング方法およびトレンチ形成方法ならびに半導体装置の製造方法
WO2023156877A1 (ja) * 2022-02-18 2023-08-24 株式会社半導体エネルギー研究所 半導体装置

Also Published As

Publication number Publication date
TW201707093A (zh) 2017-02-16
TWI688014B (zh) 2020-03-11
US11004727B2 (en) 2021-05-11
US20160307777A1 (en) 2016-10-20
US10460984B2 (en) 2019-10-29
US20210257251A1 (en) 2021-08-19
KR20160123235A (ko) 2016-10-25
US11791201B2 (en) 2023-10-17
US20190393079A1 (en) 2019-12-26

Similar Documents

Publication Publication Date Title
US11004727B2 (en) Method for fabricating electrode and semiconductor device
JP7050835B2 (ja) 半導体装置
JP6705660B2 (ja) 半導体装置およびその作製方法
JP7433489B2 (ja) 半導体装置の作製方法
JP6788430B2 (ja) 半導体装置およびその作製方法
JP6717815B2 (ja) 半導体装置の作製方法
JP2017050530A (ja) 半導体装置およびその作製方法
JP2017028289A (ja) 半導体装置およびその作製方法
JP2016154225A (ja) 半導体装置およびその作製方法
JP2016167595A (ja) 半導体装置およびその作製方法
WO2017072627A1 (ja) 半導体装置、モジュール、電子機器および半導体装置の作製方法
JP2017085106A (ja) 容量素子、半導体装置、モジュールおよび電子機器の作製方法
JP2016157937A (ja) 半導体装置およびその作製方法
JP2017098535A (ja) 半導体装置、モジュール、電子機器及び半導体装置の作製方法
JP2016207759A (ja) 半導体装置およびその作製方法
WO2017046673A1 (ja) 電極および半導体装置の作製方法
TW202416542A (zh) 半導體裝置的製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190412

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190412

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200128

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200218

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20200414

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200616

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20201201

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20210225