CN109478514A - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN109478514A
CN109478514A CN201780043080.0A CN201780043080A CN109478514A CN 109478514 A CN109478514 A CN 109478514A CN 201780043080 A CN201780043080 A CN 201780043080A CN 109478514 A CN109478514 A CN 109478514A
Authority
CN
China
Prior art keywords
insulator
barrier layer
transistor
oxide
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201780043080.0A
Other languages
English (en)
Inventor
山根靖正
仓田求
方堂凉太
石山贵久
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to CN202211629502.1A priority Critical patent/CN115799342A/zh
Publication of CN109478514A publication Critical patent/CN109478514A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H01L27/1207—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI combined with devices in contact with the semiconductor body, i.e. bulk/SOI hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B99/00—Subject matter not provided for in other groups of this subclass

Abstract

提供一种稳定的电特性的半导体装置。或者，提供一种适合于微细化或高密度化的可靠性高的半导体装置。该半导体装置，包括：第一阻挡层；第二阻挡层；第三阻挡层；具有氧化物的晶体管；绝缘体；以及导电体。绝缘体包括过剩氧区域。绝缘体及氧化物位于第一阻挡层与第二阻挡层之间。导电体隔着第三阻挡层位于第一阻挡层的开口、第二阻挡层的开口、绝缘体的开口中。

Description

半导体装置
技术领域
本发明的一个实施方式涉及一种半导体装置及其驱动方法。此外，本发明的另一个实施方式涉及一种电子设备。
注意，本发明的一个实施方式不局限于上述技术领域。本说明书等所公开的发明的一个实施方式涉及一种物体、方法或制造方法。另外，本发明的一个实施方式涉及一种工序(process)、机器(machine)、产品(manufacture)或者组合物(composition of matter)。
在本说明书等中，半导体装置通常是指通过利用半导体特性而能够工作的装置。显示装置(例如，液晶显示装置或发光显示装置)、投影装置、照明装置、电光装置、蓄电装置、存储装置、半导体电路、撮像装置及电子设备等有时包括半导体装置。
背景技术
使用半导体薄膜形成晶体管的技术受到注目。该晶体管被广泛地应用于集成电路(IC)、图像显示装置(简单地记载为显示装置)等的电子设备。作为可以应用于晶体管的半导体薄膜的材料，硅类半导体材料被广泛地周知。作为其他材料，氧化物半导体受到关注。
例如，公开了作为氧化物半导体使用以氧化锌或In-Ga-Zn类氧化物为活性层的晶体管来制造显示装置的技术(参照专利文献1及2)。
近年来，公开了使用包含氧化物半导体的晶体管来制造存储装置的集成电路的技术(参照专利文献3)。此外，除了存储装置之外，运算装置或其他装置也使用包含氧化物半导体的晶体管而制造。
然而，已知作为活性层包含氧化物半导体的晶体管有如下问题：由于氧化物半导体中的杂质及氧空位而其电特性容易变动，因此其可靠性低。例如，在偏压-热压力测试(BT测试)之后，晶体管的阈值电压可能会变动。
[参考文献]
[专利文献]
[专利文献1]日本专利申请公开第2007-123861号公报
[专利文献2]日本专利申请公开第2007-096055号公报
[专利文献3]日本专利申请公开第2011-119674号公报
发明内容
本发明的一个实施方式的目的是提供一种具有良好的电特性的半导体装置。本发明的一个实施方式的另一个目的是提供一种可靠性高的半导体装置。本发明的一个实施方式的另一个目的是提供一种能够微型化或高集成化的半导体装置。本发明的一个实施方式的另一个目的是提供一种能够以高生产率制造的半导体装置。
本发明的一个实施方式的另一个目的是提供一种能够长期间保持数据的半导体装置。本发明的一个实施方式的另一个目的是提供一种能够实现高速数据写入的半导体装置。本发明的一个实施方式的另一个目的是提供一种设计自由度高的半导体装置。本发明的一个实施方式的另一个目的是提供一种低功耗的半导体装置。本发明的一个实施方式的另一个目的是提供一种新颖的半导体装置。
注意，这些目的的记载不妨碍其他目的的存在。在本发明的一个实施方式中，并不需要实现所有上述目的。可以从说明书、附图、权利要求书等的记载中明显看出并抽出这些目的以外的目的。
在本发明的一个实施方式中，通过从氧化物半导体的周围的氧化物绝缘体将过剩氧供应给氧化物半导体，来降低氧化物半导体中的氧空位。
再者，可以防止水、氢等杂质从氧化物半导体的附近的其他构成要素等混入氧化物半导体。为了防止氢等杂质从外部混入氧化物半导体，以覆盖该氧化物半导体的方式形成对于水、氢等杂质具有阻挡性的绝缘体。
使上述对水、氢等杂质具有阻挡性的绝缘体具有低氧透过性。由此，可以防止氧向外扩散并有效地对氧化物半导体及其附近的氧化物绝缘体供应氧。
如上所述，可以降低氧化物半导体及周围的氧化物绝缘体所包含的水、氢等杂质并降低氧化物半导体中的氧空位。
本发明的一个实施方式包括：第一阻挡层；第二阻挡层；第三阻挡层；包含氧化物的晶体管；绝缘体；以及导电体。绝缘体包括过剩氧区域。绝缘体及氧化物位于第一阻挡层与第二阻挡层之间。导电体位于第一阻挡层的开口、第二阻挡层的开口及绝缘体的开口中。第三阻挡层位于导电体与第一阻挡层、第二阻挡层、绝缘体之间。
本发明的一个实施方式包括：第一阻挡层；第二阻挡层；第三阻挡层；包含氧化物的晶体管；绝缘体；以及与晶体管电连接的导电体。绝缘体包括过剩氧区域。绝缘体及氧化物位于第一阻挡层与第二阻挡层之间。导电体位于第一阻挡层的开口及绝缘体的开口中。第三阻挡层位于导电体与第一阻挡层及绝缘体之间。
本发明的一个实施方式包括：第一阻挡层；第二阻挡层；第三阻挡层；包含氧化物的晶体管；绝缘体；第一导电体；以及第二导电体。绝缘体包括过剩氧区域。第二导电体与晶体管电连接。绝缘体及氧化物位于第一阻挡层与第二阻挡层之间。第一导电体位于第一阻挡层的开口、第二阻挡层的开口及绝缘体的开口中。第三阻挡层位于第一导电体与第一阻挡层、第二阻挡层、绝缘体之间。第二导电体位于第一阻挡层的开口及绝缘体的开口中。第三阻挡层位于第二导电体与第一阻挡层及绝缘体之间。
在上述任何结构中，第一阻挡层的开口的侧面及第二阻挡层的开口的侧面可以与第三阻挡层接触，由此晶体管及绝缘体被第一阻挡层、第二阻挡层及第三阻挡层密封。
在上述任何结构中，在以400℃以下的温度通过TDS进行测定时从第一阻挡层、第二阻挡层及第三阻挡层下方的构成要素释放的氢量可以为5.0×1014/cm2以下。
上述任何结构可以包括：包括开口的第二绝缘体以及包括开口的第三绝缘体。第二绝缘体位于第二阻挡层上。第三绝缘体位于第一阻挡层下。第二绝缘体的开口的侧面及第三绝缘体的开口的侧面都包括由第三阻挡层覆盖的区域。
在上述任何结构中，第一阻挡层可以被用作晶体管的栅极绝缘膜。
根据本发明的一个实施方式，可以提供一种包括包含氧化物半导体且具有稳定的电特性的晶体管的半导体装置。根据本发明的一个实施方式，可以提供一种设计自由度高的半导体装置。
根据本发明的一个实施方式，可以提供一种具有良好的电特性的半导体装置。根据本发明的一个实施方式，可以提供一种可靠性高的半导体装置。根据本发明的一个实施方式，可以提供一种能够微型化或高集成化的半导体装置。根据本发明的一个实施方式，可以提供一种能够以高生产率制造的半导体装置。
根据本发明的一个实施方式，可以提供一种能够长期间保持数据的半导体装置。根据本发明的一个实施方式，可以提供一种能够实现高速数据写入的半导体装置。根据本发明的一个实施方式，可以提供一种低功耗的半导体装置。根据本发明的一个实施方式，可以提供一种新颖的半导体装置。
注意，这些效果的记载不妨碍其他效果的存在。本发明的一个实施方式并不需要实现所有上述效果。可以从说明书、附图、权利要求书等的记载中明显看出并抽出这些效果以外的效果。
附图说明
图1A至图1C是示出本发明的一个实施方式的半导体装置的结构的俯视图及截面图。
图2A至图2J是示出本发明的一个实施方式的半导体装置的制造方法的截面图。
图3A至图3H是示出本发明的一个实施方式的半导体装置的制造方法的截面图。
图4A至图4H是示出本发明的一个实施方式的半导体装置的制造方法的截面图。
图5A至图5F是示出本发明的一个实施方式的半导体装置的制造方法的截面图。
图6A至图6D是示出本发明的一个实施方式的半导体装置的制造方法的截面图。
图7A至图7D是示出本发明的一个实施方式的半导体装置的制造方法的截面图。
图8A至图8D是示出本发明的一个实施方式的半导体装置的制造方法的截面图。
图9A及图9B是示出本发明的一个实施方式的半导体装置的制造方法的截面图。
图10A至图10C是示出本发明的一个实施方式的半导体装置的结构的俯视图及截面图。
图11A至图11C是示出本发明的一个实施方式的半导体装置的结构的俯视图及截面图。
图12是示出本发明的一个实施方式的半导体装置的结构的截面图。
图13是示出本发明的一个实施方式的半导体装置的结构的截面图。
图14是示出本发明的一个实施方式的半导体装置的结构的截面图。
图15是示出本发明的一个实施方式的半导体装置的结构的截面图。
图16A至图16C示出实施例的结构。
图17A至图17F说明实施例的TDS结果。
图18A及图18B示出实施例的结构。
图19A至图19D说明实施例的TDS结果。
图20A及图20B是实施例的结构的截面图及STEM图像。
图21说明实施例的Id-Vg特性。
图22A及图22B说明实施例的结构及TDS结果。
图23A至图23D是实施例的结构的截面图及STEM图像。
图24A说明实施例的样品的接触电阻值，图24B及图24C说明EDX面分析图像。
图25说明实施例的Id-Vg特性。
图26说明实施例的Id-Vg特性。
图27说明实施例的样品的接触电阻值。
图28说明实施例的样品的GBT应力测试结果。
具体实施方式
下面，参照附图对实施方式进行说明。注意，实施方式可以以多个不同形式来实施。所属技术领域的普通技术人员可以很容易地理解一个事实，就是其方式和详细内容可以在不脱离本发明的宗旨及其范围的条件下被变换为各种各样的形式。因此，本发明不应该被解释为仅限定在下面的实施方式所记载的内容中。
在附图中，为便于清楚地说明，有时夸大表示大小、层的厚度或区域。因此，本发明的实施方式并不一定限定于上述尺寸。此外，附图是示出理想例子的示意图，因此本发明的实施方式不局限于附图所示的形状或数值。在附图中，在不同的附图之间共同使用相同的附图标记来表示相同的部分或具有相同功能的部分，而省略其重复说明。此外，有时对具有相同功能的部分附加相同的阴影线，而不特别附加附图标记。
此外，在本说明书等中，为了方便起见，附加了“第一”、“第二”等序数词，而其并不表示工序顺序或叠层顺序。因此，例如即使将“第一”适当地替换为“第二”或“第三”也可以进行说明。此外，本说明书等中的序数词不一定需要与用于指定本发明的一个实施方式的序数词一致。
在本说明书中，为方便起见，使用了“上”、“下”等表示配置的词句，以参照附图说明构成要素的位置关系。构成要素的位置关系根据描述各构成要素的方向适当地变化。因此，不局限于在本说明书中使用的词句，可以根据情况适当地更换。
在本说明书等中，晶体管是指至少包括栅极、漏极以及源极这三个端子的元件。晶体管在漏极(漏极端子、漏区域或漏电极)与源极(源极端子、源区域或源电极)之间具有沟道区域，并且电流能够通过沟道形成区域流过漏极与源极之间。注意，在本说明书等中，沟道区域是指电流主要流过的区域。
例如，在使用极性不同的晶体管的情况或电路工作中的电流方向变化的情况下，“源极”及“漏极”的功能有时相互调换。因此，在本说明书等中，“源极”和“漏极”可以相互调换。
注意，沟道长度例如是指晶体管的俯视图中的半导体(或在晶体管处于导通状态时，在半导体中电流流过的部分)和栅电极互相重叠的区域或者其中形成沟道的区域中的源极(源区域或源电极)和漏极(漏区域或漏电极)之间的距离。在一个晶体管中，沟道长度不一定在所有的区域中成为相同的值。也就是说，一个晶体管的沟道长度有时不限于一个值。因此，在本说明书中，沟道长度是形成沟道的区域中的任一个值、最大值、最小值或平均值。
沟道宽度例如是指半导体(或在晶体管处于导通状态时，在半导体中电流流过的部分)和栅电极互相重叠的区域或者其中形成沟道的区域中的源极与漏极相对的部分的长度。在一个晶体管中，沟道宽度不一定在所有的区域中成为相同的值。也就是说，一个晶体管的沟道宽度有时不限于一个值。因此，在本说明书中，沟道宽度是形成沟道的区域中的任一个值、最大值、最小值或平均值。
另外，根据晶体管的结构，有时实际上形成沟道的区域中的沟道宽度(以下，称为“实效沟道宽度”)和晶体管的俯视图所示的沟道宽度(以下，称为“外观上的沟道宽度”)不同。例如，在栅电极覆盖半导体的侧面的晶体管中，有时实效沟道宽度大于外观上的沟道宽度，所以不能忽略其影响。例如，在栅电极覆盖半导体的侧面的微型晶体管中，有时形成在半导体的侧面的沟道形成区域的比例增高。在此情况下，实效沟道宽度大于外观上的沟道宽度。
在此情况下，有时难以测量实效沟道宽度。例如，为了根据设计值估计实效沟道宽度，需要预先知道半导体的形状的假定。因此，当半导体的形状不清楚时，难以正确地测量实效沟道宽度。
于是，在本说明书中，有时将外观上的沟道宽度称为“围绕沟道宽度(SCW：surrounded channel width)”。此外，在本说明书中，在简单地使用词语“沟道宽度”时，有时是指围绕沟道宽度或外观上的沟道宽度。或者，在本说明书中，在简单地使用词语“沟道宽度”时，有时表示实效沟道宽度。注意，通过截面TEM图像等的分析，可以决定沟道长度、沟道宽度、实效沟道宽度、外观上的沟道宽度、围绕沟道宽度等的值。
另外，在通过计算求得晶体管的场效应迁移率及每个沟道宽度的电流值等时，有时使用围绕沟道宽度进行计算。在此情况下，有时成为与使用实效沟道宽度进行计算时不同的值。
在本说明书等中，“电连接”包括构成要素通过“具有某种电作用的元件”连接的情况。在此，“具有某种电作用的元件”只要可以进行连接的构成要素间的电信号的授受，就对其没有特别的限制。例如，“具有某种电作用的元件”不仅包括电极和布线，而且还包括晶体管等的开关元件、电阻器、电感器、电容器、具有各种功能的元件。
注意，在本说明书等中，氮氧化物是指氮含量大于氧含量的化合物。氧氮化物是指氧含量大于氮含量的化合物。例如可以使用卢瑟福背散射光谱学法(RBS:Rutherfordbackscattering spectrometry)等来测量各元素的含量。
在本说明书等中，可以将“膜”和“层”相互调换。例如，有时可以将“导电层”变换为“导电膜”。此外，有时可以将“绝缘膜”变换为“绝缘层”。
在本说明书等中，“平行”是指两条直线形成的角度为-10°以上且10°以下的状态，因此，也包括该角度为-5°以上且5°以下的状态。此外，“大致平行”是指两条直线形成的角度为-30°以上且30°以下的状态。另外，“垂直”是指两条直线形成的角度为80°以上且100°以下的状态，因此，也包括该角度为85°以上且95°以下的状态。此外，“大致垂直”是指两条直线形成的角度为60°以上且120°以下的状态。
在本说明书中，六方晶系包括三方晶系和菱方晶系。
注意，在本说明书中，阻挡膜是指具有抑制氢等杂质及氧的透过的功能的膜。具有导电性的阻挡膜有时被称为导电阻挡膜。
在本说明书等中，常开启特性的晶体管是指在电源不供应电位(0V)时处于导通状态的晶体管。例如，晶体管的常开启特性有时是指在对晶体管的栅极施加的电压(Vg)为0V的情况下晶体管的阈值电压为负值的电特性。
在本说明书等中，金属氧化物(metal oxide)是指广义上的金属的氧化物。金属氧化物被分类为氧化物绝缘体、氧化物导电体(包括透明氧化物导电体)和氧化物半导体(oxide semiconductor，也可以简称为OS)等。例如，有时将用于晶体管的活性层的金属氧化物称为氧化物半导体。换言之，OS FET是包含金属氧化物或氧化物半导体的晶体管。
实施方式1
在本实施方式中，参照图1A至图1C、图2A至图2J、图3A至图3H、图4A至图4H、图5A至图5F、图6A至图6D、图7A至图7D、图8A至图8D、图9A和图9B、图10A至图10C以及图11A至图11C说明半导体装置的一个实施方式。
<半导体装置的结构>
下面，说明本发明的一个实施方式的半导体装置的例子。图1A至图1C是示出本发明的一个实施方式的晶体管200及电连接于晶体管200的插头的俯视图及截面图。图1A是俯视图，图1B是沿着图1A的点划线L1-L2的截面图，图1C是沿着点划线W1-W2的截面图。为了明确起见，在图1A的俯视图中省略构成要素的一部分。
本发明的一个实施方式的半导体装置包括：晶体管200；被用作层间膜的绝缘体280、282及286；覆盖绝缘体280及282的开口的侧面的阻挡层276(阻挡层276a、276b及276c)；设置在被用作层间膜的绝缘体280、282及286的开口中的导电体246(导电体246a、246b及246c)及导电体248(导电体248a、248b及248c)。阻挡层276在导电体246及248与绝缘体280、282及286之间。
在半导体装置中，导电体246及248被用作插头或布线。此外，在本说明书等中，布线、与布线电连接的插头也可以是一个构成要素。也就是说，导电体的一部分有时被用作布线，并且导电体的另一部分有时被用作插头。
晶体管200包括：被用作第一栅电极的导电体260(包括导电体260a及导电体260b)；被用作第二栅电极的导电体205(包括导电体205a及导电体205b)；与导电体260接触的阻挡层270；被用作栅极绝缘层的绝缘体220、222、224及绝缘体250；包括形成沟道的区域的氧化物230(包括氧化物230a、氧化物230b及氧化物230c)；被用作源极和漏极中的一个的导电体240a；被用作源极和漏极中的另一个的导电体240b；与导电体240(导电体240a及240b)接触的阻挡层244(阻挡层244a及244b)。
在晶体管200中，氧化物230优选使用被用作氧化物半导体的金属氧化物(以下，将该金属氧化物也称为氧化物半导体)形成。由于使用氧化物半导体形成的晶体管的非导通状态下的泄漏电流极小，所以可以提供功耗低的半导体装置。氧化物半导体可以利用溅射法等形成，所以可以用于包括在高集成型半导体装置中的晶体管。
但是，使用氧化物半导体形成的晶体管有时由于氧化物半导体中的杂质及氧空位而其电特性容易变动，因此其可靠性降低。包含在氧化物半导体中的氢与键合于金属原子的氧起反应生成水，因此有时形成氧空位。由于氢进入该氧空位，有时产生作为载流子的电子。另外，有时由于氢的一部分与键合于金属原子的氧键合，产生作为载流子的电子。因此，包括包含氢的氧化物半导体的晶体管容易具有常开启特性。由此，优选尽可能减少氧化物半导体中的氢。
于是，设置在晶体管200附近的被用作层间膜的绝缘体280优选为氧化硅膜或氧氮化硅膜等包含氧的绝缘体。
尤其是，绝缘体280优选使用其氧含量超过化学计量组成的氧化物形成。就是说，绝缘体280优选具有包含比化学计量组成的氧多的氧的区域(以下，也称为过剩氧区域)。尤其是，当在晶体管200附近的层间膜中设置具有过剩氧区域的绝缘体时，可以降低晶体管200所包括的氧化物230中的氧空位，而可以提高可靠性。
具体而言，作为具有过剩氧区域的绝缘体，优选使用通过加热使一部分的氧脱离的氧化物材料。通过加热使一部分的氧脱离的氧化物是指在TDS(thermal desorptionspectroscopy)分析中换算为氧原子的氧的脱离量为1.0×1018atoms/cm3以上，优选为3.0×1020atoms/cm3以上的氧化物膜。另外，上述TDS分析中的膜的表面温度优选为100℃以上且700℃以下，或者100℃以上且500℃以下。
例如，可以使用包含氧化硅或氧氮化硅的材料。另外，可以使用金属氧化物。注意，在本说明书中，“氧氮化硅”是指在其组成中氧含量多于氮含量的材料，“氮氧化硅”是指在其组成中氮含量多于氧含量的材料。
另外，当绝缘体280包括过剩氧区域时，绝缘体282优选对氧、氢及水具有阻挡性。当绝缘体282对氧具有阻挡性时，过剩氧区域的氧高效地供应给氧化物230而不扩散到绝缘体286一侧。
在此，在没有规定的情况下，本说明书中的“阻挡性”是指至少抑制以氢及水为代表的杂质的扩散的功能。例如，在350℃，优选为400℃的气氛下，抑制氢的扩散。例如，在400℃以下的温度对释放氢的第一膜上层叠有任意第二膜的结构进行TDS测定时，氢的释放量为5.0×1014/cm2以下的情况下，第二膜对氢具有阻挡性。优选的是，在400℃以下的温度，氢的释放量为3.4×1014/cm2以下，更优选的是，在500℃以下的温度，氢的释放量为7.1×1014/cm2以下，进一步优选的是，在600℃以下的温度，氢的释放量为1.4×1015/cm2以下。
如后面详细说明，包括在晶体管200中的绝缘体222也与绝缘体282同样地优选对氧、氢及水具有阻挡性。当绝缘体222对氧具有阻挡性时，过剩氧区域的氧可以高效地供应给氧化物230而不扩散到绝缘体220一侧。
绝缘体282优选具有使用包含氧氮化硅、氮氧化硅、氧化铝、氧化铪、氧化钽、氧化锆、锆钛酸铅(PZT)、钛酸锶(SrTiO3)或(Ba,Sr)TiO3(BST)等所谓的high-k材料的绝缘体的单层结构或叠层结构。尤其是，优选使用氧化铝或氧化铪等具有对氧或氢的阻挡性的绝缘膜。由这种材料形成的绝缘体282被用作防止从氧化物230释放氧或从外部混入氢等杂质的层。
或者，例如也可以对上述绝缘体添加氧化铝、氧化铋、氧化锗、氧化铌、氧化硅、氧化钛、氧化钨、氧化钇、氧化锆。此外，也可以对上述绝缘体进行氮化处理。还可以在上述绝缘体上层叠氧化硅、氧氮化硅或氮化硅。
绝缘体280、282及286也可以具有两层以上的叠层结构。此时，不局限于使用相同材料构成的叠层结构，也可以是使用不同材料形成的叠层结构。另外，覆盖晶体管200的绝缘体280也可以被用作覆盖其下方的凹凸形状的平坦化膜。
晶体管200有时通过设置在绝缘体280、282及286中的导电体246及248等插头或布线与其他构成要素电连接。当导电体246及248与绝缘体280接触时，有时绝缘体280所包含的过剩氧被导电体246及248吸收。
根据设置在半导体装置中的插头或布线的形状或者插头或布线的个数，绝缘体280所包含的过剩氧成为不足以填补晶体管200所包括的氧化物230中的氧空位，有可能降低半导体装置的可靠性。因此，绝缘体280中的过剩氧区域需要考虑到被导电体246及248吸收的氧量而形成。
有时包含在形成在晶体管200的周围的构成要素中的杂质的氢通过用作插头或布线的导电体扩散到接触于该导电体的构成要素。
由此，优选在导电体246及248与包括过剩氧区域的绝缘体280及具有阻挡性的绝缘体282之间设置阻挡层276。尤其是，阻挡层276优选以与具有阻挡性的绝缘体282接触的方式设置。由于阻挡层276与绝缘体282接触，所以绝缘体280及晶体管200可以被具有阻挡性的绝缘体及阻挡层密封。再者，阻挡层276优选与绝缘体286的一部分接触。当阻挡层276也与绝缘体286接触时，可以进一步抑制氧及杂质的扩散。
也就是说，阻挡层276可以抑制绝缘体280所包含的过剩氧被导电体246及248吸收。因此，可以抑制用来填补晶体管200所包括的氧化物230的氧空位的过剩氧被导电体246及248吸收，晶体管200所包括的氧化物230中的氧空位不被填补，半导体装置的可靠性降低。
另外，阻挡层276可以抑制杂质的氢的扩散。例如，阻挡层276可以抑制包括在位于绝缘体282上的构成要素中的氢通过导电体246及248扩散到与晶体管200接触的绝缘体280。
另外，通过设置阻挡层276，无论设置在半导体装置中的插头或布线的形状或位置、插头或布线的个数是如何，绝缘体280可以包含适当量的过剩氧。当抑制氢的扩散时，不容易形成氧空位，因此可以抑制载流子生成。由此，由于可以对晶体管200稳定地供应过剩氧，所以可以使晶体管200的电特性稳定。此外，可以提高半导体装置的设计自由度。
另外，通过使用阻挡层276，可以扩大用作插头或布线的导电体的材料的选择范围。例如，通过作为导电体246及248使用具有吸收氧的性质且具有高导电性的金属材料，可以提供低功耗的半导体装置。作为具体例子，可以举出钨或铝等耐氧化性低且导电性高的材料、容易进行沉积及加工的导电体。
导电体246及248可以具有使用金属材料、合金材料、金属氮化物材料或金属氧化物材料等导电材料的单层结构或叠层结构。例如，优选使用具有耐热性及导电性的钨或钼等高熔点材料。或者，优选使用铝或铜等低电阻导电材料。通过使用低电阻导电材料可以降低布线电阻。
作为导电体246，例如可以使用对氢及氧具有阻挡性的导电体的氮化钽等。此外，当作为导电体248使用导电性高的钨时，可以在保持布线的导电性的同时抑制来自外部的杂质的扩散。
作为阻挡层276，例如可以使用金属氧化物。尤其是，优选使用氧化铝膜、氧化铪膜、氧化镓膜等对氧或氢具有阻挡性的绝缘膜。此外，也可以使用利用化学气相沉积(CVD：chemical vapor deposition)法形成的氮化硅。
如此，可以提供一种具有稳定的电特性的半导体装置。如此，可以提供一种可靠性高的半导体装置。如此，可以提供一种功耗低的半导体装置。如此，可以提高半导体装置的设计自由度。
<晶体管结构1>
以下，说明晶体管200的例子。
导电体205使用包含选自钼、钛、钽、钨、铝、铜、铬、钕、钪中的元素的金属膜或包含上述元素作为成分的金属氮化物膜(例如，氮化钽膜、氮化钛膜、氮化钼膜、氮化钨膜)等形成。尤其是，氮化钽等金属氮化物膜具有对氢或氧的阻挡性，并且不容易氧化(耐氧化性高)，所以是优选的。或者，可以使用铟锡氧化物、包含氧化钨的铟氧化物、包含氧化钨的铟锌氧化物、包含氧化钛的铟氧化物、包含氧化钛的铟锡氧化物、铟锌氧化物、添加有氧化硅的铟锡氧化物等导电材料。
例如，优选作为导电体205a使用具有对氢的阻挡性的导电体的氮化钽等，在其上作为导电体205b层叠导电性高的钨。通过使用该材料的组合，可以在保持作为布线的导电性的同时抑制氢扩散到氧化物230。在图1A至图1C中示出导电体205a和205b的两层结构，但是本发明的一个实施方式不局限于此，也可以使用单层结构或三层以上的叠层结构。例如，也可以在具有阻挡性的导电体与导电性高的导电体之间形成与具有阻挡性的导电体及导电性高的导电体的紧密性高的导电体。
与绝缘体280同样，绝缘体224优选为氧化硅膜或氧氮化硅膜等包含氧的绝缘体。尤其是，绝缘体224优选具有过剩氧区域。在将氧化物半导体用于晶体管200，并作为晶体管200附近的层间膜等设置包含过剩氧区域的绝缘体时，可以减少晶体管200所包括的氧化物230的氧空位，而可以提高可靠性。
另外，当绝缘体224包括过剩氧区域时，绝缘体222优选对氧、氢及水具有阻挡性。当绝缘体222对氧具有阻挡性时，过剩氧区域的氧高效地供应给氧化物230而不扩散到导电体205a一侧。可以抑制导电体205与绝缘体224的过剩氧区域的氧起反应。
绝缘体222优选具有使用包含氧氮化硅、氮氧化硅、氧化铝、氧化铪、氧化钽、氧化锆、锆钛酸铅(PZT)、钛酸锶(SrTiO3)或(Ba,Sr)TiO3(BST)等所谓的high-k材料的绝缘体的单层结构或叠层结构。尤其是，优选使用氧化铝或氧化铪等具有对氧或氢的阻挡性的绝缘膜。由这种材料形成的绝缘体222被用作防止从氧化物230释放氧或从外部混入氢等杂质的层。
或者，例如也可以对这些绝缘体添加氧化铝、氧化铋、氧化锗、氧化铌、氧化硅、氧化钛、氧化钨、氧化钇、氧化锆。此外，也可以对这些绝缘体进行氮化处理。还可以在上述绝缘体上层叠氧化硅、氧氮化硅或氮化硅。
绝缘体220、222及224也可以具有两层以上的叠层结构。此时，不局限于使用相同材料构成的叠层结构，也可以是使用不同材料形成的叠层结构。
由于在绝缘体220和绝缘体224之间设置有包含high-k材料的绝缘体222，所以在特定条件下，绝缘体222俘获电子，可以增大阈值电压。其结果是，绝缘体222有时带负电。
例如，当使用氧化硅形成绝缘体220及绝缘体224，并使用氧化铪、氧化铝、氧化钽等电子俘获能级多的材料形成绝缘体222时，在比半导体装置的使用温度或保存温度高的温度(例如，125℃以上且450℃以下，典型的是150℃以上且300℃以下)下保持导电体205的电位高于源电极或漏电极的电位的状态10毫秒以上，典型是1分钟以上。由此，电子从晶体管200中的氧化物向导电体205移动。此时，移动的电子的一部分被绝缘体222的电子俘获能级俘获。
在绝缘体222的电子俘获能级俘获有所需要的电子量的晶体管中，阈值电压向正一侧漂移。通过控制导电体205的电压可以控制电子的俘获量，由此可以控制阈值电压。具有该结构的晶体管200是在栅极电压为0V的情况下也处于非导通状态(也称为关闭状态)的常关闭型晶体管。
另外，俘获电子的处理可以在晶体管的制造过程中进行。例如，优选在形成与晶体管的源极导电体或漏极导电体连接的导电体之后、前工序(薄片处理)之后、晶圆切割(wafer dicing)工序之后或者封装之后等发货之前的任一个阶段进行俘获电子的处理。
通过适当地调整绝缘体220、222及224的厚度，能够控制阈值电压。例如，当减少绝缘体220、222及224的厚度总和时，可以高效率地从导电体205施加电压，由此可以提供一种功耗低的晶体管。绝缘体220、222及224的厚度总和为65nm以下，优选为20nm以下。
因此，可以提供一种非导通状态时的泄漏电流小的晶体管。可以提供一种具有稳定的电特性的晶体管。可以提供一种通态电流大的晶体管。可以提供一种亚阈值摆幅值小的晶体管。可以提供一种可靠性高的晶体管。
氧化物230包括氧化物230a、氧化物230a上的氧化物230b以及氧化物230b上的氧化物230c。当使晶体管200导通时，电流主要流过氧化物230b(形成沟道)。另一方面，虽然有时在氧化物230a或230c与氧化物230b的界面附近(有时成为混合区域)电流流过，但是氧化物230a和230c的其他区域有时被用作绝缘体。
如图1C所示，优选以覆盖氧化物230a及230b的侧面的方式设置氧化物230c。通过在绝缘体280与包括形成沟道的区域的氧化物230b之间设置氧化物230c，可以抑制氢、水及卤素等杂质从绝缘体280扩散到氧化物230b。
氧化物230a、230b及230c使用In-M-Zn氧化物(元素M为选自铝、镓、钇、铜、钒、铍、硼、硅、钛、铁、镍、锗、锆、钼、镧、铈、钕、铪、钽、钨和镁等中的一种或多种)等金属氧化物形成。作为氧化物230也可以使用In-Ga氧化物或In-Zn氧化物。
[金属氧化物]
下面说明本发明的一个实施方式的氧化物230。氧化物230优选使用被用作氧化物半导体的金属氧化物(以下，将该金属氧化物也称为氧化物半导体)形成。
氧化物半导体优选至少包含铟或锌。特别优选包含铟及锌。此外，优选还包含铝、镓、钇或锡等。另外，也可以包含选自硼、硅、钛、铁、镍、锗、锆、钼、镧、铈、钕、铪、钽、钨和镁等中的一种或多种元素。
在此考虑氧化物半导体为包含铟、元素M及锌的InMZnO的情况。元素M为铝、镓、钇或锡等。此外，元素M可以为硼、硅、钛、铁、镍、锗、锆、钼、镧、铈、钕、铪、钽、钨、镁等。注意，作为元素M有时可以组合上述元素中的两种以上。
在本说明书等中，有时将包含氮的金属氧化物称为金属氧化物(metal oxide)。另外，也可以将包含氮的金属氧化物称为金属氧氮化物(metal oxynitride)。
<金属氧化物的构成>
以下，对可用于本发明的一个实施方式所公开的晶体管的CAC(cloud-alignedcomposite)-OS的构成进行说明。
在本说明书等中，有时记载CAAC(c-axis aligned crystal)或CAC(cloud-aligned composite)。CAAC是指结晶结构的一个例子，CAC是指功能或材料构成的一个例子。
CAC-OS或CAC metal oxide在材料的一部分中具有导电性的功能，在材料的另一部分中具有绝缘性的功能。作为材料的整体，CAC-OS或CAC metal oxide具有半导体的功能。在将CAC-OS或CAC metal oxide用于晶体管的活性层的情况下，导电性的功能是使被用作载流子的电子(或空穴)流过的功能，绝缘性的功能是不使被用作载流子的电子流过的功能。通过利用导电性的功能和绝缘性的功能的互补作用，CAC-OS或CAC metal oxide可以具有开关功能(开启/关闭的功能)。在CAC-OS或CAC metal oxide中，通过使各功能分离，可以使各功能最大化。
CAC-OS或CAC metal oxide包括导电性区域及绝缘性区域。导电性区域具有上述导电性的功能，绝缘性区域具有上述绝缘性的功能。在材料中，导电性区域和绝缘性区域有时以纳米粒子级分离。导电性区域和绝缘性区域有时在材料中不均匀地分布。有时导电性区域被观察为其边缘模糊且以云状连接。
另外，在CAC-OS或CAC metal oxide中，有时导电性区域及绝缘性区域以0.5nm以上且10nm以下，优选为0.5nm以上且3nm以下的尺寸分散在材料中。
CAC-OS或CAC metal oxide包括具有不同带隙的成分。例如，CAC-OS或CAC metaloxide包括具有起因于绝缘性区域的宽隙的成分及具有起因于导电性区域的窄隙的成分。在该构成中，载流子主要在具有窄隙的成分中流过。具有窄隙的成分与具有宽隙的成分互补作用，与具有窄隙的成分联动地在具有宽隙的成分中载流子流过。因此，在将上述CAC-OS或CAC metal oxide用于晶体管的沟道区域时，在晶体管的导通状态中可以得到高电流驱动力，即大通态电流及高场效应迁移率。
就是说，可以将CAC-OS或CAC metal oxide称为基质复合材料(matrixcomposite)或金属基质复合材料(metal matrix composite)。
<金属氧化物的结构>
氧化物半导体可以被分为单晶氧化物半导体和非单晶氧化物半导体。作为非单晶氧化物半导体例如有CAAC-OS(c-axis aligned crystalline oxide semiconductor)、多晶氧化物半导体、nc-OS(nanocrystalline oxide semiconductor)、a-like OS(amorphous-like oxide semiconductor)及非晶氧化物半导体。
CAAC-OS具有c轴取向性，其多个纳米晶在a-b面方向上连结而结晶结构具有畸变。注意，畸变是指在多个纳米晶连结的区域中晶格排列一致的区域与其他晶格排列一致的区域之间的晶格排列的方向变化的部分。
虽然纳米晶的形状基本上是六角形，但是并不局限于正六角形，有不是正六角形的情况。在畸变中有时具有五角形晶格排列或七角形晶格排列等。另外，在CAAC-OS的畸变附近观察不到明确的晶界(grain boundary)。也就是说，由于晶格排列畸变，可抑制晶界的形成。这可能是由于CAAC-OS可容许因如下原因而发生的畸变：在a-b面方向上的氧原子排列的低密度、因金属元素被取代而使原子间的键合距离产生变化等。
CAAC-OS有具有层状结晶结构(也称为层状结构)的倾向，其中层叠有包含铟及氧的层(下面称为In层)和包含元素M、锌及氧的层(下面称为(M，Zn)层)。另外，铟和元素M彼此可以取代，在用铟取代(M，Zn)层中的元素M的情况下，也可以将该层表示为(In，M，Zn)层。另外，在用元素M取代In层中的铟的情况下，也可以将该层表示为(In，M)层。
CAAC-OS是结晶性高的氧化物半导体。另一方面，在CAAC-OS中无法确认到明确的晶界，所以不容易发生起因于晶界的电子迁移率的降低。氧化物半导体的结晶性有时因杂质的混入或缺陷的生成等而降低。这意味着CAAC-OS的杂质及缺陷(例如，氧空位)量少。因此，具有CAAC-OS的氧化物半导体的物理性质稳定。因此，具有CAAC-OS的氧化物半导体具有耐热性及高可靠性。
在nc-OS中，微小的区域(例如1nm以上且10nm以下的区域，特别是1nm以上且3nm以下的区域)具有周期性原子排列。在nc-OS中，在不同的纳米晶之间观察不到结晶取向的规律性。因此，在膜整体中观察不到取向性。所以，有时nc-OS在某些分析方法中与a-like OS或非晶氧化物半导体没有差别。
a-like OS具有介于nc-OS与非晶氧化物半导体之间的结构。a-like OS包含空洞或低密度区域。也就是说，a-like OS的结晶性比nc-OS及CAAC-OS的结晶性低。
氧化物半导体可以具有各种结构及各种特性。本发明的一个实施方式的氧化物半导体也可以包括非晶氧化物半导体、多晶氧化物半导体、a-like OS、nc-OS、CAAC-OS中的两种以上。
[包含氧化物半导体的晶体管]
接着，说明将上述氧化物半导体用于晶体管的情况。
当将上述氧化物半导体用于晶体管时，该晶体管可以具有高场效应迁移率。另外，该晶体管可以具有高可靠性。
优选将载流子密度低的氧化物半导体用于晶体管。为了降低氧化物半导体膜的载流子密度，通过降低氧化物半导体膜中的杂质浓度，可以降低缺陷态密度。在本说明书等中，将杂质浓度低且缺陷态密度低的状态称为高纯度本征或实质上高纯度本征的状态。例如，使用载流子密度为低于8×1011/cm3，优选为低于1×1011/cm3，更优选为低于1×1010/cm3且1×10-9/cm3以上的氧化物半导体。
高纯度本征或实质上高纯度本征的氧化物半导体的缺陷态密度低，所以有时其陷阱态密度也低。
被氧化物半导体的陷阱态俘获的电荷到消失需要较长的时间，有时像固定电荷那样动作。因此，有时在陷阱态密度高的氧化物半导体中形成沟道区域的晶体管的电特性不稳定。
为了获得晶体管的稳定电特性，降低氧化物半导体中的杂质浓度是有效的。此外，为了降低氧化物半导体中的杂质浓度，优选降低氧化物半导体附近的膜中的杂质浓度。作为杂质的例子有氢、氮、碱金属、碱土金属、铁、镍、硅。
<杂质>
在此，说明氧化物半导体中的各杂质的影响。
在氧化物半导体包含第14族元素之一的硅或碳时，形成缺陷能级。因此，氧化物半导体中及氧化物半导体的界面附近的硅或碳的浓度(通过二次离子质谱分析法(SIMS：secondary ion mass spectrometry)测得的浓度)被设定为2×1018atoms/cm3以下，优选为2×1017atoms/cm3以下。
当氧化物半导体包含碱金属或碱土金属时，有时形成缺陷能级而产生载流子。因此，具有包含碱金属或碱土金属的氧化物半导体的晶体管容易具有常开启特性。由此，优选降低氧化物半导体中的碱金属或碱土金属的浓度。具体而言，利用SIMS测得的氧化物半导体中的碱金属或碱土金属的浓度为1×1018atoms/cm3以下，优选为2×1016atoms/cm3以下。
当氧化物半导体包含氮时，产生作为载流子的电子，载流子密度会增加，由此氧化物半导体容易成为n型。因此，具有含有氮的氧化物半导体的晶体管容易具有常开启型特性。因此，优选尽可能地减少氧化物半导体中的氮，例如，利用SIMS测得的氮浓度被设定为低于5×1019atoms/cm3，优选为5×1018atoms/cm3以下，更优选为1×1018atoms/cm3以下，进一步优选为5×1017atoms/cm3以下。
包含在氧化物半导体中的氢与键合于金属原子的氧起反应生成水，因此有时形成氧空位。由于氢进入该氧空位，有时产生作为载流子的电子。另外，有时由于氢的一部分与键合于金属原子的氧键合，产生作为载流子的电子。因此，具有包含氢的氧化物半导体的晶体管容易具有常开启特性。由此，优选尽可能减少氧化物半导体中的氢。具体而言，利用SIMS测得的氢浓度被设定为低于1×1020atoms/cm3，优选低于1×1019atoms/cm3，更优选低于5×1018atoms/cm3，进一步优选低于1×1018atoms/cm3。
当将杂质被充分降低的氧化物半导体用于晶体管的沟道区域时，该晶体管可以具有稳定的电特性。
作为绝缘体250，例如可以使用包含氧氮化硅、氮氧化硅、氧化铝、氧化铪、氧化钽、氧化锆、锆钛酸铅(PZT)、钛酸锶(SrTiO3)或(Ba,Sr)TiO3(BST)等所谓的high-k材料的绝缘体。或者，例如也可以对这些绝缘体添加氧化铝、氧化铋、氧化锗、氧化铌、氧化钛、氧化钨、氧化钇、氧化锆。此外，也可以对这些绝缘体进行氮化处理。还可以在上述绝缘体上层叠氧化硅、氧氮化硅或氮化硅。
例如，因为氧化硅及氧氮化硅对热稳定，所以通过将氧化硅或氧氮化硅与相对介电常数高的绝缘体组合，可以实现热稳定且相对介电常数高的叠层结构。
与绝缘体224同样，作为绝缘体250优选使用其氧含量超过满足化学计量组成的氧化物绝缘体。当以与氧化物230接触的方式设置上述包含过剩氧的绝缘体时，可以减少氧化物230中的氧空位。
作为绝缘体250，可以使用氧化铝、氧氮化铝、氧化镓、氧氮化镓、氧化钇、氧氮化钇、氧化铪、氧氮化铪、氮化硅等具有对氧或氢的阻挡性的绝缘膜。由这种材料形成的绝缘体250被用作防止从氧化物230释放氧或从外部混入氢等杂质的层。
绝缘体250也可以具有与绝缘体220、绝缘体222及绝缘体224同样的叠层结构。当绝缘体250具有电子俘获态俘获有所需要的电子量的绝缘体时，晶体管200的阈值电压可以向正一侧漂移。具有该结构的晶体管200是在栅极电压为0V的情况下也处于非导通状态(也称为关闭状态)的常关闭型晶体管。
导电体240a和240b中的一个被用作源电极，而导电体240a和240b中的另一个被用作漏电极。
作为导电体240a、240b，可以使用铝、钛、铬、镍、铜、钇、锆、钼、银、钽或钨等金属或者包含这些元素作为主要成分的合金。尤其是，氮化钽等金属氮化物膜对氢或氧具有阻挡性，且耐氧化性较高，所以是优选的。
虽然附图中示出单层结构，但是也可以采用两层以上的叠层结构。例如，也可以层叠氮化钽膜及钨膜。另外，也可以层叠钛膜及铝膜。其他例子包括：在钨膜上层叠铝膜的两层结构、在铜-镁-铝合金膜上层叠铜膜的两层结构、在钛膜上层叠铜膜的两层结构、在钨膜上层叠铜膜的两层结构。
其他例子包括：在钛膜或氮化钛膜上层叠铝膜或铜膜并在其上形成钛膜或氮化钛膜的三层结构、在钼膜或氮化钼膜上层叠铝膜或铜膜而并在其上形成钼膜或氮化钼膜的三层结构。另外，也可以使用包含氧化铟、氧化锡或氧化锌的透明导电材料。
此外，也可以在导电体240a及导电体240b上设置阻挡层244a及阻挡层244b。作为阻挡层244a及阻挡层244b优选使用对氧或氢具有阻挡性的材料。通过采用该结构，可以抑制导电体240a及导电体240b在形成氧化物230c时被氧化。可以防止绝缘体280中的过剩氧区域的氧与导电体240a及导电体240b起反应而使其氧化。
作为阻挡层244a及阻挡层244b例如可以使用金属氧化物。尤其是，优选使用氧化铝膜、氧化铪膜、氧化镓膜等对氧或氢具有阻挡性的绝缘膜。此外，也可以使用利用CVD法形成的氮化硅。
通过使用阻挡层244，可以扩大用于导电体240的材料的选择范围。例如，作为导电体240可以使用钨或铝等耐氧化性低且导电性高的材料、容易进行沉积及加工的导电体。
此外，可以抑制导电体240的氧化，并且可以将从绝缘体224及绝缘体280脱离的氧高效率地供应到氧化物230。此外，通过作为导电体240使用导电性高的导电体，可以提供一种功耗低的晶体管200。
被用作栅电极的导电体260例如可以使用选自铝、铬、铜、钽、钛、钼、钨中的金属、包含上述金属作为成分的合金或组合上述金属的合金等而形成。尤其是，氮化钽等金属氮化物膜对氢或氧具有阻挡性，且耐氧化性较高，所以是优选的。另外，也可以使用锰、锆中的一个或两个。此外，也可以使用以掺杂有磷等杂质元素的多晶硅为代表的半导体、镍硅化物等硅化物。
例如，导电体260a利用热CVD法、MOCVD法或原子层沉积(ALD：atomic layerdeposition)法形成。尤其是，优选利用ALD法形成导电体260a。通过利用ALD法等，可以降低进行成膜时对绝缘体250造成的损伤。此外，因为可以提高覆盖性，所以优选利用ALD法等形成导电体260a。因此，可以提供一种可靠性高的晶体管200。
接着，利用溅射法形成导电体260b。此时，由于在绝缘体250上设置有导电体260a，所以可以抑制形成导电体260b时的损伤影响到绝缘体250。由于溅射法的成膜速度比ALD法快，所以可以高成品率地提高生产率。
也可以以覆盖导电体260的方式设置阻挡层270。当绝缘体280使用氧脱离的氧化物材料形成时，阻挡层270使用对氧具有阻挡性的物质形成。通过采用该结构，可以防止绝缘体280的过剩氧区域的氧与导电体260起反应而导电体260氧化。
作为阻挡层270，例如可以使用金属氧化物。尤其是，优选使用氧化铝膜、氧化铪膜、氧化镓膜等对氧或氢具有阻挡性的绝缘膜。此外，也可以使用利用CVD法形成的氮化硅。此外，以足以防止导电体260的氧化的程度的厚度形成阻挡层270。
通过使用阻挡层270，可以扩大用于导电体260的材料的选择范围。例如，导电体260可以使用钨或铝等耐氧化性低且导电性高的材料形成。另外，例如，可以使用容易进行沉积或加工的导电体。
此外，可以抑制导电体260的氧化，并且可以将从绝缘体224及绝缘体280脱离的氧高效率地供应到氧化物230。此外，通过作为导电体260使用导电性高的导电体，可以提供一种功耗低的晶体管200。
通过具有上述结构，可以提供一种具有通态电流大的包含氧化物半导体的晶体管的半导体装置。或者，可以提供一种具有关态电流小的包含氧化物半导体的晶体管的半导体装置。或者，可以提供一种电特性变动小且可靠性高的半导体装置。或者，可以提供一种功耗得到降低的半导体装置。
<半导体装置的制造方法>
以下，参照图2A至图2J、图3A至图3H、图4A至图4H、图5A至图5F、图6A至图6D、图7A至图7D、图8A至图8D、图9A和图9B说明图1A至图1C所示的半导体装置的制造方法的例子。在附图中，沿着L1-L2的截面图为晶体管200的沟道长度方向上的截面图，沿着W1-W2的截面图为晶体管200的沟道宽度方向上的截面图。
首先，准备衬底(未图示)。虽然对衬底没有特别的限制，但是衬底优选具有能够承受在后面进行的加热处理的程度的耐热性。例如，可以使用玻璃衬底如硼硅酸钡玻璃衬底和硼硅酸铝玻璃衬底等、陶瓷衬底、石英衬底、蓝宝石衬底。此外，也可以使用：硅或碳化硅等的单晶半导体衬底或多晶半导体衬底；硅锗、砷化镓、砷化铟、砷化铟镓的化合物半导体衬底；SOI(silicon on insulator)衬底；或GOI(germanium on insulator)衬底等。此外，作为衬底，也可以使用在这些衬底上设置有半导体元件的衬底。
另外，作为衬底也可以使用柔性衬底来制造半导体装置。为了制造具有柔性的半导体装置，既可以在柔性衬底上直接制造晶体管，也可以在制造衬底上形成晶体管，然后从制造衬底剥离晶体管并将其转置到柔性衬底上。为了从制造衬底剥离晶体管并将其转置到柔性衬底上，优选在制造衬底与包括氧化物半导体的晶体管之间设置剥离层。
接着，形成绝缘体212、绝缘体214及绝缘体216(图2A及图2B)。
绝缘体212、214及216可以利用溅射法、CVD法(包括热CVD法、有机金属CVD(MOCVD:metal organic chemical vapor deposition)法、等离子体增强CVD(PECVD:plasmaenhanced chemical vapor deposition)法等)、分子束外延(MBE:molecular beamepitaxy)法、ALD法或脉冲激光沉积(PLD:pulsed laser deposition)法等形成。尤其是，优选通过CVD法，更优选通过ALD法等形成该绝缘体，因为覆盖性得到提高。为了减少等离子体损伤，优选利用热CVD法、MOCVD法或ALD法。此外，也可以使用使TEOS(tetraethylorthosilicate:四乙氧基硅烷)或硅烷等与氧或一氧化二氮等起反应而形成的台阶覆盖性良好的氧化硅膜。
例如，作为绝缘体212利用ALD法形成氧化铝。通过利用ALD法，可以形成裂缝及针孔等缺陷少或具有均匀厚度的致密的绝缘层。例如，作为绝缘体214利用溅射法形成氧化铝。由于溅射法的沉积速度比ALD法快，所以可以提高生产率。例如，作为绝缘体216通过CVD法形成氧氮化硅。绝缘体216的介电常数优选低于绝缘体212及绝缘体214。当使用介电常数低的材料作为层间膜时，可以降低布线间的寄生电容。
接着，通过光刻法等在绝缘体216上形成抗蚀剂掩模。然后，去除绝缘体214及216的不需要的部分。然后，去除抗蚀剂掩模，由此可以形成开口(图2C及图2D)。
在此，对膜的加工方法进行说明。为了对膜进行微细加工，可以使用各种微细加工技术。例如，可以采用对通过光刻法等形成的抗蚀剂掩模进行缩小处理的方法。另外，通过光刻法等形成假图案，在该假图案设置侧壁之后去除假图案，将残留的侧壁用作抗蚀剂掩模，对膜进行蚀刻。为了实现高纵横比，作为膜的蚀刻优选利用各向异性干蚀刻。另外，也可以使用由无机膜或金属膜形成的硬掩模。
作为用来形成抗蚀剂掩模的光，可以使用i线(波长365nm)的光、g线(波长436nm)的光、h线(波长405nm)的光或混合有i线、g线及h线的光。此外，可以使用紫外线、KrF激光或ArF激光等。此外，也可以利用液浸曝光技术进行曝光。作为用于曝光的光，也可以使用极紫外(EUV:extreme ultra-violet)光或X射线。另外，也可以使用电子束代替用于曝光的光。当使用极紫外(EUV)光、X射线或电子束时，可以进行极其微细的加工，所以是优选的。注意，在通过利用电子束等光束进行扫描而进行曝光时，不需要光掩模。
另外，也可以在形成被用作抗蚀剂掩模的抗蚀剂膜之前，形成具有提高膜与抗蚀剂膜的紧密性的功能的有机树脂膜。可以利用旋涂法等以覆盖其下方的台阶而使其表面平坦化的方式形成该有机树脂膜，而可以降低该有机树脂膜上方的抗蚀剂掩模的厚度的偏差。尤其是，在进行微细的加工时，作为该有机树脂膜优选使用具有对用于曝光的光的反射防止膜的功能的材料。作为具有这种功能的有机树脂膜的例子，有BARC(bottom anti-reflection coating:底部抗反射)膜。该有机树脂膜可以在去除抗蚀剂掩模的同时被去除或者在去除抗蚀剂掩模之后被去除。
接着，在绝缘体214及绝缘体216上形成导电膜205A及导电膜205B(图2E及图2F)。导电膜205A及导电膜205B例如可以通过溅射法、蒸镀法、CVD法(包括热CVD法、MOCVD法、PECVD法等)形成。为了减少等离子体损伤，优选利用热CVD法、MOCVD法或ALD法。
然后，去除导电膜205A及205B的不需要的部分。例如，直到使绝缘体216露出为止通过回蚀处理或化学机械抛光(CMP:chemical mechanical polishing)处理等去除导电膜205A及导电膜205B的一部分，由此形成导电体205a及205b(图2G及图2H，箭头表示CMP处理)。此时，绝缘体216可以被用作停止层，有时绝缘体216的厚度变薄。
CMP处理是一种对被加工物的表面通过化学及机械的复合作用进行平坦化的方法。更具体而言，CMP处理是一种方法，其中在抛光台上贴附砂布，且一边在被加工物与砂布之间供应浆料(抛光剂)，一边将抛光台和被加工物分别旋转或摇动，来由浆料与被加工物表面之间的化学反应以及砂布和被加工物的机械抛光的作用对被加工物的表面进行抛光。
CMP处理也可以只进行一次或者进行多次。当进行CMP处理多次时，优选在进行高抛光率的初期抛光之后，进行低抛光率的精抛光。如此，也可以组合抛光率不同的抛光工序。
然后，形成绝缘体220、绝缘体222及绝缘体224。注意，并不一定需要设置绝缘体220及绝缘体222。例如，当绝缘体224包括过剩氧区域时，也可以在导电体205上形成具有阻挡性的导电体。该具有阻挡性的导电体可以抑制导电体205与过剩氧区域的氧起反应而生成氧化物。
绝缘体220、222及224可以使用与绝缘体212、214、216同样的材料及方法形成。作为绝缘体222优选使用氧化铝等high-k材料。
优选连续地形成绝缘体220、222及224。通过连续地形成它们，杂质不附着于绝缘体220与222的界面及绝缘体222与224的界面，由此可以实现可靠性高的绝缘体。
例如，作为绝缘体222利用ALD法形成氧化铝。通过利用ALD法，可以形成裂缝及针孔等缺陷少或具有均匀厚度的致密的绝缘层。例如，作为绝缘体220及224利用CVD法形成氧氮化硅。绝缘体224优选包含过剩氧。此外，也可以在形成绝缘体224之后进行氧掺杂处理。
接着，依次形成氧化膜230A、氧化膜230B、导电膜240A及阻挡膜244A。氧化膜230A及氧化膜230B优选以不暴露于大气的方式连续地形成。
然后，例如利用溅射法形成氧化膜230A及230B。作为溅射气体使用氧或者氧与稀有气体的混合气体。通过提高溅射气体中的氧的比率，可以增加形成的氧化膜中的过剩氧量。
尤其是，在形成氧化膜230A时，有时包含在溅射气体中的氧的一部分供应给绝缘体224。溅射气体所包含的氧量越多，供应给绝缘体224的氧量也越多。由此，可以在绝缘体224中形成具有过剩氧的区域。供应给绝缘体224的氧的一部分与残留在绝缘体224中的氢起反应而成为水，通过后面的加热处理从绝缘体224释放。因此，可以降低绝缘体224中的氢浓度。
由此，溅射气体中的氧的比率优选为70％以上，优选为80％以上，更优选为100％。当将包含过剩氧的氧化物用于氧化膜230A时，可以通过后面的加热处理将氧供应给氧化物230b。
利用溅射法形成氧化膜230B。此时，在溅射气体中的氧的比率为1％以上且30％以下、优选为5％以上且20％以下的情况下，形成氧缺乏型氧化物半导体。包括氧缺乏型氧化物半导体的晶体管可以具有较高的场效应迁移率。
当将氧缺乏型氧化物半导体用于氧化膜230B时，优选将包含过剩氧的氧化膜用作氧化膜230A。另外，也可以在形成氧化膜230B之后进行氧掺杂处理。
接着，形成导电膜240A、阻挡膜244A及将成为硬掩模的膜290A(图2I及图2J)。
例如，作为导电膜240A，利用溅射法形成氮化钽。氮化钽的耐氧化性高，因此适合用于在后面工序中进行加热处理的情况。
当导电膜240A与氧化膜230B接触时，有时氧化膜230B的表面被导入杂质元素。通过对氧化膜230B添加杂质，可以使晶体管200的阈值电压变化。可以通过在形成导电膜240A之前进行离子注入法、离子掺杂法、等离子体浸没离子注入法或使用包含杂质元素的气体的等离子体处理等导入杂质元素。另外，也可以在形成导电膜240A之后，通过进行离子注入法等导入杂质元素。
例如，作为阻挡膜244A，优选利用ALD法形成氧化铝。通过利用ALD法，可以形成裂缝及针孔等缺陷少或具有均匀厚度的致密的膜。
例如，作为将成为硬掩模的膜290A，利用溅射法形成氮化钽。由于该硬掩模在后面工序中与导电膜240A同时进行加工，所以优选使用与导电膜240A相同的材料或蚀刻速率近于导电膜240A的材料形成。
然后，在将成为硬掩模的膜290A上利用光刻法形成抗蚀剂掩模。通过使用该抗蚀剂掩模选择性地去除将成为硬掩模的膜290A及阻挡膜244A的一部分，形成包括开口的将成为硬掩模的膜290B及包括开口的阻挡膜244B(图3A及图3B)。在使用抗蚀剂掩模形成开口时，优选使用最小特征尺寸。因此，阻挡膜244B包括宽度为最小特征尺寸的开口。
另外，当形成开口时，优选将成为硬掩模的膜290B及阻挡膜244B的开口中的侧面相对于导电膜240A的顶面具有锥形角度。该锥形角度为30度以上且90度以下，优选为45度以上且80度以下。
接着，在将成为硬掩模的膜290B及阻挡膜244B上利用光刻法形成抗蚀剂掩模。通过使用该抗蚀剂掩模选择性地去除将成为硬掩模的膜290B的一部分、阻挡膜244B的一部分及导电膜240A的一部分，形成岛状导电膜240B、硬掩模290a、硬掩模290b、阻挡层244a及阻挡层244b(图3C及图3D)。此时，阻挡膜244B被加工为阻挡层244a及244b。也就是说，在阻挡膜244B的开口的宽度为最小特征尺寸时，阻挡层244a与阻挡层244b之间的距离为最小特征尺寸。
接着，使用岛状导电膜240B、硬掩模290a、硬掩模290b作为掩模选择性地去除氧化膜230A的一部分及氧化膜230B的一部分。在本工序中，有时绝缘体224的一部分也同时被去除。然后，去除抗蚀剂掩模。如此，可以形成岛状氧化物230a、230b(图3E及图3F)。
然后，在去除硬掩模290a及290b的同时，选择性地去除岛状导电膜240B的一部分。通过本工序，将导电膜240B分离为导电体240a、导电体240b(图3G及图3H)。
由于导电体240a及240b被用作晶体管200的源电极及漏电极，因此可以将彼此相对的导电体240a与240b之间的距离称为晶体管的沟道长度。就是说，当阻挡膜244B的开口的宽度为最小特征尺寸时，阻挡层244a与244b之间的距离为最小尺寸，因此栅极线宽度及沟道长度可以小于最小特征尺寸。
当去除氧化膜230A、氧化膜230B、导电膜240A以及阻挡膜244A时，可以利用干蚀刻法或湿蚀刻法等。此外，也可以利用干蚀刻法和湿蚀刻法的双方。
在利用干蚀刻法形成导电体240a和240b的情况下，有时蚀刻气体的残留成分等的杂质元素会附着于氧化物230b的露出部分。例如，当作为蚀刻气体使用氯类气体时，氯等有时会附着。另外，当作为蚀刻气体使用烃类气体时，碳及氢等有时会附着。优选减少附着于氧化物230b的露出表面的杂质元素。可以通过使用稀氢氟酸等的洗涤处理、使用臭氧等的洗涤处理或使用紫外线等的洗涤处理来减少该杂质元素。此外，也可以组合不同的洗涤处理。
此外，也可以进行使用氧化气体的等离子体处理。例如，进行使用一氧化二氮气体的等离子体处理。通过进行该等离子体处理，可以减少氧化物230b中的氟浓度。另外，该等离子体处理还具有去除样品表面上的有机物的效果。
此外，也可以对露出的氧化物230b进行氧掺杂处理。
接着，为了进一步减少氧化物230a及氧化物230b所包含的水分或氢等杂质而使氧化物230a及氧化物230b高纯度化，优选进行加热处理。
此外，也可以在加热处理之前进行使用氧化气体的等离子体处理。例如，进行使用一氧化二氮气体的等离子体处理。通过进行该等离子体处理，可以减少露出的绝缘体224中的氟浓度。另外，该等离子体处理还具有去除样品表面上的有机物的效果。
例如，加热处理在氮或稀有气体等惰性气氛、氧化气体气氛或超干燥空气(使用CRDS(cavity ring-down laser spectroscopy：光腔衰荡光谱法)系统的露点计进行测量时的水分量为20ppm(露点换算为-55℃)以下，优选为1ppm以下，更优选为10ppb以下的空气)气氛下进行。另外，氧化气体气氛是指包含10ppm以上的氧、臭氧或氮化氧等氧化气体的气氛。惰性气氛是指包含小于10ppm的上述氧化气体且还填充有氮或稀有气体的气氛。虽然对加热处理中的压力没有特别的限制，但是加热处理优选在减压下进行。
通过进行加热处理，可以在释放杂质的同时将包含于绝缘体224中的氧扩散至氧化物230a及氧化物230b，由此可以减少该氧化物中的氧空位。另外，在惰性气氛下进行加热处理，然后为了填补脱离了的氧，可以在包含10ppm以上、1％以上或10％以上的氧化气体气氛下进行加热处理。加热处理也可以在形成氧化物230a及230b之后的任何时间进行。
加热处理可以以250℃以上且650℃以下，优选以300℃以上且500℃以下的温度进行。处理时间为24个小时以内。由于超过24个小时的加热处理会导致产率的降低，所以不是优选的。
例如，在氮气体气氛下以400℃进行1个小时的加热处理之后，优选在氧气体气氛下以400℃进行1个小时的加热处理。通过先在氮气体气氛下进行加热处理，包含在氧化物230a及氧化物230b中的水分或氢等杂质被释放出去，由此可以降低氧化物230a及230b的杂质浓度。通过接下来在氧气体气氛下进行加热处理，对氧化物230a及230b导入氧。
由于在进行加热处理时导电体240a及240b的顶面的一部分由阻挡层244a及244b覆盖，所以可以防止从顶面发生氧化。
接着，形成氧化膜230C、绝缘膜250A、导电膜260A及导电膜260B(图4A及图4B)。
例如，与氧化物230a同样，作为氧化膜230C使用包含多量的过剩氧的氧化物。当将包含过剩氧的氧化物用于氧化膜230C时，可以通过后面的加热处理将氧供应给氧化物230b。
另外，与氧化物230a同样，在形成氧化膜230C时，有时溅射气体所包含的氧的一部分被供应给绝缘体224而形成过剩氧区域。供应到绝缘体224的氧的一部分与绝缘体224中残留的氢起反应而生成水，并通过后面的加热处理从绝缘体224释放。由此，可以降低绝缘体224的氢浓度。
在形成氧化膜230C之后，也可以进行氧掺杂处理和/或加热处理。通过进行加热处理，可以将包含在氧化物230a及氧化膜230C中的氧供应给氧化物230b。通过对氧化物230b供应氧，可以减少氧化物230b中的氧空位。由此，当将氧缺乏型氧化物半导体用于氧化物230b时，优选将包含过剩氧的半导体用于氧化膜230C。
氧化膜230C的一部分与氧化物230b的沟道形成区域接触。氧化物230b的沟道形成区域的顶面及侧面由氧化膜230C覆盖。如此，可以由氧化物230a及氧化膜230C围绕氧化物230b。通过由氧化物230a及氧化膜230C围绕氧化物230b，可以抑制后面工序中产生的杂质向氧化物230b扩散。
例如，作为绝缘膜250A，利用CVD法形成氧氮化硅。绝缘膜250A优选为包含过剩氧的绝缘层。另外，也可以对绝缘膜250A进行氧掺杂处理。此外，也可以在形成绝缘膜250A之后进行加热处理。
例如，作为导电膜260A，利用溅射法形成氮化钛。例如，作为导电膜260B，利用溅射法形成钨。
接着，在导电膜260B上利用光刻法形成抗蚀剂掩模。使用该抗蚀剂掩模，选择性地去除导电膜260A的一部分及导电膜260B的一部分，由此形成导电体260(图4C及图4D)。
然后，形成阻挡膜270A。例如，作为阻挡膜270A，利用ALD法形成氧化铝(图4E及图4F)。
接着，在阻挡膜270A上利用光刻法形成抗蚀剂掩模。使用该抗蚀剂掩模，选择性地去除阻挡膜270A的一部分，由此形成阻挡层270(图4G及图4H)。
例如，根据用于导电体260的材料，有可能因在热处理等的后工序中导电体260氧化而电阻值增高。此外，在对氧化物230b供应过剩氧时，有时氧被导电体260吸收。通过使用阻挡层270，可以抑制导电体260的氧化，由此可以抑制供应给氧化物230的氧不足。
优选在形成阻挡层270之后进行加热处理。通过进行加热处理，去除氧化物230中的杂质。
通过上述工序，可以制造本发明的一个实施方式的晶体管200。
然后，在晶体管200上形成绝缘膜280A(图5A及图5B)。在形成绝缘膜280A之后，也可以进行采用CMP法等的平坦化处理以提高该绝缘体的顶面的平坦性(图5C及图5D，箭头表示CMP处理)。
绝缘体280是包含氧的绝缘体，诸如氧化硅膜、氧氮化硅膜。作为包含过剩氧的绝缘体，可以在适当设定的条件下利用CVD法或溅射法形成包含多量氧的氧化硅膜或氧氮化硅膜。
为了使绝缘体280含有过剩氧，例如，在氧气氛下形成绝缘体280。或者，可以对成膜后的绝缘体280引入氧而形成含有过剩氧的区域。还可以组合上述两种方法。
例如，对成膜之后的绝缘体280引入氧(至少包含氧自由基、氧原子、氧离子中的任一个)，而形成包含过剩氧的区域。作为氧的引入方法，可以使用离子注入法、离子掺杂法、等离子体浸没离子注入法、等离子体处理等。
在氧引入处理中，可以使用包含氧的气体。作为包含氧的气体，可以使用氧、一氧化二氮、二氧化氮、二氧化碳、一氧化碳等。另外，也可以在氧引入时使包含氧的气体包含稀有气体。例如，可以使用二氧化碳、氢和氩的混合气体。
然后，在绝缘体280上形成绝缘体282(图5E及图5F)。优选使用溅射装置形成绝缘体282。通过利用溅射法，可以容易地在绝缘体282的下方的绝缘体280中形成过剩氧区域。
在通过溅射法进行成膜时，在靶材与衬底之间存在离子和被溅射的粒子。例如，与电源连接的靶材被施加电位E0。衬底被施加接地电位等电位E1。注意，衬底也可以处于电浮动状态。另外，在靶材与衬底之间存在电位E2的区域。各电位的关系满足E2＞E1＞E0。
通过使等离子体中的离子由于电位差(E2-E0)加速而该离子碰撞到靶材，被溅射的粒子从靶材被弹出。该被溅射的粒子附着于成膜表面上而沉积，由此形成膜。有时离子的一部分由靶材反冲，并且作为反冲离子经过所形成的膜被吸收到位于所形成的膜的下方的绝缘体280。有时等离子体中的离子由于电位差(E2-E1)而加速，碰撞到成膜表面。此时，离子的一部分到达绝缘体280的内部。通过离子被吸收到绝缘体280，在绝缘体280中形成离子被吸收的区域。换言之，在离子包含氧的情况下，在绝缘体280中形成过剩氧区域。
通过对绝缘体280引入过剩氧，可以形成过剩氧区域。绝缘体280中的过剩氧被供应到氧化物230，而可以填补氧化物230中的氧空位。
因此，当利用溅射装置在氧气体气氛下形成绝缘体282时，可以一边形成绝缘体282，一边对绝缘体280引入氧。例如，当作为绝缘体282使用具有阻挡性的氧化铝时，可以将引入到绝缘体280中的过剩氧有效地密封于晶体管200一侧。
接着，在绝缘体282上形成绝缘体286、将成为硬掩模的膜292A、将成为硬掩模的膜294A。
例如，作为绝缘体286，利用CVD法形成氧化硅膜或氧氮化硅膜等包含氧的绝缘体。绝缘体286的介电常数优选比绝缘体282低。当使用介电常数低的材料作为层间膜时，可以降低布线间的寄生电容。
例如，作为将成为硬掩模的膜292A，利用溅射法形成钨。例如，作为将成为硬掩模的膜294A，利用溅射法形成氮化硅。
接着，在将成为硬掩模的膜294A上利用光刻法形成抗蚀剂掩模296(图6A及图6B)。
然后，使用抗蚀剂掩模296去除将成为硬掩模的膜292A的一部分及将成为硬掩模的膜294A的一部分，来形成硬掩模292B及硬掩模294B(图6C及图6D)。此时，有时抗蚀剂掩模296被蚀刻而去除。
接着，使用硬掩模292B及硬掩模294B在绝缘体286、282及280中形成开口而使导电体260及240露出(图7A及图7B)。此时，硬掩模294B被蚀刻而去除。此外，去除硬掩模292B的一部分，由此形成硬掩模292C。
接着，在硬掩模292C上及通过上述蚀刻形成的开口中，形成阻挡膜276A。例如，作为阻挡膜276A，利用ALD法形成氧化铝(图7C及图7D)。
然后，去除阻挡膜276A中的接触于导电体260及240的区域的部分。例如，直到使导电体260及240露出为止进行回蚀处理，可以形成阻挡层276(图8A及图8B)。
此外，优选在上述回蚀处理之后进行洗涤。通过进行洗涤工序，可以去除残留在开口中的阻挡膜276A的蚀刻残渣。在洗涤中，例如，可以使用如抗蚀剂剥离液那样的碱性溶液。
有时因蚀刻处理而在露出的导电体240的表面会形成氧化物等不必要的层(unnecessary layer)。在此，不必要的层是指具有包含阻挡层276的成分的残渣物的层或具有包含导电体240的成分的生成物的层。有时该残渣物及该生成物的复合物形成不必要的层。由于该不必要的层使导电体240与导电体246及248的接触电阻增加，所以优选去除该不必要的层。
所形成的不必要的层根据成分或形状通过进行湿蚀刻或等离子体处理等可以去除。例如，为了去除包含氧化铝的不必要的层，例如，优选在包含氩(Ar)等稀有气体的气氛下进行等离子体处理。为了去除包含氮化钽的不必要的层，优选在CF4、BCl3、NF3或SF6等不容易产生聚合物且包含卤素的气体等的气氛下进行等离子体处理。
此时，阻挡层276优选至少在绝缘体280及282的一部分中覆盖开口的侧面。通过采用该结构，绝缘体280及晶体管200可以被密封。因此，可以抑制包含在绝缘体280中的过剩氧被导电体248及246吸收。此外，可以抑制杂质的氢通过导电体246及248扩散到绝缘体280。
通过设置阻挡层276，晶体管200中的形成沟道的氧化物可以为缺陷态密度低且特性稳定的氧化物半导体。也就是说，可以抑制晶体管200的电特性变动，而可以提高可靠性。
另外，通过设置阻挡层276，无论设置在半导体装置中的插头或布线的形状或位置、插头或布线的个数是如何，都可以对晶体管200稳定地供应过剩氧。当抑制氢的扩散时，不容易形成氧空位，由此可以抑制载流子产生。因此，晶体管200可以具有稳定的电特性。此外，可以提高半导体装置的设计自由度。
接着，形成导电膜246A及导电膜248A。导电膜246A及248A可以利用溅射法、CVD法、MBE法、PLD法、ALD法等形成。导电膜246A及248A以嵌入形成在绝缘体280等中的开口的方式形成。因此，优选使用CVD法(尤其是MOCVD法)。为了提高通过MOCVD法形成的导电体的紧密性，有时优选形成通过ALD法等形成的导电体与通过CVD法形成的导电体的多层膜。例如，作为导电膜246A形成氮化钛，作为导电膜248A形成钨(图8C及图8D)。
然后，去除导电膜246A及248A的不需要的部分。例如，通过利用回蚀处理或化学机械抛光法(CMP)处理等直到绝缘体280露出为止去除导电膜246A的一部分及导电膜248A的一部分及硬掩模292C，由此形成导电体246及248(图9A及图9B，箭头表示CMP处理)。此时，绝缘体280可以被用作停止层，有时绝缘体280的厚度变薄。
通过上述工序，可以制造本发明的一个实施方式的半导体装置。
<晶体管结构2>
图10A至图10C示出可以应用于晶体管200的结构的其他例子。图10A示出晶体管200的顶面。为了明确起见，在图10A中省略一部分的膜。图10B是沿图10A中的点划线L1-L2的截面图，图10C是沿点划线W1-W2的截面图。
注意，在图10A至图10C所示的晶体管200中，具有与图1A至图1C的晶体管200的构成要素相同的功能的构成要素由相同的附图标记表示。
在图10A至图10C所示的结构中，导电体260具有三层结构。例如，导电体260a可以使用以In-Ga-Zn氧化物为代表的氧化物形成。以In-Ga-Zn氧化物为代表的氧化物半导体被供应氮或氢，由此具有高载流子密度。换言之，该氧化物半导体被用作氧化物导电体(OC:oxide conductor)。当作为导电体260b设置金属氮化物时，该氧化物半导体具有进一步高的载流子密度，所以导电体260a被用作栅电极。
作为导电体260a，可以使用以In-Ga-Zn氧化物为代表的氧化物半导体。导电体260a也可以使用透光性导电材料诸如铟锡氧化物(indium tin oxide:ITO)、包含氧化钨的铟氧化物、包含氧化钨的铟锌氧化物、包含氧化钛的铟氧化物、包含氧化钛的铟锡氧化物、铟锌氧化物、包含硅的铟锡氧化物(也称为In-Sn-Si氧化物或ITSO)形成。
导电体260a优选利用溅射法在包含氧气体的气氛下形成。当在包含氧气体的气氛下形成导电体260a时，可以在绝缘体250中形成过剩氧区域。另外，导电体260a的形成方法不局限于溅射法，也可以利用其他方法，例如ALD法。
通过作为导电体260b使用金属氮化物，得到如下效果：金属氮化物的构成元素(尤其是氮)扩散到导电体260a而导电体260a的电阻得到降低；由于形成导电体260b时的损伤(例如，溅射损伤)该电阻得到降低。此外，当作为导电体260c层叠低电阻的金属膜时，可以提供驱动电压低的晶体管。
在图10A至图10C所示的结构中，也可以在绝缘体282上包括绝缘体284。例如，作为绝缘体284，利用ALD法形成氧化铝。通过利用ALD法，可以形成裂缝及针孔等缺陷少或具有均匀厚度的致密的绝缘层。
在图10A至图10C所示的结构中，也可以以覆盖晶体管200的方式设置绝缘体272及绝缘体274。此时，绝缘体272优选与绝缘体250的侧面及绝缘体224的顶面接触。绝缘体272及274能够被用作防止水或氢等杂质从绝缘体272及274的上层混入晶体管等的阻挡绝缘膜。
作为绝缘体272，优选使用利用溅射法形成的氧化物绝缘体，例如优选使用氧化铝。通过设置使用利用溅射法形成的氧化物绝缘体的绝缘体272，可以对与绝缘体224及250接触的面添加氧，由此绝缘体224及250可以为氧过剩的状态。
<晶体管结构3>
图11A至图11C示出可以应用于晶体管200的结构的其他例子。图11A示出晶体管200的顶面。为了明确起见，在图11A中省略一部分的膜。图11B是沿图11A中的点划线L1-L2的截面图，图11C是沿点划线W1-W2的截面图。
注意，在图11A至图11C所示的晶体管200中，具有与图1A至图1C的晶体管200的构成要素相同的功能的构成要素由相同的附图标记表示。
在图11A至图11C所示的结构中，氧化物230c覆盖导电体240的顶面、氧化物230a及230b的侧面。因此，氧化物230c还可以被用作阻挡层244，由此可以实现工序的简化。
本实施方式所示的结构、方法等可以与其他实施方式及其他实施例所示的结构、方法等适当地组合。
实施方式2
在本实施方式中，参照图12、图13、图14及图15说明半导体装置的一个实施方式。
[存储装置1]
图12、图13、图14及图15示出包括本发明的一个实施方式的晶体管200的半导体装置(存储装置)的例子。
图12及图13所示的半导体装置包括晶体管300、晶体管200及电容器100。
晶体管200是其沟道形成在包含氧化物半导体的半导体层中的晶体管。因为晶体管200的关态电流小，所以通过将该晶体管用于存储装置，可以长期保持存储数据。换言之，由于这种存储装置不需要刷新工作或刷新工作的频度极低，所以可以充分降低功耗。
在图12及图13中，布线3001与晶体管300的源极电连接。布线3002与晶体管300的漏极电连接。布线3003与晶体管200的源极和漏极中的一个电连接。布线3004与晶体管200的第一栅极电连接。布线3006与晶体管200的第二栅极电连接。晶体管300的栅极及晶体管200的源极和漏极中的另一个与电容器100的一个电极电连接。布线3005与电容器100的另一个电极电连接。
图12及图13所示的半导体装置具有能够保持晶体管300的栅极的电位的特征，由此可以如下所示那样进行数据的写入、保持以及读出。
对数据的写入及保持进行说明。首先，将布线3004的电位设定为使晶体管200处于导通状态的电位，而使晶体管200处于导通状态。由此，布线3003的电位施加到与晶体管300的栅极及电容器100的一个电极彼此电连接的节点FG。换言之，对晶体管300的栅极施加规定的电荷(写入)。这里，施加赋予两种不同电位电平的电荷(以下，称为低电平电荷、高电平电荷)中的一个。然后，通过将布线3004的电位设定为使晶体管200成为非导通状态的电位，而使晶体管200处于非导通状态。由此，电荷保持在节点FG(保持)。
在晶体管200的关态电流较小时，节点FG的电荷被长时间保持。
接着，对数据的读出进行说明。在对布线3001施加规定的电位(恒电位)的状态下对布线3005施加适当的电位(读出电位)，由此布线3002的电位根据保持在节点FG的电荷量而变化。这是因为:在作为晶体管300使用n沟道型晶体管的情况下，对晶体管300的栅极施加高电平电荷时的外观上的阈值电压Vth_H低于对晶体管300的栅极施加低电平电荷时的外观上的阈值电压Vth_L。在此，外观上的阈值电压是指为了使晶体管300成为“导通状态”而需要的布线3005的电位。由此，通过将布线3005的电位设定为Vth_H与Vth_L之间的电位V0，可以辨别施加到节点FG的电荷。例如，在写入时节点FG被供应高电平电荷，并布线3005的电位为V0(＞Vth_H)的情况下，晶体管300成为“导通状态”。另一方面，在写入时节点FG被供应低电平电荷的情况下，即便布线3005的电位为V0(<Vth_L)，晶体管300也保持“非导通状态”。因此，通过辨别布线3002的电位，可以读出节点FG所保持的数据。
通过将图12或图13所示的结构的半导体装置配置为矩阵状，可以形成存储单元阵列。
注意，当存储单元为阵列状时，在读出工作中必须读出所希望的存储单元的数据。例如，在作为晶体管300使用p沟道型晶体管时，存储单元具有NOR型的结构。因此，在不读出数据的存储单元中，通过对布线3005施加不管施加到节点FG的电位如何都使晶体管300成为“非导通状态”的电位(即，低于Vth_H的电位)，可以仅读出所希望的存储单元的数据。或者，在作为晶体管300使用n沟道型晶体管时，存储单元具有NAND型的结构。因此，在不读出数据的存储单元中，通过对布线3005施加不管施加到节点FG的电荷如何都使晶体管300成为“导通状态”的电位(即，高于Vth_L的电位)，可以仅读出所希望的存储单元的数据。
〈半导体装置1的结构〉
如图12所示，本发明的一个实施方式的半导体装置包括晶体管300、晶体管200、电容器100。晶体管200设置在晶体管300的上方，电容器100设置在晶体管300及晶体管200的上方。
晶体管300设置在衬底311上，并包括：导电体316、绝缘体315、衬底311的一部分的半导体区域313；以及被用作源区域及漏区域的低电阻区域314a及314b。
晶体管300可以为p沟道型晶体管或n沟道型晶体管。
半导体区域313的形成沟道的区域、其附近的区域、被用作源区域及漏区域的低电阻区域314a及314b等优选包含硅类半导体等半导体，更优选包含单晶硅。另外，也可以包含包括Ge(锗)、SiGe(硅锗)、GaAs(砷化镓)、GaAlAs(镓铝砷)等的材料。可以包含对晶格施加应力改变晶面间距而控制有效质量的硅。此外，晶体管300也可以是使用GaAs和GaAlAs等的HEMT(high electron mobility transistor:高电子迁移率晶体管)。
低电阻区域314a及314b除了包含用于半导体区域313的半导体材料之外，还包含砷、磷等赋予n型导电性的元素或硼等赋予p型导电性的元素。
被用作栅电极的导电体316可以使用包含砷、磷等赋予n型导电性的元素或硼等赋予p型导电性的元素的硅等半导体材料、金属材料、合金材料或金属氧化物材料等导电材料形成。
另外，通过根据导电体的材料决定功函数，可以调整阈值电压。具体而言，作为导电体优选使用氮化钛或氮化钽等。此外，为了确保导电体的导电性和嵌入性，作为导电体优选使用钨、铝等金属材料的叠层。尤其是，在耐热性方面上优选使用钨。
注意，图12所示的晶体管300的结构只是一个例子，不局限于上述结构，根据电路结构或驱动方法可以使用适当的晶体管。
以覆盖晶体管300的方式依次层叠有绝缘体320、绝缘体322、绝缘体324及绝缘体326。
绝缘体320、绝缘体322、绝缘体324及绝缘体326例如可以使用氧化硅、氧氮化硅、氮氧化硅、氮化硅、氧化铝、氧氮化铝、氮氧化铝或氮化铝等形成。
绝缘体322也可以被用作去除因设置在绝缘体322下方的晶体管300等而产生的台阶的平坦化膜。例如，为了提高绝缘体322的顶面的平坦性，其顶面也可以通过利用化学机械抛光(CMP)法等的平坦化处理被平坦化。
绝缘体324优选使用能够防止氢及杂质从衬底311或晶体管300等扩散到形成有晶体管200的区域中的具有阻挡性的膜形成。在此，阻挡性是指耐氧化性高且抑制氧、以氢及水为代表的杂质的扩散的功能。
作为对氢具有阻挡性的膜的例子，可以举出通过CVD法形成的氮化硅。有时氢扩散到晶体管200等具有氧化物半导体的半导体元件中导致该半导体元件的特性下降。因此，优选在晶体管200与晶体管300之间设置抑制氢的扩散的膜。具体而言，抑制氢的扩散的膜是氢的脱离量少的膜。
氢的脱离量例如可以利用热脱附谱分析法(TDS)测量。例如，在TDS分析中的50℃至500℃的范围内，当利用换算为氢原子的绝缘体324的每个面积的氢量时，从绝缘体324脱离的氢量为10×1015atoms/cm2以下，优选为5×1015atoms/cm2以下。
注意，绝缘体326的介电常数优选比绝缘体324低。例如，绝缘体326的相对介电常数优选低于4，更优选低于3。例如，绝缘体326的相对介电常数优选为绝缘体324的相对介电常数的0.7倍以下，更优选为0.6倍以下。当将介电常数低的材料用于层间膜时，可以减少布线之间的寄生电容。
在绝缘体320、绝缘体322、绝缘体324及绝缘体326中设置有与电容器100或晶体管200电连接的导电体328、导电体330等。另外，导电体328及导电体330被用作插头或布线。有时由同一附图标记表示被用作插头或布线的多个导电体。此外，在本说明书等中，布线、与布线电连接的插头也可以是一个构成要素。也就是说，导电体的一部分有时被用作布线，并且导电体的一部分有时被用作插头。
作为各插头及布线(例如，导电体328及导电体330)的材料，可以使用金属材料、合金材料、金属氮化物材料或金属氧化物材料等导电材料的单层结构或叠层结构。优选使用兼具耐热性和导电性的钨或钼等高熔点材料，尤其优选使用钨。或者，优选使用铝或铜等低电阻导电材料。通过使用低电阻导电材料可以降低布线电阻。
也可以在绝缘体326及导电体330上设置布线层。例如，在图12中，依次层叠有绝缘体350、绝缘体352及绝缘体354。另外，在绝缘体350、绝缘体352及绝缘体354中形成有导电体356。导电体356被用作插头或布线。此外，导电体356可以使用与导电体328及导电体330同样的材料形成。
另外，与绝缘体324同样，绝缘体350例如优选使用对氢具有阻挡性的绝缘体形成。此外，导电体356优选包含对氢具有阻挡性的导电体。尤其是，在对氢具有阻挡性的绝缘体350的开口中形成对氢具有阻挡性的导电体。通过采用该结构，可以由阻挡层分离晶体管300与晶体管200，从而可以抑制氢从晶体管300扩散到晶体管200中。
注意，作为对氢具有阻挡性的导电体，例如可以使用氮化钽等。通过层叠氮化钽和导电性高的钨，可以在保持作为布线的导电性的状态下抑制氢从晶体管300扩散。此时，对氢具有阻挡性的氮化钽层优选与对氢具有阻挡性的绝缘体350接触。
在绝缘体354上，依次层叠有绝缘体210、绝缘体212、绝缘体214及绝缘体216。作为绝缘体210、绝缘体212、绝缘体214和绝缘体216中的任何一个，优选使用对氧及氢具有阻挡性的材料。
例如，绝缘体210及214例如优选使用防止氢及杂质从衬底311或形成有晶体管300的区域等扩散到形成有晶体管200的区域中的具有阻挡性的膜形成。因此，绝缘体210及214可以使用与绝缘体324同样的材料形成。
作为对氢具有阻挡性的膜的例子，可以举出通过CVD法形成的氮化硅。有时氢扩散到晶体管200等具有氧化物半导体的半导体元件中导致该半导体元件的特性下降。因此，优选在晶体管200与晶体管300之间设置抑制氢的扩散的膜。具体而言，抑制氢的扩散的膜是氢的脱离量少的膜。
例如，作为对于氢具有阻挡性的膜，绝缘体210及214优选使用氧化铝、氧化铪、氧化钽等金属氧化物。
尤其是，氧化铝具有防止氧及导致晶体管的电特性变动的氢、水分等杂质的透过的高阻挡效果。因此，在晶体管的制造工序中及制造工序之后，氧化铝可以防止氢、水分等杂质混入晶体管200中。另外，可以抑制氧从晶体管200中的氧化物释放。因此，氧化铝适合用作晶体管200的保护膜。
例如，绝缘体212及216可以使用与绝缘体320同样的材料形成。当作为该绝缘体使用由介电常数较低的材料形成的层间膜时，可以减少布线之间的寄生电容。例如，作为绝缘体212及216，可以使用氧化硅膜或氧氮化硅膜等。
在绝缘体210、212、214及216中设置有导电体218及包括在晶体管200中的导电体(导电体205)等。此外，导电体218被用作与电容器100或晶体管300电连接的插头或布线。导电体218可以使用与导电体328及330同样的材料形成。
尤其是，导电体218的与绝缘体210及214接触的一部分优选为对氧、氢及水具有阻挡性的导电体。通过采用该结构，可以利用对氧、氢及水具有阻挡性的层将晶体管300与200完全分离。其结果是，可以抑制氢从晶体管300扩散到晶体管200中。
在绝缘体216的上方设置有晶体管200。另外，作为晶体管200的结构，可以采用上述实施方式所说明的晶体管的结构。注意，图12的晶体管200只是一个例子，不局限于该结构，根据电路结构或驱动方法可以使用适当的晶体管。
在晶体管200的上方设置绝缘体280。在绝缘体280中，优选形成过剩氧区域。尤其是，在将氧化物半导体用于晶体管200的情况下，当作为晶体管200附近的层间膜等设置具有过剩氧区域的绝缘体时，晶体管200所包括的氧化物230中的氧空位得到降低，而可以提高可靠性。覆盖晶体管200的绝缘体280也可以被用作覆盖其下方的凹凸形状的平坦化膜。
具体而言，作为具有过剩氧区域的绝缘体，优选使用通过加热使一部分的氧脱离的氧化物材料。通过加热使一部分的氧脱离的氧化物是指在TDS分析中换算为氧原子的氧的脱离量为1.0×1018atoms/cm3以上，优选为3.0×1020atoms/cm3以上的氧化物膜。另外，上述TDS分析中的膜的表面温度优选为100℃以上且700℃以下，或者100℃以上且500℃以下。
例如，作为这种材料，优选使用包含氧化硅或氧氮化硅的材料。另外，可以使用金属氧化物。注意，在本说明书中，“氧氮化硅”是指在其组成中氧含量多于氮含量的材料，“氮氧化硅”是指在其组成中氮含量多于氧含量的材料。
在绝缘体280上设置有绝缘体282。作为绝缘体282优选使用对氧或氢具有阻挡性的材料。因此，绝缘体282可以使用与绝缘体214同样的材料形成。例如，作为绝缘体282优选使用氧化铝、氧化铪、氧化钽等金属氧化物。
尤其是，氧化铝具有防止氧及导致晶体管的电特性变动的氢、水分等杂质的透过的高阻挡效果。因此，在晶体管的制造工序中及制造工序之后，氧化铝可以防止氢、水分等杂质混入晶体管200中。另外，可以抑制氧从晶体管200中的氧化物释放。因此，氧化铝适合用作晶体管200的保护膜。
在绝缘体282上设置有绝缘体286。绝缘体286可以使用与绝缘体320同样的材料形成。当作为该绝缘膜使用由介电常数较低的材料形成的层间膜时，可以减少布线之间的寄生电容。例如，作为绝缘体286，可以使用氧化硅膜或氧氮化硅膜等。
在绝缘体220、222、224、280、282及286中设置有阻挡层276、导电体246及导电体248等。
导电体246及248被用作与电容器100、晶体管200或晶体管300电连接的插头或布线。导电体246及248可以使用与导电体328及330同样的材料形成。
这里，在导电体246及248与绝缘体280之间设置有阻挡层276。尤其是，阻挡层276优选以与具有阻挡性的绝缘体282及222接触的方式设置。由于阻挡层276与绝缘体282及222接触，所以绝缘体280及晶体管200可以被具有阻挡性的绝缘体222、282及阻挡层276密封。因此，可以抑制绝缘体280所包含的过剩氧扩散到晶体管200的周围的构成要素，且抑制从其他周围的构成要素扩散氢。
也就是说，通过设置阻挡层276，可以抑制导电体246及248中的杂质的氢及导电体246及248的构成元素的扩散、以及通过导电体246及248来自晶体管300、电容器100或外部的作为杂质的氢的扩散。
通过设置阻挡层276，晶体管200中的形成沟道的氧化物可以为缺陷态密度低且特性稳定的氧化物半导体。也就是说，可以在抑制晶体管200的电特性变动的同时提高可靠性。
此外，通过设置阻挡层276，无论设置在半导体装置中的插头或布线的形状或位置、插头或布线的个数是如何，都可以对晶体管200稳定地供应过剩氧。当抑制氢的扩散时，不容易形成氧空位，由此可以抑制载流子产生。因此，晶体管200可以具有稳定的电特性。此外，可以提高半导体装置的设计自由度。
在晶体管200的上方设置有电容器100。电容器100包括导电体110、导电体120及绝缘体130。
此外，也可以在导电体246及248上设置导电体112。导电体112被用作与电容器100、晶体管200或晶体管300电连接的插头或者布线。导电体110被用作电容器100的一个电极。可以同时形成导电体112及导电体110。
导电体112及导电体110可以使用包含选自钼、钛、钽、钨、铝、铜、铬、钕、钪中的元素的金属膜或包含上述元素作为成分的金属氮化物膜(例如，氮化钽膜、氮化钛膜、氮化钼膜、氮化钨膜)等形成。或者，可以使用铟锡氧化物、包含氧化钨的铟氧化物、包含氧化钨的铟锌氧化物、包含氧化钛的铟氧化物、包含氧化钛的铟锡氧化物、铟锌氧化物、添加有氧化硅的铟锡氧化物等导电材料。
在图12中，导电体112及导电体110具有单层结构，但是本发明的一个实施方式不局限于此，也可以使用两层以上的叠层结构。例如，也可以在具有阻挡性的导电体与导电性高的导电体之间形成与具有阻挡性的导电体以及导电性高的导电体之间的紧密性高的导电体。
在导电体112及110上作为电容器100的介电质设置绝缘体130。绝缘体130例如可以使用氧化硅、氧氮化硅、氮氧化硅、氮化硅、氧化铝、氧氮化铝、氮氧化铝、氮化铝、氧化铪、氧氮化铪、氮氧化铪、氮化铪等，并具有叠层结构或单层结构。
例如，作为绝缘体130优选使用氧氮化硅等绝缘耐压力高的材料。在具有该结构的电容器100中，由于包括绝缘体130，所以可以提高绝缘耐压力，而可以抑制电容器100的静电破坏。
在绝缘体130上以与导电体110重叠的方式设置导电体120。导电体120可以使用金属材料、合金材料、金属氧化物材料等导电材料形成。优选使用兼具耐热性和导电性的钨或钼等高熔点材料，尤其优选使用钨。当与导电体等其他构成要素同时形成导电体时，可以使用低电阻金属材料的Cu(铜)或Al(铝)等。
在导电体120及绝缘体130上设置有绝缘体150。绝缘体150可以使用与绝缘体320同样的材料形成。绝缘体150可以被用作覆盖其下方的凹凸形状的平坦化膜。
以上是对结构实例的说明。通过采用本结构，可以在具有包含氧化物半导体的晶体管的半导体装置中抑制电特性变动且提高可靠性。可以提供一种通态电流大的包含氧化物半导体的晶体管。可以提供一种关态电流小的包含氧化物半导体的晶体管。可以提供一种低功耗的半导体装置。
<变形例1>
图13示出本实施方式的变形例子。图13与图12的不同之处在于晶体管300的结构。
在图13所示的晶体管300中，形成沟道的半导体区域313(衬底311的一部分)具有凸部。另外，以隔着绝缘体315覆盖半导体区域313的侧面及顶面的方式设置导电体316。另外，导电体316可以使用调整功函数的材料形成。因为利用半导体衬底的凸部，所以具有这种结构的晶体管300也被称为FIN型晶体管。另外，也可以以与凸部的顶面接触的方式设置用作用来形成凸部的掩模的绝缘体。虽然在此示出对半导体衬底的一部分进行加工来形成凸部的情况，但是也可以对SOI衬底进行加工来形成具有凸部的半导体膜。
以上是对变形例的说明。通过采用本结构，可以在具有包含氧化物半导体的晶体管的半导体装置中抑制电特性变动且提高可靠性。可以提供一种通态电流大的包含氧化物半导体的晶体管。可以提供一种关态电流小的包含氧化物半导体的晶体管。可以提供一种低功耗的半导体装置。
<存储单元阵列的结构>
图14示出本实施方式的存储单元阵列的例子。图14是示出将图13所示的半导体装置配置为矩阵状时的行的一部分的电路图。
在图14中，在同一行中设置包括晶体管300、晶体管200及电容器100的半导体装置、以及包括晶体管301、晶体管201及电容器101的半导体装置。
如图14所示，存储单元阵列包括多个晶体管(在附图中晶体管200及201)。
当包括多个晶体管时，根据晶体管的个数设置有布线。由此，晶体管的个数越多，所形成的布线或插头的个数也越多。当提高晶体管的集成度时，每个晶体管的绝缘体280的过剩氧区域的比例优选为小。因此，阻挡层276的效果更显著。
通过设置阻挡层276，即使包括多个晶体管，也可以抑制绝缘体280所包含的过剩氧扩散到晶体管200的周围的构成要素，且抑制从其他构成要素扩散氢。
具体而言，通过设置阻挡层276，可以抑制导电体246及248中的作为杂质的氢及导电体246及248的元素的扩散、以及通过导电体246及248来自晶体管300、电容器100、晶体管301、电容器101或外部的杂质的氢的扩散。此外，可以抑制用来填补晶体管200或晶体管201的氧空位的过剩氧被导电体246及248吸收，晶体管200所包括的氧化物230中的氧空位不被填补，半导体装置的可靠性降低。
通过设置阻挡层276，晶体管200或晶体管201中的形成沟道的氧化物可以为缺陷态密度低且特性稳定的氧化物半导体。也就是说，可以在抑制晶体管200或晶体管201的电特性变动的同时提高可靠性。
通过具有上述结构，无论设置在半导体装置中的插头或布线的形状或位置、插头或布线的个数是如何，都可以对晶体管200稳定地供应过剩氧。当抑制氢的扩散时，不容易形成氧空位，由此可以抑制载流子产生。因此，晶体管200可以具有稳定的电特性。此外，可以提高半导体装置的设计自由度。
[存储装置2]
图15示出使用本发明的一个实施方式的半导体装置的存储装置的例子。
图15所示的存储装置除了包括图12所示的包括晶体管200、晶体管300及电容器100的半导体装置以外还包括晶体管400。
晶体管400可以控制晶体管200的第二栅极电压。例如，晶体管400的第一栅极及第二栅极与源极处于二极管连接，晶体管400的源极与晶体管200的第二栅极连接。当在该结构中保持晶体管200的第二栅极的负电位时，晶体管400的第一栅极与源极间的电压及第二栅极与源极间的电压为0V。在晶体管400中，由于第二栅极电压及第一栅极电压为0V时的漏极电流非常小，所以即使没有向晶体管200及400供应电源，也可以长时间保持晶体管200的第二栅极的负电位。由此，包括晶体管200及400的存储装置可以长期间保持存储数据。
在图15中，布线3001与晶体管300的源极电连接。布线3002与晶体管300的漏极电连接。布线3003与晶体管200的源极和漏极中的一个电连接。布线3004与晶体管200的第一栅极电连接。布线3006与晶体管200的第二栅极电连接。晶体管300的栅极及晶体管200的源极和漏极中的另一个与电容器100的一个电极电连接。布线3005与电容器100的另一个电极电连接。布线3007与晶体管400的源极电连接。布线3008与晶体管400的第一栅极电连接。布线3009与晶体管400的第二栅极电连接。布线3010与晶体管400的漏极电连接。布线3006、3007、3008及3009彼此电连接。
由此，图15所示的存储装置具有能够保持晶体管300的栅极的电位的特征，由此可以如下所示那样进行数据的写入、保持以及读出。
当图15的存储装置与图13所示的存储装置同样地配置为矩阵状时，可以形成存储单元阵列。
<存储装置2的结构>
晶体管400形成在与晶体管200相同的层中，由此可以同时制造它们。晶体管400包括：被用作第一栅电极的导电体460(导电体460a及导电体460b)；被用作第二栅电极的导电体405(导电体405a及导电体405b)；与导电体460接触的阻挡层470；被用作栅极绝缘层的绝缘体220、222、224及绝缘体450；包括形成沟道的区域的氧化物430c；被用作源极和漏极中的一个的导电体440b、氧化物431a及431b；以及被用作源极和漏极中的另一个的导电体440a、氧化物432a及432b。
在晶体管400中，导电体405位于与导电体205相同的层。氧化物431a及432a位于与氧化物230a相同的层，氧化物431b及432b位于与氧化物230b相同的层。导电体440位于与导电体240相同的层。氧化物430c位于与氧化物230c相同的层。绝缘体450位于与绝缘体250相同的层。导电体460位于与导电体260相同的层。阻挡层470位于与阻挡层270相同的层。
与氧化物230等同样，在被用作晶体管400的活性层的氧化物430c中，减少了氧空位和氢或水等杂质。因此，可以使晶体管400的阈值电压大于0V，减少关态电流，使第二栅极电压及第一栅极电压为0V时的漏极电流非常小。
对当将大面积衬底按每个半导体元件分割而得到芯片形状的多个半导体装置时设置的切割线(也称为分割线、分断线或截断线)进行说明。在分割方法的一个例子中，例如，首先在衬底上形成用来分断半导体元件的槽(切割线)之后，沿着切割线截断衬底，得到被分断的多个半导体装置。例如，图15是切割线附近的结构500的截面图。
例如，如结构500所示，在与形成在包括晶体管200或晶体管400的存储单元的边缘的切割线重叠的区域附近，在绝缘体280、224、222、220及216中设置开口。此外，以覆盖绝缘体280、224、222、220及216的侧面的方式设置绝缘体282。
由此，在该开口中，绝缘体222及214与绝缘体282接触。此时，通过使用与绝缘体282相同的材料及相同的方法形成绝缘体222和214中的至少一个，可以提高它们之间的紧密性。例如，可以使用氧化铝。
通过采用该结构，可以由绝缘体210、222及282包围绝缘体280、晶体管200及400。由于绝缘体210、222及282具有抑制氧、氢及水的扩散的功能，所以即使在本实施方式中将衬底分割为设置有多个半导体元件的电路区域来形成多个芯片，也可以防止从截断的衬底的侧面方向混入氢或水等杂质且该杂质扩散到晶体管200或晶体管400。
另外，在该结构中，可以防止绝缘体280中的过剩氧扩散到绝缘体282及222的外部。因此，绝缘体280中的过剩氧高效地被供应到晶体管200或400中形成沟道的氧化物中。该氧可以减少在晶体管200或晶体管400中形成沟道的氧化物的氧空位。由此，可以使在晶体管200或晶体管400中形成沟道的氧化物成为缺陷态密度低且具有稳定的特性的氧化物半导体。也就是说，可以抑制晶体管200或晶体管400的电特性变动，而可以提高可靠性。
实施例1
在本实施例中，说明形成在衬底上的阻挡层的TDS测定结果。此外，在本实施例中，制造样品1A、样品1B、样品1C、样品1D、样品1E及样品1F。
<各样品的结构及制造方法>
以下，对本发明的一个实施方式的样品1A至样品1F进行说明。样品1A至样品1F具有图16A所示的结构801、图16B所示的结构802及图16C所示的结构803中的任一个。
样品1A及样品1D具有图16A所示的结构801。结构801包括衬底810、衬底810上的阻挡层813、阻挡层813上的绝缘体814、绝缘体814上的绝缘体815。
样品1B及样品1E具有图16B所示的结构802。结构802包括衬底810、衬底810上的绝缘体811、绝缘体811上的导电体812、导电体812上的绝缘体814、绝缘体814上的绝缘体815。
样品1C及样品1F具有图16C所示的结构803。结构803包括衬底810、衬底810上的绝缘体811、绝缘体811上的导电体812、导电体812上的阻挡层813、阻挡层813上的绝缘体814、绝缘体814上的绝缘体815。
此外，在形成绝缘体815之后，对样品1D、样品1E及样品1F进行加热处理。表1示出样品1A至样品1F的结构及形成绝缘体815之后的加热处理的有无。
[表1]
接着，说明各样品的制造方法。
作为衬底810使用硅衬底。在样品1B、样品1C、样品1E及样品1F中，在衬底810上作为绝缘体811通过ALD法形成厚度为20nm的氧化铝。在成膜时，衬底温度为250℃，使用使包含Al(CH3)3的液体气化而得到的源气体，作为氧化剂使用O3气体及O2气体。
接着，在样品1B、样品1C、样品1E及样品1F中，在绝缘体811上作为导电体812形成包括氮化钛膜及钨膜的叠层。通过ALD法形成厚度为5nm的氮化钛膜。在成膜时，作为源气体使用流量为50sccm的TiCl4，作为氮化材料使用流量为2700sccm的NH3，成膜室的压力为667Pa，衬底温度为380℃。
利用CVD法通过第一至第三沉积工序形成厚度为150nm的钨膜。首先，在第一沉积工序中，作为沉积气体使用流量为160sccm的WF6、流量为400sccm的SiH4、流量为6000sccm的Ar、流量为2000sccm的N2的混合气体，将沉积室的压力设定为1000Pa，将衬底温度设定为385℃。在第二沉积工序中，作为沉积气体使用流量为250sccm的WF6、流量为4000sccm的H2、流量为2000sccm的Ar、流量为2000sccm的N2的混合气体，沉积室的压力为10666Pa，衬底温度为385℃。在第三沉积工序中，作为沉积气体使用流量为250sccm的WF6、流量为2200sccm的H2、流量为2000sccm的Ar、流量为200sccm的N2的混合气体，沉积室的压力为10666Pa，衬底温度为385℃。
接着，对钨膜的顶面通过CMP法进行平坦化处理，钨膜的厚度成为100nm。
然后，在样品1A、样品1C、样品1D及样品1F中，作为阻挡层813通过ALD法形成厚度为10nm的氧化铝。此外，在样品1A及样品1D中，在衬底810上形成阻挡层813，在样品1C及样品1F中，在导电体812上形成阻挡层813。在成膜时，衬底温度为250℃，使用使包含Al(CH3)3的固体升华而得到的源气体，作为氧化剂使用O3气体及O2气体。
接着，作为绝缘体814通过等离子体CVD法形成厚度为20nm的氧氮化硅膜。此外，在样品1A、样品1C、样品1D及样品1F中，在阻挡层813上形成绝缘体814，在样品1B及样品1E中，在导电体812上形成绝缘体814。在成膜时，作为成膜气体使用流量为8sccm的SiH4及流量为4000sccm的N2O，反应室的压力为800Pa，衬底温度为325℃，施加150W(60MHz)的高频(RF)功率。
接着，在绝缘体814上作为绝缘体815利用溅射法形成厚度为20nm的氧化铝膜。绝缘体815使用如下条件形成：使用Al2O3靶材；作为成膜气体使用流量为25sccm的Ar及流量为25sccm的O2；成膜压力为0.4Pa；成膜功率为2500W；靶材与衬底间距离为60mm。
然后，在样品1D至样品1F中，在氮气氛下以400℃进行1小时的加热处理之后，将气氛切换为氧气氛，在氧气氛下以400℃进行1小时的加热处理。
通过上述工序，制造本实施例的样品1A至样品1F。
<各样品的TDS测定结果>
对各样品的绝缘体814所包含的氧量进行测定。在测定中，在去除各样品的绝缘体815之后，对绝缘体814进行TDS分析。在该TDS分析中，测定相当于氧分子的质荷比m/z＝32的释放量。在TDS分析中，使用日本电子科学公司制造的WA1000S，升温速率为30℃/min。图17A至图17F示出测定结果。
图17A、图17B、图17C、图17D、图17E及图17F分别示出样品1A、样品1B、样品1C、样品1D、样品1E及样品1F的氧的脱离量。在图17A至图17F中，横轴表示衬底的加热温度[℃]，纵轴表示与质荷比的释放量成正比的强度。
如图17A及图17D所示，在具有结构801的样品1A及样品1D中，可确认到从绝缘体814释放氧。另一方面，如图17B及图17E所示，在具有结构802的样品1B及样品1E中，确认不到从绝缘体814释放氧。
根据图17A与图17B的比较可认为，在结构802中，绝缘体814所包含的氧被导电体812吸收。
如图17C及图17F所示，在具有结构803的样品1C及样品1F中，可确认到从绝缘体814释放氧。
根据图17B与图17C的比较可认为，在结构803中，阻挡层813可以防止绝缘体814所包含的氧被导电体812吸收。
根据图17A至图17F的结果可确认到，在结构801至803中，加热处理几乎不影响到绝缘体814所包含的氧量。因此，可知通过采用在绝缘体与导电体之间包括阻挡层的结构，即使在后面工序中进行加热处理，绝缘体所包含的过剩氧几乎不被导电体吸收。
根据上述结果可确认到，设置在导电体与绝缘体之间的阻挡层可以防止绝缘体所包含的过剩氧被导电体吸收。
本实施例所示的结构可以与其他实施例或其他实施方式适当地组合。
实施例2
在本实施例中，说明在衬底上形成有阻挡层的结构的TDS测定结果。此外，在本实施例中，制造样品2A、样品2B、样品2C及样品2D。
<各样品的结构及制造方法>
以下，对本发明的一个实施方式的样品2A至样品2D进行说明。样品2A至样品2D具有图18A所示的结构804或图18B所示的结构805。
样品2A具有图18A所示的结构804。结构804包括衬底820、衬底820上的绝缘体821、绝缘体821上的绝缘体822。
样品2B至样品2D具有图18B所示的结构805。结构805包括衬底820、衬底820上的绝缘体821、绝缘体821上的绝缘体822、绝缘体822上的阻挡层823。
此外，样品2B至样品2D中的阻挡层823使用不同的材料形成且具有不同的厚度。表2示出样品2A至样品2D中的阻挡层823的材料及厚度。
[表2]
接着，对各样品的制造方法进行说明。
作为衬底820使用硅衬底。在衬底820上作为绝缘体821形成厚度为100nm的热氧化膜。
接着，在绝缘体821上作为绝缘体822通过等离子体CVD法形成厚度为50nm的氧氮化硅膜。在成膜时，作为成膜气体使用流量为40sccm的SiH4、流量为300sccm的NH3、流量为30sccm的N2O及流量为900sccm的N2，反应室的压力为160Pa，衬底温度为325℃，施加250W(27.12MHz)的高频(RF)功率。
通过上述工序，制造本实施例的样品2A。在样品2B至样品2D中，在绝缘体822上形成阻挡层823。
在样品2B中，作为阻挡层823通过ALD法形成厚度为10nm的氧化铝。在成膜时，衬底温度为250℃，使用使包含Al(CH3)3的固体升华而得到的源气体，作为氧化剂使用O3气体及O2气体。
在样品2C中，作为阻挡层823通过ALD法形成厚度为20nm的氧化铝。在成膜时，衬底温度为250℃，使用使包含Al(CH3)3的固体升华而得到的源气体，作为氧化剂使用O3气体及O2气体。
在样品2D中，作为阻挡层823利用溅射法形成厚度为10nm的氮化钽。在成膜时，使用Ta(钽)靶材，作为溅射气体使用流量为25sccm的Ar及流量为25sccm的N2，衬底温度为300℃，成膜压力为0.7Pa，成膜功率为4000W，靶材与衬底间距离为160mm。
通过上述工序，制造本实施例的样品2B至样品2D。
<各样品的TDS测定结果>
测定各样品的氢的脱离量。在该TDS分析中，测定相当于氢分子的质荷比m/z＝2的释放量。在TDS分析中，使用日本电子科学公司制造的WA1000S，升温速率为30℃/min。图19A至图19D示出测定结果。
图19A、图19B、图19C及图19D示出样品2A、样品2B、样品2C及样品2D的氢的脱离量。在图19A至图19D中，横轴表示衬底的加热温度[℃]，纵轴表示与质荷比的释放量成正比的强度。
根据图19A至图19D的结果可确认到，通过使用阻挡层823，可以抑制从绝缘体822释放氢。此外，根据图19B与图19D的比较可确认到，在采用相同的厚度(在本实施例中10nm)的情况下，与氮化钽相比，氧化铝进一步可以抑制从绝缘体822释放氢。再者，根据图19B与图19C的比较可确认到，在作为阻挡层823使用氧化铝时，通过使氧化铝的厚度更厚，可以进一步抑制从绝缘体822释放氢。
根据上述结果可确认到，通过使用阻挡层823，可以抑制从绝缘体释放氢。根据上述结果还可确认到，与氮化钽相比，氧化铝具有对氢的较高阻挡性。
注意，例如，在后面的工序中不进行400℃以上的热处理的情况下，厚度为10nm的氮化钽充分可被用作阻挡层。因此，可知当对于后面的工序的条件适当地设计膜厚度等时，可以作为导电阻挡层使用氮化钽。
根据上述结果可确认到，设置在导电体与绝缘体之间的阻挡层可以抑制绝缘体中的氢的扩散。
本实施例所示的结构可以与其他实施例或其他实施方式适当地组合。
实施例3
在本实施例中，对在实施方式1中说明的半导体装置的接触部周围的形状进行观察。
<样品的结构及制造方法>
在本节中，说明在本实施例中使用的样品3A的结构及制造方法。
作为样品3A，制造图20A所示的结构900。结构900包括：衬底902；衬底902上的绝缘体904；绝缘体904上的导电体905；导电体905上的具有开口的绝缘体920、922及924；绝缘体924上的具有开口的氧化物930；氧化物930上的具有开口的绝缘体980；绝缘体980上的具有开口的绝缘体982；绝缘体982上的具有开口的绝缘体986；与绝缘体920、922、924、氧化物930、绝缘体980、982及986的开口的侧面接触的绝缘体976；与导电体905及绝缘体976接触的导电体946；与导电体946接触的导电体948。
以下，说明样品3A的制造方法。
首先，作为衬底902准备硅衬底。然后，在衬底902上作为绝缘体904通过等离子体CVD法形成厚度为100nm的氧氮化硅膜。在成膜时，作为成膜气体使用流量为5sccm的SiH4及流量为1000sccm的N2O，反应室的压力为133.30Pa，衬底温度为325℃，施加45W(13.56MHz)的高频(RF)功率。
接着，在绝缘体904上作为导电体905通过溅射法形成厚度为50nm的氮化钽膜。在成膜时，作为溅射气体使用流量为50sccm的Ar及流量为10sccm的N2，使用钨靶材，成膜室的压力为0.6Pa，衬底温度为R.T.，靶材与衬底间距离为60mm，施加1.0kW的电源功率(DC)。
接着，在导电体905上作为绝缘体920通过等离子体CVD法形成厚度为10nm的氧氮化硅膜。在成膜时，作为成膜气体使用流量为1sccm的SiH4及流量为800sccm的N2O，反应室的压力为40.00Pa，衬底温度为500℃，施加150W(60MHz)的高频(RF)功率。
然后，在绝缘体920上作为绝缘体922通过ALD法形成厚度为20nm的氧化铪。在成膜时，衬底温度为200℃，使用使包含Hf(NMe2)4的固体升华而得到的源气体，作为氧化剂使用O3气体及O2气体。
然后，在绝缘体922上作为绝缘体924通过等离子体CVD法形成厚度为30nm的氧氮化硅膜。在成膜时，作为成膜气体使用流量为5sccm的SiH4及流量为1000sccm的N2O，反应室的压力为133.30Pa，衬底温度为325℃，施加45W(13.56MHz)的高频(RF)功率。
接着，在绝缘体924上作为氧化物930通过溅射法形成厚度为5nm的包含In、Ga及Zn的氧化物。在成膜时，作为溅射气体使用流量为30sccm的Ar及流量为15sccm的O2，使用包含In、Ga及Zn的氧化物(In、Ga及Zn的原子个数比为1：3：2)靶材，成膜室的压力为0.7Pa，衬底温度为200℃，靶材与衬底间距离为60mm，施加500W的电源功率(DC)。
然后，在氧化物930上作为绝缘体980通过等离子体CVD法形成厚度为200nm的氧氮化硅膜。在成膜时，作为成膜气体使用流量为5sccm的SiH4及流量为1000sccm的N2O，反应室的压力为133.30Pa，衬底温度为325℃，施加45W(13.56MHz)的高频(RF)功率。
接着，在绝缘体980上作为绝缘体982通过溅射法形成厚度为40nm的氧化铝膜。在成膜时，使用Al2O3靶材，作为溅射气体使用流量为25sccm的Ar及流量为25sccm的O2，压力为0.4Pa，成膜功率为2500W，靶材与衬底间距离为60mm，衬底温度为250℃。
然后，在绝缘体982上作为绝缘体986通过等离子体CVD法形成厚度为100nm的氧氮化硅膜。在成膜时，作为成膜气体使用流量为5sccm的SiH4及流量为1000sccm的N2O，反应室的压力为133.30Pa，衬底温度为325℃，施加45W(13.56MHz)的高频(RF)功率。
接着，在绝缘体986上作为被用作硬掩模的导电体通过溅射法形成厚度为30nm的钨膜。在成膜时，作为溅射气体使用流量为80sccm的Ar，使用钨靶材，成膜室的压力为0.8Pa，衬底温度为130℃，靶材与衬底间距离为60mm，施加1.0kW的电源功率(DC)。
然后，在被用作硬掩模的导电体上作为被用作硬掩模的绝缘体通过溅射法形成厚度为100nm的氮化硅膜。在成膜时，作为溅射气体使用流量为10sccm的Ar及流量为10sccm的N2，使用无掺杂硅靶材，成膜室的压力为0.6Pa，衬底温度为100℃，靶材与衬底间距离为60mm，施加1.0kW的电源功率(DC)。
接着，对氮化硅膜涂敷抗蚀剂密接剂，形成抗蚀剂掩模，通过CCP蚀刻法进行第一蚀刻、第二蚀刻及第三蚀刻，将被用作硬掩模的氮化硅膜及被用作硬掩模的导电体加工为所希望的形状。
第一蚀刻在如下条件下进行13秒：压力为3.0Pa；上部电极与下部电极之间的距离为80mm；上部电极功率为500W；偏置功率为100W；使用流量为80sccm的CF4的气氛；衬底温度为20℃。通过该蚀刻，去除抗蚀剂密接剂。
第二蚀刻在如下条件下进行26秒：压力为5.3Pa；上部电极与下部电极之间的距离为80mm；上部电极功率为550W；偏置功率为350W；使用流量为67sccm的CHF3及流量为13sccm的O2的混合气氛；衬底温度为20℃。通过该蚀刻，将被用作硬掩模的绝缘体加工为所希望的形状。
第三蚀刻在如下条件下进行10秒：压力为0.6Pa；上部电极与下部电极之间的距离为100mm；上部电极功率为1000W；偏置功率为100W；使用流量为11sccm的Cl2、流量为22sccm的O2的混合气氛；衬底温度为20℃。通过该蚀刻，将被用作硬掩模的导电体加工为所希望的形状。
接着，使用硬掩模通过CCP蚀刻法进行第四至第九蚀刻，在绝缘体986、982、980、氧化物930、绝缘体924、922及920中形成开口。
第四蚀刻在如下条件下进行14秒：压力为3.3Pa；上部电极与下部电极之间的距离为25mm；上部电极功率为1800W；偏置功率为2000W；使用流量为22sccm的C4F6、流量为30sccm的O2、流量为800sccm的Ar的混合气氛；衬底温度为20℃。
第五蚀刻在如下条件下进行10秒：压力为2.0Pa；上部电极与下部电极之间的距离为40mm；上部电极功率为500W；偏置功率为100W；使用流量为200sccm的O2的气氛；衬底温度为20℃。
第六蚀刻在如下条件下进行27秒：压力为2.6Pa；上部电极与下部电极之间的距离为25mm；上部电极功率为1000W；偏置功率为1200W；使用流量为6sccm的C4F8、流量为10sccm的CF4、流量为50sccm的N2、流量为500sccm的Ar的混合气氛；衬底温度为20℃。
第七蚀刻在如下条件下进行28秒：压力为2.6Pa；上部电极与下部电极之间的距离为25mm；上部电极功率为1000W；偏置功率为1200W；使用流量为16sccm的H2、流量为8sccm的C4F8、流量为475sccm的Ar的混合气氛；衬底温度为20℃。
第八蚀刻在如下条件下进行28秒：压力为2.6Pa；上部电极与下部电极之间的距离为25mm；上部电极功率为1000W；偏置功率为1200W；使用流量为16sccm的H2、流量为8sccm的C4F8、流量为475sccm的Ar的混合气氛；衬底温度为20℃。
第九蚀刻在如下条件下进行10秒：压力为2.6Pa；上部电极与下部电极之间的距离为40mm；上部电极功率为500W；偏置功率为100W；使用流量为200sccm的O2的气氛；衬底温度为20℃。
接着，在开口中作为将成为绝缘体976的膜通过ALD法形成厚度为13nm的氧化铝。在成膜时，衬底温度为250℃，使用使包含Al(CH3)3的固体升华而得到的源气体，作为氧化剂使用O3气体及O2气体。
然后，利用干蚀刻法对将成为绝缘体976的膜进行第十至第十二蚀刻，来形成绝缘体976。
第十蚀刻在如下条件下进行11秒：压力为2.6Pa；上部电极与下部电极之间的距离为25mm；上部电极功率为1000W；偏置功率为1200W；使用流量为6sccm的C4F8、流量为10sccm的CF4、流量为50sccm的N2、流量为500sccm的Ar的混合气氛；衬底温度为20℃。
第十一蚀刻在如下条件下进行10秒：压力为2.6Pa；上部电极与下部电极之间的距离为40mm；上部电极功率为500W；偏置功率为100W；使用流量为200sccm的O2的气氛；衬底温度为20℃。
第十二蚀刻在如下条件下进行10秒：压力为4.0Pa；上部电极与下部电极之间的距离为40mm；上部电极功率为1000W；偏置功率为250W；使用流量为300sccm的Ar的气氛；衬底温度为20℃。
接着，作为将成为导电体946的膜通过ALD法形成厚度为10nm的氮化钛膜。在成膜时，作为成膜气体使用流量为50sccm的TiCl4、流量为2700sccm的NH3的混合气体，成膜室的压力为667Pa，衬底温度为380℃。
然后，作为将成为导电体948的膜，利用CVD法通过第一至第三沉积工序形成厚度为150nm的钨膜。在第一沉积工序中，作为沉积气体使用流量为160sccm的WF6、流量为400sccm的SiH4、流量为6000sccm的Ar、流量为2000sccm的N2的混合气体，沉积室的压力为1000Pa，衬底温度为385℃。在第二沉积工序中，作为沉积气体使用流量为250sccm的WF6、流量为4000sccm的H2、流量为2000sccm的Ar、流量为2000sccm的N2的混合气体，沉积室的压力为10666Pa，衬底温度为385℃。在第三沉积工序中，作为沉积气体使用流量为250sccm的WF6、流量为2200sccm的H2、流量为2000sccm的Ar、流量为200sccm的N2的混合气体，沉积室的压力为10666Pa，衬底温度为385℃。
接着，通过对将成为导电体948的膜的顶面通过CMP法进行平坦化处理，形成导电体948及946。
通过上述工序，制造样品3A。
<样品的截面观察>
对样品3A的截面进行观察。图20B是利用扫描透射电子显微镜(STEM：scanningtransmission electron microscope)而得的样品3A的亮视场像。
可确认到，在样品3A中能够在绝缘体920、922、924、氧化物930、绝缘体980、982及986的开口的侧面形成绝缘体976。此外，可确认到能够在开口中形成导电体946及948。再者，可确认到当导电体946与导电体905接触时，可以得到导通状态。
从图20B的STEM图像可知，在本实施例中制造的样品3A具有良好的截面形状。也就是说，在样品3A中，即使在微细的开口的侧面也可以形成将成为阻挡层的层。此外，可以去除被用作阻挡层的层中的在开口中露出的导电体905的表面上的部分。
本实施例所示的结构可以与其他实施例或实施方式所示的结构适当地组合。
实施例4
在本实施例中，作为样品4A及样品4B制造本发明的一个实施方式的包括图1A至图1C所示的晶体管200的半导体装置，并进行晶体管200的电特性及可靠性的测试。
在样品4A中，在同一面内制造81个晶体管200。在样品4A中，晶体管200的密度为0.89/μm2。
在样品4B中，在同一面内形成17424个晶体管200。在样品4B中，晶体管200的密度为2.9/μm2。
此外，晶体管200的沟道长度及沟道宽度都为60nm。
<各样品的制造方法>
以下，说明样品4A及样品4B的制造方法。
首先，作为绝缘体212，通过热氧化法在p型硅单晶晶片上形成厚度为400nm的氧化硅膜。接着，作为绝缘体214，通过溅射法在绝缘体212上形成厚度为40nm的氧化铝膜。然后，作为绝缘体216，通过CVD法在绝缘体214上形成150nm的氧氮化硅膜。
接着，通过溅射法在绝缘体216上形成厚度为35nm的钨膜。然后，通过光刻法对钨膜进行加工，形成包括钨膜的硬掩模。
接着，通过镶嵌法对绝缘体214及216进行加工，形成其中设置布线的沟槽及开口。通过溅射法在该开口及该沟槽中形成氮化钽膜。通过ALD法在氮化钽膜上形成氮化钛膜。通过CVD法在氮化钛膜上形成钨膜。然后，通过CMP处理，直到使氧氮化硅膜的顶面露出为止对钨膜、氮化钛膜及氮化钽膜进行抛光，由此在开口及沟槽中设置钨、氮化钛及氮化钽作为对应于导电体205的导电体。
接着，作为绝缘体220、绝缘体222及绝缘体224，依次形成氧氮化硅膜、氧化铪膜及氧氮化硅膜。通过CVD法形成厚度为10nm的氧氮化硅膜。通过ALD法形成厚度为20nm的氧化铪膜。通过CVD法形成厚度为30nm的氧氮化硅膜。
然后，进行热处理。该热处理在包含氮的气氛下以400℃进行1小时。
接着，作为将成为氧化物230a的第一氧化物，通过溅射法形成厚度为5nm的In-Ga-Zn氧化物。第一氧化物的成膜条件为如下：使用In、Ga及Zn的原子个数比为1:3:4的靶材；氧气体流量为45sccm；压力为0.7Pa；衬底温度为200℃。
接着，作为将成为氧化物230b的第二氧化物，通过溅射法在第一氧化物上形成厚度为20nm的In-Ga-Zn氧化物。第二氧化物的成膜条件为如下：使用In、Ga及Zn的原子个数比为4:2:4.1的靶材；氩气体流量为30sccm；氧气体流量为15sccm；压力为0.7Pa；衬底温度为200℃。另外，连续地形成第一氧化物和第二氧化物。
然后，进行热处理。作为热处理，在包含氮的气氛下以400℃进行1小时的处理，接着在包含氧的气氛下以400℃进行1小时的另一处理。
接着，通过溅射法在第二氧化物上形成厚度为20nm的氮化钽膜。然后，通过ALD法在氮化钽膜上形成厚度为5nm的氧化铝膜。然后，通过溅射法在氧化铝膜上形成厚度为15nm的钨膜。
然后，通过光刻法对形成沟道的区域的上述钨膜及上述氧化铝膜进行蚀刻。作为该蚀刻，采用干蚀刻法。
接着，通过光刻法依次对钨膜、氧化铝膜、氮化钽膜、第二氧化物及第一氧化物的不需要部分进行蚀刻。作为该蚀刻，采用干蚀刻法。通过该加工，形成氧化物230a、氧化物230b、阻挡层244。
接着，使用去除了形成沟道的区域的钨膜及氧化铝膜作为掩模，对形成沟道的区域的氮化钽膜进行蚀刻。作为该蚀刻，采用干蚀刻法。通过该加工，形成导电体240。注意，通过该蚀刻，用作掩模的钨膜被去除。
然后，作为将成为氧化物230c的第三氧化物，通过溅射法形成厚度为5nm的In-Ga-Zn氧化物。第三氧化物的成膜条件为如下：使用In、Ga及Zn的原子个数比为1:1:1的靶材；氧气体流量为45sccm；压力为0.7Pa；衬底温度为R.T.。
接着，通过CVD法形成厚度为10nm的将成为绝缘体250的氧氮化硅膜。
然后，进行热处理。该热处理在包含氮的气氛下以400℃进行1小时。
接着，在将成为绝缘体250的氧氮化硅膜上通过溅射法形成厚度为5nm的将成为导电体260a的氮化钛膜。在该氮化钛膜上通过溅射法形成厚度为50nm的将成为导电体260b的钨膜。此外，连续形成氮化钛膜及钨膜。
接着，通过光刻法依次蚀刻钨膜及氮化钛膜。作为钨膜、氮化钛膜的蚀刻使用干蚀刻法。通过该加工，形成导电体260。
然后，通过ALD法形成厚度为7nm的将成为阻挡层270的氧化铝膜。接着，通过光刻法对该氧化铝膜的一部分及将成为绝缘体250的氧氮化硅膜的一部分依次进行蚀刻。利用干蚀刻法对氧化铝膜及氧氮化硅膜进行蚀刻。如此，形成阻挡层270及绝缘体250。
接着，通过光刻法使用阻挡层270及绝缘体250作为掩模，对第三氧化物的一部分进行蚀刻。作为该蚀刻使用湿蚀刻法。通过该加工，形成氧化物230c。
接着，通过CVD法形成厚度为310nm的将成为绝缘体280的氧氮化硅膜。然后，通过CMP处理对氧氮化硅膜进行抛光而使氧氮化硅膜的表面平坦化，由此形成绝缘体280。
然后，通过溅射法在绝缘体280上作为绝缘体282形成厚度为40nm的氧化铝膜，此时的成膜条件为如下：氩气体流量为25sccm；氧气体流量为25sccm；压力为0.4Pa；衬底温度为250℃。
然后，进行热处理。该热处理在包含氧的气氛下以400℃进行1小时。
接着，通过CVD法，作为绝缘体286形成厚度为100nm的氧氮化硅膜。
然后，通过溅射法形成将成为硬掩模的钨膜及将成为硬掩模的氮化硅膜，通过光刻法形成硬掩模。
接着，通过使用硬掩模形成到达导电体260及240的接触孔。
接着，通过ALD法形成厚度为13nm的将成为阻挡层276的氧化铝膜。然后，通过干蚀刻法对该氧化铝膜进行回蚀处理，形成阻挡层276。
然后，通过ALD法形成厚度为10nm的氮化钛膜，通过CVD法形成厚度为150nm的钨膜。
接着，通过CMP处理直到使绝缘体286露出为止对钨膜及氮化钛膜进行抛光，由此形成填充在各接触孔中的导电体246及248。
然后，通过溅射法形成厚度为50nm的钨膜。接着，通过光刻法对该钨膜进行加工形成布线层。
通过上述工序，制造样品4A及样品4B。
<晶体管的电特性>
接着，作为样品4A及样品4B的电特性测定Id-Vg特性。此外，作为用来比较的现有例子4A及现有例子4B通过现有制造方法制造半导体装置，测定现有例子4A及现有例子4B所包括的晶体管的Id-Vg特性。
在Id-Vg特性的测定中，测定将施加到被用作晶体管200的第一栅电极的导电体260的电位从第一值变化到第二值时的被用作源电极的导电体240a与被用作漏电极的导电体240b之间的电流(以下，称为漏极电流Id)的变化。
在此，测定在将导电体240a与导电体240b之间的电位差(以下，称为漏极电压Vd)设定为0.1V或3.3V并将导电体240a与导电体260之间的电位差(以下，称为栅极电压(Vg))从-3.3V变化至+3.3V时的导电体240a与导电体240b间的漏极电流(Id)的变化。
此外，在本测定中，将被用作第二栅电极(背栅电极)的导电体205的电位设定为0V。图21示出其结果。
作为比较例子的结果，图21示出包括通过现有的制造方法制造的晶体管的样品的测定结果。该比较例子中的晶体管不具有阻挡层276。
现有例子4A在同一面内形成有81个晶体管，晶体管200的密度为0.89/μm2。现有例子4B在同一面内形成有17424个晶体管，晶体管200的密度为2.9/μm2。
从样品4A与现有例子4A的比较可知，样品4A的衬底上的偏差较小。在现有例子4A中，在施加到第一栅极的电压为0V时，晶体管的阈值电压为负值。另一方面，在样品4A中，在施加到第一栅极的电压为0V时，晶体管处于非导通状态。由此，可确认到样品4A中的晶体管具有极为优异的关态(off-state)特性。
从样品4B与现有例子4B的比较可知，样品4B的衬底上的偏差极为小。此外，在样品4B中，在施加到第一栅极的电压为0V时，晶体管处于非导通状态。由此，可确认到样品4B中的晶体管具有极为优异的关态特性。
在不具有阻挡层276的现有例子中，衬底上的晶体管的密度越高，各晶体管的电特性越差，各晶体管之间的偏差也越大。另一方面，在本发明的一个实施方式的样品4B中，即使衬底上的晶体管的密度高，其电特性也不降低，偏差也小。
根据上述结果，可确认到本发明的一个实施方式的半导体装置是包括具有优异的关态特性的晶体管的半导体装置。此外，上述结果还示出，即使集成晶体管，各晶体管也具有良好的电特性，且偏差也小。
本实施例的至少一部分可以与本说明书所记载的其他实施例或实施方式适当地组合而实施。
实施例5
在本实施例中，说明在衬底上形成有阻挡层的结构的TDS测定结果。此外，在本实施例中，制造样品5A、样品5B、样品5C、样品5D、样品5E、样品5F及比较例子。
<各样品的结构及制造方法>
以下，对本发明的一个实施方式的样品5A至样品5F及比较例子进行说明。样品5A至样品5F具有图22A所示的结构806。结构806包括衬底830、衬底830上的绝缘体831、绝缘体831上的绝缘体832、绝缘体832上的绝缘体833、绝缘体833上的膜834。
在样品5A至样品5F中，膜834的材料及厚度不同。对样品5B、样品5D及样品5F进行假设后面的工序的热处理。作为比较例子5，形成不具有膜834的结构。表3示出样品5A至样品5F及比较例子5中的膜834的材料、膜厚度及热处理的有无。
[表3]
接着，对各样品的制造方法进行说明。
作为衬底830使用硅衬底。在衬底830上作为绝缘体831形成厚度为100nm的热氧化膜。
然后，进行热处理。作为热处理，在包含氮的气氛下以400℃进行1小时的处理，接着在包含氧的气氛下以400℃进行1小时的另一处理。
接着，通过ALD法在绝缘体831上作为绝缘体832形成厚度为10nm的氧化铝。该氧化铝是为了抑制将形成在绝缘体833中的过剩氧区域的氧被衬底一侧吸收设置的。在成膜时，衬底温度为250℃，使用使包含Al(CH3)3的固体升华而得到的源气体，作为氧化剂使用O3气体及O2气体。
接着，作为绝缘体833通过等离子体CVD法形成厚度为160nm的氧氮化硅膜。在成膜时，作为成膜气体使用流量为8sccm的SiH4、流量为4000sccm的N2O，反应室的压力为800Pa，衬底温度为325℃，施加150W(60MHz)的高频(RF)功率。
然后，为了在绝缘体833中形成过剩氧区域，在绝缘体833上通过溅射法在如下条件下形成厚度为40nm的氧化铝膜：氩气体流量为25sccm；氧气体流量为25sccm；压力为0.4Pa；衬底温度为250℃。然后，在包含氧的气氛下以350℃进行1小时的热处理。使用85℃的混酸铝蚀刻剂(mixed acid aluminum etchant)去除该氧化铝膜。
通过上述工序，制造本实施例的比较例子。然后，在样品5A至样品5F中，在绝缘体833上形成膜834。
在样品5A及样品5B中，作为膜834，通过ALD法形成厚度为20nm的氮化钛。在成膜时，衬底温度为375℃，使用包含TiCl4及NH3的源气体。
在样品5C及样品5D中，作为膜834，通过准直溅射法形成厚度为40nm的氮化钽。在成膜时，使用Ta(钽)靶材，作为溅射气体使用流量为25sccm的Ar及流量为25sccm的N2，衬底温度为300℃，成膜压力为0.7Pa，成膜功率为4000W，靶材与衬底间距离为160mm。另外，通过以靶材与准直器之间的距离为52mm且准直器与衬底之间的距离为92mm的方式设置厚度为16mm的准直器，使靶材与衬底间距离为160mm。
在样品5E及样品5F中，作为膜834通过ALD法形成厚度为13nm的氧化铝。在成膜时，衬底温度为250℃，使用使包含Al(CH3)3的固体升华而得到的源气体，作为氧化剂使用O3气体及O2气体。
通过上述工序，制造本实施例的样品5A、样品5C及样品5E。然后，对样品5B、样品5D及样品5F在包含氮的气氛下以400℃进行1小时的热处理。
通过上述工序，制造本实施例的样品5B、样品5D及样品5F。
<各样品的TDS测定结果>
测定各样品中的氧的脱离量。在该TDS分析中，测定相当于氧分子的质荷比m/z＝32的释放量。在TDS分析中，使用日本电子科学公司制造的WA1000S，升温速率为30℃/min。图22B示出测定结果。
图22B示出样品5A至样品5F及比较例子5的氧的脱离量。在图22B中，纵轴表示氧的释放量[molecules/cm2]。
从图22B的结果可确认到，有时绝缘体833所包含的过剩氧被绝缘体833附近的结构体吸收或者因后面的工序中的热处理、成膜时的加热被释放。
尤其是，从样品5A及样品5B与比较例子5的比较可知，在氮化钛与包括过剩氧区域的绝缘体接触的情况下，过剩氧的大部分被氮化钛吸收。从样品5C及样品5D与比较例子5的比较可知，在氮化钽与包括过剩氧区域的绝缘体接触的情况下，氮化钽的吸收过剩氧量较小。然而，在后面的工序中进行加热处理时，氮化钽吸收过剩氧。
另一方面，在氧化铝与包括过剩氧区域的绝缘体接触时，过剩氧的吸收量小。即使在后面的工序中进行加热处理，氧化铝也几乎不吸收过剩氧。
根据上述结果，可确认到氧化铝的对包括过剩氧区域的绝缘体中的过剩氧的吸收量小。上述结果还示出,氮化钛吸收较多量的过剩氧。此外，可确认到氮化钽根据条件也是吸收较多量的过剩氧的材料。
本实施例所示的结构可以与其他实施例或其他实施方式适当地组合。
实施例6
在本实施例中，设想使用在实施方式1中说明的半导体装置，观察接触部周围的形状，并测量接触电阻。作为接触孔形成侧边长度不同的十种正方形开口。这些开口的每一种准备9个开口。侧边长度为350nm、300nm、250nm、200nm、150nm、125nm、100nm、90nm、80nm及70nm。
<样品的结构及制造方法>
在本节中，对用于本实施例的样品6A至样品6C的结构及制造方法进行说明。
作为样品6A至样品6C，制造图23A所示的结构700。结构700包括：衬底702；衬底702上的绝缘体704；绝缘体704上的导电体740；导电体740上的包括开口的绝缘体744；绝缘体744上的包括开口的绝缘体780；绝缘体780上的包括开口的绝缘体782；绝缘体782上的包括开口的绝缘体786；与绝缘体744、780、782及786的开口的侧面接触的绝缘体776；与导电体740及绝缘体776接触的导电体746；与导电体746接触的导电体748。
以下，对样品6A至样品6C的制造方法进行说明。
首先，作为衬底702准备硅衬底。然后，在衬底702上作为绝缘体704通过等离子体CVD法形成厚度为100nm的氧氮化硅膜。在成膜时，作为成膜气体使用流量为5sccm的SiH4及流量为1000sccm的N2O，反应室的压力为133.30Pa，衬底温度为325℃，施加45W(13.56MHz)的高频(RF)功率。
接着，在绝缘体704上作为导电体740通过溅射法形成厚度为20nm的氮化钽膜。在成膜时，作为溅射气体使用流量为50sccm的Ar及流量为10sccm的N2，使用钨靶材，成膜室的压力为0.6Pa，衬底温度为R.T.，靶材与衬底间距离为60mm，施加1.0kW的电源功率(DC)。
然后，在导电体740上作为绝缘体744通过ALD法形成厚度为5nm的氧化铝。在成膜时，衬底温度为250℃，使用使包含Al(CH3)3的固体升华而得到的源气体，作为氧化剂使用O3气体及O2气体。
然后，在绝缘体744上作为绝缘体780通过等离子体CVD法形成厚度为120nm的氧氮化硅膜。在成膜时，作为成膜气体使用流量为5sccm的SiH4及流量为1000sccm的N2O，反应室的压力为133.30Pa，衬底温度为325℃，施加45W(13.56MHz)的高频(RF)功率。
接着，在绝缘体780上作为绝缘体782通过溅射法形成厚度为40nm的氧化铝膜。在成膜时，使用氧化铝靶材，作为溅射气体使用流量为25sccm的Ar及流量为25sccm的O2，压力为0.4Pa，成膜功率为2500W，靶材与衬底间距离为60mm，衬底温度为250℃。
接着，在绝缘体782上作为绝缘体786通过等离子体CVD法形成厚度为300nm的氧氮化硅膜。在成膜时，作为成膜气体使用流量为5sccm的SiH4及流量为1000sccm的N2O，反应室的压力为133.30Pa，衬底温度为325℃，施加45W(13.56MHz)的高频(RF)功率。
然后，通过CMP处理对绝缘体786进行抛光而使绝缘体786的表面平坦化，使绝缘体786的厚度为100nm。
接着，在绝缘体786上作为被用作硬掩模的导电体通过溅射法形成厚度为90nm的钨膜。在成膜时，作为溅射气体使用流量为80sccm的Ar，使用钨靶材，成膜室的压力为0.8Pa，衬底温度为130℃，靶材与衬底间距离为60mm，施加1.0kW的电源功率(DC)。
然后，在被用作硬掩模的导电体上作为被用作硬掩模的绝缘体通过溅射法形成厚度为130nm的氮化硅膜。在成膜时，作为溅射气体使用流量为10sccm的Ar及流量为10sccm的N2，使用无掺杂硅靶材，成膜室的压力为0.6Pa，衬底温度为100℃，靶材与衬底间距离为60mm，施加1.0kW的电源功率(DC)。
接着，对被用作硬掩模的绝缘体涂敷抗蚀剂密接剂，形成抗蚀剂掩模，通过CCP蚀刻法进行第一蚀刻、第二蚀刻及第三蚀刻，将被用作硬掩模的绝缘体及被用作硬掩模的导电体加工为所希望的形状。
第一蚀刻在如下条件下进行13秒：压力为3.0Pa；上部电极与下部电极之间的距离为80mm；上部电极功率为500W；偏置功率为100W；使用流量为80sccm的CF4的气氛；衬底温度为20℃。通过该蚀刻，去除抗蚀剂密接剂。
第二蚀刻在如下条件下进行36秒：压力为5.3Pa；上部电极与下部电极之间的距离为80mm；上部电极功率为550W；偏置功率为350W；使用流量为67sccm的CHF3及流量为13sccm的O2的混合气氛；衬底温度为20℃。通过该蚀刻，将被用作硬掩模的绝缘体加工为所希望的形状。
第三蚀刻在如下条件下进行40秒：压力为0.6Pa；上部电极与下部电极之间的距离为100mm；上部电极功率为1000W；偏置功率为200W；使用流量为11sccm的Cl2、流量为22sccm的O2的混合气氛；衬底温度为20℃。通过该蚀刻，将被用作硬掩模的导电体加工为所希望的形状。
接着，使用硬掩模通过CCP蚀刻法进行第四至第十蚀刻，在绝缘体786、782、780及744中形成开口。
第四蚀刻在如下条件下进行14秒：压力为3.3Pa；上部电极与下部电极之间的距离为25mm；上部电极功率为1800W；偏置功率为2000W；使用流量为22sccm的C4F6、流量为30sccm的O2、流量为800sccm的Ar的混合气氛；衬底温度为20℃。
第五蚀刻在如下条件下进行15秒：压力为2.6Pa；上部电极与下部电极之间的距离为40mm；上部电极功率为500W；偏置功率为0W；使用流量为400sccm的Ar及流量为100sccm的O2的气氛；衬底温度为20℃。
第六蚀刻在如下条件下进行10秒：压力为2.0Pa；上部电极与下部电极之间的距离为40mm；上部电极功率为500W；偏置功率为100W；使用流量为100sccm的O2的气氛；衬底温度为20℃。
第七蚀刻在如下条件下进行27秒：压力为2.6Pa；上部电极与下部电极之间的距离为25mm；上部电极功率为1000W；偏置功率为1200W；使用流量为6sccm的C4F8、流量为10sccm的CF4、流量为50sccm的N2、流量为500sccm的Ar的混合气氛；衬底温度为20℃。
第八蚀刻在如下条件下进行58秒：压力为2.6Pa；上部电极与下部电极之间的距离为25mm；上部电极功率为1000W；偏置功率为1200W；使用流量为24sccm的H2、流量为12sccm的C4F8、流量为475sccm的Ar的混合气氛；衬底温度为20℃。
第九蚀刻在如下条件下进行60秒：压力为2.6Pa；上部电极与下部电极之间的距离为40mm；上部电极功率为500W；偏置功率为0W；使用流量为100sccm的O2、流量为400sccm的Ar的混合气氛；衬底温度为20℃。
第十蚀刻在如下条件下进行10秒：压力为2.6Pa；上部电极与下部电极之间的距离为40mm；上部电极功率为500W；偏置功率为100W；使用流量为200sccm的O2的气氛；衬底温度为20℃。
接着，在开口中作为将成为绝缘体776的膜通过ALD法形成厚度为13nm的氧化铝。在成膜时，衬底温度为250℃，使用使包含Al(CH3)3的固体升华而得到的源气体，作为氧化剂使用O3气体及O2气体。
然后，通过如下方式将成为绝缘体776的膜加工为绝缘体776。
首先，对样品6A至样品6C进行第十一蚀刻。第十一蚀刻在如下条件下进行10秒：压力为2.6Pa；上部电极与下部电极之间的距离为25mm；上部电极功率为1000W；偏置功率为1200W；使用流量为6sccm的C4F8、流量为10sccm的CF4、流量为50sccm的N2、流量为500sccm的Ar的混合气氛；衬底温度为20℃。
然后，对样品6A进行第十二蚀刻。第十二蚀刻在如下条件下进行5秒：压力为6.6Pa；上部电极与下部电极之间的距离为35mm；上部电极功率为200W；偏置功率为150W；使用流量为100sccm的CF4的气氛；衬底温度为20℃。
对样品6B及样品6C进行洗涤，去除开口中的蚀刻残渣。在洗涤中，例如可以使用如抗蚀剂剥离液那样的碱性溶液。在本实施例中，作为碱性溶液使用醇胺低于20％的抗蚀剂剥离液。
接着，对样品6B至样品6C在不同条件下进行等离子体处理。
对样品6B在如下条件下进行10秒的等离子体处理：压力为4.0Pa；上部电极与下部电极之间的距离为40mm；上部电极功率为100W；偏置功率为250W；使用流量为300sccm的Ar的气氛。
对样品6C在如下条件下进行5秒的等离子体处理：压力为4.0Pa；上部电极与下部电极之间的距离为40mm；上部电极功率为100W；偏置功率为250W；使用流量为300sccm的Ar的气氛。然后，在如下条件下进行5秒的另一等离子体处理：压力为6.6Pa；上部电极与下部电极之间的距离为35mm；上部电极功率为200W；偏置功率为150W；使用流量为100sccm的CF4的气氛。
以后的工序对样品6A至样品6C共同进行。
接着，作为将成为导电体746的膜通过ALD法形成厚度为10nm的氮化钛膜。在成膜时，作为成膜气体使用流量为50sccm的TiCl4、流量为2700sccm的NH3的混合气体，成膜室的压力为667Pa，衬底温度为380℃。
然后，作为将成为导电体748的膜，利用CVD法通过第一至第三沉积工序形成厚度为150nm的钨膜。在第一沉积工序中，作为沉积气体使用流量为160sccm的WF6、流量为400sccm的SiH4、流量为6000sccm的Ar、流量为2000sccm的N2的混合气体，沉积室的压力为1000Pa，衬底温度为385℃。在第二沉积工序中，作为沉积气体使用流量为250sccm的WF6、流量为4000sccm的H2、流量为2000sccm的Ar、流量为2000sccm的N2的混合气体，沉积室的压力为10666Pa，衬底温度为385℃。在第三沉积工序中，作为沉积气体使用流量为250sccm的WF6、流量为2200sccm的H2、流量为2000sccm的Ar、流量为200sccm的N2的混合气体，沉积室的压力为10666Pa，衬底温度为385℃。
接着，通过对将成为导电体748的膜的顶面通过CMP法进行平坦化处理，形成导电体748及746。
通过上述工序，制造样品6A至样品6C。
<样品的截面观察>
为了进行样品6A至样品6C的截面观察，利用扫描透射电子显微镜(STEM)得到亮视场像(以下，将该图像也称为STEM图像)。
图23B、图23C及图23D分别是样品6A、样品6B及样品6C的STEM图像。
可确认到，在样品6A至样品6C中能够在设置在绝缘体744、780、782及786的开口的侧面形成绝缘体776。此外，可确认到能够在开口中形成导电体746及748。再者，可确认到当导电体740与导电体746接触时，能够得到导通状态。
从样品6A的STEM图像可确认到绝缘体782在侧面具有瘤状绝缘体。从样品6B及样品6C的STEM图像可确认到形成在绝缘体744、780、782及786中的开口的表面大致一致。
从图23B至图23D的STEM图像可知，在本实施例中制造的样品6A至样品6C都具有导电体746及748设置于形成在绝缘体744、780、782及786中的开口的良好的截面形状。尤其是，样品6B至样品6C的开口的侧面大致一致。因此，例如，即使作为导电体746及748使用嵌入性低的材料或使用覆盖性低的方法，也可以在开口中形成导电体746及748。
<样品的接触电阻>
接着，在样品6A至样品6C中，对10种类型的每一个具有9个结构的导电体740与导电体746及748的开尔文接触电阻进行测定。图24A示出其结果。在图24A中，纵轴表示开尔文接触电阻，横轴表示开口的设计时的侧边长度[nm]。
在样品6A至样品6C中，在接触孔的侧边长度大于100nm时，即使在该接触孔的侧壁形成厚度为13nm的绝缘体776，开尔文接触电阻也为1×104Ω以下，可以实现导电体740与导电体746及748之间的导通。尤其是，在样品6B及样品6C中即使接触孔的侧边长度为100nm或90nm，其偏差也少。再者，在样品6C中即使接触孔的侧边长度为70nm，开尔文接触电阻也为1.0×104Ω以下，具有良好的特性。
<样品的元素分析>
对样品6B及样品6C进行接触部周围区域的元素分析。在此说明的是对样品6B及样品6C进行的元素分析的结果，该结果是对利用能量分散型X射线分析法(EDX：energydispersive X-ray spectroscopy)取得的EDX面分析图像进行评价而得到的。在EDX测定中，作为元素分析装置使用EDAX Inc.制造的能量分散型X射线分析装置Octane T Ultra。
图24B示出样品6B的接触部周围区域的EDX面图像。图24C示出样品6C的接触部周围区域的EDX面图像。图24B及图24C的EDX面图像的放大率为40万倍。
从图24B可确认到样品6B在导电体740与导电体746之间具有包含多量的氧原子的层。也就是说，在样品6B中，在导电体740上形成有极为薄的氧化膜。另一方面，如图24C所示，在样品6C的导电体740与导电体746之间确认不到包含多量的氧原子的区域。因此，可确认到样品6C的导电体740与导电体746及748之间的开尔文接触电阻低，其结构得到改善。
由此，在样品6A至样品6C中，即使在微细的开口的侧面也可以形成将成为阻挡层的层。此外，可以去除被用作阻挡层的层中的在开口中露出的导电体740的表面上的部分。
本实施例所示的结构可以与其他实施例或实施方式所示的结构适当地组合。
实施例7
在本实施例中，作为样品7A至样品7D制造包括多个图1A至图1C所示的本发明的一个实施方式的晶体管200的半导体装置，并进行晶体管200的电特性及可靠性的测试。
表4示出样品7A至样品7D中的阻挡层276、导电体246及248的材料及阻挡层276的加工条件。
[表4]
此外，晶体管200的沟道长度及沟道宽度都为60nm。
样品7A至样品7D包括第一区域至第三区域，且在各区域内包括17424个晶体管200。第一区域、第二区域及第三区域的17424个晶体管200的密度分别设计为1.49/μm2、1.97/μm2、3.94/μm2。
此外，为了进行应力测试，在样品7D中形成有17424个晶体管200的密度设计为1.49/μm2、2.96/μm2、3.94/μm2、4.96/μm2的区域。
<各样品的制造方法>
以下，说明样品7A至样品7D的制造方法。
首先，作为绝缘体212，通过热氧化法在p型硅单晶晶片上形成厚度为400nm的氧化硅膜。接着，作为绝缘体214，通过溅射法在绝缘体212上形成厚度为40nm的氧化铝膜。然后，作为绝缘体216，通过CVD法在绝缘体214上形成150nm的氧氮化硅膜。
接着，通过溅射法在绝缘体216上形成厚度为35nm的钨膜。然后，通过光刻法对钨膜进行加工，形成包括钨膜的硬掩模。
接着，通过镶嵌法对绝缘体214及216进行加工，形成其中设置布线的沟槽及开口。通过溅射法在该开口及该沟槽中形成氮化钽膜。通过ALD法在氮化钽膜上形成氮化钛膜。通过CVD法在氮化钛膜上形成钨膜。然后，通过CMP处理，直到使氧氮化硅膜的顶面露出为止对钨膜、氮化钛膜及氮化钽膜进行抛光，由此在开口及沟槽中设置钨、氮化钛及氮化钽作为对应于导电体205的导电体。
接着，作为绝缘体220、绝缘体222及绝缘体224，依次形成氧氮化硅膜、氧化铪膜及氧氮化硅膜。通过CVD法形成厚度为10nm的氧氮化硅膜。通过ALD法形成厚度为20nm的氧化铪膜。通过CVD法形成厚度为30nm的氧氮化硅膜。
然后，进行热处理。该热处理在包含氮的气氛下以400℃进行1小时。
接着，作为将成为氧化物230a的第一氧化物，通过溅射法形成厚度为5nm的In-Ga-Zn氧化物。第一氧化物的成膜条件为如下：使用In、Ga及Zn的原子个数比为1:3:4的靶材；氧气体流量为45sccm；压力为0.7Pa；衬底温度为200℃。
接着，作为将成为氧化物230b的第二氧化物，通过溅射法在第一氧化物上形成厚度为20nm的In-Ga-Zn氧化物。第二氧化物的成膜条件为如下：使用In、Ga及Zn的原子个数比为4:2:4.1的靶材；氩气体流量为40sccm；氧气体流量为5sccm；压力为0.7Pa；衬底温度为130℃。另外，连续地形成第一氧化物和第二氧化物。
然后，进行热处理。作为热处理，在包含氮的气氛下以400℃进行1小时的处理，接着在包含氧的气氛下以400℃进行1小时的另一处理。
接着，通过溅射法在第二氧化物上形成厚度为20nm的氮化钽膜。然后，通过ALD法在氮化钽膜上形成厚度为5nm的氧化铝膜。然后，通过溅射法在氧化铝膜上形成厚度为15nm的氮化钽膜。
然后，通过光刻法对形成沟道的区域的上述氮化钽膜及上述氧化铝膜进行蚀刻。作为该蚀刻，采用干蚀刻法。
接着，通过光刻法依次对氮化钽膜、氧化铝膜、氮化钽膜、第二氧化物及第一氧化物的不需要部分进行蚀刻。作为该蚀刻，采用干蚀刻法。通过该加工，形成氧化物230a、氧化物230b、阻挡层244。
接着，使用去除了形成沟道的区域的氮化钽膜及氧化铝膜作为掩模，对形成沟道的区域的氮化钽膜进行蚀刻。作为该蚀刻，采用干蚀刻法。通过该加工，形成导电体240。注意，通过该蚀刻，用作掩模的氮化钽膜被去除。
然后，作为将成为氧化物230c的第三氧化物，通过溅射法形成厚度为5nm的In-Ga-Zn氧化物。第三氧化物的成膜条件为如下：使用In、Ga及Zn的原子个数比为4:2:4.1的靶材；氧气体流量为45sccm；压力为0.7Pa；衬底温度为130℃。
接着，通过CVD法形成厚度为10nm的将成为绝缘体250的氧氮化硅膜。
接着，在将成为绝缘体250的氧氮化硅膜上通过溅射法形成厚度为10nm的将成为导电体260a的氮化钛膜，在该氮化钛膜上通过溅射法形成厚度为30nm的将成为导电体260b的钨膜。此外，连续形成氮化钛膜及钨膜。
接着，通过光刻法依次蚀刻钨膜及氮化钛膜。作为钨膜、氮化钛膜的蚀刻使用干蚀刻法。通过该加工，形成导电体260。
然后，通过ALD法形成厚度为7nm的将成为阻挡层270的氧化铝膜。接着，通过光刻法对该氧化铝膜的一部分及将成为绝缘体250的氧氮化硅膜的一部分依次进行蚀刻。利用干蚀刻法对氧化铝膜及氧氮化硅膜进行蚀刻。通过该加工，形成阻挡层270及绝缘体250。
接着，通过光刻法使用阻挡层270及绝缘体250作为掩模，对第三氧化物的一部分进行蚀刻。作为该蚀刻使用湿蚀刻法。通过该加工，形成氧化物230c。
接着，通过CVD法形成厚度为310nm的将成为绝缘体280的氧氮化硅膜。然后，通过CMP处理对氧氮化硅膜进行抛光而使氧氮化硅膜的表面平坦化，由此形成绝缘体280。
然后，通过溅射法在绝缘体280上作为绝缘体282形成厚度为40nm的氧化铝膜，此时的成膜条件为如下：氩气体流量为25sccm；氧气体流量为25sccm；压力为0.4Pa；衬底温度为250℃。
然后，进行热处理。该热处理在包含氧的气氛下以400℃进行1小时。
接着，通过CVD法，作为绝缘体286形成厚度为100nm的氧氮化硅膜。
然后，通过溅射法形成将成为硬掩模的钨膜及将成为硬掩模的氮化硅膜，通过光刻法形成硬掩模。
接着，通过使用硬掩模形成到达导电体260及240的接触孔。
这里，在样品7C及样品7D中，通过ALD法形成厚度为13nm的将成为阻挡层276的氧化铝膜。在样品7C中，在第一条件下将该氧化铝膜加工为阻挡层276。在样品7D中，在第二条件下将该氧化铝膜加工为阻挡层276。
首先，对样品7C及样品7D进行第一蚀刻。第一蚀刻在如下条件下进行10秒：压力为2.6Pa；上部电极与下部电极之间的距离为25mm；上部电极功率为1000W；偏置功率为1200W；使用流量为6sccm的C4F8、流量为10sccm的CF4、流量为50sccm的N2、流量为500sccm的Ar混合气氛；衬底温度为20℃。
然后，对样品7C进行第二蚀刻。第二蚀刻在如下条件下进行5秒：压力为6.6Pa；上部电极与下部电极之间的距离为35mm；上部电极功率为200W；偏置功率为150W；使用流量为100sccm的CF4的气氛；衬底温度为20℃。
对样品7D进行洗涤，去除接触孔中的蚀刻残渣。在洗涤中，例如可以使用如抗蚀剂剥离液那样的碱性溶液。在本实施例中，作为碱性溶液使用醇胺低于20％的抗蚀剂剥离液。
接着，对样品7D在如下条件下进行5秒的等离子体处理：压力为4.0Pa；上部电极与下部电极之间的距离为40mm；上部电极功率为100W；偏置功率为250W；使用流量为300sccm的Ar的气氛。然后，在如下条件下进行5秒的另一等离子体处理：压力为6.6Pa；上部电极与下部电极之间的距离为35mm；上部电极功率为200W；偏置功率为150W；使用流量为100sccm的CF4的气氛。
这里，在样品7B中，通过溅射法形成厚度为40nm的被用作导电阻挡膜的氮化钽膜。
以后的工序对样品7A至样品7D共同进行。
通过ALD法形成厚度为10nm的氮化钛膜，通过CVD法形成厚度为150nm的钨膜。
接着，进行CMP处理。在样品7A、样品7B及样品7D中，通过直到使绝缘体286露出为止对钨膜及氮化钛膜进行抛光，由此形成填充在各接触孔中的导电体246及248。在样品7B中，通过直到使绝缘体286露出为止对氮化钽膜、钨膜及氮化钛膜进行抛光，由此形成填充在各接触孔中的导电体246及248。
然后，通过溅射法形成厚度为50nm的钨膜。接着，通过光刻法对该钨膜进行加工形成布线层。
通过上述工序，制造样品7A至样品7D。
<晶体管的电特性>
接着，作为样品7A至样品7D所包括的晶体管200的电特性测定Id-Vg特性。此外，在制造包括晶体管200的模块时的形成连接布线的工序的前后进行Id-Vg特性的测定。图25示出形成样品7A至样品7D中的晶体管200之后的Id-Vg特性。图26示出在样品7A至样品7D中在制造模块时的形成晶体管200及连接布线之后的晶体管200的Id-Vg特性。
在Id-Vg特性的测定中，测定将施加到被用作晶体管200的第一栅电极的导电体260的电位从第一值变化到第二值时的被用作源电极的导电体240a与被用作漏电极的导电体240b之间的电流(以下，称为漏极电流Id)的变化。
在此，测定在将导电体240a与导电体240b之间的电位差(以下，称为漏极电压Vd)设定为0.1V或3.3V并将导电体240a与导电体260之间的电位差(以下，称为栅极电压(Vg))从-3.3V变化至+3.3V时的导电体240a与导电体240b间的漏极电流(Id)的变化。
此外，在本测定中，将被用作第二栅电极(背栅电极)的导电体205的电位设定为0V。图25及图26示出其结果。
从图25可确认到在晶体管200的密度低时样品7A至样品7D具有良好的特性。尤其是，样品7D的偏差少。可知晶体管200的密度越高，样品7A至样品7C的偏差越大。尤其是，在样品7A中，在晶体管200的密度为3.94/μm2时特性显著恶化。另一方面，在样品7D中，即使晶体管200的密度高，偏差及特性也没有变化。
在样品7D中，在施加到第一栅极的电压为0V时，晶体管处于非导通状态。由此，可确认到样品7D中的晶体管具有极为优异的关态特性。
从图26可知，在样品7A中，即使晶体管200的密度低，特性的偏差也大。在样品7A及样品7B中，晶体管200的密度越高，偏差越大，特性显著恶化。
这可推测由于如下理由充分的过剩氧不供应给氧化物230的缘故：由于在制造模块时的形成连接布线的工序中的热负载等而绝缘体280所包含的过剩氧被导电体246及248吸收或通过开口扩散到氧化物230以外的结构体。或者，可认为氢等杂质从导电体246及248经过开口扩散到氧化物230。
另一方面，样品7C及样品7D即使晶体管200的密度高也可以得到晶体管特性。尤其是，样品7D不管其密度都具有良好的特性。此外，在样品7D中，即使晶体管200的密度高，偏差及特性也没有变化。此外，在样品7D中，即使晶体管200的密度高，在施加到第一栅极的电压(Vg)为0V时，晶体管200处于非导通状态。也就是说，样品7D包括具有极为优异的关态特性的晶体管。
这可推测阻挡层276抑制绝缘体280所包含的过剩氧被导电体246及248吸收或者经过开口扩散到氧化物230以外的结构体，由此充分的过剩氧可以供应给氧化物230。
<晶体管的源电极或漏电极的接触电阻>
接着，在样品7A至样品7D中，对导电体240与导电体246及248的开尔文接触电阻进行测定。图27示出其结果。在图27中，纵轴表示开尔文接触电阻。
从样品7A与样品7B的比较可认为，接触电阻取决于导电体246的材料。从样品7A与样品7C的比较可知，样品7C的接触电阻比样品7A高。这是因为在样品7C中绝缘体形成在开口中，所以开口的实质上的尺寸缩小，或者，在对阻挡层276进行加工时，在开口中露出的导电体240的表面上产生绝缘体的阻挡层的残渣物。
样品7D的开尔文接触电阻为1.0×103Ω以下，该接触电阻与在开口中不具有绝缘体的样品7A的接触电阻相等，所以具有良好的特性。再者，样品7D的偏差比样品7A小。这可认为在样品7D的加工条件下在开口中露出的导电体240的表面上不产生绝缘体的阻挡层的残渣物。此外，可确认到在样品7D的加工条件下每个接触之间的偏差小，加工精度高。
根据上述结果，可确认到本发明的一个实施方式的半导体装置是包括具有优异的关态特性的晶体管的半导体装置。此外，上述结果还示出，即使集成晶体管，各晶体管也具有良好的电特性，且偏差也小。
<晶体管的应力测试>
接着，在包括电特性良好的晶体管的样品7D中，对晶体管的密度不同的区域的晶体管200进行应力测试。此外，在各区域中，17424个晶体管200的密度为1.49/μm2、2.96/μm2、3.94/μm2及4.96/μm2。
作为应力测试，进行GBT应力测试。在GBT应力测试中，将应力温度设定为125℃，在经过任意时间之后，在与电特性的测定相同的条件下测定Id-Vg特性。此外，将背栅电位设定为0.00V。
在本实施例中，进行测定12次：0秒后、100秒后、300秒后、600秒后、1000秒后、1800秒(0.5个小时)后、3600秒(1个小时)后、7200秒(2个小时)后、10000秒(2.78个小时)后、18000秒(5个小时)后、32400秒(9个小时)后、43200秒(12个小时)后。
作为晶体管的电特性的变动量的指标，使用晶体管的阈值电压(Vsh)的随时间的变化(以下，也称为△Vsh)。注意，在Id-Vg特性中，将Vsh定义为Id＝1.0×10-12[A]时的Vg的值。例如，在应力开始时的Vsh为+0.50V且施加应力100秒后的Vsh为-0.55V的情况下，施加应力100秒后的△Vsh为-1.05V。
图28示出GBT应力测试的△Vsh的应力时间依赖性。从图28所示的GBT应力测试的结果可知在样品7D中△Vsh不依赖于晶体管的密度。
从图28的结果还可知样品7D的晶体管的阈值电压的变化量小。
根据上述结果，可确认到本发明的一个实施方式是包括具有高可靠性的晶体管的半导体装置。根据上述结果，还可知本发明的一个实施方式中的晶体管具有良好的电特性，且偏差小。
本实施例的至少一部分可以与本说明书所记载的其他实施例或其他实施方式适当地组合而实施。
符号说明
100：电容器、101：电容器、110：导电体、112：导电体、120：导电体、130：绝缘体、150：绝缘体、200：晶体管、201：晶体管、205：导电体、205a：导电体、205A：导电膜、205b：导电体、205B：导电膜、210：绝缘体、212：绝缘体、214：绝缘体、216：绝缘体、218：导电体、220：绝缘体、222：绝缘体、224：绝缘体、230：氧化物、230a：氧化物、230A：氧化膜、230b：氧化物、230B：氧化膜、230c：氧化物、230C：氧化膜、240：导电体、240a：导电体、240A：导电膜、240b：导电体、240B：导电膜、244：阻挡层、244a：阻挡层、244A：阻挡膜、244b：阻挡层、244B：阻挡膜、246：导电体、246a：导电体、246A：导电膜、246b：导电体、246c：导电体、248：导电体、248a：导电体、248A：导电膜、248b：导电体、248c：导电体、250：绝缘体、250A：绝缘膜、260：导电体、260a：导电体、260A：导电膜、260b：导电体、260B：导电膜、260c：导电体、270：阻挡层、270A：阻挡膜、272：绝缘体、274：绝缘体、276：阻挡层、276a：阻挡层、276A：阻挡膜、276b：阻挡层、276c：阻挡层、280：绝缘体、282：绝缘体、284：绝缘体、286：绝缘体、290a：硬掩模、290A：膜、290b：硬掩模、290B：膜、292A：膜、292B：硬掩模、292C：硬掩模、294A：膜、294B：硬掩模、296：抗蚀剂掩模、300：晶体管、301：晶体管、311：衬底、313：半导体区域、314a：低电阻区域、314b：低电阻区域、315：绝缘体、316：导电体、320：绝缘体、322：绝缘体、324：绝缘体、326：绝缘体、328：导电体、330：导电体、350：绝缘体、352：绝缘体、354：绝缘体、356：导电体、400：晶体管、405：导电体、405a：导电体、405b：导电体、430c：氧化物、431a：氧化物、431b：氧化物、432a：氧化物、432b：氧化物、440：导电体、440a：导电体、440b：导电体、450：绝缘体、460：导电体、460a：导电体、460b：导电体、470：阻挡层、500：结构、700：结构、702：衬底、704：绝缘体、740：导电体、744：绝缘体、746：导电体、748：导电体、776：绝缘体、780：绝缘体、782：绝缘体、786：绝缘体、801：结构、802：结构、803：结构、804：结构、805：结构、806：结构、810：衬底、811：绝缘体、812：导电体、813：阻挡层、814：绝缘体、815：绝缘体、820：衬底、821：绝缘体、822：绝缘体、823：阻挡层、830：衬底、831：绝缘体、832：绝缘体、833：绝缘体、834：膜、900：结构、902：衬底、904：绝缘体、905：导电体、920：绝缘体、922：绝缘体、924：绝缘体、930：氧化物、946：导电体、948：导电体、976：绝缘体、980：绝缘体、982：绝缘体、986：绝缘体、3001：布线、3002：布线、3003：布线、3004：布线、3005：布线、3006：布线、3007：布线、3008：布线、3009：布线、3010：布线。
本申请基于2016年7月26日提交到日本专利局的日本专利申请No.2016-146342及2017年2月16日提交到日本专利局的日本专利申请No.2017-026908，通过引用将其完整内容并入在此。

Claims (15)

1.一种半导体装置，包括：
第一阻挡层；
第二阻挡层；
第三阻挡层；
包含氧化物的晶体管；
包括过剩氧区域的绝缘体；以及
导电体，
其中，所述绝缘体及所述氧化物位于所述第一阻挡层与所述第二阻挡层之间，
所述第三阻挡层及所述导电体位于所述第一阻挡层的开口及所述绝缘体的开口中，
并且，所述导电体不与所述绝缘体接触。
2.根据权利要求1所述的半导体装置，其中所述第一阻挡层的所述开口的侧面及所述第二阻挡层的开口的侧面与所述第三阻挡层接触，以便所述晶体管及所述绝缘体被所述第一阻挡层、所述第二阻挡层及所述第三阻挡层密封。
3.根据权利要求1所述的半导体装置，其中当利用TDS进行测定时，在400℃以下的温度下，从所述第一阻挡层、所述第二阻挡层或所述第三阻挡层下的构成要素释放的氢量为5.0×1014/cm2以下。
4.根据权利要求1所述的半导体装置，还包括：
包括开口的第二绝缘体；以及
包括开口的第三绝缘体，
其中所述第二绝缘体位于所述第二阻挡层上，
所述第三绝缘体位于所述第一阻挡层下，
并且所述第二绝缘体的所述开口的侧面及所述第三绝缘体的所述开口的侧面都具有由所述第三阻挡层覆盖的区域。
5.根据权利要求1所述的半导体装置，其中所述第一阻挡层被用作所述晶体管的栅极绝缘膜。
6.一种半导体装置，包括：
第一阻挡层；
第二阻挡层；
第三阻挡层；
包含氧化物的晶体管；
包括过剩氧区域的绝缘体；以及
与所述晶体管电连接的导电体，
其中，所述绝缘体及所述氧化物位于所述第一阻挡层与所述第二阻挡层之间，
所述导电体位于所述第一阻挡层的开口及所述绝缘体的开口中，
所述第三阻挡层位于所述导电体与所述绝缘体之间，
并且，所述第三阻挡层位于所述导电体与所述第一阻挡层之间。
7.根据权利要求6所述的半导体装置，其中所述第一阻挡层的所述开口的侧面及所述第二阻挡层的开口的侧面与所述第三阻挡层接触，以便所述晶体管及所述绝缘体被所述第一阻挡层、所述第二阻挡层及所述第三阻挡层密封。
8.根据权利要求6所述的半导体装置，其中当利用TDS进行测定时，在400℃以下的温度下，从所述第一阻挡层、所述第二阻挡层或所述第三阻挡层下的构成要素释放的氢量为5.0×1014/cm2以下。
9.根据权利要求6所述的半导体装置，还包括：
包括开口的第二绝缘体；以及
包括开口的第三绝缘体，
其中所述第二绝缘体位于所述第二阻挡层上，
所述第三绝缘体位于所述第一阻挡层下，
并且所述第二绝缘体的所述开口的侧面及所述第三绝缘体的所述开口的侧面都具有由所述第三阻挡层覆盖的区域。
10.根据权利要求6所述的半导体装置，其中所述第一阻挡层被用作所述晶体管的栅极绝缘膜。
11.一种半导体装置，包括：
第一阻挡层；
第二阻挡层；
第三阻挡层；
包含氧化物的晶体管；
包括过剩氧区域的绝缘体；
第一导电体；以及
第二导电体，
其中，所述第二导电体与所述晶体管电连接，
所述绝缘体及所述氧化物位于所述第一阻挡层与所述第二阻挡层之间，
所述第一导电体位于所述第一阻挡层的开口、第二阻挡层的开口及所述绝缘体的开口中，
所述第三阻挡层位于所述第一导电体与所述第一阻挡层、所述第二阻挡层、所述绝缘体的每一个之间，
所述第二导电体位于所述第一阻挡层的所述开口及所述绝缘体的所述开口中，
并且，所述第三阻挡层位于所述第二导电体与所述第一阻挡层及所述绝缘体的每一个之间。
12.根据权利要求11所述的半导体装置，其中所述第一阻挡层的所述开口的侧面及所述第二阻挡层的所述开口的侧面与所述第三阻挡层接触，以便所述晶体管及所述绝缘体被所述第一阻挡层、所述第二阻挡层及所述第三阻挡层密封。
13.根据权利要求11所述的半导体装置，其中当利用TDS进行测定时，在400℃以下的温度下，从所述第一阻挡层、所述第二阻挡层或所述第三阻挡层下的构成要素释放的氢量为5.0×1014/cm2以下。
14.根据权利要求11所述的半导体装置，还包括：
包括开口的第二绝缘体；以及
包括开口的第三绝缘体，
其中所述第二绝缘体位于所述第二阻挡层上，
所述第三绝缘体位于所述第一阻挡层下，
并且所述第二绝缘体的所述开口的侧面及所述第三绝缘体的所述开口的侧面都具有由所述第三阻挡层覆盖的区域。
15.根据权利要求11所述的半导体装置，其中所述第一阻挡层被用作所述晶体管的栅极绝缘膜。
CN201780043080.0A 2016-07-26 2017-07-13 半导体装置 Pending CN109478514A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202211629502.1A CN115799342A (zh) 2016-07-26 2017-07-13 半导体装置

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2016-146342 2016-07-26
JP2016146342 2016-07-26
JP2017-026908 2017-02-16
JP2017026908 2017-02-16
PCT/IB2017/054229 WO2018020350A1 (en) 2016-07-26 2017-07-13 Semiconductor device

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN202211629502.1A Division CN115799342A (zh) 2016-07-26 2017-07-13 半导体装置

Publications (1)

Publication Number Publication Date
CN109478514A true CN109478514A (zh) 2019-03-15

Family

ID=61010086

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202211629502.1A Pending CN115799342A (zh) 2016-07-26 2017-07-13 半导体装置
CN201780043080.0A Pending CN109478514A (zh) 2016-07-26 2017-07-13 半导体装置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN202211629502.1A Pending CN115799342A (zh) 2016-07-26 2017-07-13 半导体装置

Country Status (6)

Country Link
US (1) US10236390B2 (zh)
JP (1) JP6995523B2 (zh)
KR (2) KR20190032414A (zh)
CN (2) CN115799342A (zh)
TW (1) TWI731121B (zh)
WO (1) WO2018020350A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11362034B2 (en) 2018-04-04 2022-06-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having a laminate contact plug of specified configuration including a conductive metal oxide layer

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI737665B (zh) * 2016-07-01 2021-09-01 日商半導體能源硏究所股份有限公司 半導體裝置以及半導體裝置的製造方法
WO2018020350A1 (en) * 2016-07-26 2018-02-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US11211467B2 (en) * 2017-11-09 2021-12-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
KR20200127010A (ko) 2018-03-02 2020-11-09 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
WO2019220266A1 (ja) * 2018-05-18 2019-11-21 株式会社半導体エネルギー研究所 半導体装置、および半導体装置の作製方法
JP2020047732A (ja) * 2018-09-18 2020-03-26 キオクシア株式会社 磁気記憶装置
CN113557608A (zh) * 2019-04-12 2021-10-26 株式会社半导体能源研究所 半导体装置以及半导体装置的制造方法
US11349023B2 (en) * 2019-10-01 2022-05-31 Taiwan Semiconductor Manufacturing Company, Ltd. Integration of p-channel and n-channel E-FET III-V devices without parasitic channels
KR20210154622A (ko) * 2020-06-12 2021-12-21 삼성전자주식회사 3차원 반도체 장치 및 반도체 장치의 제조방법
WO2023242664A1 (ja) * 2022-06-17 2023-12-21 株式会社半導体エネルギー研究所 半導体装置、記憶装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130203214A1 (en) * 2012-02-07 2013-08-08 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
CN103681805A (zh) * 2012-09-14 2014-03-26 株式会社半导体能源研究所 半导体装置及半导体装置的制造方法
US20150076497A1 (en) * 2009-12-11 2015-03-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US20150108470A1 (en) * 2013-10-22 2015-04-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US20150187814A1 (en) * 2013-12-26 2015-07-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device

Family Cites Families (52)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW237562B (zh) 1990-11-09 1995-01-01 Semiconductor Energy Res Co Ltd
TW345695B (en) 1997-07-17 1998-11-21 United Microelectronics Corp Process for producing gate oxide layer
US6348709B1 (en) * 1999-03-15 2002-02-19 Micron Technology, Inc. Electrical contact for high dielectric constant capacitors and method for fabricating the same
US7314785B2 (en) 2003-10-24 2008-01-01 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method thereof
US7888702B2 (en) 2005-04-15 2011-02-15 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method of the display device
JP5064747B2 (ja) 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
EP3614442A3 (en) 2005-09-29 2020-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having oxide semiconductor layer and manufactoring method thereof
US7524713B2 (en) 2005-11-09 2009-04-28 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
JP5280716B2 (ja) * 2007-06-11 2013-09-04 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
EP2394263B1 (en) 2009-02-06 2021-05-05 Semiconductor Energy Laboratory Co, Ltd. Method for driving display device
KR101752348B1 (ko) 2009-10-30 2017-06-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
CN105957802A (zh) * 2010-05-21 2016-09-21 株式会社半导体能源研究所 半导体装置及其制造方法
WO2011155502A1 (en) 2010-06-11 2011-12-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
WO2012017843A1 (en) 2010-08-06 2012-02-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor integrated circuit
KR101426515B1 (ko) 2010-09-15 2014-08-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 표시 장치
WO2012090973A1 (en) 2010-12-28 2012-07-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP6104522B2 (ja) 2011-06-10 2017-03-29 株式会社半導体エネルギー研究所 半導体装置
KR20140101817A (ko) * 2011-12-02 2014-08-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
US8901556B2 (en) * 2012-04-06 2014-12-02 Semiconductor Energy Laboratory Co., Ltd. Insulating film, method for manufacturing semiconductor device, and semiconductor device
US9219164B2 (en) 2012-04-20 2015-12-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device with oxide semiconductor channel
US9153699B2 (en) 2012-06-15 2015-10-06 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor with multiple oxide semiconductor layers
US9190525B2 (en) 2012-07-06 2015-11-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including oxide semiconductor layer
KR102171650B1 (ko) 2012-08-10 2020-10-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
JP6283191B2 (ja) 2012-10-17 2018-02-21 株式会社半導体エネルギー研究所 半導体装置
WO2015060318A1 (en) 2013-10-22 2015-04-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of the same
JP2015128151A (ja) * 2013-11-29 2015-07-09 株式会社半導体エネルギー研究所 半導体装置及び表示装置
JP6402017B2 (ja) * 2013-12-26 2018-10-10 株式会社半導体エネルギー研究所 半導体装置
US9577110B2 (en) 2013-12-27 2017-02-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including an oxide semiconductor and the display device including the semiconductor device
JP6506961B2 (ja) 2013-12-27 2019-04-24 株式会社半導体エネルギー研究所 液晶表示装置
KR20230065379A (ko) * 2013-12-27 2023-05-11 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
TWI665778B (zh) * 2014-02-05 2019-07-11 日商半導體能源研究所股份有限公司 半導體裝置、模組及電子裝置
JP6545976B2 (ja) 2014-03-07 2019-07-17 株式会社半導体エネルギー研究所 半導体装置
US10361290B2 (en) 2014-03-14 2019-07-23 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device comprising adding oxygen to buffer film and insulating film
KR102212267B1 (ko) * 2014-03-19 2021-02-04 삼성전자주식회사 반도체 장치 및 그 제조 방법
JPWO2015151337A1 (ja) * 2014-03-31 2017-04-13 株式会社東芝 薄膜トランジスタ、半導体装置及び薄膜トランジスタの製造方法
TWI772799B (zh) 2014-05-09 2022-08-01 日商半導體能源研究所股份有限公司 半導體裝置
KR102437450B1 (ko) 2014-06-13 2022-08-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 및 반도체 장치를 포함하는 전자 기기
US9455337B2 (en) 2014-06-18 2016-09-27 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US9461179B2 (en) 2014-07-11 2016-10-04 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor device (TFT) comprising stacked oxide semiconductor layers and having a surrounded channel structure
JP2016072498A (ja) 2014-09-30 2016-05-09 株式会社東芝 半導体装置
US10460984B2 (en) 2015-04-15 2019-10-29 Semiconductor Energy Laboratory Co., Ltd. Method for fabricating electrode and semiconductor device
KR102549926B1 (ko) 2015-05-04 2023-06-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 반도체 장치의 제작 방법, 및 전자기기
WO2017081579A1 (en) 2015-11-13 2017-05-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP6887243B2 (ja) 2015-12-11 2021-06-16 株式会社半導体エネルギー研究所 トランジスタ、半導体装置、電子機器及び半導ウエハ
US9917207B2 (en) * 2015-12-25 2018-03-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US9923001B2 (en) 2016-01-15 2018-03-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US10431583B2 (en) * 2016-02-11 2019-10-01 Samsung Electronics Co., Ltd. Semiconductor device including transistors with adjusted threshold voltages
KR102628719B1 (ko) 2016-02-12 2024-01-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
US10741587B2 (en) 2016-03-11 2020-08-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, semiconductor wafer, module, electronic device, and manufacturing method the same
US10032918B2 (en) * 2016-04-22 2018-07-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
WO2018020350A1 (en) * 2016-07-26 2018-02-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150076497A1 (en) * 2009-12-11 2015-03-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US20130203214A1 (en) * 2012-02-07 2013-08-08 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
CN103681805A (zh) * 2012-09-14 2014-03-26 株式会社半导体能源研究所 半导体装置及半导体装置的制造方法
US20150108470A1 (en) * 2013-10-22 2015-04-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US20150187814A1 (en) * 2013-12-26 2015-07-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11362034B2 (en) 2018-04-04 2022-06-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having a laminate contact plug of specified configuration including a conductive metal oxide layer

Also Published As

Publication number Publication date
CN115799342A (zh) 2023-03-14
KR20190032414A (ko) 2019-03-27
JP6995523B2 (ja) 2022-01-14
KR20220080017A (ko) 2022-06-14
KR102613288B1 (ko) 2023-12-12
TW201816988A (zh) 2018-05-01
TWI731121B (zh) 2021-06-21
JP2018133550A (ja) 2018-08-23
US20180033892A1 (en) 2018-02-01
US10236390B2 (en) 2019-03-19
WO2018020350A1 (en) 2018-02-01

Similar Documents

Publication Publication Date Title
CN109478514A (zh) 半导体装置
CN103999228B (zh) 半导体装置
CN103563059B (zh) 置换金属栅极工艺流程中具有低电阻源极区和漏极区的方法和结构
TWI755475B (zh) 電容器、半導體裝置及半導體裝置的製造方法
US8653520B2 (en) Semiconductor device and method for manufacturing the same
TWI764103B (zh) 鐵電記憶體裝置、積體晶片、和用於形成鐵電記憶體裝置的方法
CN106449649A (zh) 半导体装置及半导体装置的制造方法
CN107123682A (zh) 绝缘膜、半导体装置的制造方法以及半导体装置
JP2020010054A (ja) 半導体装置
JP2007513498A (ja) ＦＥＴゲート電極用のＣＶＤタンタル化合物（ＴａおよびＮを含む化合物の化学的気相堆積方法および半導体電界効果デバイス）
TW201448228A (zh) 半導體裝置以及該半導體裝置的製造方法
JP6355374B2 (ja) 半導体装置の作製方法
TW201230906A (en) Wiring board, semiconductor device, and manufacturing methods thereof
US20220302171A1 (en) Semiconductor structure with a logic device and a memory device being formed in different levels, and method of forming the same
CN103579319A (zh) 层叠结构、半导体器件及其制造方法
CN112786438A (zh) 半导体器件及其栅极结构的形成方法
WO2021096688A1 (en) Microelectronic devices including passivation materials, related electronic devices, and related methods
TW201834198A (zh) 半導體裝置及製造方法
TW201812909A (zh) 半導體裝置及其製造方法
CN107481993B (zh) 半导体结构的制造方法
US10923575B2 (en) Low resistance contact for transistors
WO2019016642A1 (ja) 半導体装置、および半導体装置の作製方法
US20230247841A1 (en) Double gate metal-ferroelectric-metal-insulator-semiconductor field-effect transistor (mfmis-fet) structure
TWI604645B (zh) 供可變電阻式記憶體用之貴金屬／非貴金屬電極
US11729990B2 (en) Capping layer over FET FeRAM to increase charge mobility

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20190315

RJ01 Rejection of invention patent application after publication