WO2019016642A1 - 半導体装置、および半導体装置の作製方法 - Google Patents

半導体装置、および半導体装置の作製方法 Download PDF

Info

Publication number
WO2019016642A1
WO2019016642A1 PCT/IB2018/055025 IB2018055025W WO2019016642A1 WO 2019016642 A1 WO2019016642 A1 WO 2019016642A1 IB 2018055025 W IB2018055025 W IB 2018055025W WO 2019016642 A1 WO2019016642 A1 WO 2019016642A1
Authority
WO
WIPO (PCT)
Prior art keywords
oxide
insulator
conductor
film
transistor
Prior art date
Application number
PCT/IB2018/055025
Other languages
English (en)
French (fr)
Inventor
徳丸亮
奥野直樹
山根靖正
安藤元晴
Original Assignee
株式会社半導体エネルギー研究所
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社半導体エネルギー研究所 filed Critical 株式会社半導体エネルギー研究所
Priority to JP2019530245A priority Critical patent/JPWO2019016642A1/ja
Publication of WO2019016642A1 publication Critical patent/WO2019016642A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices

Definitions

  • One embodiment of the present invention relates to a semiconductor device and a driving method of the semiconductor device.
  • one embodiment of the present invention relates to an electronic device.
  • one embodiment of the present invention is not limited to the above technical field.
  • One aspect of the invention disclosed in the present specification and the like relates to a product, a method, or a manufacturing method.
  • one aspect of the present invention relates to a process, a machine, a manufacture, or a composition (composition of matter).
  • a semiconductor device refers to any device that can function by utilizing semiconductor characteristics.
  • a display device (a liquid crystal display device, a light emitting display device, or the like), a projection device, a lighting device, an electro-optical device, a power storage device, a memory device, a semiconductor circuit, an imaging device, an electronic device, or the like may be considered to have a semiconductor device.
  • a technique for forming a transistor using a semiconductor thin film has attracted attention.
  • the transistor is widely applied to electronic devices such as integrated circuits (ICs) and image display devices (also simply referred to as display devices).
  • ICs integrated circuits
  • image display devices also simply referred to as display devices.
  • silicon-based semiconductor materials are widely known as semiconductor thin films applicable to transistors, oxide semiconductors have attracted attention as other materials.
  • a technology for manufacturing a display device is disclosed using a transistor including zinc oxide or an In-Ga-Zn-based oxide as an oxide semiconductor (see Patent Document 1 and Patent Document 2). .
  • Patent Document 3 a technique for manufacturing an integrated circuit of a memory device using a transistor including an oxide semiconductor has been disclosed (see Patent Document 3).
  • arithmetic devices and the like have also been manufactured using transistors including oxide semiconductors.
  • a transistor provided with an oxide semiconductor as an active layer is known to have a problem in that its electrical characteristics are easily varied due to impurities and oxygen vacancies in the oxide semiconductor, and the reliability is low.
  • the threshold voltage of the transistor may change before and after the bias-heat stress test (BT test).
  • An object of one embodiment of the present invention is to provide a semiconductor device having favorable electrical characteristics.
  • An object of one embodiment of the present invention is to provide a highly reliable semiconductor device.
  • An object of one embodiment of the present invention is to provide a semiconductor device which can be miniaturized or highly integrated.
  • An object of one embodiment of the present invention is to provide a semiconductor device with high productivity.
  • An object of one embodiment of the present invention is to provide a semiconductor device capable of holding data for a long time.
  • An object of one embodiment of the present invention is to provide a semiconductor device with high information writing speed.
  • An object of one embodiment of the present invention is to provide a semiconductor device with high design freedom.
  • An object of one embodiment of the present invention is to provide a semiconductor device capable of suppressing power consumption.
  • An object of one embodiment of the present invention is to provide a novel semiconductor device.
  • oxygen vacancies in the oxide semiconductor are reduced by supplying excess oxygen to the oxide semiconductor from an insulator around the oxide semiconductor.
  • impurities such as water and hydrogen are prevented from being mixed into the oxide semiconductor from other structures around the oxide semiconductor and the like.
  • the insulator is covered with the oxide semiconductor to form an insulator having a barrier property to the impurities such as water and hydrogen.
  • the insulator having a barrier property to impurities such as water and hydrogen is made to be less likely to transmit oxygen. This prevents oxygen from outward diffusion and effectively supplies oxygen to the oxide semiconductor and the surrounding oxide insulator.
  • One embodiment of the present invention has a first conductor and a second conductor on a first metal oxide, and the first conductor, the second conductor, and the first metal oxide.
  • a second metal oxide, a first insulator on the second metal oxide, a first barrier layer on the first insulator, and a first barrier A third conductor on the layer, a second barrier layer on the third conductor, and on a side of the third conductor, the first barrier layer being a second barrier layer , Touching.
  • the first barrier layer and the second barrier layer have a function of suppressing the diffusion of oxygen.
  • the first barrier layer and the second barrier layer are metal oxides.
  • the first barrier layer and the second barrier layer are aluminum oxide.
  • the semiconductor device described in the above configuration includes the third barrier layer over the first conductor and the fourth barrier layer over the second conductor.
  • the semiconductor device described in the above configuration includes a second insulator over the second barrier layer, and the second insulator has an opening that exposes the first conductor and the second conductor.
  • a fourth conductor connected to the first conductor and a fifth conductor connected to the second conductor in the opening; a second insulator;
  • the fifth barrier layer is provided between the second conductor and the fifth conductor, and the sixth barrier layer is provided between the second insulator and the fifth conductor.
  • the third barrier layer, the fourth barrier layer, the fifth barrier layer, and the sixth barrier layer have a function of suppressing oxygen diffusion.
  • the semiconductor device in a semiconductor device including a transistor including an oxide semiconductor, can have stable electrical characteristics and reliability of the transistor.
  • a semiconductor device having favorable electrical characteristics can be provided.
  • a highly reliable semiconductor device can be provided.
  • a semiconductor device which can be miniaturized or highly integrated can be provided.
  • a semiconductor device with high productivity can be provided.
  • a semiconductor device capable of holding data for a long time can be provided.
  • a semiconductor device with high information writing speed can be provided.
  • a semiconductor device with high design freedom can be provided.
  • a semiconductor device capable of suppressing power consumption can be provided.
  • a novel semiconductor device can be provided.
  • 7A and 7B are a top view and a cross-sectional view illustrating a structure of a semiconductor device according to one embodiment of the present invention.
  • 7A and 7B are a top view and a cross-sectional view illustrating a structure of a semiconductor device according to one embodiment of the present invention.
  • 7A and 7B are a plan view and a cross-sectional view illustrating the method for manufacturing a semiconductor device according to one embodiment of the present invention.
  • 7A and 7B are a plan view and a cross-sectional view illustrating the method for manufacturing a semiconductor device according to one embodiment of the present invention.
  • 7A and 7B are a plan view and a cross-sectional view illustrating the method for manufacturing a semiconductor device according to one embodiment of the present invention.
  • 7A and 7B are a plan view and a cross-sectional view illustrating the method for manufacturing a semiconductor device according to one embodiment of the present invention.
  • 7A and 7B are a plan view and a cross-sectional view illustrating the method for manufacturing a semiconductor device according to one embodiment of the present invention.
  • 7A and 7B are a plan view and a cross-sectional view illustrating the method for manufacturing a semiconductor device according to one embodiment of the present invention.
  • 7A and 7B are a plan view and a cross-sectional view illustrating the method for manufacturing a semiconductor device according to one embodiment of the present invention.
  • 7A and 7B are a plan view and a cross-sectional view illustrating the method for manufacturing a semiconductor device according to one embodiment of the present invention.
  • 7A and 7B are a plan view and a cross-sectional view illustrating the method for manufacturing a semiconductor device according to one embodiment of the present invention.
  • 7A and 7B are a plan view and a cross-sectional view illustrating the method for manufacturing a semiconductor device according to one embodiment of the present invention.
  • 7A and 7B are a plan view and a cross-sectional view illustrating the method for manufacturing a semiconductor device according to one embodiment of the present invention.
  • 7A and 7B are a plan view and a cross-sectional view illustrating the method for manufacturing a semiconductor device according to one embodiment of the present invention.
  • 7A and 7B are a plan view and a cross-sectional view illustrating the method for manufacturing a semiconductor device according to one embodiment of the present invention.
  • FIG. 18 is a cross-sectional view illustrating a structure of a memory device of one embodiment of the present invention.
  • FIG. 18 is a cross-sectional view illustrating a structure of a memory device of one embodiment of the present invention.
  • FIG. 18 is a cross-sectional view illustrating a structure of a memory device of one embodiment of the present invention.
  • FIG. 7 is a top view of a semiconductor wafer according to one embodiment of the present invention.
  • 5A and 5B are a flowchart and an oblique schematic view illustrating an example of a manufacturing process of an electronic component.
  • FIG. 7 illustrates an electronic device according to one embodiment of the present invention.
  • the ordinal numbers given as the first, second and the like are used for convenience, and do not indicate the order of steps or the order of layers. Therefore, for example, “first” can be appropriately replaced with “second” or “third” and the like.
  • the ordinal numbers described in this specification and the like may not match the ordinal numbers used to specify one embodiment of the present invention.
  • a transistor is an element having at least three terminals of a gate, a drain, and a source.
  • a region in which a channel is formed between the drain (drain terminal, drain region or drain electrode) and a source (source terminal, source region or source electrode) is provided, and a region and a source in which the drain and the channel are formed And the current can flow.
  • a region where a channel is formed refers to a region through which current mainly flows.
  • the functions of the source and the drain may be switched when adopting transistors of different polarities or when the direction of current changes in circuit operation. Therefore, in this specification and the like, the terms “source” and “drain” can be used interchangeably.
  • the channel length is, for example, a region where a semiconductor (or a portion through which current flows in the semiconductor when the transistor is on) and a gate electrode overlap with each other in a top view of the transistor, or a region where a channel is formed
  • the distance between the source (source region or source electrode) and the drain (drain region or drain electrode) in one transistor does not necessarily have the same value in all regions. That is, the channel length of one transistor may not be determined to one value. Therefore, in the present specification, the channel length is any one value, maximum value, minimum value or average value in the region where the channel is formed.
  • the channel width refers to, for example, a region in which a semiconductor (or a portion through which current flows in the semiconductor when the transistor is on) and a gate electrode overlap with each other, or in a region where a channel is formed.
  • the channel width may not be the same in all regions. That is, the channel width of one transistor may not be determined to one value. Therefore, in the present specification, the channel width is set to any one value, maximum value, minimum value or average value in the region where the channel is formed.
  • the channel width in the region where the channel is actually formed (hereinafter, also referred to as “effective channel width”) and the channel width shown in the top view of the transistor (hereinafter, “apparently” Channel width) and may be different.
  • the effective channel width may be larger than the apparent channel width, and the effect may not be negligible.
  • the ratio of the channel formation region formed on the side surface of the semiconductor may be large. In that case, the effective channel width is larger than the apparent channel width.
  • the apparent channel width may be referred to as “surrounded channel width (SCW)”.
  • the term “channel width only” may refer to an enclosed channel width or an apparent channel width.
  • the term “channel width” may refer to an effective channel width. Note that the channel length, channel width, effective channel width, apparent channel width, enclosed channel width and the like can be determined by analyzing a cross-sectional TEM image or the like.
  • a surrounded channel width may be used for the calculation. In that case, the value may be different from that calculated using the effective channel width.
  • the term “electrically connected” includes the case where they are connected via "something having an electrical function".
  • the “thing having an electrical function” is not particularly limited as long as it can transmit and receive electrical signals between connection targets.
  • “those having some electrical action” include electrodes, wirings, switching elements such as transistors, resistance elements, inductors, capacitors, elements having various other functions, and the like.
  • the nitrided oxide refers to a compound having a higher content of nitrogen than oxygen.
  • oxynitride refers to a compound having a higher content of oxygen than nitrogen.
  • the content of each element can be measured, for example, using Rutherford Backscattering Spectroscopy (RBS) or the like.
  • membrane and the term “layer” can be interchanged with each other.
  • conductive layer to the term “conductive film”.
  • insulating film to the term “insulating layer”.
  • the "parallel” means the state by which two straight lines are arrange
  • substantially parallel means the state by which two straight lines are arrange
  • vertical means that two straight lines are arranged at an angle of 80 ° or more and 100 ° or less. Therefore, the case of 85 degrees or more and 95 degrees or less is also included.
  • “substantially perpendicular” refers to a state in which two straight lines are arranged at an angle of 60 ° or more and 120 ° or less.
  • a barrier film is a film having a function of suppressing permeation of impurities such as hydrogen or oxygen, and in the case where the barrier film has conductivity, it is called a conductive barrier film.
  • the normally on characteristic of the transistor means that it is in the on state when there is no application of a potential by the power supply (0 V).
  • the normally on characteristic of a transistor may be an electrical characteristic in which the threshold voltage is negative when the voltage (Vg) applied to the gate of the transistor is 0 V.
  • an oxide semiconductor is a type of metal oxide.
  • the metal oxide refers to an oxide having a metal element.
  • the metal oxide may exhibit insulation, semiconductivity, and conductivity depending on the composition and formation method.
  • a metal oxide which exhibits semiconductivity is referred to as a metal oxide semiconductor or an oxide semiconductor (also referred to as an oxide semiconductor or simply an OS).
  • a metal oxide exhibiting an insulating property is referred to as a metal oxide insulator or an oxide insulator.
  • a metal oxide which exhibits conductivity is called a metal oxide conductor or an oxide conductor. That is, a metal oxide used for a channel formation region or the like of a transistor can be called an oxide semiconductor.
  • Embodiment 1 In this embodiment mode, one embodiment of a semiconductor device is described with reference to FIGS.
  • FIG. 1A, 1B, and 1C are a top view and a cross-sectional view of a transistor 200 and a periphery of the transistor 200 according to one embodiment of the present invention.
  • 1 (A) is a top view
  • FIG. 1 (B) is a cross-sectional view corresponding to a dashed-dotted line L1-L2 shown in FIG. 1 (A)
  • FIG. 1 (C) is a dashed-dotted line W1-W2. . Note that in the top view of FIG. 1A, some elements are omitted for clarity of the drawing.
  • the semiconductor device of one embodiment of the present invention includes the transistor 200, an insulator 214 functioning as an interlayer film, an insulator 216, an insulator 280, an insulator 282, an insulator 283, and an insulator 284.
  • a conductor 246 (a conductor 246a and a conductor 246b) electrically connected to the transistor 200 and functioning as a plug is included.
  • a barrier layer 276 is provided between the interlayer film and the conductor functioning as a plug.
  • the transistor 200 includes a conductor 205 functioning as a first gate electrode, a conductor 260 (conductor 260 a and a conductor 260 b) functioning as a second gate electrode, and an insulation functioning as a first gate insulating layer.
  • Body 230 an insulator 222, an insulator 224, an insulator 250 which functions as a second gate insulating film, and an oxide 230 (an oxide 230a, an oxide 230b, and an oxide each having a region where a channel is formed) 230c), a conductor 240a functioning as one of a source or a drain, a conductor 240b functioning as the other of the source or the drain, and a barrier layer 245 (barrier in contact with the conductor 240 (the conductor 240a and the conductor 240b) Layer 245a, and barrier layer 245b), barrier layer 252, and barrier layer 270, and Having.
  • oxide 230 an oxide 230a, an oxide 230b, and an oxide each having a region where a channel is formed
  • the oxide 230 a metal oxide which functions as an oxide semiconductor (hereinafter, also referred to as an oxide semiconductor) is preferably used.
  • a transistor including an oxide semiconductor has extremely low leak current in a non-conduction state; thus, a semiconductor device with low power consumption can be provided.
  • an oxide semiconductor can be formed by a sputtering method or the like and thus can be used for a transistor included in a highly integrated semiconductor device.
  • the electrical characteristics of the transistor which is easily changed due to impurities and oxygen vacancies in the oxide semiconductor may be deteriorated in reliability.
  • hydrogen contained in the oxide semiconductor reacts with oxygen bonded to a metal atom to be water, which may form an oxygen vacancy.
  • oxygen vacancies in the oxide semiconductor are preferably reduced as much as possible.
  • oxygen atoms in the oxide 230 may move and be diffused to the metal, whereby the metal may be oxidized.
  • an oxygen vacancy is formed in the oxide 230 which has lost the oxygen atom.
  • oxygen atoms in the oxide 230 may move and oxygen vacancies may be generated.
  • a region in contact with the conductor 240 functioning as a source electrode and a drain electrode functions as a source region and a drain region. Therefore, oxygen vacancies are generated in a region where the conductor 240 and the oxide 230 b are in contact with each other, and the region becomes a low resistance region, whereby contact resistance can be reduced.
  • the barrier layer 252 is preferably provided as a layer having a barrier property (hereinafter, also referred to as a barrier layer) between the oxide 230 b and the conductor 260 functioning as a gate electrode.
  • a barrier layer a barrier property between the oxide 230 b and the conductor 260 functioning as a gate electrode.
  • oxygen e.g., an oxygen atom, an oxygen molecule, etc .; hereinafter, when including oxygen, both an oxygen atom and an oxygen molecule are included
  • Function to suppress the diffusion of oxygen (the above oxygen is difficult to permeate).
  • the diffusion of oxygen may be suppressed in an atmosphere at 350 ° C., preferably 400 ° C., as an example of a film having a barrier property.
  • TDS thermal desolation spectroscopy
  • the second film is considered to have a barrier to oxygen.
  • the film may be one in which the release of molecular oxygen (O 2 ) is detected at 2.0 ⁇ 10 14 molecules / cm 2 or less at 600 ° C. or less.
  • the film having the barrier property also suppresses the diffusion of hydrogen.
  • diffusion of hydrogen may be suppressed in an atmosphere at 350 ° C., preferably 400 ° C.
  • the release of hydrogen molecules (H 2 ) is 3.0 at 400 ° C. or less
  • the second film is considered to have a barrier to oxygen when detected at 10 15 molecules / cm 2 or less.
  • the film may be one in which release of hydrogen molecules (H 2 ) is detected at 1.0 ⁇ 10 15 molecules / cm 2 or less at 400 ° C. or less.
  • the film having the barrier property also suppresses the diffusion of water.
  • the diffusion of water may be suppressed in an atmosphere at 350 ° C., preferably 400 ° C.
  • the release of water molecules (H 2 O) is less than 400 ° C.
  • the second film is considered to have a barrier to oxygen.
  • the film is one in which the release of water molecules (H 2 O) is detected at 5.0 ⁇ 10 15 molecules / cm 2 or less at 400 ° C. or less.
  • the barrier layer 252 is preferably provided over the region where the channel of the oxide 230 is formed, in contact with the conductor 260 functioning as a gate electrode, through the insulator 250 functioning as a gate insulator. By providing the barrier layer 252, diffusion of oxygen from the oxide 230 to the conductor 260 is suppressed.
  • the barrier layer 252 may have a function as part of the gate electrode.
  • the barrier layer 252 may have a function as part of a gate insulator.
  • the barrier layer 252 is illustrated as a single layer in the drawing, a stacked structure of two or more layers may be employed.
  • a barrier layer 270 be provided as a layer having a barrier property in contact with the side surface and the top surface of the conductor 260.
  • the barrier layer 270 and the barrier layer 252 are provided in contact with each other at an end portion of the conductor 260. That is, the conductor 260 is sealed by the layer having the barrier property by a layer having a barrier property, and the conductor 260 is prevented from being oxidized by oxygen diffused from a surrounding structure. Can.
  • the insulator 250 in contact with the region where the channel of the oxide 230 is formed is preferably an insulator containing oxygen, such as a silicon oxide film or a silicon oxynitride film.
  • oxygen such as a silicon oxide film or a silicon oxynitride film.
  • silicon oxynitride refers to a material having a higher content of oxygen than nitrogen as its composition
  • silicon nitride oxide is a material having a higher content of nitrogen than oxygen as its composition.
  • the insulator 250 an oxide which contains oxygen at a higher proportion than the stoichiometric composition. That is, it is preferable that a region in which oxygen is present in excess of the stoichiometric composition (hereinafter, also referred to as an excess oxygen region) be formed in the insulator 250.
  • an excess oxygen region By providing the insulator having an excess oxygen region in contact with the region where the channel of the oxide 230 is formed, oxygen vacancies in the oxide 230 included in the transistor 200 can be reduced and reliability can be improved.
  • an oxide material from which part of oxygen is released by heating is preferably used as the insulator having an excess oxygen region.
  • the oxide from which oxygen is released by heating means that the amount of released oxygen in terms of molecular oxygen is 1.0 ⁇ 10 18 molecules / cm 3 or more, preferably 3.0 ⁇ 10 20 in TDS analysis. It is an oxide film having molecules / cm 3 or more.
  • the surface temperature of the film at the time of TDS analysis is preferably in the range of 100 ° C. to 700 ° C., or 100 ° C. to 500 ° C.
  • barrier layer 252 diffusion of excess oxygen from the insulator 250 to the conductor 260 is suppressed. That is, the decrease in the amount of excess oxygen supplied to the oxide 230 can be suppressed. Further, oxidation of the conductor 260 due to excess oxygen diffused from surrounding structures can be suppressed.
  • a semiconductor device having stable electrical characteristics can be provided.
  • a highly reliable semiconductor device can be provided.
  • a semiconductor device with low power consumption can be provided.
  • the oxide 230 which has a region functioning as a channel formation region includes an oxide 230a, an oxide 230b over the oxide 230a, and an oxide 230c over the oxide 230b.
  • the oxide 230a under the oxide 230b diffusion of impurities from the structure formed below the oxide 230a to the oxide 230b can be suppressed.
  • the oxide 230c over the oxide 230b diffusion of impurities from the structure formed above the oxide 230c to the oxide 230b can be suppressed.
  • the oxide 230 preferably has a stacked-layer structure of oxides having different atomic ratios of metal atoms.
  • the atomic ratio of the element M in the constituent elements is larger than the atomic ratio of the element M in the constituent elements of the metal oxide used for the oxide 230b.
  • the atomic ratio of the element M to In is preferably larger than the atomic ratio of the element M to In in the metal oxide used for the oxide 230b.
  • the atomic ratio of In to the element M is preferably larger than the atomic ratio of In to the element M in the metal oxide used for the oxide 230a.
  • the oxide 230c a metal oxide which can be used for the oxide 230a or the oxide 230b can be used.
  • the energy at the lower end of the conduction band of the oxide 230a and the oxide 230c be higher than the energy at the lower end of the conduction band of the oxide 230b.
  • the electron affinity of the oxide 230a and the oxide 230c be smaller than the electron affinity of the oxide 230b.
  • the lower end of the conduction band changes gently at the junction of the oxide 230a, the oxide 230b, and the oxide 230c.
  • the lower end of the conduction band at the junction of the oxide 230a, the oxide 230b, and the oxide 230c can also be said to be a continuously changing or continuous junction.
  • the density of defect states in the mixed layer formed at the interface between the oxide 230 a and the oxide 230 b and at the interface between the oxide 230 b and the oxide 230 c may be lowered.
  • the oxide layer 230a and the oxide layer 230b, and the oxide layer 230b and the oxide layer 230c have a common element other than oxygen (which is a main component), whereby a mixed layer with low defect state density is formed. can do.
  • the oxide 230b is an In-Ga-Zn oxide
  • an In-Ga-Zn oxide, a Ga-Zn oxide, gallium oxide, or the like may be used as the oxide 230a and the oxide 230c.
  • the main route of the carrier is the oxide 230b.
  • the oxide 230 a and the oxide 230 c described above the density of defect states in the interface between the oxide 230 a and the oxide 230 b and the interface between the oxide 230 b and the oxide 230 c can be reduced. Therefore, the influence of interface scattering on carrier conduction is reduced, and the transistor 200 can obtain high on-state current.
  • a metal oxide which functions as an oxide semiconductor (hereinafter, also referred to as an oxide semiconductor) is preferably used.
  • an oxide semiconductor a metal oxide which functions as an oxide semiconductor
  • a metal oxide in a region where a channel is formed one having a band gap of 2 eV or more, preferably 2.5 eV or more is preferably used.
  • a metal oxide with a large band gap the off-state current of the transistor can be reduced.
  • a transistor including an oxide semiconductor has extremely low leakage current in a non-conduction state; thus, a semiconductor device with low power consumption can be provided. Further, an oxide semiconductor can be formed by a sputtering method or the like and thus can be used for a transistor included in a highly integrated semiconductor device.
  • a conductor 260 functioning as a first gate electrode includes a conductor 260a and a conductor 260b over the conductor 260a.
  • the conductor 260a is, similarly to the first conductor of the conductor 205, a hydrogen atom, a hydrogen molecule, a water molecule, a nitrogen atom, a nitrogen molecule, a nitrogen oxide molecule (N 2 O, NO, NO 2 etc.), a copper atom
  • a conductive material having a function of suppressing the diffusion of impurities such as Alternatively, it is preferable to use a conductive material having a function of suppressing the diffusion of oxygen (eg, at least one of oxygen atom, oxygen molecule, and the like).
  • the conductor 260a has a function of suppressing the diffusion of oxygen
  • excess oxygen of the insulator 250 and the barrier layer 252 can prevent the conductor 260b from being oxidized and the conductivity being lowered.
  • a conductive material having a function of suppressing the diffusion of oxygen for example, tantalum, tantalum nitride, ruthenium, ruthenium oxide or the like is preferably used.
  • the conductor 260 b is preferably formed using a conductive material containing tungsten, copper, or aluminum as a main component.
  • a conductor with high conductivity For example, a conductive material containing tungsten, copper, or aluminum as a main component can be used.
  • the conductor 260b may have a stacked structure, for example, a stack of titanium and titanium nitride and the above conductive material.
  • a barrier layer 252 is provided to suppress oxidation of the conductor 260 and to suppress generation of oxygen vacancies in the oxide 230.
  • the barrier layer 252 can suppress oxygen diffusion from the oxide 230 and the insulator 250.
  • the barrier layer 252 which suppresses diffusion of oxygen, diffusion of excess oxygen from the oxide 230 and the insulator 250 to the conductor 260 is suppressed.
  • the barrier layer 252 when the insulator 250 has excess oxygen, the oxide 230 can be efficiently supplied. That is, the decrease in the amount of excess oxygen supplied to the oxide 230 can be suppressed.
  • the oxidation of the conductor 260 due to excess oxygen can be suppressed.
  • the barrier layer 252 may have a function as part of a gate insulator. Therefore, in the case of using silicon oxide, silicon oxynitride, or the like for the insulator 250, the barrier layer 252 preferably uses a metal oxide which is a high-k material having a high dielectric constant. With the laminated structure, a laminated structure stable to heat and having a high dielectric constant can be obtained. Therefore, while maintaining the physical film thickness, it is possible to reduce the gate potential applied at the time of transistor operation. In addition, it is possible to reduce the equivalent oxide thickness (EOT) of the insulator that functions as a gate insulator.
  • EOT equivalent oxide thickness
  • the barrier layer 252 may also function as part of the first gate.
  • an oxide semiconductor that can be used as the oxide 230 can be used as the barrier layer 252.
  • the electric resistance value of the barrier layer 252 can be reduced to be a conductor. This can be called an OC (Oxide Conductor) electrode.
  • the on current of the transistor 200 can be improved without weakening the influence of the electric field from the conductor 260. Further, by keeping the distance between the conductor 260 and the oxide 230 by the physical thickness of the insulator 250 and the barrier layer 252, the leakage current between the conductor 260 and the oxide 230 can be reduced. It can be suppressed. In addition, by providing a stacked structure of the insulator 250 and the barrier layer 252, the physical distance between the conductor 260 and the oxide 230 and the electric field strength applied from the conductor 260 to the oxide 230 can be easily obtained. Can be adjusted accordingly.
  • the barrier layer 252 is a metal containing one or more selected from hafnium, aluminum, gallium, yttrium, zirconium, tungsten, titanium, tantalum, nickel, germanium, or magnesium.
  • a metal oxide, a metal nitride film or the like can be used.
  • the oxide semiconductor that can be used for the oxide 230 can be used as the barrier layer 252 by reducing its resistance.
  • hafnium oxide an oxide containing aluminum and hafnium (hafnium aluminate), or the like, which is an insulator containing one or both oxides of aluminum and hafnium, is preferably used.
  • hafnium aluminate has higher heat resistance than the hafnium oxide film. Therefore, it is preferable because it is difficult to crystallize in the heat history in a later step.
  • a barrier layer 270 functioning as a barrier film may be provided on the top surface and the side surface of the conductor 260.
  • the barrier layer 270 may be formed using an insulating material having a function of suppressing diffusion of impurities such as water or hydrogen and oxygen.
  • impurities such as water or hydrogen and oxygen.
  • aluminum oxide or hafnium oxide is preferably used.
  • impurities such as water or hydrogen from above the barrier layer 270 can be suppressed from being mixed into the oxide 230 through the conductor 260 and the insulator 250.
  • the barrier layer 252 and the barrier layer 270 be in contact with each other at an end portion of the conductor 260. That is, the conductor 260 is sealed by the layer having a barrier property, whereby the conductor 260 is sealed, and the conductor 260 is oxidized by oxygen atoms diffused from the surrounding structure, and conductivity is improved. It is possible to suppress the decrease.
  • the conductor 205 functioning as a second gate is disposed so as to overlap with the oxide 230 and the conductor 260 as shown in FIG.
  • the conductor 205 may be larger than the channel formation region in the oxide 230.
  • the conductor 205 is preferably extended also in a region outside the end portion of the channel formation region of the oxide 230 which intersects the channel width direction. That is, on the side surface of the oxide 230 in the channel width direction, the conductor 205 and the conductor 260 preferably overlap with each other through an insulator.
  • the conductor 260 may function as a first gate (also referred to as a top gate) electrode.
  • the conductor 205 may function as a second gate (also referred to as a bottom gate) electrode.
  • the threshold voltage of the transistor 200 can be controlled by changing the potential applied to the conductor 205 independently, without interlocking with the potential applied to the conductor 260.
  • the threshold voltage of the transistor 200 can be greater than 0 V and off current can be reduced. Therefore, when a negative potential is applied to the conductor 205, the drain current when the potential applied to the conductor 260 is 0 V can be smaller than when no potential is applied.
  • the channel formation region can be electrically surrounded by the electric field of the conductor 260 having a function as the first gate electrode and the electric field of the conductor 205 having a function as the second gate electrode.
  • a structure of a transistor which electrically surrounds a channel formation region by an electric field of the first gate electrode and the second gate electrode is referred to as a surrounded channel (S-channel) structure.
  • the conductor 205 is in contact with the inner wall of the opening of the insulator 214 and the insulator 216, a first conductor is formed, and a second conductor is formed further inside.
  • the heights of the top surfaces of the first conductor and the second conductor and the height of the top surface of the insulator 216 can be approximately the same.
  • the transistor 200 illustrates a structure in which the first conductor and the second conductor are stacked, the present invention is not limited to this.
  • the conductor 205 may be provided as a single layer or a stacked structure of three or more layers.
  • the first conductor of the conductor 205 is an impurity such as hydrogen atom, hydrogen molecule, water molecule, nitrogen atom, nitrogen molecule, nitrogen oxide molecule (N 2 O, NO, NO 2 or the like), copper atom, etc. It is preferable to use a conductive material having a function of suppressing diffusion (it is difficult for the above-mentioned impurities to permeate). Alternatively, it is preferable to use a conductive material having a function of suppressing the diffusion of oxygen (for example, at least one of oxygen atom, oxygen molecule, and the like) (the above-described oxygen is hardly transmitted). Note that, in the present specification, the function of suppressing the diffusion of impurities or oxygen is a function of suppressing the diffusion of any one or all of the impurities or the oxygen.
  • the second conductor of the conductor 205 can be suppressed from being oxidized and the conductivity being lowered.
  • a conductive material having a function of suppressing the diffusion of oxygen for example, tantalum, tantalum nitride, ruthenium, ruthenium oxide or the like is preferably used. Therefore, as the first conductor of the conductor 205, the above conductive material may be formed as a single layer or a stack. Accordingly, diffusion of impurities such as hydrogen and water to the transistor 200 side through the conductor 205 can be suppressed.
  • the second conductor of the conductor 205 is preferably a highly conductive conductive material containing tungsten, copper, or aluminum as a main component.
  • the second conductor of the conductor 205 is illustrated as a single layer, a stacked structure may be used, for example, titanium, titanium nitride, and the above conductive material may be stacked.
  • copper is preferably used for the second conductor of the conductor 205.
  • Copper is preferably used for wiring and the like because it has low resistance.
  • copper is easily diffused; thus, diffusion to the oxide 230 may deteriorate the electrical characteristics of the transistor 200. Therefore, for example, by using a material such as aluminum oxide or hafnium oxide with low copper permeability for the insulator 222, diffusion of copper can be suppressed.
  • One of the conductors 240 (the conductor 240 a and the conductor 240 b) functions as a source electrode, and the other functions as a drain electrode.
  • a metal such as aluminum, titanium, chromium, nickel, copper, yttrium, zirconium, molybdenum, silver, tantalum, or tungsten, or an alloy containing any of these as a main component can be used.
  • metal nitride films such as tantalum nitride are preferable because they have a barrier property to hydrogen or oxygen and high oxidation resistance.
  • a stacked structure of two or more layers may be used.
  • tantalum nitride and a tungsten film may be stacked.
  • a titanium film and an aluminum film may be stacked.
  • a two-layer structure in which an aluminum film is laminated on a tungsten film a two-layer structure in which a copper film is laminated on a copper-magnesium-aluminum alloy film, a two-layer structure in which a copper film is laminated on a titanium film, a tungsten film A two-layer structure in which a copper film is stacked may be used.
  • a molybdenum nitride film a three-layer structure in which an aluminum film or a copper film is stacked on the molybdenum film or the molybdenum nitride film, and a molybdenum film or a molybdenum nitride film is formed thereon.
  • a transparent conductive material containing indium oxide, tin oxide or zinc oxide may be used.
  • the barrier layer 245a and the barrier layer 245b may be provided over the conductor 240a and the conductor 240b.
  • the barrier layer 245a and the barrier layer 245b preferably use a substance having a barrier property to oxygen or hydrogen.
  • the conductors 240a and 240b can be prevented from being oxidized when the oxide 230c is formed into a film.
  • oxygen in the excess oxygen region of the insulator 280 can be prevented from reacting with the conductor 240 a and the conductor 240 b and being oxidized.
  • a metal oxide can be used for the barrier layer 245a and the barrier layer 245b.
  • an insulating film having a barrier property to oxygen or hydrogen such as aluminum oxide, hafnium oxide, or gallium oxide, is preferably used.
  • silicon nitride formed by a CVD method may be used.
  • the range of material selection of the conductor 240 can be expanded.
  • a material with low oxidation resistance such as tungsten or aluminum, but high conductivity can be used.
  • a conductor which can be easily formed or processed can be used.
  • oxidation of the conductor 240 can be suppressed, and desorbed oxygen can be efficiently supplied to the oxide 230 from the insulator 224 and the insulator 280. Further, by using a conductor with high conductivity for the conductor 240, the transistor 200 with low power consumption can be provided.
  • the insulator 250 functions as a first gate insulator.
  • the insulator 250 is preferably placed in contact with the top surface of the oxide 230c.
  • the insulator 250 is preferably formed using an insulator from which oxygen is released by heating.
  • the desorption amount of oxygen in terms of molecular oxygen is 1.0 ⁇ 10 18 molecules / cm 3 or more, preferably 1.0 ⁇ 10 19 or more, in thermal desorption spectroscopy (TDS analysis). It is an oxide film having molecules / cm 3 or more, more preferably 2.0 ⁇ 10 19 molecules / cm 3 or more, or 3.0 ⁇ 10 20 molecules / cm 3 or more.
  • the surface temperature of the film at the time of TDS analysis is preferably in the range of 100 ° C. to 700 ° C.
  • silicon oxide having excess oxygen silicon oxynitride, silicon nitride oxide, silicon nitride, silicon oxide to which fluorine is added, silicon oxide to which carbon is added, silicon oxide to which carbon and nitrogen are added, and vacancies.
  • Silicon oxide can be used.
  • silicon oxide and silicon oxynitride are preferable because they are stable to heat.
  • the insulator 250 By providing an insulator from which oxygen is released by heating in contact with the top surface of the oxide 230c as the insulator 250, oxygen can be effectively supplied from the insulator 250 to the channel formation region of the oxide 230b. it can. Further, similarly to the insulator 224, the concentration of impurities such as water or hydrogen in the insulator 250 is preferably reduced. The thickness of the insulator 250 is preferably 1 nm or more and 20 nm or less.
  • the insulator 220, the insulator 222, and the insulator 224 function as a second gate insulator.
  • the insulator 224 in contact with the oxide 230 is preferably an insulator that contains oxygen at a higher proportion than the stoichiometric composition. That is, it is preferable that an excess oxygen region be formed in the insulator 224. By providing the insulator including such excess oxygen in contact with the oxide 230, oxygen vacancies in the oxide 230 can be reduced and the reliability of the transistor 200 can be improved.
  • the insulator 222 preferably has a barrier property. That is, oxygen in the excess oxygen region of the insulator 224 is efficiently supplied to the oxide 230 without being diffused to the insulator 220 side by the insulator 222 having a function of suppressing diffusion of oxygen. Can. Further, the conductor 205 can be inhibited from reacting with oxygen in the excess oxygen region of the insulator 224.
  • the insulator 222 is, for example, a so-called high material such as aluminum oxide, hafnium oxide, tantalum oxide, zirconium oxide, lead zirconate titanate (PZT), strontium titanate (SrTiO 3 ), or (Ba, Sr) TiO 3 (BST). It is preferable to use an insulator containing a -k material in a single layer or a stack. As the miniaturization and higher integration of transistors progress, problems such as leakage current may occur due to thinning of the gate insulator. By using a high-k material for the insulator functioning as a gate insulator, it is possible to reduce the gate potential at the time of transistor operation while maintaining the physical thickness.
  • a so-called high material such as aluminum oxide, hafnium oxide, tantalum oxide, zirconium oxide, lead zirconate titanate (PZT), strontium titanate (SrTiO 3 ), or (Ba, Sr) TiO 3 (B
  • an insulator containing an oxide and one or both of an oxide of aluminum and hafnium which is an insulating material having a function of suppressing diffusion of hydrogen and the like may be used.
  • an insulator containing one or both oxides of aluminum and hafnium it is preferable to use aluminum oxide, hafnium oxide, an oxide containing aluminum and hafnium (hafnium aluminate), or the like.
  • the insulator 222 is formed using such a material, the insulator 222 suppresses the release of oxygen from the oxide 230 and the entry of impurities such as hydrogen from the peripheral portion of the transistor 200 to the oxide 230. Act as a layer.
  • aluminum oxide, bismuth oxide, germanium oxide, niobium oxide, silicon oxide, titanium oxide, tungsten oxide, yttrium oxide, or zirconium oxide may be added to these insulators.
  • these insulators may be nitrided.
  • silicon oxide, silicon oxynitride, or silicon nitride may be stacked over the above insulator.
  • the insulator 220 is preferably thermally stable.
  • silicon oxide and silicon oxynitride are thermally stable, by combining an insulator with a high-k material and an insulator 222, a stacked structure with high thermal stability and high dielectric constant is to be obtained. Can.
  • the insulator 220, the insulator 222, and the insulator 224 may have a stacked structure of two or more layers.
  • the invention is not limited to the laminated structure made of the same material, but may be a laminated structure made of different materials.
  • the insulator 214, the insulator 216, the insulator 280, the insulator 282, the insulator 283, and the insulator 284 function as interlayer films.
  • the insulator 214, the insulator 282, and the insulator 283 preferably function as a barrier insulating film which suppresses impurities such as water or hydrogen from entering the transistor 200 from the substrate side. Therefore, the insulator 214, the insulator 282, and the insulator 283 are impurities such as hydrogen atoms, hydrogen molecules, water molecules, nitrogen atoms, nitrogen molecules, nitrogen oxide molecules (N 2 O, NO, NO 2 etc.), copper atoms, etc. It is preferable to use an insulating material having a function of suppressing the diffusion of (the above-mentioned impurities are difficult to transmit). Alternatively, it is preferable to use an insulating material having a function of suppressing the diffusion of oxygen (eg, at least one of oxygen atoms, oxygen molecules, and the like) (the above oxygen is difficult to permeate).
  • oxygen eg, at least one of oxygen atoms, oxygen molecules, and the like
  • the insulator 214 aluminum oxide, silicon nitride, or the like is preferably used as the insulator 214, the insulator 282, and the insulator 283.
  • diffusion of impurities such as hydrogen and water from the substrate side to the transistor 200 side with respect to the insulator 214 can be suppressed.
  • oxygen contained in the insulator 224 or the like can be suppressed from diffusing to the substrate side more than the insulator 214, the insulator 282, and the insulator 283.
  • diffusion of impurities such as hydrogen and water from the top of the insulator 284 to the transistor 200 can be suppressed.
  • diffusion of oxygen contained in the insulator 280 or the like to the insulator 284 side more than the insulator 282 and the insulator 283 can be suppressed.
  • the insulator 216, the insulator 280, and the insulator 284 preferably have lower dielectric constants than the insulator 214, the insulator 282, and the insulator 283.
  • parasitic capacitance generated between wirings can be reduced.
  • An insulator such as strontium (SrTiO 3 ) or (Ba, Sr) TiO 3 (BST) can be used in a single layer or a stack.
  • strontium (SrTiO 3 ) or (Ba, Sr) TiO 3 (BST) can be used in a single layer or a stack.
  • aluminum oxide, bismuth oxide, germanium oxide, germanium oxide, niobium oxide, silicon oxide, titanium oxide, tungsten oxide, yttrium oxide, or zirconium oxide may be added to these insulators.
  • these insulators may be nitrided.
  • silicon oxide, silicon oxynitride, or silicon nitride may be stacked over the above insulator.
  • the insulator 280 an oxide which contains oxygen at a higher proportion than the stoichiometric composition. That is, by providing an insulator having an excess oxygen region in the interlayer film in the vicinity of the transistor 200, the reliability can be improved by reducing oxygen vacancies in the oxide 230 in the transistor 200.
  • the insulator 282 and the insulator 283 preferably have a barrier property to oxygen, hydrogen, and water. With the insulators 282 and 283 having a barrier property to oxygen, oxygen in the excess oxygen region can be efficiently supplied to the oxide 230 without being diffused to the insulator 284 side.
  • the transistor 200 can be formed through another plug or a wiring such as the insulator 280, the insulator 282, the insulator 283, and the conductor 246 (the conductor 246a and the conductor 246b) embedded in the insulator 284. It may be electrically connected to the structure. At this time, when the conductor 246 is in contact with the insulator 280, excess oxygen of the insulator 280 may be absorbed by the conductor 246. Further, hydrogen which is an impurity included in another structure formed in the periphery of the transistor 200 may be diffused to a structure in contact with the conductor through a conductor used for a plug or a wiring.
  • the barrier layer 276 (the barrier layer 276a and the barrier layer 276b) may be provided between the conductor 246 and the insulator 280 having an excess oxygen region and the insulator 282 and the insulator 283 having barrier properties.
  • the barrier layer 276 is preferably provided in contact with the insulator 282 and the insulator 283 having a barrier property.
  • the barrier layer 276 is preferably in contact with part of the insulator 284. By the barrier layer 276 extending to the insulator 284, diffusion of oxygen and impurities can be further suppressed.
  • barrier layer 276 absorption of excess oxygen of the insulator 280 by the conductor 246 and the conductor 240 can be suppressed. Further, the barrier layer 276 can suppress diffusion of hydrogen which is an impurity.
  • excess oxygen of the insulator 280 can be provided with an appropriate value regardless of the shape, number, or position of plugs and wirings provided in the semiconductor device.
  • excess oxygen can be stably supplied to the transistor 200, the electrical characteristics of the transistor 200 are stabilized.
  • the degree of freedom in designing a semiconductor device can be increased.
  • the range of material selection of the conductor used for the plug and the wiring can be expanded.
  • a metal material with high conductivity while having a property of absorbing oxygen for the conductor 246 and the conductor 240 a semiconductor device with low power consumption can be provided.
  • materials having low oxidation resistance, such as tungsten and aluminum, but having high conductivity can be used.
  • a conductor which can be easily formed or processed can be used.
  • a conductive material such as a metal material, an alloy material, a metal nitride material, or a metal oxide material can be used as a single layer or a stack.
  • a high melting point material such as tungsten or molybdenum which achieves both heat resistance and conductivity.
  • a low resistance conductive material such as aluminum or copper. Wiring resistance can be lowered by using a low resistance conductive material.
  • the conductor 246 for example, hydrogen and tantalum nitride which is a conductor having a barrier property to oxygen may be used. Further, by using tungsten having high conductivity for the conductor 240, diffusion of impurities from the outside can be suppressed while maintaining conductivity as a wiring.
  • a semiconductor device including a transistor including an oxide semiconductor with large on-state current can be provided.
  • a semiconductor device including a transistor including an oxide semiconductor with low off current can be provided.
  • FIG. 2 illustrates an example of a semiconductor device including the transistor 200.
  • FIG. 2A shows the top surface of the semiconductor device. Note that, for clarity of the drawing, a part of the film is omitted in FIG.
  • FIG. 2B is a cross-sectional view corresponding to dashed-dotted line L1-L2 shown in FIG. 2A
  • FIG. 2C is a cross-sectional view corresponding to W1-W2.
  • the structure shown in FIG. 2 is different from the structure shown in FIG. 1 in the shape of the oxide 230c. That is, the oxide 230c is different in covering the side surface of the conductor 240. With this structure, the conductor 240 can be prevented from being oxidized by the excess oxygen region of the insulator 280. Thus, the transistor 200 can maintain high on current without the conductivity of the conductor 240 being lowered.
  • the present invention is not limited to this structure.
  • the end of the insulator 250 may be formed on the same plane as the end of the barrier layer 252 and the end of the barrier layer 270.
  • the insulator 280 covering the transistor 200 may function as a planarization film covering the uneven shape below the transistor 200. With this structure, the film formability of the insulator 282 is improved. Thus, the insulator 282 can seal the transistor 200 and the insulator 280 without disconnection.
  • a semiconductor device including a transistor including an oxide semiconductor with large on-state current can be provided.
  • a semiconductor device including a transistor including an oxide semiconductor with low off current can be provided.
  • a substrate for forming the transistor 200 for example, an insulator substrate, a semiconductor substrate, or a conductor substrate may be used.
  • the insulator substrate include a glass substrate, a quartz substrate, a sapphire substrate, a stabilized zirconia substrate (such as a yttria stabilized zirconia substrate), and a resin substrate.
  • the semiconductor substrate may be, for example, a semiconductor substrate of silicon, germanium or the like, or a compound semiconductor substrate of silicon carbide, silicon germanium, gallium arsenide, indium phosphide, zinc oxide or gallium oxide.
  • the conductive substrate there is a semiconductor substrate having an insulator region inside the aforementioned semiconductor substrate, for example, an SOI (Silicon On Insulator) substrate.
  • the conductive substrate there are a graphite substrate, a metal substrate, an alloy substrate, a conductive resin substrate and the like.
  • a substrate provided with a conductor or a semiconductor on an insulator substrate a substrate provided with a conductor or an insulator on a semiconductor substrate, a substrate provided with a semiconductor or an insulator on the conductor substrate, and the like.
  • those provided with elements on these substrates may be used.
  • the elements provided on the substrate include a capacitor, a resistor, a switch, a light-emitting element, a memory element, and the like.
  • a flexible substrate may be used as the substrate.
  • a method for providing a transistor on a flexible substrate there is a method in which the transistor is peeled off after being manufactured on a non-flexible substrate and transposed to a substrate which is a flexible substrate.
  • a release layer may be provided between the non-flexible substrate and the transistor.
  • the substrate may have stretchability.
  • the substrate may have the property of returning to its original shape when bending or pulling is stopped. Alternatively, it may have the property that it does not return to its original shape.
  • the substrate has, for example, a region having a thickness of 5 ⁇ m to 700 ⁇ m, preferably 10 ⁇ m to 500 ⁇ m, and more preferably 15 ⁇ m to 300 ⁇ m.
  • the substrate When the substrate is thinned, the weight of the semiconductor device including the transistor can be reduced.
  • the substrate when the substrate is made thin, it may have elasticity even when using glass or the like, or may return to its original shape when bending or pulling is stopped. Therefore, an impact or the like applied to the semiconductor device on the substrate due to a drop or the like can be alleviated. That is, a robust semiconductor device can be provided.
  • a substrate which is a flexible substrate for example, a metal, an alloy, a resin or glass, or a fiber thereof can be used.
  • a sheet, a film, a foil or the like in which fibers are woven may be used.
  • a substrate which is a flexible substrate has a low coefficient of linear expansion, deformation due to the environment is preferably suppressed.
  • a substrate which is a flexible substrate for example, a material having a linear expansion coefficient of 1 ⁇ 10 ⁇ 3 / K or less, 5 ⁇ 10 ⁇ 5 / K or less, or 1 ⁇ 10 ⁇ 5 / K or less may be used.
  • the resin include polyester, polyolefin, polyamide (such as nylon and aramid), polyimide, polycarbonate, and acrylic.
  • aramid is suitable as a flexible substrate because it has a low coefficient of linear expansion.
  • the insulator includes, for example, an insulating oxide, a nitride, an oxynitride, a nitride oxide, a metal oxide, a metal oxynitride, a metal nitride oxide, and the like.
  • the thinning of the gate insulator may cause problems such as leakage current.
  • a high-k material for the insulator that functions as a gate insulator voltage reduction during transistor operation can be achieved while maintaining the physical thickness.
  • a material having a low relative dielectric constant for an insulator functioning as an interlayer film parasitic capacitance generated between wirings can be reduced. Therefore, depending on the function of the insulator, the material may be selected.
  • oxides of gallium oxide, hafnium oxide, zirconium oxide, aluminum and hafnium, oxynitrides of aluminum and hafnium, oxides of silicon and hafnium, silicon and hafnium can be used.
  • oxides of silicon and hafnium, silicon and hafnium can be used.
  • silicon oxide and silicon oxynitride are thermally stable. Therefore, for example, by combining with a resin, it is possible to obtain a laminated structure having a low thermal conductivity and a low dielectric constant.
  • the resin include polyester, polyolefin, polyamide (such as nylon and aramid), polyimide, polycarbonate or acrylic.
  • silicon oxide and silicon oxynitride can be combined with an insulator with high relative permittivity to form a stacked structure with high thermal stability and high relative permittivity.
  • the transistor including an oxide semiconductor electrical characteristics of the transistor can be stabilized by being surrounded by an insulator having a function of suppressing transmission of impurities such as hydrogen and oxygen.
  • an insulator having a function of suppressing permeation of impurities such as hydrogen and oxygen for example, boron, carbon, nitrogen, oxygen, fluorine, magnesium, aluminum, silicon, phosphorus, chlorine, argon, gallium, germanium, yttrium, zirconium
  • An insulator containing lanthanum, neodymium, hafnium or tantalum may be used in a single layer or a stack.
  • a metal oxide such as tantalum oxide, silicon nitride oxide, silicon nitride, or the like can be used.
  • insulator 224 and insulator 250 which function as part of a gate insulator, are preferably insulators having excess oxygen regions.
  • insulator 224 and insulator 250 which function as part of a gate insulator, are preferably insulators having excess oxygen regions.
  • oxygen vacancies in the oxide 230 can be compensated.
  • an insulator containing one or more oxides of aluminum, hafnium, and gallium can be used as the insulator 222 which functions as part of a gate insulator.
  • aluminum oxide, hafnium oxide, an oxide containing aluminum and hafnium (hafnium aluminate), or the like is preferably used as the insulator containing one or both of the oxides of aluminum and hafnium.
  • the insulator 220 silicon oxide or silicon oxynitride which is stable against heat is preferably used.
  • the gate insulator has a laminated structure of a heat-stable film and a film with a high relative dielectric constant, so that the thin film of the equivalent oxide thickness (EOT) of the gate insulator is maintained while maintaining the physical film thickness.
  • EOT equivalent oxide thickness
  • the on current can be improved without weakening the influence of the electric field from the gate electrode. Further, by keeping the distance between the gate electrode and the region where the channel is formed by the physical thickness of the gate insulator, the leakage current between the gate electrode and the channel formation region can be suppressed. .
  • the insulator 216, the insulator 280, and the insulator 284 preferably include an insulator with a low relative dielectric constant.
  • the insulator includes silicon oxide, silicon oxynitride, silicon nitride oxide, silicon nitride, silicon oxide to which fluorine is added, silicon oxide to which carbon is added, silicon oxide to which carbon and nitrogen are added, and silicon oxide having voids. It is preferable to have a resin or the like.
  • the insulator may be silicon oxide, silicon oxynitride, silicon nitride oxide, silicon nitride, silicon oxide added with fluorine, silicon oxide added with carbon, silicon oxide added with carbon and nitrogen, or silicon oxide having voids.
  • Silicon oxide and silicon oxynitride are thermally stable, and thus, when combined with a resin, a stacked structure with a thermally stable and low dielectric constant can be obtained.
  • the resin include polyester, polyolefin, polyamide (such as nylon and aramid), polyimide, polycarbonate or acrylic.
  • an insulator having a function of suppressing transmission of impurities such as hydrogen and oxygen can be used.
  • metal oxides such as aluminum oxide, hafnium oxide, magnesium oxide, gallium oxide, germanium oxide, yttrium oxide, zirconium oxide, lanthanum oxide, neodymium oxide or tantalum oxide, silicon nitride oxide Alternatively, silicon nitride or the like may be used.
  • the conductor is a metal selected from aluminum, chromium, copper, silver, gold, platinum, tantalum, nickel, titanium, molybdenum, tungsten, hafnium, vanadium, niobium, manganese, magnesium, zirconium, beryllium, indium, ruthenium and the like
  • a material containing one or more elements can be used.
  • a semiconductor with high electrical conductivity typically a polycrystalline silicon containing an impurity element such as phosphorus, or a silicide such as nickel silicide may be used.
  • a plurality of conductive layers formed of the above materials may be stacked.
  • a stacked structure in which a material containing a metal element described above and a conductive material containing oxygen are combined may be used.
  • a stacked structure in which the material containing the metal element described above and the conductive material containing nitrogen are combined may be used.
  • a stacked structure in which the above-described material containing a metal element, the conductive material containing oxygen, and the conductive material containing nitrogen are combined may be used.
  • a stacked structure in which a material containing the above-described metal element and a conductive material containing oxygen are combined is used for a conductor functioning as a gate electrode.
  • a conductive material containing oxygen may be provided on the channel formation region side.
  • a conductor functioning as a gate electrode a conductive material containing oxygen and a metal element contained in a metal oxide in which a channel is formed is preferably used.
  • a conductive material containing the above-described metal element and nitrogen may be used.
  • a conductive material containing nitrogen such as titanium nitride or tantalum nitride may be used.
  • indium tin oxide, indium oxide containing tungsten oxide, indium zinc oxide containing tungsten oxide, indium oxide containing titanium oxide, indium tin oxide containing titanium oxide, indium zinc oxide, silicon were added.
  • Indium tin oxide may be used.
  • indium gallium zinc oxide containing nitrogen may be used.
  • the conductor 260, the conductor 205, the conductor 240, and the conductor 246, aluminum, chromium, copper, silver, gold, platinum, tantalum, nickel, titanium, molybdenum, tungsten, hafnium, vanadium, niobium, manganese, magnesium,
  • a material containing one or more metal elements selected from zirconium, beryllium, indium, ruthenium and the like can be used.
  • a semiconductor with high electrical conductivity typically a polycrystalline silicon containing an impurity element such as phosphorus, or a silicide such as nickel silicide may be used.
  • any one or more oxides selected from iridium, ruthenium, strontium, lanthanum, and nickel can be used.
  • a nitride containing titanium and aluminum typically TiAlN x (x is an arbitrary number) can be suitably used.
  • metal oxides As the oxide 230, a metal oxide which functions as an oxide semiconductor (hereinafter, also referred to as an oxide semiconductor) is preferably used. Hereinafter, metal oxides applicable to the oxide 230 according to the present invention will be described.
  • the metal oxide preferably contains at least indium or zinc. In particular, it is preferable to contain indium and zinc. In addition to them, aluminum, gallium, yttrium or tin is preferably contained. In addition, one or more selected from boron, titanium, iron, nickel, germanium, zirconium, molybdenum, lanthanum, cerium, neodymium, hafnium, tantalum, tungsten, or magnesium may be included.
  • the metal oxide is an In-M-Zn oxide having indium, an element M and zinc.
  • the element M is aluminum, gallium, yttrium, tin or the like.
  • Other elements applicable to the element M include boron, titanium, iron, nickel, germanium, zirconium, molybdenum, lanthanum, cerium, neodymium, hafnium, tantalum, tungsten, magnesium and the like.
  • the element M a plurality of the aforementioned elements may be combined in some cases.
  • metal oxides having nitrogen may also be collectively referred to as metal oxides.
  • a metal oxide having nitrogen may be referred to as metal oxynitride.
  • CAC Cloud-Aligned Composite
  • CAAC c-axis aligned crystal
  • CAC Cloud-Aligned Composite
  • the CAC-OS or CAC-metal oxide has a conductive function in part of the material and an insulating function in part of the material, and functions as a semiconductor throughout the material.
  • the conductive function is a function of allowing electrons (or holes) to be carriers
  • the insulating function is a carrier. It is a function that does not flow electrons.
  • a function of switching can be imparted to the CAC-OS or the CAC-metal oxide by causing the conductive function and the insulating function to be complementary to each other.
  • CAC-OS or CAC-metal oxide has a conductive region and an insulating region.
  • the conductive region has the above-mentioned conductive function
  • the insulating region has the above-mentioned insulating function.
  • the conductive region and the insulating region may be separated at the nanoparticle level.
  • the conductive region and the insulating region may be unevenly distributed in the material.
  • the conductive region may be observed as connected in a cloud shape with a blurred periphery.
  • the conductive region and the insulating region are each dispersed in the material with a size of 0.5 nm or more and 10 nm or less, preferably 0.5 nm or more and 3 nm or less There is.
  • CAC-OS or CAC-metal oxide is composed of components having different band gaps.
  • CAC-OS or CAC-metal oxide is composed of a component having a wide gap resulting from the insulating region and a component having a narrow gap resulting from the conductive region.
  • the carrier when the carrier flows, the carrier mainly flows in the component having the narrow gap.
  • the component having the narrow gap acts complementarily to the component having the wide gap, and the carrier also flows to the component having the wide gap in conjunction with the component having the narrow gap. Therefore, when the above-described CAC-OS or CAC-metal oxide is used for a channel formation region of a transistor, high current driving force, that is, high on current, and high field effect mobility can be obtained in the on state of the transistor.
  • CAC-OS or CAC-metal oxide can also be called a matrix composite (matrix composite) or a metal matrix composite (metal matrix composite).
  • Oxide semiconductors can be divided into single crystal oxide semiconductors and other non-single crystal oxide semiconductors.
  • non-single crystal oxide semiconductor for example, c-axis aligned crystalline oxide semiconductor (CAAC-OS), polycrystalline oxide semiconductor, nanocrystalline oxide semiconductor (nc-OS), pseudo amorphous oxide semiconductor (a-like) OS: amorphous-like oxide semiconductor) and amorphous oxide semiconductor.
  • the CAAC-OS has c-axis orientation, and a plurality of nanocrystals are connected in the a-b plane direction to form a strained crystal structure.
  • distortion refers to a portion where the orientation of the lattice arrangement changes between the region in which the lattice arrangement is aligned and the region in which another lattice arrangement is aligned in the region where the plurality of nanocrystals are connected.
  • the nanocrystals are based on hexagons, but may not be regular hexagons and may be non-hexagonal. Moreover, distortion may have a lattice arrangement such as pentagon and heptagon. Note that in the CAAC-OS, it is difficult to confirm clear crystal grain boundaries (also referred to as grain boundaries) even in the vicinity of strain. That is, it is understood that the formation of crystal grain boundaries is suppressed by the distortion of the lattice arrangement. This is because the CAAC-OS can tolerate distortion due to the fact that the arrangement of oxygen atoms is not dense in the a-b plane direction, or that the bonding distance between atoms is changed due to metal element substitution. It is for.
  • a CAAC-OS is a layered crystal in which a layer containing indium and oxygen (hereinafter referred to as In layer) and a layer containing element M, zinc and oxygen (hereinafter referred to as (M, Zn) layer) are stacked. It tends to have a structure (also referred to as a layered structure).
  • In layer a layer containing indium and oxygen
  • M, Zn zinc and oxygen
  • indium and the element M can be substituted with each other, and when the element M in the (M, Zn) layer is replaced with indium, it can also be expressed as a (In, M, Zn) layer.
  • indium in the In layer is substituted with the element M, it can also be represented as an (In, M) layer.
  • CAAC-OS is a highly crystalline metal oxide. On the other hand, it is difficult to confirm clear crystal grain boundaries in CAAC-OS, so it can be said that the decrease in electron mobility due to crystal grain boundaries does not easily occur. In addition, since the crystallinity of metal oxides may be lowered due to the incorporation of impurities or the formation of defects, CAAC-OS is a metal oxide with few impurities or defects (also referred to as oxygen vacancy (V 2 O )). It can be said that it is a thing. Therefore, the metal oxide having a CAAC-OS has stable physical properties. Therefore, a metal oxide having a CAAC-OS is resistant to heat and has high reliability.
  • the nc-OS has periodicity in atomic arrangement in a minute region (eg, a region of 1 nm to 10 nm, particularly a region of 1 nm to 3 nm).
  • nc-OS has no regularity in crystal orientation among different nanocrystals. Therefore, no orientation can be seen in the entire film. Therefore, the nc-OS may not be distinguished from the a-like OS or the amorphous oxide semiconductor depending on the analysis method.
  • IGZO indium-gallium-zinc oxide
  • IGZO indium-gallium-zinc oxide
  • IGZO may have a stable structure by using the above-mentioned nanocrystals.
  • IGZO tends to be difficult to grow crystals in the atmosphere, so smaller crystals (for example, the above-mentioned nanocrystals) than large crystals (here, crystals of a few mm or crystals of a few cm) But may be structurally stable.
  • the a-like OS is a metal oxide having a structure between nc-OS and an amorphous oxide semiconductor.
  • the a-like OS has a wrinkle or low density region. That is, a-like OS has lower crystallinity than nc-OS and CAAC-OS.
  • Oxide semiconductors have various structures, and each has different characteristics.
  • the oxide semiconductor of one embodiment of the present invention may have two or more of an amorphous oxide semiconductor, a polycrystalline oxide semiconductor, an a-like OS, an nc-OS, and a CAAC-OS.
  • a metal oxide with low carrier density is preferably used for the transistor.
  • the impurity concentration in the metal oxide film may be lowered to lower the density of defect states.
  • a low impurity concentration and a low density of defect levels are referred to as high purity intrinsic or substantially high purity intrinsic.
  • the metal oxide has a carrier density of less than 8 ⁇ 10 11 / cm 3 , preferably less than 1 ⁇ 10 11 / cm 3 , more preferably less than 1 ⁇ 10 10 / cm 3 , and 1 ⁇ 10 ⁇ 9 / cm 3. It should be cm 3 or more.
  • the trap state density may also be low.
  • the charge trapped in the trap level of the metal oxide may take a long time to disappear and behave as if it were fixed charge. Therefore, a transistor including a metal oxide with a high trap state density in a channel formation region may have unstable electrical characteristics.
  • the impurities include hydrogen, nitrogen, alkali metals, alkaline earth metals, iron, nickel, silicon and the like.
  • the concentration of silicon or carbon in the metal oxide and the concentration of silicon or carbon in the vicinity of the interface with the metal oxide are 2 ⁇ 10 18 atoms / cm 3 or less, preferably 2 ⁇ 10 17 atoms / cm 3 or less.
  • the metal oxide contains an alkali metal or an alkaline earth metal
  • a defect level may be formed to generate a carrier. Therefore, a transistor in which a metal oxide containing an alkali metal or an alkaline earth metal is used for a channel formation region is likely to be normally on. For this reason, it is preferable to reduce the concentration of alkali metal or alkaline earth metal in the metal oxide.
  • the concentration of alkali metal or alkaline earth metal in the metal oxide obtained by SIMS is 1 ⁇ 10 18 atoms / cm 3 or less, preferably 2 ⁇ 10 16 atoms / cm 3 or less.
  • the nitrogen in the channel formation region is preferably reduced as much as possible.
  • the nitrogen concentration in the metal oxide is less than 5 ⁇ 10 19 atoms / cm 3 , preferably 5 ⁇ 10 18 atoms / cm 3 or less, more preferably 1 ⁇ 10 18 atoms / cm 3 or less, in SIMS. Preferably, it is 5 ⁇ 10 17 atoms / cm 3 or less.
  • hydrogen contained in the metal oxide reacts with oxygen bonded to a metal atom to form water, which may form an oxygen vacancy.
  • oxygen vacancies When hydrogen enters the oxygen vacancies, electrons which are carriers may be generated.
  • a part of hydrogen may be bonded to oxygen which is bonded to a metal atom to generate an electron which is a carrier. Therefore, a transistor using a metal oxide containing hydrogen is likely to be normally on.
  • hydrogen contained in the metal oxide may form a shallow defect level (sDOS) in the metal oxide.
  • the shallow defect level refers to an interface level located near the lower end of the conduction band.
  • Shallow defect states are presumed to exist near the boundary between the high density region and the low density region in the metal oxide.
  • the high density region and the low density region in the metal oxide are distinguished by the amount of hydrogen contained in the region. That is, the high density region is a region containing more hydrogen as compared to the low density region. In the vicinity of the boundary between the high density region and the low density region in the metal oxide, stress and strain between the two regions tend to cause micro cracks, and oxygen vacancy and indium dangling bonds are generated in the vicinity of the cracks. It is presumed that shallow defect levels are formed due to the localization of impurities such as hydrogen or water.
  • the high density region in the metal oxide may be higher in crystallinity than the low density region.
  • the high density region in the metal oxide may have a higher film density than the low density region.
  • the metal oxide has a composition having indium, gallium and zinc
  • the high density region has indium, gallium and zinc
  • the low density region has indium and zinc. And may have.
  • the low density region may have a lower percentage of gallium than the high density region.
  • the shallow defect level is presumed to be due to oxygen deficiency. It is presumed that as oxygen deficiency in the metal oxide increases, deep defect levels (dDOS: deep level Density of States) also increase with shallow defect levels. This is because deep defect levels are also considered to be oxygen deficiency.
  • the deep defect level refers to a defect level located near the center of the band gap.
  • the shallow defect levels may be controlled to some extent by adjusting the temperature at the time of film formation of the metal oxide. Specifically, the shallow defect level can be reduced by setting the temperature for film formation of the metal oxide to 170 ° C. or near, preferably 130 ° C. or near, more preferably room temperature.
  • shallow defect states of metal oxide affect the electrical characteristics of a transistor using the metal oxide as a semiconductor. That is, due to the shallow defect states, in the drain current-gate voltage (Id-Vg) characteristics of the transistor, the change of the drain current Id relative to the gate voltage Vg becomes gentle, and the rise characteristic from off to on of the transistor is improved.
  • the S value (Subthreshold Swing, also referred to as SS), which is one of the criteria for This is considered to be because electrons were trapped in shallow defect levels.
  • the hydrogen concentration obtained by SIMS is less than 1 ⁇ 10 20 atoms / cm 3 , preferably less than 1 ⁇ 10 19 atoms / cm 3 , more preferably 5 ⁇ 10 18 atoms / cm. It is less than 3 and more preferably less than 1 ⁇ 10 18 atoms / cm 3 .
  • FIG. 1 ⁇ Method for manufacturing transistor>
  • FIGS. 1 Each drawing (A) is a plan view of the transistor 200.
  • L1-L2 shown in each of the drawings (B) is a cross-sectional view of the transistor 200 in the channel length direction.
  • W ⁇ b> 1-W ⁇ b> 2 illustrated in each drawing (C) are cross-sectional views in the channel width direction of the transistor 200.
  • a substrate (not shown).
  • the substrate that can be used as a substrate, but it is preferable that the substrate have at least a heat resistance that can withstand the subsequent heat treatment.
  • a glass substrate such as barium borosilicate glass or aluminoborosilicate glass, a ceramic substrate, a quartz substrate, a sapphire substrate, or the like can be used.
  • SOI Silicon On Insulator
  • GOI Germanium on Insulator
  • a semiconductor device may be manufactured using a flexible substrate as the substrate.
  • the transistor may be manufactured directly on a flexible substrate, or the transistor may be manufactured on another manufactured substrate and then peeled and transferred to the flexible substrate. It is also good. Note that in order to peel and transfer the manufacturing substrate to the flexible substrate, a peeling layer may be provided between the manufacturing substrate and the transistor including an oxide semiconductor.
  • the insulator 214 and the insulator 216 are formed over the substrate.
  • the insulator 214 and the insulator 216 can be formed by, for example, sputtering, CVD (thermal CVD, metal organic chemical vapor deposition (MOCVD), plasma enhanced chemical vapor deposition (PECVD)), etc. , Molecular beam epitaxy (MBE) method, ALD method, pulsed laser deposition (PLD) method, and the like.
  • CVD thermal CVD
  • MOCVD metal organic chemical vapor deposition
  • PECVD plasma enhanced chemical vapor deposition
  • PLD pulsed laser deposition
  • a thermal CVD method, an MOCVD method or an ALD method is preferable.
  • a silicon oxide film with good step coverage can be used which is formed by reacting TEOS (Tetra-Ethyl-Ortho-Silicate) or silane with oxygen or nitrous oxide.
  • aluminum oxide is formed as the insulator 214 by a sputtering method.
  • the sputtering method can improve productivity because the deposition rate is higher than that of the ALD method.
  • silicon oxynitride is formed as the insulator 216 by a CVD method.
  • the insulator 216 preferably has a lower dielectric constant than the insulator 214.
  • a resist mask is formed over the insulator 216 by a lithography method or the like.
  • the unnecessary portion of the insulator 214 and the insulator 216 is removed. After that, the opening portion can be formed by removing the resist mask.
  • membrane is demonstrated.
  • various microprocessing techniques can be used. For example, a method of performing a slimming process on a resist mask formed by a lithography method or the like may be used.
  • a dummy pattern may be formed by lithography or the like, a sidewall may be formed on the dummy pattern, and then the dummy pattern may be removed, and the remaining film may be etched using the remaining sidewall as a resist mask.
  • anisotropic dry etching as etching of a film to be processed.
  • a hard mask made of an inorganic film or a metal film may be used.
  • i-ray wavelength 365 nm
  • g-ray wavelength 436 nm
  • h-ray wavelength 405 nm
  • the exposure may be performed by the immersion exposure technique.
  • extreme ultraviolet EUV: Extreme Ultra-violet
  • X-rays may be used.
  • an electron beam can be used instead of light used for exposure. The use of extreme ultraviolet light, X-rays or electron beams is preferable because extremely fine processing is possible. In the case where exposure is performed by scanning a beam such as an electron beam, a photomask is not necessary.
  • an organic resin film having a function of improving the adhesion between the film to be processed and the resist film may be formed.
  • the organic resin film can be formed, for example, by spin coating or the like so as to cover the level difference therebelow to planarize the surface, and the thickness variation of the resist mask provided above the organic resin film Can be reduced.
  • it is preferable to use, as the organic resin film a material that functions as an antireflective film for light used for exposure.
  • an organic resin film which has such a function there is a BARC (Bottom Anti-Reflection Coating) film etc., for example.
  • the organic resin film may be removed simultaneously with the removal of the resist mask, or may be removed after removing the resist mask.
  • a conductive film to be the conductor 205 is formed over the insulator 214 and the insulator 216.
  • the conductive film to be the conductor 205 can be formed by a sputtering method, an evaporation method, a CVD method (including a thermal CVD method, an MOCVD method, a PECVD method, or the like), or the like. Further, in order to reduce plasma damage, a thermal CVD method, an MOCVD method or an ALD method is preferable.
  • unnecessary portions of the conductive film to be the conductor 205 are removed. For example, by removing part of the conductive film to be the conductor 205 until the insulator 216 is exposed, for example, by an etch back process or a chemical mechanical polishing (CMP) process, conductivity can be obtained.
  • the body 205 is formed (in this case, the insulator 216 can be used as a stopper layer, and the insulator 216 may be thin).
  • the CMP treatment is a method of planarizing the surface of a workpiece by a combined chemical and mechanical action. More specifically, a polishing cloth is attached on the polishing stage, and while the slurry (abrasive) is supplied between the workpiece and the polishing cloth, the polishing stage and the workpiece are each rotated or rocked. This is a method of polishing the surface of a workpiece by the action of chemical reaction between the slurry and the surface of the workpiece and mechanical polishing of the polishing pad and the workpiece.
  • the CMP process may be performed only once or may be performed multiple times. In the case where the CMP treatment is performed in a plurality of times, it is preferable to perform the primary polishing with a high polishing rate and then perform the final polishing with a low polishing rate. Thus, polishing with different polishing rates may be combined.
  • the insulator 220, the insulator 222, and the insulator 224 are formed (see FIG. 3).
  • the insulator 220 and the insulator 222 are not necessarily provided.
  • a conductor having a barrier property to oxygen, hydrogen, and water may be formed over the conductor 205.
  • the conductor 205 can be inhibited from reacting with oxygen in the excess oxygen region to form an oxide.
  • the insulator 220, the insulator 222, and the insulator 224 can be manufactured using the same materials and methods as the insulator 214 and the insulator 216. Note that for the insulator 222, high-k materials such as hafnium oxide and aluminum oxide are preferably used.
  • the insulator 220, the insulator 222, and the insulator 224 be formed successively.
  • a highly reliable insulator can be formed without impurities attached to the interface between the insulator 220 and the insulator 222 and the interface between the insulator 222 and the insulator 224. it can.
  • the insulator 222 aluminum oxide is formed by an ALD method.
  • ALD method it is possible to form a dense insulating layer with reduced defects such as cracks and pinholes or with a uniform thickness.
  • silicon oxynitride is formed as the insulator 220 and the insulator 224 by a CVD method.
  • the insulator 224 is preferably an insulating layer containing excess oxygen. For example, by performing oxygen doping treatment after formation of the insulator 224, an excess oxygen region may be formed in the insulator 224.
  • heat treatment is preferably performed.
  • plasma treatment using an oxidizing gas may be performed before heat treatment.
  • plasma treatment using nitrous oxide gas is performed.
  • the fluorine concentration in the exposed insulating layer can be reduced.
  • the effect of removing the organic matter on the sample surface can also be obtained.
  • the heat treatment may be, for example, water when measured in an inert atmosphere containing nitrogen, a rare gas, or the like, in an oxidizing gas atmosphere, or using a dew point meter of ultra dry air (CRDS (cavity ring down laser spectroscopy) method)
  • the reaction is carried out under an atmosphere of 20 ppm or less (-55.degree. C. in terms of dew point) or less, preferably 1 ppm or less, preferably 10 ppb or less.
  • oxidative gas atmosphere refers to an atmosphere containing 10 ppm or more of an oxidizing gas such as oxygen, ozone, or nitrogen oxynitride.
  • inert atmosphere refers to an atmosphere containing less than 10 ppm of the aforementioned oxidizing gas, and additionally filled with nitrogen or a rare gas.
  • pressure during the heat treatment is no particular limitation on the pressure during the heat treatment, but the heat treatment is preferably performed under reduced pressure.
  • heat treatment may be performed in an atmosphere containing 10 ppm or more, 1% or more, or 10% or more of an oxidizing gas in order to compensate for the released oxygen.
  • the heat treatment may be performed at 250 ° C. to 650 ° C., preferably 300 ° C. to 500 ° C.
  • Treatment time is within 24 hours. Heat treatment for more than 24 hours is not preferable because it causes a decrease in productivity.
  • nitrogen gas may be changed to oxygen gas and heat treatment at 400 ° C. for one hour may be further performed.
  • heat treatment at 400 ° C. for one hour
  • impurities such as moisture or hydrogen contained in the insulator 224 are released, and the concentration of impurities in the insulator 224 is reduced.
  • oxygen is introduced into the insulator 224 by heat treatment in an oxygen gas atmosphere.
  • an oxide film 230A to be the oxide 230a and an oxide film 230B to be the oxide 230b are sequentially formed.
  • the oxide is preferably deposited continuously without being exposed to the air.
  • the oxide film 230A and the oxide film 230B are formed by sputtering.
  • oxygen or a mixed gas of oxygen and a rare gas is used as a sputtering gas.
  • part of oxygen contained in the sputtering gas may be supplied to the insulator 224.
  • ions and sputtered particles are present between the target and the substrate.
  • the target is connected to a power supply and given a potential E0.
  • the substrate is given a potential E1 such as a ground potential.
  • the substrate may be electrically floating.
  • Ions in the plasma are accelerated by the potential difference E2-E0 and collide with the target to repel particles sputtered from the target.
  • the sputtered particles adhere to and deposit on the film formation surface to form a film.
  • some ions may be recoiled by the target, and may be taken into the insulator 224 below the formed film through the film formed as recoil ions.
  • ions in the plasma are accelerated by the potential difference E2-E1 and strike the film formation surface. At this time, some ions of the ions reach the inside of the insulator 224.
  • a region into which the ions are taken is formed in the insulator 224. That is, when the ions are ions including oxygen, an excess oxygen region is formed in the insulator 224.
  • an excess oxygen region can be formed. Excess oxygen in the insulator 224 can be supplied to the oxide 230 to compensate for oxygen vacancies in the oxide 230.
  • a region having excess oxygen can be formed in the insulator 224 at the same time as forming the oxide film 230A.
  • the amount of oxygen contained in the sputtering gas increases, the amount of oxygen supplied to the insulator 224 also increases. Further, part of oxygen supplied to the insulator 224 reacts with hydrogen remaining in the insulator 224 to be water, and is released from the insulator 224 by heat treatment to be performed later. Therefore, the hydrogen concentration in the insulator 224 can be reduced.
  • the proportion of oxygen contained in the sputtering gas may be 70% or more, preferably 80% or more, and more preferably 100%.
  • oxygen can be supplied to the oxide 230b by heat treatment performed later.
  • an oxide film 230B is formed by sputtering.
  • an oxygen-deficient oxide semiconductor is formed by deposition with the proportion of oxygen contained in the sputtering gas being 1% to 30%, preferably 5% to 20%.
  • a transistor including an oxygen-deficient oxide semiconductor can provide relatively high field-effect mobility.
  • oxide film 230B In the case of using an oxygen-deficient oxide semiconductor for the oxide film 230B, it is preferable to use an oxide film containing excess oxygen for the oxide film 230A. Alternatively, oxygen doping may be performed after the formation of the oxide film 230B.
  • a film with an atomic ratio different from that of the target may be formed.
  • the atomic ratio of zinc (Zn) in the film may be smaller than the atomic ratio of zinc (Zn) in the target.
  • the oxide film 230B and the oxide film 230C are formed using a target with the same atomic ratio, the atomic ratio of the oxide film 230B and the oxide film 230C is equal to or Suppose that it is the neighborhood.
  • heat treatment is preferably performed to further reduce the impurities such as moisture or hydrogen contained in the oxide film 230A and the oxide film 230B to highly purify the oxide film 230A and the oxide film 230B.
  • oxygen contained in the insulator 224 is diffused into the oxide film 230A and the oxide film 230B at the same time as the release of the impurities in the oxide film 230A and the oxide film 230B. It is possible to reduce the oxygen deficiency involved.
  • the heat treatment may be performed at 250 ° C. to 650 ° C., preferably 300 ° C. to 500 ° C. Treatment time is within 24 hours. Heat treatment for more than 24 hours is not preferable because it causes a decrease in productivity.
  • nitrogen gas may be changed to oxygen gas and heat treatment at 400 ° C. for one hour may be further performed.
  • heat treatment is performed in an oxygen gas atmosphere to introduce oxygen into the oxide film 230A and the oxide film 230B.
  • plasma treatment using an oxidizing gas may be performed before heat treatment.
  • plasma treatment using nitrous oxide gas is performed.
  • the fluorine concentration in the exposed insulating layer can be reduced.
  • the effect of removing the organic matter on the sample surface can also be obtained.
  • a conductive film 240A, a barrier film 245A, and a film 241A to be a hard mask are formed (see FIG. 4).
  • tantalum nitride is formed by a sputtering method as the conductive film 240A. Tantalum nitride is preferable when heat treatment is performed in a later step because it has high oxidation resistance.
  • an impurity element may be introduced into the surface of the oxide film 230B.
  • the impurity element is added to the oxide film 230B, whereby the threshold voltage of the transistor 200 can be changed.
  • the impurity element may be introduced by ion implantation, plasma immersion implantation, plasma treatment using a gas containing an impurity element, or the like before the conductive film 240A is formed.
  • the impurity element may be introduced by ion implantation or the like after the conductive film 240A is formed.
  • aluminum oxide may be formed as the barrier film 245A by an ALD method.
  • ALD method it is possible to form a dense film with reduced defects such as cracks and pinholes, or with a uniform thickness.
  • tantalum nitride is formed by sputtering as the film 241A to be a hard mask.
  • the hard mask is preferably formed using the same material as the conductive film 240A or a material having a similar etching rate, because the hard mask is processed at the same time as the conductive film 240A in a later step.
  • a resist mask is formed by photolithography on the film 241A to be a hard mask.
  • the resist mask is used to selectively remove a part of the film 241A to be a hard mask, thereby forming a film 241B to be a hard mask having an opening (see FIG. 5).
  • the membrane 241B has an opening with a minimum working dimension in width.
  • the side surface on the opening side of the film 241B to be a hard mask preferably has an angle with respect to the upper surface of the conductive film 240A.
  • the angle is 30 degrees or more and 90 degrees or less, preferably 45 degrees or more and 80 degrees or less.
  • a resist mask is formed by photolithography over the film 241B to be a hard mask and the barrier film 245A.
  • the resist mask is used to selectively remove part of the film 241B serving as the hard mask, the barrier film 245A, and the conductive film 240A, and the island-shaped conductive film 240B, the hard mask 241a, the hard mask 241b, and the barrier film Form 245B (see FIG. 6).
  • part of the barrier film 245B, the oxide 230a, and part of the oxide 230b are selectively removed. Note that in this process, part of the insulator 224 may be removed at the same time. After that, the resist mask is removed, whereby an island-shaped oxide 230a and an island-shaped oxide 230b can be formed (see FIG. 7).
  • the barrier layer 245a and the barrier layer 245b are formed from the barrier film 245B. That is, when the opening in the film 241B to be a hard mask is set to the minimum processing dimension, the distance between the barrier layer 245a and the barrier layer 245b is the minimum dimension.
  • the hard mask 241 a and the hard mask 241 b are removed, and at the same time, the barrier film 245 B and a part of the island-shaped conductive film 240 B are selectively removed.
  • the conductive film 240B is separated into the conductor 240a and the conductor 240b (see FIG. 7).
  • the distance between the conductor 240a and the conductor 240b facing each other is referred to as the channel length of this transistor.
  • the distance between the barrier layer 245a and the barrier layer 245b is the minimum dimension, so that the gate line width and the channel length are smaller than the minimum processing dimension.
  • the oxide film 230A, the oxide film 230B, the conductive film 240A, and the barrier film 245A can be removed by a dry etching method, a wet etching method, or the like. Both dry etching and wet etching may be used.
  • an impurity element such as a residual component of the etching gas may be attached to the exposed oxide 230b.
  • an impurity element such as a residual component of the etching gas
  • chlorine or the like may be attached.
  • a hydrocarbon-based gas is used as the etching gas, carbon, hydrogen, and the like may be attached. For this reason, it is preferable to reduce the impurity element attached to the exposed surface of the oxide 230b.
  • the reduction of the impurities may be performed by, for example, a cleaning process using dilute hydrofluoric acid or the like, a cleaning process using ozone or the like, or a cleaning process using ultraviolet light or the like.
  • a plurality of cleaning processes may be combined.
  • plasma treatment using an oxidizing gas may be performed.
  • plasma treatment using nitrous oxide gas is performed.
  • the fluorine concentration in the oxide 230 b can be reduced.
  • the effect of removing the organic matter on the sample surface can also be obtained.
  • oxygen doping may be performed on the exposed oxide 230b.
  • an oxide film 230C, an insulating film 250A, a barrier film 252A, a conductive film 260A, and a conductive film 260B are formed (see FIG. 8).
  • an oxide similar to the oxide 230a or the oxide 230b is preferably formed.
  • an In-M-Zn oxide may be deposited by a sputtering method.
  • an oxide containing excess oxygen is preferably used as in the case of the oxide 230a.
  • part of oxygen contained in the sputtering gas may be supplied to the insulator 224 to form an excess oxygen region.
  • part of oxygen supplied into the insulator 224 reacts with hydrogen remaining in the insulator 224 to be water, and is released from the insulator 224 by a later heat treatment.
  • the hydrogen concentration in the insulator 224 can be reduced.
  • the amount of oxygen contained in the sputtering gas increases, the amount of oxygen supplied to the insulator 224 also increases. Further, part of oxygen supplied to the insulator 224 reacts with hydrogen remaining in the insulator 224 to be water, and is released from the insulator 224 by heat treatment to be performed later. Therefore, the hydrogen concentration in the insulator 224 can be reduced.
  • the proportion of oxygen contained in the sputtering gas may be 70% or more, preferably 80% or more, and more preferably 100%.
  • oxygen can be supplied to the oxide 230b by heat treatment performed later.
  • one or both of oxygen doping treatment and heat treatment may be performed.
  • heat treatment oxygen contained in the oxide 230a and the oxide 230c can be supplied to the oxide 230b.
  • oxygen vacancies in the oxide 230 b can be reduced.
  • the oxide 230c may be provided to cover the side surfaces of the oxide 230a and the oxide 230b. Therefore, in the region where the channel is formed, the interface between the insulator 250 and the oxide 230c and the interface between the oxide 230c and the oxide 230b are formed on the side surface of the oxide 230. That is, since the oxide 230c is interposed between the insulator 250 and the oxide 230b, the oxide 230b and the insulator 250 are not in contact with each other even on the side surface. The formation of oxygen vacancies can be suppressed at the interface with With this configuration, a semiconductor device can be provided which has stable electrical characteristics and suppressed reliability while suppressing fluctuations in the electrical characteristics.
  • an insulating film 250A to be the insulator 250 is formed.
  • silicon oxynitride is formed as the insulating film 250A by a CVD method.
  • the insulating film 250A is preferably an insulating layer containing excess oxygen.
  • the insulating film 250A may be subjected to oxygen doping treatment. Further, heat treatment may be performed after the insulating film 250A is formed.
  • the barrier film 252A is formed.
  • a film having a barrier property is used for the barrier film 252A.
  • the barrier film 252A preferably has a barrier property to hydrogen and water.
  • the barrier film 252A has a barrier property to oxygen, whereby the conductor 260 suppresses absorption of oxygen in the oxide 230 or oxygen in the excess oxygen region of the insulator 250, and the conductor 260 It is possible to suppress the decrease in conductivity due to the oxidation of
  • barrier film 252A aluminum oxide may be deposited by an ALD method.
  • ALD method it is possible to form a dense barrier film 252A with reduced defects such as cracks and pinholes or with a uniform thickness.
  • aluminum oxide may be formed as the barrier film 252A by a sputtering method.
  • a sputtering method By forming a film using sputtering, an excess oxygen region can be formed in the insulating film 250A.
  • an In-Ga-Zn oxide may be formed as the barrier film 252A.
  • the conductive film 260A is formed by sputtering to reduce resistance due to damage (for example, sputtering damage or the like) in forming the conductive film 260A. Therefore, since the barrier film 252A has a high carrier density, the conductivity of the barrier film 252A is high.
  • a transistor with low driving voltage can be provided.
  • a resist mask is formed over the conductive film 260B by photolithography.
  • the conductive film 260A and a part of the conductive film 260B are selectively removed using the resist mask to form a conductor 260 (see FIG. 9).
  • the barrier film 270A is formed (see FIG. 10).
  • the barrier film 270A it is preferable to use a dense film having high film formability.
  • the barrier film 270A preferably has a barrier property to oxygen, hydrogen, and water. Having the barrier film 270A have a barrier property against oxygen, the conductor 260 suppresses absorption of oxygen in the excess oxygen region, and also suppresses deterioration in conductivity due to oxidation of the conductor 260. Can.
  • barrier film 270A aluminum oxide may be deposited by an ALD method.
  • ALD method it is possible to form a dense barrier film 270A with reduced defects such as cracks and pinholes or with a uniform thickness.
  • a resist mask is formed on the barrier film 270A by photolithography.
  • the barrier film 270A and a part of the barrier film 252A are selectively removed using the resist mask to form the barrier layer 270 and the barrier layer 252 (see FIG. 11).
  • part of the insulating film 250A and the oxide film 230C may be removed to form the insulator 250 and the oxide 230c.
  • the oxide layer 230c and the insulator 250 are formed by processing the stacked structure including the oxide film 230C and the insulating film 250A at the same time. Therefore, the oxide 230c and the insulator 250 can be formed without generation of impurities or damage generated in processing at the interface between the oxide 230c and the insulator 250. That is, formation of oxygen vacancies at the interface between the oxide 230 c and the insulator 250 is suppressed, whereby the reliability of the transistor 200 can be improved.
  • the transistor 200 of one embodiment of the present invention can be manufactured.
  • an insulator 280 is formed over the transistor 200.
  • the insulator 280 may have an excess oxygen region. Therefore, it is preferable to use an insulator containing oxygen, such as a silicon oxide film or a silicon oxynitride film.
  • an insulator containing oxygen such as a silicon oxide film or a silicon oxynitride film.
  • a silicon oxide film or a silicon oxynitride film containing a large amount of oxygen can be formed by appropriately setting deposition conditions in a CVD method or a sputtering method. .
  • the insulator 282 may be formed, for example, in an oxygen atmosphere.
  • oxygen may be introduced into the insulator 280 after film formation to form a region containing excess oxygen, or both the methods may be combined.
  • oxygen including at least one of an oxygen radical, an oxygen atom, and an oxygen ion
  • oxygen ion is introduced into the insulator 280 after film formation to form a region containing excess oxygen.
  • an ion implantation method, a plasma immersion ion implantation method, plasma treatment, or the like can be used as a method for introducing oxygen.
  • a gas containing oxygen can be used as the oxygen introduction process.
  • oxygen oxygen, dinitrogen monoxide, nitrogen dioxide, carbon dioxide, carbon monoxide and the like can be used.
  • a gas containing oxygen may contain a rare gas, and for example, a mixed gas of carbon dioxide, hydrogen, and argon can be used.
  • the insulator 282 and the insulator 283 are formed on the insulator 280 (see FIG. 12).
  • the insulator 282 is preferably deposited by a sputtering apparatus. By forming a film using a sputtering method, an excess oxygen region can be formed in the insulator 280 which is a lower layer of the insulator 282 through the insulator 283.
  • the insulator 283 it is preferable to form an aluminum oxide film of 3.0 nm or less by an ALD method.
  • ALD method By forming the film using the ALD method, even when the surfaces of the insulator 280 and the insulator 282 have unevenness, dense defects such as cracks and pinholes are reduced or uniform thickness is obtained.
  • the barrier film 270A can be formed.
  • the insulator 284 is formed over the insulator 283.
  • an insulator containing oxygen such as a silicon oxide film or a silicon oxynitride film is formed by a CVD method.
  • planarization treatment using a CMP method or the like may be performed in order to improve the planarity of the top surface.
  • the insulator 284 preferably has a lower dielectric constant than the insulator 282 or the insulator 283.
  • an opening which reaches the conductor 240 is formed in the insulator 284, the insulator 282, the insulator 283, the insulator 280, and the barrier layer 245 (see FIG. 13).
  • a barrier film 276A is formed in the opening formed by the above etching.
  • aluminum oxide is formed as the barrier film 276A by an ALD method (see FIG. 14).
  • the barrier layer 276 (the barrier layer 276a and the barrier layer 276b) can be formed by performing an etch back treatment until the conductor 240 is exposed (see FIG. 15).
  • etching residue of the barrier film 276A remaining in the opening can be removed.
  • an alkaline solution such as a resist stripping solution can be used.
  • the barrier layer 276 preferably covers the side surface of the opening at least in part of the insulator 280 and the insulator 282. With the structure, the insulator 280 and the transistor 200 can be sealed. Therefore, excess oxygen contained in the insulator 280 can be suppressed from being absorbed by the conductor 246. Further, hydrogen, which is an impurity, can be suppressed from diffusing into the insulator 280 through the conductor 246.
  • the oxide in which a channel in the transistor 200 is formed can be an oxide semiconductor with low density of defect states and stable characteristics. That is, fluctuation in electrical characteristics of the transistor 200 can be suppressed, and the reliability can be improved.
  • the conductive film to be the conductor 246 can be formed by a sputtering method, a CVD method, an MBE method, a PLD method, an ALD method, or the like.
  • the CVD method in particular, the MOCVD method.
  • the conductor 246 may have a stacked structure of titanium nitride and tungsten.
  • the conductor 246 is formed by removing part of the conductive film to be the conductor 246 until the insulator 284 is exposed, for example, by etch back treatment or mechanical chemical polishing (CMP) treatment. (See Figure 1).
  • CMP mechanical chemical polishing
  • the semiconductor device of one embodiment of the present invention can be manufactured.
  • FIGS. 1 An example of a semiconductor device (memory device) using a capacitor which is one embodiment of the present invention is illustrated in FIGS.
  • the semiconductor device illustrated in FIG. 16 includes a transistor 300, a transistor 200, and a capacitor 100.
  • the transistor 200 is a transistor in which a channel is formed in a semiconductor layer including an oxide semiconductor. Since the transistor 200 has low off-state current, stored data can be held for a long time by using the transistor for the memory device. That is, since the refresh operation is not required or the frequency of the refresh operation is extremely low, power consumption of the memory device can be sufficiently reduced.
  • the wiring 3001 is electrically connected to the source of the transistor 300, and the wiring 3002 is electrically connected to the drain of the transistor 300.
  • the wiring 3003 is electrically connected to one of the source and the drain of the transistor 200, the wiring 3004 is electrically connected to the first gate of the transistor 200, and the wiring 3006 is electrically connected to the second gate of the transistor 200. It is connected to the.
  • the gate of the transistor 300 and the other of the source and the drain of the transistor 200 are electrically connected to one of the electrodes of the capacitor 100, and the wiring 3005 is electrically connected to the other of the electrodes of the capacitor 100. .
  • the semiconductor device illustrated in FIG. 16 has a characteristic in which the potential of the gate of the transistor 300 can be held, whereby information can be written, held, and read as described below.
  • the potential of the fourth wiring 3004 is set to a potential at which the transistor 200 is turned on, whereby the transistor 200 is turned on.
  • the potential of the third wiring 3003 is applied to the node FG electrically connected to the gate of the transistor 300 and one of the electrodes of the capacitor 100. That is, predetermined charge is given to the gate of the transistor 300 (writing).
  • the potential of the fourth wiring 3004 is set to a potential at which the transistor 200 is turned off, and the transistor 200 is turned off, whereby charge is held at the node FG (holding).
  • the second wiring 3002 receives the charge held at the node FG. Take the potential according to the amount. This is because, if the transistor 300 is an n-channel type, the apparent threshold voltage V th — H when the high level charge is given to the gate of the transistor 300 is given the low level charge to the gate of the transistor 300. This is because the threshold voltage V th_L is lower than the apparent threshold voltage V th_L .
  • the apparent threshold voltage refers to the potential of the fifth wiring 3005 which is necessary to turn on the transistor 300.
  • the charge applied to the node FG can be determined. For example, in the case where a high level charge is given to the node FG in writing, the transistor 300 is turned “on” when the potential of the fifth wiring 3005 is V 0 (> V th — H ). On the other hand, in the case where low level charge is supplied to the node FG, the transistor 300 remains in the “non-conductive state” even when the potential of the fifth wiring 3005 becomes V 0 ( ⁇ V th — L ). Therefore, by determining the potential of the second wiring 3002, the information held in the node FG can be read.
  • the semiconductor device of one embodiment of the present invention includes a transistor 300, a transistor 200, and a capacitor 100 as illustrated in FIG.
  • the transistor 200 is provided above the transistor 300
  • the capacitor 100 is provided above the transistor 300 and the transistor 200.
  • the transistor 300 is provided over a substrate 311 and includes a conductor 316, an insulator 315, a semiconductor region 313 formed of part of the substrate 311, a low resistance region 314a functioning as a source region or a drain region, and a low resistance region 314b.
  • a conductor 316 includes a conductor 316, an insulator 315, a semiconductor region 313 formed of part of the substrate 311, a low resistance region 314a functioning as a source region or a drain region, and a low resistance region 314b.
  • the transistor 300 may be either p-channel or n-channel.
  • a semiconductor such as a silicon-based semiconductor is preferably included in a region where the channel of the semiconductor region 313 is to be formed, a region in the vicinity thereof, a low resistance region 314a to be a source or drain region, a low resistance region 314b, and the like.
  • crystalline silicon is included.
  • it may be formed using a material having Ge (germanium), SiGe (silicon germanium), GaAs (gallium arsenide), GaAlAs (gallium aluminum arsenide) or the like. It is also possible to use silicon whose effective mass is controlled by applying stress to the crystal lattice and changing the lattice spacing.
  • the transistor 300 may be a HEMT (High Electron Mobility Transistor) by using GaAs and GaAlAs or the like.
  • the low-resistance region 314a and the low-resistance region 314b impart p-type conductivity such as an element imparting n-type conductivity such as arsenic or phosphorus or p-type conductivity such as boron in addition to the semiconductor material applied to the semiconductor region 313 Containing elements.
  • the conductor 316 functioning as a gate electrode is a semiconductor material such as silicon containing an element imparting n-type conductivity such as arsenic or phosphorus or an element imparting p-type conductivity such as boron, a metal material, an alloy Materials or conductive materials such as metal oxide materials can be used.
  • the threshold voltage can be adjusted by appropriately selecting the conductive material. Specifically, it is preferable to use a material such as titanium nitride or tantalum nitride for the conductor. Furthermore, in order to achieve both conductivity and embeddability, it is preferable to use a metal material such as tungsten or aluminum as a laminate for the conductor, and it is particularly preferable to use tungsten from the viewpoint of heat resistance.
  • the semiconductor region 313 (a part of the substrate 311) in which a channel is formed has a convex shape.
  • the conductor 316 is provided to cover the side surface and the top surface of the semiconductor region 313 with the insulator 315 interposed therebetween.
  • the conductor 316 may use a material for adjusting a work function.
  • Such a transistor 300 is also referred to as a FIN type transistor because it uses the convex portion of the semiconductor substrate.
  • an insulator which functions as a mask for forming the convex portion may be provided in contact with the upper portion of the convex portion.
  • a semiconductor film having a convex shape may be formed by processing the SOI substrate.
  • transistor 300 illustrated in FIG. 16 is an example and is not limited to the structure, and an appropriate transistor may be used depending on the circuit configuration and the driving method.
  • An insulator 320, an insulator 322, an insulator 324, and an insulator 326 are sequentially stacked over the transistor 300.
  • silicon oxide, silicon oxynitride, silicon nitride oxide, silicon nitride, silicon oxide, aluminum oxide, aluminum oxynitride, aluminum nitride oxide, aluminum nitride, or the like is used as the insulator 320, the insulator 322, the insulator 324, and the insulator 326. Just do it.
  • the insulator 322 may have a function as a planarization film which planarizes a difference in level caused by the transistor 300 or the like provided therebelow.
  • the top surface of the insulator 322 may be planarized by a planarization process using a chemical mechanical polishing (CMP) method or the like to enhance the planarity.
  • CMP chemical mechanical polishing
  • a film having a barrier property to prevent diffusion of hydrogen or an impurity from the substrate 311, the transistor 300, or the like to the region where the transistor 200 is provided is preferably used.
  • a film having a barrier property to hydrogen for example, silicon nitride formed by a CVD method can be used.
  • silicon nitride formed by a CVD method when hydrogen diffuses into a semiconductor element including an oxide semiconductor such as the transistor 200, the characteristics of the semiconductor element may be reduced. Therefore, it is preferable to use a film which suppresses the diffusion of hydrogen between the transistor 200 and the transistor 300.
  • the film that suppresses the diffusion of hydrogen is a film with a small amount of desorption of hydrogen.
  • the desorption amount of hydrogen can be analyzed, for example, using a thermal desorption gas analysis method (TDS) or the like.
  • TDS thermal desorption gas analysis method
  • the desorption amount of hydrogen in the insulator 324 is converted to the amount of desorption in terms of hydrogen atoms per area of the insulator 324 in the TDS analysis when the surface temperature of the film is in the range of 50 ° C. to 500 ° C.
  • the insulator 326 preferably has a dielectric constant lower than that of the insulator 324.
  • the dielectric constant of the insulator 326 is preferably less than 4, and more preferably less than 3.
  • the relative permittivity of the insulator 326 is preferably 0.7 times or less of the relative permittivity of the insulator 324, and more preferably 0.6 times or less.
  • the conductor 328 electrically connected to the capacitor 100 or the transistor 200, the conductor 330, and the like are embedded.
  • the conductor 328 and the conductor 330 have a function as a plug or a wiring.
  • the conductor which has a function as a plug or wiring may put several structure together, and may provide the same code
  • the wiring and the plug electrically connected to the wiring may be an integral body. That is, a part of the conductor may function as a wiring, and a part of the conductor may function as a plug.
  • each plug and a wiring As a material of each plug and a wiring (conductor 328 and conductor 330 and the like), a single layer or a stack of a conductive material such as a metal material, an alloy material, a metal nitride material, or a metal oxide material It can be used. It is preferable to use a high melting point material such as tungsten or molybdenum which achieves both heat resistance and conductivity, and it is preferable to use tungsten. Alternatively, it is preferably formed of a low resistance conductive material such as aluminum or copper. Wiring resistance can be lowered by using a low resistance conductive material.
  • a conductive material such as a metal material, an alloy material, a metal nitride material, or a metal oxide material It can be used. It is preferable to use a high melting point material such as tungsten or molybdenum which achieves both heat resistance and conductivity, and it is preferable to use tungsten. Alternatively, it is preferably formed of
  • a wiring layer may be provided over the insulator 326 and the conductor 330.
  • an insulator 350, an insulator 352, and an insulator 354 are sequentially stacked and provided.
  • a conductor 356 is formed on the insulator 350, the insulator 352, and the insulator 354.
  • the conductor 356 has a function as a plug or a wiring. Note that the conductor 356 can be provided using a material similar to the conductor 328 and the conductor 330.
  • an insulator having a barrier property to hydrogen is preferably used.
  • the conductor 356 preferably includes a conductor having a barrier property to hydrogen.
  • a conductor having a barrier to hydrogen is formed in an opening of the insulator 350 having a barrier to hydrogen.
  • the tantalum nitride layer having a barrier property to hydrogen preferably has a structure in contact with the insulator 350 having a barrier property to hydrogen.
  • An insulator 210, an insulator 212, an insulator 214, and an insulator 216 are sequentially stacked over the insulator 354.
  • a material having a barrier property to oxygen or hydrogen is preferably used.
  • the insulator 210 and the insulator 214 for example, a film having a barrier property to prevent diffusion of hydrogen and impurities from the region where the substrate 311 or the transistor 300 is provided to the region where the transistor 200 is provided Is preferred. Therefore, the same material as the insulator 324 can be used.
  • silicon nitride formed by a CVD method can be used as an example of a film having a barrier property to hydrogen.
  • silicon nitride formed by a CVD method when hydrogen diffuses into a semiconductor element including an oxide semiconductor such as the transistor 200, the characteristics of the semiconductor element may be reduced. Therefore, it is preferable to use a film which suppresses the diffusion of hydrogen between the transistor 200 and the transistor 300.
  • the film that suppresses the diffusion of hydrogen is a film with a small amount of desorption of hydrogen.
  • a metal oxide such as aluminum oxide, hafnium oxide, or tantalum oxide is preferably used for the insulator 210 and the insulator 214.
  • aluminum oxide has a high blocking effect of preventing permeation of the film against both oxygen and impurities such as hydrogen and moisture which cause fluctuation of the electrical characteristics of the transistor.
  • aluminum oxide can prevent impurities such as hydrogen and moisture from being mixed in the transistor 200 during and after the manufacturing process of the transistor. Further, release of oxygen from the oxide of the transistor 200 can be suppressed. Therefore, it is suitable to be used as a protective film for the transistor 200.
  • the same material as the insulator 320 can be used.
  • a material having a relatively low dielectric constant as an interlayer film, parasitic capacitance generated between wirings can be reduced.
  • a silicon oxide film, a silicon oxynitride film, or the like can be used as the insulator 212 and the insulator 216.
  • the conductor 218, a conductor (conductor 205) included in the transistor 200, and the like are embedded.
  • the conductor 218 has a function as a plug electrically connected to the capacitor 100 or the transistor 300, or a wiring.
  • the conductor 218 can be provided using a material similar to the conductor 328 and the conductor 330.
  • the conductor 218 in a region in contact with the insulator 210 and the insulator 214 is preferably a conductor having a barrier property to oxygen, hydrogen, and water.
  • the transistor 300 and the transistor 200 can be separated by a layer having a barrier property to oxygen, hydrogen, and water, and diffusion of hydrogen from the transistor 300 to the transistor 200 can be suppressed.
  • the transistor 200 is provided above the insulator 216. Note that for the structure of the transistor 200, the transistor described in the above embodiment may be used.
  • the transistor 200 illustrated in FIG. 16 is an example, and is not limited to the structure. An appropriate transistor may be used according to the circuit configuration and the driving method.
  • An insulator 280 is provided above the transistor 200.
  • An excess oxygen region is preferably formed in the insulator 280.
  • an insulator having an excess oxygen region is provided in an interlayer film or the like in the vicinity of the transistor 200 to reduce oxygen vacancies in the oxide 230 of the transistor 200. It is possible to improve the quality.
  • the insulator 280 covering the transistor 200 may function as a planarization film covering the uneven shape below the transistor 200.
  • an oxide material from which part of oxygen is released by heating is preferably used as the insulator having an excess oxygen region.
  • the oxide from which oxygen is released by heating means that the amount of released oxygen in terms of molecular oxygen is 1.0 ⁇ 10 18 molecules / cm 3 or more, preferably 3.0 ⁇ 10 20 in TDS analysis. It is an oxide film having molecules / cm 3 or more.
  • the surface temperature of the film at the time of TDS analysis is preferably in the range of 100 ° C. to 700 ° C., or 100 ° C. to 500 ° C.
  • silicon oxide refers to a material having a higher content of oxygen than nitrogen as its composition
  • silicon nitride oxide is a material having a higher content of nitrogen than oxygen as its composition.
  • An insulator 282 is provided on the insulator 280.
  • a substance having a barrier property to oxygen or hydrogen is preferably used. Therefore, for the insulator 282, the same material as the insulator 214 can be used.
  • metal oxide such as aluminum oxide, hafnium oxide, or tantalum oxide is preferably used.
  • aluminum oxide has a high blocking effect of preventing permeation of the film against both oxygen and impurities such as hydrogen and moisture which cause fluctuation of the electrical characteristics of the transistor.
  • aluminum oxide can prevent impurities such as hydrogen and moisture from being mixed in the transistor 200 during and after the manufacturing process of the transistor. Further, release of oxygen from the oxide of the transistor 200 can be suppressed. Therefore, it is suitable to be used as a protective film for the transistor 200.
  • an insulator 286 is provided over the insulator 282.
  • the insulator 286 can be made of the same material as the insulator 320.
  • parasitic capacitance generated between wirings can be reduced.
  • a silicon oxide film, a silicon oxynitride film, or the like can be used as the insulator 286.
  • the conductor 246 and the like are embedded.
  • the conductor 246 has a function as a plug electrically connected to the capacitor 100, the transistor 200, or the transistor 300, or a wiring.
  • the conductor 246 can be provided using a material similar to the conductor 328 and the conductor 330.
  • the capacitive element 100 includes a conductor 110, a conductor 120, and an insulator 130.
  • the conductor 112 may be provided over the conductor 246.
  • the conductor 112 functions as a plug or a wiring electrically connected to the capacitor 100, the transistor 200, or the transistor 300.
  • the conductor 110 has a function as an electrode of the capacitor 100. Note that the conductor 112 and the conductor 110 can be formed at the same time.
  • a tantalum nitride film, a titanium nitride film, a molybdenum nitride film, a tungsten nitride film, or the like can be used.
  • indium tin oxide indium oxide including tungsten oxide, indium zinc oxide including tungsten oxide, indium oxide including titanium oxide, indium tin oxide including titanium oxide, indium zinc oxide, silicon oxide Conductive materials such as indium tin oxide can also be applied.
  • the conductor 112 and the conductor 110 each have a single-layer structure in FIG. 16, the structure is not limited to this structure, and a stacked structure of two or more layers may be used. For example, between a conductor having a barrier property and a conductor having high conductivity, a conductor having high adhesion to a conductor having a barrier property and a conductor having high conductivity may be formed.
  • the insulator 130 is provided over the conductor 112 and the conductor 110 as a dielectric of the capacitor 100.
  • the insulator 130 may be, for example, silicon oxide, silicon oxynitride, silicon nitride oxide, silicon nitride, aluminum oxide, aluminum oxide nitride, aluminum oxynitride, aluminum nitride oxide, aluminum nitride, hafnium oxide, hafnium oxynitride, hafnium oxynitride, hafnium oxide, etc. It may be used, and it can be provided in a stack or a single layer.
  • the capacitor 100 can improve the dielectric strength and can suppress electrostatic breakdown of the capacitor 100 by including the insulator 130.
  • the conductor 120 is provided over the insulator 130 so as to overlap with the conductor 110.
  • a conductive material such as a metal material, an alloy material, or a metal oxide material can be used. It is preferable to use a high melting point material such as tungsten or molybdenum which achieves both heat resistance and conductivity, and it is particularly preferable to use tungsten.
  • tungsten In the case of forming simultaneously with other structures such as a conductor, Cu (copper) or Al (aluminum) or the like which is a low resistance metal material may be used.
  • An insulator 150 is provided over the conductor 120 and the insulator 130.
  • the insulator 150 can be provided using a material similar to that of the insulator 320.
  • the insulator 150 may function as a planarizing film which covers the uneven shape below it.
  • FIG. 2 An example of a memory device using the semiconductor device of one embodiment of the present invention is illustrated in FIG.
  • the memory device illustrated in FIG. 17 includes a transistor 400 in addition to the semiconductor device including the transistor 200, the transistor 300, and the capacitor 100 illustrated in FIG.
  • the present invention is not limited to the structure, and an appropriate transistor may be used depending on the circuit configuration and the driving method.
  • the transistor 400 can control the second gate voltage of the transistor 200.
  • the first gate and the second gate of the transistor 400 are connected to the source and the diode, and the source of the transistor 400 and the second gate of the transistor 200 are connected.
  • the negative potential of the second gate of the transistor 200 is held in this configuration, the voltage between the first gate and the source of the transistor 400 and the voltage between the second gate and the source become 0 V.
  • the power of the transistor 200 and the transistor 400 need not be supplied to the second gate of the transistor 200. Negative potential can be maintained for a long time. Accordingly, the memory device including the transistor 200 and the transistor 400 can hold stored data for a long time.
  • the wiring 3001 is electrically connected to the source of the transistor 300, and the wiring 3002 is electrically connected to the drain of the transistor 300.
  • the wiring 3003 is electrically connected to one of the source and the drain of the transistor 200, the wiring 3004 is electrically connected to the gate of the transistor 200, and the wiring 3006 is electrically connected to the back gate of the transistor 200.
  • the gate of the transistor 300 and the other of the source and the drain of the transistor 200 are electrically connected to one of the electrodes of the capacitor 100, and the wiring 3005 is electrically connected to the other of the electrodes of the capacitor 100. .
  • the wiring 3007 is electrically connected to the source of the transistor 400
  • the wiring 3008 is electrically connected to the gate of the transistor 400
  • the wiring 3009 is electrically connected to the back gate of the transistor 400
  • the wiring 3010 is the drain of the transistor 400 And are electrically connected.
  • the wiring 3006, the wiring 3007, the wiring 3008, and the wiring 3009 are electrically connected.
  • the memory device illustrated in FIG. 17 has such a characteristic that the potential of the gate of the transistor 300 can be held, whereby information can be written, held, and read as described below.
  • the memory device shown in FIG. 17 can form a memory cell array by being arranged in a matrix as in the memory device shown in FIG. Note that one transistor 400 can control the second gate voltage of the plurality of transistors 200. Therefore, the number of transistors 400 may be smaller than that of the transistors 200.
  • the transistor 400 is formed in the same layer as the transistor 200 and can be manufactured in parallel.
  • the transistor 400 includes a conductor 460 (a conductor 460a and a conductor 460b) functioning as a first gate electrode and a conductor 405 (a conductor 405a and a conductor 405b) functioning as a second gate electrode.
  • the conductor 405 is in the same layer as the conductor 205.
  • the oxide 431a and the oxide 432a are the same layer as the oxide 230a, and the oxide 431b and the oxide 432b are the same layer as the oxide 230b.
  • the conductor 440 is the same layer as the conductor 240.
  • the oxide 430c is the same layer as the oxide 230c.
  • the insulator 450 is the same layer as the insulator 250.
  • the barrier layer 452 is the same layer as the barrier layer 252.
  • the conductor 460 is the same layer as the conductor 260.
  • the barrier layer 470 is the same layer as the barrier layer 270.
  • the threshold voltage of the transistor 400 can be greater than 0 V, the off-state current can be reduced, and the drain current can be extremely reduced when the second gate voltage and the first gate voltage are 0 V.
  • a dicing line (sometimes referred to as a scribe line, a dividing line, or a cutting line) provided when a plurality of semiconductor devices are taken out in a chip shape by dividing a large-area substrate into semiconductor elements is described.
  • a dividing method for example, after a groove (dicing line) for dividing a semiconductor element is first formed in a substrate, it may be cut at a dicing line to divide (divide) into a plurality of semiconductor devices.
  • a structure 500 shown in FIG. 17 shows a cross-sectional view in the vicinity of a dicing line.
  • the insulator 280, the insulator 224, the insulator 222, the insulator 220, and the insulator in the vicinity of a region overlapping with a dicing line provided on the outer edge of the memory cell including the transistor 200 or the transistor 400.
  • An opening is provided in the body 216.
  • the insulator 282 is provided to cover the side surfaces of the insulator 280, the insulator 224, the insulator 222, the insulator 220, and the insulator 216.
  • the insulator 222 and the insulator 210 are in contact with the insulator 282 in the opening.
  • adhesion can be improved.
  • aluminum oxide can be used.
  • the insulator 280, the transistor 200, and the transistor 400 can be surrounded by the insulator 210, the insulator 222, and the insulator 282. Since the insulator 210, the insulator 222, and the insulator 282 have a function of suppressing the diffusion of oxygen, hydrogen, and water, the substrate can be used for each circuit region in which the semiconductor element described in this embodiment is formed. By dividing the substrate into a plurality of chips, impurities such as hydrogen or water can be prevented from being mixed from the side direction of the divided substrate and diffused into the transistor 200 or the transistor 400.
  • the structure can prevent excess oxygen in the insulator 280 from diffusing to the insulator 282 and the insulator 222.
  • excess oxygen in the insulator 280 is efficiently supplied to the transistor 200 or the oxide in which the channel in the transistor 400 is formed.
  • the oxygen can reduce oxygen vacancies in the oxide in which a channel in the transistor 200 or the transistor 400 is formed.
  • the oxide in which the channel in the transistor 200 or the transistor 400 is formed can be an oxide semiconductor with low density of defect states and stable characteristics. That is, variation in the electrical characteristics of the transistor 200 or the transistor 400 can be suppressed, and the reliability can be improved.
  • FIG. 16 An example of the memory cell array of the present embodiment is shown in FIG.
  • a memory cell array can be configured by arranging the semiconductor devices shown in FIGS. 16 and 17 in a matrix.
  • FIG. 18 is a cross-sectional view of a part of a row in the case where the memory devices shown in FIG. 16 are arranged in a matrix.
  • a semiconductor device including the transistor 300, the transistor 200, and the capacitor 100 and a semiconductor device including the transistor 301, the transistor 201, and the semiconductor device including the capacitor 101 are arranged in the same row. There is.
  • the memory cell array includes a plurality of transistors (transistors 200 and 201 in the figure).
  • the memory cell has a NOR configuration. Therefore, in the memory cell which does not read data, a potential lower than Vth_H is supplied to the fifth wiring 3005 such that the transistor 300 is in a “non-conductive state” regardless of the charge applied to the node FG. Thus, only the information of the desired memory cell can be read.
  • the transistor 300 is an n-channel transistor, the memory cell has a NAND configuration. Therefore, in the memory cell which does not read data, a potential higher than Vth_L is applied to the fifth wiring 3005 such that the transistor 300 is turned “on” regardless of the charge applied to the node FG. Can read out only the information of the desired memory cell.
  • FIG. 19A shows a top view of the substrate 711 before the dicing process is performed.
  • a semiconductor substrate also referred to as a “semiconductor wafer”
  • a plurality of circuit regions 712 are provided on the substrate 711.
  • the circuit region 712 can be provided with a semiconductor device or the like according to one embodiment of the present invention.
  • a separation line (also referred to as a “dicing line”) 714 is set at a position overlapping with the separation region 713. By cutting the substrate 711 along the separation line 714, the chip 715 including the circuit region 712 can be cut from the substrate 711. An enlarged view of the chip 715 is shown in FIG.
  • a conductive layer, a semiconductor layer, or the like may be provided in the separation region 713.
  • ESD which may occur in the dicing step can be alleviated, and a reduction in yield due to the dicing step can be prevented.
  • the dicing process is performed while supplying pure water having a reduced specific resistance to the cutting portion by dissolving carbon dioxide gas or the like for the purpose of cooling the substrate, removing shavings, preventing electrification, and the like.
  • the amount of pure water used can be reduced.
  • the productivity of the semiconductor device can be enhanced.
  • FIGS. 20A and 20B An example of an electronic component using the chip 715 is described with reference to FIGS. 20A and 20B. Note that the electronic component is also referred to as a semiconductor package or a package for an IC. There are a plurality of standards, names, and the like of the electronic component depending on the terminal extraction direction, the shape of the terminal, and the like.
  • the electronic component is completed by combining the semiconductor device described in the above embodiment and components other than the semiconductor device in an assembly process (post process).
  • the “back surface grinding step” of grinding the back surface (the surface on which the semiconductor device etc. is not formed) of the substrate 711 is performed (step S721) .
  • the electronic component can be miniaturized.
  • a “dicing process” is performed to separate the substrate 711 into a plurality of chips 715 (step S722).
  • a “die bonding step” is performed to bond the separated chips 715 onto the individual lead frames (step S723).
  • the bonding between the chip 715 and the lead frame in the die bonding step is appropriately selected depending on the product, such as bonding with a resin or bonding with a tape.
  • the chip 715 may be bonded onto the interposer substrate instead of the lead frame.
  • a “wire bonding step” is performed to electrically connect the lead of the lead frame and the electrode on the chip 715 with a metal thin wire (wire) (step S 724).
  • a silver wire, a gold wire, etc. can be used for a metal thin wire.
  • wire bonding can use ball bonding or wedge bonding, for example.
  • the wire-bonded chip 715 is subjected to a “sealing process (molding process)” sealed with an epoxy resin or the like (step S 725).
  • a sealing process molding process
  • an epoxy resin or the like step S 725.
  • a “lead plating step” of plating the leads of the lead frame is performed (step S 726).
  • the plating process prevents rusting of the leads and enables more reliable soldering when mounting on a printed circuit board later.
  • a "forming step” of cutting and forming the lead is performed (step S727).
  • a "marking process” is performed to print (mark) the surface of the package (step S728). Then, through an “inspection step” (step S 729) for checking whether the appearance shape is good or not, the electronic component is completed.
  • FIG. 20B shows a schematic perspective view of a quad flat package (QFP) as an example of the electronic component.
  • An electronic component 750 illustrated in FIG. 20B includes a lead 755 and a chip 715.
  • the electronic component 750 may have a plurality of chips 715.
  • the electronic component 750 illustrated in FIG. 20B is mounted on, for example, a printed circuit board 752.
  • a plurality of such electronic components 750 are combined and electrically connected on the printed circuit board 752 to complete a substrate (mounting substrate 754) on which the electronic components are mounted.
  • the completed mounting substrate 754 is used for an electronic device or the like.
  • Embodiment 4 ⁇ Electronic equipment>
  • the semiconductor device according to one embodiment of the present invention can be used for various electronic devices.
  • FIG. 21 illustrates a specific example of an electronic device using the semiconductor device according to one embodiment of the present invention.
  • FIG. 21A is an external view showing an example of a car.
  • the automobile 2980 has a car body 2981, wheels 2982, a dashboard 2983, lights 2984 and the like.
  • the automobile 2980 includes an antenna, a battery, and the like.
  • An information terminal 2910 illustrated in FIG. 21B includes a housing 2911, a display portion 2912, a microphone 2917, a speaker portion 2914, a camera 2913, an external connection portion 2916, an operation switch 2915, and the like.
  • the display portion 2912 includes a display panel and a touch screen in which a flexible substrate is used.
  • the information terminal 2910 includes an antenna, a battery, and the like inside the housing 2911.
  • the information terminal 2910 can be used as, for example, a smartphone, a mobile phone, a tablet information terminal, a tablet personal computer, an electronic book reader, or the like.
  • a notebook personal computer 2920 illustrated in FIG. 21C includes a housing 2921, a display portion 2922, a keyboard 2923, a pointing device 2924, and the like.
  • the notebook personal computer 2920 includes an antenna, a battery, and the like inside a housing 2921.
  • a video camera 2940 illustrated in FIG. 21D includes a housing 2941, a housing 2942, a display portion 2943, an operation switch 2944, a lens 2945, a connection portion 2946, and the like.
  • the operation switch 2944 and the lens 2945 are provided in the housing 2941
  • the display portion 2943 is provided in the housing 2942.
  • the video camera 2940 includes an antenna, a battery, and the like inside a housing 2941.
  • the housing 2941 and the housing 2942 are connected by the connection portion 2946, and the angle between the housing 2941 and the housing 2942 can be changed by the connection portion 2946.
  • the direction of the image displayed on the display portion 2943 can be changed and the display / non-display of the image can be switched.
  • FIG. 21E shows an example of a bangle type information terminal.
  • the information terminal 2950 includes a housing 2951, a display portion 2952, and the like.
  • the information terminal 2950 includes an antenna, a battery, and the like inside the housing 2951.
  • the display portion 2952 is supported by a housing 2951 having a curved surface.
  • the display portion 2952 is provided with a display panel using a flexible substrate, so that the information terminal 2950 which is flexible, lightweight, and easy to use can be provided.
  • FIG. 21F shows an example of a watch-type information terminal.
  • the information terminal 2960 includes a housing 2961, a display portion 2962, a band 2963, a buckle 2964, an operation switch 2965, an input / output terminal 2966, and the like.
  • the information terminal 2960 includes an antenna, a battery, and the like inside the housing 2961.
  • the information terminal 2960 can execute various applications such as mobile phone, electronic mail, text browsing and creation, music reproduction, Internet communication, computer games, and the like.
  • the display surface of the display portion 2962 is curved, and display can be performed along the curved display surface.
  • the display portion 2962 is provided with a touch sensor, and can be operated by touching the screen with a finger, a stylus, or the like.
  • an application can be activated.
  • the operation switch 2965 can have various functions such as power on / off operation, wireless communication on / off operation, manner mode execution / cancellation, power saving mode execution / cancellation, etc. besides time setting. .
  • the function of the operation switch 2965 can be set by an operating system incorporated in the information terminal 2960.
  • the information terminal 2960 can perform near-field wireless communication according to the communication standard. For example, it is possible to make a hands-free call by intercommunicating with a wireless communicable headset.
  • the information terminal 2960 includes an input / output terminal 2966, and can directly exchange data with another information terminal via a connector.
  • charging can be performed through the input / output terminal 2966. Note that the charging operation may be performed by wireless power feeding without using the input / output terminal 2966.
  • a memory device using the semiconductor device of one embodiment of the present invention can hold control information of the electronic device described above, a control program, and the like for a long time.
  • a highly reliable electronic device can be realized.
  • sample 1A, sample 1B, sample 1C, sample 1D, sample 1E, and a comparative example were produced.
  • Sample 1A, Sample 1B, Sample 1C, Sample 1D, and Sample 1E according to an aspect of the present invention will be described.
  • Samples 1A to 1E have a structure 800 shown in FIG.
  • the structure 800 includes a substrate 802, an insulator 804 over the substrate 802, an oxygen-containing film 806 over the insulator 804, and a barrier layer 808 over the oxygen-containing film 806.
  • the materials in the barrier layers of Samples 1A to 1E are shown in the following table. In addition, as Comparative Example 1, the barrier layer 808 is not provided.
  • a silicon substrate was used as the substrate 802.
  • a thermal oxide film was formed to a thickness of 100 nm as the insulator 804 over the substrate 802.
  • the oxygen-containing film 806 a 300-nm-thick silicon oxide film was formed over the insulator 804 by a sputtering method.
  • a SiO 2 target was used, and O 2 at a flow rate of 50 sccm was used as a sputtering gas.
  • the film was formed at a deposition temperature of 100 ° C., a deposition pressure of 0.7 Pa, a deposition power of 1.5 kW (RF), and a target-substrate distance of 60 mm.
  • a comparative example of this example was produced by the above steps. On the other hand, in Samples 1A to 1E, the barrier layer 808 was formed over the oxygen-containing film 806.
  • Sample 1A 5 nm of aluminum oxide was formed as the barrier layer 808 by ALD.
  • the film forming conditions were such that the substrate temperature was 250 ° C., a source gas obtained by subliming a solid containing Al (CH 3 ) 3 , an O 3 gas as an oxidizing agent, and an O 2 gas.
  • Sample 1B 5 nm of aluminum oxide was formed as the barrier layer 808 by a sputtering method.
  • an Al 2 O 3 target was used, and as a sputtering gas, Ar at a flow rate of 25 sccm and O 2 at a flow rate of 25 sccm were used. Further, the film was formed at a substrate temperature of 250 ° C., a film formation pressure of 0.4 Pa, a film formation power of 2.5 kW (RF), and a target-substrate distance of 60 mm.
  • hafnium oxide having a thickness of 5 nm was formed as the barrier layer 808 using an ALD method.
  • the film-forming conditions were such that the substrate temperature was 200 ° C., and TEMAH (Tetrakis (ethymethylamino) hafnium: Hf [N (C 2 H 5 ) (CH 3 )] 4 ) and ozone were used to form a film.
  • TEMAH Tetrakis (ethymethylamino) hafnium: Hf [N (C 2 H 5 ) (CH 3 )] 4
  • titanium nitride with a thickness of 5 nm was formed as the barrier layer 808 by a sputtering method.
  • a Ti (titanium) target was used, and N 2 at a flow rate of 50 sccm was used as a sputtering gas.
  • the deposition temperature is R.
  • the film was formed at a film forming pressure of 0.2 Pa, a film forming power of 12 kW (DC), and a target-substrate distance of 400 mm.
  • tantalum nitride with a thickness of 5 nm was formed as the barrier layer 808 by a sputtering method.
  • a Ta (tantalum) target was used, and as a sputtering gas, Ar at a flow rate of 25 sccm and N 2 at a flow rate of 25 sccm were used.
  • the film was formed at a substrate temperature of 400 ° C., a film forming pressure of 0.7 Pa, a film forming power of 4.0 kW, and a target-substrate distance of 160 mm.
  • Samples 1A to 1E of this example were manufactured by the above steps.
  • FIG. 22 (B) shows the released amount (molecules / cm 2 ) of oxygen (O 2 ) when each sample is heated to 400 ° C.
  • FIG. 22 (C) shows the released amount (molecules / cm 2 ) of oxygen (O 2 ) when each sample is heated to 600 ° C. Therefore, in FIG. 22B and FIG. 22C, the ordinate represents the amount of released oxygen (O 2 ) [molecules / cm 2 ].
  • the amount of released oxygen is smaller than 6.5 ⁇ 10 13 [particles / cm 2 ] and the upper limit of the measurement temperature is 600 when the aluminum oxide film is formed by sputtering. It was also confirmed that the amount of released oxygen was 7.5 ⁇ 10 13 [particles / cm 2 ] or less even at ° C.
  • the amount of released oxygen is smaller than 2.0 ⁇ 10 15 [molecules / cm 2 ], and the upper limit of the measurement temperature becomes 600 ° C. It was confirmed that the amount released was not more than 2.0 ⁇ 10 15 [moleoules / cm 2 ].
  • Sample 2A, Sample 2B, Sample 2C, Sample 2D, and Sample 2E according to an aspect of the present invention will be described.
  • Samples 2A to 2E each have a structure 810 shown in FIG.
  • the structure 810 includes a substrate 812, an insulator 814 over the substrate 812, a hydrogen-containing film 816 over the insulator 814, a water-containing film 817 over the hydrogen-containing film 816, and a barrier layer 818 over the water-containing film 817.
  • the materials in the barrier layers of Samples 2A to 2E are shown in the following table. In addition, as Comparative Example 2, the barrier layer 818 is not provided.
  • a silicon substrate was used as the substrate 812. Subsequently, a thermal oxide film was formed to a thickness of 100 nm as the insulator 814 over the substrate 812.
  • a 50 nm thick silicon oxynitride film was formed over the insulator 814 as a hydrogen-containing film 816 by plasma CVD.
  • the film forming conditions SiH 4 at a flow rate of 40 sccm, NH 3 at a flow rate of 300 sccm, N 2 O at a flow rate of 30 sccm, and N 2 at a flow rate of 900 sccm were used as film forming gases.
  • the pressure in the reaction chamber was set to 160 Pa, and the film formation temperature was set to 325 ° C. by applying a 250 W (27.12 MHz) radio frequency (RF) power.
  • RF radio frequency
  • a 50 nm-thick silicon oxide film was formed over the hydrogen-containing film 816 as a water-containing film 817 by plasma CVD.
  • TEOS Tetraethyl Orthosilicate
  • O 2 at a flow rate of 750 sccm
  • the film was formed by applying a radio frequency (RF) power of 300 W (27.12 MHz) while setting the pressure in the reaction chamber to 100 Pa, the film forming temperature to 300 ° C.
  • RF radio frequency
  • a comparative example of this example was produced by the above steps. On the other hand, in Samples 2A to 2E, the barrier layer 818 was formed over the water-containing film 817.
  • Sample 2A 5 nm of aluminum oxide was formed as the barrier layer 818 using an ALD method.
  • the film forming conditions were such that the substrate temperature was 250 ° C., a source gas obtained by subliming a solid containing Al (CH 3 ) 3 , an O 3 gas as an oxidizing agent, and an O 2 gas.
  • a 5-nm-thick aluminum oxide film was formed as the barrier layer 818 by a sputtering method.
  • an Al 2 O 3 target was used, and as a sputtering gas, Ar at a flow rate of 25 sccm and O 2 at a flow rate of 25 sccm were used. Further, the film was formed at a substrate temperature of 250 ° C., a film formation pressure of 0.4 Pa, a film formation power of 2.5 kW (RF), and a target-substrate distance of 60 mm.
  • hafnium oxide with a thickness of 5 nm was formed as the barrier layer 818 using an ALD method.
  • the film-forming conditions were such that the substrate temperature was 200 ° C., and TEMAH (Tetrakis (ethymethylamino) hafnium: Hf [N (C 2 H 5 ) (CH 3 )] 4 ) and ozone were used to form a film.
  • TEMAH Tetrakis (ethymethylamino) hafnium: Hf [N (C 2 H 5 ) (CH 3 )] 4
  • Sample 2D 5 nm of titanium nitride was formed as the barrier layer 818 by a sputtering method.
  • a Ti (titanium) target was used, and N 2 at a flow rate of 50 sccm was used as a sputtering gas.
  • the deposition temperature is R.
  • the film was formed at a film forming pressure of 0.2 Pa, a film forming power of 12 kW (DC), and a target-substrate distance of 400 mm.
  • tantalum nitride with a thickness of 5 nm was formed as the barrier layer 818 by a sputtering method.
  • a Ta (tantalum) target was used, and as a sputtering gas, Ar at a flow rate of 25 sccm and N 2 at a flow rate of 25 sccm were used.
  • the film was formed at a substrate temperature of 400 ° C., a film forming pressure of 0.7 Pa, a film forming power of 4.0 kW, and a target-substrate distance of 160 mm.
  • Samples 2A to 2E of this example were manufactured by the above steps.
  • FIG. 23 (B) shows the amount of released hydrogen (H 2 ) [molecules / cm 2 ] when each sample is heated to 400 ° C.
  • FIG. 23C shows the amount of released hydrogen (H 2 ) [molecules / cm 2 ] when each sample is heated to 600 ° C. Therefore, in FIGS. 23B and 23C, the vertical axis represents the amount of released hydrogen (H 2 ) [pieces / cm 2 ].
  • FIG. 24 shows the amount of released water (H 2 O) [molecules / cm 2 ] when each sample is heated to 400 ° C. Therefore, in FIG. 24, the ordinate represents the amount of released water (H 2 O) [molecules / cm 2 ].
  • the upper limit of the measurement temperature is 400 ° C.
  • the amount of released hydrogen from the lower layer is 1.0 ⁇ 10 15 [molecules / cm 2 ] It could be confirmed that there is less than. Furthermore, even if the upper limit of the measurement temperature was 600 ° C., it was confirmed that the amount of hydrogen released from the lower layer was less than 1.0 ⁇ 10 16 [molecules / cm 2 ].
  • the release of water of 8.7 ⁇ 10 15 [molecules / cm 2 ] or more could be confirmed. From the above, it can be confirmed that the diffusion of water from the adjacent structure can be suppressed by having the barrier layer 818.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

安定した電気特性の半導体装置を提供する。また、信頼性の高い半導体装置を提供する。 第１の金属酸化物上に、第１の導電体、および第２の導電体を有し、第１の導電体、第２の導電体、 第１の金属酸化物上に、 第２の金属酸化物を有し、 第２の金属酸化物上に第１の絶縁体を有し、 第１ の絶縁体上に第１のバリア層を有し、 第１のバリア層上に第３の導電体を有し、 第３の導電体上に第 ２のバリア層を有し、第３の導電体の側面において、第１のバリア層は、第２のバリア層と、接する。

Description

半導体装置、および半導体装置の作製方法
　本発明の一態様は、半導体装置、ならびに半導体装置の駆動方法に関する。または、本発明の一態様は、電子機器に関する。
　なお、本発明の一態様は、上記の技術分野に限定されない。本明細書等で開示する発明の一態様は、物、方法、または、製造方法に関するものである。または、本発明の一態様は、プロセス、マシン、マニュファクチャ、または、組成物（コンポジション・オブ・マター）に関するものである。
　なお、本明細書等において半導体装置とは、半導体特性を利用することで機能しうる装置全般を指す。表示装置（液晶表示装置、発光表示装置など）、投影装置、照明装置、電気光学装置、蓄電装置、記憶装置、半導体回路、撮像装置および電子機器などは、半導体装置を有すると言える場合がある。
　半導体薄膜を用いてトランジスタを構成する技術が注目されている。該トランジスタは集積回路（ＩＣ）や画像表示装置（単に表示装置とも表記する）等の電子デバイスに広く応用されている。トランジスタに適用可能な半導体薄膜としてシリコン系半導体材料が広く知られているが、その他の材料として酸化物半導体が注目されている。
　例えば、酸化物半導体として、酸化亜鉛、又はＩｎ−Ｇａ−Ｚｎ系酸化物を活性層とするトランジスタを用いて、表示装置を作製する技術が開示されている（特許文献１及び特許文献２参照）。
　さらに近年、酸化物半導体を有するトランジスタを用いて、記憶装置の集積回路を作製する技術が公開されている（特許文献３参照）。また、記憶装置だけでなく、演算装置等も、酸化物半導体を有するトランジスタによって作製されてきている。
　しかしながら、活性層として酸化物半導体が設けられたトランジスタは、酸化物半導体中の不純物及び酸素欠損によって、その電気特性が変動しやすく、信頼性が低いという問題点が知られている。例えば、バイアス−熱ストレス試験（ＢＴ試験）前後において、トランジスタのしきい値電圧は変動してしまうことがある。
特開２００７−１２３８６１号公報 特開２００７−９６０５５号公報 特開２０１１−１１９６７４号公報
　本発明の一態様は、良好な電気特性を有する半導体装置を提供することを課題の一つとする。本発明の一態様は、信頼性の高い半導体装置を提供することを課題の一つとする。本発明の一態様は、微細化または高集積化が可能な半導体装置を提供することを課題の一つとする。本発明の一態様は、生産性の高い半導体装置を提供することを課題の一つとする。
　本発明の一態様は、長期間においてデータの保持が可能な半導体装置を提供することを課題の一つとする。本発明の一態様は、情報の書き込み速度が速い半導体装置を提供することを課題の一つとする。本発明の一態様は、設計自由度が高い半導体装置を提供することを課題の一つとする。本発明の一態様は、消費電力を抑えることができる半導体装置を提供することを課題の一つとする。本発明の一態様は、新規な半導体装置を提供することを課題の一つとする。
　なお、これらの課題の記載は、他の課題の存在を妨げるものではない。なお、本発明の一態様は、これらの課題の全てを解決する必要はないものとする。なお、これら以外の課題は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項などの記載から、これら以外の課題を抽出することが可能である。
　本発明の一態様では、酸化物半導体の周囲の絶縁体から過剰酸素を酸化物半導体に供給することで、酸化物半導体中の酸素欠損の低減を図る。
　さらに、酸化物半導体の周囲の他の構造などから、水、水素などの不純物が酸化物半導体に混入することを防ぐ。なお、酸化物半導体に、水素などの不純物が外部から混入することを防ぐため、当該酸化物半導体を覆って、水、水素などの不純物に対してバリア性を有する絶縁体を形成する。
　さらに、上記水、水素などの不純物に対してバリア性を有する絶縁体を、酸素を透過させにくいものとする。これによって、酸素が外方拡散するのを防ぎ、酸化物半導体及び周囲の酸化物絶縁体に効果的に酸素を供給する。
　このようにして、酸化物半導体及び周囲の他の構造に含まれる、水、水素などの不純物を低減し、且つ酸化物半導体中の酸素欠損の低減を図る。
　本発明の一態様は、第１の金属酸化物上に、第１の導電体、および第２の導電体を有し、第１の導電体、第２の導電体、第１の金属酸化物上に、第２の金属酸化物を有し、第２の金属酸化物上に第１の絶縁体を有し、第１の絶縁体上に第１のバリア層を有し、第１のバリア層上に第３の導電体を有し、第３の導電体上に第２のバリア層を有し、第３の導電体の側面において、第１のバリア層は、第２のバリア層と、接する。
　上記構成において、第１のバリア層、および第２のバリア層は、酸素の拡散を抑制する機能を有する。
　上記構成において、第１のバリア層、および第２のバリア層は、金属酸化物である。
　上記構成において、第１のバリア層、および第２のバリア層は、酸化アルミニウムである。
　上記構成に記載の半導体装置は、第１の導電体上に、第３のバリア層を有し、第２の導電体上に、第４のバリア層を有している。
　上記構成に記載の半導体装置は、第２のバリア層上に、第２の絶縁体を有し、第２の絶縁体は、第１の導電体、および第２の導電体を露出する開口を有し、開口内に、第１の導電体と接続する第４の導電体と、第２の導電体と接続する第５の導電体と、を有し、第２の絶縁体と、第４の導電体との間には、第５のバリア層を有し、第２の絶縁体と、第５の導電体との間には、第６のバリア層を有する。
　上記構成において、第３のバリア層、第４のバリア層、第５のバリア層、および第６のバリア層は、酸素の拡散を抑制する機能を有する。
　本発明の一態様により、酸化物半導体を用いたトランジスタを有する半導体装置において、トランジスタの電気特性、および信頼性が、安定した半導体装置を提供することができる。
　本発明の一態様により、良好な電気特性を有する半導体装置を提供することができる。本発明の一態様により、信頼性の高い半導体装置を提供することができる。本発明の一態様により、微細化または高集積化が可能な半導体装置を提供することができる。本発明の一態様により、生産性の高い半導体装置を提供することができる。
　本発明の一態様により、長期間においてデータの保持が可能な半導体装置を提供することができる。本発明の一態様により、情報の書き込み速度が速い半導体装置を提供することができる。本発明の一態様により、設計自由度が高い半導体装置を提供することができる。本発明の一態様により、消費電力を抑えることができる半導体装置を提供することができる。本発明の一態様により、新規な半導体装置を提供することができる。
　なお、これらの効果の記載は、他の効果の存在を妨げるものではない。なお、本発明の一態様は、これらの効果の全てを有する必要はない。なお、これら以外の効果は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項などの記載から、これら以外の効果を抽出することが可能である。
本発明の一態様に係る半導体装置の構成を示す上面図および断面図。 本発明の一態様に係る半導体装置の構成を示す上面図および断面図。 本発明の一態様に係る半導体装置の作製方法を示す平面図及び断面図。 本発明の一態様に係る半導体装置の作製方法を示す平面図及び断面図。 本発明の一態様に係る半導体装置の作製方法を示す平面図及び断面図。 本発明の一態様に係る半導体装置の作製方法を示す平面図及び断面図。 本発明の一態様に係る半導体装置の作製方法を示す平面図及び断面図。 本発明の一態様に係る半導体装置の作製方法を示す平面図及び断面図。 本発明の一態様に係る半導体装置の作製方法を示す平面図及び断面図。 本発明の一態様に係る半導体装置の作製方法を示す平面図及び断面図。 本発明の一態様に係る半導体装置の作製方法を示す平面図及び断面図。 本発明の一態様に係る半導体装置の作製方法を示す平面図及び断面図。 本発明の一態様に係る半導体装置の作製方法を示す平面図及び断面図。 本発明の一態様に係る半導体装置の作製方法を示す平面図及び断面図。 本発明の一態様に係る半導体装置の作製方法を示す平面図及び断面図。 本発明の一態様に係る記憶装置の構成を示す断面図。 本発明の一態様に係る記憶装置の構成を示す断面図。 本発明の一態様に係る記憶装置の構成を示す断面図。 本発明の一態様に係る半導体ウエハの上面図。 電子部品の作製工程例を説明するフローチャートおよび斜視模式図。 本発明の一態様に係る電子機器を示す図。 実施例の構造、およびＴＤＳ結果を説明する図。 実施例の構造、およびＴＤＳ結果を説明する図。 実施例のＴＤＳ結果を説明する図。
　以下、実施の形態について図面を参照しながら説明する。但し、実施の形態は多くの異なる態様で実施することが可能であり、趣旨およびその範囲から逸脱することなくその形態および詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は、以下の実施の形態の記載内容に限定して解釈されるものではない。
　また、図面において、大きさ、層の厚さ、又は領域は、明瞭化のために誇張されている場合がある。よって、必ずしもそのスケールに限定されない。なお図面は、理想的な例を模式的に示したものであり、図面に示す形状又は値などに限定されない。また、図面において、同一部分又は同様な機能を有する部分には同一の符号を異なる図面間で共通して用い、その繰り返しの説明は省略する。また、同様の機能を指す場合には、ハッチパターンを同じくし、特に符号を付さない場合がある。
　また、本明細書などにおいて、第１、第２等として付される序数詞は便宜上用いるものであり、工程順又は積層順を示すものではない。そのため、例えば、「第１の」を「第２の」又は「第３の」などと適宜置き換えて説明することができる。また、本明細書等に記載されている序数詞と、本発明の一態様を特定するために用いられる序数詞は一致しない場合がある。
　また、本明細書において、「上に」、「下に」などの配置を示す語句は、構成同士の位置関係を、図面を参照して説明するために、便宜上用いている。また、構成同士の位置関係は、各構成を描写する方向に応じて適宜変化するものである。従って、明細書で説明した語句に限定されず、状況に応じて適切に言い換えることができる。
　また、本明細書等において、トランジスタとは、ゲートと、ドレインと、ソースとを含む少なくとも三つの端子を有する素子である。そして、ドレイン（ドレイン端子、ドレイン領域またはドレイン電極）とソース（ソース端子、ソース領域またはソース電極）の間にチャネルが形成される領域を有しており、ドレインとチャネルが形成される領域とソースとを介して電流を流すことができるものである。なお、本明細書等において、チャネルが形成される領域とは、電流が主として流れる領域をいう。
　また、ソースやドレインの機能は、異なる極性のトランジスタを採用する場合や、回路動作において電流の方向が変化する場合などには入れ替わることがある。このため、本明細書等においては、ソースやドレインの用語は、入れ替えて用いることができるものとする。
　なお、チャネル長とは、例えば、トランジスタの上面図において、半導体（またはトランジスタがオン状態のときに半導体の中で電流の流れる部分）とゲート電極とが互いに重なる領域、またはチャネルが形成される領域における、ソース（ソース領域またはソース電極）とドレイン（ドレイン領域またはドレイン電極）との間の距離をいう。なお、一つのトランジスタにおいて、チャネル長が全ての領域で同じ値をとるとは限らない。即ち、一つのトランジスタのチャネル長は、一つの値に定まらない場合がある。そのため、本明細書では、チャネル長は、チャネルの形成される領域における、いずれか一の値、最大値、最小値または平均値とする。
　チャネル幅とは、例えば、半導体（またはトランジスタがオン状態のときに半導体の中で電流の流れる部分）とゲート電極とが互いに重なる領域、またはチャネルが形成される領域における、ソースとドレインとが向かい合っている部分の長さをいう。なお、一つのトランジスタにおいて、チャネル幅がすべての領域で同じ値をとるとは限らない。即ち、一つのトランジスタのチャネル幅は、一つの値に定まらない場合がある。そのため、本明細書では、チャネル幅は、チャネルの形成される領域における、いずれか一の値、最大値、最小値または平均値とする。
　なお、トランジスタの構造によっては、実際にチャネルの形成される領域におけるチャネル幅（以下、「実効的なチャネル幅」ともいう。）と、トランジスタの上面図において示されるチャネル幅（以下、「見かけ上のチャネル幅」ともいう。）と、が異なる場合がある。例えば、ゲート電極が半導体の側面を覆う場合、実効的なチャネル幅が、見かけ上のチャネル幅よりも大きくなり、その影響が無視できなくなる場合がある。例えば、微細かつゲート電極が半導体の側面を覆うトランジスタでは、半導体の側面に形成されるチャネル形成領域の割合が大きくなる場合がある。その場合は、見かけ上のチャネル幅よりも、実効的なチャネル幅の方が大きくなる。
　このような場合、実効的なチャネル幅の、実測による見積もりが困難となる場合がある。例えば、設計値から実効的なチャネル幅を見積もるためには、半導体の形状が既知という仮定が必要である。したがって、半導体の形状が正確にわからない場合には、実効的なチャネル幅を正確に測定することは困難である。
　そこで、本明細書では、見かけ上のチャネル幅を、「囲い込みチャネル幅（ＳＣＷ：Ｓｕｒｒｏｕｎｄｅｄ　Ｃｈａｎｎｅｌ　Ｗｉｄｔｈ）」と呼ぶ場合がある。また、本明細書では、単にチャネル幅と記載した場合には、囲い込みチャネル幅または見かけ上のチャネル幅を指す場合がある。または、本明細書では、単にチャネル幅と記載した場合には、実効的なチャネル幅を指す場合がある。なお、チャネル長、チャネル幅、実効的なチャネル幅、見かけ上のチャネル幅、囲い込みチャネル幅などは、断面ＴＥＭ像などを解析することなどによって、値を決定することができる。
　なお、トランジスタの電界効果移動度や、チャネル幅当たりの電流値などを計算して求める場合、囲い込みチャネル幅を用いて計算する場合がある。その場合には、実効的なチャネル幅を用いて計算する場合とは異なる値をとる場合がある。
　また、本明細書等において、「電気的に接続」には、「何らかの電気的作用を有するもの」を介して接続されている場合が含まれる。ここで、「何らかの電気的作用を有するもの」は、接続対象間での電気信号の授受を可能とするものであれば、特に制限を受けない。例えば、「何らかの電気的作用を有するもの」には、電極や配線をはじめ、トランジスタなどのスイッチング素子、抵抗素子、インダクタ、キャパシタ、その他の各種機能を有する素子などが含まれる。
　なお、本明細書等において、窒化酸化物とは、酸素よりも窒素の含有量が多い化合物をいう。また、酸化窒化物とは、窒素よりも酸素の含有量が多い化合物をいう。なお、各元素の含有量は、例えば、ラザフォード後方散乱法（ＲＢＳ：Ｒｕｔｈｅｒｆｏｒｄ　Ｂａｃｋｓｃａｔｔｅｒｉｎｇ　Ｓｐｅｃｔｒｏｍｅｔｒｙ）等を用いて測定することができる。
　また、本明細書等において、「膜」という用語と、「層」という用語とは、互いに入れ替えることが可能である。例えば、「導電層」という用語を、「導電膜」という用語に変更することが可能な場合がある。または、例えば、「絶縁膜」という用語を、「絶縁層」という用語に変更することが可能な場合がある。
　また、本明細書等において、「平行」とは、二つの直線が−１０°以上１０°以下の角度で配置されている状態をいう。したがって、−５°以上５°以下の場合も含まれる。また、「略平行」とは、二つの直線が−３０°以上３０°以下の角度で配置されている状態をいう。また、「垂直」とは、二つの直線が８０°以上１００°以下の角度で配置されている状態をいう。したがって、８５°以上９５°以下の場合も含まれる。また、「略垂直」とは、二つの直線が６０°以上１２０°以下の角度で配置されている状態をいう。
　また、本明細書において、結晶が三方晶または菱面体晶である場合、六方晶系として表す。
　なお、本明細書において、バリア膜とは、水素などの不純物、または酸素の透過を抑制する機能を有する膜のことであり、該バリア膜に導電性を有する場合は、導電性バリア膜と呼ぶことがある。
　また、本明細書等において、トランジスタのノーマリーオンの特性とは、電源による電位の印加がない（０Ｖ）ときにオン状態であることをいう。例えば、トランジスタのノーマリーオンの特性とは、トランジスタのゲートに与える電圧（Ｖｇ）が０Ｖの際に、しきい値電圧がマイナスとなる電気特性をさす場合がある。
　本明細書等において、酸化物半導体は、金属酸化物（ｍｅｔａｌ　ｏｘｉｄｅ）の一種である。金属酸化物とは、金属元素を有する酸化物をいう。金属酸化物は、組成や形成方法によって絶縁性、半導体性、導電性を示す場合がある。半導体性を示す金属酸化物を、金属酸化物半導体または酸化物半導体（Ｏｘｉｄｅ　Ｓｅｍｉｃｏｎｄｕｃｔｏｒまたは単にＯＳともいう）と呼ぶ。また、絶縁性を示す金属酸化物を、金属酸化物絶縁体または酸化物絶縁体と呼ぶ。また、導電性を示す金属酸化物を、金属酸化物導電体または酸化物導電体と呼ぶ。即ち、トランジスタのチャネル形成領域などに用いる金属酸化物を、酸化物半導体と呼びかえることができる。
（実施の形態１）
　本実施の形態では、半導体装置の一形態を、図１乃至図１５を用いて説明する。
＜トランジスタの構造１＞
　以下では、本発明の一態様に係るトランジスタ２００を有する半導体装置の一例について説明する。図１（Ａ）、図１（Ｂ）、および図１（Ｃ）は、本発明の一態様に係るトランジスタ２００、およびトランジスタ２００周辺の上面図および断面図である。図１（Ａ）は上面図であり、図１（Ｂ）は、図１（Ａ）に示す一点鎖線Ｌ１−Ｌ２、図１（Ｃ）は、一点鎖線Ｗ１−Ｗ２に対応する断面図である。なお、図１（Ａ）の上面図では、図の明瞭化のために一部の要素を省いて図示している。
　本発明の一態様の半導体装置は、トランジスタ２００と、層間膜として機能する絶縁体２１４、絶縁体２１６、絶縁体２８０、絶縁体２８２、絶縁体２８３、および絶縁体２８４とを有する。
　また、トランジスタ２００と電気的に接続し、プラグとして機能する導電体２４６（導電体２４６ａ、および導電体２４６ｂ）とを有する。
　また、層間膜と、プラグとして機能する導電体との間に、バリア層２７６を有する。
　トランジスタ２００は、第１のゲート電極として機能する導電体２０５と、第２のゲート電極として機能する導電体２６０（導電体２６０ａ、および導電体２６０ｂ）と、第１のゲート絶縁層として機能する絶縁体２２０、絶縁体２２２、および絶縁体２２４と、第２のゲート絶縁膜として機能する絶縁体２５０と、チャネルが形成される領域を有する酸化物２３０（酸化物２３０ａ、酸化物２３０ｂ、および酸化物２３０ｃ）と、ソースまたはドレインの一方として機能する導電体２４０ａと、ソースまたはドレインの他方として機能する導電体２４０ｂと、導電体２４０（導電体２４０ａ、および導電体２４０ｂ）と接するバリア層２４５（バリア層２４５ａ、およびバリア層２４５ｂ）と、バリア層２５２、およびバリア層２７０と、を有する。
　トランジスタ２００において、酸化物２３０は、酸化物半導体として機能する金属酸化物（以下、酸化物半導体ともいう）を用いることが好ましい。酸化物半導体を用いたトランジスタは、非導通状態において極めてリーク電流が小さいため、低消費電力の半導体装置が提供できる。また、酸化物半導体は、スパッタリング法などを用いて成膜できるため、高集積型の半導体装置を構成するトランジスタに用いることができる。
　一方で、酸化物半導体を用いたトランジスタは、酸化物半導体中の不純物及び酸素欠損によって、その電気特性が変動しやすく、信頼性が悪くなる場合がある。また、酸化物半導体に含まれる水素は、金属原子と結合する酸素と反応して水になるため、酸素欠損を形成する場合がある。該酸素欠損に水素が入ることで、キャリアである電子が生成される場合がある。従って、酸素欠損が含まれている酸化物半導体を用いたトランジスタはノーマリーオン特性となりやすい。このため、酸化物半導体中の酸素欠損はできる限り低減されていることが好ましい。
　ここで、酸化物２３０と近接する導電体として金属を用いる場合、酸化物２３０中の酸素原子が移動し、該金属に拡散することで、該金属が酸化する場合がある。また、酸素原子を失った酸化物２３０には、酸素欠損が形成される。
　例えば、ソース電極、およびドレイン電極として機能する導電体２４０と、酸化物２３０ｂが接する領域において、酸化物２３０の酸素原子が移動し、酸素欠損が生じる場合がある。なお、酸化物２３０ｂにおいて、ソース電極、およびドレイン電極として機能する導電体２４０と接する領域は、ソース領域、およびドレイン領域として機能する。従って、導電体２４０と酸化物２３０ｂとが接する領域に、酸素欠損が生じ、当該領域が低抵抗領域となることにより、コンタクト抵抗を低減することができる。
　一方、酸化物２３０ｂにおけるチャネルが形成される領域と、ゲート絶縁膜として機能する絶縁体２５０との界面に、酸素欠損が存在すると、電気特性の変動が生じ、信頼性が悪くなる場合がある。しかしながら、酸化物２３０ｂにおけるチャネルが形成される領域は、ゲート絶縁体を介して、ゲート電極となる導電体２６０と近接するため、酸素欠損が生じる蓋然性が高い。
　そこで、酸化物２３０ｂと、ゲート電極として機能する導電体２６０との間に、バリア性を有する層（以下、バリア層ともいう。）として、バリア層２５２を設けるとよい。なお、本明細書において、特に規定せずバリア性と記載する場合、酸素（例えば、酸素原子、酸素分子など。なお、以下、酸素とした場合、酸素原子、酸素分子ともに含む。）の少なくとも一の拡散を抑制する機能（上記酸素が透過しにくい）とする。
　例えば、バリア性を有する膜の一例として、３５０℃、好ましくは４００℃の雰囲気下において、酸素の拡散を抑制することができればよい。例えば、酸素を放出する第１の膜上に、任意の第２の膜を積層した構造において、ＴＤＳ（Ｔｈｅｒｍａｌ　Ｄｅｓｏｒｐｔｉｏｎ　Ｓｐｅｃｔｒｏｓｃｏｐｙ）測定を行った際に、４００℃以下において、酸素分子（Ｏ２）の放出が２．０×１０１５ｍｏｌｅｃｕｌｅｓ／ｃｍ２以下で検出される場合、第２の膜は、酸素に対してバリア性を有するとする。なお、好ましくは、６００℃以下において、酸素分子（Ｏ２）の放出が２．０×１０１４ｍｏｌｅｃｕｌｅｓ／ｃｍ２以下で検出される膜であるとよい。
　また、上記バリア性を有する膜は、水素の拡散も抑制することが好ましい。バリア性を有する膜の一例として、３５０℃、好ましくは４００℃の雰囲気下において、水素の拡散を抑制することができればよい。例えば、水素を放出する第１の膜上に、任意の第２の膜を積層した構造において、ＴＤＳ測定を行った際に、４００℃以下において、水素分子（Ｈ２）の放出が３．０×１０１５ｍｏｌｅｃｕｌｅｓ／ｃｍ２以下で検出される場合、第２の膜は、酸素に対してバリア性を有するとする。なお、好ましくは、４００℃以下において、水素分子（Ｈ２）の放出が１．０×１０１５ｍｏｌｅｃｕｌｅｓ／ｃｍ２以下で検出される膜であるとよい。
　さらに、上記バリア性を有する膜は、水の拡散も抑制することが好ましい。バリア性を有する膜の一例として、３５０℃、好ましくは４００℃の雰囲気下において、水の拡散を抑制することができればよい。例えば、水を放出する第１の膜上に、任意の第２の膜を積層した構造において、ＴＤＳ測定を行った際に、４００℃以下において、水分子（Ｈ２Ｏ）の放出が６．０×１０１５ｍｏｌｅｃｕｌｅｓ／ｃｍ２以下で検出される場合、第２の膜は、酸素に対してバリア性を有するとする。なお、好ましくは、４００℃以下において、水分子（Ｈ２Ｏ）の放出が５．０×１０１５ｍｏｌｅｃｕｌｅｓ／ｃｍ２以下で検出される膜であるとよい。
　特に、バリア層２５２は、酸化物２３０のチャネルが形成される領域上に、ゲート絶縁体として機能する絶縁体２５０を介し、ゲート電極として機能する導電体２６０と接して、設けることが好ましい。バリア層２５２を設けることで、酸化物２３０から導電体２６０への酸素の拡散が抑制される。
　なお、バリア層２５２が、導電性を有する場合、ゲート電極の一部としての機能を有してもよい。また、バリア層２５２が、絶縁性を有する場合、バリア層２５２は、ゲート絶縁体の一部としての機能を有してもよい。なお、図では、バリア層２５２を単層で示したが、２層以上の積層構造としてもよい。
　また、導電体２６０の側面、および上面に接して、バリア性を有する層として、バリア層２７０を設けることが好ましい。例えば、導電体２６０の端部において、バリア層２７０と、バリア層２５２を接して設ける。つまり、導電体２６０を、バリア性を有する層により取り囲む構造とすることで、導電体２６０を封止し、導電体２６０が、周囲の構造体から拡散した酸素により、酸化することを抑制することができる。
　さらに、酸化物２３０のチャネルが形成される領域と接する絶縁体２５０は、酸化シリコン膜や酸化窒化シリコン膜などの、酸素を含む絶縁体であることが好ましい。なお、本明細書中において、酸化窒化シリコンとは、その組成として窒素よりも酸素の含有量が多い材料を指し、窒化酸化シリコンとは、その組成として、酸素よりも窒素の含有量が多い材料を示す。
　特に、絶縁体２５０には、化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物を用いることが好ましい。つまり、絶縁体２５０には、化学量論的組成よりも酸素が過剰に存在する領域（以下、過剰酸素領域ともいう）が形成されていることが好ましい。酸化物２３０のチャネルが形成される領域に接して、過剰酸素領域を有する絶縁体を設けることで、トランジスタ２００が有する酸化物２３０の酸素欠損を低減し、信頼性を向上させることができる。
　過剰酸素領域を有する絶縁体として、具体的には、加熱により一部の酸素が脱離する酸化物材料を用いることが好ましい。加熱により酸素を脱離する酸化物とは、ＴＤＳ分析にて、酸素分子に換算しての酸素の脱離量が１．０×１０１８ｍｏｌｅｃｕｌｅｓ／ｃｍ３以上、好ましくは３．０×１０２０ｍｏｌｅｃｕｌｅｓ／ｃｍ３以上である酸化物膜である。なお、上記ＴＤＳ分析時における膜の表面温度としては１００℃以上７００℃以下、または１００℃以上５００℃以下の範囲が好ましい。
　ここで、バリア層２５２を設けることで、絶縁体２５０から導電体２６０への過剰酸素の拡散が抑制される。つまり、酸化物２３０へ供給する過剰酸素量の減少を抑制することができる。また、周囲の構造物から拡散する過剰酸素による導電体２６０の酸化を抑制することができる。
　以上より、安定した電気特性を有する半導体装置を提供することができる。また、信頼性が高い半導体装置を提供することができる。また、消費電力が小さい半導体装置を提供することができる。
　以下では、本発明の一態様に係るトランジスタ２００を有する半導体装置の詳細な構成について説明する。
　チャネル形成領域として機能する領域を有する酸化物２３０は、酸化物２３０ａと、酸化物２３０ａ上の酸化物２３０ｂと、酸化物２３０ｂ上の酸化物２３０ｃと、を有する。酸化物２３０ｂ下に酸化物２３０ａを有することで、酸化物２３０ａよりも下方に形成された構造物から、酸化物２３０ｂへの不純物の拡散を抑制することができる。また、酸化物２３０ｂ上に酸化物２３０ｃを有することで、酸化物２３０ｃよりも上方に形成された構造物から、酸化物２３０ｂへの不純物の拡散を抑制することができる。
　なお、酸化物２３０は、各金属原子の原子数比が異なる酸化物により、積層構造を有することが好ましい。具体的には、酸化物２３０ａに用いる金属酸化物において、構成元素中の元素Ｍの原子数比が、酸化物２３０ｂに用いる金属酸化物における、構成元素中の元素Ｍの原子数比より、大きいことが好ましい。また、酸化物２３０ａに用いる金属酸化物において、Ｉｎに対する元素Ｍの原子数比が、酸化物２３０ｂに用いる金属酸化物における、Ｉｎに対する元素Ｍの原子数比より大きいことが好ましい。また、酸化物２３０ｂに用いる金属酸化物において、元素Ｍに対するＩｎの原子数比が、酸化物２３０ａに用いる金属酸化物における、元素Ｍに対するＩｎの原子数比より大きいことが好ましい。また、酸化物２３０ｃは、酸化物２３０ａまたは酸化物２３０ｂに用いることができる金属酸化物を、用いることができる。
　また、酸化物２３０ａおよび酸化物２３０ｃの伝導帯下端のエネルギーが、酸化物２３０ｂの伝導帯下端のエネルギーより高くなることが好ましい。また、言い換えると、酸化物２３０ａおよび酸化物２３０ｃの電子親和力が、酸化物２３０ｂの電子親和力より小さいことが好ましい。
　ここで、酸化物２３０ａ、酸化物２３０ｂ、および酸化物２３０ｃの接合部において、伝導帯下端はなだらかに変化する。換言すると、酸化物２３０ａ、酸化物２３０ｂ、および酸化物２３０ｃの接合部における伝導帯下端は、連続的に変化または連続接合するともいうことができる。該構成にするには、酸化物２３０ａと酸化物２３０ｂとの界面、および酸化物２３０ｂと酸化物２３０ｃとの界面において形成される混合層の欠陥準位密度を低くするとよい。
　具体的には、酸化物２３０ａと酸化物２３０ｂ、酸化物２３０ｂと酸化物２３０ｃが、酸素以外に共通の元素を有する（主成分とする。）ことで、欠陥準位密度が低い混合層を形成することができる。例えば、酸化物２３０ｂがＩｎ−Ｇａ−Ｚｎ酸化物の場合、酸化物２３０ａおよび酸化物２３０ｃとして、Ｉｎ−Ｇａ−Ｚｎ酸化物、Ｇａ−Ｚｎ酸化物、酸化ガリウムなどを用いるとよい。
　このとき、キャリアの主たる経路は酸化物２３０ｂとなる。酸化物２３０ａ、酸化物２３０ｃを上述の構成とすることで、酸化物２３０ａと酸化物２３０ｂとの界面、および酸化物２３０ｂと酸化物２３０ｃとの界面における欠陥準位密度を低くすることができる。そのため、界面散乱によるキャリア伝導への影響が小さくなり、トランジスタ２００は高いオン電流を得られる。
　酸化物２３０は、酸化物半導体として機能する金属酸化物（以下、酸化物半導体ともいう。）を用いることが好ましい。例えば、チャネルが形成される領域の金属酸化物としては、バンドギャップが２ｅＶ以上、好ましくは２．５ｅＶ以上のものを用いることが好ましい。このように、バンドギャップの大きい金属酸化物を用いることで、トランジスタのオフ電流を低減することができる。
　酸化物半導体を用いたトランジスタは、非導通状態において極めてリーク電流が小さいため、低消費電力の半導体装置を提供できる。また、酸化物半導体は、スパッタリング法などを用いて成膜できるため、高集積型の半導体装置を構成するトランジスタに用いることができる。
　第１のゲート電極として機能する導電体２６０は、導電体２６０ａ、および導電体２６０ａ上の導電体２６０ｂを有する。導電体２６０ａは、導電体２０５の第１の導電体と同様に、水素原子、水素分子、水分子、窒素原子、窒素分子、酸化窒素分子（Ｎ２Ｏ、ＮＯ、ＮＯ２など）、銅原子などの不純物の拡散を抑制する機能を有する導電性材料を用いることが好ましい。または、酸素（例えば、酸素原子、酸素分子などの少なくとも一）の拡散を抑制する機能を有する導電性材料を用いることが好ましい。
　導電体２６０ａが酸素の拡散を抑制する機能を持つことにより、絶縁体２５０、およびバリア層２５２が有する過剰酸素により、導電体２６０ｂが酸化して導電率が低下することを抑制することができる。酸素の拡散を抑制する機能を有する導電性材料としては、例えば、タンタル、窒化タンタル、ルテニウムまたは酸化ルテニウムなどを用いることが好ましい。
　また、導電体２６０ｂは、タングステン、銅、またはアルミニウムを主成分とする導電性材料を用いることが好ましい。また、導電体２６０は、配線として機能するため、導電性が高い導電体を用いることが好ましい。例えば、タングステン、銅、またはアルミニウムを主成分とする導電性材料を用いることができる。また、導電体２６０ｂは積層構造としてもよく、例えば、チタン、窒化チタンと上記導電性材料との積層としてもよい。
　ここで、導電体２６０の酸化を抑制し、酸化物２３０に酸素欠損が生じること抑制するために、バリア層２５２を設ける。バリア層２５２は、酸化物２３０、および絶縁体２５０からの酸素拡散を抑制することができる。酸素の拡散を抑制するバリア層２５２を設けることで、酸化物２３０、および絶縁体２５０から導電体２６０への過剰酸素の拡散が抑制される。また、バリア層２５２を設けることで、絶縁体２５０が過剰酸素を有する場合、効率的に酸化物２３０へ供給することができる。つまり、酸化物２３０へ供給する過剰酸素量の減少を抑制することができる。また、過剰酸素による導電体２６０の酸化を抑制することができる。
　なお、バリア層２５２は、ゲート絶縁体の一部としての機能を有する場合がある。したがって、絶縁体２５０に酸化シリコンや酸化窒化シリコンなどを用いる場合、バリア層２５２は、比誘電率が高いｈｉｇｈ−ｋ材料である金属酸化物を用いることが好ましい。当該積層構造とすることで、熱に対して安定、かつ比誘電率の高い積層構造とすることができる。したがって、物理膜厚を保持したまま、トランジスタ動作時に印加するゲート電位の低減が可能となる。また、ゲート絶縁体として機能する絶縁体の等価酸化膜厚（ＥＯＴ）の薄膜化が可能となる。
　また、バリア層２５２は、第１のゲートの一部としての機能を有してもよい。例えば、酸化物２３０として用いることができる酸化物半導体を、バリア層２５２として用いることができる。その場合、導電体２６０をスパッタリング法で成膜することで、バリア層２５２の電気抵抗値を低下させて導電体とすることができる。これをＯＣ（Ｏｘｉｄｅ　Ｃｏｎｄｕｃｔｏｒ）電極と呼ぶことができる。
　バリア層２５２を有することで、導電体２６０からの電界の影響を弱めることなく、トランジスタ２００のオン電流の向上を図ることができる。また、絶縁体２５０と、バリア層２５２との物理的な厚みにより、導電体２６０と、酸化物２３０との間の距離を保つことで、導電体２６０と酸化物２３０との間のリーク電流を抑制することができる。また、絶縁体２５０、およびバリア層２５２との積層構造を設けることで、導電体２６０と酸化物２３０との間の物理的な距離、および導電体２６０から酸化物２３０へかかる電界強度を、容易に適宜調整することができる。
　具体的には、バリア層２５２として、ハフニウム、アルミニウム、ガリウム、イットリウム、ジルコニウム、タングステン、チタン、タンタル、ニッケル、ゲルマニウム、または、マグネシウムなどから選ばれた一種、または二種以上が含まれた金属、金属酸化物、金属窒化膜等を用いることができる。また、酸化物２３０に用いることができる酸化物半導体を低抵抗化することで、バリア層２５２として用いることができる。
　特に、アルミニウム、またはハフニウムの一方または双方の酸化物を含む絶縁体である、酸化アルミニウム、酸化ハフニウム、アルミニウムおよびハフニウムを含む酸化物（ハフニウムアルミネート）などを用いることが好ましい。特に、ハフニウムアルミネートは、酸化ハフニウム膜よりも、耐熱性が高い。そのため、後の工程での熱履歴において、結晶化しにくいため好ましい。
　さらに、導電体２６０の上面および側面に、バリア膜として機能するバリア層２７０を配置してもよい。バリア層２７０は、水または水素などの不純物、および酸素の拡散を抑制する機能を有する絶縁性材料を用いるとよい。例えば、酸化アルミニウムまたは酸化ハフニウムなどを用いることが好ましい。これにより、バリア層２７０よりも上方からの酸素で導電体２６０が酸化するのを抑制することができる。また、バリア層２７０よりも上方からの水または水素などの不純物が、導電体２６０および絶縁体２５０を介して、酸化物２３０に混入することを抑制することができる。
　例えば、バリア層２７０を設ける場合、導電体２６０の端部で、バリア層２５２とバリア層２７０とが接することが好ましい。つまり、導電体２６０を、バリア性を有する層により、取り囲む構造とすることで、導電体２６０を封止し、導電体２６０が、周囲の構造体から拡散した酸素原子により酸化し、導電性が低下することを抑制することができる。
　第２のゲートとして機能する導電体２０５は、図１（Ａ）に示すように、酸化物２３０、および導電体２６０と重なるように配置する。また、導電体２０５は、酸化物２３０におけるチャネル形成領域よりも、大きく設けるとよい。特に、図１（Ｃ）に示すように、導電体２０５は、酸化物２３０のチャネル形成領域のチャネル幅方向と交わる端部よりも外側の領域においても、延伸していることが好ましい。つまり、酸化物２３０のチャネル幅方向における側面において、導電体２０５と、導電体２６０とは、絶縁体を介して重畳していることが好ましい。
　ここで、トランジスタ２００において、導電体２６０は、第１のゲート（トップゲートともいう。）電極として機能する場合がある。また、導電体２０５は、第２のゲート（ボトムゲートともいう。）電極として機能する場合がある。その場合、導電体２０５に印加する電位を、導電体２６０に印加する電位と、連動させず、独立して変化させることで、トランジスタ２００の閾値電圧を制御することができる。特に、導電体２０５に負の電位を印加することにより、トランジスタ２００の閾値電圧を０Ｖより大きくし、オフ電流を低減することが可能となる。したがって、導電体２０５に負の電位を印加したほうが、印加しない場合よりも、導電体２６０に印加する電位が０Ｖのときのドレイン電流を小さくすることができる。
　また、例えば、導電体２０５と、導電体２６０とを重畳して設けることで、導電体２６０、および導電体２０５に電位を印加した場合、導電体２６０から生じる電界と、導電体２０５から生じる電界と、がつながり、酸化物２３０に形成されるチャネル形成領域を覆うことができる。
　つまり、第１のゲート電極としての機能を有する導電体２６０の電界と、第２のゲート電極としての機能を有する導電体２０５の電界によって、チャネル形成領域を電気的に取り囲むことができる。本明細書において、第１のゲート電極、および第２のゲート電極の電界によって、チャネル形成領域を電気的に取り囲むトランジスタの構造を、ｓｕｒｒｏｕｎｄｅｄ　ｃｈａｎｎｅｌ（Ｓ−ｃｈａｎｎｅｌ）構造とよぶ。
　導電体２０５は、絶縁体２１４および絶縁体２１６の開口の内壁に接して第１の導電体が形成され、さらに内側に第２の導電体が形成されている。ここで、第１の導電体および第２の導電体の上面の高さと、絶縁体２１６の上面の高さは同程度にできる。なお、トランジスタ２００では、第１の導電体および第２の導電体を積層する構成について示しているが、本発明はこれに限られるものではない。例えば、導電体２０５は、単層、または３層以上の積層構造として設ける構成にしてもよい。
　ここで、導電体２０５の第１の導電体は、水素原子、水素分子、水分子、窒素原子、窒素分子、酸化窒素分子（Ｎ２Ｏ、ＮＯ、ＮＯ２など）、銅原子などの不純物の拡散を抑制する機能を有する（上記不純物が透過しにくい。）導電性材料を用いることが好ましい。または、酸素（例えば、酸素原子、酸素分子などの少なくとも一）の拡散を抑制する機能を有する（上記酸素が透過しにくい。）導電性材料を用いることが好ましい。なお、本明細書において、不純物、または酸素の拡散を抑制する機能とは、上記不純物、または上記酸素のいずれか一または、すべての拡散を抑制する機能とする。
　導電体２０５の第１の導電体が酸素の拡散を抑制する機能を持つことにより、導電体２０５の第２の導電体が酸化して導電率が低下することを抑制することができる。酸素の拡散を抑制する機能を有する導電性材料としては、例えば、タンタル、窒化タンタル、ルテニウムまたは酸化ルテニウムなどを用いることが好ましい。したがって、導電体２０５の第１の導電体としては、上記導電性材料を単層または積層とすればよい。これにより、水素、水などの不純物が、導電体２０５を通じて、トランジスタ２００側に拡散するのを抑制することができる。
　また、導電体２０５が配線の機能を兼ねる場合、導電体２０５の第２の導電体は、タングステン、銅、またはアルミニウムを主成分とする、導電性が高い導電性材料を用いることが好ましい。なお、導電体２０５の第２の導電体を単層で図示したが、積層構造としてもよく、例えば、チタン、窒化チタンと上記導電性材料との積層としてもよい。
　特に、導電体２０５の第２の導電体に、銅を用いることが好ましい。銅は抵抗が小さいため、配線等に用いることが好ましい。一方、銅は拡散しやすいため、酸化物２３０に拡散することで、トランジスタ２００の電気特性を低下させる場合がある。そこで、例えば、絶縁体２２２には、銅の透過性が低い酸化アルミニウム、または酸化ハフニウムなどの材料を用いることで、銅の拡散を抑えることができる。
　導電体２４０（導電体２４０ａ、および導電体２４０ｂ）は、一方がソース電極として機能し、他方がドレイン電極として機能する。
　導電体２４０ａと、導電体２４０ｂとは、アルミニウム、チタン、クロム、ニッケル、銅、イットリウム、ジルコニウム、モリブデン、銀、タンタル、またはタングステンなどの金属、またはこれを主成分とする合金を用いることができる。特に、窒化タンタルなどの金属窒化物膜は、水素または酸素に対するバリア性があり、また、耐酸化性が高いため、好ましい。
　また、図では単層構造を示したが、２層以上の積層構造としてもよい。例えば、窒化タンタルとタングステン膜を積層するとよい。また、チタン膜とアルミニウム膜を積層するとよい。また、タングステン膜上にアルミニウム膜を積層する二層構造、銅−マグネシウム−アルミニウム合金膜上に銅膜を積層する二層構造、チタン膜上に銅膜を積層する二層構造、タングステン膜上に銅膜を積層する二層構造としてもよい。
　また、チタン膜または窒化チタン膜と、そのチタン膜または窒化チタン膜上に重ねてアルミニウム膜または銅膜を積層し、さらにその上にチタン膜または窒化チタン膜を形成する三層構造、モリブデン膜または窒化モリブデン膜と、そのモリブデン膜または窒化モリブデン膜上に重ねてアルミニウム膜または銅膜を積層し、さらにその上にモリブデン膜または窒化モリブデン膜を形成する三層構造等がある。なお、酸化インジウム、酸化錫または酸化亜鉛を含む透明導電材料を用いてもよい。
　また、導電体２４０ａ、および導電体２４０ｂ上に、バリア層２４５ａ、およびバリア層２４５ｂを設けてもよい。バリア層２４５ａ、およびバリア層２４５ｂは、酸素、または水素に対してバリア性を有する物質を用いることが好ましい。当該構成により、導電体２４０ａ、および導電体２４０ｂが、酸化物２３０ｃを成膜する際に、酸化することを抑制することができる。また、絶縁体２８０が有する過剰酸素領域の酸素が、導電体２４０ａ、および導電体２４０ｂと反応し、酸化することを防止することができる。
　バリア層２４５ａ、およびバリア層２４５ｂには、例えば、金属酸化物を用いることができる。特に、酸化アルミニウム、酸化ハフニウム、酸化ガリウムなどの、酸素や水素に対してバリア性のある絶縁膜を用いることが好ましい。また、ＣＶＤ法で形成した窒化シリコンを用いてもよい。
　バリア層２４５を有することで、導電体２４０の材料選択の幅を広げることができる。例えば、導電体２４０に、タングステンや、アルミニウムなどの耐酸化性が低い一方で導電性が高い材料を用いることができる。また、例えば、成膜、または加工がしやすい導電体を用いることができる。
　また、導電体２４０の酸化を抑制し、絶縁体２２４、および絶縁体２８０から、脱離した酸素を効率的に酸化物２３０へと供給することができる。また、導電体２４０に導電性が高い導電体を用いることで、消費電力が小さいトランジスタ２００を提供することができる。
　絶縁体２５０は、第１のゲート絶縁体として機能する。絶縁体２５０は、酸化物２３０ｃの上面に接して配置することが好ましい。絶縁体２５０は、加熱により酸素が放出される絶縁体を用いて形成することが好ましい。例えば、昇温脱離ガス分光法分析（ＴＤＳ分析）にて、酸素分子に換算しての酸素の脱離量が１．０×１０１８ｍｏｌｅｃｕｌｅｓ／ｃｍ３以上、好ましくは１．０×１０１９ｍｏｌｅｃｕｌｅｓ／ｃｍ３以上、さらに好ましくは２．０×１０１９ｍｏｌｅｃｕｌｅｓ／ｃｍ３以上、または３．０×１０２０ｍｏｌｅｃｕｌｅｓ／ｃｍ３以上である酸化物膜である。なお、上記ＴＤＳ分析時における膜の表面温度としては１００℃以上７００℃以下の範囲が好ましい。
　具体的には、過剰酸素を有する酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、フッ素を添加した酸化シリコン、炭素を添加した酸化シリコン、炭素および窒素を添加した酸化シリコン、空孔を有する酸化シリコンを用いることができる。特に、酸化シリコン、および酸化窒化シリコンは熱に対し安定であるため好ましい。
　加熱により酸素が放出される絶縁体を、絶縁体２５０として、酸化物２３０ｃの上面に接して設けることにより、絶縁体２５０から、酸化物２３０ｂのチャネル形成領域に効果的に酸素を供給することができる。また、絶縁体２２４と同様に、絶縁体２５０中の水または水素などの不純物濃度が低減されていることが好ましい。絶縁体２５０の膜厚は、１ｎｍ以上２０ｎｍ以下とするのが好ましい。
　絶縁体２２０、絶縁体２２２、および絶縁体２２４は、第２のゲート絶縁体としての機能を有する。
　ここで、酸化物２３０と接する絶縁体２２４は、化学量論的組成を満たす酸素よりも多くの酸素を含む絶縁体を用いることが好ましい。つまり、絶縁体２２４には、過剰酸素領域が形成されていることが好ましい。このような過剰酸素を含む絶縁体を酸化物２３０に接して設けることにより、酸化物２３０中の酸素欠損を低減し、トランジスタ２００の信頼性を向上させることができる。
　また、絶縁体２２４が、過剰酸素領域を有する場合、絶縁体２２２は、バリア性を有することが好ましい。つまり、絶縁体２２２が、酸素の拡散を抑制する機能を有することで、絶縁体２２４が有する過剰酸素領域の酸素は、絶縁体２２０側へ拡散することなく、効率よく酸化物２３０へ供給することができる。また、導電体２０５が、絶縁体２２４が有する過剰酸素領域の酸素と反応することを抑制することができる。
　絶縁体２２２は、例えば、酸化アルミニウム、酸化ハフニウム、酸化タンタル、酸化ジルコニウム、チタン酸ジルコン酸鉛（ＰＺＴ）、チタン酸ストロンチウム（ＳｒＴｉＯ３）または（Ｂａ，Ｓｒ）ＴｉＯ３（ＢＳＴ）などのいわゆるｈｉｇｈ−ｋ材料を含む絶縁体を単層または積層で用いることが好ましい。トランジスタの微細化、および高集積化が進むと、ゲート絶縁体の薄膜化により、リーク電流などの問題が生じる場合がある。ゲート絶縁体として機能する絶縁体にｈｉｇｈ−ｋ材料を用いることで、物理膜厚を保ちながら、トランジスタ動作時のゲート電位の低減が可能となる。
　また、上記酸素に加え、不純物、および水素などの拡散を抑制する機能を有する絶縁性材料であるアルミニウムおよびハフニウムの一方または双方の酸化物を含む絶縁体を用いるとよい。アルミニウムおよびハフニウムの一方または双方の酸化物を含む絶縁体として、酸化アルミニウム、酸化ハフニウム、アルミニウムおよびハフニウムを含む酸化物（ハフニウムアルミネート）などを用いることが好ましい。このような材料を用いて絶縁体２２２を形成した場合、絶縁体２２２は、酸化物２３０からの酸素の放出や、トランジスタ２００の周辺部から酸化物２３０への水素等の不純物の混入を抑制する層として機能する。
　または、これらの絶縁体に、例えば、酸化アルミニウム、酸化ビスマス、酸化ゲルマニウム、酸化ニオブ、酸化シリコン、酸化チタン、酸化タングステン、酸化イットリウム、酸化ジルコニウムを添加してもよい。またはこれらの絶縁体を窒化処理してもよい。上記の絶縁体に酸化シリコン、酸化窒化シリコンまたは窒化シリコンを積層して用いてもよい。
　また、絶縁体２２０は、熱的に安定していることが好ましい。例えば、酸化シリコンおよび酸化窒化シリコンは、熱的に安定であるため、ｈｉｇｈ−ｋ材料の絶縁体と絶縁体２２２とを組み合わせることで、熱的に安定かつ比誘電率の高い積層構造とすることができる。
　なお、絶縁体２２０、絶縁体２２２、および絶縁体２２４が、２層以上の積層構造を有していてもよい。その場合、同じ材料からなる積層構造に限定されず、異なる材料からなる積層構造でもよい。
　絶縁体２１４、絶縁体２１６、絶縁体２８０、絶縁体２８２、絶縁体２８３、および絶縁体２８４は、層間膜として機能する。
　絶縁体２１４、絶縁体２８２および絶縁体２８３、は、水または水素などの不純物が、基板側からトランジスタ２００に混入するのを抑制するバリア絶縁膜として機能することが好ましい。したがって、絶縁体２１４、絶縁体２８２および絶縁体２８３は、水素原子、水素分子、水分子、窒素原子、窒素分子、酸化窒素分子（Ｎ２Ｏ、ＮＯ、ＮＯ２など）、銅原子などの不純物の拡散を抑制する機能を有する（上記不純物が透過しにくい。）絶縁性材料を用いることが好ましい。または、酸素（例えば、酸素原子、酸素分子などの少なくとも一）の拡散を抑制する機能を有する（上記酸素が透過しにくい。）絶縁性材料を用いることが好ましい。
　例えば、絶縁体２１４、絶縁体２８２および絶縁体２８３として酸化アルミニウムや窒化シリコンなどを用いることが好ましい。当該構成により、水素、水などの不純物が絶縁体２１４よりも基板側からトランジスタ２００側に拡散するのを抑制することができる。または、絶縁体２２４などに含まれる酸素が、絶縁体２１４、絶縁体２８２および絶縁体２８３よりも基板側に、拡散するのを抑制することができる。また、例えば、水素、水などの不純物が絶縁体２８４よりも上方からトランジスタ２００側に拡散するのを抑制することができる。または、絶縁体２８０などに含まれる酸素が、絶縁体２８２および絶縁体２８３よりも絶縁体２８４側に、拡散するのを抑制することができる。
　また、絶縁体２１６、絶縁体２８０、および絶縁体２８４は、絶縁体２１４、絶縁体２８２および絶縁体２８３よりも誘電率が低いことが好ましい。誘電率が低い材料を層間膜とすることで、配線間に生じる寄生容量を低減することができる。
　例えば、絶縁体２１６、絶縁体２８０、および絶縁体２８４として、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、酸化アルミニウム、酸化ハフニウム、酸化タンタル、酸化ジルコニウム、チタン酸ジルコン酸鉛（ＰＺＴ）、チタン酸ストロンチウム（ＳｒＴｉＯ３）または（Ｂａ，Ｓｒ）ＴｉＯ３（ＢＳＴ）などの絶縁体を単層または積層で用いることができる。またはこれらの絶縁体に、例えば、酸化アルミニウム、酸化ビスマス、酸化ゲルマニウム、酸化ニオブ、酸化シリコン、酸化チタン、酸化タングステン、酸化イットリウム、酸化ジルコニウムを添加してもよい。またはこれらの絶縁体を窒化処理してもよい。上記の絶縁体に酸化シリコン、酸化窒化シリコンまたは窒化シリコンを積層して用いてもよい。
　特に、絶縁体２８０には、化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物を用いることが好ましい。つまり、トランジスタ２００近傍の層間膜に、過剰酸素領域を有する絶縁体を設けることで、トランジスタ２００が有する酸化物２３０の酸素欠損を低減することで、信頼性を向上させることができる。
　絶縁体２８０が、過剰酸素領域を有する場合、絶縁体２８２および絶縁体２８３は、酸素、水素、および水に対するバリア性を有することが好ましい。絶縁体２８２および絶縁体２８３が、酸素に対するバリア性を有することで、過剰酸素領域の酸素は、絶縁体２８４側へ拡散することなく、効率よく酸化物２３０へ供給することができる。
　また、トランジスタ２００は、絶縁体２８０、絶縁体２８２、絶縁体２８３、および絶縁体２８４に埋め込まれた導電体２４６（導電体２４６ａ、および導電体２４６ｂ）などのプラグや配線を介して、他の構造と電気的に接続される場合がある。この際、導電体２４６が、絶縁体２８０と接することで、絶縁体２８０が有する過剰酸素が、導電体２４６に吸収される場合がある。また、トランジスタ２００の周辺に形成される他の構造に含まれる不純物である水素は、プラグや配線に用いられる導電体を介して、該導電体と接する構造へと拡散する場合がある。
　そこで、導電体２４６と、過剰酸素領域を有する絶縁体２８０、並びにバリア性を有する絶縁体２８２および絶縁体２８３との間にバリア層２７６（バリア層２７６ａ、およびバリア層２７６ｂ）を設けるとよい。特に、バリア層２７６は、バリア性を有する絶縁体２８２および絶縁体２８３と接して設けられることが好ましい。バリア層２７６と、絶縁体２８２および絶縁体２８３とが接して設けられることで、絶縁体２８０、およびトランジスタ２００は、バリア性を有する絶縁体、およびバリア層により、封止される構造とすることができる。さらに、バリア層２７６は、絶縁体２８４の一部とも接することが好ましい。バリア層２７６が、絶縁体２８４まで延在していることで、酸素や不純物の拡散を、より抑制することができる。
　つまり、バリア層２７６を設けることで、絶縁体２８０が有する過剰酸素が、導電体２４６、および導電体２４０に吸収されることを抑制することができる。また、バリア層２７６を有することで、不純物である水素の拡散を抑制することができる。
　また、バリア層２７６を有することで、半導体装置に設けられるプラグや配線の形状、個数、または位置に関わらず、絶縁体２８０が有する過剰酸素を、適切な値で設けることができる。また、水素の拡散を抑制することで、酸素欠損ができにくくなるため、キャリア生成を抑えることができる。従って、トランジスタ２００に、過剰酸素を安定して供給することができるため、トランジスタ２００の電気特性が安定する。また、半導体装置を設計する際の自由度を高くすることができる。
　また、バリア層２７６を設けることで、プラグや配線に用いられる導電体の材料選択の幅を広げることができる。例えば、導電体２４６、および導電体２４０に、酸素を吸収する性質を持つ一方で、導電性が高い金属材料を用いることで、低消費電力の半導体装置を提供することができる。具体的には、タングステンや、アルミニウムなどの耐酸化性が低い一方で導電性が高い材料を用いることができる。また、例えば、成膜、または加工がしやすい導電体を用いることができる。
　また、導電体２４６、および導電体２４０の材料としては、金属材料、合金材料、金属窒化物材料、または金属酸化物材料などの導電性材料を、単層または積層して用いることができる。例えば、耐熱性と導電性を両立するタングステンやモリブデンなどの高融点材料を用いることが好ましい。または、アルミニウムや銅などの低抵抗導電性材料で形成することが好ましい。低抵抗導電性材料を用いることで配線抵抗を低くすることができる。
　なお、導電体２４６としては、例えば、水素、および酸素に対してバリア性を有する導電体である窒化タンタル等を用いるとよい。また、導電体２４０に、導電性が高いタングステンを用いることで、配線としての導電性を保持したまま、外部からの不純物の拡散を抑制することができる。
　上記構造を有することで、オン電流が大きい酸化物半導体を有するトランジスタを有する半導体装置を提供することができる。または、オフ電流が小さい酸化物半導体を有するトランジスタを有する半導体装置を提供することができる。または、電気特性の変動を抑制し、安定した電気特性を有すると共に、信頼性を向上させた半導体装置を提供することができる。
＜トランジスタの構造２＞
　図２には、トランジスタ２００を有する半導体装置の一例を示す。図２（Ａ）は半導体装置の上面を示す。なお、図の明瞭化のため、図２（Ａ）において一部の膜は省略されている。また、図２（Ｂ）は、図２（Ａ）に示す一点鎖線Ｌ１−Ｌ２に対応する断面図であり、図２（Ｃ）はＷ１−Ｗ２に対応する断面図である。
　なお、図２に示す半導体装置において、図１に示した半導体装置を構成する構造と同機能を有する構造には、同符号を付記する。
　図２に示す構造は、図１に占める構造と、酸化物２３０ｃの形状が異なる。つまり、酸化物２３０ｃが、導電体２４０の側面を覆うことが異なる。本構造とすることで、導電体２４０が、絶縁体２８０が有する過剰酸素領域により、酸化することを抑制することができる。従って、導電体２４０の導電性が低下することなく、トランジスタ２００は、高いオン電流を維持することができる。
　なお、絶縁体２５０と、酸化物２３０ｃを同時に加工することにより、絶縁体２５０と、酸化物２３０ｃが同形状である例を示したが、本発明は該構造に限定されない。例えば、絶縁体２５０の端部は、バリア層２５２の端部、およびバリア層２７０の端部と、同一面上に形成されていてもよい。
　また、トランジスタ２００を覆う絶縁体２８０は、その下方の凹凸形状を被覆する平坦化膜として機能してもよい。本構造とすることで、絶縁体２８２の被膜性が向上する。従って、絶縁体２８２が、断膜することなく、トランジスタ２００と絶縁体２８０とを封止することができる。
　上記構造を有することで、オン電流が大きい酸化物半導体を有するトランジスタを有する半導体装置を提供することができる。または、オフ電流が小さい酸化物半導体を有するトランジスタを有する半導体装置を提供することができる。または、電気特性の変動を抑制し、安定した電気特性を有すると共に、信頼性を向上させた半導体装置を提供することができる。
＜半導体装置の構成材料＞
　以下では、半導体装置に用いることができる構成材料について説明する。
＜＜基板＞＞
　トランジスタ２００を形成する基板としては、例えば、絶縁体基板、半導体基板または導電体基板を用いればよい。絶縁体基板としては、例えば、ガラス基板、石英基板、サファイア基板、安定化ジルコニア基板（イットリア安定化ジルコニア基板など）、樹脂基板などがある。また、半導体基板としては、例えば、シリコン、ゲルマニウムなどの半導体基板、または炭化シリコン、シリコンゲルマニウム、ヒ化ガリウム、リン化インジウム、酸化亜鉛、酸化ガリウムからなる化合物半導体基板などがある。さらには、前述の半導体基板内部に絶縁体領域を有する半導体基板、例えばＳＯＩ（Ｓｉｌｉｃｏｎ　Ｏｎ　Ｉｎｓｕｌａｔｏｒ）基板などがある。導電体基板としては、黒鉛基板、金属基板、合金基板、導電性樹脂基板などがある。または、金属の窒化物を有する基板、金属の酸化物を有する基板などがある。さらには、絶縁体基板に導電体または半導体が設けられた基板、半導体基板に導電体または絶縁体が設けられた基板、導電体基板に半導体または絶縁体が設けられた基板などがある。または、これらの基板に素子が設けられたものを用いてもよい。基板に設けられる素子としては、容量素子、抵抗素子、スイッチ素子、発光素子、記憶素子などがある。
　また、基板として、可撓性基板を用いてもよい。なお、可撓性基板上にトランジスタを設ける方法としては、非可撓性の基板上にトランジスタを作製した後、トランジスタを剥離し、可撓性基板である基板に転置する方法もある。その場合には、非可撓性基板とトランジスタとの間に剥離層を設けるとよい。また、基板が伸縮性を有してもよい。また、基板は、折り曲げや引っ張りをやめた際に、元の形状に戻る性質を有してもよい。または、元の形状に戻らない性質を有してもよい。基板は、例えば、５μｍ以上７００μｍ以下、好ましくは１０μｍ以上５００μｍ以下、さらに好ましくは１５μｍ以上３００μｍ以下の厚さとなる領域を有する。基板を薄くすると、トランジスタを有する半導体装置を軽量化することができる。また、基板を薄くすることで、ガラスなどを用いた場合にも伸縮性を有する場合や、折り曲げや引っ張りをやめた際に、元の形状に戻る性質を有する場合がある。そのため、落下などによって基板上の半導体装置に加わる衝撃などを緩和することができる。すなわち、丈夫な半導体装置を提供することができる。
　可撓性基板である基板としては、例えば、金属、合金、樹脂もしくはガラス、またはそれらの繊維などを用いることができる。また、基板として、繊維を編みこんだシート、フィルムまたは箔などを用いてもよい。可撓性基板である基板は、線膨張率が低いほど環境による変形が抑制されて好ましい。可撓性基板である基板としては、例えば、線膨張率が１×１０−３／Ｋ以下、５×１０−５／Ｋ以下、または１×１０−５／Ｋ以下である材質を用いればよい。樹脂としては、例えば、ポリエステル、ポリオレフィン、ポリアミド（ナイロン、アラミドなど）、ポリイミド、ポリカーボネート、アクリルなどがある。特に、アラミドは、線膨張率が低いため、可撓性基板である基板として好適である。
＜＜絶縁体＞＞
　絶縁体としては、絶縁性を有する酸化物、窒化物、酸化窒化物、窒化酸化物、金属酸化物、金属酸化窒化物、金属窒化酸化物などがある。
　例えば、トランジスタの微細化、および高集積化が進むと、ゲート絶縁体の薄膜化により、リーク電流などの問題が生じる場合がある。ゲート絶縁体として機能する絶縁体に、ｈｉｇｈ−ｋ材料を用いることで物理膜厚を保ちながら、トランジスタ動作時の低電圧化が可能となる。一方、層間膜として機能する絶縁体には、比誘電率が低い材料を用いることで、配線間に生じる寄生容量を低減することができる。したがって、絶縁体の機能に応じて、材料を選択するとよい。
　また、比誘電率の高い絶縁体としては、酸化ガリウム、酸化ハフニウム、酸化ジルコニウム、アルミニウムおよびハフニウムを有する酸化物、アルミニウムおよびハフニウムを有する酸化窒化物、シリコンおよびハフニウムを有する酸化物、シリコンおよびハフニウムを有する酸化窒化物またはシリコンおよびハフニウムを有する窒化物などがある。
　また、比誘電率が低い絶縁体としては、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、フッ素を添加した酸化シリコン、炭素を添加した酸化シリコン、炭素および窒素を添加した酸化シリコン、空孔を有する酸化シリコンまたは樹脂などがある。
　また、特に、酸化シリコンおよび酸化窒化シリコンは、熱的に安定である。そのため、例えば、樹脂と組み合わせることで、熱的に安定かつ比誘電率の低い積層構造とすることができる。樹脂としては、例えば、ポリエステル、ポリオレフィン、ポリアミド（ナイロン、アラミドなど）、ポリイミド、ポリカーボネートまたはアクリルなどがある。また、例えば、酸化シリコン、および酸化窒化シリコンは、比誘電率の高い絶縁体と組み合わせることで、熱的に安定かつ比誘電率の高い積層構造とすることができる。
　また、酸化物半導体を用いたトランジスタは、水素などの不純物および酸素の透過を抑制する機能を有する絶縁体で囲うことによって、トランジスタの電気特性を安定にすることができる。
　水素などの不純物および酸素の透過を抑制する機能を有する絶縁体としては、例えば、ホウ素、炭素、窒素、酸素、フッ素、マグネシウム、アルミニウム、シリコン、リン、塩素、アルゴン、ガリウム、ゲルマニウム、イットリウム、ジルコニウム、ランタン、ネオジム、ハフニウムまたはタンタルを含む絶縁体を、単層で、または積層で用いればよい。具体的には、水素などの不純物および酸素の透過を抑制する機能を有する絶縁体として、酸化アルミニウム、酸化マグネシウム、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウムまたは酸化タンタルなどの金属酸化物、窒化酸化シリコンまたは窒化シリコンなどを用いることができる。
　例えば、ゲート絶縁体の一部として機能する絶縁体２２４および絶縁体２５０は、過剰酸素領域を有する絶縁体であることが好ましい。例えば、過剰酸素領域を有する酸化シリコンまたは酸化窒化シリコンを酸化物２３０と接する構造とすることで、酸化物２３０が有する酸素欠損を補償することができる。
　また、例えば、ゲート絶縁体の一部として機能する絶縁体２２２において、アルミニウム、ハフニウム、およびガリウムの一種または複数種の酸化物を含む絶縁体を用いることができる。特に、アルミニウムおよびハフニウムの一方または双方の酸化物を含む絶縁体として、酸化アルミニウム、酸化ハフニウム、アルミニウムおよびハフニウムを含む酸化物（ハフニウムアルミネート）などを用いることが好ましい。
　例えば、絶縁体２２０には、熱に対して安定である酸化シリコンまたは酸化窒化シリコンを用いることが好ましい。ゲート絶縁体として、熱に対して安定な膜と、比誘電率が高い膜との積層構造とすることで、物理膜厚を保持したまま、ゲート絶縁体の等価酸化膜厚（ＥＯＴ）の薄膜化が可能となる。
　上記積層構造とすることで、ゲート電極からの電界の影響を弱めることなく、オン電流の向上を図ることができる。また、ゲート絶縁体の物理的な厚みにより、ゲート電極と、チャネルが形成される領域との間の距離を保つことで、ゲート電極とチャネル形成領域との間のリーク電流を抑制することができる。
　絶縁体２１６、絶縁体２８０および絶縁体２８４は、比誘電率の低い絶縁体を有することが好ましい。例えば、当該絶縁体は、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、フッ素を添加した酸化シリコン、炭素を添加した酸化シリコン、炭素および窒素を添加した酸化シリコン、空孔を有する酸化シリコンまたは樹脂などを有することが好ましい。または、当該絶縁体は、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、フッ素を添加した酸化シリコン、炭素を添加した酸化シリコン、炭素および窒素を添加した酸化シリコンまたは空孔を有する酸化シリコンと、樹脂と、の積層構造を有することが好ましい。酸化シリコンおよび酸化窒化シリコンは、熱的に安定であるため、樹脂と組み合わせることで、熱的に安定かつ比誘電率の低い積層構造とすることができる。樹脂としては、例えば、ポリエステル、ポリオレフィン、ポリアミド（ナイロン、アラミドなど）、ポリイミド、ポリカーボネートまたはアクリルなどがある。
　絶縁体２１４、バリア層２５２、バリア層２７０、バリア層２７６、絶縁体２８２および絶縁体２８３としては、水素などの不純物および酸素の透過を抑制する機能を有する絶縁体を用いればよい。バリア層２５２、バリア層２７０としては、例えば、酸化アルミニウム、酸化ハフニウム、酸化マグネシウム、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジムまたは酸化タンタルなどの金属酸化物、窒化酸化シリコンまたは窒化シリコンなどを用いればよい。
＜＜導電体＞＞
　導電体としては、アルミニウム、クロム、銅、銀、金、白金、タンタル、ニッケル、チタン、モリブデン、タングステン、ハフニウム、バナジウム、ニオブ、マンガン、マグネシウム、ジルコニウム、ベリリウム、インジウム、ルテニウムなどから選ばれた金属元素を１種以上含む材料を用いることができる。また、リン等の不純物元素を含有させた多結晶シリコンに代表される、電気伝導度が高い半導体、ニッケルシリサイドなどのシリサイドを用いてもよい。
　また、上記の材料で形成される導電層を複数積層して用いてもよい。例えば、前述した金属元素を含む材料と、酸素を含む導電性材料と、を組み合わせた積層構造としてもよい。また、前述した金属元素を含む材料と、窒素を含む導電性材料と、を組み合わせた積層構造としてもよい。また、前述した金属元素を含む材料と、酸素を含む導電性材料と、窒素を含む導電性材料と、を組み合わせた積層構造としてもよい。
　なお、トランジスタのチャネル形成領域に酸化物を用いる場合において、ゲート電極として機能する導電体には、前述した金属元素を含む材料と、酸素を含む導電性材料と、を組み合わせた積層構造を用いることが好ましい。この場合は、酸素を含む導電性材料をチャネル形成領域側に設けるとよい。酸素を含む導電性材料をチャネル形成領域側に設けることで、当該導電性材料から離脱した酸素がチャネル形成領域に供給されやすくなる。
　特に、ゲート電極として機能する導電体として、チャネルが形成される金属酸化物に含まれる金属元素および酸素を含む導電性材料を用いることが好ましい。また、前述した金属元素および窒素を含む導電性材料を用いてもよい。例えば、窒化チタン、窒化タンタルなどの窒素を含む導電性材料を用いてもよい。また、インジウム錫酸化物、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、シリコンを添加したインジウム錫酸化物を用いてもよい。また、窒素を含むインジウムガリウム亜鉛酸化物を用いてもよい。このような材料を用いることで、チャネルが形成される金属酸化物に含まれる水素を捕獲することができる場合がある。または、外方の絶縁体などから混入する水素を捕獲することができる場合がある。
　導電体２６０、導電体２０５、導電体２４０および導電体２４６としては、アルミニウム、クロム、銅、銀、金、白金、タンタル、ニッケル、チタン、モリブデン、タングステン、ハフニウム、バナジウム、ニオブ、マンガン、マグネシウム、ジルコニウム、ベリリウム、インジウム、ルテニウムなどから選ばれた金属元素を１種以上含む材料を用いることができる。また、リン等の不純物元素を含有させた多結晶シリコンに代表される、電気伝導度が高い半導体、ニッケルシリサイドなどのシリサイドを用いてもよい。
　また、バリア層２５２、バリア層２７０としては、イリジウム、ルテニウム、ストロンチウム、ランタン、及びニッケルの中から選ばれるいずれか一または複数の酸化物を用いることができる。または、バリア層２５２、バリア層２７０としては、チタンとアルミニウムとを含む窒化物、代表的にはＴｉＡｌＮｘ（ｘは任意数）を好適に用いることができる。
＜＜金属酸化物＞＞
　酸化物２３０として、酸化物半導体として機能する金属酸化物（以下、酸化物半導体ともいう。）を用いることが好ましい。以下では、本発明に係る酸化物２３０に適用可能な金属酸化物について説明する。
　金属酸化物は、少なくともインジウムまたは亜鉛を含むことが好ましい。特にインジウムおよび亜鉛を含むことが好ましい。また、それらに加えて、アルミニウム、ガリウム、イットリウムまたはスズなどが含まれていることが好ましい。また、ホウ素、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、またはマグネシウムなどから選ばれた一種、または複数種が含まれていてもよい。
　ここでは、金属酸化物が、インジウム、元素Ｍおよび亜鉛を有するＩｎ−Ｍ−Ｚｎ酸化物である場合を考える。なお、元素Ｍは、アルミニウム、ガリウム、イットリウムまたはスズなどとする。そのほかの元素Ｍに適用可能な元素としては、ホウ素、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、マグネシウムなどがある。ただし、元素Ｍとして、前述の元素を複数組み合わせても構わない場合がある。
　なお、本明細書等において、窒素を有する金属酸化物も金属酸化物（ｍｅｔａｌ　ｏｘｉｄｅ）と総称する場合がある。また、窒素を有する金属酸化物を、金属酸窒化物（ｍｅｔａｌ　ｏｘｙｎｉｔｒｉｄｅ）と呼称してもよい。
［金属酸化物の構成］
　以下では、本発明の一態様で開示されるトランジスタに用いることができるＣＡＣ（Ｃｌｏｕｄ−Ａｌｉｇｎｅｄ　Ｃｏｍｐｏｓｉｔｅ）−ＯＳの構成について説明する。
　なお、本明細書等において、ＣＡＡＣ（ｃ−ａｘｉｓ　ａｌｉｇｎｅｄ　ｃｒｙｓｔａｌ）、およびＣＡＣ（Ｃｌｏｕｄ−Ａｌｉｇｎｅｄ　Ｃｏｍｐｏｓｉｔｅ）と記載する場合がある。なお、ＣＡＡＣは結晶構造の一例を表し、ＣＡＣは機能、または材料の構成の一例を表す。
　ＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ　ｏｘｉｄｅとは、材料の一部では導電性の機能と、材料の一部では絶縁性の機能とを有し、材料の全体では半導体としての機能を有する。なお、ＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ　ｏｘｉｄｅを、トランジスタの活性層に用いる場合、導電性の機能は、キャリアとなる電子（または正孔）を流す機能であり、絶縁性の機能は、キャリアとなる電子を流さない機能である。導電性の機能と、絶縁性の機能とを、それぞれ相補的に作用させることで、スイッチングさせる機能（Ｏｎ／Ｏｆｆさせる機能）をＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ　ｏｘｉｄｅに付与することができる。ＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ　ｏｘｉｄｅにおいて、それぞれの機能を分離させることで、双方の機能を最大限に高めることができる。
　また、ＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ　ｏｘｉｄｅは、導電性領域、および絶縁性領域を有する。導電性領域は、上述の導電性の機能を有し、絶縁性領域は、上述の絶縁性の機能を有する。また、材料中において、導電性領域と、絶縁性領域とは、ナノ粒子レベルで分離している場合がある。また、導電性領域と、絶縁性領域とは、それぞれ材料中に偏在する場合がある。また、導電性領域は、周辺がぼけてクラウド状に連結して観察される場合がある。
　また、ＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ　ｏｘｉｄｅにおいて、導電性領域と、絶縁性領域とは、それぞれ０．５ｎｍ以上１０ｎｍ以下、好ましくは０．５ｎｍ以上３ｎｍ以下のサイズで材料中に分散している場合がある。
　また、ＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ　ｏｘｉｄｅは、異なるバンドギャップを有する成分により構成される。例えば、ＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ　ｏｘｉｄｅは、絶縁性領域に起因するワイドギャップを有する成分と、導電性領域に起因するナローギャップを有する成分と、により構成される。当該構成の場合、キャリアを流す際に、ナローギャップを有する成分において、主にキャリアが流れる。また、ナローギャップを有する成分が、ワイドギャップを有する成分に相補的に作用し、ナローギャップを有する成分に連動してワイドギャップを有する成分にもキャリアが流れる。このため、上記ＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ　ｏｘｉｄｅをトランジスタのチャネル形成領域に用いる場合、トランジスタのオン状態において高い電流駆動力、つまり大きなオン電流、および高い電界効果移動度を得ることができる。
　すなわち、ＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ　ｏｘｉｄｅは、マトリックス複合材（ｍａｔｒｉｘ　ｃｏｍｐｏｓｉｔｅ）、または金属マトリックス複合材（ｍｅｔａｌ　ｍａｔｒｉｘ　ｃｏｍｐｏｓｉｔｅ）と呼称することもできる。
［金属酸化物の構造］
　酸化物半導体（金属酸化物）は、単結晶酸化物半導体と、それ以外の非単結晶酸化物半導体と、に分けられる。非単結晶酸化物半導体としては、例えば、ＣＡＡＣ−ＯＳ（ｃ−ａｘｉｓ　ａｌｉｇｎｅｄ　ｃｒｙｓｔａｌｌｉｎｅ　ｏｘｉｄｅ　ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、多結晶酸化物半導体、ｎｃ−ＯＳ（ｎａｎｏｃｒｙｓｔａｌｌｉｎｅ　ｏｘｉｄｅ　ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、擬似非晶質酸化物半導体（ａ−ｌｉｋｅ　ＯＳ：ａｍｏｒｐｈｏｕｓ−ｌｉｋｅ　ｏｘｉｄｅ　ｓｅｍｉｃｏｎｄｕｃｔｏｒ）および非晶質酸化物半導体などがある。
　ＣＡＡＣ−ＯＳは、ｃ軸配向性を有し、かつａ−ｂ面方向において複数のナノ結晶が連結し、歪みを有した結晶構造となっている。なお、歪みとは、複数のナノ結晶が連結する領域において、格子配列の揃った領域と、別の格子配列の揃った領域と、の間で格子配列の向きが変化している箇所を指す。
　ナノ結晶は、六角形を基本とするが、正六角形状とは限らず、非正六角形状である場合がある。また、歪みにおいて、五角形、および七角形などの格子配列を有する場合がある。なお、ＣＡＡＣ−ＯＳにおいて、歪み近傍においても、明確な結晶粒界（グレインバウンダリーともいう。）を確認することは難しい。すなわち、格子配列の歪みによって、結晶粒界の形成が抑制されていることがわかる。これは、ＣＡＡＣ−ＯＳが、ａ−ｂ面方向において酸素原子の配列が稠密でないことや、金属元素が置換することで原子間の結合距離が変化することなどによって、歪みを許容することができるためである。
　また、ＣＡＡＣ−ＯＳは、インジウム、および酸素を有する層（以下、Ｉｎ層）と、元素Ｍ、亜鉛、および酸素を有する層（以下、（Ｍ，Ｚｎ）層）とが積層した、層状の結晶構造（層状構造ともいう）を有する傾向がある。なお、インジウムと元素Ｍは、互いに置換可能であり、（Ｍ，Ｚｎ）層の元素Ｍがインジウムと置換した場合、（Ｉｎ，Ｍ，Ｚｎ）層と表すこともできる。また、Ｉｎ層のインジウムが元素Ｍと置換した場合、（Ｉｎ，Ｍ）層と表すこともできる。
　ＣＡＡＣ−ＯＳは結晶性の高い金属酸化物である。一方、ＣＡＡＣ−ＯＳは、明確な結晶粒界を確認することが難しいため、結晶粒界に起因する電子移動度の低下が起こりにくいといえる。また、金属酸化物の結晶性は不純物の混入や欠陥の生成などによって低下する場合があるため、ＣＡＡＣ−ＯＳは不純物や欠陥（酸素欠損（ＶＯ：ｏｘｙｇｅｎ　ｖａｃａｎｃｙともいう）など）の少ない金属酸化物ともいえる。したがって、ＣＡＡＣ−ＯＳを有する金属酸化物は、物理的性質が安定する。そのため、ＣＡＡＣ−ＯＳを有する金属酸化物は熱に強く、信頼性が高い。
　ｎｃ−ＯＳは、微小な領域（例えば、１ｎｍ以上１０ｎｍ以下の領域、特に１ｎｍ以上３ｎｍ以下の領域）において原子配列に周期性を有する。また、ｎｃ−ＯＳは、異なるナノ結晶間で結晶方位に規則性が見られない。そのため、膜全体で配向性が見られない。したがって、ｎｃ−ＯＳは、分析方法によっては、ａ−ｌｉｋｅ　ＯＳや非晶質酸化物半導体と区別が付かない場合がある。
　なお、インジウムと、ガリウムと、亜鉛と、を有する金属酸化物の一種である、インジウム−ガリウム−亜鉛酸化物（以下、ＩＧＺＯ）は、上述のナノ結晶とすることで安定な構造をとる場合がある。とくに、ＩＧＺＯは、大気中では結晶成長がし難い傾向があるため、大きな結晶（ここでは、数ｍｍの結晶、または数ｃｍの結晶）よりも小さな結晶（例えば、上述のナノ結晶）とする方が、構造的に安定となる場合がある。
　ａ−ｌｉｋｅ　ＯＳは、ｎｃ−ＯＳと非晶質酸化物半導体との間の構造を有する金属酸化物である。ａ−ｌｉｋｅ　ＯＳは、鬆または低密度領域を有する。すなわち、ａ−ｌｉｋｅ　ＯＳは、ｎｃ−ＯＳおよびＣＡＡＣ−ＯＳと比べて、結晶性が低い。
　酸化物半導体（金属酸化物）は、多様な構造をとり、それぞれが異なる特性を有する。本発明の一態様の酸化物半導体は、非晶質酸化物半導体、多結晶酸化物半導体、ａ−ｌｉｋｅ　ＯＳ、ｎｃ−ＯＳ、ＣＡＡＣ−ＯＳのうち、二種以上を有していてもよい。
［金属酸化物を有するトランジスタ］
　続いて、上記金属酸化物をトランジスタのチャネル形成領域に用いる場合について説明する。
　なお、上記金属酸化物をトランジスタのチャネル形成領域に用いることで、高い電界効果移動度のトランジスタを実現することができる。また、信頼性の高いトランジスタを実現することができる。
　また、トランジスタには、キャリア密度の低い金属酸化物を用いることが好ましい。金属酸化物膜のキャリア密度を低くする場合においては、金属酸化物膜中の不純物濃度を低くし、欠陥準位密度を低くすればよい。本明細書等において、不純物濃度が低く、欠陥準位密度の低いことを高純度真性または実質的に高純度真性という。例えば、金属酸化物は、キャリア密度が８×１０１１／ｃｍ３未満、好ましくは１×１０１１／ｃｍ３未満、さらに好ましくは１×１０１０／ｃｍ３未満であり、１×１０−９／ｃｍ３以上とすればよい。
　また、高純度真性または実質的に高純度真性である金属酸化物膜は、欠陥準位密度が低いため、トラップ準位密度も低くなる場合がある。
　また、金属酸化物のトラップ準位に捕獲された電荷は、消失するまでに要する時間が長く、あたかも固定電荷のように振る舞うことがある。そのため、トラップ準位密度の高い金属酸化物をチャネル形成領域に有するトランジスタは、電気特性が不安定となる場合がある。
　したがって、トランジスタの電気特性を安定にするためには、金属酸化物中の不純物濃度を低減することが有効である。また、金属酸化物中の不純物濃度を低減するためには、近接する膜中の不純物濃度も低減することが好ましい。不純物としては、水素、窒素、アルカリ金属、アルカリ土類金属、鉄、ニッケル、シリコン等がある。
［不純物］
　ここで、金属酸化物中における各不純物の影響について説明する。
　金属酸化物において、第１４族元素の一つであるシリコンや炭素が含まれると、金属酸化物において欠陥準位が形成される。このため、金属酸化物におけるシリコンや炭素の濃度と、金属酸化物との界面近傍のシリコンや炭素の濃度（二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ　Ｉｏｎ　Ｍａｓｓ　Ｓｐｅｃｔｒｏｍｅｔｒｙ）により得られる濃度）を、２×１０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは２×１０１７ａｔｏｍｓ／ｃｍ３以下とする。
　また、金属酸化物にアルカリ金属またはアルカリ土類金属が含まれると、欠陥準位を形成し、キャリアを生成する場合がある。したがって、アルカリ金属またはアルカリ土類金属が含まれている金属酸化物をチャネル形成領域に用いたトランジスタはノーマリーオン特性となりやすい。このため、金属酸化物中のアルカリ金属またはアルカリ土類金属の濃度を低減することが好ましい。具体的には、ＳＩＭＳにより得られる金属酸化物中のアルカリ金属またはアルカリ土類金属の濃度を、１×１０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは２×１０１６ａｔｏｍｓ／ｃｍ３以下にする。
　また、金属酸化物において、窒素が含まれると、キャリアである電子が生じ、キャリア密度が増加し、ｎ型化しやすい。この結果、窒素が含まれている金属酸化物をチャネル形成領域に用いたトランジスタはノーマリーオン特性となりやすい。したがって、当該金属酸化物において、チャネル形成領域の窒素はできる限り低減されていることが好ましい。例えば、金属酸化物中の窒素濃度は、ＳＩＭＳにおいて、５×１０１９ａｔｏｍｓ／ｃｍ３未満、好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３以下、より好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは５×１０１７ａｔｏｍｓ／ｃｍ３以下とする。
　また、金属酸化物に含まれる水素は、金属原子と結合する酸素と反応して水になるため、酸素欠損を形成する場合がある。該酸素欠損に水素が入ることで、キャリアである電子が生成される場合がある。また、水素の一部が金属原子と結合する酸素と結合して、キャリアである電子を生成することがある。従って、水素が含まれている金属酸化物を用いたトランジスタはノーマリーオン特性となりやすい。
　また、金属酸化物に含まれる水素は、金属酸化物中に浅い欠陥準位（ｓＤＯＳ：ｓｈａｌｌｏｗ　ｌｅｖｅｌ　Ｄｅｎｓｉｔｙ　ｏｆ　Ｓｔａｔｅｓ）を形成する場合がある。浅い欠陥準位とは、伝導帯下端の近くに位置する界面準位をさす。浅い欠陥準位は、金属酸化物中の高密度領域と低密度領域の境界近傍に存在することが推定される。ここでは、金属酸化物中の高密度領域と低密度領域は、領域に含まれる水素の量で区別する。すなわち、低密度領域と比較して、高密度領域は、水素をより多く含む領域とする。金属酸化物中の高密度領域と低密度領域の境界近傍は、両領域間の応力歪によって、微小なクラックが生じやすく、該クラック近傍に酸素欠損およびインジウムのダングリングボンドが発生し、ここに、水素または水などの不純物が局在することで、浅い欠陥準位が形成されるものと推定される。
　また、上記金属酸化物中の高密度領域は、低密度領域よりも結晶性が高くなる場合がある。また、上記金属酸化物中の高密度領域は、低密度領域よりも膜密度が高くなる場合がある。また、上記金属酸化物が、インジウムと、ガリウムと、亜鉛と、を有する組成の場合、高密度領域は、インジウムと、ガリウムと、亜鉛と、を有し、低密度領域は、インジウムと、亜鉛と、を有する場合がある。別言すると、低密度領域は、高密度領域よりもガリウムの割合が少ない場合がある。
　なお、上記浅い欠陥準位は、酸素欠損に起因すると推定される。金属酸化物中の酸素欠損が増えると、浅い欠陥準位とともに深い欠陥準位（ｄＤＯＳ：ｄｅｅｐ　ｌｅｖｅｌ　Ｄｅｎｓｉｔｙ　ｏｆ　Ｓｔａｔｅｓ）も増えると推定される。これは、深い欠陥準位も酸素欠損によるものだと考えられるためである。なお、深い欠陥準位とは、バンドギャップの中央付近に位置する欠陥準位をさす。
　したがって、金属酸化物中の酸素欠損を抑制することで、浅い欠陥準位及び深い欠陥準位の双方の準位を低減させることが可能となる。また、浅い欠陥準位については、金属酸化物の成膜時の温度を調整することで、ある程度制御できる可能性がある。具体的には、金属酸化物の成膜時の温度を、１７０℃またはその近傍、好ましくは１３０℃またはその近傍、さらに好ましくは室温とすることで、浅い欠陥準位を低減することができる。
　また、金属酸化物の浅い欠陥準位は、金属酸化物を半導体として用いたトランジスタの電気特性に影響を与える。即ち、浅い欠陥準位によって、トランジスタのドレイン電流−ゲート電圧（Ｉｄ−Ｖｇ）特性において、ゲート電圧Ｖｇに対するドレイン電流Ｉｄの変化が緩やかとなり、トランジスタのオフ状態からオン状態への立ち上がり特性の良し悪しの目安の１つである、Ｓ値（Ｓｕｂｔｈｒｅｓｈｏｌｄ　Ｓｗｉｎｇ、ＳＳとも言う）が悪化する。これは浅い欠陥準位に電子がトラップされたためと考えられる。
　このため、金属酸化物中の水素はできる限り低減されていることが好ましい。具体的には、金属酸化物において、ＳＩＭＳにより得られる水素濃度を、１×１０２０ａｔｏｍｓ／ｃｍ３未満、好ましくは１×１０１９ａｔｏｍｓ／ｃｍ３未満、より好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３未満、さらに好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３未満とする。不純物が十分に低減された金属酸化物をトランジスタのチャネル形成領域に用いることで、安定した電気特性を付与することができる。
＜トランジスタの作製方法＞
　以下に、図１に示したトランジスタ２００を有する半導体装置の作製方法の一例を図３乃至図１５を参照して説明する。なお、各図（Ａ）は、トランジスタ２００の平面図である。各図（Ｂ）に示すＬ１−Ｌ２は、トランジスタ２００のチャネル長方向の断面図である。また、各図（Ｃ）に示すＷ１−Ｗ２は、トランジスタ２００のチャネル幅方向の断面図である。
　はじめに、基板を準備する（図示しない）。基板として使用することができる基板に大きな制限はないが、少なくとも、後の熱処理に耐えうる程度の耐熱性を有していることが好ましい。例えば、バリウムホウケイ酸ガラスやアルミノホウケイ酸ガラスなどのガラス基板、セラミック基板、石英基板、サファイア基板などを用いることができる。また、シリコンや炭化シリコンからなる単結晶半導体基板、多結晶半導体基板、シリコンゲルマニウム、ガリウムヒ素、インジウムヒ素、インジウムガリウムヒ素からなる化合物半導体基板、ＳＯＩ（Ｓｉｌｉｃｏｎ　Ｏｎ　Ｉｎｓｕｌａｔｏｒ）基板、ＧＯＩ（Ｇｅｒｍａｎｉｕｍ　ｏｎ　Ｉｎｓｕｌａｔｏｒ）基板などを適用することもでき、これらの基板上に半導体素子が設けられたものを、基板として用いてもよい。
　また、基板として、可撓性基板を用いて半導体装置を作製してもよい。可撓性を有する半導体装置を作製するには、可撓性基板上にトランジスタを直接作製してもよいし、他の作製基板にトランジスタを作製し、その後可撓性基板に剥離、転置してもよい。なお、作製基板から可撓性基板に剥離、転置するために、作製基板と酸化物半導体を含むトランジスタとの間に剥離層を設けるとよい。
　基板上に、絶縁体２１４、および絶縁体２１６を形成する。
　絶縁体２１４、および絶縁体２１６は、例えば、スパッタリング法、ＣＶＤ法（熱ＣＶＤ法、有機金属ＣＶＤ（ＭＯＣＶＤ：Ｍｅｔａｌ　Ｏｒｇａｎｉｃ　Ｃｈｅｍｉｃａｌ　Ｖａｐｏｒ　Ｄｅｐｏｓｉｔｉｏｎ）法、プラズマ励起ＣＶＤ（ＰＥＣＶＤ：Ｐｌａｓｍａ　Ｅｎｈａｎｃｅｄ　Ｃｈｅｍｉｃａｌ　Ｖａｐｏｒ　Ｄｅｐｏｓｉｔｉｏｎ）法等を含む）、分子線エピタキシー（ＭＢＥ：Ｍｏｌｅｃｕｌａｒ　Ｂｅａｍ　Ｅｐｉｔａｘｙ）法、ＡＬＤ法またはパルスレーザ堆積（ＰＬＤ：Ｐｕｌｓｅｄ　Ｌａｓｅｒ　Ｄｅｐｏｓｉｔｉｏｎ）法などを用いて形成することができる。特に、当該絶縁体をＣＶＤ法、好ましくはＡＬＤ法等によって成膜すると、被覆性を向上させることができるため好ましい。また、プラズマによるダメージを減らすには、熱ＣＶＤ法、ＭＯＣＶＤ法またはＡＬＤ法が好ましい。また、ＴＥＯＳ（Ｔｅｔｒａ−Ｅｔｈｙｌ−Ｏｒｔｈｏ−Ｓｉｌｉｃａｔｅ）若しくはシラン等と、酸素若しくは亜酸化窒素等とを反応させて形成した段差被覆性のよい酸化シリコン膜を用いることもできる。
　例えば、絶縁体２１４として、スパッタリング法により酸化アルミニウムを形成する。スパッタリング法は、ＡＬＤ法よりも成膜速度が高いため、生産性を向上することができる。また、例えば、絶縁体２１６として、ＣＶＤ法により、酸化窒化シリコンを形成する。絶縁体２１６は、絶縁体２１４よりも誘電率が低いことが好ましい。誘電率が低い材料を層間膜とすることで、配線間に生じる寄生容量を低減することができる。
　続いて、絶縁体２１６上にリソグラフィ法等を用いてレジストマスクを形成する。絶縁体２１４、および絶縁体２１６の不要な部分を除去する。その後、レジストマスクを除去することにより、開口部を形成することができる。
　ここで、被加工膜の加工方法について説明する。被加工膜を微細に加工する場合には、様々な微細加工技術を用いることができる。例えば、リソグラフィ法等で形成したレジストマスクに対してスリミング処理を施す方法を用いてもよい。また、リソグラフィ法等でダミーパターンを形成し、当該ダミーパターンにサイドウォールを形成した後にダミーパターンを除去し、残存したサイドウォールをレジストマスクとして用いて、被加工膜をエッチングしてもよい。また、被加工膜のエッチングとして、高いアスペクト比を実現するために、異方性のドライエッチングを用いることが好ましい。また、無機膜または金属膜からなるハードマスクを用いてもよい。
　レジストマスクの形成に用いる光は、例えばｉ線（波長３６５ｎｍ）、ｇ線（波長４３６ｎｍ）、ｈ線（波長４０５ｎｍ）、またはこれらを混合させた光を用いることができる。そのほか、紫外線やＫｒＦレーザ光、またはＡｒＦレーザ光等を用いることもできる。また、液浸露光技術により露光を行ってもよい。また、露光に用いる光として、極端紫外光（ＥＵＶ：Ｅｘｔｒｅｍｅ　Ｕｌｔｒａ−ｖｉｏｌｅｔ）やＸ線を用いてもよい。また、露光に用いる光に換えて、電子ビームを用いることもできる。極端紫外光、Ｘ線または電子ビームを用いると、極めて微細な加工が可能となるため好ましい。なお、電子ビームなどのビームを走査することにより露光を行う場合には、フォトマスクは不要である。
　また、レジストマスクとなるレジスト膜を形成する前に、被加工膜とレジスト膜との密着性を改善する機能を有する有機樹脂膜を形成してもよい。当該有機樹脂膜は、例えばスピンコート法などにより、その下方の段差を被覆して表面を平坦化するように形成することができ、当該有機樹脂膜の上方に設けられるレジストマスクの厚さのばらつきを低減できる。また、特に微細な加工を行う場合には、当該有機樹脂膜として、露光に用いる光に対する反射防止膜として機能する材料を用いることが好ましい。このような機能を有する有機樹脂膜としては、例えばＢＡＲＣ（Ｂｏｔｔｏｍ　Ａｎｔｉ−Ｒｅｆｌｅｃｔｉｏｎ　Ｃｏａｔｉｎｇ）膜などがある。当該有機樹脂膜は、レジストマスクの除去と同時に除去するか、レジストマスクを除去した後に除去すればよい。
　続いて、絶縁体２１４、および絶縁体２１６上に、導電体２０５となる導電膜を成膜する。導電体２０５となる導電膜は、スパッタリング法、蒸着法、ＣＶＤ法（熱ＣＶＤ法、ＭＯＣＶＤ法、ＰＥＣＶＤ法等を含む）などにより成膜することができる。また、プラズマによるダメージを減らすには、熱ＣＶＤ法、ＭＯＣＶＤ法またはＡＬＤ法が好ましい。
　続いて、導電体２０５となる導電膜の不要な部分を除去する。例えば、エッチバック処理、または、機械的化学的研磨法（ＣＭＰ：Ｃｈｅｍｉｃａｌ　Ｍｅｃｈａｎｉｃａｌ　Ｐｏｌｉｓｈｉｎｇ）処理などにより、絶縁体２１６が露出するまで、導電体２０５となる導電膜の一部を除去することで、導電体２０５を形成する（この際、絶縁体２１６をストッパ層として使用することもでき、絶縁体２１６が薄くなる場合がある。）。
　ここで、ＣＭＰ処理とは、被加工物の表面を化学的・機械的な複合作用により平坦化する手法である。より具体的には、研磨ステージの上に研磨布を貼り付け、被加工物と研磨布との間にスラリー（研磨剤）を供給しながら研磨ステージと被加工物とを各々回転または揺動させて、スラリーと被加工物表面との間での化学反応と、研磨布と被加工物との機械的研磨の作用により、被加工物の表面を研磨する方法である。
　なお、ＣＭＰ処理は、１回のみ行ってもよいし、複数回行ってもよい。複数回に分けてＣＭＰ処理を行う場合は、高い研磨レートの一次研磨を行った後、低い研磨レートの仕上げ研磨を行うのが好ましい。このように研磨レートの異なる研磨を組み合わせてもよい。
　次に、絶縁体２２０、絶縁体２２２、および絶縁体２２４を形成する（図３参照）。
　なお、絶縁体２２０、および絶縁体２２２は必ずしも設ける必要はない。例えば、絶縁体２２４が過剰酸素領域を有する場合、導電体２０５上に、酸素、水素、および水に対するバリア性を有する導電体を形成してもよい。酸素、水素、および水に対するバリア性を有する導電体を形成することで、導電体２０５が、過剰酸素領域の酸素と反応し、酸化物を生成することを抑制することができる。
　絶縁体２２０、絶縁体２２２、および絶縁体２２４は、絶縁体２１４、絶縁体２１６と同様の材料および方法で作製することができる。なお、絶縁体２２２には、酸化ハフニウム、および酸化アルミニウムなどのｈｉｇｈ−ｋ材料を用いることが好ましい。
　また、絶縁体２２０、絶縁体２２２、および絶縁体２２４は、連続成膜することが好ましい。連続的に成膜することで、絶縁体２２０と絶縁体２２２との界面、および絶縁体２２２と絶縁体２２４との界面に不純物が付着することなく、信頼性が高い絶縁体を形成することができる。
　例えば、絶縁体２２２として、ＡＬＤ法により酸化アルミニウムを形成する。ＡＬＤ法を用いて絶縁層を形成することで、緻密な、クラックやピンホールなどの欠陥が低減された、または均一な厚さを備える絶縁層を形成することができる。
　また、例えば、絶縁体２２０、および絶縁体２２４として、ＣＶＤ法により、酸化窒化シリコンを形成する。特に、絶縁体２２４は、過剰酸素を含む絶縁層であることが好ましい。例えば、絶縁体２２４の形成後に酸素ドープ処理を行うことで、絶縁体２２４に過剰酸素領域を形成してもよい。
　続いて、絶縁体２２４に含まれる水分または水素などの不純物をさらに低減するために、加熱処理を行うことが好ましい。
　また、加熱処理の前に、酸化性ガスを用いたプラズマ処理を行ってもよい。例えば、亜酸化窒素ガスを用いたプラズマ処理を行う。当該プラズマ処理を行うことで、露出した絶縁層中のフッ素濃度を低減することができる。また、試料表面の有機物を除去する効果も得られる。
　加熱処理は、例えば、窒素や希ガスなどを含む不活性雰囲気下、酸化性ガス雰囲気下、又は超乾燥エア（ＣＲＤＳ（キャビティリングダウンレーザー分光法）方式の露点計を用いて測定した場合の水分量が２０ｐｐｍ（露点換算で−５５℃）以下、好ましくは１ｐｐｍ以下、好ましくは１０ｐｐｂ以下の空気）雰囲気下で行なう。なお、「酸化性ガス雰囲気」とは、酸素、オゾンまたは窒化酸素などの酸化性ガスを１０ｐｐｍ以上含有する雰囲気をいう。また、「不活性雰囲気」とは、前述の酸化性ガスが１０ｐｐｍ未満であり、その他、窒素または希ガスで充填された雰囲気をいう。加熱処理中の圧力に特段の制約はないが、加熱処理は減圧下で行なうことが好ましい。
　なお、不活性雰囲気で加熱処理した後に、脱離した酸素を補うために酸化性ガスを１０ｐｐｍ以上、１％以上または１０％以上含む雰囲気で加熱処理を行ってもよい。加熱処理は、２５０℃以上６５０℃以下、好ましくは３００℃以上５００℃以下で行えばよい。処理時間は２４時間以内とする。２４時間を超える加熱処理は生産性の低下を招くため好ましくない。
　例えば、窒素ガス雰囲気中で４００℃、１時間の加熱処理を行った後、窒素ガスを酸素ガスに換えて、さらに４００℃、１時間の加熱処理を行なうとよい。始めに窒素ガス雰囲気中で加熱処理を行うことにより、絶縁体２２４に含まれる水分または水素などの不純物が放出されて、絶縁体２２４中の不純物濃度が低減される。続いて酸素ガス雰囲気中で加熱処理を行うことにより絶縁体２２４中に酸素が導入される。
　続いて、酸化物２３０ａとなる酸化膜２３０Ａと、酸化物２３０ｂとなる酸化膜２３０Ｂを順に成膜する。当該酸化物は、大気に触れさせることなく連続して成膜することが好ましい。
　例えば、酸化膜２３０Ａ、および酸化膜２３０Ｂをスパッタリング法で形成する。また、スパッタリングガスとして酸素、または、酸素と希ガスの混合ガスを用いる。スパッタリングガスに含まれる酸素の割合を高めることで、成膜される酸化膜中の過剰酸素を増やすことができる。
　特に、酸化膜２３０Ａの形成時に、スパッタリングガスに含まれる酸素の一部が絶縁体２２４に供給される場合がある。
　スパッタリング法による成膜時には、ターゲットと基板との間には、イオンとスパッタされた粒子とが存在する。例えば、ターゲットは、電源が接続されており、電位Ｅ０が与えられる。また、基板は、接地電位などの電位Ｅ１が与えられる。ただし、基板が電気的に浮いていてもよい。また、ターゲットと基板の間には電位Ｅ２となる領域が存在する。各電位の大小関係は、Ｅ２＞Ｅ１＞Ｅ０である。
　プラズマ内のイオンが、電位差Ｅ２−Ｅ０によって加速され、ターゲットに衝突することにより、ターゲットからスパッタされた粒子がはじき出される。このスパッタされた粒子が成膜表面に付着し、堆積することにより成膜が行われる。また、一部のイオンはターゲットによって反跳し、反跳イオンとして形成された膜を介して、形成された膜の下部にある絶縁体２２４に取り込まれる場合がある。また、プラズマ内のイオンは、電位差Ｅ２−Ｅ１によって加速され、成膜表面を衝撃する。この際、イオンの一部のイオンは、絶縁体２２４の内部まで到達する。イオンが絶縁体２２４に取り込まれることにより、イオンが取り込まれた領域が絶縁体２２４に形成される。つまり、イオンが酸素を含むイオンであった場合において、絶縁体２２４に過剰酸素領域が形成される。
　絶縁体２２４に過剰な酸素を導入することで、過剰酸素領域を形成することができる。絶縁体２２４の過剰な酸素は、酸化物２３０に供給され、酸化物２３０の酸素欠損が補填することができる。
　従って、酸化膜２３０Ａを成膜すると同時に、絶縁体２２４に過剰酸素を有する領域を形成することができる。なお、スパッタリングガスに含まれる酸素が多いほど、絶縁体２２４に供給される酸素も増加する。また、絶縁体２２４に供給された酸素の一部は、絶縁体２２４中に残存する水素と反応して水となり、後の加熱処理によって絶縁体２２４から放出される。従って、絶縁体２２４中の水素濃度を低減することができる。
　なお、スパッタリングガスに含まれる酸素の割合は７０％以上、好ましくは８０％以上、より好ましくは１００％とすればよい。酸化膜２３０Ａに過剰酸素を含む酸化物を用いることで、後の加熱処理によって酸化物２３０ｂに酸素を供給することができる。
　続いて、酸化膜２３０Ｂをスパッタリング法で形成する。この時、スパッタリングガスに含まれる酸素の割合を１％以上３０％以下、好ましくは５％以上２０％以下として成膜すると、酸素欠乏型の酸化物半導体が形成される。酸素欠乏型の酸化物半導体を用いたトランジスタは、比較的高い電界効果移動度が得られる。
　酸化膜２３０Ｂに酸素欠乏型の酸化物半導体を用いる場合は、酸化膜２３０Ａに過剰酸素を含む酸化膜を用いることが好ましい。また、酸化膜２３０Ｂの形成後に酸素ドープ処理を行ってもよい。
　なお、酸化物を、スパッタリング法により成膜する場合、ターゲットの原子数比からずれた原子数比の膜が形成される場合がある。例えば、成膜時の基板温度によっては、ターゲットにおける亜鉛（Ｚｎ）の原子数比よりも、膜における亜鉛（Ｚｎ）の原子数比が小さくなる場合がある。
　また、同じ原子数比であるターゲットを用いて成膜した膜でも、他の成膜条件が異なる場合、厳密には、組成が異なる膜が成膜される場合がある。従って、本明細書において、酸化膜２３０Ｂ、および酸化膜２３０Ｃを、同じ原子数比のターゲットを用いて成膜した場合、酸化膜２３０Ｂ、および酸化膜２３０Ｃの原子数比は、等しい、または、その近傍であるとする。
　続いて、酸化膜２３０Ａ、および酸化膜２３０Ｂに含まれる水分または水素などの不純物をさらに低減して、酸化膜２３０Ａ、および酸化膜２３０Ｂを高純度化するために、加熱処理を行うことが好ましい。
　また、加熱処理を行うことにより、酸化膜２３０Ａ、および酸化膜２３０Ｂ中の不純物の放出と同時に、絶縁体２２４に含まれる酸素を酸化膜２３０Ａ、および酸化膜２３０Ｂ中に拡散させ、該酸化物に含まれる酸素欠損を低減することができる。
　加熱処理は、２５０℃以上６５０℃以下、好ましくは３００℃以上５００℃以下で行えばよい。処理時間は２４時間以内とする。２４時間を超える加熱処理は生産性の低下を招くため好ましくない。
　例えば、窒素ガス雰囲気中で４００℃、１時間の加熱処理を行った後、窒素ガスを酸素ガスに換えて、さらに４００℃、１時間の加熱処理を行なうとよい。始めに窒素ガス雰囲気中で加熱処理を行うことにより、酸化膜２３０Ａ、および酸化膜２３０Ｂに含まれる水分または水素などの不純物が放出されて、酸化膜２３０Ａ、および酸化膜２３０Ｂ中の不純物濃度が低減される。続いて酸素ガス雰囲気中で加熱処理を行うことにより、酸化膜２３０Ａ、および酸化膜２３０Ｂ中に酸素が導入される。
　また、加熱処理の前に、酸化性ガスを用いたプラズマ処理を行ってもよい。例えば、亜酸化窒素ガスを用いたプラズマ処理を行う。当該プラズマ処理を行うことで、露出した絶縁層中のフッ素濃度を低減することができる。また、試料表面の有機物を除去する効果も得られる。
　次に、導電膜２４０Ａ、バリア膜２４５Ａ、およびハードマスクとなる膜２４１Ａを形成する（図４参照）。
　例えば、導電膜２４０Ａとして、窒化タンタルをスパッタリング法で形成する。窒化タンタルは、耐酸化性が高いため、後工程において加熱処理を行う場合に好ましい。
　また、導電膜２４０Ａが、酸化膜２３０Ｂと接することで、酸化膜２３０Ｂの表面に不純物元素が導入する場合がある。酸化膜２３０Ｂに不純物元素が添加されることで、トランジスタ２００のしきい値電圧を変化させることができる。なお、導電膜２４０Ａを形成する前に、イオン注入法、またはプラズマイマージョン注入法、または不純物元素を含むガスを用いたプラズマ処理などを行うことで、不純物元素を導入してもよい。また、導電膜２４０Ａの形成後に不純物元素の導入をイオン注入法などで行なってもよい。
　例えば、バリア膜２４５Ａとして、ＡＬＤ法により酸化アルミニウムを形成するとよい。ＡＬＤ法を用いて形成することで、緻密な、クラックやピンホールなどの欠陥が低減された、または均一な厚さを備える膜を形成することができる。
　例えば、ハードマスクとなる膜２４１Ａとして、窒化タンタルをスパッタリング法で形成する。なお、該ハードマスクは、後の工程で、導電膜２４０Ａと同時に加工するため、導電膜２４０Ａと同じ材料、または、エッチングレートが近い材料で形成することが好ましい。
　次に、ハードマスクとなる膜２４１Ａ上にフォトリソグラフィ法によりレジストマスクを形成する。該レジストマスクを用いて、ハードマスクとなる膜２４１Ａの一部を選択的に除去することで、開口を有するハードマスクとなる膜２４１Ｂを形成する（図５参照）。なお、本レジストマスクによる開口の形成は、最小加工寸法を用いて行うことが好ましい。従って、膜２４１Ｂは、幅が最小加工寸法の開口を有する。
　なお、開口を形成する際に、ハードマスクとなる膜２４１Ｂの開口側の側面は、導電膜２４０Ａの上面に対して、角度を有することが好ましい。なお、角度は、３０度以上９０度以下、好ましくは４５度以上８０度以下とする。
　次に、ハードマスクとなる膜２４１Ｂ、およびバリア膜２４５Ａ上に、フォトリソグラフィ法により、レジストマスクを形成する。該レジストマスクを用いて、ハードマスクとなる膜２４１Ｂ、バリア膜２４５Ａ、および導電膜２４０Ａの一部を選択的に除去し、島状の導電膜２４０Ｂ、ハードマスク２４１ａ、ハードマスク２４１ｂ、およびバリア膜２４５Ｂを形成する（図６参照）。
　続いて、島状の導電膜２４０Ｂ、ハードマスク２４１ａ、ハードマスク２４１ｂをマスクとして、バリア膜２４５Ｂの一部、酸化物２３０ａ、および酸化物２３０ｂの一部を選択的に除去する。なお、本工程において、同時に絶縁体２２４の一部も除去される場合がある。その後、レジストマスクを除去することにより、島状の酸化物２３０ａ、島状の酸化物２３０ｂ、を形成することができる（図７参照）。
　なお、この時、バリア膜２４５Ｂから、バリア層２４５ａ、およびバリア層２４５ｂが形成される。つまり、ハードマスクとなる膜２４１Ｂにおける開口を最小加工寸法とした場合、バリア層２４５ａ、およびバリア層２４５ｂの間の距離は、最小寸法となる。
　続いて、ハードマスク２４１ａ、およびハードマスク２４１ｂを除去すると同時に、バリア膜２４５Ｂ、および島状の導電膜２４０Ｂの一部を選択的に除去する。本工程により、導電膜２４０Ｂを、導電体２４０ａ、導電体２４０ｂに分離する（図７参照）。
　導電体２４０ａ、および導電体２４０ｂは、トランジスタ２００のソース電極およびドレイン電極としての機能を有するので、導電体２４０ａと導電体２４０ｂのお互いに向かい合う間隔の長さは、本トランジスタのチャネル長と呼ぶことができる。つまり、バリア膜２４５Ｂの開口を最小加工寸法とした場合、バリア層２４５ａ、およびバリア層２４５ｂの間の距離は、最小寸法であるため、最小加工寸法より小さなゲート線幅およびチャネル長を形成することができる。
　なお、酸化膜２３０Ａ、酸化膜２３０Ｂ、導電膜２４０Ａ、およびバリア膜２４５Ａの除去は、ドライエッチング法や、ウェットエッチング法などを用いて行なうことができる。ドライエッチング法とウェットエッチング法の両方を用いてもよい。
　また、ドライエッチング法により導電体２４０ａ、および導電体２４０ｂを形成した場合は、露出した酸化物２３０ｂにエッチングガスの残留成分などの不純物元素が付着する場合がある。例えば、エッチングガスとして塩素系ガスを用いると、塩素などが付着する場合がある。また、エッチングガスとして炭化水素系ガスを用いると、炭素や水素などが付着する場合がある。このため、酸化物２３０ｂの露出した表面に付着した不純物元素を低減することが好ましい。当該不純物の低減は、例えば、希フッ酸などを用いた洗浄処理、オゾンなどを用いた洗浄処理、または紫外線などを用いた洗浄処理で行なえばよい。なお、複数の洗浄処理を組み合わせてもよい。
　また、酸化性ガスを用いたプラズマ処理を行ってもよい。例えば、亜酸化窒素ガスを用いたプラズマ処理を行う。当該プラズマ処理を行うことで、酸化物２３０ｂ中のフッ素濃度を低減することができる。また、試料表面の有機物を除去する効果も得られる。
　また、露出した酸化物２３０ｂに対して、酸素ドープ処理を行ってもよい。
　次に、酸化膜２３０Ｃ、絶縁膜２５０Ａ、バリア膜２５２Ａ、導電膜２６０Ａ、および導電膜２６０Ｂを形成する（図８参照）。
　酸化膜２３０Ｃとして、酸化物２３０ａ、または酸化物２３０ｂと同様の酸化物を成膜することが好ましい。例えば、酸化膜２３０Ｃとして、Ｉｎ−Ｍ−Ｚｎ酸化物を、スパッタリング法を用いて成膜するとよい。
　例えば、酸化膜２３０Ｃとして、酸化物２３０ａと同様に、過剰酸素を含む酸化物を用いることが好ましい。また、酸化物２３０ａと同様に、酸化物２３０ｃの形成時に、スパッタリングガスに含まれる酸素の一部が絶縁体２２４に供給され、過剰酸素領域を形成する場合がある。また、絶縁体２２４中に供給された酸素の一部は、絶縁体２２４中に残存する水素と反応して水となり、後の加熱処理によって絶縁体２２４から放出される。よって、絶縁体２２４中の水素濃度を低減することができる。
　なお、スパッタリングガスに含まれる酸素が多いほど、絶縁体２２４に供給される酸素も増加する。また、絶縁体２２４に供給された酸素の一部は、絶縁体２２４中に残存する水素と反応して水となり、後の加熱処理によって絶縁体２２４から放出される。従って、絶縁体２２４中の水素濃度を低減することができる。
　なお、スパッタリングガスに含まれる酸素の割合は７０％以上、好ましくは８０％以上、より好ましくは１００％とすればよい。酸化膜２３０Ａに過剰酸素を含む酸化物を用いることで、後の加熱処理によって酸化物２３０ｂに酸素を供給することができる。
　なお、酸化膜２３０Ｃを形成後に、酸素ドープ処理および加熱処理の一方、あるいは両方を行ってもよい。加熱処理を行うことで、酸化物２３０ａおよび酸化物２３０ｃに含まれる酸素を酸化物２３０ｂに供給することができる。酸化物２３０ｂに酸素を供給することで、酸化物２３０ｂ中の酸素欠損を低減することができる。よって、酸化物２３０ｂに酸素欠乏型の酸化物半導体を用いる場合は、酸化物２３０ｃに過剰酸素を含む半導体を用いることが好ましい。
　また、酸化物２３０ｃは、酸化物２３０ａ、および酸化物２３０ｂの側面を覆うように設けてもよい。従って、チャネルが形成される領域において、酸化物２３０の側面において、絶縁体２５０と酸化物２３０ｃとの界面、および酸化物２３０ｃと酸化物２３０ｂとの界面が形成される。つまり、絶縁体２５０と、酸化物２３０ｂとの間に、酸化物２３０ｃが介在することにより、側面においても、酸化物２３０ｂと絶縁体２５０とが、接することないため、絶縁体２５０と酸化物２３０との界面において酸素欠損の生成を抑制することができる。該構成とすることで、電気特性の変動を抑制し、安定した電気特性を有すると共に、信頼性を向上させた半導体装置を提供することができる。
　続いて、絶縁体２５０となる絶縁膜２５０Ａを成膜する。例えば、絶縁膜２５０ＡとしてＣＶＤ法により酸化窒化シリコンを形成する。なお、絶縁膜２５０Ａは過剰酸素を含む絶縁層であることが好ましい。また、絶縁膜２５０Ａに酸素ドープ処理を行ってもよい。また、絶縁膜２５０Ａ形成後に、加熱処理を行ってもよい。
　次に、バリア膜２５２Ａを成膜する。バリア膜２５２Ａには、バリア性を有する膜を用いる。また、バリア膜２５２Ａには、酸素の他にも、水素、および水に対するバリア性を有することが好ましい。バリア膜２５２Ａが、酸素に対するバリア性を有することで、導電体２６０が、酸化物２３０の酸素、または絶縁体２５０が有する過剰酸素領域の酸素を、吸収することを抑制し、また、導電体２６０が酸化することによる導電性の低下を抑制することができる。
　例えば、バリア膜２５２Ａとして、ＡＬＤ法により、酸化アルミニウムを成膜するとよい。ＡＬＤ法を用いて成膜することで、緻密な、クラックやピンホールなどの欠陥が低減された、または均一な厚さを備えるバリア膜２５２Ａを形成することができる。
　また、例えば、バリア膜２５２Ａとして、スパッタリング法により、酸化アルミニウムを成膜してもよい。スパッタリング法を用いて成膜することで、絶縁膜２５０Ａに、過剰酸素領域を形成することができる。または、バリア膜２５２Ａとして、Ｉｎ−Ｇａ−Ｚｎ酸化物を形成してもよい。
　Ｉｎ−Ｇａ−Ｚｎ酸化物に代表される酸化物半導体は、酸素欠損の生成、または水素が供給されることで、キャリア密度が高くなる。つまりと、酸化物導電体（ＯＣ：Ｏｘｉｄｅ　Ｃｏｎｄｕｃｔｏｒ）として機能する。そこで、例えば、導電膜２６０Ａを、スパッタリング法により、成膜することで、導電膜２６０Ａの成膜時のダメージ（例えば、スパッタリングダメージなど）により低抵抗化する。従って、バリア膜２５２Ａは、キャリア密度が高くなるため、バリア膜２５２Ａの導電性が高くなる。
　また、導電膜２６０Ｂとして、低抵抗の金属膜を積層することで、駆動電圧が小さなトランジスタを提供することができる。
　次に、導電膜２６０Ｂ上にフォトリソグラフィ法によりレジストマスクを形成する。該レジストマスクを用いて、導電膜２６０Ａ、および導電膜２６０Ｂの一部を選択的に除去して、導電体２６０を形成する（図９参照）。
　次に、バリア膜２７０Ａを成膜する（図１０参照）。バリア膜２７０Ａには、被膜性が高く、緻密な膜を用いることが好ましい。また、バリア膜２７０Ａには、酸素、水素、および水に対するバリア性を有することが好ましい。バリア膜２７０Ａが、酸素に対するバリア性を有することで、導電体２６０が過剰酸素領域の酸素を、吸収することを抑制し、また、導電体２６０が酸化することによる導電性の低下を抑制することができる。
　例えば、バリア膜２７０Ａとして、ＡＬＤ法により、酸化アルミニウムを成膜するとよい。ＡＬＤ法を用いて成膜することで、緻密な、クラックやピンホールなどの欠陥が低減された、または均一な厚さを備えるバリア膜２７０Ａを形成することができる。
　次に、バリア膜２７０Ａ上にフォトリソグラフィ法によりレジストマスクを形成する。該レジストマスクを用いて、バリア膜２７０Ａ、およびバリア膜２５２Ａの一部を選択的に除去して、バリア層２７０、バリア層２５２を形成する（図１１参照）。
　なお、本工程と同時に、絶縁膜２５０Ａ、および酸化膜２３０Ｃの一部を除去し、絶縁体２５０、および酸化物２３０ｃを形成してもよい。酸化膜２３０Ｃ、および絶縁膜２５０Ａを含む積層構造を、加工処理を同時に行うことで、酸化物２３０ｃと、絶縁体２５０とを形成する。従って、酸化物２３０ｃと絶縁体２５０との界面に、加工処理の際に生じる不純物やダメージが生じることなく、酸化物２３０ｃと絶縁体２５０とを形成することができる。つまり、酸化物２３０ｃと、絶縁体２５０との界面における酸素欠損の形成が抑制され、トランジスタ２００の信頼性を向上させることができる。
　以上の工程により、本発明の一態様のトランジスタ２００を作製することができる。
　続いて、トランジスタ２００上に、絶縁体２８０を形成する。なお、絶縁体２８０は、過剰酸素領域を有していてもよい。従って、酸化シリコン膜や酸化窒化シリコン膜などの、酸素を含む絶縁体を用いるとよい。過剰酸素を含む絶縁体を形成する方法としては、ＣＶＤ法やスパッタリング法における成膜条件を適宜設定して膜中に酸素を多く含ませた酸化シリコン膜や酸化窒化シリコン膜を形成することができる。
　なお、絶縁体２８０に酸素を過剰に含有させるためには、例えば酸素雰囲気下にて、絶縁体２８２の成膜を行えばよい。または、成膜後の絶縁体２８０に酸素を導入して酸素を過剰に含有する領域を形成してもよく、双方の手段を組み合わせてもよい。
　例えば、成膜後の絶縁体２８０に酸素（少なくとも酸素ラジカル、酸素原子、酸素イオンのいずれかを含む）を導入して酸素を過剰に含有する領域を形成する。酸素の導入方法としては、イオン注入法、プラズマイマージョンイオン注入法、プラズマ処理などを用いることができる。
　また、酸素導入処理として、酸素を含むガスを用いることができる。酸素を含むガスとしては、酸素、一酸化二窒素、二酸化窒素、二酸化炭素、一酸化炭素などを用いることができる。また、酸素導入処理において、酸素を含むガスに希ガスを含ませてもよく、例えば、二酸化炭素と水素とアルゴンの混合ガスを用いることができる。
　続いて、絶縁体２８０上に、絶縁体２８２および絶縁体２８３を形成する（図１２参照）。
　絶縁体２８２は、スパッタリング装置により成膜することが好ましい。スパッタリング法を用いて成膜することで、絶縁体２８３を介して、絶縁体２８２の下層である絶縁体２８０に過剰酸素領域を形成することができる。
　一方、絶縁体２８３は、ＡＬＤ法により、３．０ｎｍ以下の酸化アルミニウム膜を成膜することが好ましい。ＡＬＤ法を用いて成膜することで、絶縁体２８０、および絶縁体２８２の表面が、凹凸を有する場合でも、緻密な、クラックやピンホールなどの欠陥が低減された、または均一な厚さを備えるバリア膜２７０Ａを形成することができる。
　続いて、絶縁体２８３上に、絶縁体２８４形成する。例えば、絶縁体２８４として、ＣＶＤ法により、酸化シリコン膜や酸化窒化シリコン膜などの、酸素を含む絶縁体を形成する。また、絶縁体２８４を成膜した後、その上面の平坦性を高めるためにＣＭＰ法等を用いた平坦化処理を行ってもよい。
　絶縁体２８４は、絶縁体２８２、または絶縁体２８３よりも誘電率が低いことが好ましい。誘電率が低い材料を層間膜とすることで、配線間に生じる寄生容量を低減することができる。
　続いて、絶縁体２８４、絶縁体２８２、絶縁体２８３、絶縁体２８０、およびバリア層２４５に、導電体２４０に到達する開口を形成する（図１３参照）。
　次に、上記エッチングで形成した開口において、バリア膜２７６Ａを形成する。例えば、バリア膜２７６Ａとして、ＡＬＤ法により酸化アルミニウムを形成する（図１４参照）。
　続いて、バリア膜２７６Ａにおいて、導電体２４０と接する領域の一部を除去する。例えば、導電体２４０が露出するまで、エッチバック処理を行うことで、バリア層２７６（バリア層２７６ａ、およびバリア層２７６ｂ）を形成することができる（図１５参照）。
　なお、上記エッチバック処理の後に、洗浄を行うことが好ましい。洗浄工程を行うことで、開口内に残るバリア膜２７６Ａのエッチング残渣を除去することができる。洗浄には、例えば、レジストの剥離液のようなアルカリ性溶液を用いることができる。
　また、バリア層２７６は、少なくとも、絶縁体２８０、および絶縁体２８２の一部において、開口の側面を覆うことが好ましい。当該構造とすることで、絶縁体２８０と、トランジスタ２００を封止することができる。従って、絶縁体２８０に含まれる過剰酸素が、導電体２４６に吸収されることを抑制することができる。また、導電体２４６を介して、不純物である水素が、絶縁体２８０へ拡散することを抑制することができる。
　バリア層２７６を有することで、トランジスタ２００におけるチャネルが形成される酸化物を、欠陥準位密度が低い、安定な特性を有する酸化物半導体とすることができる。つまり、トランジスタ２００の電気特性の変動を抑制すると共に、信頼性を向上させることができる。
　次に、導電体２４６となる導電膜を形成する。例えば、導電体２４６となる導電膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法またはＰＬＤ法、ＡＬＤ法などを用いて行うことができる。特に、ＣＶＤ法（特にＭＯＣＶＤ法）を用いることが好ましい。また、ＭＯＣＶＤ法で成膜する導電体の密着性を高めるために、ＡＬＤ法などによって成膜した導電体と、ＣＶＤ法で成膜した導電体との多層膜にすると好ましい場合がある。例えば、導電体２４６は、窒化チタンとタングステンの積層構造としてもよい。
　続いて、導電体２４６となる導電膜の不要な部分を除去する。例えば、エッチバック処理、または、機械的化学的研磨法（ＣＭＰ）処理などにより、絶縁体２８４が露出するまで、導電体２４６となる導電膜の一部を除去することで導電体２４６を形成する（図１参照）。
　以上の工程により、本発明の一態様の半導体装置を作製することができる。
　以上、本実施の形態に示す構成、方法などは、他の実施の形態および他の実施例に示す構成、方法などと適宜組み合わせて用いることができる。
（実施の形態２）
　本実施の形態では、半導体装置の一形態を、図１６乃至図１８を用いて説明する。
［記憶装置１］
　本発明の一態様である容量素子を使用した、半導体装置（記憶装置）の一例を図１６乃至図１８に示す。
　図１６に示す半導体装置は、トランジスタ３００と、トランジスタ２００、および容量素子１００を有している。
　トランジスタ２００は、酸化物半導体を有する半導体層にチャネルが形成されるトランジスタである。トランジスタ２００は、オフ電流が小さいため、これを記憶装置に用いることにより長期にわたり記憶内容を保持することが可能である。つまり、リフレッシュ動作を必要としない、あるいは、リフレッシュ動作の頻度が極めて少ないため、記憶装置の消費電力を十分に低減することができる。
　図１６に示す半導体装置において、配線３００１はトランジスタ３００のソースと電気的に接続され、配線３００２はトランジスタ３００のドレインと電気的に接続されている。また、配線３００３はトランジスタ２００のソースおよびドレインの一方と電気的に接続され、配線３００４はトランジスタ２００の第１のゲートと電気的に接続され、配線３００６はトランジスタ２００の第２のゲートと電気的に接続されている。そして、トランジスタ３００のゲート、およびトランジスタ２００のソースおよびドレインの他方は、容量素子１００の電極の一方と電気的に接続され、配線３００５は容量素子１００の電極の他方と電気的に接続されている。
　図１６に示す半導体装置は、トランジスタ３００のゲートの電位が保持可能という特性を有することで、以下に示すように、情報の書き込み、保持、読み出しが可能である。
　情報の書き込みおよび保持について説明する。まず、第４の配線３００４の電位を、トランジスタ２００が導通状態となる電位にして、トランジスタ２００を導通状態とする。これにより、第３の配線３００３の電位が、トランジスタ３００のゲート、および容量素子１００の電極の一方と電気的に接続するノードＦＧに与えられる。即ち、トランジスタ３００のゲートには、所定の電荷が与えられる（書き込み）。ここでは、異なる二つの電位レベルを与える電荷（以下Ｌｏｗレベル電荷、Ｈｉｇｈレベル電荷という。）のどちらかが与えられるものとする。その後、第４の配線３００４の電位を、トランジスタ２００が非導通状態となる電位にして、トランジスタ２００を非導通状態とすることにより、ノードＦＧに電荷が保持される（保持）。
　トランジスタ２００のオフ電流が小さい場合、ノードＦＧの電荷は長期間にわたって保持される。
　次に情報の読み出しについて説明する。第１の配線３００１に所定の電位（定電位）を与えた状態で、第５の配線３００５に適切な電位（読み出し電位）を与えると、第２の配線３００２は、ノードＦＧに保持された電荷量に応じた電位をとる。これは、トランジスタ３００をｎチャネル型とすると、トランジスタ３００のゲートにＨｉｇｈレベル電荷が与えられている場合の見かけ上のしきい値電圧Ｖｔｈ＿Ｈは、トランジスタ３００のゲートにＬｏｗレベル電荷が与えられている場合の見かけ上のしきい値電圧Ｖｔｈ＿Ｌより低くなるためである。ここで、見かけ上のしきい値電圧とは、トランジスタ３００を「導通状態」とするために必要な第５の配線３００５の電位をいうものとする。したがって、第５の配線３００５の電位をＶｔｈ＿ＨとＶｔｈ＿Ｌの間の電位Ｖ０とすることにより、ノードＦＧに与えられた電荷を判別できる。例えば、書き込みにおいて、ノードＦＧにＨｉｇｈレベル電荷が与えられていた場合には、第５の配線３００５の電位がＶ０（＞Ｖｔｈ＿Ｈ）となれば、トランジスタ３００は「導通状態」となる。一方、ノードＦＧにＬｏｗレベル電荷が与えられていた場合には、第５の配線３００５の電位がＶ０（＜Ｖｔｈ＿Ｌ）となっても、トランジスタ３００は「非導通状態」のままである。このため、第２の配線３００２の電位を判別することで、ノードＦＧに保持されている情報を読み出すことができる。
＜記憶装置１の構造＞
　本発明の一態様の半導体装置は、図１６に示すようにトランジスタ３００、トランジスタ２００、容量素子１００を有する。トランジスタ２００はトランジスタ３００の上方に設けられ、容量素子１００はトランジスタ３００、およびトランジスタ２００の上方に設けられている。
　トランジスタ３００は、基板３１１上に設けられ、導電体３１６、絶縁体３１５、基板３１１の一部からなる半導体領域３１３、およびソース領域またはドレイン領域として機能する低抵抗領域３１４ａ、および低抵抗領域３１４ｂを有する。
　トランジスタ３００は、ｐチャネル型、あるいはｎチャネル型のいずれでもよい。
　半導体領域３１３のチャネルが形成される領域、その近傍の領域、ソース領域、またはドレイン領域となる低抵抗領域３１４ａ、および低抵抗領域３１４ｂなどにおいて、シリコン系半導体などの半導体を含むことが好ましく、単結晶シリコンを含むことが好ましい。または、Ｇｅ（ゲルマニウム）、ＳｉＧｅ（シリコンゲルマニウム）、ＧａＡｓ（ガリウムヒ素）、ＧａＡｌＡｓ（ガリウムアルミニウムヒ素）などを有する材料で形成してもよい。結晶格子に応力を与え、格子間隔を変化させることで有効質量を制御したシリコンを用いた構成としてもよい。またはＧａＡｓとＧａＡｌＡｓ等を用いることで、トランジスタ３００をＨＥＭＴ（Ｈｉｇｈ　Ｅｌｅｃｔｒｏｎ　Ｍｏｂｉｌｉｔｙ　Ｔｒａｎｓｉｓｔｏｒ）としてもよい。
　低抵抗領域３１４ａ、および低抵抗領域３１４ｂは、半導体領域３１３に適用される半導体材料に加え、ヒ素、リンなどのｎ型の導電性を付与する元素、またはホウ素などのｐ型の導電性を付与する元素を含む。
　ゲート電極として機能する導電体３１６は、ヒ素、リンなどのｎ型の導電性を付与する元素、もしくはホウ素などのｐ型の導電性を付与する元素を含むシリコンなどの半導体材料、金属材料、合金材料、または金属酸化物材料などの導電性材料を用いることができる。
　なお、導電体の材料により、仕事関数が定まるため、導電性の材料を適宜選択することで、しきい値電圧を調整することができる。具体的には、導電体に窒化チタンや窒化タンタルなどの材料を用いることが好ましい。さらに導電性と埋め込み性を両立するために導電体にタングステンやアルミニウムなどの金属材料を積層として用いることが好ましく、特にタングステンを用いることが耐熱性の点で好ましい。
　ここで、図１６に示すトランジスタ３００はチャネルが形成される半導体領域３１３（基板３１１の一部）が凸形状を有する。また、半導体領域３１３の側面および上面を、絶縁体３１５を介して、導電体３１６が覆うように設けられている。なお、導電体３１６は仕事関数を調整する材料を用いてもよい。このようなトランジスタ３００は半導体基板の凸部を利用していることからＦＩＮ型トランジスタとも呼ばれる。なお、凸部の上部に接して、凸部を形成するためのマスクとして機能する絶縁体を有していてもよい。また、ここでは半導体基板の一部を加工して凸部を形成する場合を示したが、ＳＯＩ基板を加工して凸形状を有する半導体膜を形成してもよい。
　なお、図１６に示すトランジスタ３００は一例であり、その構造に限定されず、回路構成や駆動方法に応じて適切なトランジスタを用いればよい。
　トランジスタ３００を覆って、絶縁体３２０、絶縁体３２２、絶縁体３２４、および絶縁体３２６が順に積層して設けられている。
　絶縁体３２０、絶縁体３２２、絶縁体３２４、および絶縁体３２６として、例えば、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化アルミニウム、酸化窒化アルミニウム、窒化酸化アルミニウム、窒化アルミニウムなどを用いればよい。
　絶縁体３２２は、その下方に設けられるトランジスタ３００などによって生じる段差を平坦化する平坦化膜としての機能を有していてもよい。例えば、絶縁体３２２の上面は、平坦性を高めるために化学機械研磨（ＣＭＰ）法等を用いた平坦化処理により平坦化されていてもよい。
　また、絶縁体３２４には、基板３１１、またはトランジスタ３００などから、トランジスタ２００が設けられる領域に、水素や不純物が拡散しないようなバリア性を有する膜を用いることが好ましい。
　水素に対するバリア性を有する膜の一例として、例えば、ＣＶＤ法で形成した窒化シリコンを用いることができる。ここで、トランジスタ２００等の酸化物半導体を有する半導体素子に、水素が拡散することで、該半導体素子の特性が低下する場合がある。従って、トランジスタ２００と、トランジスタ３００との間に、水素の拡散を抑制する膜を用いることが好ましい。水素の拡散を抑制する膜とは、具体的には、水素の脱離量が少ない膜とする。
　水素の脱離量は、例えば、昇温脱離ガス分析法（ＴＤＳ）などを用いて分析することができる。例えば、絶縁体３２４の水素の脱離量は、ＴＤＳ分析において、膜の表面温度が、５０℃から５００℃の範囲において、水素原子に換算した脱離量が、絶縁体３２４の面積当たりに換算して、１０×１０１５ａｔｏｍｓ／ｃｍ２以下、好ましくは５×１０１５ａｔｏｍｓ／ｃｍ２以下であればよい。
　なお、絶縁体３２６は、絶縁体３２４よりも誘電率が低いことが好ましい。例えば、絶縁体３２６の比誘電率は４未満が好ましく、３未満がより好ましい。また例えば、絶縁体３２６の比誘電率は、絶縁体３２４の比誘電率の０．７倍以下が好ましく、０．６倍以下がより好ましい。誘電率が低い材料を層間膜とすることで、配線間に生じる寄生容量を低減することができる。
　また、絶縁体３２０、絶縁体３２２、絶縁体３２４、および絶縁体３２６には容量素子１００、またはトランジスタ２００と電気的に接続する導電体３２８、および導電体３３０等が埋め込まれている。なお、導電体３２８、および導電体３３０はプラグ、または配線としての機能を有する。また、プラグまたは配線としての機能を有する導電体は、複数の構造をまとめて同一の符号を付与する場合がある。また、本明細書等において、配線と、配線と電気的に接続するプラグとが一体物であってもよい。すなわち、導電体の一部が配線として機能する場合、および導電体の一部がプラグとして機能する場合もある。
　各プラグ、および配線（導電体３２８、および導電体３３０等）の材料としては、金属材料、合金材料、金属窒化物材料、または金属酸化物材料などの導電性材料を、単層または積層して用いることができる。耐熱性と導電性を両立するタングステンやモリブデンなどの高融点材料を用いることが好ましく、タングステンを用いることが好ましい。または、アルミニウムや銅などの低抵抗導電性材料で形成することが好ましい。低抵抗導電性材料を用いることで配線抵抗を低くすることができる。
　絶縁体３２６、および導電体３３０上に、配線層を設けてもよい。例えば、図１６において、絶縁体３５０、絶縁体３５２、及び絶縁体３５４が順に積層して設けられている。また、絶縁体３５０、絶縁体３５２、及び絶縁体３５４には、導電体３５６が形成されている。導電体３５６は、プラグ、または配線としての機能を有する。なお導電体３５６は、導電体３２８、および導電体３３０と同様の材料を用いて設けることができる。
　なお、例えば、絶縁体３５０は、絶縁体３２４と同様に、水素に対するバリア性を有する絶縁体を用いることが好ましい。また、導電体３５６は、水素に対するバリア性を有する導電体を含むことが好ましい。特に、水素に対するバリア性を有する絶縁体３５０が有する開口部に、水素に対するバリア性を有する導電体が形成される。当該構成により、トランジスタ３００とトランジスタ２００とは、バリア層により分離することができ、トランジスタ３００からトランジスタ２００への水素の拡散を抑制することができる。
　なお、水素に対するバリア性を有する導電体としては、例えば、窒化タンタル等を用いるとよい。また、窒化タンタルと導電性が高いタングステンを積層することで、配線としての導電性を保持したまま、トランジスタ３００からの水素の拡散を抑制することができる。この場合、水素に対するバリア性を有する窒化タンタル層が、水素に対するバリア性を有する絶縁体３５０と接する構造であることが好ましい。
　絶縁体３５４上には、絶縁体２１０、絶縁体２１２、絶縁体２１４、および絶縁体２１６が、順に積層して設けられている。絶縁体２１０、絶縁体２１２、絶縁体２１４、および絶縁体２１６のいずれかは、酸素や水素に対してバリア性のある物質を用いることが好ましい。
　例えば、絶縁体２１０、および絶縁体２１４には、例えば、基板３１１、またはトランジスタ３００を設ける領域などから、トランジスタ２００を設ける領域に、水素や不純物が拡散しないようなバリア性を有する膜を用いることが好ましい。従って、絶縁体３２４と同様の材料を用いることができる。
　水素に対するバリア性を有する膜の一例として、ＣＶＤ法で形成した窒化シリコンを用いることができる。ここで、トランジスタ２００等の酸化物半導体を有する半導体素子に、水素が拡散することで、該半導体素子の特性が低下する場合がある。従って、トランジスタ２００と、トランジスタ３００との間に、水素の拡散を抑制する膜を用いることが好ましい。水素の拡散を抑制する膜とは、具体的には、水素の脱離量が少ない膜とする。
　また、水素に対するバリア性を有する膜として、例えば、絶縁体２１０、および絶縁体２１４には、酸化アルミニウム、酸化ハフニウム、酸化タンタルなどの金属酸化物を用いることが好ましい。
　特に、酸化アルミニウムは、酸素、およびトランジスタの電気特性の変動要因となる水素、水分などの不純物、の両方に対して膜を透過させない遮断効果が高い。したがって、酸化アルミニウムは、トランジスタの作製工程中および作製後において、水素、水分などの不純物のトランジスタ２００への混入を防止することができる。また、トランジスタ２００を構成する酸化物からの酸素の放出を抑制することができる。そのため、トランジスタ２００に対する保護膜として用いることに適している。
　また、例えば、絶縁体２１２、および絶縁体２１６には、絶縁体３２０と同様の材料を用いることができる。また、比較的誘電率が低い材料を層間膜とすることで、配線間に生じる寄生容量を低減することができる。例えば、絶縁体２１２、および絶縁体２１６として、酸化シリコン膜や酸化窒化シリコン膜などを用いることができる。
　また、絶縁体２１０、絶縁体２１２、絶縁体２１４、および絶縁体２１６には、導電体２１８、及びトランジスタ２００を構成する導電体（導電体２０５）等が埋め込まれている。なお、導電体２１８は、容量素子１００、またはトランジスタ３００と電気的に接続するプラグ、または配線としての機能を有する。導電体２１８は、導電体３２８、および導電体３３０と同様の材料を用いて設けることができる。
　特に、絶縁体２１０、および絶縁体２１４と接する領域の導電体２１８は、酸素、水素、および水に対するバリア性を有する導電体であることが好ましい。当該構成により、トランジスタ３００とトランジスタ２００とは、酸素、水素、および水に対するバリア性を有する層で、分離することができ、トランジスタ３００からトランジスタ２００への水素の拡散を抑制することができる。
　絶縁体２１６の上方には、トランジスタ２００が設けられている。なお、トランジスタ２００の構造は、先の実施の形態で説明したトランジスタを用いればよい。また、図１６に示すトランジスタ２００は一例であり、その構造に限定されず、回路構成や駆動方法に応じて適切なトランジスタを用いればよい。
　トランジスタ２００の上方には、絶縁体２８０を設ける。絶縁体２８０には、過剰酸素領域が形成されていることが好ましい。特に、トランジスタ２００に酸化物半導体を用いる場合、トランジスタ２００近傍の層間膜などに、過剰酸素領域を有する絶縁体を設けることで、トランジスタ２００が有する酸化物２３０の酸素欠損を低減することで、信頼性を向上させることができる。また、トランジスタ２００を覆う絶縁体２８０は、その下方の凹凸形状を被覆する平坦化膜として機能してもよい。
　過剰酸素領域を有する絶縁体として、具体的には、加熱により一部の酸素が脱離する酸化物材料を用いることが好ましい。加熱により酸素を脱離する酸化物とは、ＴＤＳ分析にて、酸素分子に換算しての酸素の脱離量が１．０×１０１８ｍｏｌｅｃｕｌｅｓ／ｃｍ３以上、好ましくは３．０×１０２０ｍｏｌｅｃｕｌｅｓ／ｃｍ３以上である酸化物膜である。なお、上記ＴＤＳ分析時における膜の表面温度としては１００℃以上７００℃以下、または１００℃以上５００℃以下の範囲が好ましい。
　例えばこのような材料として、酸化シリコンまたは酸化窒化シリコンを含む材料を用いることが好ましい。または、金属酸化物を用いることもできる。なお、本明細書中において、酸化窒化シリコンとは、その組成として窒素よりも酸素の含有量が多い材料を指し、窒化酸化シリコンとは、その組成として、酸素よりも窒素の含有量が多い材料を示す。
　絶縁体２８０上には、絶縁体２８２が設けられている。絶縁体２８２は、酸素や水素に対してバリア性のある物質を用いることが好ましい。従って、絶縁体２８２には、絶縁体２１４と同様の材料を用いることができる。例えば、絶縁体２８２には、酸化アルミニウム、酸化ハフニウム、酸化タンタルなどの金属酸化物を用いることが好ましい。
　特に、酸化アルミニウムは、酸素、およびトランジスタの電気特性の変動要因となる水素、水分などの不純物、の両方に対して膜を透過させない遮断効果が高い。したがって、酸化アルミニウムは、トランジスタの作製工程中および作製後において、水素、水分などの不純物のトランジスタ２００への混入を防止することができる。また、トランジスタ２００を構成する酸化物からの酸素の放出を抑制することができる。そのため、トランジスタ２００に対する保護膜として用いることに適している。
　また、絶縁体２８２上には、絶縁体２８６が設けられている。絶縁体２８６は、絶縁体３２０と同様の材料を用いることができる。また、比較的誘電率が低い材料を層間膜とすることで、配線間に生じる寄生容量を低減することができる。例えば、絶縁体２８６として、酸化シリコン膜や酸化窒化シリコン膜などを用いることができる。
　また、絶縁体２２０、絶縁体２２２、絶縁体２２４、絶縁体２８０絶縁体２８２、および絶縁体２８６には、導電体２４６等が埋め込まれている。
　導電体２４６は、容量素子１００、トランジスタ２００、またはトランジスタ３００と電気的に接続するプラグ、または配線としての機能を有する。導電体２４６は、導電体３２８、および導電体３３０と同様の材料を用いて設けることができる。
　続いて、トランジスタ２００の上方には、容量素子１００が設けられている。容量素子１００は、導電体１１０と、導電体１２０、および絶縁体１３０とを有する。
　また、導電体２４６上に、導電体１１２を設けてもよい。導電体１１２は、容量素子１００、トランジスタ２００、またはトランジスタ３００と電気的に接続するプラグ、または配線としての機能を有する。導電体１１０は、容量素子１００の電極としての機能を有する。なお、導電体１１２、および導電体１１０は、同時に形成することができる。
　導電体１１２、および導電体１１０には、モリブデン、チタン、タンタル、タングステン、アルミニウム、銅、クロム、ネオジム、スカンジウムから選ばれた元素を含む金属膜、または上述した元素を成分とする金属窒化物膜（窒化タンタル膜、窒化チタン膜、窒化モリブデン膜、窒化タングステン膜）等を用いることができる。又は、インジウム錫酸化物、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物などの導電性材料を適用することもできる。
　図１６では、導電体１１２、および導電体１１０は単層構造を示したが、当該構成に限定されず、２層以上の積層構造でもよい。例えば、バリア性を有する導電体と導電性が高い導電体との間に、バリア性を有する導電体、および導電性が高い導電体に対して密着性が高い導電体を形成してもよい。
　また、導電体１１２、および導電体１１０上に、容量素子１００の誘電体のとして、絶縁体１３０を設ける。絶縁体１３０は、例えば、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化アルミニウム、酸化窒化アルミニウム、窒化酸化アルミニウム、窒化アルミニウム、酸化ハフニウム、酸化窒化ハフニウム、窒化酸化ハフニウム、窒化ハフニウムなどを用いればよく、積層または単層で設けることができる。
　例えば、絶縁体１３０には、酸化窒化シリコンなどの絶縁耐力が大きい材料を用いるとよい。当該構成により、容量素子１００は、絶縁体１３０を有することで、絶縁耐力が向上し、容量素子１００の静電破壊を抑制することができる。
　絶縁体１３０上に、導電体１１０と重畳するように、導電体１２０を設ける。なお、導電体１２０は、金属材料、合金材料、または金属酸化物材料などの導電性材料を用いることができる。耐熱性と導電性を両立するタングステンやモリブデンなどの高融点材料を用いることが好ましく、特にタングステンを用いることが好ましい。また、導電体などの他の構造と同時に形成する場合は、低抵抗金属材料であるＣｕ（銅）やＡｌ（アルミニウム）等を用いればよい。
　導電体１２０、および絶縁体１３０上には、絶縁体１５０が設けられている。絶縁体１５０は、絶縁体３２０と同様の材料を用いて設けることができる。また、絶縁体１５０は、その下方の凹凸形状を被覆する平坦化膜として機能してもよい。
　以上が構成例についての説明である。本構成を用いることで、酸化物半導体を有するトランジスタを用いた半導体装置において、電気特性の変動を抑制すると共に、信頼性を向上させることができる。または、オン電流が大きい酸化物半導体を有するトランジスタを提供することができる。または、オフ電流が小さい酸化物半導体を有するトランジスタを提供することができる。または、消費電力が低減された半導体装置を提供することができる。
［記憶装置２］
　本発明の一態様である半導体装置を使用した、記憶装置の一例を図１７に示す。
　図１７に示す記憶装置は、図１６で示したトランジスタ２００、トランジスタ３００、および容量素子１００を有する半導体装置に加え、トランジスタ４００を有している。
　なお、図１７に示すトランジスタ３００として、コプラナー型のトランジスタを用いたが、その構造に限定されず、回路構成や駆動方法に応じて適切なトランジスタを用いればよい。
　トランジスタ４００は、トランジスタ２００の第２のゲート電圧を制御することができる。例えば、トランジスタ４００の第１のゲート及び第２のゲートをソースとダイオードに接続し、トランジスタ４００のソースと、トランジスタ２００の第２のゲートを接続する構成とする。当該構成でトランジスタ２００の第２のゲートの負電位を保持するとき、トランジスタ４００の第１のゲート−ソース間の電圧および、第２のゲート−ソース間の電圧は、０Ｖになる。トランジスタ４００において、第２のゲート電圧及び第１のゲート電圧が０Ｖのときのドレイン電流が非常に小さいため、トランジスタ２００およびトランジスタ４００に電源供給をしなくても、トランジスタ２００の第２のゲートの負電位を長時間維持することができる。これにより、トランジスタ２００、およびトランジスタ４００を有する記憶装置は、長期にわたり記憶内容を保持することが可能である。
　従って、図１７において、配線３００１はトランジスタ３００のソースと電気的に接続され、配線３００２はトランジスタ３００のドレインと電気的に接続されている。また、配線３００３はトランジスタ２００のソースおよびドレインの一方と電気的に接続され、配線３００４はトランジスタ２００のゲートと電気的に接続され、配線３００６はトランジスタ２００のバックゲートと電気的に接続されている。そして、トランジスタ３００のゲート、およびトランジスタ２００のソースおよびドレインの他方は、容量素子１００の電極の一方と電気的に接続され、配線３００５は容量素子１００の電極の他方と電気的に接続されている。配線３００７はトランジスタ４００のソースと電気的に接続され、配線３００８はトランジスタ４００のゲートと電気的に接続され、配線３００９はトランジスタ４００のバックゲートと電気的に接続され、配線３０１０はトランジスタ４００のドレインと電気的に接続されている。ここで、配線３００６、配線３００７、配線３００８、及び配線３００９が電気的に接続されている。
　図１７に示す記憶装置は、トランジスタ３００のゲートの電位が保持可能という特性を有することで、以下に示すように、情報の書き込み、保持、読み出しが可能である。
　また、図１７に示す記憶装置は、図１６に示す記憶装置と同様に、マトリクス状に配置することで、メモリセルアレイを構成することができる。なお、１個のトランジスタ４００は、複数のトランジスタ２００の第２のゲート電圧を制御することができる。そのため、トランジスタ４００は、トランジスタ２００よりも、少ない個数を設けるとよい。
＜記憶装置２の構造＞
　トランジスタ４００は、トランジスタ２００と同じ層に形成されており、並行して作製することができるトランジスタである。トランジスタ４００は、第１のゲート電極として機能する導電体４６０（導電体４６０ａ、および導電体４６０ｂ）と、第２のゲート電極として機能する導電体４０５（導電体４０５ａ、および導電体４０５ｂ）と、導電体４６０と接するバリア層４７０、およびバリア層４５２と、ゲート絶縁層として機能する絶縁体２２０、絶縁体２２２、絶縁体２２４、および絶縁体４５０と、チャネルが形成される領域を有する酸化物４３０ｃと、ソースまたはドレインの一方として機能する導電体４４０ａ、酸化物４３１ａ、および酸化物４３１ｂと、ソースまたはドレインの他方として機能する導電体４４０ｂ、酸化物４３２ａ、および酸化物４３２ｂと、導電体４４０（導電体４４０ａ、および導電体４４０ｂ）バリア層４４５（バリア層４４５ａ、およびバリア層４４５ｂ）を有する。
　トランジスタ４００において、導電体４０５は、導電体２０５と、同じ層である。酸化物４３１ａ、および酸化物４３２ａと、酸化物２３０ａと、同じ層であり、酸化物４３１ｂ、および酸化物４３２ｂと、酸化物２３０ｂと、同じ層である。導電体４４０は、導電体２４０と、同じ層である。酸化物４３０ｃは、酸化物２３０ｃは同じ層である。絶縁体４５０は、絶縁体２５０と、同じ層である。バリア層４５２は、バリア層２５２と、同じ層である。導電体４６０は、導電体２６０と、同じ層である。バリア層４７０は、バリア層２７０と、同じ層である。
　トランジスタ４００の活性層として機能する酸化物４３０ｃは、酸化物２３０などと同様に、酸素欠損が低減され、水素または水などの不純物が低減されている。これにより、トランジスタ４００のしきい値電圧を０Ｖより大きくし、オフ電流を低減し、第２のゲート電圧及び第１のゲート電圧が０Ｖのときのドレイン電流を非常に小さくすることができる。
　また、大面積基板を半導体素子ごとに分断することによって、複数の半導体装置をチップ状で取り出す場合に設けられるダイシングライン（スクライブライン、分断ライン、又は切断ラインと呼ぶ場合がある）について説明する。分断方法としては、例えば、まず、基板に半導体素子を分断するための溝（ダイシングライン）を形成した後、ダイシングラインにおいて切断し、複数の半導体装置に分断（分割）する場合がある。例えば、図１７に示す構造５００は、ダイシングライン近傍の断面図を示している。
　例えば、構造５００に示すように、トランジスタ２００、またはトランジスタ４００を有するメモリセルの外縁に設けられるダイシングラインと重なる領域近傍において、絶縁体２８０、絶縁体２２４、絶縁体２２２、絶縁体２２０、及び絶縁体２１６に開口を設ける。また、絶縁体２８０、絶縁体２２４、絶縁体２２２、絶縁体２２０、及び絶縁体２１６の側面を覆うように、絶縁体２８２を設ける。
　つまり、該開口部において、絶縁体２２２、および絶縁体２１０と、絶縁体２８２とが接する。このとき、絶縁体２２２、絶縁体２１０の少なくとも一と、絶縁体２８２とを同材料及び同方法を用いて形成することで、密着性を高めることができる。例えば、酸化アルミニウムを用いることができる。
　当該構造により、絶縁体２１０、絶縁体２２２、絶縁体２８２で、絶縁体２８０、トランジスタ２００、およびトランジスタ４００を包み込むことができる。絶縁体２１０、絶縁体２２２、絶縁体２８２は、酸素、水素、及び水の拡散を抑制する機能を有しているため、本実施の形態に示す半導体素子が形成された回路領域ごとに、基板を分断することにより、複数のチップに加工しても、分断した基板の側面方向から、水素又は水などの不純物が混入し、トランジスタ２００、またはトランジスタ４００に拡散することを防ぐことができる。
　また、当該構造により、絶縁体２８０の過剰酸素が絶縁体２８２、および絶縁体２２２の外部に拡散することを防ぐことができる。従って、絶縁体２８０の過剰酸素は、効率的にトランジスタ２００、またはトランジスタ４００におけるチャネルが形成される酸化物に供給される。当該酸素により、トランジスタ２００、またはトランジスタ４００におけるチャネルが形成される酸化物の酸素欠損を低減することができる。これにより、トランジスタ２００、またはトランジスタ４００におけるチャネルが形成される酸化物を欠陥準位密度が低い、安定な特性を有する酸化物半導体とすることができる。つまり、トランジスタ２００、またはトランジスタ４００の電気特性の変動を抑制すると共に、信頼性を向上させることができる。
＜メモリセルアレイの構造＞
　本実施の形態のメモリセルアレイの一例を、図１８に示す。図１６、および図１７示す半導体装置をマトリクス状に配置することで、メモリセルアレイを構成することができる。図１８は、図１６に示す記憶装置を、マトリクス状に配置した場合における、行の一部を抜き出した断面図である。
　図１８には、トランジスタ３００、トランジスタ２００、および容量素子１００を有する半導体装置と、トランジスタ３０１、トランジスタ２０１、および容量素子１０１を有する半導体装置と、を有する半導体装置とが、同じ行に配置されている。
　図１８に示すように、メモリセルアレイは、複数個のトランジスタ（図ではトランジスタ２００、およびトランジスタ２０１）を有する。
　なお、メモリセルをアレイ状に配置する場合、読み出し時には、所望のメモリセルの情報を読み出さなくてはならない。例えば、トランジスタ３００をｐチャネル型とした場合、メモリセルはＮＯＲ型の構成となる。従って、情報を読み出さないメモリセルにおいては、ノードＦＧに与えられた電荷によらずトランジスタ３００が「非導通状態」となるような電位、つまり、Ｖｔｈ＿Ｈより低い電位を第５の配線３００５に与えることで所望のメモリセルの情報のみを読み出すことができる。または、トランジスタ３００をｎチャネル型とした場合、メモリセルはＮＡＮＤ型の構成となる。従って、情報を読み出さないメモリセルにおいては、ノードＦＧに与えられた電荷によらずトランジスタ３００が「導通状態」となるような電位、つまり、Ｖｔｈ＿Ｌより高い電位を第５の配線３００５に与えることで所望のメモリセルの情報のみを読み出すことができる。
　本実施の形態は、他の実施の形態や実施例などに記載した構成と適宜組み合わせて実施することが可能である。
（実施の形態３）
　本実施の形態では、半導体装置の一形態を、図１９、および図２０を用いて説明する。
＜半導体ウエハ、チップ＞
　図１９（Ａ）は、ダイシング処理が行なわれる前の基板７１１の上面図を示している。基板７１１としては、例えば、半導体基板（「半導体ウエハ」ともいう。）を用いることができる。基板７１１上には、複数の回路領域７１２が設けられている。回路領域７１２には、本発明の一態様に係る半導体装置などを設けることができる。
　複数の回路領域７１２は、それぞれが分離領域７１３に囲まれている。分離領域７１３と重なる位置に分離線（「ダイシングライン」ともいう。）７１４が設定される。分離線７１４に沿って基板７１１を切断することで、回路領域７１２を含むチップ７１５を基板７１１から切り出すことができる。図１９（Ｂ）にチップ７１５の拡大図を示す。
　また、分離領域７１３に導電層、半導体層などを設けてもよい。分離領域７１３に導電層、半導体層などを設けることで、ダイシング工程時に生じうるＥＳＤを緩和し、ダイシング工程に起因する歩留まりの低下を防ぐことができる。また、一般にダイシング工程は、基板の冷却、削りくずの除去、帯電防止などを目的として、炭酸ガスなどを溶解させて比抵抗を下げた純水を切削部に供給しながら行なう。分離領域７１３に導電層、半導体層などを設けることで、当該純水の使用量を削減することができる。よって、半導体装置の生産コストを低減することができる。また、半導体装置の生産性を高めることができる。
＜電子部品＞
　チップ７１５を用いた電子部品の一例について、図２０（Ａ）および図２０（Ｂ）を用いて説明する。なお、電子部品は、半導体パッケージ、またはＩＣ用パッケージともいう。電子部品は、端子取り出し方向、端子の形状などに応じて、複数の規格、名称などが存在する。
　電子部品は、組み立て工程（後工程）において、上記実施の形態に示した半導体装置と該半導体装置以外の部品が組み合わされて完成する。
　図２０（Ａ）に示すフローチャートを用いて、後工程について説明する。前工程において基板７１１に本発明の一態様に係る半導体装置などを形成した後、基板７１１の裏面（半導体装置などが形成されていない面）を研削する「裏面研削工程」を行なう（ステップＳ７２１）。研削により基板７１１を薄くすることで、電子部品の小型化を図ることができる。
　次に、基板７１１を複数のチップ７１５に分離する「ダイシング工程」を行う（ステップＳ７２２）。そして、分離したチップ７１５を個々のリードフレーム上に接合する「ダイボンディング工程」を行う（ステップＳ７２３）。ダイボンディング工程におけるチップ７１５とリードフレームとの接合は、樹脂による接合、またはテープによる接合など、適宜製品に応じて適した方法を選択する。なお、リードフレームに代えてインターポーザ基板上にチップ７１５を接合してもよい。
　次いで、リードフレームのリードとチップ７１５上の電極とを、金属の細線（ワイヤー）で電気的に接続する「ワイヤーボンディング工程」を行う（ステップＳ７２４）。金属の細線には、銀線、金線などを用いることができる。また、ワイヤーボンディングは、例えば、ボールボンディング、またはウェッジボンディングを用いることができる。
　ワイヤーボンディングされたチップ７１５は、エポキシ樹脂などで封止される「封止工程（モールド工程）」が施される（ステップＳ７２５）。封止工程を行うことで電子部品の内部が樹脂で充填され、チップ７１５とリードを接続するワイヤーを機械的な外力から保護することができ、また水分、埃などによる特性の劣化（信頼性の低下）を低減することができる。
　次いで、リードフレームのリードをめっき処理する「リードめっき工程」を行なう（ステップＳ７２６）。めっき処理によりリードの錆を防止し、後にプリント基板に実装する際のはんだ付けをより確実に行うことができる。次いで、リードを切断および成形加工する「成形工程」を行なう（ステップＳ７２７）。
　次いで、パッケージの表面に印字処理（マーキング）を施す「マーキング工程」を行なう（ステップＳ７２８）。そして外観形状の良否、動作不良の有無などを調べる「検査工程」（ステップＳ７２９）を経て、電子部品が完成する。
　また、完成した電子部品の斜視模式図を図２０（Ｂ）に示す。図２０（Ｂ）では、電子部品の一例として、ＱＦＰ（Ｑｕａｄ　Ｆｌａｔ　Ｐａｃｋａｇｅ）の斜視模式図を示している。図２０（Ｂ）に示す電子部品７５０は、リード７５５およびチップ７１５を有する。電子部品７５０は、チップ７１５を複数有していてもよい。
　図２０（Ｂ）に示す電子部品７５０は、例えばプリント基板７５２に実装される。このような電子部品７５０が複数組み合わされて、それぞれがプリント基板７５２上で電気的に接続されることで電子部品が実装された基板（実装基板７５４）が完成する。完成した実装基板７５４は、電子機器などに用いられる。
　本実施の形態は、他の実施の形態や実施例などに記載した構成と適宜組み合わせて実施することが可能である。
（実施の形態４）
＜電子機器＞
　本発明の一態様に係る半導体装置は、様々な電子機器に用いることができる。図２１に、本発明の一態様に係る半導体装置を用いた電子機器の具体例を示す。
　図２１（Ａ）は、自動車の一例を示す外観図である。自動車２９８０は、車体２９８１、車輪２９８２、ダッシュボード２９８３、およびライト２９８４等を有する。また、自動車２９８０は、アンテナ、バッテリなどを備える。
　図２１（Ｂ）に示す情報端末２９１０は、筐体２９１１、表示部２９１２、マイク２９１７、スピーカ部２９１４、カメラ２９１３、外部接続部２９１６、および操作スイッチ２９１５等を有する。表示部２９１２には、可撓性基板が用いられた表示パネルおよびタッチスクリーンを備える。また、情報端末２９１０は、筐体２９１１の内側にアンテナ、バッテリなどを備える。情報端末２９１０は、例えば、スマートフォン、携帯電話、タブレット型情報端末、タブレット型パーソナルコンピュータ、電子書籍端末等として用いることができる。
　図２１（Ｃ）に示すノート型パーソナルコンピュータ２９２０は、筐体２９２１、表示部２９２２、キーボード２９２３、およびポインティングデバイス２９２４等を有する。また、ノート型パーソナルコンピュータ２９２０は、筐体２９２１の内側にアンテナ、バッテリなどを備える。
　図２１（Ｄ）に示すビデオカメラ２９４０は、筐体２９４１、筐体２９４２、表示部２９４３、操作スイッチ２９４４、レンズ２９４５、および接続部２９４６等を有する。操作スイッチ２９４４およびレンズ２９４５は筐体２９４１に設けられており、表示部２９４３は筐体２９４２に設けられている。また、ビデオカメラ２９４０は、筐体２９４１の内側にアンテナ、バッテリなどを備える。そして、筐体２９４１と筐体２９４２は、接続部２９４６により接続されており、筐体２９４１と筐体２９４２の間の角度は、接続部２９４６により変えることが可能な構造となっている。筐体２９４１に対する筐体２９４２の角度によって、表示部２９４３に表示される画像の向きの変更や、画像の表示／非表示の切り換えを行うことができる。
　図２１（Ｅ）にバングル型の情報端末の一例を示す。情報端末２９５０は、筐体２９５１、および表示部２９５２等を有する。また、情報端末２９５０は、筐体２９５１の内側にアンテナ、バッテリなどを備える。表示部２９５２は、曲面を有する筐体２９５１に支持されている。表示部２９５２には、可撓性基板を用いた表示パネルを備えているため、フレキシブルかつ軽くて使い勝手の良い情報端末２９５０を提供することができる。
　図２１（Ｆ）に腕時計型の情報端末の一例を示す。情報端末２９６０は、筐体２９６１、表示部２９６２、バンド２９６３、バックル２９６４、操作スイッチ２９６５、入出力端子２９６６などを備える。また、情報端末２９６０は、筐体２９６１の内側にアンテナ、バッテリなどを備える。情報端末２９６０は、移動電話、電子メール、文章閲覧及び作成、音楽再生、インターネット通信、コンピュータゲームなどの種々のアプリケーションを実行することができる。
　表示部２９６２の表示面は湾曲しており、湾曲した表示面に沿って表示を行うことができる。また、表示部２９６２はタッチセンサを備え、指やスタイラスなどで画面に触れることで操作することができる。例えば、表示部２９６２に表示されたアイコン２９６７に触れることで、アプリケーションを起動することができる。操作スイッチ２９６５は、時刻設定のほか、電源のオン、オフ動作、無線通信のオン、オフ動作、マナーモードの実行及び解除、省電力モードの実行及び解除など、様々な機能を持たせることができる。例えば、情報端末２９６０に組み込まれたオペレーティングシステムにより、操作スイッチ２９６５の機能を設定することもできる。
　また、情報端末２９６０は、通信規格された近距離無線通信を実行することが可能である。例えば無線通信可能なヘッドセットと相互通信することによって、ハンズフリーで通話することもできる。また、情報端末２９６０は入出力端子２９６６を備え、他の情報端末とコネクターを介して直接データのやりとりを行うことができる。また入出力端子２９６６を介して充電を行うこともできる。なお、充電動作は入出力端子２９６６を介さずに無線給電により行ってもよい。
　例えば、本発明の一態様の半導体装置を用いた記憶装置は、上述した電子機器の制御情報や、制御プログラムなどを長期間保持することができる。本発明の一態様に係る半導体装置を用いることで、信頼性の高い電子機器を実現することができる。
　本実施の形態は、他の実施の形態や実施例などに記載した構成と適宜組み合わせて実施することが可能である。
　本実施例では、基板上に成膜したバリア層についてＴＤＳ測定を行った結果について説明する。なお、本実施例においては、試料１Ａ、試料１Ｂ、試料１Ｃ、試料１Ｄ、試料１Ｅ、および比較例を作製した。
＜各試料の構成と作製方法＞
　以下では、本発明の一態様に係る試料１Ａ、試料１Ｂ、試料１Ｃ、試料１Ｄ、および試料１Ｅについて説明する。試料１Ａ乃至試料１Ｅは、図２２（Ａ）に示す構造８００を有する。
　構造８００は、基板８０２と、基板８０２上の絶縁体８０４、絶縁体８０４上の酸素含有膜８０６、酸素含有膜８０６上のバリア層８０８を有する。下表に、試料１Ａ乃至試料１Ｅのバリア層の材料を示す。また、比較例１として、バリア層８０８を設けない構造とした。
Figure JPOXMLDOC01-appb-T000001
　次に、各試料の作製方法について、説明する。
　まず、基板８０２として、シリコン基板を用いた。続いて、基板８０２上に、絶縁体８０４として、熱酸化膜を１００ｎｍ形成した。
　次に、絶縁体８０４上に、酸素含有膜８０６として、スパッタリング法を用いて、３００ｎｍの酸化シリコン膜を形成した。成膜条件は、ＳｉＯ２ターゲットを用い、スパッタガスとして、流量５０ｓｃｃｍのＯ２を用いた。また、成膜温度を１００℃とし、成膜圧力を０．７Ｐａとし、成膜電力を１．５ｋＷ（ＲＦ）とし、ターゲット−基板間距離を６０ｍｍとして、成膜した。
　以上の工程により、本実施例の比較例を作製した。一方、試料１Ａ乃至試料１Ｅは、酸素含有膜８０６上にバリア層８０８を成膜した。
　試料１Ａは、バリア層８０８として、ＡＬＤ法を用いて、５ｎｍの酸化アルミニウムを成膜した。成膜条件は、基板温度を２５０℃とし、Ａｌ（ＣＨ３）３を含む固体を昇華させた原料ガスと、酸化剤としてＯ３ガス、およびＯ２ガスを用いた。
　試料１Ｂは、バリア層８０８として、スパッタリング法を用いて、５ｎｍの酸化アルミニウムを成膜した。成膜条件は、Ａｌ２Ｏ３のターゲットを用い、スパッタガスとして、流量２５ｓｃｃｍのＡｒ、および流量２５ｓｃｃｍのＯ２を用いた。また、基板温度を２５０℃とし、成膜圧力を０．４Ｐａとし、成膜電力を２．５ｋＷ（ＲＦ）とし、ターゲット−基板間距離を６０ｍｍとして、成膜した。
　試料１Ｃは、バリア層８０８として、ＡＬＤ法を用いて、５ｎｍの酸化ハフニウムを成膜した。成膜条件は、基板温度を２００℃とし、ＴＥＭＡＨ（Ｔｅｔｒａｋｉｓ（ｅｔｈｙｍｅｔｈｙｌａｍｉｎｏ）　ｈａｆｎｉｕｍ：Ｈｆ［Ｎ（Ｃ２Ｈ５）（ＣＨ３）］４）と、オゾンと、を用いて成膜した。
　試料１Ｄは、バリア層８０８として、スパッタリング法を用いて、５ｎｍの窒化チタンを成膜した。成膜条件は、Ｔｉ（チタン）ターゲットを用い、スパッタガスとして、流量５０ｓｃｃｍのＮ２を用いた。また、成膜温度をＲ．Ｔとし、成膜圧力を０．２Ｐａとし、成膜電力を１２ｋＷ（ＤＣ）とし、ターゲット−基板間距離を４００ｍｍとして、成膜した。
　試料１Ｅは、バリア層８０８として、スパッタリング法を用いて、５ｎｍの窒化タンタルを成膜した。成膜条件は、Ｔａ（タンタル）ターゲットを用い、スパッタガスとして、流量２５ｓｃｃｍのＡｒ、および流量２５ｓｃｃｍのＮ２を用いた。また、基板温度を４００℃とし、成膜圧力を０．７Ｐａとし、成膜電力を４．０ｋＷとし、ターゲット−基板間距離を１６０ｍｍとして、成膜した。
　以上の工程により、本実施例の試料１Ａ乃至試料１Ｅを作製した。
＜各試料のＴＤＳの測定結果＞
　各試料において、酸素の脱離量を測定した。また、当該ＴＤＳ分析においては、酸素分子に相当する質量電荷比ｍ／ｚ＝３２の放出量を測定した。ＴＤＳ分析装置は、電子科学社製ＷＡ１０００Ｓを用い、昇温レートは３０℃／ｍｉｎとした。測定結果を、図２２（Ｂ）、および図２２（Ｃ）に示す。
　図２２（Ｂ）は、各試料を４００℃まで加熱した場合の酸素（Ｏ２）の放出量［ｍｏｌｅｃｕｌｅｓ／ｃｍ２］を示す。図２２（Ｃ）は、各試料を６００℃まで加熱した場合の酸素（Ｏ２）の放出量［ｍｏｌｅｃｕｌｅｓ／ｃｍ２］を示す。従って、図２２（Ｂ）、および図２２（Ｃ）において、縦軸は酸素（Ｏ２）の放出量［ｍｏｌｅｃｕｌｅｓ／ｃｍ２］とする。
　なお、温度範囲の下限としては、脱ガスが確認できた温度（約４０℃以上）とした。従って、測定下限以下の放出量は含まない。従って、図中の０．０［ｍｏｌｅｃｕｌｅｓ／ｃｍ２］は、測定下限以下とする。
　図２２（Ｂ）、および図２２（Ｃ）より、バリア層８０８を有することで、酸素含有膜８０６からの酸素の放出が抑制できることが確認できた。測定温度の上限が６００℃でも、ＡＬＤ法を用いて成膜した酸化アルミニウム、窒化タンタル、および窒化チタンは、酸素の放出量が検出下限以下であることが確認できた。
　また、スパッタリング法を用いて成膜した酸化アルミニウムは、測定温度の上限が４００℃では、酸素の放出量が６．５×１０１３［個／ｃｍ２］よりも少なく、測定温度の上限が６００℃でも、酸素の放出量が７．５×１０１３［個／ｃｍ２］以下であることが確認できた。
　また、酸化ハフニウムでも、測定温度の上限が４００℃では、酸素の放出量が２．０×１０１５［ｍｏｌｅｃｕｌｅｓ／ｃｍ２］よりも少なく、測定温度の上限が６００℃となっても、酸素の放出量が２．０×１０１５［ｍｏｌｅｏｕｌｅｓ／ｃｍ２］以下であることが確認できた。
　ここで、バリア膜がない比較例では、測定温度の上限が４００℃の場合でも、５．０×１０１５［個／ｃｍ２］以上の酸素の放出が確認できた。また、測定温度の上限が６００℃でも、酸素の放出量が５．３×１０１５［個／ｃｍ２］以上であることが確認できた。従って、バリア層を有することで、近接する構造体から酸素の拡散を抑制することが確認できた。
　以上、本実施例に示す構成は、他の実施例または他の実施の形態と適宜組み合わせて用いることができる。
　本実施例では、基板上に成膜したバリア層を有する構造についてＴＤＳ測定を行った結果について説明する。なお、本実施例においては、試料２Ａ、試料２Ｂ、試料２Ｃ、試料２Ｄ、試料２Ｅ、および比較例２を作製した。
＜各試料の構成と作製方法＞
　以下では、本発明の一態様に係る試料２Ａ、試料２Ｂ、試料２Ｃ、試料２Ｄおよび試料２Ｅについて説明する。試料２Ａ乃至試料２Ｅは、図２３（Ａ）に示す構造８１０を有する。
　構造８１０は、基板８１２と、基板８１２上の絶縁体８１４、絶縁体８１４上の水素含有膜８１６、水素含有膜８１６上の水含有膜８１７、水含有膜８１７上のバリア層８１８を有する。下表に、試料２Ａ乃至試料２Ｅのバリア層の材料を示す。また、比較例２として、バリア層８１８を設けない構造とした。
Figure JPOXMLDOC01-appb-T000002
　次に、各試料の作製方法について、説明する。
　まず、基板８１２として、シリコン基板を用いた。続いて、基板８１２上に、絶縁体８１４として、熱酸化膜を１００ｎｍ形成した。
　次に、絶縁体８１４上に、水素含有膜８１６として、プラズマＣＶＤ法を用いて、５０ｎｍの酸化窒化シリコン膜を形成した。成膜条件は、成膜ガスとして、流量４０ｓｃｃｍのＳｉＨ４、流量３００ｓｃｃｍのＮＨ３、流量３０ｓｃｃｍのＮ２Ｏ、および流量９００ｓｃｃｍのＮ２を用いた。また、反応室の圧力を１６０Ｐａとし、成膜温度を３２５℃、２５０Ｗ（２７．１２ＭＨｚ）の高周波（ＲＦ）電力を印加することで成膜した。
　次に、水素含有膜８１６上に、水含有膜８１７として、プラズマＣＶＤ法を用いて、５０ｎｍの酸化シリコン膜を形成した。成膜条件は、流量１５ｓｃｃｍのＴＥＯＳ（Ｔｅｔｒａｅｔｈｙｌ　Ｏｒｔｈｏｓｉｌｉｃａｔｅ）、流量７５０ｓｃｃｍのＯ２を用いた。反応室の圧力を１００Ｐａとし、成膜温度３００℃とし、３００Ｗ（２７．１２ＭＨｚ）の高周波（ＲＦ）電力を印加することで成膜した。
　以上の工程により、本実施例の比較例を作製した。一方、試料２Ａ乃至試料２Ｅは、水含有膜８１７上にバリア層８１８を成膜した。
　試料２Ａは、バリア層８１８として、ＡＬＤ法を用いて、５ｎｍの酸化アルミニウムを成膜した。成膜条件は、基板温度を２５０℃とし、Ａｌ（ＣＨ３）３を含む固体を昇華させた原料ガスと、酸化剤としてＯ３ガス、およびＯ２ガスを用いた。
　試料２Ｂは、バリア層８１８として、スパッタリング法を用いて、５ｎｍの酸化アルミニウムを成膜した。成膜条件は、Ａｌ２Ｏ３のターゲットを用い、スパッタガスとして、流量２５ｓｃｃｍのＡｒ、および流量２５ｓｃｃｍのＯ２を用いた。また、基板温度を２５０℃とし、成膜圧力を０．４Ｐａとし、成膜電力を２．５ｋＷ（ＲＦ）とし、ターゲット−基板間距離を６０ｍｍとして、成膜した。
　試料２Ｃは、バリア層８１８として、ＡＬＤ法を用いて、５ｎｍの酸化ハフニウムを成膜した。成膜条件は、基板温度を２００℃とし、ＴＥＭＡＨ（Ｔｅｔｒａｋｉｓ（ｅｔｈｙｍｅｔｈｙｌａｍｉｎｏ）　ｈａｆｎｉｕｍ：Ｈｆ［Ｎ（Ｃ２Ｈ５）（ＣＨ３）］４）と、オゾンと、を用いて成膜した。
　試料２Ｄは、バリア層８１８として、スパッタリング法を用いて、５ｎｍの窒化チタンを成膜した。成膜条件は、Ｔｉ（チタン）ターゲットを用い、スパッタガスとして、流量５０ｓｃｃｍのＮ２を用いた。また、成膜温度をＲ．Ｔとし、成膜圧力を０．２Ｐａとし、成膜電力を１２ｋＷ（ＤＣ）とし、ターゲット−基板間距離を４００ｍｍとして、成膜した。
　試料２Ｅは、バリア層８１８として、スパッタリング法を用いて、５ｎｍの窒化タンタルを成膜した。成膜条件は、Ｔａ（タンタル）ターゲットを用い、スパッタガスとして、流量２５ｓｃｃｍのＡｒ、および流量２５ｓｃｃｍのＮ２を用いた。また、基板温度を４００℃とし、成膜圧力を０．７Ｐａとし、成膜電力を４．０ｋＷとし、ターゲット−基板間距離を１６０ｍｍとして、成膜した。
　以上の工程により、本実施例の試料２Ａ乃至試料２Ｅを作製した。
＜各試料のＴＤＳの測定結果＞
　各試料において、水素の脱離量を測定した。また、当該ＴＤＳ分析においては、水素分子に相当する質量電荷比ｍ／ｚ＝２の放出量、および水分子に相当する質量電荷比ｍ／ｚ＝１８の放出量を測定した。ＴＤＳ分析装置は、電子科学社製ＷＡ１０００Ｓを用い、昇温レートは３０℃／ｍｉｎとした。測定結果を、図２３に示す。
　図２３（Ｂ）は、各試料を４００℃まで加熱した場合の水素（Ｈ２）の放出量［ｍｏｌｅｃｕｌｅｓ／ｃｍ２］を示す。図２３（Ｃ）は、各試料を６００℃まで加熱した場合の水素（Ｈ２）の放出量［ｍｏｌｅｃｕｌｅｓ／ｃｍ２］を示す。従って、図２３（Ｂ）、および図２３（Ｃ）において、縦軸は水素（Ｈ２）の放出量［個／ｃｍ２］とする。
　また、図２４は、各試料を４００℃まで加熱した場合の水（Ｈ２Ｏ）の放出量［ｍｏｌｅｃｕｌｅｓ／ｃｍ２］を示す。従って、図２４において、縦軸は水（Ｈ２Ｏ）の放出量［ｍｏｌｅｃｕｌｅｓ／ｃｍ２］とする。
　なお、温度範囲の下限としては、脱ガスが確認できた温度（約４０℃以上）とした。従って、測定下限以下の放出量は含まない。
　図２３（Ｂ）、および図２３（Ｃ）より、バリア層８１８を有することで、近接する構造体からの水素の放出が抑制できることが確認できた。
　特に、バリア層８１８にスパッタリング法を用いて成膜した酸化アルミニウムを用いた場合、測定温度の上限が４００℃では、下層からの水素の放出量が１．０×１０１５［ｍｏｌｅｃｕｌｅｓ／ｃｍ２］よりも少ないことが確認できた。さらに、測定温度の上限が６００℃であっても、下層からの水素の放出量が１．０×１０１６［ｍｏｌｅｃｕｌｅｓ／ｃｍ２］よりも少ないことが確認できた。
　ここで、バリア膜がない比較例では、測定温度の上限が４００℃の場合でも、４．０×１０１５［ｍｏｌｅｃｕｌｅｓ／ｃｍ２］以上の水素の放出が確認できた。特に、バリア膜がない比較例では、測定温度の上限が６００℃の場合では、１．８×１０１６［ｍｏｌｅｃｕｌｅｓ／ｃｍ２］以上の水素の放出が確認できた。以上より、バリア層８１８を有することで、絶縁体からの水素の拡散を抑制することが確認できた。
　また、図２４より、バリア層８１８を有することで、近接する構造体からの水の放出が抑制できることが確認できた。
　特に、バリア層８１８に窒化タンタルを用いた場合、測定温度の上限が４００℃では、下層からの水の放出量が２．０×１０１５以下であることが確認できた。また、特に、バリア層８１８に、窒化チタンを用いた場合、測定温度の上限が４００℃では、下層からの水の放出量が４．０×１０１５以下であることが確認できた。
　ここで、バリア膜がない比較例では、測定温度の上限が４００℃の場合でも、８．７×１０１５［ｍｏｌｅｃｕｌｅｓ／ｃｍ２］以上の水の放出が確認できた。以上より、バリア層８１８を有することで、近接する構造体からの水の拡散を抑制することが確認できた。
　以上より、導電体と絶縁体との間に、バリア層を設けることで、絶縁体中の水素、および水の拡散を抑制できることが確認できた。
　以上、本実施例に示す構成は、他の実施例または他の実施の形態と適宜組み合わせて用いることができる。
　１００：容量素子、１０１：容量素子、１１０：導電体、１１２：導電体、１２０：導電体、１３０：絶縁体、１５０：絶縁体、２００：トランジスタ、２０１：トランジスタ、２０５：導電体、２１０：絶縁体、２１２：絶縁体、２１４：絶縁体、２１６：絶縁体、２１８：導電体、２２０：絶縁体、２２２：絶縁体、２２４：絶縁体、２３０：酸化物、２３０ａ：酸化物、２３０Ａ：酸化膜、２３０ｂ：酸化物、２３０Ｂ：酸化膜、２３０ｃ：酸化物、２３０Ｃ：酸化膜、２４０：導電体、２４０ａ：導電体、２４０Ａ：導電膜、２４０ｂ：導電体、２４０Ｂ：導電膜、２４１ａ：ハードマスク、２４１Ａ：膜、２４１ｂ：ハードマスク、２４１Ｂ：膜、２４５：バリア層、２４５ａ：バリア層、２４５Ａ：バリア膜、２４５ｂ：バリア層、２４５Ｂ：バリア膜、２４６：導電体、２４６ａ：導電体、２４６ｂ：導電体、２４８：導電体、２５０：絶縁体、２５０Ａ：絶縁膜、２５２：バリア層、２５２Ａ：バリア膜、２６０：導電体、２６０ａ：導電体、２６０Ａ：導電膜、２６０ｂ：導電体、２６０Ｂ：導電膜、２７０：バリア層、２７０Ａ：バリア膜、２７６：バリア層、２７６ａ：バリア層、２７６Ａ：バリア膜、２７６ｂ：バリア層、２８０：絶縁体、２８２：絶縁体、２８３：絶縁体、２８４：絶縁体、２８６：絶縁体、３００：トランジスタ、３０１：トランジスタ、３１１：基板、３１３：半導体領域、３１４ａ：低抵抗領域、３１４ｂ：低抵抗領域、３１５：絶縁体、３１６：導電体、３２０：絶縁体、３２２：絶縁体、３２４：絶縁体、３２６：絶縁体、３２８：導電体、３３０：導電体、３５０：絶縁体、３５２：絶縁体、３５４：絶縁体、３５６：導電体、４００：トランジスタ、４０５：導電体、４０５ａ：導電体、４０５ｂ：導電体、４３０ｃ：酸化物、４３１ａ：酸化物、４３１ｂ：酸化物、４３２ａ：酸化物、４３２ｂ：酸化物、４４０：導電体、４４０ａ：導電体、４４０ｂ：導電体、４４５：バリア層、４４５ａ：バリア層、４４５ｂ：バリア層、４５０：絶縁体、４５２：バリア層、４６０：導電体、４６０ａ：導電体、４６０ｂ：導電体、４７０：バリア層、５００：構造、８００：構造、８０２：基板、８０４：絶縁体、８０６：酸素含有膜、８０８：バリア層、８１０：構造、８１２：基板、８１４：絶縁体、８１６：水素含有膜、８１７：水含有膜、８１８：バリア層

Claims (7)

  1. 　第１の金属酸化物上に、第１の導電体、および第２の導電体を有し、
    　前記第１の導電体、前記第２の導電体、前記第１の金属酸化物上に、第２の金属酸化物を有し、
    　前記第２の金属酸化物上に第１の絶縁体を有し、
    　前記第１の絶縁体上に第１のバリア層を有し、
    　前記第１のバリア層上に第３の導電体を有し、
    　前記第３の導電体上に第２のバリア層を有し、
    　前記第３の導電体の側面において、前記第１のバリア層は、前記第２のバリア層と、接することを特徴とする半導体装置。
  2. 　請求項１において、
    　前記第１のバリア層、および前記第２のバリア層は、酸素の拡散を抑制する機能を有することを特徴とする半導体装置。
  3. 　請求項１、または請求項２において、
    　前記第１のバリア層、および前記第２のバリア層は、金属酸化物であることを特徴とする半導体装置。
  4. 　請求項１、または請求項２において、
    　前記第１のバリア層、および前記第２のバリア層は、酸化アルミニウムであることを特徴とする半導体装置。
  5. 　請求項１、または請求項２に記載の半導体装置は、
    　前記第１の導電体上に、第３のバリア層を有し、
    　前記第２の導電体上に、第４のバリア層を有していることを特徴とする半導体装置。
  6. 　請求項１、または請求項２に記載の半導体装置は、
    　前記第２のバリア層上に、第２の絶縁体を有し、
    　前記第２の絶縁体は、前記第１の導電体、および前記第２の導電体を露出する開口を有し、
    　前記開口内に、前記第１の導電体と接続する第４の導電体と、前記第２の導電体と接続する第５の導電体と、を有し、
    　前記第２の絶縁体と、前記第４の導電体との間には、第５のバリア層を有し、
    　前記第２の絶縁体と、前記第５の導電体との間には、第６のバリア層を有することを特徴とする半導体装置。
  7. 　請求項６において、
    　前記第３のバリア層、前記第４のバリア層、前記第５のバリア層、および前記第６のバリア層は、酸素の拡散を抑制する機能を有することを特徴とする半導体装置。
PCT/IB2018/055025 2017-07-21 2018-07-09 半導体装置、および半導体装置の作製方法 WO2019016642A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2019530245A JPWO2019016642A1 (ja) 2017-07-21 2018-07-09 半導体装置、および半導体装置の作製方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017-141467 2017-07-21
JP2017141467 2017-07-21

Publications (1)

Publication Number Publication Date
WO2019016642A1 true WO2019016642A1 (ja) 2019-01-24

Family

ID=65015044

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/IB2018/055025 WO2019016642A1 (ja) 2017-07-21 2018-07-09 半導体装置、および半導体装置の作製方法

Country Status (2)

Country Link
JP (1) JPWO2019016642A1 (ja)
WO (1) WO2019016642A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3945596A1 (en) * 2020-07-29 2022-02-02 Taiwan Semiconductor Manufacturing Co., Ltd. Memory device and method for making same

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015179822A (ja) * 2014-02-05 2015-10-08 株式会社半導体エネルギー研究所 半導体装置、該半導体装置を用いた表示装置、該表示装置を用いた表示モジュール、並びに該半導体装置、該表示装置、及び該表示モジュールを用いた電子機器
JP2016111369A (ja) * 2014-12-08 2016-06-20 株式会社半導体エネルギー研究所 半導体装置、半導体装置の作製方法、および電子機器
JP2017120905A (ja) * 2015-12-29 2017-07-06 株式会社半導体エネルギー研究所 トランジスタおよび半導体装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015179822A (ja) * 2014-02-05 2015-10-08 株式会社半導体エネルギー研究所 半導体装置、該半導体装置を用いた表示装置、該表示装置を用いた表示モジュール、並びに該半導体装置、該表示装置、及び該表示モジュールを用いた電子機器
JP2016111369A (ja) * 2014-12-08 2016-06-20 株式会社半導体エネルギー研究所 半導体装置、半導体装置の作製方法、および電子機器
JP2017120905A (ja) * 2015-12-29 2017-07-06 株式会社半導体エネルギー研究所 トランジスタおよび半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3945596A1 (en) * 2020-07-29 2022-02-02 Taiwan Semiconductor Manufacturing Co., Ltd. Memory device and method for making same

Also Published As

Publication number Publication date
JPWO2019016642A1 (ja) 2020-07-30

Similar Documents

Publication Publication Date Title
JP7475422B2 (ja) 表示装置
KR102613288B1 (ko) 반도체 장치
JP6401483B2 (ja) 半導体装置の作製方法
JP6355374B2 (ja) 半導体装置の作製方法
JP7198884B2 (ja) 表示装置の作製方法
JP6999325B2 (ja) 半導体装置
JP2018074151A (ja) 半導体装置
JP7482947B2 (ja) 半導体装置
JP2018011053A (ja) 半導体装置、及び半導体装置の作製方法
JP2018078289A (ja) 半導体装置、および半導体装置の作製方法
JP2018026551A (ja) トランジスタ、半導体装置及び電子機器
US10236357B2 (en) Semiconductor device and manufacturing method of the same
JP2018067708A (ja) 半導体装置およびその作製方法
JP6378908B2 (ja) 半導体装置
JP2018073995A (ja) 半導体装置、および半導体装置の作製方法
WO2019016642A1 (ja) 半導体装置、および半導体装置の作製方法
JP2018073994A (ja) 半導体装置
JP2018064090A (ja) 半導体装置、および半導体装置の作製方法
JP2018078227A (ja) 半導体装置、および半導体装置の作製方法
JP2019075484A (ja) 半導体装置、および半導体装置の作製方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 18834421

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2019530245

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 18834421

Country of ref document: EP

Kind code of ref document: A1