JP2017120905A - トランジスタおよび半導体装置 - Google Patents

トランジスタおよび半導体装置 Download PDF

Info

Publication number
JP2017120905A
JP2017120905A JP2016250639A JP2016250639A JP2017120905A JP 2017120905 A JP2017120905 A JP 2017120905A JP 2016250639 A JP2016250639 A JP 2016250639A JP 2016250639 A JP2016250639 A JP 2016250639A JP 2017120905 A JP2017120905 A JP 2017120905A
Authority
JP
Japan
Prior art keywords
insulator
oxide
transistor
conductor
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016250639A
Other languages
English (en)
Other versions
JP2017120905A5 (ja
JP6851814B2 (ja
Inventor
大吾 伊藤
Daigo Ito
大吾 伊藤
貴久 石山
Takahisa Ishiyama
貴久 石山
克明 栃林
Katsuaki Tochibayashi
克明 栃林
善範 安藤
Yoshinori Ando
善範 安藤
康太 鈴木
Kota Suzuki
康太 鈴木
一條　充弘
Mitsuhiro Ichijo
充弘 一條
俊弥 遠藤
Toshiya Endo
俊弥 遠藤
山崎　舜平
Shunpei Yamazaki
舜平 山崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of JP2017120905A publication Critical patent/JP2017120905A/ja
Publication of JP2017120905A5 publication Critical patent/JP2017120905A5/ja
Application granted granted Critical
Publication of JP6851814B2 publication Critical patent/JP6851814B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7781—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with inverted single heterostructure, i.e. with active layer formed on top of wide bandgap layer, e.g. IHEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7782—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Semiconductor Memories (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

【課題】酸化物半導体を用いた信頼性の高い半導体装置を提供する。または、酸化物半導体を用いたノーマリーオフの特性を有するトランジスタを提供する。【解決手段】第１の導電体と、第１の絶縁体と、第２の絶縁体と、第３の絶縁体と、第１の酸化物と、酸化物半導体と、第２の導電体と、第２の酸化物と、第４の絶縁体と、第３の導電体と、第４の導電体と、第５の絶縁体と、第６の絶縁体と、を有し、第２の導電体は、第２の酸化物によって第６の絶縁体と離間し、第３の導電体および第４の導電体は、第５の絶縁体によって第６の絶縁体と離間し、第２の酸化物は、酸素の透過を、前記第６の絶縁体に含まれる酸素が前記第２の酸化物を介して前記酸化物半導体に十分に供給される程度に抑制する機能を有し、第５の絶縁体は、酸素に対してバリア性を有する、トランジスタ。【選択図】図８

Description

本発明の一態様は、トランジスタに関する。または、本発明の一態様は、物、方法、または、製造方法に関する。または、本発明の一態様は、プロセス、マシン、マニュファクチャ、または、組成物（コンポジション・オブ・マター）に関する。本発明の一態様は、半導体装置、発光装置、表示装置、電子機器、照明装置、及びそれらの作製方法に関する。例えば、ＬＳＩや、ＣＰＵや、電源回路に搭載されるパワーデバイスや、メモリ、サイリスタ、コンバータ、イメージセンサなどを含む半導体集積回路を部品として搭載した電子機器に関する。
なお、本発明の一態様は、上記の技術分野に限定されない。
なお、本明細書中において半導体装置とは、半導体特性を利用することで機能しうる装置全般を指す。電気光学装置、半導体回路および電子機器は半導体装置を有する場合がある。
近年、半導体装置の開発が進められ、ＬＳＩやＣＰＵやメモリが主に用いられている。ＣＰＵは、半導体ウエハから切り離された半導体集積回路（少なくともトランジスタ及びメモリ）を有し、接続端子である電極が形成された半導体素子の集合体である。
ＬＳＩやＣＰＵやメモリなどの半導体回路（ＩＣチップ）は、回路基板、例えばプリント配線板に実装され、様々な電子機器の部品の一つとして用いられる。
また、絶縁表面を有する基板上に形成された半導体薄膜を用いてトランジスタを構成する技術が注目されている。該トランジスタは集積回路（ＩＣ）や画像表示装置（単に表示装置とも表記する）のような電子デバイスに広く応用されている。トランジスタに適用可能な半導体薄膜としてシリコン系半導体材料が広く知られているが、その他の材料として酸化物半導体が注目されている。
また、酸化物半導体を用いたトランジスタは、非導通状態において極めてリーク電流が小さいことが知られている。例えば、酸化物半導体を用いたトランジスタのリーク電流が低いという特性を応用した低消費電力のＣＰＵなどが開示されている（特許文献１参照。）。
酸化物半導体を用いたトランジスタは、アモルファスシリコンを用いたトランジスタよりも動作が速く、多結晶シリコンを用いたトランジスタよりも製造が容易であるものの、電気的特性が変動しやすく信頼性が低いという問題点が知られている。例えば、バイアス−熱ストレス試験（ＢＴ試験）前後において、トランジスタのしきい値電圧は変動してしまうことがある。
特開２０１２−２５７１８７号公報
本発明の一態様は、酸化物半導体を用いた半導体装置の信頼性を向上することを目的とする。また、酸化物半導体を用いたトランジスタはノーマリーオンの特性になりやすく、駆動回路内に適切に動作する論理回路を設けることが難しいという問題がある。そこで、本発明の一態様は、酸化物半導体を用いたトランジスタにおいて、ノーマリーオフの特性を得ることを目的とする。
また、信頼性の高いトランジスタを提供することを課題の一とする。または、非導通状態において極めてリーク電流が抑制されたトランジスタを提供することを課題の一とする。
または、信頼性の高い半導体装置を提供することを課題の一とする。または、生産性の高い半導体装置を提供することを課題の一とする。または、歩留まりの高い半導体装置を提供することを課題の一とする。または、占有面積の小さい半導体装置を提供することを課題の一とする。
または、集積度の高い半導体装置を提供することを課題の一とする。または、動作速度の速い半導体装置を提供することを課題の一とする。または、消費電力の小さい半導体装置を提供することを課題の一とする。
または、新規な半導体装置を提供することを課題の一とする。または、該半導体装置を有するモジュールを提供することを課題の一とする。または、該半導体装置、または該モジュールを有する電子機器を提供することを課題の一とする。
なお、これらの課題の記載は、他の課題の存在を妨げるものではない。なお、本発明の一態様は、これらの課題の全てを解決する必要はないものとする。なお、これら以外の課題は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項などの記載から、これら以外の課題を抽出することが可能である。
本発明の一態様のトランジスタは、第２のゲート電極として機能する第１の導電体と、第１の導電体上の第１の絶縁体と、第１の絶縁体上の第２の絶縁体と、第２の絶縁体上の第３の絶縁体と、第３の絶縁体上の第１の酸化物と、第１の酸化物上の酸化物半導体と、酸化物半導体上の第２の導電体と、第３の絶縁体上、第１の酸化物上、酸化物半導体上および第２の導電体上の第２の酸化物と、第２の酸化物上の第４の絶縁体と、第４の絶縁体上の第３の導電体と、第３の導電体上の第４の導電体と、第４の絶縁体上、第３の導電体上および第４の導電体上の第５の絶縁体と、第２の酸化物上、第４の絶縁体上および第５の絶縁体上の第６の絶縁体と、を有し、酸化物半導体は、第１の酸化物と端部が概略一致して設けられ、第２の導電体は、ソースまたはドレインとして機能する領域を有し、第４の絶縁体は、ゲート絶縁膜として機能する領域を有し、第３の導電体は、第１のゲート電極として機能する領域を有し、第４の導電体は、第１のゲート電極として機能する領域を有し、第４の導電体は、第３の導電体と端部が概略一致して設けられ、第４の絶縁体と、第５の絶縁体とは、端部が概略一致し、第２の導電体は、第２の酸化物によって第６の絶縁体と離間し、第３の導電体および第４の導電体は、第５の絶縁体によって第６の絶縁体と離間し、第１の絶縁体、第３の絶縁体、第４の絶縁体および第６の絶縁体は、化学量論的組成よりも過剰に酸素を含む領域を有し、第２の酸化物は、酸素の透過を、第６の絶縁体に含まれる酸素が第２の酸化物を介して酸化物半導体に十分に供給される程度に抑制する機能を有し、第５の絶縁体は、酸素に対してバリア性を有する、トランジスタである。
また、第１の酸化物、酸化物半導体および第２の酸化物は、Ｉｎ−Ｍ−Ｚｎ酸化物（ＭはＡｌ、Ｇａ、ＹまたはＳｎ）を含む前述のトランジスタも、本発明の一態様である。
また、第２の導電体がタングステンを含む前述のトランジスタも、本発明の一態様である。
また、第２の導電体が、ＴＤＳ分析により、５０℃から５００℃の範囲において、酸素原子に換算した酸素の脱離量が、３．４×１０１５ａｔｏｍｓ／ｃｍ２以下であるタングステンである、前述のトランジスタも本発明の一態様である。
また、第３の導電体は、窒化チタンを含み、第４の導電体は、タングステンを含む前述のトランジスタも、本発明の一態様である。
また、本発明の一態様は、前述のトランジスタと、容量素子と、を有し、トランジスタのソースおよびドレインの一方と、容量素子の一対の電極の一方とが電気的に接続される半導体装置である。
また、第２のトランジスタを有し、第２のトランジスタは、半導体領域にシリコンを含み、トランジスタのソースおよびドレインの一方と、第２のトランジスタのゲートとが電気的に接続される前述の半導体装置も、本発明の一態様である。
また、前述のトランジスタまたは前述の半導体装置を有し、ダイシング用の領域を有する半導体ウエハも本発明の一態様である。
酸化物半導体を有するトランジスタを用いた半導体装置において、電気特性の変動を抑制すると共に、信頼性を向上させることができる。または、オン電流が大きい酸化物半導体を有するトランジスタを提供することができる。または、オフ電流が小さい酸化物半導体を有するトランジスタを提供することができる。または、消費電力が低減された半導体装置を提供することができる。
または、新規な半導体装置を提供することができる。または、該半導体装置を有するモジュールを提供することができる。または、該半導体装置、または該モジュールを有する電子機器を提供することができる。
なお、これらの効果の記載は、他の効果の存在を妨げるものではない。なお、本発明の一態様は、これらの効果の全てを有する必要はない。なお、これら以外の効果は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項などの記載から、これら以外の効果を抽出することが可能である。
実施の形態に係る、半導体装置の断面構造を説明する図。 実施の形態に係る、半導体装置の断面構造を説明する図。 実施の形態に係る、半導体装置の断面構造を説明する図。 実施の形態に係る、半導体装置の断面構造を説明する図。 実施の形態に係る、半導体装置の断面構造を説明する図。 実施の形態に係る、半導体装置の断面構造を説明する図。 実施の形態に係る、半導体装置の回路図。 実施の形態に係る、トランジスタの上面図および断面構造を説明する図。 実施の形態に係る、トランジスタの上面図および断面構造を説明する図。 実施の形態に係る、トランジスタの上面図および断面構造を説明する図。 実施の形態に係る、トランジスタの上面図および断面構造を説明する図。 実施の形態に係る、トランジスタの上面図および断面構造を説明する図。 本発明に係る酸化物半導体の原子数比の範囲を説明する図。 ＩｎＭＺｎＯ４の結晶を説明する図。 酸化物半導体の積層構造におけるバンド図。 実施の形態に係る、半導体装置の作製方法例を説明する図。 実施の形態に係る、半導体装置の作製方法例を説明する図。 実施の形態に係る、半導体装置の作製方法例を説明する図。 実施の形態に係る、半導体装置の作製方法例を説明する図。 ＣＡＡＣ−ＯＳおよび単結晶酸化物半導体のＸＲＤによる構造解析を説明する図、ならびにＣＡＡＣ−ＯＳの制限視野電子回折パターンを示す図。 ＣＡＡＣ−ＯＳの断面ＴＥＭ像、ならびに平面ＴＥＭ像およびその画像解析像。 ｎｃ−ＯＳの電子回折パターンを示す図、およびｎｃ−ＯＳの断面ＴＥＭ像。 ａ−ｌｉｋｅ ＯＳの断面ＴＥＭ像。 Ｉｎ−Ｇａ−Ｚｎ酸化物の電子照射による結晶部の変化を示す図。 本発明の一態様に係る半導体装置を示すブロック図。 本発明の一態様に係る半導体装置を示す回路図。 本発明の一態様に係る半導体ウエハの上面図。 電子部品の作製工程例を説明するフローチャートおよび斜視模式図。 本発明の一態様に係る半導体装置を示す回路図、上面図および断面図。 本発明の一態様に係る半導体装置を示す回路図および断面図。 本発明の一態様に係る電子機器を示す斜視図。 実施例１に係る、セルの構成および配列方法。 実施例１に係る、セルの構成および配列方法。 実施例１に係る、トランジスタのＩｄ−Ｖｇ特性。 実施例１に係る、トランジスタのＩｄ−Ｖｇ特性。 実施例１に係る、トランジスタのＩｄ−Ｖｇ特性。 実施例１に係る、トランジスタのＩｄ−Ｖｇ特性。 実施例１に係る、トランジスタのＢＴストレス試験結果。 実施例１に係る、トランジスタのＢＴストレス試験結果。 実施例１に係る、トランジスタのＢＴストレス試験結果。 実施例１に係る、トランジスタのＢＴストレス試験結果。 実施例１に係る、トランジスタのＢＴストレス試験結果。 実施例１に係る、トランジスタのＢＴストレス試験結果。 実施例２に係る、ＴＤＳ分析に用いた試料の断面模式図。 実施例２に係る、ＴＤＳ分析結果。
以下、実施の形態について図面を参照しながら説明する。但し、実施の形態は多くの異なる態様で実施することが可能であり、趣旨およびその範囲から逸脱することなくその形態および詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は、以下の実施の形態の記載内容に限定して解釈されるものではない。
また、図面において、大きさ、層の厚さ、又は領域は、明瞭化のために誇張されている場合がある。よって、必ずしもそのスケールに限定されない。なお図面は、理想的な例を模式的に示したものであり、図面に示す形状又は値などに限定されない。また、図面において、同一部分又は同様な機能を有する部分には同一の符号を異なる図面間で共通して用い、その繰り返しの説明は省略する。また、同様の機能を指す場合には、ハッチパターンを同じくし、特に符号を付さない場合がある。
また、本明細書などにおいて、第１、第２等として付される序数詞は便宜上用いるものであり、工程順又は積層順を示すものではない。そのため、例えば、「第１の」を「第２の」又は「第３の」などと適宜置き換えて説明することができる。また、本明細書等に記載されている序数詞と、本発明の一態様を特定するために用いられる序数詞は一致しない場合がある。
また、本明細書において、「上に」、「下に」などの配置を示す語句は、構成同士の位置関係を、図面を参照して説明するために、便宜上用いている。また、構成同士の位置関係は、各構成を描写する方向に応じて適宜変化するものである。従って、明細書で説明した語句に限定されず、状況に応じて適切に言い換えることができる。
また、本明細書等において、半導体装置とは、半導体特性を利用することで機能しうる装置全般を指す。トランジスタなどの半導体素子をはじめ、半導体回路、演算装置、記憶装置は、半導体装置の一態様である。撮像装置、表示装置、液晶表示装置、発光装置、電気光学装置、発電装置（薄膜太陽電池、有機薄膜太陽電池等を含む）、および電子機器は、半導体装置を有する場合がある。
また、本明細書等において、トランジスタとは、ゲートと、ドレインと、ソースとを含む少なくとも三つの端子を有する素子である。そして、ドレイン（ドレイン端子、ドレイン領域またはドレイン電極）とソース（ソース端子、ソース領域またはソース電極）の間にチャネル領域を有しており、ドレインとチャネル領域とソースとを介して電流を流すことができるものである。なお、本明細書等において、チャネル領域とは、電流が主として流れる領域をいう。
また、ソースやドレインの機能は、異なる極性のトランジスタを採用する場合や、回路動作において電流の方向が変化する場合などには入れ替わることがある。このため、本明細書等においては、ソースやドレインの用語は、入れ替えて用いることができるものとする。
なお、本明細書等において、酸化窒化シリコン膜とは、その組成として、窒素よりも酸素の含有量が多いものであって、好ましくは酸素が５５原子％以上６５原子％以下、窒素が１原子％以上２０原子％以下、シリコンが２５原子％以上３５原子％以下、水素が０．１原子％以上１０原子％以下の濃度範囲で含まれるものをいう。また、窒化酸化シリコン膜とは、その組成として、酸素よりも窒素の含有量が多いものであって、好ましくは窒素が５５原子％以上６５原子％以下、酸素が１原子％以上２０原子％以下、シリコンが２５原子％以上３５原子％以下、水素が０．１原子％以上１０原子％以下の濃度範囲で含まれるものをいう。
なお、本明細書等において、「端部が概略一致」とは、積層された層Ａの端部と層Ｂの端部が完全には重なり合わず、層Ａが層Ｂの内側に位置することや、層Ａが層Ｂの外側に位置することを含む。また例えば、同じマスクを用いてエッチングした積層構造の層Ａの端部と層Ｂの端部は概略一致しているといえる。
また、本明細書等において、「膜」という用語と、「層」という用語とは、互いに入れ替えることが可能である。例えば、「導電層」という用語を、「導電膜」という用語に変更することが可能な場合がある。または、例えば、「絶縁膜」という用語を、「絶縁層」という用語に変更することが可能な場合がある。
また、本明細書等において、「平行」とは、二つの直線が−１０°以上１０°以下の角度で配置されている状態をいう。したがって、−５°以上５°以下の場合も含まれる。また、「略平行」とは、二つの直線が−３０°以上３０°以下の角度で配置されている状態をいう。また、「垂直」とは、二つの直線が８０°以上１００°以下の角度で配置されている状態をいう。したがって、８５°以上９５°以下の場合も含まれる。また、「略垂直」とは、二つの直線が６０°以上１２０°以下の角度で配置されている状態をいう。
また、本明細書において、結晶が三方晶または菱面体晶である場合、六方晶系として表す。
（実施の形態１）
本実施の形態では、半導体装置の一形態を、図１乃至図６、および図７を用いて説明する。
［構成例］
本発明の一態様の半導体装置（記憶装置）の一例を図１乃至図６、および図７に示す。なお、図７（Ａ）は、図１乃至図６を回路図で表したものである。
＜半導体装置の回路構成１＞
図１乃至図６、および図７（Ａ）に示す半導体装置は、トランジスタ３００と、トランジスタ２００、および容量素子１００を有している。
トランジスタ２００は、酸化物半導体を有する半導体層にチャネルが形成されるトランジスタである。トランジスタ２００は、オフ電流が小さいため、これを半導体装置（記憶装置）に用いることにより長期にわたり記憶内容を保持することが可能である。つまり、リフレッシュ動作を必要としない、あるいは、リフレッシュ動作の頻度が極めて少ない半導体装置（記憶装置）とすることが可能となるため、消費電力を十分に低減することができる。
図７（Ａ）において、第１の配線３００１はトランジスタ３００のソースと電気的に接続され、第２の配線３００２はトランジスタ３００のドレインと電気的に接続されている。また、第３の配線３００３はトランジスタ２００のソースまたはドレインの一方と電気的に接続され、第４の配線３００４はトランジスタ２００のゲートと電気的に接続されている。そして、トランジスタ３００のゲート、およびトランジスタ２００のソースまたはドレインの他方は、容量素子１００の電極の一方と電気的に接続され、第５の配線３００５は容量素子１００の電極の他方と電気的に接続されている。
図７（Ａ）に示す半導体装置は、トランジスタ３００のゲートの電位が保持可能という特性を有することで、以下に示すように、情報の書き込み、保持、読み出しが可能である。
情報の書き込みおよび保持について説明する。まず、第４の配線３００４の電位を、トランジスタ２００が導通状態となる電位にして、トランジスタ２００を導通状態とする。これにより、第３の配線３００３の電位が、トランジスタ３００のゲート、および容量素子１００の電極の一方と電気的に接続するノードＦＧに与えられる。即ち、トランジスタ３００のゲートには、所定の電荷が与えられる（書き込み）。ここでは、異なる二つの電位レベルを与える電荷（以下Ｌｏｗレベル電荷、Ｈｉｇｈレベル電荷という。）のどちらかが与えられるものとする。その後、第４の配線３００４の電位を、トランジスタ２００が非導通状態となる電位にして、トランジスタ２００を非導通状態とすることにより、ノードＦＧに電荷が保持される（保持）。
トランジスタ２００のオフ電流が小さい場合、ノードＦＧの電荷は長期間にわたって保持される。
次に情報の読み出しについて説明する。第１の配線３００１に所定の電位（定電位）を与えた状態で、第５の配線３００５に適切な電位（読み出し電位）を与えると、第２の配線３００２は、ノードＦＧに保持された電荷量に応じた電位をとる。これは、トランジスタ３００をｎチャネル型とすると、トランジスタ３００のゲートにＨｉｇｈレベル電荷が与えられている場合の見かけ上のしきい値電圧Ｖｔｈ＿Ｈは、トランジスタ３００のゲートにＬｏｗレベル電荷が与えられている場合の見かけ上のしきい値電圧Ｖｔｈ＿Ｌより低くなるためである。ここで、見かけ上のしきい値電圧とは、トランジスタ３００を「導通状態」とするために必要な第５の配線３００５の電位をいうものとする。したがって、第５の配線３００５の電位をＶｔｈ＿ＨとＶｔｈ＿Ｌの間の電位Ｖ０とすることにより、ノードＦＧに与えられた電荷を判別できる。例えば、書き込みにおいて、ノードＦＧにＨｉｇｈレベル電荷が与えられていた場合には、第５の配線３００５の電位がＶ０（＞Ｖｔｈ＿Ｈ）となれば、トランジスタ３００は「導通状態」となる。一方、ノードＦＧにＬｏｗレベル電荷が与えられていた場合には、第５の配線３００５の電位がＶ０（＜Ｖｔｈ＿Ｌ）となっても、トランジスタ３００は「非導通状態」のままである。このため、第２の配線３００２の電位を判別することで、ノードＦＧに保持されている情報を読み出すことができる。
また、図７（Ａ）に示す半導体装置をマトリクス状に配置することで、記憶装置（メモリセルアレイ）を構成することができる。
なお、メモリセルをアレイ状に配置する場合、読み出し時には、所望のメモリセルの情報を読み出さなくてはならない。例えば、情報を読み出さないメモリセルにおいては、ノードＦＧに与えられた電荷によらずトランジスタ３００が「非導通状態」となるような電位、つまり、Ｖｔｈ＿Ｈより低い電位を第５の配線３００５に与えることで所望のメモリセルの情報を読み出せる構成とすればよい。または、情報を読み出さないメモリセルにおいては、ノードＦＧに与えられた電荷によらずトランジスタ３００が「導通状態」となるような電位、つまり、Ｖｔｈ＿Ｌより高い電位を第５の配線３００５に与えることで所望のメモリセルの情報を読み出せる構成とすればよい。
＜半導体装置の回路構成２＞
図７（Ｂ）に示す半導体装置は、トランジスタ３００を有さない点で図７（Ａ）に示した半導体装置と異なる。この場合も図７（Ａ）に示した半導体装置と同様の動作により情報の書き込みおよび保持動作が可能である。
図７（Ｂ）に示す半導体装置における、情報の読み出しについて説明する。トランジスタ２００が導通状態になると、浮遊状態である第３の配線３００３と容量素子１００とが導通し、第３の配線３００３と容量素子１００の間で電荷が再分配される。その結果、第３の配線３００３の電位が変化する。第３の配線３００３の電位の変化量は、容量素子１００の電極の一方の電位（または容量素子１００に蓄積された電荷）によって、異なる値をとる。
例えば、容量素子１００の電極の一方の電位をＶ、容量素子１００の容量をＣ、第３の配線３００３が有する容量成分をＣＢ、電荷が再分配される前の第３の配線３００３の電位をＶＢ０とすると、電荷が再分配された後の第３の配線３００３の電位は、（ＣＢ×ＶＢ０＋ＣＶ）／（ＣＢ＋Ｃ）となる。したがって、メモリセルの状態として、容量素子１００の電極の一方の電位がＶ１とＶ０（Ｖ１＞Ｖ０）の２つの状態をとるとすると、電位Ｖ１を保持している場合の第３の配線３００３の電位（＝（ＣＢ×ＶＢ０＋ＣＶ１）／（ＣＢ＋Ｃ））は、電位Ｖ０を保持している場合の第３の配線３００３の電位（＝（ＣＢ×ＶＢ０＋ＣＶ０）／（ＣＢ＋Ｃ））よりも高くなることがわかる。
そして、第３の配線３００３の電位を所定の電位と比較することで、情報を読み出すことができる。
この場合、メモリセルを駆動させるための駆動回路に第１の半導体が適用されたトランジスタを用い、トランジスタ２００として第２の半導体が適用されたトランジスタを駆動回路上に積層して配置する構成とすればよい。
以上に示した半導体装置は、酸化物半導体を用いたオフ電流の小さいトランジスタを適用することで、長期にわたって記憶内容を保持することが可能となる。つまり、リフレッシュ動作が不要となるか、またはリフレッシュ動作の頻度を極めて低くすることが可能となるため、消費電力の低い半導体装置を実現することができる。また、電力の供給がない場合（ただし、電位は固定されていることが好ましい）であっても、長期にわたって記憶内容を保持することが可能である。
また、該半導体装置は、情報の書き込みに高い電圧が不要であるため、素子の劣化が起こりにくい。例えば、従来の不揮発性メモリのように、フローティングゲートへの電子の注入や、フローティングゲートからの電子の引き抜きを行わないため、絶縁体の劣化といった問題が生じない。即ち、本発明の一態様に係る半導体装置は、従来の不揮発性メモリとは異なり書き換え可能回数に制限はなく、信頼性が飛躍的に向上した半導体装置である。さらに、トランジスタの導通状態、非導通状態によって、情報の書き込みが行われるため、高速な動作が可能となる。
＜半導体装置の構造＞
本発明の一態様の半導体装置は、図１に示すようにトランジスタ３００、トランジスタ２００、容量素子１００を有する。トランジスタ２００はトランジスタ３００の上方に設けられ、容量素子１００はトランジスタ３００、およびトランジスタ２００の上方に設けられている。
トランジスタ３００は、基板３０１上に設けられ、導電体３０６、絶縁体３０４、基板３０１の一部からなる半導体領域３０２、およびソース領域またはドレイン領域として機能する低抵抗領域３０８ａ、および低抵抗領域３０８ｂを有する。
トランジスタ３００は、ｐチャネル型、あるいはｎチャネル型のいずれでもよい。
半導体領域３０２のチャネルが形成される領域、その近傍の領域、ソース領域、またはドレイン領域となる低抵抗領域３０８ａ、および低抵抗領域３０８ｂなどにおいて、第２の半導体を含むことが好ましく、第２の半導体としてシリコン系半導体などの半導体を含むことが好ましく、単結晶シリコンを含むことが好ましい。または、第２の半導体として、Ｇｅ（ゲルマニウム）、ＳｉＧｅ（シリコンゲルマニウム）、ＧａＡｓ（ガリウムヒ素）、ＧａＡｌＡｓ（ガリウムアルミニウムヒ素）などを有する材料で形成してもよい。結晶格子に応力を与え、格子間隔を変化させることで有効質量を制御したシリコンを用いた構成としてもよい。またはＧａＡｓとＧａＡｌＡｓ等を用いることで、トランジスタ３００をＨＥＭＴ（Ｈｉｇｈ Ｅｌｅｃｔｒｏｎ Ｍｏｂｉｌｉｔｙ Ｔｒａｎｓｉｓｔｏｒ）としてもよい。
低抵抗領域３０８ａ、および低抵抗領域３０８ｂは、半導体領域３０２に適用される半導体材料に加え、ヒ素、リンなどのｎ型の導電性を付与する元素、またはホウ素などのｐ型の導電性を付与する元素を含む。
ゲート電極として機能する導電体３０６は、ヒ素、リンなどのｎ型の導電性を付与する元素、もしくはホウ素などのｐ型の導電性を付与する元素を含むシリコンなどの半導体材料、金属材料、合金材料、または金属酸化物材料などの導電性材料を用いることができる。
なお、導電体の材料により、仕事関数を定めることで、しきい値電圧を調整することができる。具体的には、導電体に窒化チタンや窒化タンタルなどの材料を用いることが好ましい。さらに導電性と埋め込み性を両立するために導電体にタングステンやアルミニウムなどの金属材料を積層として用いることが好ましく、特にタングステンを用いることが耐熱性の点で好ましい。
また、図１に示すトランジスタ３００はプレーナ型であるが、この構成に限定されず、回路構成や駆動方法に応じて適切なトランジスタを用いればよい。例えば、図２に示すようにトランジスタ３００の構成を、ＦＩＮ型として設けてもよい。図２において、チャネルが形成される半導体領域３０２（基板３０１の一部）が凸形状を有する。また、半導体領域３０２の側面および上面を、絶縁体３０４を介して、導電体３０６が覆うように設けられている。なお、導電体３０６は仕事関数を調整する材料を用いてもよい。また、凸部の上部に接して、凸部を形成するためのマスクとして機能する絶縁体を有していてもよい。また、ここでは半導体基板の一部を加工して凸部を形成する場合を示したが、ＳＯＩ基板を加工して凸形状を有する半導体膜を形成してもよい。
なお、図７（Ｂ）に示す回路構成とする場合、トランジスタ３００を設けなくともよい。
トランジスタ３００を覆って、絶縁体３２０、絶縁体３２２、絶縁体３２４、および絶縁体３２６が順に積層して設けられている。
絶縁体３２０、絶縁体３２２、絶縁体３２４、および絶縁体３２６として、例えば、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化アルミニウム、酸化窒化アルミニウム、窒化酸化アルミニウム、窒化アルミニウムなどを用いればよい。
絶縁体３２２は、その下方に設けられるトランジスタ３００などによって生じる段差を平坦化する平坦化膜として機能する。絶縁体３２２の上面は、平坦性を高めるために化学機械研磨（ＣＭＰ：Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）法等を用いた平坦化処理により平坦化されていてもよい。
絶縁体３２４には、例えば、基板３０１、またはトランジスタ３００などから、トランジスタ２００が設けられる領域に、水素や不純物が拡散しないようなバリア性を有する膜を用いることが好ましい。
例えば、水素に対するバリア性を有する膜の一例として、ＣＶＤ法で形成した窒化シリコンを用いることができる。ここで、トランジスタ２００等の酸化物半導体を有する半導体素子に、水素が拡散することで、該半導体素子の特性が低下する場合がある。従って、トランジスタ２００と、トランジスタ３００との間に、水素の拡散を抑制する膜を用いることが好ましい。水素の拡散を抑制する膜とは、具体的には、水素の脱離量が少ない膜とする。
水素の脱離量は、例えば、昇温脱離ガス分析法（ＴＤＳ（Ｔｈｅｒｍａｌ Ｄｅｓｏｒｐｔｉｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ））などを用いて分析することができる。例えば、絶縁体３２４の水素の脱離量は、ＴＤＳ分析において、５０℃から５００℃の範囲において、水素原子に換算した脱離量が、絶縁体３２４の面積当たりに換算して、１０×１０１５ａｔｏｍｓ／ｃｍ２以下、好ましくは５×１０１５ａｔｏｍｓ／ｃｍ２以下であればよい。
なお、絶縁体３２６は、絶縁体３２４よりも誘電率が低いことが好ましい。例えば、絶縁体３２６の比誘電率は４未満が好ましく、３未満がより好ましい。また例えば、絶縁体３２４の比誘電率は、絶縁体３２６の比誘電率の０．７倍以下が好ましく、０．６倍以下がより好ましい。誘電率が低い材料を層間膜とすることで、配線間に生じる寄生容量を低減することができる。
また、絶縁体３２０、絶縁体３２２、絶縁体３２４、および絶縁体３２６には容量素子１００、またはトランジスタ２００と電気的に接続する導電体３２８、導電体３３０等が埋め込まれている。なお、導電体３２８、および導電体３３０はプラグ、または配線としての機能を有する。なお、後述するが、プラグまたは配線としての機能を有する導電体は、複数の構造をまとめて同一の符号を付与する場合がある。また、本明細書等において、配線と、配線と電気的に接続するプラグとが一体物であってもよい。すなわち、導電体の一部が配線として機能する場合、および導電体の一部がプラグとして機能する場合もある。
各プラグ、および配線（導電体３２８、および導電体３３０等）の材料としては、金属材料、合金材料、金属窒化物材料、または金属酸化物材料などの導電性材料を、単層または積層して用いることができる。耐熱性と導電性を両立するタングステンやモリブデンなどの高融点材料を用いることが好ましく、タングステンを用いることが好ましい。または、アルミニウムや銅などの低抵抗導電性材料で形成することが好ましい。低抵抗導電性材料を用いることで配線抵抗を低くすることができる。
絶縁体３２６、および導電体３３０上に、配線層を設けてもよい。例えば、図１において、絶縁体３５０、絶縁体３５２、及び絶縁体３５４が順に積層して設けられている。また、絶縁体３５０、絶縁体３５２、及び絶縁体３５４には、導電体３５６、および導電体３５８が形成されている。導電体３５６、および導電体３５８は、プラグ、または配線としての機能を有する。なお導電体３５６、および導電体３５８は、導電体３２８、および導電体３３０と同様の材料を用いて設けることができる。
なお、例えば、絶縁体３５０は、絶縁体３２４と同様に、水素に対するバリア性を有する絶縁体を用いることが好ましい。また、導電体３５６、および導電体３５８は、水素に対するバリア性を有する導電体を含むことが好ましい。特に、水素に対するバリア性を有する絶縁体３５０が有する開口部に、水素に対するバリア性を有する導電体が形成されることが好ましい。当該構成により、トランジスタ３００とトランジスタ２００とは、バリア層により分離することができ、トランジスタ３００からトランジスタ２００への水素の拡散を抑制することができる。
なお、水素に対するバリア性を有する導電体としては、例えば、窒化タンタル等を用いるとよい。また、窒化タンタルと導電性が高いタングステンを積層することで、配線としての導電性を保持したまま、トランジスタ３００からの水素の拡散を抑制することができる。この場合、水素に対するバリア性を有する窒化タンタル層が、水素に対するバリア性を有する絶縁体３５０と接する構造であることが好ましい。
絶縁体３５４上には、絶縁体２１２、および絶縁体２１４が、順に積層して設けられている。絶縁体２１２、および絶縁体２１４のいずれかまたは全部に、酸素や水素に対してバリア性のある物質を用いることが好ましい。
絶縁体２１２には、例えば、基板３０１、またはトランジスタ３００を設ける領域などから、トランジスタ２００を設ける領域に、水素や不純物が拡散しないようなバリア性を有する膜を用いることが好ましい。従って、絶縁体３２４と同様の材料を用いることができる。
例えば、水素に対するバリア性を有する膜の一例として、ＣＶＤ法で形成した窒化シリコンを用いることができる。ここで、トランジスタ２００等の酸化物半導体を有する半導体素子に、水素が拡散することで、該半導体素子の特性が低下する場合がある。従って、トランジスタ２００と、トランジスタ３００との間に、水素の拡散を抑制する膜を用いることが好ましい。水素の拡散を抑制する膜とは、具体的には、水素の脱離量が少ない膜とする。
また、例えば、絶縁体２１４には、酸化アルミニウム、酸化ハフニウム、酸化タンタルなどの金属酸化物を用いることが好ましい。
特に、酸化アルミニウムは、酸素、およびトランジスタの電気特性の変動要因となる水素、水分などの不純物、の両方に対して膜を透過させない遮断効果が高い。したがって、酸化アルミニウムは、トランジスタの作製工程中および作製後において、水素、水分などの不純物のトランジスタ２００への混入を防止することができる。また、トランジスタ２００を構成する酸化物からの酸素の放出を抑制することができる。そのため、トランジスタ２００に対する保護膜として用いることに適している。
なお、絶縁体２１２を設けない構成も、本発明の一態様の半導体装置である。
絶縁体２１４上には、絶縁体２１６を設ける。絶縁体２１６は、絶縁体３２０と同様の材料を用いることができる。例えば、絶縁体２１６として、酸化シリコン膜や酸化窒化シリコン膜などを用いることができる。
また、絶縁体２１２、絶縁体２１４、及び絶縁体２１６には、導電体２１８、及びトランジスタ２００を構成する導電体等が埋め込まれている。なお、導電体２１８は、容量素子１００、またはトランジスタ３００と電気的に接続するプラグ、または配線としての機能を有する。導電体２１８は、導電体３２８、および導電体３３０と同様の材料を用いて設けることができる。
特に、絶縁体２１２、および絶縁体２１４と接する領域の導電体２１８は、酸素、水素、および水に対するバリア性を有する導電体であることが好ましい。当該構成により、トランジスタ３００とトランジスタ２００とは、酸素、水素、および水に対するバリア性を有する層で分離することができ、トランジスタ３００からトランジスタ２００への水素の拡散を抑制することができる。
絶縁体２１４の上方にはトランジスタ２００が設けられ、トランジスタ２００の上方には、絶縁体２８０を設ける。絶縁体２８０には、化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物を用いることが好ましい。つまり、絶縁体２８０には、化学量論的組成よりも酸素が過剰に存在する領域（以下、過剰酸素領域ともいう）が形成されていることが好ましい。特に、トランジスタ２００に酸化物半導体を用いる場合、トランジスタ２００近傍の層間膜などに、過剰酸素領域を有する絶縁体を設けることで、トランジスタ２００の酸素欠損を低減することで、信頼性を向上させることができる。
過剰酸素領域を有する絶縁体として、具体的には、加熱により一部の酸素が脱離する酸化物材料を用いることが好ましい。加熱により酸素を脱離する酸化物とは、ＴＤＳ分析にて、酸素原子に換算しての酸素の脱離量が１．０×１０１８ａｔｏｍｓ／ｃｍ３以上、好ましくは３．０×１０２０ａｔｏｍｓ／ｃｍ３以上である酸化物膜である。なお、上記ＴＤＳ分析時における膜の表面温度としては１００℃以上７００℃以下、または１００℃以上５００℃以下の範囲が好ましい。
例えばこのような材料として、酸化シリコンまたは酸化窒化シリコンを含む材料を用いることが好ましい。または、金属酸化物を用いることもできる。なお、本明細書中において、酸化窒化シリコンとは、その組成として窒素よりも酸素の含有量が多い材料を指し、窒化酸化シリコンとは、その組成として、酸素よりも窒素の含有量が多い材料を示す。
また、トランジスタ２００を覆う絶縁体２８０は、その下方の凹凸形状を被覆する平坦化膜として機能してもよい。
トランジスタ２００の構造については、図８乃至図１２を用いて後に詳述するが、トランジスタ２００は導電体２４０ａ、導電体２４０ｂ、導電体２６０を有する。導電体２４０ａはソースまたはドレインの一方として機能し、導電体２４０ｂはソースまたはドレインの他方として機能する。導電体２６０は導電体２６０ａ、導電体２６０ｂを含み、ゲート電極として機能する。絶縁体２８０は過剰酸素領域を有するためトランジスタ２００（具体的には、酸化物２３０ｂ）へ酸素を供給することで酸素欠損を低減することができるが、供給経路に酸素を吸収してしまう構造物があると、酸素供給が十分に行われない場合がある。具体的には、絶縁体２８０から酸化物２３０ｂへ移動すべき酸素の一部が、導電体２４０ａ、導電体２４０ｂ、導電体２６０に吸収されてしまう場合がある。
そこで、本発明の一態様の半導体装置では、導電体２４０ａ、導電体２４０ｂ、導電体２６０と絶縁体２８０の間に酸素の透過を抑制する、またはある程度抑制する膜を設けることで、絶縁体２８０から酸化物２３０ｂへ十分な量の酸素を供給することができる。言い替えると、本発明の一態様の半導体装置では、導電体２４０ａ、導電体２４０ｂ、導電体２６０と絶縁体２８０の間に酸素の透過を制御する、またはある程度制御する膜を設けることで、絶縁体２８０から酸化物２３０ｂへ十分な量の酸素を供給することができる。当該構成によって、トランジスタ２００の電気特性が安定し、信頼性の高い半導体装置とすることができる。
図１において、導電体２６０と絶縁体２８０の間には、絶縁体２７０が設けられている。絶縁体２７０は酸素に対してバリア性を有することが好ましい。また、導電体２４０ａ、導電体２４０ｂと絶縁体２８０の間には酸化物２３０ｃが設けられている。酸化物２３０ｃは、酸化物２３０ｃより下層にある酸化物２３０ｂへ酸素を供給する経路でもあるため、酸素の透過を完全には抑制せず、ある程度抑制する機能を有することが好ましい。なお、本明細書中で述べる「酸素の透過をある程度抑制する」とは、絶縁体２８０から酸化物２３０ｂへ供給される酸素の十分な量を超えた分の酸素の透過を抑制することを意味する。酸化物２３０ｃにおいて許容される酸素の透過量は、例えば、導電体２４０ａ、導電体２４０ｂに含まれる酸素の脱離量によって見積もることができる。また、「酸素の透過をある程度制御する」も同様の意味を有する。
例えば、本発明の一態様のトランジスタにおいて、導電体２４０ａ、導電体２４０ｂの酸素原子に換算した酸素の脱離量が、ＴＤＳ分析において、５０℃から５００℃の範囲において、導電体２４０ａ、導電体２４０ｂの面積当たりに換算して、３．４×１０１５ａｔｏｍｓ／ｃｍ２以下、好ましくは６．８×１０１４ａｔｏｍｓ／ｃｍ２以下であればよい。
なお、導電体２４０ａ、導電体２４０ｂと絶縁体２８０の間に設ける膜は単層に限定されない。図３に示すように、酸化物２３０ｃ、絶縁体２５０の積層が導電体２４０ａ、導電体２４０ｂを覆う構成としてもよい。絶縁体２５０はトランジスタ２００Ａにおいてゲート絶縁層として機能する。また、図４に示すように、絶縁体２５０が導電体２４０ａ、導電体２４０ｂを覆う領域の厚さが、絶縁体２５０がトランジスタ２００Ｂのゲート絶縁層として機能する領域の厚さよりも薄くなるように設けてもよい。また図５に示すように、酸化物２３０ｃが、トランジスタ２００Ｃが設けられる領域にのみ設ける構成としてもよい。
絶縁体２８０上には、絶縁体２８２、絶縁体２８４、および絶縁体１０２が順に積層して設けられている。また、絶縁体２２０、絶縁体２２２、絶縁体２２４、絶縁体２８０、絶縁体２８２、絶縁体２８４、および絶縁体１０２には、導電体２４４等が埋め込まれている。なお、導電体２４４は、容量素子１００、トランジスタ２００、またはトランジスタ３００と電気的に接続するプラグ、または配線としての機能を有する。導電体２４４は、導電体３２８、および導電体３３０と同様の材料を用いて設けることができる。
絶縁体２８２、絶縁体２８４としては、酸素や水素に対してバリア性のある物質を用いることが好ましい。従って、絶縁体２８２には、絶縁体２１４と同様の材料を用いることができる。また、絶縁体２８４には、絶縁体２１２と同様の材料を用いることができる。
例えば、絶縁体２８２、および絶縁体２８４には、酸化アルミニウム、酸化ハフニウム、酸化タンタルなどの金属酸化物を用いることが好ましい。
特に、酸化アルミニウムは、酸素、およびトランジスタの電気特性の変動要因となる水素、水分などの不純物、の両方に対して膜を透過させない遮断効果が高い。したがって、酸化アルミニウムは、トランジスタの作製工程中および作製後において、水素、水分などの不純物のトランジスタ２００への混入を防止することができる。また、トランジスタ２００を構成する酸化物からの酸素の放出を抑制することができる。そのため、トランジスタ２００に対する保護膜として用いることに適している。
また、絶縁体１０２には、絶縁体３２６と同様に誘電率が低い材料を用いることが好ましい。例えば、絶縁体１０２の比誘電率は４未満が好ましく、３未満がより好ましい。誘電率が低い材料を層間膜とすることで、配線間に生じる寄生容量を低減することができる。
従って、トランジスタ２００、および過剰酸素領域を含む絶縁体２８０を、絶縁体２１２、および絶縁体２１４の積層構造と、絶縁体２８２、絶縁体２８４、および絶縁体１０２の積層構造により挟む構成とすることができる。また、絶縁体２１２、絶縁体２１４、絶縁体２８２、および絶縁体２８４は、酸素、または、水素、および水などの不純物の拡散を抑制するバリア性を有する。
絶縁体２８０、およびトランジスタ２００から放出された酸素が、容量素子１００が形成されている層、またはトランジスタ３００が形成されている層へ拡散することを抑制することができる。または、絶縁体２８２よりも上方の層、および絶縁体２１４よりも下方の層から、水素、および水等の不純物が、トランジスタ２００へ、拡散することを抑制することができる。
つまり、絶縁体２８０の過剰酸素領域から酸素を、効率的にトランジスタ２００におけるチャネルが形成される酸化物に供給でき、酸素欠損を低減することができる。また、トランジスタ２００におけるチャネルが形成される酸化物が不純物により、酸素欠損が形成されることを防止することができる。よって、トランジスタ２００におけるチャネルが形成される酸化物を、欠陥準位密度が低い、安定な特性を有する酸化物半導体とすることができる。つまり、トランジスタ２００の電気特性の変動を抑制すると共に、信頼性を向上させることができる。
絶縁体２８４の上方には、容量素子１００、および導電体１２４が設けられている。容量素子１００は、絶縁体１０２上に設けられ、導電体１１２と、絶縁体１１４と、導電体１１６とを有する。なお、導電体１２４は、容量素子１００、トランジスタ２００、またはトランジスタ３００と電気的に接続するプラグ、または配線としての機能を有する。
導電体１１２は、金属材料、合金材料、または金属酸化物材料などの導電性材料を用いることができる。耐熱性と導電性を両立するタングステンやモリブデンなどの高融点材料を用いることが好ましく、特にタングステンを用いることが好ましい。また、導電体などの他の構造と同時に形成する場合は、低抵抗金属材料であるＣｕ（銅）やＡｌ（アルミニウム）等を用いればよい。
なお、導電体１２４は、容量素子の電極として機能する導電体１１２と同様の材料を用いて設けることができる。
導電体１２４、および導電体１１２上に、絶縁体１１４を設ける。絶縁体１１４には例えば酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化アルミニウム、酸化窒化アルミニウム、窒化酸化アルミニウム、窒化アルミニウム、酸化ハフニウム、酸化窒化ハフニウム、窒化酸化ハフニウム、窒化ハフニウムなどを用いればよく、積層または単層で設ける。
例えば、絶縁体１１４を積層構造とする場合、酸化アルミニウムなどの高誘電率（ｈｉｇｈ−ｋ）材料と、酸化窒化シリコンなどの絶縁耐力が大きい材料を用いて、積層構造を設けることが好ましい。当該構成により、容量素子１００は、高誘電率（ｈｉｇｈ−ｋ）の絶縁体を有することで、十分な容量を確保でき、絶縁耐力が大きい絶縁体を有することで、絶縁耐力が向上し、容量素子１００の静電破壊を抑制することができる。図６に、絶縁体１１４が３層の積層である例を示す。絶縁体１１４の構成は、例えば、下から酸化シリコン膜、酸化アルミニウム膜、酸化シリコン膜とすればよい。
導電体１１２上に、絶縁体１１４を介して、導電体１１６を設ける。なお、導電体１１６は、金属材料、合金材料、または金属酸化物材料などの導電性材料を用いることができる。耐熱性と導電性を両立するタングステンやモリブデンなどの高融点材料を用いることが好ましく、特にタングステンを用いることが好ましい。また、導電体などの他の構造と同時に形成する場合は、低抵抗金属材料であるＣｕ（銅）やＡｌ（アルミニウム）等を用いればよい。
例えば、図１に示すように、絶縁体１１４を、導電体１１２の上面および側面を覆うように設ける。さらに、導電体１１６を、絶縁体１１４を介して、導電体１１２の上面および側面を覆うように設ける。当該構成とすることで、導電体１１６は、導電体１１２の側面と、絶縁体１１４を介して対向する。つまり、導電体１１２の側面においても、容量として機能するため、容量素子の投影面積当たりの容量を増加させることができる。従って、半導体装置の小面積化、高集積化、微細化が可能となる。
導電体１１６、および絶縁体１１４上には、絶縁体１２０が設けられている。また、絶縁体１２０、および絶縁体１１４には導電体１２６が埋め込まれている。また、絶縁体１２０上には導電体１２８が設けられ、導電体１２８上に、導電体１２８の一部が露出するように絶縁体１２２が設けられている。なお、導電体１２６、および導電体１２８は、トランジスタ２００、またはトランジスタ３００と電気的に接続するプラグ、または配線としての機能を有する。導電体１２６は、導電体３２８、および導電体３３０と同様の材料を用いて設けることができる。
絶縁体１２０、および絶縁体１２２は、絶縁体３２０と同様の材料を用いて設けることができる。また、容量素子１００を覆う絶縁体１２０は、その下方の凹凸形状を被覆する平坦化膜として機能してもよい。また、絶縁体１２２は半導体装置の表面を保護する保護膜として機能してもよい。
以上が構成例についての説明である。
本構成を用いることで、酸化物半導体を有するトランジスタを用いた半導体装置において、電気特性の変動を抑制すると共に、信頼性を向上させることができる。または、オン電流が大きい酸化物半導体を有するトランジスタを提供することができる。または、オフ電流が小さい酸化物半導体を有するトランジスタを提供することができる。または、消費電力が低減された半導体装置を提供することができる。
本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組み合わせて実施することができる。
（実施の形態２）
本実施の形態では、半導体装置の一形態を、図８乃至図１２を用いて説明する。
＜トランジスタ構造１＞
以下では、本発明の一態様に係るトランジスタの一例について説明する。図８（Ａ）、図８（Ｂ）、および図８（Ｃ）は、本発明の一態様に係るトランジスタの上面図および断面図である。図８（Ａ）は上面図であり、図８（Ｂ）は、図８（Ａ）に示す一点鎖線Ｘ１−Ｘ２、図８（Ｃ）は、一点鎖線Ｙ１−Ｙ２に対応する断面図である。なお、図８（Ａ）の上面図では、図の明瞭化のために一部の要素を省いて図示している。
トランジスタ２００は、ゲート電極として機能する導電体２０５と、導電体２０５上の絶縁体２２０と、絶縁体２２０上の絶縁体２２２と、絶縁体２２２上の絶縁体２２４と、絶縁体２２４上の酸化物２３０ａと、酸化物２３０ａ上の、酸化物２３０ａと端部が概略一致して設けられる酸化物２３０ｂと、酸化物２３０ｂ上の、ソースまたはドレインの一方として機能する導電体２４０ａおよびソースまたはドレインの他方として機能する導電体２４０ｂと、絶縁体２２４、酸化物２３０ａ、酸化物２３０ｂ、導電体２４０ａおよび導電体２４０ｂ上の酸化物２３０ｃと、酸化物２３０ｂ上の、ゲート絶縁膜として機能する絶縁体２５０と、絶縁体２５０上の、ゲート電極として機能する導電体２６０ａと、導電体２６０ａ上の、ゲート電極として機能する、導電体２６０ａと端部が概略一致して設けられる導電体２６０ｂと、絶縁体２５０、導電体２６０ａおよび導電体２６０ｂ上の絶縁体２７０と、酸化物２３０ｃ、絶縁体２５０および絶縁体２７０上の絶縁体２８０と、を有する。
また、トランジスタ２００において、絶縁体２５０と、絶縁体２７０とは、端部が概略一致し、導電体２４０ａおよび導電体２４０ｂは、酸化物２３０ｃによって絶縁体２８０と離間し、導電体２６０ａおよび導電体２６０ｂは、絶縁体２７０によって絶縁体２８０と離間し、絶縁体２２０、絶縁体２２４、絶縁体２５０および絶縁体２８０は、化学量論的組成よりも過剰に酸素を含む領域を有し、酸化物２３０ｃは、酸素の透過をある程度抑制する機能を有し、絶縁体２７０は、酸素に対してバリア性を有する。
図８において、導電体２４０ａ、導電体２４０ｂと絶縁体２８０の間には酸化物２３０ｃが設けられている。また導電体２６０と絶縁体２８０の間には、絶縁体２７０が設けられている。酸化物２３０ｃが酸素の透過をある程度抑制する機能を有し、かつ絶縁体２７０は酸素に対してバリア性を有することで、導電体２４０ａ、導電体２４０ｂおよび導電体２６０が吸収する酸素量を低減し、絶縁体２８０から酸化物２３０ｂへ十分な量の酸素を供給することができる。
なお、トランジスタ２００をオンさせると、主として酸化物２３０ｂに電流が流れる（チャネルが形成される）ため、酸化物２３０ｂは酸化物半導体と呼ぶこともできる。一方、酸化物２３０ａおよび酸化物２３０ｃは、酸化物２３０ｂとの界面近傍（混合領域となっている場合もある）は電流が流れる場合があるものの、そのほかの領域は絶縁体として機能する場合がある。
また、図８に示す半導体装置において、図１に示した半導体装置を構成する構造と同機能を有する構造には、同符号を付記する。
導電体２０５は、モリブデン、チタン、タンタル、タングステン、アルミニウム、銅、クロム、ネオジム、スカンジウムから選ばれた元素を含む金属膜、または上述した元素を成分とする金属窒化物膜（窒化チタン膜、窒化モリブデン膜、窒化タングステン膜）等である。又は、インジウム錫酸化物、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物などの導電性材料を適用することもできる。
図８では、導電体２０５ａ、および導電体２０５ｂの２層構造を示したが、当該構成に限定されず、単層でも３層以上の積層構造でもよい。例えば、導電体２０５ａとして、水素に対するバリア性を有する導電体として、窒化タンタル等を用い、導電体２０５ｂとして、導電性が高いタングステンを積層するとよい。当該組み合わせを用いることで、配線としての導電性を保持したまま、酸化物２３０への水素の拡散を抑制することができる。
絶縁体２２０、および絶縁体２２４は、酸化シリコン膜や酸化窒化シリコン膜などの、酸素を含む絶縁体であることが好ましい。特に、絶縁体２２４として過剰酸素を含む（化学量論的組成よりも過剰に酸素を含む）絶縁体を用いることが好ましい。このような過剰酸素を含む絶縁体を、トランジスタ２００を構成する酸化物に接して設けることにより、酸化物中の酸素欠損を補填することができる。なお、絶縁体２２０と絶縁体２２４とは、必ずしも同じ材料を用いて形成しなくともよい。
絶縁体２２２は、例えば、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、酸化アルミニウム、酸化ハフニウム、酸化タンタル、酸化ジルコニウム、チタン酸ジルコン酸鉛（ＰＺＴ）、チタン酸ストロンチウム（ＳｒＴｉＯ３）または（Ｂａ，Ｓｒ）ＴｉＯ３（ＢＳＴ）などを含む絶縁体を単層または積層で用いることが好ましい。またはこれらの絶縁体に例えば酸化アルミニウム、酸化ビスマス、酸化ゲルマニウム、酸化ニオブ、酸化シリコン、酸化チタン、酸化タングステン、酸化イットリウム、酸化ジルコニウムを添加してもよい。またはこれらの絶縁体を窒化処理しても良い。上記の絶縁体に酸化シリコン、酸化窒化シリコンまたは窒化シリコンを積層して用いてもよい。
なお、絶縁体２２２が、２層以上の積層構造を有していてもよい。その場合、同じ材料からなる積層構造に限定されず、異なる材料からなる積層構造でもよい。
絶縁体２２０及び絶縁体２２４の間に、ｈｉｇｈ−ｋ材料を含む絶縁体２２２を有することで、特定の条件で絶縁体２２２が電子を捕獲し、しきい値電圧を増大させることができる。つまり、絶縁体２２２が負に帯電する場合がある。
例えば、絶縁体２２０、および絶縁体２２４に、酸化シリコンを用い、絶縁体２２２に、酸化ハフニウム、酸化アルミニウム、酸化タンタルのような電子捕獲準位の多い材料を用いた場合、半導体装置の使用温度、あるいは保管温度よりも高い温度（例えば、１２５℃以上４５０℃以下、代表的には１５０℃以上３００℃以下）の下で、導電体２０５の電位をソース電極やドレイン電極の電位より高い状態を、１０ミリ秒以上、代表的には１分以上維持することで、トランジスタ２００を構成する酸化物から導電体２０５に向かって、電子が移動する。この時、移動する電子の一部が、絶縁体２２２の電子捕獲準位に捕獲される。
絶縁体２２２の電子捕獲準位に必要な量の電子を捕獲させたトランジスタは、しきい値電圧がプラス側にシフトする。なお、導電体２０５の電圧の制御によって電子の捕獲する量を制御することができ、それに伴ってしきい値電圧を制御することができる。当該構成を有することで、トランジスタ２００は、ゲート電圧が０Ｖであっても非導通状態（オフ状態ともいう）であるノーマリーオフ型のトランジスタとなる。
また、電子を捕獲する処理は、トランジスタの作製過程におこなえばよい。例えば、トランジスタのソース導電体あるいはドレイン導電体に接続する導電体の形成後、あるいは、前工程（ウェハー処理）の終了後、あるいは、ウェハーダイシング工程後、パッケージ後等、工場出荷前のいずれかの段階で行うとよい。いずれの場合にも、その後に１２５℃以上の温度に１時間以上さらされないことが好ましい。
なお、絶縁体２２０と絶縁体２２４とを酸化シリコン、絶縁体２２２を酸化ハフニウムで構成する場合、絶縁体２２０および絶縁体２２４は、化学的気相成長法（ＣＶＤ法、原子層堆積（ＡＬＤ）法を含む）で形成し、絶縁体２２２は、スパッタリング法で形成してもよい。なお、絶縁体２２２の形成に、スパッタリング法を用いることで、絶縁体２２２が低温で結晶化しやすく、生じる固定電荷量が大きい場合がある。
また、絶縁体２２０、絶縁体２２２、絶縁体２２４の膜厚を適宜調整することで、しきい値電圧を制御することができる。または、非導通時のリーク電流の小さいトランジスタを提供することができる。また、安定した電気特性を有するトランジスタを提供することができる。または、オン電流の大きいトランジスタを提供することができる。または、サブスレッショルドスイング値の小さいトランジスタを提供することができる。または、信頼性の高いトランジスタを提供することができる。
また、絶縁体２２２には、酸素や水素に対してバリア性のある物質を用いることが好ましい。このような材料を用いて形成した場合、トランジスタ２００を構成する酸化物からの酸素の放出や、外部からの水素等の不純物の混入を防ぐことができる。
酸化物２３０ａ、酸化物２３０ｂ、および酸化物２３０ｃは、第１の半導体で形成されることが好ましく、第１の半導体として、Ｉｎ−Ｍ−Ｚｎ酸化物（ＭはＡｌ、Ｇａ、Ｙ、またはＳｎ）等の金属酸化物で形成される。また、酸化物２３０として、Ｉｎ−Ｇａ酸化物、Ｉｎ−Ｚｎ酸化物を用いてもよい。なお、酸化物２３０ａ、酸化物２３０ｂおよび酸化物２３０ｃとして、後述するＣＡＡＣ−ＯＳを用いることが好ましい。ＣＡＡＣ−ＯＳは、不純物および酸素欠損が少ない、キャリア密度の低い酸化物半導体であるため、ＣＡＡＣ−ＯＳを用いたトランジスタは、電気特性の変動が小さく、信頼性の高いトランジスタとなる。
以下に、本発明に係る酸化物２３０について説明する。
酸化物２３０に用いる酸化物としては、少なくともインジウムまたは亜鉛を含むことが好ましい。特にインジウムおよび亜鉛を含むことが好ましい。また、それらに加えて、アルミニウム、ガリウム、イットリウムまたはスズなどが含まれていることが好ましい。また、ホウ素、シリコン、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、またはマグネシウムなどから選ばれた一種、または複数種が含まれていてもよい。
ここで、酸化物が、インジウム、元素Ｍ及び亜鉛を有する場合を考える。なお、元素Ｍは、アルミニウム、ガリウム、イットリウムまたはスズなどとする。そのほかの元素Ｍに適用可能な元素としては、ホウ素、シリコン、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、マグネシウムなどがある。ただし、元素Ｍとして、前述の元素を複数組み合わせても構わない場合がある。
まず、図１３（Ａ）、図１３（Ｂ）、および図１３（Ｃ）を用いて、本発明に係る酸化物が有するインジウム、元素Ｍ及び亜鉛の原子数比の好ましい範囲について説明する。なお、図１３には、酸素の原子数比については記載しない。また、酸化物が有するインジウム、元素Ｍ、及び亜鉛の原子数比のそれぞれの項を［Ｉｎ］、［Ｍ］、および［Ｚｎ］とする。
図１３（Ａ）、図１３（Ｂ）、および図１３（Ｃ）において、破線は、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝（１＋α）：（１−α）：１の原子数比（−１≦α≦１）となるライン、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝（１＋α）：（１−α）：２の原子数比となるライン、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝（１＋α）：（１−α）：３の原子数比となるライン、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝（１＋α）：（１−α）：４の原子数比となるライン、および［Ｉｎ］：［Ｍ］：［Ｚｎ］＝（１＋α）：（１−α）：５の原子数比となるラインを表す。
また、一点鎖線は、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝１：１：βの原子数比（β≧０）となるライン、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝１：２：βの原子数比となるライン、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝１：３：βの原子数比となるライン、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝１：４：βの原子数比となるライン、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝２：１：βの原子数比となるライン、及び［Ｉｎ］：［Ｍ］：［Ｚｎ］＝５：１：βの原子数比となるラインを表す。
また、図１３に示す、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝０：２：１の原子数比またはその近傍値の酸化物は、スピネル型の結晶構造をとりやすい。
図１３（Ａ）および図１３（Ｂ）では、本発明の一態様の酸化物が有する、インジウム、元素Ｍ、及び亜鉛の原子数比の好ましい範囲の一例について示している。
一例として、図１４に、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝１：１：１である、ＩｎＭＺｎＯ４の結晶構造を示す。また、図１４は、ｂ軸に平行な方向から観察した場合のＩｎＭＺｎＯ４の結晶構造である。なお、図１４に示すＭ、Ｚｎ、酸素を有する層（以下、（Ｍ，Ｚｎ）層）における金属元素は、元素Ｍまたは亜鉛を表している。この場合、元素Ｍと亜鉛の割合が等しいものとする。元素Ｍと亜鉛とは、置換が可能であり、配列は不規則である。
ＩｎＭＺｎＯ４は、層状の結晶構造（層状構造ともいう）をとり、図１４に示すように、インジウム、および酸素を有する層（以下、Ｉｎ層）が１に対し、元素Ｍ、亜鉛、および酸素を有する（Ｍ，Ｚｎ）層が２となる。
また、インジウムと元素Ｍは、互いに置換可能である。そのため、（Ｍ，Ｚｎ）層の元素Ｍがインジウムと置換し、（Ｉｎ，Ｍ，Ｚｎ）層と表すこともできる。その場合、Ｉｎ層が１に対し、（Ｉｎ，Ｍ，Ｚｎ）層が２である層状構造をとる。
［Ｉｎ］：［Ｍ］：［Ｚｎ］＝１：１：２となる原子数比の酸化物は、Ｉｎ層が１に対し、（Ｍ，Ｚｎ）層が３である層状構造をとる。つまり、［Ｉｎ］および［Ｍ］に対し［Ｚｎ］が大きくなると、酸化物が結晶化した場合、Ｉｎ層に対する（Ｍ，Ｚｎ）層の割合が増加する。
ただし、酸化物中において、Ｉｎ層が１層に対し、（Ｍ，Ｚｎ）層の層数が非整数である場合、Ｉｎ層が１層に対し、（Ｍ，Ｚｎ）層の層数が整数である層状構造を複数種有する場合がある。例えば、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝１：１：１．５である場合、Ｉｎ層が１に対し、（Ｍ，Ｚｎ）層が２である層状構造と、（Ｍ，Ｚｎ）層が３である層状構造とが混在する層状構造となる場合がある。
また、酸化物中に複数の相が共存する場合がある（二相共存、三相共存など）。例えば、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝０：２：１の原子数比の近傍値である原子数比では、スピネル型の結晶構造と層状の結晶構造との二相が共存しやすい。また、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝１：０：０を示す原子数比の近傍値である原子数比では、ビックスバイト型の結晶構造と層状の結晶構造との二相が共存しやすい。酸化物中に複数の相が共存する場合、異なる結晶構造の間において、粒界（グレインバウンダリーともいう）が形成される場合がある。
また、インジウムの含有率を高くすることで、酸化物のキャリア移動度（電子移動度）を高くすることができる。これは、インジウム、元素Ｍ及び亜鉛を有する酸化物では、主として重金属のｓ軌道がキャリア伝導に寄与しており、インジウムの含有率を高くすることにより、ｓ軌道が重なる領域がより大きくなるため、インジウムの含有率が高い酸化物はインジウムの含有率が低い酸化物と比較してキャリア移動度が高くなるためである。
一方、酸化物中のインジウムおよび亜鉛の含有率が低くなると、キャリア移動度が低くなる。従って、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝０：１：０を示す原子数比、およびその近傍値である原子数比（例えば図１３（Ｃ）に示す領域Ｃ）では、絶縁性が高くなる。
従って、本発明の一態様の酸化物は、キャリア移動度が高く、かつ、粒界が少ない層状構造となりやすい、図１３（Ａ）の領域Ａで示される原子数比を有することが好ましい。
また、図１３（Ｂ）に示す領域Ｂは、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝４：２：３から４．１、およびその近傍値を示している。近傍値には、例えば、原子数比が［Ｉｎ］：［Ｍ］：［Ｚｎ］＝５：３：４が含まれる。領域Ｂで示される原子数比を有する酸化物は、特に、結晶性が高く、キャリア移動度も高い優れた酸化物である。
なお、酸化物が、層状構造を形成する条件は、原子数比によって一義的に定まらない。原子数比により、層状構造を形成するための難易の差はある。一方、同じ原子数比であっても、形成条件により、層状構造になる場合も層状構造にならない場合もある。従って、図示する領域は、酸化物が層状構造を有する原子数比を示す領域であり、領域Ａ乃至領域Ｃの境界は厳密ではない。
続いて、上記酸化物をトランジスタに用いる場合について説明する。
なお、上記酸化物をトランジスタに用いることで、粒界におけるキャリア散乱等を減少させることができるため、高い電界効果移動度のトランジスタを実現することができる。また、信頼性の高いトランジスタを実現することができる。
また、トランジスタには、キャリア密度の低い酸化物を用いることが好ましい。例えば、酸化物は、キャリア密度が８×１０１１／ｃｍ３未満、好ましくは１×１０１１／ｃｍ３未満、さらに好ましくは１×１０１０／ｃｍ３未満であり、１×１０−９／ｃｍ３以上とすればよい。
なお、高純度真性または実質的に高純度真性である酸化物は、キャリア発生源が少ないため、キャリア密度を低くすることができる。また、高純度真性または実質的に高純度真性である酸化物は、欠陥準位密度が低いため、トラップ準位密度も低くなる場合がある。
また、酸化物のトラップ準位に捕獲された電荷は、消失するまでに要する時間が長く、あたかも固定電荷のように振る舞うことがある。そのため、トラップ準位密度の高い酸化物にチャネル領域が形成されるトランジスタは、電気特性が不安定となる場合がある。
従って、トランジスタの電気特性を安定にするためには、酸化物中の不純物濃度を低減することが有効である。また、酸化物中の不純物濃度を低減するためには、近接する膜中の不純物濃度も低減することが好ましい。不純物としては、水素、窒素、アルカリ金属、アルカリ土類金属、鉄、ニッケル、シリコン等がある。
ここで、酸化物中における各不純物の影響について説明する。
酸化物において、第１４族元素の一つであるシリコンや炭素が含まれると、酸化物において欠陥準位が形成される。このため、酸化物におけるシリコンや炭素の濃度と、酸化物との界面近傍のシリコンや炭素の濃度（二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）により得られる濃度）を、２×１０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは２×１０１７ａｔｏｍｓ／ｃｍ３以下とする。
また、酸化物にアルカリ金属またはアルカリ土類金属が含まれると、欠陥準位を形成し、キャリアを生成する場合がある。従って、アルカリ金属またはアルカリ土類金属が含まれている酸化物を用いたトランジスタはノーマリーオン特性となりやすい。このため、酸化物中のアルカリ金属またはアルカリ土類金属の濃度を低減することが好ましい。具体的には、ＳＩＭＳにより得られる酸化物中のアルカリ金属またはアルカリ土類金属の濃度を、１×１０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは２×１０１６ａｔｏｍｓ／ｃｍ３以下にする。
また、酸化物において、窒素が含まれると、キャリアである電子が生じ、キャリア密度が増加し、ｎ型化しやすい。この結果、窒素が含まれている酸化物を半導体に用いたトランジスタはノーマリーオン特性となりやすい。従って、該酸化物において、窒素はできる限り低減されていることが好ましい、例えば、酸化物中の窒素濃度は、ＳＩＭＳにおいて、５×１０１９ａｔｏｍｓ／ｃｍ３未満、好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３以下、より好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは５×１０１７ａｔｏｍｓ／ｃｍ３以下とする。
また、酸化物に含まれる水素は、金属原子と結合する酸素と反応して水になるため、酸素欠損を形成する場合がある。該酸素欠損に水素が入ることで、キャリアである電子が生成される場合がある。また、水素の一部が金属原子と結合する酸素と結合して、キャリアである電子を生成することがある。従って、水素が含まれている酸化物を用いたトランジスタはノーマリーオン特性となりやすい。このため、酸化物中の水素はできる限り低減されていることが好ましい。具体的には、酸化物において、ＳＩＭＳにより得られる水素濃度を、１×１０２０ａｔｏｍｓ／ｃｍ３未満、好ましくは１×１０１９ａｔｏｍｓ／ｃｍ３未満、より好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３未満、さらに好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３未満とする。
不純物が十分に低減された酸化物をトランジスタのチャネル領域に用いることで、安定した電気特性を付与することができる。
例えば、上記酸化物として、熱ＣＶＤ法でＩｎＧａＺｎＯＸ（Ｘ＞０）膜を成膜する場合には、トリメチルインジウム（Ｉｎ（ＣＨ３）３）、トリメチルガリウム（Ｇａ（ＣＨ３）３）、およびジエチル亜鉛（Ｚｎ（Ｃ２Ｈ５）２）を用いる。また、これらの組み合わせに限定されず、トリメチルガリウムに代えてトリエチルガリウム（Ｇａ（Ｃ２Ｈ５）３）を用いることもでき、ジエチル亜鉛に代えてジメチル亜鉛（Ｚｎ（ＣＨ３）２）を用いることもできる。
例えば、上記酸化物として、ＡＬＤ法で、ＩｎＧａＺｎＯＸ（Ｘ＞０）膜を成膜する場合には、Ｉｎ（ＣＨ３）３ガスとＯ３ガスを順次繰り返し導入してＩｎＯ２層を形成し、その後、Ｇａ（ＣＨ３）３ガスとＯ３ガスを順次繰り返し導入してＧａＯ層を形成し、更にその後Ｚｎ（ＣＨ３）２ガスとＯ３ガスを順次繰り返し導入してＺｎＯ層を形成する。なお、これらの層の順番はこの例に限らない。また、これらのガスを用いてＩｎＧａＯ２層やＩｎＺｎＯ２層、ＧａＩｎＯ層、ＺｎＩｎＯ層、ＧａＺｎＯ層などの混合化合物層を形成しても良い。なお、Ｏ３ガスに変えてＡｒ等の不活性ガスで水をバブリングしたＨ２Ｏガスを用いても良いが、Ｈを含まないＯ３ガスを用いる方が好ましい。また、Ｉｎ（ＣＨ３）３ガスにかえて、Ｉｎ（Ｃ２Ｈ５）３ガスやトリス（アセチルアセトナト）インジウムを用いても良い。なお、トリス（アセチルアセトナト）インジウムは、Ｉｎ（ａｃａｃ）３とも呼ぶ。また、Ｇａ（ＣＨ３）３ガスにかえて、Ｇａ（Ｃ２Ｈ５）３ガスやトリス（アセチルアセトナト）ガリウムを用いても良い。なお、トリス（アセチルアセトナト）ガリウムは、Ｇａ（ａｃａｃ）３とも呼ぶ。また、Ｚｎ（ＣＨ３）２ガスや、酢酸亜鉛を用いても良い。これらのガス種には限定されない。
上記酸化物をスパッタリング法で成膜する場合、パーティクル数低減のため、インジウムを含むターゲットを用いると好ましい。また、元素Ｍの原子数比が高い酸化物ターゲットを用いた場合、ターゲットの導電性が低くなる場合がある。インジウムを含むターゲットを用いる場合、ターゲットの導電率を高めることができ、ＤＣ放電、ＡＣ放電が容易となるため、大面積の基板へ対応しやすくなる。したがって、半導体装置の生産性を高めることができる。
また、上記酸化物をスパッタリング法で成膜する場合、ターゲットの原子数比を、例えば、Ｉｎ：Ｍ：Ｚｎが３：１：１、３：１：２、３：１：４、１：１：０．５、１：１：１、１：１：２、１：４：４、５：１：７、４：２：４．１、およびこれらの近傍などとすればよい。
スパッタリング法を用いて上記酸化物を形成する場合、基板温度を１００℃以上７５０℃以下、または１１０℃以上４５０℃以下、または１３０℃以上３５０℃以下として成膜することで、酸化物の結晶性を高めることができる。
なお、酸化物をスパッタリング法で成膜すると、ターゲットの原子数比からずれた原子数比の酸化物が成膜される場合がある。特に、亜鉛は、ターゲットの原子数比よりも成膜された膜の原子数比が小さくなる場合がある。具体的には、ターゲットに含まれる亜鉛の原子数比の４０ａｔｏｍｉｃ％以上９０ａｔｏｍｉｃ％程度以下となる場合がある。
続いて、該酸化物を２層構造、または３層構造とした場合について述べる。酸化物Ｓ１、酸化物Ｓ２、および酸化物Ｓ３の積層構造、並びに該積層構造に接する絶縁体のバンド図と、酸化物Ｓ１および酸化物Ｓ２の積層構造、並びに該積層構造に接する絶縁体のバンド図と、酸化物Ｓ２および酸化物Ｓ３の積層構造、並びに該積層構造に接する絶縁体のバンド図と、について、図１５を用いて説明する。
図１５（Ａ）は、絶縁体Ｉ１、酸化物Ｓ１、酸化物Ｓ２、酸化物Ｓ３、及び絶縁体Ｉ２を有する積層構造の膜厚方向のバンド図の一例である。また、図１５（Ｂ）は、絶縁体Ｉ１、酸化物Ｓ２、酸化物Ｓ３、及び絶縁体Ｉ２を有する積層構造の膜厚方向のバンド図の一例である。また、図１５（Ｃ）は、絶縁体Ｉ１、酸化物Ｓ１、酸化物Ｓ２、及び絶縁体Ｉ２を有する積層構造の膜厚方向のバンド図の一例である。なお、バンド図は、理解を容易にするため絶縁体Ｉ１、酸化物Ｓ１、酸化物Ｓ２、酸化物Ｓ３、及び絶縁体Ｉ２の伝導帯下端のエネルギー準位（Ｅｃ）を示す。
酸化物Ｓ１、酸化物Ｓ３は、酸化物Ｓ２よりも伝導帯下端のエネルギー準位が真空準位に近く、代表的には、酸化物Ｓ２の伝導帯下端のエネルギー準位と、酸化物Ｓ１、酸化物Ｓ３の伝導帯下端のエネルギー準位との差が、０．１５ｅＶ以上、または０．５ｅＶ以上、かつ２ｅＶ以下、または１ｅＶ以下であることが好ましい。すなわち、酸化物Ｓ１、酸化物Ｓ３の電子親和力と、酸化物Ｓ２の電子親和力との差が、０．１５ｅＶ以上、または０．５ｅＶ以上、かつ２ｅＶ以下、または１ｅＶ以下であることが好ましい。
図１５（Ａ）、図１５（Ｂ）、および図１５（Ｃ）に示すように、酸化物Ｓ１、酸化物Ｓ２、酸化物Ｓ３において、伝導帯下端のエネルギー準位はなだらかに変化する。換言すると、連続的に変化または連続接合するともいうことができる。このようなバンド図を有するためには、酸化物Ｓ１と酸化物Ｓ２との界面、または酸化物Ｓ２と酸化物Ｓ３との界面において形成される混合層の欠陥準位密度を低くするとよい。
具体的には、酸化物Ｓ１と酸化物Ｓ２、酸化物Ｓ２と酸化物Ｓ３が、酸素以外に共通の元素を有する（主成分とする）ことで、欠陥準位密度が低い混合層を形成することができる。例えば、酸化物Ｓ２がＩｎ−Ｇａ−Ｚｎ酸化物の場合、酸化物Ｓ１、酸化物Ｓ３として、Ｉｎ−Ｇａ−Ｚｎ酸化物、Ｇａ−Ｚｎ酸化物、酸化ガリウムなどを用いるとよい。
このとき、キャリアの主たる経路は酸化物Ｓ２となる。酸化物Ｓ１と酸化物Ｓ２との界面、および酸化物Ｓ２と酸化物Ｓ３との界面における欠陥準位密度を低くすることができるため、界面散乱によるキャリア伝導への影響が小さく、高いオン電流が得られる。
トラップ準位に電子が捕獲されることで、捕獲された電子は固定電荷のように振る舞うため、トランジスタのしきい値電圧はプラス方向にシフトしてしまう。酸化物Ｓ１、酸化物Ｓ３を設けることにより、トラップ準位を酸化物Ｓ２より遠ざけることができる。当該構成とすることで、トランジスタのしきい値電圧がプラス方向にシフトすることを防止することができる。
酸化物Ｓ１、酸化物Ｓ３は、酸化物Ｓ２と比較して、導電率が十分に低い材料を用いる。このとき、酸化物Ｓ２、酸化物Ｓ２と酸化物Ｓ１との界面、および酸化物Ｓ２と酸化物Ｓ３との界面が、主にチャネル領域として機能する。例えば、酸化物Ｓ１、酸化物Ｓ３には、図１３（Ｃ）において、絶縁性が高くなる領域Ｃで示す原子数比の酸化物を用いればよい。なお、図１３（Ｃ）に示す領域Ｃは、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝０：１：０、またはその近傍値である原子数比を示している。
特に、酸化物Ｓ２に領域Ａで示される原子数比の酸化物を用いる場合、酸化物Ｓ１および酸化物Ｓ３には、［Ｍ］／［Ｉｎ］が１以上、好ましくは２以上である酸化物を用いることが好ましい。また、酸化物Ｓ３として、十分に高い絶縁性を得ることができる［Ｍ］／（［Ｚｎ］＋［Ｉｎ］）が１以上である酸化物を用いることが好適である。
絶縁体２５０は、例えば、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、酸化アルミニウム、酸化ハフニウム、酸化タンタル、酸化ジルコニウム、チタン酸ジルコン酸鉛（ＰＺＴ）、チタン酸ストロンチウム（ＳｒＴｉＯ３）または（Ｂａ，Ｓｒ）ＴｉＯ３（ＢＳＴ）などを含む絶縁体を単層または積層で用いることができる。またはこれらの絶縁体に例えば酸化アルミニウム、酸化ビスマス、酸化ゲルマニウム、酸化ニオブ、酸化シリコン、酸化チタン、酸化タングステン、酸化イットリウム、酸化ジルコニウムを添加してもよい。またはこれらの絶縁体を窒化処理しても良い。上記の絶縁体に酸化シリコン、酸化窒化シリコンまたは窒化シリコンを積層して用いてもよい。
また、絶縁体２５０として、絶縁体２２４と同様に、化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁体を用いることが好ましい。このような過剰酸素を含む絶縁体を酸化物２３０に接して設けることにより、酸化物２３０中の酸素欠損を低減することができる。
また、絶縁体２５０は、酸化アルミニウム、酸化窒化アルミニウム、酸化ガリウム、酸化窒化ガリウム、酸化イットリウム、酸化窒化イットリウム、酸化ハフニウム、酸化窒化ハフニウム、窒化シリコンなどの、酸素や水素に対してバリア性のある絶縁膜を用いることができる。このような材料を用いて形成した場合、酸化物２３０からの酸素の放出や、外部からの水素等の不純物の混入を防ぐ層として機能する。
なお、絶縁体２５０は、絶縁体２２０、絶縁体２２２、および絶縁体２２４と同様の積層構造を有していてもよい。絶縁体２５０が、電子捕獲準位に必要な量の電子を捕獲させた絶縁体を有することで、トランジスタ２００は、しきい値電圧をプラス側にシフトすることができる。当該構成を有することで、トランジスタ２００は、ゲート電圧が０Ｖであっても非導通状態（オフ状態ともいう）であるノーマリーオフ型のトランジスタとなる。
また、図８に示す半導体装置において、酸化物２３０と導電体２６０の間に、絶縁体２５０の他にバリア膜を設けてもよい。もしくは、酸化物２３０ｃにバリア性があるものを用いてもよい。
例えば、過剰酸素を含む絶縁膜を酸化物２３０に接して設け、さらにバリア膜で包み込むことで、酸化物を化学量論比組成とほぼ一致するような状態、または化学量論的組成より酸素が多い過飽和の状態とすることができる。また、酸化物２３０への水素等の不純物の侵入を防ぐことができる。
導電体２４０ａと導電体２４０ｂは、一方がソース電極として機能し、他方がドレイン電極として機能する。
導電体２４０ａ、導電体２４０ｂは、アルミニウム、チタン、クロム、ニッケル、銅、イットリウム、ジルコニウム、モリブデン、銀、タンタル、またはタングステンなどの金属、またはこれを主成分とする合金を用いることができる。また、図８では単層構造を示したが、２層構造または３層以上の積層構造としてもよい。
例えば、導電体２４０ａ、導電体２４０ｂを、チタン膜およびアルミニウム膜の積層構造としてもよい。また、タングステン膜上にアルミニウム膜を積層する二層構造、銅−マグネシウム−アルミニウム合金膜上に銅膜を積層する二層構造、チタン膜上に銅膜を積層する二層構造、タングステン膜上に銅膜を積層する二層構造としてもよい。
また、チタン膜または窒化チタン膜と、そのチタン膜または窒化チタン膜上に重ねてアルミニウム膜または銅膜を積層し、さらにその上にチタン膜または窒化チタン膜を形成する三層構造、モリブデン膜または窒化モリブデン膜と、そのモリブデン膜または窒化モリブデン膜上に重ねてアルミニウム膜または銅膜を積層し、さらにその上にモリブデン膜または窒化モリブデン膜を形成する三層構造等がある。なお、酸化インジウム、酸化錫または酸化亜鉛を含む透明導電材料を用いてもよい。
また、ゲート電極としての機能を有する導電体２６０ａ、及び導電体２６０ｂは、例えばアルミニウム、クロム、銅、タンタル、チタン、モリブデン、タングステンから選ばれた金属、または上述した金属を成分とする合金か、上述した金属を組み合わせた合金等を用いて形成することができる。また、マンガン、ジルコニウムのいずれか一または複数から選択された金属を用いてもよい。また、リン等の不純物元素をドーピングした多結晶シリコンに代表される半導体、ニッケルシリサイド等のシリサイドを用いてもよい。
例えば、導電体２６０ａにアルミニウムを用い、導電体２６０ｂにチタン膜を積層する二層構造とするとよい。また、窒化チタン膜上にチタン膜を積層する二層構造、窒化チタン膜上にタングステン膜を積層する二層構造、窒化タンタル膜または窒化タングステン膜上にタングステン膜を積層する二層構造としてもよい。
また、チタン膜と、そのチタン膜上にアルミニウム膜を積層し、さらにその上にチタン膜を形成する三層構造等がある。また、アルミニウムに、チタン、タンタル、タングステン、モリブデン、クロム、ネオジム、スカンジウムから選ばれた一または複数の金属を組み合わせた合金膜、もしくは窒化膜を用いてもよい。
また、導電体２６０ａおよび導電体２６０ｂに、インジウム錫酸化物、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、酸化シリコンを添加したインジウム錫酸化物等の透光性を有する導電性材料を適用することもできる。また、上記透光性を有する導電性材料と、上記金属の積層構造とすることもできる。
導電体２６０を覆うように、絶縁体２７０を設けてもよい。絶縁体２８０に酸素が脱離する酸化物材料を用いる場合、導電体２６０が、脱離した酸素により酸化することを防止するため、絶縁体２７０は、酸素に対してバリア性を有する物質を用いる。
例えば、絶縁体２７０には、酸化アルミニウムなどの金属酸化物を用いることができる。また絶縁体２７０は、導電体２６０の酸化を防止する程度に設けられていればよい。例えば、絶縁体２７０の膜厚は、１ｎｍ以上１０ｎｍ以下、好ましくは３ｎｍ以上７ｎｍ以下として設ける。
従って、導電体２６０の酸化を抑制し、絶縁体２８０から、脱離した酸素を効率的に酸化物２３０へと供給することができる。
また、当該構造は、酸化物２３０ｂにおいて、チャネルが形成される領域を、ゲート電極としての機能を有する導電体２６０の電界によって、電気的に取り囲むことができる。ｓ−ｃｈａｎｎｅｌ構造を有する為、絶縁体２５０を介して、導電体２６０と対向する酸化物２３０ｂの領域全体にチャネルが形成される場合がある。ｓ−ｃｈａｎｎｅｌ構造では、トランジスタのソース−ドレイン間に大電流を流すことができ、オン電流を高くすることができる。また、チャネルが形成される領域に全周から電圧が印加されるため、リーク電流が抑制されたトランジスタを提供することができる。
＜トランジスタ構造２＞
図９（Ａ）は、図３に示すトランジスタ２００Ａの上面を示す。なお、図の明瞭化のため、図９（Ａ）において一部の膜は省略されている。また、図９（Ｂ）は、図９（Ａ）に示す一点鎖線Ｘ１−Ｘ２に対応する断面図であり、図９（Ｃ）はＹ１−Ｙ２に対応する断面図である。
なお、図９に示すトランジスタ２００Ａにおいて、図８に示したトランジスタ２００を構成する構造と同機能を有する構造には、同符号を付記する。
図９に示す構造は、酸化物２３０ｃおよび絶縁体２５０の積層が導電体２４０ａ、導電体２４０ｂを覆っている点が図８に示したトランジスタ２００と異なる。
＜トランジスタ構造３＞
図１０には、図１等に示すトランジスタ２００に適用できる構造の一例を示す。図１０（Ａ）はトランジスタ２００Ｄの上面を示す。なお、図の明瞭化のため、図１０（Ａ）において一部の膜は省略されている。また、図１０（Ｂ）は、図１０（Ａ）に示す一点鎖線Ｘ１−Ｘ２に対応する断面図であり、図１０（Ｃ）はＹ１−Ｙ２に対応する断面図である。
なお、図１０に示すトランジスタ２００Ｄにおいて、図８に示したトランジスタ２００を構成する構造と同機能を有する構造には、同符号を付記する。
図１０に示す構造は、絶縁体２８０に形成された開口部に、酸化物２３０ｃ２、絶縁体２５０、導電体２６０を形成されている。また、導電体２４０ａおよび導電体２４０ｂのそれぞれに含まれる三つの端部が、酸化物２３０ｂの端部の一部と一致している。従って、導電体２４０ａおよび導電体２４０ｂは、酸化物２３０ｂと同時に成型することができる。そのため、マスクおよび工程を削減することができる。また、歩留まりや生産性を向上させることができる。
さらに、図１０に示すトランジスタ２００Ｄは、導電体２４０ａおよび導電体２４０ｂと、導電体２６０と、がほとんど重ならない構造を有するため、導電体２６０にかかる寄生容量を小さくすることができる。即ち、動作周波数が高いトランジスタ２００Ｄを提供することができる。
なお、酸化物２３０ｃ２は、酸化物２３０ｃと同様の材料および形成方法を用いることができる。
＜トランジスタ構造４＞
図１１には、図１等に示すトランジスタ２００に適用できる構造の一例を示す。図１１（Ａ）はトランジスタ２００Ｅの上面を示す。なお、図の明瞭化のため、図１１（Ａ）において一部の膜は省略されている。また、図１１（Ｂ）は、図１１（Ａ）に示す一点鎖線Ｘ１−Ｘ２に対応する断面図であり、図１１（Ｃ）はＹ１−Ｙ２に対応する断面図である。
なお、図１１に示すトランジスタ２００Ｅにおいて、図８に示したトランジスタ２００を構成する構造と同機能を有する構造には、同符号を付記する。
図１１に示す構造は、酸化物２３０ａおよび酸化物２３０ｂに、ソース領域またはドレイン領域の一方として機能する領域２４５ａ、およびソース領域またはドレイン領域の他方として機能する領域２４５ｂとが設けられている。当該領域は、導電体２６０をマスクとしてホウ素、リン、アルゴンなどの不純物を酸化物２３０に添加することによって形成することができる。また、絶縁体２８０を窒化珪素膜などの水素を含む絶縁体とすることで、水素を酸化物２３０の一部に拡散させることで形成することができる。そのため、マスクまたは工程を削減することができる。また、歩留まりや生産性を向上させることができる。
＜トランジスタ構造５＞
図１２は、図１等に示すトランジスタ２００に適用できる構造の一例を示す。図１２（Ａ）はトランジスタ２００Ｆの上面を示す。なお、図の明瞭化のため、図１２（Ａ）において一部の膜は省略されている。また、図１２（Ｂ）は、図１２（Ａ）に示す一点鎖線Ｘ１−Ｘ２に対応する断面図であり、図１２（Ｃ）はＹ１−Ｙ２に対応する断面図である。
なお、図１２に示すトランジスタ２００Ｆにおいて、図８に示したトランジスタ２００を構成する構造と同機能を有する構造には、同符号を付記する。
図１２に示す構造は、導電体２０５を有さない点で図８に示すトランジスタ２００と異なる。
以上、本実施の形態に示す構成、方法などは、他の実施の形態および他の実施例に示す構成、方法などと適宜組み合わせて用いることができる。
（実施の形態３）
本実施の形態では、上記構成例で示したトランジスタの作製方法の一例について、図１６乃至図１９を用いて説明する。
＜トランジスタの作製方法＞
図８に示すトランジスタ２００の作製方法について、以下より説明する。具体的には、図１における絶縁体２１２が形成された状態から、絶縁体２８２が形成されるまでにおける、トランジスタ２００を含む領域の作製工程について説明する。なお、図１６乃至図１９に示す断面図は、図８（Ａ）に示す一点鎖線Ｘ１−Ｘ２および一点鎖線Ｙ１−Ｙ２に対応している。
まず、絶縁体２１２上に、絶縁体２１４を形成する。
絶縁体２１２は、例えば酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化アルミニウム、酸化窒化アルミニウム、窒化酸化アルミニウム、窒化アルミニウムなどを用いればよく、積層または単層で設ける。また、酸素と水素を含む窒化シリコン（ＳｉＮＯＨ）を用いると、加熱によって脱離する水素の量を多くすることができるため好ましい。また、ＴＥＯＳ（Ｔｅｔｒａ−Ｅｔｈｙｌ−Ｏｒｔｈｏ−Ｓｉｌｉｃａｔｅ）若しくはシラン等と、酸素若しくは亜酸化窒素等とを反応させて形成した段差被覆性の良い酸化シリコンを用いることもできる。
絶縁体２１２は、例えば、スパッタリング法、ＣＶＤ法（熱ＣＶＤ法、ＭＯＣＶＤ法、ＰＥＣＶＤ法等を含む）、ＭＢＥ法、ＡＬＤ法またはＰＬＤ法などを用いて形成することができる。特に、当該絶縁体をＣＶＤ法、好ましくはプラズマＣＶＤ法によって成膜すると、被覆性を向上させることができるため好ましい。また、プラズマによるダメージを減らすには、熱ＣＶＤ法、ＭＯＣＶＤ法あるいはＡＬＤ法が好ましい。
絶縁体２１２としては、例えば、水素に対するバリア性を有する膜の一例として、ＡＬＤ法で形成した酸化アルミニウムを用いることができる。ＡＬＤ法を用いて形成することで、緻密な、クラックやピンホールなどの欠陥が低減された、または均一な厚さを備える絶縁体を形成することができる。
また、絶縁体２１４は、絶縁体２１２と同様の材料および方法で作製することができる。例えば、水素に対するバリア性を有する膜の一例として、スパッタリング法で形成した酸化アルミニウムを絶縁体２１４として用いることができる。
続いて、絶縁体２１４上に絶縁体２１６を形成する。絶縁体２１６は、絶縁体２１２と同様の材料および方法で作製することができる（図１６（Ａ））。
次に、絶縁体２１４、および絶縁体２１６の積層構造において、凹部を形成する。なお、該凹部は、少なくとも難エッチング材料を用いた絶縁体に開口部が形成される程度の深さを有することが好ましい。ここで、難エッチング材料とは、金属酸化物などのエッチングが困難な材料を指す。難エッチング材料である金属酸化膜の代表例としては、酸化アルミニウム、酸化ジルコニウム、酸化ハフニウム、及びそれらを含むシリケート（ＨｆＳｉｘＯｙ，ＺｒＳｉｘＯｙ等）、並びにそれらの二以上を含む複合酸化物（Ｈｆ１‐ｘＡｌｘＯｙ，Ｚｒ１‐ｘＡｌｘＯｙ等）がある。
その後、開口部を埋めるように導電体２０５となる膜を形成する。続いて、導電体２０５となる膜にＣＭＰ法を用いた平坦化処理を施すことにより、絶縁体２１６の上面を露出させ、導電体２０５を形成する（図１６（Ｂ））。
次に、絶縁体２２０、絶縁体２２２、および絶縁体２２４を形成する（図１６（Ｃ））。
絶縁体２２０、絶縁体２２２、および絶縁体２２４は、絶縁体２１２と同様の材料および方法で作製することができる。特に、絶縁体２２２には、酸化ハフニウムなどのｈｉｇｈ−ｋ材料を用いることが好ましい。
続いて、酸化物２３０ａとなる酸化物と、酸化物２３０ｂとなる酸化物を順に成膜する。当該酸化物は、大気に触れさせることなく連続して成膜することが好ましい。
酸化物２３０ｂとなる酸化物を成膜後、加熱処理を行うことが好ましい。加熱処理は、２５０℃以上６５０℃以下、好ましくは３００℃以上５００℃以下の温度で、不活性ガス雰囲気、酸化性ガスを１０ｐｐｍ以上含む雰囲気、または減圧状態で行えばよい。また、加熱処理の雰囲気は、不活性ガス雰囲気で加熱処理した後に、脱離した酸素を補うために酸化性ガスを１０ｐｐｍ以上含む雰囲気で行ってもよい。加熱処理は、酸化物２３０ｂとなる酸化物を成膜した直後に行ってもよいし、酸化物２３０ｂとなる酸化物を加工して島状の酸化物２３０ｂを形成した後に行ってもよい。加熱処理により、酸化物２３０ａの下方に形成された絶縁体から、酸化物２３０ａ、および酸化物２３０ｂに酸素が供給され、酸化物中の酸素欠損を低減することができる。
その後、酸化物２３０ｂとなる酸化物上に、導電体２４０ａ、および導電体２４０ｂとなる導電膜を形成する。続いて、上記と同様の方法によりレジストマスクを形成し、導電膜の不要な部分をエッチングにより除去する。その後、導電膜をマスクとして酸化物の不要な部分をエッチングにより除去する。その後レジストマスクを除去することにより、島状の酸化物２３０ａ、島状の酸化物２３０ｂ、および島状の導電膜の積層構造を形成することができる。
次に、島状の導電膜上に上記と同様の方法によりレジストマスクを形成し、導電膜の不要な部分をエッチングにより除去する。その後レジストマスクを除去することにより、導電体２４０ａ、および導電体２４０ｂを形成する（図１７（Ａ））。
続いて、酸化物２３０ｃとなる酸化物、絶縁体２５０となる絶縁体、および導電体２６０となる導電膜を順に成膜する。例えば、また、導電体２６０となる導電膜として、ＡＬＤ法により形成した窒化タンタルと、導電率が大きいタングステンを積層して用いることができる。当該導電膜を成膜する際に、塩素を含まない成膜ガスを用いて、形成することが好ましい。酸素、水素、及び水に対してバリア性を有する窒化タンタルを絶縁体２５０と接して形成することで、絶縁体２５０に拡散された過剰酸素により、タングステンが酸化することを防止することができる。
なお、導電体２６０となる導電膜をスパッタリング法により形成してもよい。具体的には、例えば、該導電膜として、スパッタリング法により形成した窒化チタンと、導電率が大きいタングステンを積層して用いることができる。該導電膜をスパッタリング法によって形成する場合、絶縁体２５０にダメージが入る場合がある。よって、絶縁体２５０上に、絶縁体２５０を保護する膜を設けることが好ましい。
絶縁体２５０はゲート絶縁膜として機能するため、該保護膜の存在によってトランジスタ２００の電気特性が変化しないように、該保護膜の膜厚は小さいことが好ましい。具体的には、該保護膜の膜厚は、０．１ｎｍ以上５ｎｍ以下が好ましく、０．１ｎｍ以上１ｎｍ以下がより好ましい。
該保護膜としては、窒化シリコンを用いることが好ましい。ＰＥＣＶＤ法によって窒化シリコン膜を形成する場合、成膜レートを低くすることで、膜厚の小さい該保護膜を安定して形成することができる。例えば、成膜ガスとして０．５ｓｃｃｍのシラン、５０ｓｃｃｍの窒素および１０ｓｃｃｍのアンモニアを用い、成膜圧力を１Ｐａとし、成膜電力を４００Ｗとし、基板温度を３００℃とした場合、約６ｎｍ／ｍｉｎの成膜レートで窒化シリコン膜を形成することができる。なお、窒化シリコンの成膜レートとしては、０．１ｎｍ／ｍｉｎ以上２ｎｍ／ｍｉｎ以下であることが好ましい。
続いて、当該導電膜上に、上記と同様の方法によりレジストマスクを形成し、導電膜の不要な部分をエッチングにより除去することで、導電体２６０を形成する（図１７（Ｂ））。
次に、絶縁体２５０となる絶縁体、および導電体２６０上に絶縁体２７０となる絶縁体を形成する。絶縁体２７０となる絶縁体は、水素および酸素に対するバリア性を有する材料を用いることが好ましい。続いて、当該絶縁体上に上記と同様の方法によりレジストマスクを形成し、絶縁体２７０となる絶縁体、絶縁体２５０となる絶縁体の不要な部分をエッチングにより除去する。その後レジストマスクを除去することにより、トランジスタ２００が形成される（図１８（Ａ））。なお、該エッチングにおいて、絶縁体２７０となる絶縁体のみをエッチングし、絶縁体２５０となる絶縁体をエッチングせずに残しておいてもよい（図１９（Ａ）参照）。
次に、絶縁体２８０を形成する。絶縁体２８０は、化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物を用いることが好ましい。また、絶縁体２８０となる絶縁体を形成した後、その上面の平坦性を高めるためにＣＭＰ法等を用いた平坦化処理を行ってもよい。
なお、絶縁体２８０に酸素を過剰に含有させるためには、例えば酸素雰囲気下にて絶縁体２８０の成膜を行えばよい。または、成膜後の絶縁体２８０に酸素を導入して酸素を過剰に含有する領域を形成してもよく、双方の手段を組み合わせてもよい。
また、酸素導入処理の一例として、絶縁体２８０上に、スパッタリング装置を用いて、酸化物、例えば絶縁体２８２を積層する（図１８（Ｂ））。なお、絶縁体２５０となる絶縁体をエッチングしなかった場合は図１９（Ｂ）のようになる。絶縁体２８２を成膜する手段として、スパッタリング装置を用いて、酸素ガス雰囲気下で成膜を行うことで、絶縁体２８２を成膜しながら、絶縁体２８０に酸素を導入することができる。
続いて、絶縁体２８０に、絶縁体２８２を介して、酸素（少なくとも酸素ラジカル、酸素原子、酸素イオンのいずれかを含む）を導入し、酸素を過剰に含有する領域を形成する。酸素の導入方法としては、イオン注入法、イオンドーピング法、プラズマイマージョンイオン注入法、プラズマ処理などを用いることができる。酸素導入処理を、絶縁体２８２を介して行うことで、絶縁体２８０を保護した状態で、過剰酸素領域を形成することができる。
また、酸素導入処理として、酸素を含むガスを用いることができる。酸素を含むガスとしては、酸素、一酸化二窒素、二酸化窒素、二酸化炭素、一酸化炭素などを用いることができる。また、酸素導入処理において、酸素を含むガスに希ガスを含ませてもよく、例えば、二酸化炭素と水素とアルゴンの混合ガスを用いることができる。
続いて、加熱処理を行う。加熱処理は、２５０℃以上６５０℃以下、好ましくは３００℃以上５００℃以下、さらに好ましくは３５０℃以上４００℃以下の温度で、不活性ガス雰囲気、酸化性ガスを１０ｐｐｍ以上含む雰囲気、または減圧状態で行えばよい。また、加熱処理の雰囲気は、不活性ガス雰囲気で加熱処理した後に、脱離した酸素を補うために酸化性ガスを１０ｐｐｍ以上含む雰囲気で行ってもよい。加熱処理は、ランプ加熱によるＲＴＡ装置を用いることもできる。
加熱処理により、絶縁体２８０に導入された過剰酸素は、絶縁体２８０中を拡散する。ここで、絶縁体２８０は、酸素に対するバリア性を有する絶縁体２８２および絶縁体２１２により、包まれている。また、絶縁体２８０と導電体２６０の間に酸素に対してバリア性を有する絶縁体２７０が設けられているため、絶縁体２８０に導入された過剰酸素が導電体２６０に吸収されることを抑制できる。また導電体２４０ａ、導電体２４０ｂと絶縁体２８０の間に、酸素の透過をある程度抑制する酸化物２３０ｃが設けられているため、絶縁体２８０に導入された過剰酸素が導電体２４０ａ、導電体２４０ｂに吸収されることをある程度抑制できる。従って、絶縁体２８０に導入された過剰酸素は、外部に放出されることが抑制され、また供給経路において導電体に吸収されてしまうことがある程度抑制されることで、効率的に酸化物２３０へ供給される。
また、加熱処理により、絶縁体２８０の水素が移動し、絶縁体２８２に取り込まれる。絶縁体２８２に取り込まれた水素は、絶縁体２８２中の酸素と反応することで、水が生成する場合がある。生成された水は、絶縁体２８２上から放出される。従って、絶縁体２８０の不純物としての水素、及び水を低減することができる。なお、絶縁体２８２に酸化アルミニウムを用いている場合、絶縁体２８２が触媒として機能していると考えられる。
酸化物２３０へ供給された酸素は、酸化物２３０中の酸素欠損を補填する。従って、トランジスタ２００におけるチャネルが形成される酸化物を、欠陥準位密度が低い、安定な特性を有する酸化物半導体とすることができる。つまり、トランジスタ２００の電気特性の変動を抑制すると共に、信頼性を向上させることができる。
また、酸素導入処理と加熱処理は、過剰酸素領域が十分に形成される、または酸素導入処理によるダメージで絶縁体２８２のバリア性が破壊されない程度に、複数回、繰り返してもよい。
以上の工程により、酸化物半導体、特に酸化物２３０ｂが十分に過酸素化されたトランジスタ２００またはトランジスタ２００Ａを作製することができる。
上記工程を経て作製することにより、酸化物半導体を有するトランジスタを用いた半導体装置は、電気特性の変動を抑制すると共に、信頼性を向上させることができる。または、オン電流が大きい酸化物半導体を有するトランジスタを提供することができる。または、オフ電流が小さい酸化物半導体を有するトランジスタを提供することができる。または、消費電力が低減された半導体装置を提供することができる。
本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組み合わせて実施することができる。
（実施の形態４）
本実施の形態においては、先の実施の形態で例示したトランジスタが有する酸化物半導体について、図２０乃至図２４を用いて以下説明を行う。
［酸化物半導体の構造］
酸化物半導体は、単結晶酸化物半導体と、それ以外の非単結晶酸化物半導体と、に分けられる。非単結晶酸化物半導体としては、ＣＡＡＣ−ＯＳ（ｃ−ａｘｉｓ−ａｌｉｇｎｅｄ ｃｒｙｓｔａｌｌｉｎｅ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、多結晶酸化物半導体、ｎｃ−ＯＳ（ｎａｎｏｃｒｙｓｔａｌｌｉｎｅ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、擬似非晶質酸化物半導体（ａ−ｌｉｋｅ ＯＳ：ａｍｏｒｐｈｏｕｓ−ｌｉｋｅ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ）および非晶質酸化物半導体などがある。
また別の観点では、酸化物半導体は、非晶質酸化物半導体と、それ以外の結晶性酸化物半導体と、に分けられる。結晶性酸化物半導体としては、単結晶酸化物半導体、ＣＡＡＣ−ＯＳ、多結晶酸化物半導体およびｎｃ−ＯＳなどがある。
非晶質構造は、一般に、等方的であって不均質構造を持たない、準安定状態で原子の配置が固定化していない、結合角度が柔軟である、短距離秩序は有するが長距離秩序を有さない、などといわれている。
即ち、安定な酸化物半導体を完全な非晶質（ｃｏｍｐｌｅｔｅｌｙ ａｍｏｒｐｈｏｕｓ）酸化物半導体とは呼べない。また、等方的でない（例えば、微小な領域において周期構造を有する）酸化物半導体を、完全な非晶質酸化物半導体とは呼べない。一方、ａ−ｌｉｋｅ ＯＳは、等方的でないが、鬆（ボイドともいう。）を有する不安定な構造である。不安定であるという点では、ａ−ｌｉｋｅ ＯＳは、物性的に非晶質酸化物半導体に近い。
＜ＣＡＡＣ−ＯＳ＞
まずは、ＣＡＡＣ−ＯＳについて説明する。
ＣＡＡＣ−ＯＳは、ｃ軸配向した複数の結晶部（ペレットともいう。）を有する酸化物半導体の一種である。
ＣＡＡＣ−ＯＳをＸ線回折（ＸＲＤ：Ｘ−Ｒａｙ Ｄｉｆｆｒａｃｔｉｏｎ）によって解析した場合について説明する。例えば、空間群Ｒ−３ｍに分類されるＩｎＧａＺｎＯ４の結晶を有するＣＡＡＣ−ＯＳに対し、ｏｕｔ−ｏｆ−ｐｌａｎｅ法による構造解析を行うと、図２０（Ａ）に示すように回折角（２θ）が３１°近傍にピークが現れる。このピークは、ＩｎＧａＺｎＯ４の結晶の（００９）面に帰属されることから、ＣＡＡＣ−ＯＳでは、結晶がｃ軸配向性を有し、ｃ軸がＣＡＡＣ−ＯＳの膜を形成する面（被形成面ともいう。）、または上面に略垂直な方向を向いていることが確認できる。なお、２θが３１°近傍のピークの他に、２θが３６°近傍にもピークが現れる場合がある。２θが３６°近傍のピークは、空間群Ｆｄ−３ｍに分類される結晶構造に起因する。そのため、ＣＡＡＣ−ＯＳは、該ピークを示さないことが好ましい。
一方、ＣＡＡＣ−ＯＳに対し、被形成面に平行な方向からＸ線を入射させるｉｎ−ｐｌａｎｅ法による構造解析を行うと、２θが５６°近傍にピークが現れる。このピークは、ＩｎＧａＺｎＯ４の結晶の（１１０）面に帰属される。そして、２θを５６°近傍に固定し、試料面の法線ベクトルを軸（φ軸）として試料を回転させながら分析（φスキャン）を行っても、図２０（Ｂ）に示すように明瞭なピークは現れない。一方、単結晶ＩｎＧａＺｎＯ４に対し、２θを５６°近傍に固定してφスキャンした場合、図２０（Ｃ）に示すように（１１０）面と等価な結晶面に帰属されるピークが６本観察される。したがって、ＸＲＤを用いた構造解析から、ＣＡＡＣ−ＯＳは、ａ軸およびｂ軸の配向が不規則であることが確認できる。
次に、電子回折によって解析したＣＡＡＣ−ＯＳについて説明する。例えば、ＩｎＧａＺｎＯ４の結晶を有するＣＡＡＣ−ＯＳに対し、ＣＡＡＣ−ＯＳの被形成面に平行にプローブ径が３００ｎｍの電子線を入射させると、図２０（Ｄ）に示すような回折パターン（制限視野電子回折パターンともいう。）が現れる場合がある。この回折パターンには、ＩｎＧａＺｎＯ４の結晶の（００９）面に起因するスポットが含まれる。したがって、電子回折によっても、ＣＡＡＣ−ＯＳに含まれるペレットがｃ軸配向性を有し、ｃ軸が被形成面または上面に略垂直な方向を向いていることがわかる。一方、同じ試料に対し、試料面に垂直にプローブ径が３００ｎｍの電子線を入射させたときの回折パターンを図２０（Ｅ）に示す。図２０（Ｅ）より、リング状の回折パターンが確認される。したがって、プローブ径が３００ｎｍの電子線を用いた電子回折によっても、ＣＡＡＣ−ＯＳに含まれるペレットのａ軸およびｂ軸は配向性を有さないことがわかる。なお、図２０（Ｅ）における第１リングは、ＩｎＧａＺｎＯ４の結晶の（０１０）面および（１００）面などに起因すると考えられる。また、図２０（Ｅ）における第２リングは（１１０）面などに起因すると考えられる。
また、透過型電子顕微鏡（ＴＥＭ：Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）によって、ＣＡＡＣ−ＯＳの明視野像と回折パターンとの複合解析像（高分解能ＴＥＭ像ともいう。）を観察すると、複数のペレットを確認することができる。一方、高分解能ＴＥＭ像であってもペレット同士の境界、即ち結晶粒界（グレインバウンダリーともいう。）を明確に確認することができない場合がある。そのため、ＣＡＡＣ−ＯＳは、結晶粒界に起因する電子移動度の低下が起こりにくいといえる。
図２１（Ａ）に、試料面と略平行な方向から観察したＣＡＡＣ−ＯＳの断面の高分解能ＴＥＭ像を示す。高分解能ＴＥＭ像の観察には、球面収差補正（Ｓｐｈｅｒｉｃａｌ Ａｂｅｒｒａｔｉｏｎ Ｃｏｒｒｅｃｔｏｒ）機能を用いた。球面収差補正機能を用いた高分解能ＴＥＭ像を、特にＣｓ補正高分解能ＴＥＭ像と呼ぶ。Ｃｓ補正高分解能ＴＥＭ像は、例えば、日本電子株式会社製原子分解能分析電子顕微鏡ＪＥＭ−ＡＲＭ２００Ｆなどによって観察することができる。
図２１（Ａ）より、金属原子が層状に配列している領域であるペレットを確認することができる。ペレット一つの大きさは１ｎｍ以上のものや、３ｎｍ以上のものがあることがわかる。したがって、ペレットを、ナノ結晶（ｎｃ：ｎａｎｏｃｒｙｓｔａｌ）と呼ぶこともできる。また、ＣＡＡＣ−ＯＳを、ＣＡＮＣ（Ｃ−Ａｘｉｓ Ａｌｉｇｎｅｄ ｎａｎｏｃｒｙｓｔａｌｓ）を有する酸化物半導体と呼ぶこともできる。ペレットは、ＣＡＡＣ−ＯＳの被形成面または上面の凹凸を反映しており、ＣＡＡＣ−ＯＳの被形成面または上面と平行となる。
また、図２１（Ｂ）および図２１（Ｃ）に、試料面と略垂直な方向から観察したＣＡＡＣ−ＯＳの平面のＣｓ補正高分解能ＴＥＭ像を示す。図２１（Ｄ）および図２１（Ｅ）は、それぞれ図２１（Ｂ）および図２１（Ｃ）を画像処理した像である。以下では、画像処理の方法について説明する。まず、図２１（Ｂ）を高速フーリエ変換（ＦＦＴ：Ｆａｓｔ Ｆｏｕｒｉｅｒ Ｔｒａｎｓｆｏｒｍ）処理することでＦＦＴ像を取得する。次に、取得したＦＦＴ像において原点を基準に、２．８ｎｍ−１から５．０ｎｍ−１の間の範囲を残すマスク処理する。次に、マスク処理したＦＦＴ像を、逆高速フーリエ変換（ＩＦＦＴ：Ｉｎｖｅｒｓｅ Ｆａｓｔ Ｆｏｕｒｉｅｒ Ｔｒａｎｓｆｏｒｍ）処理することで画像処理した像を取得する。こうして取得した像をＦＦＴフィルタリング像と呼ぶ。ＦＦＴフィルタリング像は、Ｃｓ補正高分解能ＴＥＭ像から周期成分を抜き出した像であり、格子配列を示している。
図２１（Ｄ）では、格子配列の乱れた箇所を破線で示している。破線で囲まれた領域が、一つのペレットである。そして、破線で示した箇所がペレットとペレットとの連結部である。破線は、六角形状であるため、ペレットが六角形状であることがわかる。なお、ペレットの形状は、正六角形状とは限らず、非正六角形状である場合が多い。
図２１（Ｅ）では、格子配列の揃った領域と、別の格子配列の揃った領域と、の間で格子配列の向きが変化している箇所を点線で示し、格子配列の向きの変化を破線で示している。点線近傍においても、明確な結晶粒界を確認することはできない。点線近傍の格子点を中心に周囲の格子点を繋ぐと、歪んだ六角形や、五角形または／および七角形などが形成できる。即ち、格子配列を歪ませることによって結晶粒界の形成を抑制していることがわかる。これは、ＣＡＡＣ−ＯＳが、ａ−ｂ面方向において原子配列が稠密でないことや、金属元素が置換することで原子間の結合距離が変化することなどによって、歪みを許容することができるためと考えられる。
以上に示すように、ＣＡＡＣ−ＯＳは、ｃ軸配向性を有し、かつａ−ｂ面方向において複数のペレット（ナノ結晶）が連結し、歪みを有した結晶構造となっている。よって、ＣＡＡＣ−ＯＳを、ＣＡＡ ｃｒｙｓｔａｌ（ｃ−ａｘｉｓ−ａｌｉｇｎｅｄ ａ−ｂ−ｐｌａｎｅ−ａｎｃｈｏｒｅｄ ｃｒｙｓｔａｌ）を有する酸化物半導体と称することもできる。
ＣＡＡＣ−ＯＳは結晶性の高い酸化物半導体である。酸化物半導体の結晶性は不純物の混入や欠陥の生成などによって低下する場合があるため、ＣＡＡＣ−ＯＳは不純物や欠陥（酸素欠損など）の少ない酸化物半導体ともいえる。
なお、不純物は、酸化物半導体の主成分以外の元素で、水素、炭素、シリコン、遷移金属元素などがある。例えば、シリコンなどの、酸化物半導体を構成する金属元素よりも酸素との結合力の強い元素は、酸化物半導体から酸素を奪うことで酸化物半導体の原子配列を乱し、結晶性を低下させる要因となる。また、鉄やニッケルなどの重金属、アルゴン、二酸化炭素などは、原子半径（または分子半径）が大きいため、酸化物半導体の原子配列を乱し、結晶性を低下させる要因となる。
＜ｎｃ−ＯＳ＞
次に、ｎｃ−ＯＳについて説明する。
ｎｃ−ＯＳをＸＲＤによって解析した場合について説明する。例えば、ｎｃ−ＯＳに対し、ｏｕｔ−ｏｆ−ｐｌａｎｅ法による構造解析を行うと、配向性を示すピークが現れない。即ち、ｎｃ−ＯＳの結晶は配向性を有さない。
また、例えば、ＩｎＧａＺｎＯ４の結晶を有するｎｃ−ＯＳを薄片化し、厚さが３４ｎｍの領域に対し、被形成面に平行にプローブ径が５０ｎｍの電子線を入射させると、図２２（Ａ）に示すようなリング状の回折パターン（ナノビーム電子回折パターン）が観測される。また、同じ試料にプローブ径が１ｎｍの電子線を入射させたときの回折パターン（ナノビーム電子回折パターン）を図２２（Ｂ）に示す。図２２（Ｂ）より、リング状の領域内に複数のスポットが観測される。したがって、ｎｃ−ＯＳは、プローブ径が５０ｎｍの電子線を入射させることでは秩序性が確認されないが、プローブ径が１ｎｍの電子線を入射させることでは秩序性が確認される。
また、厚さが１０ｎｍ未満の領域に対し、プローブ径が１ｎｍの電子線を入射させると、図２２（Ｃ）に示すように、スポットが略正六角状に配置された電子回折パターンを観測される場合がある。したがって、厚さが１０ｎｍ未満の範囲において、ｎｃ−ＯＳが秩序性の高い領域、即ち結晶を有することがわかる。なお、結晶が様々な方向を向いているため、規則的な電子回折パターンが観測されない領域もある。
図２２（Ｄ）に、被形成面と略平行な方向から観察したｎｃ−ＯＳの断面のＣｓ補正高分解能ＴＥＭ像を示す。ｎｃ−ＯＳは、高分解能ＴＥＭ像において、補助線で示す箇所などのように結晶部を確認することのできる領域と、明確な結晶部を確認することのできない領域と、を有する。ｎｃ−ＯＳに含まれる結晶部は、１ｎｍ以上１０ｎｍ以下の大きさであり、特に１ｎｍ以上３ｎｍ以下の大きさであることが多い。なお、結晶部の大きさが１０ｎｍより大きく１００ｎｍ以下である酸化物半導体を微結晶酸化物半導体（ｍｉｃｒｏ ｃｒｙｓｔａｌｌｉｎｅ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ）と呼ぶことがある。ｎｃ−ＯＳは、例えば、高分解能ＴＥＭ像では、結晶粒界を明確に確認できない場合がある。なお、ナノ結晶は、ＣＡＡＣ−ＯＳにおけるペレットと起源を同じくする可能性がある。そのため、以下ではｎｃ−ＯＳの結晶部をペレットと呼ぶ場合がある。
このように、ｎｃ−ＯＳは、微小な領域（例えば、１ｎｍ以上１０ｎｍ以下の領域、特に１ｎｍ以上３ｎｍ以下の領域）において原子配列に周期性を有する。また、ｎｃ−ＯＳは、異なるペレット間で結晶方位に規則性が見られない。そのため、膜全体で配向性が見られない。したがって、ｎｃ−ＯＳは、分析方法によっては、ａ−ｌｉｋｅ ＯＳや非晶質酸化物半導体と区別が付かない場合がある。
なお、ペレット（ナノ結晶）間で結晶方位が規則性を有さないことから、ｎｃ−ＯＳを、ＲＡＮＣ（Ｒａｎｄｏｍ Ａｌｉｇｎｅｄ ｎａｎｏｃｒｙｓｔａｌｓ）を有する酸化物半導体、またはＮＡＮＣ（Ｎｏｎ−Ａｌｉｇｎｅｄ ｎａｎｏｃｒｙｓｔａｌｓ）を有する酸化物半導体と呼ぶこともできる。
ｎｃ−ＯＳは、非晶質酸化物半導体よりも規則性の高い酸化物半導体である。そのため、ｎｃ−ＯＳは、ａ−ｌｉｋｅ ＯＳや非晶質酸化物半導体よりも欠陥準位密度が低くなる。ただし、ｎｃ−ＯＳは、異なるペレット間で結晶方位に規則性が見られない。そのため、ｎｃ−ＯＳは、ＣＡＡＣ−ＯＳと比べて欠陥準位密度が高くなる。
＜ａ−ｌｉｋｅ ＯＳ＞
ａ−ｌｉｋｅ ＯＳは、ｎｃ−ＯＳと非晶質酸化物半導体との間の構造を有する酸化物半導体である。
図２３に、ａ−ｌｉｋｅ ＯＳの高分解能断面ＴＥＭ像を示す。ここで、図２３（Ａ）は電子照射開始時におけるａ−ｌｉｋｅ ＯＳの高分解能断面ＴＥＭ像である。図２３（Ｂ）は４．３×１０８ｅ−／ｎｍ２の電子（ｅ−）照射後におけるａ−ｌｉｋｅ ＯＳの高分解能断面ＴＥＭ像である。図２３（Ａ）および図２３（Ｂ）より、ａ−ｌｉｋｅ ＯＳは電子照射開始時から、縦方向に延伸する縞状の明領域が観察されることがわかる。また、明領域は、電子照射後に形状が変化することがわかる。なお、明領域は、鬆または低密度領域と推測される。
鬆を有するため、ａ−ｌｉｋｅ ＯＳは、不安定な構造である。以下では、ａ−ｌｉｋｅ ＯＳが、ＣＡＡＣ−ＯＳおよびｎｃ−ＯＳと比べて不安定な構造であることを示すため、電子照射による構造の変化を示す。
試料として、ａ−ｌｉｋｅ ＯＳ、ｎｃ−ＯＳおよびＣＡＡＣ−ＯＳを準備する。いずれの試料もＩｎ−Ｇａ−Ｚｎ酸化物である。
まず、各試料の高分解能断面ＴＥＭ像を取得する。高分解能断面ＴＥＭ像により、各試料は、いずれも結晶部を有する。
なお、ＩｎＧａＺｎＯ４の結晶の単位格子は、Ｉｎ−Ｏ層を３層有し、またＧａ−Ｚｎ−Ｏ層を６層有する、計９層がｃ軸方向に層状に重なった構造を有することが知られている。これらの近接する層同士の間隔は、（００９）面の格子面間隔（ｄ値ともいう。）と同程度であり、結晶構造解析からその値は０．２９ｎｍと求められている。したがって、以下では、格子縞の間隔が０．２８ｎｍ以上０．３０ｎｍ以下である箇所を、ＩｎＧａＺｎＯ４の結晶部と見なした。なお、格子縞は、ＩｎＧａＺｎＯ４の結晶のａ−ｂ面に対応する。
図２４は、各試料の結晶部（２２箇所から３０箇所）の平均の大きさを調査した例である。なお、上述した格子縞の長さを結晶部の大きさとしている。図２４より、ａ−ｌｉｋｅ ＯＳは、ＴＥＭ像の取得などに係る電子の累積照射量に応じて結晶部が大きくなっていくことがわかる。図２４より、ＴＥＭによる観察初期においては１．２ｎｍ程度の大きさだった結晶部（初期核ともいう。）が、電子（ｅ−）の累積照射量が４．２×１０８ｅ−／ｎｍ２においては１．９ｎｍ程度の大きさまで成長していることがわかる。一方、ｎｃ−ＯＳおよびＣＡＡＣ−ＯＳは、電子照射開始時から電子の累積照射量が４．２×１０８ｅ−／ｎｍ２までの範囲で、結晶部の大きさに変化が見られないことがわかる。図２４より、電子の累積照射量によらず、ｎｃ−ＯＳおよびＣＡＡＣ−ＯＳの結晶部の大きさは、それぞれ１．３ｎｍ程度および１．８ｎｍ程度であることがわかる。なお、電子線照射およびＴＥＭの観察は、日立透過電子顕微鏡Ｈ−９０００ＮＡＲを用いた。電子線照射条件は、加速電圧を３００ｋＶ、電流密度を６．７×１０５ｅ−／（ｎｍ２・ｓ）、照射領域の直径を２３０ｎｍとした。
このように、ａ−ｌｉｋｅ ＯＳは、電子照射によって結晶部の成長が見られる場合がある。一方、ｎｃ−ＯＳおよびＣＡＡＣ−ＯＳは、電子照射による結晶部の成長がほとんど見られない。即ち、ａ−ｌｉｋｅ ＯＳは、ｎｃ−ＯＳおよびＣＡＡＣ−ＯＳと比べて、不安定な構造であることがわかる。
また、鬆を有するため、ａ−ｌｉｋｅ ＯＳは、ｎｃ−ＯＳおよびＣＡＡＣ−ＯＳと比べて密度の低い構造である。具体的には、ａ−ｌｉｋｅ ＯＳの密度は、同じ組成の単結晶の密度の７８．６％以上９２．３％未満である。また、ｎｃ−ＯＳの密度およびＣＡＡＣ−ＯＳの密度は、同じ組成の単結晶の密度の９２．３％以上１００％未満である。単結晶の密度の７８％未満である酸化物半導体は、成膜すること自体が困難である。
例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］を満たす酸化物半導体において、菱面体晶構造を有する単結晶ＩｎＧａＺｎＯ４の密度は６．３５７ｇ／ｃｍ３である。よって、例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］を満たす酸化物半導体において、ａ−ｌｉｋｅ ＯＳの密度は５．０ｇ／ｃｍ３以上５．９ｇ／ｃｍ３未満である。また、例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］を満たす酸化物半導体において、ｎｃ−ＯＳの密度およびＣＡＡＣ−ＯＳの密度は５．９ｇ／ｃｍ３以上６．３ｇ／ｃｍ３未満である。
なお、同じ組成の単結晶が存在しない場合、任意の割合で組成の異なる単結晶を組み合わせることにより、所望の組成における単結晶に相当する密度を見積もることができる。所望の組成の単結晶に相当する密度は、組成の異なる単結晶を組み合わせる割合に対して、加重平均を用いて見積もればよい。ただし、密度は、可能な限り少ない種類の単結晶を組み合わせて見積もることが好ましい。
以上のように、酸化物半導体は、様々な構造をとり、それぞれが様々な特性を有する。なお、酸化物半導体は、例えば、非晶質酸化物半導体、ａ−ｌｉｋｅ ＯＳ、ｎｃ−ＯＳ、ＣＡＡＣ−ＯＳのうち、二種以上を有する積層膜であってもよい。
［酸化物半導体のキャリア密度］
次に、酸化物半導体のキャリア密度について、以下に説明を行う。
酸化物半導体のキャリア密度に影響を与える因子としては、酸化物半導体中の酸素欠損（Ｖｏ）、または酸化物半導体中の不純物などが挙げられる。
酸化物半導体中の酸素欠損が多くなると、該酸素欠損に水素が結合（この状態をＶｏＨともいう）した際に、欠陥準位密度が高くなる。または、酸化物半導体中の不純物が多くなると、該不純物に起因し欠陥準位密度が高くなる。したがって、酸化物半導体中の欠陥準位密度を制御することで、酸化物半導体のキャリア密度を制御することができる。
ここで、酸化物半導体をチャネル領域に用いるトランジスタを考える。
トランジスタのしきい値電圧のマイナスシフトの抑制、またはトランジスタのオフ電流の低減を目的とする場合においては、酸化物半導体のキャリア密度を低くする方が好ましい。酸化物半導体のキャリア密度を低くする場合においては、酸化物半導体中の不純物濃度を低くし、欠陥準位密度を低くすればよい。本明細書等において、不純物濃度が低く、欠陥準位密度の低いことを高純度真性または実質的に高純度真性と言う。高純度真性の酸化物半導体のキャリア密度としては、８×１０１５ｃｍ−３未満、好ましくは１×１０１１ｃｍ−３未満、さらに好ましくは１×１０１０ｃｍ−３未満であり、１×１０−９ｃｍ−３以上とすればよい。
一方で、トランジスタのオン電流の向上、またはトランジスタの電界効果移動度の向上を目的とする場合においては、酸化物半導体のキャリア密度を高くする方が好ましい。酸化物半導体のキャリア密度を高くする場合においては、酸化物半導体の不純物濃度をわずかに高める、または酸化物半導体の欠陥準位密度をわずかに高めればよい。あるいは、酸化物半導体のバンドギャップをより小さくするとよい。例えば、トランジスタのＩｄ−Ｖｇ特性のオン／オフ比が取れる範囲において、不純物濃度がわずかに高い、または欠陥準位密度がわずかに高い酸化物半導体は、実質的に真性とみなせる。また、電子親和力が大きく、それにともなってバンドギャップが小さくなり、その結果、熱励起された電子（キャリア）の密度が増加した酸化物半導体は、実質的に真性とみなせる。なお、より電子親和力が大きな酸化物半導体を用いた場合には、トランジスタのしきい値電圧がより低くなる。
上述のキャリア密度が高められた酸化物半導体は、わずかにｎ型化している。したがって、キャリア密度が高められた酸化物半導体を、「Ｓｌｉｇｈｔｌｙ−ｎ」と呼称してもよい。
実質的に真性の酸化物半導体のキャリア密度は、１×１０５ｃｍ−３以上１×１０１８ｃｍ−３未満が好ましく、１×１０７ｃｍ−３以上１×１０１７ｃｍ−３以下がより好ましく、１×１０９ｃｍ−３以上５×１０１６ｃｍ−３以下がさらに好ましく、１×１０１０ｃｍ−３以上１×１０１６ｃｍ−３以下がさらに好ましく、１×１０１１ｃｍ−３以上１×１０１５ｃｍ−３以下がさらに好ましい。
本実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて用いることができる。
（実施の形態５）
本実施の形態においては、本発明の一態様に係るトランジスタや上述した記憶装置などを含むＣＰＵの一例について説明する。
＜ＣＰＵの構成＞
図２５に示す半導体装置４００は、ＣＰＵコア４０１、パワーマネージメントユニット４２１および周辺回路４２２を有する。パワーマネージメントユニット４２１は、パワーコントローラ４０２、およびパワースイッチ４０３を有する。周辺回路４２２は、キャッシュメモリを有するキャッシュ４０４、バスインターフェース（ＢＵＳ Ｉ／Ｆ）４０５、及びデバッグインターフェース（Ｄｅｂｕｇ Ｉ／Ｆ）４０６を有する。ＣＰＵコア４０１は、データバス４２３、制御装置４０７、ＰＣ（プログラムカウンタ）４０８、パイプラインレジスタ４０９、パイプラインレジスタ４１０、ＡＬＵ（Ａｒｉｔｈｍｅｔｉｃ ｌｏｇｉｃ ｕｎｉｔ）４１１、及びレジスタファイル４１２を有する。ＣＰＵコア４０１と、キャッシュ４０４等の周辺回路４２２とのデータのやり取りは、データバス４２３を介して行われる。
半導体装置（セル）は、パワーコントローラ４０２、制御装置４０７をはじめ、多くの論理回路に適用することができる。特に、スタンダードセルを用いて構成することができる全ての論理回路に適用することができる。その結果、小型の半導体装置４００を提供できる。また、消費電力低減することが可能な半導体装置４００を提供できる。また、動作速度を向上することが可能な半導体装置４００を提供できる。また、電源電圧の変動を低減することが可能な半導体装置４００を提供できる。
半導体装置（セル）に、ｐチャネル型Ｓｉトランジスタと、先の実施の形態に記載の酸化物半導体（好ましくはＩｎ、Ｇａ、及びＺｎを含む酸化物）をチャネル形成領域に含むトランジスタとを用い、該半導体装置（セル）を半導体装置４００に適用することで、小型の半導体装置４００を提供できる。また、消費電力低減することが可能な半導体装置４００を提供できる。また、動作速度を向上することが可能な半導体装置４００を提供できる。特に、Ｓｉトランジスタはｐチャネル型のみとすることで、製造コストを低く抑えることができる。
制御装置４０７は、ＰＣ４０８、パイプラインレジスタ４０９、パイプラインレジスタ４１０、ＡＬＵ４１１、レジスタファイル４１２、キャッシュ４０４、バスインターフェース４０５、デバッグインターフェース４０６、及びパワーコントローラ４０２の動作を統括的に制御することで、入力されたアプリケーションなどのプログラムに含まれる命令をデコードし、実行する機能を有する。
ＡＬＵ４１１は、四則演算、論理演算などの各種演算処理を行う機能を有する。
キャッシュ４０４は、使用頻度の高いデータを一時的に記憶しておく機能を有する。ＰＣ４０８は、次に実行する命令のアドレスを記憶する機能を有するレジスタである。なお、図２５では図示していないが、キャッシュ４０４には、キャッシュメモリの動作を制御するキャッシュコントローラが設けられている。
パイプラインレジスタ４０９は、命令データを一時的に記憶する機能を有するレジスタである。
レジスタファイル４１２は、汎用レジスタを含む複数のレジスタを有しており、メインメモリから読み出されたデータ、またはＡＬＵ４１１の演算処理の結果得られたデータ、などを記憶することができる。
パイプラインレジスタ４１０は、ＡＬＵ４１１の演算処理に利用するデータ、またはＡＬＵ４１１の演算処理の結果得られたデータなどを一時的に記憶する機能を有するレジスタである。
バスインターフェース４０５は、半導体装置４００と半導体装置４００の外部にある各種装置との間におけるデータの経路としての機能を有する。デバッグインターフェース４０６は、デバッグの制御を行うための命令を半導体装置４００に入力するための信号の経路としての機能を有する。
パワースイッチ４０３は、半導体装置４００が有する、パワーコントローラ４０２以外の各種回路への、電源電圧の供給を制御する機能を有する。上記各種回路は、幾つかのパワードメインにそれぞれ属しており、同一のパワードメインに属する各種回路は、パワースイッチ４０３によって電源電圧の供給の有無が制御される。また、パワーコントローラ４０２はパワースイッチ４０３の動作を制御する機能を有する。
上記構成を有する半導体装置４００は、パワーゲーティングを行うことが可能である。パワーゲーティングの動作の流れについて、一例を挙げて説明する。
まず、ＣＰＵコア４０１が、電源電圧の供給を停止するタイミングを、パワーコントローラ４０２のレジスタに設定する。次いで、ＣＰＵコア４０１からパワーコントローラ４０２へ、パワーゲーティングを開始する旨の命令を送る。次いで、半導体装置４００内に含まれる各種レジスタとキャッシュ４０４が、データの退避を開始する。次いで、半導体装置４００が有するパワーコントローラ４０２以外の各種回路への電源電圧の供給が、パワースイッチ４０３により停止される。次いで、割込み信号がパワーコントローラ４０２に入力されることで、半導体装置４００が有する各種回路への電源電圧の供給が開始される。なお、パワーコントローラ４０２にカウンタを設けておき、電源電圧の供給が開始されるタイミングを、割込み信号の入力に依らずに、当該カウンタを用いて決めるようにしてもよい。次いで、各種レジスタとキャッシュ４０４が、データの復帰を開始する。次いで、制御装置４０７における命令の実行が再開される。
このようなパワーゲーティングは、プロセッサ全体、もしくはプロセッサを構成する一つ、または複数の論理回路において行うことができる。また、短い時間でも電源の供給を停止することができる。このため、空間的に、あるいは時間的に細かい粒度で消費電力の削減を行うことができる。
パワーゲーティングを行う場合、ＣＰＵコア４０１や周辺回路４２２が保持する情報を短期間に退避できることが好ましい。そうすることで、短期間に電源のオンオフが可能となり、省電力の効果が大きくなる。
ＣＰＵコア４０１や周辺回路４２２が保持する情報を短期間に退避するためには、フリップフロップ回路がその回路内でデータ退避できることが好ましい（バックアップ可能なフリップフロップ回路と呼ぶ）。また、ＳＲＡＭセルがセル内でデータ退避できることが好ましい（バックアップ可能なＳＲＡＭセルと呼ぶ）。バックアップ可能なフリップフロップ回路やＳＲＡＭセルは、酸化物半導体（好ましくはＩｎ、Ｇａ、及びＺｎを含む酸化物）をチャネル形成領域に含むトランジスタを有することが好ましい。その結果、トランジスタが低いオフ電流を有することで、バックアップ可能なフリップフロップ回路やＳＲＡＭセルは長期間電源供給なしに情報を保持することができる。また、トランジスタが高速なスイッチング速度を有することで、バックアップ可能なフリップフロップ回路やＳＲＡＭセルは短期間のデータ退避および復帰が可能となる場合がある。
バックアップ可能なフリップフロップ回路の例について、図２６を用いて説明する。
図２６に示す半導体装置５００は、バックアップ可能なフリップフロップ回路の一例である。半導体装置５００は、第１の記憶回路５０１と、第２の記憶回路５０２と、第３の記憶回路５０３と、読み出し回路５０４と、を有する。半導体装置５００には、電位Ｖ１と電位Ｖ２の電位差が、電源電圧として供給される。電位Ｖ１と電位Ｖ２は一方がハイレベルであり、他方がローレベルである。以下、電位Ｖ１がローレベル、電位Ｖ２がハイレベルの場合を例に挙げて、半導体装置５００の構成例について説明するものとする。
第１の記憶回路５０１は、半導体装置５００に電源電圧が供給されている期間において、データを含む信号Ｄが入力されると、当該データを保持する機能を有する。そして、半導体装置５００に電源電圧が供給されている期間において、第１の記憶回路５０１からは、保持されているデータを含む信号Ｑが出力される。一方、第１の記憶回路５０１は、半導体装置５００に電源電圧が供給されていない期間においては、データを保持することができない。すなわち、第１の記憶回路５０１は、揮発性の記憶回路と呼ぶことができる。
第２の記憶回路５０２は、第１の記憶回路５０１に保持されているデータを読み込んで記憶する（あるいは退避する）機能を有する。第３の記憶回路５０３は、第２の記憶回路５０２に保持されているデータを読み込記憶する（あるいは退避する）機能を有する。読み出し回路５０４は、第２の記憶回路５０２または第３の記憶回路５０３に保持されたデータを読み出して第１の記憶回路５０１に記憶する（あるいは復帰する）機能を有する。
特に、第３の記憶回路５０３は、半導体装置５００に電源電圧が供給されてない期間においても、第２の記憶回路５０２に保持されているデータを読み込記憶する（あるいは退避する）機能を有する。
図２６に示すように、第２の記憶回路５０２はトランジスタ５１２と容量素子５１９とを有する。第３の記憶回路５０３はトランジスタ５１３と、トランジスタ５１５と、容量素子５２０とを有する。読み出し回路５０４はトランジスタ５１０と、トランジスタ５１８と、トランジスタ５０９と、トランジスタ５１７と、を有する。
トランジスタ５１２は、第１の記憶回路５０１に保持されているデータに応じた電荷を、容量素子５１９に充放電する機能を有する。トランジスタ５１２は、第１の記憶回路５０１に保持されているデータに応じた電荷を容量素子５１９に対して高速に充放電できることが望ましい。具体的には、トランジスタ５１２が、結晶性を有するシリコン（好ましくは多結晶シリコン、更に好ましくは単結晶シリコン）をチャネル形成領域に含むことが望ましい。
トランジスタ５１３は、容量素子５１９に保持されている電荷に従って導通状態または非導通状態が選択される。トランジスタ５１５は、トランジスタ５１３が導通状態であるときに、配線５４４の電位に応じた電荷を容量素子５２０に充放電する機能を有する。トランジスタ５１５は、オフ電流が著しく小さいことが望ましい。具体的には、トランジスタ５１５が、酸化物半導体（好ましくはＩｎ、Ｇａ、及びＺｎを含む酸化物）をチャネル形成領域に含むことが望ましい。
各素子の接続関係を具体的に説明すると、トランジスタ５１２のソース及びドレインの一方は、第１の記憶回路５０１に接続されている。トランジスタ５１２のソース及びドレインの他方は、容量素子５１９の一方の電極、トランジスタ５１３のゲート、及びトランジスタ５１８のゲートに接続されている。容量素子５１９の他方の電極は、配線５４２に接続されている。トランジスタ５１３のソース及びドレインの一方は、配線５４４に接続されている。トランジスタ５１３のソース及びドレインの他方は、トランジスタ５１５のソース及びドレインの一方に接続されている。トランジスタ５１５のソース及びドレインの他方は、容量素子５２０の一方の電極、及びトランジスタ５１０のゲートに接続されている。容量素子５２０の他方の電極は、配線５４３に接続されている。トランジスタ５１０のソース及びドレインの一方は、配線５４１に接続されている。トランジスタ５１０のソース及びドレインの他方は、トランジスタ５１８のソース及びドレインの一方に接続されている。トランジスタ５１８のソース及びドレインの他方は、トランジスタ５０９のソース及びドレインの一方に接続されている。トランジスタ５０９のソース及びドレインの他方は、トランジスタ５１７のソース及びドレインの一方、及び第１の記憶回路５０１に接続されている。トランジスタ５１７のソース及びドレインの他方は、配線５４０に接続されている。また、図２６においては、トランジスタ５０９のゲートは、トランジスタ５１７のゲートと接続されているが、トランジスタ５０９のゲートは、必ずしもトランジスタ５１７のゲートと接続されていなくてもよい。
トランジスタ５１５に先の実施の形態で例示したトランジスタを適用することができる。トランジスタ５１５のオフ電流が小さいために、半導体装置５００は、長期間電源供給なしに情報を保持することができる。トランジスタ５１５のスイッチング特性が良好であるために、半導体装置５００は、高速のバックアップとリカバリを行うことができる。
本実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて用いることができる。
（実施の形態６）
本実施の形態においては、本発明の一態様に係る半導体装置を含む半導体ウエハ、チップおよび当該チップを適用した電子部品について、図２７および図２８を用いて説明する。
〔半導体ウエハ、チップ〕
図２７（Ａ）は、ダイシング処理が行なわれる前の基板１７１１の上面図を示している。基板１７１１としては、例えば、半導体基板（「半導体ウエハ」ともいう。）を用いることができる。基板１７１１上には、複数の回路領域１７１２が設けられている。回路領域１７１２には、本発明の一態様に係る半導体装置や、ＣＰＵ、ＲＦタグ、またはイメージセンサなどを設けることができる。
複数の回路領域１７１２は、それぞれが分離領域１７１３に囲まれている。分離領域１７１３と重なる位置に分離線（「ダイシングライン」ともいう。）１７１４が設定される。分離線１７１４に沿って基板１７１１を切断することで、回路領域１７１２を含むチップ１７１５を基板１７１１から切り出すことができる。図２７（Ｂ）にチップ１７１５の拡大図を示す。
また、分離領域１７１３に導電層や半導体層を設けてもよい。分離領域１７１３に導電層や半導体層を設けることで、ダイシング工程時に生じうるＥＳＤを緩和し、ダイシング工程の歩留まり低下を防ぐことができる。また、一般にダイシング工程は、基板の冷却、削りくずの除去、帯電防止などを目的として、炭酸ガスなどを溶解させて比抵抗を下げた純水を切削部に流しながら行われる。分離領域１７１３に導電層や半導体層を設けることで、当該純水の使用量を削減することができる。よって、半導体装置の生産コストを低減することができる。また、半導体装置の生産性を高めることができる。
分離領域１７１３に設ける半導体層としては、バンドギャップが２．５ｅＶ以上４．２ｅＶ以下、好ましくは２．７ｅＶ以上３．５ｅＶ以下の材料を用いることが好ましい。このような材料を用いると、蓄積された電荷をゆっくりと放電することができるため、ＥＳＤによる電荷の急激な移動が抑えられ、静電破壊を生じにくくすることができる。
〔電子部品〕
チップ１７１５を電子部品に適用する例について、図２８を用いて説明する。なお、電子部品は、半導体パッケージ、またはＩＣ用パッケージともいう。電子部品は、端子取り出し方向や、端子の形状に応じて、複数の規格や名称が存在する。
電子部品は、組み立て工程（後工程）において、上記実施の形態に示した半導体装置と該半導体装置以外の部品が組み合わされて完成する。
図２８（Ａ）に示すフローチャートを用いて、後工程について説明する。前工程において上記実施の形態に示した半導体装置を有する素子基板が完成した後、該素子基板の裏面（半導体装置などが形成されていない面）を研削する「裏面研削工程」を行なう（ステップＳ１７２１）。研削により素子基板を薄くすることで、素子基板の反りなどを低減し、電子部品の小型化を図ることができる。
次に、素子基板を複数のチップ（チップ１７１５）に分離する「ダイシング工程」を行う（ステップＳ１７２２）。そして、分離したチップを個々ピックアップしてリードフレーム上に接合する「ダイボンディング工程」を行う（ステップＳ１７２３）。ダイボンディング工程におけるチップとリードフレームとの接合は、樹脂による接合や、テープによる接合など、適宜製品に応じて適した方法を選択する。なお、リードフレームに代えてインターポーザ基板上にチップを接合してもよい。
次いで、リードフレームのリードとチップ上の電極とを、金属の細線（ワイヤー）で電気的に接続する「ワイヤーボンディング工程」を行う（ステップＳ１７２４）。金属の細線には、銀線や金線を用いることができる。また、ワイヤーボンディングは、ボールボンディングや、ウェッジボンディングを用いることができる。
ワイヤーボンディングされたチップは、エポキシ樹脂などで封止される「封止工程（モールド工程）」が施される（ステップＳ１７２５）。封止工程を行うことで電子部品の内部が樹脂で充填され、チップに内蔵される回路部やチップとリードを接続するワイヤーを機械的な外力から保護することができ、また水分や埃による特性の劣化（信頼性の低下）を低減することができる。
次いで、リードフレームのリードをめっき処理する「リードめっき工程」を行なう（ステップＳ１７２６）。めっき処理によりリードの錆を防止し、後にプリント基板に実装する際のはんだ付けをより確実に行うことができる。次いで、リードを切断および成形加工する「成形工程」を行なう（ステップＳ１７２７）。
次いで、パッケージの表面に印字処理（マーキング）を施す「マーキング工程」を行なう（ステップＳ１７２８）。そして外観形状の良否や動作不良の有無などを調べる「検査工程」（ステップＳ１７２９）を経て、電子部品が完成する。
また、完成した電子部品の斜視模式図を図２８（Ｂ）に示す。図２８（Ｂ）では、電子部品の一例として、ＱＦＰ（Ｑｕａｄ Ｆｌａｔ Ｐａｃｋａｇｅ）の斜視模式図を示している。図２８（Ｂ）に示す電子部品１７５０は、リード１７５５および半導体装置１７５３を示している。半導体装置１７５３としては、上記実施の形態に示した半導体装置などを用いることができる。
図２８（Ｂ）に示す電子部品１７５０は、例えばプリント基板１７５２に実装される。このような電子部品１７５０が複数組み合わされて、それぞれがプリント基板１７５２上で電気的に接続されることで電子部品が実装された基板（実装基板１７５４）が完成する。完成した実装基板１７５４は、電子機器などに用いられる。
本実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて用いることができる。
（実施の形態７）
本実施の形態においては、本発明の一態様に係るトランジスタなどを利用した表示装置について、図２９および図３０を用いて説明する。
＜表示装置の構成＞
表示装置に用いられる表示素子としては液晶素子（液晶表示素子ともいう。）、発光素子（発光表示素子ともいう。）などを用いることができる。発光素子は、電流または電圧によって輝度が制御される素子をその範疇に含んでおり、具体的には無機ＥＬ（Ｅｌｅｃｔｒｏｌｕｍｉｎｅｓｃｅｎｃｅ）、有機ＥＬなどを含む。以下では、表示装置の一例としてＥＬ素子を用いた表示装置（ＥＬ表示装置）および液晶素子を用いた表示装置（液晶表示装置）について説明する。
なお、以下に示す表示装置は、表示素子が封止された状態にあるパネルと、該パネルにコントローラを含むＩＣなどを実装した状態にあるモジュールとを含む。
また、以下に示す表示装置は画像表示デバイス、または光源（照明装置含む）を指す。また、コネクター、例えばＦＰＣ、ＴＣＰが取り付けられたモジュール、ＴＣＰの先にプリント配線板を有するモジュールまたは表示素子にＣＯＧ方式によりＩＣ（集積回路）が直接実装されたモジュールも全て表示装置に含むものとする。
図２９は、本発明の一態様に係るＥＬ表示装置の一例である。図２９（Ａ）に、ＥＬ表示装置の画素の回路図を示す。図２９（Ｂ）は、ＥＬ表示装置全体を示す上面図である。また、図２９（Ｃ）は、図２９（Ｂ）の一点鎖線Ｍ−Ｎの一部に対応するＭ−Ｎ断面である。
図２９（Ａ）は、ＥＬ表示装置に用いられる画素の回路図の一例である。
なお、本明細書等においては、能動素子（トランジスタ、ダイオードなど）、受動素子（容量素子、抵抗素子など）などが有するすべての端子について、その接続先を特定しなくても、当業者であれば、発明の一態様を構成することは可能な場合がある。つまり、接続先を特定しなくても、発明の一態様が明確であるといえる。そして、接続先が特定された内容が、本明細書等に記載されている場合、接続先を特定しない発明の一態様が、本明細書等に記載されていると判断することが可能な場合がある。特に、端子の接続先として複数の箇所が想定される場合には、その端子の接続先を特定の箇所に限定する必要はない。したがって、能動素子（トランジスタ、ダイオードなど）、受動素子（容量素子、抵抗素子など）などが有する一部の端子についてのみ、その接続先を特定することによって、発明の一態様を構成することが可能な場合がある。
なお、本明細書等においては、ある回路について、少なくとも接続先を特定すれば、当業者であれば、発明を特定することが可能な場合がある。または、ある回路について、少なくとも機能を特定すれば、当業者であれば、発明を特定することが可能な場合がある。つまり、機能を特定すれば、発明の一態様が明確であるといえる。そして、機能が特定された発明の一態様が、本明細書等に記載されていると判断することが可能な場合がある。したがって、ある回路について、機能を特定しなくても、接続先を特定すれば、発明の一態様として開示されているものであり、発明の一態様を構成することが可能である。または、ある回路について、接続先を特定しなくても、機能を特定すれば、発明の一態様として開示されているものであり、発明の一態様を構成することが可能である。
図２９（Ａ）に示すＥＬ表示装置は、スイッチ素子７４３と、トランジスタ７４１と、容量素子７４２と、発光素子７１９と、を有する。
なお、図２９（Ａ）などは、回路構成の一例であるため、さらに、トランジスタを追加することが可能である。逆に、図２９（Ａ）の各ノードにおいて、トランジスタ、スイッチ、受動素子などを追加しないようにすることも可能である。
トランジスタ７４１のゲートはスイッチ素子７４３の一端および容量素子７４２の一方の電極と電気的に接続される。トランジスタ７４１のソースは容量素子７４２の他方の電極と電気的に接続され、発光素子７１９の一方の電極と電気的に接続される。トランジスタ７４１のドレインは電源電位ＶＤＤが与えられる。スイッチ素子７４３の他端は信号線７４４と電気的に接続される。発光素子７１９の他方の電極は定電位が与えられる。なお、定電位は接地電位ＧＮＤまたはそれより小さい電位とする。
スイッチ素子７４３としては、トランジスタを用いると好ましい。トランジスタを用いることで、画素の面積を小さくでき、解像度の高いＥＬ表示装置とすることができる。また、スイッチ素子７４３として、トランジスタ７４１と同一工程を経て作製されたトランジスタを用いると、ＥＬ表示装置の生産性を高めることができる。なお、トランジスタ７４１または／およびスイッチ素子７４３としては、例えば、上述したトランジスタを適用することができる。
図２９（Ｂ）は、ＥＬ表示装置の上面図である。ＥＬ表示装置は、基板７００と、基板７５０と、シール材７３４と、駆動回路７３５と、駆動回路７３６と、画素７３７と、ＦＰＣ７３２と、を有する。シール材７３４は、画素７３７、駆動回路７３５および駆動回路７３６を囲むように基板７００と基板７５０との間に配置される。なお、駆動回路７３５または／および駆動回路７３６をシール材７３４の外側に配置しても構わない。
図２９（Ｃ）は、図２９（Ｂ）の一点鎖線Ｍ−Ｎの一部に対応するＥＬ表示装置の断面図である。
図２９（Ｃ）には、トランジスタ７４１として、基板７００上の導電体７０５と、導電体７０５が埋め込まれた絶縁体７０１、絶縁体７０１上の絶縁体７０２と、絶縁体７０２上の半導体７０３ａ、７０３ｂと、半導体７０３ｂ上の導電体７０７ａおよび導電体７０７ｂと、半導体７０３ｂ、導電体７０７ａ、７０７ｂ上の半導体７０３ｃと、半導体７０３ｃ上の絶縁体７０６と、絶縁体７０６上の導電体７０４と、導電体７０４上の絶縁体７７０を有する構造を示す。トランジスタ７４１上には、過剰酸素領域を有する絶縁体７０９が設けられ、導電体７０７ａ、導電体７０７ｂは、酸化物７０３ｃによって絶縁体７０９と離間し、導電体７０４は、絶縁体７７０によって絶縁体７０９と離間している。なお、トランジスタ７４１の構造は一例であり、図２９（Ｃ）に示す構造と異なる構造であっても構わない。
したがって、図２９（Ｃ）に示すトランジスタ７４１において、導電体７０４および導電体７０５はゲート電極としての機能を有し、絶縁体７０２および絶縁体７０６はゲート絶縁体としての機能を有し、導電体７０７ａおよび導電体７０７ｂはソース電極またはドレイン電極としての機能を有する。なお、半導体７０３は、光が当たることで電気特性が変動する場合がある。したがって、導電体７０５、導電体７０４のいずれか一以上が遮光性を有すると好ましい。
なお、トランジスタ７４１は、バリア性を有する絶縁体７１０、および絶縁体７０８の間に設ける構造である。
図２９（Ｃ）には、容量素子７４２として、絶縁体７１０上の導電体７１４ａと、導電体７１４ａ上の絶縁体７１４ｂと、絶縁体７１４ｂ上の導電体７１４ｃと、を有する構造を示す。
容量素子７４２において、導電体７１４ａは一方の電極として機能し、導電体７１４ｃは他方の電極として機能する。
図２９（Ｃ）に示す容量素子７４２は、占有面積当たりの容量が大きい容量素子である。したがって、図２９（Ｃ）は表示品位の高いＥＬ表示装置である。
トランジスタ７４１および容量素子７４２上には、絶縁体７２０が配置される。ここで、絶縁体７１６および絶縁体７２０は、トランジスタ７４１のソースとして機能する領域７０５ａに達する開口部を有してもよい。絶縁体７２０上には、導電体７８１が配置される。導電体７８１は、絶縁体７２０の開口部を介してトランジスタ７４１と電気的に接続している。
導電体７８１上には、導電体７８１に達する開口部を有する隔壁７８４が配置される。隔壁７８４上には、隔壁７８４の開口部で導電体７８１と接する発光層７８２が配置される。発光層７８２上には、導電体７８３が配置される。導電体７８１、発光層７８２および導電体７８３の重なる領域が、発光素子７１９となる。
ここまでは、ＥＬ表示装置の例について説明した。次に、液晶表示装置の例について説明する。
図３０（Ａ）は、液晶表示装置の画素の構成例を示す回路図である。図３０に示す画素は、トランジスタ７５１と、容量素子７５２と、一対の電極間に液晶の充填された素子（液晶素子）７５３とを有する。
トランジスタ７５１では、ソース、ドレインの一方が信号線７５５に電気的に接続され、ゲートが走査線７５４に電気的に接続されている。
容量素子７５２では、一方の電極がトランジスタ７５１のソース、ドレインの他方に電気的に接続され、他方の電極が共通電位を供給する配線に電気的に接続されている。
液晶素子７５３では、一方の電極がトランジスタ７５１のソース、ドレインの他方に電気的に接続され、他方の電極が共通電位を供給する配線に電気的に接続されている。なお、上述した容量素子７５２の他方の電極が電気的に接続する配線に与えられる共通電位と、液晶素子７５３の他方の電極に与えられる共通電位とが異なる電位であってもよい。
なお、液晶表示装置も、上面図はＥＬ表示装置と同様として説明する。図２９（Ｂ）の一点鎖線Ｍ−Ｎに対応する液晶表示装置の断面図を図３０（Ｂ）に示す。図３０（Ｂ）において、ＦＰＣ７３２は、端子７３１を介して配線７３３ａと接続される。なお、配線７３３ａは、トランジスタ７５１を構成する導電体または半導体のいずれかと同種の導電体または半導体を用いてもよい。
トランジスタ７５１は、トランジスタ７４１についての記載を参照する。また、容量素子７５２は、容量素子７４２についての記載を参照する。なお、図３０（Ｂ）には、図２９（Ｃ）の容量素子７４２に対応した容量素子７５２の構造を示したが、これに限定されない。
なお、トランジスタ７５１の半導体に酸化物半導体を用いた場合、極めてオフ電流の小さいトランジスタとすることができる。したがって、容量素子７５２に保持された電荷がリークしにくく、長期間に渡って液晶素子７５３に印加される電圧を維持することができる。そのため、動きの少ない動画や静止画の表示の際に、トランジスタ７５１をオフ状態とすることで、トランジスタ７５１の動作のための電力が不要となり、消費電力の小さい液晶表示装置とすることができる。また、容量素子７５２の占有面積を小さくできるため、開口率の高い液晶表示装置、または高精細化した液晶表示装置を提供することができる。
トランジスタ７５１および容量素子７５２上には、絶縁体７２１が配置される。ここで、絶縁体７２１は、トランジスタ７５１に達する開口部を有する。絶縁体７２１上には、導電体７９１が配置される。導電体７９１は、絶縁体７２１の開口部を介してトランジスタ７５１と電気的に接続する。
導電体７９１上には、配向膜として機能する絶縁体７９２が配置される。絶縁体７９２上には、液晶層７９３が配置される。液晶層７９３上には、配向膜として機能する絶縁体７９４が配置される。絶縁体７９４上には、スペーサ７９５が配置される。スペーサ７９５および絶縁体７９４上には、導電体７９６が配置される。導電体７９６上には、基板７９７が配置される。
なお、液晶の駆動方式としては、ＴＮ（Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃ）モード、ＳＴＮ（Ｓｕｐｅｒ Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃ）モード、ＩＰＳ（Ｉｎ−Ｐｌａｎｅ−Ｓｗｉｔｃｈｉｎｇ）モード、ＦＦＳ（Ｆｒｉｎｇｅ Ｆｉｅｌｄ Ｓｗｉｔｃｈｉｎｇ）モード、ＭＶＡ（Ｍｕｌｔｉ−ｄｏｍａｉｎ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モード、ＰＶＡ（Ｐａｔｔｅｒｎｅｄ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モード、ＡＳＶ（Ａｄｖａｎｃｅｄ Ｓｕｐｅｒ Ｖｉｅｗ）モード、ＡＳＭ（Ａｘｉａｌｌｙ Ｓｙｍｍｅｔｒｉｃ ａｌｉｇｎｅｄ Ｍｉｃｒｏ−ｃｅｌｌ）モード、ＯＣＢ（Ｏｐｔｉｃａｌｌｙ Ｃｏｍｐｅｎｓａｔｅｄ Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＥＣＢ（Ｅｌｅｃｔｒｉｃａｌｌｙ Ｃｏｎｔｒｏｌｌｅｄ Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＦＬＣ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード、ＡＦＬＣ（ＡｎｔｉＦｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード、ＰＤＬＣ（Ｐｏｌｙｍｅｒ Ｄｉｓｐｅｒｓｅｄ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード、ゲストホストモード、ブルー相（Ｂｌｕｅ Ｐｈａｓｅ）モードなどを用いることができる。ただし、これに限定されず、駆動方法として様々なものを用いることができる。
上述した構造を有することで、占有面積の小さい容量素子を有する表示装置を提供することができる、または、表示品位の高い表示装置を提供することができる。または、高精細の表示装置を提供することができる。
例えば、本明細書等において、表示素子、表示素子を有する装置である表示装置、発光素子、および発光素子を有する装置である発光装置は、様々な形態を用いること、または様々な素子を有することができる。表示素子、表示装置、発光素子または発光装置は、例えば、白色、赤色、緑色または青色などの発光ダイオード（ＬＥＤ：Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）、トランジスタ（電流に応じて発光するトランジスタ）、電子放出素子、液晶素子、電子インク、電気泳動素子、グレーティングライトバルブ（ＧＬＶ）、プラズマディスプレイパネル（ＰＤＰ）、ＭＥＭＳ（マイクロ・エレクトロ・メカニカル・システム）を用いた表示素子、デジタルマイクロミラーデバイス（ＤＭＤ）、ＤＭＳ（デジタル・マイクロ・シャッター）、ＩＭＯＤ（インターフェロメトリック・モジュレーション）素子、シャッター方式のＭＥＭＳ表示素子、光干渉方式のＭＥＭＳ表示素子、エレクトロウェッティング素子、圧電セラミックディスプレイ、カーボンナノチューブを用いた表示素子などの少なくとも一つを有している。これらの他にも、電気的または磁気的作用により、コントラスト、輝度、反射率、透過率などが変化する表示媒体を有していても良い。
ＥＬ素子を用いた表示装置の一例としては、ＥＬディスプレイなどがある。電子放出素子を用いた表示装置の一例としては、フィールドエミッションディスプレイ（ＦＥＤ）またはＳＥＤ方式平面型ディスプレイ（ＳＥＤ：Ｓｕｒｆａｃｅ−ｃｏｎｄｕｃｔｉｏｎ Ｅｌｅｃｔｒｏｎ−ｅｍｉｔｔｅｒ Ｄｉｓｐｌａｙ）などがある。液晶素子を用いた表示装置の一例としては、液晶ディスプレイ（透過型液晶ディスプレイ、半透過型液晶ディスプレイ、反射型液晶ディスプレイ、直視型液晶ディスプレイ、投射型液晶ディスプレイ）などがある。電子インクまたは電気泳動素子を用いた表示装置の一例としては、電子ペーパーなどがある。なお、半透過型液晶ディスプレイや反射型液晶ディスプレイを実現する場合には、画素電極の一部、または、全部が、反射電極としての機能を有するようにすればよい。例えば、画素電極の一部または全部が、アルミニウム、銀、などを有するようにすればよい。さらに、その場合、反射電極の下に、ＳＲＡＭなどの記憶回路を設けることも可能である。これにより、さらに、消費電力を低減することができる。
なお、ＬＥＤを用いる場合、ＬＥＤの電極や窒化物半導体の下に、グラフェンやグラファイトを配置してもよい。グラフェンやグラファイトは、複数の層を重ねて、多層膜としてもよい。このように、グラフェンやグラファイトを設けることにより、その上に、窒化物半導体、例えば、結晶を有するｎ型ＧａＮ半導体などを容易に成膜することができる。さらに、その上に、結晶を有するｐ型ＧａＮ半導体などを設けて、ＬＥＤを構成することができる。なお、グラフェンやグラファイトと、結晶を有するｎ型ＧａＮ半導体との間に、ＡｌＮ層を設けてもよい。なお、ＬＥＤが有するＧａＮ半導体は、ＭＯＣＶＤで成膜してもよい。ただし、グラフェンを設けることにより、ＬＥＤが有するＧａＮ半導体は、スパッタリング法で成膜することも可能である。
本実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて用いることができる。
（実施の形態８）
本実施の形態においては、本発明の一態様に係るトランジスタなどを利用した電子機器について説明する。
＜電子機器＞
本発明の一態様に係る半導体装置は、表示機器、パーソナルコンピュータ、記録媒体を備えた画像再生装置（代表的にはＤＶＤ：Ｄｉｇｉｔａｌ Ｖｅｒｓａｔｉｌｅ Ｄｉｓｃ等の記録媒体を再生し、その画像を表示しうるディスプレイを有する装置）に用いることができる。その他に、本発明の一態様に係る半導体装置を用いることができる電子機器として、携帯電話、携帯型を含むゲーム機、携帯データ端末、電子書籍端末、ビデオカメラ、デジタルスチルカメラ等のカメラ、ゴーグル型ディスプレイ（ヘッドマウントディスプレイ）、ナビゲーションシステム、音響再生装置（カーオーディオ、デジタルオーディオプレイヤー等）、複写機、ファクシミリ、プリンタ、プリンタ複合機、現金自動預け入れ払い機（ＡＴＭ）、自動販売機などが挙げられる。これら電子機器の具体例を図３１に示す。
図３１（Ａ）は携帯型ゲーム機であり、筐体９０１、筐体９０２、表示部９０３、表示部９０４、マイクロフォン９０５、スピーカー９０６、操作キー９０７、スタイラス９０８等を有する。なお、図３１（Ａ）に示した携帯型ゲーム機は、２つの表示部９０３と表示部９０４とを有しているが、携帯型ゲーム機が有する表示部の数は、これに限定されない。
図３１（Ｂ）は携帯データ端末であり、第１筐体９１１、第２筐体９１２、第１表示部９１３、第２表示部９１４、接続部９１５、操作キー９１６等を有する。第１表示部９１３は第１筐体９１１に設けられており、第２表示部９１４は第２筐体９１２に設けられている。そして、第１筐体９１１と第２筐体９１２とは、接続部９１５により接続されており、第１筐体９１１と第２筐体９１２の間の角度は、接続部９１５により変更が可能である。第１表示部９１３における映像を、接続部９１５における第１筐体９１１と第２筐体９１２との間の角度にしたがって、切り替える構成としてもよい。また、第１表示部９１３および第２表示部９１４の少なくとも一方に、位置入力装置としての機能が付加された表示装置を用いるようにしてもよい。なお、位置入力装置としての機能は、表示装置にタッチパネルを設けることで付加することができる。または、位置入力装置としての機能は、フォトセンサとも呼ばれる光電変換素子を表示装置の画素部に設けることでも、付加することができる。
図３１（Ｃ）はノート型パーソナルコンピュータであり、筐体９２１、表示部９２２、キーボード９２３、ポインティングデバイス９２４等を有する。
図３１（Ｄ）は電気冷凍冷蔵庫であり、筐体９３１、冷蔵室用扉９３２、冷凍室用扉９３３等を有する。
図３１（Ｅ）はビデオカメラであり、第１筐体９４１、第２筐体９４２、表示部９４３、操作キー９４４、レンズ９４５、接続部９４６等を有する。操作キー９４４およびレンズ９４５は第１筐体９４１に設けられており、表示部９４３は第２筐体９４２に設けられている。そして、第１筐体９４１と第２筐体９４２とは、接続部９４６により接続されており、第１筐体９４１と第２筐体９４２の間の角度は、接続部９４６により変更が可能である。表示部９４３における映像を、接続部９４６における第１筐体９４１と第２筐体９４２との間の角度にしたがって切り替える構成としてもよい。
図３１（Ｆ）は乗用車であり、車体９５１、車輪９５２、ダッシュボード９５３、ライト９５４等を有する。
本実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて用いることができる。
なお、以上の実施の形態において、本発明の一態様について述べた。ただし、本発明の一態様は、これらに限定されない。つまり、本実施の形態などでは、様々な発明の態様が記載されているため、本発明の一態様は、特定の態様に限定されない。例えば、本発明の一態様として、トランジスタのチャネル形成領域、ソース領域、ドレイン領域などが、酸化物半導体を有する場合の例を示したが、本発明の一態様は、これに限定されない。場合によっては、または、状況に応じて、本発明の一態様における様々なトランジスタ、トランジスタのチャネル形成領域、または、トランジスタのソース領域、ドレイン領域などは、様々な半導体を有していてもよい。場合によっては、または、状況に応じて、本発明の一態様における様々なトランジスタ、トランジスタのチャネル形成領域、または、トランジスタのソース領域、ドレイン領域などは、例えば、シリコン、ゲルマニウム、シリコンゲルマニウム、炭化シリコン、ガリウムヒ素、アルミニウムガリウムヒ素、インジウムリン、窒化ガリウム、または、有機半導体などの少なくとも一つを有していてもよい。または例えば、場合によっては、または、状況に応じて、本発明の一態様における様々なトランジスタ、トランジスタのチャネル形成領域、または、トランジスタのソース領域、ドレイン領域などは、酸化物半導体を有していなくてもよい。
本実施例では、図１に示す半導体装置を作製し、当該半導体装置に含まれるトランジスタ２００の電気特性を評価した結果について説明する。
なお、トランジスタ２００の構成については、図８などを参照することができ、トランジスタ２００の作製方法については、図１６乃至図１９などを参照することができる。
以下より、本実施例の評価のために作製した、図１に示す半導体装置における絶縁体２１４より上層の領域の作製方法について説明する。
まず、基板３０１上にトランジスタ３００、絶縁体３２２、導電体３２８、絶縁体３２４、絶縁体３２６、導電体３３０、絶縁体３５０、絶縁体３５２、導電体３５６、絶縁体３５４および導電体３５８を形成する。
次に、絶縁体３５４および導電体３５８上に、絶縁体２１４として、スパッタリング法によって厚さが３０ｎｍの酸化アルミニウムを成膜した。なお、本実施例において、絶縁体２１２は形成しない。
次に、絶縁体２１６として、ＰＥＣＶＤ法によって厚さが５０ｎｍの酸化窒化シリコン膜を成膜した（図１６（Ａ）参照）。
次に、絶縁体２１４および絶縁体２１６の積層構造に凹部を形成する。その後、開口部を埋めるように導電膜を形成する。具体的には、導電体２０５ａとなる導電膜として厚さが２０ｎｍの窒化タンタル膜および厚さが５ｎｍの窒化チタン膜を形成し、導電体２０５ｂとなる導電膜として厚さが２５０ｎｍのタングステン膜を形成する。そして、導電膜に平坦化処理を施すことにより、絶縁体２１６の上面を露出させ、導電体２０５を形成する（図１６（Ｂ）参照）。
次に、絶縁体２２０として、ＰＥＣＶＤ法によって厚さが１０ｎｍの酸化窒化シリコン膜を、絶縁体２２２として、ＡＬＤ法によって厚さが２０ｎｍの酸化ハフニウム膜を、絶縁体２２４として、ＰＥＣＶＤ法によって厚さが３０ｎｍの酸化窒化シリコン膜をこの順で形成する（図１６（Ｃ）参照）。
次に、酸素雰囲気下で４１０℃１時間の加熱処理を行った。
次に、酸化物２３０ａとなる酸化物２３０＿１として、ＤＣスパッタリング法によって厚さが５ｎｍのＩｎ−Ｇａ−Ｚｎ酸化物を成膜した。なお、Ｉｎ−Ｇａ−Ｚｎ酸化物の成膜には、Ｉｎ：Ｇａ：Ｚｎ＝１：３：４［原子数比］ターゲットを用い、成膜ガスとしてアルゴンガス４０ｓｃｃｍおよび酸素ガス５ｓｃｃｍを用い、成膜圧力を０．７Ｐａ（キャノンアネルバ製ミニチュアゲージＭＧ−２によって計測した。）とし、成膜電力を５００Ｗとし、基板温度を２００℃とし、ターゲット−基板間距離を６０ｍｍとした。
次に、酸化物２３０ｂとなる酸化物２３０＿２として、ＤＣスパッタリング法によって厚さが１５ｎｍのＩｎ−Ｇａ−Ｚｎ酸化物を成膜した。なお、Ｉｎ−Ｇａ−Ｚｎ酸化物の成膜には、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］ターゲットを用い、成膜ガスとしてアルゴンガス３０ｓｃｃｍおよび酸素ガス１５ｓｃｃｍを用い、成膜圧力を０．７Ｐａ（キャノンアネルバ製ミニチュアゲージＭＧ−２によって計測した。）とし、成膜電力を５００Ｗとし、基板温度を３００℃とし、ターゲット−基板間距離を６０ｍｍとした。また、酸化物２３０ａおよび酸化物２３０ｂは、大気に触れさせることなく連続して成膜を行った。
次に、窒素雰囲気下で４００℃１時間の加熱処理を行い、さらに酸素雰囲気下で４００℃１時間の加熱処理を行った。
次に、導電体２４０ａおよび導電体２４０ｂとなる導電膜として、ＤＣスパッタリング法によって厚さが２０ｎｍのタングステンを成膜した。
次に、導電膜上にレジストを形成し、該レジストを用いて加工し、島状の導電体を形成した。
次に、上記の島状の導電体をマスクとして酸化物２３０＿１及び酸化物２３０＿２を加工し、酸化物２３０ａ及び酸化物２３０ｂを形成した。その後、島状の導電体上にレジストを形成し、該レジストを用いて加工することで導電体２４０ａおよび導電体２４０ｂを形成した（図１７（Ａ）参照）。
次に、酸化物２３０ｃとして、ＤＣスパッタリング法によって厚さが５ｎｍのＩｎ−Ｇａ−Ｚｎ酸化物を成膜した。なお、Ｉｎ−Ｇａ−Ｚｎ酸化物の成膜には、Ｉｎ：Ｇａ：Ｚｎ＝１：３：２［原子数比］ターゲットを用い、成膜ガスとしてアルゴンガス３０ｓｃｃｍおよび酸素ガス１５ｓｃｃｍを用い、成膜圧力を０．７Ｐａとし、成膜電力を５００Ｗとし、基板温度を２００℃とし、ターゲット−基板間距離を６０ｍｍとした。
次に、絶縁体２５０となる絶縁膜２５０＿１として、ＰＥＣＶＤ法によって厚さが１０ｎｍの酸化窒化シリコンを成膜した。
次に、導電体２６０となる導電膜として、ＡＬＤ法によって厚さが１０ｎｍの窒化チタンと、ＤＣスパッタリング法によって厚さが３０ｎｍのタングステンと、をこの順に成膜した。次に、該導電膜上にレジストを形成し、該レジストを用いて加工し、導電体２６０を形成した（図１７（Ｂ）参照）。
次に、絶縁体２７０となる絶縁膜２７０＿１として、ＡＬＤ法によって厚さが７ｎｍの酸化アルミニウム膜を形成した。
次に、絶縁膜２７０＿１上にレジストを形成し、該レジストを用いて加工し、絶縁体２５０および絶縁体２７０を形成した（図１８（Ａ）参照）。
次に、絶縁体２８０となる絶縁膜２８０＿１として、ＰＥＣＶＤ法によって厚さ３１０ｎｍの酸化窒化シリコン膜を形成した。その後、絶縁膜２８０＿１に平坦化処理を施すことにより、絶縁体２８０を形成した。
次に、絶縁体２８２として、ＲＦスパッタリング法によって厚さ４０ｎｍの酸化アルミニウム膜を形成した（図１８（Ｂ）参照）。なお、酸化アルミニウム膜の成膜には、Ａｌ：Ｏ＝２：３［原子数比］ターゲットを用い、成膜ガスとしてアルゴンガス２５ｓｃｃｍ、酸素ガス２５ｓｃｃｍを用い、成膜圧力を０．４Ｐａとし、成膜電力を２．５ｋＷとし、基板温度を２５０℃とし、ターゲット−基板間距離を６０ｍｍとした。
次に、酸素雰囲気下で３５０℃１時間の加熱処理を行った。
以上の工程によって、チャネル長Ｌが６０ｎｍ、チャネル幅Ｗが６０ｎｍのトランジスタを作製した。
測定したトランジスタはＡ１乃至Ａ８の８種類あり、各トランジスタは、図８に示すトランジスタ２００の構成が共通であり、各トランジスタを含むセルは図７に示すトランジスタ３００、容量素子１００等の周辺回路の構成等がそれぞれ異なる。
トランジスタＡ１は、トランジスタ３００および容量素子１００が接続されていない、単独のトランジスタである。
トランジスタＡ２乃至トランジスタＡ４は、容量素子１００が図７（Ａ）に示すように接続され、トランジスタ３００が疑似的に図７（Ａ）に示すように接続されたトランジスタである。ここで疑似的とは、トランジスタＡ２乃至Ａ４は図７（Ａ）に示す回路に用いられるトランジスタ２００を想定して半導体装置に設けられているが、実際にはトランジスタＡ２乃至Ａ４はトランジスタ３００とは接続されていないことを意味する。すなわち、トランジスタＡ２乃至Ａ４のソースまたはドレインの一方は、図１に示す半導体装置の絶縁体２２２より下層の導電体（導電体２１８、導電体３５８等）とは接続されているが、トランジスタ３００とは接続されていない。
１つのセル１５００内にはトランジスタ２００および容量素子１００が含まれる（図３２（Ａ）参照）。また、トランジスタ２００は１μｍ２あたり０．８９個の割合で設けられている。トランジスタＡ２は単独で設けられたセル１５００（図３２（Ａ）では便宜的にセル１５００Ａ２とも表記する。）内のトランジスタである。また、トランジスタＡ３は３×３のタイル状に並べられた９つのセル１５００のうち、中心のセル１５００（セル１５００Ａ３）内のトランジスタである（図３２（Ｂ）参照）。また、トランジスタＡ４は９×９のタイル状に並べられた８１個のセル１５００のうち、中心のセル１５００（セル１５００Ａ４）内のトランジスタである（図３２（Ｃ）参照）。すなわち、トランジスタＡ２乃至Ａ４は、それぞれにおいて測定したトランジスタの近傍に設けられた同構造のトランジスタの数が異なる。なお、図３２（Ａ）乃至（Ｃ）の上面図では、トランジスタ２００および容量素子１００の一部の構成要素のみを示している。図３２（Ａ）に示すように、セル１５００において、トランジスタ２００のチャネル領域が形成される酸化物２３０ｂと容量素子１００の電極である導電体１１２は重なる領域を有する。
トランジスタＡ５乃至Ａ８は、容量素子１００が図７（Ｂ）に示すように接続されたトランジスタである。１つのセル１５１０内にトランジスタ２００および容量素子１００が含まれる（図３３（Ａ）参照）。トランジスタＡ５およびＡ７、ならびにトランジスタＡ６およびＡ８では、トランジスタ２００が１μｍ２あたりそれぞれ０．６６個、０．３４個の割合で設けられている。またトランジスタＡ５乃至Ａ８は、それぞれ同じトランジスタを含むセル１５１０が２０×６４のタイル状に並べられた１２８０個のうち、隅から縦方向および横方向に数えて９番目のセル１５１０内のトランジスタである。
トランジスタＡ５およびＡ７とトランジスタＡ６およびＡ８では、１つのセル１５１０の面積およびセル１５１０内の容量素子１００の占有面積が異なる。具体的には、トランジスタＡ６およびＡ８を含むセル１５１０における容量素子１００の占有面積は、トランジスタＡ５およびＡ７を含むセル１５１０における容量素子１００の占有面積の２倍である。また、トランジスタＡ５およびＡ６と、トランジスタＡ７およびＡ８では、タイル状に並べるセル１５１０の配列方法が異なる。図３３（Ｂ）は、トランジスタＡ５を含むセル１５１０（セル１５１０Ａ５）およびその周辺のセル１５１０の配列方法を示す上面図である。また、図３３（Ｃ）は、トランジスタＡ７を含むセル１５１０（セル１５１０Ａ７）およびその周辺のセル１５１０の配列方法を示す上面図である。なお、図３３（Ａ）に示すように、セル１５１０において、トランジスタ２００のチャネル領域が形成される酸化物２３０ｂと容量素子１００の電極である導電体１１２は重なる領域を有さない。
上記のトランジスタＡ１乃至Ａ８について、Ｉｄ−Ｖｇ特性（ドレイン電流−ゲート電圧特性）を測定した。Ｉｄ−Ｖｇ特性の測定は、バックゲート電圧を０Ｖ、ドレイン電圧を０．１Ｖまたは１．８Ｖとし、ゲート電圧を−４．０Ｖから４．０Ｖまで０．１Ｖステップで掃引させた。
Ｉｄ−Ｖｇ特性の測定結果を図３４乃至図３７に示す。図３４（Ａ）、（Ｂ）、図３５（Ａ）、（Ｂ）、図３６（Ａ）、（Ｂ）、図３７（Ａ）、（Ｂ）はそれぞれ、トランジスタＡ１乃至Ａ８のＩｄ−Ｖｇ特性の測定結果に対応しており、横軸にゲート電圧Ｖｇ［Ｖ］、左側の縦軸にドレイン電流Ｉｄ［Ａ］、右側の縦軸に電界効果移動度μＦＥ［ｃｍ２／Ｖｓ］をとる。また図３４乃至図３７において、ドレイン電流を実線で示し、電界効果移動度を破線で示している。また、本測定は上記の各トランジスタを５インチ基板上に３×３のブロックに分割して作製した面内９点について行った。
図３４乃至図３７に示す通り、本発明の一態様の半導体装置に含まれるトランジスタは、高いオンオフ比の良好な電気特性を有することがわかる。また、表１にトランジスタＡ１乃至Ａ８の９点平均の各特性値を示す。電界効果移動度およびサブスレッショルドスイング値（Ｓ値）は、バックゲート電圧ＶＢＧ＝０Ｖ、ドレイン電圧Ｖｄ＝０．１Ｖの時の値である。ここで、本実施例のトランジスタのしきい値電圧ＶｔｈおよびＳｈｉｆｔについて説明する。
しきい値電圧は、ゲート電圧Ｖｇ［Ｖ］を横軸、ドレイン電流の平方根Ｉｄ １／２［Ａ］を縦軸としてプロットしたＶｇ−Ｉｄ曲線において、曲線上の傾きが最大である点における接線と、Ｉｄ １／２＝０の直線（すなわちＶｇ軸）との交点におけるゲート電圧と定義する。なお、ここでは、ドレイン電圧Ｖｄ＝１．２Ｖとして、しきい値電圧を算出する。
また、Ｉｄ−Ｖｇ特性におけるドレイン電流の立ち上がりのゲート電圧をＳｈｉｆｔと呼ぶ。本実施例におけるＳｈｉｆｔは、ゲート電圧Ｖｇ［Ｖ］を横軸、ドレイン電流Ｉｄ［Ａ］の対数を縦軸としてプロットしたＶｇ−Ｉｄ曲線において、曲線上の傾きが最大である点における接線と、Ｉｄ＝１．０×１０−１２［Ａ］の直線との交点におけるゲート電圧と定義する。なお、ここではドレイン電圧Ｖｄ＝１．２Ｖとして、Ｓｈｉｆｔを算出する。
表１より、トランジスタＡ１乃至Ａ８のいずれも、電界効果移動度、Ｓ値とも良好な値であった。また、トランジスタＡ１乃至Ａ８のしきい値電圧およびＳｈｉｆｔより、いずれのトランジスタもノーマリーオフの電気特性を示している。また、トランジスタＡ２乃至Ａ８の測定結果より、本発明の一態様のトランジスタは、トランジスタや容量素子、配線などの集積度の高い回路においても問題なく用いることができるといえる。
以上の結果から、導電体２４０ａ、導電体２４０ｂ、導電体２６０と絶縁体２８０の間に酸素の透過を抑制する、またはある程度抑制する膜を設けることで、絶縁体２８０から酸化物２３０ｂへ過剰酸素を供給でき、トランジスタ２００の酸化物半導体において酸素欠損などの欠陥が低減されることが示唆される。このように欠陥が低減された酸化物半導体を用いることにより、安定した電気特性を有するトランジスタを提供することができる。
次に、各種ストレス試験に対するトランジスタの電気特性の変動を測定した。測定したトランジスタは、上記のトランジスタＡ１と同様の構造である。なお、図３８乃至図４１において、実線がストレス試験前のＩｄ−Ｖｇ特性、点線がストレス試験後のＩｄ−Ｖｇ特性を表す。
図３８および図３９に４つのトランジスタのプラスゲートＢＴ（Ｂｉａｓ−Ｔｅｍｐｅｒａｔｕｒｅ）ストレス試験の結果を示す。プラスゲートＢＴストレス試験では、まず、バックゲート電圧を条件ごとに異なる所定の電圧、ドレイン電圧を０．１Ｖまたは１．２Ｖとし、ゲート電圧を−３．３Ｖから３．３Ｖまで０．１Ｖステップで掃引させることでストレス試験前のＩｄ−Ｖｇ特性を測定する。次に、ドレイン電圧を０Ｖ、バックゲート電圧を上記と同じ電圧とし、ゲート電圧として３．６３Ｖを１時間印加してストレス試験を行い、該ストレス試験後のＩｄ−Ｖｇ特性を測定した。図３８（Ａ）、（Ｂ）、図３９（Ａ）、（Ｂ）は、それぞれバックゲート電圧を０Ｖ、−５．２Ｖ、−８Ｖ、−１２Ｖとした場合のストレス試験結果である。図３８および図３９に示すように、１時間のプラスゲートＢＴストレス試験前後のＳｈｉｆｔの変動値（ΔＳｈｉｆｔ）は、それぞれ０．４４Ｖ、０．１５Ｖ、０．０７Ｖ、０．１０Ｖであった。また１時間のプラスゲートＢＴストレス試験前後のしきい値電圧の変動値（ΔＶｔｈ）は、それぞれ０．３８Ｖ、０．１５Ｖ、０．０９Ｖ、０．２２Ｖであった。
図４０に２つのトランジスタのマイナスバックゲートＢＴストレス試験の結果を示す。マイナスバックゲートＢＴストレス試験では、まず、バックゲート電圧を条件ごとに異なる所定の電圧、ドレイン電圧を０．１Ｖまたは１．２Ｖとし、ゲート電圧を−３．３Ｖから３．３Ｖまで０．１Ｖステップで掃引させることでストレス試験前のＩｄ−Ｖｇ特性を測定する。次に、ドレイン電圧を０Ｖ、ゲート電圧を０Ｖとし、バックゲート電圧として上記と同じ電圧を１時間印加してストレス試験を行い、該ストレス試験後のＩｄ−Ｖｇ特性を測定した。図４０（Ａ）、（Ｂ）は、それぞれバックゲート電圧を−８Ｖ、−１２Ｖとした場合のストレス試験結果である。図４０に示すように、１時間のマイナスバックゲートＢＴストレス試験前後のΔＳｈｉｆｔは、それぞれ−０．０６Ｖ、−０．０９Ｖであった。また１時間のマイナスバックゲートＢＴストレス試験前後のΔＶｔｈは、それぞれ−０．０３Ｖ、−０．０６Ｖであった。
図４１に２つのトランジスタのプラスドレインＢＴストレス試験の結果を示す。プラスドレインＢＴストレス試験では、まず、バックゲート電圧を条件ごとに異なる所定の電圧、ドレイン電圧を０．１Ｖまたは１．２Ｖとし、ゲート電圧を−３．３Ｖから３．３Ｖまで０．１Ｖステップで掃引させることでストレス試験前のＩｄ−Ｖｇ特性を測定する。次に、ゲート電圧を０Ｖ、バックゲート電圧を上記と同じ電圧とし、ドレイン電圧として１．３２Ｖを１時間印加してストレス試験後のＩｄ−Ｖｇ特性を測定した。図４１（Ａ）、（Ｂ）は、それぞれバックゲート電圧を０Ｖ、−１２Ｖとした場合のストレス試験結果である。図４１に示すように、１時間のプラスドレインＢＴストレス試験前後のΔＳｈｉｆｔは、それぞれ０．０５Ｖ、−０．０８Ｖであった。また１時間のプラスドレインＢＴストレス試験前後のΔＶｔｈは、それぞれ０．０５Ｖ、−０．０２Ｖであった。
図４２には、３つのトランジスタにそれぞれ異なる条件のストレス試験を継時的に行った結果を示す。図４２（Ａ）、（Ｂ）において、横軸はストレス試験の実施時間を表す。また図４２（Ａ）における縦軸はＳｈｉｆｔを表し、図４２（Ｂ）における縦軸はストレス試験前を基準としたΔＳｈｉｆｔを表している。
図４２（Ａ）、（Ｂ）において、実線で示した結果に対するストレス試験条件は、ゲート電圧が３．６３Ｖであり、ドレイン電圧、ソース電圧およびバックゲート電圧が０Ｖである。すなわち、トランジスタに対して継時的にプラスゲートＢＴストレス試験を行った結果を実線で示している。また、破線で示した結果に対するストレス試験条件は、バックゲート電圧が−１２Ｖ、ゲート電圧、ドレイン電圧およびソース電圧が０Ｖである。すなわち、トランジスタに対して継時的にマイナスバックゲートＢＴストレス試験を行った結果を破線で示している。また、一点鎖線で示した結果に対するストレス試験条件は、ゲート電圧が３．６３Ｖ、バックゲート電圧が−１２Ｖ、ドレイン電圧およびソース電圧が０Ｖである。すなわち、トランジスタに対して継時的に、プラスゲートＢＴストレス試験とマイナスバックゲートＢＴストレス試験を同時に行った結果を一点鎖線で示している。なお、各ストレス試験中の、測定するトランジスタが設けられた基板の温度は１２５℃である。
図４３には、２つのトランジスタにそれぞれ異なる条件のストレス試験を継時的に行った結果を示す。図４３（Ａ）、（Ｂ）において、横軸はストレス試験の実施時間を表す。また図４３（Ａ）における縦軸はＳｈｉｆｔを表し、図４３（Ｂ）における縦軸はストレス試験前を基準としたΔＳｈｉｆｔを表している。
図４３（Ａ）、（Ｂ）において、実線で示した結果に対するストレス試験条件は、ドレイン電圧が１．３２Ｖであり、ゲート電圧、ソース電圧およびバックゲート電圧が０Ｖである。すなわち、トランジスタに対して継時的にプラスドレインＢＴストレス試験を行った結果を実線で示している。また、一点鎖線で示した結果に対するストレス試験条件は、ドレイン電圧が１．３２Ｖ、バックゲート電圧が−１２Ｖ、ゲート電圧およびソース電圧が０Ｖである。すなわち、トランジスタに対して継時的に、プラスドレインＢＴストレス試験とマイナスバックゲートＢＴストレス試験を同時に行った結果を一点鎖線で示している。なお、各ストレス試験中の、測定するトランジスタが設けられた基板の温度は１２５℃である。
以上に示すように、絶縁体２８２のスパッタリング法を用いて酸素イオンの添加を行っても、各種ストレス試験によるトランジスタの電気特性の変動は小さかった。よって、本実施例に示す構成とすることにより、信頼性の高いトランジスタを提供することができる。
本実施例では、本発明の一態様の半導体装置に含まれるトランジスタ２００の、導電体２４０ａ、導電体２４０ｂ、酸化物２３０ｃおよび絶縁体２８０における過剰酸素の移動量を考察する目的で作製した試料の酸化窒化シリコン膜のＴＤＳ分析結果について説明する。
ＴＤＳ評価に用いた試料は、以下に作製方法を説明する試料Ｂ１乃至Ｂ３の３つである。
まず、試料Ｂ１乃至試料Ｂ３において、シリコンウェハ８００を熱酸化し、シリコンウェハ表面に厚さが１００ｎｍの熱酸化膜８０１を形成した。熱酸化の条件は９５０℃で４時間であり、熱酸化の雰囲気は、３体積％ＨＣｌを含む酸素雰囲気とした。
次に、試料Ｂ１および試料Ｂ２において、ＤＣスパッタリング法によって厚さが２０ｎｍのタングステン膜８１１を成膜した。
次に、試料Ｂ２および試料Ｂ３において、ＤＣスパッタリング法によって厚さが５ｎｍのＩｎ−Ｇａ−Ｚｎ酸化物膜（以下、酸化物膜とも表記する）８１２を成膜した。なお、Ｉｎ−Ｇａ−Ｚｎ酸化物膜の成膜には、Ｉｎ：Ｇａ：Ｚｎ＝１：３：２［原子数比］ターゲットを用い、成膜ガスとしてアルゴンガス３０ｓｃｃｍおよび酸素ガス１５ｓｃｃｍを用い、成膜圧力を０．７Ｐａとし、成膜電力を５００Ｗとし、基板温度を２００℃とし、ターゲット−基板間距離を６０ｍｍとした。
次に、試料Ｂ１乃至試料Ｂ３において、ＰＥＣＶＤ法によって厚さが１００ｎｍの酸化窒化シリコン膜８１３を成膜した。
次に、試料Ｂ１乃至試料Ｂ３において、ＲＦスパッタリング法によって厚さ４０ｎｍの酸化アルミニウム膜を成膜した。なお、酸化アルミニウム膜の成膜には、Ａｌ：Ｏ＝２：３［原子数比］ターゲットを用い、成膜ガスとしてアルゴンガス２５ｓｃｃｍ、酸素ガス２５ｓｃｃｍを用い、成膜圧力を０．４Ｐａとし、成膜電力を２．５ｋＷとし、基板温度を２５０℃とし、ターゲット−基板間距離を６０ｍｍとした。
次に、試料Ｂ１乃至試料Ｂ３に、酸素雰囲気下で３５０℃１時間の加熱処理を行った。
次に、試料Ｂ１乃至試料Ｂ３において、８５℃でウェットエッチングを行い、酸化アルミニウム膜を除去した。
以上のようにして作製した試料Ｂ１乃至Ｂ３の断面模式図を図４４（Ａ）乃至（Ｃ）に示す。
試料Ｂ１乃至試料Ｂ３の酸化窒化シリコン膜にＴＤＳ分析を行った結果を、それぞれ図４５（Ａ）乃至（Ｃ）に示す。なお、当該ＴＤＳ分析においては、酸素分子に相当する質量電荷比Ｍ／ｚ＝３２の放出量を測定した。図４５（Ａ）乃至（Ｃ）で横軸は基板の加熱温度［℃］をとり、縦軸は質量電荷比Ｍ／ｚ＝３２の放出量に比例する強度をとる。また、表２には試料Ｂ１乃至試料Ｂ３の酸化窒化シリコン膜における酸素放出量を示す。表２には、酸素分子で換算した放出量、酸素原子で換算した放出量および酸素原子で換算した酸化窒化シリコン膜の単位膜厚あたりの放出量をそれぞれ示している。
図４５（Ａ）に示すように、タングステン膜８１１と酸化窒化シリコン膜８１３の間に酸化物膜８１２を有さない試料Ｂ１では、酸化窒化シリコン膜８１３から酸素分子はほとんど放出されなかった。酸化アルミニウム膜は酸素分子に対するバリア性を有するため、このことは、加熱処理によって酸化窒化シリコン膜８１３から放出された酸素分子がタングステン膜８１１に吸収されたことを示している。一方で図４５（Ｂ）に示すように、タングステン膜８１１と酸化窒化シリコン膜８１３の間に酸化物膜８１２を有する試料Ｂ２では、酸化窒化シリコン膜８１３からの酸素分子の放出が観測された。よって、酸化物膜８１２は酸素分子の透過をある程度抑制する機能を有することが推測される。なお、タングステン膜８１１を有さない試料Ｂ３においては、酸化窒化シリコン膜８１３から、試料Ｂ２よりも多くの酸素分子の放出が観測された（図４５（Ｃ）参照）。
以上の結果より、試料Ｂ２および試料Ｂ３の酸素放出量を踏まえて、本発明の一態様の半導体装置に含まれるトランジスタ２００が有する導電体２４０ａ、導電体２４０ｂの酸素原子に換算した酸素の脱離量が、ＴＤＳ分析において、導電体２４０ａ、導電体２４０ｂの面積当たりに換算して、３．４×１０１５ａｔｏｍｓ／ｃｍ２以下、好ましくは６．８×１０１４ａｔｏｍｓ／ｃｍ２以下であることが示唆される。

Claims (8)

  1. 第２のゲート電極として機能する第１の導電体と、
    前記第１の導電体上の第１の絶縁体と、
    前記第１の絶縁体上の第２の絶縁体と、
    前記第２の絶縁体上の第３の絶縁体と、
    前記第３の絶縁体上の第１の酸化物と、
    前記第１の酸化物上の酸化物半導体と、
    前記酸化物半導体上の第２の導電体と、
    前記第３の絶縁体上、前記第１の酸化物上、前記酸化物半導体上および前記第２の導電体上の第２の酸化物と、
    前記第２の酸化物上の第４の絶縁体と、
    前記第４の絶縁体上の第３の導電体と、
    前記第３の導電体上の第４の導電体と、
    前記第４の絶縁体上、前記第３の導電体上および前記第４の導電体上の第５の絶縁体と、
    前記第２の酸化物上、前記第４の絶縁体上および前記第５の絶縁体上の第６の絶縁体と、を有し、
    前記酸化物半導体は、前記第１の酸化物と端部が概略一致して設けられ、
    前記第２の導電体は、ソースまたはドレインとして機能する領域を有し、
    前記第４の絶縁体は、ゲート絶縁膜として機能する領域を有し、
    前記第３の導電体は、第１のゲート電極として機能する領域を有し、
    前記第４の導電体は、第１のゲート電極として機能する領域を有し、
    前記第４の導電体は、前記第３の導電体と端部が概略一致して設けられ、
    前記第４の絶縁体と、前記第５の絶縁体とは、端部が概略一致し、
    前記第２の導電体は、前記第２の酸化物によって前記第６の絶縁体と離間し、
    前記第３の導電体および前記第４の導電体は、前記第５の絶縁体によって前記第６の絶縁体と離間し、
    前記第１の絶縁体、前記第３の絶縁体、前記第４の絶縁体および前記第６の絶縁体は、化学量論的組成よりも過剰に酸素を含む領域を有し、
    前記第２の酸化物は、酸素の透過を、前記第６の絶縁体に含まれる酸素が前記第２の酸化物を介して前記酸化物半導体に十分に供給される程度に抑制する機能を有し、
    前記第５の絶縁体は、酸素に対してバリア性を有する、
    トランジスタ。
  2. 請求項１において、
    前記第１の酸化物、前記酸化物半導体および前記第２の酸化物は、Ｉｎ−Ｍ−Ｚｎ酸化物（ＭはＡｌ、Ｇａ、ＹまたはＳｎ）を含む、
    トランジスタ。
  3. 請求項１または請求項２において、
    前記第２の導電体は、タングステンを含む、
    トランジスタ。
  4. 請求項３において、
    前記第２の導電体は、ＴＤＳ分析により、５０℃から５００℃の範囲において、酸素原子に換算した酸素の脱離量が、３．４×１０１５ａｔｏｍｓ／ｃｍ２以下であるタングステンである、
    トランジスタ。
  5. 請求項１乃至請求項４のいずれか一において、
    前記第３の導電体は、窒化チタンを含み、
    前記第４の導電体は、タングステンを含む、
    トランジスタ。
  6. 請求項１乃至請求項５のいずれか一に記載のトランジスタと、
    容量素子と、を有し、
    前記トランジスタのソースおよびドレインの一方と、前記容量素子の一対の電極の一方とが電気的に接続される、
    半導体装置。
  7. 請求項６において、
    第２のトランジスタを有し、
    前記第２のトランジスタは、半導体領域にシリコンを含み、
    前記トランジスタのソースおよびドレインの一方と、前記第２のトランジスタのゲートとが電気的に接続される、
    半導体装置。
  8. 請求項１乃至請求項５のいずれか一に記載のトランジスタ、または、請求項６もしくは請求項７に記載の半導体装置を有し、
    ダイシング用の領域を有する、
    半導体ウエハ。
JP2016250639A 2015-12-29 2016-12-26 トランジスタ Active JP6851814B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015257709 2015-12-29
JP2015257709 2015-12-29

Publications (3)

Publication Number Publication Date
JP2017120905A true JP2017120905A (ja) 2017-07-06
JP2017120905A5 JP2017120905A5 (ja) 2020-01-23
JP6851814B2 JP6851814B2 (ja) 2021-03-31

Family

ID=59086555

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016250639A Active JP6851814B2 (ja) 2015-12-29 2016-12-26 トランジスタ

Country Status (2)

Country Link
US (1) US10020322B2 (ja)
JP (1) JP6851814B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019016642A1 (ja) * 2017-07-21 2019-01-24 株式会社半導体エネルギー研究所 半導体装置、および半導体装置の作製方法
CN109411535A (zh) * 2017-08-15 2019-03-01 台达电子工业股份有限公司 半导体装置
JP2020009960A (ja) * 2018-07-11 2020-01-16 株式会社半導体エネルギー研究所 半導体装置、および半導体装置の作製方法
CN111033702A (zh) * 2017-09-05 2020-04-17 株式会社半导体能源研究所 半导体装置及半导体装置的制造方法

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20170221899A1 (en) * 2016-01-29 2017-08-03 Semiconductor Energy Laboratory Co., Ltd. Microcontroller System
CN116782639A (zh) * 2016-02-12 2023-09-19 株式会社半导体能源研究所 半导体装置及其制造方法
US11849572B2 (en) * 2019-01-14 2023-12-19 Intel Corporation 3D 1T1C stacked DRAM structure and method to fabricate
US20220020883A1 (en) * 2019-02-28 2022-01-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
TWI790014B (zh) * 2021-11-29 2023-01-11 力晶積成電子製造股份有限公司 三維單晶堆疊的記憶體結構
CN116234297B (zh) * 2022-01-18 2024-07-23 北京超弦存储器研究院 动态存储装置及其制备方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014030014A (ja) * 2012-07-06 2014-02-13 Semiconductor Energy Lab Co Ltd 半導体装置および半導体装置の作製方法
JP2014239213A (ja) * 2013-05-09 2014-12-18 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
JP2015019057A (ja) * 2013-06-11 2015-01-29 株式会社半導体エネルギー研究所 半導体装置、および半導体装置の作製方法
JP2015079950A (ja) * 2013-09-12 2015-04-23 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2015135962A (ja) * 2013-12-20 2015-07-27 株式会社半導体エネルギー研究所 半導体装置

Family Cites Families (130)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
WO1997006554A2 (en) 1995-08-03 1997-02-20 Philips Electronics N.V. Semiconductor device provided with transparent switching element
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
US7061014B2 (en) 2001-11-05 2006-06-13 Japan Science And Technology Agency Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
CN1445821A (zh) 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
JP4620046B2 (ja) 2004-03-12 2011-01-26 独立行政法人科学技術振興機構 薄膜トランジスタ及びその製造方法
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
WO2006051995A1 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Field effect transistor employing an amorphous oxide
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
CA2708335A1 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Amorphous oxide and field effect transistor
AU2005302963B2 (en) 2004-11-10 2009-07-02 Cannon Kabushiki Kaisha Light-emitting device
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
US7608531B2 (en) 2005-01-28 2009-10-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, electronic device, and method of manufacturing semiconductor device
TWI562380B (en) 2005-01-28 2016-12-11 Semiconductor Energy Lab Co Ltd Semiconductor device, electronic device, and method of manufacturing semiconductor device
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
EP3614442A3 (en) 2005-09-29 2020-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having oxide semiconductor layer and manufactoring method thereof
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
KR101117948B1 (ko) 2005-11-15 2012-02-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 디스플레이 장치 제조 방법
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
JP2008227116A (ja) * 2007-03-13 2008-09-25 Renesas Technology Corp 半導体装置およびその製造方法
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
WO2008133345A1 (en) 2007-04-25 2008-11-06 Canon Kabushiki Kaisha Oxynitride semiconductor
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
JP5215158B2 (ja) 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
KR20120084751A (ko) 2009-10-05 2012-07-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
KR101928402B1 (ko) 2009-10-30 2018-12-12 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작방법
CN102959713B (zh) 2010-07-02 2017-05-10 株式会社半导体能源研究所 半导体装置
US8519387B2 (en) 2010-07-26 2013-08-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing
CN107947763B (zh) 2010-08-06 2021-12-28 株式会社半导体能源研究所 半导体集成电路
US8912080B2 (en) 2011-01-12 2014-12-16 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of the semiconductor device
TWI570920B (zh) 2011-01-26 2017-02-11 半導體能源研究所股份有限公司 半導體裝置及其製造方法
TWI657580B (zh) 2011-01-26 2019-04-21 日商半導體能源研究所股份有限公司 半導體裝置及其製造方法
US9023684B2 (en) 2011-03-04 2015-05-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
TWI658516B (zh) 2011-03-11 2019-05-01 日商半導體能源研究所股份有限公司 半導體裝置的製造方法
TWI521612B (zh) 2011-03-11 2016-02-11 半導體能源研究所股份有限公司 半導體裝置的製造方法
US9082860B2 (en) 2011-03-31 2015-07-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP6016532B2 (ja) 2011-09-07 2016-10-26 株式会社半導体エネルギー研究所 半導体装置
TWI567985B (zh) 2011-10-21 2017-01-21 半導體能源研究所股份有限公司 半導體裝置及其製造方法
US8969130B2 (en) 2011-11-18 2015-03-03 Semiconductor Energy Laboratory Co., Ltd. Insulating film, formation method thereof, semiconductor device, and manufacturing method thereof
US8785258B2 (en) 2011-12-20 2014-07-22 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US8748240B2 (en) 2011-12-22 2014-06-10 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
KR102100425B1 (ko) 2011-12-27 2020-04-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
JP5917385B2 (ja) 2011-12-27 2016-05-11 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR102103913B1 (ko) 2012-01-10 2020-04-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
KR102097171B1 (ko) 2012-01-20 2020-04-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US9099560B2 (en) 2012-01-20 2015-08-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US20140027762A1 (en) 2012-07-27 2014-01-30 Semiconductor Energy Laboratory Co. Ltd. Semiconductor device
TWI620323B (zh) * 2012-11-16 2018-04-01 半導體能源研究所股份有限公司 半導體裝置
KR102222344B1 (ko) 2013-05-02 2021-03-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US9647125B2 (en) * 2013-05-20 2017-05-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US9343579B2 (en) * 2013-05-20 2016-05-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR20220163502A (ko) * 2013-12-26 2022-12-09 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR20230065379A (ko) * 2013-12-27 2023-05-11 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014030014A (ja) * 2012-07-06 2014-02-13 Semiconductor Energy Lab Co Ltd 半導体装置および半導体装置の作製方法
JP2014239213A (ja) * 2013-05-09 2014-12-18 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
JP2015019057A (ja) * 2013-06-11 2015-01-29 株式会社半導体エネルギー研究所 半導体装置、および半導体装置の作製方法
JP2015079950A (ja) * 2013-09-12 2015-04-23 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2015135962A (ja) * 2013-12-20 2015-07-27 株式会社半導体エネルギー研究所 半導体装置

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019016642A1 (ja) * 2017-07-21 2019-01-24 株式会社半導体エネルギー研究所 半導体装置、および半導体装置の作製方法
CN109411535A (zh) * 2017-08-15 2019-03-01 台达电子工业股份有限公司 半导体装置
CN109411535B (zh) * 2017-08-15 2022-03-18 台达电子工业股份有限公司 半导体装置
CN111033702A (zh) * 2017-09-05 2020-04-17 株式会社半导体能源研究所 半导体装置及半导体装置的制造方法
CN111033702B (zh) * 2017-09-05 2023-12-05 株式会社半导体能源研究所 半导体装置及半导体装置的制造方法
JP2020009960A (ja) * 2018-07-11 2020-01-16 株式会社半導体エネルギー研究所 半導体装置、および半導体装置の作製方法

Also Published As

Publication number Publication date
US20170186779A1 (en) 2017-06-29
JP6851814B2 (ja) 2021-03-31
US10020322B2 (en) 2018-07-10

Similar Documents

Publication Publication Date Title
JP6851814B2 (ja) トランジスタ
JP7204829B2 (ja) 半導体装置
JP6807767B2 (ja) 半導体装置及びその作製方法
JP6884569B2 (ja) 半導体装置及びその作製方法
JP7083598B2 (ja) 半導体装置、半導体ウエハ、モジュールおよび電子機器
US10700212B2 (en) Semiconductor device, semiconductor wafer, module, electronic device, and manufacturing method thereof
JP6845692B2 (ja) 半導体装置
JP2017143255A (ja) 半導体装置、電子機器
JP2017175129A (ja) 半導体装置、半導体ウエハ、モジュールおよび電子機器とその作製方法
JP7300042B2 (ja) 半導体装置
JP2017188666A (ja) 半導体装置、電子機器
WO2017144994A1 (ja) トランジスタおよびその作製方法、半導体ウエハならびに電子機器
TWI646782B (zh) 保持電路、保持電路的驅動方法以及包括保持電路的半導體裝置
JPWO2017134495A1 (ja) 金属酸化物膜、半導体装置、及び半導体装置の作製方法
JP2018064090A (ja) 半導体装置、および半導体装置の作製方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20191209

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20191209

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20201210

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20201215

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20201218

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210216

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210310

R150 Certificate of patent or registration of utility model

Ref document number: 6851814

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150