CN116234297B - 动态存储装置及其制备方法 - Google Patents

动态存储装置及其制备方法 Download PDF

Info

Publication number
CN116234297B
CN116234297B CN202210056489.9A CN202210056489A CN116234297B CN 116234297 B CN116234297 B CN 116234297B CN 202210056489 A CN202210056489 A CN 202210056489A CN 116234297 B CN116234297 B CN 116234297B
Authority
CN
China
Prior art keywords
layer
metal layer
metal
preparing
conductive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202210056489.9A
Other languages
English (en)
Other versions
CN116234297A (zh
Inventor
戴瑾
尹晓明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing Superstring Academy of Memory Technology
Original Assignee
Beijing Superstring Academy of Memory Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing Superstring Academy of Memory Technology filed Critical Beijing Superstring Academy of Memory Technology
Priority to CN202210056489.9A priority Critical patent/CN116234297B/zh
Publication of CN116234297A publication Critical patent/CN116234297A/zh
Application granted granted Critical
Publication of CN116234297B publication Critical patent/CN116234297B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Semiconductor Memories (AREA)

Abstract

本申请实施例提供了一种动态存储装置及其制备方法。动态存储装置的制备方法包括:提供硅衬底,在所述硅衬底上制备硅基半导体层;在所述硅基半导体层的一侧依次制备第一绝缘层、第一金属层和第二金属层,形成读取场效应管;在所述第二金属层的一侧制备连接层;在所述连接层的一侧依次制备第三金属层、金属氧化物半导体层、第二绝缘层和第四金属层,形成写入场效应管。本申请实施例中制得两个场效应管:读取场效应管和写入场效应管,由写入场效应管将数据写入读取场效应管。由于写入数据和读取数据涉及不同的场效应管,从动态存储装置读取数据时,无需破坏数据,从而不必重写数据,节省数据处理时间,提高应对大批量数据处理需求的处理能力。

Description

动态存储装置及其制备方法
技术领域
本申请涉及存储技术领域,具体而言,本申请涉及一种动态存储装置及其制备方法。
背景技术
动态随机存取存储器(Dynamic Random Access Memory,DRAM)是存储器市场当中最大细分领域。同时,随着服务器、智能手机、个人电脑等产品对动态存储器需求的增长,这类半导体产品将迎来新一轮的超级成长时期。
从结构上看,动态存储器的存储单元中,由一个电容器和一个场效应管(Metal-Oxide-Semiconductor Field-Effect Transistor,MOS)组成。电容器用于存储电荷,场效应管用于访问电容器,可以读取存储了多少电荷,也可以存储新的电荷。但随着小型化、集成化的发展,动态存储器的缺点也暴露了出来——单个场效应管不能很好地将电荷保持在小电容器中。它将使电流从电容器泄漏或流向电容器,从而随着时间的流逝而失去其明确定义的充电状态。通过定期刷新动态存储器可以避免此问题,但这意味着读取存储器的内容并将其重新写回。而在数据处理需求的激增下,这种类型的动态存储器并不能很好地满足未来市场需求。
综上,现有技术中的动态存储器存在充电状态不稳定,数据处理时间过长,从而无法应对大批量数据处理需求的技术问题。
发明内容
本申请针对现有方式的缺点,提出一种动态存储装置及其制备方法,用以解决现有技术中的动态存储器存在充电状态不稳定,数据处理时间过长,从而无法应对大批量数据处理需求的技术问题。
第一个方面,本申请实施例提供了一种动态存储装置的制备方法,包括:
提供硅衬底,在硅衬底上制备硅基半导体层;
在硅基半导体层远离硅衬底的一侧制备第一绝缘层和第一金属层;
在第一绝缘层远离硅衬底的一侧制备第二金属层,形成读取场效应管;
在第二金属层远离第一绝缘层的一侧制备连接层;
在连接层远离第二金属层的一侧制备第三金属层;
在第三金属层远离连接层的一侧制备金属氧化物半导体层;
在金属氧化物半导体层远离第三金属层的一侧依次制备层叠的第二绝缘层和第四金属层,形成写入场效应管。
在本申请的一些实施例中,在连接层远离第二金属层的一侧制备第三金属层,包括:
在连接层远离第二金属层的一侧制备第一介电层;
在第一介电层上制备第一沟槽和露出连接层的第二沟槽;
在第一介电层远离连接层的一侧沉积金属导电材料,金属导电材料覆盖第一介电层表面并填充于第一沟槽和第二沟槽中,形成第三金属层;
研磨第三金属层直至露出第一介电层的至少部分表面,第二沟槽中的金属导电材料形成第二源极和第一沟槽中的金属导电材料形成第二漏极。
在本申请的一些实施例中,在金属氧化物半导体层远离第三金属层的一侧依次制备层叠的第二绝缘层和第四金属层,包括:
在金属氧化物半导体层远离第三金属层的一侧沉积绝缘材料;
在绝缘材料远离金属氧化物半导体层的一侧沉积金属导电材料,形成第四金属层;
利用同一个光罩图案化绝缘材料和第四金属层,形成第二绝缘层和第二栅极。
在本申请的一些实施例中,在金属氧化物半导体层远离第三金属层的一侧依次制备层叠的第二绝缘层和第四金属层,包括:
在第四金属层远离金属氧化物半导体层的一侧制备第二介电层;
图案化第二介电层,形成露出第四金属层的第一通孔和露出第三金属层的第二通孔;
在第一通孔中制备写位线,在第二通孔中制备写字线;或者,在第一通孔中制备写字线,在第二通孔中制备写位线。
在本申请的一些实施例中,在第二金属层远离第一绝缘层的一侧制备连接层,包括:
图案化第二金属层,形成第一栅极;
在第二金属层远离第一绝缘层的一侧制备第一层间介质层;
图案化第一层间介质层,得到露出第一栅极的第一层间孔;
在第一层间孔中填充导电材料,形成第一导电线。
在本申请的一些实施例中,在图案化第一层间介质层,得到露出第一栅极的第一层间孔,包括;
图案化第一层间介质层,得到分别露出第一金属层两端的第三通孔和第四通孔;
在第三通孔中制备读位线,在第四通孔中制备读字线;或者,在第四通孔中制备读字线,在第三通孔中制备读位线。
在本申请的一些实施例中,在第二金属层远离第一绝缘层的一侧制备连接层,包括:
图案化第二金属层,形成第一栅极;
在第二金属层远离第一绝缘层的一侧制备第二层间介质层;
图案化第二层间介质层,得到露出第一栅极的第二层间孔;
在第二层间孔中填充导电材料,形成第二导电线;
在第二层间介质层远离第二金属层的一侧制备导电层,导电层与第二导电线接触;
在导电层远离第二层间介质层的一侧制备第三层间介质层;
图案化第三层间介质层,得到露出导电层的第三层间孔;
在第三层间孔中填充导电材料,形成第三导电线。
第二方面,本申请实施例提供一种动态存储装置,采用如第一方面上述的动态存储装置的制备方法制得,动态存储装置包括:硅衬底、读取场效应管、连接层和写入场效应管;
读取场效应管包括:
硅基半导体层,设置于硅衬底上;
第一金属层、第一绝缘层,同层设置于硅基半导体层远离硅衬底的一侧;
第二金属层,设置于第一绝缘层远离硅衬底的一侧;
其中,连接层,设置于第二金属层远离第一绝缘层的一侧;
写入场效应管包括:
第三金属层,设置于连接层远离第二金属层的一侧;
金属氧化物半导体层,设置于第三金属层远离连接层的一侧;
第二绝缘层,设置于金属氧化物半导体层远离第三金属层的一侧;
第四金属层,设置于第二绝缘层远离金属氧化物半导体层的一侧。
在本申请的一些实施例中,连接层包括第一导电线,读取场效应管与写入场效应管之间设置有第一层间孔,
第一导电线设置于第一层间孔中且第一导电线的两端分别连接第二金属层和第三金属层。
在本申请的一些实施例中,连接层至少包括第二导电线和第三导电线,读取场效应管与写入场效应管之间设置有至少一个导电层,导电层与读取场效应管之间设置有第二层间孔,导电层与写入场效应管之间设置有第三层间孔,
第二导电线设置于第二层间孔中且第二导电线的两端分别连接第二金属层与导电层,第三导电线设置于第三层间孔中且第三导电线的两端分别连接第三金属层与导电层。
在本申请的一些实施例中,动态存储装置包括相互交错的写字线和写位线,第一金属层分别与写字线和写位线电性连接;
动态存储装置包括相互交错的读字线和读位线,第三金属层与读字线电性连接、第四金属层与读位线电性连接;或者,第三金属层与读位线电性连接、第四金属层与读位线电性连接。
在本申请的一些实施例中,读取场效应管为N型场效应管。
本申请实施例提供的技术方案带来的有益技术效果包括:本申请实施例中制得两个场效应管(2T0C):写入场效应管和读取场效应管,由写入场效应管将数据写入读取场效应管。由于写入数据和读取数据涉及不同的场效应管,从动态存储装置读取数据时,无需破坏数据,从而不必重写数据,节省数据处理时间,提高应对大批量数据处理需求的处理能力。本申请附加的方面和优点将在下面的描述中部分给出,这些将从下面的描述中变得明显,或通过本申请的实践了解到。
附图说明
本申请上述的和/或附加的方面和优点从下面结合附图对实施例的描述中将变得明显和容易理解,其中:
图1为本申请一个实施例中动态存储装置的结构示意图;
图2为本申请另一个实施例中动态存储装置的结构示意图;
图3为本申请一个实施例中动态存储装置的制备方法的流程图;
图4为本申请另一个实施例中动态存储装置的制备方法的流程图;
图5A-5H为本申请提供的一种动态存储装置的制备方法的分步示意图。
图中:
1-硅衬底,2-读取场效应管,3-写入场效应管,4-连接层;
21-第一金属层(211-第一源极,212-第一漏极),22-第二金属层(221-第一栅极),23-硅基半导体层,24-第一绝缘层,25-读字线,26-读位线;
31-第三金属层(311-第二源极,312-第二漏极),32-第四金属层(321-第二栅极),33-金属氧化物半导体层,34-第二绝缘层,35-写字线,36-写位线;
41-第一导电线,42-第二导电线,43-第三导电线,44-导电层;
51-第一层间介质层,52-第一介电层,53-第二介电层。
具体实施方式
下面详细描述本申请,本申请的实施例的示例在附图中示出,其中自始至终相同或类似的标号表示相同或类似的部件或具有相同或类似功能的部件。此外,如果已知技术的详细描述对于示出的本申请的特征是不必要的,则将其省略。下面通过参考附图描述的实施例是示例性的,仅用于解释本申请,而不能解释为对本申请的限制。
本技术领域技术人员可以理解,除非另外定义,这里使用的所有术语(包括技术术语和科学术语),具有与本申请所属领域中的普通技术人员的一般理解相同的意义。还应该理解的是,诸如通用字典中定义的那些术语,应该被理解为具有与现有技术的上下文中的意义一致的意义,并且除非像这里一样被特定定义,否则不会用理想化或过于正式的含义来解释。
本技术领域技术人员可以理解,除非特意声明,这里使用的单数形式“一”、“一个”和“该”也可包括复数形式。应该进一步理解的是,本申请的说明书中使用的措辞“包括”是指存在特征、整数、步骤、操作、元件和/或组件,但是并不排除存在或添加一个或多个其他特征、整数、步骤、操作、元件、组件和/或它们的组。应该理解,当我们称元件被“连接”或“耦接”到另一元件时,它可以直接连接或耦接到其他元件,或者也可以存在中间元件。此外,这里使用的“连接”或“耦接”可以包括无线连接或无线耦接。这里使用的措辞“和/或”包括一个或更多个相关联的列出项的全部或任一单元和全部组合。
本申请经过研究发现,现有技术中的动态存储装置由单个场效应管和单个电容器制成,即1T1C设计。这种存储单元在写入时打开场效应管,电荷被推入电容器或从电容器去除;读取时则会提取并度量电荷。该系统速度快,价格便宜,并且功耗小,但它也有一些缺点。
首先,读取时会消耗电容器的电量,因此读取意味着要将该位写回到内存中。即使不进行读取,电荷最终也会通过场效应管从电容器中泄漏出来。所有单元都需要定期刷新以保持数据。在现有技术的动态存储装置中,此操作每64毫秒(ms)完成一次。
现有技术中的动态存储器存在充电状态不稳定,数据处理时间过长,从而无法应对大批量数据处理需求的技术问题。
本申请提供的一种动态存储装置及其制备方法,旨在解决现有技术的如上技术问题。下面以具体地实施例对本申请的技术方案以及本申请的技术方案如何解决上述技术问题进行详细说明。
第一个方面,本申请实施例提供了一种动态存储装置。如图1所示,图1为本申请一个实施例中动态存储装置的结构示意图。动态存储装置,包括硅衬底1、读取场效应管2、写入场效应管3和连接层4。
读取场效应管2包括:
硅基半导体层23,设置于硅衬底1上;
第一金属层21、第一绝缘层24,同层设置于硅基半导体层23远离硅衬底1的一侧;
第二金属层22,设置于第一绝缘层24远离硅衬底1的一侧。
其中,连接层4,设置于第二金属层22远离第一绝缘层24的一侧。
写入场效应管3包括:
第三金属层31,设置于连接层4远离第二金属层22的一侧;
金属氧化物半导体层33,设置于第三金属层31远离连接层4的一侧;
第二绝缘层34,设置于金属氧化物半导体层33远离第三金属层31的一侧;
第四金属层32,设置于第二绝缘层34远离金属氧化物半导体层33的一侧。
本申请实施例中的动态存储装置由两个场效应管组成(2T0C),由写入场效应管将数据写入读取场效应管。由于写入数据和读取数据涉及不同的场效应管,从动态存储装置读取数据时,无需破坏数据,从而不必重写数据,节省数据处理时间,提高应对大批量数据处理需求的处理能力。
在一个具体的实施例中,第一金属层21为读取场效应管的源漏金属层,图案化后形成第一源极211和第一漏极212。第二金属层22为读取场效应管的栅极金属层,图案化后形成第一栅极221。第三金属层31为写入场效应管的源漏金属层,图案化后形成第二源极311和第二漏极312。第四金属层32为写入场效应管的栅极金属层,图案化后形成第二栅极321。
在本申请的一些实施例中,写入场效应管3还包括金属氧化物半导体层33,金属氧化物半导体层33分别连接第二源极311与第二漏极312。
在本实施例中,写入场效应管3还包括金属氧化物半导体层33和第二绝缘层34,金属氧化物半导体层33分别连接第二源极311和第二漏极312,第二绝缘层34设置于金属氧化物半导体层33与第二栅极321之间,第二栅极321设置于金属氧化物半导体层33均远离第二源极311和第二漏极312的一侧。
在一个实施例中,写入场效应管3为增强型N沟道场效应管,金属氧化物半导体层33为电子型半导体:自由电子浓度远大于空穴浓度。
当在第二栅极321没有施加电压,第二栅极321与第二源极311之间没有电势差时,自由电子处于无序移动状态,金属氧化物半导体层33导电率极低或者处于绝缘状态。
当在第二栅极321施加正向电压,第二栅极321与第二源极311之间存在电势差时,第二栅极321与金属氧化物半导体层33之间产生一个电场。由于第二栅极321与金属氧化物半导体层33之间设置有第二绝缘层34,第二绝缘层34中无法形成电流,第二绝缘层34的上下两侧就形成了一个等效电容,自由电子在金属氧化物半导体层33聚集。
当在第二栅极321施加的电压大于或者等于阈值电压时,大量电子定向移动,导通了金属氧化物半导体层33,形成了从漏极到源极的漏极电流。
在另一个实施例中,写入场效应管3为耗尽型N沟道场效应管,金属氧化物半导体层33为电子型半导体:自由电子浓度远大于空穴浓度。
当在第二栅极321没有施加电压,第二源极311与第二漏极312之间存在电势差,金属氧化物半导体层33导通形成电流。当在第二栅极321施加负向电压,电流逐渐减小。当在第二栅极321施加的电压达到夹断电压,金属氧化物半导体层33中没有自由电子定向移动。
在又一个实施例中,写入场效应管3为增强型P沟道场效应管,金属氧化物半导体层33为空穴型半导体:空穴浓度远大于自由电子浓度。
当在第二栅极321没有施加电压,金属氧化物半导体层33导电率极低或者处于绝缘状态。当在第二栅极321施加的电压大于或者等于阈值电压时,空穴定向移动,导通了金属氧化物半导体层33,形成了从漏极到源极的漏极电流。
在再一个实施例中,写入场效应管3为耗尽型P沟道场效应管,金属氧化物半导体层33为空穴型半导体:空穴浓度远大于自由电子浓度。
当在第二栅极321没有施加电压,第二源极311与第二漏极312之间存在电势差,金属氧化物半导体层33导通形成电流。当在第二栅极321施加负向电压,电流逐渐减小。当在第二栅极321施加的电压达到夹断电压,金属氧化物半导体层33中没有空穴定向移动。
在本申请的一些实施例中,读取场效应管2为N型场效应管。
在本实施例中,读取场效应管2的工作原理与写入场效应管3类似,既可以为增强型N沟道场效应管,也可以为耗尽型N沟道场效应管,此处不再赘述。在另一些实施例中,读取场效应管2可以为增强型P沟道场效应管,也可以为耗尽型P沟道场效应管。
在本实施例中,金属氧化物半导体层33的制备工艺温度较低,金属氧化物半导体层33的电子迁移率较大,均匀性和表面平坦性较好。
在一个具体的实施例中,金属氧化物包括铟镓锌氧化物(Indium Gallium ZincOxide,IGZO),铟镓锌氧化物的载流子迁移率是非晶硅的20~30倍,可以大大提高写入场效应管3的写入数据速度,动态存储装置处理数据的效率更高。
在本申请的一些实施例中,动态存储装置包括相互交错的写字线35和写位线36;第二漏极312与写字线35连接,第二栅极321与写位线36连接。
在本实施例中,动态存储装置包括多个阵列排布的动态存储装置,多个动态存储装置分别沿第一方向和第二方向排布,第一方向与第二方向相互交错。在一个具体的实施例中,第一方向与第二方向垂直。
在本实施例中,每个动态存储装置中包括两个场效应管:写入场效应管3和读取场效应管2。第一方向为水平的行方向,第二方向为竖直的列方向,同一行且不同列的多个动态存储装置中不同的第二漏极312连接同一条写字线35,同一列且不同行的多个动态存储装置中不同的第二栅极321连接同一条写位线36。
在另一个实施例中,同一行且不同列的多个动态存储装置中不同的第二栅极321连接同一条写位线36,同一列且不同行的多个动态存储装置中不同的第二漏极312连接同一条写字线35。
在本申请的另一些实施例中,动态存储装置包括相互交错的写字线35和写位线36;
第二漏极312与写位线36连接,第二栅极321与写字线35连接。
在又一个实施例中,同一行且不同列的多个动态存储装置中不同的第二漏极312连接同一条写位线36,同一列且不同行的多个动态存储装置中不同的第二栅极321连接同一条写字线35。
在再一个实施例中,同一行且不同列的多个动态存储装置中不同的第二栅极321连接同一条写字线35,同一列且不同行的多个动态存储装置中不同的第二漏极312连接同一条写位线36。
此处仅以第一方向和第二方向分别为垂直的行、列举例说明,实际上在第一方向和第二方向成其他角度的实施例中也属于本申请的保护范围。
在本申请的一些实施例中,硅衬底1的材料包括硅,读取场效应管2包括硅基半导体层23,
硅基半导体层23形成于硅衬底1上,硅基半导体层23分别连接第一源极211与第一漏极212。
在本实施例中,读取场效应管2还包括硅基半导体层23和第一绝缘层24,硅基半导体层分别连接第一源极211和第一漏极212,第一绝缘层24设置于硅基半导体层23与第一栅极221之间,第一栅极221与第一源极211、第一漏极212设置于硅基半导体层23的同一侧。
读取场效应管2与写入场效应管3同理可知,在不同的实施例中,读取场效应管2可以为增强型N沟道场效应管、可以为耗尽型N沟道场效应管、也可以为增强型P沟道场效应管、还可以为耗尽型P沟道场效应管。
在本实施例中,硅基半导体层23形成于硅衬底1上,硅基半导体层23的材料包括硅。具体地,硅基半导体层包括非晶硅、单晶硅和多晶硅等。硅基半导体层的漏电流小,储藏量大,工艺成熟。
在一个具体的实施例中,硅基半导体层的材料包括多晶硅,多晶硅的载流子迁移率是铟镓锌氧化物的十倍以上。本实施例的读取速度远胜于采用铟镓锌氧化物做读取场效应管2的实施例。
在本申请的一些实施例中,动态存储装置包括相互交错的读字线25和读字线26;
第一源极211与读字线25连接,第一漏极212与读字线26连接。
与写字线35和写位线36同理。在一个实施例中,同一行且不同列的多个动态存储装置中不同的第一源极211连接同一条读字线25,同一列且不同行的多个动态存储装置中不同的第一漏极212连接同一条读字线26。
在另一个实施例中,同一行且不同列的多个动态存储装置中不同的第一漏极212连接同一条读字线25,同一列且不同行的多个动态存储装置中不同的第一源极211连接同一条读字线26。
在本申请的一些实施例中,动态存储装置包括相互交错的读字线25和读字线26;
第一源极211与读字线26连接,第一漏极212与读字线25连接。
在又一个实施例中,同一行且不同列的多个动态存储装置中不同的第一源极211连接同一条读字线26,同一列且不同行的多个动态存储装置中不同的第一漏极212连接同一条读字线25。
在再一个实施例中,同一行且不同列的多个动态存储装置中不同的第一漏极212连接同一条读字线26,同一列且不同行的多个动态存储装置中不同的第一源极211连接同一条读字线25。
在本申请的一些实施例中,在动态存储装置中,除了动态存储装置包括场效应管,其他功能模块中也采用场效应管。至少一个功能模块中包括标准器件管(core device),读取场效应管2为IO管。读取场效应管2中第一绝缘层24的厚度大于标准器件管中绝缘层的厚度。相较于标准器件管,读取场效应管2耐高压能力更强,防止硅基半导体层23与第一栅极221之间发生漏电。在场效应管的制备方法中,图案化第一绝缘层24采用的光罩,与图案化标准器件管中绝缘层采用的光罩不同。
在本申请的一些实施例中,导电线4包括第一导电线,读取场效应管2与写入场效应管3之间设置有第一层间孔,
第一导电线设置于第一层间孔中且第一导电线的两端分别连接第一栅极221和第二源极311。
在本实施例中,如图1所示。读取场效应管2与写入场效应管3之间设置有绝缘层,在绝缘层中设置层间孔。绝缘层包括位于第一栅极221与第二源极311之间的第一层间介质层51,在第一层间介质层51中制备有第一层间孔,第一导电线41直接导通第一栅极221与第二源极311。考虑到第一导电线41的损耗,本实施例适用于读取场效应管2与写入场效应管3的间距较近的情况。
在本申请的另一些实施例中,如图2所示,图2为本申请另一个实施例中动态存储装置的结构示意图。绝缘层包括位于第一栅极221与第二源极311之间的第二层间介质层和第三层间介质层。连接层4至少包括第二导电线42和第三导电线43,读取场效应管2与写入场效应管3之间设置有至少一个导电层44,第二层间介质层位于导电层44与读取场效应管2之间,图案化第二层间介质层形成第二层间孔,第三层间介质层位于导电层44与写入场效应管3之间,图案化第三层间介质层54形成第三层间孔,
第二导电线42设置于第二层间孔中且第二导电线42的两端分别连接第一栅极221与导电层44,第三导电线43设置于第三层间孔中且第三导电线43的两端分别连接第二源极311与导电层44。
在本实施例中,动态存储装置包括一个导电层44,导电层44分别通过第二导电线与第一栅极221连接、通过第三导电线与第二源极311连接。导电层在硅衬底1上的正投影面积大于导电线4的正投影面积。导电层与第一栅极221共同作用作为读取场效应管2的电容用来储存数据,导电线4的正投影面积越大,该电容的电荷储藏量越大,可存储的数据越多,存储的时间越长。
在另一个实施例中,动态存储装置包括多个导电层44,多个导电层44之间相互接触或者通过导电线4导通。多个导电层44中有至少一个导电层44在硅衬底1上正投影面积大于导电线4的正投影面积。
基于同一发明构思,第二方面,本申请实施例还提供一种动态存储装置的制备方法,用于制备第一方面上述的动态存储装置。如图3所示,图3为本申请一个实施例中存储单元的制备方法的流程图。制备方法包括步骤S101-S107:
S101、提供硅衬底1,在硅衬底1上制备硅基半导体层23;
S102、在硅基半导体层23远离硅衬底1的一侧制备第一绝缘层24和第一金属层21;
S103、在第一绝缘层24远离硅衬底1的一侧制备第二金属层22,形成读取场效应管2;
S104、在第二金属层22远离第一绝缘层24的一侧制备连接层4;
S105、在连接层4远离第二金属层22的一侧制备第三金属层31;
S106、在第三金属层31远离连接层的一侧制备金属氧化物半导体层33;
S107、在金属氧化物半导体层33远离第三金属层31的一侧依次制备层叠的第二绝缘层34和第四金属层32,形成写入场效应管3。
本申请实施例提供了另一种制备方法或一种制备方法的展开/扩展方案:在连接层4远离第二金属层22的一侧制备第三金属层31,包括:
在连接层4远离第二金属层22的一侧制备第一介电层52;
在第一介电层52上制备第一沟槽和露出连接层4的第二沟槽;
在第一介电层52远离连接层4的一侧沉积金属导电材料,金属导电材料覆盖第一介电层52表面并填充于第一沟槽和第二沟槽中,形成第三金属层31;
研磨第三金属层31直至露出第一介电层52的至少部分表面,第二沟槽中的金属导电材料形成第二源极311和第一沟槽中的金属导电材料形成第二漏极312。
本申请实施例提供了另一种制备方法或一种制备方法的展开/扩展方案:在金属氧化物半导体层33远离第三金属层31的一侧依次制备层叠的第二绝缘层34和第四金属层32,包括:
在金属氧化物半导体层33远离第三金属层31的一侧沉积绝缘材料;
在绝缘材料远离金属氧化物半导体层33的一侧沉积金属导电材料,形成第四金属层32;
利用同一个光罩图案化绝缘材料和第四金属层32,形成第二绝缘层34和第二栅极321。
本申请实施例提供了另一种制备方法或一种制备方法的展开/扩展方案:在金属氧化物半导体层33远离第三金属层31的一侧依次制备层叠的第二绝缘层34和第四金属层32,包括:
在第四金属层32远离金属氧化物半导体层33的一侧制备第二介电层53;
图案化第二介电层53,形成露出第四金属层32的第一通孔和露出第三金属层31的第二通孔;
具体地,第一通孔露出第二栅极322,第二通孔露出第二漏极312。
在第一通孔中制备写位线35,在第二通孔中制备写字线36;或者,在第一通孔中制备写字线36,在第二通孔中制备写位线35。
本申请实施例提供了另一种制备方法或一种制备方法的展开/扩展方案:在第二金属层22远离第一绝缘层24的一侧制备连接层4,包括:
图案化第二金属层22,形成第一栅极221;
在第二金属层22远离第一绝缘层24的一侧制备第一层间介质层51;
图案化第一层间介质层51,得到露出第一栅极221的第一层间孔;
在第一层间孔中填充导电材料,形成第一导电线41。
本申请实施例提供了另一种制备方法或一种制备方法的展开/扩展方案:在图案化第一层间介质层51,得到露出第一栅极221的第一层间孔,包括;
图案化第一层间介质层51,得到分别露出第一金属层21两端的第三通孔和第四通孔;
具体地,第三通孔露出第一源极211,第四通孔露出第一漏极212;或者,第三通孔露出第一漏极212,第四通孔露出第一源极211。
在第三通孔中制备读位线25,在第四通孔中制备读字线26;或者,在第四通孔中制备读字线25,在第三通孔中制备读位线26。
本申请实施例提供了另一种制备方法或一种制备方法的展开/扩展方案:在第二金属层22远离第一绝缘层24的一侧制备连接层4,包括:
图案化第二金属层22,形成第一栅极221;
在第二金属层22远离第一绝缘层24的一侧制备第二层间介质层;
图案化第二层间介质层,得到露出第一栅极221的第二层间孔;
在第二层间孔中填充导电材料,形成第二导电线42;
在第二层间介质层远离第二金属层22的一侧制备导电层44,导电层44与第二导电线42接触;
在导电层44远离第二层间介质层的一侧制备第三层间介质层;
图案化第三层间介质层,得到露出导电层44的第三层间孔;
在第三层间孔中填充导电材料,形成第三导电线43。
具体地,导电线4包括一个或者多个相互接触的导电层。多个导电层中有至少一个导电层在硅衬底1上正投影面积大于第一栅极221的正投影面积。
本申请实施例提供了又一种制备方法或一种制备方法的展开/扩展方案,该方法的流程示意图如图4所示,分步示意图如图5A-5H所示,包括如下步骤S201-S218:
S201、提供硅衬底1,在硅衬底1上制备硅基半导体层23;
S202、在硅基半导体层23远离硅衬底1的一侧制备第一绝缘层24和第一金属层21;
S203、在第一绝缘层24远离硅衬底1的一侧制备第二金属层22,形成读取场效应管2;
具体地,图案化第一金属层21形成第一源极211、第一漏极212。图案化第二金属层22形成第一栅极221。
S204、在第二金属层22远离第一绝缘层24的一侧制备第一层间介质层51。
具体地,硅衬底1的材质为硅。第一介电层52、第二介电层53、第一层间介质层51、第二层间介质54和第三层间介质层均为绝缘层。第一介电层52、第二介电层53、第一层间介质层51、第二层间介质54和第三层间介质层中至少有一者包括氮化硅和氧化硅中的至少一种。
S205、图案化第一层间介质层51,得到分别露出第一金属层21两端的的第三通孔和第四通孔、以及露出第二金属层22的第一层间孔。
具体地,第三通孔露出第一源极211,第四通孔露出第一漏极212;或者,第三通孔露出第一漏极212,第四通孔露出第一源极211。
S206、在第三通孔中制备读位线25,在第四通孔中制备读字线26,在第一层间孔中制备连接层4。
具体地,在其它实施例中,还可以在第四通孔中制备读字线26,在第三通孔中制备读位线25。
S207、在连接层4远离第二金属层22的一侧制备第一介电层52,如图5A所示。
S208、在第一介电层52上制备第一沟槽和露出连接层4的第二沟槽;
具体地,制备第一沟槽和第二沟槽的方法为光刻及干法刻蚀。
S209、在第一介电层52远离连接线层4的一侧沉积金属导电材料,金属导电材料覆盖第一介电层52表面并填充于第一沟槽和第二沟槽中,形成第三金属层31;
具体地,金属导电材料包括氮化钛和钨中的至少一者。
S210、研磨第三金属层31直至露出第一介电层52的至少部分表面,第二沟槽中的金属导电材料形成第二源极311和第一沟槽中的金属导电材料形成第二漏极312,如图5B所示;
具体地,研磨后的第一介电层52表面平整,无需制备平坦化膜层。
S211、在第二源极311和第二漏极312均远离第一介电层52的一侧沉积金属氧化物材料,如图5C所示;
S212、图案化金属氧化物材料直至露出第一介电层52的部分表面,形成金属氧化物半导体层,如图5D所示;
具体地,采用光刻和干法刻蚀形成金属氧化物半导体层33。
S213、在金属氧化物半导体层33远离第二源极311和第二漏极312的一侧沉积绝缘材料;
具体地,在金属氧化物半导体层33与第二栅极321之间存在第二绝缘层34,第二绝缘层34的材料包括氮化硅。
S214、在绝缘材料远离金属氧化物半导体层33的一侧沉积金属导电材料,形成第四金属层32,如图5E所示。
S215、利用同一个光罩图案化绝缘材料和第四金属层32,形成第二绝缘层34和第二栅极321,如图5F所示;
具体地,采用光刻和干法蚀刻形成第二栅极321,第二栅极321的材料包括氮化钛和钨中的至少一种。
S216、在第四金属层32远离第二金属氧化物半导体层33的一侧制备第二介电层53,如图5G所示。
S217、图案化第二介电层53,形成露出第四金属层32的第一通孔和露出第三金属层31的第二通孔。
具体地,第一通孔露出第二栅极321,第二通孔露出第二漏极312.
S218、在第一通孔中制备写位线36,在第二通孔中制备写字线35,如图5H所示;
具体地,在其他实施例中,还可以在第一通孔中制备写字线35,在第二通孔中制备写位线36;
具体地,写位线36和写字线35中至少有一者包括氮化硅和氧化硅。
应用本申请实施例,至少能够实现如下有益效果:本申请实施例中的动态存储装置由两个场效应管组成(2T0C),由写入场效应管将数据写入读取场效应管。由于写入数据和读取数据涉及不同的场效应管,从动态存储装置读取数据时,无需破坏数据,从而不必重写数据,节省数据处理时间,提高应对大批量数据处理需求的处理能力。
与现有技术中的上下两个铟镓锌氧化物场效应管结构比,本申请实施例中存储单元的读取速度快。容易和现有的硅工艺集成,最适合做嵌入式随机存取存储器。和现有技术中的动态存储装置比,拥有铟镓锌氧化物技术的超长数据保持时间,更快的读速度。和现有技术中的静态随机存取存储器比,读写速度接近,高得多的密度,低很多的漏电。
本技术领域技术人员可以理解,本申请中已经讨论过的各种操作、方法、流程中的步骤、措施、方案可以被交替、更改、组合或删除。进一步地,具有本申请中已经讨论过的各种操作、方法、流程中的其他步骤、措施、方案也可以被交替、更改、重排、分解、组合或删除。进一步地,现有技术中的具有与本申请中公开的各种操作、方法、流程中的步骤、措施、方案也可以被交替、更改、重排、分解、组合或删除。
在本申请的描述中,需要理解的是,术语“中心”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系,仅是为了便于描述本申请和简化描述,而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作,因此不能理解为对本申请的限制。
术语“第一”、“第二”仅用于描述目的,而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此,限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本申请的描述中,除非另有说明,“多个”的含义是两个或两个以上。
在本说明书的描述中,具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。
应该理解的是,虽然附图的流程图中的各个步骤按照箭头的指示依次显示,但是这些步骤并不是必然按照箭头指示的顺序依次执行。除非本文中有明确的说明,这些步骤的执行并没有严格的顺序限制,其可以以其他的顺序执行。而且,附图的流程图中的至少一部分步骤可以包括多个子步骤或者多个阶段,这些子步骤或者阶段并不必然是在同一时刻执行完成,而是可以在不同的时刻执行,其执行顺序也不必然是依次进行,而是可以与其他步骤或者其他步骤的子步骤或者阶段的至少一部分轮流或者交替地执行。
以上仅是本申请的部分实施方式,应当指出,对于本技术领域的普通技术人员来说,在不脱离本申请原理的前提下,还可以做出若干改进和润饰,这些改进和润饰也应视为本申请的保护范围。

Claims (8)

1.一种动态存储装置的制备方法,其特征在于,包括:
提供硅衬底,在所述硅衬底上制备硅基半导体层;
在所述硅基半导体层远离所述硅衬底的一侧制备第一绝缘层和第一金属层;第一金属层、第一绝缘层同层设置;
在所述第一绝缘层远离所述硅衬底的一侧制备第二金属层,形成读取场效应管;
在所述第二金属层远离所述第一绝缘层的一侧制备连接层;
在所述连接层远离所述第二金属层的一侧制备第三金属层;
在所述第三金属层远离所述连接层的一侧制备金属氧化物半导体层;
在所述金属氧化物半导体层远离所述第三金属层的一侧依次制备层叠的第二绝缘层和第四金属层,形成写入场效应管;
在所述第二金属层远离所述第一绝缘层的一侧制备连接层,包括:
图案化第二金属层,形成第一栅极;
在所述第二金属层远离所述第一绝缘层的一侧制备第二层间介质层;
图案化所述第二层间介质层,得到露出所述第一栅极的第二层间孔;
在所述第二层间孔中填充导电材料,形成第二导电线;
在所述第二层间介质层远离所述第二金属层的一侧制备导电层,所述导电层与所述第二导电线接触;
在所述导电层远离所述第二层间介质层的一侧制备第三层间介质层;
图案化所述第三层间介质层,得到露出所述导电层的第三层间孔;
在所述第三层间孔中填充导电材料,形成第三导电线;
导电层在硅衬底上的正投影面积大于导电线的正投影面积;
导电层与第一栅极共同作用作为读取场效应管的电容用来储存数据;
图案化第一金属层形成第一源极、第一漏极,第一栅极与第一源极、第一漏极位于硅基半导体层的同一侧。
2.根据权利要求1所述的制备方法,其特征在于,在所述连接层远离所述第二金属层的一侧制备第三金属层,包括:
在所述连接层远离所述第二金属层的一侧制备第一介电层;
在所述第一介电层上制备第一沟槽和露出所述连接层的第二沟槽;
在所述第一介电层远离所述连接层的一侧沉积金属导电材料,所述金属导电材料覆盖所述第一介电层表面并填充于第一沟槽和第二沟槽中,形成所述第三金属层;
研磨所述第三金属层直至露出所述第一介电层的至少部分表面,所述第二沟槽中的金属导电材料形成第二源极和所述第一沟槽中的金属导电材料形成第二漏极。
3.根据权利要求1所述的制备方法,其特征在于,在所述金属氧化物半导体层远离所述第三金属层的一侧依次制备层叠的第二绝缘层和第四金属层,包括:
在所述金属氧化物半导体层远离所述第三金属层的一侧沉积绝缘材料;
在所述绝缘材料远离所述金属氧化物半导体层的一侧沉积金属导电材料,形成所述第四金属层;
利用同一个光罩图案化所述绝缘材料和所述第四金属层,形成第二绝缘层和第二栅极。
4.根据权利要求1所述的制备方法,其特征在于,在所述金属氧化物半导体层远离所述第三金属层的一侧依次制备层叠的第二绝缘层和第四金属层,包括:
在所述第四金属层远离所述金属氧化物半导体层的一侧制备第二介电层;
图案化所述第二介电层,形成露出所述第四金属层的第一通孔和露出所述第三金属层的第二通孔;
在所述第一通孔中制备写位线,在所述第二通孔中制备写字线;或者,在所述第一通孔中制备写字线,在所述第二通孔中制备写位线。
5.根据权利要求1所述的制备方法,其特征在于,在所述第二金属层远离所述第一绝缘层的一侧制备连接层,包括:
图案化第二金属层,形成第一栅极;
在所述第二金属层远离所述第一绝缘层的一侧制备第一层间介质层;
图案化所述第一层间介质层,得到分别露出所述第一金属层两端的第三通孔和第四通孔;
在所述第三通孔中制备读位线,在所述第四通孔中制备读字线;或者,在所述第四通孔中制备读字线,在所述第三通孔中制备读位线。
6.一种动态存储装置,其特征在于,包括:硅衬底、读取场效应管、连接层和写入场效应管;
所述读取场效应管包括:
硅基半导体层,设置于所述硅衬底上;
第一金属层、第一绝缘层,同层设置于所述硅基半导体层远离所述硅衬底的一侧;第一金属层为读取场效应管的源漏金属层,图案化后形成第一源极和第一漏极;
第二金属层,设置于第一绝缘层远离所述硅衬底的一侧;第二金属层为读取场效应管的栅极金属层,图案化后形成第一栅极;第一栅极与第一源极、第一漏极设置于硅基半导体层的同一侧;
其中,所述连接层,设置于第二金属层远离所述第一绝缘层的一侧;
所述写入场效应管包括:
第三金属层,设置于所述连接层远离所述第二金属层的一侧;
金属氧化物半导体层,设置于所述第三金属层远离所述连接层的一侧;
第二绝缘层,设置于所述金属氧化物半导体层远离所述第三金属层的一侧;
第四金属层,设置于所述第二绝缘层远离所述金属氧化物半导体层的一侧;
所述连接层至少包括第二导电线和第三导电线,所述读取场效应管与所述写入场效应管之间设置有至少一个导电层,所述导电层与所述读取场效应管之间设置有第二层间孔,所述导电层与所述写入场效应管之间设置有第三层间孔,
所述第二导电线设置于所述第二层间孔中且所述第二导电线的两端分别连接所述第二金属层与所述导电层,所述第三导电线设置于所述第三层间孔中且所述第三导电线的两端分别连接所述第三金属层与所述导电层;
至少一个导电层在硅衬底上正投影面积大于导电线的正投影面积;
导电层与第一栅极共同作用作为读取场效应管的电容用来储存数据。
7.根据权利要求6中所述的动态存储装置,其特征在于,所述动态存储装置包括相互交错的写字线和写位线,所述第三金属层与所述写字线电性连接、所述第四金属层与所述写位线电性连接;或者,所述第三金属层与所述写位线电性连接、所述第四金属层与所述写字线电性连接;
所述动态存储装置包括相互交错的读字线和读位线,所述第一金属层分别与所述读字线和所述读位线电性连接。
8.根据权利要求6中所述的动态存储装置,其特征在于,所述读取场效应管为N型场效应管。
CN202210056489.9A 2022-01-18 2022-01-18 动态存储装置及其制备方法 Active CN116234297B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210056489.9A CN116234297B (zh) 2022-01-18 2022-01-18 动态存储装置及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210056489.9A CN116234297B (zh) 2022-01-18 2022-01-18 动态存储装置及其制备方法

Publications (2)

Publication Number Publication Date
CN116234297A CN116234297A (zh) 2023-06-06
CN116234297B true CN116234297B (zh) 2024-07-23

Family

ID=86571823

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210056489.9A Active CN116234297B (zh) 2022-01-18 2022-01-18 动态存储装置及其制备方法

Country Status (1)

Country Link
CN (1) CN116234297B (zh)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018004667A1 (en) * 2016-07-01 2018-01-04 Intel Corporation Two transistor memory cell using high mobility metal oxide semiconductors

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3732111B2 (ja) * 2001-04-26 2006-01-05 株式会社ルネサステクノロジ 半導体装置
JP2003179212A (ja) * 2001-12-12 2003-06-27 Sony Corp キャパシタ、メモリ素子およびその製造方法
JP2004079843A (ja) * 2002-08-20 2004-03-11 Renesas Technology Corp 半導体記憶装置
KR20140092537A (ko) * 2013-01-16 2014-07-24 삼성전자주식회사 메모리 셀 및 이를 포함하는 메모리 장치
WO2017111798A1 (en) * 2015-12-23 2017-06-29 Intel Corporation High retention time memory element with dual gate devices
JP6851814B2 (ja) * 2015-12-29 2021-03-31 株式会社半導体エネルギー研究所 トランジスタ
KR102581399B1 (ko) * 2018-11-02 2023-09-22 삼성전자주식회사 반도체 메모리 소자

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018004667A1 (en) * 2016-07-01 2018-01-04 Intel Corporation Two transistor memory cell using high mobility metal oxide semiconductors

Also Published As

Publication number Publication date
CN116234297A (zh) 2023-06-06

Similar Documents

Publication Publication Date Title
CN112864158B (zh) 动态随机存取存储器及其形成方法
TWI529859B (zh) 半導體記憶體裝置和其驅動方法
US7838362B2 (en) Method of making an embedded trap direct tunnel non-volatile memory
US8405137B2 (en) Single transistor floating-body DRAM devices having vertical channel transistor structures
US5220530A (en) Semiconductor memory element and method of fabricating the same
CN102246312B (zh) 结场效应晶体管装置结构及其制作方法
US20060044873A1 (en) Semiconductor device and a method of manufacturing the same
CN112909001A (zh) 动态随机存取存储器及其形成方法
CN113707660B (zh) 动态随机存取存储器及其形成方法
TW202310429A (zh) 薄膜鐵電電晶體的三維記憶體串陣列
CN114759030A (zh) 半导体结构及其制作方法
JPH06237003A (ja) 半導体記憶装置およびその製造方法
EP0159824B1 (en) Semiconductor device with recessed capacitor
CN116234297B (zh) 动态存储装置及其制备方法
JP2005064427A (ja) 不揮発性ランダムアクセスメモリおよびその製造方法
CN1270373C (zh) 动态随机存取存储器单元的形成方法
CN116234298B (zh) 动态存储器及soc芯片
CN116234300B (zh) 动态存储单元及动态存储装置
US20240206187A1 (en) Non-volatile memory device and its operating method
CN116615027A (zh) 半导体结构及其制造方法
US11985811B2 (en) Semiconductor memory device, manufacturing method thereof and electronic device
CN111883532B (zh) 半导体结构、其制作方法、半导体存储器及电子设备
CN115312519B (zh) 动态随机存取存储器及其形成方法
JPS61140171A (ja) 半導体記憶装置
CN116234296B (zh) 动态存储器以及soc芯片

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant