TWI657580B - 半導體裝置及其製造方法 - Google Patents

半導體裝置及其製造方法 Download PDF

Info

Publication number
TWI657580B
TWI657580B TW107101091A TW107101091A TWI657580B TW I657580 B TWI657580 B TW I657580B TW 107101091 A TW107101091 A TW 107101091A TW 107101091 A TW107101091 A TW 107101091A TW I657580 B TWI657580 B TW I657580B
Authority
TW
Taiwan
Prior art keywords
insulating film
oxide semiconductor
region
film
semiconductor film
Prior art date
Application number
TW107101091A
Other languages
English (en)
Other versions
TW201813096A (zh
Inventor
山崎舜平
磯部敦生
齋藤利彥
波多野剛久
須澤英臣
世川慎也
肥塚純一
佐藤優一
大野普司
Original Assignee
日商半導體能源研究所股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商半導體能源研究所股份有限公司 filed Critical 日商半導體能源研究所股份有限公司
Publication of TW201813096A publication Critical patent/TW201813096A/zh
Application granted granted Critical
Publication of TWI657580B publication Critical patent/TWI657580B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Semiconductor Memories (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Non-Volatile Memory (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

提供一種半導體裝置，其包括氧化物半導體並具有有利電特性。在該半導體裝置中，氧化物半導體膜及絕緣膜係形成於基板之上。該氧化物半導體膜之側面接觸該絕緣膜。該氧化物半導體膜包括通道形成區域，及包含摻雜劑且該通道形成區域夾於其間之區域。閘極絕緣膜係形成於該氧化物半導體膜上並與其接觸。具側壁絕緣膜之閘極電極係形成於該閘極絕緣膜之上。源極電極及汲極電極經形成而接觸該氧化物半導體膜及該絕緣膜。

Description

半導體裝置及其製造方法
本發明關於半導體裝置，其包括包括諸如電晶體之半導體元件之電路，及半導體裝置之製造方法。例如，本發明關於電子裝置，其組件包括安裝於電源電路上之電力裝置；包括記憶體、閘流體、轉換器、影像感測器等之半導體積體電路；以液晶顯示面板為代表之電光裝置；包括發光元件之發光顯示裝置等。
請注意，在本說明書中，半導體裝置表示可利用半導體特性而作動之任何裝置。電光裝置、發光顯示裝置、半導體電路及電子裝置均為半導體裝置。
形成於玻璃基板等上之電晶體係使用非結晶矽、多晶矽等製造，典型地見於液晶顯示裝置。儘管包括非結晶矽之電晶體具有低場效移動性，其可形成於較大玻璃基板之上。另一方面，儘管包括多晶矽之電晶體具有高場效移動性，其難以形成於較大玻璃基板之上。
鑒於上述，注意已被吸引至使用氧化物半導體製造電 晶體之技術，且該等電晶體應用於電子裝置或光學裝置。例如，專利文獻1及專利文獻2揭露一種技術，其中使用氧化鋅或In-Ga-Zn-O基氧化物作為氧化物半導體而製造電晶體，且該等電晶體用作顯示裝置之像素的切換元件等。
同時，已指出氫為供應載子之來源，尤其在氧化物半導體中。因此，需採取若干措施以避免氫於沉積氧化物半導體時進入氧化物半導體。此外，藉由減少不僅氧化物半導體亦且接觸氧化物半導體之閘極絕緣膜中所包含之氫量，而減少閾值電壓之變化(詳專利文獻3)。
[參考文獻] [專利文獻]
[專利文獻1]日本公開專利申請案No. 2007-123861
[專利文獻2]日本公開專利申請案No. 2007-096055
[專利文獻3]日本公開專利申請案No. 2009-224479
然而，在使用氧化物半導體形成之電晶體中，一旦製造程序中氧化物半導體膜之表面或側面暴露於減壓之氣體，氧化物半導體膜中之氧釋放及形成氧缺陷(亦稱為缺氧)。載子易於在氧化物半導體膜中形成氧缺陷之區域中流動，此造成電晶體中源極與汲極之間大洩漏電流之問題。此外，當載子易於因在氧化物半導體膜中形成之氧缺 陷而流動時，電晶體之閾值電壓沿負方向偏移。
如以上說明，電晶體之電特性因氧化物半導體膜中所形成之氧缺陷而降低。
鑒於上述，本發明之實施例之目標為提供包括使用氧化物半導體形成而具有利電特性之電晶體及其製造方法。
根據本發明之實施例，在包括氧化物半導體膜之電晶體的製造程序中，配置包含氧之絕緣膜接觸氧化物半導體膜以避免氧從氧化物半導體膜釋放。以下，提供具體說明。
本發明之實施例為半導體裝置。在半導體裝置中，氧化物半導體膜及絕緣膜係形成於基板之上。氧化物半導體膜之側面接觸絕緣膜。氧化物半導體膜包括通道形成區域，及包含摻質且通道形成區域夾於其間之區域。閘極絕緣膜係形成於氧化物半導體膜上並與其接觸。閘極電極係形成於閘極絕緣膜之上，並具有側壁絕緣膜。源極電極及汲極電極經形成而接觸氧化物半導體膜及絕緣膜。
本發明之實施例為半導體裝置。在半導體裝置中，氧化物半導體膜及絕緣膜係形成於基板之上。氧化物半導體膜之側面接觸絕緣膜。氧化物半導體膜包括通道形成區域、包含摻質且通道形成區域夾於其間之第一區域、及包含摻質且包含摻質之第一區域夾於其間之第二區域。閘極絕緣膜係形成於氧化物半導體膜上並與其接觸。閘極電極係形成於閘極絕緣膜之上，並具有側壁絕緣膜。源極電極及汲極電極經形成而接觸氧化物半導體膜及絕緣膜。在氧 化物半導體膜中，包含摻質並與側壁絕緣膜重疊之第一區域的摻質濃度與包含摻質且包含摻質之第一區域夾於其間之第二區域不同。
此外，較佳的是包含摻質之第一區域的摻質濃度低於包含摻質之第二區域的摻質濃度。
此外，本發明之實施例為半導體裝置。在半導體裝置中，氧化物半導體膜及絕緣膜係形成於基板之上。氧化物半導體膜之側面接觸絕緣膜。氧化物半導體膜包括通道形成區域，及包含摻質且通道形成區域夾於其間之區域。閘極絕緣膜係形成於氧化物半導體膜上並與其接觸。閘極電極係形成於閘極絕緣膜之上，並具有側壁絕緣膜。源極電極及汲極電極經形成而接觸側壁絕緣膜、氧化物半導體膜、及絕緣膜。
本發明之實施例為半導體裝置。在半導體裝置中，氧化物半導體膜及絕緣膜係形成於基板之上。氧化物半導體膜之側面接觸絕緣膜。氧化物半導體膜包括通道形成區域、包含摻質且通道形成區域夾於其間之第一區域、及包含摻質且包含摻質之第一區域夾於其間之第二區域。閘極絕緣膜係形成於氧化物半導體膜上並與其接觸。閘極電極係形成於閘極絕緣膜之上，並具有側壁絕緣膜。源極電極及汲極電極經形成而接觸側壁絕緣膜、氧化物半導體膜、及絕緣膜。在氧化物半導體膜中，包含摻質並與側壁絕緣膜重疊之第一區域的摻質濃度與包含摻質並接觸源極電極及汲極電極之第二區域不同。
此外，較佳的是包含摻質之第一區域的摻質濃度低於包含摻質之第二區域的摻質濃度。
此外，較佳的是源極電極及汲極電極各包括第一導電膜及第二導電膜，且第一導電膜接觸側壁絕緣膜。此外，較佳的是第一導電膜薄於第二導電膜。
較佳的是絕緣膜為藉由熱處理而釋放氧之絕緣膜。包含氧比例超過the化學計量比例之絕緣膜較佳地用作藉由熱處理而釋放氧之絕緣膜。當配置該等絕緣膜接觸氧化物半導體膜時，氧於熱處理中可從絕緣膜釋放擴散進入氧化物半導體膜。因而，氧化物半導體膜中氧缺陷可減少。
藉由熱處理而釋放氧之絕緣膜範例包括氧化矽、氧氮化矽、氮氧化矽、氧化鋁、氧氮化鋁、氧化鎵、氧化鉿、氧化釔等膜。
氧化物半導體較佳地包含選自In、Ga、Sn、及Zn之一或更多元素。
此處，對氧化物半導體而言，CAAC-OS(c軸校準結晶氧化物半導體)膜較佳。
根據本發明之實施例結構，氧化物半導體膜中所包含之氧缺陷可減少。結果，可避免電晶體之閾值電壓沿負方向偏移。此外，電晶體之源極與汲極之間之洩漏電流、氧化物半導體膜側面洩漏電流可減少。所以，電晶體之電特性可改進。
100、651‧‧‧基板
102、102a、102b、110、110a、112、112a、112b、114、118、118a、124、130、132、628‧‧‧絕緣膜
104、106、106a‧‧‧氧化物半導體膜
107、134‧‧‧佈線
108‧‧‧閘極絕緣層
109、116a、116b‧‧‧閘極電極
114a‧‧‧閘極絕緣膜
114b‧‧‧絕緣層
116、126、126a、126b、128、128a、128b、610、618、619a、619b、620a、621‧‧‧導電膜
117a、122‧‧‧通道形成區域
119a、119b、119c、121‧‧‧雜質區域
120a、120b、122a、122b、140a、140b、142a、142b、150a、150b、152a、152b、154a、154b‧‧‧區域
124a、124b、124c‧‧‧側壁絕緣膜
160、200、210、220、230、240、250、260、270、280、300、310、320、604、605、606、614‧‧‧電晶體
164、168、169‧‧‧電容器
190、195‧‧‧記憶格
191、196‧‧‧第一驅動器電路
192、197‧‧‧第二驅動器電路
400、512、707‧‧‧記憶體電路
401‧‧‧記憶體控制器
402、403‧‧‧記憶體
404、405‧‧‧開關
406、511、710‧‧‧顯示控制器
407、513、709、803‧‧‧顯示器
501‧‧‧RF電路
502‧‧‧類比基帶電路
503‧‧‧數位基帶電路
504、701、866‧‧‧電池
505、702‧‧‧電源電路
506‧‧‧應用處理器
507‧‧‧中央處理單元
508‧‧‧數位信號處理器
509‧‧‧介面
510、704‧‧‧快閃記憶體
514、812、814、825、827、865、867、873‧‧‧顯示部
515‧‧‧源極驅動器
516‧‧‧閘極驅動器
517、705‧‧‧音頻電路
518、706、804‧‧‧鍵盤
519‧‧‧觸控感測器
601‧‧‧光感測器
602‧‧‧光二極體
603‧‧‧放大器電路
615‧‧‧p型半導體膜
616‧‧‧i型半導體膜
617‧‧‧n型半導體膜
703‧‧‧微處理器
708‧‧‧觸控面板
801、802、811、813、821、823、840、841、871‧‧‧外殼
810‧‧‧平板終端機
815、833、845‧‧‧作業鍵
816‧‧‧外部介面
817‧‧‧觸控筆
820‧‧‧電子書閱讀器
831‧‧‧電力開關
835、843‧‧‧揚聲器
837‧‧‧鉸鏈
842‧‧‧顯示面板
844‧‧‧麥克風
846‧‧‧指向裝置
847‧‧‧相機鏡頭
848‧‧‧外部連接端子
849‧‧‧太陽能電池
850‧‧‧外部記憶體槽
861‧‧‧主體
863‧‧‧目鏡
864‧‧‧作業開關
870‧‧‧電視機
875‧‧‧支架
880‧‧‧遙控器
在附圖中：圖1A至1C為俯視圖及截面圖，描繪根據本發明之實施例之半導體裝置；圖2A至2C為俯視圖及截面圖，描繪根據本發明之實施例之半導體裝置；圖3A至3E為截面圖，描繪根據本發明之實施例之半導體裝置之製造方法；圖4A至4D為截面圖，描繪根據本發明之實施例之半導體裝置之製造方法；圖5A至5C為截面圖，描繪根據本發明之實施例之半導體裝置之製造方法；圖6A至6C為截面圖，描繪根據本發明之實施例之半導體裝置之製造方法；圖7A至7D為截面圖，描繪根據本發明之實施例之半導體裝置之製造方法；圖8A及8B為截面圖，描繪根據本發明之實施例之半導體裝置之製造方法；圖9A及9B為截面圖，描繪根據本發明之實施例之半導體裝置之製造方法；圖10A及10B為截面圖，描繪根據本發明之實施例之半導體裝置之製造方法；圖11A及11B為截面圖，描繪根據本發明之實施例之半導體裝置之製造方法；圖12A至12C為截面圖，各描繪根據本發明之實施 例之半導體裝置；圖13A及13B為截面圖及電路圖，描繪根據本發明之實施例之半導體裝置；圖14為截面圖，描繪根據本發明之實施例之半導體裝置；圖15A及15B為電路圖，各描繪根據本發明之實施例之半導體裝置；圖16A至16C為截面圖及電路圖，描繪根據本發明之實施例之半導體裝置；圖17為電路圖，描繪根據本發明之實施例之半導體裝置；圖18A至18C為電路圖及截面圖，描繪根據本發明之實施例之半導體裝置；圖19為根據本發明之實施例之電子裝置之方塊圖；圖20為根據本發明之實施例之電子裝置之方塊圖；圖21為根據本發明之實施例之電子裝置之方塊圖；以及圖22A至22F各描繪根據本發明之實施例之電子裝置。
將參照附圖詳細說明本發明之實施例。然而，本發明不侷限於以下說明，且熟悉本技藝之人士將理解可進行模式及細節之各種修改而未偏離本發明之精神及範圍。因 此，本發明不應解譯為侷限於下列實施例中說明。請注意，在以下所說明之本發明的結構中，不同圖式中具有相同功能之相同部分係標示相同代號，且將省略其重複說明。
請注意，在本說明書中所說明之每一圖式中，為求清晰有時每一組件之尺寸、膜厚度、或區域被誇張。因此，本發明之實施例不侷限於該等比例尺。
請注意，在本說明書中使用諸如「第一」、「第二」、及「第三」用詞，以避免於組件之中混淆，及用詞並未侷限組件數量。因此，例如用詞「第一」可適當以用詞「第二」、「第三」等替代。
(實施例1)
在本實施例中，將參照圖1A至1C及圖2A至2C說明根據本發明之實施例之半導體裝置結構。
圖1A至1C為電晶體200之俯視圖及截面圖。圖1A為電晶體之俯視圖。圖1B為沿圖1A中線A1-A2之截面圖。圖1C為沿圖1A中線B1-B2之截面圖。請注意，在圖1A中，電晶體200之若干組件(例如，閘極絕緣膜114a、絕緣膜118a、側壁絕緣膜124a及124b、絕緣膜130、絕緣膜132等)為求清晰而予省略。
圖1A至1C中所描繪之電晶體200包括基板100上之絕緣膜102a；絕緣膜102a上之氧化物半導體膜106a；接觸氧化物半導體膜106a之閘極絕緣膜114a；閘極電極 116a，且側壁絕緣膜124a及124b形成於閘極絕緣膜114a之上；及經形成而接觸氧化物半導體膜106a之導電膜128a及128b。請注意，導電膜128a及128b充當源極電極及汲極電極。此外，絕緣膜118a係配置於閘極電極116a之上。此外，絕緣膜130及絕緣膜132經配置以覆蓋電晶體200。
在圖1A至1C中所描繪之電晶體200中，絕緣膜102a、絕緣膜110a、及閘極絕緣膜114a經形成而接觸氧化物半導體膜106a。絕緣膜112a經配置而接觸絕緣膜110a。藉由熱處理而釋放氧之絕緣膜較佳地用作接觸氧化物半導體膜106a之絕緣膜。
請注意，在本說明書中等，「藉由熱處理而釋放部分氧」表示在熱脫附譜(TDS)中，被轉換為氧原子之釋放之氧量為大於或等於1.0 x 1018原子/cm3，較佳地為大於或等於3.0 x 1020原子/cm3。
此處，以下將說明使用TDS分析藉由轉換為氧原子而測量釋放之氧量的方法。
TDS分析中釋放之氣體量與譜之整數值成比例。因此，可從絕緣膜之譜的整數值與標準樣本之參考值之間的比例來計算釋放之氣體量。標準樣本之參考值係指樣本中所包含之預定原子之密度相對於譜之整數值的比例。
例如，基於包含預定密度之氫之矽晶圓的TDS分析結果，此係標準樣本，及絕緣膜之TDS分析結果，可根據方程式1發現來自絕緣膜之氧分子(No2)的釋放量。 此處，藉由TDS分析獲得之所有具有質量數32之光譜均假定源自氧分子。可提供甲醇(CH3OH)作為具有質量數32之氣體，但不考慮不可能呈現之假設。此外，亦未考慮包括具有17或18質量數之氧原子的氧分子，其為氧原子之同位素，因為該等分子的比例在自然界極微。
No2=NH2/SH2 x So2 x α (方程式1)
NH2為藉由將從標準樣本釋放之氫分子數轉換為密度所獲得之值。SH2為當標準樣本歷經TDS分析時，譜之整數值。此處，標準樣本之參考值設定為NH2/SH2。So2為當絕緣膜歷經TDS分析時，譜之整數值。α為影響TDS分析中譜之強度的係數。對於方程式1之細節而言，參照日本公開專利申請案No.H6-275697。請注意，來自以上絕緣膜之釋放之氧量係以ESCO Ltd生產之熱脫附譜設備EMD-WA1000S/W，使用包含1 x 1016原子/cm3氫原子之矽晶圓作為標準樣本而予測量。
此外，在TDS分析中，部分氧被檢測為氧原子。氧分子與氧原子之間之比例可從氧分子之電離率予以計算。請注意，由於以上α包括氧分子之電離率，亦可經由釋放之氧分子數的評估而估計釋放之氧原子數。
請注意，No2為釋放之氧分子數。對絕緣膜而言，當轉換為氧原子時釋放之氧量為釋放之氧分子數的兩倍。
在以上結構中，藉由熱處理而釋放氧之絕緣膜可為超氧氧化矽(SiOx(X>2))。在超氧氧化矽(SiOx(X>2))中，每單元量氧原子數超過每單元量矽原子數兩 倍。每單元量矽原子數及氧原子數係藉由盧瑟福背散射光譜測量。
通常，當氧化物半導體膜中形成氧缺陷時，有時若干氧缺陷變成供體並產生為載子之電子。結果，電晶體之閾值電壓沿負方向偏移。此外，當氧缺陷形成於氧化物半導體膜之側面中時，側面中電阻減少，且經由氧化物半導體膜之側面，源極電極與汲極電極之間可能產生洩漏電流。
因此，在本發明之實施例中，藉由熱處理而釋放氧之絕緣膜經配置而接觸氧化物半導體膜106a之側面。因而，氧於熱處理中從絕緣膜釋放而擴散(或供應)至氧化物半導體膜106a，使得可補償氧化物半導體膜106a中缺氧。因此，可避免氧化物半導體膜106a側面中電阻減少。因而，可抑制源極電極與汲極電極之間之洩漏電流。
藉由熱處理而釋放氧之絕緣膜的範例包括氧化矽、氧氮化矽、氮氧化矽、氧化鋁、氧氮化鋁、氧化鎵、氧化鉿、氧化釔等膜。
氧不易於滲透氧化鋁。因此，氧化鋁膜係配置於氧化物半導體膜106a附近。結果，避免藉由熱處理而從經配置而接觸氧化物半導體膜106a之絕緣膜釋放之氧擴散。
例如，有關絕緣膜110a，可使用藉由熱處理而釋放氧之絕緣膜，典型為氧化矽膜。有關絕緣膜112a，可使用氧不易滲透之膜，典型為氧化鋁膜。如以上說明，藉由熱處理而釋放氧之絕緣膜用作接觸氧化物半導體膜106a之絕緣膜110a，藉此氧可擴散(或供應)至氧化物半導 體膜106a。氧不易滲透之膜用作接觸絕緣膜110a之絕緣膜112a，藉此氧避免從絕緣膜110a及氧化物半導體膜106a釋放至外部。
此外，絕緣膜110a係配置於氧化物半導體膜106a之側面，使得源極電極及汲極電極未接觸氧化物半導體膜106a之側面。因此，可進一步避免經由氧化物半導體膜106a側面而於源極電極與汲極電極之間產生洩漏電流。
有關閘極絕緣膜114a，可使用藉由熱處理而釋放氧之絕緣膜，典型為氧化矽膜。因而，氧擴散(或供應)至氧化物半導體膜106a以補償氧化物半導體膜106a中氧缺陷。因此，可減少閘極絕緣膜114a與氧化物半導體膜106a之間之介面狀態，並可避免因電晶體等作業產生之電荷藉由閘極絕緣膜114a與氧化物半導體膜106a之間之介面設陷等。因而，可避免閾值電壓沿負方向偏移，並可避免電晶體之電特性降低。
包含選自In、Ga、Sn、及Zn之至少一元素之金屬氧化物用於氧化物半導體膜106a。典型地，可使用四成分金屬氧化物，諸如In-Sn-Ga-Zn-O基金屬氧化物；三成分金屬氧化物，諸如In-Ga-Zn-O基金屬氧化物、In-Sn-Zn-O基金屬氧化物、In-Al-Zn-O基金屬氧化物、Sn-Ga-Zn-O基金屬氧化物、Al-Ga-Zn-O基金屬氧化物、或Sn-Al-Zn-O基金屬氧化物；二成分金屬氧化物，諸如In-Zn-O基金屬氧化物或Sn-Zn-O基金屬氧化物；或ZnO、SnO、或InO。再者，氧化矽可包括於以上所說明之金屬氧化物 中。
此處，例如In-Ga-Zn-O基材料表示包括銦(In)、鎵(Ga)、及鋅(Zn)之氧化物，且對於組成比例並無特別限制。亦可包括非銦、鎵、及鋅之元素。此時，氧化物半導體膜中氧量較佳地為超出化學計量比例。當氧量超出化學計量比例時，可抑制源自氧化物半導體膜中氧缺陷之載子的產生。
請注意，用作氧化物半導體膜106a之金屬氧化物具有2eV或更多之能隙，較佳地為2.5eV或更多，進一步較佳地為3eV或更多。以此方式，藉由將具有寬能隙之金屬氧化物用於氧化物半導體膜106a，可減少電晶體之關閉狀態電流。
氧化物半導體膜106a為單晶狀態、多晶狀態、非結晶狀態等。
氧化物半導體膜106a較佳地為CAAC-OS(c軸對齊結晶氧化物半導體)膜。
CAAC-CS膜並非完全單晶或完全非結晶。CAAC-OS膜為具結晶-非結晶混合相位結構之氧化物半導體膜，其中結晶部係包括於非結晶相位中。請注意，在大部分狀況下，結晶部適於其一側小於100nm之管內。從以傳輸電子顯微鏡(TEM)獲得之觀察影像，CAAC-OS膜中非結晶部與結晶部之間之邊界不清晰。此外，基於TEM，未發現CAAC-CS膜中晶粒邊界。因而，在CAAC-OS膜中，抑制因晶粒邊界之電子移動性減少。
在CAAC-OS膜中所包括之每一結晶部中，c軸係沿平行於形成CAAC-OS膜之表面之法線向量或CAAC-OS膜之表面之法線向量的方向校準，從垂直於a-b平面形成之方向觀看為三角形或六角形原子配置，當從垂直於c軸之方向觀看時，金屬原子係以分層方式配置，或金屬原子及氧原子係以分層方式配置。請注意，在結晶部之中，一結晶部之a軸及b軸方向可與另一結晶部不同。在本說明書中，簡單用詞「垂直」包括85°至95°範圍。此外，簡單用詞「平行」包括-5°至5°範圍。
在CAAC-OS膜中，結晶部之分佈不一定均勻。例如，在CAAC-OS膜的形成程序中，若從氧化物半導體膜之表面側發生結晶生長，氧化物半導體膜表面附近結晶部的比例高於氧化物半導體膜有時形成之表面附近。此外，當雜質添加至CAAC-OS膜時，添加雜質之區域中結晶部有時變成非結晶。
由於CAAC-OS膜中所包括之結晶部的c軸係沿平行於CAAC-OS膜形成之表面之法線向量或CAAC-OS膜之表面之法線向量的方向校準，c軸之方向可彼此不同，取決於CAAC-OS膜之形狀(形成CAAC-OS膜之表面的截面形狀或CAAC-OS膜之表面的截面形狀)。請注意，當形成CAAC-OS膜時，結晶部之c軸方向為平行於形成CAAC-OS膜之表面之法線向量或CAAC-OS膜之表面之法線向量的方向。結晶部係藉由膜形成或藉由於膜形成後執行諸如熱處理之結晶化處理而予形成。
使用電晶體中CAAC-OS膜，可減少因可見光或紫外光輻照之電晶體的電特性改變。因而，電晶體具有高可靠性。
氧化物半導體膜106a可包含低於或等於5 x 1018原子/cm3濃度之氮。
氧化物半導體膜106a中鹼金屬或鹼土金屬之濃度較佳地為低於或等於1 x 1018原子/cm3，更佳地為低於或等於2 x 1016原子/cm3。當鹼金屬或鹼土金屬鍵結至氧化物半導體時，有時產生載子，造成電晶體之關閉狀態電流增加。
此外，氧化物半導體膜106a中氫的濃度較佳地為低於5 x 1018原子/cm3，更佳地為低於或等於1 x 1018原子/cm3，仍更佳地為低於或等於5 x 1017原子/cm3，進一步更佳地為低於或等於1 x 1016原子/cm3。藉由氧化物半導體及氫之結合，部分包含之氫充當供體以產生電子作為載子。因此，較佳地減少氧化物半導體膜中氫之濃度。減少氧化物半導體膜中氫之濃度，藉此可避免電晶體之閾值電壓沿負方向偏移。
氧化物半導體膜106a包括通道形成區域122，及包含摻質且通道形成區域122夾於其間之區域120a及120b。包含摻質之區域120a及120b充當源極區域及汲極區域。包含摻質之區域120a及120b包含氫、氦、氖、氬、氪、氙、諸如氮、磷、或砷之15族元素、及諸如硼或鋁之13族元素之至少一項，作為摻質。
在氧化物半導體膜106a中，包含摻質之區域120a及120b中摻質濃度為高於或等於5 x 1018原子/cm3及低於或等於1 x 1022原子/cm3，較佳地為高於或等於5 x 1018原子/cm3及低於5 x 1019原子/cm3。
此外，在氧化物半導體膜106a中，區域120a及120b包含摻質，使得載子密度或缺陷增加。因此，包含摻質之區域120a及120b之導電性可高於未包含摻質之區域(即，通道形成區域122)。請注意，摻質濃度過度增加造成藉由摻質而禁止載子移動，此導致包含摻質之區域120a及120b的較低導電性。
包含摻質之區域120a及120b之導電性較佳地為高於或等於1 x 106歐姆/平方及低於或等於1 x 108歐姆/平方。
氧化物半導體膜106a中包含摻質之區域120a及120b的存在可鬆弛施加於通道形成區域122之端部的電場。因此，可抑制電晶體之短通道效應。
在圖1A至1C中所描繪之電晶體200中，絕緣膜110a經配置而接觸氧化物半導體膜106a之側面。基於該等結構，源極電極及汲極電極未接觸氧化物半導體膜106a之側面，使得可抑制源極電極與汲極電極之間因氧化物半導體膜106a側面之電阻減少而產生洩漏電流。此外，源極電極及汲極電極未與閘極電極116a重疊，使得可減少源極電極與閘極電極116a之間及汲極電極與閘極電極116a之間產生寄生電容。因而，可達成電晶體之高 速作業。此外，氧化物半導體膜106a中通道形成區域之氫濃度可減少，藉此電晶體之關閉狀態電流可極小。例如，室溫(25℃)下關閉狀態電流可小於或等於10zA(1zA(介安)為1 x 10-21A)。因而，電晶體200之電特性可改進。
儘管圖1A至1C中導電膜128a及128b未分別接觸側壁絕緣膜124a及124b，導電膜128a及128b可分別接觸側壁絕緣膜124a及124b。
其次，將參照圖2A至2C說明電晶體210，其具有與圖1A至1C中所描繪之電晶體200局部不同結構。
圖2A至2C為電晶體210之俯視圖及截面圖。圖2A為電晶體210之俯視圖。圖2B為沿圖2A中線A1-A2之截面圖。圖2C為沿圖2A中線B1-B2之截面圖。請注意，在圖2A中，電晶體210之若干組件(例如，閘極絕緣膜114a、絕緣膜118a、側壁絕緣膜124a及124b、絕緣膜130、絕緣膜132等)為求簡化而予省略。
圖2A至2C中所描繪之電晶體210包括基板100上之絕緣膜102a；絕緣膜102a上之氧化物半導體膜106a；接觸氧化物半導體膜106a之閘極絕緣膜114a；閘極電極116a，且側壁絕緣膜124a及124b形成於閘極絕緣膜114a之上；及導電膜126a及126b，其接觸側壁絕緣膜124a及124b及氧化物半導體膜106a。此外，導電膜128a係形成於導電膜126a之上，及導電膜128b係形成於導電膜126b之上。請注意，導電膜126a及126b可充當源極電 極及汲極電極；另一方面，導電膜126a及128a及導電膜126b及128b可充當源極電極及汲極電極。此外，絕緣膜118a係配置於閘極電極116a之上。此外，絕緣膜130及絕緣膜132經配置以覆蓋電晶體210。
在圖2A至2C中所描繪之電晶體210中，絕緣膜102a、絕緣膜110a、及閘極絕緣膜114a經形成而接觸氧化物半導體膜106a。絕緣膜112a經配置而接觸絕緣膜110a。藉由熱處理而釋放氧之絕緣膜較佳地用作絕緣膜而接觸氧化物半導體膜106a。
圖2A至2C中所描繪之電晶體210包括導電膜126a及126b，其經配置而接觸側壁絕緣膜124a及124b及氧化物半導體膜106a，其與圖1A至1C中所描繪之電晶體200不同。較佳的是導電膜126a及126b薄於導電膜128a及128b。
若充當源極電極及汲極電極之導電膜126a及126b經配置而接觸側壁絕緣膜124a及124b，甚至當遮罩於電晶體之製造程序中發生未對齊時，氧化物半導體膜106a之表面可確定由導電膜126a及126b覆蓋。此外，可抑制因遮罩未對齊之電晶體的電特性變化。此外，氧化物半導體膜106a於源極電極及汲極電極形成中未暴露於蝕刻氣體，此係較佳的。
在本實施例中，說明電晶體，其中在俯視圖中源極電極與汲極電極之間之區域具有矩形形狀；然而，於俯視圖中，源極電極及汲極電極之一可適當具有U形、C形等。 具有該等形狀之電晶體的通道寬度可增加，導致開啟狀態電流增加。
(實施例2)
在本實施例中，將參照圖3A至3E、圖4A至4D、圖5A至5C、圖6A至6C、及圖7A至7D說明圖1A至1C及圖2A至2C中所描繪之電晶體之製造方法。
首先，以下將參照圖3A至3E、圖4A至4D、圖5A至5C、及圖6A至6C說明圖1A至1C中所描繪之電晶體200之製造方法。
首先，絕緣膜102係形成於基板100之上，接著氧化物半導體膜104係形成於絕緣膜102之上(詳圖3A)。
對於基板100之材料等並無特別限制，只要材料具有足以耐受至少之後執行之熱處理的耐熱性即可。例如，玻璃基板、陶瓷基板、石英基板、藍寶石基板等可用作基板100。另一方面，由矽、碳化矽等製成之單晶半導體基板或多晶半導體基板、由矽鍺等製成之化合物半導體基板、SOI基板等可用作基板100。仍另一方面，進一步配置半導體元件之任何該些基板可用作基板100。
彈性基板亦可用作基板100。分離層可配置於基板100與絕緣膜102之間。當形成於分離層上之部分或整體半導體裝置與基板100分離並轉移至另一基板上時可使用分離層。在該等狀況下，半導體裝置可轉移至具有低耐熱性之基板或彈性基板。
絕緣膜102係藉由濺鍍法、CVD法等予以形成。絕緣膜102較佳地為藉由熱處理而釋放氧之絕緣膜。藉由熱處理而釋放氧之絕緣膜較佳地為包含氧比例超過化學計量比例之絕緣膜。藉由熱處理而釋放氧之絕緣膜經歷熱處理，而釋放氧且釋放之氧可擴散(或供應)至之後將形成之氧化物半導體膜。例如，氧化矽、氧氮化矽、氮氧化矽、氧化鋁、氧氮化鋁、氧化鎵、氧化鉿、氧化釔等可用於絕緣膜102。藉由濺鍍法形成之絕緣膜102可易於藉由熱處理而釋放氧，此係較佳的。
絕緣膜102之厚度為大於或等於50nm及小於或等於800nm，較佳地為大於或等於200nm及小於或等於500nm。使用厚絕緣膜102，從絕緣膜102釋放之氧量可增加，且之後形成之絕緣膜102與氧化物半導體膜之間介面之介面狀態可減少。
絕緣膜102可具有單層結構或堆疊層結構。例如，絕緣膜102可為氧化矽膜之單層或氧化矽膜及氧化鋁膜及氮氧化矽膜之一之堆疊層。氧化鋁膜及氮氧化矽膜可各充當阻擋膜。因此，可藉由氧化鋁膜及氮氧化矽膜阻擋基板100中所包含之雜質，使得可避免雜質進入之後將形成之氧化物半導體膜。在本實施例中，說明氧化矽膜用作絕緣膜102之狀況。
若藉由濺鍍法形成絕緣膜102，氧氣、氧及稀有氣體之混合氣體等可用作沉積氣體。此外，當沉積氣體中氧量大時，絕緣膜102中所包含之氧量可增加，此係較佳的。 典型地，沉積氣體之氧濃度較佳地為高於或等於6%及低於或等於100%。
若形成氧化矽膜做為絕緣膜102，於下列狀況下較佳地使用RF濺鍍法：石英(較佳地為合成石英)用作靶材；基板溫度為高於或等於30℃及低於或等於450℃(較佳地為高於或等於70℃及低於或等於200℃)；基板與靶材之間之距離(T-S距離)為大於或等於20mm及小於或等於400mm(較佳地為大於或等於40mm及小於或等於200mm)；壓力為高於或等於0.1Pa及低於或等於4Pa(較佳地為高於或等於0.2Pa及低於或等於1.2Pa)；高頻電力為高於或等於0.5kW及低於或等於12kW(較佳地為高於或等於1kW及低於或等於5kW)；及沉積氣體(O2/(O2+Ar))中氧之比例為高於或等於1%及低於或等於100%(較佳地為高於或等於6%及低於或等於100%)。請注意，矽靶材可用作靶材取代石英(較佳地為合成石英)靶材。此外，氧可單獨用作沉積氣體。
氧化物半導體膜104可藉由濺鍍法、塗佈法、印刷法、脈衝雷射沉積法等形成。此處，氧化物半導體膜104係藉由濺鍍法形成為大於或等於1nm及小於或等於50nm厚度，較佳地為大於或等於3nm及小於或等於30nm。
其次，詳細說明用於形成氧化物半導體膜104之濺鍍設備。
用於形成氧化物半導體膜104之沉積室的洩漏率較佳 地為低於或等於1 x 10-10Pa‧m3/秒。因而，可減少雜質進入藉由濺鍍法形成之膜。
為減少洩漏率，內部洩漏以及外部洩漏需減少。外部洩漏為因氣體從真空系統外部經由微小孔洞、密封缺陷等流入。內部洩漏為因經由真空系統中諸如閥之隔板的洩漏，或因從內部構件釋放之氣體。需從外部洩漏及內部洩漏二方面採取措施，使得洩漏率低於或等於1 x 10-10Pa‧m3/秒。
為減少外部洩漏，沉積室之開啟/關閉部分較佳地以金屬墊片密封。對金屬墊片而言，較佳地使用以氟化鐵、氧化鋁、或氧化鉻覆蓋之金屬材料。金屬墊片體現較O環更高黏合，並可減少外部洩漏。此外，藉由使用被動金屬諸如以氟化鐵覆蓋之鐵、以氧化鋁覆蓋之鋁、或以氧化鉻覆蓋之鉻，可抑制從金屬墊片產生之包含氫之釋放氣體，使得內部洩漏亦可減少。
有關用於形成沉積室內壁之構件，使用鋁、鉻、鈦、鋯、鎳、或釩，由此釋放之包含氫的氣體量小。可使用以上述材料覆蓋之包含鐵、鉻、鎳等合金材料。包含鐵、鉻、鎳等合金材料具有硬度並耐熱及適於處理。此處，當構件之表面不平坦藉由拋光等減少以減少表面面積時，可減少釋放之氣體。另一方面，可使用被動金屬諸如以氟化鐵覆蓋之鐵、以氧化鋁覆蓋之鋁、或以氧化鉻覆蓋之鉻形成沉積設備之上述構件。
此外，較佳地在沉積室前方提供用於濺鍍氣體之氣體 淨化器。此時，氣體淨化器與沉積室之間管線之長度為小於或等於5m，較佳地為小於或等於1m。當管線之長度為小於或等於5m或小於或等於1m時，從管線釋放之氣體的影響可因此減少。
沉積室之疏散較佳地以諸如乾泵之粗略真空泵，及諸如濺射離子泵、渦輪分子泵、或低溫泵之高真空泵，適當組合執行。渦輪分子泵在疏散大型分子方面具有突出能力，反之，在疏散氫或水方面具有低能力。因此，具有疏散水方面高能力之低溫泵及具有疏散氫方面高能力之濺射離子泵的組合是有效的。
呈現於沉積室內壁上之吸附物不影響沉積室中壓力，因為其係吸附在內壁上，但吸附物於沉積室疏散時導致氣體釋放。因此，儘管洩漏率及疏散率不具有相互關係，重要的是預先使用具有高疏散能力之泵執行呈現於沉積室中吸附物的盡可能脫附及疏散。請注意，沉積室可實施烘烤以促進吸附物之脫附。藉由烘烤，吸附物之脫附率可增加約十倍。可以高於或等於100℃及低於或等於450℃之溫度執行烘烤。此時，當吸附物移除同時惰性氣體導入時，難以僅藉由疏散而脫附之水等的脫附率，可進一步增加。
如以上說明，在用於形成氧化物半導體膜104之程序中，及較佳地在用於形成絕緣膜102之程序中，經由控制沉積室之壓力、沉積室之洩漏率等，盡可能抑制包括氫之雜質進入，藉此可減少包括氫之雜質進入氧化物半導體膜104。此外，可減少包括氫之雜質從絕緣膜102擴散至氧 化物半導體膜104。
氧化物半導體膜中所包含之氫與鍵結至金屬原子之氧反應而生產水，此外，於釋放氧之晶格(或移除氧之部分)中形成缺陷。為避免上述，重要的是藉由盡可能於氧化物半導體膜之沉積步驟中減少包括氫之雜質，以減少氧化物半導體膜中缺點。藉由因而以盡可能移除包括氫之雜質而純化之氧化物半導體膜形成通道形成區域，可增加電晶體之可靠性。
在濺鍍法中，RF電源裝置、AC電源裝置、DC電源裝置等可適當地用作用於產生電漿之電源裝置。
氧化物半導體膜104包括選自In、Ga、Sn、及Zn之至少一元素。該等氧化物半導體膜可使用下列靶材形成：四成分金屬氧化物，諸如In-Sn-Ga-Zn-O基金屬氧化物；三成分金屬氧化物，諸如In-Ga-Zn-O基金屬氧化物、In-Sn-Zn-O基金屬氧化物、In-Al-Zn-O基金屬氧化物、Sn-Ga-Zn-O基金屬氧化物、Al-Ga-Zn-O基金屬氧化物、或Sn-Al-Zn-O基金屬氧化物；二成分金屬氧化物，諸如In-Zn-O基金屬氧化物或Sn-Zn-O基金屬氧化物；Zn-O基金屬氧化物或Sn-O基金屬氧化物等。此外，氧化物半導體膜104可包含非In、Ga、Sn、及Zn之元素，例如SiO2。
例如，In-Ga-Zn-O基氧化物半導體表示包含銦(In)、鎵(Ga)、及鋅(Zn)之氧化物半導體，且對於其成分比並無限制。
此外，有關氧化物半導體膜，可使用藉由化學式 InMO3(ZnO)m(m>0)代表之材料的薄膜。此處，M代表選自Zn、Ga、Al、Mn、及Co之一或更多金屬元素。例如，M可為Ga、Ga及Al、Ga及Mn、Ga及Co等。
若In-Ga-Zn-O基材料用作氧化物半導體，靶材之範例為具有In2O3：Ga2O3：ZnO=1：1：1[摩爾比]之金屬氧化物靶材。另一方面，可使用具有In2O3：Ga2O3：ZnO=1：1：2[摩爾比]之組成比的靶材、具有In2O3：Ga2O3：ZnO=1：1：4[摩爾比]之組成比的靶材、或具有In2O3：Ga2O3：ZnO=2：1：8[摩爾比]之組成比的靶材。
若In-Zn-O基材料用作氧化物半導體，因此靶材具有In：Zn=50：1至1：2原子比之成分比(In2O3：ZnO=25：1至1：4摩爾比)，較佳地為In：Zn=20：1至1：1原子比(In2O3：ZnO=10：1至1：2摩爾比)，進一步較佳地為In：Zn=15：1至1.5：1原子比(In2O3：ZnO=15：2至3：4摩爾比)。例如，在用於形成In-Zn-O基氧化物半導體之靶材中，其具有In：Zn：O=X：Y：Z之原子比，滿足Z>1.5X+Y之關係。
有關濺鍍氣體，適當地使用稀有氣體(典型為氬)、氧氣、或稀有氣體及氧之混合氣體。較佳的是包括氫之雜質移除之高純度氣體用作濺鍍氣體。
請注意，較佳的是接連地形成絕緣膜102及氧化物半導體膜104。當在絕緣膜102形成之後，形成氧化物半導體膜104而未暴露於空氣時，可減少絕緣膜102與氧化物半導體膜104之間之介面的氫附著。另一方面，在具加熱 設備之多室濺鍍設備中，可形成絕緣膜102，並可藉由加熱設備加熱絕緣膜102以釋放氫，接著於絕緣膜102之上形成氧化物半導體膜104。
其次，基板100經歷熱處理，使得從氧化物半導體膜104釋放氫，且絕緣膜102中所包含之氧擴散至氧化物半導體膜104及絕緣膜102與氧化物半導體膜104之間之介面附近。結果，如圖3B中所描繪，可形成氫濃度及氧缺陷減少之氧化物半導體膜106。
熱處理之溫度較佳地為氫從氧化物半導體膜104釋放且絕緣膜102中所包含之氧釋放並擴散進入氧化物半導體膜104之溫度。該溫度為高於或等於150℃及低於基板之應變點，較佳地為高於或等於250℃及低於或等於450℃，更佳地為高於或等於300℃及低於或等於450℃。
快速熱退火(RTA)設備可用於熱處理。基於使用RTA設備，若加熱時間短，可以高於或等於基板100之應變點的溫度執行熱處理。因而，從氧化物半導體膜104釋放氫之時間，及氧從絕緣膜102擴散至氧化物半導體膜104之時間可縮短。
可於惰性氣體中執行熱處理；例如，較佳地於稀有氣體(諸如氦、氖、氬、氙、或氪)或氮氣中執行熱處理。另一方面，可於氧氣或減壓之氣體中執行熱處理。處理時間為三分鐘至24小時。
氧化物半導體膜中氧缺陷充當供體以產生作為載子之電子。當執行熱處理同時氧化物半導體膜104覆蓋絕緣膜 102，絕緣膜102中所包含之氧擴散至氧化物半導體膜104，使得氧化物半導體膜106中氧缺陷可減少。此外，氧化物半導體膜104覆蓋絕緣膜102且絕緣膜102之表面未暴露，使得從絕緣膜102釋放之氧可有效率地擴散至氧化物半導體膜104。因此，可減少氧化物半導體膜之氧缺陷，及絕緣膜102與氧化物半導體膜106之間之介面狀態。
此外，在用於形成氧化物半導體膜104之沉積步驟中，經由控制沉積室之壓力、沉積室之洩漏率等，盡可能抑制包括氫之雜質之進入，藉此可避免包括之氫之雜質進入絕緣膜102及氧化物半導體膜104。此外，可避免包括氫之雜質從絕緣膜102擴散至氧化物半導體膜104。再者，藉由熱處理可減少氧化物半導體膜104中氫濃度。藉由結合氧化物半導體中之氫，部分氫充當供體以產生為載子之電子。因此，盡可能於氧化物半導體膜104之沉積步驟及後續熱處理中減少典型為氫之雜質，藉此可減少氧化物半導體膜中缺陷。
其次，於氧化物半導體膜106之上形成遮罩之後，使用遮罩而選擇性蝕刻氧化物半導體膜104，以形成島形氧化物半導體膜106a及絕緣膜102a(詳圖3C)。
可藉由光刻程序、噴墨法、印刷法等適當形成氧化物半導體膜106及絕緣膜102之蝕刻中使用之遮罩。濕式蝕刻或乾式蝕刻可用於氧化物半導體膜106之蝕刻，且濕式蝕刻及乾式蝕刻可組合使用。此時，較佳地執行蝕刻使得 氧化物半導體膜106a之端部具有錐形。在使用光刻程序之狀況下，可藉由蝕刻而獲得錐形同時移除抗蝕罩。
有關用於濕式蝕刻之蝕刻劑，可使用磷酸、乙酸、及硝酸等混合溶液。
有關用於乾式蝕刻之蝕刻氣體，較佳地使用包含氯之氣體(氯基氣體，諸如氯(Cl2)、氯化硼(BCl3)、氯化矽(SiCl4)或四氯化碳(CCl4))。另一方面，可使用包含氟之氣體(氟基氣體，諸如四氟化碳(CF4)、氟化硫(SF6)、三氟化氮(NF3)或三氟甲烷(CHF3))；溴化氫(HBr)；甲烷(CH4)；氧(O2)；任一該些氣體添加諸如氦(He)或氬(Ar)之稀有氣體等。
有關乾式蝕刻法，可使用平行板反應離子蝕刻(RIE)法、電感耦合電漿(ICP)蝕刻法等。為將膜蝕刻為所需形狀，便適當調整蝕刻狀況(施加於線圈狀電極之電量、施加於基板側電極之電量、基板側電極之溫度等)。
例如，乾式蝕刻係在下列狀況下執行：ICP為45W；偏壓為100W；壓力為1.9Pa；蝕刻氣體為BCl3及Cl2之混合氣體；BCl3之流率為60sccm及Cl2之流率為20sccm。當在該等狀況下執行乾式蝕刻時，可於氧化物半導體膜106形成為島形之後，選擇性移除絕緣膜102以形成絕緣膜102a。較佳的是蝕刻中未包括包括氫之雜質。
儘管移除絕緣膜102之深度取決於絕緣膜102之厚度，例如若絕緣膜102之厚度為450nm，較佳地以100 nm深度移除絕緣膜102。
之後，移除遮罩。請注意，當反萃液用於移除遮罩時，有時可從氧化物半導體膜106a之側面釋放氧。因此，灰化法可替代地用於移除遮罩。
當選擇性蝕刻氧化物半導體膜時，例如當氧化物半導體膜之側面於乾式蝕刻中暴露於包括氯自由基、氟自由基等之電漿時，暴露於氧化物半導體膜側面之金屬原子便與氯自由基、氟自由基等結合。此時，金屬原子及氯原子或氟原子之結合釋放，所以已與氧化物半導體膜中金屬原子結合之氧原子成為活動。活動氧原子易於反應及吸附。因而，極可能於氧化物半導體膜側面產生氧缺陷。
當暴露之氧化物半導體膜的側面於蝕刻程序為活動時，便於減壓氣體或減少氣體中，或在減壓氣體之熱處理中提取氧，並於氧化物半導體膜側面產生氧缺陷。部分氧缺陷變成供體並產生為載子之電子，使得氧化物半導體膜側面具有n型導電性。
電晶體之源極電極及汲極電極接觸具有n型導電性之氧化物半導體膜側面，使得經由氧化物半導體膜側面，源極電極與汲極電極之間產生洩漏電流。洩漏電流增加電晶體之關閉狀態電流。此外，電流流經氧化物半導體膜側面之可能性造成形成一電晶體其中氧化物半導體膜側面為通道區域。
因此，其次，於絕緣膜102a及氧化物半導體膜106a之上形成絕緣膜110及絕緣膜112(詳圖3D)。如同在絕 緣膜102中，每一絕緣膜110及絕緣膜112較佳地使用藉由熱處理而釋放氧之絕緣膜予以形成。此外，絕緣膜110及絕緣膜112可適當藉由類似於絕緣膜102之沉積方法的沉積方法予以形成。較佳的是絕緣膜110及絕緣膜112係於盡可能低之溫度形成，較佳地於室溫，以減少當絕緣膜110及絕緣膜112形成時，從氧化物半導體膜106a側面釋放之氧量。
例如，氧化矽可用於絕緣膜110，及氧化鋁可用於絕緣膜112。另一方面，氧化鋁可用於絕緣膜110，及氧化矽可用於絕緣膜112。請注意，本實施例中說明包括絕緣膜110及絕緣膜112之堆疊層結構；然而，本發明之實施例不侷限於此，並可採用絕緣膜110或絕緣膜112之單層結構。
當配置藉由加熱而釋放氧之絕緣膜110接觸氧化物半導體膜106a側面時，甚至當氧化物半導體膜106a側面可能產生氧缺陷時，氧可供應至氧化物半導體膜106a之表面，其與絕緣膜110接觸，且氧化物半導體膜106a附近藉由熱處理而釋放絕緣膜110中所包含之氧。因而，接觸絕緣膜之氧化物半導體膜106a之表面，典型地為氧化物半導體膜106a側面之氧缺陷可減少。
其次，絕緣膜112經歷平面化處理以形成絕緣膜112a(詳圖3E)。平面化處理可藉由諸如化學機械拋光(CMP)法之拋光處理、諸如乾式蝕刻或濕式蝕刻之蝕刻處理、或拋光處理及蝕刻處理之組合予以執行。此處，說 明絕緣膜112經歷CMP處理作為平面化處理之狀況。於絕緣膜112上執行平面化處理，直至絕緣膜110暴露或絕緣膜112之表面與絕緣膜110之表面等高為止。由於氧化物半導體膜106a薄至數奈米至數十奈米，較佳的是氧化物半導體膜106a未被藉由平面化處理移除。
例如，絕緣膜112在下列狀況下經歷CMP處理：使用聚氨酯拋光布；矽膠漿(60nm晶粒尺寸)用作供應作為漿料之化學溶液；漿料流率為大於或等於100ml/min及小於或等於500ml/min；拋光壓力為高於或等於0.005MPa及低於或等於0.08MPa；主軸旋轉速度為大於或等於20rpm及小於或等於50rpm；台旋轉速度為大於或等於20rpm及小於或等於50rpm；及處理時間為0.2分鐘。
其次，移除絕緣膜110之暴露部分，使得氧化物半導體膜106a之表面暴露。因而，形成絕緣膜110a(詳圖4A)。藉由蝕刻處理移除絕緣膜110。請注意，需採用關於氧化物半導體膜106a之絕緣膜110的選擇比高之蝕刻狀況。在絕緣膜110之暴露部分移除之後，氧化物半導體膜106a之表面平面化，使得可改進電晶體之電特性。
在下列狀況下執行乾式蝕刻：ICP為500W；偏壓為50W；壓力為1.5Pa；蝕刻氣體為CF4及O2之混合氣體；及CF4之流率為70sccm及O2之流率為30sccm。當在該等狀況下執行乾式蝕刻時，可選擇性移除絕緣膜110以形成絕緣膜110a。此外，可避免氧化物半導體膜106a 被移除。較佳的是蝕刻中未包括包括氫之雜質。
此處，可執行熱處理。經由熱處理，可移除氧化物半導體膜106a中包括氫之雜質。此外，絕緣膜102a、110a、及112a中所包含之氧被釋放，藉此氧可供應至氧化物半導體膜106a之表面，其接觸絕緣膜102a及110a；因而，接觸絕緣膜之氧化物半導體膜106a表面中氧缺陷可減少。
其次，絕緣膜114係形成於氧化物半導體膜106a及絕緣膜112a之上(詳圖4B)。如同絕緣膜102，絕緣膜114較佳地使用藉由熱處理而釋放氧之絕緣膜形成。另一方面，使用高k材料形成絕緣膜114，諸如矽酸鉿(HfSiOx)、添加氮之矽酸鉿(HfSixOyNz)、添加氮之鋁酸鉿(HfAlxOyNz)、氧化鉿、或氧化釔，使得可減少閘極洩漏電流。
絕緣膜114可適當藉由類似於絕緣膜102之沉積方法的沉積方法予以形成。絕緣膜114之厚度較佳地為大於或等於1nm及小於或等於300nm，更佳地為大於或等於5nm及小於或等於50nm。較佳的是以盡可能低之溫度形成絕緣膜114，較佳地為室溫，以便當形成絕緣膜114時，減少從氧化物半導體膜106a表面釋放之氧量。
其次，於導電膜116形成之後，形成絕緣膜118(詳圖4C)。導電膜116係藉由濺鍍法、CVD法、蒸發法等予以形成。導電膜116可使用選自鋁、鉻、銅、鉭、鈦、鉬、及鎢之金屬元素、包含任何該些金屬元素作為成分之合金、包含任何該些金屬元素組合之合金等，予以形成。此外，可使用選自錳或鋯之一或更多金屬元素。
此外，導電膜116可具有單層結構或二或更多層之堆疊層結構。例如，可提供包含矽之鋁膜的單層結構；鈦膜堆疊於鋁膜之上的二層結構；鈦膜堆疊於氮化鈦膜之上的二層結構；鎢膜堆疊於氮化鈦膜之上的二層結構；鎢膜堆疊於氮化鉭膜之上的二層結構；鈦膜、鋁膜、及鈦膜依序堆疊的三層結構等。另一方面，可使用包含鋁及選自鈦、鉭、鎢、鉬、鉻、釹、及鈧之一或多個元素之膜、合金膜、或氮化物膜。
另一方面，有關導電膜116，可使用透光導電材料，諸如氧化銦錫、包含氧化鎢之氧化銦、包含氧化鎢之氧化銦鋅、包含氧化鈦之氧化銦、包含氧化鈦之氧化銦錫、氧化銦鋅、或添加氧化矽之氧化銦錫。其亦可具有使用以上透光導電材料及以上金屬元素形成之堆疊層結構。
有關材料膜接觸閘極絕緣膜114，包含氮之In-Ga-Zn-O膜、包含氮之In-Sn-O膜、包含氮之In-Ga-O膜、包含氮之In-Zn-O膜、包含氮之Sn-O膜、包含氮之In-O膜、或金屬氮化物(諸如InN或ZnN)膜較佳地配置於絕緣膜114與導電膜116之間。該些膜各具有5eV或更高之功函數，較佳地為5.5eV或更高；因而，電晶體之電特性的閾值電壓可為正。因此，可獲得所謂正常關切換元件。例如，若使用包含氮之In-Ga-Zn-O膜，具體地，使用具有高於至少氧化物半導體膜106a之氮濃度之In-Ga-Zn-O 膜，具有7原子%或更高氮濃度之In-Ga-Zn-O膜。
絕緣膜118可使用類似於絕緣膜102之材料及沉積方法予以形成。絕緣膜118之厚度為大於或等於10nm及小於或等於150nm。在本實施例中，形成氧氮化矽膜做為絕緣膜118。
其次，遮罩係形成於絕緣膜118之上，並蝕刻導電膜116及絕緣膜118以形成閘極電極116a及絕緣膜118a(詳圖4D)。形成於絕緣膜118上之遮罩可適當地藉由印刷法、噴墨法，或光刻法形成。於閘極電極116a及絕緣膜118a形成之後移除遮罩。基於絕緣膜118a，可避免之後將形成之閘極電極116a與源極及汲極電極之間之短電路。
濕式蝕刻或乾式蝕刻可用於導電膜116及絕緣膜118之蝕刻，且濕式蝕刻及乾式蝕刻可組合使用。根據材料而適當設定蝕刻狀況(例如，蝕刻氣體或蝕刻劑、蝕刻時間、及溫度)，使得導電膜116及絕緣膜118可經蝕刻而具有所欲形狀。請注意，為微細處理電晶體之通道長度(L)，乾式蝕刻較佳。
有關用於絕緣膜118之乾式蝕刻之蝕刻氣體，可使用包含氟之氣體，諸如氟化硫(SF6)、三氟化氮(NF3)、或三氟甲烷(CHF3)、四氟化碳(CF4)及氫之混合氣體等。稀有氣體(氦(He)、氬(Ar)、或氙(Xe))、一氧化碳、二氧化碳等可添加至用於乾式蝕刻之蝕刻氣體。有關導電膜116之蝕刻氣體，可適當使用氯氣，諸如 氯、氯化硼、氯化矽、或四氯化碳；氟氣，諸如四氟化碳、氟化硫、三氟化氮、氧等。
其次，於氧化物半導體膜106a上執行添加摻質之處理，使得形成包含摻質之區域120a及120b(詳圖5A)。使用閘極電極116a及絕緣膜118a作為遮罩而添加摻質，藉此可以自校準方式形成包含摻質之區域120a及120b及未添加摻質之區域(通道形成區域122)。
摻質可藉由離子摻雜法、離子注入法、電漿沉浸離子注入法等而添加至氧化物半導體膜106a。有關將添加之摻質，使用選自氫、氦、氖、氬、氪、氙、諸如氮、磷、或砷之15族元素、及諸如硼或鋁之13族元素之至少一元素。此處，由於閘極電極116a及絕緣膜118a充當遮罩，添加摻質之區域120a及120b及通道形成區域122係以自校準方式形成。
另一方面，可藉由非離子摻雜法、離子注入法、及電漿沉浸離子注入法之方法添加摻質。例如，可以下列方式添加摻質：電漿係於包含將添加元素之氣體中產生，並於添加摻質之膜上執行電漿處理。乾式蝕刻設備、電漿CVD設備、高密度電漿CVD設備等可用以產生電漿。
有關添加摻質之狀況，例如，若摻質為氮，加速電壓設定為20kV。若摻質為磷，加速電壓設定為40kV。若氮或磷之劑量小於或等於1 x 1015離子/cm2，熱處理較佳地以低於450℃之溫度執行，儘管其取決於之後步驟中將形成之閘極絕緣膜114a之厚度、材料等。因而，包含摻 質之區域120a及120b的薄層電阻可為低於或等於1 x 107歐姆/平方。若劑量大於或等於5 x 1014離子/cm2及小於5 x 1015離子/cm2，較佳地以高於或等於450℃及低於或等於600℃之溫度執行熱處理。因而，包含摻質之區域120a及120b的薄層電阻可低於或等於1 x 105歐姆/平方。若劑量大於或等於5 x 1015離子/cm2，較佳地以高於600℃之溫度執行熱處理。因而，包含摻質之區域120a及120b的薄層電阻可低於或等於1 x 105歐姆/平方。
包含摻質之區域120a及120b的薄層電阻減少，藉此電晶體之開啟狀態電流及場效移動性可增加。
其次，絕緣膜124經形成以覆蓋絕緣膜112a及112b、氧化物半導體膜106a、絕緣膜118a等(詳圖5B)。絕緣膜124可使用類似於絕緣膜102之材料及沉積方法予以形成。例如，可採用氧化矽膜堆疊於氮化矽膜上之結構。在本實施例中，絕緣膜124具有氧化矽膜之單層結構。
其次，可執行熱處理。典型地以高於或等於150℃及低於或等於450℃，較佳地為高於或等於250℃及低於或等於325℃之溫度執行熱處理。另一方面，可執行熱處理同時溫度逐漸地從250℃至325℃增加。
當執行熱處理時，氧從接觸氧化物半導體膜106a之絕緣膜擴散至氧化物半導體膜106a，使得接觸絕緣膜之氧化物半導體膜106a表面及其附近的氧缺陷可減少。此外，包含摻質之區域120a及120b的電阻可減少。請注 意，包含摻質之區域120a及120b於熱處理之後可處於結晶狀態或非結晶狀態。
其次，絕緣膜124經歷高度各向異性蝕刻以形成側壁絕緣膜124a及124b(詳圖5C)。
其次，形成導電膜128(詳圖6A)。諸如鋁、鈦、鉻、鎳、銅、釔、鋯、鉬、銀、鉭、及鎢之任何金屬，或包含任何該些金屬作為其主要成分之合金用於導電膜128。導電膜128可具有單層結構或堆疊層結構。例如，可提供包含矽之鋁膜的單層結構；鈦膜堆疊於鋁膜之上的二層結構；鈦膜堆疊於鎢膜之上的二層結構；銅膜形成於銅-鎂-鋁合金膜之上的二層結構；及鈦膜、鋁膜、及鈦膜依序堆疊的三層結構。此外，如同在導電膜116中，可使用包含氧化銦、氧化錫、或氧化鋅之透明導電材料。本實施例中說明鈦用於導電膜128之狀況。
其次，遮罩係形成於導電膜128之上，且導電膜128經蝕刻以形成導電膜128a及128b(詳圖6B)。對於導電膜128之蝕刻而言，可使用濕式蝕刻或乾式蝕刻，或濕式蝕刻及乾式蝕刻可組合使用。根據材料而適當設定蝕刻狀況(例如，蝕刻氣體或蝕刻劑、蝕刻時間、及溫度)，使得導電膜128可經蝕刻而具有所欲形狀。請注意，乾式蝕刻較佳地用於電晶體之微細加工。
有關用於導電膜128之乾式蝕刻之蝕刻氣體，例如可使用包含氟之氣體，諸如氟化硫(SF6)、三氟化氮(NF3)、或三氟甲烷(CHF3)、四氟化碳(CF4)及氫 之混合氣體等。稀有氣體(氦(He)、氬(Ar)、或氙(Xe))、一氧化碳、二氧化碳等可添加至用於乾式蝕刻之蝕刻氣體。
若鈦用導電膜128，蝕刻係在下列狀況下執行，例如：ICP為450W；偏壓為100W；壓力為1.9Pa；蝕刻氣體為BCl3及Cl2之混合氣體；BCl3之流率為60sccm及Cl2之流率為20sccm。基於該等狀況，可形成導電膜128a及128b。
其次，絕緣膜130係形成於導電膜128a及128b及絕緣膜118a之上，及絕緣膜132係形成於絕緣膜130之上(詳圖6C)。絕緣膜130及絕緣膜132可各使用包含無機絕緣材料之材料形成，諸如氧化矽、氮氧化矽、氮化矽、氧化鉿、氧化鋁、或氧化鉭。再者，絕緣膜130及絕緣膜132可各使用有機絕緣材料形成，諸如聚醯亞胺或丙烯酸。此處，採用絕緣膜130及絕緣膜132之二層結構；然而，覆蓋電晶體之絕緣膜的結構不侷限於此。在絕緣膜132形成之後，其表面可藉由CMP、蝕刻處理等平面化。
經由以上步驟，可製造本發明之實施例之電晶體200(詳圖6C)。
在根據本發明之實施例之製造方法中，氧化物半導體膜中包括氫之雜質可減少。因此，氧化物半導體膜中通道形成區域可製成i型(本質)半導體或極接近i型半導體之半導體。因而，電晶體之關閉狀態電流可極小。
此外，在根據本發明之實施例之製造方法中，於氧化 物半導體膜形成於藉由熱處理而釋放氧之絕緣膜上之後執行熱處理，藉此氧化物半導體膜中氧缺陷極絕緣膜與氧化物半導體膜之間介面之介面狀態可減少。在選擇性蝕刻氧化物半導體膜之後，藉由熱處理而釋放氧之絕緣膜經形成而接觸蝕刻之氧化物半導體膜的側面。因而，蝕刻之氧化物半導體膜的側面未暴露於減壓氣體及蝕刻劑，藉此可減少氧化物半導體膜側面產生氧缺陷。此外，藉由閘極絕緣膜形成之後之加熱步驟，氧從藉由熱處理而釋放氧之絕緣膜擴散至氧化物半導體膜；因此，甚至當氧化物半導體膜側面產生氧缺陷時，氧缺陷可予以補償。結果，可避免電晶體之閾值電壓沿負方向偏移，並可減少電晶體之源極與汲極之間之洩漏電流，導致電晶體之電特性改進。
其次，以下將參照圖3A至3E、圖4A至4D、圖5A至5C、及圖7A至7D說明圖2A至2C中所描繪之電晶體210之製造方法。
圖2A至2C中所描繪之電晶體210包括導電膜126a及126b，其經配置而接觸側壁絕緣膜124a及124b及氧化物半導體膜106a，其與圖1A至1C中所描繪之電晶體200不同。因此，導電膜126a及126b形成前步驟之詳細說明省略。
首先，根據圖3A至3E、圖4A至4D、及圖5A至5C中所描繪之步驟，形成基板100上之絕緣膜102a、氧化物半導體膜106a、接觸氧化物半導體膜106a側面之絕緣膜110a、絕緣膜110a上之絕緣膜112a、絕緣膜114、絕 緣膜114上之閘極電極116a、及閘極電極116a上之絕緣膜118a。此外，於氧化物半導體膜106a中形成通道形成區域122及包含摻質且通道形成區域122夾於其間之區域120a及120b，並形成側壁絕緣膜124a及124b及閘極絕緣膜114a。
其次，形成導電膜126，並於導電膜126之上形成導電膜128(詳圖7A)。諸如鋁、鈦、鉻、鎳、銅、釔、鋯、鉬、銀、鉭、及鎢之任何金屬，或包含任何該些金屬作為其主要成分之合金，用於導電膜126及導電膜128。導電膜126及導電膜128可各具有單層結構或堆疊層結構。例如，可提供包含矽之鋁膜的單層結構；鈦膜堆疊於鋁膜之上的二層結構；鈦膜堆疊於鎢膜之上的二層結構；銅膜形成於銅-鎂-鋁合金膜之上的二層結構；鈦膜、鋁膜、及鈦膜依序堆疊的三層結構等。此外，如同在導電膜116中，可使用包含氧化銦、氧化錫、或氧化鋅之透明導電材料。本實施例中說明鎢用於導電膜126及鈦用於導電膜128之狀況。導電膜126較佳地薄於導電膜128。例如，導電膜126之厚度為大於或等於10nm及小於或等於50nm，及導電膜128之厚度為大於或等於50nm及小於或等於500nm。當導電膜126形成為薄時，可輕易地執行之後步驟中處理。具體地，若導電膜126為厚，導電膜126之蝕刻率變化在之後蝕刻步驟中變成大，且在蝕刻率大之部分，導電膜126a及126b可能未接觸側壁絕緣膜124a及124b。然而，當導電膜126為薄時，導電膜126 之蝕刻率變化可為小，且導電膜126a及126b可輕易地處理而接觸側壁絕緣膜124a及124b。
其次，遮罩係形成於導電膜128之上，並蝕刻導電膜128以形成導電膜128a及128b(詳圖7B)。對於導電膜128之蝕刻而言，可使用濕式蝕刻或乾式蝕刻，或濕式蝕刻及乾式蝕刻可組合使用。根據材料而適當設定蝕刻狀況(例如，蝕刻氣體或蝕刻劑、蝕刻時間、及溫度)，使得導電膜128可經蝕刻而具有所欲形狀。請注意，乾式蝕刻較佳地用於微細加工電晶體。
有關用於導電膜128之乾式蝕刻之蝕刻氣體，例如可使用包含氟之氣體，諸如氟化硫(SF6)、三氟化氮(NF3)、或三氟甲烷(CHF3)、四氟化碳(CF4)及氫之混合氣體等。稀有氣體(氦(He)、氬(Ar)、或氙(Xe))、一氧化碳、二氧化碳等可添加至用於乾式蝕刻之蝕刻氣體。
若鎢用導電膜126及鈦用於導電膜128，蝕刻係在下列狀況下執行，例如：ICP為450W；偏壓為100W；壓力為1.9Pa；蝕刻氣體為BCl3及Cl2之混合氣體；BCl3之流率為60sccm及Cl2之流率為20sccm。基於該等狀況，可移除導電膜128同時未移除導電膜126。此外，藉由移除部分導電膜128，可形成導電膜128a及128b。
其次，遮罩係形成於導電膜128a及128b及導電膜126之上，並蝕刻包括與閘極電極116a重疊部分之部分導電膜126；因而，形成充當源極電極及汲極電極之導電 膜126a及126b(詳圖7C)。當導電膜126a及126b經配置而接觸側壁絕緣膜124a及124b時，甚至當遮罩發生未對齊時，可確定以導電膜126a及126b覆蓋氧化物半導體膜106a之表面。此外，可抑制因遮罩未對齊之電晶體的電特性變化。此外，氧化物半導體膜106a於源極電極及汲極電極形成中未暴露於蝕刻氣體，此係較佳的。再者，由於絕緣膜118a係形成於閘極電極116a之上，可避免閘極電極116a與導電膜126a及126b之間之短電路。
若鎢用導電膜126，蝕刻係在下列狀況下執行，例如：ICP為500W；偏壓為10W；壓力為1.5Pa；蝕刻氣體為CF4、Cl2及O2之混合氣體；CF4之流率為25sccm、Cl2之流率為25sccm、及O2之流率為10sccm。基於該等狀況，可僅移除部分導電膜126，同時絕緣膜118a及側壁絕緣膜124a及124b未移除。此外，移除部分導電膜126，使得可形成導電膜126a及126b。
其次，絕緣膜130係形成於導電膜126a及126b、導電膜128a及128b、及絕緣膜118a之上，且絕緣膜132係形成於絕緣膜130之上(詳圖7D)。絕緣膜130及絕緣膜132可各使用包含無機絕緣材料予以形成，諸如氧化矽、氮氧化矽、氮化矽、氧化鉿、氧化鋁、或氧化鉭。再者，絕緣膜130及絕緣膜132可各使用有機絕緣材料予以形成，諸如聚醯亞胺或丙烯酸。此處，採用絕緣膜130及絕緣膜132之二層結構；然而，覆蓋電晶體之絕緣膜結構不侷限於此。在絕緣膜132形成之後，其表面可藉由 CMP、蝕刻處理等予以平面化。
經由以上步驟，可製造本發明之實施例之電晶體210(詳圖7D)。
在根據本發明之實施例之製造方法中，可減少氧化物半導體膜中包括氫之雜質。因此，氧化物半導體膜中通道形成區域可製成i型(本質)半導體或極接近i型半導體之半導體。因而，電晶體之關閉狀態電流可為極小。
此外，在根據本發明之實施例之製造方法中，於氧化物半導體膜形成於藉由熱處理而釋放氧之絕緣膜上之後執行熱處理，藉此氧化物半導體膜中氧缺陷極絕緣膜與氧化物半導體膜之間介面之介面狀態可減少。在選擇性蝕刻氧化物半導體膜之後，藉由熱處理而釋放氧之絕緣膜經形成而接觸蝕刻之氧化物半導體膜的側面。因而，蝕刻之氧化物半導體膜的側面未暴露於減壓氣體及蝕刻劑，藉此可減少氧化物半導體膜側面產生氧缺陷。此外，藉由閘極絕緣膜形成之後之加熱步驟，氧從藉由熱處理而釋放氧之絕緣膜擴散至氧化物半導體膜；因此，甚至當氧化物半導體膜側面產生氧缺陷時，氧缺陷可予以補償。結果，可避免電晶體之閾值電壓沿負方向偏移，並可減少電晶體之源極與汲極之間之洩漏電流，導致電晶體之電特性改進。
當充當源極電極及汲極電極之導電膜126a及126b經配置而接觸側壁絕緣膜124a及124b時，甚至遮罩發生未對齊時，可確定導電膜126a及126b覆蓋氧化物半導體膜106a之表面。此外，可抑制因遮罩未對齊之電晶體的電 特性變化。此外，氧化物半導體膜106a於源極電極及汲極電極形成中未暴露於蝕刻氣體，此係較佳的。再者，由於絕緣膜118a係形成於閘極電極116a之上，可避免閘極電極116a與導電膜126a及126b之間之短電路。
(實施例3)
在本實施例中，將參照圖3A至3E、圖4A至4D、圖5A至5C、圖6A至6C、圖7A至7D、圖8A及8B、圖9A及9B、圖10A及10B、及圖11A及11B，說明具較圖1A至1C及圖2A至2C中所描繪之電晶體更大開啟狀態電流之電晶體之製造方法範例。
首先，將參照圖3A至3E、圖4A至4D、圖5A至5C、及圖8A及8B說明具較圖1A至1C中所描繪之電晶體更大開啟狀態電流之電晶體之製造方法範例。圖8B中所描繪之電晶體220之結構與圖1A至1C中所描繪之電晶體200之結構間之差異，為氧化物半導體膜106a中包含摻質之區域的結構。
首先，如同在圖1A至1C中所描繪之電晶體200中，經由圖3A至3E、圖4A至4D、及圖5A至5C中所描繪之步驟，配置基板100上之絕緣膜102a、氧化物半導體膜106a、接觸氧化物半導體膜106a側面之絕緣膜110a、絕緣膜110a上之絕緣膜112a、絕緣膜114、絕緣膜114上之閘極電極116a、及閘極電極116a上之絕緣膜118a。此外，形成氧化物半導體膜106a、通道形成區域 122及包含摻質且通道形成區域122夾於其間之區域120a及120b。此外，形成側壁絕緣膜124a及124b及閘極絕緣膜114a。
其次，摻質進一步添加至氧化物半導體膜106a，使得形成包含摻質之區域140a、140b、142a、及142b(詳圖8A)。此處，使用閘極電極116a、絕緣膜118a、及側壁絕緣膜124a及124b作為遮罩，摻質添加至氧化物半導體膜106a，使得以自校準方式形成添加摻質之區域140a、140b、142a、及142b，及未添加摻質之區域(通道形成區域122)。
例如，包含摻質之區域140a及140b中摻質之濃度較佳地與圖5A中所描繪之包含摻質之區域120a及120b中實質上相同。此外，包含摻質之區域142a及142b中摻質之濃度較佳地高於包含摻質之區域140a及140b中。
具體地，包含摻質之區域140a、140b、142a、及142b中摻質之濃度高於或等於5 x 1018原子/cm3及低於或等於1 x 1022原子/cm3，較佳地高於或等於5 x 1018原子/cm3及低於5 x 1020原子/cm3。
在包含摻質之區域140a、140b、142a、及142b形成之後，可執行熱處理，使得進一步減少包含摻質之區域140a、140b、142a、及142b之薄層電阻。
結果，導電膜128a與包含摻質之區域142a之間導電膜128b與包含摻質之區域142b之間之接觸電阻可減少，且施加於通道形成區域122之每一端部之電場可鬆弛。因 此，可增加電晶體之開啟狀態電流，並可抑制短通道效應。
之後，形成導電膜128a及128b。其次，絕緣膜130係形成於導電膜128a及128b及絕緣膜118a之上，且絕緣膜132係形成於絕緣膜130之上。
經由以上步驟，可製造根據本發明之實施例之電晶體220(詳圖8B)。在氧化物半導體膜中，本實施例中所說明之電晶體包括充當通道區域之通道形成區域122、包含摻質且通道形成區域122夾於其間之區域140a及140b、及包含摻質、區域140a及140b夾於其間、並接觸充當源極電極及汲極電極之導電膜128a及128b之區域142a及142b。因而，電晶體之開啟狀態電流可增加，並可抑制短通道效應。此外，可避免閾值電壓從負方向偏移，且電晶體之源極與汲極之間之洩漏電流可減少；因而，可改進電晶體之電特性。
其次，參照圖3A至3E、圖4A至4D、圖5A至5C、及圖9A及9B說明具較圖1A至1C中所描繪之電晶體200更大開啟狀態電流之電晶體之製造方法的另一範例。圖9B中所描繪之電晶體230的結構與圖1A至1C中所描繪之電晶體及圖8B中所描繪之電晶體的結構之間之差異，在於氧化物半導體膜106a中包含摻質之區域的結構。
首先，如同圖1A至1C中所描繪之電晶體200，經由圖3A至3E、圖4A至4D、及圖5A至5C中所描繪之步驟，配置基板100上之絕緣膜102a、氧化物半導體膜106a、接觸氧化物半導體膜106a側面之絕緣膜110a、絕緣膜110a上之絕緣膜112a、閘極絕緣膜114a、閘極絕緣膜114a上之閘極電極116a、及閘極電極116a上之絕緣膜118a。此外，形成氧化物半導體膜106a、通道形成區域122及包含摻質且通道形成區域122夾於其間之區域120a及120b。此外，形成側壁絕緣膜124a及124b。
其次，於導電膜形成之後，選擇性蝕刻導電膜以形成導電膜128a及128b(詳圖9A)。
其次，摻質進一步添加至氧化物半導體膜106a，使得形成包含摻質之區域150a、150b、152a、152b、154a、及154b(詳圖9A)。此處，使用閘極電極116a、絕緣膜118a、側壁絕緣膜124a及124b、及導電膜128a及128b作為遮罩而添加摻質至氧化物半導體膜106a，使得以自校準方式形成添加摻質之區域150a、150b、152a、152b、154a、及154b及未添加摻質之區域(通道形成區域122)。
例如，包含摻質之區域150a及150b中摻質之濃度較佳地與圖5A中所描繪之包含摻質之區域120a及120b實質上相同。此外，包含摻質之區域152a及152b中摻質之濃度較佳地高於包含摻質之區域150a及150b。
包含摻質之區域150a、150b、152a、152b、154a、及154b中摻質之濃度為高於或等於5 x 1018原子/cm3及低於或等於1 x 1022原子/cm3，較佳地為高於或等於5 x 1018 原子/cm3及低於5 x 1020原子/cm3。摻質添加至氧化物半導體膜106a之暴露區域，使得形成包含摻質之區域152a及152b。另一方面，摻質未添加至氧化物半導體膜106a之區域，其與側壁絕緣膜124a及124b及導電膜128a及128b重疊，因為側壁絕緣膜124a及124b及導電膜128a及128b充當遮罩；結果，包含摻質之區域150a、150b、154a、及154b中摻質之濃度實質上相同。因此，包含摻質之區域152a及152b中摻質之濃度高於包含摻質之區域150a、150b、154a、及154b中摻質之濃度。
在包含摻質之區域150a、150b、152a、152b、154a、及154b形成之後，可執行熱處理，使得包含摻質之區域150a、150b、152a、152b、154a、及154b之薄層電阻進一步減少。
結果，導電膜128a與包含摻質之區域154a之間及導電膜128b與包含摻質之區域154b之間的接觸電阻可減少，且施加於通道形成區域122之每一端部的電場可鬆弛。因此，之後將完成之電晶體的開啟狀態電流可增加，並可抑制短通道效應。
之後，絕緣膜130係形成於導電膜128a及128b及絕緣膜118a之上，且絕緣膜132係形成於絕緣膜130之上。
經由以上步驟，可製造根據本發明之實施例之電晶體230(詳圖9B)。本實施例中所說明之電晶體於氧化物半導體膜中包括充當通道區域之通道形成區域122、包含摻 質且通道形成區域122夾於其間之區域150a及150b、及包含摻質、區域150a及150b夾於其間、並接觸充當源極電極及汲極電極之導電膜128a及128b之區域154a及154b。因而，可增加電晶體之開啟狀態電流並可抑制短通道效應。此外，可避免閾值電壓沿負方向偏移，並可減少電晶體之源極與汲極之間之洩漏電流；因而，可改進電晶體之電特性。
其次，參照圖3A至3E、圖4A至4D、圖5A至5C、及圖10A及10B說明具較圖2A至2C中所描繪之電晶體210更大開啟狀態電流之電晶體之製造方法範例。圖10B中所描繪之電晶體240的結構與圖2A至2C中所描繪之電晶體210的結構之間之差異，在於氧化物半導體膜106a中包含摻質之區域的結構。
首先，如同圖2A至2C中所描繪之電晶體210中，經由圖3A至3E、圖4A至4D、及圖5A至5C中所描繪之步驟，配置基板100上之絕緣膜102a、氧化物半導體膜106a、接觸氧化物半導體膜106a側面之絕緣膜110a、絕緣膜110a上之絕緣膜112a、閘極絕緣膜114a、閘極絕緣膜114a上之閘極電極116a、及閘極電極116a上之絕緣膜118a。此外，在氧化物半導體膜106a中，形成通道形成區域122及包含摻質且通道形成區域122夾於其間之區域120a及120b。此外，形成側壁絕緣膜124a及124b。
其次，摻質進一步添加至氧化物半導體膜106a，使得形成包含摻質之區域140a、140b、142a、及142b(詳 圖10A)。此處，使用閘極電極116a、絕緣膜118a、及側壁絕緣膜124a及124b作為遮罩，而添加摻質至氧化物半導體膜106a，使得以自校準方式形成添加摻質之區域140a、140b、142a、及142b及未添加摻質之區域(通道形成區域122)。
例如，包含摻質之區域140a及140b中摻質之濃度較佳地與圖5A中所描繪之包含摻質之區域120a及120b實質上相同。此外，包含摻質之區域142a及142b中摻質之濃度較佳地高於包含摻質之區域140a及140b。
具體地，包含摻質之區域140a、140b、142a、及142b中摻質之濃度高於或等於5 x 1018原子/cm3及低於或等於1 x 1022原子/cm3，較佳地高於或等於5 x 1018原子/cm3及低於5 x 1020原子/cm3。
在包含摻質之區域140a、140b、142a、及142b形成之後，可執行熱處理，使得進一步減少包含摻質之區域140a、140b、142a、及142b之薄層電阻。
結果，導電膜126a與包含摻質之區域142a之間及導電膜126b與包含摻質之區域142b之間之接觸電阻可減少，並可鬆弛施加於通道形成區域122之每一端部之電場。因此，之後將完成之電晶體之開啟狀態電流可增加，並可抑制短通道效應。
之後，形成導電膜126a及126b及導電膜128a及128b。當配置導電膜126a及126b而接觸側壁絕緣膜124a及124b時，甚至當遮罩發生未對齊時，可確定導電膜覆蓋氧化物半導體膜106a之表面。此外，可抑制因遮罩未對齊之電晶體之電特性變化。此外，氧化物半導體膜106a於源極電極及汲極電極形成中未暴露於蝕刻氣體，此係較佳的。
其次，絕緣膜130係形成於導電膜126a及126b、導電膜128a及128b、及絕緣膜118a之上，且絕緣膜132係形成於絕緣膜130之上。
經由以上步驟，可製造根據本發明之實施例之電晶體240(詳圖10B)。本實施例中所說明之電晶體於氧化物半導體膜中包括充當通道區域之通道形成區域122、包含摻質且通道形成區域122夾於其間之區域140a及140b、及包含摻質、區域140a及140b夾於其間、並接觸充當源極電極及汲極電極之導電膜126a及126b之區域142a及142b。因而，電晶體之開啟狀態電流可增加，並可抑制短通道效應。此外，可避免閾值電壓沿負方向偏移，並可減少電晶體之源極與汲極之間之洩漏電流；因而，可改進電晶體之電特性。
其次，參照圖3A至3E、圖4A至4D、圖5A至5C、圖7A至7C、及圖11A及11B說明具較圖2A至2C中所描繪之電晶體更大開啟狀態電流之電晶體之製造方法的另一範例。圖11B中所描繪之電晶體250之結構與圖2A至2C中所描繪之電晶體及圖10B中所描繪之電晶體之結構之間之差異，在於氧化物半導體膜106a中包含摻質之區域的結構。
如同圖2A至2C中所描繪之電晶體中，經由圖3A至3E、圖4A至4D、及圖5A至5C中所描繪之步驟，配置基板100上之絕緣膜102a、氧化物半導體膜106a、接觸氧化物半導體膜106a側面之絕緣膜110a、絕緣膜110a上之絕緣膜112a、閘極絕緣膜114a、閘極絕緣膜114a上之閘極電極116a、及閘極電極116a上之絕緣膜118a。此外，形成側壁絕緣膜124a及124b。
其次，在二導電膜形成之後，導電膜經選擇性蝕刻而形成導電膜126a、126b、128a、及128b(詳圖11A)。
其次，摻質添加至氧化物半導體膜106a，使得形成包含摻質之區域150a、150b、152a、152b、154a、及154b(詳圖11A)。此處，使用閘極電極116a、絕緣膜118a、側壁絕緣膜124a及124b、及導電膜128a及128b作為遮罩，而添加摻質至氧化物半導體膜106a，使得以自校準方式形成添加摻質之區域150a、150b、152a、152b、154a、及154b，及未添加摻質之區域(通道形成區域122)。
例如，包含摻質之區域150a及150b中摻質之濃度較佳地與圖5A中所描繪之包含摻質之區域120a及120b中摻質之濃度實質上相同。此外，包含摻質之區域152a及152b中摻質之濃度較佳地高於包含摻質之區域150a及150b。
包含摻質之區域150a、150b、152a、152b、154a、及154b中摻質之濃度高於或等於5 x 1018原子/cm3及低於或 等於1 x 1022原子/cm3，較佳地高於或等於5 x 1018原子/cm3及低於5 x 1020原子/cm3。通過導電膜126a及126b之摻質添加至氧化物半導體膜106a，使得形成包含摻質之區域152a及152b。另一方面，摻質未添加至氧化物半導體膜106a之區域，其與側壁絕緣膜124a及124b及導電膜128a及128b重疊，因為側壁絕緣膜124a及124b及導電膜128a及128b充當遮罩；結果，包含摻質之區域150a、150b、154a、及154b中摻質之濃度實質上相同。因此，包含摻質之區域152a及152b中摻質之濃度高於包含摻質之區域150a、150b、154a、及154b中摻質之濃度。
在包含摻質之區域150a、150b、152a、152b、154a、及154b形成之後，可執行熱處理，使得包含摻質之區域150a、150b、152a、152b、154a、及154b之薄層電阻進一步減少。
結果，導電膜126a與包含摻質之區域152a之間，及導電膜126b與包含摻質之區域152b之間之接觸電阻可減少，並可鬆弛施加於通道形成區域122之每一端部之電場。因此，之後將完成之電晶體的開啟狀態電流可增加，並可抑制短通道效應。
之後，絕緣膜130係形成於導電膜126a及126b、導電膜128a及128b、及絕緣膜118a之上，且絕緣膜132係形成於絕緣膜130之上。
經由以上步驟，可製造根據本發明之實施例之電晶體 250(詳圖11B)。本實施例中所說明之電晶體於氧化物半導體膜中包括充當通道區域之通道形成區域122、包含摻質且通道形成區域122夾於其間之區域150a及150b、及包含摻質、且區域150a及150b夾於其間、並接觸充當源極電極及汲極電極之導電膜126a及126b之區域152a及152b。因而，電晶體之開啟狀態電流可增加，並可抑制短通道效應。此外，可避免閾值電壓沿負方向偏移，並可減少電晶體之源極與汲極間之洩漏電流；因而，可改進電晶體之電特性。
此外，摻質經由導電膜126a及126b而添加至氧化物半導體膜，藉此氧化物半導體膜可免於受摻質損害，此係較佳的。
(實施例4)
在本實施例中，將參照圖12A至12C說明具與圖1A至1C及圖2A至2C中所描繪之半導體裝置部分不同結構之半導體裝置。
圖12A描繪具與圖1A至1C中所描繪之電晶體部分不同結構之電晶體260。如圖3E中所描繪，在圖1A至1C中所描繪之電晶體200中，移除絕緣膜110直至絕緣膜112經歷平面化處理之後氧化物半導體膜106a暴露為止；因此，絕緣膜110a與絕緣膜112a之間產生一步階。相對地，在圖12A中所描繪之半導體裝置中，絕緣膜112及絕緣膜110經歷平面化處理，使得絕緣膜110a與絕緣 膜112a之間並無步階。因而，以導電膜128a及128b之覆蓋可為有利。
如參照圖3A之說明，基板100上之絕緣膜配置可具有堆疊層結構。圖12A描繪採用一狀況，其中包括絕緣膜102b及絕緣膜102a之二層結構，其中氧化鋁膜用作絕緣膜102b及氧化矽膜用作絕緣膜102a。
圖12B描繪電晶體270，其具與圖2A至2C及圖12A中所描繪之電晶體部分不同之結構。如圖3E中所描繪，在圖2A至2C中所描繪之電晶體210中，移除絕緣膜110直至絕緣膜112經歷平面化處理之後氧化物半導體膜106a暴露為止；因此，絕緣膜110a與絕緣膜112a之間產生一步階。相對地，在圖12B中所描繪之半導體裝置中，絕緣膜112及絕緣膜110經歷平面化處理，使得絕緣膜110a與絕緣膜112a之間並無步階。因而，以導電膜126a及126b及導電膜128a及128b之覆蓋可為有利。
如參照圖3A之說明，基板100上之絕緣膜配置可具有堆疊層結構。圖12B描繪採用一狀況，其中包括絕緣膜102b及絕緣膜102a之二層結構，其中氧化鋁膜用作絕緣膜102b及氧化矽膜用作絕緣膜102a。
圖12C描繪電晶體280，其具與圖2A至2C及圖12A及12B中所描繪之電晶體部分不同之結構。在圖2A至2C中所描繪之電晶體210中，較導電膜126a厚之導電膜128a形成於導電膜126a之上，且較導電膜126b厚之導電膜128b形成於導電膜126b之上。相對地，在圖12C中所 描繪之電晶體280中，導電膜126a及126b分別形成於較導電膜126a及126b厚之導電膜128a及128b之上，且導電膜126a及126b分別接觸側壁絕緣膜124a及124b。
圖12A至12C中所描繪之每一半導體裝置可與圖1A至1C、圖2A至2C、圖8A及8B、圖9A及9B、圖10A及10B、及圖11A及11B中所描繪之任何半導體裝置自由組合。
(實施例5)
在本實施例中，將參照圖13A及13B、圖14、及圖15A及15B說明使用任何以上實施例中所說明之電晶體之半導體裝置之電路組態及其作業之範例。請注意，在每一電路圖中，有時電晶體旁寫入「OS」以便指示電晶體包括氧化物半導體。
<半導體裝置之截面結構>
首先，將參照圖13A說明半導體裝置之截面結構範例。圖13A中所描繪之半導體裝置包括電晶體160，其包括下部之第一半導體材料及電容器164；以及電晶體300，其包括上部之第二半導體材料。一記憶格包括電晶體160、電晶體300、及電容器164。
圖13A之電晶體160於基板100之上包括：包括半導體材料(例如，矽)之通道形成區域117a；通道形成區域117a夾於其間之雜質區域119a及119b；通道形成區域 117a上之閘極絕緣層108；及閘極絕緣層108上之閘極電極109。請注意，圖13A描繪一元件，其中未配置明顯源極及汲極電極；為求方便，該等元件亦稱為電晶體。此外，在該等狀況下，在說明電晶體之連接中，有時源極區域及源極電極統稱為「源極電極」，及汲極區域及汲極電極統稱為「汲極電極」。即，在本說明書中，「源極電極」可包括源極區域。
雜質區域119a充當電晶體160之源極電極及汲極電極之一。雜質區域119b充當電晶體160之源極電極及汲極電極之另一者。在圖13A中，雜質區域119b經由雜質區域121、佈線107、及氧化物半導體層中包含摻質之區域120b而連接至導電膜128b。換言之，電晶體160之源極電極及汲極電極之另一者電連接至電晶體300之源極電極及汲極電極之一。
請注意，本發明之實施例不侷限於此結構。記憶格、電晶體、及電容器之中之電連接可適當改變。例如，雜質區域119b可經由雜質區域121及雜質區域119c而電連接至另一記憶格中雜質區域119a。在此狀況下，開口不需形成於閘極絕緣層108中。此外，不一定形成佈線107。換言之，若電晶體160之源極電極及汲極電極之另一者電連接至另一記憶格中電晶體160之源極電極及汲極電極之一，電晶體160之源極電極及汲極電極之另一者不一定電連接至電晶體300之源極電極及汲極電極之一。
可使用類似於閘極電極109之材料及步驟形成佈線 107。基於佈線107，可避免CMP處理中造成之凹陷，且絕緣膜102a、閘極電極109、及佈線107之頂面可進一步平面化。
儘管圖13A中閘極電極109及佈線107各具有一層結構，並無此限制。閘極電極109及佈線107可各具有二層結構。例如，可採用鎢層堆疊於氮化鉭層上之結構。由於氮化鉭具有高功函數，相較於僅使用鎢之狀況，電晶體160之閾值電壓的絕對值可更大，並可釋放壓力。此外，相較於使用氮化鉭之狀況，閘極電極109之電阻可減少。
請注意，為體現更高整合，電晶體160較佳地具有一結構，並無圖13A中所描繪之側壁絕緣層。另一方面，若強調電晶體160之特性，側壁絕緣層可配置於閘極電極109側面，且雜質區域119a及119b可包括具有與雜質區域119a及119b不同雜質濃度之雜質區域，其係配置於與側壁絕緣層重疊之區域中。
根據本發明之實施例之電晶體用作圖13A中電晶體300。電晶體300包括通道形成區域122a、閘極電極116a、包含摻質之區域120a及120b、側壁絕緣膜124a及124b、閘極絕緣膜114a、絕緣膜118a、及導電膜128b。
圖13A中電容器164包括絕緣層114b、電極116b、未添加摻質之氧化物半導體層中區域122b、及閘極電極109。換言之，閘極電極116b充當電容器164之一電極，及閘極電極109充當電容器164之另一電極。
絕緣膜130經配置以覆蓋電晶體300及電容器164， 且絕緣膜132係配置於絕緣膜130之上。佈線134經由絕緣膜130及絕緣膜132中所形成之開口而連接至導電膜128b。圖13A中，儘管包含摻質之區域120b經由導電膜128b而連接至佈線134，所揭露之本發明不侷限於此。例如，佈線134可直接接觸包含摻質之區域120b。
儘管此處所有電晶體為n通道電晶體，不用說可使用p通道電晶體。由於所揭露之本發明之技術性質為於電晶體300中使用關閉狀態電流可充分減少之半導體材料，諸如氧化物半導體，使得可儲存資料，其不一定將半導體裝置之具體結構，諸如半導體裝置之材料或半導體裝置之結構，侷限於此處所說明之結構。
<基本電路>
其次，將參照圖13B說明圖13A中所描繪之半導體裝置的基本電路結構及其作業。在圖13B之半導體裝置中，第一佈線(第一線)電連接至電晶體160之源極電極或汲極電極，及第二佈線(第二線)電連接至電晶體160之汲極電極或源極電極。此外，第三佈線(第三線)電連接至電晶體300之源極電極或汲極電極，及第四佈線(第四線)電連接至電晶體300之閘極電極。電晶體160之閘極電極及電晶體300之汲極電極或源極電極電連接至電容器164之一電極，及第五佈線(第五線)電連接至電容器164之另一電極。請注意，第一佈線(第一線)可電連接至第三佈線(第三線)。
此處，根據本發明之實施例之電晶體用作電晶體300。根據本發明之實施例之電晶體特徵在於極小關閉狀態電流。為此原因，藉由關閉電晶體300電晶體160之閘極電極之電位可保持極長時間。提供電容器164有助於保持提供至電晶體160之閘極電極之電荷及讀取保持之資料。
請注意，對於電晶體160並無特別限制。在增加讀取資料速度方面，較佳地使用例如具高切換率之電晶體，諸如使用單晶矽形成之電晶體。
如以下所說明，利用可保持電晶體160之閘極電極之電位的特性，圖13B中半導體裝置可寫入、保持、及讀取資料。
首先，將說明資料之寫入及保持。第四佈線之電位設定為電晶體300開啟之電位，藉此電晶體300開啟。因此，第三佈線之電位供應至電晶體160及電容器164之閘極電極。即，預定電荷施加於電晶體160之閘極電極(資料之寫入)。此處，應用相應於二不同電位位準(以下應用低電位VL之電荷稱為電荷QL及應用高電位VH之電荷稱為電荷QH)之電荷之一。請注意，可採用應用三或更多不同電位位準之電荷以改進儲存容量。之後，第四佈線之電位設定為電晶體300關閉之電位，藉此電晶體300關閉。因而，施加於電晶體160之閘極電極之電荷保持(資料之保持)。
由於電晶體300之關閉狀態電流極小，電晶體160之 閘極電極中電荷長時期保持。
其次，將說明資料之讀取。當預定電位(固定電位)施加於第一佈線時，適當電位(讀出電位)施加於第五佈線，藉此第二佈線之電位依據電晶體160之閘極電極中保持之電荷量而改變。這是因為通常，當電晶體160為n通道電晶體時，QH提供至電晶體160之閘極電極的顯著閾值電壓Vth_H低於QL提供至電晶體160之閘極電極的顯著閾值電壓Vth_L。此處，顯著閾值電壓係指需用於開啟電晶體160之第五佈線之電位。因而，藉由設定第五佈線之電位為電位V0，其介於Vth_H及Vth_L之間(例如，V0=接地電位GND)，可決定提供至電晶體160之閘極電極之電荷。例如，若寫入中提供QH，當第五佈線之電位設定為V0(>vth_H)時，電晶體160開啟。若寫入中提供QL，甚至當第五佈線之電位設定為V0(<Vth_L)時，電晶體160保持關閉。因而，保持之資料可藉由測量第二佈線之電位而予讀取。
請注意，若記憶格為陣列，需僅從所欲記憶格讀出資料。因而，若讀取預定記憶格之資料，且未讀取其他記憶格之資料，用於讀取並非目標之記憶格中第五佈線可被供應電晶體160關閉之電位，與閘極電極之狀態無關，即，低於Vth_H之電位(例如，V1)。
接著，將說明資料之重寫。資料之重寫係以類似於資料之寫入及保持的方式執行。即，第四佈線之電位設定為電晶體300開啟之電位，藉此電晶體300開啟。因此，第 三佈線之電位(新資料之電位)施加於電晶體160之閘極電極及電容器164。之後，第四佈線之電位設定為電晶體300關閉之電位，藉此電晶體300關閉。因而，用於新資料之電荷施加於電晶體160之閘極電極。
在根據本發明之實施例之半導體裝置中，如以上說明，可藉由資料之另一寫入而直接重寫資料。因此，不需要快閃記憶體等中需要之使用高電壓而從浮動閘極提取電荷，因而可抑制藉由抹除作業造成之作業速度減少。換言之，可體現半導體裝置之高速作業。
請注意，電晶體300之汲極電極(或源極電極)電連接至電晶體160之閘極電極，藉此具有類似於用作非揮發性記憶體元件之浮動閘極電晶體之浮動閘極的效應。在下列說明中，電晶體300之汲極電極(或源極電極)及電晶體160之閘極電極彼此電連接之部分有時稱為節點FG。當電晶體300關閉時，節點FG可視為嵌入絕緣體中，且電荷保持於節點FG中。包括氧化物半導體之電晶體300之關閉狀態電流小於或等於包括矽半導體之電晶體的關閉狀態電流之十萬分之一；因而，因電晶體300之洩漏電流造成節點FG中累積之電荷損失可忽略不計。即，基於包括氧化物半導體之電晶體300，可體現可無電源而保持資料之非揮發性記憶體裝置。
例如，當電晶體300之關閉狀態電流於室溫(25℃)為小於或等於10zA(1zA(介安)為1 x 10-21A)及電容器164之電容值為約10fF，資料可保持106秒或更 長。應理解的是保持時間依據電晶體特性及電容值而改變。
在根據本發明之實施例之半導體記憶體裝置中，不存在發生於習知浮動閘極電晶體中之閘極絕緣膜(隧道絕緣膜)的惡化問題。即，可解決曾被視為問題之因電子注入浮動閘極之閘極絕緣膜惡化。此表示原則上寫入次數並無限制。此外，不需要習知浮動閘極電晶體中寫入或抹除資料所需之高電壓。
在根據本發明之實施例之半導體裝置中，節點FG具有類似於快閃記憶體等中浮動閘極電晶體之浮動閘極的效應，但本實施例之節點FG具有本質上與快閃記憶體等中浮動閘極不同之特徵。
在快閃記憶體中，由於施加於控制閘極之電位高，需保持格間適當距離以避免電位影響鄰近格之浮動閘極。此為抑制半導體裝置之高整合的因素之一。該因素歸因於快閃記憶體之基本原理，其中藉由應用高電場而產生隧道電流。
相對地，根據本實施例之半導體裝置係藉由切換包括氧化物半導體之電晶體而作業，且未使用藉由隧道電流之電荷注入的以上原理。即，不同於快閃記憶體，不需要電荷注入之高電場。因此，不需考量用於控制鄰近格之閘極的高電場效應，因而有利於高整合。
此外，超越快閃記憶體有利的是不需高電場及不需大週邊電路(諸如升壓器電路)。例如，根據本實施例施加 於記憶格之最高電壓(相同時間施加於記憶格之端子的最高電位與最低電位之間之差異)可為5V或更低，若寫入資料之二位準(一位元)，在每一記憶格中較佳地為3V或更低。
請注意，除了整合程度增加以外，可採用多位準技術以增加半導體裝置之儲存容量。例如，資料之三或更多位準寫入一記憶格，藉此相較於二位準(一位元)資料寫入之狀況，可增加儲存容量。除了電荷QL及電荷QH以外，藉由例如提供電荷Q，其不同於用於施加低電位之電荷QL及用於施加高電位之電荷QH，至第一電晶體之閘極電極，可達成多位準技術。在此狀況下，甚至在具相當大比例尺之電路結構中，可確保充分儲存容量(例如，15F2至50F2；F為最小特徵尺寸)。
其次，將參照圖14說明具有與圖13A及13B中所描繪之半導體裝置部分不同結構之半導體裝置。圖14中所描繪之半導體裝置與圖13A及13B中所描繪之半導體裝置不同，其包括導電膜126a，其經配置而接觸側壁絕緣膜124a及124c及氧化物半導體膜106a；及導電膜126b，其經配置而接觸側壁絕緣膜124b及氧化物半導體膜106a。一記憶格包括電晶體160、電晶體310、及電容器164。由於圖14中所描繪之半導體裝置之基本電路結構及其作業類似於圖13B中所描繪之半導體裝置，詳細說明未重複。
當充當源極電極及汲極電極之導電膜126a及126b經 配置而接觸側壁絕緣膜124a及124b時，甚至當遮罩發生未對齊，可確定以導電膜覆蓋氧化物半導體膜106a之表面。此外，可抑制因遮罩未對齊之電晶體的電特性變化。此外，氧化物半導體膜106a於源極電極及汲極電極形成中未暴露於蝕刻氣體，此係較佳的。
圖15A及15B各為包括(m x n)記憶格190之半導體裝置的電路圖範例。圖15A及15B中記憶格190之結構類似於圖13A及13B中記憶格。換言之，圖13A及13B中第一佈線及第三佈線彼此電連接，其相應於圖15A及15B中位元線BL；圖13A及13B中第二佈線相應於圖15A及15B中源極線SL；圖13A及13B中第四佈線相應於圖15A及15B中寫入字線WWL；及圖13A及13B中第五佈線相應於圖15A及15B中讀取字線RWL(詳圖15A及15B)。
圖15A中半導體裝置包括m(m為大於或等於2之整數)寫入字線WWL、m讀取字線RWL、n(n為大於或等於2之整數)位元線BL、具有以m(列)(垂直方向)x n(行)(水平方向)矩陣配置之記憶格190之記憶格陣列、連接至n位元線BL之第一驅動器電路191、及連接至m寫入字線WWL及m讀取字線RWL之第二驅動器電路192。請注意，圖15A中記憶格陣列為NOR記憶格陣列，其中記憶格為並聯連接。
圖15B中半導體裝置包括m(m為大於或等於2之整數)寫入字線WWL、m讀取字線RWL、n(n為大於或等 於2之整數)位元線BL、n信號線S、具有以m(列)(垂直方向)x n(行)(水平方向)矩陣配置之記憶格190之記憶格陣列、連接至n位元線BL及n信號線S之第一驅動器電路191、及連接至m寫入字線WWL及m讀取字線RWL之第二驅動器電路192。請注意，圖15B中記憶格陣列為NAND記憶格陣列，其中記憶格為串聯連接。
除了電晶體300及電晶體310以外，以上實施例中所說明之任何電晶體(電晶體200、210、220、230、240、及250)可用作圖15A及15B中以OS代表之電晶體。圖15A及15B中描繪使用電晶體300之狀況。
在圖15A及15B中，位址選擇信號線A連接至第二驅動器電路192。位址選擇信號線A為一種線，其傳輸用於選擇記憶格之列位址的信號。
其次，將說明圖15A中所描繪之半導體裝置中資料之寫入、保持、及讀取。
在圖15A中所描繪之半導體裝置中，資料之寫入、保持、及讀取基本上類似於圖13A及13B之狀況。以下說明特定寫入作業。請注意，作為一範例，說明電位VH(此處，VH低於電源電位VDD，即VH<VDD)或電位VL供應至節點FG之狀況；然而，供應至節點FG之電位之中關係不侷限於此範例。當電位VH供應至節點FG時保持之資料稱為資料「1」，及當電位VL供應至節點FG時保持之資料稱為資料「0」。
首先，藉由設定讀取字線RWL及寫入字線WWL之電位而選擇寫入目標之記憶格190，其分別將記憶格190連接至V0及VDD。
若資料「0」寫入記憶格190，VL便供應至位元線BL。若資料「1」寫入記憶格190，考量電晶體300中電位減少達其閾值電壓，VH或高於VH達電晶體300之閾值電壓之電位便供應至位元線BL。
藉由將讀取字線RWL之電位及寫入字線WWL之電位設定為V1而保持資料(此處，V1低於V0。換言之，V1<V0，例如，V1低於V0達VDD)。
當讀取字線RWL之電位從V0減少至V1時，節點FG中電位因與電容器164電容耦合而減少達V0-V1。因此，電晶體160關閉，與寫入資料「1」或資料「0」無關。
由於V1供應至寫入字線WWL，電晶體300處於關閉狀態。電晶體300之關閉狀態電流極小；因而，節點FG中電荷長時間保持。
藉由將讀取字線RWL之電位設定為V0及寫入字線WWL之電位設定為V1而讀取資料。
當讀取字線RWL之電位從V1增加至V0時，節點FG中電位因與電容器164電容耦合而增加達V0-V1。因此，若資料「1」供應至節點FG，節點FG中電位為VH，反之，若資料「0」供應至節點FG，節點FG中電位為VL。
藉由以上讀取作業，若資料「1」寫入記憶格190，電晶體160開啟及位元線BL之電位減少。若資料「0」寫入，電晶體160關閉及位元線BL之電位維持在讀取開始時位準或增加。
根據本發明之實施例之半導體裝置用作電晶體300。根據本發明之實施例之半導體裝置包括通道形成區域中氧化物半導體，使得電晶體之關閉狀態電流小。因此，若該等電晶體用於圖15A及15B中所描繪之半導體裝置，甚至當未供應電力時，儲存之資料可長時間保持，並可獲得寫入次數無限制之記憶體裝置。
(實施例6)
在本實施例中，參照圖16A至16C及圖17說明使用任何以上實施例中所說明之電晶體之半導體裝置之電路結構及其作業範例。請注意，在每一電路圖中，有時電晶體旁寫入「OS」以指示電晶體包括氧化物半導體。
<半導體裝置之截面結構>
在本實施例中，參照圖16A說明其結構相應於所謂動態隨機存取記憶體(DRAM)之半導體裝置範例。圖16A中半導體裝置包括電晶體320及電容器168。
根據本發明之實施例之電晶體用作圖16A中電晶體320。電晶體320包括通道形成區域122a、閘極電極116a、包含摻質之區域120a及120b、導電膜128a及 128b、側壁絕緣膜124a及124b、閘極絕緣膜114a、及絕緣膜118a。
圖16A中電容器168包括包含摻質之區域120a、絕緣膜130、及導電膜128a。換言之，導電膜128a充當電容器168之一電極，及包含摻質之區域120a充當電容器168之另一電極。
絕緣膜132經配置以覆蓋電晶體320及電容器168。導電膜128b經由形成於絕緣膜130及絕緣膜132中之開口而連接至佈線134。儘管包含摻質之區域120b經由圖16A中導電膜128b而連接至佈線134，所揭露之本發明不侷限於此。例如，未提供導電膜128b，佈線134可直接接觸包含摻質之區域120b。
其次，將參照圖16B說明具有與圖16A中所描繪之半導體裝置部分不同結構之半導體裝置。圖16B中所描繪之半導體裝置與圖16A中所描繪之半導體裝置不同，其包括導電膜126a，其經配置而接觸側壁絕緣膜124a及氧化物半導體膜106a；及導電膜126b，其經配置而接觸側壁絕緣膜124b及氧化物半導體膜106a。此外，導電膜128a係配置於導電膜126a之上，且絕緣膜130插於其間。此外，導電膜126b經由配置於絕緣膜130中之開口而連接至導電膜128b。
圖16B中所描繪之電容器169包括導電膜126a、絕緣膜130、及導電膜128。換言之，導電膜128a充當電容器169之一電極，及導電膜126a充當電容器169之另一 電極。
絕緣膜132經配置而覆蓋電晶體320及電容器169。導電膜128b經由絕緣膜130及絕緣膜132中所形成之開口而連接至佈線134。儘管導電膜126b經由圖16B中導電膜128b而連接至佈線134，所揭露之本發明不侷限於此。例如，未提供導電膜128b，佈線134可直接接觸導電膜126b。
<基本電路>
其次，將參照圖16C說明圖16A中所描繪之半導體裝置之基本電路結構及其作業。在圖16C中所描繪之半導體裝置中，第一佈線(第一線)電連接至電晶體320之源極電極或汲極電極，第二佈線(第二線)電連接至電晶體320之閘極電極，及電容器168之一電極電連接至電晶體320之汲極電極或源極電極。此外，第三佈線(第三線)電連接至電容器168之另一電極。請注意，參照圖16C之說明可參考圖16B中所描繪之半導體裝置之基本電路結構及其作業。
此處，包括氧化物半導體之電晶體用作例如電晶體320。包括氧化物半導體之電晶體具有顯著小關閉狀態電流之特性。因此，當電晶體320關閉時，供應至電容器168之電位可極長時間保持。
圖16C中所描繪之半導體裝置利用供應至電容器168之電位可保持之特性，藉此可執行資料之寫入、保持、及 讀取如下。
首先，將說明資料之寫入及保持。為求簡單，此處第三佈線之電位為固定。首先，第二佈線之電位設定為電晶體320開啟之電位，使得電晶體320開啟。以此方式，第一佈線之電位供應至電容器168之一電極。即，預定電荷提供至電容器168(資料之寫入)。之後，第二佈線之電位設定為電晶體320關閉之電位，使得電晶體320關閉。因而，提供至電容器168之電荷保持(資料之保持)。如以上說明，電晶體320具有極小關閉狀態電流，因而可長時間保持電荷。
其次，將說明資料之讀取。藉由設定第二佈線之電位為電晶體320開啟之電位，同時預定電位(固定電位)供應至第一佈線，第一佈線之電位依據電容器168中保持之電荷量而改變。因此，藉由第一佈線之電位可讀取儲存之資料。
其次，將說明資料之重寫。資料之重寫係以類似於資料之寫入及保持的方式執行。換言之，第二佈線之電位設定為電晶體320開啟之電位，使得電晶體320開啟。因此，第一佈線之電位(用於新資料之電位)供應至電容器168之一電極。之後，第二佈線之電位設定為電晶體320關閉之電位，使得電晶體320關閉。因此，用於新資料之電位提供至電容器168。
在根據所揭露之本發明之半導體裝置中，如以上說明，藉由資料之另一寫入可直接重寫資料。因此，可體現 半導體裝置之高速作業。
請注意，以上說明中使用電子為載子之n通道電晶體(n型電晶體)，但將理解的是可使用電洞為主要載子之p通道電晶體取代n通道電晶體。
圖17描繪包括m x n記憶格195之半導體裝置的電路圖範例。圖17中記憶格195之結構類似於圖16C。換言之，圖16C中第一佈線相應於圖17中位元線BL；圖16C中第二佈線相應於圖17中字線WL；及圖16C中第三佈線相應於圖17中源極線SL(詳圖17)。
圖17中所描繪之半導體裝置包括n位元線BL、m字線WL、具有以m(列)(垂直方向)x n(行)(水平方向)矩陣配置之記憶格195之記憶格陣列、連接至n位元線BL之第一驅動器電路196、及連接至m字線WL之第二驅動器電路197。
記憶格195包括電晶體320及電容器168。電晶體320之閘極電極連接至字線WL之一。電晶體320之源極電極及汲極電極之一連接至位元線BL之一。電晶體320之源極電極及汲極電極之另一者連接至電容器168之一電極。電容器168之另一電極連接至源極線SL及所供應之預定電位之一。任何以上實施例中所說明之電晶體施加於電晶體320。
根據本發明之實施例之半導體裝置包括通道形成區域中氧化物半導體，使得電晶體之關閉狀態電流小於包括通道形成區域中單晶矽之電晶體。因此，當電晶體施加於圖 15A及15B及圖16A至16C中所描繪之半導體裝置時，其各視為所謂DRAM，可獲得具有更新時期之間極長間隔之記憶體。
本實施例中所說明之結構及方法可與其他實施例中所說明之任何結構及方法適當組合。
(實施例7)
具有用於讀取目標資料之影像感測器功能的半導體裝置可使用根據本發明之實施例之半導體裝置予以製造。
圖18A描繪具有影像感測器功能之半導體裝置範例。圖18A為光感測器之等效電路圖，及圖18B及圖18C各為部分光感測器之截面圖。
在圖18A中，光感測器601包括光二極體602及放大器電路603。光二極體602為光電轉換元件，其於以光輻照半導體接面時產生電流。放大器電路603為放大藉由光二極體602接收光而獲得之電流之電路，或保持以電流累積之電荷之電路。當檢測到光進入光二極體602時，光感測器601可於將檢測之目標上讀取資料。請注意，諸如背光之光源可用於在目標上讀取資料。
放大器電路603之組態可為任何組態，只要可放大光二極體602中產生之電流。放大器電路603包括至少電晶體605，其放大光二極體602中產生之電流。
以下將在源極電極及汲極電極之一為第一端子及另一者為第二端子之假設下，說明圖18A中光感測器601之具 體組態。
在圖18A之光感測器601中，放大器電路603包括電晶體604、電晶體605、及電晶體606。電晶體604充當切換元件，其控制電流供應至放大器電路603。電晶體605之第一端子與第二端子之間之電流值或電阻值取決於供應至電晶體604之第二端子的電位。電晶體606充當用於供應輸出信號之電位的切換元件，其根據電流值或電阻值而設定為佈線OUT。
在本實施例中，根據本發明之實施例之半導體裝置可用作電晶體604。由於電晶體604中氧化物半導體中所包括之氧缺陷減少，閾值電壓之負偏移可減少，並可減少電晶體之源極與汲極之間之洩漏電流。因而，基於使用根據本發明之實施例之半導體裝置，可提供具改進之電特性的半導體裝置。
具體地，在圖18A中，光二極體602之陽極連接至佈線PR。光二極體602之陰極連接至電晶體604之第一端子。電晶體604之第二端子連接至放大器電路603中所包括之另一半導體元件；因而，電晶體604之第二端子的連接依據放大器電路603之組態而異。在圖18A中，電晶體604之第二端子連接至電晶體605之閘極電極。電晶體604之閘極電極連接至佈線TX。佈線TX被供應予用於控制電晶體604之切換之信號之電位。電晶體605之第一端子連接至佈線VR，其被供應予高位準電源電位VDD。電晶體605之第二端子連接至電晶體606之第一端子。電晶 體606之第二端子連接至佈線OUT。電晶體606之閘極電極連接至佈線SE，及佈線SE被供應予用於控制電晶體606之切換之信號之電位。佈線OUT被供應予從放大器電路603輸出之輸出信號之電位。
在圖18A中，電晶體604之第二端子及電晶體605之閘極電極彼此連接之節點標示為節點FD。輸出信號之電位係藉由累積於節點FD之電荷量決定。為更可靠地將電荷保持於節點FD中，儲存電容器可連接至節點FD。
甚至當電路圖中不同組件彼此連接時，存在實際狀況其中一導電膜具有複數組件之功能，諸如部分佈線充當電極之狀況。用詞「連接」亦表示一導電膜具有複數組件之功能的該等狀況。
請注意，圖18A描繪佈線PR、佈線TX、及佈線OUT連接至光感測器601之狀況；然而，在本發明之實施例中光感測器601中所包括之佈線數量不侷限於此範例。除了以上佈線以外，被供應予電源電位之佈線、被供應予用於重置放大器電路603中保持之電荷量之信號之電位之佈線等，可連接至光感測器601。
請注意，儘管圖18A描繪光感測器601之組態，其中放大器電路603僅包括充當切換元件之一電晶體604，本發明之實施例不侷限於此組態。在本發明之實施例中，一電晶體充當一切換元件；另一方面，複數電晶體可充當一切換元件。若複數電晶體充當一切換元件，複數電晶體可彼此並聯連接、串聯連接、或並聯連接極串聯連接組合。
請注意，在本說明書中，電晶體彼此串聯連接之狀態表示僅第一電晶體之第一端子及第二端子之一連接至僅第二電晶體之第一端子及第二端子之一的狀態。此外，電晶體彼此並聯連接之狀態表示第一電晶體之第一端子連接至第二電晶體之第一端子及第一電晶體之第二端子連接至第二電晶體之第二端子的狀態。
在圖18A中，根據本發明之實施例之半導體裝置可用作放大器電路603中所包括之電晶體604。由於電晶體604中氧化物半導體中所包括之氧缺陷減少，閾值電壓之負偏移可減少，並可減少電晶體之源極與汲極之間之洩漏電流。當氧化物半導體膜用於電晶體604之作用層時，電晶體604之關閉狀態電流可顯著減少。電晶體604充當用於保持光感測器601中所累積之電荷之切換元件；因而，可抑制電荷保持時期中電荷之洩漏。
圖18B描繪光感測器601中包括光二極體602及電晶體604之截面。
光感測器601中所包括之光二極體602於基板651之上包括依序堆疊之p型半導體膜615、i型半導體膜616、及n型半導體膜617。導電膜610電連接至充當光二極體602之陽極之p型半導體膜615。
光感測器601中所包括之導電膜618充當電晶體604之閘極電極。導電膜619a充當電晶體604之第一端子。導電膜620a充當電晶體604之第二端子。導電膜621連接至n型半導體膜617及導電膜619a。
在圖18B中，光感測器601包括充當佈線PR之導電膜610。導電膜610、導電膜619a、及導電膜620a可以該等方式形成，即形成於絕緣膜628上之一導電膜被處理為所欲形狀。
請注意，圖18B中光感測器601之截面圖顯示程序之後直至並包括形成導電膜621之步驟的狀態。在顯示裝置中，配置顯示元件以及光感測器601；因而，於形成導電膜621之後特別形成顯示元件。
圖18C描繪包括光感測器601中光二極體602及電晶體614之截面。圖18A及18B中描繪相應於電晶體604之電晶體614。電晶體614具有與圖18A及18B中所描繪之電晶體604部分不同之結構。
光感測器601中所包括之導電膜618充當電晶體614之閘極電極。導電膜619a及導電膜619b充當電晶體614之第一端子。導電膜620a及導電膜619b充當電晶體614之第二端子。導電膜621連接至n型半導體膜617及導電膜619a。
本實施例可與其他實施例中所說明之結構適當組合實施。
(實施例8)
在本實施例中，將參照圖19、圖20、及圖21說明以上實施例中所說明之任何半導體裝置應用於電子裝置之狀況。
圖19為可攜式裝置之方塊圖。圖19中可攜式裝置包括RF電路501、類比基帶電路502、數位基帶電路503、電池504、電源電路505、應用處理器506、快閃記憶體510、顯示控制器511、記憶體電路512、顯示器513、觸控感測器519、音頻電路517、鍵盤518等。顯示器513包括顯示部514、源極驅動器515、及閘極驅動器516。應用處理器506包括CPU 507、DSP 508、及介面509(IF 509)。記憶體電路大體上包括SRAM或DRAM，且以上實施例中所說明之半導體裝置用於記憶體電路512，使得資料可以高速寫入及讀取，資料可長時間保持，並可充分減少電力消耗。
其次，圖20為範例其中以上實施例中所說明之半導體裝置用於顯示器之記憶體電路400。圖20之記憶體電路400包括記憶體402、記憶體403、開關404、開關405、及記憶體控制器401。記憶體402及記憶體403係使用以上實施例中所說明之半導體裝置形成。
首先，影像資料係藉由應用處理器(未顯示)形成。形成之影像資料(輸入影像資料1)經由開關404而儲存於記憶體402中。接著，儲存於記憶體402之影像資料(儲存之影像資料1)經由開關405及顯示控制器406而傳輸至顯示器407。
若輸入影像資料1未改變，便經由記憶體402及開關405以通常約30Hz至60Hz之頻率而從顯示控制器406讀取儲存之影像資料1。
一旦於螢幕上重寫資料(即，若輸入影像資料改變)，應用處理器產生新影像資料(輸入影像資料2)。輸入影像資料2經由開關404而儲存於記憶體403中。亦於此期間，經由開關405而定期從記憶體402讀取儲存之影像資料1。在將新影像資料儲存於記憶體403中結束之後(儲存之影像資料2)，便開始從顯示器407之下列訊框讀取儲存之影像資料2；儲存之影像資料2經由將顯示之開關405及顯示控制器406而傳輸至顯示器407，此重複直至下一新影像資料儲存於記憶體402中為止。
以此方式，於記憶體402及記憶體403中交替執行資料寫入及資料讀取，藉此於顯示器407上執行顯示。請注意，不一定分別配置記憶體402及記憶體403，並可藉由劃分一記憶體而予獲得。以上實施例中所說明之半導體裝置用於記憶體402及記憶體403，藉此可以高速寫入及讀取資料，資料可長時間儲存，並可充分減少電力消耗。
其次，圖21為電子書閱讀器之方塊圖。圖21中電子書閱讀器包括電池701、電源電路702、微處理器703、快閃記憶體704、音頻電路705、鍵盤706、記憶體電路707、觸控面板708、顯示器709、及顯示控制器710。以上實施例中所說明之半導體裝置可用於記憶體電路707。記憶體電路707作動以暫時維持電子書之內容，例如加亮。當使用者希望標示電子書中部分時，使用者可藉由改變顯示顏色、加底線、內文黑體字、改變內文字型等，而從周圍顯示局部不同，此為本實施例之電子書閱讀器的強 調功能。即，使用者所需內容之資料可藉由強調功能儲存及維持。為長時期維持內容，內容可複製於快閃記憶體704中。亦在該等狀況下，使用以上實施例中所說明之半導體裝置，藉此可以高速寫入及讀取資料，資料可長時間儲存，並可充分減少電力消耗。
(實施例9)
在本實施例中，將參照圖22A至22F說明以上實施例中所說明之任何半導體裝置應用於電子裝置之狀況。在本實施例中，以上實施例中所說明之任何半導體裝置應用於電子裝置之範例包括電腦、行動電話(亦稱為蜂巢式電話或行動電話裝置)、個人數位助理(包括可攜式遊戲機、音頻再生裝置等)、諸如數位相機或數位攝影機之攝像機、電子紙、及電視裝置(亦稱為電視或電視接收器)。
圖22A顯示筆記型個人電腦，其包括外殼801、外殼802、顯示部803、鍵盤804等。外殼801及外殼802之至少之一包括半導體電路(例如，記憶體電路)，且記憶體電路包括任何以上實施例中所說明之半導體裝置。所以，可獲得筆記型個人電腦其中可以高速寫入及讀取資料，資料可長時間儲存，並可充分減少電力消耗。
圖22B為平板終端機810。平板終端機810包括：包括顯示部812之外殼811、包括顯示部814之外殼813、作業鍵815、及外部介面816。此外，配置用於操作平板 終端機810等之觸控筆817。半導體電路(例如，記憶體電路)包括於每一外殼811及外殼813中，且該些電路至少之一包括任何以上實施例中所說明之半導體裝置。因此，可獲得平板終端機其中可以高速寫入及讀取資料，資料可長時間儲存，並可充分減少電力消耗。
圖22C為結合電子紙之電子書閱讀器820，其包括二外殼，外殼821及外殼823。外殼821及外殼823分別包括顯示部825及顯示部827。外殼821及外殼823藉由鉸鏈837連接並可沿鉸鏈837開啟及關閉。外殼821進一步包括電力開關831、作業鍵833、揚聲器835等。外殼821及外殼823之至少之一包括半導體電路(例如，記憶體電路)，且記憶體電路包括任何以上實施例中所說明之半導體裝置。所以，可獲得電子書閱讀器其中可以高速寫入及讀取資料，資料可長時間儲存，並可充分減少電力消耗。
圖22D為行動電話，其包括外殼840及外殼841。再者，外殼840及外殼841處於一狀態，其中如圖22D中所描繪之發展而可滑動使得其一疊於另一者之上；以此方式，行動電話之尺寸可減少，使行動電話適於攜帶。外殼841包括顯示面板842、揚聲器843、麥克風844、作業鍵845、指向裝置846、相機鏡頭847、外部連接端子848等。此外，外殼840包括用於充電行動電話之太陽能電池849、外部記憶體槽850等。此外，天線併入外殼841中。外殼840及外殼841之至少之一包括半導體電路(例 如，記憶體電路)，且半導體電路包括任何以上實施例中所說明之半導體裝置。因此，可獲得行動電話其中可以高速寫入及讀取資料，資料可長時間儲存，並可充分減少電力消耗。
圖22E為數位相機，其包括主體861、顯示部867、目鏡863、作業開關864、顯示部865、電池866等。主體861包括半導體電路(例如，記憶體電路)，且半導體電路包括任何以上實施例中所說明之半導體裝置。因此，可獲得數位相機其中可以高速寫入及讀取資料，資料可長時間儲存，並可充分減少電力消耗。
圖22F描繪電視機870，其包括外殼871、顯示部873、支架875等。電視機870可以外殼871之作業開關或遙控器880作業。半導體電路(例如，記憶體電路)係配置於每一外殼871及遙控器880中，且任何以上實施例中所說明之半導體裝置係安裝於半導體電路中。所以，可獲得電視機其中可以高速寫入及讀取資料，資料可長時間儲存，並可充分減少電力消耗。
如以上說明，以上任何實施例中半導體裝置係安裝於本實施例中所說明之每一電子裝置中。因此，可體現具低電力消耗之電子裝置。
本申請案係依據2011年1月26日向日本專利局提出申請之序號2011-014632日本專利申請案及2011年1月26日向日本專利局提出申請之序號2011-014633日本專利申請案，其整個內容係以提及方式併入本文。

Claims (9)

  1. 一種半導體裝置，包含：於基板上之氧化物半導體膜，該氧化物半導體膜包含第一區域、第二區域、及介於該第一區域與該第二區域間的通道形成區域；於該基板上之第一絕緣膜；於該氧化物半導體膜上之閘極絕緣膜；於該閘極絕緣膜上之閘極電極；接觸該閘極絕緣膜及該閘極電極之側壁絕緣膜；電連接至該氧化物半導體膜之源極電極；電連接至該氧化物半導體膜之汲極電極；介於該源極電極與該第一區域間之第三區域；以及介於該汲極電極與該第二區域間之第四區域，其中，該第三區域與該第四區域包含選自鋁、鈦、鉻、鎳、銅、釔、鋯、鉬、銀、鉭、及鎢的至少一金屬元素，其中，該第一區域與該第二區域之各者包含摻質，其中，該摻質為選自氮、磷、砷、硼、鋁、氫、氦、氖、氬、氪及氙的至少一元素，其中，該第三區域於該氧化物半導體膜的通道長度方向中延伸於該源極電極的端部之上，其中，該第四區域於該氧化物半導體膜的該通道長度方向中延伸於該汲極電極的端部之上，其中，該第一絕緣膜接觸該氧化物半導體膜之側面。
  2. 一種半導體裝置，包含：於基板上之氧化物半導體膜，該氧化物半導體膜包含第一區域、第二區域、及介於該第一區域與該第二區域間的通道形成區域；於該基板上之第一絕緣膜；於該氧化物半導體膜上之閘極絕緣膜；於該閘極絕緣膜上之閘極電極；接觸該閘極絕緣膜及該閘極電極之側壁絕緣膜；電連接至該氧化物半導體膜之源極電極；電連接至該氧化物半導體膜之汲極電極；介於該源極電極與該第一區域間之第三區域；以及介於該汲極電極與該第二區域間之第四區域，其中，該第三區域與該第四區域包含選自鋁、鈦、鉻、鎳、銅、釔、鋯、鉬、銀、鉭、及鎢的至少一金屬元素，其中，該氧化物半導體膜包含選自In、Ga、Sn、及Zn的至少一金屬元素，其中，該第一區域與該第二區域之各者包含摻質，其中，該摻質為選自氮、磷、砷、硼、鋁、氫、氦、氖、氬、氪及氙的至少一元素，其中，該第三區域與該第四區域接觸該側壁絕緣膜，以及其中，該第一絕緣膜接觸該氧化物半導體膜之側面。
  3. 一種半導體裝置，包含：於基板上之氧化物半導體膜，該氧化物半導體膜包含第一區域、第二區域、及介於該第一區域與該第二區域間的通道形成區域；於該基板上之第一絕緣膜；於該氧化物半導體膜上之閘極絕緣膜；於該閘極絕緣膜上之閘極電極；接觸該閘極絕緣膜及該閘極電極之側壁絕緣膜；電連接至該氧化物半導體膜之源極電極；電連接至該氧化物半導體膜之汲極電極；介於該源極電極與該第一區域間之第三區域；以及介於該汲極電極與該第二區域間之第四區域，其中，該第三區域與該第四區域包含選自鋁、鈦、鉻、鎳、銅、釔、鋯、鉬、銀、鉭、及鎢的至少一金屬元素，其中，該第一區域與該第二區域之各者包含摻質，其中，該摻質為選自氮、磷、砷、硼、鋁、氫、氦、氖、氬、氪及氙的至少一元素，其中，該第三區域於該氧化物半導體膜的通道長度方向中延伸於該源極電極的端部之上，其中，該第四區域於該氧化物半導體膜的該通道長度方向中延伸於該汲極電極的端部之上，其中，該第三區域與該第四區域接觸該側壁絕緣膜，以及其中，該第一絕緣膜接觸該第三區域、該第四區域、及該氧化物半導體膜之側面。
  4. 如申請專利範圍第1、2及3項中任一項之半導體裝置，其中，該氧化物半導體膜包含結晶。
  5. 如申請專利範圍第1、2及3項中任一項之半導體裝置，更包含於該閘極電極上之第二絕緣膜，其中，該第二絕緣膜包含氧化鋁。
  6. 一種半導體裝置，包含：第一絕緣膜；於該第一絕緣膜上之氧化物半導體膜；於該氧化物半導體膜上之閘極絕緣膜；於該閘極絕緣膜上之閘極電極，該閘極電極與該氧化物半導體膜重疊，接觸該氧化物半導體膜的頂面之導電層；以及於該閘極電極上之第二絕緣膜；其中，該第一絕緣膜包含氧化矽，其中，該氧化物半導體膜包含In、Ga、及Zn，其中，該閘極絕緣膜的端部於該氧化物半導體膜的通道長度方向中延伸於該閘極電極的端部之上，其中，該閘極絕緣膜的該端部設置於該氧化物半導體膜之上，其中，該氧化物半導體膜包含第一區域與第二區域，其中，該第二區域的電阻率低於該第一區域的電阻率，其中，該第一區域包含通道形成區域，其中，該第二區域與該閘極絕緣膜的該端部彼此重疊，其中，該導電層為源極電極與汲極電極之一者，其中，該第二絕緣膜包含氧化矽，其中，該第二絕緣膜接觸該閘極絕緣膜的該端部的頂面，以及其中，該第二絕緣膜接觸該氧化物半導體膜的該頂面。
  7. 一種半導體裝置，包含：第一絕緣膜；於該第一絕緣膜上之氧化物半導體膜；於該氧化物半導體膜上之閘極絕緣膜；於該閘極絕緣膜上之閘極電極，該閘極電極與該氧化物半導體膜重疊，接觸該氧化物半導體膜的頂面之導電層；以及於該閘極電極上之第二絕緣膜；其中，該第一絕緣膜包含氧化矽，其中，該氧化物半導體膜包含In、Ga、及Zn，其中，該閘極絕緣膜的端部於該氧化物半導體膜的通道長度方向中延伸於該閘極電極的端部之上，其中，該閘極絕緣膜的該端部設置於該氧化物半導體膜之上，其中，該氧化物半導體膜包含第一區域與第二區域，其中，該第二區域的電阻率低於該第一區域的電阻率，其中，該第一區域與該閘極電極彼此重疊，其中，該第二區域與該閘極絕緣膜的該端部彼此重疊，其中，該導電層為源極電極與汲極電極之一者，其中，該第二絕緣膜包含氧化矽，其中，該第二絕緣膜接觸該閘極絕緣膜的該端部的頂面，以及其中，該第二絕緣膜接觸該氧化物半導體膜的該頂面。
  8. 一種半導體裝置，包含：第一絕緣膜；於該第一絕緣膜上之氧化物半導體膜；於該氧化物半導體膜上之閘極絕緣膜；於該閘極絕緣膜上之閘極電極，該閘極電極與該氧化物半導體膜重疊，接觸該氧化物半導體膜的頂面之導電層；以及於該閘極電極上之第二絕緣膜；其中，該第一絕緣膜包含氧化矽，其中，該氧化物半導體膜包含In、Ga、及Zn，其中，該閘極絕緣膜的端部於該氧化物半導體膜的通道長度方向中延伸於該閘極電極的端部之上，其中，該閘極絕緣膜的該端部設置於該氧化物半導體膜之上，其中，該氧化物半導體膜包含第一區域與第二區域，其中，該第一區域包含通道形成區域，其中，該第二區域包含摻質，其中，該第二區域與該閘極絕緣膜的該端部彼此重疊，其中，該導電層為源極電極與汲極電極之一者，其中，該第二絕緣膜包含氧化矽，其中，該第二絕緣膜接觸該閘極絕緣膜的該端部的頂面，以及其中，該第二絕緣膜接觸該氧化物半導體膜的該頂面。
  9. 如申請專利範圍第8項之半導體裝置，其中，該摻質為選自氮、磷、砷、硼、鋁、氫、氦、氖、氬、氪及氙的至少一元素。
TW107101091A 2011-01-26 2012-01-17 半導體裝置及其製造方法 TWI657580B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2011-014633 2011-01-26
JP2011014632 2011-01-26
JP2011-014632 2011-01-26
JP2011014633 2011-01-26

Publications (2)

Publication Number Publication Date
TW201813096A TW201813096A (zh) 2018-04-01
TWI657580B true TWI657580B (zh) 2019-04-21

Family

ID=46543520

Family Applications (7)

Application Number Title Priority Date Filing Date
TW107101091A TWI657580B (zh) 2011-01-26 2012-01-17 半導體裝置及其製造方法
TW101101769A TWI539597B (zh) 2011-01-26 2012-01-17 半導體裝置及其製造方法
TW110126911A TW202211311A (zh) 2011-01-26 2012-01-17 半導體裝置及其製造方法
TW105110770A TWI620328B (zh) 2011-01-26 2012-01-17 半導體裝置及其製造方法
TW112145967A TW202429551A (zh) 2011-01-26 2012-01-17 半導體裝置及其製造方法
TW108104252A TWI787452B (zh) 2011-01-26 2012-01-17 半導體裝置及其製造方法
TW112100911A TW202320146A (zh) 2011-01-26 2012-01-17 半導體裝置及其製造方法

Family Applications After (6)

Application Number Title Priority Date Filing Date
TW101101769A TWI539597B (zh) 2011-01-26 2012-01-17 半導體裝置及其製造方法
TW110126911A TW202211311A (zh) 2011-01-26 2012-01-17 半導體裝置及其製造方法
TW105110770A TWI620328B (zh) 2011-01-26 2012-01-17 半導體裝置及其製造方法
TW112145967A TW202429551A (zh) 2011-01-26 2012-01-17 半導體裝置及其製造方法
TW108104252A TWI787452B (zh) 2011-01-26 2012-01-17 半導體裝置及其製造方法
TW112100911A TW202320146A (zh) 2011-01-26 2012-01-17 半導體裝置及其製造方法

Country Status (4)

Country Link
US (2) US8809992B2 (zh)
JP (6) JP5956168B2 (zh)
KR (6) KR101945393B1 (zh)
TW (7) TWI657580B (zh)

Families Citing this family (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101932909B1 (ko) * 2010-03-04 2018-12-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 메모리 장치 및 반도체 장치
US9111795B2 (en) * 2011-04-29 2015-08-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device with capacitor connected to memory element through oxide semiconductor film
US9431545B2 (en) 2011-09-23 2016-08-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP6022880B2 (ja) 2011-10-07 2016-11-09 株式会社半導体エネルギー研究所 半導体装置及び半導体装置の作製方法
JP6026839B2 (ja) 2011-10-13 2016-11-16 株式会社半導体エネルギー研究所 半導体装置
US9117916B2 (en) 2011-10-13 2015-08-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising oxide semiconductor film
JP5912394B2 (ja) 2011-10-13 2016-04-27 株式会社半導体エネルギー研究所 半導体装置
US8637864B2 (en) 2011-10-13 2014-01-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
US9018629B2 (en) 2011-10-13 2015-04-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
TWI669760B (zh) * 2011-11-30 2019-08-21 日商半導體能源研究所股份有限公司 半導體裝置的製造方法
JP6111398B2 (ja) * 2011-12-20 2017-04-12 株式会社Ｊｏｌｅｄ 表示装置および電子機器
JP6053490B2 (ja) 2011-12-23 2016-12-27 株式会社半導体エネルギー研究所 半導体装置の作製方法
US8956912B2 (en) 2012-01-26 2015-02-17 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US8916424B2 (en) 2012-02-07 2014-12-23 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP6220526B2 (ja) * 2012-02-29 2017-10-25 株式会社半導体エネルギー研究所 半導体装置の作製方法
US9735280B2 (en) 2012-03-02 2017-08-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, method for manufacturing semiconductor device, and method for forming oxide film
US9349849B2 (en) 2012-03-28 2016-05-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device including the semiconductor device
JP2014199899A (ja) * 2012-08-10 2014-10-23 株式会社半導体エネルギー研究所 半導体装置
JP6208971B2 (ja) * 2012-09-14 2017-10-04 ルネサスエレクトロニクス株式会社 半導体装置、及び半導体装置の製造方法
KR102094568B1 (ko) * 2012-10-17 2020-03-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그의 제작 방법
US9865743B2 (en) 2012-10-24 2018-01-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including oxide layer surrounding oxide semiconductor layer
KR102207028B1 (ko) * 2012-12-03 2021-01-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US9276125B2 (en) 2013-03-01 2016-03-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
TWI664731B (zh) * 2013-05-20 2019-07-01 半導體能源研究所股份有限公司 半導體裝置
US9293599B2 (en) * 2013-05-20 2016-03-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP6018607B2 (ja) 2013-07-12 2016-11-02 株式会社半導体エネルギー研究所 半導体装置
JP6345023B2 (ja) * 2013-08-07 2018-06-20 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
JP6506545B2 (ja) * 2013-12-27 2019-04-24 株式会社半導体エネルギー研究所 半導体装置
US9443876B2 (en) 2014-02-05 2016-09-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device including the semiconductor device, display module including the display device, and electronic device including the semiconductor device, the display device, and the display module
JP6559444B2 (ja) 2014-03-14 2019-08-14 株式会社半導体エネルギー研究所 半導体装置の作製方法
US9722091B2 (en) 2014-09-12 2017-08-01 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US10403646B2 (en) 2015-02-20 2019-09-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR102292058B1 (ko) * 2015-02-26 2021-08-23 삼성디스플레이 주식회사 산화물 반도체 소자, 산화물 반도체 소자의 제조 방법 및 산화물 반도체 소자를 포함하는 유기 발광 표시 장치
JP6744108B2 (ja) 2015-03-02 2020-08-19 株式会社半導体エネルギー研究所 トランジスタ、トランジスタの作製方法、半導体装置および電子機器
JP6736321B2 (ja) 2015-03-27 2020-08-05 株式会社半導体エネルギー研究所 半導体装置の製造方法
KR102440302B1 (ko) 2015-04-13 2022-09-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
JP2016225614A (ja) * 2015-05-26 2016-12-28 株式会社半導体エネルギー研究所 半導体装置
WO2017081579A1 (en) 2015-11-13 2017-05-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
CN105448740A (zh) * 2015-11-16 2016-03-30 武汉华星光电技术有限公司 低温多晶硅薄膜晶体管的制作方法
JP6851814B2 (ja) 2015-12-29 2021-03-31 株式会社半導体エネルギー研究所 トランジスタ
KR102522595B1 (ko) 2016-04-29 2023-04-17 삼성디스플레이 주식회사 트랜지스터 패널 및 그 제조 방법
JP6949536B2 (ja) * 2017-04-14 2021-10-13 株式会社半導体エネルギー研究所 半導体装置
JP7331119B2 (ja) * 2019-04-15 2023-08-22 長江存儲科技有限責任公司 複数の機能性チップを伴う三次元ｎａｎｄメモリデバイスの集積
TW202406764A (zh) 2022-03-31 2024-02-16 日商島野股份有限公司 人力驅動車用輪轂組件

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050017303A1 (en) * 2003-04-23 2005-01-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor element, semiconductor device and methods for manufacturing thereof
US20070281400A1 (en) * 2006-04-28 2007-12-06 Shunpei Yamazaki Semiconductor device and manufacturing method thereof
US20100084655A1 (en) * 2008-10-08 2010-04-08 Canon Kabushiki Kaisha Field effect transistor and process for production thereof

Family Cites Families (183)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
US6849872B1 (en) 1991-08-26 2005-02-01 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3298974B2 (ja) 1993-03-23 2002-07-08 電子科学株式会社 昇温脱離ガス分析装置
JP3474286B2 (ja) * 1994-10-26 2003-12-08 株式会社半導体エネルギー研究所 薄膜トランジスタの作製方法
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
US5508212A (en) * 1995-04-27 1996-04-16 Taiwan Semiconductor Manufacturing Co. Salicide process for a MOS semiconductor device using nitrogen implant of titanium
US6281562B1 (en) * 1995-07-27 2001-08-28 Matsushita Electric Industrial Co., Ltd. Semiconductor device which reduces the minimum distance requirements between active areas
WO1997006554A2 (en) 1995-08-03 1997-02-20 Philips Electronics N.V. Semiconductor device provided with transparent switching element
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
TW392308B (en) * 1998-09-05 2000-06-01 United Microelectronics Corp Method of making metal oxide semiconductor (MOS) in IC
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP2001345442A (ja) 2000-06-01 2001-12-14 Nec Corp Ｍｉｓ型ｆｅｔ及び半導体装置の製造方法
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
JP2003050405A (ja) * 2000-11-15 2003-02-21 Matsushita Electric Ind Co Ltd 薄膜トランジスタアレイ、その製造方法およびそれを用いた表示パネル
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
US7061014B2 (en) 2001-11-05 2006-06-13 Japan Science And Technology Agency Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
US6841797B2 (en) * 2002-01-17 2005-01-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device formed over a surface with a drepession portion and a projection portion
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
CN1445821A (zh) 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
JP2004079790A (ja) 2002-08-19 2004-03-11 Oki Electric Ind Co Ltd 完全空乏型ｓｏｉ−ｍｏｓトランジスタおよびその製造方法
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
JP3923458B2 (ja) * 2003-09-10 2007-05-30 株式会社半導体エネルギー研究所 半導体装置
JP4540320B2 (ja) * 2003-09-19 2010-09-08 Ｏｋｉセミコンダクタ株式会社 半導体装置の製造方法
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
JP4620046B2 (ja) 2004-03-12 2011-01-26 独立行政法人科学技術振興機構 薄膜トランジスタ及びその製造方法
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
CN102544027B (zh) * 2004-09-15 2016-02-17 株式会社半导体能源研究所 半导体器件
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
CA2708335A1 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Amorphous oxide and field effect transistor
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
AU2005302963B2 (en) 2004-11-10 2009-07-02 Cannon Kabushiki Kaisha Light-emitting device
WO2006051995A1 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Field effect transistor employing an amorphous oxide
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI562380B (en) 2005-01-28 2016-12-11 Semiconductor Energy Lab Co Ltd Semiconductor device, electronic device, and method of manufacturing semiconductor device
US7608531B2 (en) 2005-01-28 2009-10-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, electronic device, and method of manufacturing semiconductor device
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
JP5008323B2 (ja) * 2005-03-28 2012-08-22 株式会社半導体エネルギー研究所 メモリ装置
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
TWI475667B (zh) 2005-03-28 2015-03-01 Semiconductor Energy Lab 記憶裝置和其製造方法
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
JP5073928B2 (ja) 2005-07-19 2012-11-14 光 小林 酸化膜の形成方法並びに半導体装置の製造方法
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
EP3614442A3 (en) 2005-09-29 2020-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having oxide semiconductor layer and manufactoring method thereof
JP5064747B2 (ja) 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
KR101117948B1 (ko) 2005-11-15 2012-02-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 디스플레이 장치 제조 방법
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
JP5015470B2 (ja) * 2006-02-15 2012-08-29 財団法人高知県産業振興センター 薄膜トランジスタ及びその製法
JP2007220818A (ja) 2006-02-15 2007-08-30 Kochi Prefecture Sangyo Shinko Center 薄膜トランジスタ及びその製法
JP5110803B2 (ja) 2006-03-17 2012-12-26 キヤノン株式会社 酸化物膜をチャネルに用いた電界効果型トランジスタ及びその製造方法
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
JP5128172B2 (ja) 2006-04-28 2013-01-23 株式会社半導体エネルギー研究所 半導体装置の作製方法
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
US7692223B2 (en) 2006-04-28 2010-04-06 Semiconductor Energy Laboratory Co., Ltd Semiconductor device and method for manufacturing the same
JP5285235B2 (ja) * 2006-04-28 2013-09-11 株式会社半導体エネルギー研究所 半導体装置
KR101014473B1 (ko) * 2006-06-02 2011-02-14 가시오게산키 가부시키가이샤 산화아연의 산화물 반도체 박막층을 포함하는 반도체 장치및 그 제조방법
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP5116277B2 (ja) 2006-09-29 2013-01-09 株式会社半導体エネルギー研究所 半導体装置、表示装置、液晶表示装置、表示モジュール及び電子機器
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7511343B2 (en) 2006-10-12 2009-03-31 Xerox Corporation Thin film transistor
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
WO2008069255A1 (en) 2006-12-05 2008-06-12 Canon Kabushiki Kaisha Method for manufacturing thin film transistor using oxide semiconductor and display apparatus
JP5305630B2 (ja) 2006-12-05 2013-10-02 キヤノン株式会社 ボトムゲート型薄膜トランジスタの製造方法及び表示装置の製造方法
KR101146574B1 (ko) 2006-12-05 2012-05-16 캐논 가부시끼가이샤 산화물 반도체를 이용한 박막 트랜지스터의 제조방법 및 표시장치
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
JP4939960B2 (ja) * 2007-02-05 2012-05-30 株式会社東芝 半導体装置およびその製造方法
KR101410926B1 (ko) 2007-02-16 2014-06-24 삼성전자주식회사 박막 트랜지스터 및 그 제조방법
JP5415001B2 (ja) 2007-02-22 2014-02-12 株式会社半導体エネルギー研究所 半導体装置
US7994000B2 (en) * 2007-02-27 2011-08-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
KR101453829B1 (ko) * 2007-03-23 2014-10-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치 및 그 제조 방법
JP4727684B2 (ja) * 2007-03-27 2011-07-20 富士フイルム株式会社 薄膜電界効果型トランジスタおよびそれを用いた表示装置
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
WO2008133345A1 (en) 2007-04-25 2008-11-06 Canon Kabushiki Kaisha Oxynitride semiconductor
US8803781B2 (en) 2007-05-18 2014-08-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
ATE490560T1 (de) * 2007-05-31 2010-12-15 Canon Kk Verfahren zur herstellung eines dünnschichttransistors mit einem oxidhalbleiter
US20090108294A1 (en) 2007-10-30 2009-04-30 International Business Machines Corporation Scalable high-k dielectric gate stack
JP5430846B2 (ja) 2007-12-03 2014-03-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR101594335B1 (ko) * 2007-12-03 2016-02-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
US8047442B2 (en) * 2007-12-03 2011-11-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP5213422B2 (ja) * 2007-12-04 2013-06-19 キヤノン株式会社 絶縁層を有する酸化物半導体素子およびそれを用いた表示装置
JP5215158B2 (ja) 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
US20100295042A1 (en) * 2008-01-23 2010-11-25 Idemitsu Kosan Co., Ltd. Field-effect transistor, method for manufacturing field-effect transistor, display device using field-effect transistor, and semiconductor device
JP2009206508A (ja) * 2008-01-31 2009-09-10 Canon Inc 薄膜トランジスタ及び表示装置
US8586979B2 (en) 2008-02-01 2013-11-19 Samsung Electronics Co., Ltd. Oxide semiconductor transistor and method of manufacturing the same
EP2086013B1 (en) 2008-02-01 2018-05-23 Samsung Electronics Co., Ltd. Oxide semiconductor transistor
KR101512818B1 (ko) 2008-02-01 2015-05-20 삼성전자주식회사 산화물 반도체 트랜지스터 및 그 제조방법
JP5467728B2 (ja) 2008-03-14 2014-04-09 富士フイルム株式会社 薄膜電界効果型トランジスタおよびその製造方法
US7955926B2 (en) * 2008-03-26 2011-06-07 International Business Machines Corporation Structure and method to control oxidation in high-k gate structures
JP5704790B2 (ja) * 2008-05-07 2015-04-22 キヤノン株式会社 薄膜トランジスタ、および、表示装置
KR101496148B1 (ko) 2008-05-15 2015-02-27 삼성전자주식회사 반도체소자 및 그 제조방법
JP5415713B2 (ja) 2008-05-23 2014-02-12 株式会社半導体エネルギー研究所 半導体装置
WO2009142309A1 (en) * 2008-05-23 2009-11-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8053253B2 (en) * 2008-06-06 2011-11-08 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
TWI622175B (zh) * 2008-07-31 2018-04-21 半導體能源研究所股份有限公司 半導體裝置
TWI500160B (zh) * 2008-08-08 2015-09-11 Semiconductor Energy Lab 半導體裝置及其製造方法
US9082857B2 (en) * 2008-09-01 2015-07-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising an oxide semiconductor layer
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
JP5491833B2 (ja) * 2008-12-05 2014-05-14 株式会社半導体エネルギー研究所 半導体装置
WO2010071034A1 (en) 2008-12-19 2010-06-24 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing transistor
KR20100075026A (ko) 2008-12-24 2010-07-02 삼성전자주식회사 박막 트랜지스터 기판 및 이의 제조 방법
US8749930B2 (en) * 2009-02-09 2014-06-10 Semiconductor Energy Laboratory Co., Ltd. Protection circuit, semiconductor device, photoelectric conversion device, and electronic device
JP5760298B2 (ja) 2009-05-21 2015-08-05 ソニー株式会社 薄膜トランジスタ、表示装置、および電子機器
JP2011029610A (ja) 2009-06-26 2011-02-10 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
KR101791370B1 (ko) 2009-07-10 2017-10-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR101782176B1 (ko) 2009-07-18 2017-09-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제조 방법
KR102097932B1 (ko) 2009-07-31 2020-04-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 디바이스 및 그 형성 방법
WO2011013523A1 (en) 2009-07-31 2011-02-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
WO2011013502A1 (en) 2009-07-31 2011-02-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR101799252B1 (ko) 2009-07-31 2017-11-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
WO2011013596A1 (en) 2009-07-31 2011-02-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
TWI535014B (zh) 2010-11-11 2016-05-21 半導體能源研究所股份有限公司 半導體裝置及其製造方法
WO2012090973A1 (en) 2010-12-28 2012-07-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP5975635B2 (ja) 2010-12-28 2016-08-23 株式会社半導体エネルギー研究所 半導体装置
WO2012090974A1 (en) 2010-12-28 2012-07-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US8941112B2 (en) 2010-12-28 2015-01-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US9443984B2 (en) 2010-12-28 2016-09-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
WO2012090799A1 (en) 2010-12-28 2012-07-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
TWI535032B (zh) 2011-01-12 2016-05-21 半導體能源研究所股份有限公司 半導體裝置的製造方法
US8912080B2 (en) 2011-01-12 2014-12-16 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of the semiconductor device
TWI570809B (zh) 2011-01-12 2017-02-11 半導體能源研究所股份有限公司 半導體裝置及其製造方法
US20120178224A1 (en) 2011-01-12 2012-07-12 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
TWI570920B (zh) 2011-01-26 2017-02-11 半導體能源研究所股份有限公司 半導體裝置及其製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050017303A1 (en) * 2003-04-23 2005-01-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor element, semiconductor device and methods for manufacturing thereof
US20070281400A1 (en) * 2006-04-28 2007-12-06 Shunpei Yamazaki Semiconductor device and manufacturing method thereof
US20100084655A1 (en) * 2008-10-08 2010-04-08 Canon Kabushiki Kaisha Field effect transistor and process for production thereof

Also Published As

Publication number Publication date
TW202429551A (zh) 2024-07-16
JP2016181718A (ja) 2016-10-13
JP2019012851A (ja) 2019-01-24
KR20190015429A (ko) 2019-02-13
US10008587B2 (en) 2018-06-26
TWI620328B (zh) 2018-04-01
US20120187397A1 (en) 2012-07-26
JP2022191455A (ja) 2022-12-27
JP2012169605A (ja) 2012-09-06
KR20200064042A (ko) 2020-06-05
KR102118516B1 (ko) 2020-06-03
JP5956168B2 (ja) 2016-07-27
KR102500191B1 (ko) 2023-02-16
TW202320146A (zh) 2023-05-16
TW201244096A (en) 2012-11-01
TW202211311A (zh) 2022-03-16
KR101945393B1 (ko) 2019-02-08
KR20220054760A (ko) 2022-05-03
US8809992B2 (en) 2014-08-19
JP6854794B2 (ja) 2021-04-07
TW201921684A (zh) 2019-06-01
KR20210035159A (ko) 2021-03-31
US20150037932A1 (en) 2015-02-05
JP6216411B2 (ja) 2017-10-18
KR102389641B1 (ko) 2022-04-22
KR20210152445A (ko) 2021-12-15
KR20120099342A (ko) 2012-09-10
KR102338685B1 (ko) 2021-12-14
TWI787452B (zh) 2022-12-21
JP2021073703A (ja) 2021-05-13
TW201813096A (zh) 2018-04-01
JP6419919B2 (ja) 2018-11-07
KR102234337B1 (ko) 2021-03-31
TW201628199A (zh) 2016-08-01
JP2018019090A (ja) 2018-02-01
TWI539597B (zh) 2016-06-21

Similar Documents

Publication Publication Date Title
KR102338685B1 (ko) 반도체 장치 및 그의 제작 방법
US9023684B2 (en) Semiconductor device and manufacturing method thereof
US10069014B2 (en) Semiconductor device and manufacturing method thereof