JP2014199899A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2014199899A JP2014199899A JP2013161385A JP2013161385A JP2014199899A JP 2014199899 A JP2014199899 A JP 2014199899A JP 2013161385 A JP2013161385 A JP 2013161385A JP 2013161385 A JP2013161385 A JP 2013161385A JP 2014199899 A JP2014199899 A JP 2014199899A
- Authority
- JP
- Japan
- Prior art keywords
- film
- electrode
- insulating film
- semiconductor film
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/0004—Devices characterised by their operation
- H01L33/0041—Devices characterised by their operation characterised by field-effect operation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
- H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Liquid Crystal (AREA)
- Semiconductor Integrated Circuits (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
【課題】開口率を低減させず、電荷容量を大きくした容量素子を有する半導体装置を提供する。
【解決手段】透光性を有する半導体膜を含むトランジスタと、一対の電極の間に誘電体膜が設けられた容量素子において、一対の電極と誘電体膜を、透光性を有する材料で形成する。一対の電極のうち、一方の電極は、トランジスタの半導体膜と同一表面上に形成された半導体膜を用いる。容量素子を形成する誘電体膜としてゲート絶縁膜を用いる。一対の電極のうち、他方の電極は、透光性を有する半導体膜か、透光性を有する導電膜を用いて形成する。
【選択図】図３
【解決手段】透光性を有する半導体膜を含むトランジスタと、一対の電極の間に誘電体膜が設けられた容量素子において、一対の電極と誘電体膜を、透光性を有する材料で形成する。一対の電極のうち、一方の電極は、トランジスタの半導体膜と同一表面上に形成された半導体膜を用いる。容量素子を形成する誘電体膜としてゲート絶縁膜を用いる。一対の電極のうち、他方の電極は、透光性を有する半導体膜か、透光性を有する導電膜を用いて形成する。
【選択図】図３
Description
本明細書などで開示する発明は半導体装置に関する。
なお、本明細書中において半導体装置とは、半導体特性を利用することで機能しうる装置全般を指し、トランジスタ、半導体回路、記憶装置、撮像装置、表示装置、電気光学装置および電子機器などは、全て半導体装置と言える。
近年、液晶ディスプレイ（ＬＣＤ）などのフラットパネルディスプレイが広く普及してきている。フラットパネルディスプレイなどの表示装置において、行方向及び列方向に配設された画素内には、スイッチング素子であるトランジスタと、当該トランジスタと電気的に接続された液晶素子と、当該液晶素子と並列に接続された容量素子とが設けられている。
当該トランジスタの半導体膜を構成する半導体材料としては、アモルファス（非晶質）シリコンまたはポリ（多結晶）シリコンなどのシリコン半導体が汎用されている。
また、半導体特性を示す金属酸化物（以下、酸化物半導体と記す。）は、トランジスタの半導体膜に適用できる半導体材料である。例えば、酸化亜鉛またはＩｎ−Ｇａ−Ｚｎ系酸化物半導体を用いて、トランジスタを作製する技術が開示されている（特許文献１及び特許文献２参照）。
容量素子は一対の電極の間に誘電体膜が設けられており、一対の電極のうち、少なくとも一方の電極は、トランジスタを構成するゲート電極、ソース電極またはドレイン電極など遮光性を有する導電膜で形成されていることが多い。
また、容量素子の容量値を大きくするほど、電界を加えた状況において、液晶素子の液晶分子の配向を一定に保つことができる期間を長くすることができる。静止画を表示させる表示装置において、当該期間を長くできることは、画像データを書き換える回数を低減することができ、消費電力の低減が望める。
容量素子の電荷容量を大きくするためには、容量素子の占有面積を大きくする、具体的には一対の電極が重畳している面積を大きくするという手段がある。しかしながら、上記表示装置において、一対の電極が重畳している面積を大きくするために遮光性を有する導電膜の面積を大きくすると、画素の開口率が低減し、画像の表示品位が低下する。
そこで、上記課題に鑑みて、本発明の一態様は、開口率が高く、且つ電荷容量を増大させることが可能な容量素子を有する半導体装置を提供することを課題の一とする。
本発明の一態様は、トランジスタと、透光性を有する容量素子とが設けられた半導体装置である。具体的には、当該容量素子を構成する一対の電極と誘電体膜を、透光性を有する材料により形成する。一対の電極のうち少なくとも一方を、透光性を有する半導体膜で形成する。また、当該容量素子を構成する一対の電極のうち他方を、透光性を有する導電膜または透光性を有する半導体膜を用いて形成する。
透光性を有する半導体膜は、酸化物半導体を用いて形成することができる。酸化物半導体は、エネルギーギャップが３．０ｅＶ以上と大きく、可視光に対する透過率が大きいためである。
透光性を有する容量素子は、トランジスタを構成する材料や、作製工程を利用することで作製できる。例えば、容量素子の一方の電極は、トランジスタの半導体膜を形成する工程を利用でき、容量素子の誘電体膜は、トランジスタのゲート絶縁膜を形成する工程を利用できる。
トランジスタの半導体膜を形成する工程で形成した半導体膜の一部を容量素子の電極として機能させる場合、当該半導体膜の導電率を増大させることが好ましい。例えば、ホウ素、窒素、フッ素、アルミニウム、リン、ヒ素、インジウム、スズ、アンチモン及び希ガス元素から選ばれた一種以上を半導体膜に添加することが好ましい。なお、上記元素を当該半導体膜に添加する方法としては、イオン注入法またはイオンドーピング法などがあり、当該半導体膜を上記元素含むプラズマに曝すことでも上記元素を添加することができる。
また、酸化物半導体膜を容量素子の電極として機能させる場合、酸化物半導体膜と接して窒化絶縁膜を設けても良い。窒化絶縁膜と酸化物半導体膜が接することで、当該窒化絶縁膜と当該酸化物半導体膜の界面における欠陥準位（界面準位）、または当該窒化絶縁膜に含まれる窒素が当該酸化物半導体膜に拡散することにより、当該酸化物半導体膜の導電率が増大する。
上記より、容量素子において、窒化絶縁膜が上記半導体膜に接する構造とすることで、イオン注入法またはイオンドーピング法など、導電率を増大させる元素を上記半導体膜に添加する工程を省略することができ、半導体装置の歩留まりを向上させ、作製コストを低減することができる。
半導体膜を容量素子の電極として機能させる場合、半導体膜の導電率は、１０Ｓ／ｃｍ以上１０００Ｓ／ｃｍ以下、好ましくは１００Ｓ／ｃｍ以上１０００Ｓ／ｃｍ以下とする。
上記構成とすることで、容量素子は透光性を有するため、画素内のトランジスタが形成される箇所以外の領域に大きく（大面積に）形成することができる。従って、開口率を高めつつ、電荷容量を増大させた半導体装置を得ることができる。この結果、表示品位の優れた半導体装置を得ることができる。
また、容量素子において、誘電体膜はトランジスタを構成する絶縁膜を用いることから、当該絶縁膜と同じ積層構造とすることができる。例えば、トランジスタのゲート電極上に設けられた絶縁膜を窒化絶縁膜及び酸化絶縁膜の積層構造とする場合、容量素子の誘電体膜は、窒化絶縁膜及び酸化絶縁膜の積層構造とすることができる。
なお、トランジスタの半導体膜を酸化物半導体膜とし、窒化絶縁膜及び酸化絶縁膜の積層構造をゲート電極上に設けられる絶縁膜とする場合、当該酸化絶縁膜は窒素を透過させにくい、すなわち窒素に対するバリア性を有していることが好ましい。
このようにすることで、トランジスタの半導体膜である酸化物半導体膜に窒素及び水素の一方または双方が拡散することを抑制でき、トランジスタの電気特性変動を抑制することができる。
上記において、本発明の一態様である半導体装置は、トランジスタのゲート電極と電気的に接続された走査線と、走査線と平行方向に延伸し、走査線と同一表面上に設けられた容量線とが設けられている。容量素子の一方の電極は、トランジスタのソース電極またはドレイン電極を形成する際に形成することができる導電膜によってトランジスタと電気的に接続されている。
容量素子の他方の電極は容量線と電気的に接続する。また、容量素子の他方の電極と接続する容量線は、容量線の一部を当該電極の外周に沿って接して設けることができる。このようにすることで、当該電極と容量線の接触抵抗を低減でき、容量素子に効率よく電荷を供給することができる。
本発明の一態様は、チャネル形成領域に透光性を有する半導体膜を含むトランジスタと、第１の電極と、第２の電極の間に誘電体膜が設けられた容量素子を有し、容量素子において、第１の電極と、第２の電極と、誘電体膜は透光性を有する材料で形成され、トランジスタの透光性を有する半導体膜と同一表面上に形成される半導体膜が第１の電極として機能し、第２の電極は、トランジスタのゲート絶縁膜より下方に形成され、ゲート絶縁膜の第１の電極と前記第２の電極が重畳する領域を誘電体膜として用いることを特徴とする半導体装置である。
本発明の一態様は、チャネル形成領域に透光性を有する半導体膜を含むトランジスタと、第１の電極と、第２の電極の間に誘電体膜が設けられた容量素子とを有し、容量素子において、第１の電極と、第２の電極と、誘電体膜は透光性を有する材料で形成され、トランジスタの透光性を有する半導体膜と同一表面上に形成される半導体膜が第１の電極として機能し、誘電体膜は窒化絶縁膜及び酸化絶縁膜の積層構造を有し、第２の電極は、窒化絶縁膜に接して形成されることを特徴とする半導体装置である。
第１の電極は、トランジスタの透光性を有する半導体膜のチャネル形成領域よりも導電率が高い領域を有する。第１の電極は画素電極に電気的に接続され、第２の電極の電位は、画素電極の電位よりも高い電位であることを特徴とする。
なお、本発明の一態様である半導体装置を作製する作製方法についても本発明の一態様に含まれる。
本発明の一態様より、開口率を高めつつ、電荷容量を増大させた容量素子を有する半導体装置を提供することができる。
以下では、本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明は以下の説明に限定されず、その形態および詳細を様々に変更し得ることは、当業者であれば容易に理解される。また、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。
以下に説明する本発明の構成において、同一部分または同様の機能を有する部分には同一の符号を異なる図面間で共通して用い、その繰り返しの説明は省略する。また、同様の機能を有する部分を指す場合には、ハッチパターンを同じくし、特に符号を付さない場合がある。
本明細書で説明する各図において、各構成の大きさ、膜の厚さ、または領域は、明瞭化のために誇張されている場合がある。よって、必ずしもそのスケールに限定されない。
本明細書などにおいて、第１、第２等として付される序数詞は便宜上用いるものであり、工程順または積層順を示すものではない。また、本明細書等において発明を特定するための事項として固有の名称を示すものではない。
また、本発明における「ソース」及び「ドレイン」の機能は、回路動作において電流の方向が変化する場合などには入れ替わることがある。このため、本明細書においては、「ソース」及び「ドレイン」の用語は、入れ替えて用いることができるものとする。
また、電圧とは２点間における電位差のことをいい、電位とはある一点における静電場の中にある単位電荷が持つ静電エネルギー（電気的な位置エネルギー）のことをいう。ただし、一般的に、ある一点における電位と基準となる電位（例えば接地電位）との電位差のことを、単に電位もしくは電圧と呼び、電位と電圧が同義語として用いられることが多い。このため、本明細書では特に指定する場合を除き、電位を電圧と読み替えてもよいし、電圧を電位と読み替えてもよいこととする。
本明細書において、「平行」とは、二つの直線が−１０°以上１０°以下の角度で配置されている状態をいう。従って、−５°以上５°以下の場合も含まれる。また、「垂直」とは、二つの直線が８０°以上１００°以下の角度で配置されている状態をいう。従って、８５°以上９５°以下の場合も含まれる。
（実施の形態１）
本実施の形態では、本発明の一態様である半導体装置について、図面を用いて説明する。なお、本実施の形態では、液晶表示装置を例にして本発明の一態様である半導体装置を説明する。
本実施の形態では、本発明の一態様である半導体装置について、図面を用いて説明する。なお、本実施の形態では、液晶表示装置を例にして本発明の一態様である半導体装置を説明する。
〈半導体装置の構成〉
図１（Ａ）に、半導体装置の構成例を示す図を示す。図１（Ａ）に示す半導体装置は、画素部１００と、走査線駆動回路１０４と、信号線駆動回路１０６と、各々が平行または略平行に配設され、且つ走査線駆動回路１０４によって電位が制御されるｍ本の走査線１０７と、各々が平行または略平行に配設され、且つ信号線駆動回路１０６によって電位が制御されるｎ本の信号線１０９と、を有する。さらに、画素部１００はマトリクス状に配設された複数の画素１０１を有する。また、走査線１０７に沿って、各々が平行または略平行に配設された容量線１１５（図１（Ａ）に図示せず。）を有する。なお、容量線１１５は、信号線１０９に沿って、各々が平行または略平行に配設されていてもよい。
図１（Ａ）に、半導体装置の構成例を示す図を示す。図１（Ａ）に示す半導体装置は、画素部１００と、走査線駆動回路１０４と、信号線駆動回路１０６と、各々が平行または略平行に配設され、且つ走査線駆動回路１０４によって電位が制御されるｍ本の走査線１０７と、各々が平行または略平行に配設され、且つ信号線駆動回路１０６によって電位が制御されるｎ本の信号線１０９と、を有する。さらに、画素部１００はマトリクス状に配設された複数の画素１０１を有する。また、走査線１０７に沿って、各々が平行または略平行に配設された容量線１１５（図１（Ａ）に図示せず。）を有する。なお、容量線１１５は、信号線１０９に沿って、各々が平行または略平行に配設されていてもよい。
各走査線１０７は、画素部１００においてｍ行ｎ列に配設された画素１０１のうち、いずれかの行に配設されたｎ個の画素１０１と電気的に接続される。また、各信号線１０９は、ｍ行ｎ列に配設された画素１０１のうち、いずれかの列に配設されたｍ個の画素１０１に電気的に接続される。ｍ、ｎは、ともに１以上の整数である。また、各容量線１１５は、ｍ行ｎ列に配設された画素１０１のうち、いずれかの行に配設されたｎ個の画素１０１と電気的に接続される。なお、容量線１１５が、信号線１０９に沿って、各々が平行または略平行に配設されている場合は、ｍ行ｎ列に配設された画素１０１のうち、いずれかの列に配設されたｍ個の画素１０１に電気的と接続される。
図１（Ｂ）は、図１（Ａ）に示す半導体装置が有する画素１０１の回路図の一例である。図１（Ｂ）に示す画素１０１は、ゲート電極が走査線１０７と電気的に接続され、ソース電極が信号線１０９と電気的に接続されたトランジスタ１０３と、一方の電極がトランジスタ１０３のドレイン電極と電気的に接続され、他方の電極が一定の電位を供給する容量線１１５と電気的に接続された容量素子１０５と、画素電極がトランジスタ１０３のドレイン電極及び容量素子１０５の一方の電極に電気的に接続され、画素電極と対向して設けられる電極（対向電極）が共通電位を供給する配線に電気的に接続された液晶素子１０８と、を有する。
また、図１（Ａ）に示す半導体装置が有する画素１０１の回路図は、図１（Ｂ）だけではなく、図１（Ｃ）と図示することができる。
液晶素子１０８は、トランジスタ１０３及び画素電極が形成される基板と、対向電極が形成される基板とで挟持される液晶の光学的変調作用によって、光の透過または非透過を制御する素子である。なお、液晶の光学的変調作用は、液晶にかかる電界（横方向の電界、縦方向の電界または斜め方向の電界を含む。）によって制御される。
次いで、液晶表示装置の画素１０１の具体的な構成例について説明する。画素１０１の上面図を図２に示す。なお、図２においては、対向電極及び液晶素子など、幾つかの構成要素の記載を省略している。
図２において、走査線１０７は、信号線１０９に略直交する方向（図中、左右方向）に延伸して設けられている。信号線１０９は、走査線１０７に略直交する方向（図中、上下方向）に延伸して設けられている。容量線１１５は、走査線１０７と平行方向に延伸して設けられている。なお、走査線１０７及び容量線１１５は、走査線駆動回路１０４（図１（Ａ）参照）と電気的に接続されており、信号線１０９は、信号線駆動回路１０６（図１（Ａ）参照）に電気的に接続されている。
トランジスタ１０３は、走査線１０７及び信号線１０９が交差する領域に設けられている。トランジスタ１０３は、少なくとも、チャネル形成領域を有する半導体膜１１１と、ゲート電極と、ゲート絶縁膜（図２に図示せず）と、ソース電極と、及びドレイン電極とを含む。なお、走査線１０７において、半導体膜１１１と重畳する領域はトランジスタ１０３のゲート電極として機能する。信号線１０９において、半導体膜１１１と重畳する領域はトランジスタ１０３のソース電極として機能する。導電膜１１３において、半導体膜１１１と重畳する領域はトランジスタ１０３のドレイン電極として機能する。このため、ゲート電極、ソース電極、及びドレイン電極をそれぞれ、走査線１０７、信号線１０９、及び導電膜１１３と示す場合がある。また、走査線１０７は、上面形状において端部が半導体膜の端部より外側に位置する。このため、走査線１０７はバックライトからの光を遮る遮光膜として機能する。この結果、トランジスタに含まれる半導体膜１１１に光が照射されず、電気特性の変動を抑制することができる。
また、酸化物半導体は適切な条件にて処理することでトランジスタのオフ電流を極めて低減することができるため、本発明の一態様では半導体膜１１１は酸化物半導体を用いる。これにより、半導体装置の消費電力を低減することができる。
また、本実施の形態において、走査線１０７はトランジスタ１０３のゲート電極１０７ａを含み、信号線１０９はトランジスタ１０３のソース電極１０９ａを含み、導電膜１１３はトランジスタ１０３のドレイン電極１１３ａを含む。導電膜１１３は、開口１１７を通じて画素電極１２１と電気的に接続されている。なお、図２において、画素電極１２１はハッチングを省略して図示している。また、以下において、トランジスタのゲート電極を指し示す場合にも走査線１０７と記載し、トランジスタのソース電極を指し示す場合にも信号線１０９と記載する場合がある。
容量素子１０５は、画素１０１内の容量線１１５及び信号線１０９で囲まれる領域に設けられている。容量素子１０５は、容量線１１５と電気的に接続されている。容量素子１０５は、透光性を有する導電性材料で形成される電極１２２と、透光性を有する半導体膜１１９の間に、トランジスタ１０３のゲート絶縁膜１２７を形成する層と同じ層の一部（図２に図示せず）を挟んで構成されている。即ち、容量素子１０５は透光性を有する。
このように電極１２２および半導体膜１１９は透光性を有するため、画素１０１内に容量素子１０５を大きく（大面積に）形成することができる。従って、開口率を高めつつ、電荷容量を増大させた半導体装置を得ることができる。一般に、透光性を有さない容量素子はバックライト等からの光を遮るため、開口率低下の一因となる。特に解像度の高い半導体装置、例えば解像度の高い液晶表示装置では、一つの画素の占有面積が小さくなるため、十分な電荷容量の確保と開口率向上の両立が難しい。しかしながら、本実施の形態に示す容量素子１０５は透光性を有するため、当該容量素子を画素の開口部に設けることができる。よって、各画素において十分な電荷容量を得つつ、開口率を高めることができる。代表的には、画素密度が２００ｐｐｉ以上、さらには３００ｐｐｉ以上である高解像度の半導体装置に好適に用いることができる。また、本発明の一態様は、高解像度の表示装置においても、開口率を高めることができるため、バックライトなどの光源装置の光を効率よく利用することができ、表示装置の消費電力を低減することができる。
本実施の形態に示す容量素子１０５は透光性を有するため、画素内に該容量素子を大きく形成することが可能である。よって、開口率を高めつつ、十分な電荷容量を確保することが可能である。これらの結果、表示品位の優れた半導体装置を得ることができる。透光性を有する半導体膜１１９としては、例えば酸化物半導体を用いることができる。
次に、酸化物半導体を用いたトランジスタの特徴について説明する。酸化物半導体を用いたトランジスタはｎチャネル型トランジスタである。また、酸化物半導体に含まれる酸素欠損はキャリアを生成することがあり、トランジスタの電気特性及び信頼性を低下させる恐れがある。例えば、トランジスタのしきい値電圧をマイナス方向に変動し、ゲート電圧が０Ｖの場合にドレイン電流が流れてしまうことがある。このように、ゲート電圧が０Ｖの場合にドレイン電流が流れてしまうトランジスタをノーマリーオン特性という。なお、ゲート電圧が０Ｖの場合にドレイン電流が流れていないとみなすことができるトランジスタをノーマリーオフ特性という。
そこで、半導体膜１１１に酸化物半導体を用いる際、半導体膜１１１である酸化物半導体膜に含まれる欠陥、代表的には酸素欠損はできる限り低減されていることが好ましい。例えば、磁場の向きを膜面に対して平行に印加した電子スピン共鳴法によるｇ値＝１．９３のスピン密度（酸化物半導体膜に含まれる欠陥密度に相当する。）は、測定器の検出下限以下まで低減されていることが好ましい。酸化物半導体膜に含まれる欠陥、代表的には酸素欠損をできる限り低減することで、トランジスタ１０３がノーマリーオン特性となることを抑制することができ、半導体装置の電気特性及び信頼性を向上させることができる。
トランジスタのしきい値電圧のマイナス方向への変動は酸素欠損だけではなく、酸化物半導体に含まれる水素（水などの水素化合物を含む。）によっても引き起こされることがある。酸化物半導体に含まれる水素は金属原子と結合する酸素と反応して水になると共に、酸素が脱離した格子（または酸素が脱離した部分）に欠損（酸素欠損ともいえる）を形成する。また、水素の一部が酸素と反応することで、キャリアである電子を生成してしまう。従って、水素が含まれている酸化物半導体を用いたトランジスタはノーマリーオン特性となりやすい。
そこで、半導体膜１１１に酸化物半導体を用いる際、半導体膜１１１である酸化物半導体膜は水素をできる限り低減されていることが好ましい。具体的には、半導体膜１１１において、二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）により得られる水素濃度を、５×１０１８ａｔｏｍｓ／ｃｍ３未満、好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３以下、より好ましくは５×１０１７ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは１×１０１６ａｔｏｍｓ／ｃｍ３以下とする。
また、半導体膜１１１は、二次イオン質量分析法により得られるアルカリ金属またはアルカリ土類金属の濃度を、１×１０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは２×１０１６ａｔｏｍｓ／ｃｍ３以下にする。アルカリ金属及びアルカリ土類金属は、酸化物半導体と結合するとキャリアを生成する場合があり、トランジスタ１０３のオフ電流を増大させることがある。
また、半導体膜１１１である酸化物半導体膜に窒素が含まれていると、キャリアである電子が生じ、キャリア密度が増加し、ｎ型化しやすい。この結果、窒素が含まれている酸化物半導体を用いたトランジスタはノーマリーオン特性となりやすい。従って、当該酸化物半導体膜において、窒素はできる限り低減されていることが好ましい、例えば、窒素濃度は、５×１０１８ａｔｏｍｓ／ｃｍ３以下にすることが好ましい。
このように、不純物（水素、窒素、アルカリ金属またはアルカリ土類金属など）をできる限り低減させ、高純度化させた酸化物半導体膜を半導体膜１１１とすることで、トランジスタ１０３がノーマリーオン特性となることを抑制でき、トランジスタ１０３のオフ電流を極めて低減することができる。従って、良好な電気特性に有する半導体装置を作製できる。また、信頼性を向上させた半導体装置を作製することができる。
なお、高純度化された酸化物半導体膜を用いたトランジスタのオフ電流が低いことは、いろいろな実験により証明できる。例えば、チャネル幅Ｗが１×１０６μｍでチャネル長Ｌが１０μｍの素子であっても、ソース電極とドレイン電極間の電圧（ドレイン電圧）が１Ｖから１０Ｖの範囲において、オフ電流が、半導体パラメータアナライザの測定限界以下、すなわち１×１０−１３Ａ以下という特性を得ることができる。この場合、トランジスタのチャネル幅で除した数値に相当するオフ電流は、１００ｚＡ／μｍ以下であることが分かる。また、容量素子とトランジスタとを接続して、容量素子に流入または容量素子から流出する電荷を当該トランジスタで制御する回路を用いて、オフ電流の測定を行った。当該測定では、上記トランジスタに高純度化された酸化物半導体膜をチャネル形成領域に用い、容量素子の単位時間あたりの電荷量の推移から当該トランジスタのオフ電流を測定した。その結果、トランジスタのソース電極とドレイン電極間の電圧が３Ｖの場合に、数十ｙＡ／μｍという、さらに低いオフ電流が得られることが分かった。従って、高純度化された酸化物半導体膜を用いたトランジスタは、オフ電流が著しく小さい。
次いで、図２の一点鎖線Ａ１−Ａ２間及び一点鎖線Ｂ１−Ｂ２間における断面図を図３に示す。
液晶表示装置の画素１０１の断面構造は以下の通りである。液晶表示装置は、基板１０２上に形成される素子部と、基板１５０上に形成される素子部と、該２つの素子部で挟まれる液晶層とを有する。
はじめに、基板１０２上に形成される素子部の構造について説明する。基板１０２上に、容量素子１０５の一方の電極として機能する電極１２２と、トランジスタ１０３のゲート電極として機能する走査線１０７と、走査線１０７と同一表面上に設けられている容量線１１５とが設けられている。電極１２２、走査線１０７及び容量線１１５上にゲート絶縁膜１２７が設けられている。図３では、ゲート絶縁膜１２７をゲート絶縁膜１２７ａとゲート絶縁膜１２７ｂの積層とする例を示しているが、ゲート絶縁膜１２７は単層であっても、三層以上の積層であってもよい。
ゲート絶縁膜１２７の走査線１０７と重畳する領域上に半導体膜１１１が設けられており、ゲート絶縁膜１２７の電極１２２と重畳する領域上に半導体膜１１９が設けられている。半導体膜１１９は、半導体膜１１１と同じ層の一部を用いて、半導体膜１１１と同時に形成することができる。
半導体膜１１１上、及びゲート絶縁膜１２７上にトランジスタ１０３のソース電極として機能する信号線１０９と、トランジスタ１０３のドレイン電極として機能する導電膜１１３とが設けられている。また、導電膜１１３は半導体膜１１９と接続されている。
ゲート絶縁膜１２７上、信号線１０９上、半導体膜１１１上、導電膜１１３上、半導体膜１１９上にトランジスタ１０３の保護絶縁膜として機能する絶縁膜１２９、絶縁膜１３１、及び絶縁膜１３２が設けられている。絶縁膜１２９、絶縁膜１３１、及び絶縁膜１３２には導電膜１１３に達する開口１１７が設けられており、開口１１７及び絶縁膜１３２上に画素電極１２１が設けられている。また、画素電極１２１及び絶縁膜１３２上に配向膜として機能する絶縁膜１５８が設けられている。なお、基板１０２と、電極１２２、走査線１０７及び容量線１１５並びにゲート絶縁膜１２７との間には下地絶縁膜が設けられていてもよい。
ゲート絶縁膜１２７上、信号線１０９上、半導体膜１１１上、導電膜１１３上、半導体膜１１９上にトランジスタ１０３の保護絶縁膜として機能する絶縁膜１２９、絶縁膜１３１、及び絶縁膜１３２が設けられている。絶縁膜１２９、絶縁膜１３１、及び絶縁膜１３２には導電膜１１３に達する開口１１７が設けられており、開口１１７及び絶縁膜１３２上に画素電極１２１が設けられている。また、画素電極１２１及び絶縁膜１３２上に配向膜として機能する絶縁膜１５８が設けられている。なお、基板１０２と、電極１２２、走査線１０７及び容量線１１５並びにゲート絶縁膜１２７との間には下地絶縁膜が設けられていてもよい。
本構成での容量素子１０５は、一対の電極のうち一方の電極が電極１２２であり、他方の電極が半導体膜１１９であり、一対の電極の間に設けられた誘電体膜がゲート絶縁膜１２７である。
以下に、上記構造の構成要素について詳細を記載する。
基板１０２の材質などに大きな制限はないが、少なくとも、半導体装置の作製工程において行う熱処理に耐えうる程度の耐熱性を有している必要がある。例えば、ガラス基板、セラミック基板、プラスチック基板などがあり、ガラス基板としては、バリウムホウケイ酸ガラス、アルミノホウケイ酸ガラス若しくはアルミノケイ酸ガラス等の無アルカリガラス基板を用いるとよい。また、ステンレス合金などの透光性を有していない基板を用いることもできる。その場合は、基板表面に絶縁膜を設けることが好ましい。なお、基板１０２として石英基板、サファイア基板、単結晶半導体基板、多結晶半導体基板、化合物半導体基板、ＳＯＩ（Ｓｉｌｉｃｏｎ Ｏｎ Ｉｎｓｕｌａｔｏｒ）基板などを用いることもできる。
電極１２２は、後述する画素電極１２１と同様の透光性を有する導電性材料を用いて形成することができる。また、後述する半導体膜１１１と同様の透光性を有する酸化物半導体材料を、電極１２２に用いることも可能である。電極１２２の厚さは、５ｎｍ以上３００ｎｍ以下、好ましくは１０ｎｍ以上１５０ｎｍ以下とすることができる
走査線１０７及び容量線１１５は大電流を流すため、金属膜で形成することが好ましく、代表的には、モリブデン（Ｍｏ）、チタン（Ｔｉ）、タングステン（Ｗ）タンタル（Ｔａ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、クロム（Ｃｒ）、ネオジム（Ｎｄ）、スカンジウム（Ｓｃ）などの金属材料またはこれらを主成分とする合金材料を用いた、単層構造または積層構造で設ける。
走査線１０７及び容量線１１５の一例としては、シリコンを含むアルミニウムを用いた単層構造、アルミニウム上にチタンを積層する二層構造、窒化チタン上にチタンを積層する二層構造、窒化チタン上にタングステンを積層する二層構造、窒化タンタル上にタングステンを積層する二層構造、銅−マグネシウム−アルミニウム合金上に銅を積層する二層構造、窒化チタン上に銅を積層し、さらにその上にタングステンを形成する三層構造などがある。
また、走査線１０７及び容量線１１５の材料として、画素電極１２１に適用可能な透光性を有する導電性材料を用いることができる。
さらに、走査線１０７及び容量線１１５の材料として、窒素を含む金属酸化物、具体的には、窒素を含むＩｎ−Ｇａ−Ｚｎ系酸化物や、窒素を含むＩｎ−Ｓｎ系酸化物や、窒素を含むＩｎ−Ｇａ系酸化物や、窒素を含むＩｎ−Ｚｎ系酸化物や、窒素を含むＳｎ系酸化物や、窒素を含むＩｎ系酸化物や、金属窒化膜（ＩｎＮ、ＳｎＮなど）を用いることができる。これらの材料は５ｅＶ（電子ボルト）以上の仕事関数を有する。トランジスタ１０３の半導体膜１１１に酸化物半導体を用いる場合、走査線１０７（トランジスタ１０３のゲート電極）として窒素を含む金属酸化物を用いることで、トランジスタ１０３のしきい値電圧をプラス方向に変動させることができ、所謂ノーマリーオフ特性を有するトランジスタを実現できる。例えば、窒素を含むＩｎ−Ｇａ−Ｚｎ系酸化物を用いる場合、少なくとも半導体膜１１１の酸化物半導体膜より高い窒素濃度、具体的には窒素濃度が７原子％以上のＩｎ−Ｇａ−Ｚｎ系酸化物を用いることができる。
走査線１０７及び容量線１１５において、低抵抗材料であるアルミニウムや銅を用いることが好ましい。アルミニウムや銅を用いることで、信号遅延を低減し、表示品位を高めることができる。なお、アルミニウムは耐熱性が低く、ヒロック、ウィスカー、あるいはマイグレーションによる不良が発生しやすい。アルミニウムのマイグレーションを防ぐため、アルミニウムに、モリブデン、チタン、タングステンなどの、アルミニウムよりも融点の高い金属材料を積層することが好ましい。また、銅を用いる場合も、マイグレーションによる不良や銅元素の拡散を防ぐため、モリブデン、チタン、タングステンなどの、銅よりも融点の高い金属材料を積層することが好ましい。
ゲート絶縁膜１２７は、例えば酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化アルミニウム、酸化ハフニウム、酸化ガリウムまたはＧａ−Ｚｎ系金属酸化物などの絶縁材料を用いた、単層構造または積層構造で設ける。なお、半導体膜１１１である酸化物半導体膜との界面特性を向上させるため、ゲート絶縁膜１２７において少なくとも半導体膜１１１と接する領域は酸化絶縁膜で形成することが好ましい。
また、ゲート絶縁膜１２７に、酸素、水素、水などに対するバリア性を有する絶縁膜を設けることで、半導体膜１１１である酸化物半導体膜からの酸素の外部への拡散と、外部から当該酸化物半導体膜への水素、水等の侵入を防ぐことができる。酸素、水素、水等などに対するバリア性を有する絶縁膜としては、酸化アルミニウム、酸化窒化アルミニウム、酸化ガリウム、酸化窒化ガリウム、酸化イットリウム、酸化窒化イットリウム、酸化ハフニウム、酸化窒化ハフニウム、窒化シリコンなどがある。
一般に、容量素子は対向する二つの電極の間に誘電体を挟んで構成され、誘電体の厚さが薄いほど（対向する二つの電極間距離が短いほど）、また、誘電体の誘電率が大きいほど容量値が大きくなる。ただし、容量素子の容量値を増やすために誘電体を薄くすると、二つの電極間に生じる漏れ電流（以下、「リーク電流」ともいう）が増加しやすくなり、また、容量素子の絶縁耐圧が低下しやすくなる。
容量素子１０５だけでなく、トランジスタ１０３のゲート電極（走査線１０７）、ゲート絶縁膜１２７、半導体膜１１１が重畳する部分も、前述した容量素子として機能する（以下、「ゲート容量」ともいう）。なお、半導体膜１１１の、ゲート絶縁膜１２７を介してゲート電極と重畳する領域にチャネルが形成される。すなわち、ゲート電極と、チャネル形成領域が容量素子の二つの電極として機能し、ゲート絶縁膜が容量素子の誘電体として機能する。ゲート容量の容量値は大きいほうが好ましいが、容量値を増やすためにゲート絶縁膜１２７を薄くすると、前述のリーク電流の増加や、絶縁耐圧の低下といった問題が生じやすくなる。
そこで、ゲート絶縁膜１２７として、ハフニウムシリケート（ＨｆＳｉＯｘ）、窒素を有するハフニウムシリケート（ＨｆＳｉｘＯｙＮｚ）、窒素を有するハフニウムアルミネート（ＨｆＡｌｘＯｙＮｚ）、酸化ハフニウム、酸化イットリウムなどのｈｉｇｈ−ｋ材料を用いると、ゲート絶縁膜１２７を厚くしてもゲート電極と半導体膜１１１間の容量値を十分確保することが可能となる。
例えば、ゲート絶縁膜１２７として誘電率が大きいｈｉｇｈ−ｋ材料を用いると、ゲート絶縁膜１２７を厚くしても、ゲート絶縁膜１２７に酸化シリコンを用いた場合と同等の容量値を実現できるため、ゲート電極と半導体膜１１１間に生じるリーク電流を低減できる。また、ゲート電極と同じ層を用いて形成された配線と、該配線と重畳する他の配線との間に生じるリーク電流を低減できる。なお、ゲート絶縁膜１２７をｈｉｇｈ−ｋ材料と、上記の他の材料との積層構造としてもよい。
また、ゲート絶縁膜１２７は、以下の積層構造とすることが好ましい。第１の窒化シリコン膜として、欠陥量が少ない窒化シリコン膜を設け、第１の窒化シリコン膜上に第２の窒化シリコン膜として、水素脱離量及びアンモニア脱離量の少ない窒化シリコン膜を設け、第２の窒化シリコン膜上に、上記ゲート絶縁膜１２７で羅列した酸化絶縁膜のいずれかを設けることが好ましい。
第２の窒化シリコン膜としては、昇温脱離ガス分析法において、水素分子の脱離量が５×１０２１分子／ｃｍ３未満、好ましくは３×１０２１分子／ｃｍ３以下、さらに好ましくは１×１０２１分子／ｃｍ３以下であり、アンモニア分子の脱離量が１×１０２２分子／ｃｍ３未満、好ましくは５×１０２１分子／ｃｍ３以下、さらに好ましくは１×１０２１分子／ｃｍ３以下である窒化絶縁膜を用いることが好ましい。上記第１の窒化シリコン膜及び第２の窒化シリコン膜をゲート絶縁膜１２７の一部として用いることで、ゲート絶縁膜１２７として、欠陥量が少なく、且つ水素及びアンモニアの脱離量の少ないゲート絶縁膜を形成することができる。この結果、ゲート絶縁膜１２７に含まれる水素及び窒素の、半導体膜１１１への移動量を低減することが可能である。
酸化物半導体を用いたトランジスタにおいて、酸化物半導体膜及びゲート絶縁膜の界面またはゲート絶縁膜に捕獲準位（界面準位ともいう。）が存在すると、トランジスタのしきい値電圧の変動、代表的にはしきい値電圧のマイナス方向への変動、及びトランジスタがオン状態となるときにドレイン電流が一桁変化するのに必要なゲート電圧を示すサブスレッショルド係数（Ｓ値）の増大の原因となる。この結果、トランジスタごとに電気特性がばらつくという問題がある。このため、ゲート絶縁膜として、欠陥量の少ない窒化シリコン膜を用いることで、また、半導体膜１１１と接する領域に酸化絶縁膜を設けることで、しきい値電圧のマイナスシフトを低減すると共に、Ｓ値の増大を抑制することができる。
ゲート絶縁膜１２７の厚さは、５ｎｍ以上４００ｎｍ以下、より好ましくは１０ｎｍ以上３００ｎｍ以下、より好ましくは５０ｎｍ以上２５０ｎｍ以下とするとよい。
半導体膜１１１及び半導体膜１１９は酸化物半導体膜であり、当該酸化物半導体膜は、非晶質構造、単結晶構造、または多結晶構造とすることができる。また、半導体膜１１１の厚さは、１ｎｍ以上１００ｎｍ以下、好ましくは１ｎｍ以上５０ｎｍ以下、更に好ましくは１ｎｍ以上３０ｎｍ以下、更に好ましくは３ｎｍ以上２０ｎｍ以下とすることである。
半導体膜１１１及び半導体膜１１９に適用可能な酸化物半導体として、エネルギーギャップが２ｅＶ以上、好ましくは２．５ｅＶ以上、より好ましくは３ｅＶ以上である。このように、エネルギーギャップの広い酸化物半導体を用いることで、トランジスタ１０３のオフ電流を低減することができる。
半導体膜１１１に適用可能な酸化物半導体は、少なくともインジウム（Ｉｎ）若しくは亜鉛（Ｚｎ）を含むことが好ましい。または、ＩｎとＺｎの双方を含むことが好ましい。また、当該酸化物半導体を用いたトランジスタの電気特性のばらつきを減らすため、それらと共に、スタビライザーの一または複数を有することが好ましい。
スタビライザーとしては、ガリウム（Ｇａ）、スズ（Ｓｎ）、ハフニウム（Ｈｆ）、アルミニウム（Ａｌ）、またはジルコニウム（Ｚｒ）等がある。また、他のスタビライザーとしては、ランタノイドである、ランタン（Ｌａ）、セリウム（Ｃｅ）、プラセオジム（Ｐｒ）、ネオジム（Ｎｄ）、サマリウム（Ｓｍ）、ユウロピウム（Ｅｕ）、ガドリニウム（Ｇｄ）、テルビウム（Ｔｂ）、ジスプロシウム（Ｄｙ）、ホルミウム（Ｈｏ）、エルビウム（Ｅｒ）、ツリウム（Ｔｍ）、イッテルビウム（Ｙｂ）、ルテチウム（Ｌｕ）などがある。
半導体膜１１１及び半導体膜１１９に適用できる酸化物半導体としては、例えば、酸化物半導体として、酸化インジウム、酸化スズ、酸化亜鉛、二種類の金属を含む酸化物であるＩｎ−Ｚｎ系酸化物、Ｓｎ−Ｚｎ系酸化物、Ａｌ−Ｚｎ系酸化物、Ｚｎ−Ｍｇ系酸化物、Ｓｎ−Ｍｇ系酸化物、Ｉｎ−Ｍｇ系酸化物、Ｉｎ−Ｇａ系酸化物、三種類の金属を含む酸化物であるＩｎ−Ｇａ−Ｚｎ系酸化物（ＩＧＺＯとも表記する）、Ｉｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｚｎ系酸化物、Ｓｎ−Ｇａ−Ｚｎ系酸化物、Ａｌ−Ｇａ−Ｚｎ系酸化物、Ｓｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ｚｎ系酸化物、Ｉｎ−Ｚｒ−Ｚｎ系酸化物、Ｉｎ−Ｔｉ−Ｚｎ系酸化物、Ｉｎ−Ｓｃ−Ｚｎ系酸化物、Ｉｎ−Ｙ−Ｚｎ系酸化物、Ｉｎ−Ｌａ−Ｚｎ系酸化物、Ｉｎ−Ｃｅ−Ｚｎ系酸化物、Ｉｎ−Ｐｒ−Ｚｎ系酸化物、Ｉｎ−Ｎｄ−Ｚｎ系酸化物、Ｉｎ−Ｓｍ−Ｚｎ系酸化物、Ｉｎ−Ｅｕ−Ｚｎ系酸化物、Ｉｎ−Ｇｄ−Ｚｎ系酸化物、Ｉｎ−Ｔｂ−Ｚｎ系酸化物、Ｉｎ−Ｄｙ−Ｚｎ系酸化物、Ｉｎ−Ｈｏ−Ｚｎ系酸化物、Ｉｎ−Ｅｒ−Ｚｎ系酸化物、Ｉｎ−Ｔｍ−Ｚｎ系酸化物、Ｉｎ−Ｙｂ−Ｚｎ系酸化物、Ｉｎ−Ｌｕ−Ｚｎ系酸化物、四種類の金属を含む酸化物であるＩｎ−Ｓｎ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ａｌ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｈｆ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ａｌ−Ｚｎ系酸化物を用いることができる。
ここで、Ｉｎ−Ｇａ−Ｚｎ系酸化物とは、ＩｎとＧａとＺｎを主成分として有する酸化物という意味であり、ＩｎとＧａとＺｎの比率は問わない。また、ＩｎとＧａとＺｎ以外の金属元素が入っていてもよい。
また、酸化物半導体として、ＩｎＭＯ３（ＺｎＯ）ｍ（ｍ＞０）で表記される材料を用いてもよい。なお、Ｍは、Ｇａ、Ｆｅ、Ｍｎ及びＣｏから選ばれた一の金属元素または複数の金属元素、若しくは上記のスタビライザーとしての元素を示す。また、酸化物半導体として、Ｉｎ２ＳｎＯ５（ＺｎＯ）ｎ（ｎ＞０）で表記される材料を用いてもよい。
例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１（＝１／３：１／３：１／３）、Ｉｎ：Ｇａ：Ｚｎ＝２：２：１（＝２／５：２／５：１／５）、あるいはＩｎ：Ｇａ：Ｚｎ＝３：１：２（＝１／２：１／６：１／３）の原子数比のＩｎ−Ｇａ−Ｚｎ系金属酸化物を用いることができる。あるいは、Ｉｎ：Ｓｎ：Ｚｎ＝１：１：１（＝１／３：１／３：１／３）、Ｉｎ：Ｓｎ：Ｚｎ＝２：１：３（＝１／３：１／６：１／２）あるいはＩｎ：Ｓｎ：Ｚｎ＝２：１：５（＝１／４：１／８：５／８）の原子数比のＩｎ−Ｓｎ−Ｚｎ系金属酸化物を用いるとよい。なお、金属酸化物の原子数比は、誤差として上記の原子数比のプラスマイナス２０％の変動を含む。
しかし、これらに限られず、必要とする半導体特性及び電気特性（電界効果移動度、しきい値電圧、ばらつき等）に応じて適切な組成のものを用いればよい。また、必要とする半導体特性を得るために、キャリア密度や不純物濃度、欠陥密度、金属元素と酸素の原子数比、原子間距離、密度等を適切なものとすることが好ましい。例えば、Ｉｎ−Ｓｎ−Ｚｎ系酸化物では比較的容易に高い電界効果移動度が得られる。しかしながら、Ｉｎ−Ｇａ−Ｚｎ系酸化物でも、バルク内欠陥密度を低くすることにより、電界効果移動度を上げることができる。
トランジスタ１０３のソース電極として機能する信号線１０９、トランジスタ１０３のドレイン電極として機能する導電膜１１３は、走査線１０７及び容量線１１５と同様の材料を用いた、単層構造または積層構造で設けることができる。
トランジスタ１０３の保護絶縁膜として機能する絶縁膜１２９と、絶縁膜１３１と、絶縁膜１３２は、ゲート絶縁膜１２７と同様の材料を適用することができる。特に、絶縁膜１２９及び絶縁膜１３１は酸化絶縁膜とし、絶縁膜１３２は窒化絶縁膜とすることが好ましい。また、絶縁膜１３２を窒化絶縁膜とすることで外部から水素や水などの不純物がトランジスタ１０３（特に半導体膜１１１）に侵入することを抑制できる。なお、絶縁膜１２９は設けなくてもよい。
また、絶縁膜１２９及び絶縁膜１３１の一方または双方は、化学量論的組成を満たす酸素よりも多くの酸素を含む酸化絶縁膜であることが好ましい。このようにすることで、当該酸化物半導体膜からの酸素の脱離を防止するとともに、酸化絶縁膜に含まれる当該酸素を酸化物半導体膜に移動させ、酸素欠損を補填することが可能となる。例えば、昇温脱離ガス分析（以下、ＴＤＳ分析とする。）によって測定される酸素分子の放出量が、１．０×１０１８分子／ｃｍ３以上ある酸化絶縁膜を用いることで、当該酸化物半導体膜に含まれる酸素欠損を補填することができる。なお、絶縁膜１２９及び絶縁膜１３１の一方または双方において、化学量論的組成よりも過剰に酸素を含む領域（酸素過剰領域）が部分的に存在している酸化絶縁膜であってもよく、少なくとも半導体膜１１１と重畳する領域に酸素過剰領域が存在することで、当該酸化物半導体膜からの酸素の脱離を防止するとともに、酸素過剰領域に含まれる当該酸素を酸化物半導体膜に移動させ、酸素欠損を補填することが可能となる。
絶縁膜１３１が化学量論的組成を満たす酸素よりも多くの酸素を含む酸化絶縁膜である場合、絶縁膜１２９は、酸素を透過する酸化絶縁膜とすることが好ましい。なお、絶縁膜１２９において、外部から絶縁膜１２９に入った酸素は、全て絶縁膜１２９を通過して移動せず、絶縁膜１２９にとどまる酸素もある。また、あらかじめ絶縁膜１２９に含まれており、絶縁膜１２９から外部に移動する酸素もある。そこで、絶縁膜１２９は酸素の拡散係数が大きい酸化絶縁膜であることが好ましい。
また、絶縁膜１２９は半導体膜１１１である酸化物半導体膜と接することから、酸素を透過させるだけではなく、半導体膜１１１との界面準位が少なくなる酸化絶縁膜であることが好ましい。例えば、絶縁膜１２９は絶縁膜１３１よりも膜中の欠陥密度が低い酸化絶縁膜であることが好ましい。具体的には、電子スピン共鳴測定によるｇ値＝２．００１（Ｅ´−ｃｅｎｔｅｒ）のスピン密度が３．０×１０１７ｓｐｉｎｓ／ｃｍ３以下、好ましくは５．０×１０１６ｓｐｉｎｓ／ｃｍ３以下の酸化絶縁膜である。なお、電子スピン共鳴測定によるｇ値＝２．００１のスピン密度は、絶縁膜１２９に含まれるダングリングボンドの存在量に対応する。
絶縁膜１２９の厚さは、５ｎｍ以上１５０ｎｍ以下、好ましくは５ｎｍ以上５０ｎｍ以下、好ましくは１０ｎｍ以上３０ｎｍ以下とすることができる。絶縁膜１３１の厚さは、３０ｎｍ以上５００ｎｍ以下、好ましくは１５０ｎｍ以上４００ｎｍ以下とすることができる。
絶縁膜１３２を窒化絶縁膜とする場合、絶縁膜１２９及び絶縁膜１３１の一方または双方が窒素に対するバリア性を有する絶縁膜であることが好ましい。例えば、緻密な酸化絶縁膜とすることで窒素に対するバリア性を有することができ、具体的には、２５℃において０．５重量％のフッ酸を用いた場合のエッチング速度が１０ｎｍ／分以下である酸化絶縁膜とすることが好ましい。
なお、絶縁膜１２９及び絶縁膜１３１の一方または双方を、酸化窒化シリコンまたは窒化酸化シリコンなど、窒素を含む酸化絶縁膜とする場合、ＳＩＭＳより得られる窒素濃度は、ＳＩＭＳ検出下限以上３×１０２０ａｔｏｍｓ／ｃｍ３未満、好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３以上１×１０２０ａｔｏｍｓ／ｃｍ３以下とすることが好ましい。このようにすることで、トランジスタ１０３に含まれる半導体膜１１１への窒素の移動量を少なくすることができる。また、このようにすることで、窒素を含む酸化絶縁膜自体の欠陥量を少なくすることができる。
絶縁膜１３２として、水素含有量が少ない窒化絶縁膜を設けてもよい。当該窒化絶縁膜としては、例えば、ＴＤＳ分析によって測定される水素分子の放出量が、５．０×１０２１分子／ｃｍ３未満であり、好ましくは３．０×１０２１分子／ｃｍ３未満であり、さらに好ましくは１．０×１０２１分子／ｃｍ３未満である窒化絶縁膜である。
絶縁膜１３２は、外部から水素や水などの不純物の侵入を抑制する機能を発揮できる厚さとする。例えば、５０ｎｍ以上２００ｎｍ以下、好ましくは５０ｎｍ以上１５０ｎｍ以下、さらに好ましくは５０ｎｍ以上１００ｎｍ以下とすることができる。
画素電極１２１は、インジウム錫酸化物、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物などの透光性を有する導電性材料で設ける。
次に、基板１５０上に形成される素子部の構造について説明する。基板１５０上に、遮光膜１５２と、遮光膜１５２上に画素電極１２１と対向して設けられる電極（対向電極１５４）が設けられている。また、対向電極１５４上に配向膜として機能する絶縁膜１５６が設けられている。
遮光膜１５２は、バックライトまたは外部からの光がトランジスタ１０３に照射されることを抑制する。遮光膜１５２は、金属や、顔料を含む有機樹脂などの材料を用いて形成することができる。なお、遮光膜１５２は、画素１０１のトランジスタ１０３上の他、走査線駆動回路１０４、信号線駆動回路１０６（図１を参照。）等の画素部１００以外の領域に設けてもよい。
なお、隣り合う遮光膜１５２の間に、所定の波長の光を透過させる機能を有する着色膜を設けてもよい。さらには、遮光膜１５２及び着色膜と、対向電極１５４の間にオーバーコート膜を設けてもよい。
対向電極１５４は、画素電極１２１に示す透光性を有する導電性材料を適宜用いて設ける。
液晶素子１０８は、画素電極１２１、対向電極１５４、及び液晶層１６０を含む。なお、基板１０２の素子部に設けられた配向膜として機能する絶縁膜１５８、及び基板１５０の素子部に設けられた配向膜として機能する絶縁膜１５６によって、液晶層１６０が挟持されている。また、画素電極１２１及び対向電極１５４は液晶層１６０を介して重なる。
ここで、本実施の形態に示す画素１０１に含まれる各構成要素の接続について、図１（Ｃ）に示す回路図及び図３に示す断面図を用いて説明する。
図１（Ｃ）は、図１（Ａ）に示す半導体装置が有する画素１０１の詳細な回路図の一例である。図１（Ｃ）及び図３に示すように、トランジスタ１０３は、ゲート電極１０７ａを含む走査線１０７と、ソース電極１０９ａを含む信号線１０９と、ドレイン電極１１３ａを含む導電膜１１３とを有する。
容量素子１０５において、容量線１１５と接続する電極１２２が一方の電極として機能する。また、ドレイン電極１１３ａを含む導電膜１１３に接続する半導体膜１１９が他方の電極として機能する。また、半導体膜１１９及び電極１２２の間に設けられる、ゲート絶縁膜１２７が誘電体膜として機能する。
液晶素子１０８は、画素電極１２１、対向電極１５４、並びに画素電極１２１及び対向電極の間に設けられる液晶層１６０で構成される。
容量素子１０５において、半導体膜１１９は、半導体膜１１１と同一の構成を有していても、容量素子１０５の電極として機能することができる。つまり、容量線１１５に印加する電位を制御することで半導体膜１１９をｎ型化させ、半導体膜１１９の導電性を高めて、半導体膜１１９を容量素子の一方の電極として機能させることができる。すなわち、容量素子１０５をＭＯＳキャパシタとして機能させることが可能である。具体的には、容量線１１５に印加する電位を以下のように設定する。画素電極１２１の電位は、液晶素子１０８（図１（Ｃ）を参照。）を動作させるために、プラス方向及びマイナス方向に変動する。半導体膜１１９を常にｎ型化させておくためには、容量線１１５の電位を、常に、画素電極１２１に印加する電位よりも容量素子１０５（ＭＯＳキャパシタ）のしきい値電圧分以上高くしておく必要がある。なお、容量素子１０５の誘電体膜とトランジスタ１０３のゲート絶縁膜は同一の絶縁膜が用いられている。よって、容量線１１５の電位を、画素電極１２１に印加する電位よりも、トランジスタ１０３のしきい値電圧分以上高くしておけばよい。このようにすることで、半導体膜１１９がｎ型化され、半導体膜１１９の導電性を高めることができる。
また、半導体膜１１１及び半導体膜１１９上に設けられる絶縁膜１２９を、酸素を透過させると共に、半導体膜１１１及び半導体膜１１９との界面準位が少なくなる酸化絶縁膜とし、絶縁膜１３１を、酸素過剰領域を含む酸化絶縁膜または化学量論的組成を満たす酸素よりも多くの酸素を含む酸化絶縁膜とすることで、半導体膜１１１及び半導体膜１１９である酸化物半導体膜へ酸素を供給することが容易になり、当該酸化物半導体膜からの酸素の脱離を防止すると共に、絶縁膜１３１に含まれる当該酸素を酸化物半導体膜に移動させ、酸化物半導体膜に含まれる酸素欠損を補填することが可能となる。この結果、トランジスタ１０３がノーマリーオン特性となることを抑制することができると共に、容量素子１０５（ＭＯＳキャパシタ）が、常に導通状態とせしめるように、容量線１１５に印加する電位を制御することが可能であるため、半導体装置の電気特性及び信頼性を向上させることができる。
また、絶縁膜１３１上に設けられる絶縁膜１３２として、窒化絶縁膜を用いることで、外部から水素や水などの不純物が、半導体膜１１１及び半導体膜１１９に侵入することを抑制できる。さらには、絶縁膜１３２として、水素含有量が少ない窒化絶縁膜を設けることで、トランジスタ及び容量素子１０５（ＭＯＳキャパシタ）の電気特性変動を抑制することができる。
また、画素１０１内に容量素子１０５を大きく（大面積に）形成することができる。従って、開口率を高めつつ、電荷容量を増大させた半導体装置を得ることができる。また、開口率を高めることによって表示品位の良い半導体装置を得ることができる。
また、本発明の一態様である半導体装置において、偏光部材（偏光基板）の偏光軸を遮光膜１５２に対して平行になるように設け、当該半導体装置の表示モードを、電圧を加えていない状態で液晶素子１０８がバックライトなどの光源装置の光を透過させないノーマリーブラックすることで、画素１０１の遮光膜１５２を設ける領域を縮小できる、または無くすことができる。この結果、画素密度が２００ｐｐｉ以上さらには３００ｐｐｉ以上である高解像度の表示装置のように１画素が小さい場合でも、開口率を高めることができる。また、透光性を有する容量素子を用いることでさらに開口率を高めることができる。
〈半導体装置の作製方法〉
次に、上記の半導体装置に示す基板１０２上に設けられた素子部の作製方法について、図４及び図５を用いて説明する。
次に、上記の半導体装置に示す基板１０２上に設けられた素子部の作製方法について、図４及び図５を用いて説明する。
まず、基板１０２上に電極１２２を形成し、走査線１０７及び容量線１１５を形成し、電極１２２、走査線１０７及び容量線１１５を覆うようにゲート絶縁膜１２７を形成し、ゲート絶縁膜１２７の走査線１０７と重畳する領域に半導体膜１１１を形成し、ゲート絶縁膜１２７の電極１２２と重畳する領域に半導体膜１１９を形成する（図４（Ａ）参照）。
電極１２２は、上記列挙した画素電極１２１と同様の透光性を有する導電性材料を用いた膜を基板１０２上に形成し、該膜上にフォトリソグラフィ法またはインクジェット法等によりレジストマスクを形成し、該レジストマスクを用いて膜を選択的にエッチングして形成することができる。当該膜の加工はドライエッチング及びウェットエッチングの一方または双方によって行うことができる。エッチング終了後、レジストマスクを除去する。また、電極１２２として透光性を有する酸化物半導体材料を用いることも可能である。
なお、フォトリソグラフィ法を用いて導電層、絶縁層、半導体層などの上に任意形状のレジストマスクを形成する工程をフォトリソグラフィ工程というが、一般に、レジストマスク形成後にエッチング工程やイオン注入工程などが行われ、その後レジストマスクを除去することが多い。このため、特段の説明が無い限り、本明細書でいうフォトリソグラフィ工程には、レジストマスクの形成から、レジストマスクの除去までが含まれているものとする。
本実施の形態では、電極１２２として基板１０２上に厚さ１００ｎｍの酸化物半導体を形成する。電極１２２の形成後、電極１２２にドーパントを添加する工程を行ってもよい。電極１２２にドーパントを添加することにより酸化物半導体をｎ型化し、電極１２２の導電率を高めることができる。ｎ型化した酸化物半導体は、導電膜として機能することができる。導電率を高めるためのドーパントとしては、ホウ素、窒素、フッ素、アルミニウム、リン、ヒ素、インジウム、スズ、アンチモン及び希ガス元素などを用いることができる。なお、上記元素を電極１２２に添加する方法としては、イオン注入法またはイオンドーピング法などがあり、電極１２２を上記元素含むプラズマに曝すことでも上記元素を添加することができる。
走査線１０７及び容量線１１５は、上記列挙した材料を用いて導電膜を形成し、当該導電膜上にマスクを形成し、当該マスクを用いて加工することにより形成できる。当該導電膜は、蒸着法、ＣＶＤ法、スパッタリング法、スピンコート法などの各種成膜方法を用いることができる。なお、当該導電膜の厚さは特に限定されず、形成する時間や所望の抵抗率などを考慮して決めることができる。当該マスクは、例えばフォトリソグラフィ工程によって形成したレジストマスクとすることができる。また、当該導電膜の加工はドライエッチング及びウェットエッチングの一方または双方によって行うことができる。
ゲート絶縁膜１２７は、ＣＶＤ法またはスパッタリング法などの各種成膜方法を用いて形成することができる。
また、ゲート絶縁膜１２７に酸化ガリウムを適用する場合は、ＭＯＣＶＤ（Ｍｅｔａｌ Ｏｒｇａｎｉｃ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法を用いて形成することができる。
また、電極１２２として酸化物半導体を用いる場合、電極１２２の導電率を増大させるために、ゲート絶縁膜１２７の電極１２２と接する領域に窒化絶縁膜を用いてもよい。電極１２２と窒化絶縁膜が接した状態で加熱処理を行うことで、窒化絶縁膜に含まれる窒素を電極１２２に移動させることができる。このため、ドーパントを添加する工程を省略することができ、半導体装置の作製コストの低減、及び半導体装置の歩留まりの向上を実現できる。
半導体膜１１１及び半導体膜１１９は、上記列挙した酸化物半導体を用いて酸化物半導体膜を形成し、当該酸化物半導体膜上にマスクを形成し、当該マスクを用いて加工することにより形成できる。当該酸化物半導体膜は、スパッタリング法、塗布法、パルスレーザー蒸着法、レーザーアブレーション法などを用いて形成することができる。印刷法を用いることで、素子分離された半導体膜１１１及び半導体膜１１９をゲート絶縁膜１２７上に直接形成することができる。スパッタリング法で当該酸化物半導体膜を形成する場合、プラズマを発生させるための電源装置は、ＲＦ電源装置、ＡＣ電源装置またはＤＣ電源装置などを適宜用いることができる。スパッタリングガスは、希ガス（代表的にはアルゴン）、酸素、希ガス及び酸素の混合ガスを適宜用いる。なお、希ガス及び酸素の混合ガスの場合、希ガスに対して酸素のガス比を高めることが好ましい。また、ターゲットは、形成する酸化物半導体膜の組成にあわせて、適宜選択すればよい。なお、当該マスクは、例えばフォトリソグラフィ工程によって形成したレジストマスクとすることができる。また、当該酸化物半導体膜の加工はドライエッチング及びウェットエッチングの一方または双方によって行うことができる。所望の形状にエッチングできるよう、材料に合わせてエッチング条件（エッチングガスやエッチング液、エッチング時間、温度など）を適宜設定する。
半導体膜１１１及び半導体膜１１９を形成した後、半導体膜１１１を覆うマスクを形成し、半導体膜１１９をｎ型化して導電率を増大させるためのドーパントを添加してもよい。導電率を高めるためのドーパントとしては、ホウ素、窒素、フッ素、アルミニウム、リン、ヒ素、インジウム、スズ、アンチモン及び希ガス元素などを用いることができる。なお、上記元素を半導体膜１１９に添加する方法としては、イオン注入法またはイオンドーピング法などがあり、半導体膜１１９を上記元素含むプラズマに曝すことでも上記元素を添加することができる。ｎ型化した酸化物半導体は、導電膜として機能することができる。
半導体膜１１１及び半導体膜１１９を形成した後、または、導電率を高めるためのドーパント添加後に加熱処理をし、半導体膜１１１及び半導体膜１１９である酸化物半導体膜の脱水素化または脱水化をすることが好ましい。当該加熱処理の温度は、代表的には、１５０℃以上基板歪み点未満、好ましくは２００℃以上４５０℃以下、更に好ましくは３００℃以上４５０℃以下とする。なお、当該加熱処理は半導体膜１１１及び半導体膜１１９に加工する前の酸化物半導体膜に行ってもよい。
当該加熱処理において、加熱処理装置は電気炉に限られず、加熱されたガスなどの媒体からの熱伝導、または熱輻射によって、被処理物を加熱する装置であっても良い。例えば、ＧＲＴＡ（Ｇａｓ Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置、ＬＲＴＡ（Ｌａｍｐ Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置等のＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置を用いることができる。ＬＲＴＡ装置は、ハロゲンランプ、メタルハライドランプ、キセノンアークランプ、カーボンアークランプ、高圧ナトリウムランプ、高圧水銀ランプなどのランプから発する光（電磁波）の輻射により、被処理物を加熱する装置である。ＧＲＴＡ装置は、高温のガスを用いて加熱処理を行う装置である。
当該加熱処理は、窒素、酸素、超乾燥空気（水の含有量が２０ｐｐｍ以下、好ましくは１ｐｐｍ以下、好ましくは１０ｐｐｂ以下の空気）、または希ガス（アルゴン、ヘリウム等）の雰囲気下で行えばよい。なお、上記窒素、酸素、超乾燥空気、または希ガスに水素、水などが含まれないことが好ましい。不活性ガス雰囲気で加熱した後、酸素雰囲気で加熱してもよい。なお、処理時間は３分〜２４時間とする。
なお、基板１０２と、走査線１０７及び容量線１１５並びにゲート絶縁膜１２７との間には下地絶縁膜を設ける場合、当該下地絶縁膜は、酸化シリコン、酸化窒化シリコン、窒化シリコン、窒化酸化シリコン、酸化ガリウム、酸化ハフニウム、酸化イットリウム、酸化アルミニウム、酸化窒化アルミニウムなどで形成することができる。なお、下地絶縁膜として、窒化シリコン、酸化ガリウム、酸化ハフニウム、酸化イットリウム、酸化アルミニウムなどで形成することで、基板１０２から不純物、代表的にはアルカリ金属、水、水素などが半導体膜１１１に拡散することを抑制できる。下地絶縁膜は、スパッタリング法またはＣＶＤ法を用いて形成することができる。
次に、トランジスタ１０３のソース電極として機能する信号線１０９、トランジスタ１０３のドレイン電極として機能する導電膜１１３を形成する（図４（Ｂ）参照）。
信号線１０９、及び導電膜１１３は、信号線１０９、及び導電膜１１３に適用できる材料を用いて導電膜を形成し、当該導電膜上にマスクを形成し、当該マスクを用いて加工することにより形成できる。当該マスク及び当該加工は、走査線１０７及び容量線１１５と同じようにして行うことができる。
次に、半導体膜１１１、半導体膜１１９、信号線１０９、導電膜１１３、及びゲート絶縁膜１２７上に絶縁膜１２８を形成し、絶縁膜１２８上に絶縁膜１３０を形成し、絶縁膜１３０上に絶縁膜１３３を形成する（図５（Ａ）参照）。なお、絶縁膜１２８、絶縁膜１３０及び絶縁膜１３３は連続して形成することが好ましい。このようにすることで、絶縁膜１２８、絶縁膜１３０及び絶縁膜１３３のそれぞれの界面に不純物が混入することを抑制できる。
絶縁膜１２８は、絶縁膜１２９に適用可能な材料を用いて、ＣＶＤ法またはスパッタリング法などの各種成膜方法を用いて形成することができる。絶縁膜１３０は、絶縁膜１３１に適用可能な材料を用いて形成できる。絶縁膜１３３は、絶縁膜１３２に適用可能な材料を用いて形成できる。
絶縁膜１２９に半導体膜１１１との界面準位が少なくなる酸化絶縁膜を適用する場合、絶縁膜１２８は以下の形成条件を用いて形成できる。なお、ここでは当該酸化絶縁膜として、酸化シリコン膜または酸化窒化シリコン膜を形成する場合について記載する。当該形成条件は、プラズマＣＶＤ装置の真空排気された処理室内に載置された基板を１８０℃以上４００℃以下、さらに好ましくは２００℃以上３７０℃以下に保持し、処理室に原料ガスのシリコンを含む堆積性気体及び酸化性気体を導入して処理室内における圧力を２０Ｐａ以上２５０Ｐａ以下、さらに好ましくは４０Ｐａ以上２００Ｐａ以下とし、処理室内に設けられた電極に高周波電力を供給する条件である。
シリコンを含む堆積性気体の代表例としては、シラン、ジシラン、トリシラン、フッ化シランなどがある。酸化性気体としては、酸素、オゾン、一酸化二窒素、二酸化窒素などがある。
なお、シリコンを含む堆積性気体に対する酸化性気体の量を１００倍以上とすることで、絶縁膜１２８（絶縁膜１２９）に含まれる水素含有量を低減することが可能であると共に、絶縁膜１２８（絶縁膜１２９）に含まれるダングリングボンドを低減することができる。絶縁膜１３０（絶縁膜１３１）から移動する酸素は、絶縁膜１２８（絶縁膜１２９）に含まれるダングリングボンドによって捕獲される場合があるため、絶縁膜１２８（絶縁膜１２９）に含まれるダングリングボンドが低減されていると、絶縁膜１３０（絶縁膜１３１）に含まれる酸素を効率よく半導体膜１１１及び半導体膜１１９へ移動させ、半導体膜１１１及び半導体膜１１９である酸化物半導体膜に含まれる酸素欠損を補填することが可能である。この結果、当該酸化物半導体膜に混入する水素量を低減できると共に酸化物半導体膜に含まれる酸素欠損を低減させることが可能である。
絶縁膜１３１を上記の酸素過剰領域を含む酸化絶縁膜または化学量論的組成を満たす酸素よりも多くの酸素を含む酸化絶縁膜とする場合、絶縁膜１３０は以下の形成条件を用いて形成できる。なお、ここでは当該酸化絶縁膜として、酸化シリコン膜または酸化窒化シリコン膜を形成する場合について記載する。当該形成条件は、プラズマＣＶＤ装置の真空排気された処理室内に載置された基板を１８０℃以上２６０℃以下、さらに好ましくは１８０℃以上２３０℃以下に保持し、処理室に原料ガスを導入して処理室内における圧力を１００Ｐａ以上２５０Ｐａ以下、さらに好ましくは１００Ｐａ以上２００Ｐａ以下とし、処理室内に設けられた電極に０．１７Ｗ／ｃｍ２以上０．５Ｗ／ｃｍ２以下、さらに好ましくは０．２５Ｗ／ｃｍ２以上０．３５Ｗ／ｃｍ２以下の高周波電力を供給する、ことである。
絶縁膜１３０の原料ガスは、絶縁膜１２８に適用できる原料ガスとすることができる。
絶縁膜１３０の形成条件として、上記圧力の処理室において上記パワー密度の高周波電力を供給することで、プラズマ中で原料ガスの分解効率が高まり、酸素ラジカルが増加し、原料ガスの酸化が進むため、絶縁膜１３０中における酸素含有量が化学量論的組成よりも多くなる。しかしながら、基板温度が、上記温度であると、シリコンと酸素の結合力が弱いため、加熱により酸素の一部が脱離する。この結果、化学量論的組成を満たす酸素よりも多くの酸素を含み、加熱により酸素の一部が脱離する酸化絶縁膜を形成することができる。また、半導体膜１１１上に絶縁膜１２８が設けられている。このため、絶縁膜１３０の形成工程において、絶縁膜１２８が半導体膜１１１の保護膜となる。この結果、パワー密度の高い高周波電力を用いて絶縁膜１３０を形成しても、半導体膜１１１へのダメージを抑制できる。
また、絶縁膜１３０は膜厚を厚くすることで加熱によって脱離する酸素の量を多くすることができることから、絶縁膜１３０は絶縁膜１２８より厚く設けることが好ましい。絶縁膜１２８を設けることで絶縁膜１３０を厚く設ける場合でも被覆性を良好にすることができる。
絶縁膜１３２を水素含有量が少ない窒化絶縁膜で設ける場合、絶縁膜１３３は以下の形成条件を用いて形成できる。なお、ここでは当該窒化絶縁膜として、窒化シリコン膜を形成する場合について記載する。当該形成条件は、プラズマＣＶＤ装置の真空排気された処理室内に載置された基板を８０℃以上４００℃以下、さらに好ましくは２００℃以上３７０℃以下に保持し、処理室に原料ガスを導入して処理室内における圧力を１００Ｐａ以上２５０Ｐａ以下とし、好ましくは１００Ｐａ以上２００Ｐａ以下とし、処理室内に設けられた電極に高周波電力を供給する、ことである。
絶縁膜１３３の原料ガスとしては、シリコンを含む堆積性気体、窒素、及びアンモニアを用いることが好ましい。シリコンを含む堆積性気体の代表例としては、シラン、ジシラン、トリシラン、フッ化シランなどがある。また、窒素の流量は、アンモニアの流量に対して５倍以上５０倍以下、好ましくは１０倍以上５０倍以下とすることが好ましい。なお、原料ガスとしてアンモニアを用いることで、シリコンを含む堆積性気体及び窒素の分解を促すことができる。これは、アンモニアがプラズマエネルギーや熱エネルギーによって解離し、解離することで生じるエネルギーが、シリコンを含む堆積性気体分子の結合及び窒素分子の結合の分解に寄与するためである。このようにすることで、水素含有量が少なく、外部から水素や水などの不純物の侵入を抑制することが可能な窒化シリコン膜を形成することができる。
少なくとも絶縁膜１３０を形成した後に加熱処理を行い、絶縁膜１２８または絶縁膜１３０に含まれる過剰酸素を半導体膜１１１に移動させ、半導体膜１１１である酸化物半導体膜の酸素欠損を補填することが好ましい。なお、当該加熱処理は、半導体膜１１１及び半導体膜１１９の脱水素化または脱水化を行う加熱処理の詳細を参照して適宜行うことができる。
次に、絶縁膜１２８、絶縁膜１３０及び絶縁膜１３３の導電膜１１３と重畳する領域に、導電膜１１３に達する開口１１７を形成する（図５（Ｂ）参照）。
開口１１７は、絶縁膜１３３の導電膜１１３と重畳する領域の一部が露出されるようにマスクを形成し、当該マスクを用いて絶縁膜１２８、絶縁膜１３０及び絶縁膜１３３を加工することで形成できる。なお、当該マスク及び当該加工は、走査線１０７及び容量線１１５と同じようにして行うことができる。
最後に、画素電極１２１を形成することで、基板１０２に設けられる素子部を作製することができる（図３参照）。画素電極１２１は、上記列挙した材料を用い、開口１１７を通じて導電膜１１３に接する導電膜を形成し、当該導電膜上にマスクを形成し、当該マスクを用いて加工することにより形成できる。なお、当該マスク及び当該加工は、走査線１０７及び容量線１１５と同じようにして行うことができる。
また、電極１２２を走査線１０７に沿って延伸するように形成してもよい。電極１２２を走査線１０７に沿って延伸するように形成することで、容量線１１５の形成を省略することもできる。
〈変形例１〉
本発明の一態様である半導体装置において、画素内に設けられるトランジスタの形状は図２及び図３に示したトランジスタの形状に限定されず、適宜変更することができる。例えば、図６に示すように、画素１５１において、トランジスタ１５３は、信号線１０９に含まれるトランジスタ１０３のソース電極がＵ字型（Ｃ字型、コの字型、または馬蹄型）とし、ドレイン電極として機能する導電膜１１３を囲む形状のトランジスタであってもよい。このような形状とすることで、トランジスタの面積が小さくても、十分なチャネル幅を確保することが可能となり、トランジスタの導通時に流れるドレイン電流（オン電流ともいう）の量を増やすことが可能となる。なお、図６の画素１５１おいて、トランジスタ１５３以外の構成は図２と同様である。
本発明の一態様である半導体装置において、画素内に設けられるトランジスタの形状は図２及び図３に示したトランジスタの形状に限定されず、適宜変更することができる。例えば、図６に示すように、画素１５１において、トランジスタ１５３は、信号線１０９に含まれるトランジスタ１０３のソース電極がＵ字型（Ｃ字型、コの字型、または馬蹄型）とし、ドレイン電極として機能する導電膜１１３を囲む形状のトランジスタであってもよい。このような形状とすることで、トランジスタの面積が小さくても、十分なチャネル幅を確保することが可能となり、トランジスタの導通時に流れるドレイン電流（オン電流ともいう）の量を増やすことが可能となる。なお、図６の画素１５１おいて、トランジスタ１５３以外の構成は図２と同様である。
〈変形例２〉
また、本発明の一態様である半導体装置において、容量素子１０５を構成する一方の電極である電極１２２と接続する容量線１１５の形状は、適宜変更することができる。例えば、電極１２２と容量線１１５の接触抵抗を小さくするために、容量線１１５の一部を電極１２２の外周に沿って接して設けることができる。
また、本発明の一態様である半導体装置において、容量素子１０５を構成する一方の電極である電極１２２と接続する容量線１１５の形状は、適宜変更することができる。例えば、電極１２２と容量線１１５の接触抵抗を小さくするために、容量線１１５の一部を電極１２２の外周に沿って接して設けることができる。
本構成の具体例について、図７乃至図９を用いて説明する。なお、ここでは、図２及び図３と異なる部位についてのみ説明する。図７は本構成の画素１６１の上面図であり、図８は図７の一点鎖線Ａ１−Ａ２間、及び一点鎖線Ｂ１−Ｂ２間の断面図である。また、図９は図７の一点鎖線Ｃ１−Ｃ２間の断面図である。
本構成の画素１６１において、容量線１６７は、電極１２２の外周に沿って接して設けられている（図７参照）。容量線１６７は、トランジスタ１０３のゲート電極として機能する走査線１０７と同じ形成工程で形成されることから遮光性を有する場合があるため、ループ状に形成することが好ましい。なお、図７の画素１６１おいて、他の構成は図２と同様である。
図８及び図９に示すように、本構成の画素１６１において、容量線１６７は、容量素子１６５の電極１２２の端部を覆うように設けられる。このような構成とすることにより、電極１２２と容量線１６７の接触抵抗が低減され、容量素子１６５に効率よく電荷を供給することができる。
また、図７乃至図９に示した構成は、容量線１６７がループ状に形成されているが、容量線１６７と同じ形成工程で形成される導電膜が、容量線１６７とは分離された状態で電極１２２の外周に接して設けられていてもよい。
〈変形例３〉
また、本発明の一態様である半導体装置において、容量線の構成を適宜変更することができる。
図１０に、隣接する画素間で容量線を共有する構成について示す。
また、本発明の一態様である半導体装置において、容量線の構成を適宜変更することができる。
図１０に、隣接する画素間で容量線を共有する構成について示す。
図１０は、信号線１０９の伸張方向に隣接する画素４０１＿１及び画素４０１＿２の上面図である。画素４０１＿１及び画素４０１＿２は、図２に示した画素１０１と、容量線１１５の平面構成が異なる。
図１０に示す走査線１０７＿１及び走査線１０７＿２は、互いに平行であって、且つ信号線１０９に略直交する方向に延伸して設けられている。走査線１０７＿１及び走査線１０７＿２の間に、走査線１０７＿１及び走査線１０７＿２と互いに平行に容量線１１５が設けられている。なお、容量線１１５は、画素４０１＿１に設けられる容量素子４０５＿１、及び画素４０１＿２に設けられる容量素子４０５＿２と接続する。画素４０１＿１及び画素４０１＿２の上面形状、及び構成要素の配置位置は、容量線１１５に対して対称である。
画素４０１＿１には、トランジスタ１０３＿１及び該トランジスタ１０３＿１と接続する容量素子４０５＿１が設けられる。
トランジスタ１０３＿１は、走査線１０７＿１及び信号線１０９が交差する領域に設けられている。トランジスタ１０３＿１は、少なくとも、チャネル形成領域を有する半導体膜１１１＿１と、ゲート電極と、ゲート絶縁膜（図１０に図示せず。）と、ソース電極と、及びドレイン電極とを含む。なお、走査線１０７＿１において、半導体膜１１１＿１と重畳する領域はトランジスタ１０３＿１のゲート電極として機能する。信号線１０９において、半導体膜１１１＿１と重畳する領域はトランジスタ１０３＿１のソース電極として機能する。導電膜１１３＿１において、半導体膜１１１＿１と重畳する領域はトランジスタ１０３＿１のドレイン電極として機能する。導電膜１１３＿１及び画素電極１２１＿１が開口１１７＿１において接続する。
容量素子４０５＿１は、容量線１１５と電気的に接続されている。容量素子４０５＿１は、透光性を有する酸化物半導体で形成される半導体膜１１９＿１と、透光性を有する電極１２２＿１と、誘電体膜として、トランジスタ１０３＿１のゲート絶縁膜を形成する層と同じ層の一部（図１０に図示せず。）とで構成されている。即ち、容量素子４０５＿１は透光性を有する。
画素４０１＿２には、トランジスタ１０３＿２及び該トランジスタ１０３＿２と接続する容量素子４０５＿２が設けられる。
トランジスタ１０３＿２は、走査線１０７＿２及び信号線１０９が交差する領域に設けられている。トランジスタ１０３＿２は、少なくとも、チャネル形成領域を有する半導体膜１１１＿２と、ゲート電極と、ゲート絶縁膜（図１０に図示せず。）と、ソース電極と、及びドレイン電極とを含む。なお、走査線１０７＿２において、半導体膜１１１＿２と重畳する領域はトランジスタ１０３＿２のゲート電極として機能する。信号線１０９において、半導体膜１１１＿２と重畳する領域はトランジスタ１０３＿２のソース電極として機能する。導電膜１１３＿２において、半導体膜１１１＿２と重畳する領域はトランジスタ１０３＿２のドレイン電極として機能する。導電膜１１３＿２及び画素電極１２１＿２が開口１１７＿２において接続する。
容量素子４０５＿２は、容量素子４０５＿１と同様に、容量線１１５と電気的に接続されている。容量素子４０５＿２は、透光性を有する酸化物半導体で形成される半導体膜１１９＿２と、透光性を有する電極１２２＿２と、誘電体膜として、トランジスタ１０３＿２のゲート絶縁膜を形成する層と同じ層の一部（図１０に図示せず。）とで構成されている。即ち、容量素子４０５＿２は透光性を有する。
なお、トランジスタ１０３＿１及びトランジスタ１０３＿２、並びに容量素子４０５＿１及び容量素子４０５＿２の断面構造は、それぞれ図３に示すトランジスタ１０３及び容量素子１０５同様であるため、ここでは省略する。
上面形状において、隣接する２つ画素の間に容量線を設け、それぞれの画素に含まれる容量素子を接続することで、容量線の数を削減することが可能である。この結果、各画素に容量線を設ける構成と比較して、画素の開口率をさらに高めることが可能である。
また、電極１２２＿１と電極１２２＿２を接続し、１つの電極として形成することもできる。また、容量線１１５を省略し、電極１２２＿１と電極１２２＿２を走査線１０７＿１及び走査線１０７＿２に沿って延伸させてもよい。
以上より、容量素子の一方の電極として、トランジスタの半導体膜と同じ形成工程で形成される半導体膜を用いることで、開口率を高めつつ、電荷容量を増大させた容量素子を有する半導体装置を作製することができる。また、開口率を高めることによって表示品位が良い半導体装置を得ることができる。
また、トランジスタの半導体膜である酸化物半導体膜は酸素欠損が低減され、水素、窒素などの不純物が低減されていることから、本発明の一態様である半導体装置は、良好な電気特性を有する半導体装置となる。
なお、本実施の形態に示す構成などは、他の実施の形態に示す構成と適宜組み合わせて用いることができる。
（実施の形態２）
上記実施の形態に開示したトランジスタ１０３及びトランジスタ１５３は、半導体膜１１１のチャネル形成領域が、信号線１０９及び導電膜１１３形成時に用いるエッチング溶液やエッチングガスに曝されるチャネルエッチング型のトランジスタである。ただし、トランジスタ１０３及びトランジスタ１５３に適用可能な構成は、チャネルエッチング型に限られるものではない。本実施の形態では、トランジスタ１０３及びトランジスタ１５３に適用可能なトランジスタの構成例について、図１１を用いて説明する。
上記実施の形態に開示したトランジスタ１０３及びトランジスタ１５３は、半導体膜１１１のチャネル形成領域が、信号線１０９及び導電膜１１３形成時に用いるエッチング溶液やエッチングガスに曝されるチャネルエッチング型のトランジスタである。ただし、トランジスタ１０３及びトランジスタ１５３に適用可能な構成は、チャネルエッチング型に限られるものではない。本実施の形態では、トランジスタ１０３及びトランジスタ１５３に適用可能なトランジスタの構成例について、図１１を用いて説明する。
図１１（Ａ）に示すトランジスタ１８３は、半導体膜１１１上にチャネル保護膜１８２を形成し、チャネル保護膜１８２の一部に重畳して信号線１０９及び導電膜１１３を形成するチャネル保護型のトランジスタである。チャネル保護膜１８２により、半導体膜１１１のチャネル形成領域が、信号線１０９及び導電膜１１３形成時に用いるエッチング溶液やエッチングガスに曝されることを防ぐことができる。よって、チャネル保護膜１８２を形成する工程が増えるものの、信号線１０９及び導電膜１１３形成時の半導体膜１１１へのダメージが軽減される。
チャネル保護膜１８２を設けることにより、トランジスタのソース電極及びドレイン電極の間のリーク電流を低減することが可能である。また、電気特性の良好なトランジスタを実現することが可能となる。
チャネル保護膜１８２は、絶縁膜１２９と同様の材料を用いて形成することができる。トランジスタ１８３では、チャネル保護膜１８２を絶縁膜１２９と同様の材料を用いて形成することで、絶縁膜１２９の形成を省略している。
図１１（Ｂ）に示すトランジスタ１９０は、ゲート絶縁膜１２７上に信号線１０９及び導電膜１１３を形成し、ゲート絶縁膜１２７、信号線１０９及び導電膜１１３の一部に接し、走査線１０７と重畳する位置に半導体膜１１１を形成する構成を有する。信号線１０９及び導電膜１１３の形成後に半導体膜１１１を形成するため、半導体膜１１１が信号線１０９及び導電膜１１３形成時に用いるエッチング溶液やエッチングガスに曝されることがない。
なお、トランジスタ１０３またはトランジスタ１５３をトランジスタ１９０の構成とすると、半導体膜１１９は導電膜１１３の上に形成される。
図１１（Ｃ）に示すトランジスタ２００は、上記実施の形態に開示したトランジスタ１０３またはトランジスタ１５３の絶縁膜１３２上に、導電膜１３５を形成する構成を有する。導電膜１３５は、少なくとも半導体膜１１１のチャネル形成領域と重畳して形成する。導電膜１３５の電位は、共通電位や、ＧＮＤ電位、若しくは任意の電位、または、フローティング状態とすることができる。導電膜１３５を設けることで、信頼性試験（例えば、ＢＴ（Ｂｉａｓ Ｔｅｍｐｅｒａｔｕｒｅ）ストレス試験）前後におけるトランジスタ２００のしきい値電圧の変動量をさらに低減することができる。導電膜１３５を設けることで、静電気などの外部の電場の影響によりトランジスタの電気的な特性が変動することを防止することができ、トランジスタの信頼性を向上させることができる。
導電膜１３５はバックゲート電極として機能させることができる。バックゲート電極は、ゲート電極とバックゲート電極で半導体層のチャネル形成領域を挟むように配置される。バックゲート電極は導電層で形成され、ゲート電極と同様に機能させることができる。また、バックゲート電極の電位を制御することで、トランジスタのしきい値電圧を制御することができる。また、導電膜１３５と走査線１０７（ゲート電極）を接続し、これらを同電位として、導電膜１３５を第２のゲート電極として機能させてもよい。
導電膜１３５は、走査線１０７、信号線１０９、画素電極１２１などと同様の材料及び方法により形成することができる。
本実施の形態に開示したトランジスタ１８３、トランジスタ１９０、トランジスタ２００や、上記実施の形態に開示したトランジスタ１０３、トランジスタ１５３の構造は、画素１０１を構成するトランジスタのみでなく、走査線駆動回路１０４や、信号線駆動回路１０６を構成するトランジスタにも適用することが可能である。
なお、本実施の形態に示す構成などは、他の実施の形態に示す構成と適宜組み合わせて用いることができる。
（実施の形態３）
本実施の形態では、上記実施の形態で説明したトランジスタ及び容量素子に用いることができる酸化物半導体膜の一態様について説明する。
本実施の形態では、上記実施の形態で説明したトランジスタ及び容量素子に用いることができる酸化物半導体膜の一態様について説明する。
酸化物半導体膜は、単結晶酸化物半導体膜と非単結晶酸化物半導体膜とに大別される。非単結晶酸化物半導体膜とは、非晶質酸化物半導体膜、微結晶酸化物半導体膜、多結晶酸化物半導体膜、ＣＡＡＣ−ＯＳ（Ｃ Ａｘｉｓ Ａｌｉｇｎｅｄ Ｃｒｙｓｔａｌｌｉｎｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）膜などをいう。
非晶質酸化物半導体膜は、膜中における原子配列が不規則であり、結晶成分を有さない酸化物半導体膜である。微小領域においても結晶部を有さず、膜全体が完全な非晶質構造の酸化物半導体膜が典型である。
微結晶酸化物半導体膜は、例えば、１ｎｍ以上１０ｎｍ未満の大きさの微結晶（ナノ結晶ともいう。）を含む。従って、微結晶酸化物半導体膜は、非晶質酸化物半導体膜よりも原子配列の規則性が高い。そのため、微結晶酸化物半導体膜は、非晶質酸化物半導体膜よりも欠陥準位密度が低いという特徴がある。
ＣＡＡＣ−ＯＳ膜は、複数の結晶部を有する酸化物半導体膜の一つであり、ほとんどの結晶部は、一辺が１００ｎｍ未満の立方体内に収まる大きさである。従って、ＣＡＡＣ−ＯＳ膜に含まれる結晶部は、一辺が１０ｎｍ未満、５ｎｍ未満または３ｎｍ未満の立方体内に収まる大きさの場合も含まれる。ＣＡＡＣ−ＯＳ膜は、微結晶酸化物半導体膜よりも欠陥準位密度が低いという特徴がある。以下、ＣＡＡＣ−ＯＳ膜について詳細な説明を行う。
ＣＡＡＣ−ＯＳ膜を透過型電子顕微鏡（ＴＥＭ：Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）によって観察すると、結晶部同士の明確な境界、即ち結晶粒界（グレインバウンダリーともいう。）を確認することができない。そのため、ＣＡＡＣ−ＯＳ膜は、結晶粒界に起因する電子移動度の低下が起こりにくいといえる。
ＣＡＡＣ−ＯＳ膜を、試料面と概略平行な方向からＴＥＭによって観察（断面ＴＥＭ観察）すると、結晶部において、金属原子が層状に配列していることを確認できる。金属原子の各層は、ＣＡＡＣ−ＯＳ膜の膜を形成する面（被形成面ともいう。）または上面の凹凸を反映した形状であり、ＣＡＡＣ−ＯＳ膜の被形成面または上面と平行に配列する。
一方、ＣＡＡＣ−ＯＳ膜を、試料面と概略垂直な方向からＴＥＭによって観察（平面ＴＥＭ観察）すると、結晶部において、金属原子が三角形状または六角形状に配列していることを確認できる。しかしながら、異なる結晶部間で、金属原子の配列に規則性は見られない。
断面ＴＥＭ観察および平面ＴＥＭ観察より、ＣＡＡＣ−ＯＳ膜の結晶部は配向性を有していることがわかる。
ＣＡＡＣ−ＯＳ膜に対し、Ｘ線回折（ＸＲＤ：Ｘ−Ｒａｙ Ｄｉｆｆｒａｃｔｉｏｎ）装置を用いて構造解析を行うと、例えばＩｎＧａＺｎＯ４の結晶を有するＣＡＡＣ−ＯＳ膜のｏｕｔ−ｏｆ−ｐｌａｎｅ法による解析では、回折角（２θ）が３１°近傍にピークが現れる場合がある。このピークは、ＩｎＧａＺｎＯ４の結晶の（００９）面に帰属されることから、ＣＡＡＣ−ＯＳ膜の結晶がｃ軸配向性を有し、ｃ軸が被形成面または上面に概略垂直な方向を向いていることが確認できる。
一方、ＣＡＡＣ−ＯＳ膜に対し、ｃ軸に概略垂直な方向からＸ線を入射させるｉｎ−ｐｌａｎｅ法による解析では、２θが５６°近傍にピークが現れる場合がある。このピークは、ＩｎＧａＺｎＯ４の結晶の（１１０）面に帰属される。ＩｎＧａＺｎＯ４の単結晶酸化物半導体膜であれば、２θを５６°近傍に固定し、試料面の法線ベクトルを軸（φ軸）として試料を回転させながら分析（φスキャン）を行うと、（１１０）面と等価な結晶面に帰属されるピークが６本観察される。これに対し、ＣＡＡＣ−ＯＳ膜の場合は、２θを５６°近傍に固定してφスキャンした場合でも、明瞭なピークが現れない。
以上のことから、ＣＡＡＣ−ＯＳ膜では、異なる結晶部間ではａ軸およびｂ軸の配向は不規則であるが、ｃ軸配向性を有し、かつｃ軸が被形成面または上面の法線ベクトルに平行な方向を向いていることがわかる。従って、前述の断面ＴＥＭ観察で確認された層状に配列した金属原子の各層は、結晶のａｂ面に平行な面である。
なお、結晶部は、ＣＡＡＣ−ＯＳ膜を成膜した際、または加熱処理などの結晶化処理を行った際に形成される。上述したように、結晶のｃ軸は、ＣＡＡＣ−ＯＳ膜の被形成面または上面の法線ベクトルに平行な方向に配向する。従って、例えば、ＣＡＡＣ−ＯＳ膜の形状をエッチングなどによって変化させた場合、結晶のｃ軸がＣＡＡＣ−ＯＳ膜の被形成面または上面の法線ベクトルと平行にならないこともある。
また、ＣＡＡＣ−ＯＳ膜中の結晶化度が均一でなくてもよい。例えば、ＣＡＡＣ−ＯＳ膜の結晶部が、ＣＡＡＣ−ＯＳ膜の上面近傍からの結晶成長によって形成される場合、上面近傍の領域は、被形成面近傍の領域よりも結晶化度が高くなることがある。また、ＣＡＡＣ−ＯＳ膜に不純物を添加する場合、不純物が添加された領域の結晶化度が変化し、部分的に結晶化度の異なる領域が形成されることもある。
なお、ＩｎＧａＺｎＯ４の結晶を有するＣＡＡＣ−ＯＳ膜のｏｕｔ−ｏｆ−ｐｌａｎｅ法による解析では、２θが３１°近傍のピークの他に、２θが３６°近傍にもピークが現れる場合がある。２θが３６°近傍のピークは、ＣＡＡＣ−ＯＳ膜中の一部に、ｃ軸配向性を有さない結晶が含まれることを示している。ＣＡＡＣ−ＯＳ膜は、２θが３１°近傍にピークを示し、２θが３６°近傍にピークを示さないことが好ましい。
なお、酸化物半導体膜は、例えば、非晶質酸化物半導体膜、微結晶酸化物半導体膜、ＣＡＡＣ−ＯＳ膜のうち、二種以上を有する積層膜であってもよい。
ＣＡＡＣ−ＯＳの形成方法としては、三つ挙げられる。
第１の方法は、成膜温度を１００℃以上４５０℃以下として酸化物半導体膜を成膜することで、酸化物半導体膜に含まれる結晶部のｃ軸が、被形成面の法線ベクトルまたは表面の法線ベクトルに平行な方向に揃った結晶部を形成する方法である。
第２の方法は、酸化物半導体膜を薄い厚さで成膜した後、２００℃以上７００℃以下の熱処理を行うことで、酸化物半導体膜に含まれる結晶部のｃ軸が、被形成面の法線ベクトルまたは表面の法線ベクトルに平行な方向に揃った結晶部を形成する方法である。
第３の方法は、一層目の酸化物半導体膜を薄い厚さで成膜した後、２００℃以上７００℃以下の熱処理を行い、さらに二層目の酸化物半導体膜の成膜を行うことで、酸化物半導体膜に含まれる結晶部のｃ軸が、被形成面の法線ベクトルまたは表面の法線ベクトルに平行な方向に揃った結晶部を形成する方法である。
酸化物半導体膜にＣＡＡＣ−ＯＳを適用したトランジスタは、可視光や紫外光の照射による電気特性の変動が小さい。よって、酸化物半導体膜にＣＡＡＣ−ＯＳを用いたトランジスタは、良好な信頼性を有する。
また、ＣＡＡＣ−ＯＳは、多結晶である酸化物半導体スパッタリング用ターゲットを用い、スパッタリング法によって成膜することが好ましい。当該スパッタリング用ターゲットにイオンが衝突すると、スパッタリング用ターゲットに含まれる結晶領域がａｂ面から劈開し、ａｂ面に平行な面を有する平板状またはペレット状のスパッタリング粒子として剥離することがある。この場合、当該平板状またはペレット状のスパッタリング粒子が、結晶状態を維持したまま被成膜面に到達することで、ＣＡＡＣ−ＯＳを成膜することができる。
また、ＣＡＡＣ−ＯＳを成膜するために、以下の条件を適用することが好ましい。
成膜時の不純物混入を低減することで、不純物によって結晶状態が崩れることを抑制できる。例えば、成膜室内に存在する不純物濃度（水素、水、二酸化炭素および窒素など）を低減すればよい。また、成膜ガス中の不純物濃度を低減すればよい。具体的には、露点が−８０℃以下、好ましくは−１００℃以下である成膜ガスを用いる。
また、成膜時の被成膜面の加熱温度（例えば基板加熱温度）を高めることで、被成膜面に到達後にスパッタリング粒子のマイグレーションが起こる。具体的には、被成膜面の温度を１００℃以上７４０℃以下、好ましくは１５０℃以上５００℃以下として成膜する。成膜時の被成膜面の温度を高めることで、平板状またはペレット状のスパッタリング粒子が被成膜面に到達した場合、当該被成膜面上でマイグレーションが起こり、スパッタリング粒子の平らな面が被成膜面に付着する。
また、成膜ガス中の酸素割合を高め、電力を最適化することで成膜時のプラズマダメージを軽減すると好ましい。成膜ガス中の酸素割合は、３０体積％以上、好ましくは１００体積％とする。
スパッタリング用ターゲットの一例として、Ｉｎ−Ｇａ−Ｚｎ−Ｏ化合物ターゲットについて以下に示す。
ＩｎＯＸ粉末、ＧａＯＹ粉末及びＺｎＯＺ粉末を所定のｍｏｌ数で混合し、加圧処理後、１０００℃以上１５００℃以下の温度で加熱処理をすることで多結晶であるＩｎ−Ｇａ−Ｚｎ系金属酸化物ターゲットとする。なお、当該加圧処理は、冷却しながら行ってもよいし、加熱しながら行ってもよい。なお、Ｘ、Ｙ及びＺは任意の正数である。ここで、所定のｍｏｌ数比は、例えば、ＩｎＯＸ粉末、ＧａＯＹ粉末及びＺｎＯＺ粉末が、２：２：１、８：４：３、３：１：１、１：１：１、４：２：３または３：１：２である。なお、粉末の種類、及びその混合するｍｏｌ数比は、作製するスパッタリング用ターゲットによって適宜変更すればよい。
また、酸化物半導体膜は、複数の酸化物半導体膜が積層された構造でもよい。例えば、酸化物半導体膜を、第１の酸化物半導体膜と第２の酸化物半導体膜の積層として、第１の酸化物半導体膜と第２の酸化物半導体膜に、異なる原子数比の金属酸化物を用いてもよい。例えば、第１の酸化物半導体膜に二種類の金属を含む酸化物、三種類の金属を含む酸化物、四種類の金属を含む酸化物のうち一つを用い、第２の酸化物半導体膜に第１の酸化物半導体膜と異なる二種類の金属を含む酸化物、三種類の金属を含む酸化物、四種類の金属を含む酸化物を用いてもよい。
酸化物半導体膜を２層構造とし、第１の酸化物半導体膜と第２の酸化物半導体膜の構成元素を同一とし、両者の原子数比を異ならせてもよい。例えば、第１の酸化物半導体膜の原子数比をＩｎ：Ｇａ：Ｚｎ＝３：１：２とし、第２の酸化物半導体膜の原子数比をＩｎ：Ｇａ：Ｚｎ＝１：１：１としてもよい。また、第１の酸化物半導体膜の原子数比をＩｎ：Ｇａ：Ｚｎ＝２：１：３とし、第２の酸化物半導体膜の原子数比をＩｎ：Ｇａ：Ｚｎ＝１：３：２としてもよい。なお、各酸化物半導体膜の原子数比は、誤差として上記の原子数比のプラスマイナス２０％の変動を含む。
この時、第１の酸化物半導体膜と第２の酸化物半導体膜のうち、ゲート電極に近い側（チャネル側）の酸化物半導体膜のＩｎとＧａの原子数比をＩｎ≧Ｇａとするとよい。またゲート電極から遠い側（バックチャネル側）の酸化物半導体膜のＩｎとＧａの原子数比をＩｎ＜Ｇａとするとよい。これらの積層構造により、電界効果移動度の高いトランジスタを作製することができる。一方、ゲート電極に近い側（チャネル側）の酸化物半導体膜のＩｎとＧａの原子数比をＩｎ＜Ｇａとし、バックチャネル側の酸化物半導体膜のＩｎとＧａの原子数比をＩｎ≧Ｇａとすることで、トランジスタの経時変化や信頼性試験によるしきい値電圧の変動量を低減することができる。
原子数比がＩｎ：Ｇａ：Ｚｎ＝１：３：２である第１の酸化物半導体膜は、原子数比がＩｎ：Ｇａ：Ｚｎ＝１：３：２である酸化物ターゲットを用いたスパッタリング法によって形成できる。基板温度を室温とし、スパッタリングガスにアルゴン、またはアルゴンと酸素の混合ガスを用いて形成することができる。原子数比がＩｎ：Ｇａ：Ｚｎ＝３：１：２である第２の酸化物半導体膜は、原子数比がＩｎ：Ｇａ：Ｚｎ＝３：１：２である酸化物ターゲットを用い、第１の酸化物半導体膜と同様にして形成できる。
また、酸化物半導体膜を３層構造とし、第１の酸化物半導体膜乃至第３の酸化物半導体膜の構成元素を同一とし、且つそれぞれの原子数比を異ならせてもよい。酸化物半導体膜を３層構造とする構成について、図１２を用いて説明する。
図１２に示すトランジスタは、第１の酸化物半導体膜１９９ａ、第２の酸化物半導体膜１９９ｂ、及び第３の酸化物半導体膜１９９ｃがゲート絶縁膜１２７側から順に積層されている。第１の酸化物半導体膜１９９ａ及び第３の酸化物半導体膜１９９ｃを構成する材料は、ＩｎＭ１ｘＺｎｙＯｚ（ｘ≧１、ｙ＞１、ｚ＞０、Ｍ１＝Ｇａ、Ｈｆ等）で表記できる材料を用いる。ただし、第１の酸化物半導体膜１９９ａ及び第３の酸化物半導体膜１９９ｃを構成する材料にＧａを含ませる場合、含ませるＧａの割合が多い、具体的にはＩｎＭ１ＸＺｎＹＯＺで表記できる材料でＸ＝１０を超えると成膜時に粉が発生する恐れがあり、不適である。
また、第２の酸化物半導体膜１９９ｂを構成する材料は、ＩｎＭ２ｘＺｎｙＯｚ（ｘ≧１、ｙ≧ｘ、ｚ＞０、Ｍ２＝Ｇａ、Ｓｎ等）で表記できる材料を用いる。
第１の酸化物半導体膜１９９ａの伝導帯下端及び第３の酸化物半導体膜１９９ｃの伝導帯下端に比べて第２の酸化物半導体膜１９９ｂの伝導帯下端が真空準位から最も深くなるような井戸型構造を構成するように、第１、第２、及び第３の酸化物半導体膜の材料を適宜選択する。
なお、酸化物半導体膜において第１４族元素の一つであるシリコンや炭素はドナーの供給源となる。このため、シリコンや炭素が酸化物半導体膜に含まれると、酸化物半導体膜はｎ型化してしまう。このため、各酸化物半導体膜に含まれるシリコン及び炭素それぞれの濃度は３×１０１８／ｃｍ３以下、好ましくは３×１０１７／ｃｍ３以下とする。特に、第２の酸化物半導体膜１９９ｂに第１４族元素が多く混入しないように、第１の酸化物半導体膜１９９ａ及び第３の酸化物半導体膜１９９ｃで、キャリアパスとなる第２の酸化物半導体膜１９９ｂを挟む、または囲む構成とすることが好ましい。即ち、第１の酸化物半導体膜１９９ａ及び第３の酸化物半導体膜１９９ｃは、シリコン、炭素等の第１４族元素が第２の酸化物半導体膜１９９ｂに混入することを防ぐバリア膜とも呼べる。
例えば、第１の酸化物半導体膜１９９ａの原子数比をＩｎ：Ｇａ：Ｚｎ＝１：３：２とし、第２の酸化物半導体膜１９９ｂの原子数比をＩｎ：Ｇａ：Ｚｎ＝３：１：２とし、第３の酸化物半導体膜１９９ｃの原子数比をＩｎ：Ｇａ：Ｚｎ＝１：１：１としてもよい。なお、第３の酸化物半導体膜１９９ｃは、原子数比がＩｎ：Ｇａ：Ｚｎ＝１：１：１である酸化物ターゲットを用いたスパッタリング法によって形成できる。
または、第１の酸化物半導体膜１９９ａを、原子数比がＩｎ：Ｇａ：Ｚｎ＝１：３：２である酸化物半導体膜とし、第２の酸化物半導体膜１９９ｂを、原子数比がＩｎ：Ｇａ：Ｚｎ＝１：１：１またはＩｎ：Ｇａ：Ｚｎ＝１：３：２である酸化物半導体膜とし、第３の酸化物半導体膜１９９ｃを、原子数比がＩｎ：Ｇａ：Ｚｎ＝１：３：２である酸化物半導体膜とした、３層構造としてもよい。
第１の酸化物半導体膜１９９ａ乃至第３の酸化物半導体膜１９９ｃの構成元素は同一であるため、第２の酸化物半導体膜１９９ｂは、第１の酸化物半導体膜１９９ａとの界面における欠陥準位（トラップ準位）が少ない。詳細には、当該欠陥準位（トラップ準位）は、ゲート絶縁膜１２７と第１の酸化物半導体膜１９９ａとの界面における欠陥準位よりも少ない。このため、上記のように酸化物半導体膜が積層されていることで、トランジスタの経時変化や信頼性試験によるしきい値電圧の変動量を低減することができる。
また、第１の酸化物半導体膜１９９ａの伝導帯下端及び第３の酸化物半導体膜１９９ｃの伝導帯下端に比べて第２の酸化物半導体膜１９９ｂの伝導帯下端が真空準位から最も深くなるような井戸型構造を構成するように、第１、第２、及び第３の酸化物半導体膜の材料を適宜選択することで、トランジスタの電界効果移動度を高めることが可能であると共に、トランジスタの経時変化や信頼性試験によるしきい値電圧の変動量を低減することができる。
また、第１の酸化物半導体膜１９９ａ乃至第３の酸化物半導体膜１９９ｃに、結晶性の異なる酸化物半導体を適用してもよい。すなわち、単結晶酸化物半導体、多結晶酸化物半導体、非晶質酸化物半導体、及びＣＡＡＣ−ＯＳを適宜組み合わせた構成としてもよい。また、第１の酸化物半導体膜１９９ａ乃至第３の酸化物半導体膜１９９ｃのいずれか一に非晶質酸化物半導体を適用すると、酸化物半導体膜の内部応力や外部からの応力を緩和し、トランジスタの特性ばらつきが低減され、またトランジスタの経時変化や信頼性試験によるしきい値電圧の変動量を低減することができる。
また、少なくともチャネル形成領域となりうる第２の酸化物半導体膜１９９ｂはＣＡＡＣ−ＯＳであることが好ましい。また、バックチャネル側の酸化物半導体膜、本実施の形態では、第３の酸化物半導体膜１９９ｃは、アモルファスまたはＣＡＡＣ−ＯＳであることが好ましい。このような構造とすることで、トランジスタの経時変化や信頼性試験によるしきい値電圧の変動量を低減することができる。
なお、本実施の形態に示す構成などは、他の実施の形態に示す構成と適宜組み合わせて用いることができる。
（実施の形態４）
上記実施の形態で一例を示したトランジスタ及び容量素子を用いて表示機能を有する半導体装置（表示装置ともいう。）を作製することができる。また、トランジスタを含む駆動回路の一部または全体を、画素部と同じ基板上に一体形成し、システムオンパネルを形成することができる。本実施の形態では、上記実施の形態で一例を示したトランジスタを用いた表示装置の例について、図１３乃至図１５を用いて説明する。なお、図１４は、図１３（Ｂ）中でＭ−Ｎの一点鎖線で示した部位の断面構成を示す断面図である。なお、図１４において、画素部の構造は一部のみ記載している。
上記実施の形態で一例を示したトランジスタ及び容量素子を用いて表示機能を有する半導体装置（表示装置ともいう。）を作製することができる。また、トランジスタを含む駆動回路の一部または全体を、画素部と同じ基板上に一体形成し、システムオンパネルを形成することができる。本実施の形態では、上記実施の形態で一例を示したトランジスタを用いた表示装置の例について、図１３乃至図１５を用いて説明する。なお、図１４は、図１３（Ｂ）中でＭ−Ｎの一点鎖線で示した部位の断面構成を示す断面図である。なお、図１４において、画素部の構造は一部のみ記載している。
図１３（Ａ）において、第１の基板９０１上に設けられた画素部９０２を囲むようにして、シール材９０５が設けられ、第２の基板９０６によって封止されている。図１３（Ａ）においては、第１の基板９０１上のシール材９０５によって囲まれている領域とは異なる領域に、別途用意された基板上に単結晶半導体または多結晶半導体で形成された信号線駆動回路９０３、及び走査線駆動回路９０４が実装されている。また、信号線駆動回路９０３、走査線駆動回路９０４、または画素部９０２に与えられる各種信号及び電位は、ＦＰＣ（Ｆｌｅｘｉｂｌｅ ｐｒｉｎｔｅｄ ｃｉｒｃｕｉｔ）９１８ａ、ＦＰＣ９１８ｂから供給されている。
図１３（Ｂ）及び図１３（Ｃ）において、第１の基板９０１上に設けられた画素部９０２と、走査線駆動回路９０４とを囲むようにして、シール材９０５が設けられている。また画素部９０２と、走査線駆動回路９０４の上に第２の基板９０６が設けられている。よって画素部９０２と、走査線駆動回路９０４とは、第１の基板９０１とシール材９０５と第２の基板９０６とによって、表示素子と共に封止されている。図１３（Ｂ）及び図１３（Ｃ）においては、第１の基板９０１上のシール材９０５によって囲まれている領域とは異なる領域に、別途用意された基板上に単結晶半導体または多結晶半導体で形成された信号線駆動回路９０３が実装されている。図１３（Ｂ）及び図１３（Ｃ）においては、信号線駆動回路９０３、走査線駆動回路９０４、または画素部９０２に与えられる各種信号及び電位は、ＦＰＣ９１８から供給されている。
また、図１３（Ｂ）及び図１３（Ｃ）においては、信号線駆動回路９０３を別途形成し、第１の基板９０１に実装している例を示しているが、この構成に限定されない。走査線駆動回路を別途形成して実装しても良いし、信号線駆動回路の一部または走査線駆動回路の一部のみを別途形成して実装しても良い。
なお、別途形成した駆動回路の接続方法は、特に限定されるものではなく、ＣＯＧ（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ）法、ワイヤボンディング法、或いはＴＣＰ（Ｔａｐｅ Ｃａｒｒｉｅｒ Ｐａｃｋａｇｅ）法などを用いることができる。図１３（Ａ）は、ＣＯＧ法により信号線駆動回路９０３、走査線駆動回路９０４を実装する例であり、図１３（Ｂ）は、ＣＯＧ法により信号線駆動回路９０３を実装する例であり、図１３（Ｃ）は、ＴＣＰ法により信号線駆動回路９０３を実装する例である。
また、表示装置は、表示素子が封止された状態にあるパネルと、該パネルにコントローラを含むＩＣ等を実装した状態にあるモジュールとを含む。
なお、本明細書における表示装置とは、画像表示デバイス、表示デバイス、もしくは光源（照明装置含む。）を指す。また、コネクター、例えばＦＰＣもしくはＴＣＰが取り付けられたモジュール、ＴＣＰの先にプリント配線板が設けられたモジュール、または表示素子にＣＯＧ法によりＩＣ（集積回路）が直接実装されたモジュールも全て表示装置に含むものとする。
また、第１の基板上に設けられた画素部及び走査線駆動回路は、トランジスタを複数有しており、上記実施の形態で示したトランジスタを適用することができる。
表示装置に設けられる表示素子としては液晶素子（液晶表示素子ともいう。）、発光素子（発光表示素子ともいう。）を用いることができる。発光素子は、電流または電圧によって輝度が制御される素子をその範疇に含んでおり、具体的には無機ＥＬ（Ｅｌｅｃｔｒｏ Ｌｕｍｉｎｅｓｃｅｎｃｅ）素子、有機ＥＬ素子等が含まれる。また、電子インクなど、電気的作用によりコントラストが変化する表示媒体も適用することができる。図１４に、表示素子として液晶素子を用いた液晶表示装置の断面図を例示する。
図１４に例示する液晶表示装置は、縦電界方式の液晶表示装置であるが、横電界方式の液晶表示装置に応用することも可能である。図１４に例示する液晶表示装置は、接続端子電極９１５及び端子電極９１６を有しており、接続端子電極９１５及び端子電極９１６はＦＰＣ９１８が有する端子と異方性導電材料９１９を介して、電気的に接続されている。
接続端子電極９１５は、第１の電極９３０と同じ導電膜から形成され、端子電極９１６は、トランジスタ９１０、トランジスタ９１１のソース電極及びドレイン電極と同じ導電膜で形成されている。
また、第１の基板９０１上に設けられた画素部９０２と、走査線駆動回路９０４は、トランジスタを複数有しており画素部９０２に含まれるトランジスタ９１０と、走査線駆動回路９０４に含まれるトランジスタ９１１とを例示している。トランジスタ９１０及びトランジスタ９１１上には実施の形態１に示す絶縁膜１２９、絶縁膜１３１、及び絶縁膜１３２に相当する絶縁膜９２４が設けられている。なお、絶縁膜９２３は下地膜として機能する絶縁膜である。
絶縁膜９２３上に透光性を有する電極９２８が形成され、容量配線９２９と接続している。電極９２８、容量配線９２９の上にゲート絶縁膜９２２が形成され、ゲート絶縁膜９２２上に酸化物半導体膜９２７が形成されている。酸化物半導体膜９２７は、トランジスタ９１０のドレイン電極に接続されている。
本実施の形態では、トランジスタ９１０、トランジスタ９１１として、上記実施の形態で示したトランジスタを適用することができる。また、電極９２８、ゲート絶縁膜９２２、及び酸化物半導体膜９２７を用いて、容量素子９２６を構成する。容量配線９２９は、トランジスタ９１０、トランジスタ９１１のゲート電極と同じ導電膜から形成される。なお、ここでは、容量素子９２６として実施の形態１に示した容量素子１０５と同様の構成を用いて図示したが、他の容量素子を用いることもできる。
また、絶縁膜９２４上において、駆動回路用のトランジスタ９１１の酸化物半導体膜のチャネル形成領域と重なる位置に導電膜９１７が設けられている例を示している。本実施の形態では、導電膜９１７を第１の電極９３０と同じ導電膜で形成する。導電膜９１７を酸化物半導体膜のチャネル形成領域と重なる位置に設けることによって、信頼性試験前後におけるトランジスタ９１１のしきい値電圧の変動量をさらに低減することができる。また、導電膜９１７の電位は、トランジスタ９１１のゲート電極と同じでもよいし、異なっていてよい。例えば、導電膜９１７の電位は、ＧＮＤ、０Ｖ、或いはフローティング状態であってもよい。導電膜９１７は第２のゲート電極（バックゲート電極）として機能させることもできる。また、導電膜９１７の電位を制御することで、トランジスタ９１１のしきい値電圧を制御することができる。
また、導電膜９１７は外部の電場を遮蔽する機能も有する。すなわち外部の電場が内部（トランジスタを含む回路部）に作用しないようにする機能（特に静電気に対する静電遮蔽機能）も有する。導電膜９１７の遮蔽機能により、静電気などの外部の電場の影響によりトランジスタの電気的な特性が変動することを防止することができる。なお、図１４においては、走査線駆動回路に含まれるトランジスタを図示したが、信号線駆動回路に含まれるトランジスタもトランジスタ９１１と同様に、絶縁膜９２４上において、酸化物半導体膜のチャネル形成領域と重なる位置に導電膜が設けられている構造であってもよい。
画素部９０２に設けられたトランジスタ９１０は表示素子と電気的に接続し、表示パネルを構成する。表示素子は表示を行うことができれば特に限定されず、様々な表示素子を用いることができる。
表示素子である液晶素子９１３は、第１の電極９３０、第２の電極９３１、及び液晶層９０８を含む。なお、液晶層９０８を挟持するように配向膜として機能する絶縁膜９３２、絶縁膜９３３が設けられている。また、第２の電極９３１は第２の基板９０６側に設けられ、第１の電極９３０と第２の電極９３１とは液晶層９０８を介して重なる構成となっている。
表示素子に電圧を印加する第１の電極及び第２の電極（画素電極、共通電極、対向電極などともいう）においては、取り出す光の方向、電極が設けられる場所、及び電極のパターン構造によって透光性、反射性を選択すればよい。
第１の電極９３０及び第２の電極９３１は、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム錫酸化物（以下、ＩＴＯと示す。）、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物などの透光性を有する導電性材料を用いることができる。
また、第１の電極９３０及び第２の電極９３１は、タングステン（Ｗ）、モリブデン（Ｍｏ）、ジルコニウム（Ｚｒ）、ハフニウム（Ｈｆ）、バナジウム（Ｖ）、ニオブ（Ｎｂ）、タンタル（Ｔａ）、クロム（Ｃｒ）、コバルト（Ｃｏ）、ニッケル（Ｎｉ）、チタン（Ｔｉ）、白金（Ｐｔ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、銀（Ａｇ）等の金属、またはその合金、若しくはその金属窒化物から一つ、または複数種を用いて形成することができる。
また、スペーサ９３５は絶縁膜を選択的にエッチングすることで得られる柱状のスペーサであり、第１の電極９３０と第２の電極９３１との間隔（セルギャップ）を制御するために設けられている。なお、球状のスペーサを用いていてもよい。
表示素子として、液晶素子を用いる場合、サーモトロピック液晶、低分子液晶、高分子液晶、高分子分散型液晶、強誘電性液晶、反強誘電性液晶等を用いることができる。これらの液晶材料は、条件により、コレステリック相、スメクチック相、キュービック相、カイラルネマチック相、等方相等を示す。
また、配向膜を用いないブルー相を示す液晶を用いてもよい。ブルー相は液晶相の一つであり、コレステリック液晶を昇温していくと、コレステリック相から等方相へ転移する直前に発現する相である。ブルー相は狭い温度範囲でしか発現しないため、温度範囲を改善するためにカイラル剤を混合させた液晶組成物を用いて液晶層に用いる。
第１の基板９０１及び第２の基板９０６はシール材９２５によって固定されている。シール材９２５は、熱硬化樹脂、光硬化樹脂などの有機樹脂を用いることができる。また、シール材９２５は、絶縁膜９２４と接している。なお、シール材９２５は図１３に示すシール材９０５に相当する。
また、液晶表示装置において、ブラックマトリクス（遮光膜）、偏光部材、位相差部材、反射防止部材などの光学部材（光学基板）などは適宜設ける。例えば、偏光基板及び位相差基板による円偏光を用いてもよい。また、光源としてバックライト、サイドライトなどを用いてもよい。
また、トランジスタは静電気などにより破壊されやすいため、駆動回路保護用の保護回路を設けることが好ましい。保護回路は、非線形素子を用いて構成することが好ましい。
図１５に、図１４に示す液晶表示装置において、基板９０６に設けられた第２の電極９３１と電気的に接続するための共通接続部（パッド部）を、基板９０１上に形成する例を示す。
共通接続部は、基板９０１と基板９０６とを接着するためのシール材と重なる位置に配置され、シール材に含まれる導電性粒子を介して第２の電極９３１と電気的に接続される。または、シール材と重ならない箇所（但し、画素部を除く）に共通接続部を設け、共通接続部に重なるように導電性粒子を含むペーストをシール材とは別途設けて第２の電極９３１と電気的に接続してもよい。
図１５（Ａ）は、共通接続部の断面図であり、図１５（Ｂ）に示す上面図のＩ−Ｊに相当する。
共通電位線９７５は、ゲート絶縁膜９２２上に設けられ、図１５（Ａ）に示すトランジスタ９１０のソース電極９７１またはドレイン電極９７３と同じ材料及び同じ工程で作製される。
また、共通電位線９７５は、絶縁膜９２４で覆われ、絶縁膜９２４は、共通電位線９７５と重なる位置に複数の開口部を有している。この開口部は、トランジスタ９１０のソース電極９７１またはドレイン電極９７３の一方と、第１の電極９３０とを接続するコンタクトホールと同じ工程で作製される。
また、共通電位線９７５及び共通電極９７７が開口部において接続する。共通電極９７７は、絶縁膜９２４上に設けられ、接続端子電極９１５や、画素部の第１の電極９３０と同じ材料及び同じ工程で作製される。
このように、画素部９０２のスイッチング素子の作製工程と共通させて共通接続部を作製することができる。
共通電極９７７は、シール材に含まれる導電性粒子と接触する電極であり、基板９０６の第２の電極９３１と電気的に接続が行われる。
また、図１５（Ｃ）に示すように、共通電位線９８５を、トランジスタ９１０のゲート電極と同じ材料、同じ工程で作製してもよい。
図１５（Ｃ）に示す共通接続部において、共通電位線９８５は、ゲート絶縁膜９２２及び絶縁膜９２４の下層に設けられ、ゲート絶縁膜９２２及び絶縁膜９２４は、共通電位線９８５と重なる位置に複数の開口部を有する。該開口部は、トランジスタ９１０のソース電極９７１またはドレイン電極９７３の一方と第１の電極９３０とを接続するコンタクトホールと同じ工程で絶縁膜９２４をエッチングした後、さらにゲート絶縁膜９２２を選択的にエッチングすることで形成される。
また、共通電位線９８５及び共通電極９８７が開口部において接続する。共通電極９８７は、絶縁膜９２４上に設けられ、接続端子電極９１５や、画素部の第１の電極９３０と同じ材料及び同じ工程で作製される。
以上より、上記実施の形態で示したトランジスタ及び容量素子を適用することで、開口率を高めつつ、電荷容量を増大させた容量素子を有する半導体装置を提供することができる。また、開口率を高めることによって表示品位が良い半導体装置を得ることができる。
また、トランジスタの半導体膜である酸化物半導体膜は酸素欠損が低減され、水素、窒素などの不純物が低減されていることから、本発明の一態様である半導体装置は、良好な電気特性を有する半導体装置となる。
なお、本実施の形態に示す構成などは、他の実施の形態に示す構成と適宜組み合わせて用いることができる。
（実施の形態５）
本発明の一態様である半導体装置は、さまざまな電子機器（遊技機も含む）に適用することができる。電子機器としては、テレビジョン装置（テレビ、またはテレビジョン受信機ともいう。）、コンピュータ用などのモニタ、デジタルカメラ、デジタルビデオカメラ、デジタルフォトフレーム、携帯電話機、携帯型ゲーム機、携帯情報端末、音響再生装置、遊技機（パチンコ機、スロットマシン等）、ゲーム筐体が挙げられる。これらの電子機器の一例を図１６に示す。
本発明の一態様である半導体装置は、さまざまな電子機器（遊技機も含む）に適用することができる。電子機器としては、テレビジョン装置（テレビ、またはテレビジョン受信機ともいう。）、コンピュータ用などのモニタ、デジタルカメラ、デジタルビデオカメラ、デジタルフォトフレーム、携帯電話機、携帯型ゲーム機、携帯情報端末、音響再生装置、遊技機（パチンコ機、スロットマシン等）、ゲーム筐体が挙げられる。これらの電子機器の一例を図１６に示す。
図１６（Ａ）は、表示部を有するテーブル９０００を示している。テーブル９０００は、筐体９００１に表示部９００３が組み込まれており、表示部９００３により映像を表示することが可能である。なお、４本の脚部９００２により筐体９００１を支持した構成を示している。また、電力供給のための電源コード９００５を筐体９００１に有している。
上記実施の形態のいずれかに示す半導体装置は、表示部９００３に用いることが可能である。それゆえ、表示部９００３の表示品位を高くすることができる。また、表示部９００３の信頼性を高くすることができる。
表示部９００３は、タッチ入力機能を有しており、テーブル９０００の表示部９００３に表示された表示ボタン９００４を指などで触れることで、画面操作や、情報を入力することができ、また他の家電製品との通信を可能とする、または制御を可能とすることで、画面操作により他の家電製品をコントロールする制御装置としてもよい。例えば、イメージセンサ機能を有する半導体装置を用いれば、表示部９００３にタッチ入力機能を持たせることができる。
また、筐体９００１に設けられたヒンジによって、表示部９００３の画面を床に対して垂直に立てることもでき、テレビジョン装置としても利用できる。狭い部屋においては、大きな画面のテレビジョン装置は設置すると自由な空間が狭くなってしまうが、テーブルに表示部が内蔵されていれば、部屋の空間を有効に利用することができる。
図１６（Ｂ）は、テレビジョン装置９１００を示している。テレビジョン装置９１００は、筐体９１０１に表示部９１０３が組み込まれており、表示部９１０３により映像を表示することが可能である。なお、ここではスタンド９１０５により筐体９１０１を支持した構成を示している。
テレビジョン装置９１００の操作は、筐体９１０１が備える操作スイッチや、別体のリモコン操作機９１１０により行うことができる。リモコン操作機９１１０が備える操作キー９１０９により、チャンネルや音量の操作を行うことができ、表示部９１０３に表示される映像を操作することができる。また、リモコン操作機９１１０に、当該リモコン操作機９１１０から出力する情報を表示する表示部９１０７を設ける構成としてもよい。
図１６（Ｂ）に示すテレビジョン装置９１００は、受信機やモデムなどを備えている。テレビジョン装置９１００は、受信機により一般のテレビ放送の受信を行うことができ、さらにモデムを介して有線または無線による通信ネットワークに接続することにより、一方向（送信者から受信者）または双方向（送信者と受信者間、あるいは受信者間同士など）の情報通信を行うことも可能である。
上記実施の形態のいずれかに示す半導体装置は、表示部９１０３、９１０７に用いることが可能である。それゆえ、テレビジョン装置の表示品位を向上させることができ、信頼性を向上させることができる。
図１６（Ｃ）はコンピュータであり、本体９２０１、筐体９２０２、表示部９２０３、キーボード９２０４、外部接続ポート９２０５、ポインティングデバイス９２０６などを含む。
上記実施の形態のいずれかに示す半導体装置は、表示部９２０３に用いることが可能である。それゆえ、コンピュータの表示品位を向上させることができ、信頼性を向上させることができる。
図１７（Ａ）及び図１７（Ｂ）は２つ折り可能なタブレット型端末である。図１７（Ａ）は、開いた状態であり、タブレット型端末は、筐体９６３０、表示部９６３１ａ、表示部９６３１ｂ、表示モード切り替えスイッチ９０３４、電源スイッチ９０３５、省電力モード切り替えスイッチ９０３６、留め具９０３３、操作スイッチ９０３８、を有する。
上記実施の形態のいずれかに示す半導体装置は、表示部９６３１ａ、表示部９６３１ｂに用いることが可能である。それゆえ、タブレット端末の表示品位を向上させることができ、信頼性を向上させることができる。
表示部９６３１ａは、一部をタッチパネルの領域９６３２ａとすることができ、表示された操作キー９６３８にふれることでデータ入力をすることができる。なお、表示部９６３１ａにおいては、一例として半分の領域が表示のみの機能を有する構成、もう半分の領域がタッチパネルの機能を有する構成を示しているが該構成に限定されない。表示部９６３１ａの全ての領域がタッチパネルの機能を有する構成としても良い。例えば、表示部９６３１ａの全面をキーボードボタン表示させてタッチパネルとし、表示部９６３１ｂを表示画面として用いることができる。
また、表示部９６３１ｂにおいても表示部９６３１ａと同様に、表示部９６３１ｂの一部をタッチパネルの領域９６３２ｂとすることができる。また、タッチパネルのキーボード表示切り替えボタン９６３９が表示されている位置に指やスタイラスなどでふれることで表示部９６３１ｂにキーボードボタン表示することができる。
また、タッチパネルの領域９６３２ａとタッチパネルの領域９６３２ｂに対して同時にタッチ入力することもできる。
また、表示モード切り替えスイッチ９０３４は、縦表示または横表示などの表示の向きを切り替え、白黒表示やカラー表示の切り替えなどを選択できる。省電力モード切り替えスイッチ９０３６は、タブレット型端末に内蔵している光センサで検出される使用時の外光の光量に応じて表示の輝度を最適なものとすることができる。タブレット型端末は光センサだけでなく、ジャイロ、加速度センサ等の傾きを検出するセンサなどの他の検出装置を内蔵させてもよい。
また、図１７（Ａ）では表示部９６３１ｂと表示部９６３１ａの表示面積が同じ例を示しているが特に限定されず、一方のサイズともう一方のサイズが異なっていてもよく、表示の品質も異なっていてもよい。例えば一方が他方よりも高精細な表示を行える表示パネルとしてもよい。
図１７（Ｂ）は、閉じた状態であり、タブレット型端末は、筐体９６３０、太陽電池９６３３、充放電制御回路９６３４を有する。なお、図１７（Ｂ）では充放電制御回路９６３４の一例としてバッテリー９６３５、ＤＣＤＣコンバータ９６３６を有する構成について示している。
なお、タブレット型端末は２つ折り可能なため、未使用時に筐体９６３０を閉じた状態にすることができる。従って、表示部９６３１ａ、表示部９６３１ｂを保護できるため、耐久性に優れ、長期使用の観点からも信頼性の優れたタブレット型端末を提供できる。
また、この他にも図１７（Ａ）及び図１７（Ｂ）に示したタブレット型端末は、様々な情報（静止画、動画、テキスト画像など）を表示する機能、カレンダー、日付または時刻などを表示部に表示する機能、表示部に表示した情報をタッチ入力操作または編集するタッチ入力機能、様々なソフトウェア（プログラム）によって処理を制御する機能、等を有することができる。
タブレット型端末の表面に装着された太陽電池９６３３によって、電力をタッチパネル、表示部、または映像信号処理部等に供給することができる。なお、太陽電池９６３３は、筐体９６３０の片面又は両面に設けることができ、バッテリー９６３５の充電を効率的に行う構成とすることができる。なおバッテリー９６３５としては、リチウムイオン電池を用いると、小型化を図れる等の利点がある。
また、図１７（Ｂ）に示す充放電制御回路９６３４の構成、及び動作について図１７（Ｃ）にブロック図を示し説明する。図１７（Ｃ）には、太陽電池９６３３、バッテリー９６３５、ＤＣＤＣコンバータ９６３６、コンバータ９６３７、スイッチＳＷ１乃至ＳＷ３、表示部９６３１について示しており、バッテリー９６３５、ＤＣＤＣコンバータ９６３６、コンバータ９６３７、スイッチＳＷ１乃至ＳＷ３が、図１７（Ｂ）に示す充放電制御回路９６３４に対応する箇所となる。
まず、外光により太陽電池９６３３により発電がされる場合の動作の例について説明する。太陽電池で発電した電力は、バッテリー９６３５を充電するための電圧となるようＤＣＤＣコンバータ９６３６で昇圧または降圧がなされる。そして、表示部９６３１の動作に太陽電池９６３３からの電力が用いられる際にはスイッチＳＷ１をオンにし、コンバータ９６３７で表示部９６３１に必要な電圧に昇圧または降圧をすることとなる。また、表示部９６３１での表示を行わない際には、ＳＷ１をオフにし、ＳＷ２をオンにしてバッテリー９６３５の充電を行う構成とすればよい。
なお、太陽電池９６３３については、発電手段の一例として示したが、特に限定されず、圧電素子（ピエゾ素子）や熱電変換素子（ペルティエ素子）などの他の発電手段によるバッテリー９６３５の充電を行う構成であってもよい。例えば、無線（非接触）で電力を送受信して充電する無接点電力伝送モジュールや、また他の充電手段を組み合わせて行う構成としてもよい。
なお、本実施の形態に示す構成などは、他の実施の形態に示す構成と適宜組み合わせて用いることができる。
１００ 画素部
１０１ 画素
１０２ 基板
１０３ トランジスタ
１０４ 走査線駆動回路
１０５ 容量素子
１０６ 信号線駆動回路
１０７ 走査線
１０８ 液晶素子
１０９ 信号線
１１１ 半導体膜
１１３ 導電膜
１１５ 容量線
１１７ 開口
１１９ 半導体膜
１２１ 画素電極
１２２ 電極
１２７ ゲート絶縁膜
１２８ 絶縁膜
１２９ 絶縁膜
１３０ 絶縁膜
１３１ 絶縁膜
１３２ 絶縁膜
１３３ 絶縁膜
１３５ 導電膜
１５０ 基板
１５１ 画素
１５２ 遮光膜
１５３ トランジスタ
１５４ 対向電極
１５６ 絶縁膜
１５８ 絶縁膜
１６０ 液晶層
１６１ 画素
１６５ 容量素子
１６７ 容量線
１８２ チャネル保護膜
１８３ トランジスタ
１９０ トランジスタ
２００ トランジスタ
９０１ 基板
９０２ 画素部
９０３ 信号線駆動回路
９０４ 走査線駆動回路
９０５ シール材
９０６ 基板
９０８ 液晶層
９１０ トランジスタ
９１１ トランジスタ
９１３ 液晶素子
９１５ 接続端子電極
９１６ 端子電極
９１７ 導電膜
９１８ ＦＰＣ
９１９ 異方性導電材料
９２２ ゲート絶縁膜
９２３ 絶縁膜
９２４ 絶縁膜
９２５ シール材
９２６ 容量素子
９２７ 酸化物半導体膜
９２８ 電極
９２９ 容量配線
９３０ 電極
９３１ 電極
９３２ 絶縁膜
９３３ 絶縁膜
９３５ スペーサ
９７１ ソース電極
９７３ ドレイン電極
９７５ 共通電位線
９７７ 共通電極
９８５ 共通電位線
９８７ 共通電極
９０００ テーブル
９００１ 筐体
９００２ 脚部
９００３ 表示部
９００４ 表示ボタン
９００５ 電源コード
９０３３ 具
９０３４ スイッチ
９０３５ 電源スイッチ
９０３６ スイッチ
９０３８ 操作スイッチ
９１００ テレビジョン装置
９１０１ 筐体
９１０３ 表示部
９１０５ スタンド
９１０７ 表示部
９１０９ 操作キー
９１１０ リモコン操作機
９２０１ 本体
９２０２ 筐体
９２０３ 表示部
９２０４ キーボード
９２０５ 外部接続ポート
９２０６ ポインティングデバイス
９６３０ 筐体
９６３１ 表示部
９６３３ 太陽電池
９６３４ 充放電制御回路
９６３５ バッテリー
９６３６ ＤＣＤＣコンバータ
９６３７ コンバータ
９６３８ 操作キー
９６３９ ボタン
１０３＿１ トランジスタ
１０３＿２ トランジスタ
１０７＿１ 走査線
１０７＿２ 走査線
１０７ａ ゲート電極
１０９ａ ソース電極
１１１＿１ 半導体膜
１１１＿２ 半導体膜
１１３＿１ 導電膜
１１３＿２ 導電膜
１１３ａ ドレイン電極
１１７＿１ 開口
１１７＿２ 開口
１１９＿１ 半導体膜
１１９＿２ 半導体膜
１２１＿１ 画素電極
１２１＿２ 画素電極
１２２＿１ 電極
１２２＿２ 電極
１２７ａ ゲート絶縁膜
１２７ｂ ゲート絶縁膜
１９９ａ 酸化物半導体膜
１９９ｂ 酸化物半導体膜
１９９ｃ 酸化物半導体膜
４０１＿１ 画素
４０１＿２ 画素
４０５＿１ 容量素子
４０５＿２ 容量素子
９１８ａ ＦＰＣ
９１８ｂ ＦＰＣ
１０１ 画素
１０２ 基板
１０３ トランジスタ
１０４ 走査線駆動回路
１０５ 容量素子
１０６ 信号線駆動回路
１０７ 走査線
１０８ 液晶素子
１０９ 信号線
１１１ 半導体膜
１１３ 導電膜
１１５ 容量線
１１７ 開口
１１９ 半導体膜
１２１ 画素電極
１２２ 電極
１２７ ゲート絶縁膜
１２８ 絶縁膜
１２９ 絶縁膜
１３０ 絶縁膜
１３１ 絶縁膜
１３２ 絶縁膜
１３３ 絶縁膜
１３５ 導電膜
１５０ 基板
１５１ 画素
１５２ 遮光膜
１５３ トランジスタ
１５４ 対向電極
１５６ 絶縁膜
１５８ 絶縁膜
１６０ 液晶層
１６１ 画素
１６５ 容量素子
１６７ 容量線
１８２ チャネル保護膜
１８３ トランジスタ
１９０ トランジスタ
２００ トランジスタ
９０１ 基板
９０２ 画素部
９０３ 信号線駆動回路
９０４ 走査線駆動回路
９０５ シール材
９０６ 基板
９０８ 液晶層
９１０ トランジスタ
９１１ トランジスタ
９１３ 液晶素子
９１５ 接続端子電極
９１６ 端子電極
９１７ 導電膜
９１８ ＦＰＣ
９１９ 異方性導電材料
９２２ ゲート絶縁膜
９２３ 絶縁膜
９２４ 絶縁膜
９２５ シール材
９２６ 容量素子
９２７ 酸化物半導体膜
９２８ 電極
９２９ 容量配線
９３０ 電極
９３１ 電極
９３２ 絶縁膜
９３３ 絶縁膜
９３５ スペーサ
９７１ ソース電極
９７３ ドレイン電極
９７５ 共通電位線
９７７ 共通電極
９８５ 共通電位線
９８７ 共通電極
９０００ テーブル
９００１ 筐体
９００２ 脚部
９００３ 表示部
９００４ 表示ボタン
９００５ 電源コード
９０３３ 具
９０３４ スイッチ
９０３５ 電源スイッチ
９０３６ スイッチ
９０３８ 操作スイッチ
９１００ テレビジョン装置
９１０１ 筐体
９１０３ 表示部
９１０５ スタンド
９１０７ 表示部
９１０９ 操作キー
９１１０ リモコン操作機
９２０１ 本体
９２０２ 筐体
９２０３ 表示部
９２０４ キーボード
９２０５ 外部接続ポート
９２０６ ポインティングデバイス
９６３０ 筐体
９６３１ 表示部
９６３３ 太陽電池
９６３４ 充放電制御回路
９６３５ バッテリー
９６３６ ＤＣＤＣコンバータ
９６３７ コンバータ
９６３８ 操作キー
９６３９ ボタン
１０３＿１ トランジスタ
１０３＿２ トランジスタ
１０７＿１ 走査線
１０７＿２ 走査線
１０７ａ ゲート電極
１０９ａ ソース電極
１１１＿１ 半導体膜
１１１＿２ 半導体膜
１１３＿１ 導電膜
１１３＿２ 導電膜
１１３ａ ドレイン電極
１１７＿１ 開口
１１７＿２ 開口
１１９＿１ 半導体膜
１１９＿２ 半導体膜
１２１＿１ 画素電極
１２１＿２ 画素電極
１２２＿１ 電極
１２２＿２ 電極
１２７ａ ゲート絶縁膜
１２７ｂ ゲート絶縁膜
１９９ａ 酸化物半導体膜
１９９ｂ 酸化物半導体膜
１９９ｃ 酸化物半導体膜
４０１＿１ 画素
４０１＿２ 画素
４０５＿１ 容量素子
４０５＿２ 容量素子
９１８ａ ＦＰＣ
９１８ｂ ＦＰＣ
Claims (8)
- チャネル形成領域に透光性を有する半導体膜を含むトランジスタと、
第１の電極と、第２の電極の間に誘電体膜が設けられた容量素子を有し、
前記容量素子において、
前記第１の電極と、前記第２の電極と、前記誘電体膜は透光性を有する材料で形成され、
前記トランジスタの前記透光性を有する半導体膜と同一表面上に形成される半導体膜が前記第１の電極として機能し、
前記第２の電極は、前記トランジスタのゲート絶縁膜より下方に形成され、
前記ゲート絶縁膜の前記第１の電極と前記第２の電極が重畳する領域を前記誘電体膜として用いることを特徴とする半導体装置。 - チャネル形成領域に透光性を有する半導体膜を含むトランジスタと、
第１の電極と、第２の電極の間に誘電体膜が設けられた容量素子とを有し、
前記容量素子において、
前記第１の電極と、前記第２の電極と、前記誘電体膜は透光性を有する材料で形成され、
前記トランジスタの前記透光性を有する半導体膜と同一表面上に形成される半導体膜が前記第１の電極として機能し、
前記誘電体膜は窒化絶縁膜及び酸化絶縁膜の積層構造を有し、
前記第２の電極は、前記窒化絶縁膜に接して形成されていることを特徴とする半導体装置。 - 請求項１または請求項２において、
前記第１の電極は、酸化物半導体であることを特徴とする半導体装置。 - 請求項１乃至請求項３のいずれか一項において、
前記第１の電極は、前記トランジスタの前記透光性を有する半導体膜のチャネル形成領域よりも導電率が高い領域を有することを特徴とする半導体装置。 - 請求項１乃至請求項４のいずれか一項において、
前記第２の電極は、酸化物半導体であることを特徴とする半導体装置。 - 請求項１乃至請求項５のいずれか一項において、
前記第１の電極または前記第２の電極の少なくとも一方は、
ホウ素、窒素、フッ素、アルミニウム、リン、ヒ素、インジウム、スズ、アンチモン及び希ガス元素から選ばれた一種以上の元素が含まれていることを特徴とする半導体装置。 - 請求項１乃至請求項６のいずれか一項において、
前記第１の電極は、画素電極に電気的に接続されていることを特徴とする半導体装置。 - 請求項７において、
前記第２の電極の電位は、前記画素電極の電位よりも高い電位であることを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2013161385A JP2014199899A (ja) | 2012-08-10 | 2013-08-02 | 半導体装置 |
Applications Claiming Priority (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2012178909 | 2012-08-10 | ||
| JP2012178909 | 2012-08-10 | ||
| JP2013049973 | 2013-03-13 | ||
| JP2013049973 | 2013-03-13 | ||
| JP2013161385A JP2014199899A (ja) | 2012-08-10 | 2013-08-02 | 半導体装置 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2018125831A Division JP6691173B2 (ja) | 2012-08-10 | 2018-07-02 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2014199899A true JP2014199899A (ja) | 2014-10-23 |
| JP2014199899A5 JP2014199899A5 (ja) | 2016-08-25 |
Family
ID=50065524
Family Applications (4)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2013161385A Withdrawn JP2014199899A (ja) | 2012-08-10 | 2013-08-02 | 半導体装置 |
| JP2018125831A Active JP6691173B2 (ja) | 2012-08-10 | 2018-07-02 | 半導体装置 |
| JP2020070253A Active JP6999733B2 (ja) | 2012-08-10 | 2020-04-09 | 半導体装置 |
| JP2021207860A Active JP7460309B2 (ja) | 2012-08-10 | 2021-12-22 | 半導体装置 |
Family Applications After (3)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2018125831A Active JP6691173B2 (ja) | 2012-08-10 | 2018-07-02 | 半導体装置 |
| JP2020070253A Active JP6999733B2 (ja) | 2012-08-10 | 2020-04-09 | 半導体装置 |
| JP2021207860A Active JP7460309B2 (ja) | 2012-08-10 | 2021-12-22 | 半導体装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US9246047B2 (ja) |
| JP (4) | JP2014199899A (ja) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014063141A (ja) * | 2012-08-03 | 2014-04-10 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
| JP2015141346A (ja) * | 2014-01-29 | 2015-08-03 | 東洋紡株式会社 | 液晶表示装置及び偏光板 |
| JP2017227746A (ja) * | 2016-06-22 | 2017-12-28 | 株式会社半導体エネルギー研究所 | 表示装置、表示モジュール、および電子機器 |
| JP2018014374A (ja) * | 2016-07-19 | 2018-01-25 | 株式会社リコー | 電界効果型トランジスタの製造方法 |
| US9964799B2 (en) | 2015-03-17 | 2018-05-08 | Semiconductor Energy Laboratory Co., Ltd. | Display device, display module, and electronic device |
| JP2018190989A (ja) * | 2012-08-10 | 2018-11-29 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| US10249644B2 (en) | 2015-02-13 | 2019-04-02 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method of the same |
| US10591791B2 (en) | 2015-04-20 | 2020-03-17 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and electronic device |
| JP2022125056A (ja) * | 2017-01-11 | 2022-08-26 | 株式会社半導体エネルギー研究所 | 表示装置 |
Families Citing this family (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102013216824A1 (de) | 2012-08-28 | 2014-03-06 | Semiconductor Energy Laboratory Co., Ltd. | Halbleitervorrichtung |
| TWI575663B (zh) | 2012-08-31 | 2017-03-21 | 半導體能源研究所股份有限公司 | 半導體裝置 |
| US9535277B2 (en) | 2012-09-05 | 2017-01-03 | Semiconductor Energy Laboratory Co., Ltd. | Conductive oxide film, display device, and method for forming conductive oxide film |
| CN111477634B (zh) | 2012-09-13 | 2023-11-14 | 株式会社半导体能源研究所 | 半导体装置 |
| US8927985B2 (en) | 2012-09-20 | 2015-01-06 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| KR20220145922A (ko) | 2012-12-25 | 2022-10-31 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 |
| US9269315B2 (en) | 2013-03-08 | 2016-02-23 | Semiconductor Energy Laboratory Co., Ltd. | Driving method of semiconductor device |
| US9231002B2 (en) | 2013-05-03 | 2016-01-05 | Semiconductor Energy Laboratory Co., Ltd. | Display device and electronic device |
| US9704894B2 (en) | 2013-05-10 | 2017-07-11 | Semiconductor Energy Laboratory Co., Ltd. | Display device including pixel electrode including oxide |
| KR102244553B1 (ko) | 2013-08-23 | 2021-04-23 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 용량 소자 및 반도체 장치 |
| US10008513B2 (en) | 2013-09-05 | 2018-06-26 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| JP2015179247A (ja) | 2013-10-22 | 2015-10-08 | 株式会社半導体エネルギー研究所 | 表示装置 |
| JP6506545B2 (ja) | 2013-12-27 | 2019-04-24 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| WO2015132694A1 (en) | 2014-03-07 | 2015-09-11 | Semiconductor Energy Laboratory Co., Ltd. | Touch sensor, touch panel, and manufacturing method of touch panel |
| TWI657488B (zh) * | 2014-03-20 | 2019-04-21 | 日商半導體能源研究所股份有限公司 | 半導體裝置、具有該半導體裝置的顯示裝置、具有該顯示裝置的顯示模組以及具有該半導體裝置、該顯示裝置和該顯示模組的電子裝置 |
| TWI655442B (zh) | 2014-05-02 | 2019-04-01 | 日商半導體能源研究所股份有限公司 | 輸入／輸出裝置 |
| US9766517B2 (en) | 2014-09-05 | 2017-09-19 | Semiconductor Energy Laboratory Co., Ltd. | Display device and display module |
| WO2016063169A1 (en) | 2014-10-23 | 2016-04-28 | Semiconductor Energy Laboratory Co., Ltd. | Light-emitting element |
| US10680017B2 (en) | 2014-11-07 | 2020-06-09 | Semiconductor Energy Laboratory Co., Ltd. | Light-emitting element including EL layer, electrode which has high reflectance and a high work function, display device, electronic device, and lighting device |
| JP6705663B2 (ja) * | 2015-03-06 | 2020-06-03 | 株式会社半導体エネルギー研究所 | 半導体装置およびその作製方法 |
| US10002970B2 (en) | 2015-04-30 | 2018-06-19 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, manufacturing method of the same, or display device including the same |
| US11659759B2 (en) * | 2021-01-06 | 2023-05-23 | Applied Materials, Inc. | Method of making high resolution OLED fabricated with overlapped masks |
Citations (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0618921A (ja) * | 1992-06-30 | 1994-01-28 | Mitsubishi Electric Corp | マトリックス型表示装置 |
| JP2002006340A (ja) * | 2000-06-26 | 2002-01-09 | Seiko Epson Corp | 液晶装置およびその製造方法ならびに電子機器 |
| JP2003149675A (ja) * | 2001-11-15 | 2003-05-21 | Hitachi Ltd | 液晶表示装置 |
| JP2009302520A (ja) * | 2008-05-16 | 2009-12-24 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
| JP2010114213A (ja) * | 2008-11-05 | 2010-05-20 | Sony Corp | 薄膜トランジスタ基板および表示装置 |
| JP2010232652A (ja) * | 2009-03-05 | 2010-10-14 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
| JP2011044698A (ja) * | 2009-07-18 | 2011-03-03 | Semiconductor Energy Lab Co Ltd | 半導体装置及び半導体装置の作製方法 |
| JP2011054946A (ja) * | 2009-08-07 | 2011-03-17 | Semiconductor Energy Lab Co Ltd | 半導体装置及び半導体装置の作製方法 |
| JP2011085800A (ja) * | 2009-10-16 | 2011-04-28 | Hitachi Displays Ltd | 液晶表示装置 |
| WO2011132351A1 (ja) * | 2010-04-21 | 2011-10-27 | シャープ株式会社 | 半導体素子、半導体素子の製造方法、アクティブマトリクス基板及び表示装置 |
| WO2011148537A1 (ja) * | 2010-05-24 | 2011-12-01 | シャープ株式会社 | 薄膜トランジスタ基板及びその製造方法 |
| JP2012053455A (ja) * | 2010-08-06 | 2012-03-15 | Semiconductor Energy Lab Co Ltd | 液晶表示装置およびその駆動方法 |
| US20120187397A1 (en) * | 2011-01-26 | 2012-07-26 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
Family Cites Families (149)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4470060A (en) | 1981-01-09 | 1984-09-04 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display with vertical non-single crystal semiconductor field effect transistors |
| US5365079A (en) | 1982-04-30 | 1994-11-15 | Seiko Epson Corporation | Thin film transistor and display device including same |
| JPS60198861A (ja) | 1984-03-23 | 1985-10-08 | Fujitsu Ltd | 薄膜トランジスタ |
| JPH07104312B2 (ja) | 1986-03-25 | 1995-11-13 | 株式会社東芝 | 攪拌電極装置 |
| JPH0244256B2 (ja) | 1987-01-28 | 1990-10-03 | Kagaku Gijutsucho Mukizaishitsu Kenkyushocho | Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho |
| JPS63210023A (ja) | 1987-02-24 | 1988-08-31 | Natl Inst For Res In Inorg Mater | ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法 |
| JPH0244260B2 (ja) | 1987-02-24 | 1990-10-03 | Kagaku Gijutsucho Mukizaishitsu Kenkyushocho | Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho |
| JPH0244258B2 (ja) | 1987-02-24 | 1990-10-03 | Kagaku Gijutsucho Mukizaishitsu Kenkyushocho | Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho |
| JPH0244262B2 (ja) | 1987-02-27 | 1990-10-03 | Kagaku Gijutsucho Mukizaishitsu Kenkyushocho | Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho |
| JPH0244263B2 (ja) | 1987-04-22 | 1990-10-03 | Kagaku Gijutsucho Mukizaishitsu Kenkyushocho | Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho |
| JP2619011B2 (ja) * | 1988-09-16 | 1997-06-11 | 株式会社東芝 | 液晶表示素子 |
| JP2616160B2 (ja) | 1990-06-25 | 1997-06-04 | 日本電気株式会社 | 薄膜電界効果型トランジスタ素子アレイ |
| JPH0467020A (ja) * | 1990-07-05 | 1992-03-03 | Oki Electric Ind Co Ltd | 薄膜トランジスタアレイ |
| US5245450A (en) | 1990-07-23 | 1993-09-14 | Hosiden Corporation | Liquid crystal display device with control capacitors for gray-scale |
| JP3150365B2 (ja) | 1991-07-22 | 2001-03-26 | 株式会社東芝 | 液晶表示装置 |
| JPH05251705A (ja) | 1992-03-04 | 1993-09-28 | Fuji Xerox Co Ltd | 薄膜トランジスタ |
| JP3245959B2 (ja) | 1992-06-05 | 2002-01-15 | 松下電器産業株式会社 | 液晶画像表示装置の製造方法 |
| JP3529153B2 (ja) | 1993-03-04 | 2004-05-24 | 三星電子株式会社 | 液晶表示装置及びその製造方法 |
| US5483366A (en) | 1994-07-20 | 1996-01-09 | David Sarnoff Research Center Inc | LCD with hige capacitance pixel having an ITO active region/poly SI pixel region electrical connection and having poly SI selection line extensions along pixel edges |
| TW289097B (ja) | 1994-08-24 | 1996-10-21 | Hitachi Ltd | |
| JP3479375B2 (ja) | 1995-03-27 | 2003-12-15 | 科学技術振興事業団 | 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法 |
| JPH08306926A (ja) | 1995-05-07 | 1996-11-22 | Semiconductor Energy Lab Co Ltd | 液晶電気光学装置 |
| DE69635107D1 (de) | 1995-08-03 | 2005-09-29 | Koninkl Philips Electronics Nv | Halbleiteranordnung mit einem transparenten schaltungselement |
| JPH09146108A (ja) | 1995-11-17 | 1997-06-06 | Semiconductor Energy Lab Co Ltd | 液晶表示装置およびその駆動方法 |
| JP3625598B2 (ja) | 1995-12-30 | 2005-03-02 | 三星電子株式会社 | 液晶表示装置の製造方法 |
| JPH09292504A (ja) | 1996-02-27 | 1997-11-11 | Sharp Corp | 反射板及びその作製方法及びその反射板を用いた反射型液晶表示装置 |
| JPH1082996A (ja) * | 1996-09-09 | 1998-03-31 | Advanced Display:Kk | 液晶表示パネル |
| JP4170454B2 (ja) | 1998-07-24 | 2008-10-22 | Ｈｏｙａ株式会社 | 透明導電性酸化物薄膜を有する物品及びその製造方法 |
| KR100299381B1 (ko) | 1998-08-24 | 2002-06-20 | 박종섭 | 고개구율 및 고투과율을 갖는 액정표시장치 및 그 제조방법 |
| KR100306546B1 (ko) | 1998-09-28 | 2001-11-02 | 마찌다 가쯔히꼬 | 액정 표시 장치의 제조 방법 |
| JP2000150861A (ja) | 1998-11-16 | 2000-05-30 | Tdk Corp | 酸化物薄膜 |
| JP3276930B2 (ja) | 1998-11-17 | 2002-04-22 | 科学技術振興事業団 | トランジスタ及び半導体装置 |
| US6630977B1 (en) | 1999-05-20 | 2003-10-07 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device with capacitor formed around contact hole |
| KR100494682B1 (ko) | 1999-06-30 | 2005-06-13 | 비오이 하이디스 테크놀로지 주식회사 | 액정표시소자 및 그 제조방법 |
| TW460731B (en) | 1999-09-03 | 2001-10-21 | Ind Tech Res Inst | Electrode structure and production method of wide viewing angle LCD |
| TW457384B (en) | 1999-09-13 | 2001-10-01 | Ind Tech Res Inst | Electrode structure for a wide viewing angle liquid crystal display |
| JP4393662B2 (ja) | 2000-03-17 | 2010-01-06 | 株式会社半導体エネルギー研究所 | 液晶表示装置の作製方法 |
| JP2001324725A (ja) | 2000-05-12 | 2001-11-22 | Hitachi Ltd | 液晶表示装置およびその製造方法 |
| JP4089858B2 (ja) | 2000-09-01 | 2008-05-28 | 国立大学法人東北大学 | 半導体デバイス |
| KR20020038482A (ko) | 2000-11-15 | 2002-05-23 | 모리시타 요이찌 | 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널 |
| JP3750055B2 (ja) | 2001-02-28 | 2006-03-01 | 株式会社日立製作所 | 液晶表示装置 |
| JP3997731B2 (ja) | 2001-03-19 | 2007-10-24 | 富士ゼロックス株式会社 | 基材上に結晶性半導体薄膜を形成する方法 |
| JP2002289859A (ja) | 2001-03-23 | 2002-10-04 | Minolta Co Ltd | 薄膜トランジスタ |
| KR100732877B1 (ko) * | 2001-08-21 | 2007-06-27 | 엘지.필립스 엘시디 주식회사 | 엑스레이 영상 감지소자 및 그의 제조 방법 |
| JP3925839B2 (ja) | 2001-09-10 | 2007-06-06 | シャープ株式会社 | 半導体記憶装置およびその試験方法 |
| JP4090716B2 (ja) | 2001-09-10 | 2008-05-28 | 雅司 川崎 | 薄膜トランジスタおよびマトリクス表示装置 |
| US7061014B2 (en) | 2001-11-05 | 2006-06-13 | Japan Science And Technology Agency | Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film |
| JP4164562B2 (ja) | 2002-09-11 | 2008-10-15 | 独立行政法人科学技術振興機構 | ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ |
| JP4083486B2 (ja) | 2002-02-21 | 2008-04-30 | 独立行政法人科学技術振興機構 | ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法 |
| CN1445821A (zh) | 2002-03-15 | 2003-10-01 | 三洋电机株式会社 | ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法 |
| JP3933591B2 (ja) | 2002-03-26 | 2007-06-20 | 淳二 城戸 | 有機エレクトロルミネッセント素子 |
| US6933528B2 (en) | 2002-04-04 | 2005-08-23 | Nec Lcd Technologies, Ltd. | In-plane switching mode active matrix type liquid crystal display device and method of fabricating the same |
| US7339187B2 (en) | 2002-05-21 | 2008-03-04 | State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University | Transistor structures |
| JP2004022625A (ja) | 2002-06-13 | 2004-01-22 | Murata Mfg Co Ltd | 半導体デバイス及び該半導体デバイスの製造方法 |
| US7105868B2 (en) | 2002-06-24 | 2006-09-12 | Cermet, Inc. | High-electron mobility transistor with zinc oxide |
| US7067843B2 (en) | 2002-10-11 | 2006-06-27 | E. I. Du Pont De Nemours And Company | Transparent oxide semiconductor thin film transistors |
| JP4166105B2 (ja) | 2003-03-06 | 2008-10-15 | シャープ株式会社 | 半導体装置およびその製造方法 |
| JP2004273732A (ja) | 2003-03-07 | 2004-09-30 | Sharp Corp | アクティブマトリクス基板およびその製造方法 |
| KR100930916B1 (ko) | 2003-03-20 | 2009-12-10 | 엘지디스플레이 주식회사 | 횡전계형 액정표시장치 및 그 제조방법 |
| JP4108633B2 (ja) | 2003-06-20 | 2008-06-25 | シャープ株式会社 | 薄膜トランジスタおよびその製造方法ならびに電子デバイス |
| US7262463B2 (en) | 2003-07-25 | 2007-08-28 | Hewlett-Packard Development Company, L.P. | Transistor including a deposited channel region having a doped portion |
| JP4241238B2 (ja) | 2003-08-29 | 2009-03-18 | 株式会社 日立ディスプレイズ | 液晶表示装置 |
| JP4483235B2 (ja) | 2003-09-01 | 2010-06-16 | カシオ計算機株式会社 | トランジスタアレイ基板の製造方法及びトランジスタアレイ基板 |
| JP2005107489A (ja) | 2003-09-12 | 2005-04-21 | Seiko Epson Corp | 電気光学装置及びその製造方法 |
| US7282782B2 (en) | 2004-03-12 | 2007-10-16 | Hewlett-Packard Development Company, L.P. | Combined binary oxide semiconductor device |
| US7145174B2 (en) | 2004-03-12 | 2006-12-05 | Hewlett-Packard Development Company, Lp. | Semiconductor device |
| CN102856390B (zh) | 2004-03-12 | 2015-11-25 | 独立行政法人科学技术振兴机构 | 包含薄膜晶体管的lcd或有机el显示器的转换组件 |
| US7297977B2 (en) | 2004-03-12 | 2007-11-20 | Hewlett-Packard Development Company, L.P. | Semiconductor device |
| US7211825B2 (en) | 2004-06-14 | 2007-05-01 | Yi-Chi Shih | Indium oxide-based thin film transistors and circuits |
| JP2006100760A (ja) | 2004-09-02 | 2006-04-13 | Casio Comput Co Ltd | 薄膜トランジスタおよびその製造方法 |
| KR101074395B1 (ko) | 2004-09-13 | 2011-10-17 | 엘지디스플레이 주식회사 | 횡전계형 액정 표시 장치 |
| US7285501B2 (en) | 2004-09-17 | 2007-10-23 | Hewlett-Packard Development Company, L.P. | Method of forming a solution processed device |
| US7382421B2 (en) | 2004-10-12 | 2008-06-03 | Hewlett-Packard Development Company, L.P. | Thin film transistor with a passivation layer |
| US7298084B2 (en) | 2004-11-02 | 2007-11-20 | 3M Innovative Properties Company | Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes |
| US7791072B2 (en) | 2004-11-10 | 2010-09-07 | Canon Kabushiki Kaisha | Display |
| BRPI0517560B8 (pt) | 2004-11-10 | 2018-12-11 | Canon Kk | transistor de efeito de campo |
| US7863611B2 (en) | 2004-11-10 | 2011-01-04 | Canon Kabushiki Kaisha | Integrated circuits utilizing amorphous oxides |
| WO2006051994A2 (en) | 2004-11-10 | 2006-05-18 | Canon Kabushiki Kaisha | Light-emitting device |
| EP1812969B1 (en) | 2004-11-10 | 2015-05-06 | Canon Kabushiki Kaisha | Field effect transistor comprising an amorphous oxide |
| US7829444B2 (en) | 2004-11-10 | 2010-11-09 | Canon Kabushiki Kaisha | Field effect transistor manufacturing method |
| US7453065B2 (en) | 2004-11-10 | 2008-11-18 | Canon Kabushiki Kaisha | Sensor and image pickup device |
| US7579224B2 (en) | 2005-01-21 | 2009-08-25 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing a thin film semiconductor device |
| TWI472037B (zh) | 2005-01-28 | 2015-02-01 | Semiconductor Energy Lab | 半導體裝置，電子裝置，和半導體裝置的製造方法 |
| TWI569441B (zh) | 2005-01-28 | 2017-02-01 | 半導體能源研究所股份有限公司 | 半導體裝置，電子裝置，和半導體裝置的製造方法 |
| US7858451B2 (en) | 2005-02-03 | 2010-12-28 | Semiconductor Energy Laboratory Co., Ltd. | Electronic device, semiconductor device and manufacturing method thereof |
| US7948171B2 (en) | 2005-02-18 | 2011-05-24 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting device |
| US20060197092A1 (en) | 2005-03-03 | 2006-09-07 | Randy Hoffman | System and method for forming conductive material on a substrate |
| US8681077B2 (en) | 2005-03-18 | 2014-03-25 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, and display device, driving method and electronic apparatus thereof |
| US7544967B2 (en) | 2005-03-28 | 2009-06-09 | Massachusetts Institute Of Technology | Low voltage flexible organic/transparent transistor for selective gas sensing, photodetecting and CMOS device applications |
| US7645478B2 (en) | 2005-03-31 | 2010-01-12 | 3M Innovative Properties Company | Methods of making displays |
| US8300031B2 (en) | 2005-04-20 | 2012-10-30 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element |
| JP2006344849A (ja) | 2005-06-10 | 2006-12-21 | Casio Comput Co Ltd | 薄膜トランジスタ |
| US7691666B2 (en) | 2005-06-16 | 2010-04-06 | Eastman Kodak Company | Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby |
| US7402506B2 (en) | 2005-06-16 | 2008-07-22 | Eastman Kodak Company | Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby |
| US7507618B2 (en) | 2005-06-27 | 2009-03-24 | 3M Innovative Properties Company | Method for making electronic devices using metal oxide nanoparticles |
| KR100711890B1 (ko) | 2005-07-28 | 2007-04-25 | 삼성에스디아이 주식회사 | 유기 발광표시장치 및 그의 제조방법 |
| JP2007059128A (ja) | 2005-08-23 | 2007-03-08 | Canon Inc | 有機ｅｌ表示装置およびその製造方法 |
| JP4280736B2 (ja) | 2005-09-06 | 2009-06-17 | キヤノン株式会社 | 半導体素子 |
| JP4850457B2 (ja) | 2005-09-06 | 2012-01-11 | キヤノン株式会社 | 薄膜トランジスタ及び薄膜ダイオード |
| JP5116225B2 (ja) | 2005-09-06 | 2013-01-09 | キヤノン株式会社 | 酸化物半導体デバイスの製造方法 |
| JP2007073705A (ja) | 2005-09-06 | 2007-03-22 | Canon Inc | 酸化物半導体チャネル薄膜トランジスタおよびその製造方法 |
| JP4623464B2 (ja) | 2005-09-26 | 2011-02-02 | 株式会社 日立ディスプレイズ | 液晶表示装置 |
| JP5078246B2 (ja) | 2005-09-29 | 2012-11-21 | 株式会社半導体エネルギー研究所 | 半導体装置、及び半導体装置の作製方法 |
| JP5064747B2 (ja) | 2005-09-29 | 2012-10-31 | 株式会社半導体エネルギー研究所 | 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法 |
| EP1770788A3 (en) | 2005-09-29 | 2011-09-21 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device having oxide semiconductor layer and manufacturing method thereof |
| JP5037808B2 (ja) | 2005-10-20 | 2012-10-03 | キヤノン株式会社 | アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置 |
| KR101112655B1 (ko) | 2005-11-15 | 2012-02-16 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 액티브 매트릭스 디스플레이 장치 및 텔레비전 수신기 |
| TWI292281B (en) | 2005-12-29 | 2008-01-01 | Ind Tech Res Inst | Pixel structure of active organic light emitting diode and method of fabricating the same |
| US7867636B2 (en) | 2006-01-11 | 2011-01-11 | Murata Manufacturing Co., Ltd. | Transparent conductive film and method for manufacturing the same |
| US9165505B2 (en) * | 2006-01-13 | 2015-10-20 | Semiconductor Energy Laboratory Co., Ltd. | Display device and electoric device having the same |
| JP4977478B2 (ja) | 2006-01-21 | 2012-07-18 | 三星電子株式会社 | ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法 |
| US7576394B2 (en) | 2006-02-02 | 2009-08-18 | Kochi Industrial Promotion Center | Thin film transistor including low resistance conductive thin films and manufacturing method thereof |
| US7977169B2 (en) | 2006-02-15 | 2011-07-12 | Kochi Industrial Promotion Center | Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof |
| EP2924498A1 (en) | 2006-04-06 | 2015-09-30 | Semiconductor Energy Laboratory Co, Ltd. | Liquid crystal desplay device, semiconductor device, and electronic appliance |
| KR20070101595A (ko) | 2006-04-11 | 2007-10-17 | 삼성전자주식회사 | ＺｎＯ ＴＦＴ |
| US20070252928A1 (en) | 2006-04-28 | 2007-11-01 | Toppan Printing Co., Ltd. | Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof |
| JP5028033B2 (ja) | 2006-06-13 | 2012-09-19 | キヤノン株式会社 | 酸化物半導体膜のドライエッチング方法 |
| JP4999400B2 (ja) | 2006-08-09 | 2012-08-15 | キヤノン株式会社 | 酸化物半導体膜のドライエッチング方法 |
| JP4609797B2 (ja) | 2006-08-09 | 2011-01-12 | Ｎｅｃ液晶テクノロジー株式会社 | 薄膜デバイス及びその製造方法 |
| JP4332545B2 (ja) | 2006-09-15 | 2009-09-16 | キヤノン株式会社 | 電界効果型トランジスタ及びその製造方法 |
| JP4274219B2 (ja) | 2006-09-27 | 2009-06-03 | セイコーエプソン株式会社 | 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置 |
| JP5164357B2 (ja) | 2006-09-27 | 2013-03-21 | キヤノン株式会社 | 半導体装置及び半導体装置の製造方法 |
| US7622371B2 (en) | 2006-10-10 | 2009-11-24 | Hewlett-Packard Development Company, L.P. | Fused nanocrystal thin film semiconductor and method |
| US7772021B2 (en) | 2006-11-29 | 2010-08-10 | Samsung Electronics Co., Ltd. | Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays |
| JP2008140684A (ja) | 2006-12-04 | 2008-06-19 | Toppan Printing Co Ltd | カラーｅｌディスプレイおよびその製造方法 |
| KR101303578B1 (ko) | 2007-01-05 | 2013-09-09 | 삼성전자주식회사 | 박막 식각 방법 |
| US8207063B2 (en) | 2007-01-26 | 2012-06-26 | Eastman Kodak Company | Process for atomic layer deposition |
| KR100851215B1 (ko) | 2007-03-14 | 2008-08-07 | 삼성에스디아이 주식회사 | 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치 |
| US7795613B2 (en) | 2007-04-17 | 2010-09-14 | Toppan Printing Co., Ltd. | Structure with transistor |
| KR101325053B1 (ko) | 2007-04-18 | 2013-11-05 | 삼성디스플레이 주식회사 | 박막 트랜지스터 기판 및 이의 제조 방법 |
| KR20080094300A (ko) | 2007-04-19 | 2008-10-23 | 삼성전자주식회사 | 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이 |
| KR101334181B1 (ko) | 2007-04-20 | 2013-11-28 | 삼성전자주식회사 | 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법 |
| WO2008133345A1 (en) | 2007-04-25 | 2008-11-06 | Canon Kabushiki Kaisha | Oxynitride semiconductor |
| KR101345376B1 (ko) | 2007-05-29 | 2013-12-24 | 삼성전자주식회사 | ＺｎＯ 계 박막 트랜지스터 및 그 제조방법 |
| KR101375831B1 (ko) | 2007-12-03 | 2014-04-02 | 삼성전자주식회사 | 산화물 반도체 박막 트랜지스터를 이용한 디스플레이 장치 |
| JP5215158B2 (ja) | 2007-12-17 | 2013-06-19 | 富士フイルム株式会社 | 無機結晶性配向膜及びその製造方法、半導体デバイス |
| TWI642113B (zh) | 2008-08-08 | 2018-11-21 | 半導體能源研究所股份有限公司 | 半導體裝置的製造方法 |
| JP4623179B2 (ja) | 2008-09-18 | 2011-02-02 | ソニー株式会社 | 薄膜トランジスタおよびその製造方法 |
| JP5451280B2 (ja) | 2008-10-09 | 2014-03-26 | キヤノン株式会社 | ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置 |
| EP2202802B1 (en) | 2008-12-24 | 2012-09-26 | Semiconductor Energy Laboratory Co., Ltd. | Driver circuit and semiconductor device |
| KR101739154B1 (ko) * | 2009-07-17 | 2017-05-23 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 및 그 제조 방법 |
| KR102251729B1 (ko) * | 2009-07-31 | 2021-05-13 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 디바이스 및 그 형성 방법 |
| KR101746198B1 (ko) * | 2009-09-04 | 2017-06-12 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 표시장치 및 전자기기 |
| JP2011091110A (ja) * | 2009-10-20 | 2011-05-06 | Canon Inc | 酸化物半導体素子を用いた回路及びその製造方法、並びに表示装置 |
| JP5848912B2 (ja) * | 2010-08-16 | 2016-01-27 | 株式会社半導体エネルギー研究所 | 液晶表示装置の制御回路、液晶表示装置、及び当該液晶表示装置を具備する電子機器 |
| JP2012083391A (ja) * | 2010-10-07 | 2012-04-26 | Casio Comput Co Ltd | 液晶表示装置 |
| KR20120042029A (ko) * | 2010-10-22 | 2012-05-03 | 삼성모바일디스플레이주식회사 | 표시 장치 및 그 제조 방법 |
| DE112013007566B3 (de) | 2012-08-03 | 2018-02-22 | Semiconductor Energy Laboratory Co., Ltd. | Halbleitervorrichtung |
| JP2014199899A (ja) * | 2012-08-10 | 2014-10-23 | 株式会社半導体エネルギー研究所 | 半導体装置 |
-
2013
- 2013-08-02 JP JP2013161385A patent/JP2014199899A/ja not_active Withdrawn
- 2013-08-06 US US13/959,768 patent/US9246047B2/en active Active
-
2018
- 2018-07-02 JP JP2018125831A patent/JP6691173B2/ja active Active
-
2020
- 2020-04-09 JP JP2020070253A patent/JP6999733B2/ja active Active
-
2021
- 2021-12-22 JP JP2021207860A patent/JP7460309B2/ja active Active
Patent Citations (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0618921A (ja) * | 1992-06-30 | 1994-01-28 | Mitsubishi Electric Corp | マトリックス型表示装置 |
| JP2002006340A (ja) * | 2000-06-26 | 2002-01-09 | Seiko Epson Corp | 液晶装置およびその製造方法ならびに電子機器 |
| JP2003149675A (ja) * | 2001-11-15 | 2003-05-21 | Hitachi Ltd | 液晶表示装置 |
| JP2009302520A (ja) * | 2008-05-16 | 2009-12-24 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
| JP2010114213A (ja) * | 2008-11-05 | 2010-05-20 | Sony Corp | 薄膜トランジスタ基板および表示装置 |
| JP2010232652A (ja) * | 2009-03-05 | 2010-10-14 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
| JP2011044698A (ja) * | 2009-07-18 | 2011-03-03 | Semiconductor Energy Lab Co Ltd | 半導体装置及び半導体装置の作製方法 |
| JP2011054946A (ja) * | 2009-08-07 | 2011-03-17 | Semiconductor Energy Lab Co Ltd | 半導体装置及び半導体装置の作製方法 |
| JP2011085800A (ja) * | 2009-10-16 | 2011-04-28 | Hitachi Displays Ltd | 液晶表示装置 |
| WO2011132351A1 (ja) * | 2010-04-21 | 2011-10-27 | シャープ株式会社 | 半導体素子、半導体素子の製造方法、アクティブマトリクス基板及び表示装置 |
| WO2011148537A1 (ja) * | 2010-05-24 | 2011-12-01 | シャープ株式会社 | 薄膜トランジスタ基板及びその製造方法 |
| JP2012053455A (ja) * | 2010-08-06 | 2012-03-15 | Semiconductor Energy Lab Co Ltd | 液晶表示装置およびその駆動方法 |
| US20120187397A1 (en) * | 2011-01-26 | 2012-07-26 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014063141A (ja) * | 2012-08-03 | 2014-04-10 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
| US9941309B2 (en) | 2012-08-03 | 2018-04-10 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| JP2018190989A (ja) * | 2012-08-10 | 2018-11-29 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| JP2015141346A (ja) * | 2014-01-29 | 2015-08-03 | 東洋紡株式会社 | 液晶表示装置及び偏光板 |
| US10249644B2 (en) | 2015-02-13 | 2019-04-02 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method of the same |
| US9964799B2 (en) | 2015-03-17 | 2018-05-08 | Semiconductor Energy Laboratory Co., Ltd. | Display device, display module, and electronic device |
| US10591791B2 (en) | 2015-04-20 | 2020-03-17 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and electronic device |
| JP2017227746A (ja) * | 2016-06-22 | 2017-12-28 | 株式会社半導体エネルギー研究所 | 表示装置、表示モジュール、および電子機器 |
| JP2018014374A (ja) * | 2016-07-19 | 2018-01-25 | 株式会社リコー | 電界効果型トランジスタの製造方法 |
| JP2022125056A (ja) * | 2017-01-11 | 2022-08-26 | 株式会社半導体エネルギー研究所 | 表示装置 |
| US11803089B2 (en) | 2017-01-11 | 2023-10-31 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP6999733B2 (ja) | 2022-01-19 |
| JP2022050449A (ja) | 2022-03-30 |
| JP6691173B2 (ja) | 2020-04-28 |
| JP7460309B2 (ja) | 2024-04-02 |
| US9246047B2 (en) | 2016-01-26 |
| JP2018190989A (ja) | 2018-11-29 |
| JP2020115580A (ja) | 2020-07-30 |
| US20140042432A1 (en) | 2014-02-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6691173B2 (ja) | 半導体装置 | |
| JP6690042B2 (ja) | 半導体装置 | |
| KR102159226B1 (ko) | 반도체 장치 | |
| JP6245898B2 (ja) | 半導体装置 | |
| KR102354212B1 (ko) | 반도체 장치 | |
| JP6236262B2 (ja) | 表示装置および電子機器 | |
| JP6077971B2 (ja) | 半導体装置 | |
| JP2014075581A (ja) | 表示装置および電子機器 | |
| JP6320084B2 (ja) | 半導体装置の駆動方法 | |
| JP2014074908A (ja) | 半導体装置及び半導体装置の駆動方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160708 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160708 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20170323 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170328 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170525 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20171024 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20171221 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20180403 |
|
| A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20180703 |