JP2003149675A - 液晶表示装置 - Google Patents
液晶表示装置Info
- Publication number
- JP2003149675A JP2003149675A JP2001349571A JP2001349571A JP2003149675A JP 2003149675 A JP2003149675 A JP 2003149675A JP 2001349571 A JP2001349571 A JP 2001349571A JP 2001349571 A JP2001349571 A JP 2001349571A JP 2003149675 A JP2003149675 A JP 2003149675A
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- wiring
- electrode
- display device
- crystal display
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136213—Storage capacitors associated with the pixel electrode
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1343—Electrodes
- G02F1/134309—Electrodes characterised by their geometrical arrangement
- G02F1/134363—Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F2202/00—Materials and properties
- G02F2202/10—Materials and properties semiconductor
- G02F2202/104—Materials and properties semiconductor poly-Si
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Engineering & Computer Science (AREA)
- Crystallography & Structural Chemistry (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Power Engineering (AREA)
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
(57)【要約】
【課題】低温ポリシリコンＴＦＴを用いて、安定した保
持容量を有する。 【解決手段】半導体層を一方の電極とし、絶縁膜を間に
挟んで保持容量配線との間で容量素子を構成し、該保持
容量配線にＭＯＳ型トランジスタを常時オン状態とする
電圧を印加する。 【効果】保持容量値が大きくて安定して表示ができる明
るいＴＦＴ表示装置が得られる。
持容量を有する。 【解決手段】半導体層を一方の電極とし、絶縁膜を間に
挟んで保持容量配線との間で容量素子を構成し、該保持
容量配線にＭＯＳ型トランジスタを常時オン状態とする
電圧を印加する。 【効果】保持容量値が大きくて安定して表示ができる明
るいＴＦＴ表示装置が得られる。
Description
【０００１】
【発明の属する技術分野】本発明は液晶表示装置に係
り、特に薄膜トランジスタ（ＴＦＴ）方式等のアクティ
ブマトリクス型液晶表示装置に関するものである。
り、特に薄膜トランジスタ（ＴＦＴ）方式等のアクティ
ブマトリクス型液晶表示装置に関するものである。
【０００２】
【従来の技術】液晶表示装置は薄型、軽量、低消費電力
といった特長を生かして、パーソナルコンピュータに代
表される情報機器や携帯型の情報端末や携帯電話、デジ
タルカメラやカメラ一体型ＶＴＲ機器等のビジュアル機
器の画像情報、文字情報の表示機器として広く用いられ
ている。近年、ＤＶＤの登場、大容量磁気ドライブの急
速な進化による大容量メディアの普及やＢＳデジタル放
送の開始に伴い、パーソナルコンピュータと映像デジタ
ルメディアの融合が進んでおり、このような用途に対応
できる高画質の画像表示装置への要求が強くなってい
る。これらはＴＶ用途をも前提においているためより明
るい画面表示が要求されており、そのため使用するバッ
クライト（ＢＬ）はより明るいものになっている。
といった特長を生かして、パーソナルコンピュータに代
表される情報機器や携帯型の情報端末や携帯電話、デジ
タルカメラやカメラ一体型ＶＴＲ機器等のビジュアル機
器の画像情報、文字情報の表示機器として広く用いられ
ている。近年、ＤＶＤの登場、大容量磁気ドライブの急
速な進化による大容量メディアの普及やＢＳデジタル放
送の開始に伴い、パーソナルコンピュータと映像デジタ
ルメディアの融合が進んでおり、このような用途に対応
できる高画質の画像表示装置への要求が強くなってい
る。これらはＴＶ用途をも前提においているためより明
るい画面表示が要求されており、そのため使用するバッ
クライト（ＢＬ）はより明るいものになっている。
【０００３】高画質用途の液晶表示装置には、基板上下
方向に電界を印加する、ＴＮ方式、ＭＶＡ方式などに代
表される縦電界型と、基板水平方向に電界を印加する横
電界型、別名インプレーンスイッチング（ＩＰＳ)モー
ドが主に用いられている。
方向に電界を印加する、ＴＮ方式、ＭＶＡ方式などに代
表される縦電界型と、基板水平方向に電界を印加する横
電界型、別名インプレーンスイッチング（ＩＰＳ)モー
ドが主に用いられている。
【０００４】ＩＰＳモードの液晶表示装置では、特許２
７０１６９８号に開示されているように、ＴＦＴが形成
されている基板上で画素電極と対向電極の間の絶縁膜で
保持容量を構成することが一般的である。
７０１６９８号に開示されているように、ＴＦＴが形成
されている基板上で画素電極と対向電極の間の絶縁膜で
保持容量を構成することが一般的である。
【０００５】また縦電界方式においても、ＴＦＴが形成
されている基板上で画素電極と保持容量信号線の間の絶
縁膜で保持容量を構成することが知られている。
されている基板上で画素電極と保持容量信号線の間の絶
縁膜で保持容量を構成することが知られている。
【０００６】
【発明が解決しようとする課題】液晶表示装置でＢＬの
光量が増加するとその照射光が増すためＴＦＴの光照射
時のオフ電流が大きくなり、結果的にその動作安定化の
ためにはより大きな保持容量が必要となるという課題が
ある。
光量が増加するとその照射光が増すためＴＦＴの光照射
時のオフ電流が大きくなり、結果的にその動作安定化の
ためにはより大きな保持容量が必要となるという課題が
ある。
【０００７】発明者らは大きな保持容量を作成するた
め、半導体層を利用することを検討した。特許２６８２
９９７号では半導体層を保持容量の構成に使用した構造
が開示されている。しかし保持容量として、絶縁膜と半
導体層の積層構造を用いると、画素電極と対向電極間の
電位差が交流化されるため、半導体層が保持期間中にオ
ン、オフし保持電位が安定化できないという課題がある
ことが判明した。 一方、特開平７−２４４２９６号に
は保持容量として半導体層を用い、バイアスを工夫し常
時オフ状態として使用する方法が開示されている。しか
しこの手法では、ＢＬの光量が増大し半導体層に強い光
があたっている状態では、このオフの状態が不安定にな
り、保持容量の保持電位が影響を受けることが判明し
た。
め、半導体層を利用することを検討した。特許２６８２
９９７号では半導体層を保持容量の構成に使用した構造
が開示されている。しかし保持容量として、絶縁膜と半
導体層の積層構造を用いると、画素電極と対向電極間の
電位差が交流化されるため、半導体層が保持期間中にオ
ン、オフし保持電位が安定化できないという課題がある
ことが判明した。 一方、特開平７−２４４２９６号に
は保持容量として半導体層を用い、バイアスを工夫し常
時オフ状態として使用する方法が開示されている。しか
しこの手法では、ＢＬの光量が増大し半導体層に強い光
があたっている状態では、このオフの状態が不安定にな
り、保持容量の保持電位が影響を受けることが判明し
た。
【０００８】さらに発明者らは、次なる新たな課題も見
出した。液晶表示装置のＴＦＴガラス基板上に低温ポリ
シリコンによるＴＦＴを形成し、画面を駆動する走査回
路を内蔵した場合、最も薄く、したがって最も大きな保
持容量が形成可能な絶縁膜はゲート絶縁膜である。プレ
ーナー型と呼ばれる半導体層上にゲート絶縁膜がありそ
の絶縁膜の上にゲート電極を構成する構造では、該絶縁
膜の下部はいわゆるＴＦＴのチャネル領域の多結晶シリ
コンである。このとき該半導体層を用いて保持容量を構
成すると、ＴＦＴのゲート電圧、ソース電圧、ドレイン
電圧によりさらに極端な電位変動が生じることが判明し
た。すなわち、ＴＦＴがオン状態のときのみにゲート絶
縁膜の厚さで決まる大きな保持容量ができる。したがっ
て駆動状態により保持容量の容量に大きな変動が生じ、
保持電位を安定化することができない。さらに、ＴＦＴ
が電子かホールの一方極性のＭＯＳ型であるので、保持
期間の極性でも容量値が変動する。ＴＦＴの種類、すな
わちｎ型かｐ型かによっても差異が生じる。さらに、移
動度の大きいポリシリコンでは、アモルファスシリコン
より電子とホールの移動度の差が拡大するため、さらに
保持容量の容量に大きな変動が生じ、保持電位を安定化
することができないことを見出した。
出した。液晶表示装置のＴＦＴガラス基板上に低温ポリ
シリコンによるＴＦＴを形成し、画面を駆動する走査回
路を内蔵した場合、最も薄く、したがって最も大きな保
持容量が形成可能な絶縁膜はゲート絶縁膜である。プレ
ーナー型と呼ばれる半導体層上にゲート絶縁膜がありそ
の絶縁膜の上にゲート電極を構成する構造では、該絶縁
膜の下部はいわゆるＴＦＴのチャネル領域の多結晶シリ
コンである。このとき該半導体層を用いて保持容量を構
成すると、ＴＦＴのゲート電圧、ソース電圧、ドレイン
電圧によりさらに極端な電位変動が生じることが判明し
た。すなわち、ＴＦＴがオン状態のときのみにゲート絶
縁膜の厚さで決まる大きな保持容量ができる。したがっ
て駆動状態により保持容量の容量に大きな変動が生じ、
保持電位を安定化することができない。さらに、ＴＦＴ
が電子かホールの一方極性のＭＯＳ型であるので、保持
期間の極性でも容量値が変動する。ＴＦＴの種類、すな
わちｎ型かｐ型かによっても差異が生じる。さらに、移
動度の大きいポリシリコンでは、アモルファスシリコン
より電子とホールの移動度の差が拡大するため、さらに
保持容量の容量に大きな変動が生じ、保持電位を安定化
することができないことを見出した。
【０００９】さらに、ＩＰＳ型表示装置の場合、画素電
極及び共通電極を保持容量の電極にすると、画素電極電
位と共通電極電位は周期的に極性が反転するように駆動
する必要があるため、半導体層を保持容量構成の構成要
素に用いた場合、駆動により保持容量の容量に大きな変
動が生じ、保持電位を安定化することができないことを
見出した。
極及び共通電極を保持容量の電極にすると、画素電極電
位と共通電極電位は周期的に極性が反転するように駆動
する必要があるため、半導体層を保持容量構成の構成要
素に用いた場合、駆動により保持容量の容量に大きな変
動が生じ、保持電位を安定化することができないことを
見出した。
【００１０】さらに、ＩＰＳ型液晶表示装置の場合、プ
レーナー型のＴＦＴ構造においては、ゲート絶縁膜より
情報に画素電極及び共通電極が配置されるため、画素電
極及び共通電極を保持容量の電極にすると、ゲート絶縁
膜を保持容量の絶縁膜として利用することが出来なくな
り、大きな保持容量を構成できない問題がある。
レーナー型のＴＦＴ構造においては、ゲート絶縁膜より
情報に画素電極及び共通電極が配置されるため、画素電
極及び共通電極を保持容量の電極にすると、ゲート絶縁
膜を保持容量の絶縁膜として利用することが出来なくな
り、大きな保持容量を構成できない問題がある。
【００１１】さらにＩＰＳ表示装置の場合、共通電極及
び画素電極以外の電位を液晶の透過部に加えるとその電
位で表示が乱されてしまう問題がある。また、大きな保
持容量を形成すると同一平面内の電極あるいは配線間の
距離が縮じまり電極間あるいは配線間のショート不良が
増加する問題がある。さらに、大きな保持容量を形成し
てしまうと開口率が低下し、液晶表示装置の明るさが低
下する問題がある。
び画素電極以外の電位を液晶の透過部に加えるとその電
位で表示が乱されてしまう問題がある。また、大きな保
持容量を形成すると同一平面内の電極あるいは配線間の
距離が縮じまり電極間あるいは配線間のショート不良が
増加する問題がある。さらに、大きな保持容量を形成し
てしまうと開口率が低下し、液晶表示装置の明るさが低
下する問題がある。
【００１２】本発明は上記の諸課題を解決することを目
的とし、その最大の目的は保持容量が大きく、かつ保持
電位が安定した保持容量を実現し、ＢＬの輝度が高い状
態でも安定した表示が実現できる液晶表示装置を提供す
ることにある。
的とし、その最大の目的は保持容量が大きく、かつ保持
電位が安定した保持容量を実現し、ＢＬの輝度が高い状
態でも安定した表示が実現できる液晶表示装置を提供す
ることにある。
【００１３】さらに、低温ポリシリコンＴＦＴを画素Ｔ
ＦＴに用いたＩＰＳ方式の液晶表示装置において、保持
容量を増加配置させたＴＦＴ液晶表示装置を提供するこ
とにある。
ＦＴに用いたＩＰＳ方式の液晶表示装置において、保持
容量を増加配置させたＴＦＴ液晶表示装置を提供するこ
とにある。
【００１４】さらに、ＩＰＳ方式の液晶表示装置におい
て、大きな保持容量を設けた場合において、液晶の主透
過部に画素電位、共通電極電位以外の電位が印加されず
安定表示ができるＴＦＴ液晶表示装置を提供することに
ある。
て、大きな保持容量を設けた場合において、液晶の主透
過部に画素電位、共通電極電位以外の電位が印加されず
安定表示ができるＴＦＴ液晶表示装置を提供することに
ある。
【００１５】さらに、大きな保持容量を構成しても、電
極間のショート不良率を低下させないＴＦＴ液晶表示装
置を提供させることにある。
極間のショート不良率を低下させないＴＦＴ液晶表示装
置を提供させることにある。
【００１６】さらに、大きな保持容量を構成しても、開
口率を高めて明るいＴＦＴ液晶表示装置を提供させるこ
とにある。
口率を高めて明るいＴＦＴ液晶表示装置を提供させるこ
とにある。
【００１７】本発明のさらなる課題、目的は本明細書に
おいて明らかとなるであろう。
おいて明らかとなるであろう。
【００１８】
【課題を解決する手段】（手段１）第１の基板と第２の
基板間に挟まれた液晶層を有し、前記第１の基板は複数
のドレイン配線と複数のゲート配線がマトリクス状に構
成され、隣接するドレイン配線とゲート配線に囲まれた
領域として画素が構成され、各画素には前記ドレイン配
線からの信号を前記ゲート配線の信号により供給するＴ
ＦＴ素子と、該ＴＦＴ素子に接続された画素電極を有す
る液晶表示装置において、前記ＴＦＴ素子を構成する半
導体層を有し、前記半導体層と絶縁層を間に挟んで容量
素子を構成する容量配線を有し、前記半導体層と容量配
線間に、前記半導体層を導通状態とし得る極性の電位差
がほぼ常に印加されるよう構成する。
基板間に挟まれた液晶層を有し、前記第１の基板は複数
のドレイン配線と複数のゲート配線がマトリクス状に構
成され、隣接するドレイン配線とゲート配線に囲まれた
領域として画素が構成され、各画素には前記ドレイン配
線からの信号を前記ゲート配線の信号により供給するＴ
ＦＴ素子と、該ＴＦＴ素子に接続された画素電極を有す
る液晶表示装置において、前記ＴＦＴ素子を構成する半
導体層を有し、前記半導体層と絶縁層を間に挟んで容量
素子を構成する容量配線を有し、前記半導体層と容量配
線間に、前記半導体層を導通状態とし得る極性の電位差
がほぼ常に印加されるよう構成する。
【００１９】（手段２）第１の基板と第２の基板間に挟
まれた液晶層を有し、前記第１の基板は複数のドレイン
配線と複数のゲート配線がマトリクス状に構成され、隣
接するドレイン配線とゲート配線に囲まれた領域として
画素が構成され、各画素には前記ドレイン配線からの信
号を前記ゲート配線の信号により供給するＴＦＴ素子
と、該ＴＦＴ素子に接続された画素電極を有する液晶表
示装置において、前記ＴＦＴ素子と一体に構成された半
導体層を有し、前記半導体層と絶縁層を間に挟んで容量
素子を構成する容量配線を有し、前記ＴＦＴ素子と一体
に形成された半導体層は、前記ＴＦＴ素子のゲート電極
に対し前記ドレイン配線が形成された側とは反対の側で
前記画素電極と電気的に接続し、前記容量配線に前記半
導体層を導通状態とする電圧をほぼ常時印加する。
まれた液晶層を有し、前記第１の基板は複数のドレイン
配線と複数のゲート配線がマトリクス状に構成され、隣
接するドレイン配線とゲート配線に囲まれた領域として
画素が構成され、各画素には前記ドレイン配線からの信
号を前記ゲート配線の信号により供給するＴＦＴ素子
と、該ＴＦＴ素子に接続された画素電極を有する液晶表
示装置において、前記ＴＦＴ素子と一体に構成された半
導体層を有し、前記半導体層と絶縁層を間に挟んで容量
素子を構成する容量配線を有し、前記ＴＦＴ素子と一体
に形成された半導体層は、前記ＴＦＴ素子のゲート電極
に対し前記ドレイン配線が形成された側とは反対の側で
前記画素電極と電気的に接続し、前記容量配線に前記半
導体層を導通状態とする電圧をほぼ常時印加する。
【００２０】（手段３）第１の基板と第２の基板間に挟
まれた液晶層を有し、前記第１の基板は複数のドレイン
配線と複数のゲート配線がマトリクス状に構成され、隣
接するドレイン配線とゲート配線に囲まれた領域として
画素が構成され、各画素には前記ドレイン配線からの信
号を前記ゲート配線の信号により供給するＴＦＴ素子
と、該ＴＦＴ素子に接続された画素電極を有する液晶表
示装置において、前記画素電極は金属材料層と透明導電
体層の２層で構成され、前記ＴＦＴ素子と一体に構成さ
れた半導体層を有し、前記半導体層と絶縁層を間に挟ん
で容量素子を構成する容量配線を有し、前記半導体層は
前記画素電極の金属層と前記絶縁層に設けられたスルー
ホールで接続され、前記画素電極の金属層と前記画素電
極の透明導電体層は別の絶縁層に設けられたスルーホー
ルで接続され、前記容量配線に前記半導体層を導通状態
とする電圧をほぼ常時印加する。
まれた液晶層を有し、前記第１の基板は複数のドレイン
配線と複数のゲート配線がマトリクス状に構成され、隣
接するドレイン配線とゲート配線に囲まれた領域として
画素が構成され、各画素には前記ドレイン配線からの信
号を前記ゲート配線の信号により供給するＴＦＴ素子
と、該ＴＦＴ素子に接続された画素電極を有する液晶表
示装置において、前記画素電極は金属材料層と透明導電
体層の２層で構成され、前記ＴＦＴ素子と一体に構成さ
れた半導体層を有し、前記半導体層と絶縁層を間に挟ん
で容量素子を構成する容量配線を有し、前記半導体層は
前記画素電極の金属層と前記絶縁層に設けられたスルー
ホールで接続され、前記画素電極の金属層と前記画素電
極の透明導電体層は別の絶縁層に設けられたスルーホー
ルで接続され、前記容量配線に前記半導体層を導通状態
とする電圧をほぼ常時印加する。
【００２１】（手段４）手段１ないし３のいずれかにお
いて、前記第１の基板上に共通信号線を有し、前記共通
信号線と前記画素電極が平面的に重畳部を有し、該共通
信号線と前記容量配線の電位が異なる。
いて、前記第１の基板上に共通信号線を有し、前記共通
信号線と前記画素電極が平面的に重畳部を有し、該共通
信号線と前記容量配線の電位が異なる。
【００２２】（手段５）手段１ないし４のいずれかにお
いて、前記第１の基板上に共通電極を有し、前記画素電
極と離間して構成され、該共通電極と概画素電極間に形
成する前記第１の基板と平行な方向の成分を有する電界
により前記液晶層を駆動する。
いて、前記第１の基板上に共通電極を有し、前記画素電
極と離間して構成され、該共通電極と概画素電極間に形
成する前記第１の基板と平行な方向の成分を有する電界
により前記液晶層を駆動する。
【００２３】（手段６）手段１ないし５のいずれかにお
いて、前記半導体層と前記容量配線の間の絶縁膜の膜厚
が前記画素電極に接するいずれの絶縁膜の膜厚よりも薄
くする。
いて、前記半導体層と前記容量配線の間の絶縁膜の膜厚
が前記画素電極に接するいずれの絶縁膜の膜厚よりも薄
くする。
【００２４】（手段７）手段６において、前記半導体層
と前記容量配線の間の絶縁膜をＳｉＯ２とする。
と前記容量配線の間の絶縁膜をＳｉＯ２とする。
【００２５】（手段８）手段１ないし７のいずれかにお
いて、前記容量配線の電位が前記ゲート配線のＯＮ電位
と同一でとする。
いて、前記容量配線の電位が前記ゲート配線のＯＮ電位
と同一でとする。
【００２６】（手段９）手段１ないし７のいずれかにお
いて、前記容量配線の電位が前記ドレイン配線の最大電
圧に前記ＴＦＴのしきい値電圧を足した値以上でとす
る。
いて、前記容量配線の電位が前記ドレイン配線の最大電
圧に前記ＴＦＴのしきい値電圧を足した値以上でとす
る。
【００２７】（手段１０）手段１ないし７のいずれかに
おいて、前記容量配線に絶縁膜を介して平面的に重畳し
てシールド電極を構成する。
おいて、前記容量配線に絶縁膜を介して平面的に重畳し
てシールド電極を構成する。
【００２８】（手段１１）手段１０において、前記シー
ルド電極を前記共通電極あるいは前記共通電極配線とす
る。
ルド電極を前記共通電極あるいは前記共通電極配線とす
る。
【００２９】（手段１２）手段１ないし１１のいずれか
において、前記半導体層をポリシリコンで構成する。
において、前記半導体層をポリシリコンで構成する。
【００３０】（手段１３）手段１２において前記半導体
層をｐ−ＴＦＴあるいはｎ−ＴＦＴのいずれかで構成
し、画素領域外に設けられたＴＦＴと同じ型とする。
層をｐ−ＴＦＴあるいはｎ−ＴＦＴのいずれかで構成
し、画素領域外に設けられたＴＦＴと同じ型とする。
【００３１】（手段１４）手段１ないし１２のいずれか
において、前記第１の基板の背面にバックライトユニッ
トを設ける。
において、前記第１の基板の背面にバックライトユニッ
トを設ける。
【００３２】（手段１５）手段１４において、前記バッ
クライトユニットの輝度を８０００ｃｄ／ｍ２以上とす
る。
クライトユニットの輝度を８０００ｃｄ／ｍ２以上とす
る。
【００３３】（手段１６）透明な第１の基板と第２の基
板の間に挟持される液晶層を有し、前記第１の基板上に
は複数のゲート配線と、該複数のゲート配線とマトリク
ス状に交差する複数のドレイン配線と、前記ゲート配線
と前記ドレイン配線の交点に対応して形成された薄膜ト
ランジスタを有し、前記複数のゲート配線およびドレイ
ン配線で囲まれる領域で画素が構成され、各画素は複数
の画素に渡って接続され基準電圧を与える共通電極配線
と、該基準電極配線と接続された共通電極と、対応する
薄膜トランジスタに接続されて前記共通電極に対向して
配置された画素電極とを有し、該共通電極と該画素電極
間に形成する前記第１の基板と平行な成分の電界を有す
る横電界により前記液晶層の液晶分子を駆動する液晶表
示装置において、前記共通電極および共通電極配線とは
異なる保持容量電極あるいは保持容量配線を有し、該保
持容量電極あるいは保持容量配線と前記画素電極の電位
に接続された保持容量部材との間に保持容量を形成す
る。
板の間に挟持される液晶層を有し、前記第１の基板上に
は複数のゲート配線と、該複数のゲート配線とマトリク
ス状に交差する複数のドレイン配線と、前記ゲート配線
と前記ドレイン配線の交点に対応して形成された薄膜ト
ランジスタを有し、前記複数のゲート配線およびドレイ
ン配線で囲まれる領域で画素が構成され、各画素は複数
の画素に渡って接続され基準電圧を与える共通電極配線
と、該基準電極配線と接続された共通電極と、対応する
薄膜トランジスタに接続されて前記共通電極に対向して
配置された画素電極とを有し、該共通電極と該画素電極
間に形成する前記第１の基板と平行な成分の電界を有す
る横電界により前記液晶層の液晶分子を駆動する液晶表
示装置において、前記共通電極および共通電極配線とは
異なる保持容量電極あるいは保持容量配線を有し、該保
持容量電極あるいは保持容量配線と前記画素電極の電位
に接続された保持容量部材との間に保持容量を形成す
る。
【００３４】（手段１７）手段１６において、前記保持
容量は一方の電極を前記保持容量電極あるいは保持容量
配線とし、他方の電極となる前記保持容量部材を薄膜ト
ランジスタを構成する半導体膜とし、該保持容量電極あ
るいは保持容量配線と該保持容量部材の間にゲート絶縁
膜を設ける。
容量は一方の電極を前記保持容量電極あるいは保持容量
配線とし、他方の電極となる前記保持容量部材を薄膜ト
ランジスタを構成する半導体膜とし、該保持容量電極あ
るいは保持容量配線と該保持容量部材の間にゲート絶縁
膜を設ける。
【００３５】（手段１８）手段１６あるいは１７におい
て、前記薄膜トランジスタを構成する半導体膜をポリシ
リコン膜とする。
て、前記薄膜トランジスタを構成する半導体膜をポリシ
リコン膜とする。
【００３６】（手段１９）手段１７ないし１８におい
て、前記半導体膜は、前記保持容量電極あるいは保持容
量配線に電圧が印加され前記半導体膜の前記ゲート絶縁
膜との界面で電子あるいは正孔が誘起されることにより
抵抗率が低下し前記保持容量を構成する他方の電極とし
て機能させる。
て、前記半導体膜は、前記保持容量電極あるいは保持容
量配線に電圧が印加され前記半導体膜の前記ゲート絶縁
膜との界面で電子あるいは正孔が誘起されることにより
抵抗率が低下し前記保持容量を構成する他方の電極とし
て機能させる。
【００３７】（手段２０）手段１６において、前記保持
容量電極あるいは保持容量配線上に共通電極あるいは共
通電極配線が絶縁膜を介して重畳する。
容量電極あるいは保持容量配線上に共通電極あるいは共
通電極配線が絶縁膜を介して重畳する。
【００３８】（手段２１）手段２０において、前記共通
電極あるいは共通電極配線は前記ゲート配線と平行して
配置された第2の共通電極配線と前記絶縁膜の開口部で
接続する。
電極あるいは共通電極配線は前記ゲート配線と平行して
配置された第2の共通電極配線と前記絶縁膜の開口部で
接続する。
【００３９】（手段２２）手段２０において、前記保持
容量電極あるいは保持容量配線は前記薄膜トランジスタ
が形成された前記透明な第1の基板上で、前記保持容量
電極あるい保持容量配線上に絶縁膜を被覆しさらにその
上部共通電極あるいは共通電極配線及び画素電極で電気
的にシールドする。
容量電極あるいは保持容量配線は前記薄膜トランジスタ
が形成された前記透明な第1の基板上で、前記保持容量
電極あるい保持容量配線上に絶縁膜を被覆しさらにその
上部共通電極あるいは共通電極配線及び画素電極で電気
的にシールドする。
【００４０】（手段２３）手段２２において、前記保持
容量電極あるいは保持容量配線上には第１の絶縁膜、画
素電極、第２の絶縁膜、共通電極を順次有し、該画素電
極と該共通電極は該第２の絶縁膜を介して互いに重なる
構造とする。
容量電極あるいは保持容量配線上には第１の絶縁膜、画
素電極、第２の絶縁膜、共通電極を順次有し、該画素電
極と該共通電極は該第２の絶縁膜を介して互いに重なる
構造とする。
【００４１】（手段２４）手段２２あるいは２３におい
て、前記保持容量電極あるいは保持容量配線を被覆する
前記画素電極及び前記共通電極は、平面パターン的に互
いにのこぎりの刃の形状で重なる。
て、前記保持容量電極あるいは保持容量配線を被覆する
前記画素電極及び前記共通電極は、平面パターン的に互
いにのこぎりの刃の形状で重なる。
【００４２】（手段２５）ＩＰＳ表示装置のＴＦＴの形
成される透明基板上において、その1画素を構成する領
域に、液晶に画素電位を供給するＴＦＴを駆動するゲー
ト電極及びゲート配線、映像電位を供給するドレイン電
極及びドレイン配線、共通電位を供給する共通電極及び
共通電極配線とは別の、保持容量を構成する半導体とゲ
ート絶縁膜の積層構造に対して、前記半導体層が常にオ
ン状態となり、実質的にゲート絶縁膜の厚さで決まる容
量値を有するバイアス電位の供給されるゲート、共通、
ドレイン配線とは別の保持容量電極及び保持容量配線を
設ける。
成される透明基板上において、その1画素を構成する領
域に、液晶に画素電位を供給するＴＦＴを駆動するゲー
ト電極及びゲート配線、映像電位を供給するドレイン電
極及びドレイン配線、共通電位を供給する共通電極及び
共通電極配線とは別の、保持容量を構成する半導体とゲ
ート絶縁膜の積層構造に対して、前記半導体層が常にオ
ン状態となり、実質的にゲート絶縁膜の厚さで決まる容
量値を有するバイアス電位の供給されるゲート、共通、
ドレイン配線とは別の保持容量電極及び保持容量配線を
設ける。
【００４３】（手段２６）手段２５において、画素ＴＦ
Ｔがｎ型ＭＯＳ構造の場合、保持容量配線の電位をドレ
イン配線へ印加される最高電圧に画素ＴＦＴのしきい電
圧を加算した値より同等以上の電圧とする。
Ｔがｎ型ＭＯＳ構造の場合、保持容量配線の電位をドレ
イン配線へ印加される最高電圧に画素ＴＦＴのしきい電
圧を加算した値より同等以上の電圧とする。
【００４４】（手段２７）手段２５において、画素ＴＦ
Ｔがｎ型ＭＯＳ構造の場合、ゲート配線へ印加される最
高電圧を少なくともＴＦＴ画素の選択される時間の３倍
とするか、もしくは直流電圧を印加する。
Ｔがｎ型ＭＯＳ構造の場合、ゲート配線へ印加される最
高電圧を少なくともＴＦＴ画素の選択される時間の３倍
とするか、もしくは直流電圧を印加する。
【００４５】（手段２８）手段２５において、画素ＴＦ
Ｔがｐ型ＭＯＳ構造の場合、保持容量配線の電位はドレ
イン配線への印加される最低電圧に画素ＴＦＴのしきい
電圧を減算した値より同等以下とする。
Ｔがｐ型ＭＯＳ構造の場合、保持容量配線の電位はドレ
イン配線への印加される最低電圧に画素ＴＦＴのしきい
電圧を減算した値より同等以下とする。
【００４６】（手段２９）手段２５において、画素ＴＦ
Ｔがｐ型ＭＯＳ構造の場合、ゲート配線へ印加される最
低電圧を少なくともＴＦＴ画素の選択される時間の３倍
とするか、もしくは直流電圧を印加する。
Ｔがｐ型ＭＯＳ構造の場合、ゲート配線へ印加される最
低電圧を少なくともＴＦＴ画素の選択される時間の３倍
とするか、もしくは直流電圧を印加する。
【００４７】（手段３０)手段２５ないし２９のいずれ
かにおいて、保持容量配線を他の絶縁膜を介して共通電
極あるいは共通電極配線で平面的に重畳し、電気的シー
ルド構造とする。
かにおいて、保持容量配線を他の絶縁膜を介して共通電
極あるいは共通電極配線で平面的に重畳し、電気的シー
ルド構造とする。
【００４８】（手段３１）手段２５ないし３０のいずれ
かにおいて、ゲート配線と同層の共通電極配線を除去
し、前記配線及び画素ＴＦＴ上部に低誘電率の絶縁膜を
構成し、その上部にある共通電極を低抵抗化する。
かにおいて、ゲート配線と同層の共通電極配線を除去
し、前記配線及び画素ＴＦＴ上部に低誘電率の絶縁膜を
構成し、その上部にある共通電極を低抵抗化する。
【００４９】（手段３２）手段２５ないし３１のいずれ
かにおいて、保持容量配線を共通電極あるいは共通電極
配線と画素電極で交互に折り重なるように被服し、電気
的なシールド構造とするとで達成される。
かにおいて、保持容量配線を共通電極あるいは共通電極
配線と画素電極で交互に折り重なるように被服し、電気
的なシールド構造とするとで達成される。
【００５０】本発明のさらなる手段および効果は本明細
書において明らかとなるであろう。
書において明らかとなるであろう。
【００５１】
【発明の実施の形態】発明の実施の形態の詳細を、以下
実施例において説明する。
実施例において説明する。
【００５２】（実施例１）図1は実施例１の液晶表示装
置の単位画素の模式平面図であり、図２、図３、図４は
それぞれ図１における２-２’、３-３’、４-４’（図
では分かりやすくするため○を付けて記載している）部
の模式断面構造である。
置の単位画素の模式平面図であり、図２、図３、図４は
それぞれ図１における２-２’、３-３’、４-４’（図
では分かりやすくするため○を付けて記載している）部
の模式断面構造である。
【００５３】図1の平面パターンで、１画素は隣接する
ゲート配線ＧＬ、隣接するドレイン配線ＤＬに囲まれた
領域である。ゲート配線ＧＬはゲート配線ＧＬとポリシ
リコンＰＳＩの交差部でポリシリコンＰＳＩで構成され
たＴＦＴのゲート電極としても作用し、ＴＦＴをオン／
オフさせる電圧を供給する。ドレイン配線ＤＬはポリシ
リコンＰＳＩへの電流を供給する、すなわち、前記ゲー
ト電圧ＧＬがオン電圧を供給したタイミングで印加され
た映像電圧（ドレイン電圧）を1画素の液晶容量に給電
し、最終的に金属画素電極ＳＰＭ及びこれに連結された
透明画素電極ＳＰＴの電位が映像電位となる。飛び込み
電圧等に関する説明、考慮は除外して説明する。
ゲート配線ＧＬ、隣接するドレイン配線ＤＬに囲まれた
領域である。ゲート配線ＧＬはゲート配線ＧＬとポリシ
リコンＰＳＩの交差部でポリシリコンＰＳＩで構成され
たＴＦＴのゲート電極としても作用し、ＴＦＴをオン／
オフさせる電圧を供給する。ドレイン配線ＤＬはポリシ
リコンＰＳＩへの電流を供給する、すなわち、前記ゲー
ト電圧ＧＬがオン電圧を供給したタイミングで印加され
た映像電圧（ドレイン電圧）を1画素の液晶容量に給電
し、最終的に金属画素電極ＳＰＭ及びこれに連結された
透明画素電極ＳＰＴの電位が映像電位となる。飛び込み
電圧等に関する説明、考慮は除外して説明する。
【００５４】図１の平面図での前記映像電圧の電流経路
は、ドレイン配線ＤＬから第1のコンタクトホールＣＮ
Ｔ１を通じてポリシリコンＰＳＩに繋がり、このポリシ
リコン中の電流は再度第2のコンタクトホールＣＮＴ２
を通じて、金属画素電極ＳＰＭに流れる。さらに金属画
素電極ＳＰＭから再度第5のコンタクトホールＣＮＴ５
を介して、絶縁膜上の透明画素電極ＳＰＴに至る。
は、ドレイン配線ＤＬから第1のコンタクトホールＣＮ
Ｔ１を通じてポリシリコンＰＳＩに繋がり、このポリシ
リコン中の電流は再度第2のコンタクトホールＣＮＴ２
を通じて、金属画素電極ＳＰＭに流れる。さらに金属画
素電極ＳＰＭから再度第5のコンタクトホールＣＮＴ５
を介して、絶縁膜上の透明画素電極ＳＰＴに至る。
【００５５】透明画素電極ＳＰＴと共に横電界を形成す
るためのもう一方の電極ＣＰＴの共通電極電位は以下の
経路を持ち印加される。隣接するゲート配線ＤＬ間のほ
ぼ中央に配置された共通電極配線ＣＬにまず共通電位が
印加される。この電位は、フレーム毎に交流化される画
素電位のほぼ中点電位が設定される（図５で再度詳細を
説明する）。共通電極配線ＣＬの電位は、まず第３のコ
ンタクトホールＣＮＴ３を介して電極パッドＰＡＤへ繋
がる。さらに上記電極パッドは上部の絶縁膜を介して、
ドレイン配線ＤＬ、ゲート配線ＧＬを被覆する透明共通
電極ＣＰＴに最終的に電位を供給する。
るためのもう一方の電極ＣＰＴの共通電極電位は以下の
経路を持ち印加される。隣接するゲート配線ＤＬ間のほ
ぼ中央に配置された共通電極配線ＣＬにまず共通電位が
印加される。この電位は、フレーム毎に交流化される画
素電位のほぼ中点電位が設定される（図５で再度詳細を
説明する）。共通電極配線ＣＬの電位は、まず第３のコ
ンタクトホールＣＮＴ３を介して電極パッドＰＡＤへ繋
がる。さらに上記電極パッドは上部の絶縁膜を介して、
ドレイン配線ＤＬ、ゲート配線ＧＬを被覆する透明共通
電極ＣＰＴに最終的に電位を供給する。
【００５６】本発明の特徴的構造として、映像表示に関
わる液晶容量の電位が表示中すなわち保持期間中にポリ
シリコンＰＳＩで作られたＴＦＴを介してバックライト
（ＢＬ）光により減衰するのを防止するため液晶容量と
等価回路的に並列に特別の保持容量を形成する。該特別
の保持容量は保持容量配線ＣＳＴＬと半導体層ＰＳＩを
それぞれ電極とし、該電極間にゲート絶縁膜を容量の誘
電体膜として用いて構成される。図１に示すように保持
容量配線ＣＳＴＬはゲート配線ＧＬおよび共通電極配線
ＣＬと独立して配置されている。ＣＮＴ２でＰＳＩとＳ
ＰＭは電気的に接続しているため、結果的に画素電極Ｓ
ＰＭの電位と保持容量配線ＣＳＴＬの電位間で保持容量
が構成されることになる。図１では、ＳＰはＳＣＴＬを
横切るように延在するため、該交差領域でもさらに容量
が形成され、さらに保持容量の増加が図られている。
わる液晶容量の電位が表示中すなわち保持期間中にポリ
シリコンＰＳＩで作られたＴＦＴを介してバックライト
（ＢＬ）光により減衰するのを防止するため液晶容量と
等価回路的に並列に特別の保持容量を形成する。該特別
の保持容量は保持容量配線ＣＳＴＬと半導体層ＰＳＩを
それぞれ電極とし、該電極間にゲート絶縁膜を容量の誘
電体膜として用いて構成される。図１に示すように保持
容量配線ＣＳＴＬはゲート配線ＧＬおよび共通電極配線
ＣＬと独立して配置されている。ＣＮＴ２でＰＳＩとＳ
ＰＭは電気的に接続しているため、結果的に画素電極Ｓ
ＰＭの電位と保持容量配線ＣＳＴＬの電位間で保持容量
が構成されることになる。図１では、ＳＰはＳＣＴＬを
横切るように延在するため、該交差領域でもさらに容量
が形成され、さらに保持容量の増加が図られている。
【００５７】図１に示すように、ＩＰＳ型の液晶表示装
置では、保持容量配線ＣＳＴＬからの漏洩電界が液晶に
印加されることで表示が乱れることを防止するため、透
明共通電極ＣＰＴで保持容量配線ＣＳＴＬを覆い電気的
にシールドすることが望ましい。この透明共通電極ＣＰ
Ｔは、ドレイン配線ＤＬをも覆い、さらに本実施例例で
はゲート配線ＧＬをも被覆している。これにより、ＣＰ
Ｔ下にＧＬ、ＤＬ，ＣＳＴＬと３種の配線を有し、電界
が飛び交うにもかかわらず、液晶への影響を回避するこ
とが可能となっている。
置では、保持容量配線ＣＳＴＬからの漏洩電界が液晶に
印加されることで表示が乱れることを防止するため、透
明共通電極ＣＰＴで保持容量配線ＣＳＴＬを覆い電気的
にシールドすることが望ましい。この透明共通電極ＣＰ
Ｔは、ドレイン配線ＤＬをも覆い、さらに本実施例例で
はゲート配線ＧＬをも被覆している。これにより、ＣＰ
Ｔ下にＧＬ、ＤＬ，ＣＳＴＬと３種の配線を有し、電界
が飛び交うにもかかわらず、液晶への影響を回避するこ
とが可能となっている。
【００５８】次に、各部の構成を断面図を用いて詳細に
説明する。
説明する。
【００５９】図２は図１の２-２’切断線に沿った断面
図であり、隣接するドレイン線ＤＬ間の１画素領域を横
切る部分である。 ２側の領域から説明する。歪点約６
７０℃の無アルカリＴＦＴガラス基板ＧＬＳ１上に膜厚
５０ｎｍのＳｉ３Ｎ４膜と膜厚１２０ｎｍのＳｉＯ２膜
からなる下地絶縁膜ＵＬＳの上に形成されている。下地
絶縁膜ＵＬＳはＴＦＴガラス基板ＧＬＳ１からのＮａ等
の不純物拡散を防止する役割を持つ。下地絶縁膜ＵＬＳ
上には、ＴＦＴのゲート絶縁膜となるＳｉＯ２膜からな
るゲート絶縁膜ＧＩが成膜されている。ゲート絶縁膜Ｇ
Ｉ上にはＳｉＯ ２からなる層間絶縁膜ＩＬＩが形成さ
れ。層間絶縁膜ＩＬＩ上にはＴｉ／Ａｌ／ＴＩの３層金
属膜よりなるドレイン配線ＤＬ及びドレイン配線ＤＬと
同一工程、材料で構成した金属電極であり、図1の平面
図において第２のコンタクトホールＣＮＴ２でポリシリ
コンＰＳＩと接続された金属画素電極ＳＰＭが形成され
ている。
図であり、隣接するドレイン線ＤＬ間の１画素領域を横
切る部分である。 ２側の領域から説明する。歪点約６
７０℃の無アルカリＴＦＴガラス基板ＧＬＳ１上に膜厚
５０ｎｍのＳｉ３Ｎ４膜と膜厚１２０ｎｍのＳｉＯ２膜
からなる下地絶縁膜ＵＬＳの上に形成されている。下地
絶縁膜ＵＬＳはＴＦＴガラス基板ＧＬＳ１からのＮａ等
の不純物拡散を防止する役割を持つ。下地絶縁膜ＵＬＳ
上には、ＴＦＴのゲート絶縁膜となるＳｉＯ２膜からな
るゲート絶縁膜ＧＩが成膜されている。ゲート絶縁膜Ｇ
Ｉ上にはＳｉＯ ２からなる層間絶縁膜ＩＬＩが形成さ
れ。層間絶縁膜ＩＬＩ上にはＴｉ／Ａｌ／ＴＩの３層金
属膜よりなるドレイン配線ＤＬ及びドレイン配線ＤＬと
同一工程、材料で構成した金属電極であり、図1の平面
図において第２のコンタクトホールＣＮＴ２でポリシリ
コンＰＳＩと接続された金属画素電極ＳＰＭが形成され
ている。
【００６０】これらの素子全体は、膜厚２００ｎｍのＳ
ｉ３Ｎ４からなる保護絶縁膜ＰＡＳと膜厚２μｍのアク
リル系樹脂を主成分とする有機保護膜ＦＰＡＳにより被
覆されている。有機保護膜ＦＰＡＳ上には、ドレイン配
線ＤＬの幅より広い透明共通電極ＣＰＴが形成されてい
る。本実施例ではＣＰＴには インジウム‐スズ酸化物
（ＩＴＯ）を用いたが、インジウム−亜鉛−酸化物（Ｉ
ＺＯ）、インジウム−スズ−亜鉛−酸化物（ＩＴＺＯ）
などでもよい。 同一工程、同一材料で作製されたＩＴ
Ｏからなる透明画素電極ＳＰＴも前記有機絶縁膜ＦＰＡ
Ｓ上に形成されている。前記透明画素電極ＳＰＴと金属
画素電極ＳＰＭは図1の第５のコンタクトホールＣＮＴ
５で接続されている。
ｉ３Ｎ４からなる保護絶縁膜ＰＡＳと膜厚２μｍのアク
リル系樹脂を主成分とする有機保護膜ＦＰＡＳにより被
覆されている。有機保護膜ＦＰＡＳ上には、ドレイン配
線ＤＬの幅より広い透明共通電極ＣＰＴが形成されてい
る。本実施例ではＣＰＴには インジウム‐スズ酸化物
（ＩＴＯ）を用いたが、インジウム−亜鉛−酸化物（Ｉ
ＺＯ）、インジウム−スズ−亜鉛−酸化物（ＩＴＺＯ）
などでもよい。 同一工程、同一材料で作製されたＩＴ
Ｏからなる透明画素電極ＳＰＴも前記有機絶縁膜ＦＰＡ
Ｓ上に形成されている。前記透明画素電極ＳＰＴと金属
画素電極ＳＰＭは図1の第５のコンタクトホールＣＮＴ
５で接続されている。
【００６１】表示に用いる光透過領域は、主にドレイン
線ＤＬ上の透明共通電極ＣＰＴと透明画素電極ＳＰＴと
の間であり、透明電極の端部からの一部も光透過領域に
寄与する。隣り合うドレイン配線間ＤＬは透明画素電極
ＳＰＴで区切られて２つの光透過領域に分割されてい
る。
線ＤＬ上の透明共通電極ＣＰＴと透明画素電極ＳＰＴと
の間であり、透明電極の端部からの一部も光透過領域に
寄与する。隣り合うドレイン配線間ＤＬは透明画素電極
ＳＰＴで区切られて２つの光透過領域に分割されてい
る。
【００６２】ＩＰＳ方式の液晶表示装置は液晶ＬＣ中へ
の画素電極ＳＰＴと共通電極ＣＰＴ間に印加される横電
界で液晶を駆動し透過光を制御する。従って、ＩＴＯな
どの透明電極で前記画素電極及び共通電極で構成しても
透明電極上の全ての領域を透過領域とすることは困難で
あるが、一部を透過領域として利用できる。一例とし
て、ホジ型の液晶材料では透明電極端部より電極上で
１．５μｍ内側、ネガ型の液晶で３μｍ内側までが透過
範囲として利用可能である。
の画素電極ＳＰＴと共通電極ＣＰＴ間に印加される横電
界で液晶を駆動し透過光を制御する。従って、ＩＴＯな
どの透明電極で前記画素電極及び共通電極で構成しても
透明電極上の全ての領域を透過領域とすることは困難で
あるが、一部を透過領域として利用できる。一例とし
て、ホジ型の液晶材料では透明電極端部より電極上で
１．５μｍ内側、ネガ型の液晶で３μｍ内側までが透過
範囲として利用可能である。
【００６３】液晶ＬＣを封止する対向側の基板はカラー
フィルタ（ＣＦ）基板ＧＬＳ２である。ＧＬＳ２は、液
晶側に色表示を行う顔料を分散した有機膜材料から構成
された色フィルタ（ＦＩＬ）がその画素毎に割り当てら
れた色に応じて、青（Ｂ）、赤（Ｒ）、緑（Ｇ）の透過
光を表現する色フィルタ（赤ではＦＩＬ（Ｒ））となっ
ている。その内側には有機材料からなるオーバコート膜
ＯＣ膜を設けても良い。ＣＦからの汚染防止、ＣＦ間の
平坦性向上が図れるからである。ＧＬＳ２及びＧＬＳ１
の液晶ＬＣに対して接している面には配向膜ＯＬＩが印
刷されて所定のラビングが施され、初期配向を制御して
いる。また上記、ＧＬＳ２及びＧＬＳ１の外側の面には
それぞれ偏光板ＰＯＬが貼られる。この偏光板は互いに
偏光軸が直交するいわゆるクロスニコル状態が形成され
ている。
フィルタ（ＣＦ）基板ＧＬＳ２である。ＧＬＳ２は、液
晶側に色表示を行う顔料を分散した有機膜材料から構成
された色フィルタ（ＦＩＬ）がその画素毎に割り当てら
れた色に応じて、青（Ｂ）、赤（Ｒ）、緑（Ｇ）の透過
光を表現する色フィルタ（赤ではＦＩＬ（Ｒ））となっ
ている。その内側には有機材料からなるオーバコート膜
ＯＣ膜を設けても良い。ＣＦからの汚染防止、ＣＦ間の
平坦性向上が図れるからである。ＧＬＳ２及びＧＬＳ１
の液晶ＬＣに対して接している面には配向膜ＯＬＩが印
刷されて所定のラビングが施され、初期配向を制御して
いる。また上記、ＧＬＳ２及びＧＬＳ１の外側の面には
それぞれ偏光板ＰＯＬが貼られる。この偏光板は互いに
偏光軸が直交するいわゆるクロスニコル状態が形成され
ている。
【００６４】図３は図１の３-３’の切断線に沿った断
面図である。本断面図は図1の平面図においてドレイン
配線ＤＬ〜第1のコンタクトホールＣＮＴ１〜ＴＦＴの
ポリシリコン層ＰＳＩ〜第2のコンタクトホールＣＮＴ
２を一部横切り、さらにゲート配線ＧＬと平行に配置さ
れた保持容量配線ＣＳＴＬを横切り、さらに金属画素電
極ＳＰＭ上を通り、前記、ゲート配線ＧＬ及び保持容量
配線ＣＳＴＬと平行に配置された共通電極配線ＣＬ上の
第5のコンタクトホールＣＮＴ５に至る横断線上の断面
図を示す。
面図である。本断面図は図1の平面図においてドレイン
配線ＤＬ〜第1のコンタクトホールＣＮＴ１〜ＴＦＴの
ポリシリコン層ＰＳＩ〜第2のコンタクトホールＣＮＴ
２を一部横切り、さらにゲート配線ＧＬと平行に配置さ
れた保持容量配線ＣＳＴＬを横切り、さらに金属画素電
極ＳＰＭ上を通り、前記、ゲート配線ＧＬ及び保持容量
配線ＣＳＴＬと平行に配置された共通電極配線ＣＬ上の
第5のコンタクトホールＣＮＴ５に至る横断線上の断面
図を示す。
【００６５】図３の断面図の左側はいわゆるＴＦＴの断
面である。ドレイン配線ＤＬ、金属画素電極ＳＰＭをい
わゆるドレイン電極、ソース電極、さらにゲート配線Ｇ
Ｌをゲート電極として、ゲート絶縁膜ＧＩを有するいわ
ゆるＭＯＳ型ＴＦＴである。ドレイン配線ＤＬ及び金属
画素電極ＳＰＭはゲート絶縁膜ＧＩ及び層間絶縁膜ＩＬ
Ｉに開けられた第1のコンタクトホールＣＮＴ１、第2の
コンタクトホールＣＮＴ２を通じて、低温ポリシリコン
ＰＳＩにおいて、リンを不純物としてドープされた高濃
度ｎ型層ＰＳＩ（ｎ＋）に接続されている。該高濃度領
域はＰＳＩであっても常時導電性が比較的高い状態とな
っているため、半導体というより導電層として見なすこ
とが出来る。このため、ゲート線ＧＬ下以外のポリシリ
コン層ＰＳＩは導電層として見なすことができる。一
方、ゲート配線ＧＬ下部の、ボロンを不純物としてドー
プされたｐ型層ＰＳＩ（ｐ）はゲート電圧によりスイッ
チング動作を示す半導体状態となっている。ゲート配線
ＧＬにオン電圧が印加された場合、ｐ型層ＰＳＩ（ｐ）
のゲート絶縁膜ＧＩ界面が反転してチャネル領域が形成
されＴＦＴにオン電流が流れ、金属画素電極ＳＰＭへ電
流が流れ液晶容量が充電される。ドレイン配線ＤＬ及び
金属画素電極ＳＰＭが接触するポリシリコンＰＳＩがｎ
型であるものをｎ型のＭＯＳあるいはｎ型のＴＦＴと呼
ぶ。 逆に、上記接続部のポリシリコンがボロンをドー
プした高濃度ｐ型半導体層であるものをｐ型ＭＯＳある
いはｐ型のＴＦＴと呼ぶ。
面である。ドレイン配線ＤＬ、金属画素電極ＳＰＭをい
わゆるドレイン電極、ソース電極、さらにゲート配線Ｇ
Ｌをゲート電極として、ゲート絶縁膜ＧＩを有するいわ
ゆるＭＯＳ型ＴＦＴである。ドレイン配線ＤＬ及び金属
画素電極ＳＰＭはゲート絶縁膜ＧＩ及び層間絶縁膜ＩＬ
Ｉに開けられた第1のコンタクトホールＣＮＴ１、第2の
コンタクトホールＣＮＴ２を通じて、低温ポリシリコン
ＰＳＩにおいて、リンを不純物としてドープされた高濃
度ｎ型層ＰＳＩ（ｎ＋）に接続されている。該高濃度領
域はＰＳＩであっても常時導電性が比較的高い状態とな
っているため、半導体というより導電層として見なすこ
とが出来る。このため、ゲート線ＧＬ下以外のポリシリ
コン層ＰＳＩは導電層として見なすことができる。一
方、ゲート配線ＧＬ下部の、ボロンを不純物としてドー
プされたｐ型層ＰＳＩ（ｐ）はゲート電圧によりスイッ
チング動作を示す半導体状態となっている。ゲート配線
ＧＬにオン電圧が印加された場合、ｐ型層ＰＳＩ（ｐ）
のゲート絶縁膜ＧＩ界面が反転してチャネル領域が形成
されＴＦＴにオン電流が流れ、金属画素電極ＳＰＭへ電
流が流れ液晶容量が充電される。ドレイン配線ＤＬ及び
金属画素電極ＳＰＭが接触するポリシリコンＰＳＩがｎ
型であるものをｎ型のＭＯＳあるいはｎ型のＴＦＴと呼
ぶ。 逆に、上記接続部のポリシリコンがボロンをドー
プした高濃度ｐ型半導体層であるものをｐ型ＭＯＳある
いはｐ型のＴＦＴと呼ぶ。
【００６６】図４の断面図の中央付近は特別の保持容量
を構成する部分の断面図である。ゲート配線ＧＬと同一
工程で形成されたＭｏあるいはＭｏＷで構成された保持
容量配線ＣＳＴＬはゲート配線ＧＬとは別電源電位が印
加されている。前記保持容量配線ＣＳＴＬ下部にはゲー
ト絶縁膜ＧＩがある。基本的にこの保持容量部分の断面
構造はＴＦＴ状の構造として構成されている。従って、
ゲート配線ＧＬにオン電圧が印加された場合、チャネル
領域のｐ型半導体層とゲート絶縁膜ＧＩの界面付近の半
導体層が反転されてオン電流が流れる。この期間中に保
持容量配線ＣＳＴＬにもオン電圧相当以上の電圧が印加
されれば、特別の保持容量部はゲート絶縁膜ＧＩを誘電
体、ｐ型半導体層ＰＳＩ（ｐ）を一方の電極、保持容量
配線ＣＳＴＬを他方の電極として容量が形成できる。す
なわち、保持容量ＣＳＴＬの電位を調整し、常にＯＮ電
位以上とすることにより、信号極性による容量変動の無
い安定した保持容量が形成できる。画素電極電位と共通
電極電位間に形成する場合と異なり、電位差の極性を反
転することが回避できるからである。
を構成する部分の断面図である。ゲート配線ＧＬと同一
工程で形成されたＭｏあるいはＭｏＷで構成された保持
容量配線ＣＳＴＬはゲート配線ＧＬとは別電源電位が印
加されている。前記保持容量配線ＣＳＴＬ下部にはゲー
ト絶縁膜ＧＩがある。基本的にこの保持容量部分の断面
構造はＴＦＴ状の構造として構成されている。従って、
ゲート配線ＧＬにオン電圧が印加された場合、チャネル
領域のｐ型半導体層とゲート絶縁膜ＧＩの界面付近の半
導体層が反転されてオン電流が流れる。この期間中に保
持容量配線ＣＳＴＬにもオン電圧相当以上の電圧が印加
されれば、特別の保持容量部はゲート絶縁膜ＧＩを誘電
体、ｐ型半導体層ＰＳＩ（ｐ）を一方の電極、保持容量
配線ＣＳＴＬを他方の電極として容量が形成できる。す
なわち、保持容量ＣＳＴＬの電位を調整し、常にＯＮ電
位以上とすることにより、信号極性による容量変動の無
い安定した保持容量が形成できる。画素電極電位と共通
電極電位間に形成する場合と異なり、電位差の極性を反
転することが回避できるからである。
【００６７】図３では、保持容量配線ＣＳＴＬは保護膜
ＰＡＳおよび有機保護膜ＦＰＡＳの上に配置された透明
画素電極ＣＰＴで被覆され、その電位が液晶に印加され
ないようにシールドされている。
ＰＡＳおよび有機保護膜ＦＰＡＳの上に配置された透明
画素電極ＣＰＴで被覆され、その電位が液晶に印加され
ないようにシールドされている。
【００６８】一方、液晶を駆動する透明画素電極ＳＰＴ
は金属画素電極ＳＰＭと保護膜ＰＡＳ及び有機保護膜Ｆ
ＰＡＳに設けされた第５のコンタクトホールＣＮＴ５を
介して接続される。
は金属画素電極ＳＰＭと保護膜ＰＡＳ及び有機保護膜Ｆ
ＰＡＳに設けされた第５のコンタクトホールＣＮＴ５を
介して接続される。
【００６９】図４は図1の４-４’の切断線に沿った断面
図である。本断面図は主に保持容量を構成する保持容量
配線ＣＳＴＬの横断線に沿った断面図である。図１の平
面構造的には保持容量配線ＣＳＴＬより幅の広いポリシ
リコンＰＳＩとゲート配線ＧＬと同一工程、材料で構成
された保持容量配線ＣＳＴＬを電極として誘電体をゲー
ト絶縁膜ＧＩとする保持容量が構成される。 さらにこ
の保持容量配線ＣＳＴＬは有機保護膜ＦＰＡＳ上に形成
された透明共通電極ＣＰＴで隣り合うドレイン配線ＤＬ
すなわち複数の画素を含めて完全に被覆され電位的にシ
ールドされており、大きな保持容量値を形成しながら
も、液晶に保持容量配線ＣＳＴＬの電位が漏れない構造
となっている。
図である。本断面図は主に保持容量を構成する保持容量
配線ＣＳＴＬの横断線に沿った断面図である。図１の平
面構造的には保持容量配線ＣＳＴＬより幅の広いポリシ
リコンＰＳＩとゲート配線ＧＬと同一工程、材料で構成
された保持容量配線ＣＳＴＬを電極として誘電体をゲー
ト絶縁膜ＧＩとする保持容量が構成される。 さらにこ
の保持容量配線ＣＳＴＬは有機保護膜ＦＰＡＳ上に形成
された透明共通電極ＣＰＴで隣り合うドレイン配線ＤＬ
すなわち複数の画素を含めて完全に被覆され電位的にシ
ールドされており、大きな保持容量値を形成しながら
も、液晶に保持容量配線ＣＳＴＬの電位が漏れない構造
となっている。
【００７０】図５は本願の特別の保持容量の動作を説明
する図である。図５（ａ）は図３の断面構造図の一部を
用いて保持容量の動作を説明するものである。図５
（ｂ）は各部の電極へ印加される駆動電圧のタイミング
チャートであり、図５（ｃ）は保持容量の印加電圧と容
量値の変化を表す。
する図である。図５（ａ）は図３の断面構造図の一部を
用いて保持容量の動作を説明するものである。図５
（ｂ）は各部の電極へ印加される駆動電圧のタイミング
チャートであり、図５（ｃ）は保持容量の印加電圧と容
量値の変化を表す。
【００７１】図５（ｂ）の駆動波形のタイミングチャー
トの時間軸に従いその動作を説明する。奇数フレームで
該当するＴＦＴのゲート配線ＧＬに少なくともドレイン
配線ＤＬ電位Ｖｄの最高電位にＴＦＴのしきい電圧Ｖｔ
ｈを加算した値以上の電圧Ｖｇｈが印加されるとＴＦＴ
はオン状態になりポリシリコンのｐ型ポリシリコンにｎ
型の反転層が形成されてソース電位Ｖｓが基本的にドレ
イン電圧Ｖｄと同電位まで液晶容量を充電しながら近づ
く。
トの時間軸に従いその動作を説明する。奇数フレームで
該当するＴＦＴのゲート配線ＧＬに少なくともドレイン
配線ＤＬ電位Ｖｄの最高電位にＴＦＴのしきい電圧Ｖｔ
ｈを加算した値以上の電圧Ｖｇｈが印加されるとＴＦＴ
はオン状態になりポリシリコンのｐ型ポリシリコンにｎ
型の反転層が形成されてソース電位Ｖｓが基本的にドレ
イン電圧Ｖｄと同電位まで液晶容量を充電しながら近づ
く。
【００７２】一方、保持容量配線ＣＳＴＬの電圧Ｖｓｔ
は少なくともドレイン配線ＤＬ電位Ｖｄの最高電位にＴ
ＦＴのしきい電圧Ｖｔｈを加算した電圧以上として設定
する。こうした場合、ＴＦＴのＶｇｈが掛かっている期
間であれば、保持容量を構成するｐ型ポリシリコンが反
転し、ゲート絶縁膜ＧＩを誘電体とする保持容量値Ｃｇ
ｉが得られる。
は少なくともドレイン配線ＤＬ電位Ｖｄの最高電位にＴ
ＦＴのしきい電圧Ｖｔｈを加算した電圧以上として設定
する。こうした場合、ＴＦＴのＶｇｈが掛かっている期
間であれば、保持容量を構成するｐ型ポリシリコンが反
転し、ゲート絶縁膜ＧＩを誘電体とする保持容量値Ｃｇ
ｉが得られる。
【００７３】さらに、ＴＦＴのゲート電圧Ｖｇが非選択
すなわち、ゲート電圧がＶｇｌになると画素のＴＦＴは
オフされて画素電位Ｖｓは再度ゲート電圧がＶｇｈの値
で選択されるまで保持される。保持容量配線ＣＳＴＬの
電位Ｖｓｔはこの保持期間中も、少なくともドレイン配
線ＤＬ電位Ｖｄの最高電位にＴＦＴのしきい電圧Ｖｔｈ
を加算した値以上に設定されているので、保持容量はゲ
ート絶縁膜ＧＩを誘電体とする値Ｃｇｉに維持される。
言うまでもなく、共通電極あるいは共通電極配線ＣＬと
金属画素電極ＳＰＭの交差する領域も保持容量Ｃｉｌｉ
を構成するが、ゲート絶縁膜はＧＩは通常１００ｎｍ程
度であるのに対し、相間絶縁膜ＩＬＩは厚さ２00ｎｍ以
上の金属であるゲート配線ＧＬや保持容量配線ＣＳＴＬ
とドレイン配線ＤＬあるいは金属画素電極ＳＰＭの絶縁
を保つためにゲート絶縁膜よりも厚く構成され、例えば
５００ｎｍ程度の厚い値に設定されている。従って、ゲ
ート絶縁膜ＧＩを誘電体とする容量値は単位面積当たり
例えば５倍の容量値を形成でき、金属不透過領域の面積
を削減でき開口率を上げて明るい液晶表示装置が実現で
きる。また、同じ開口率であれば極めて大きな保持容量
値を形成することができ、ＴＦＴの下部から光照射され
たオフ電流による液晶容量電位の保持期間中の低下を小
さくすることができ、保持の安定した液晶表示装置を実
現できる。
すなわち、ゲート電圧がＶｇｌになると画素のＴＦＴは
オフされて画素電位Ｖｓは再度ゲート電圧がＶｇｈの値
で選択されるまで保持される。保持容量配線ＣＳＴＬの
電位Ｖｓｔはこの保持期間中も、少なくともドレイン配
線ＤＬ電位Ｖｄの最高電位にＴＦＴのしきい電圧Ｖｔｈ
を加算した値以上に設定されているので、保持容量はゲ
ート絶縁膜ＧＩを誘電体とする値Ｃｇｉに維持される。
言うまでもなく、共通電極あるいは共通電極配線ＣＬと
金属画素電極ＳＰＭの交差する領域も保持容量Ｃｉｌｉ
を構成するが、ゲート絶縁膜はＧＩは通常１００ｎｍ程
度であるのに対し、相間絶縁膜ＩＬＩは厚さ２00ｎｍ以
上の金属であるゲート配線ＧＬや保持容量配線ＣＳＴＬ
とドレイン配線ＤＬあるいは金属画素電極ＳＰＭの絶縁
を保つためにゲート絶縁膜よりも厚く構成され、例えば
５００ｎｍ程度の厚い値に設定されている。従って、ゲ
ート絶縁膜ＧＩを誘電体とする容量値は単位面積当たり
例えば５倍の容量値を形成でき、金属不透過領域の面積
を削減でき開口率を上げて明るい液晶表示装置が実現で
きる。また、同じ開口率であれば極めて大きな保持容量
値を形成することができ、ＴＦＴの下部から光照射され
たオフ電流による液晶容量電位の保持期間中の低下を小
さくすることができ、保持の安定した液晶表示装置を実
現できる。
【００７４】これにより、バックライトの強度が強いＴ
Ｖ用の液晶表示装置においても、高画質の表示が実現で
きるようになる。
Ｖ用の液晶表示装置においても、高画質の表示が実現で
きるようになる。
【００７５】図５（ｃ）に保持容量配線ＣＳＴＬの印加
電圧と保持容量の関係を示す。図の横軸は、説明を分か
りやすくするためＤＬの電圧Ｖｄと保持容量配線ＣＳＴ
Ｌの電圧Ｖｓｔの電圧差として示し、右側がプラス、左
側がマイナスである。縦軸は特別の保持容量である。
電圧と保持容量の関係を示す。図の横軸は、説明を分か
りやすくするためＤＬの電圧Ｖｄと保持容量配線ＣＳＴ
Ｌの電圧Ｖｓｔの電圧差として示し、右側がプラス、左
側がマイナスである。縦軸は特別の保持容量である。
【００７６】図から分かるように電圧差により特別の保
持容量の値は大きく変動する。そこで本発明では、Ｖｘ
の電位、すなわちＶｄの最大値よりＶｔｈ以上高い電圧
値として保持容量は緯線ＣＳＴＬの電位を常時設定する
ことで、常に特別の保持容量の値を高い値で安定させた
ことを特徴とする。図中のＶｙ（偶）、Ｖｙ（奇）は比
較のための例であり、仮に保持容量配線ＣＳＴＬの電圧
Ｖｓｔをドレイン電圧Ｖｄのほぼ中点電位に設定された
共通電極配線ＣＬのコモン電圧Ｖｃと同電位に設定した
場合である。奇数フレームではドレイン電圧Ｖｄの方が
保持容量配線ＣＳＴＬの電位Ｖｓｔより大きいため、電
圧差は図中のＶｙ（奇）のようにマイナスになり、ｐ型
ポリシコン層ＰＳＩ（ｐ）は反転せず誘電体として働く
ので、特別の保持容量値は保持容量配線ＣＳＴＬとｎ＋
型ポリシリコン層ＰＳＩ（ｎ＋）の幾何学的形状で決ま
る小さな寄生容量値Ｃｏしか得られない。一方、偶数フ
レームでは保持容量配線ＣＳＴＬの電圧Ｖｓｔはドレイ
ン電圧Ｖｄより高く、さらにその振幅値Ｖｓｉｇの１／
２電圧がＴＦＴのＶｔｈより高い状態では電圧差は例え
ば図中のＶｙ（偶）のようになり、保持容量値はＣｇｉ
と大きな値となる。この結果、奇数と偶数フレームで特
別の保持容量値Ｃｓｔｇが大きく異なる。このため保持
期間の画素電位Ｖｓが非対称になり液晶に直流電圧が印
加され、残像や画面のちらつきであるフリッカが画面表
示で発生する問題が起こる。すなわち、共通電極配線Ｃ
Ｌと画素電極ＳＰＭあるいはＳＰＴとの間の保持容量と
して共通電極電位でオンオフする半導体と絶縁膜の積層
構造の保持容量は使用できないことも意味する。
持容量の値は大きく変動する。そこで本発明では、Ｖｘ
の電位、すなわちＶｄの最大値よりＶｔｈ以上高い電圧
値として保持容量は緯線ＣＳＴＬの電位を常時設定する
ことで、常に特別の保持容量の値を高い値で安定させた
ことを特徴とする。図中のＶｙ（偶）、Ｖｙ（奇）は比
較のための例であり、仮に保持容量配線ＣＳＴＬの電圧
Ｖｓｔをドレイン電圧Ｖｄのほぼ中点電位に設定された
共通電極配線ＣＬのコモン電圧Ｖｃと同電位に設定した
場合である。奇数フレームではドレイン電圧Ｖｄの方が
保持容量配線ＣＳＴＬの電位Ｖｓｔより大きいため、電
圧差は図中のＶｙ（奇）のようにマイナスになり、ｐ型
ポリシコン層ＰＳＩ（ｐ）は反転せず誘電体として働く
ので、特別の保持容量値は保持容量配線ＣＳＴＬとｎ＋
型ポリシリコン層ＰＳＩ（ｎ＋）の幾何学的形状で決ま
る小さな寄生容量値Ｃｏしか得られない。一方、偶数フ
レームでは保持容量配線ＣＳＴＬの電圧Ｖｓｔはドレイ
ン電圧Ｖｄより高く、さらにその振幅値Ｖｓｉｇの１／
２電圧がＴＦＴのＶｔｈより高い状態では電圧差は例え
ば図中のＶｙ（偶）のようになり、保持容量値はＣｇｉ
と大きな値となる。この結果、奇数と偶数フレームで特
別の保持容量値Ｃｓｔｇが大きく異なる。このため保持
期間の画素電位Ｖｓが非対称になり液晶に直流電圧が印
加され、残像や画面のちらつきであるフリッカが画面表
示で発生する問題が起こる。すなわち、共通電極配線Ｃ
Ｌと画素電極ＳＰＭあるいはＳＰＴとの間の保持容量と
して共通電極電位でオンオフする半導体と絶縁膜の積層
構造の保持容量は使用できないことも意味する。
【００７７】また本実施例の方式は、ＣＳＴＬによりＰ
ＳＩをＯＮ状態とすることで保持容量を構成する。これ
は換言すれば、該保持容量部は元々導通状態となるよう
に駆動した状態で使用するため、保持容量部でのホトコ
ンによるリークは原理的に解消できるという顕著な効果
を奏する。すなわち、リークとはオフ状態での電荷の漏
出を問題とするのであり、オフ状態としなければ生じ得
ないからである。これにより、ＢＬとして８０００ｃｄ
／ｍ２を越えるような高輝度、さらには１００００ｃｄ
／ｍ２を越えるような超高輝度バックライトの適用を可
能とし、高輝度で明るく、かつ保持特性に優れた液晶表
示装置を実現することが出来る。
ＳＩをＯＮ状態とすることで保持容量を構成する。これ
は換言すれば、該保持容量部は元々導通状態となるよう
に駆動した状態で使用するため、保持容量部でのホトコ
ンによるリークは原理的に解消できるという顕著な効果
を奏する。すなわち、リークとはオフ状態での電荷の漏
出を問題とするのであり、オフ状態としなければ生じ得
ないからである。これにより、ＢＬとして８０００ｃｄ
／ｍ２を越えるような高輝度、さらには１００００ｃｄ
／ｍ２を越えるような超高輝度バックライトの適用を可
能とし、高輝度で明るく、かつ保持特性に優れた液晶表
示装置を実現することが出来る。
【００７８】さらに、保持容量部に関して言えば、光強
度が増して光りキャリアの増大はかえって保持特性部の
特性安定化に寄与するため、まさに高輝度化に適した構
造ということが出来る。
度が増して光りキャリアの増大はかえって保持特性部の
特性安定化に寄与するため、まさに高輝度化に適した構
造ということが出来る。
【００７９】またＣＳＴＬの電位はゲートのＯＮ電位と
同一にしても良い。ゲートのＯＮ電圧と同一の電源回路
を用いることができ、また同一の給電ラインを用いるこ
とができるため、低コスト化に寄与するためである。
同一にしても良い。ゲートのＯＮ電圧と同一の電源回路
を用いることができ、また同一の給電ラインを用いるこ
とができるため、低コスト化に寄与するためである。
【００８０】次に、前記図３に示すようなｎ型ＴＦＴだ
けで構成した液晶表示素子に用いるＴＦＴアクティブマ
トリクス基板を例に取り、その製造工程を図６〜図１０
及び図３を用いて説明する。
けで構成した液晶表示素子に用いるＴＦＴアクティブマ
トリクス基板を例に取り、その製造工程を図６〜図１０
及び図３を用いて説明する。
【００８１】まず、図６の１ホト完までの製造方法を説
明する。
明する。
【００８２】厚さ０．７ｍｍ、幅７３０ｍｍ、幅９２０
ｍｍの歪点約６７０℃の無アルカリＴＦＴガラス基板Ｇ
ＬＳ１上を洗浄後、ＳｉＨ４とＮＨ３とＮ２の混合ガス
を用いたプラズマＣＶＤ法により膜厚５０ｎｍのＳｉ３
Ｎ４膜、続いて、テトラエトキシシランと酸素の混合ガ
スを用いたプラズマＣＶＤ法により、膜厚１２０ｎｍの
ＳｉＯ２膜の積層の下地絶縁膜ＵＬＳを形成する。本絶
縁膜ＵＬＳは多結晶シリコン膜へのＴＦＴガラス基板Ｇ
ＬＳ１からのＮａ拡散を防止するためである。Ｓｉ３Ｎ
４、ＳｉＯ２ともに形成温度は４００℃である。
ｍｍの歪点約６７０℃の無アルカリＴＦＴガラス基板Ｇ
ＬＳ１上を洗浄後、ＳｉＨ４とＮＨ３とＮ２の混合ガス
を用いたプラズマＣＶＤ法により膜厚５０ｎｍのＳｉ３
Ｎ４膜、続いて、テトラエトキシシランと酸素の混合ガ
スを用いたプラズマＣＶＤ法により、膜厚１２０ｎｍの
ＳｉＯ２膜の積層の下地絶縁膜ＵＬＳを形成する。本絶
縁膜ＵＬＳは多結晶シリコン膜へのＴＦＴガラス基板Ｇ
ＬＳ１からのＮａ拡散を防止するためである。Ｓｉ３Ｎ
４、ＳｉＯ２ともに形成温度は４００℃である。
【００８３】次にＳｉＨ４、Ａｒの混合ガスを用いたプ
ラズマＣＶＤ法によりほぼ真性の水素化非晶質シリコン
膜を５０ｎｍ形成する。成膜温度は４００℃で、成膜直
後水素量は約５ａｔ％であった。次に基板を４５０℃で
約３０分アニールすることにより、水素化非晶質シリコ
ン膜３００中の水素を放出させる。アニ−ル後の水素量
は約１ａｔ％であった。
ラズマＣＶＤ法によりほぼ真性の水素化非晶質シリコン
膜を５０ｎｍ形成する。成膜温度は４００℃で、成膜直
後水素量は約５ａｔ％であった。次に基板を４５０℃で
約３０分アニールすることにより、水素化非晶質シリコ
ン膜３００中の水素を放出させる。アニ−ル後の水素量
は約１ａｔ％であった。
【００８４】次に波長３０８ｎｍのエキシマレーザ光を
前記非晶質シリコン膜にフルエンス４００ｍＪ／ｃｍ２
で照射し、非晶質シリコン膜を溶融再結晶化させて、ほ
ぼ真性の多結晶シリコン膜ＰＳＩを得る。この時レーザ
ビームは幅０．３ｍｍ、長さ２００ｍｍの細線状の形状
であり、ビームの長手方向とほぼ垂直な方向に基板を１
０μmピッチで移動しながら照射した。照射時は窒素雰
囲気とした。
前記非晶質シリコン膜にフルエンス４００ｍＪ／ｃｍ２
で照射し、非晶質シリコン膜を溶融再結晶化させて、ほ
ぼ真性の多結晶シリコン膜ＰＳＩを得る。この時レーザ
ビームは幅０．３ｍｍ、長さ２００ｍｍの細線状の形状
であり、ビームの長手方向とほぼ垂直な方向に基板を１
０μmピッチで移動しながら照射した。照射時は窒素雰
囲気とした。
【００８５】次に通常のホトリソグラフィ法により所定
のレジストパターンを多結晶シリコン膜上に形成しＣＦ
４とＯ２の混合ガスを用いたリアクティブイオンエッチ
ング法により多結晶シリコン膜ＰＳＩを所定の形状に加
工する。
のレジストパターンを多結晶シリコン膜上に形成しＣＦ
４とＯ２の混合ガスを用いたリアクティブイオンエッチ
ング法により多結晶シリコン膜ＰＳＩを所定の形状に加
工する。
【００８６】引き続き、図７の２ホト完までの製造方法
を説明する。
を説明する。
【００８７】テトラエトキシシランと酸素の混合ガスを
用いたプラズマＣＶＤ法により膜厚１００ｎｍのＳｉＯ
２を形成しゲート絶縁膜ＧＩを得る。この時のテトラエ
トキシシランとＯ２の混合比は１：５０、形成温度は４
００℃である。その後イオン注入法によりＢイオンを加
速電圧３３ＫｅＶ、ドーズ量１Ｅ１２（ｃｍ‐２）で打
ちこみ、ｎ型ＴＦＴのチャネル領域のポリシリコン膜Ｐ
ＳＩ（ｐ）を形成する。この段階ではポリシリコン全体
がＰＳＩ（ｐ）となっている。
用いたプラズマＣＶＤ法により膜厚１００ｎｍのＳｉＯ
２を形成しゲート絶縁膜ＧＩを得る。この時のテトラエ
トキシシランとＯ２の混合比は１：５０、形成温度は４
００℃である。その後イオン注入法によりＢイオンを加
速電圧３３ＫｅＶ、ドーズ量１Ｅ１２（ｃｍ‐２）で打
ちこみ、ｎ型ＴＦＴのチャネル領域のポリシリコン膜Ｐ
ＳＩ（ｐ）を形成する。この段階ではポリシリコン全体
がＰＳＩ（ｐ）となっている。
【００８８】次にスパッタリング法により、Ｍｏあるい
はＭｏＷ膜を２００ｎｍ形成後、通常のホトリソグラフ
ィ法により所定のレジストパターンをＭｏ膜上に形成
し、混酸を用いたウエットエッチング法によりＭｏ膜を
所定の形状に加工しゲート配線ＧＬ、保持容量配線ＣＳ
ＴＬおよび共通電極配線ＣＬを得る。
はＭｏＷ膜を２００ｎｍ形成後、通常のホトリソグラフ
ィ法により所定のレジストパターンをＭｏ膜上に形成
し、混酸を用いたウエットエッチング法によりＭｏ膜を
所定の形状に加工しゲート配線ＧＬ、保持容量配線ＣＳ
ＴＬおよび共通電極配線ＣＬを得る。
【００８９】エッチングに用いたレジストパターンを残
したまま、イオン注入法によりＰイオンを加速電圧６０
ＫｅＶ、ドーズ量１Ｅ１５（ｃｍ‐２）で打ちこみ、ｎ
型ＴＦＴのソース、ドレイン領域ＰＳＩ（ｎ＋）を形成
する。このとき、ＧＬの下のポリシリコン層にはＧＬ及
びレジストがストッパとなってＰイオンが打ち込まれな
いため、ＰＳＩ（ｐ）のままである。一方、レジスト及
びＧＬ外の領域のポリシリコン層は、Ｐイオンが打ち込
まれるためＰＳＩ（ｎ＋）となる。
したまま、イオン注入法によりＰイオンを加速電圧６０
ＫｅＶ、ドーズ量１Ｅ１５（ｃｍ‐２）で打ちこみ、ｎ
型ＴＦＴのソース、ドレイン領域ＰＳＩ（ｎ＋）を形成
する。このとき、ＧＬの下のポリシリコン層にはＧＬ及
びレジストがストッパとなってＰイオンが打ち込まれな
いため、ＰＳＩ（ｐ）のままである。一方、レジスト及
びＧＬ外の領域のポリシリコン層は、Ｐイオンが打ち込
まれるためＰＳＩ（ｎ＋）となる。
【００９０】上記でｎ型ＴＦＴのソース、ドレインがｎ
＋型の低温ポリシリコン膜ＰＳＩ（ｎ＋）及びｐ型のチ
ャネル領域のポリシリコン膜ＰＳＩ（ｐ）ができあがる
が、以下のようにｐ型とｎ＋型の間にＰイオン濃度がｎ
＋型より少ないｎ型のＬＤＤ領域を作り、ＴＦＴのリー
ク電流を低減することができる（図なし）。すなわち、
エッチングに用いたレジストパターンを除去後、再度イ
オン注入法によりＰイオンを加速電圧６５ＫｅＶ、ドー
ズ量２Ｅ１３（ｃｍ‐２）で打ちこみ、ｎ型ＴＦＴのＬ
ＤＤ領域を形成する。ＬＤＤ領域の長さは、Ｍｏをウエ
ットエッチングしたときのサイドエッチング量で定めら
れる。一例として約０．８μmである。この長さはＭｏ
のオーバーエッチング時間を変化させるすることで制御
できる。
＋型の低温ポリシリコン膜ＰＳＩ（ｎ＋）及びｐ型のチ
ャネル領域のポリシリコン膜ＰＳＩ（ｐ）ができあがる
が、以下のようにｐ型とｎ＋型の間にＰイオン濃度がｎ
＋型より少ないｎ型のＬＤＤ領域を作り、ＴＦＴのリー
ク電流を低減することができる（図なし）。すなわち、
エッチングに用いたレジストパターンを除去後、再度イ
オン注入法によりＰイオンを加速電圧６５ＫｅＶ、ドー
ズ量２Ｅ１３（ｃｍ‐２）で打ちこみ、ｎ型ＴＦＴのＬ
ＤＤ領域を形成する。ＬＤＤ領域の長さは、Ｍｏをウエ
ットエッチングしたときのサイドエッチング量で定めら
れる。一例として約０．８μmである。この長さはＭｏ
のオーバーエッチング時間を変化させるすることで制御
できる。
【００９１】次に、基板にエキシマランプまたはメタル
ハライドランプの光を照射するラピッドサーマルアニー
ル（ＲＡＴ)法により打ち込んだ不純物を活性化する。
エキシマランプまたはメタルハライドランプ等の紫外光
を多く含む光を用いてアニールすることにより、多結晶
シリコン層ＰＳＩのみを選択的に加熱でき、ガラス基板
が加熱されることによるダメージを回避できる。不純物
の活性化は、基板収縮や曲がり変形等が問題にならない
範囲で、４５０℃程度以上の温度での熱処理によっても
可能である。
ハライドランプの光を照射するラピッドサーマルアニー
ル（ＲＡＴ)法により打ち込んだ不純物を活性化する。
エキシマランプまたはメタルハライドランプ等の紫外光
を多く含む光を用いてアニールすることにより、多結晶
シリコン層ＰＳＩのみを選択的に加熱でき、ガラス基板
が加熱されることによるダメージを回避できる。不純物
の活性化は、基板収縮や曲がり変形等が問題にならない
範囲で、４５０℃程度以上の温度での熱処理によっても
可能である。
【００９２】引き続き、図８の３ホト完までの製造方法
を説明する。
を説明する。
【００９３】テトラエトキシシランと酸素の混合ガスを
用いたプラズマＣＶＤ法により膜厚５００ｎｍのＳｉＯ
２を形成し層間絶縁膜ＩＬＩを得る。この時のテトラエ
トキシシランとＯ２の混合比は１：５、形成温度は３５
０℃である。
用いたプラズマＣＶＤ法により膜厚５００ｎｍのＳｉＯ
２を形成し層間絶縁膜ＩＬＩを得る。この時のテトラエ
トキシシランとＯ２の混合比は１：５、形成温度は３５
０℃である。
【００９４】次に、所定のレジストパターンを形成後、
混酸を用いたウエットエッチング法により前記層間絶縁
膜に第1のコンタクトスル−ホールＣＮＴ１、第2のコン
タクトスル−ホールＣＮＴ2及び図1の平面図の第3のコ
ンタクトスル−ホールＣＮＴ３を開孔する。
混酸を用いたウエットエッチング法により前記層間絶縁
膜に第1のコンタクトスル−ホールＣＮＴ１、第2のコン
タクトスル−ホールＣＮＴ2及び図1の平面図の第3のコ
ンタクトスル−ホールＣＮＴ３を開孔する。
【００９５】引き続き、図９の４ホト完までの製造方法
を説明する。
を説明する。
【００９６】スパッタリング法により、Ｔｉを５０ｎ
ｍ、Ａｌ−Ｓｉ合金を５００ｎｍ、Ｔｉ５０ｎｍを順次
積層形成した後、所定のレジストパターンを形成し、Ｂ
Ｃｌ３とＣｌ２の混合ガスを用いたリアクティブイオン
エッチング法により一括エッチングし、ドレイン配線Ｄ
Ｌと金属画素電極ＳＰＭ、図１の平面図の電極パッドＰ
ＡＤを得る。
ｍ、Ａｌ−Ｓｉ合金を５００ｎｍ、Ｔｉ５０ｎｍを順次
積層形成した後、所定のレジストパターンを形成し、Ｂ
Ｃｌ３とＣｌ２の混合ガスを用いたリアクティブイオン
エッチング法により一括エッチングし、ドレイン配線Ｄ
Ｌと金属画素電極ＳＰＭ、図１の平面図の電極パッドＰ
ＡＤを得る。
【００９７】引き続き、図１０の５ホト完までの製造方
法を説明する。
法を説明する。
【００９８】ＳｉＨ４とＮＨ３とＮ２の混合ガスを用い
たプラズマＣＶＤ法により膜厚３００ｎｍのＳｉ３Ｎ４
膜である保護膜ＰＡＳを形成し、さらにスピン塗布法に
よりアクリル系感光性樹脂を約３.５μｍの膜厚で塗布
し、所定のマスクを用いて露光、現像して前記アクリル
系樹脂にスルーホールを形成する。次に２３０℃で２０
分ベークすることでアクリル樹脂を焼成し、膜厚２．０
μｍの平坦化有機保護膜ＦＰＡＳを得る。続いて、前記
有機保護膜ＦＰＡＳに設けたスルーホールパターンをマ
スクとして下層のＳｉ３Ｎ４膜をＣＦ４を用いたリアク
ティブイオンエッチング法により加工し、Ｓｉ３Ｎ４膜
に図１の第４のコンタクトホールＣＮＴ４、第5のコン
タクトホールＣＮＴ５を形成する。
たプラズマＣＶＤ法により膜厚３００ｎｍのＳｉ３Ｎ４
膜である保護膜ＰＡＳを形成し、さらにスピン塗布法に
よりアクリル系感光性樹脂を約３.５μｍの膜厚で塗布
し、所定のマスクを用いて露光、現像して前記アクリル
系樹脂にスルーホールを形成する。次に２３０℃で２０
分ベークすることでアクリル樹脂を焼成し、膜厚２．０
μｍの平坦化有機保護膜ＦＰＡＳを得る。続いて、前記
有機保護膜ＦＰＡＳに設けたスルーホールパターンをマ
スクとして下層のＳｉ３Ｎ４膜をＣＦ４を用いたリアク
ティブイオンエッチング法により加工し、Ｓｉ３Ｎ４膜
に図１の第４のコンタクトホールＣＮＴ４、第5のコン
タクトホールＣＮＴ５を形成する。
【００９９】本実施例では有機保護膜ＦＰＡＳをマスク
として用いて下層の絶縁膜を加工することにより、一回
のホトリソグラフィ工程で２層の膜をパターニングし、
露光工程を１回低減し、工程を簡略化と低コスト化を実
現した。
として用いて下層の絶縁膜を加工することにより、一回
のホトリソグラフィ工程で２層の膜をパターニングし、
露光工程を１回低減し、工程を簡略化と低コスト化を実
現した。
【０１００】最後に、図３の６ホト完までの製造方法を
説明する。
説明する。
【０１０１】スパッタリング法によりＩＴＯ膜を７０ｎ
ｍ形成し、混酸を用いたウエットエッチングにより所定
の形状に加工して透明共通電極ＣＰＴおよび図１の平面
図に示した透明画素電極ＳＰＴを形成しアクティブマト
リクス基板が完成する（図３）。
ｍ形成し、混酸を用いたウエットエッチングにより所定
の形状に加工して透明共通電極ＣＰＴおよび図１の平面
図に示した透明画素電極ＳＰＴを形成しアクティブマト
リクス基板が完成する（図３）。
【０１０２】以上６回のホトリソグラフィ工程で多結晶
シリコンＴＦＴを用いたＴＦＴ基板ＧＬＳ１上の膜加工
が終了する。
シリコンＴＦＴを用いたＴＦＴ基板ＧＬＳ１上の膜加工
が終了する。
【０１０３】次に液晶パネルの概観の平面構造について
説明する。図１１は上下のガラス基板ＧＬＳ１、ＧＬＳ
２を含む表示パネルのマトリクス（ＡＲ）周辺の要部平
面を示す図である。このパネルの製造では、小さいサイ
ズであればスループット向上のため１枚のガラス基板で
複数個分のデバイスを同時に加工してから分割し、大き
いサイズであれば製造設備の共用のためどの品種でも標
準化された大きさのガラス基板を加工してから各品種に
合ったサイズに小さくし、いずれの場合も一通りの工程
を経てからガラスを切断する。
説明する。図１１は上下のガラス基板ＧＬＳ１、ＧＬＳ
２を含む表示パネルのマトリクス（ＡＲ）周辺の要部平
面を示す図である。このパネルの製造では、小さいサイ
ズであればスループット向上のため１枚のガラス基板で
複数個分のデバイスを同時に加工してから分割し、大き
いサイズであれば製造設備の共用のためどの品種でも標
準化された大きさのガラス基板を加工してから各品種に
合ったサイズに小さくし、いずれの場合も一通りの工程
を経てからガラスを切断する。
【０１０４】図１１は上下基板ＧＬＳ１、ＧＬＳ２の切
断後を表している。図の上辺には外部接続端子群Ｔｇ、
Ｔｄが存在し、それらを露出するように上側基板ＧＬＳ
２の大きさが下側基板ＧＬＳ１よりも内側に制限されて
いる。端子群Ｔｇ、Ｔｄはそれぞれ後述するＴＦＴガラ
ス基板ＧＬＳ１上で表示部ＡＲの左右に配置された低温
ポリシリコンＴＦＴの走査回路ＧＳＣＬへ供給する電源
及びタイミングデータに関する接続端子、表示領域ＡＲ
の上部でＴＦＴガラス基板ＧＬＳ１上に低温ポリシリコ
ンＴＦＴの映像信号回路ＤＤＣへの映像データあるいは
電源データを供給するため端子群Ｔｄである。引出配線
部は集積回路チップＣＨＩが搭載されたテープキャリア
パッケージＴＣＰ（後述）の単位に複数本まとめて配置
したものである。各群のマトリクス部から映像信号回路
ＤＤＣをへて外部接続端子部に至るまでの引出配線は、
両端に近づくにつれ傾斜している。これは、パッケージ
ＴＣＰの配列ピッチ及び各パッケージＴＣＰにおける接
続端子ピッチに表示パネルの映像信号端子Ｔｄを合わせ
るためである。
断後を表している。図の上辺には外部接続端子群Ｔｇ、
Ｔｄが存在し、それらを露出するように上側基板ＧＬＳ
２の大きさが下側基板ＧＬＳ１よりも内側に制限されて
いる。端子群Ｔｇ、Ｔｄはそれぞれ後述するＴＦＴガラ
ス基板ＧＬＳ１上で表示部ＡＲの左右に配置された低温
ポリシリコンＴＦＴの走査回路ＧＳＣＬへ供給する電源
及びタイミングデータに関する接続端子、表示領域ＡＲ
の上部でＴＦＴガラス基板ＧＬＳ１上に低温ポリシリコ
ンＴＦＴの映像信号回路ＤＤＣへの映像データあるいは
電源データを供給するため端子群Ｔｄである。引出配線
部は集積回路チップＣＨＩが搭載されたテープキャリア
パッケージＴＣＰ（後述）の単位に複数本まとめて配置
したものである。各群のマトリクス部から映像信号回路
ＤＤＣをへて外部接続端子部に至るまでの引出配線は、
両端に近づくにつれ傾斜している。これは、パッケージ
ＴＣＰの配列ピッチ及び各パッケージＴＣＰにおける接
続端子ピッチに表示パネルの映像信号端子Ｔｄを合わせ
るためである。
【０１０５】透明ガラス基板ＧＬＳ１、ＧＬＳ２の間に
はその縁に沿って、液晶封入口ＩＮＪを除き、液晶ＬＣ
を封止するようにシールパターンＳＬが形成される。シ
ール材は例えばエポキシ樹脂から成る。
はその縁に沿って、液晶封入口ＩＮＪを除き、液晶ＬＣ
を封止するようにシールパターンＳＬが形成される。シ
ール材は例えばエポキシ樹脂から成る。
【０１０６】図2の断面構造で示した配向膜ＯＲＩ層
は、シールパターンＳＬの内側に形成される。液晶ＬＣ
は液晶分子の向きを設定する下部配向膜ＯＲＩと上部配
向膜ＯＲＩとの間でシールパターンＳＬで仕切られた領
域に封入されている。この液晶表示装置は、下部透明Ｔ
ＦＴガラス基板ＧＬＳ１側、上部透明ＣＦガラス基板Ｇ
ＬＳ２側で別個に種々の層を積み重ね、シールパターン
ＳＬを基板ＧＬＳ２側に形成し、下部透明ガラス基板Ｓ
ＵＢ１と上部透明ガラス基板ＧＬＳ２とを重ね合わせ、
シール材ＳＬの開口部ＩＮＪから液晶ＬＣを注入し、注
入口ＩＮＪをエポキシ樹脂などで封止し、上下基板を切
断することによって組み立てられる。
は、シールパターンＳＬの内側に形成される。液晶ＬＣ
は液晶分子の向きを設定する下部配向膜ＯＲＩと上部配
向膜ＯＲＩとの間でシールパターンＳＬで仕切られた領
域に封入されている。この液晶表示装置は、下部透明Ｔ
ＦＴガラス基板ＧＬＳ１側、上部透明ＣＦガラス基板Ｇ
ＬＳ２側で別個に種々の層を積み重ね、シールパターン
ＳＬを基板ＧＬＳ２側に形成し、下部透明ガラス基板Ｓ
ＵＢ１と上部透明ガラス基板ＧＬＳ２とを重ね合わせ、
シール材ＳＬの開口部ＩＮＪから液晶ＬＣを注入し、注
入口ＩＮＪをエポキシ樹脂などで封止し、上下基板を切
断することによって組み立てられる。
【０１０７】図１２は、図１１に示した表示パネルに映
像信号駆動ＩＣを搭載したＴＣＰとＴＦＴ基板ＧＬＳ１
上に低温ポリシリコンＴＦＴで形成した信号回路ＤＤＣ
との接続及びＴＦＴ基板ＧＬＳ１に低温ポリシリコンＴ
ＦＴで形成した走査回路ＧＳＣＬと外部とを接続した状
態を示す上面図である。
像信号駆動ＩＣを搭載したＴＣＰとＴＦＴ基板ＧＬＳ１
上に低温ポリシリコンＴＦＴで形成した信号回路ＤＤＣ
との接続及びＴＦＴ基板ＧＬＳ１に低温ポリシリコンＴ
ＦＴで形成した走査回路ＧＳＣＬと外部とを接続した状
態を示す上面図である。
【０１０８】ＴＣＰは駆動用ＩＣチップがテープ・オー
トメイティド・ボンディング法（ＴＡＢ）により実装さ
れたテープキャリアパッケージ、ＰＣＢ１は上記ＴＣＰ
やコントロールＩＣであるＴＣＯＮ、その他電源用のア
ンプ、抵抗、コンデンサ等が実装された駆動回路基板で
ある。ＣＪはパソコンなどからの信号あるいは、電源を
導入するコネクタ接続部分である。
トメイティド・ボンディング法（ＴＡＢ）により実装さ
れたテープキャリアパッケージ、ＰＣＢ１は上記ＴＣＰ
やコントロールＩＣであるＴＣＯＮ、その他電源用のア
ンプ、抵抗、コンデンサ等が実装された駆動回路基板で
ある。ＣＪはパソコンなどからの信号あるいは、電源を
導入するコネクタ接続部分である。
【０１０９】図１３はテープキャリアパッケージＴＣＰ
を液晶表示パネルの、信号回路用端子Ｔｄに接続した状
態を示す要部断面図である。テープキャリアパッケージ
ＴＣＰは異方性導電膜ＡＣＦによって液晶表示パネル接
続される。パッケージＴＣＰは、電気的にはその先端部
がパネル側の接続端子Ｔｄと接続されれば良いが、実際
はＴＦＴの保護膜ＰＡＳ、有機保護膜ＦＰＡＳの開口部
を覆うように形成された、透明共通電極ＣＰＴと同一工
程で形成された透明電極ＩＴＯと接続されている。シー
ルパターンＳＬの外側の上下ガラス基板の隙間は洗浄後
エポキシ樹脂ＥＰＸ等により保護され、パッケージＴＣ
Ｐと上側ＣＦ基板ＧＬＳ２の間には更にシリコーン樹脂
が充填され保護が多重化されている。また上下のガラス
基板ＧＬＳ２、ＧＬＳ１の液晶ＬＣに対するギャップは
有機膜で形成された支柱ＳＰＣでその高さが決定されて
いる。
を液晶表示パネルの、信号回路用端子Ｔｄに接続した状
態を示す要部断面図である。テープキャリアパッケージ
ＴＣＰは異方性導電膜ＡＣＦによって液晶表示パネル接
続される。パッケージＴＣＰは、電気的にはその先端部
がパネル側の接続端子Ｔｄと接続されれば良いが、実際
はＴＦＴの保護膜ＰＡＳ、有機保護膜ＦＰＡＳの開口部
を覆うように形成された、透明共通電極ＣＰＴと同一工
程で形成された透明電極ＩＴＯと接続されている。シー
ルパターンＳＬの外側の上下ガラス基板の隙間は洗浄後
エポキシ樹脂ＥＰＸ等により保護され、パッケージＴＣ
Ｐと上側ＣＦ基板ＧＬＳ２の間には更にシリコーン樹脂
が充填され保護が多重化されている。また上下のガラス
基板ＧＬＳ２、ＧＬＳ１の液晶ＬＣに対するギャップは
有機膜で形成された支柱ＳＰＣでその高さが決定されて
いる。
【０１１０】図１４に、表示マトリクス部の等価回路と
その周辺回路の結線図を示す。同図は回路図ではある
が、実際の幾何学的配置に対応して描かれている。
その周辺回路の結線図を示す。同図は回路図ではある
が、実際の幾何学的配置に対応して描かれている。
【０１１１】図中、ＤＬはドレイン線を意味しＤＬ１、
ＤＬ2、ＤＬ３とその数字が画面左からの画面内のドレ
イン配線を意味する、添字Ｒ、ＧおよびＢがそれぞれ
赤、緑および青画素に対応して付加されている。ＧＬは
ゲート配線ＧＬを意味し、ＧＬ１、ＧＬ２とその数字が
画面上部からの画面内のゲート線を意味する。添字１、
２は走査タイミングの順序に従って付加されている。Ｃ
Ｌは共通電極配線を意味し、ＣＬ1、ＣＬ２とその数字
が画面上部からの画面内の共通電極配線を意味する。
ＤＬ2、ＤＬ３とその数字が画面左からの画面内のドレ
イン配線を意味する、添字Ｒ、ＧおよびＢがそれぞれ
赤、緑および青画素に対応して付加されている。ＧＬは
ゲート配線ＧＬを意味し、ＧＬ１、ＧＬ２とその数字が
画面上部からの画面内のゲート線を意味する。添字１、
２は走査タイミングの順序に従って付加されている。Ｃ
Ｌは共通電極配線を意味し、ＣＬ1、ＣＬ２とその数字
が画面上部からの画面内の共通電極配線を意味する。
【０１１２】さらに、ＣＳＴＬ保持容量配線を意味し、
ＣＳＴＬ1、ＣＳＴＬ２とその数字が画面上部からの画
面内の保持容量配線を意味する。
ＣＳＴＬ1、ＣＳＴＬ２とその数字が画面上部からの画
面内の保持容量配線を意味する。
【０１１３】ゲート配線ＧＬ（添字省略）はガラス基板
上の走査回路ＧＳＣＬに繋がれ、その走査回路への電源
あるいはタイミング信号はガラス基板外部のＰＣＢ上に
形成された電源及びタイミング回路ＳＣＣから供給され
る。 上記において低温ポリシリコンＴＦＴで構成され
たガラス基板上の走査回路は、冗長性を高めるために1
本のゲート線（走査線）に対して左右の両側から給電さ
れているが、画面サイズなどに応じて片側から給電して
も良い。
上の走査回路ＧＳＣＬに繋がれ、その走査回路への電源
あるいはタイミング信号はガラス基板外部のＰＣＢ上に
形成された電源及びタイミング回路ＳＣＣから供給され
る。 上記において低温ポリシリコンＴＦＴで構成され
たガラス基板上の走査回路は、冗長性を高めるために1
本のゲート線（走査線）に対して左右の両側から給電さ
れているが、画面サイズなどに応じて片側から給電して
も良い。
【０１１４】一方、ドレイン配線ＤＬへの給電はガラス
基板上の低温ポリシリコンＴＦＴで構成された信号回路
ＤＤＣから給電される。信号回路ＤＤＣはガラス基板の
映像信号回路ＩＣで構成された回路よりの映像データを
Ｒ、Ｇ、Ｂの色データに応じて分配する機能を持つ。従
って、ガラス基板上の信号回路からの接続端子数は画面
内のドレイン配線数の三分の一である。
基板上の低温ポリシリコンＴＦＴで構成された信号回路
ＤＤＣから給電される。信号回路ＤＤＣはガラス基板の
映像信号回路ＩＣで構成された回路よりの映像データを
Ｒ、Ｇ、Ｂの色データに応じて分配する機能を持つ。従
って、ガラス基板上の信号回路からの接続端子数は画面
内のドレイン配線数の三分の一である。
【０１１５】また、共通線ＣＬは画面内の画素のコモン
電位を与えるが、本実施例１の各電圧の駆動方式ではほ
ぼ一定の電位を与えるので、これは画面の左右に引き出
され、まとめて結線され、電源及びタイミング回路ＩＣ
のＳＣＣに結線される。
電位を与えるが、本実施例１の各電圧の駆動方式ではほ
ぼ一定の電位を与えるので、これは画面の左右に引き出
され、まとめて結線され、電源及びタイミング回路ＩＣ
のＳＣＣに結線される。
【０１１６】画面内の低温ポリシリコンＴＦＴは、ｎ型
のＴＦＴであり、ゲート配線ＧＬにゲート電圧を印加
し、そのタイミングでドレイン線ＤＬに給電されたドレ
イン電圧（データ）を共通電極配線ＣＬとの間の液晶容
量Ｃｌｃに給電することにより表示を行う。液晶容量Ｃ
ｌｃの電位を表示期間中に維持する能力を向上するため
に、保持容量配線ＣＳＴＬと画素電位であるポリシリコ
ン層とを電極として、ゲート絶縁膜ＧＩを誘電体とする
保持容量Ｃｇｉ及び共通電極配線ＣＬと画素電極との間
の層間絶縁膜ＩＬＩを誘電体とする保持容量Ｃｉｌｉと
で合計して電極保持容量Ｃｓｔｇを形成する。ＣＣはド
レイン配線ＤＬの断線を検査する低温ポリシリコンＴＦ
Ｔで形成した検査回路であり、ＣＰＡＤは検査端子であ
る。
のＴＦＴであり、ゲート配線ＧＬにゲート電圧を印加
し、そのタイミングでドレイン線ＤＬに給電されたドレ
イン電圧（データ）を共通電極配線ＣＬとの間の液晶容
量Ｃｌｃに給電することにより表示を行う。液晶容量Ｃ
ｌｃの電位を表示期間中に維持する能力を向上するため
に、保持容量配線ＣＳＴＬと画素電位であるポリシリコ
ン層とを電極として、ゲート絶縁膜ＧＩを誘電体とする
保持容量Ｃｇｉ及び共通電極配線ＣＬと画素電極との間
の層間絶縁膜ＩＬＩを誘電体とする保持容量Ｃｉｌｉと
で合計して電極保持容量Ｃｓｔｇを形成する。ＣＣはド
レイン配線ＤＬの断線を検査する低温ポリシリコンＴＦ
Ｔで形成した検査回路であり、ＣＰＡＤは検査端子であ
る。
【０１１７】図1５は、液晶表示モジュールＭＤＬの各
構成部品を示す分解斜視図である。ＳＨＤは金属板から
成る枠状のシールドケース（メタルフレーム）、ＬＣＷ
その表示窓、ＰＮＬは液晶表示パネル、ＳＰＢは光拡散
板、ＬＣＢは導光体、ＲＭは反射板、ＢＬはバックライ
ト蛍光管、ＬＣＡはバックライトケースであり、図に示
すような上下の配置関係で各部材が積み重ねられてモジ
ュールＭＤＬが組み立てられる。
構成部品を示す分解斜視図である。ＳＨＤは金属板から
成る枠状のシールドケース（メタルフレーム）、ＬＣＷ
その表示窓、ＰＮＬは液晶表示パネル、ＳＰＢは光拡散
板、ＬＣＢは導光体、ＲＭは反射板、ＢＬはバックライ
ト蛍光管、ＬＣＡはバックライトケースであり、図に示
すような上下の配置関係で各部材が積み重ねられてモジ
ュールＭＤＬが組み立てられる。
【０１１８】モジュールＭＤＬは、シールドケースＳＨ
Ｄに設けられた爪とフックによって全体が固定されるよ
うになっている。バックライトケースＬＣＡはバックラ
イト蛍光管ＢＬ、光拡散板ＳＰＢ光拡散板、導光体ＬＣ
Ｂ、反射板ＲＭを収納する形状になっており、導光体Ｌ
ＣＢの側面に配置されたバックライト蛍光管ＢＬの光
を、導光体ＬＣＢ、反射板ＲＭ、光拡散板ＳＰＢにより
表示面で一様なバックライトにし、液晶表示パネルＰＮ
Ｌ側に出射する。バックライト蛍光管ＢＬにはインバー
タ回路基板ＰＣＢ２が接続されており、バックライト蛍
光管ＢＬの電源となっている。
Ｄに設けられた爪とフックによって全体が固定されるよ
うになっている。バックライトケースＬＣＡはバックラ
イト蛍光管ＢＬ、光拡散板ＳＰＢ光拡散板、導光体ＬＣ
Ｂ、反射板ＲＭを収納する形状になっており、導光体Ｌ
ＣＢの側面に配置されたバックライト蛍光管ＢＬの光
を、導光体ＬＣＢ、反射板ＲＭ、光拡散板ＳＰＢにより
表示面で一様なバックライトにし、液晶表示パネルＰＮ
Ｌ側に出射する。バックライト蛍光管ＢＬにはインバー
タ回路基板ＰＣＢ２が接続されており、バックライト蛍
光管ＢＬの電源となっている。
【０１１９】以上詳述したように、本実施例の構造の最
大の特徴は、特別の保持容量の構成にあり、本実施例に
開示の概念を用いて縦電界方式の液晶表示装置、ＴＮ方
式、ＶＡ方式、ＭＶＡ方式、ＰＶＡ方式、あるいはＯＣ
Ｂ方式やＦＦＳ方式の液晶表示装置を構成しても容量増
加による効果を奏することが出来る。
大の特徴は、特別の保持容量の構成にあり、本実施例に
開示の概念を用いて縦電界方式の液晶表示装置、ＴＮ方
式、ＶＡ方式、ＭＶＡ方式、ＰＶＡ方式、あるいはＯＣ
Ｂ方式やＦＦＳ方式の液晶表示装置を構成しても容量増
加による効果を奏することが出来る。
【０１２０】（実施例２）図１６に本実施例の画素の平
面図を、図１７に図１６の１７−１７’切断線に沿った
断面構造を示す。
面図を、図１７に図１６の１７−１７’切断線に沿った
断面構造を示す。
【０１２１】実施例１の構造との違いは、図１にあるゲ
ート配線ＧＬとほぼ平行に配置された画素中央部を横切
る共通電極配線ＣＬが除去されている点にある。さら
に、これに伴い絶縁膜に開口されたコンタクトホールが
実施例１では1画素に５個所であるのに対して、本実施
例では1画素に３個所に低減されている。これにより、
ゲート配線ＧＬと同層である配線が低減されショート不
良率が低減し、歩留りが向上する効果を奏することが出
来る。さらに、コンタクトホール数が低減されコンタク
トホールの形成不良によるオープン不良（コンタクトホ
ールでの導通で出来ない不良）が低減される特徴を持
つ。さらに、ゲート電極配線ＧＬと平行配置された共通
電極配線ＣＬが除去された分、開口率が向上し、輝度の
向上が実現できる。
ート配線ＧＬとほぼ平行に配置された画素中央部を横切
る共通電極配線ＣＬが除去されている点にある。さら
に、これに伴い絶縁膜に開口されたコンタクトホールが
実施例１では1画素に５個所であるのに対して、本実施
例では1画素に３個所に低減されている。これにより、
ゲート配線ＧＬと同層である配線が低減されショート不
良率が低減し、歩留りが向上する効果を奏することが出
来る。さらに、コンタクトホール数が低減されコンタク
トホールの形成不良によるオープン不良（コンタクトホ
ールでの導通で出来ない不良）が低減される特徴を持
つ。さらに、ゲート電極配線ＧＬと平行配置された共通
電極配線ＣＬが除去された分、開口率が向上し、輝度の
向上が実現できる。
【０１２２】本実施例では、共通電極ＣＰＭＬは例え
ば、Ｍｏ、Ａｌ、Ｔｉあるいはこれらの合金などの金属
材料で構成することが望ましい。これにより、実施例１
の低抵抗の金属材料を用いた共通電極配線ＣＬを除外し
ても、コモン信号の変動を抑制できる。
ば、Ｍｏ、Ａｌ、Ｔｉあるいはこれらの合金などの金属
材料で構成することが望ましい。これにより、実施例１
の低抵抗の金属材料を用いた共通電極配線ＣＬを除外し
ても、コモン信号の変動を抑制できる。
【０１２３】さらに上記共通電極ＣＰＭＬを、Ｍｏ、Ａ
ｌ、Ｃｒ、Ｔｉなどの金属材料とＩＴＯなどの高抵抗な
がら透明な材料の積層構造として、平面的に共通電極Ｃ
ＰＭＬの輪郭線より低抵抗の材料の輪郭線を共通電極の
内部に向かって、液晶材料をポジ型の場合、少なくとも
１．５μｍ、ネガ型の液晶の場合３μｍ内側に設定する
ように配置すれば、その透明電極の端部は透過領域とな
りＩＰＳ方式の液晶表示装置はさらに明るくなる。この
場合、透明画素電極ＳＰＴはそ透明電極単層でも良い。
ｌ、Ｃｒ、Ｔｉなどの金属材料とＩＴＯなどの高抵抗な
がら透明な材料の積層構造として、平面的に共通電極Ｃ
ＰＭＬの輪郭線より低抵抗の材料の輪郭線を共通電極の
内部に向かって、液晶材料をポジ型の場合、少なくとも
１．５μｍ、ネガ型の液晶の場合３μｍ内側に設定する
ように配置すれば、その透明電極の端部は透過領域とな
りＩＰＳ方式の液晶表示装置はさらに明るくなる。この
場合、透明画素電極ＳＰＴはそ透明電極単層でも良い。
【０１２４】図１７は図１６の１７−１７’線上の断面
図である。映像電圧が印加されるドレイン配線ＤＬから
高濃度のｎ＋型ポリシコンＰＳＩ（ｎ＋）、ゲート配線
ＧＬにオン電圧が印加された場合に反転して導通するｐ
型ポリシコンＰＳＩ（ｐ）、第2のコンタクトホールＣ
ＮＴ２を経て、金属画素電極ＳＰＭ、さらに第５のコン
タクトホールＣＮＴ５を経て透明画素電極ＳＰＴへ至る
のが画素電位の充電経路である。一方、保持容量配線Ｃ
ＳＴＬはＴＦＴがオン状態となる電圧Ｖｓｔが印加され
ており、ゲート絶縁膜ＧＩを誘電体とする単位面積あた
り大きな保持容量値を得られる構造となっている。
図である。映像電圧が印加されるドレイン配線ＤＬから
高濃度のｎ＋型ポリシコンＰＳＩ（ｎ＋）、ゲート配線
ＧＬにオン電圧が印加された場合に反転して導通するｐ
型ポリシコンＰＳＩ（ｐ）、第2のコンタクトホールＣ
ＮＴ２を経て、金属画素電極ＳＰＭ、さらに第５のコン
タクトホールＣＮＴ５を経て透明画素電極ＳＰＴへ至る
のが画素電位の充電経路である。一方、保持容量配線Ｃ
ＳＴＬはＴＦＴがオン状態となる電圧Ｖｓｔが印加され
ており、ゲート絶縁膜ＧＩを誘電体とする単位面積あた
り大きな保持容量値を得られる構造となっている。
【０１２５】共通電極ＣＰＭＬは前述のように低抵抗金
属材料かあるいは低抵抗金属材料と高抵抗ながらＩＴＯ
のような透明電極の積層構造で構成されている。その場
合、透明画素電極ＳＰＴも共通電極ＣＰＭＬと同一工
程、材料で構成された低抵抗の金属材料で構成してもよ
い。
属材料かあるいは低抵抗金属材料と高抵抗ながらＩＴＯ
のような透明電極の積層構造で構成されている。その場
合、透明画素電極ＳＰＴも共通電極ＣＰＭＬと同一工
程、材料で構成された低抵抗の金属材料で構成してもよ
い。
【０１２６】（実施例３）図１８は本実施例における画
素の平面図、図１９は図１８の１９−１９’切断線にお
ける断面構造、図２０は図１８の２０−２０’切断線に
おける断面構造である。
素の平面図、図１９は図１８の１９−１９’切断線にお
ける断面構造、図２０は図１８の２０−２０’切断線に
おける断面構造である。
【０１２７】実施例１及び実施例２では保持容量配線Ｃ
ＳＴＬはゲート配線ＧＬと隣接して配置されていたが、
本実施例ではドレイン配線ＤＬ間の中央部、すなわち、
実施例１の図１の共通電極配線ＣＬが配置された位置に
保持容量配線ＣＳＴＬが配置されいる。さらに、この保
持容量配線ＣＳＴＬは平面的には共通電極ＣＰＭＬ及び
金属画素電極ＳＰＭが折り重なるように被覆されてい
る。これにより、短絡を防止しつつＣＳＴＬからの漏洩
電界のシールドが実現する。
ＳＴＬはゲート配線ＧＬと隣接して配置されていたが、
本実施例ではドレイン配線ＤＬ間の中央部、すなわち、
実施例１の図１の共通電極配線ＣＬが配置された位置に
保持容量配線ＣＳＴＬが配置されいる。さらに、この保
持容量配線ＣＳＴＬは平面的には共通電極ＣＰＭＬ及び
金属画素電極ＳＰＭが折り重なるように被覆されてい
る。これにより、短絡を防止しつつＣＳＴＬからの漏洩
電界のシールドが実現する。
【０１２８】本構造では実施例１に比べて、保持容量配
線ＣＳＴＬの専有する面積の開口率が向上し、明るい液
晶表示装置が実現できる。
線ＣＳＴＬの専有する面積の開口率が向上し、明るい液
晶表示装置が実現できる。
【０１２９】図１９は図１８の１９−１９’切断線に沿
った断面図である。画素の液晶容量を駆動するＴＦＴ及
び保持容量部の断面構造を示す。ＴＦＴの動作は、実施
例1及び実施例2と同様である。ＴＦＴのゲート配線ＧＬ
にオン電圧が印加されるとドレイン配線ＤＬからの電流
が流れる。その際に、保持容量配線ＣＳＴＬがオン電圧
が印加されているので、保持容量ＣＳＴＬを一方の電
極、ｐ型ポリシリコンＰＳＩ（ｐ）を他方の電極、誘電
体をゲート絶縁膜ＧＩとする保持容量が動作する。液晶
分子は、低抵抗の金属あるいは低抵抗の金属とＩＴＯな
どの透明電極の積層の共通電極ＣＰＭＬと、ＴＦＴから
電流を供給し、金属画素電極からに接続された透明画素
電極ＳＰＴとの間で形成される基板と平行な方向の成分
を有する電界、すなわち横電界で駆動される。
った断面図である。画素の液晶容量を駆動するＴＦＴ及
び保持容量部の断面構造を示す。ＴＦＴの動作は、実施
例1及び実施例2と同様である。ＴＦＴのゲート配線ＧＬ
にオン電圧が印加されるとドレイン配線ＤＬからの電流
が流れる。その際に、保持容量配線ＣＳＴＬがオン電圧
が印加されているので、保持容量ＣＳＴＬを一方の電
極、ｐ型ポリシリコンＰＳＩ（ｐ）を他方の電極、誘電
体をゲート絶縁膜ＧＩとする保持容量が動作する。液晶
分子は、低抵抗の金属あるいは低抵抗の金属とＩＴＯな
どの透明電極の積層の共通電極ＣＰＭＬと、ＴＦＴから
電流を供給し、金属画素電極からに接続された透明画素
電極ＳＰＴとの間で形成される基板と平行な方向の成分
を有する電界、すなわち横電界で駆動される。
【０１３０】保持容量配線ＣＳＴＬは図１９では金属画
素電極ＳＰＭとＣＰＭＬで電気シールドされる。
素電極ＳＰＭとＣＰＭＬで電気シールドされる。
【０１３１】図２０は図１８の２０−２０’切断線に沿
った断面図であり、隣り合うドレイン配線ＤＬ間を横切
る保持容量配線ＣＳＴＬに関する断面図である。
った断面図であり、隣り合うドレイン配線ＤＬ間を横切
る保持容量配線ＣＳＴＬに関する断面図である。
【０１３２】隣り合うドレイン配線ＤＬ間の下部を層間
絶縁膜ＩＬＩを隔て保持容量配線ＣＳＴＬが横切ってい
る。保持容量は、保持期間も含めてＴＦＴのゲートのオ
ン電圧以上の電圧が印加されている。 従って、ゲート
絶縁膜ＧＩと接するｐ型ポリシコンＰＳＩ（ｐ）界面に
は電子が誘起されｐ型ポリシリコンは導体電極として動
作する。従って、ゲート絶縁膜ＧＩを誘電体とする保持
容量として機能する。
絶縁膜ＩＬＩを隔て保持容量配線ＣＳＴＬが横切ってい
る。保持容量は、保持期間も含めてＴＦＴのゲートのオ
ン電圧以上の電圧が印加されている。 従って、ゲート
絶縁膜ＧＩと接するｐ型ポリシコンＰＳＩ（ｐ）界面に
は電子が誘起されｐ型ポリシリコンは導体電極として動
作する。従って、ゲート絶縁膜ＧＩを誘電体とする保持
容量として機能する。
【０１３３】一方、前記保持容量配線ＣＳＴＬの電圧
は、液晶への駆動電圧とは異なるためこれは電気的にシ
ールドする必要がある。実施例１及び実施例２では、こ
れを透明共通電極ＣＰＴあるいは共通電極ＣＰＭＬの共
通電位で行った。
は、液晶への駆動電圧とは異なるためこれは電気的にシ
ールドする必要がある。実施例１及び実施例２では、こ
れを透明共通電極ＣＰＴあるいは共通電極ＣＰＭＬの共
通電位で行った。
【０１３４】本実施例では、断面構造でわかるように有
機保護膜ＦＰＡＳ上の共通電極ＣＰＭＬと透明画素電極
ＳＰＭは基本的には同一工程で形成しているため、例え
ば、共通電極ＣＰＭＬのみで被覆シールドは、電気的に
ショート不良となるためできない。そこで、液晶へは共
通電極の電位、画素電極の電位であれば電界の乱れは起
こらないので、共通電極ＣＰＭＬと金属画素電極ＳＰ
Ｍ、さらに透明画素電極ＳＰＴを絶縁膜である層間絶縁
膜ＩＬＩ及び保護膜ＰＡＳ及び有機保護膜ＦＰＡＳの積
層膜で挟み、互いにショートしないように折り重ねるこ
とで電気的にシールドしていることが特徴になってい
る。
機保護膜ＦＰＡＳ上の共通電極ＣＰＭＬと透明画素電極
ＳＰＭは基本的には同一工程で形成しているため、例え
ば、共通電極ＣＰＭＬのみで被覆シールドは、電気的に
ショート不良となるためできない。そこで、液晶へは共
通電極の電位、画素電極の電位であれば電界の乱れは起
こらないので、共通電極ＣＰＭＬと金属画素電極ＳＰ
Ｍ、さらに透明画素電極ＳＰＴを絶縁膜である層間絶縁
膜ＩＬＩ及び保護膜ＰＡＳ及び有機保護膜ＦＰＡＳの積
層膜で挟み、互いにショートしないように折り重ねるこ
とで電気的にシールドしていることが特徴になってい
る。
【０１３５】以上の各実施例は、いわゆるｎ型のＭＯＳ
構造のＴＦＴを用いたＩＰＳ方式のＴＦＴ液晶表示装置
で記載したが、これをｐ型ＭＯＳ構造を用いた方式で使
えることは言うまでもない。
構造のＴＦＴを用いたＩＰＳ方式のＴＦＴ液晶表示装置
で記載したが、これをｐ型ＭＯＳ構造を用いた方式で使
えることは言うまでもない。
【０１３６】（実施例４）図２１は本実施例における画
素の平面図、図２２は図２１の２２−２２’切断線にお
ける断面構造、図２３は図２２の変形例である。
素の平面図、図２２は図２１の２２−２２’切断線にお
ける断面構造、図２３は図２２の変形例である。
【０１３７】本実施例ではＰＳＩとＣＳＴＬによる容量
形成の概念をＴＮ方式に適用した例である。ＰＸは画素
電極であり、ＣＮＴ２でＰＳＩと接続され、画素電位が
供給される。ＰＸはＩＴＯなどの透明電極で構成され、
また開口率向上の観点から境界部をＧＬ上及びＤＬ上に
構成している。対向基板（図示していない）には共通電
極がＩＴＯなどの透明電極で形成され、該共通電極と画
素電極間の電位差を基板と垂直な方向に形成する、いわ
ゆる縦電界により液晶分子が駆動される。
形成の概念をＴＮ方式に適用した例である。ＰＸは画素
電極であり、ＣＮＴ２でＰＳＩと接続され、画素電位が
供給される。ＰＸはＩＴＯなどの透明電極で構成され、
また開口率向上の観点から境界部をＧＬ上及びＤＬ上に
構成している。対向基板（図示していない）には共通電
極がＩＴＯなどの透明電極で形成され、該共通電極と画
素電極間の電位差を基板と垂直な方向に形成する、いわ
ゆる縦電界により液晶分子が駆動される。
【０１３８】本実施例では、ＩＰＳ以外の方式でも、保
持容量の増大を実現した。
持容量の増大を実現した。
【０１３９】図２２は図２１の２２−２２’切断線に沿
った断面図である。画素の液晶容量を駆動するＴＦＴ及
び保持容量部の断面構造を示す。ＴＦＴの動作は、実施
例1と同様である。ＴＦＴのゲート配線ＧＬにオン電圧
が印加されるとドレイン配線ＤＬからの電流が流れる。
その際に、保持容量配線ＣＳＴＬにオン電圧が印加され
ているので、保持容量ＣＳＴＬを一方の電極、ｐ型ポリ
シリコンＰＳＩ（ｐ）を他方の電極、誘電体をゲート絶
縁膜ＧＩとする保持容量が動作する。
った断面図である。画素の液晶容量を駆動するＴＦＴ及
び保持容量部の断面構造を示す。ＴＦＴの動作は、実施
例1と同様である。ＴＦＴのゲート配線ＧＬにオン電圧
が印加されるとドレイン配線ＤＬからの電流が流れる。
その際に、保持容量配線ＣＳＴＬにオン電圧が印加され
ているので、保持容量ＣＳＴＬを一方の電極、ｐ型ポリ
シリコンＰＳＩ（ｐ）を他方の電極、誘電体をゲート絶
縁膜ＧＩとする保持容量が動作する。
【０１４０】図２３は図２２の変形例である。ＰＸとＰ
ＳＩのＣＮＴ２でのコンタクトの代わりに、ＰＳＩとＤ
Ｌ層で形成されたＰＡＤが一度コンタクトし、このＰＡ
ＤとＰＸがコンタクトしている。ＰＳＴは半導体層であ
り、酸素の存在により酸化され、表面に酸化層が形成さ
れ、接続抵抗が増加することが生じ得る。ＰＸは透明電
極であるが、これは例えばＩＴＯのように多くは導電性
酸化物であるため、この現象に対する対策を講じること
で信頼性の向上と特性の向上が図れる。
ＳＩのＣＮＴ２でのコンタクトの代わりに、ＰＳＩとＤ
Ｌ層で形成されたＰＡＤが一度コンタクトし、このＰＡ
ＤとＰＸがコンタクトしている。ＰＳＴは半導体層であ
り、酸素の存在により酸化され、表面に酸化層が形成さ
れ、接続抵抗が増加することが生じ得る。ＰＸは透明電
極であるが、これは例えばＩＴＯのように多くは導電性
酸化物であるため、この現象に対する対策を講じること
で信頼性の向上と特性の向上が図れる。
【０１４１】そこで、ＰＡＤを構成し、ＰＳＩと接続す
るのはあくまで金属層とし、該金属層であるＰＡＤとＰ
Ｘを接続することにより電気的接続を行った。
るのはあくまで金属層とし、該金属層であるＰＡＤとＰ
Ｘを接続することにより電気的接続を行った。
【０１４２】本実施例のように縦電界方式の液晶表示装
置、ＴＮ方式、ＶＡ方式、ＭＶＡ方式、ＰＶＡ方式、あ
るいはＯＣＢ方式やＦＦＳ方式の液晶表示装置を構成し
ても容量増加による効果を奏することが出来る。
置、ＴＮ方式、ＶＡ方式、ＭＶＡ方式、ＰＶＡ方式、あ
るいはＯＣＢ方式やＦＦＳ方式の液晶表示装置を構成し
ても容量増加による効果を奏することが出来る。
【０１４３】また本明細書においてポリシリコンとは、
アモルファスに対向する意味として、結晶性を付与され
た半導体の意味で用いられており、高温、低温を問わず
ポリシリコンあるいはｐ−Ｓｉは全て含む。巨大結晶シ
リコン、連続粒界シリコン、ＣＧＳも含む。また単結晶
でも良い。半導体はシリコンに限らず、他の半導体でも
結晶性を付与されたものであればよい。
アモルファスに対向する意味として、結晶性を付与され
た半導体の意味で用いられており、高温、低温を問わず
ポリシリコンあるいはｐ−Ｓｉは全て含む。巨大結晶シ
リコン、連続粒界シリコン、ＣＧＳも含む。また単結晶
でも良い。半導体はシリコンに限らず、他の半導体でも
結晶性を付与されたものであればよい。
【０１４４】
【発明の効果】大きな保持容量を安定して実現でき、高
画質、高歩留まり、高性能の液晶表示装置が実現でき
る。特に、低温ポリシリコンＴＦＴで構成されたＩＰＳ
表示方式の液晶表示装置において、大きな保持容量を安
定動作させる構造、駆動が実現され、製造歩留りが高
く、明るく、信頼性の高いＴＦＴ液晶表示装置を提供で
きる。
画質、高歩留まり、高性能の液晶表示装置が実現でき
る。特に、低温ポリシリコンＴＦＴで構成されたＩＰＳ
表示方式の液晶表示装置において、大きな保持容量を安
定動作させる構造、駆動が実現され、製造歩留りが高
く、明るく、信頼性の高いＴＦＴ液晶表示装置を提供で
きる。
【図１】本発明の一実施例によるＴＦＴ液晶表示装置の
画素の平面図である。
画素の平面図である。
【図２】図１の２−２’切断線に沿った模式断面図であ
る。
る。
【図３】図１の３−３’切断線に沿った模式断面図であ
る。
る。
【図４】図１の４−４’切断線に沿った模式断面図であ
る。
る。
【図５】本発明の一実施例によるＴＦＴ液晶表示装置の
保持容量の構造及びその電気的動作を説明する断面図、
駆動電圧波形、特性図である。
保持容量の構造及びその電気的動作を説明する断面図、
駆動電圧波形、特性図である。
【図６】本発明の一実施例の第1ホト工程後までの模式
断面図である。
断面図である。
【図７】本発明の一実施例の第２ホト工程後までの模式
断面図である。
断面図である。
【図８】本発明の一実施例の第３ホト工程後までの模式
断面図である。
断面図である。
【図９】本発明の一実施例の第４ホト工程後までの模式
断面図である。
断面図である。
【図１０】本発明の一実施例の第５ホト工程後までの模
式断面図である。
式断面図である。
【図１１】ＬＣＤセルの全体の平面図である。
【図１２】ＬＣＤセルにＰＣＢ基板とＴＡＢを接続した
全体平面図である。
全体平面図である。
【図１３】ＬＣＤセルのＴＡＢとドレイン側引き出し端
子部付近の断面図である。
子部付近の断面図である。
【図１４】ＴＦＴ―ＬＣＤの概略の等価回路を表す平面
図である。
図である。
【図１５】ＴＦＴ―ＬＣＤのモジュールの分解斜視図で
ある。
ある。
【図１６】本発明の他の実施例によるＴＦＴ液晶表示装
置の画素の平面図である。
置の画素の平面図である。
【図１７】図１６の１７−１７’切断線に沿った模式断
面図である。
面図である。
【図１８】本発明の他の実施例によるＴＦＴ液晶表示装
置の画素の平面図である。
置の画素の平面図である。
【図１９】図１８の１９−１９’切断線に沿った模式断
面図である。
面図である。
【図２０】図１８の２０−２０’切断線に沿った模式断
面図である。
面図である。
【図２１】本発明の他の実施例によるＴＦＴ液晶表示装
置の画素の平面図である。
置の画素の平面図である。
【図２２】図２１の２２−２２’切断線に沿った模式断
面図である。
面図である。
【図２３】図２１の変形例である。
ＢＭ…ブラックマトリクス、ＣＪ…コネクタ部、ＣＬ…
共通配線、ＣＰＡＤ…検査パッド、ＣＰＭ…共通金属電
極、ＣＰＴ…共通透明電極、ＣＳＴＬ…保持容量配線、
ＣＰＭＬ…共通電極、ＣＮＴ1…ドレイン配線とＳｉア
イランドをつなぐコンタクトホール、ＣＮＴ2…画素金
属電極とＳｉアイランドをつなぐコンタクトホール、Ｃ
ＮＴ３…共通配線と電極パッドをつなぐコンタクトホー
ル、ＣＮＴ４…共通透明電極と電極パッドをつなぐコン
タクトホール、ＣＮＴ５…画素金属電極と透明画素電極
をつなぐコンタクトホール、ＣＰＭ…共通金属電極、Ｃ
ＰＴ…共通透明電極、ＤＤＣ…ガラス基板上のドレイン
分割回路、ＤＬ…ドレイン配線、ＥＰＸ…エポキシ樹
脂、ＦＩＬ…カラーフィルタ層、ＦＰＡＳ…有機保護
膜、ＧＦＰＣ…ゲートＦＰＣ、ＧＩ…ゲート絶縁膜、Ｇ
Ｌ…ゲート配線、ＧＬＳ１…ＴＦＴガラス基板、ＧＬＳ
２…ＣＦガラス基板、ＩＤＣ…外付けのドレイン回路、
ＩＮＪ…封入口、ＩＬＩ…層間絶縁膜、ＬＣ…液晶（分
子）、ＬＣＢ…導光板、ＭＤＬ…モジュール、ＯＣ…カ
ラーフィルタのオーバコート膜、ＯＬＩ…配向膜、ＰＡ
Ｄ…パッド電極、ＰＡＳ…保護絶縁膜、ＰＯＬ…偏光
板、ＰＳＩ…ｐ−Ｓｉアイランド、ＰＳＩ（ｐ）…ｐ型
低温p−Ｓｉ半導体層、ＰＳＩ（ｎ＋）…ｎ＋型低温Ｐ
−Ｓｉ半導体層、ＲＭ…反射板、ＳＰＢ…拡散フィル
ム、ＳＰＣ…支柱、ＳＨＤ…シャーシ、ＳＰＭ…画素金
属電極、ＳＰＴ…画素透明電極、ＳＳＣ…電源、コント
ロール回路、ＴＣＰ…テープキャリヤパッケージ、ＵＬ
Ｓ…下地絶縁膜。
共通配線、ＣＰＡＤ…検査パッド、ＣＰＭ…共通金属電
極、ＣＰＴ…共通透明電極、ＣＳＴＬ…保持容量配線、
ＣＰＭＬ…共通電極、ＣＮＴ1…ドレイン配線とＳｉア
イランドをつなぐコンタクトホール、ＣＮＴ2…画素金
属電極とＳｉアイランドをつなぐコンタクトホール、Ｃ
ＮＴ３…共通配線と電極パッドをつなぐコンタクトホー
ル、ＣＮＴ４…共通透明電極と電極パッドをつなぐコン
タクトホール、ＣＮＴ５…画素金属電極と透明画素電極
をつなぐコンタクトホール、ＣＰＭ…共通金属電極、Ｃ
ＰＴ…共通透明電極、ＤＤＣ…ガラス基板上のドレイン
分割回路、ＤＬ…ドレイン配線、ＥＰＸ…エポキシ樹
脂、ＦＩＬ…カラーフィルタ層、ＦＰＡＳ…有機保護
膜、ＧＦＰＣ…ゲートＦＰＣ、ＧＩ…ゲート絶縁膜、Ｇ
Ｌ…ゲート配線、ＧＬＳ１…ＴＦＴガラス基板、ＧＬＳ
２…ＣＦガラス基板、ＩＤＣ…外付けのドレイン回路、
ＩＮＪ…封入口、ＩＬＩ…層間絶縁膜、ＬＣ…液晶（分
子）、ＬＣＢ…導光板、ＭＤＬ…モジュール、ＯＣ…カ
ラーフィルタのオーバコート膜、ＯＬＩ…配向膜、ＰＡ
Ｄ…パッド電極、ＰＡＳ…保護絶縁膜、ＰＯＬ…偏光
板、ＰＳＩ…ｐ−Ｓｉアイランド、ＰＳＩ（ｐ）…ｐ型
低温p−Ｓｉ半導体層、ＰＳＩ（ｎ＋）…ｎ＋型低温Ｐ
−Ｓｉ半導体層、ＲＭ…反射板、ＳＰＢ…拡散フィル
ム、ＳＰＣ…支柱、ＳＨＤ…シャーシ、ＳＰＭ…画素金
属電極、ＳＰＴ…画素透明電極、ＳＳＣ…電源、コント
ロール回路、ＴＣＰ…テープキャリヤパッケージ、ＵＬ
Ｓ…下地絶縁膜。
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 今山 寛隆
千葉県茂原市早野3300番地 株式会社日立
製作所ディスプレイグループ内
(72)発明者 小野 記久雄
千葉県茂原市早野3300番地 株式会社日立
製作所ディスプレイグループ内
Ｆターム(参考） 2H092 GA14 HA04 JA24 JA46 JB64
KA04 MA08 NA01 NA29 PA06
PA13 QA06 QA07 QA09 QA10
2H093 NC02 NC34 NC35 NC49 ND08
ND53 NF04 NF05 NF09 NF13
5C094 AA10 BA03 BA43 CA19 DA13
EA04 EA05 EA07 FB14 FB15
HA08
Claims (24)
- 【請求項１】第１の基板と第２の基板間に挟まれた液晶
層を有し、 前記第１の基板は複数のドレイン配線と複数のゲート配
線がマトリクス状に構成され、隣接するドレイン配線と
ゲート配線に囲まれた領域として画素が構成され、各画
素には前記ドレイン配線からの信号を前記ゲート配線の
信号により供給するＴＦＴ素子と、該ＴＦＴ素子に接続
された画素電極を有する液晶表示装置において、 前記ＴＦＴ素子を構成する半導体層を有し、 前記半導体層と絶縁層を間に挟んで容量素子を構成する
容量配線を有し、 前記半導体層と容量配線間に、前記半導体層を導通状態
とし得る極性の電位差がほぼ常に印加されることを特徴
とする液晶表示装置。 - 【請求項２】第１の基板と第２の基板間に挟まれた液晶
層を有し、 前記第１の基板は複数のドレイン配線と複数のゲート配
線がマトリクス状に構成され、隣接するドレイン配線と
ゲート配線に囲まれた領域として画素が構成され、各画
素には前記ドレイン配線からの信号を前記ゲート配線の
信号により供給するＴＦＴ素子と、該ＴＦＴ素子に接続
された画素電極を有する液晶表示装置において、 前記ＴＦＴ素子と一体に構成された半導体層を有し、 前記半導体層と絶縁層を間に挟んで容量素子を構成する
容量配線を有し、 前記ＴＦＴ素子と一体に形成された半導体層は、前記Ｔ
ＦＴ素子のゲート電極に対し前記ドレイン配線が形成さ
れた側とは反対の側で前記画素電極と電気的に接続し、 前記容量配線に前記半導体層を導通状態とする電圧をほ
ぼ常時印加することを特徴とする液晶表示装置。 - 【請求項３】第１の基板と第２の基板間に挟まれた液晶
層を有し、 前記第１の基板は複数のドレイン配線と複数のゲート配
線がマトリクス状に構成され、隣接するドレイン配線と
ゲート配線に囲まれた領域として画素が構成され、各画
素には前記ドレイン配線からの信号を前記ゲート配線の
信号により供給するＴＦＴ素子と、該ＴＦＴ素子に接続
された画素電極を有する液晶表示装置において、 前記画素電極は金属材料層と透明導電体層の２層で構成
され、 前記ＴＦＴ素子と一体に構成された半導体層を有し、 前記半導体層と絶縁層を間に挟んで容量素子を構成する
容量配線を有し、 前記半導体層は前記画素電極の金属層と前記絶縁層に設
けられたスルーホールで接続され、前記画素電極の金属
層と前記画素電極の透明導電体層は別の絶縁層に設けら
れたスルーホールで接続され、 前記容量配線に前記半導体層を導通状態とする電圧をほ
ぼ常時印加することを特徴とする液晶表示装置。 - 【請求項４】前記第１の基板上に共通信号線を有し、前
記共通信号線と前記画素電極が平面的に重畳部を有し、 該共通信号線と前記容量配線の電位が異なることを特徴
とする請求項１ないし３のいずれかに記載の液晶表示装
置。 - 【請求項５】前記第１の基板上に共通電極を有し、前記
画素電極と離間して構成され、該共通電極と概画素電極
間に形成する前記第１の基板と平行な方向の成分を有す
る電界により前記液晶層を駆動することを特徴とする請
求項１ないし４のいずれかに記載の液晶表示装置。 - 【請求項６】前記半導体層と前記容量配線の間の絶縁膜
の膜厚が前記画素電極に接するいずれの絶縁膜の膜厚よ
りも薄いことを特徴とする請求項１ないし５のいずれか
に記載の液晶表示装置。 - 【請求項７】前記半導体層と前記容量配線の間の絶縁膜
がＳｉＯ２であることを特徴とする請求項６記載の液晶
表示装置。 - 【請求項８】前記容量配線の電位が前記ゲート配線のＯ
Ｎ電位と同一であることを特徴とする請求項１ないし７
のいずれかに記載の液晶表示装置。 - 【請求項９】前記容量配線の電位が前記ドレイン配線の
最大電圧に前記ＴＦＴのしきい値電圧を足した値以上で
あることを特徴とする請求項１ないし７のいずれかに記
載の液晶表示装置。 - 【請求項１０】前記容量配線に絶縁膜を介して平面的に
重畳してシールド電極が構成されていることを特徴とす
る請求項１ないし７のいずれかに記載の液晶表示装置。 - 【請求項１１】前記シールド電極が前記共通電極あるい
は前記共通電極配線であることを特徴とする請求項１０
記載の液晶表示装置。 - 【請求項１２】前記半導体層がポリシリコンであること
を特徴とする請求項１ないし１１のいずれかに記載の液
晶表示装置。 - 【請求項１３】前記半導体層がｐ−ＴＦＴあるいはｎ−
ＴＦＴのいずれかで構成され、画素領域外に設けられた
ＴＦＴと同じ型であることを特徴とする請求項１２記載
の液晶表示装置。 - 【請求項１４】前記第１の基板の背面にバックライトユ
ニットを有する請求項１ないし１２のいずれかに記載の
液晶表示装置。 - 【請求項１５】前記バックライトユニットの輝度が８０
００ｃｄ／ｍ２以上であることを特徴とする請求項１４
記載の液晶表示装置。 - 【請求項１６】透明な第１の基板と第２の基板の間に挟
持される液晶層を有し、 前記第１の基板上には複数のゲート配線と、該複数のゲ
ート配線とマトリクス状に交差する複数のドレイン配線
と、前記ゲート配線と前記ドレイン配線の交点に対応し
て形成された薄膜トランジスタを有し、 前記複数のゲート配線およびドレイン配線で囲まれる領
域で画素が構成され、各画素は複数の画素に渡って接続
され基準電圧を与える共通電極配線と、該基準電極配線
と接続された共通電極と、対応する薄膜トランジスタに
接続されて前記共通電極に対向して配置された画素電極
とを有し、 該共通電極と該画素電極間に形成する前記第１の基板と
平行な成分の電界を有する横電界により前記液晶層の液
晶分子を駆動する液晶表示装置において、 前記共通電極および共通電極配線とは異なる保持容量電
極あるいは保持容量配線を有し、該保持容量電極あるい
は保持容量配線と前記画素電極の電位に接続された保持
容量部材との間に保持容量を形成したことを特徴とする
液晶表示装置。 - 【請求項１７】前記保持容量は一方の電極を前記保持容
量電極あるいは保持容量配線とし、他方の電極となる前
記保持容量部材を薄膜トランジスタを構成する半導体膜
とし、該保持容量電極あるいは保持容量配線と該保持容
量部材の間にゲート絶縁膜を有することを特徴とする請
求項１６記載の液晶表示装置。 - 【請求項１８】前記薄膜トランジスタを構成する半導体
膜はポリシリコン膜であることを特徴とする請求項１６
あるいは１７のいずれかに記載の液晶表示装置。 - 【請求項１９】前記半導体膜は、前記保持容量電極ある
いは保持容量配線に電圧が印加され前記半導体膜の前記
ゲート絶縁膜との界面で電子あるいは正孔が誘起される
ことにより抵抗率が低下し前記保持容量を構成する他方
の電極として機能することを特徴とする請求項１７ない
し１８のいずれかに記載の液晶表示装置。 - 【請求項２０】前記保持容量電極あるいは保持容量配線
上に共通電極あるいは共通電極配線が絶縁膜を介して重
畳されていることを特徴とする請求項１６記載の液晶表
示装置。 - 【請求項２１】前記共通電極あるいは共通電極配線は前
記ゲート配線と平行して配置された第2の共通電極配線
と前記絶縁膜の開口部で接続されていることを特徴とす
る請求項２０記載の液晶表示装置。 - 【請求項２２】請求項２０の液晶表示装置において、前
記保持容量電極あるいは保持容量配線は前記薄膜トラン
ジスタが形成された前記透明な第1の基板上で、前記保
持容量電極あるい保持容量配線上に絶縁膜を被覆しさら
にその上部共通電極あるいは共通電極配線及び画素電極
で電気的にシールドされていることを特徴とする液晶表
示装置。 - 【請求項２３】前記保持容量電極あるいは保持容量配線
上には第１の絶縁膜、画素電極、第２の絶縁膜、共通電
極を順次有し、該画素電極と該共通電極は該第２の絶縁
膜を介して互いに重なる構造であることを特徴とする請
求項２２記載の液晶表示装置。 - 【請求項２４】前記保持容量電極あるいは保持容量配線
を被覆する前記画素電極及び前記共通電極は、平面パタ
ーン的に互いにのこぎりの刃の形状で重なることを特徴
とする請求項２２あるいは２３のいずれかに記載の液晶
表示装置。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001349571A JP4019697B2 (ja) | 2001-11-15 | 2001-11-15 | 液晶表示装置 |
| TW091115189A TW550417B (en) | 2001-11-15 | 2002-07-09 | Liquid crystal display device |
| US10/216,396 US6897909B2 (en) | 2001-11-15 | 2002-08-12 | Liquid crystal display device |
| KR10-2002-0051066A KR100539336B1 (ko) | 2001-11-15 | 2002-08-28 | 액정 표시 장치 |
| CNB021414262A CN1178098C (zh) | 2001-11-15 | 2002-08-30 | 液晶显示装置 |
| US11/099,481 US7088402B2 (en) | 2001-11-15 | 2005-04-06 | Liquid crystal display device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001349571A JP4019697B2 (ja) | 2001-11-15 | 2001-11-15 | 液晶表示装置 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2003149675A true JP2003149675A (ja) | 2003-05-21 |
| JP2003149675A5 JP2003149675A5 (ja) | 2005-06-16 |
| JP4019697B2 JP4019697B2 (ja) | 2007-12-12 |
Family
ID=19162221
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001349571A Expired - Fee Related JP4019697B2 (ja) | 2001-11-15 | 2001-11-15 | 液晶表示装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (2) | US6897909B2 (ja) |
| JP (1) | JP4019697B2 (ja) |
| KR (1) | KR100539336B1 (ja) |
| CN (1) | CN1178098C (ja) |
| TW (1) | TW550417B (ja) |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005294418A (ja) * | 2004-03-31 | 2005-10-20 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
| JP2006227610A (ja) * | 2005-01-31 | 2006-08-31 | Samsung Electronics Co Ltd | 薄膜トランジスタ表示板 |
| JP2009151093A (ja) * | 2007-12-20 | 2009-07-09 | Ips Alpha Technology Ltd | 表示装置 |
| JP2009276405A (ja) * | 2008-05-12 | 2009-11-26 | Nec Lcd Technologies Ltd | 横電界方式の液晶表示装置 |
| JP2013164599A (ja) * | 2013-03-18 | 2013-08-22 | Nlt Technologies Ltd | 横電界方式の液晶表示装置 |
| JP2013242470A (ja) * | 2012-05-22 | 2013-12-05 | Japan Display Inc | 液晶表示装置 |
| JP2014199899A (ja) * | 2012-08-10 | 2014-10-23 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| KR20180103790A (ko) * | 2005-12-05 | 2018-09-19 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 액정표시장치 |
| JP2018537716A (ja) * | 2016-01-06 | 2018-12-20 | 深▲せん▼市華星光電技術有限公司Ｓｈｅｎｚｈｅｎ Ｃｈｉｎａ Ｓｔａｒ Ｏｐｔｏｅｌｅｃｔｒｏｎｉｃｓ Ｔｅｃｈｎｏｌｏｇｙ Ｃｏ．， Ｌｔｄ． | アレイ基板、液晶表示パネル及び液晶表示装置 |
| US11073729B2 (en) | 2006-04-06 | 2021-07-27 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device, semiconductor device, and electronic appliance |
Families Citing this family (53)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7167226B2 (en) * | 2000-11-02 | 2007-01-23 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device having particular configuration of pixel electrodes |
| JP3881248B2 (ja) * | 2002-01-17 | 2007-02-14 | 株式会社日立製作所 | 液晶表示装置および画像表示装置 |
| KR100929675B1 (ko) * | 2003-03-24 | 2009-12-03 | 삼성전자주식회사 | 다중 도메인 액정 표시 장치 및 그 박막 트랜지스터 기판 |
| TWI231996B (en) * | 2003-03-28 | 2005-05-01 | Au Optronics Corp | Dual gate layout for thin film transistor |
| KR100951348B1 (ko) * | 2003-04-04 | 2010-04-08 | 삼성전자주식회사 | 다중 도메인 액정 표시 장치 및 그 박막 트랜지스터 기판 |
| KR100569718B1 (ko) | 2003-05-20 | 2006-04-10 | 삼성전자주식회사 | 다중 도메인 액정 표시 장치 |
| KR100984345B1 (ko) * | 2003-05-30 | 2010-09-30 | 삼성전자주식회사 | 박막 트랜지스터 표시판 및 이를 포함하는 액정 표시 장치 |
| JP3856232B2 (ja) * | 2003-07-28 | 2006-12-13 | ソニー株式会社 | 遅延時間補正回路、ビデオデータ処理回路及びフラットディスプレイ装置 |
| KR20050014414A (ko) * | 2003-07-31 | 2005-02-07 | 삼성전자주식회사 | 다중 도메인 액정 표시 장치 |
| US7894026B2 (en) * | 2003-10-01 | 2011-02-22 | Samsung Electronics Co., Ltd. | Thin film transistor array panel and liquid crystal display including light shield |
| KR101100874B1 (ko) * | 2003-10-08 | 2012-01-02 | 삼성전자주식회사 | 박막 트랜지스터 표시판 |
| JP4381782B2 (ja) * | 2003-11-18 | 2009-12-09 | 株式会社 日立ディスプレイズ | 液晶表示装置 |
| KR101006436B1 (ko) * | 2003-11-18 | 2011-01-06 | 삼성전자주식회사 | 표시 장치용 박막 트랜지스터 표시판 |
| GB0411968D0 (en) * | 2004-05-28 | 2004-06-30 | Koninkl Philips Electronics Nv | Transflective liquid crystal display device |
| KR100568496B1 (ko) * | 2004-10-21 | 2006-04-07 | 삼성전자주식회사 | 주석-인듐 합금층을 갖는 필름 회로 기판 |
| KR101109978B1 (ko) * | 2004-12-13 | 2012-02-29 | 엘지디스플레이 주식회사 | 고개구율 액정표시소자 |
| KR101073204B1 (ko) * | 2004-12-31 | 2011-10-12 | 엘지디스플레이 주식회사 | 액정 표시 장치 및 그 구동방법 |
| KR101133760B1 (ko) | 2005-01-17 | 2012-04-09 | 삼성전자주식회사 | 박막 트랜지스터 표시판 및 이를 포함하는 액정 표시 장치 |
| TWM272116U (en) * | 2005-01-28 | 2005-08-01 | Innolux Display Corp | Display base plate and liquid crystal display device using it |
| KR20060101944A (ko) * | 2005-03-22 | 2006-09-27 | 삼성전자주식회사 | 액정 표시 장치 |
| CN100403099C (zh) * | 2005-04-14 | 2008-07-16 | 群康科技(深圳)有限公司 | 显示器基板和采用该显示器基板的液晶显示器 |
| TW200706955A (en) * | 2005-08-08 | 2007-02-16 | Innolux Display Corp | In-plane switching liquid crystal display device |
| KR101158902B1 (ko) * | 2005-09-03 | 2012-06-25 | 삼성전자주식회사 | 어레이 기판, 액정표시패널 및 이를 구비한 액정표시장치 |
| KR101201969B1 (ko) | 2005-12-23 | 2012-11-15 | 삼성디스플레이 주식회사 | 액정 표시 장치 |
| US7589703B2 (en) * | 2006-04-17 | 2009-09-15 | Au Optronics Corporation | Liquid crystal display with sub-pixel structure |
| JP5128091B2 (ja) * | 2006-08-04 | 2013-01-23 | 三菱電機株式会社 | 表示装置及びその製造方法 |
| KR20080046039A (ko) * | 2006-11-21 | 2008-05-26 | 삼성전자주식회사 | 액정조성물과 이를 포함하는 액정표시장치 |
| JP2008216435A (ja) * | 2007-03-01 | 2008-09-18 | Seiko Epson Corp | 液晶装置、及び電子機器 |
| US7872720B2 (en) * | 2007-03-01 | 2011-01-18 | Seiko Epson Corporation | Liquid crystal device and projector |
| CN101821797A (zh) * | 2007-10-19 | 2010-09-01 | 株式会社半导体能源研究所 | 显示器件及其驱动方法 |
| JP2009128739A (ja) * | 2007-11-27 | 2009-06-11 | Seiko Epson Corp | 液晶装置及び電子機器 |
| JP2009188317A (ja) * | 2008-02-08 | 2009-08-20 | Seiko Epson Corp | 半導体装置、電気光学装置、電子機器、半導体装置の製造方法、電気光学装置の製造方法および電子機器の製造方法 |
| JP2009239110A (ja) * | 2008-03-27 | 2009-10-15 | Seiko Epson Corp | 半導体装置、電気光学装置および電子機器 |
| JP5197193B2 (ja) * | 2008-07-02 | 2013-05-15 | 株式会社ジャパンディスプレイウェスト | 液晶表示パネル |
| JP5439837B2 (ja) | 2009-02-10 | 2014-03-12 | ソニー株式会社 | 表示装置 |
| RU2475791C1 (ru) | 2009-02-13 | 2013-02-20 | Шарп Кабусики Кайся | Подложка матрицы, жидкокристаллическое устройство отображения, электронное устройство |
| JP5239924B2 (ja) * | 2009-02-16 | 2013-07-17 | Ｎｌｔテクノロジー株式会社 | 液晶表示装置及びそれを用いた電子機器 |
| US8665192B2 (en) * | 2009-07-08 | 2014-03-04 | Hitachi Displays, Ltd. | Liquid crystal display device |
| US20120154457A1 (en) * | 2009-09-02 | 2012-06-21 | Sharp Kabushiki Kaisha | Display panel and display device |
| JP5312294B2 (ja) * | 2009-10-30 | 2013-10-09 | キヤノン株式会社 | 発光装置および露光装置 |
| JP5515660B2 (ja) * | 2009-11-13 | 2014-06-11 | セイコーエプソン株式会社 | 半導体装置用基板の製造方法 |
| WO2011105210A1 (en) | 2010-02-26 | 2011-09-01 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device |
| CN103728800B (zh) * | 2013-11-29 | 2016-04-27 | 深圳市华星光电技术有限公司 | 一种能消除可移动云纹的液晶显示器 |
| CN104281352B (zh) * | 2014-10-13 | 2017-06-06 | 京东方科技集团股份有限公司 | 一种内嵌式触摸屏及显示装置 |
| TWI533067B (zh) | 2014-12-15 | 2016-05-11 | 群創光電股份有限公司 | 顯示裝置 |
| KR102302275B1 (ko) * | 2015-02-28 | 2021-09-15 | 삼성디스플레이 주식회사 | 유기 발광 표시 장치 |
| WO2016181524A1 (ja) * | 2015-05-13 | 2016-11-17 | 凸版印刷株式会社 | 液晶表示装置 |
| CN105425493B (zh) | 2016-01-11 | 2018-10-23 | 京东方科技集团股份有限公司 | 一种阵列基板及其制备方法、显示面板 |
| JP6409920B2 (ja) * | 2016-10-28 | 2018-10-24 | Jnc株式会社 | 液晶表示素子、表示装置 |
| WO2021062773A1 (zh) * | 2019-09-30 | 2021-04-08 | 重庆康佳光电技术研究院有限公司 | 一种发光二极管检测系统 |
| CN112285788B (zh) * | 2020-10-29 | 2021-09-14 | 吉林大学 | 一种基于电磁波动方程的cpml吸收边界条件加载方法 |
| CN113805395A (zh) * | 2021-09-29 | 2021-12-17 | Tcl华星光电技术有限公司 | 阵列基板和显示面板 |
| CN115685630A (zh) * | 2022-11-15 | 2023-02-03 | 广州华星光电半导体显示技术有限公司 | 一种显示面板 |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2682997B2 (ja) | 1987-11-14 | 1997-11-26 | 株式会社日立製作所 | 補助容量付液晶表示装置及び補助容量付液晶表示装置の製造方法 |
| JPH07244296A (ja) | 1994-03-07 | 1995-09-19 | Hitachi Ltd | アクティブ・マトリクス駆動型液晶表示装置 |
| JP2701698B2 (ja) | 1993-07-20 | 1998-01-21 | 株式会社日立製作所 | 液晶表示装置 |
| MY114271A (en) | 1994-05-12 | 2002-09-30 | Casio Computer Co Ltd | Reflection type color liquid crystal display device |
| JPH07311388A (ja) * | 1994-05-18 | 1995-11-28 | Casio Comput Co Ltd | アクティブマトリックス液晶表示装置 |
| US5917563A (en) * | 1995-10-16 | 1999-06-29 | Sharp Kabushiki Kaisha | Liquid crystal display device having an insulation film made of organic material between an additional capacity and a bus line |
| JP3126661B2 (ja) | 1996-06-25 | 2001-01-22 | 株式会社半導体エネルギー研究所 | 液晶表示装置 |
| JP3992797B2 (ja) | 1996-09-25 | 2007-10-17 | 東芝松下ディスプレイテクノロジー株式会社 | 液晶表示装置 |
| JP3782194B2 (ja) * | 1997-02-28 | 2006-06-07 | 株式会社東芝 | アクティブマトリクス型液晶表示装置 |
| KR100251512B1 (ko) | 1997-07-12 | 2000-04-15 | 구본준 | 횡전계방식 액정표시장치 |
| TW498553B (en) * | 1999-03-11 | 2002-08-11 | Seiko Epson Corp | Active matrix substrate, electro-optical apparatus and method for producing active matrix substrate |
| JP3964574B2 (ja) * | 1999-06-22 | 2007-08-22 | 株式会社日立製作所 | 液晶表示装置 |
| TWI299099B (en) * | 2000-03-30 | 2008-07-21 | Sharp Kk | Active matrix type liquid crystal display apparatus |
| JP3891846B2 (ja) * | 2002-01-15 | 2007-03-14 | 株式会社日立製作所 | 液晶表示装置 |
| JP4085170B2 (ja) * | 2002-06-06 | 2008-05-14 | 株式会社 日立ディスプレイズ | 液晶表示装置 |
-
2001
- 2001-11-15 JP JP2001349571A patent/JP4019697B2/ja not_active Expired - Fee Related
-
2002
- 2002-07-09 TW TW091115189A patent/TW550417B/zh not_active IP Right Cessation
- 2002-08-12 US US10/216,396 patent/US6897909B2/en not_active Expired - Lifetime
- 2002-08-28 KR KR10-2002-0051066A patent/KR100539336B1/ko not_active IP Right Cessation
- 2002-08-30 CN CNB021414262A patent/CN1178098C/zh not_active Expired - Fee Related
-
2005
- 2005-04-06 US US11/099,481 patent/US7088402B2/en not_active Expired - Lifetime
Cited By (27)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005294418A (ja) * | 2004-03-31 | 2005-10-20 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
| TWI392096B (zh) * | 2005-01-31 | 2013-04-01 | Samsung Display Co Ltd | 薄膜電晶體陣列面板 |
| JP2006227610A (ja) * | 2005-01-31 | 2006-08-31 | Samsung Electronics Co Ltd | 薄膜トランジスタ表示板 |
| US11048135B2 (en) | 2005-12-05 | 2021-06-29 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device |
| US10539847B2 (en) | 2005-12-05 | 2020-01-21 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device |
| US11899329B2 (en) | 2005-12-05 | 2024-02-13 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device |
| US11592719B2 (en) | 2005-12-05 | 2023-02-28 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device |
| US11126053B2 (en) | 2005-12-05 | 2021-09-21 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device |
| KR102256370B1 (ko) | 2005-12-05 | 2021-05-25 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 액정표시장치 |
| KR20180103790A (ko) * | 2005-12-05 | 2018-09-19 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 액정표시장치 |
| KR20200030522A (ko) * | 2005-12-05 | 2020-03-20 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 액정표시장치 |
| KR20190025878A (ko) * | 2005-12-05 | 2019-03-12 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 액정표시장치 |
| KR101957892B1 (ko) | 2005-12-05 | 2019-03-13 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 액정표시장치 |
| US10324347B1 (en) | 2005-12-05 | 2019-06-18 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device |
| KR102091109B1 (ko) | 2005-12-05 | 2020-03-19 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 액정표시장치 |
| US11073729B2 (en) | 2006-04-06 | 2021-07-27 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device, semiconductor device, and electronic appliance |
| JP2021121849A (ja) * | 2006-04-06 | 2021-08-26 | 株式会社半導体エネルギー研究所 | 表示装置 |
| US11442317B2 (en) | 2006-04-06 | 2022-09-13 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device, semiconductor device, and electronic appliance |
| US11644720B2 (en) | 2006-04-06 | 2023-05-09 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device, semiconductor device, and electronic appliance |
| US11921382B2 (en) | 2006-04-06 | 2024-03-05 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device, semiconductor device, and electronic appliance |
| JP2009151093A (ja) * | 2007-12-20 | 2009-07-09 | Ips Alpha Technology Ltd | 表示装置 |
| JP2009276405A (ja) * | 2008-05-12 | 2009-11-26 | Nec Lcd Technologies Ltd | 横電界方式の液晶表示装置 |
| US9459507B2 (en) | 2012-05-22 | 2016-10-04 | Japan Display Inc. | Liquid crystal display device |
| JP2013242470A (ja) * | 2012-05-22 | 2013-12-05 | Japan Display Inc | 液晶表示装置 |
| JP2014199899A (ja) * | 2012-08-10 | 2014-10-23 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| JP2013164599A (ja) * | 2013-03-18 | 2013-08-22 | Nlt Technologies Ltd | 横電界方式の液晶表示装置 |
| JP2018537716A (ja) * | 2016-01-06 | 2018-12-20 | 深▲せん▼市華星光電技術有限公司Ｓｈｅｎｚｈｅｎ Ｃｈｉｎａ Ｓｔａｒ Ｏｐｔｏｅｌｅｃｔｒｏｎｉｃｓ Ｔｅｃｈｎｏｌｏｇｙ Ｃｏ．， Ｌｔｄ． | アレイ基板、液晶表示パネル及び液晶表示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20030040025A (ko) | 2003-05-22 |
| US7088402B2 (en) | 2006-08-08 |
| CN1178098C (zh) | 2004-12-01 |
| KR100539336B1 (ko) | 2005-12-28 |
| US6897909B2 (en) | 2005-05-24 |
| CN1420383A (zh) | 2003-05-28 |
| JP4019697B2 (ja) | 2007-12-12 |
| TW550417B (en) | 2003-09-01 |
| US20030090599A1 (en) | 2003-05-15 |
| US20050280748A1 (en) | 2005-12-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4019697B2 (ja) | 液晶表示装置 | |
| JP4085170B2 (ja) | 液晶表示装置 | |
| JP3891846B2 (ja) | 液晶表示装置 | |
| JP3881248B2 (ja) | 液晶表示装置および画像表示装置 | |
| US7630046B2 (en) | Liquid crystal display device | |
| US20050202601A1 (en) | Electro-optical device, method of manufacturing the same, and electronic apparatus | |
| JP4082493B2 (ja) | 液晶表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040914 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040914 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20060419 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060824 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060912 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061113 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070904 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070917 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101005 Year of fee payment: 3 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 4019697 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101005 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111005 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111005 Year of fee payment: 4 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111005 Year of fee payment: 4 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111005 Year of fee payment: 4 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| S631 | Written request for registration of reclamation of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313631 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111005 Year of fee payment: 4 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111005 Year of fee payment: 4 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313115 Free format text: JAPANESE INTERMEDIATE CODE: R313121 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111005 Year of fee payment: 4 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121005 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121005 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131005 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |