JP2009239110A - 半導体装置、電気光学装置および電子機器 - Google Patents

半導体装置、電気光学装置および電子機器 Download PDF

Info

Publication number
JP2009239110A
JP2009239110A JP2008084791A JP2008084791A JP2009239110A JP 2009239110 A JP2009239110 A JP 2009239110A JP 2008084791 A JP2008084791 A JP 2008084791A JP 2008084791 A JP2008084791 A JP 2008084791A JP 2009239110 A JP2009239110 A JP 2009239110A
Authority
JP
Japan
Prior art keywords
wiring
layer
semiconductor device
insulating film
wiring layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2008084791A
Other languages
English (en)
Inventor
Mitsutoshi Miyasaka
光敏 宮坂
Atsushi Miyazaki
淳志 宮▲崎▼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2008084791A priority Critical patent/JP2009239110A/ja
Priority to US12/369,240 priority patent/US7989810B2/en
Priority to TW098107834A priority patent/TW200947682A/zh
Priority to CN2009101275871A priority patent/CN101546775B/zh
Publication of JP2009239110A publication Critical patent/JP2009239110A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

【課題】樹脂層などのフレキシブルな層上に形成された場合であっても信頼性に優れる半導体装置の構成を提供する。
【解決手段】本発明に係る樹脂層（Ｓ）上に形成された半導体装置は、複数の下ゲート型薄膜トランジスタを含み、該半導体装置は該下ゲート型薄膜トランジスタを構成する半導体層（１７）と、第一の配線（ＧＬ１、ＧＬ２）と、第二の配線（ＳＬ）と、第一絶縁層（１５）と、ゲート絶縁膜（１９）とを少なくとも有し、該半導体層と該第一の配線と第二の配線の下部には該第一絶縁層と該ゲート絶縁膜が存在し、該半導体層と該第一の配線と第二の配線とが形成されていない箇所では、該第一絶縁層と該ゲート絶縁膜の一部が取り除かれている。該第一絶縁層と該ゲート絶縁膜の一部を取り除いたので、半導体装置に、機械的、または熱的な応力が加えられた場合であっても、当該応力が緩和され、第一絶縁層等におけるクラックの発生を低減できる。
【選択図】図１２

Description

本発明は、半導体装置、特に、フレキシブル基板上に形成される半導体装置に関する。
近年、液晶装置などの電気光学装置の開発において、装置の小型化や軽量化に加え、可撓性や耐衝撃性を図れることからフレキシブル基板の採用が検討されている。
例えば、下記特許文献１には、金属箔を基板に用いたフレキシブルＴＦＴディスプレイの製造技術が開示されている。また、下記特許文献２には、転写技術を用いた電気光学装置の製造方法および当該方法のフレキシブル表示装置への応用技術が開示されている。
特開２００４−１０９９７５号公報 特開２００６−２４５０９１号公報
本発明者等は、樹脂層などで構成されるフレキシブル基板を用いた電気光学装置に係る研究・開発を行っており、装置特性の向上を検討している。
例えば、上記電気光学装置に用いられるアクティブマトリクス基板（アレイ基板）は、薄膜トランジスタ（ＴＦＴ: thin film transistor）と画素電極とを有する画素がアレイ状に配置されており、これら薄膜トランジスタや画素電極は、ガラス基板上に下地絶縁膜として酸化シリコン膜や窒化シリコン膜などの無機系の絶縁膜を全面に形成した後、各種膜を積層することにより形成される。
しかしながら、フレキシブル基板全面に形成された下地絶縁膜上に、薄膜トランジスタや画素電極を形成した構成であると、機械的、または熱的な応力が加わった際に、フレキシブル基板と下地絶縁膜の可撓性の違いから、下地絶縁膜およびその上部の薄膜トランジスタにクラックが生じ、装置特性を劣化させてしまう恐れがあった。
そこで、本発明に係る具体的態様は、樹脂層などのフレキシブルな層上に形成された場合であっても信頼性に優れる半導体装置の構成を提供することを目的とする。
本発明に係る半導体装置は、樹脂層上に形成された半導体装置に於いて、該半導体装置は複数の下ゲート型薄膜トランジスタを含み、該半導体装置は該下ゲート型薄膜トランジスタを構成する半導体層と、第一の配線と、第二の配線と、第一絶縁層と、ゲート絶縁膜とを少なくとも有し、該半導体層と該第一の配線と第二の配線の下部には該第一絶縁層と該ゲート絶縁膜が存在し、該半導体層と該第一の配線と第二の配線とが形成されていない箇所では、該第一絶縁層と該ゲート絶縁膜の一部が取り除かれている事を特徴とする。
かかる構成によれば、第一絶縁層およびゲート絶縁膜を全面ではなく、該半導体層と該第一の配線と第二の配線の下部に設け、これらが形成されていない箇所では、該第一絶縁層と該ゲート絶縁膜の一部を取り除いたので、半導体装置に、機械的、または熱的な応力が加えられた場合であっても、当該応力が緩和され、第一絶縁層等におけるクラックの発生を低減できる。よって、その上部に形成される薄膜トランジスタの特性（信頼性）を向上させることができる。
本発明に係る半導体装置は、樹脂層上に形成された半導体装置に於いて、該半導体装置は配線の一部を構成する第一配線層と第二配線層と、第一絶縁層とゲート絶縁膜とを少なくとも有し、該第一配線層は該第一絶縁層上に形成されており、該第二配線層は該ゲート絶縁膜上に形成されており、該ゲート絶縁膜は該第一配線層と該第二配線層との間に位置し、該第二配線層においては他の配線との交差部を有さず、該第二配線層は、該ゲート絶縁膜の一部を取り除いて該第一配線層と接続されている事を特徴とする。
かかる構成によれば、配線の一部を第一配線層と第二配線層とに分割(多層化）したので、第一配線層下に第一絶縁層を分割して配置することができる。よって、半導体装置に、機械的、または熱的な応力が加えられた場合であっても、下地絶縁膜におけるクラックの発生を低減できる。その結果、半導体装置の信頼性を向上させることができる。
本発明に係る半導体装置は、樹脂層上に形成された半導体装置に於いて、該半導体装置は配線を構成する第一配線層群と第二配線層群と、第一絶縁層とゲート絶縁膜とを少なくとも有し、該第一絶縁層は互いが島状に分離されて樹脂層上に形成されており、該第一配線層群を構成する各第一配線層は互いが島状に分離されており、該島状の第一配線層が該島状の第一絶縁層上に形成されて居る事を特徴とする。なお、第一配線層群は、複数の第１配線層を意味する。第二配線群および半導体層群についても同様である。
かかる構成によれば、第一絶縁層を島状に分離し、その上部に第一配線層を形成したので、半導体装置に、機械的、または熱的な応力が加えられた場合であっても、第一絶縁層におけるクラックの発生を低減できる。その結果、半導体装置の信頼性を向上させることができる。
前記ゲート絶縁膜は互いが島状に分離されて、前記第一配線層群と前記第二配線層群との層間に配置され、該第二配線層群を構成する各第二配線層は互いに島状に分離されており、該島状の第二配線層は該島状のゲート絶縁膜上に形成されて居る。このように、ゲート絶縁膜も互いが島状に分離して配置することにより、半導体装置に加わる応力をさらに低減できる。
前記配線は他の配線と交差しない箇所において、該第一配線層と第二配線層とをつないでいる。このように、他の配線と交差しない箇所において、多層化（第一配線層と第二配線層とを接続）することにより、第一絶縁層をさらに細かく分離することができる。
本発明に係る半導体装置は、樹脂層上に形成された半導体装置に於いて、該半導体装置は複数の下ゲート型薄膜トランジスタと配線とを含み、該半導体装置は該下ゲート型薄膜トランジスタを構成する半導体層群と、該配線を構成する第一配線層群と第二配線層群と、第一絶縁層とゲート絶縁膜とを少なくとも有し、該第一絶縁層は互いが島状に分離されて樹脂層上に形成されており、該半導体層群および第一配線層群を構成する各半導体層および各第一配線層は、該島状の第一絶縁層上に形成されて居る。
かかる構成によれば、第一絶縁層を全面ではなく、各半導体層および各第一配線層毎に分割したので、第一絶縁層へのクラックの発生を低減でき、その上部に形成される薄膜トランジスタの特性を向上させることができる。
前記ゲート絶縁膜は互いが島状に分離されており、該第一配線層群および第二配線層群を構成する第一配線層および第二配線層との層間に配置されている。また、該第二配線層群を構成する各第二配線層は、前記島状のゲート絶縁膜上に形成されて居る。このように、ゲート絶縁膜も互いが島状に分離して配置することにより、薄膜トランジスタに加わる応力をさらに低減できる。
前記配線は他の配線との交差部しない箇所において、該第一配線層と第二配線層とをつないでいる。このように、他の配線と交差しない箇所において、多層化（第一配線層と第二配線層とを接続）することにより、第一絶縁層をさらに細かく分離することができる。
例えば、前記第一絶縁層と前記ゲート絶縁膜とは異なった材質から成る。例えば、前記第一絶縁層が酸化珪素膜から成り、前記ゲート絶縁膜が窒化珪素膜から成る。
本発明に係る電気光学装置は、上記半導体装置を有する。かかる構成によれば、電気光学装置の特性を向上させることができる。
本発明に係る電子機器は、上記半導体装置又は電気光学装置を有する。かかる構成によれば、電子機器の特性を向上させることができる。
以下、本発明の実施の形態を図面を参照しながら詳細に説明する。なお、同一の機能を有するものには同一もしくは関連の符号を付し、その繰り返しの説明を省略する。又、以下ではフレキシブル基板上の半導体装置として転写法を用いた製造方法を例として本発明を説明するが、プラスティック基板や薄い金属基板などのフレキシブル基板に半導体装置を直接形成する製造方法にも本発明は適応可能である。
＜実施の形態１＞
（アレイ基板の構成）
図１は、本実施の形態のアレイ基板の構成を示す回路図である。図１に示すように、アレイ基板は、表示部（表示領域）１ａ内に半導体装置の配線を為すｘ方向に配置された複数のゲート線ＧＬと、半導体装置の他の配線を為すｙ方向に配置された複数のソース線(配線）ＳＬと、ｘ方向に配置された複数のゲート線（配線）ＧＬとを有する。また、各画素は、ソース線ＳＬとゲート線ＧＬとの交点に、マトリクス状に複数配置される。この画素は、画素電極ＰＥおよび薄膜トランジスタを有している。例えば、ソース線ＳＬは、Ｘドライバにより駆動され、また、ゲート線ＧＬは、Ｙドライバにより駆動される。
ここで、本実施の形態のアレイ基板の特徴は、追って詳細に説明するように、下ゲート型薄膜トランジスタを構成する半導体層と、第一の配線（第１ゲート線ＧＬ１および第２ゲート線ＧＬ２）と、第二の配線（ソース線ＳＬ）と、第一絶縁層（下地絶縁膜）と、ゲート絶縁膜とを少なくとも有し、該半導体層と該第一の配線と第二の配線の下部には該第一絶縁層と該ゲート絶縁膜が存在し、該半導体層と該第一の配線と第二の配線とが形成されていない箇所では、該第一絶縁層と該ゲート絶縁膜の一部が取り除かれている(図９参照）。
また、後述する実施の形態２の特徴は、配線を為すゲート線ＧＬが、異なる絶縁層に交互に配置された第一配線層（第１ゲート線ＧＬ１）および第二配線層（第２ゲート線ＧＬ２）よりなり、絶縁層は下地絶縁膜として機能する第一絶縁層とゲート絶縁膜とを少なくとも有し、第一配線層は第一絶縁層上に形成される一方で第二配線層はゲート絶縁膜上に形成され、ゲート絶縁膜は第一配線層と第二配線層との層間に位置して両配線を電気的に絶縁し、この配線が他の配線と交差せぬ部位に於いても第一配線層と第二配線層とが交互に繋がっている。この場合、第二配線層（第２ゲート線ＧＬ２）は第二絶縁膜の一部を取り除いて第一配線層（第１ゲート線ＧＬ１）と接続されている。また、実施の形態２では他の配線を為すソース線ＳＬが、異なる絶縁層に交互に配置された第一配線層（第１ソース線ＳＬ１）および第二配線層（第２ソース線ＳＬ２）よりなり、絶縁層は下地絶縁膜として機能する第一絶縁層とゲート絶縁膜とを少なくとも有し、第一配線層は第一絶縁層上に形成される一方で第二配線層はゲート絶縁膜上に形成され、ゲート絶縁膜は第一配線層と第二配線層との層間に位置して両配線を電気的に絶縁し、この配線が別の配線（例えばゲート線ＧＬ）と交差せぬ部位に於いても第一配線層と第二配線層とが交互に繋がっている。この場合、第二配線層（第２ソース線ＳＬ２）はゲート絶縁膜の一部を取り除いて第一配線層（第１ソース線ＳＬ１）と接続されている。
第一絶縁層となる下地絶縁膜１５は互いが島状に分離されて居る。第１ソース線ＳＬ１や第１ゲート線ＧＬ１と言った第一配線層も各々が島状に分離され、島状の第一配線層は島状の第一絶縁層上に形成される。即ち第一絶縁層は島状の第一配線や容量電極（１８）の下部にのみ分割されて島状に配置され、それ以外の部位からは部分的に取り除かれる。又、ゲート絶縁膜は互いが島状に分離されて居る。第２ソース線ＳＬ２や第２ゲート線ＧＬ２と言った第二配線層も各々が島状に分離され、島状の第二配線層は島状のゲート絶縁膜上に形成される。即ちゲート絶縁膜は島状の第二配線の下部と島状の半導体膜の上部とのみに分割されて配置され、それ以外の部位からは部分的に取り除かれる(図２３参照）。
この下地保護膜１５の役割は、１．半導体膜や金属膜とフレキシブル基板との密着性を改善する事。２．ＴＦＴ製造工程中にプラスティック基板乃至は金属基板などのフレキシブル基板から半導体膜への不純物拡散防止。３．基板が金属の場合に絶縁性確保（素子や配線間の電気的分離）。４．基板が金属や半導体である場合に基板容量（配線と基板との寄生容量）を削減する事、の四つにある。２．の不純物拡散防止も４．の基板容量削減も下地絶縁膜が厚い程此等の効果は顕著となる。又、１．の密着性改善も３．の絶縁性確保も下地絶縁膜が厚い方がその確実性が増す。この様に一般に下地絶縁膜が厚い方が薄膜電子デバイスに取っては好ましい。この様に一般に下地絶縁膜が厚い方が薄膜電子デバイスに取っては好ましい。一方層間絶縁膜２３の役割は配線（例えばゲート線ＧＬ）と他の配線（例えばソース線ＳＬ）との絶縁性を取ると共に此等配線間に発生する寄生容量を最小とする事である。確実に絶縁性を取るためにも、寄生容量を最小とする為にも層間絶縁膜は厚い方が電子デバイスに取っては好ましい。この様に下地絶縁膜も層間絶縁膜も厚い方が好ましいのである。しかしながらフレキシブル基板に形成されるフレキシブル電子デバイスでは下地絶縁膜や層間絶縁膜が厚いと、電子デバイスにクラックが入って壊れやすくなる。要するにフレキシブル電子デバイスでは信頼性の観点から下地絶縁膜と層間絶縁膜とは薄い方が好ましいのである。この矛盾を解決するのが本発明で、本発明は必要な部位にのみ下地絶縁膜や層間絶縁膜を設け、実施の形態２においては此等絶縁膜を複数に分割された島状とするのである。更に本発明では、単一配線で有るが故原理的に一本の配線でまかなえる配線であっても、長い配線（例えば液晶表示装置や電気泳動表示装置等で用いられるゲート配線やソース配線）は異なった絶縁層上に形成された第一配線層郡と第二配線層郡とで結び、第一配線層郡を為す各第一配線は島状の第一絶縁層上に形成し、第二配線層郡を為す各第二配線は島状の第二絶縁層上に形成する。斯うする事で長い大きな絶縁膜の島をなくし、各島は比較的小さく多数に分割される。その結果、フレキシブル電子デバイスに熱的乃至は機械的応力が加えられた場合でも、応力は島状の絶縁膜間で分散され、脆い無機物（酸化珪素膜や窒化珪素膜）から成る下地絶縁膜や層間絶縁膜が割れる事を低減するものである。斯くして本発明の電子デバイスは外的応力に対して割れにくくなり、デバイスの信頼性や寿命が著しく改善されるのである。而も本発明では島状の下地絶縁膜や層間絶縁膜を２００ｎｍから７００ｎｍへと十分厚く形成できる。その結果、２００℃から６００℃と云った温度で製造される低温工程ポリシリコンＴＦＴ（ＬＴＰＳ−ＴＦＴ）を薄膜トランジスタとして用いても、ＬＴＰＳ−ＴＦＴ製造途上で基板から半導体膜への不純物が混入する事態を確実に防ぎ、優れた電気特性を有する薄膜トランジスタを形成できる。更に、半導体膜や金属配線の密着性も良く、素子間の絶縁性も保たれる。フレキシブル基板が金属の場合には半導体膜の下部と金属配線の下部には厚い下地保護膜が形成されているので、基板容量は十分に削減され、高速動作する半導体回路をフレキシブル基板上に形成できるのである。又、ゲート配線とソース配線と云った異なった配線間の短絡欠陥を防止でき、此等の配線間の寄生容量も小さく出来るので、高速で誤動作しない優良な半導体装置となる。尚、フレキシブル基板としてはプラスティックや金属、繊維、紙等が用いられる。
（アレイ基板の製造工程）
図２〜図１３は、本実施の形態のアレイ基板の製造方法を示す断面図又は平面図である。なお、断面図は、例えば、図９のＡ−Ａ部およびＢ−Ｂ部に対応する。これらの図を参照しながら、本実施の形態の薄膜トランジスタの製造方法について説明するとともに、その構成を明確にする。
図２に示すように、フレキシブル基板である基板（便宜的に此処では樹脂層と呼ぶが、無論樹脂に限定される必要はなく、金属や繊維、紙なども含まれる）Ｓの全面上に、下地絶縁膜１５として例えば、酸化シリコン膜（酸化珪素膜）をＣＶＤ法により３００〜５００ｎｍ程度堆積する。ガラス基板上に樹脂膜を形成し、その樹脂膜上にＴＦＴを作製してＴＦＴ完成後にガラス基板から樹脂膜を剥がす場合も樹脂膜が此処では基板Ｓに相当する。なお、酸化シリコン膜に変えて、窒化シリコン膜などの他の無機系の絶縁膜を用いてもよい。
次いで、下地絶縁膜１５上に、導電性膜として例えばＡｌなどの金属膜をスパッタリング法により堆積し、パターニングすることにより第１ゲート線（ゲート電極）ＧＬ１および保持容量の第１電極１８を形成する。図３に示すように、第１電極１８は、ｘ方向に延在するライン状に形成され、ｘ方向に並ぶ画素に関し共通に形成される。第１ゲート線ＧＬ１は、間隔をおいて複数のパターンに分割されｘ方向に配置される。此等の配置の周期は画素周期乃至は画素周期の整数倍に一致させるのが設計の容易さから効果的である。
次いで、図４に示すように、基板Ｓの全面上にゲート絶縁膜１９として、例えば、窒化シリコン膜（窒化珪素膜）をＣＶＤ法により７５ｎｍ程度堆積する。このように、下地絶縁膜１５と異なる材料でゲート絶縁膜１９を形成してもよい。
次いで、ゲート絶縁膜１９の全面上に半導体膜１７として、例えば、不純物をドープしていないアモルファスシリコン膜をＣＶＤ法で堆積する。次いで、半導体膜１７のチャネル領域（第１ゲート線ＧＬ１）上に、略矩形のエッチングストッパー膜（絶縁膜）２０を形成する(図５）。
次いで、図６に示すように、エッチングストッパー膜２０上を含む半導体膜１７上に、不純物ドープ半導体膜２２をＣＶＤ法で堆積する。次いで、半導体膜１７および不純物ドープ半導体膜２２の積層膜を略矩形にエッチングし、さらに、チャネル領域上の不純物ドープ半導体膜２２をエッチングすることによりエッチングストッパー膜２０を露出させる。その結果、図７に示すように、略矩形の半導体膜１７の略中央部にエッチングストッパー膜２０が残存し、さらに、その両側にソース、ドレイン電極となる不純物ドープ半導体膜２２が残存する。この際、第１電極１８の上部においても、半導体膜１７と不純物ドープ半導体膜２２の積層膜Ｃａを略矩形に残存させる。この積層膜Ｃａは、保持容量の第２電極となる。
なお、上記パターンとなるよう半導体膜１７と不純物ドープ半導体膜２２のパターニング（エッチング）が制御できる場合は、エッチングストッパー膜２０の形成工程を省略することができる。
次いで、図８に示すように、ゲート絶縁膜１９および下地絶縁膜１５をパターニングする。この際、図９に示すように、下地絶縁膜１５等を、各画素を構成する半導体膜１７、第１ゲート線ＧＬ１および後述する第２ゲート線ＧＬ２の下部に残存するようパターニングする。また、下地絶縁膜１５等を、第１電極１８の下部に残存するようパターニングする。さらに、下地絶縁膜１５等を、後述する、ソース線ＳＬの形成領域の下部に延在するようパターニングする。また、この際、ゲート線ＧＬ１の両端部上のゲート絶縁膜１９をエッチングすることによりコンタクトホールＣ１を形成する。
次いで、図１０および図１１に示すように、基板Ｓ上に導電性膜として例えばＩＴＯ膜をスパッタリング法で堆積し、パターニングすることにより画素電極ＰＥを形成する。
次いで、図１２および図１３に示すように、基板Ｓ上に導電性膜として例えばＡｌ膜をスパッタリング法で堆積し、パターニングすることにより、不純物ドープ半導体膜２２（ソース、ドレイン電極）上からｙ方向に延在する第１層配線Ｍ１ａ、不純物ドープ半導体膜２２（ソース、ドレイン電極）上において、ｙ方向に延在するソース線ＳＬ、および第１ゲート線ＧＬ１間上にｘ方向に延在する第２ゲート線ＧＬ２を形成する。なお、インクジェット法を用いてソース線ＳＬおよび第２ゲート線ＧＬ２を形成してもよい。例えば、導電性粒子を含む液状材料をインクジェット法を用いて所望の形状に吐出し、乾燥、焼成（固化）することにより導電性膜を形成する。この場合、パターニング（エッチング）工程を省略できる。また、他の導電性膜もインクジェット法を用いて形成してもよい。
以上の工程により、基板Ｓ上に下ゲート型の薄膜トランジスタおよび画素電極ＰＥ（アレイ基板）が形成される。
（電気泳動表示装置の製造工程）
この後、対向電極および電気泳動カプセル層が形成された電気泳動シートを基板Ｓの画素電極ＰＥの露出面に接着することにより電気泳動表示装置が形成される（図示せず）。
以上詳細に説明したように、本実施の形態においては、基板Ｓ上の下地絶縁膜１５が、各画素を構成する半導体膜１７、ｘ方向に延在するゲート線ＧＬ（ＧＬ１、ＧＬ２）、第１電極１８およびソース電極ＳＬの下部に部分的に形成されている(図９参照）。
したがって、下地絶縁膜１５により、半導体膜１７やゲート線ＧＬ等への汚染物の拡散を防止することができる。また、半導体膜１７やゲート線ＧＬ等の密着性を向上させることができる。また、基板Ｓとして導電性の材料を用いた場合でも、基板と半導体膜１７との絶縁および基板とゲート線ＧＬ等との絶縁を図ることができる。
加えて、下地絶縁膜１５が部分的に形成されているため、基板Ｓ上全面に形成されている場合と比較し、下地絶縁膜１５に加わる応力が緩和され、クラックの発生を低減できる。
よって、薄膜トランジスタの破損やその構成膜の亀裂を低減でき、歩留まりの向上やトランジスタ特性（信頼性）の向上を図ることができる。
なお、本実施の形態においては、ゲート線ＧＬを多層化し、第１ゲート線ＧＬ１と第２ゲート線ＧＬ２とで構成したが、第１ゲート線ＧＬ１形成時に、ｘ方向に延在するライン状にゲート線ＧＬを形成してもよい。
＜実施の形態２＞
実施の形態１においては、ゲート線ＧＬを多層化したが、ゲート線ＧＬおよびソース線ＳＬの双方を多層化してもよい。なお、実施の形態１と同一の機能を有するものには同一の符号を付し、その繰り返しの説明を省略する。
（アレイ基板の構成）
本実施の形態のアレイ基板の特徴は、追って詳細に説明するように、ソース線ＳＬが、異なる配線層に、交互に配置された第１ソース線ＳＬ１および第２ソース線ＳＬ２よりなり、ゲート線ＧＬが、異なる配線層に、交互に配置された第１ゲート線ＧＬ１および第２ゲート線ＧＬ２よりなり、下地絶縁膜１５が第１ソース線ＳＬ１や第１ゲート線ＧＬ１の下部に分割されて配置されることにある。なお、薄膜トランジスタが形成される半導体膜の下部や保持容量を形成する場合にはその下部など、必要に応じて下地絶縁膜１５の形成領域を調整してもよい。また、本実施の形態におけるアレイ基板の回路図や下地保護膜１５の役割は、実施の形態１で説明したとおりである。
（アレイ基板の製造工程）
図１４〜図２８は、本実施の形態のアレイ基板の製造方法を示す断面図又は平面図である。なお、断面図は、例えば、図２１のＡ−Ａ部およびＢ−Ｂ部に対応する。これらの図を参照しながら、本実施の形態の薄膜トランジスタの製造方法について説明するとともに、その構成を明確にする。
図１４に示すように、フレキシブル基板である基板（樹脂層）Ｓの全面上に、下地絶縁膜１５として例えば、酸化シリコン膜をＣＶＤ法により３００〜５００ｎｍ程度堆積する。なお、酸化シリコン膜に変えて、窒化シリコン膜などの他の無機系の絶縁膜を用いてもよい。
次いで、下地絶縁膜１５上に、導電性膜として例えばＡｌなどの金属膜をスパッタリング法により堆積し、パターニングすることにより第１ゲート線（ゲート電極）ＧＬ１、第１ソース線ＳＬ１および保持容量の第１電極１８を形成する。図１５に示すように、第１電極１８は、各画素ごとに、ｘ方向に延在するライン状に形成される。第１ゲート線ＧＬ１は、間隔をおいて複数のパターンに分割されｘ方向に配置される。また、第１ソース線ＳＬ１は、間隔をおいて複数のパターンに分割されｙ方向に配置される。
次いで、図１６に示すように、下地絶縁膜１５上をパターニングする。この際、下地絶縁膜１５を、第１ゲート線ＧＬ１、第１ソース線ＳＬ１および第１電極１８の下部にのみ残存するようパターニングする(図１７）。すなわち、各パターンに一定の幅のゆとりを加えた領域の合成領域が、下地絶縁膜１５のパターンとなる(図１７参照）。一定の幅dとは半導体や第一配線層のエッジからアライメント合わせに対する標準偏差σAとエッチング変動に対する標準偏差σEの和の六倍以上離れておりその倍の１２倍以下の距離を言う（６(（σA＋σE）＜ｄ＜１２(（σA＋σE））。パターニングされた絶縁膜の島は小さい方がフレキシブル電子デバイスの信頼性を増すが、小さすぎると半導体や第一配線が下地絶縁膜の島から出て仕舞う弊害がある。標準偏差の６倍を越えてずれる確率は２(１０-9である。それ故に数百万のトランジスタを有し、半導体の島と第一配線層の島との合計が１千万近くの半導体装置でも半導体や第一配線が下地絶縁膜の島から出る期待値は０．１個以下となる。通常、合わせの標準偏差が０．１μｍ程でエッチングの標準偏差が０．２μｍ程なので、幅ｄは１．８μｍ程から３．６μｍ程とすればよい。半導体の島や第一配線層の島が単なる長方形ではなく、曲がった形状の場合、最外周からの距離をｄとして、下地絶縁膜の島を単純な形状（例えば長方形）にしても良い。例えば、図１７では第１ソース線ＳＬ１および保持容量の第１電極１８下の下地絶縁膜１５はＴ字型をして居るが、これを単純な長方形にしても良い。その場合、長方形下地絶縁膜のｙ方向の長さはｙ方向の最外周を為す半導体のエッジからアライメント合わせに対する標準偏差σAとエッチング変動に対する標準偏差σEの和の六倍以上で１２倍以下の距離から定め、長方形下地絶縁膜のｘ方向の長さはｘ方向の最外周を為す第１ゲート線ＧＬ１のエッジからアライメント合わせに対する標準偏差σAとエッチング変動に対する標準偏差σEの和の六倍以上で１２倍以下の距離から定める。なお、実施の形態１においても、同様に、下地絶縁膜１５のパターンを定めてもよい。
次いで、図１８に示すように、基板Ｓの全面上にゲート絶縁膜１９として、例えば、窒化シリコン膜をＣＶＤ法により７５ｎｍ程度堆積する。次いで、ゲート絶縁膜１９の全面上に半導体膜１７として、例えば、不純物をドープしていないアモルファスシリコン膜をＣＶＤ法で堆積する。次いで、半導体膜１７のチャネル領域（第１ゲート線ＧＬ１）上に、略矩形のエッチングストッパー膜２０を形成する(図１９）。
次いで、図２０に示すように、エッチングストッパー膜２０上を含む半導体膜１７上に、不純物ドープ半導体膜２２をＣＶＤ法で堆積する。次いで、半導体膜１７および不純物ドープ半導体膜２２の積層膜を略矩形にエッチングし、さらに、チャネル領域上の不純物ドープ半導体膜２２をエッチングすることによりエッチングストッパー膜２０を露出させる。その結果、図２１に示すように、略矩形の半導体膜１７の略中央部にエッチングストッパー膜２０が残存し、さらに、その両側にソース、ドレイン電極となる不純物ドープ半導体膜２２が残存する。この際、第１電極１８の上部においても、半導体膜１７と不純物ドープ半導体膜２２の積層膜Ｃａを略矩形に残存させる。この積層膜Ｃａは、保持容量の第２電極となる。
なお、上記パターンとなるよう半導体膜１７と不純物ドープ半導体膜２２のパターニング（エッチング）が制御できる場合は、エッチングストッパー膜２０の形成工程を省略することができる。
次いで、図２２に示すように、ゲート絶縁膜１９をパターニングする。なお、図２４に、パターニング後のゲート絶縁膜１９およびコンタクトホールＣ１の形状のみを示す。即ち、ゲート絶縁膜１９を、半導体膜１７および積層膜Ｃａの下部に残存するようパターニングする。この際、後述する第２ゲート線ＧＬ２、第２ソース線ＳＬ２の形成領域にも残存させる。また、第１電極１８間上にも残存させる(図２３、図２４）。さらに、この際、第１ゲート線ＧＬ１、第１ソース線ＳＬ１および第１電極１８の両端部上のゲート絶縁膜１９をエッチングすることによりコンタクトホールＣ１を形成する(図２３、図２４）。
次いで、図２５に示すように、基板Ｓ上に導電性膜として例えばＩＴＯ膜をスパッタリング法で堆積し、パターニングすることにより画素電極ＰＥを形成する(図２６）。
次いで、図２７に示すように、基板Ｓ上に導電性膜として例えばＡｌ膜をスパッタリング法で堆積し、パターニングすることにより、不純物ドープ半導体膜２２（ソース、ドレイン電極）上からｙ方向に延在する配線Ｍ１ａ、第１電極１８間を接続する配線Ｍ１ｂ、第２ゲート線ＧＬ２および第２ソース線ＳＬ２を形成する(図２８）。この第２ゲート線ＧＬ２は、第１ゲート線ＧＬ１間を接続するようｘ方向に間隔を置いて配置され、第２ソース線ＳＬ２は、第１ソース線ＳＬ１間を接続するようｙ方向に間隔を置いて配置される。
ここで、図２８に示すように、第２ゲート線ＧＬ２は、第１ゲート線ＧＬ１間上にゲート絶縁膜１９を介して配置され、第１ソース線ＳＬ１は、第１ソースＳＬ１間上にゲート絶縁膜１９を介して配置される。また、ゲート絶縁膜１９は、第２ソース線ＳＬ２および第２ゲート線ＧＬ２の形成領域に残存するよう分離して配置されている。
また、第１ゲート線ＧＬ１と第２ゲート線ＧＬ２は、これらの層間に位置するゲート絶縁膜１９中に形成されたコンタクトホールＣ１内の導電性膜を介して電気的に接続され、全体としてゲート線を構成する。また、第１ソース線ＳＬ１と第２ソース線ＳＬ２は、これらの層間に位置するゲート絶縁膜１９中に形成されたコンタクトホールＣ１内の導電性膜を介して電気的に接続され、全体としてソース線を構成する。
以上の工程により、基板Ｓ上に下ゲート型の薄膜トランジスタおよび画素電極ＰＥ（アレイ基板）が形成される。
（電気泳動表示装置の製造工程）
この後、対向電極および電気泳動カプセル層が形成された電気泳動シートを基板Ｓの画素電極ＰＥの露出面に接着することにより電気泳動表示装置が形成される（図示せず）。
以上詳細に説明したように、本実施の形態においては、基板Ｓ上の下地絶縁膜１５が、各画素を構成する半導体膜１７、第１ゲート線ＧＬ１、第１ソース線ＳＬ１および第１電極１８の下部にのみ残存するよう分割して形成されている。したがって、下地絶縁膜１５により、半導体膜１７等への汚染物の拡散を防止することができる。また、半導体膜１７等の密着性を向上させることができる。また、基板Ｓとして導電性の材料を用いた場合でも、基板と半導体膜１７等との絶縁を図ることができる。
さらに、下地絶縁膜１５が分離して形成されているため、下地絶縁膜１５に加わる応力が緩和される。言い換えれば、下地絶縁膜１５の分割部（下地絶縁膜が形成されていない領域）で、応力が吸収され、クラックの発生を低減できる。
加えて、ゲート線およびソース線を多層化し、それぞれ下層の配線（ＧＬ１、ＳＬ１）と上層の配線（ＧＬ２、ＳＬ２）とで構成したので、例えば、実施の形態１のように下地絶縁膜１５をライン状に延在する必要がなく、下層の配線（ＧＬ１、ＳＬ１）の下部にのみ分割して配置することができる。よって、下地絶縁膜１５を細かく分割して配置することができ、さらなる応力の緩和を図ることができる。また、下層の配線（ＧＬ１、ＳＬ１）と上層の配線（ＧＬ２、ＳＬ２）との層間絶縁膜となるゲート絶縁膜１９も分割して配置することができ、応力の緩和を図ることができる。
また、ゲート線およびソース線を多層化し、それぞれ下層の配線（ＧＬ１、ＳＬ１）と上層の配線（ＧＬ２、ＳＬ２）とで構成したので、各配線が、短い導電性膜を接続した構成となり、機械的、または熱的な応力が加えられた場合であっても、断線し難くなる。
このように、本実施の形態においては、薄膜トランジスタＴの破損やその構成膜の亀裂を低減でき、歩留まりの向上やトランジスタ特性（信頼性）の向上を図ることができる。
なお、本実施の形態においては、フレキシブル基板である基板Ｓ上に、直接薄膜トランジスタおよび画素電極ＰＥ等を形成したが、転写技術を用いてこれらを形成してもよい。即ち、第１基板上に剥離層を介して薄膜トランジスタおよび画素電極ＰＥを上記と同様に形成し、第２基板上に仮接着層を介して仮転写した後、第３基板上に接着層を介して本転写してもよい。
＜電子機器＞
実施の形態１および２で説明した電気泳動表示装置は、各種電子機器に組み込むことができる。
（電子ペーパー）
例えば、上記電気泳動装置を電子ペーパーに適用することができる。図２９は、電子機器の一例である電子ペーパーを示す斜視図である。
図２９に示す電子ペーパー１０００は、紙と同様の質感および柔軟性を有するリライタブルシートで構成される本体１００１と、表示ユニット１００２とを備えている。このような電子ペーパー１０００では、表示ユニット１００２が、前述したような電気泳動装置で構成されている。
なお、上記実施の形態においては、上記電気泳動装置を例に説明したが、本発明は、この他、液晶装置や有機ＥＬ（Electro-Luminescence）装置などの各種電気光学装置（表示装置）にも適用可能である。
（他の電子機器）
上記各種電気光学装置を有する電子機器の例として、図２９および図３０に示すものが挙げられる。
図３０は、電子機器の一例である携帯電話機を示す斜視図である。この携帯電話機１１００は、表示部１１０１を備え、当該表示部に、上記電気光学装置を組み込むことができる。
図３１は、電子機器の一例である携帯型情報処理装置を示す斜視図である。この携帯型情報処理装置１２００は、キーボード等の入力部１２０１、演算手段や記憶手段などが格納された本体部１２０２、及び表示部１２０３を備えている。当該表示部に、上記電気光学装置を組み込むことができる。
この他、例えば、テレビ、ビューファインダ型、モニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、電子新聞、ワードプロセッサ、パーソナルコンピュータ、ワークステーション、テレビ電話、ＰＯＳ端末、タッチパネルを備えた機器等にも適用できる。これらの各種電子機器の表示部に、上記電気光学装置を組み込むことができる。
なお、上記実施の形態を通じて説明された実施例や応用例は、用途に応じて適宜に組み合わせて、又は変更若しくは改良を加えて用いることができ、本発明は上述した実施の形態の記載に限定されるものではない。
例えば、上記実施の形態において説明した各種材料は一例であり、適宜変更が可能である。また、上記実施の形態において説明した各部材のパターン形状は、本発明の趣旨を逸脱しない範囲で適宜変更が可能である。
実施の形態１のアレイ基板の構成を示す回路図である。 実施の形態１のアレイ基板の製造方法を示す断面図である。 実施の形態１のアレイ基板の製造方法を示す平面図である。 実施の形態１のアレイ基板の製造方法を示す断面図である。 実施の形態１のアレイ基板の製造方法を示す平面図である。 実施の形態１のアレイ基板の製造方法を示す断面図である。 実施の形態１のアレイ基板の製造方法を示す平面図である。 実施の形態１のアレイ基板の製造方法を示す断面図である。 実施の形態１のアレイ基板の製造方法を示す平面図である。 実施の形態１のアレイ基板の製造方法を示す断面図である。 実施の形態１のアレイ基板の製造方法を示す平面図である。 実施の形態１のアレイ基板の製造方法を示す断面図である。 実施の形態１のアレイ基板の製造方法を示す平面図である。 実施の形態２のアレイ基板の製造方法を示す断面図である。 実施の形態２のアレイ基板の製造方法を示す平面図である。 実施の形態２のアレイ基板の製造方法を示す断面図である。 実施の形態２のアレイ基板の製造方法を示す平面図である。 実施の形態２のアレイ基板の製造方法を示す断面図である。 実施の形態２のアレイ基板の製造方法を示す平面図である。 実施の形態２のアレイ基板の製造方法を示す断面図である。 実施の形態２のアレイ基板の製造方法を示す平面図である。 実施の形態２のアレイ基板の製造方法を示す断面図である。 実施の形態２のアレイ基板の製造方法を示す平面図である。 実施の形態２のアレイ基板の製造方法を示す平面図である。 実施の形態２のアレイ基板の製造方法を示す断面図である。 実施の形態２のアレイ基板の製造方法を示す平面図である。 実施の形態２のアレイ基板の製造方法を示す断面図である。 実施の形態２のアレイ基板の製造方法を示す平面図である。 電子機器の一例である電子ペーパーを示す斜視図である。 電子機器の一例である携帯電話機を示す斜視図である。 電子機器の一例である携帯型情報処理装置を示す斜視図である。
符号の説明
１ａ…表示部、１３…剥離層、１５…下地絶縁膜、１７…半導体膜、１８…第１電極、１９…ゲート絶縁膜、２０…エッチングストッパー膜、２２…不純物ドープ半導体膜、１０００…電子ペーパー、１００１…本体、１００２…表示ユニット、１１００…携帯電話機、１１０１…表示部、１２００…携帯型情報処理装置、１２０１…入力部、１２０２…本体部、１２０３…表示部、Ｃ１…コンタクトホール、Ｃａ…積層膜、ＧＬ１…第１ゲート線、ＧＬ２…第２ゲート線、Ｍ１ａ、Ｍ１ｂ…配線、ＰＥ…画素電極、Ｓ…基板、Ｓ４０…電気泳動シート、ＳＬ１…第１ソース線、ＳＬ２…第２ソース線

Claims (13)

  1. 樹脂層上に形成された半導体装置に於いて、
    該半導体装置は複数の下ゲート型薄膜トランジスタを含み、
    該半導体装置は該下ゲート型薄膜トランジスタを構成する半導体層と、第一の配線と、第二の配線と、第一絶縁層と、ゲート絶縁膜とを少なくとも有し、
    該半導体層と該第一の配線と第二の配線の下部には該第一絶縁層と該ゲート絶縁膜が存在し、
    該半導体層と該第一の配線と第二の配線とが形成されていない箇所では、該第一絶縁層と該ゲート絶縁膜の一部が取り除かれている事を特徴とする半導体装置。
  2. 樹脂層上に形成された半導体装置に於いて、
    該半導体装置は配線の一部を構成する第一配線層と第二配線層と、第一絶縁層とゲート絶縁膜とを少なくとも有し、
    該第一配線層は該第一絶縁層上に形成されており、
    該第二配線層は該ゲート絶縁膜上に形成されており、
    該ゲート絶縁膜は該第一配線層と該第二配線層との層間に位置し、
    該第二配線層においては他の配線との交差部を有さず、該第二配線層は、該ゲート絶縁膜の一部を取り除いて該第一配線層と接続されている事を特徴とする半導体装置。
  3. 樹脂層上に形成された半導体装置に於いて、
    該半導体装置は配線を構成する第一配線層群と第二配線層群と、第一絶縁層とゲート絶縁膜とを少なくとも有し、
    該第一絶縁層は互いが島状に分離されて樹脂層上に形成されており、
    該第一配線層群を構成する各第一配線層は互いが島状に分離されており、該島状の第一配線層が該島状の第一絶縁層上に形成されて居る事を特徴とする半導体装置。
  4. 前記ゲート絶縁膜は互いが島状に分離されて、前記第一配線層群と前記第二配線層群との層間に配置され、
    該第二配線層群を構成する各第二配線層は互いに島状に分離されており、該島状の第二配線層は該島状のゲート絶縁膜上に形成されて居る事を特徴とする請求項３に記載の半導体装置。
  5. 前記配線は他の配線と交差しない箇所において、該第一配線層と第二配線層とをつないでいる事を特徴とする請求項４に記載の半導体装置。
  6. 樹脂層上に形成された半導体装置に於いて、
    該半導体装置は複数の下ゲート型薄膜トランジスタと配線とを含み、
    該半導体装置は該下ゲート型薄膜トランジスタを構成する半導体層群と、該配線を構成する第一配線層群と第二配線層群と、第一絶縁層とゲート絶縁膜とを少なくとも有し、
    該第一絶縁層は互いが島状に分離されて樹脂層上に形成されており、
    該半導体層群および第一配線層群を構成する各半導体層および各第一配線層は、該島状の第一絶縁層上に形成されて居る事を特徴とする半導体装置。
  7. 前記ゲート絶縁膜は互いが島状に分離されており、該第一配線層群および第二配線層群を構成する第一配線層および第二配線層との層間に配置されている事を特徴とする請求項６に記載の半導体装置。
  8. 該第二配線層群を構成する各第二配線層は、前記島状のゲート絶縁膜上に形成されて居る事を特徴とする請求項７に記載の半導体装置。
  9. 前記配線は他の配線と交差しない箇所において、該第一配線層と第二配線層とをつないでいる事を特徴とする請求項６乃至８のいずれか一項に記載の半導体装置。
  10. 前記第一絶縁層と前記ゲート絶縁膜とは異なった材質から成る事を特徴とする請求項２乃至９のいずれか一項に記載の半導体装置。
  11. 前記第一絶縁層が酸化珪素膜から成り、前記ゲート絶縁膜が窒化珪素膜から成る事を特徴とする請求項１０に記載の半導体装置。
  12. 請求項１乃至１１記載のいずれか一項記載の半導体装置を有することを特徴とする電気光学装置。
  13. 請求項１乃至１１記載のいずれか一項記載の半導体装置又は請求項１２記載の電気光学装置を有することを特徴とする電子機器。
JP2008084791A 2008-03-27 2008-03-27 半導体装置、電気光学装置および電子機器 Withdrawn JP2009239110A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2008084791A JP2009239110A (ja) 2008-03-27 2008-03-27 半導体装置、電気光学装置および電子機器
US12/369,240 US7989810B2 (en) 2008-03-27 2009-02-11 Semiconductor device, electrooptical apparatus, and electronic system
TW098107834A TW200947682A (en) 2008-03-27 2009-03-11 Semiconductor device, electrooptical apparatus, and electronic system
CN2009101275871A CN101546775B (zh) 2008-03-27 2009-03-23 半导体装置、电光装置及电子设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008084791A JP2009239110A (ja) 2008-03-27 2008-03-27 半導体装置、電気光学装置および電子機器

Publications (1)

Publication Number Publication Date
JP2009239110A true JP2009239110A (ja) 2009-10-15

Family

ID=41115724

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008084791A Withdrawn JP2009239110A (ja) 2008-03-27 2008-03-27 半導体装置、電気光学装置および電子機器

Country Status (4)

Country Link
US (1) US7989810B2 (ja)
JP (1) JP2009239110A (ja)
CN (1) CN101546775B (ja)
TW (1) TW200947682A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017116904A (ja) * 2015-12-21 2017-06-29 株式会社ジャパンディスプレイ 表示装置
JP2017188510A (ja) * 2016-04-01 2017-10-12 大日本印刷株式会社 電子デバイス、電子デバイスの製造方法、及び電子デバイスを備える実装基板
JP2019525238A (ja) * 2016-07-25 2019-09-05 シェンジェン ロイオル テクノロジーズ カンパニー リミテッドＳｈｅｎｚｈｅｎ Ｒｏｙｏｌｅ Ｔｅｃｈｎｏｌｏｇｉｅｓ Ｃｏ．， Ｌｔｄ． アレイ基板及びアレイ基板の製造方法

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012182426A (ja) * 2011-02-09 2012-09-20 Canon Inc 固体撮像装置、固体撮像装置を用いた撮像システム及び固体撮像装置の製造方法
CN104350532B (zh) * 2012-06-15 2018-04-06 索尼公司 显示装置、半导体装置和制造显示装置的方法
KR102288845B1 (ko) * 2015-01-12 2021-08-11 삼성디스플레이 주식회사 터치 센서를 포함하는 표시 장치
KR102657577B1 (ko) 2016-08-22 2024-04-15 삼성디스플레이 주식회사 표시 장치
CN108172174B (zh) 2016-12-07 2020-04-07 元太科技工业股份有限公司 像素阵列基板
CN111158199B (zh) * 2020-01-23 2022-10-28 京东方科技集团股份有限公司 一种阵列基板和显示装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7060153B2 (en) * 2000-01-17 2006-06-13 Semiconductor Energy Laboratory Co., Ltd. Display device and method of manufacturing the same
KR100756251B1 (ko) * 2001-08-27 2007-09-06 엘지.필립스 엘시디 주식회사 액정표시장치용 어레이기판 제조방법
JP4019697B2 (ja) * 2001-11-15 2007-12-12 株式会社日立製作所 液晶表示装置
KR20030093519A (ko) * 2002-06-03 2003-12-11 삼성전자주식회사 액정 표시 장치용 박막 트랜지스터 어레이 기판
TW548853B (en) * 2002-09-13 2003-08-21 Ind Tech Res Inst Method of manufacturing flexible TFT display
KR100519372B1 (ko) * 2002-12-31 2005-10-07 엘지.필립스 엘시디 주식회사 액정표시장치 및 그 제조방법
KR101050300B1 (ko) * 2004-07-30 2011-07-19 엘지디스플레이 주식회사 액정 표시 장치용 어레이 기판 및 그 제조 방법
JP4882244B2 (ja) 2005-03-01 2012-02-22 セイコーエプソン株式会社 転写方法、転写物の製造方法及び回路基板の製造方法
US8900970B2 (en) * 2006-04-28 2014-12-02 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a semiconductor device using a flexible substrate
KR101415560B1 (ko) * 2007-03-30 2014-07-07 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017116904A (ja) * 2015-12-21 2017-06-29 株式会社ジャパンディスプレイ 表示装置
JP2017188510A (ja) * 2016-04-01 2017-10-12 大日本印刷株式会社 電子デバイス、電子デバイスの製造方法、及び電子デバイスを備える実装基板
JP2019525238A (ja) * 2016-07-25 2019-09-05 シェンジェン ロイオル テクノロジーズ カンパニー リミテッドＳｈｅｎｚｈｅｎ Ｒｏｙｏｌｅ Ｔｅｃｈｎｏｌｏｇｉｅｓ Ｃｏ．， Ｌｔｄ． アレイ基板及びアレイ基板の製造方法

Also Published As

Publication number Publication date
TW200947682A (en) 2009-11-16
US7989810B2 (en) 2011-08-02
CN101546775A (zh) 2009-09-30
US20090242890A1 (en) 2009-10-01
CN101546775B (zh) 2013-07-17

Similar Documents

Publication Publication Date Title
JP2009239110A (ja) 半導体装置、電気光学装置および電子機器
US9773853B2 (en) Organic light-emitting diode display with bent substrate
EP2871517B1 (en) Array substrate for display panel and method for manufacturing thereof
US10591763B2 (en) Display device
JP6076626B2 (ja) 表示装置及びその製造方法
JP2009188317A (ja) 半導体装置、電気光学装置、電子機器、半導体装置の製造方法、電気光学装置の製造方法および電子機器の製造方法
US9406701B2 (en) Array substrate and method for fabricating the same, and display device
CN110349973B (zh) 阵列基板及其制作方法、显示装置
JP2002040481A (ja) 表示装置、その製造方法、及び配線基板
US8877570B2 (en) Array substrate with improved pad region and method for manufacturing the same
JP5440996B2 (ja) 半導体装置、電気光学装置および電子機器
CN111199992A (zh) 具有垂直结构的晶体管以及电子装置
KR20090103766A (ko) 반도체 장치, 전기 광학 장치 및 전자 기기
JP2011158559A (ja) 電子デバイス用基板および接続構造
CN114188385A (zh) 柔性显示面板
US20070057256A1 (en) Element forming substrate, active matrix substrate, and method of manufacturing the same
JP2018180413A (ja) 表示装置、および表示装置の製造方法
JP5964967B2 (ja) 半導体装置およびその製造方法
US8058653B2 (en) Thin film transistor array panel
KR101328810B1 (ko) 액정표시장치 및 그 제조방법
JP2002099225A (ja) 表示装置用アレイ基板及びその製造方法
WO2007111044A1 (ja) 液晶表示装置
WO2016208414A1 (ja) 素子基板および素子基板の製造方法ならびに表示装置
KR100580825B1 (ko) 액티브 메트릭스 기판 제조방법 및 이에 의해 제조되는 게이트
JP2009271462A (ja) アレイ基板及び画像表示装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100922

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20121206