JP2017116904A - 表示装置 - Google Patents

表示装置 Download PDF

Info

Publication number
JP2017116904A
JP2017116904A JP2016020546A JP2016020546A JP2017116904A JP 2017116904 A JP2017116904 A JP 2017116904A JP 2016020546 A JP2016020546 A JP 2016020546A JP 2016020546 A JP2016020546 A JP 2016020546A JP 2017116904 A JP2017116904 A JP 2017116904A
Authority
JP
Japan
Prior art keywords
wiring
insulating layer
opening
display device
pixel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016020546A
Other languages
English (en)
Other versions
JP2017116904A5 (ja
JP6412036B2 (ja
Inventor
木村 泰一
Taiichi Kimura
泰一 木村
拓磨 西ノ原
Takuma Nishinohara
拓磨 西ノ原
敏彦 糸賀
Toshihiko Itoga
敏彦 糸賀
秋元 肇
Hajime Akimoto
秋元  肇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Display Inc
Original Assignee
Japan Display Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Japan Display Inc filed Critical Japan Display Inc
Priority to TW105138044A priority Critical patent/TWI612658B/zh
Priority to KR1020160163206A priority patent/KR101947878B1/ko
Priority to US15/373,533 priority patent/US9837475B2/en
Priority to CN201611152514.4A priority patent/CN106898612B/zh
Publication of JP2017116904A publication Critical patent/JP2017116904A/ja
Publication of JP2017116904A5 publication Critical patent/JP2017116904A5/ja
Priority to US15/798,896 priority patent/US10374023B2/en
Application granted granted Critical
Publication of JP6412036B2 publication Critical patent/JP6412036B2/ja
Priority to US16/451,523 priority patent/US10586839B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/131Interconnections, e.g. wiring lines or terminals
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1218Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/124Insulating layers formed between TFT elements and OLED elements
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00Organic light-emitting devices
    • H10K50/80Constructional details
    • H10K50/87Arrangements for heating or cooling
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/121Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/122Pixel-defining structures or layers, e.g. banks
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80Constructional details
    • H10K59/87Passivation; Containers; Encapsulations
    • H10K59/873Encapsulations
    • H10K59/8731Encapsulations multilayered coatings having a repetitive structure, e.g. having multiple organic-inorganic bilayers
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/821Patterning of a layer by embossing, e.g. stamping to form trenches in an insulating layer
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10Substrates, e.g. flexible substrates
    • H10K77/111Flexible substrates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301Details of OLEDs
    • H10K2102/311Flexible OLED
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/121Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/121Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/123Connection of the pixel electrodes to the thin film transistors [TFT]
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80Constructional details
    • H10K59/8794Arrangements for heating and cooling
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00Energy generation through renewable energy sources
    • Y02E10/50Photovoltaic [PV] energy
    • Y02E10/549Organic PV cells

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Optics & Photonics (AREA)
  • Electroluminescent Light Sources (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

【課題】可撓性を有する表示装置の信頼性向上を目的の一つとする。【解決手段】可撓性を有する基板と、可撓性を有する基板上のトランジスタと表示素子を含む画素と、画素に信号を送信する一方向に延伸する第1配線と、一方向と交差する方向に延伸する第2配線と、第1配線又は第2配線の上層の無機絶縁層と、無機絶縁層の上層の有機絶縁層と、を含み、無機絶縁層は、第1配線又は第2配線の上面部を露出させる開口部を有し、有機絶縁層は開口部を埋め込むように設けられている表示装置が提供される。【選択図】図5

Description

本発明は表示装置に係り、本明細書で開示される発明の一実施形態は、可撓性を有する表示装置に設けられる層間絶縁層の構成に関する。
硬質のガラス基板を用いて作製される平板状の表示装置ではなく、プラスチックフィルム等の可撓性を有する基板を用いたシート状の表示装置(このような表示装置は「シートディスプレイ」とも呼ばれる。)の開発が進められている。シートディスプレイであれば、軽量で割れにくく、折り曲げたり曲面状に湾曲させたりすることが可能となるため、新たな用途開発が期待される。
表示装置における表示部は、マトリクス状に配列する画素を、薄膜トランジスタによって形成される画素回路によって駆動している。薄膜トランジスタは、半導体膜、ゲート絶縁膜及びゲート電極を含んで構成され、層間絶縁層を介して設けられる走査信号線、映像信号線等によって画素回路が形成されている。
しかし、可撓性を有する基板を曲げると、表示部の略全面に無機絶縁材料で形成されるゲート絶縁膜や層間絶縁膜にクラックが発生して、表示装置の信頼性に悪影響を及ぼすことが問題となる。そこで、このような問題に対処するために、薄膜トランジスタが形成されない領域に存在する絶縁膜の積層体(ゲート絶縁膜、層間絶縁膜を含む積層体)を除去することで、この絶縁膜積層体を島状に分離する構造が開示されている(特許文献1参照)。
特開2007−288078号公報
ところで、可撓性基板として用いられる樹脂基板は、ガラス基板に比べて透湿性及び吸湿性が高いため、窒化シリコン膜等によるバリア膜を必要としている。特許文献1で開示される表示装置では、薄膜トランジスタの下地面に設けられる絶縁膜まで除去してしまうので、水分が表示装置の内部に拡散してしまうという問題がある。表示装置に内部に拡散した水分は、薄膜トランジスタのみでなく、液晶や有機エレクトロルミネセンス材料を用いて形成される表示素子を劣化させる原因となる。したがって、特許文献1で開示されるような構造の表示装置では、可撓性基板の曲げに対する耐性を高めることはできるものの、水分等による素子の劣化によって信頼性が低下するという問題がある。
このような問題に鑑み、本発明は、可撓性を有する表示装置の信頼性を向上させることを目的の一つとする。
本発明の一実施形態によれば、可撓性を有する基板と、可撓性を有する基板上のトランジスタと表示素子を含む画素と、画素に信号を送信する一方向に延伸する第1配線と、一方向と交差する方向に延伸する第2配線と、第1配線又は第2配線の上層の無機絶縁層と、無機絶縁層の上層の有機絶縁層と、を含み、無機絶縁層は、第1配線又は第2配線の上面部を露出させる開口部を有し、有機絶縁層は開口部を埋め込むように設けられている表示装置が提供される。
本発明の一実施形態によれば、一方向及び一方向と交差する方向に複数の画素が配列し、一方向に沿って延伸し、一方向に配列する複数の画素に信号を送信する第1配線と、一方向と交差する方向に延伸し、一方向と交差する方向に沿って配列する複数の画素に信号を送信する第2配線と、第1配線及び第2配線の少なくとも一方を被覆する無機絶縁層と、を含む画素部を有し、無機絶縁層は、第1配線及び第2配線の少なくとも一方を露出させる開口部を有し、開口部は、一方向及び一方向と交差する方向の少なくとも一方の方向に沿って設けられている表示装置が提供される。
本発明の一実施形態に係る表示装置の外観を示す斜視図である。 本発明の一実施形態に係る表示装置の構成を示す図である。 本発明の一実施形態に係る表示装置の画素の等価回路を示す図である。 本発明の一実施形態に係る表示装置の画素のレイアウトを示す平面図である。 本発明の一実施形態に係る表示装置の画素部の構成を示す平面図である。 本発明の一実施形態に係る表示装置の画素部の構造を示す断面図である。 本発明の一実施形態に係る表示装置の画素部の構造を示す断面図である。 本発明の一実施形態に係る表示装置の画素部の構成を示す平面図である。 本発明の一実施形態に係る表示装置の画素部の構造を示す断面図である。 本発明の一実施形態に係る表示装置の画素部の構成を示す平面図である。 本発明の一実施形態に係る表示装置の画素部の構造を示す断面図である。 本発明の一実施形態に係る表示装置の画素部の構成を示す平面図である。 本発明の一実施形態に係る表示装置の画素部の構造を示す断面図である。 本発明の一実施形態に係る表示装置の画素のレイアウトを示す平面図である。 本発明の一実施形態に係る表示装置の画素部の構成を示す平面図である。 本発明の一実施形態に係る表示装置の画素部の構造を示す断面図である。 本発明の一実施形態に係る表示装置の画素部の構造を示す断面図である。 本発明の一実施形態に係る表示装置の画素部の構造を示す断面図である。 本発明の一実施形態に係る表示装置の画素部の構成を示す平面図である。 本発明の一実施形態に係る表示装置の画素部の構造を示す断面図である。 本発明の一実施形態に係る表示装置の画素部の構造を示す断面図である。 本発明の一実施形態に係る表示装置の外観を示す斜視図である。 本発明の一実施形態に係る表示装置の画素部の構造を示す断面図である。 本発明の一実施形態に係る表示装置の画素部の構成を示す断面図である。 本発明の一実施形態に係る表示装置の画素部の構成を示す平面図である。 本発明の一実施形態に係る表示装置の画素部の構造を示す断面図である。 本発明の一実施形態に係る表示装置の画素部の構成を示す平面図である。
以下、本発明の実施の形態を、図面等を参照しながら説明する。但し、本発明は多くの異なる態様で実施することが可能であり、以下に例示する実施の形態の記載内容に限定して解釈されるものではない。図面は説明をより明確にするため、実際の態様に比べ、各部の幅、厚さ、形状等について模式的に表される場合があるが、あくまで一例であって、本発明の解釈を限定するものではない。また、本明細書と各図において、既出の図に関して前述したものと同じ要素には、同一の符号を付して、詳細な説明を適宜省略することがある。符号の末尾付される「a」、「b」等の記号は同じ要素を識別するために用いられることがある。さらに各要素に対する「第1」、「第2」と付記された文字は、各要素を区別するために用いられる便宜的な標識であり、特段の説明がない限りそれ以上の意味を有さない。
本明細書において、ある部材又は領域が他の部材又は領域の「上に(又は下に)」あるとする場合、特段の限定がない限りこれは他の部材又は領域の直上(又は直下)にある場合のみでなく他の部材又は領域の上方(又は下方)にある場合を含み、すなわち、他の部材又は領域の上方(又は下方)において間に別の構成要素が含まれている場合も含む。
本明細書において、表示装置は第1基板を含む。第1基板は、少なくとも平面状の一主面を有し、この一主面上に複数の被膜が設けられ層構造が形成される。以下の説明では、断面視において、第1基板の一主面を基準とし、その一主面の上方側を「上」、「上層」又は「上方」として説明する。
[表示装置の構成]
図1は、本発明の一実施形態に係る表示装置100の斜視図を示す。表示装置100は、複数の画素116が配列する画素部106を有し、この画素部106によって表示画面が形成される。画素116は第1基板102に形成される。第1基板102は可撓性を有する基材が適用される。例えば、第1基板102として、シート状の有機樹脂フィルムが用いられる。また、第1基板102に設けられる画素部106を覆うように、第2基板104が設けられる。第2基板104は封止部材であり、第1基板102と同様にシート状の部材を適用可能である。また、第2基板104に対応する封止部材として、樹脂材料がコーティングされていてもよい。
表示装置100は、第1基板102に画素部106が設けられる場合、表示画面は第2基板104側から視認される場合、又は第1基板102側から視認される場合の双方の場合があり得る。図1で示す表示装置100は、第2基板104側から画素部106により形成される表示画面を視認する構成を有するものとする。
表示装置100は、第1基板102が可撓性を有することにより、表示画面を少なくとも一方向に湾曲させることが可能となっている。図1は、表示装置100を一方向(図1で示すX方向)に湾曲させた状態を例示する。表示装置100は、表示画面が凸面となるように湾曲されている。なお、図1は、表示装置100がX方向に湾曲する例を示すが、本発明はこれに限定されない。表示装置100を一方向と交差する方向(図1で示すY方向)に湾曲させることも可能であり、さらにX方向及びY方向の双方に曲げることが可能である。また、X方向及びY方向に対し、斜め方向に曲げることも可能な構成を含んでいる。表示装置100は、表示画面を凸面に湾曲させることに加え、凹面に湾曲させることも可能な構成を有する。
図2は、このような表示装置100の回路構成を示す。表示装置100は、画素116が配列する画素部106、第1駆動回路108、第2駆動回路110、第3駆動回路112、複数の端子118を含む端子部114を備える。これらの各部位は、可撓性を有する第1基板102上に設けられる。本発明の一実施形態において、画素116に表示素子として発光素子が設けられるものとする。なお、表示素子は発光素子に限定されず、画像を表示するために用いられる他の素子が適用されてもよい。例えば、液晶の電気光学効果を利用した液晶素子、エレクトロクロミック素子が用いられてもよい。
画素部106は、行方向(図2で示すX方向)に第1ゲート配線120及び第2ゲート配線122が配設され、列方向(図2で示すY方向)にデータ配線124が配設される。また、画素部106は、各画素116の発光素子に電力を供給する第1電源線126が配設されている。第1駆動回路108は第1ゲート配線120に信号を出力し、第2駆動回路110は第2ゲート配線122に信号を出力し、第3駆動回路112はデータ配線124に信号を出力する。端子部114は、表示装置100を駆動する信号が入力される。
なお、図2は、画素116が行方向及び列方向に正方配列する一例を示すが、本発明の一実施形態はこれに限定されない。例えば、画素116の配列として、デルタ配列やペンタイル(Pen Tile)配列等、他の配列形式も適用され得る。また、表示装置100において、駆動回路、信号線、電源線の各構成は適宜変更可能である。
図3は、画素116における回路構成(画素回路)の一例を示す。画素回路は、第1トランジスタ130、第2トランジスタ132、駆動トランジスタ134、発光素子136、保持容量素子138を含む。駆動トランジスタ134は、制御端子としてのゲートと、入出力端子としてのソース及びドレインの各端子を有する。例えば、図3では、駆動トランジスタ134のドレインが第2トランジスタ132を介して第1電源線126と電気的に接続され、ソースが発光素子136の一方の端子と電気的に接続されている。発光素子136は、一方の端子が駆動トランジスタ134及び第2トランジスタ132を介して第1電源線126と接続され、他方の端子が第2電源線128と接続されている。第1電源線126には高電位(PVDD)が与えられ、第2電源線128には低電位(PVSS)が与えられる。
駆動トランジスタ134のゲートは、第1トランジスタ130を介してデータ配線124と電気的に接続される。第1トランジスタ130は、第1ゲート配線120に与えられる制御信号SG(振幅VGH/VGLを有する)によってオンオフ(ON/OFF)の動作が制御される。第1トランジスタ130は、高電位の制御信号VGHによってオンに制御され、低電位の制御信号VGLによってオフに制御される。第1トランジスタ130がオンのとき、データ配線124のデータ信号に基づく電位が駆動トランジスタ134のゲートに与えられる。第2トランジスタ132は、第2ゲート配線122に与えられる制御信号BG(振幅VGH/VGLを有する)によって、同様にオンオフ(ON/OFF)の動作が制御される。
駆動トランジスタ134のソースとゲートとの間には、保持容量素子138が設けられる。保持容量素子138によって駆動トランジスタ134のゲート電位が保持される。発光素子136の発光強度は、駆動トランジスタ134のドレイン電流によって制御される。駆動トランジスタ134のゲートにデータ信号に基づく電位が与えられ、第2トランジスタ132がオンになると発光素子136へ電流が流れる。これにより発光素子136は発光する。
図4は、画素116における、第1トランジスタ130、第2トランジスタ132、駆動トランジスタ134、発光素子136、保持容量素子138、第1ゲート配線120、第2ゲート配線122、データ配線124、第1電源線126の配置を示す。
駆動トランジスタ134は、半導体層142a、ゲート電極148aを有する。半導体層142aのソース領域は第1コンタクトホール166aにおいてソース配線154と接続され、ドレイン領域は第2コンタクトホール166bにおいてドレイン配線156と接続される。ソース配線154は第3コンタクトホール166cにおいて画素電極162と接続される。第1トランジスタ130は、半導体層142b、ゲート電極148bを有し、ゲート電極148bは一方向(図4で示すX方向)に延伸する第1ゲート配線120aと接続される。第1トランジスタ130は、ソース及びドレインに対応する入出力端子の一方が、一方向と交差する方向(図4で示すY方向)に延伸するデータ配線124aと接続され、他方が駆動トランジスタ134のゲート電極148aと接続するゲート配線150と接続される。第2トランジスタ132は、半導体層142c、ゲート電極148cを有し、ゲート電極148cは一方向(図4で示すX方向)に延伸する第2ゲート配線122aと接続されている。第2トランジスタ132は、ソース及びドレインに対応する入出力端子の一方が、一方向と交差する方向(図4で示すY方向)に延伸する第1電源線126aと接続され、他方が駆動トランジスタ134のドレインに接続するドレイン配線156と接続されている。保持容量素子138は、半導体層142a、保持容量電極164が重なる領域に形成される。なお、図4において、ゲート絶縁層、層間絶縁層等は省略されている。
本発明の一実施形態に係る表示装置100は、図1で示すように表示画面を含む領域を曲げることが可能である。そして、表示装置100は、画素部106を湾曲させる場合でも、信頼性の低下を防ぐ構造を含んでいる。以下、その詳細を説明する。
[第1の実施形態]
本実施形態は、少なくとも一方向に曲げることが可能な表示装置の構造を例示する。図5は、図4で示す構成を有する画素116が、画素部106において配列する態様を示す。図5は、第1画素116a、第2画素116b、第3画素116c及び第4画素116d、一方向(図5で示すX方向)に延伸する第1ゲート配線120a,120b,120c、第2ゲート配線122a,122b,122c、一方向と交差する方向(図5で示すY方向)に延伸するデータ配線124a,124b,124c、及び第1電源線126a,126d,126cを示す。すなわち、画素部106において、第1ゲート配線120及び第2ゲート配線122は、第1画素116aと第4画素116dが配列する方向に沿って延伸し、データ配線124と第1電源線126は、第1画素116aと第2画素116bが配列する方向に延伸する。
図5では明示されないが、第1ゲート配線120a,120b及び第2ゲート配線122a,122bと、データ配線124a,124b及び第1電源線126a,126bとの間には、無機絶縁材料で形成される第1絶縁層が設けられている。そして、第1絶縁層は、第1ゲート配線120a,120b,120cの上面部を開口する第1開口部176a〜176fが設けられている。また、第1絶縁層は、第2ゲート配線122a,122b,122cの上面部を開口する第2開口部178a〜178fが設けられている。
次に、図5で示すA−B線に沿った断面構造を、図6に示す。なお、このA−B線は、図4で示す画素116のレイアウト図におけるA−B線に対応しているものとする。
図6は、駆動トランジスタ134、発光素子136、保持容量素子138の断面構造を示す。また、図6は、第1ゲート配線120a、第2ゲート配線122d、第1電源線126a及びデータ配線124bの断面構造を示す。これらの要素は、第1基板102上に設けられている。
なお、第1基板102は可撓性を有する基板が用いられる。例えば、第1基板102として、有機樹脂フィルムが用いられる。有機樹脂フィルムの一例として、ポリイミドフィルムを用いることができる。ポリイミドフィルムの厚さは、1〜100μm、好ましくは1〜50μm、であることが好ましい。基板材料として、ポリイミドは一例であるが、この素材は耐熱性、耐薬品性、機械的強度に優れているため、本実施形態に用いられる基板材料として好適である。
第1基板102において、駆動トランジスタ134が設けられる第1面には、下地絶縁層140が設けられる。本実施形態において、下地絶縁層140は必須の構成ではないが、第1基板102側から半導体層142側へ不純物が拡散することを防ぐバリア層としての機能を有する。
駆動トランジスタ134は、半導体層142a、ゲート絶縁層146、ゲート電極148aによって構成される。半導体層142aのソース領域はソース配線154と接続され、ドレイン領域はドレイン配線156と接続される。ゲート電極148aとソース配線154及びドレイン配線156との間には、第1絶縁層152が設けられる。ソース配線154は、第1絶縁層152に形成された第1コンタクトホール166aを介して半導体層142aのソース領域とコンタクトし、ドレイン配線156は、第1絶縁層152に形成された第2コンタクトホール166bを介して半導体層142aのドレイン領域とコンタクトする。
第1絶縁層152上には、第2絶縁層158が設けられる。第2絶縁層158上には、画素電極162が設けられる。第2絶縁層158は画素電極162の下地面となり、この下地面を平坦化する平坦化膜として用いられる。ソース配線154は画素電極162とは、第2絶縁層158に形成される第3コンタクトホール166cを介して接続される。
本実施形態において、半導体層142は各種半導体材料によって形成される。例えば、半導体層142として、シリコン半導体が適用され、より具体的には、多結晶シリコン膜又は非晶質シリコン膜が用いられ、その他に、半導体層142は半導体特性を有する金属酸化物(例えば、「酸化物半導体」ともいう)を用いることも可能である。ゲート電極148a及びゲート配線120aは、アルミニウム、チタン、モリブデン、タングステン等の金属材料で形成され、例えば、チタンとアルミニウムが積層された構造を有する。第1絶縁層152は、無機絶縁材料が用いられ、例えば、窒化シリコン膜、又は窒化シリコン膜及び酸化シリコン膜の積層体である。第2絶縁層158は、有機絶縁材料が用いられ、例えば、ポリイミド、アクリル等の樹脂材料で形成される。また、下地絶縁層140は、酸化シリコンと窒化シリコンが積層された構造を有し、例えば、窒化シリコン膜の上層及び下層を酸化シリコン膜で挟んだ構造を有している。
画素電極162の周縁部はバンク層168と呼ばれる絶縁層で囲まれる。バンク層168は画素電極162の端部及び第3コンタクトホール166cを覆っている。発光素子136は、画素電極162、有機層170及び対向電極172によって構成される。発光素子136の上面には封止層174が設けられる。封止層174は、水分等を透過しない窒化シリコン膜を含んで構成される。図6では図示されないが、封止層174の上層側には第2基板104が設けられる。
有機層170は、一層又は複数層で構成され、少なくとも一部に有機エレクトロルミネセンス材料が含まれる。発光素子136は、画素電極162と対向電極172との間に発光しきい値電圧以上の電圧が印加されたとき発光する。本実施形態において、画素電極162は、透明導電膜と金属膜との積層構造により有機層170で発光した光を反射する構成が適用される。例えば、画素電極162は、少なくとも2層の透明導電膜と、その2層の透明導電膜に挟まれた金属膜(例えば、銀(Ag)、アルミニウム(Al)等の反射率の高い材料が好ましい。)と、を有する。対向電極172は透明導電膜で形成されている。有機層170で発光した光は、対向電極172側から出射される。
保持容量素子138は、保持容量電極164と第1絶縁層152及びソース配線154が重畳する構造を有する。保持容量電極164はゲート電極148aと同じ層で形成される。
図6において、第1絶縁層152は、第1ゲート配線120aの上面を開口する第1開口部176a、第2ゲート配線122cの上面を開口する第2開口部178eが設けられる。すなわち、第1絶縁層152は、ゲート配線(第1ゲート配線120a、第2ゲート配線122c)の上面部と重なる部分の一部が、除去された領域を有している。しかし、第1絶縁層152は、下層側に位置するゲート配線(第1ゲート配線120a、第2ゲート配線122c)の全部を開口するのではなく、少なくともゲート配線(第1ゲート配線120a、第2ゲート配線122c)の側面部を被覆するように設けられる。
このような第1開口部176及び第2開口部178は、第1絶縁層152に第1コンタクトホール166a、第2コンタクトホール166bを形成するとき、同時に形成することができる。したがって、第1絶縁層152に第1開口部176及び第2開口部178を形成するために、工程数を増やさなくても済んでいる。
第1開口部176、第2開口部178は、第1ゲート配線120、第2ゲート配線122が延伸する方向に沿って、細長い開口形状を有している。換言すれば、第1絶縁層152には、画素電極162の一辺に沿って、矩形状の第1開口部176、第2開口部178が設けられている。もちろん、第1開口部176及び第2開口部178は、第1ゲート配線120、第2ゲート配線122が、データ配線124や第1電源線126と交差する領域を除いて設けられる。
第1絶縁層152は、酸化シリコン膜、窒化シリコン膜等の無機絶縁膜で形成されるため脆性を有する。したがって、第1基板102をある曲率以上に湾曲させると、第1絶縁層152にはクラックが発生してしまう。また、第1絶縁層152の下層側には、ゲート配線が設けられるため、段差部が存在する。第1絶縁層152はこの段差部を覆って設けられることにより、第1基板102を湾曲させるとこの段差部を覆う領域に応力が集中しやすい状況に置かれている。すなわち、第1絶縁層152は、第1ゲート配線120、第2ゲート配線122を被覆する部分に応力が集中し、第1基板102を曲げることによりクラックが発生しやすくなると言える。一方、第1ゲート配線120、第2ゲート配線122は金属膜であるため塑性を有し、第1基板102の曲げに対して耐性を有している。
本実施形態は、第1絶縁層152が第1ゲート配線120や第2ゲート配線122と重なる領域において、第1開口部176及び第2開口部178を設けることで、第1絶縁層152にかかる曲げ応力が緩和される構造とし、クラックの発生を防いでいる。すなわち、第1絶縁層152において、応力が集中すると考えられるゲート配線と重なる領域において、開口部(切欠き部であってもよい)を設けることで、曲げ応力が第1絶縁層152の特定部分に集中しないようにされている。
さらに、第1絶縁層152に設けられた第1開口部176及び第2開口部178は、第2絶縁層158を形成する有機絶縁材料で埋め込まれている。このように、第1絶縁層152が除去された領域を、第2絶縁層158を形成する有機樹脂で埋め込むことで、第1基板102を曲げたとき、第1絶縁層152におけるクラックの発生を防ぐようにしている。
本実施形態は、ゲート配線を覆う無機絶縁層に、当該ゲート配線の上面を開口する開口部を設け、その開口部には無機絶縁層と積層される有機絶縁層が埋め込まれる構造とすることでこの部位を応力緩和領域として機能させている。以下の説明では、この部位を「応力緩和領域」とも呼ぶ。このような応力緩和領域は、図1で示すように表示装置100を湾曲させる場合において、その湾曲部に設けておくことが好ましい。
本実施形態では、第1絶縁層152に設けられる開口部(第1開口部176、第2開口部178)が、ゲート配線(第1ゲート配線120、第2ゲート配線)に沿った方向に設けられることにより、応力緩和領域の作用によって、これと平行な方向に曲げやすい表示装置を提供することができる。
なお、第1絶縁層152は、駆動トランジスタ134等に対する保護膜として用いられる。すなわち、第1絶縁層152は、水分等が半導体層142に浸入することを防ぐブロッキング層としての機能を有する。ところが、第1絶縁層152に第1開口部176及び第2開口部178が設けられるため、ブロッキング層としての機能が損なわれることが懸念される。しかし、ゲート配線を形成する金属層は、一般に水蒸気透過率が低く、水分等の浸入を防止する特性を有している。本実施形態は、第1絶縁層152に設けられる第1開口部176を第1ゲート配線120上に設け、第2開口部178を第2ゲート配線122上に設けることで、ブロッキング層としての機構が損なわれないようにされている。
具体的な構成として、第1絶縁層152とには、少なくとも1層の窒化シリコン膜が含まれることにより、水分等の不純物の浸入を防ぐバリア層としての機能が高められる。また、第1ゲート配線120、第2ゲート配線122に用いられる、アルミニウム、チタン、モリブデン等の金属膜は水分等に対してバリア性を有する。そのため、第1絶縁層152に第1開口部176が設けられていても、この第1開口部176が第1ゲート配線120の上面部に重なるように設けられることで、バリア層としての機能を維持することができる。
すなわち、第1開口部176の幅が、第1ゲート配線120の幅よりも狭く設定され、第1絶縁層152が第1ゲート配線120の側面部及び上端面を覆うことにより、水分等の不純物の浸入を防ぐ密閉構造を形成することができる。これによって、駆動トランジスタ134の半導体層142は、上面が第1絶縁層152と第1ゲート配線120、第2ゲート配線122とによる封止構造で覆われ、下面が窒化シリコン膜を含む下地絶縁層140で覆われるので、水分等の不純物が浸入するのを防止することができ、信頼性の低下を防止することができる。
なお、図7で示すように、第1絶縁層152と第2絶縁層158との間に、無機絶縁膜による第3絶縁層160を設ける場合においても、同様に第1開口部176a、第2開口部178eを設けることができる。第3絶縁層160は、第1絶縁層152と同様に酸化シリコン膜や窒化シリコン膜、又は窒化シリコン膜及び酸化シリコン膜の積層体で設けられる。この場合には、第1ゲート配線120及び第2ゲート配線122上に、第1絶縁層152と第2絶縁層158とが積層されるので、第1開口部176aと第2開口部178eとはこの2つの絶縁層を貫通するように設けられる。
このように本実施形態によれば、少なくともゲート配線が延伸する方向に曲げやすい表示装置が提供される。そして、表示装置を湾曲させても、第1絶縁層にクラックが発生しないようにできるので、信頼性の低下を防ぐことができる。
[第2の実施形態]
本実施形態は、第1絶縁層の開口部として、第1の実施形態と異なる一例を示す。図8は、図4で示す画素116が、画素部106において配列する態様を示す。
た、図9は、図8に示すA−B線に対応する、画素の断面図を示す。以下の説明では、図8及び図9を参照して説明する。なお、このA−B線は、図4で示す画素116のレイアウト図におけるA−B線に対応しているものとする。以下においては、図6で示す構造と相違する部分について説明する。
本実施形態において、図8で示す画素部106には、データ配線124a,124b,124c、及び第1電源線126a,126d,126cの上層に第3絶縁層160が設けられる。そして、第3絶縁層160は、データ配線124aと重なる位置に第3開口部180aが設けられ、第1電源線126aと重なる位置に第4開口部182aが設けられる。第3開口部180aはデータ配線124aが延伸する方向に開口が広がり、第4開口部182aは第1電源線126aが延伸する方向に開口が広がっている。このような開口部の形状は、データ配線124b,124cにおける第3開口部180b,180c、第1電源線126c,126dにおける第4開口部182c,182dについても同様である。第3開口部180、第4開口部182は、データ配線124、第1電源線126が延伸する方向に沿って、細長い開口形状を有している。換言すれば、第1絶縁層152には、画素電極162の一辺に沿って、矩形状の第3開口部180、第4開口部182が設けられている。
図9で示す画素部106は、データ配線124c及び第1電源線126a、並びにこの配線と同層で形成されるソース配線154及びドレイン配線156上に、第3絶縁層160が設けられる。第3絶縁層160は、第1絶縁層152と同様に無機絶縁材料で形成される。第3絶縁層160は、例えば、窒化シリコン膜、又は窒化シリコン膜と酸化シリコン膜が積層された構造を有する。このような第3絶縁層160は、第1絶縁層152と同様にトランジスタに対する保護膜として機能する。
第3絶縁層160は、データ配線124bの上面部開口する第3開口部180bが設けられ、第1電源線126aの上面部を開口する第4開口部182aが設けられる。すなわち、第3絶縁層160は、データ配線124c及び第1電源線126aの上面部において除去された領域を有する。第3絶縁層160は、データ配線124c及び第1電源線126aの側面部及び上端部を覆うように設けられる。
第3絶縁層160は無機絶縁膜であるため、第1絶縁層152と同様に脆性を有する。したがって、第1基板102をある曲率以上に湾曲させると、クラックが発生することが問題となる。一方、データ配線124や第1電源線126は、チタン、モリブデン、アルミニウム等の金属膜で形成されるため(例えば、アルミニウム膜の上層及び下層をチタン膜で挟んだ構造)、塑性を有する。そのため、データ配線124や第1電源線126は、第1基板102を湾曲させてもクラックは発生せず、曲げに対する耐性を有している。本実施形態は、第3絶縁層160が、データ配線124や第1電源線126と重なる領域において、第3開口部180及び第4開口部182を有することで、第3絶縁層160にかかる曲げ応力が緩和される構造とし、クラックの発生を防いでいる。
さらに、第3絶縁層160に設けられた第3開口部180及び第4開口部182には、第2絶縁層158を形成する有機絶縁材料が埋め込まれる。第3絶縁層160が除去された領域を、第2絶縁層158を形成する有機絶縁材料で埋め込むことにより、第1基板102を曲げたとき、第3絶縁層160におけるクラックの発生を防いでいる。このように、本実施形態では、ゲート配線の上層に設けられる、データ配線や電源線を覆う無機絶縁層に開口部を設け、その開口部に有機絶縁層が埋め込まれる構造とすることで、この部位を応力緩和領域として機能させている。
本実施形態では、第3絶縁層160に設けられる開口部(第3開口部180、第4開口部182)が、データ配線124に沿った方向(図8で示すY方向)に設けられることにより、応力緩和領域の作用によって、これと平行な方向に第1基板102を曲げやすい表示装置を提供することができる。
また、第3絶縁層160に設けられる開口部は、データ配線124、第1電源線126の上面部を開口し、少なくとも側面部を覆う形態を有することにより、保護膜としての機能が損なわれないようにされている。これにより、駆動トランジスタ134の半導体層142aは、上面が第1絶縁層152、並びに第3絶縁層160と、データ配線124及び第1電源線126とによる封止構造で覆われ、下面が下地絶縁層140で覆われることにより、水分等の不純物が浸入しないように保護されている。
このように本実施形態によれば、少なくともデータ配線が延伸する方向に曲げやすい表示装置が提供される。そして、表示装置を湾曲させても、第3絶縁層にクラックが発生しないようにできるので、信頼性の低下を防ぐことができる。
[第3の実施形態]
本実施形態は、一方向に延伸するゲート配線と、当該一方向とは交差する方向に延伸するデータ配線の双方向に沿って曲げることのできる表示装置の一例を示す。
図10は、図4で示す画素116が画素部106において配列する態様を示す。また、図11は、図10に示すA−B線に対応する、画素の断面図を示す。以下の説明では、図10及び図11を参照して説明する。なお、このA−B線は、図4で示す画素116のレイアウト図におけるA−B線に対応しているものとする。以下においては、図6で示す構造と相違する部分について説明する。
本実施形態において、図10で示す画素部106には、第1ゲート配線120a,120b及び第2ゲート配線122a,122bと、データ配線124a,124b及び第1電源線126a,126cとの間には、無機絶縁材料で形成される第1絶縁層が設けられる。また、第1絶縁層152上には、第3絶縁層160が設けられている。第1絶縁層152及び第3絶縁層160には、第1ゲート配線120a,120b,120cの上面部を開口する第1開口部176a〜176fが設けられる。また、第1絶縁層152及び第3絶縁層160には、第2ゲート配線122a,122b,122cの上面部を開口する第2開口部178a〜178fが設けられる。
さらに、第3絶縁層160は、データ配線124aに重なる位置に第3開口部180aが設けられ、第1電源線126aに重なる位置に第4開口部182aが設けられる。第3開口部180a及び第4開口部182aは、それぞれデータ配線124a及び第1電源線126aが延伸する方向に沿って延びている。このような形態は、データ配線124b,124cにおける第3開口部180b,180c、第1電源線126c,126dにおける第4開口部182c,182dについても同様である。
第1絶縁層152における第1開口部176a及び第2開口部178e、並びに第3絶縁層160における第3開口部180b及び第4開口部182aの構成は、第1の実施形態、第2の実施形態で示す構成と同様である。これにより、ゲート配線に沿った方向に曲げる場合にも、データ配線に沿った方向に曲げる場合にも、双方に対して曲げやすい表示装置を提供することができる。
[第4の実施形態]
本実施形態は、第2の実施形態における、データ配線124と第3絶縁層160における第3開口部180の構成、及び第1電源線126と第3絶縁層160における第4開口部182の構成において、データ配線124及び第1電源線126の下層側に存在していた第1絶縁層152を除去する構成を示す。以下、図12で示す画素の平面配置図、図13で示すA−B線に対応する断面図を参照して、第2の実施形態と相違する部分について説明する。
図12で示す画素部106には、図示されないが、第1絶縁層152及び第3絶縁層160が設けられている。第3絶縁層160は、データ配線124a〜124cの上面部を開口する第3開口部180a〜180cが設けられ、第1電源線126の上面部を開口する第4開口部182a,182c,182dが設けられている。これは、第2の実施形態で述べた構成と同様である。一方、第2の実施形態では、データ配線124及び第1電源線126の下層に配置される第1絶縁層152が残存している。これに対し、本実施形態では、第1絶縁層152において、データ配線124a〜124cと重なる領域に第5開口部184a1〜184c2が設けられ、第1電源線126a,126c,126dと重なる領域に第6開口部186a1、186a2、186c1、186c2、186d1、186d2が設けられている。第5開口部184a1〜184c2及び第6開口部186a1,186a2,186c1,186c2,186d1,186d2は、第1絶縁層152を貫通する開口部である。なお、第5開口部184a1〜184c2及び第6開口部186a1,186a2,186c1,186c2,186d1,186d2は、データ配線124a〜124c及び第1電源線126a〜126cが延伸する方向に沿って設けられるが、第1ゲート配線120a〜120c及び第2ゲート配線122a〜122cと交差する領域には、配線層間を絶縁するため設けられていない。
そして、第1絶縁層152の下層には、第5開口部184a1〜184c2に対応して、第1金属パターン190a1〜190f1が設けられている。また、第6開口部186a1〜186c2に対応して第2金属パターン190a1〜190f1が設けられている。データ配線124a〜124cは、第5開口部184a1〜184c2において、第1金属パターン190a1〜190f1とそれぞれ接触している。また、第1電源線126a,126c,126dは、第6開口部186a1,186a2,186c1,186c2,186d1,186d2において、第2金属パターン190a1,190a2,190b1,190b2,190c1,190c2,190d1,190d2,190e1,190f1,190g2,190h2とそれぞれ接触している。
図13で示すように、第1絶縁層152における第5開口部184b1は、下層の第1金属パターン190e1に、上層のデータ配線124cが落ち込んで、塞がれている。同様に、第1絶縁層152における第6開口部186a1は、下層の第2金属パターン190e1に、上層の第1電源線126aが落ち込んで、塞がれている。このように、第1絶縁層152は、第5開口部184、第6開口部186が設けられていても、データ配線124と第1金属パターン190、第1電源線126と第2金属パターン190とで塞がれており、半導体層142に対する保護膜としての機能が保たれている。
本実施形態によれば、第3絶縁層160に設けられる第3開口部180と、第1絶縁層152に設けられる第5開口部184とを重畳するように設け、さらにこの部位にデータ配線124を設け、さらにデータ配線124の下層側に第1金属パターン190を設ける構造により、データ配線124に沿って応力緩和領域が設けられている。また、第3絶縁層160に設けられる第4開口部182と、第1絶縁層152に設けられる第6開口部186とを重畳するように設け、さらにこの部位に第1電源線126を設け、さらに第1電源線126の下層側に第2金属パターン190を設ける構造により、第1電源線126に沿って応力緩和領域が設けられている。これにより、データ配線124及び第1電源線126の下層に配置される第1絶縁層152が除去されているため、より第1基板102の曲げに対する耐性を高めた応力緩和構造を得ることができる。
本実施形態によれば、データ配線124又は第1電源線126に沿った方向に曲げやすい表示装置を提供することができる。この場合において、データ配線124の下層側における無機絶縁層が部分的に除去されているので、無機絶縁層に発生するクラックをより効果的に防止することができる。
なお、本実施形態では、第1絶縁層152に、データ配線124に対応する第5開口部184が設けられ、第1電源線126に対応する第6開口部186が設けられる態様を示すが、本発明はこれに限定されない。例えば、第1絶縁層152には、データ配線124及び第1電源線126の一方に、本実施形態に係る応力緩和構造が設けられていても、同様の効果を得ることができる。
また、本実施形態においても、第3の実施形態と同様に、第1絶縁層152に、第1ゲート配線120の上面を露出する第1開口部176、第2ゲート配線122の上面を露出する第2開口部178を付加することができる。それにより、第1基板102を、ゲート配線に沿った方向に曲げる場合にも、データ配線に沿った方向に曲げる場合にも、双方に対して曲げやすい表示装置を提供することができる。
[第5の実施形態]
本実施形態は、画素116における配線構造と、無機絶縁層を開口する開口部の構造が異なる一例について例示する。
図14は、画素116における第1トランジスタ130、第2トランジスタ132、駆動トランジスタ134、発光素子136、保持容量素子138、第1ゲート配線120、第2ゲート配線122、データ配線124、第1電源線126の配置を示す。図4で示す画素のレイアウトとの相違は、駆動トランジスタ134と第2トランジスタ132との接続構造にある。
図14では、駆動トランジスタ134における半導体層142aと第2トランジスタ132における半導体層142cとが連続する一つの島状半導体領域として設けられている。駆動トランジスタ134の半導体層142aと、第2トランジスタ132の半導体層142cとを連結する半導体領域は、ドレイン領域と同じ不純物がドーピングされ低抵抗化されている。このため、この半導体領域は、図4で示すドレイン配線156と同じ機能を有する。
図15は、図14で示す画素116が画素部106において配列する態様を示す。以下、図15で示す画素の平面配置図、図16で示すA−B線に対応する断面図を参照して、第1の実施形態と相違する部分について説明する。
図15は、第1画素116a、第2画素116b、第3画素116c、第4画素116dを示し、各画素内に、上述の半導体領域を開口する第7開口部188(第7開口部188a〜188d)が設けられている。
図16は、駆動トランジスタ134と第2トランジスタ132を含む、画素部106の断面構造を示す。駆動トランジスタ134の半導体層142aと第2トランジスタ132の半導体層142cとは連続して設けられている。半導体層142aと半導体層142cとを繋ぐ、ドープされた半導体領域は、ドレイン配線192として機能する。半導体層142a及び半導体層142cの上層には、ゲート絶縁層146及び第1絶縁層152が設けられるが、半導体層によるドレイン配線192の上層のゲート絶縁層及び第1絶縁層が除去されている。すなわち、ゲート絶縁層146には、半導体層によるドレイン配線192を露出する第7開口部188が設けられている。すなわち、第7開口部188は、半導体層によるドレイン配線192の上面を開口している。第7開口部188は、第2絶縁層158を形成する有機絶縁材料が埋め込まれ、第1の実施形態と同様に応力緩和領域として機能する。
また、図17で示すように、第7開口部188に金属配線層194が設けられていてもよい。それにより、ゲート絶縁層146及び第1絶縁層152に設けられた第7開口部188を金属配線層194で封止することができる。すなわち、ゲート絶縁層146及び第1絶縁層152に形成された第7開口部188を覆い、半導体層によるドレイン配線192と接する金属配線層194を設けることで、トランジスタを形成する半導体層が、無機絶縁膜及び金属膜で覆われる封止構造を設けることができる。さらに、金属配線層194を第7開口部188に設けることで、半導体層によるドレイン配線192の低抵抗化を図ることができる。
このように、無機絶縁層が除去される領域を、画素領域内に設けることで、表示装置を曲げたときに、無機絶縁層にクラックが発生するのを防止し、応力緩和領域として用いることができる。
なお、図14及び図15では、第1ゲート配線120上の第1開口部176(176a〜176f)、第2ゲート配線122上の第2開口部178(178a〜178f)も同時に示すが、本実施形態はこれに限定されない。画素116においてのみ第7開口部188に応力緩和領域のみを設けるようにしても、表示装置を曲げたときに無機絶縁層にクラックが発生するのを防止することができる。また、本実施形態で示す構成と、第1の実施形態乃至第4の実施形態に示す各構成を適宜組み合わせて実施することもできる。
[第6の実施形態]
図6で示す画素部106の構成において、駆動トランジスタはトップゲート型の構造と、それに対応したゲート配線及びデータ配線の構造を示すが、本発明はこれに限定されない。例えば、駆動トランジスタが逆スタガ型の構造で、これに対応したゲート配線及びデータ配線の構造を有していてもよい。
図18は、逆スタが型の駆動トランジスタ134を有する画素部106の構成を示す。下地絶縁層140の上にゲート電極148が設けられ、その上層にゲート絶縁層146、半導体層142aが積層されている。半導体層142aと接するように、ソース配線154、ドレイン配線156が設けられている。なお、半導体層142aと、ソース配線154及びドレイン配線156との間に、ソース領域及びドレイン領域に対応する低抵抗化された半導体層144が設けられていてもよい。ソース配線154及びドレイン配線156上には、第1絶縁層152及び第2絶縁層が設けられている。第2絶縁層158よりも上層の構成は、図6と同じである。
第1ゲート配線120a及び第2ゲート配線122cは、ゲート絶縁層146よりも下層に形成される。そのため、第1開口部176a及び第2開口部178eは、第1絶縁層152のみでなく、ゲート絶縁層146をも貫通するように設けられる。この第1開口部176a及び第2開口部178eには、第2絶縁層158を形成する有機絶縁層が埋め込まれている。
また、ソース配線154及びドレイン配線156と同層で形成されるデータ配線124a及び第1電源線126は第1絶縁層152で覆われている。この上面部にも、第3開口部180及び第4開口部182に相当する開口部が設けられてもよい。
このように、画素領域に配設される配線と、この配線を被覆する無機絶縁層に設けられる開口部と、この開口部を埋め込む有機絶縁層により、第1の実施形態と同じように、画素部106の曲げによる応力を緩和して、無機絶縁層にクラックが発生することを防止する構造を設けることができる。
[第7の実施形態]
本実施形態は、第1の実施形態乃至第5の実施形態で説明される応力緩和構造に加え、表示装置を曲げる方向を規制することのできる構造について例示する。
図20は、第1の実施形態で示す画素部と同様の構成を有し、第2絶縁層158において、第1開口部176a、第2開口部178eと重なる領域に、膜厚が他の領域に比べて大きくなる凸部196が設けられている点で相違する。すなわち、第2絶縁層158は、画素電極162が設けられる領域が平坦であるものの、画素電極162の外側領域において、膜厚が他の領域より大きくなった凸部が設けられている。第2絶縁層158の凸部196は、第1開口部176a及び第2開口部178eと重畳するように、第1ゲート配線120及び第2ゲート配線122が延伸する方向に帯状に設けられる。
このような第2絶縁層158の凸部196は、表示装置100は、第1ゲート配線120、第2ゲート配線122と平行な方向に曲げる場合に比べ、これと交差する方向には曲げにくくなるように作用する。それにより、第1基板102の一主面が外側に凸面となるように湾曲させる場合に比べ、当該一主面が凹面となる方向へは曲げにくくなる。また、図19で示すように、第1ゲート配線120及び第2ゲート配線122に沿って応力緩和構が設けられるとき、第2絶縁層158の凸部196をこれに沿って設けることで、表示装置100を一方向に曲げるとき、第1絶縁層152等の無機絶縁層にクラックが発生することを防止することができる。
図21は、第2絶縁層158において、第1絶縁層152に設けられた第1開口部176a、第2開口部178e重なる領域に、膜厚が他の領域に比べて小さくなる凹部200を有する構成を示す。第2絶縁層158の凹部200は、第1開口部176及び第2開口部178と重畳するように、第1ゲート配線120及び第2ゲート配線122が延伸する方向に帯状に設けられる。
第2絶縁層158が凹部200を有することにより、第1基板102の一主面が内側に凹面となるように湾曲させる場合に曲げやすくなる。この場合に、表示装置100が曲がりやすい方向に沿って応力緩和構造を設けることにより、無機絶縁層にクラックが発生するのを防ぐことができる。
図19で示すように、画素部106において画素間の領域は、非表示領域となる。この領域における第2絶縁層158に、凸部196又は凹部200を設けることで、画素116の平坦性を保持したまま、表示装置が曲がる方向を規制する構造を設けることができる。
第2絶縁層158における凸部196又は凹部200の形状は、エッチングにより作製することが可能である。例えば、第2絶縁層158に凸部196又は凹部200が形成されるように、第2絶縁層158の表面をエッチバックすればよい。また、感光性の有機樹脂材料を用い、ハーフ露光技術によって、第2絶縁層158に凸部196又は凹部200が形成されるように、第2絶縁層158を成形することができる。
本実施形態で示す、第2絶縁層158の凸部196又は凹部200が設けられる領域は、画素部106に一様に設けられてもよいし、特定の領域に設けられていてもよい。図22は、画素部106において、第2絶縁層158が、凸部196が設けたれる凸部領域198と、凹部200が設けられる凹部領域202とが、それぞれ設けられた表示装置100の一例を示す。表示装置100は、凸部領域198において画素部106が外向きに凸面となるように湾曲され、凹部領域202において画素部106が凹面となるように湾曲されている。また凸部領域198と凹部領域202との間には、第2絶縁層158に凸部196及び凹部200が設けられない領域が含まれていてもよい。
このように、凸部領域198、凹部領域202を部分的に設けることで、曲がり易い領域を画素部106に作り込むことができ、曲面状の表示画面を有する表示装置100を提供することができる。
図23は、第1基板が有機樹脂層で形成されている場合において、樹脂層が2層構造を有する場合を示す。第1基板102bは、第1樹脂層204a及び第2樹脂層204bを有し、この両者の間に無機絶縁層206aが設けられる。このような第1基板102において、第2絶縁層158の膜厚を異ならせた領域に合わせて第1基板102bの一部を薄くしたスリット208が設けられる。発光素子136が設けられる部分は極力曲がらないようにして、画素電極162の周辺領域が優先的に曲がるようにすることができる。これにより、発光素子136における有機層170に極力ストレスがかからないようにすることができ、例えば、有機層170が画素電極162から剥離するのを防ぐことができる。
第1基板102bは、第1樹脂層204aを除去又は薄くなるように加工することで、スリット208を設けることができる。例えば、レーザ加工により、無機絶縁層206aを境に、第1樹脂層204aを除去することができる。
また、図23は、第1基板102bに対向して配置される第2基板104bを示す。第2基板104bにおいても、第1樹脂層204c及び第2樹脂層204dを有し、この両者の間に無機絶縁層206bが設けられている。そして、第1基板102bのスリット208と重なる領域に、第1樹脂層204cが除去されたスリット208を設けることで、画素電極162の周辺領域が優先的に曲がるようにすることができる。さらにスリット208が設けられたとしても、第1樹脂層204aが、下地層140と無機絶縁層206aとで挟まれる形態となっている。よって第1樹脂層204aに水分や酸素が侵入するのが防止される。
なお、第1基板及び第2基板は、このような2層構造に限定されず、単層構造であっても、スリット208を設けることで同様に、優先的に曲げられる領域を作り込むことができる。
本実施形態によれば、第2絶縁層158に膜厚を異ならせた領域を設けることで、表示装置100が曲がりやすい方向を規定することができる。このような構成と、第1実施形態乃至第5実施形態における応力緩和領域を組み合わせることで、所定の方向に曲げやすく、曲げた場合でも劣化を防止することのできる表示装置を提供することができる。
[第8の実施形態]
第6の実施形態は、第1基板102の厚さを部分的に異ならせる構造を開示するが、本実施形態ではモジュールレベルでスリットを付加することで、表示装置100に柔軟性を持たせることができる。図24は、モジュールレベルでスリットを設けた表示装置100の断面構造の模式図を示す。
図24は、第1基板102上に下地絶縁層140が設けられ、その上面に画素回路部1106が設けられている。画素回路部1106の上には、発光素子136a〜136cが設けられている。発光素子136の上層側には第2基板104が設けられている。第2基板104の側には、円偏光板等の光学フィルム212、タッチパネル214、保護フィルム216が設けられている。
そして、画素回路部1106において、応力緩和領域が設けられた領域と重畳するように、第1基板102(具体的には樹脂層204b)、熱拡散板210、保護フィルム610にスリット208aが設けられ、保護フィルム216にスリット208bが設けられている。これによりモジュール構造全体として、柔軟性を確保することができる。また、保護フィルム216においても同様に、第1基板102側のスリット208aに対応する位置にスリット208bを設けてもよい。これらスリットは発光素子136と発光素子136との境界部に配置される形となっている。
なお、図24は、画素116ごとにスリットを設ける態様を示すが、本発明はこれに限定されない。例えば、複数の画素をまとめたブロック単位ごとにスリットを設けてもよい。また、スリットは、画素が配列する、列方向のみ、行方向のみに設けてもよい。いずれにしても、モジュールレベルで設けるスリットは、画素部106に設ける応力緩和領域と重なるように設けることが好ましい。
このように、本実施形態によれば、熱拡散板や保護フィルムにスリットを設けることで、モジュールレベルで柔軟性を有する表示装置を提供することができる。さらにスリット208が設けられたとしても、第1樹脂層204aが、下地層140と無機絶縁層206aとで周辺全てが囲まれる形態となっている。よって第1樹脂層204aに水分や酸素が侵入するのが防止される。
[第9の実施形態]
本実施例は、表示画面を湾曲させることのできる表示装置の一例を示す。図25は、本実施形態に係る画素部106の一例を示し、同図A−B線に示す断面構造を図26に示す。以下の説明では、図25及び図26を参照して説明する。
図25は、第1画素116a、第2画素116b、第3画素116c、第4画素116dが配列する画素部106の構成において、各画素の画素電極を開口するバンク層168を重ねて示す。本実施形態は、画素部106において、バンク層168に重なる第2絶縁層158の上面が、波形状又は凹凸形状(又はエンボス形状)に成形された凹凸領域218を有している。換言すれば、第2絶縁層158は、バンク層168と重なる領域において、膜厚が厚い領域と薄い領域が含まれるように、波形状又は凹凸形状に成形される。
第2絶縁層158における波形状又は凹凸領域218は、第1開口部176a及び第2開口部178eと重なる領域、第3開口部180c及び第4開口部182dと重なる領域、及び第1開口部176乃至第4開口部182と重なる領域から選ばれた一つの領域、又は複数の領域(全ての領域を含む)に設けることができる。このように、第2絶縁層158の波形状又は凹凸領域218を、第1絶縁層152に設けられる開口部と重畳するように設けることで、第1基板102が曲げられる領域において、第1絶縁層152にクラックが発生することを防ぐことができる。
本実施形態によれば、第2絶縁層158に、波形状又は凹凸形状を設けることにより、第1基板102に対して画素部106が設けられる面側を、内向き側にも外向き側にも曲げやすくすることができる。この場合において、第1の実施形態乃至第5の実施形態の構成を組み合わせることで、第1絶縁層152にクラックが発生することを防止することができる。
[第10の実施形態]
本発明の一実施形態において、画素部106における画素116の配列に限定はない。例えば、図27で示すように、画素116(画素116a〜116j)をハニカム構造として配列し、ゲート配線120及びデータ配線124を、画素間を縫うようにジグザグに配設されていてもよい。このような画素部106において、第1の実施形態乃至第5の実施形態で示す応力緩和領域を設け、また第6実施形態及び第7実施形態で示す第2絶縁層158の構造を適用することにより、画素部106をどの方向へも曲げやすい構造を適用することができる。
100・・・表示装置、102・・・第1基板、104・・・第2基板、106・・・画素部、108・・・第1駆動回路、110・・・第2駆動回路、112・・・第3駆動回路、114・・・端子部、116・・・画素、118・・・端子、120・・・第1ゲート配線、122・・・第2ゲート配線、124・・・データ配線、126・・・第1電源線、128・・・第2電源線、130・・・第1トランジスタ、132・・・第2トランジスタ、134・・・駆動トランジスタ、136・・・発光素子、138・・・保持容量素子、140・・・下地絶縁層、142・・・半導体層、144・・・半導体層、146・・・ゲート絶縁層、148・・・ゲート電極、150・・・ゲート配線、152・・・第1絶縁層、154・・・ソース配線、156・・・ドレイン配線、158・・・第2絶縁層、160・・・第3絶縁層、162・・・画素電極、164・・・保持容量電極、166・・・コンタクトホール、168・・・バンク層、170・・・有機層、172・・・対向電極、174・・・封止層、176・・・第1開口部、178・・・第2開口部、180・・・第3開口部、182・・・第4開口部、184・・・第5開口部、186・・・第6開口部、188・・・第7開口部、190・・・金属パターン、192・・・ドレイン配線、194・・・金属配線層、196・・・凸部、198・・・凸部領域、200・・・凹部、202・・・凹部領域、204・・・樹脂層、206・・・無機絶縁層、208・・・スリット、210・・・熱拡散板、212・・・光学フィルム、214・・・タッチパネル、216・・・保護フィルム、218・・・凹凸領域、610・・・保護フィルム、1106・・・画素回路部

Claims (20)

  1. 可撓性を有する基板と、
    前記可撓性を有する基板上のトランジスタと表示素子を含む画素と、前記画素に信号を送信する一方向に延伸する第1配線と、前記一方向と交差する方向に延伸する第2配線と、前記第1配線又は前記第2配線の上層の無機絶縁層と、前記無機絶縁層の上層の有機絶縁層と、を含み、
    前記無機絶縁層は、前記第1配線又は前記第2配線の上面部を露出させる開口部を有し、前記有機絶縁層は前記開口部を埋め込むように設けられていること、を特徴とする表示装置。
  2. 前記開口部は、前記画素の一辺に沿って設けられている、請求項1に記載の表示装置。
  3. 前記開口部は、前記基板が曲げられる領域に設けられている、請求項1に記載の表示装置。
  4. 前記第1配線は、前記トランジスタのゲートに信号を送信するゲート配線である、請求項1に記載の表示装置。
  5. 前記第2配線は、前記画素にデータ信号を送信するデータ配線である、請求項1に記載の表示装置。
  6. 前記第1配線は、前記トランジスタのゲートに信号を送信するゲート配線であり、前記第2配線は、前記第1配線の上層に設けられ、前記画素にデータ信号を送信するデータ配線であり、
    前記無機絶縁層は、前記第1配線と前記第2配線との間に設けられ、前記第1配線の上面を開口する開口部を有する、請求項1に記載の表示装置。
  7. 前記第1配線は、前記トランジスタのゲートに信号を送信するゲート配線であり、前記第2配線は、前記第1配線の上層に設けられ、前記画素にデータ信号を送信するデータ配線であり、
    前記無機絶縁層は、前記第1配線と前記第2配線との間に設けられる第1無機絶縁層と、前記第2配線と前記有機絶縁層との間に設けられる第2無機絶縁層と、を有し、
    前記第1無機絶縁層及び前記第2無機絶縁層の積層は、前記第1配線の上面部を開口する第1開口部を有し、
    前記第2無機絶縁層は、前記第2配線の上面部を開口する第2開口部を有する、請求項1に記載の表示装置。
  8. 前記第1配線は、前記トランジスタのゲートに信号を送信するゲート配線であり、前記第2配線は、前記第1配線の上層に設けられ、前記画素にデータ信号を送信するデータ配線であり、
    前記無機絶縁層は、前記第1配線と前記第2配線との間に設けられる第1無機絶縁層と、前記第2配線と前記有機絶縁層との間に設けられる第2無機絶縁層と、を有し、
    前記第1無機絶縁層は、前記第2配線重なる領域に第1開口部を有し、
    前記第2無機絶縁層は、前記第2配線の上面部を開口する第2開口部を有し、
    前記第2配線は、前記第1開口部において、前記第2配線に沿って設けられる金属パターンと接している、請求項1に記載の表示装置。
  9. 前記トランジスタは、半導体層と、前記半導体層上のゲート絶縁層と、前記ゲート絶縁層上のゲート電極と、を含み、
    前記画素は、前記半導体層と同層で設けられ、一導電型の不純物が添加された半導体配線領域を含み、
    前記無機絶縁層は、前記半導体配線領域の上面部を露出させる開口部を有する、請求項1に記載の表示装置。
  10. 前記半導体配線領域の上面部を露出させる開口部に、金属配線層が設けられている、請求項9に記載の表示装置。
  11. 前記有機絶縁層は、前記開口部と重なる領域で、膜厚が大きくなる凸部を有する、請求項1に記載の表示装置。
  12. 前記有機絶縁層は、前記開口部と重なる領域で、膜厚が小さくなる凹部を有する、請求項1に記載の表示装置。
  13. 前記有機絶縁層は、前記開口部と重なる領域で、表面が凹凸形状を有する、請求項1に記載の表示装置。
  14. 前記基板は、前記開口部を含む領域に、スリットが設けられている、請求項1に記載の表示装置。
  15. 前記基板に熱拡散シートが付着され、前記熱拡散シートは、前記基板のスリットと重なる位置にスリットが設けられている、請求項14に記載の表示装置。
  16. 前記基板上に設けられた前記画素を覆う保護フィルムを有し、前記保護フィルムは、前記基板のスリットと重なる位置にスリットが設けられている、請求項14に記載の表示装置。
  17. 一方向及び前記一方向と交差する方向に複数の画素が配列し、
    前記一方向に沿って延伸し、前記一方向に配列する複数の画素に信号を送信する第1配線と、
    前記一方向と交差する方向に延伸し、前記一方向と交差する方向に沿って配列する複数の画素に信号を送信する第2配線と、
    前記第1配線及び前記第2配線の少なくとも一方を被覆する無機絶縁層と、を含む画素部を有し、
    前記無機絶縁層は、前記第1配線及び前記第2配線の少なくとも一方を露出させる開口部を有し、
    前記開口部は、前記一方向及び前記一方向と交差する方向の少なくとも一方の方向に沿って設けられている、ことを特徴とする表示装置。
  18. 前記画素領域は、前記無機絶縁層を被覆する有機絶縁層を含み、前記有機絶縁層は、前記開口部を埋め込んでいる、請求項17に記載の表示装置。
  19. 前記有機絶縁層は、前記開口部と重なる領域で、表面が凸状、凹状又は凹凸状に成形されている、請求項17に記載の表示装置。
  20. 前記画素部は湾曲面を有し、前記開口部は前記湾曲面に設けられている、請求項17に記載の表示装置。
JP2016020546A 2015-12-21 2016-02-05 表示装置 Active JP6412036B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
TW105138044A TWI612658B (zh) 2015-12-21 2016-11-21 顯示裝置
KR1020160163206A KR101947878B1 (ko) 2015-12-21 2016-12-02 표시 장치
US15/373,533 US9837475B2 (en) 2015-12-21 2016-12-09 Display device
CN201611152514.4A CN106898612B (zh) 2015-12-21 2016-12-14 显示装置
US15/798,896 US10374023B2 (en) 2015-12-21 2017-10-31 Flexible display device
US16/451,523 US10586839B2 (en) 2015-12-21 2019-06-25 Flexible display device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015248687 2015-12-21
JP2015248687 2015-12-21

Publications (3)

Publication Number Publication Date
JP2017116904A true JP2017116904A (ja) 2017-06-29
JP2017116904A5 JP2017116904A5 (ja) 2017-08-24
JP6412036B2 JP6412036B2 (ja) 2018-10-24

Family

ID=59231788

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016020546A Active JP6412036B2 (ja) 2015-12-21 2016-02-05 表示装置

Country Status (4)

Country Link
US (1) US10586839B2 (ja)
JP (1) JP6412036B2 (ja)
KR (1) KR101947878B1 (ja)
TW (1) TWI612658B (ja)

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019029359A (ja) * 2017-07-31 2019-02-21 エルジー ディスプレイ カンパニー リミテッド 有機発光表示装置
JP2019028467A (ja) * 2017-07-28 2019-02-21 エルジー ディスプレイ カンパニー リミテッド フレキシブルディスプレイ及びこれを含む電子装置
WO2019064439A1 (ja) * 2017-09-28 2019-04-04 シャープ株式会社 表示装置
WO2019064436A1 (ja) * 2017-09-28 2019-04-04 シャープ株式会社 表示装置
JP2019101062A (ja) * 2017-11-28 2019-06-24 株式会社ジャパンディスプレイ 表示装置
CN110021639A (zh) * 2018-01-10 2019-07-16 株式会社日本有机雷特显示器 半导体装置和显示装置
JP2019160822A (ja) * 2018-03-07 2019-09-19 セイコーエプソン株式会社 光電変換素子、光電変換モジュールおよび電子機器
WO2019186819A1 (ja) * 2018-03-28 2019-10-03 シャープ株式会社 表示装置及びその製造方法
KR20190118656A (ko) * 2017-08-31 2019-10-18 쿤산 고-비젼녹스 옵토-일렉트로닉스 씨오., 엘티디. 폴더블 어레이 기판과 그 제조 방법, 및 표시 장치
JP2020190681A (ja) * 2019-05-23 2020-11-26 株式会社ジャパンディスプレイ アレイ基板及び表示装置
WO2021111619A1 (ja) * 2019-12-06 2021-06-10 シャープ株式会社 フォルダブルディスプレイ
JP2022062080A (ja) * 2017-11-28 2022-04-19 株式会社ジャパンディスプレイ 可撓性基材を有する素子基板
WO2022085431A1 (ja) * 2020-10-23 2022-04-28 東レ株式会社 表示装置および表示装置の製造方法
WO2022085433A1 (ja) * 2020-10-23 2022-04-28 東レ株式会社 表示装置および表示装置の製造方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7083736B2 (ja) * 2018-10-26 2022-06-13 株式会社ジャパンディスプレイ 表示装置
CN113540184B (zh) * 2021-06-16 2023-11-28 合肥维信诺科技有限公司 一种显示面板及其制备方法

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6424326U (ja) * 1987-07-31 1989-02-09
JP2004101976A (ja) * 2002-09-11 2004-04-02 Sony Corp 薄膜回路基板
JP2004519866A (ja) * 2001-04-03 2004-07-02 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ フレキシブルな基板を有するマトリクスアレイデバイス
JP2007121587A (ja) * 2005-10-27 2007-05-17 Hitachi Displays Ltd 液晶表示装置
JP2007288078A (ja) * 2006-04-20 2007-11-01 Seiko Epson Corp フレキシブル電子デバイス及びその製造方法
JP2008107440A (ja) * 2006-10-24 2008-05-08 Casio Comput Co Ltd 表示装置
JP2009048007A (ja) * 2007-08-21 2009-03-05 Hitachi Displays Ltd 表示装置
JP2009239110A (ja) * 2008-03-27 2009-10-15 Seiko Epson Corp 半導体装置、電気光学装置および電子機器
JP2011118082A (ja) * 2009-12-02 2011-06-16 Seiko Epson Corp 電気光学装置および電子機器
JP2013114072A (ja) * 2011-11-29 2013-06-10 Sony Corp 薄膜トランジスタアレイおよびその製造方法、並びに表示装置
JP2014186352A (ja) * 2009-05-02 2014-10-02 Semiconductor Energy Lab Co Ltd 表示装置、電子機器、及び電子ペーパー
US20150319813A1 (en) * 2014-04-30 2015-11-05 Samsung Display Co., Ltd. Organic electroluminescent display device

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7030551B2 (en) 2000-08-10 2006-04-18 Semiconductor Energy Laboratory Co., Ltd. Area sensor and display apparatus provided with an area sensor
JP5169737B2 (ja) 2002-04-18 2013-03-27 セイコーエプソン株式会社 電気光学装置及び電子機器
JP2004022875A (ja) * 2002-06-18 2004-01-22 Hitachi Ltd 表示装置
JP6186698B2 (ja) * 2012-10-29 2017-08-30 セイコーエプソン株式会社 有機el装置、電子機器
KR20210070393A (ko) 2013-07-12 2021-06-14 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 장치
JP2015036797A (ja) * 2013-08-15 2015-02-23 ソニー株式会社 表示装置および電子機器
KR102124025B1 (ko) * 2013-12-23 2020-06-17 엘지디스플레이 주식회사 유기발광다이오드 표시장치 및 그 제조방법
KR102347532B1 (ko) 2014-01-23 2022-01-05 삼성디스플레이 주식회사 접을 수 있는 플렉서블 표시 장치 및 이의 제조 방법
TWI654736B (zh) * 2014-02-14 2019-03-21 日商半導體能源研究所股份有限公司 發光裝置
KR20160000096A (ko) 2014-06-23 2016-01-04 삼성디스플레이 주식회사 표시 장치
CN106463082B (zh) * 2014-06-23 2019-07-16 株式会社半导体能源研究所 显示装置及电子设备
KR102285384B1 (ko) 2014-09-15 2021-08-04 삼성디스플레이 주식회사 박막 트랜지스터 어레이 기판, 그 제조방법 및 표시 장치
US10347702B2 (en) * 2014-10-22 2019-07-09 Lg Display Co., Ltd. Flexible thin film transistor substrate and flexible organic light emitting display device
JP2016146422A (ja) 2015-02-09 2016-08-12 株式会社ジャパンディスプレイ 表示装置
KR102378361B1 (ko) * 2015-04-15 2022-03-25 삼성디스플레이 주식회사 플렉서블 디스플레이 장치 및 이의 제조 방법

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6424326U (ja) * 1987-07-31 1989-02-09
JP2004519866A (ja) * 2001-04-03 2004-07-02 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ フレキシブルな基板を有するマトリクスアレイデバイス
JP2004101976A (ja) * 2002-09-11 2004-04-02 Sony Corp 薄膜回路基板
JP2007121587A (ja) * 2005-10-27 2007-05-17 Hitachi Displays Ltd 液晶表示装置
JP2007288078A (ja) * 2006-04-20 2007-11-01 Seiko Epson Corp フレキシブル電子デバイス及びその製造方法
JP2008107440A (ja) * 2006-10-24 2008-05-08 Casio Comput Co Ltd 表示装置
JP2009048007A (ja) * 2007-08-21 2009-03-05 Hitachi Displays Ltd 表示装置
JP2009239110A (ja) * 2008-03-27 2009-10-15 Seiko Epson Corp 半導体装置、電気光学装置および電子機器
JP2014186352A (ja) * 2009-05-02 2014-10-02 Semiconductor Energy Lab Co Ltd 表示装置、電子機器、及び電子ペーパー
JP2011118082A (ja) * 2009-12-02 2011-06-16 Seiko Epson Corp 電気光学装置および電子機器
JP2013114072A (ja) * 2011-11-29 2013-06-10 Sony Corp 薄膜トランジスタアレイおよびその製造方法、並びに表示装置
US20150319813A1 (en) * 2014-04-30 2015-11-05 Samsung Display Co., Ltd. Organic electroluminescent display device

Cited By (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019028467A (ja) * 2017-07-28 2019-02-21 エルジー ディスプレイ カンパニー リミテッド フレキシブルディスプレイ及びこれを含む電子装置
US10541293B2 (en) 2017-07-31 2020-01-21 Lg Display Co., Ltd. Organic light emitting display device
JP2019029359A (ja) * 2017-07-31 2019-02-21 エルジー ディスプレイ カンパニー リミテッド 有機発光表示装置
US10756153B2 (en) 2017-07-31 2020-08-25 Lg Display Co., Ltd. Organic light emitting display device
KR102356258B1 (ko) * 2017-08-31 2022-01-28 쿤산 고-비젼녹스 옵토-일렉트로닉스 씨오., 엘티디. 폴더블 어레이 기판과 그 제조 방법, 및 표시 장치
US11121332B2 (en) 2017-08-31 2021-09-14 Kunshan Go-Visionox Opto-Electronics Co., Ltd. Foldable array substrate, preparation method thereof and display device
KR20190118656A (ko) * 2017-08-31 2019-10-18 쿤산 고-비젼녹스 옵토-일렉트로닉스 씨오., 엘티디. 폴더블 어레이 기판과 그 제조 방법, 및 표시 장치
JP2020517109A (ja) * 2017-08-31 2020-06-11 昆山国顕光電有限公司Kunshan Go−Visionox Opto−Electronics Co., Ltd. 折り畳み式アレイ基板及びその製造方法
US10636855B2 (en) 2017-09-28 2020-04-28 Sharp Kabushiki Kaisha Display device
WO2019064436A1 (ja) * 2017-09-28 2019-04-04 シャープ株式会社 表示装置
WO2019064439A1 (ja) * 2017-09-28 2019-04-04 シャープ株式会社 表示装置
JP2022062080A (ja) * 2017-11-28 2022-04-19 株式会社ジャパンディスプレイ 可撓性基材を有する素子基板
JP2019101062A (ja) * 2017-11-28 2019-06-24 株式会社ジャパンディスプレイ 表示装置
JP7219830B2 (ja) 2017-11-28 2023-02-08 株式会社ジャパンディスプレイ 素子基板
JP7013216B2 (ja) 2017-11-28 2022-01-31 株式会社ジャパンディスプレイ 表示装置
US10825882B2 (en) 2018-01-10 2020-11-03 Joled Inc. Semiconductor device and display unit
CN110021639A (zh) * 2018-01-10 2019-07-16 株式会社日本有机雷特显示器 半导体装置和显示装置
JP2019121734A (ja) * 2018-01-10 2019-07-22 株式会社Joled 半導体装置および表示装置
JP7040140B2 (ja) 2018-03-07 2022-03-23 セイコーエプソン株式会社 光電変換素子、光電変換モジュールおよび電子機器
JP2019160822A (ja) * 2018-03-07 2019-09-19 セイコーエプソン株式会社 光電変換素子、光電変換モジュールおよび電子機器
WO2019186819A1 (ja) * 2018-03-28 2019-10-03 シャープ株式会社 表示装置及びその製造方法
US11508792B2 (en) 2018-03-28 2022-11-22 Sharp Kabushiki Kaisha Display device and method for manufacturing display device
JP2020190681A (ja) * 2019-05-23 2020-11-26 株式会社ジャパンディスプレイ アレイ基板及び表示装置
JP7245712B2 (ja) 2019-05-23 2023-03-24 株式会社ジャパンディスプレイ 表示装置
WO2021111619A1 (ja) * 2019-12-06 2021-06-10 シャープ株式会社 フォルダブルディスプレイ
WO2022085431A1 (ja) * 2020-10-23 2022-04-28 東レ株式会社 表示装置および表示装置の製造方法
WO2022085433A1 (ja) * 2020-10-23 2022-04-28 東レ株式会社 表示装置および表示装置の製造方法

Also Published As

Publication number Publication date
KR20170074167A (ko) 2017-06-29
KR101947878B1 (ko) 2019-02-13
US10586839B2 (en) 2020-03-10
TW201735343A (zh) 2017-10-01
TWI612658B (zh) 2018-01-21
JP6412036B2 (ja) 2018-10-24
US20190312092A1 (en) 2019-10-10

Similar Documents

Publication Publication Date Title
JP6412036B2 (ja) 表示装置
CN106898612B (zh) 显示装置
US10707429B2 (en) Flexible display panel and flexible display apparatus
US10211416B2 (en) Flexible display panel, fabrication method, and flexible display apparatus
US10522783B2 (en) Flexible display including protective coating layer having different thickness in bend section
TWI651877B (zh) 顯示裝置
KR102631989B1 (ko) 유기발광 표시장치 및 그 제조방법
US11588001B2 (en) Display device having an encapsulation layer and power line in non-display area
KR102492828B1 (ko) 플렉서블 디스플레이 디바이스
JP7010639B2 (ja) 表示装置
KR20170113934A (ko) 디스플레이 장치
JP6785627B2 (ja) 表示装置
TWI650850B (zh) 陣列基板
JP2018116236A (ja) 表示装置
JP7199357B2 (ja) アレイ基板、表示パネルおよび表示装置
US10734468B2 (en) Display device
KR20230149786A (ko) 플렉서블 표시장치 및 그 제조방법
JP2018155999A (ja) 表示装置
JP2019096577A (ja) 表示装置
KR20180060861A (ko) 유기발광 표시장치 및 그 제조방법
KR20180121256A (ko) 폴더블 표시장치
KR20180014365A (ko) 유기발광 표시장치 및 그 제조방법
WO2020202281A1 (ja) 表示装置
KR20220089019A (ko) 터치 표시 패널
JP2020119803A (ja) 表示装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170711

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170711

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180518

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180529

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180710

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180904

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180927

R150 Certificate of patent or registration of utility model

Ref document number: 6412036

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250