KR101947878B1 - 표시 장치 - Google Patents

표시 장치 Download PDF

Info

Publication number
KR101947878B1
KR101947878B1 KR1020160163206A KR20160163206A KR101947878B1 KR 101947878 B1 KR101947878 B1 KR 101947878B1 KR 1020160163206 A KR1020160163206 A KR 1020160163206A KR 20160163206 A KR20160163206 A KR 20160163206A KR 101947878 B1 KR101947878 B1 KR 101947878B1
Authority
KR
South Korea
Prior art keywords
wiring
insulating layer
opening
layer
pixel
Prior art date
Application number
KR1020160163206A
Other languages
English (en)
Other versions
KR20170074167A (ko
Inventor
야스까즈 기무라
다꾸마 니시노하라
도시히꼬 이또가
하지메 아끼모또
Original Assignee
가부시키가이샤 재팬 디스프레이
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 재팬 디스프레이 filed Critical 가부시키가이샤 재팬 디스프레이
Publication of KR20170074167A publication Critical patent/KR20170074167A/ko
Application granted granted Critical
Publication of KR101947878B1 publication Critical patent/KR101947878B1/ko

Links

Images

Classifications

    • H01L27/3276—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H01L51/0097—
    • H01L51/5253—
    • H01L51/5256—
    • H01L51/529—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/87—Arrangements for heating or cooling
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/821—Patterning of a layer by embossing, e.g. stamping to form trenches in an insulating layer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00—Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10—Substrates, e.g. flexible substrates
    • H10K77/111—Flexible substrates
    • H01L2251/105—
    • H01L2251/5338—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/311—Flexible OLED
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/549—Organic PV cells

Abstract

본 발명은, 가요성을 갖는 표시 장치의 신뢰성 향상을 목적의 하나로 한다. 가요성을 갖는 기판과, 가요성을 갖는 기판 위의 트랜지스터와 표시 소자를 포함하는 화소와, 화소에 신호를 송신하는 일 방향으로 연신하는 제1 배선과, 일 방향과 교차하는 방향으로 연신하는 제2 배선과, 제1 배선 또는 제2 배선의 상층의 무기 절연층과, 무기 절연층의 상층의 유기 절연층을 포함하고, 무기 절연층은, 제1 배선 또는 제2 배선의 상면부를 노출시키는 개구부를 갖고, 유기 절연층은 개구부를 매립하도록 설치되어 있는 표시 장치가 제공된다.

Description

표시 장치{DISPLAY DEVICE}
본 발명은 표시 장치에 관한 것으로, 본 명세서에서 개시되는 발명의 일 실시 형태는, 가요성을 갖는 표시 장치에 설치되는 층간 절연층의 구성에 관한 것이다.
경질의 유리 기판을 사용해서 제작되는 평판 형상의 표시 장치가 아니라, 플라스틱 필름 등의 가요성을 갖는 기판을 사용한 시트 형상의 표시 장치(이와 같은 표시 장치는 「시트 디스플레이」라고도 함)의 개발이 진행되고 있다. 시트 디스플레이면, 경량이고 깨지기 어려워, 절곡하거나 곡면 형상으로 만곡시키는 것이 가능하게 되기 때문에, 새로운 용도 개발이 기대된다.
표시 장치에 있어서의 표시부는, 매트릭스 형상으로 배열되는 화소를, 박막 트랜지스터에 의해 형성되는 화소 회로에 의해 구동하고 있다. 박막 트랜지스터는, 반도체막, 게이트 절연막 및 게이트 전극을 포함하여 구성되고, 층간 절연층을 개재해서 설치되는 주사 신호선, 영상 신호선 등에 의해 화소 회로가 형성되어 있다.
그러나, 가요성을 갖는 기판을 구부리면, 표시부의 대략 전체면에 무기 절연 재료로 형성되는 게이트 절연막이나 층간 절연막에 크랙이 발생하여, 표시 장치의 신뢰성에 악영향을 미치는 것이 문제로 된다. 따라서, 이와 같은 문제에 대처하기 위해서, 일본 특허공개 제2007-288078호 공보에는, 박막 트랜지스터가 형성되지 않는 영역에 존재하는 절연막의 적층체(게이트 절연막, 층간 절연막을 포함하는 적층체)를 제거함으로써, 이 절연막 적층체를 섬 형상으로 분리하는 구조가 개시되어 있다(특허문헌 1 참조).
그런데, 가요성 기판으로서 사용되는 수지 기판은, 유리 기판에 비하여 투습성 및 흡습성이 높기 때문에, 질화실리콘막 등에 의한 배리어막을 필요로 하고 있다. 일본 특허공개 제2007-288078호 공보에 개시되는 표시 장치에서는, 박막 트랜지스터의 하지면에 설치되는 절연막까지 제거해버리므로, 수분이 표시 장치의 내부로 확산되어버린다. 표시 장치의 내부로 확산된 수분은, 박막 트랜지스터뿐만 아니라, 액정이나 유기 일렉트로루미네센스 재료를 사용해서 형성되는 표시 소자를 열화시키는 원인으로 된다. 따라서, 일본 특허공개 제2007-288078호 공보에 개시되는 표시 장치는, 가요성 기판의 굽힘에 대한 내성을 높일 수는 있지만, 수분 등에 의한 소자의 열화에 의해 신뢰성이 저하된다.
본 발명의 일 실시 형태에 의하면, 가요성을 갖는 기판과, 가요성을 갖는 기판 위의 트랜지스터와 표시 소자를 포함하는 화소와, 화소에 신호를 송신하는 일 방향으로 연신하는 제1 배선과, 일 방향과 교차하는 방향으로 연신하는 제2 배선과, 제1 배선 또는 제2 배선의 상층의 무기 절연층과, 무기 절연층의 상층의 유기 절연층을 포함하고, 무기 절연층은, 제1 배선 또는 제2 배선의 상면부를 노출시키는 개구부를 갖고, 유기 절연층은 개구부를 매립하도록 설치되어 있는 표시 장치가 제공된다.
본 발명의 일 실시 형태에 의하면, 일 방향 및 일 방향과 교차하는 방향으로 복수의 화소가 배열되고, 일 방향을 따라서 연신하고, 일 방향으로 배열되는 복수의 화소에 신호를 송신하는 제1 배선과, 일 방향과 교차하는 방향으로 연신하고, 일 방향과 교차하는 방향을 따라서 배열되는 복수의 화소에 신호를 송신하는 제2 배선과, 제1 배선 및 제2 배선 중 적어도 한쪽을 피복하는 무기 절연층을 포함하는 화소부를 갖고, 무기 절연층은, 제1 배선 및 제2 배선 중 적어도 한쪽을 노출시키는 개구부를 갖고, 개구부는, 일 방향 및 일 방향과 교차하는 방향 중 적어도 한쪽의 방향을 따라서 설치되어 있는 표시 장치가 제공된다.
도 1은, 본 발명의 일 실시 형태에 따른 표시 장치의 외관을 나타내는 사시도이다.
도 2는, 본 발명의 일 실시 형태에 따른 표시 장치의 구성을 나타내는 도면이다.
도 3은, 본 발명의 일 실시 형태에 따른 표시 장치의 화소의 등가 회로를 나타내는 도면이다.
도 4는, 본 발명의 일 실시 형태에 따른 표시 장치의 화소의 레이아웃을 나타내는 평면도이다.
도 5는, 본 발명의 일 실시 형태에 따른 표시 장치의 화소부의 구성을 나타내는 평면도이다.
도 6은, 본 발명의 일 실시 형태에 따른 표시 장치의 화소부의 구조를 나타내는 단면도이다.
도 7은, 본 발명의 일 실시 형태에 따른 표시 장치의 화소부의 구조를 나타내는 단면도이다.
도 8은, 본 발명의 일 실시 형태에 따른 표시 장치의 화소부의 구성을 나타내는 평면도이다.
도 9는, 본 발명의 일 실시 형태에 따른 표시 장치의 화소부의 구조를 나타내는 단면도이다.
도 10은, 본 발명의 일 실시 형태에 따른 표시 장치의 화소부의 구성을 나타내는 평면도이다.
도 11은, 본 발명의 일 실시 형태에 따른 표시 장치의 화소부의 구조를 나타내는 단면도이다.
도 12는, 본 발명의 일 실시 형태에 따른 표시 장치의 화소부의 구성을 나타내는 평면도이다.
도 13은, 본 발명의 일 실시 형태에 따른 표시 장치의 화소부의 구조를 나타내는 단면도이다.
도 14는, 본 발명의 일 실시 형태에 따른 표시 장치의 화소의 레이아웃을 나타내는 평면도이다.
도 15는, 본 발명의 일 실시 형태에 따른 표시 장치의 화소부의 구성을 나타내는 평면도이다.
도 16은, 본 발명의 일 실시 형태에 따른 표시 장치의 화소부의 구조를 나타내는 단면도이다.
도 17은, 본 발명의 일 실시 형태에 따른 표시 장치의 화소부의 구조를 나타내는 단면도이다.
도 18은, 본 발명의 일 실시 형태에 따른 표시 장치의 화소부의 구조를 나타내는 단면도이다.
도 19는, 본 발명의 일 실시 형태에 따른 표시 장치의 화소부의 구성을 나타내는 평면도이다.
도 20은, 본 발명의 일 실시 형태에 따른 표시 장치의 화소부의 구조를 나타내는 단면도이다.
도 21은, 본 발명의 일 실시 형태에 따른 표시 장치의 화소부의 구조를 나타내는 단면도이다.
도 22는, 본 발명의 일 실시 형태에 따른 표시 장치의 외관을 나타내는 사시도이다.
도 23은, 본 발명의 일 실시 형태에 따른 표시 장치의 화소부의 구조를 나타내는 단면도이다.
도 24는, 본 발명의 일 실시 형태에 따른 표시 장치의 화소부의 구성을 나타내는 단면도이다.
도 25는, 본 발명의 일 실시 형태에 따른 표시 장치의 화소부의 구성을 나타내는 평면도이다.
도 26은, 본 발명의 일 실시 형태에 따른 표시 장치의 화소부의 구조를 나타내는 단면도이다.
도 27은, 본 발명의 일 실시 형태에 따른 표시 장치의 화소부의 구성을 나타내는 평면도이다.
이하, 본 발명의 실시 형태를, 도면 등을 참조하면서 설명한다. 단, 본 발명은 대부분의 서로 다른 형태에서 실시하는 것이 가능하며, 이하에 예시하는 실시 형태의 기재 내용으로 한정하여 해석되는 것은 아니다. 도면은 설명을 보다 명확히 하기 위해서, 실제의 형태에 비해, 각 부의 폭, 두께, 형상 등에 대하여 모식적으로 표현되는 경우가 있지만, 어디까지나 일례로서, 본 발명의 해석을 한정하는 것은 아니다. 또한, 본 명세서와 각 도면에 있어서, 기출의 도면에 관하여 전술한 것과 동일한 요소에는, 동일한 부호를 부여하여, 상세한 설명을 적절히 생략하는 경우가 있다. 부호의 말미에 부여되는 「a」, 「b」 등의 기호는 동일한 요소를 식별하기 위해 사용되는 경우가 있다. 또한 각 요소에 대한 「제1」, 「제2」라고 부기된 문자는, 각 요소를 구별하기 위해서 사용되는 편의적인 표지이며, 특별한 설명이 없는 한 그 이상의 의미를 갖지 않는다.
본 명세서에 있어서, 어떤 부재 또는 영역이 다른 부재 또는 영역의 「위에(또는 아래에)」 있다고 하는 경우, 특별한 한정이 없는 한 이것은 다른 부재 또는 영역의 바로 위(또는 바로 아래)에 있는 경우만이 아니라 다른 부재 또는 영역의 상방(또는 하방)에 있는 경우를 포함하고, 즉, 다른 부재 또는 영역의 상방(또는 하방)에 있어서 사이에 다른 구성 요소가 포함되어 있는 경우도 포함한다.
본 명세서에 있어서, 표시 장치는 제1 기판을 포함한다. 제1 기판은, 적어도 평면 형상의 일 주면을 갖고, 이 일 주면 위에 복수의 피막이 설치되고 층 구조가 형성된다. 이하의 설명에서는, 단면에서 볼 때, 제1 기판의 일 주면을 기준으로 하고, 그 일 주면의 상방측을 「위」, 「상층」 또는 「상방」으로 하여 설명한다.
[표시 장치의 구성]
도 1은, 본 발명의 일 실시 형태에 따른 표시 장치(100)의 사시도를 나타낸다. 표시 장치(100)는, 복수의 화소(116)가 배열되는 화소부(106)를 갖고, 이 화소부(106)에 의해 표시 화면이 형성된다. 화소(116)는 제1 기판(102)에 형성된다. 제1 기판(102)은 가요성을 갖는 기재가 적용된다. 예를 들어, 제1 기판(102)으로서, 시트 형상의 유기 수지 필름이 사용된다. 또한, 제1 기판(102)에 설치되는 화소부(106)를 덮도록, 제2 기판(104)이 설치된다. 제2 기판(104)은 밀봉 부재이며, 제1 기판(102)과 마찬가지로 시트 형상의 부재를 적용 가능하다. 또한, 제2 기판(104)에 대응하는 밀봉 부재로서, 수지 재료가 코팅되어 있어도 된다.
표시 장치(100)는, 제1 기판(102)에 화소부(106)가 설치되는 경우, 표시 화면은 제2 기판(104)측으로부터 시인되는 경우, 또는 제1 기판(102)측으로부터 시인되는 경우의 양쪽의 경우가 있을 수 있다. 도 1에서 도시한 표시 장치(100)는, 제2 기판(104)측으로부터 화소부(106)에 의해 형성되는 표시 화면을 시인하는 구성을 갖도록 한다.
표시 장치(100)는, 제1 기판(102)이 가요성을 가짐으로써, 표시 화면을 적어도 일 방향으로 만곡시키는 것이 가능하게 되어 있다. 도 1은, 표시 장치(100)를 일 방향(도 1에서 도시한 X 방향)으로 만곡시킨 상태를 예시한다. 표시 장치(100)는, 표시 화면이 볼록면이 되도록 만곡되어 있다. 또한, 도 1은, 표시 장치(100)가 X 방향으로 만곡하는 예를 나타내지만, 본 발명은 이것으로 한정되지 않는다. 표시 장치(100)를 일 방향과 교차하는 방향(도 1에서 도시한 Y 방향)으로 만곡시키는 것도 가능하며, 나아가 X 방향 및 Y 방향의 양쪽으로 구부리는 것이 가능하다. 또한, X 방향 및 Y 방향에 대하여, 경사 방향으로 구부리는 것도 가능한 구성을 포함하고 있다. 표시 장치(100)는, 표시 화면을 볼록면으로 만곡시키는 것 외에도, 오목면으로 만곡시키는 것도 가능한 구성을 갖는다.
도 2는, 이와 같은 표시 장치(100)의 회로 구성을 나타낸다. 표시 장치(100)는, 화소(116)가 배열되는 화소부(106), 제1 구동 회로(108), 제2 구동 회로(110), 제3 구동 회로(112), 복수의 단자(118)를 포함하는 단자부(114)를 구비한다. 이들 각 부위는, 가요성을 갖는 제1 기판(102) 위에 설치된다. 본 발명의 일 실시 형태에 있어서, 화소(116)에 표시 소자로서 발광 소자가 설치되도록 한다. 또한, 표시 소자는 발광 소자로 한정되지 않고, 화상을 표시하기 위해서 사용되는 다른 소자가 적용되어도 된다. 예를 들어, 액정의 전기 광학 효과를 이용한 액정 소자, 일렉트로크로믹 소자가 사용되어도 된다.
화소부(106)는, 행 방향(도 2에서 도시한 X 방향)으로 제1 게이트 배선(120) 및 제2 게이트 배선(122)이 배치되고, 열 방향(도 2에서 도시한 Y 방향)으로 데이터 배선(124)이 배치된다. 또한, 화소부(106)는, 각 화소(116)의 발광 소자에 전력을 공급하는 제1 전원선(126)이 배치되어 있다. 제1 구동 회로(108)는, 제1 게이트 배선(120)으로 신호를 출력하고, 제2 구동 회로(110)는 제2 게이트 배선(122)으로 신호를 출력하며, 제3 구동 회로(112)는 데이터 배선(124)으로 신호를 출력한다. 단자부(114)는, 표시 장치(100)를 구동하는 신호가 입력된다.
또한, 도 2는, 화소(116)가 행 방향 및 열 방향으로 정방 배열되는 일례를 나타내지만, 본 발명의 일 실시 형태는 이것으로 한정되지 않는다. 예를 들어, 화소(116)의 배열로서, 델타 배열이나 펜타일(Pen Tile) 배열 등, 다른 배열 형식도 적용될 수 있다. 또한, 표시 장치(100)에 있어서, 구동 회로, 신호선, 전원선의 각 구성은 적절히 변경 가능하다.
도 3은, 화소(116)에 있어서의 회로 구성(화소 회로)의 일례를 나타낸다. 화소 회로는, 제1 트랜지스터(130), 제2 트랜지스터(132), 구동 트랜지스터(134), 발광 소자(136), 유지 용량 소자(138)를 포함한다. 구동 트랜지스터(134)는, 제어 단자로서의 게이트와, 입출력 단자로서의 소스 및 드레인의 각 단자를 갖는다. 예를 들어, 도 3에서는, 구동 트랜지스터(134)의 드레인이 제2 트랜지스터(132)를 개재해서 제1 전원선(126)과 전기적으로 접속되고, 소스가 발광 소자(136)의 한쪽의 단자와 전기적으로 접속되어 있다. 발광 소자(136)는, 한쪽의 단자가 구동 트랜지스터(134) 및 제2 트랜지스터(132)를 개재해서 제1 전원선(126)과 접속되고, 다른 쪽의 단자가 제2 전원선(128)과 접속되어 있다. 제1 전원선(126)에는 고전위(PVDD)가 부여되고, 제2 전원선(128)에는 저전위(PVSS)가 부여된다.
구동 트랜지스터(134)의 게이트는, 제1 트랜지스터(130)를 개재해서 데이터 배선(124)과 전기적으로 접속된다. 제1 트랜지스터(130)는, 제1 게이트 배선(120)에 부여되는 제어 신호 SG(진폭 VGH/VGL을 가짐)에 의해 온/오프(ON/OFF)의 동작이 제어된다. 제1 트랜지스터(130)는, 고전위의 제어 신호 VGH에 의해 온으로 제어되고, 저전위의 제어 신호 VGL에 의해 오프로 제어된다. 제1 트랜지스터(130)이 온일 때, 데이터 배선(124)의 데이터 신호에 기초하는 전위가 구동 트랜지스터(134)의 게이트에 부여된다. 제2 트랜지스터(132)는, 제2 게이트 배선(122)에 부여되는 제어 신호 BG(진폭 VGH/VGL을 가짐)에 의해, 마찬가지로 온/오프(ON/OFF)의 동작이 제어된다.
구동 트랜지스터(134)의 소스와 게이트의 사이에는, 유지 용량 소자(138)가 설치된다. 유지 용량 소자(138)에 의해 구동 트랜지스터(134)의 게이트 전위가 유지된다. 발광 소자(136)의 발광 강도는, 구동 트랜지스터(134)의 드레인 전류에 의해 제어된다. 구동 트랜지스터(134)의 게이트에 데이터 신호에 기초하는 전위가 부여되고, 제2 트랜지스터(132)가 온으로 되면 발광 소자(136)로 전류가 흐른다. 이에 의해 발광 소자(136)는 발광한다.
도 4는, 화소(116)에 있어서의, 제1 트랜지스터(130), 제2 트랜지스터(132), 구동 트랜지스터(134), 발광 소자(136), 유지 용량 소자(138), 제1 게이트 배선(120), 제2 게이트 배선(122), 데이터 배선(124), 제1 전원선(126)의 배치를 나타낸다.
구동 트랜지스터(134)는, 반도체층(142a), 게이트 전극(148a)을 갖는다. 반도체층(142a)의 소스 영역은 제1 콘택트 홀(166a)에 있어서 소스 배선(154)과 접속되고, 드레인 영역은 제2 콘택트 홀(166b)에 있어서 드레인 배선(156)과 접속된다. 소스 배선(154)은 제3 콘택트 홀(166c)에 있어서 화소 전극(162)과 접속된다. 제1 트랜지스터(130)는, 반도체층(142b), 게이트 전극(148b)을 갖고, 게이트 전극(148b)은 일 방향(도 4에서 도시한 X 방향)으로 연신하는 제1 게이트 배선(120a)과 접속된다. 제1 트랜지스터(130)는, 소스 및 드레인에 대응하는 입출력 단자의 한쪽이, 일 방향과 교차하는 방향(도 4에서 도시한 Y 방향)으로 연신하는 데이터 배선(124a)과 접속되고, 다른 쪽이 구동 트랜지스터(134)의 게이트 전극(148a)과 접속하는 게이트 배선(150)과 접속된다. 제2 트랜지스터(132)는, 반도체층(142c), 게이트 전극(148c)을 갖고, 게이트 전극(148c)은 일 방향(도 4에서 도시한 X 방향)으로 연신하는 제2 게이트 배선(122a)과 접속되어 있다. 제2 트랜지스터(132)는, 소스 및 드레인에 대응하는 입출력 단자의 한쪽이, 일 방향과 교차하는 방향(도 4에서 도시한 Y 방향)으로 연신하는 제1 전원선(126a)과 접속되고, 다른 쪽이 구동 트랜지스터(134)의 드레인에 접속하는 드레인 배선(156)과 접속되어 있다. 유지 용량 소자(138)는, 반도체층(142a), 유지 용량 전극(164)이 겹치는 영역에 형성된다. 또한, 도 4에 있어서, 게이트 절연층, 층간 절연층 등은 생략되었다.
본 발명의 일 실시 형태에 따른 표시 장치(100)는, 도 1에서 도시한 바와 같이 표시 화면을 포함하는 영역을 구부리는 것이 가능하다. 그리고, 표시 장치(100)는, 화소부(106)를 만곡시키는 경우에도, 신뢰성의 저하를 방지하는 구조를 포함하고 있다. 이하, 그 상세를 설명한다.
[제1 실시 형태]
본 실시 형태는, 적어도 일 방향으로 구부리는 것이 가능한 표시 장치의 구조를 예시한다. 도 5는, 도 4에서 도시한 구성을 갖는 화소(116)가 화소부(106)에 있어서 배열되는 형태를 나타낸다. 도 5는, 제1 화소(116a), 제2 화소(116b), 제3 화소(116c) 및 제4 화소(116d), 일 방향(도 5에서 도시한 X 방향)으로 연신하는 제1 게이트 배선(120a, 120b, 120c), 제2 게이트 배선(122a, 122b, 122c), 일 방향과 교차하는 방향(도 5에서 도시한 Y 방향)으로 연신하는 데이터 배선(124a, 124b, 124c) 및 제1 전원선(126a, 126d, 126c)을 나타낸다. 즉, 화소부(106)에 있어서, 제1 게이트 배선(120) 및 제2 게이트 배선(122)은, 제1 화소(116a)와 제4 화소(116d)가 배열되는 방향을 따라서 연신하고, 데이터 배선(124)과 제1 전원선(126)은, 제1 화소(116a)와 제2 화소(116b)가 배열되는 방향으로 연신한다.
도 5에서는 명시되지 않았지만, 제1 게이트 배선(120a, 120b) 및 제2 게이트 배선(122a, 122b)과, 데이터 배선(124a, 124b) 및 제1 전원선(126a, 126b)의 사이에는, 무기 절연 재료로 형성되는 제1 절연층이 설치되어 있다. 그리고, 제1 절연층은, 제1 게이트 배선(120a, 120b, 120c)의 상면부를 개구하는 제1 개구부(176a 내지 176f)가 설치되어 있다. 또한, 제1 절연층은, 제2 게이트 배선(122a, 122b, 122c)의 상면부를 개구하는 제2 개구부(178a 내지 178f)가 설치되어 있다.
다음으로, 도 5에서 도시한 A-B선을 따른 단면 구조를, 도 6에 나타내었다. 또한, 이 A-B선은, 도 4에서 도시한 화소(116)의 레이아웃도에 있어서의 A-B선에 대응하고 있는 것으로 한다.
도 6은, 구동 트랜지스터(134), 발광 소자(136), 유지 용량 소자(138)의 단면 구조를 나타낸다. 또한, 도 6은, 제1 게이트 배선(120a), 제2 게이트 배선(122d), 제1 전원선(126a) 및 데이터 배선(124b)의 단면 구조를 나타낸다. 이 들 요소는, 제1 기판(102) 위에 설치되어 있다.
또한, 제1 기판(102)은 가요성을 갖는 기판이 사용된다. 예를 들어, 제1 기판(102)으로서, 유기 수지 필름이 사용된다. 유기 수지 필름의 일례로서, 폴리이미드 필름을 사용할 수 있다. 폴리이미드 필름의 두께는, 1 내지 100㎛, 바람직하게는 1 내지 50㎛인 것이 바람직하다. 기판 재료로서, 폴리이미드는 일례이지만, 이 소재는 내열성, 내약품성, 기계적 강도가 우수하기 때문에, 본 실시 형태에 사용되는 기판 재료로서 적합하다.
제1 기판(102)에 있어서, 구동 트랜지스터(134)가 설치되는 제1면에는, 하지 절연층(140)이 설치된다. 본 실시 형태에 있어서, 하지 절연층(140)은 필수적인 구성이 아니지만, 제1 기판(102)측으로부터 반도체층(142)측으로 불순물이 확산되는 것을 방지하는 배리어층으로서의 기능을 갖는다.
구동 트랜지스터(134)는, 반도체층(142a), 게이트 절연층(146), 게이트 전극(148a)에 의해 구성된다. 반도체층(142a)의 소스 영역은 소스 배선(154)과 접속되고, 드레인 영역은 드레인 배선(156)과 접속된다. 게이트 전극(148a)과 소스 배선(154) 및 드레인 배선(156)의 사이에는, 제1 절연층(152)이 설치된다. 소스 배선(154)은, 제1 절연층(152)에 형성된 제1 콘택트 홀(166a)을 통해 반도체층(142a)의 소스 영역과 콘택트하고, 드레인 배선(156)은, 제1 절연층(152)에 형성된 제2 콘택트 홀(166b)을 통해 반도체층(142a)의 드레인 영역과 콘택트한다.
제1 절연층(152) 위에는, 제2 절연층(158)이 설치된다. 제2 절연층(158) 위에는, 화소 전극(162)이 설치된다. 제2 절연층(158)은 화소 전극(162)의 하지면으로 되고, 이 하지면을 평탄화하는 평탄화막으로서 사용된다. 소스 배선(154)과 화소 전극(162)은, 제2 절연층(158)에 형성되는 제3 콘택트 홀(166c)을 통해 접속된다.
본 실시 형태에 있어서, 반도체층(142)은 각종 반도체 재료에 의해 형성된다. 예를 들어, 반도체층(142)으로서, 실리콘 반도체가 적용되고, 보다 구체적으로는, 다결정 실리콘막 또는 비정질 실리콘막이 사용되고, 그 밖에, 반도체층(142)은 반도체 특성을 갖는 금속 산화물(예를 들어, 「산화물 반도체」라고도 함)을 사용하는 것도 가능하다. 게이트 전극(148a) 및 게이트 배선(120a)은 알루미늄, 티타늄, 몰리브덴, 텅스텐 등의 금속 재료로 형성되고, 예를 들어 티타늄과 알루미늄이 적층된 구조를 갖는다. 제1 절연층(152)은, 무기 절연 재료가 사용되고, 예를 들어 질화실리콘막, 또는 질화실리콘막 및 산화실리콘막의 적층체이다. 제2 절연층(158)은, 유기 절연 재료가 사용되고, 예를 들어 폴리이미드, 아크릴 등의 수지 재료로 형성된다. 또한, 하지 절연층(140)은, 산화실리콘과 질화실리콘이 적층된 구조를 갖고, 예를 들어 질화실리콘막의 상층 및 하층을 산화실리콘막으로 끼운 구조를 갖고 있다.
화소 전극(162)의 주연부는 뱅크층(168)이라 불리는 절연층으로 둘러싸인다. 뱅크층(168)은 화소 전극(162)의 단부 및 제3 콘택트 홀(166c)을 덮고 있다. 발광 소자(136)는, 화소 전극(162), 유기층(170) 및 대향 전극(172)에 의해 구성된다. 발광 소자(136)의 상면에는 밀봉층(174)이 설치된다. 밀봉층(174)은, 수분 등을 투과하지 않는 질화실리콘막을 포함하여 구성된다. 도 6에서는 도시되지 않았지만, 밀봉층(174)의 상층측에는 제2 기판(104)이 설치된다.
유기층(170)은, 1층 또는 복수층으로 구성되고, 적어도 일부에 유기 일렉트로루미네센스 재료가 포함된다. 발광 소자(136)는, 화소 전극(162)과 대향 전극(172)의 사이에 발광 임계값 전압 이상의 전압이 인가되었을 때 발광한다. 본 실시 형태에 있어서, 화소 전극(162)은, 투명 도전막과 금속막의 적층 구조에 의해 유기층(170)에서 발광한 광을 반사하는 구성이 적용된다. 예를 들어, 화소 전극(162)은, 적어도 2층의 투명 도전막과, 그 2층의 투명 도전막의 사이에 끼워진 금속막(예를 들어, 은(Ag), 알루미늄(Al) 등의 반사율이 높은 재료가 바람직함)을 갖는다. 대향 전극(172)은 투명 도전막으로 형성되어 있다. 유기층(170)에서 발광한 광은, 대향 전극(172)측으로부터 출사된다.
유지 용량 소자(138)는, 유지 용량 전극(164)과 제1 절연층(152) 및 소스 배선(154)이 중첩되는 구조를 갖는다. 유지 용량 전극(164)은 게이트 전극(148a)과 동일한 층에서 형성된다.
도 6에 있어서, 제1 절연층(152)은, 제1 게이트 배선(120a)의 상면을 개구하는 제1 개구부(176a), 제2 게이트 배선(122c)의 상면을 개구하는 제2 개구부(178e)가 설치된다. 즉, 제1 절연층(152)은, 게이트 배선(제1 게이트 배선(120a), 제2 게이트 배선(122c))의 상면부와 겹치는 부분의 일부가, 제거된 영역을 갖고 있다. 그러나, 제1 절연층(152)은, 하층측에 위치하는 게이트 배선(제1 게이트 배선(120a), 제2 게이트 배선(122c))의 전부를 개구하는 것이 아니라, 적어도 게이트 배선(제1 게이트 배선(120a), 제2 게이트 배선(122c))의 측면부를 피복하도록 설치된다.
이와 같은 제1 개구부(176) 및 제2 개구부(178)는, 제1 절연층(152)에 제1 콘택트 홀(166a), 제2 콘택트 홀(166b)을 형성할 때, 동시에 형성할 수 있다. 따라서, 제1 절연층(152)에 제1 개구부(176) 및 제2 개구부(178)를 형성하기 위해서, 공정수를 증가시키지 않는다.
제1 개구부(176), 제2 개구부(178)는, 제1 게이트 배선(120), 제2 게이트 배선(122)이 연신하는 방향을 따라서, 가늘고 긴 개구 형상을 갖고 있다. 바꿔 말하자면, 제1 절연층(152)에는, 화소 전극(162)의 1변을 따라서, 직사각 형상의 제1 개구부(176), 제2 개구부(178)가 설치되어 있다. 물론, 제1 개구부(176) 및 제2 개구부(178)는, 제1 게이트 배선(120), 제2 게이트 배선(122)이, 데이터 배선(124)이나 제1 전원선(126)과 교차하는 영역을 제외하고 설치된다.
제1 절연층(152)은, 산화실리콘막, 질화실리콘막 등의 무기 절연막으로 형성되기 때문에 취성을 갖는다. 따라서, 제1 기판(102)을 어떤 곡률 이상으로 만곡시키면, 제1 절연층(152)에는 크랙이 발생해버린다. 또한, 제1 절연층(152)의 하층측에는, 게이트 배선이 설치되기 때문에, 단차부가 존재한다. 제1 절연층(152)은 이 단차부를 덮어 설치됨으로써, 제1 기판(102)을 만곡시키면 이 단차부를 덮는 영역에 응력이 집중되기 쉬운 상황에 놓인다. 즉, 제1 절연층(152)은, 제1 게이트 배선(120), 제2 게이트 배선(122)을 피복하는 부분에 응력이 집중하고, 제1 기판(102)을 굽힘으로써 크랙이 발생하기 쉬워진다고 할 수 있다. 한편, 제1 게이트 배선(120), 제2 게이트 배선(122)은 금속막이기 때문에 소성을 갖고, 제1 기판(102)의 굽힘에 대하여 내성을 갖고 있다.
본 실시 형태는, 제1 절연층(152)이 제1 게이트 배선(120)이나 제2 게이트 배선(122)과 겹치는 영역에 있어서, 제1 개구부(176) 및 제2 개구부(178)를 설치함으로써, 제1 절연층(152)에 걸리는 굽힘 응력이 완화되는 구조로 하고, 크랙의 발생을 방지하고 있다. 즉, 제1 절연층(152)에 있어서, 응력이 집중된다고 생각되는 게이트 배선과 겹치는 영역에 있어서, 개구부(절결부이어도 됨)를 설치함으로써, 굽힘 응력이 제1 절연층(152)의 특정 부분에 집중하지 않도록 되어 있다.
또한, 제1 절연층(152)에 설치된 제1 개구부(176) 및 제2 개구부(178)는, 제2 절연층(158)을 형성하는 유기 절연 재료로 매립되어 있다. 이와 같이, 제1 절연층(152)이 제거된 영역을, 제2 절연층(158)을 형성하는 유기 수지로 매립함으로써 제1 기판(102)을 구부렸을 때, 제1 절연층(152)에 있어서의 크랙의 발생을 방지하도록 하고 있다.
본 실시 형태는, 게이트 배선을 덮는 무기 절연층에, 당해 게이트 배선의 상면을 개구하는 개구부를 형성하고, 그 개구부에는 무기 절연층과 적층되는 유기 절연층이 매립되는 구조로 함으로써 이 부위를 응력 완화 영역으로서 기능시키고 있다. 이하의 설명에서는, 이 부위를 「응력 완화 영역」이라고도 한다. 이와 같은 응력 완화 영역은, 도 1에서 도시한 바와 같이 표시 장치(100)를 만곡시키는 경우에 있어서, 그 만곡부에 설치해 두는 것이 바람직하다.
본 실시 형태에서는, 제1 절연층(152)에 설치되는 개구부(제1 개구부(176), 제2 개구부(178))가, 게이트 배선(제1 게이트 배선(120), 제2 게이트 배선)을 따른 방향에 설치됨으로써, 응력 완화 영역의 작용에 의해, 이와 평행한 방향으로 구부리기 쉬운 표시 장치를 제공할 수 있다.
또한, 제1 절연층(152)은, 구동 트랜지스터(134) 등에 대한 보호막으로서 사용된다. 즉, 제1 절연층(152)은, 수분 등이 반도체층(142)에 침입하는 것을 방지하는 블로킹층으로서의 기능을 갖는다. 그런데, 제1 절연층(152)에 제1 개구부(176) 및 제2 개구부(178)가 설치되기 때문에, 블로킹층으로서의 기능이 손상되는 것이 염려된다. 그러나, 게이트 배선을 형성하는 금속층은, 일반적으로 수증기 투과율이 낮고, 수분 등의 침입을 방지하는 특성을 갖고 있다. 본 실시 형태는, 제1 절연층(152)에 설치되는 제1 개구부(176)를 제1 게이트 배선(120) 위에 설치하고, 제2 개구부(178)를 제2 게이트 배선(122) 위에 설치함으로써, 블로킹층으로서의 기구가 손상되지 않도록 되어 있다.
구체적인 구성으로서, 제1 절연층(152)에는, 적어도 1층의 질화실리콘막이 포함됨으로써, 수분 등의 불순물의 침입을 방지하는 배리어층으로서의 기능이 높아진다. 또한, 제1 게이트 배선(120), 제2 게이트 배선(122)에 사용되는, 알루미늄, 티타늄, 몰리브덴 등의 금속막은 수분 등에 대하여 배리어성을 갖는다. 그로 인해, 제1 절연층(152)에 제1 개구부(176)가 설치되어 있어도, 이 제1 개구부(176)가 제1 게이트 배선(120)의 상면부에 겹치도록 설치됨으로써, 배리어층으로서의 기능을 유지할 수 있다.
즉, 제1 개구부(176)의 폭이, 제1 게이트 배선(120)의 폭보다도 좁게 설정되고, 제1 절연층(152)이 제1 게이트 배선(120)의 측면부 및 상단부면을 덮음으로써, 수분 등의 불순물의 침입을 방지하는 밀폐 구조를 형성할 수 있다. 이에 의해, 구동 트랜지스터(134)의 반도체층(142)은, 상면이 제1 절연층(152)과 제1 게이트 배선(120), 제2 게이트 배선(122)에 의한 밀봉 구조로 덮이고, 하면이 질화실리콘막을 포함하는 하지 절연층(140)으로 덮이므로, 수분 등의 불순물이 침입하는 것을 방지할 수 있어, 신뢰성의 저하를 방지할 수 있다.
또한, 도 7에서 도시한 바와 같이, 제1 절연층(152)과 제2 절연층(158)의 사이에, 무기 절연막에 의한 제3 절연층(160)을 설치하는 경우에 있어서도, 마찬가지로 제1 개구부(176a), 제2 개구부(178e)를 설치할 수 있다. 제3 절연층(160)은, 제1 절연층(152)과 마찬가지로 산화실리콘막이나 질화실리콘막, 또는 질화실리콘막 및 산화실리콘막의 적층체로 설치된다. 이 경우에는, 제1 게이트 배선(120) 및 제2 게이트 배선(122) 위에, 제1 절연층(152)과 제2 절연층(158)이 적층되므로, 제1 개구부(176a)와 제2 개구부(178e)는 이 2개의 절연층을 관통하도록 설치된다.
이와 같이 본 실시 형태에 의하면, 적어도 게이트 배선이 연신하는 방향으로 구부리기 쉬운 표시 장치가 제공된다. 그리고, 표시 장치를 만곡시켜도, 제1 절연층에 크랙이 발생하지 않도록 할 수 있으므로, 신뢰성의 저하를 방지할 수 있다.
[제2 실시 형태]
본 실시 형태는, 제1 절연층의 개구부로서, 제1 실시 형태와 상이한 일례를 나타낸다. 도 8은, 도 4에서 도시한 화소(116)가, 화소부(106)에 있어서 배열되는 형태를 나타낸다. 또한, 도 9는, 도 8에 도시한 A-B선에 대응하는, 화소의 단면도를 나타낸다. 이하의 설명에서는, 도 8 및 도 9를 참조하여 설명한다. 또한, 이 A-B선은, 도 4에서 도시한 화소(116)의 레이아웃도에서의 A-B선에 대응하고 있는 것으로 한다. 이하에 있어서는, 도 6에서 도시한 구조와 상이한 부분에 대하여 설명한다.
본 실시 형태에 있어서, 도 8에서 도시한 화소부(106)에는, 데이터 배선(124a, 124b, 124c), 및 제1 전원선(126a, 126d, 126c)의 상층에 제3 절연층(160)이 설치된다. 그리고, 제3 절연층(160)은, 데이터 배선(124a)과 겹치는 위치에 제3 개구부(180a)가 설치되고, 제1 전원선(126a)과 겹치는 위치에 제4 개구부(182a)가 설치된다. 제3 개구부(180a)는 데이터 배선(124a)이 연신하는 방향으로 개구가 넓어지고, 제4 개구부(182a)는 제1 전원선(126a)이 연신하는 방향으로 개구가 넓어지고 있다. 이와 같은 개구부의 형상은, 데이터 배선(124b, 124c)에 있어서의 제3 개구부(180b, 180c), 제1 전원선(126c, 126d)에 있어서의 제4 개구부(182c, 182d)에 대해서도 마찬가지이다. 제3 개구부(180), 제4 개구부(182)는, 데이터 배선(124), 제1 전원선(126)이 연신하는 방향을 따라서, 가늘고 긴 개구 형상을 갖고 있다. 바꿔 말하자면, 제1 절연층(152)에는, 화소 전극(162)의 1변을 따라서, 직사각 형상의 제3 개구부(180), 제4 개구부(182)가 설치되어 있다.
도 9에서 도시한 화소부(106)는, 데이터 배선(124c) 및 제1 전원선(126a)과, 이 배선과 동일층에서 형성되는 소스 배선(154) 및 드레인 배선(156) 위에, 제3 절연층(160)이 설치된다. 제3 절연층(160)은, 제1 절연층(152)과 마찬가지로 무기 절연 재료로 형성된다. 제3 절연층(160)은, 예를 들어 질화실리콘막, 또는 질화실리콘막과 산화실리콘막이 적층된 구조를 갖는다. 이와 같은 제3 절연층(160)은, 제1 절연층(152)과 마찬가지로 트랜지스터에 대한 보호막으로서 기능한다.
제3 절연층(160)은, 데이터 배선(124b)의 상면부를 개구하는 제3 개구부(180b)가 설치되고, 제1 전원선(126a)의 상면부를 개구하는 제4 개구부(182a)가 설치된다. 즉, 제3 절연층(160)은, 데이터 배선(124c) 및 제1 전원선(126a)의 상면부에 있어서 제거된 영역을 갖는다. 제3 절연층(160)은, 데이터 배선(124c) 및 제1 전원선(126a)의 측면부 및 상단부를 덮도록 설치된다.
제3 절연층(160)은 무기 절연막이기 때문에, 제1 절연층(152)과 마찬가지로 취성을 갖는다. 따라서, 제1 기판(102)을 어떤 곡률 이상으로 만곡시키면, 크랙이 발생하는 것이 문제로 된다. 한편, 데이터 배선(124)이나 제1 전원선(126)은, 티타늄, 몰리브덴, 알루미늄 등의 금속막으로 형성되기 때문에(예를 들어, 알루미늄막의 상층 및 하층을 티타늄막으로 끼운 구조), 소성을 갖는다. 그로 인해, 데이터 배선(124)이나 제1 전원선(126)은, 제1 기판(102)을 만곡시켜도 크랙은 발생하지 않고, 굽힘에 대한 내성을 갖고 있다. 본 실시 형태는, 제3 절연층(160)이, 데이터 배선(124)이나 제1 전원선(126)과 겹치는 영역에서, 제3 개구부(180) 및 제4 개구부(182)를 가짐으로써, 제3 절연층(160)에 걸리는 굽힘 응력이 완화되는 구조로 하고, 크랙의 발생을 방지하고 있다.
또한, 제3 절연층(160)에 설치된 제3 개구부(180) 및 제4 개구부(182)에는, 제2 절연층(158)을 형성하는 유기 절연 재료가 매립된다. 제3 절연층(160)이 제거된 영역을, 제2 절연층(158)을 형성하는 유기 절연 재료로 매립함으로써, 제1 기판(102)을 구부렸을 때, 제3 절연층(160)에 있어서의 크랙의 발생을 방지하고 있다. 이와 같이, 본 실시 형태에서는, 게이트 배선의 상층에 설치되는, 데이터 배선이나 전원선을 덮는 무기 절연층에 개구부를 설치하고, 그 개구부에 유기 절연층이 매립되는 구조로 함으로써, 이 부위를 응력 완화 영역으로서 기능시키고 있다.
본 실시 형태에서는, 제3 절연층(160)에 설치되는 개구부(제3 개구부(180), 제4 개구부(182))가, 데이터 배선(124)을 따른 방향(도 8에서 도시한 Y 방향)에 설치됨으로써, 응력 완화 영역의 작용에 의해, 이와 평행한 방향으로 제1 기판(102)을 구부리기 쉬운 표시 장치를 제공할 수 있다.
또한, 제3 절연층(160)에 설치되는 개구부는, 데이터 배선(124), 제1 전원선(126)의 상면부를 개구하고, 적어도 측면부를 덮는 형태를 가짐으로써, 보호막으로서의 기능이 손상되지 않게 되어 있다. 이에 의해, 구동 트랜지스터(134)의 반도체층(142a)은, 상면이 제1 절연층(152), 및 제3 절연층(160)과, 데이터 배선(124) 및 제1 전원선(126)에 의한 밀봉 구조로 덮이고, 하면이 하지 절연층(140)으로 덮임으로써, 수분 등의 불순물이 침입하지 않도록 보호되어 있다.
이와 같이 본 실시 형태에 의하면, 적어도 데이터 배선이 연신하는 방향으로 구부리기 쉬운 표시 장치가 제공된다. 그리고, 표시 장치를 만곡시켜도, 제3 절연층에 크랙이 발생하지 않도록 할 수 있으므로, 신뢰성의 저하를 방지할 수 있다.
[제3 실시 형태]
본 실시 형태는, 일 방향으로 연신하는 게이트 배선과, 당해 일 방향과는 교차하는 방향으로 연신하는 데이터 배선의 쌍방향을 따라 구부릴 수 있는 표시 장치의 일례를 나타낸다.
도 10은, 도 4에서 도시한 화소(116)가 화소부(106)에 있어서 배열되는 형태를 나타낸다. 또한, 도 11은, 도 10에 도시한 A-B선에 대응하는, 화소의 단면도를 나타낸다. 이하의 설명에서는, 도 10 및 도 11을 참조하여 설명한다. 또한, 이 A-B선은, 도 4에서 도시한 화소(116)의 레이아웃도에 있어서의 A-B선에 대응하고 있는 것으로 한다. 이하에 있어서는, 도 6에서 도시한 구조와 상이한 부분에 대하여 설명한다.
본 실시 형태에 있어서, 도 10에서 도시한 화소부(106)에는, 제1 게이트 배선(120a, 120b) 및 제2 게이트 배선(122a, 122b)과, 데이터 배선(124a, 124b) 및 제1 전원선(126a, 126c)의 사이에는, 무기 절연 재료로 형성되는 제1 절연층이 설치된다. 또한, 제1 절연층(152) 위에는, 제3 절연층(160)이 설치되어 있다. 제1 절연층(152) 및 제3 절연층(160)에는, 제1 게이트 배선(120a, 120b, 120c)의 상면부를 개구하는 제1 개구부(176a 내지 176f)가 설치된다. 또한, 제1 절연층(152) 및 제3 절연층(160)에는, 제2 게이트 배선(122a, 122b, 122c)의 상면부를 개구하는 제2 개구부(178a 내지 178f)가 설치된다.
또한, 제3 절연층(160)은, 데이터 배선(124a)에 겹치는 위치에 제3 개구부(180a)가 설치되고, 제1 전원선(126a)에 겹치는 위치에 제4 개구부(182a)가 설치된다. 제3 개구부(180a) 및 제4 개구부(182a)는, 각각 데이터 배선(124a) 및 제1 전원선(126a)이 연신하는 방향을 따라서 연장되어 있다. 이와 같은 형태는, 데이터 배선(124b, 124c)에 있어서의 제3 개구부(180b, 180c), 제1 전원선(126c, 126d)에 있어서의 제4 개구부(182c, 182d)에 대해서도 마찬가지이다.
제1 절연층(152)에 있어서의 제1 개구부(176a) 및 제2 개구부(178e)와, 제3 절연층(160)에 있어서의 제3 개구부(180b) 및 제4 개구부(182a)의 구성은, 제1 실시 형태, 제2 실시 형태에서 도시한 구성과 마찬가지다. 이에 의해, 게이트 배선에 따른 방향으로 구부리는 경우에도, 데이터 배선을 따른 방향으로 구부리는 경우에도, 양쪽에 대하여 구부리기 쉬운 표시 장치를 제공할 수 있다.
[제4 실시 형태]
본 실시 형태는, 제2 실시 형태에 있어서의, 데이터 배선(124)과 제3 절연층(160)에 있어서의 제3 개구부(180)의 구성, 및 제1 전원선(126)과 제3 절연층(160)에 있어서의 제4 개구부(182)의 구성에 있어서, 데이터 배선(124) 및 제1 전원선(126)의 하층측에 존재하고 있던 제1 절연층(152)을 제거하는 구성을 나타낸다. 이하, 도 12에서 도시한 화소의 평면 배치도, 도 13에서 도시한 A-B선에 대응하는 단면도를 참조하여, 제2 실시 형태와 상이한 부분에 대하여 설명한다.
도 12에서 도시한 화소부(106)에는, 도시되지 않았지만, 제1 절연층(152) 및 제3 절연층(160)이 설치되어 있다. 제3 절연층(160)은, 데이터 배선(124a 내지 124c)의 상면부를 개구하는 제3 개구부(180a 내지 180c)가 설치되고, 제1 전원선(126)의 상면부를 개구하는 제4 개구부(182a, 182c, 182d)가 설치되어 있다. 이것은, 제2 실시 형태에서 설명한 구성과 마찬가지이다. 한편, 제2 실시 형태에서는, 데이터 배선(124) 및 제1 전원선(126)의 하층에 배치되는 제1 절연층(152)이 잔존하고 있다. 이에 반하여, 본 실시 형태에서는, 제1 절연층(152)에 있어서, 데이터 배선(124a 내지 124c)과 겹치는 영역에 제5 개구부(184a1 내지 184c2)가 설치되고, 제1 전원선(126a, 126c, 126d)과 겹치는 영역에 제6 개구부(186a1, 186a2, 186c1, 186c2, 186d1, 186d2)가 설치되어 있다. 제5 개구부(184a1 내지 184c2) 및 제6 개구부(186a1, 186a2, 186c1, 186c2, 186d1, 186d2)는, 제1 절연층(152)을 관통하는 개구부이다. 또한, 제5 개구부(184a1 내지 184c2) 및 제6 개구부(186a1, 186a2, 186c1, 186c2, 186d1, 186d2)는, 데이터 배선(124a 내지 124c) 및 제1 전원선(126a 내지 126c)이 연신하는 방향을 따라서 설치되지만, 제1 게이트 배선(120a 내지 120c) 및 제2 게이트 배선(122a 내지 122c)과 교차하는 영역에는, 배선층 간을 절연하기 위해서 설치되지 않는다.
그리고, 제1 절연층(152)의 하층에는, 제5 개구부(184a1 내지 184c2)에 대응하여, 제1 금속 패턴(190a1 내지 190f1)이 설치되어 있다. 또한, 제6 개구부(186a1 내지 186c2)에 대응하여 제2 금속 패턴(190a1 내지 190f1)이 설치되어 있다. 데이터 배선(124a 내지 124c)은, 제5 개구부(184a1 내지 184c2)에 있어서, 제1 금속 패턴(190a1 내지 190f1)과 각각 접촉하고 있다. 또한, 제1 전원선(126a, 126c, 126d)은, 제6 개구부(186a1, 186a2, 186c1, 186c2, 186d1, 186d2)에 있어서, 제2 금속 패턴(190a1, 190a2, 190b1, 190b2, 190c1, 190c2, 190d1, 190d2, 190e1, 190f1, 190g2, 190h2)과 각각 접촉하고 있다.
도 13에서 도시한 바와 같이, 제1 절연층(152)에 있어서의 제5 개구부(184b1)는, 하층의 제1 금속 패턴(190e1)에, 상층의 데이터 배선(124c)이 떨어져 들어가 막혀 있다. 마찬가지로, 제1 절연층(152)에 있어서의 제6 개구부(186a1)는, 하층의 제2 금속 패턴(190a2)에, 상층의 제1 전원선(126a)이 떨어져 들어가 막혀 있다. 이와 같이, 제1 절연층(152)은, 제5 개구부(184), 제6 개구부(186)가 설치되어 있어도, 데이터 배선(124)과 제1 금속 패턴(190), 제1 전원선(126)과 제2 금속 패턴(190)으로 막혀 있으며, 반도체층(142)에 대한 보호막으로서의 기능이 유지되고 있다.
본 실시 형태에 의하면, 제3 절연층(160)에 설치되는 제3 개구부(180)와, 제1 절연층(152)에 설치되는 제5 개구부(184)를 중첩하도록 설치하고, 또한 이 부위에 데이터 배선(124)을 설치하고, 또한 데이터 배선(124)의 하층측에 제1 금속 패턴(190)을 설치하는 구조에 의해, 데이터 배선(124)을 따라 응력 완화 영역이 설치되어 있다. 또한, 제3 절연층(160)에 설치되는 제4 개구부(182)와, 제1 절연층(152)에 설치되는 제6 개구부(186)를 중첩하도록 설치하고, 또한 이 부위에 제1 전원선(126)을 설치하고, 또한 제1 전원선(126)의 하층측에 제2 금속 패턴(190)을 설치하는 구조에 의해, 제1 전원선(126)에 따라 응력 완화 영역이 설치되어 있다. 이에 의해, 데이터 배선(124) 및 제1 전원선(126)의 하층에 배치되는 제1 절연층(152)이 제거되어 있기 때문에, 보다 제1 기판(102)의 굽힘에 대한 내성을 높인 응력 완화 구조를 얻을 수 있다.
본 실시 형태에 의하면, 데이터 배선(124) 또는 제1 전원선(126)을 따른 방향으로 구부리기 쉬운 표시 장치를 제공할 수 있다. 이 경우에 있어서, 데이터 배선(124)의 하층측에 있어서의 무기 절연층이 부분적으로 제거되어 있으므로, 무기 절연층에 발생하는 크랙을 더 효과적으로 방지할 수 있다.
또한, 본 실시 형태에서는, 제1 절연층(152)에, 데이터 배선(124)에 대응하는 제5 개구부(184)가 설치되고, 제1 전원선(126)에 대응하는 제6 개구부(186)가 설치되는 형태를 나타내지만, 본 발명은 이것으로 한정되지 않는다. 예를 들어, 제1 절연층(152)에는, 데이터 배선(124) 및 제1 전원선(126)의 한쪽에, 본 실시 형태에 따른 응력 완화 구조가 설치되어 있어도, 마찬가지의 효과를 얻을 수 있다.
또한, 본 실시 형태에 있어서도, 제3 실시 형태와 마찬가지로, 제1 절연층(152)에, 제1 게이트 배선(120)의 상면을 노출하는 제1 개구부(176), 제2 게이트 배선(122)의 상면을 노출하는 제2 개구부(178)를 부가할 수 있다. 그것에 의해, 제1 기판(102)을 게이트 배선을 따른 방향으로 구부리는 경우에도, 데이터 배선을 따른 방향으로 구부리는 경우에도, 양쪽에 대하여 구부리기 쉬운 표시 장치를 제공할 수 있다.
[제5 실시 형태]
본 실시 형태는, 화소(116)에 있어서의 배선 구조와, 무기 절연층을 개구하는 개구부의 구조가 서로 다른 일례에 대하여 예시한다.
도 14는, 화소(116)에 있어서의 제1 트랜지스터(130), 제2 트랜지스터(132), 구동 트랜지스터(134), 발광 소자(136), 유지 용량 소자(138), 제1 게이트 배선(120), 제2 게이트 배선(122), 데이터 배선(124), 제1 전원선(126)의 배치를 나타낸다. 도 4에서 도시한 화소의 레이아웃과의 상이는, 구동 트랜지스터(134)와 제2 트랜지스터(132)의 접속 구조에 있다.
도 14에서는, 구동 트랜지스터(134)에 있어서의 반도체층(142a)과 제2 트랜지스터(132)에 있어서의 반도체층(142c)이 연속하는 하나의 섬 형상 반도체 영역으로서 설치되어 있다. 구동 트랜지스터(134)의 반도체층(142a)과, 제2 트랜지스터(132)의 반도체층(142c)을 연결하는 반도체 영역은, 드레인 영역과 동일한 불순물이 도핑되어 저저항화되어 있다. 이로 인해, 이 반도체 영역은, 도 4에서 도시한 드레인 배선(156)과 동일한 기능을 갖는다.
도 15는, 도 14에서 도시한 화소(116)가 화소부(106)에 있어서 배열되는 형태를 나타낸다. 이하, 도 15에서 도시한 화소의 평면 배치도, 도 16에서 도시한 A-B선에 대응하는 단면도를 참조하여, 제1 실시 형태와 상이한 부분에 대하여 설명한다.
도 15는, 제1 화소(116a), 제2 화소(116b), 제3 화소(116c), 제4 화소(116d)를 나타내고, 각 화소 내에, 전술한 반도체 영역을 개구하는 제7 개구부(188)(제7 개구부(188a 내지 188d))가 설치되어 있다.
도 16은, 구동 트랜지스터(134)와 제2 트랜지스터(132)를 포함하는, 화소부(106)의 단면 구조를 나타낸다. 구동 트랜지스터(134)의 반도체층(142a)과 제2 트랜지스터(132)의 반도체층(142c)은 연속해서 설치되어 있다. 반도체층(142a)과 반도체층(142c)을 연결하는, 도핑된 반도체 영역은, 드레인 배선(192)으로서 기능한다. 반도체층(142a) 및 반도체층(142c)의 상층에는, 게이트 절연층(146) 및 제1 절연층(152)이 설치되지만, 반도체층에 의한 드레인 배선(192)의 상층의 게이트 절연층 및 제1 절연층이 제거되어 있다. 즉, 게이트 절연층(146)에는, 반도체층에 의한 드레인 배선(192)을 노출하는 제7 개구부(188)가 설치되어 있다. 즉, 제7 개구부(188)는 반도체층에 의한 드레인 배선(192)의 상면을 개구하고 있다. 제7 개구부(188)는, 제2 절연층(158)을 형성하는 유기 절연 재료가 매립되고, 제1 실시 형태와 마찬가지로 응력 완화 영역으로서 기능한다.
또한, 도 17에서 도시한 바와 같이, 제7 개구부(188)에 금속 배선층(194)이 설치되어 있어도 된다. 그것에 의해, 게이트 절연층(146) 및 제1 절연층(152)에 설치된 제7 개구부(188)를 금속 배선층(194)으로 밀봉할 수 있다. 즉, 게이트 절연층(146) 및 제1 절연층(152)에 형성된 제7 개구부(188)를 덮고, 반도체층에 의한 드레인 배선(192)과 접하는 금속 배선층(194)을 설치함으로써, 트랜지스터를 형성하는 반도체층이, 무기 절연막 및 금속막으로 덮이는 밀봉 구조를 설치할 수 있다. 또한, 금속 배선층(194)을 제7 개구부(188)에 설치함으로써, 반도체층에 의한 드레인 배선(192)의 저저항화를 도모할 수 있다.
이와 같이, 무기 절연층이 제거되는 영역을, 화소 영역 내에 설치함으로써, 표시 장치를 구부렸을 때, 무기 절연층에 크랙이 발생하는 것을 방지하고, 응력 완화 영역으로서 사용할 수 있다.
또한, 도 14 및 도 15에서는, 제1 게이트 배선(120) 위의 제1 개구부(176)(176a 내지 176f), 제2 게이트 배선(122) 위의 제2 개구부(178)(178a 내지 178f)도 동시에 나타내지만, 본 실시 형태는 이것으로 한정되지 않는다. 화소(116)에서만 제7 개구부(188)에 응력 완화 영역만을 설치하도록 해도, 표시 장치를 구부렸을 때 무기 절연층에 크랙이 발생하는 것을 방지할 수 있다. 또한, 본 실시 형태에서 도시한 구성과, 제1 실시 형태 내지 제4 실시 형태에 나타내는 각 구성을 적절히 조합해서 실시할 수도 있다.
[제6 실시 형태]
도 6에서 도시한 화소부(106)의 구성에 있어서, 구동 트랜지스터는 톱 게이트형의 구조와, 그에 대응한 게이트 배선 및 데이터 배선의 구조를 나타내지만, 본 발명은 이것으로 한정되지 않는다. 예를 들어, 구동 트랜지스터가 역 스태거형의 구조이고, 이에 대응한 게이트 배선 및 데이터 배선의 구조를 갖고 있어도 된다.
도 18은, 역 스태거형의 구동 트랜지스터(134)를 갖는 화소부(106)의 구성을 나타낸다. 하지 절연층(140)의 위에 게이트 전극(148)이 설치되고, 그 상층에 게이트 절연층(146), 반도체층(142a)이 적층되어 있다. 반도체층(142a)과 접하도록, 소스 배선(154), 드레인 배선(156)이 설치되어 있다. 또한, 반도체층(142a)과, 소스 배선(154) 및 드레인 배선(156)의 사이에, 소스 영역 및 드레인 영역에 대응하는 저저항화된 반도체층(144)이 설치되어 있어도 된다. 소스 배선(154) 및 드레인 배선(156) 위에는, 제1 절연층(152) 및 제2 절연층이 설치되어 있다. 제2 절연층(158)보다도 상층의 구성은, 도 6과 동일하다.
제1 게이트 배선(120a) 및 제2 게이트 배선(122c)은, 게이트 절연층(146)보다도 하층에 형성된다. 그로 인해, 제1 개구부(176a) 및 제2 개구부(178e)는, 제1 절연층(152)뿐만 아니라, 게이트 절연층(146)도 관통하도록 설치된다. 이 제1 개구부(176a) 및 제2 개구부(178e)에는, 제2 절연층(158)을 형성하는 유기 절연층이 매립되어 있다.
또한, 소스 배선(154) 및 드레인 배선(156)과 동일층에서 형성되는 데이터 배선(124a) 및 제1 전원선(126)은 제1 절연층(152)으로 덮여 있다. 이 상면부에도, 제3 개구부(180) 및 제4 개구부(182)에 상당하는 개구부가 설치되어도 된다.
이와 같이, 화소 영역에 배치되는 배선과, 이 배선을 피복하는 무기 절연층에 설치되는 개구부와, 이 개구부를 매립하는 유기 절연층에 의해, 제1 실시 형태와 동일하게, 화소부(106)의 굽힘에 의한 응력을 완화하여, 무기 절연층에 크랙이 발생하는 것을 방지하는 구조를 설치할 수 있다.
[제7 실시 형태]
본 실시 형태는, 제1 실시 형태 내지 제5 실시 형태에서 설명되는 응력 완화 구조 외에도, 표시 장치를 구부리는 방향을 규제할 수 있는 구조에 대하여 예시한다.
도 20은, 제1 실시 형태에서 도시한 화소부와 마찬가지의 구성을 갖고, 제2 절연층(158)에 있어서, 제1 개구부(176a), 제2 개구부(178e)와 겹치는 영역에, 막 두께가 다른 영역에 비해서 커지는 볼록부(196)가 설치되어 있는 점에서 상이하다. 즉, 제2 절연층(158)은, 화소 전극(162)이 설치되는 영역이 평탄하지만, 화소 전극(162)의 외측 영역에 있어서, 막 두께가 다른 영역보다 커지게 된 볼록부가 설치되어 있다. 제2 절연층(158)의 볼록부(196)는, 제1 개구부(176a) 및 제2 개구부(178e)와 중첩하도록, 제1 게이트 배선(120) 및 제2 게이트 배선(122)이 연신하는 방향으로 띠 형상으로 설치된다.
이와 같은 제2 절연층(158)의 볼록부(196)는, 표시 장치(100)를, 제1 게이트 배선(120), 제2 게이트 배선(122)과 평행한 방향으로 구부리는 경우에 비해, 이것과 교차하는 방향으로는 구부리기 어려워지도록 작용한다. 그것에 의해, 제1 기판(102)의 일 주면이 외측으로 볼록면이 되도록 만곡시키는 경우에 비해, 당해 일 주면이 오목면이 되는 방향으로는 구부리기 어려워진다. 또한, 도 19에서 도시한 바와 같이, 제1 게이트 배선(120) 및 제2 게이트 배선(122)을 따라 응력 완화 홈이 설치될 때, 제2 절연층(158)의 볼록부(196)을 이것에 따라 설치함으로써, 표시 장치(100)를 일 방향으로 구부릴 때, 제1 절연층(152) 등의 무기 절연층에 크랙이 발생하는 것을 방지할 수 있다.
도 21은, 제2 절연층(158)에 있어서, 제1 절연층(152)에 설치된 제1 개구부(176a), 제2 개구부(178e)와 겹치는 영역에, 막 두께가 다른 영역에 비하여 작아지는 오목부(200)를 갖는 구성을 나타낸다. 제2 절연층(158)의 오목부(200)는, 제1 개구부(176) 및 제2 개구부(178)와 중첩하도록, 제1 게이트 배선(120) 및 제2 게이트 배선(122)이 연신되는 방향으로 띠 형상으로 설치된다.
제2 절연층(158)이 오목부(200)를 가짐으로써, 제1 기판(102)의 일 주면이 내측으로 오목면이 되도록 만곡시키는 경우에 구부리기 쉬워진다. 이 경우에, 표시 장치(100)가 구부러지기 쉬운 방향을 따라 응력 완화 구조를 설치함으로써, 무기 절연층에 크랙이 발생하는 것을 방지할 수 있다.
도 19에서 도시한 바와 같이, 화소부(106)에 있어서 화소 간의 영역은, 비표시 영역으로 된다. 이 영역에서의 제2 절연층(158)에, 볼록부(196) 또는 오목부(200)를 설치함으로써, 화소(116)의 평탄성을 유지한 채, 표시 장치가 구부러지는 방향을 규제하는 구조를 설치할 수 있다.
제2 절연층(158)에 있어서의 볼록부(196) 또는 오목부(200)의 형상은, 에칭에 의해 제작하는 것이 가능하다. 예를 들어, 제2 절연층(158)에 볼록부(196) 또는 오목부(200)가 형성되도록, 제2 절연층(158)의 표면을 에치 백하면 된다. 또한, 감광성의 유기 수지 재료를 사용하여, 하프 노광 기술에 의해, 제2 절연층(158)에 볼록부(196) 또는 오목부(200)가 형성되도록, 제2 절연층(158)을 성형할 수 있다.
본 실시 형태에서 도시한, 제2 절연층(158)의 볼록부(196) 또는 오목부(200)가 설치되는 영역은, 화소부(106)에 일정하게 설치되어도 되고, 특정한 영역에 설치되어 있어도 된다. 도 22는, 화소부(106)에 있어서, 제2 절연층(158)이, 볼록부(196)가 설치되는 볼록부 영역(198)과, 오목부(200)가 설치되는 오목부 영역(202)이 각각 설치된 표시 장치(100)의 일례를 나타낸다. 표시 장치(100)는, 볼록부 영역(198)에 있어서 화소부(106)가 외측 방향으로 볼록면이 되도록 만곡되고, 오목부 영역(202)에 있어서 화소부(106)가 오목면이 되도록 만곡되어 있다. 또한 볼록부 영역(198)과 오목부 영역(202)의 사이에는, 제2 절연층(158)에 볼록부(196) 및 오목부(200)가 설치되지 않는 영역이 포함되어 있어도 된다.
이와 같이, 볼록부 영역(198), 오목부 영역(202)을 부분적으로 설치함으로써, 구부러지기 쉬운 영역을 화소부(106)에 만들어 넣을 수 있어, 곡면 형상의 표시 화면을 갖는 표시 장치(100)를 제공할 수 있다.
도 23은, 제1 기판이 유기 수지층으로 형성되어 있는 경우에 있어서, 수지층이 2층 구조를 갖는 경우를 나타낸다. 제1 기판(102b)은, 제1 수지층(204a) 및 제2 수지층(204b)을 갖고, 이 양자 간에 무기 절연층(206a)이 설치된다. 이와 같은 제1 기판(102)에 있어서, 제2 절연층(158)의 막 두께를 상이하게 한 영역에 맞춰서 제1 기판(102b)의 일부를 얇게 한 슬릿(208)이 설치된다. 발광 소자(136)가 설치되는 부분은 최대한 구부러지지 않도록 하여, 화소 전극(162)의 주변 영역이 우선적으로 구부러지도록 할 수 있다. 이에 의해, 발광 소자(136)에 있어서의 유기층(170)에 최대한 스트레스가 걸리지 않도록 할 수 있어, 예를 들어 유기층(170)이 화소 전극(162)으로부터 박리되는 것을 방지할 수 있다.
제1 기판(102b)은, 제1 수지층(204a)을 제거 또는 얇아지도록 가공함으로써, 슬릿(208)을 설치할 수 있다. 예를 들어, 레이저 가공에 의해, 무기 절연층(206a)을 경계로, 제1 수지층(204a)을 제거할 수 있다.
또한, 도 23은, 제1 기판(102b)에 대향해서 배치되는 제2 기판(104b)을 나타낸다. 제2 기판(104b)에 있어서도, 제1 수지층(204c) 및 제2 수지층(204d)을 갖고, 이 양자 간에 무기 절연층(206b)이 설치되어 있다. 그리고, 제1 기판(102b)의 슬릿(208)과 겹치는 영역에, 제1 수지층(204c)이, 제거된 슬릿(208)을 설치함으로써, 화소 전극(162)의 주변 영역이 우선적으로 구부러지도록 할 수 있다. 또한 슬릿(208)이 설치되었다고 해도, 제1 수지층(204a)이 하지층(140)과 무기 절연층(206a)의 사이에 끼워지는 형태로 되어 있다. 따라서 제1 수지층(204a)에 수분이나 산소가 침입하는 것이 방지된다.
또한, 제1 기판 및 제2 기판은, 이와 같은 2층 구조로 한정되지 않고, 단층 구조이어도, 슬릿(208)을 설치하여 마찬가지로, 우선적으로 구부러지는 영역을 만들어 넣을 수 있다.
본 실시 형태에 의하면, 제2 절연층(158)에 막 두께를 상이하게 한 영역을 형성함으로써 표시 장치(100)가 구부러지기 쉬운 방향을 규정할 수 있다. 이와 같은 구성과, 제1 실시 형태 내지 제5 실시 형태에 있어서의 응력 완화 영역을 조합함으로써, 소정의 방향으로 구부리기 쉽고, 구부린 경우라도 열화를 방지할 수 있는 표시 장치를 제공할 수 있다.
[제8 실시 형태]
제6 실시 형태는, 제1 기판(102)의 두께를 부분적으로 상이하게 하는 구조를 개시하지만, 본 실시 형태에서는 모듈 레벨로 슬릿을 부가함으로써, 표시 장치(100)에 유연성을 갖게 할 수 있다. 도 24는, 모듈 레벨로 슬릿을 설치한 표시 장치(100)의 단면 구조의 모식도를 나타낸다.
도 24는, 제1 기판(102) 위에 하지 절연층(140)이 설치되고, 그 상면에 화소 회로부(1106)가 설치되어 있다. 화소 회로부(1106)의 위에는, 발광 소자(136a 내지 136c)가 설치되어 있다. 발광 소자(136)의 상층측에는 제2 기판(104)이 설치되어 있다. 제2 기판(104)의 측에는, 원편광판 등의 광학 필름(212), 터치 패널(214), 보호 필름(216)이 설치되어 있다.
그리고, 화소 회로부(1106)에 있어서, 응력 완화 영역이 설치된 영역과 중첩하도록, 제1 기판(102)(구체적으로는 수지층(204b)), 열확산판(210), 보호 필름(610)에 슬릿(208a)이 설치되고, 보호 필름(216)에 슬릿(208b)이 설치되어 있다. 이에 의해 모듈 구조 전체로서, 유연성을 확보할 수 있다. 또한, 보호 필름(216)에 있어서도 마찬가지로, 제1 기판(102)측의 슬릿(208a)에 대응하는 위치에 슬릿(208b)을 설치해도 된다. 이들 슬릿은 발광 소자(136)와 발광 소자(136)의 경계부에 배치되는 형태로 되어 있다.
또한, 도 24는, 화소(116)마다 슬릿을 설치하는 형태를 나타내지만, 본 발명은 이것으로 한정되지 않는다. 예를 들어, 복수의 화소를 통합한 블록 단위마다 슬릿을 설치해도 된다. 또한, 슬릿은, 화소가 배열되는, 열 방향에만, 행 방향에만 설치해도 된다. 어떻게 하여도, 모듈 레벨로 설치하는 슬릿은, 화소부(106)에 설치하는 응력 완화 영역과 겹치도록 설치하는 것이 바람직하다.
이와 같이, 본 실시 형태에 의하면, 열확산판이나 보호 필름에 슬릿을 설치함으로써, 모듈 레벨로 유연성을 갖는 표시 장치를 제공할 수 있다. 또한 슬릿(208)이 설치되었다고 해도, 제1 수지층(204a)이, 하지층(140)과 무기 절연층(206a)에서 주변 모두가 둘러싸이는 형태로 되어 있다. 따라서 제1 수지층(204a)에 수분이나 산소가 침입하는 것이 방지된다.
[제9 실시 형태]
본 실시예는, 표시 화면을 만곡시킬 수 있는 표시 장치의 일례를 나타낸다. 도 25는, 본 실시 형태에 따른 화소부(106)의 일례를 나타내고, 상기 도 25의 A-B선으로 나타내는 단면 구조를 도 26에 나타내었다. 이하의 설명에서는, 도 25 및 도 26을 참조하여 설명한다.
도 25는, 제1 화소(116a), 제2 화소(116b), 제3 화소(116c), 제4 화소(116d)가 배열되는 화소부(106)의 구성에 있어서, 각 화소의 화소 전극을 개구하는 뱅크층(168)을 겹쳐서 나타낸다. 본 실시 형태는, 화소부(106)에 있어서, 뱅크층(168)에 겹치는 제2 절연층(158)의 상면이, 파형 형상 또는 요철 형상(또는 엠보싱 형상)으로 성형된 요철 영역(218)을 갖고 있다. 바꿔 말하자면, 제2 절연층(158)은, 뱅크층(168)과 겹치는 영역에서, 막 두께가 두꺼운 영역과 얇은 영역이 포함되도록, 파형 형상 또는 요철 형상으로 성형된다.
제2 절연층(158)에 있어서의 파형 형상 또는 요철 영역(218)은, 제1 개구부(176a) 및 제2 개구부(178e)와 겹치는 영역, 제3 개구부(180c) 및 제4 개구부(182d)와 겹치는 영역, 및 제1 개구부(176) 내지 제4 개구부(182)와 겹치는 영역으로부터 선택된 하나의 영역, 또는 복수의 영역(모든 영역을 포함함)에 설치할 수 있다. 이와 같이, 제2 절연층(158)의 파형 형상 또는 요철 영역(218)을 제1 절연층(152)에 설치되는 개구부와 중첩하도록 설치함으로써, 제1 기판(102)이 구부러지는 영역에 있어서, 제1 절연층(152)에 크랙이 발생하는 것을 방지할 수 있다.
본 실시 형태에 의하면, 제2 절연층(158)에, 파형 형상 또는 요철 형상을 설치함으로써, 제1 기판(102)에 대하여 화소부(106)가 설치되는 면측을, 내측 방향으로도 외측 방향으로도 구부리기 쉽게 할 수 있다. 이 경우에 있어서, 제1 실시 형태 내지 제5 실시 형태의 구성을 조합함으로써, 제1 절연층(152)에 크랙이 발생하는 것을 방지할 수 있다.
[제10 실시 형태]
본 발명의 일 실시 형태에 있어서, 화소부(106)에 있어서의 화소(116)의 배열에 한정은 없다. 예를 들어, 도 27에서 도시한 바와 같이, 화소(116)(화소(116a 내지 116j))를 하니컴 구조로서 배열하고, 게이트 배선(120) 및 데이터 배선(124)을, 화소 간을 꿰매듯이 지그재그로 배치되어 있어도 된다. 이와 같은 화소부(106)에 있어서, 제1 실시 형태 내지 제5 실시 형태에서 도시한 응력 완화 영역을 설치하고, 또한 제6 실시 형태 및 제7 실시 형태에서 나타내는 제2 절연층(158)의 구조를 적용함으로써, 화소부(106)를 어느 방향으로도 구부리기 쉬운 구조를 적용할 수 있다.
100: 표시 장치
102: 제1 기판
104: 제2 기판
106: 화소부
108: 제1 구동 회로
110: 제2 구동 회로
112: 제3 구동 회로
114: 단자부
116: 화소
118: 단자
120: 제1 게이트 배선
122: 제2 게이트 배선
124: 데이터 배선
126: 제1 전원선
128: 제2 전원선
130: 제1 트랜지스터
132: 제2 트랜지스터
134: 구동 트랜지스터
136: 발광 소자
138: 유지 용량 소자
140: 하지 절연층
142: 반도체층
144: 반도체층
146: 게이트 절연층
148: 게이트 전극
150: 게이트 배선
152: 제1 절연층
154: 소스 배선
156: 드레인 배선
158: 제2 절연층
160: 제3 절연층
162: 화소 전극
164: 유지 용량 전극
166: 콘택트 홀
168: 뱅크층
170: 유기층
172: 대향 전극
174: 밀봉층
176: 제1 개구부
178: 제2 개구부
180: 제3 개구부
182: 제4 개구부
184: 제5 개구부
186: 제6 개구부
188: 제7 개구부
190: 금속 패턴
192: 드레인 배선
194: 금속 배선층
196: 볼록부
198: 볼록부 영역
200: 오목부
202: 오목부 영역
204: 수지층
206: 무기 절연층
208: 슬릿
210: 열확산판
212: 광학 필름
214: 터치 패널
216: 보호 필름
218: 요철 영역
610: 보호 필름
1106: 화소 회로부

Claims (20)

  1. 가요성을 갖는 기판과,
    상기 가요성을 갖는 기판 위의 트랜지스터와 표시 소자를 포함하는 화소와, 상기 화소에 신호를 송신하는 일 방향으로 연신하는 제1 배선과, 상기 일 방향과 교차하는 방향으로 연신하는 제2 배선과, 상기 제1 배선 또는 상기 제2 배선의 상층의 무기 절연층과, 상기 무기 절연층의 상층의 유기 절연층을 포함하고,
    상기 무기 절연층은, 상기 제1 배선 또는 상기 제2 배선의 상면부를 노출시키는 개구부를 갖고, 상기 유기 절연층은 상기 개구부를 매립하고, 상기 개구부에 의해 노출되는 상기 제1 배선 또는 상기 제2 배선 중 적어도 한쪽의 상면부와 접하도록 설치되어 있는 것을 특징으로 하는, 표시 장치.
  2. 제1항에 있어서,
    상기 개구부는, 상기 화소의 1변을 따라서 설치되어 있는, 표시 장치.
  3. 제1항에 있어서,
    상기 개구부는, 상기 기판이 구부러지는 영역에 설치되어 있는, 표시 장치.
  4. 제1항에 있어서,
    상기 제1 배선은, 상기 트랜지스터의 게이트에 신호를 송신하는 게이트 배선인, 표시 장치.
  5. 제1항에 있어서,
    상기 제2 배선은, 상기 화소에 데이터 신호를 송신하는 데이터 배선인, 표시 장치.
  6. 제1항에 있어서,
    상기 제1 배선은, 상기 트랜지스터의 게이트에 신호를 송신하는 게이트 배선이며, 상기 제2 배선은, 상기 제1 배선의 상층에 설치되고, 상기 화소에 데이터 신호를 송신하는 데이터 배선이며,
    상기 무기 절연층은, 상기 제1 배선과 상기 제2 배선의 사이에 설치되고, 상기 제1 배선의 상면을 개구하는 개구부를 갖고,
    상기 유기 절연층은, 상기 개구부에 의해 노출되는 상기 제1 배선의 상면부와 접하는, 표시 장치.
  7. 제1항에 있어서,
    상기 제1 배선은, 상기 트랜지스터의 게이트에 신호를 송신하는 게이트 배선이며, 상기 제2 배선은, 상기 제1 배선의 상층에 설치되고, 상기 화소에 데이터 신호를 송신하는 데이터 배선이며,
    상기 무기 절연층은, 상기 제1 배선과 상기 제2 배선의 사이에 설치되는 제1 무기 절연층과, 상기 제2 배선과 상기 유기 절연층의 사이에 설치되는 제2 무기 절연층을 갖고,
    상기 제1 무기 절연층 및 상기 제2 무기 절연층의 적층은, 상기 제1 배선의 상면부를 개구하는 제1 개구부를 갖고,
    상기 제2 무기 절연층은, 상기 제2 배선의 상면부를 개구하는 제2 개구부를 갖고,
    상기 유기 절연층은, 상기 제1 개구부에 의해 노출되는 상기 제1 배선의 상면부와 접하고, 상기 제2 개구부에 의해 노출되는 상기 제2 배선의 상면부와 접하는, 표시 장치.
  8. 제1항에 있어서,
    상기 제1 배선은, 상기 트랜지스터의 게이트에 신호를 송신하는 게이트 배선이며, 상기 제2 배선은, 상기 제1 배선의 상층에 설치되고, 상기 화소에 데이터 신호를 송신하는 데이터 배선이며,
    상기 무기 절연층은, 상기 제1 배선과 상기 제2 배선의 사이에 설치되는 제1 무기 절연층과, 상기 제2 배선과 상기 유기 절연층의 사이에 설치되는 제2 무기 절연층을 갖고,
    상기 제1 무기 절연층은, 상기 제2 배선과 겹치는 영역에 제1 개구부를 갖고,
    상기 제2 무기 절연층은, 상기 제2 배선의 상면부를 개구하는 제2 개구부를 갖고,
    상기 제2 배선은, 상기 제1 개구부에 있어서, 상기 제2 배선을 따라 설치되는 금속 패턴과 접하고,
    상기 유기 절연층은, 상기 제2 개구부에 의해 노출되는 상기 제2 배선의 상면부와 접하고 있는, 표시 장치.
  9. 제1항에 있어서,
    상기 트랜지스터는, 반도체층과, 상기 반도체층 위의 게이트 절연층과, 상기 게이트 절연층 위의 게이트 전극을 포함하고,
    상기 화소는, 상기 반도체층과 동일층에서 설치되고, 일 도전형의 불순물이 첨가된 반도체 배선 영역을 포함하고,
    상기 무기 절연층은, 상기 반도체 배선 영역의 상면부를 노출시키는 개구부를 갖는, 표시 장치.
  10. 제9항에 있어서,
    상기 반도체 배선 영역의 상면부를 노출시키는 개구부에, 금속 배선층이 설치되어 있는, 표시 장치.
  11. 제1항에 있어서,
    상기 유기 절연층은, 상기 개구부와 겹치는 영역에서, 막 두께가 커지는 볼록부를 갖는, 표시 장치.
  12. 제1항에 있어서,
    상기 유기 절연층은, 상기 개구부와 겹치는 영역에서, 막 두께가 작아지는 오목부를 갖는, 표시 장치.
  13. 제1항에 있어서,
    상기 유기 절연층은, 상기 개구부와 겹치는 영역에서, 표면이 요철 형상을 갖는, 표시 장치.
  14. 제1항에 있어서,
    상기 기판은, 상기 개구부를 포함하는 영역에, 슬릿이 설치되어 있는, 표시 장치.
  15. 제14항에 있어서,
    상기 기판에 열확산 시트가 부착되고, 상기 열확산 시트는, 상기 기판의 슬릿과 겹치는 위치에 슬릿이 설치되어 있는, 표시 장치.
  16. 제14항에 있어서,
    상기 기판 위에 설치된 상기 화소를 덮는 보호 필름을 갖고, 상기 보호 필름은, 상기 기판의 슬릿과 겹치는 위치에 슬릿이 설치되어 있는, 표시 장치.
  17. 일 방향 및 상기 일 방향과 교차하는 방향으로 복수의 화소가 배열되고,
    상기 일 방향을 따라서 연신하고, 상기 일 방향으로 배열되는 복수의 화소에 신호를 송신하는 제1 배선과,
    상기 일 방향과 교차하는 방향으로 연신하고, 상기 일 방향과 교차하는 방향을 따라서 배열되는 복수의 화소에 신호를 송신하는 제2 배선과,
    상기 제1 배선 및 상기 제2 배선 중 적어도 한쪽을 피복하는 무기 절연층을 포함하는 화소부를 갖고,
    상기 무기 절연층은, 상기 제1 배선 및 상기 제2 배선 중 적어도 한쪽을 노출시키는 개구부를 갖고,
    상기 개구부는, 상기 일 방향 및 상기 일 방향과 교차하는 방향 중 적어도 한쪽의 방향을 따라서 설치되고,
    상기 화소부는, 상기 무기 절연층을 피복하는 유기 절연층을 포함하고, 상기 유기 절연층은, 상기 개구부를 매립하고, 상기 개구부에 의해 노출되는 상기 제1 배선 또는 상기 제2 배선 중 적어도 한쪽의 상면부와 접하도록 설치되어 있는 것을 특징으로 하는, 표시 장치.
  18. 삭제
  19. 제17항에 있어서,
    상기 유기 절연층은, 상기 개구부와 겹치는 영역에서, 표면이 볼록 형상, 오목 형상 또는 요철 형상으로 성형되어 있는, 표시 장치.
  20. 제17항에 있어서,
    상기 화소부는 만곡면을 갖고, 상기 개구부는 상기 만곡면에 설치되어 있는, 표시 장치.
KR1020160163206A 2015-12-21 2016-12-02 표시 장치 KR101947878B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JPJP-P-2015-248687 2015-12-21
JP2015248687 2015-12-21
JPJP-P-2016-020546 2016-02-05
JP2016020546A JP6412036B2 (ja) 2015-12-21 2016-02-05 表示装置

Publications (2)

Publication Number Publication Date
KR20170074167A KR20170074167A (ko) 2017-06-29
KR101947878B1 true KR101947878B1 (ko) 2019-02-13

Family

ID=59231788

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160163206A KR101947878B1 (ko) 2015-12-21 2016-12-02 표시 장치

Country Status (4)

Country Link
US (1) US10586839B2 (ko)
JP (1) JP6412036B2 (ko)
KR (1) KR101947878B1 (ko)
TW (1) TWI612658B (ko)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101834793B1 (ko) * 2017-07-28 2018-03-06 엘지디스플레이 주식회사 플렉서블 디스플레이 및 이를 포함하는 전자 장치
KR102340729B1 (ko) * 2017-07-31 2021-12-16 엘지디스플레이 주식회사 유기 발광 표시 장치
CN109427818B (zh) 2017-08-31 2019-11-01 昆山国显光电有限公司 一种可折叠阵列基板和显示装置
WO2019064439A1 (ja) * 2017-09-28 2019-04-04 シャープ株式会社 表示装置
US10636855B2 (en) 2017-09-28 2020-04-28 Sharp Kabushiki Kaisha Display device
JP7219830B2 (ja) * 2017-11-28 2023-02-08 株式会社ジャパンディスプレイ 素子基板
JP7013216B2 (ja) * 2017-11-28 2022-01-31 株式会社ジャパンディスプレイ 表示装置
JP2019121734A (ja) * 2018-01-10 2019-07-22 株式会社Ｊｏｌｅｄ 半導体装置および表示装置
JP7040140B2 (ja) * 2018-03-07 2022-03-23 セイコーエプソン株式会社 光電変換素子、光電変換モジュールおよび電子機器
WO2019186819A1 (ja) * 2018-03-28 2019-10-03 シャープ株式会社 表示装置及びその製造方法
JP7083736B2 (ja) * 2018-10-26 2022-06-13 株式会社ジャパンディスプレイ 表示装置
JP7245712B2 (ja) * 2019-05-23 2023-03-24 株式会社ジャパンディスプレイ 表示装置
WO2021111619A1 (ja) * 2019-12-06 2021-06-10 シャープ株式会社 フォルダブルディスプレイ
WO2022085433A1 (ja) * 2020-10-23 2022-04-28 東レ株式会社 表示装置および表示装置の製造方法
WO2022085431A1 (ja) * 2020-10-23 2022-04-28 東レ株式会社 表示装置および表示装置の製造方法
CN113540184B (zh) * 2021-06-16 2023-11-28 合肥维信诺科技有限公司 一种显示面板及其制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008107440A (ja) * 2006-10-24 2008-05-08 Casio Comput Co Ltd 表示装置
JP5169737B2 (ja) 2002-04-18 2013-03-27 セイコーエプソン株式会社 電気光学装置及び電子機器
JP2013114072A (ja) * 2011-11-29 2013-06-10 Sony Corp 薄膜トランジスタアレイおよびその製造方法、並びに表示装置

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0717059Y2 (ja) * 1987-07-31 1995-04-19 三洋電機株式会社 液晶表示パネル用電極基板
US7030551B2 (en) 2000-08-10 2006-04-18 Semiconductor Energy Laboratory Co., Ltd. Area sensor and display apparatus provided with an area sensor
GB0108309D0 (en) * 2001-04-03 2001-05-23 Koninkl Philips Electronics Nv Matrix array devices with flexible substrates
JP2004022875A (ja) * 2002-06-18 2004-01-22 Hitachi Ltd 表示装置
JP4403354B2 (ja) * 2002-09-11 2010-01-27 ソニー株式会社 薄膜回路基板
JP5258156B2 (ja) * 2005-10-27 2013-08-07 株式会社ジャパンディスプレイ 液晶表示装置およびその製造方法
JP2007288078A (ja) * 2006-04-20 2007-11-01 Seiko Epson Corp フレキシブル電子デバイス及びその製造方法
JP5074129B2 (ja) * 2007-08-21 2012-11-14 株式会社ジャパンディスプレイイースト 表示装置
JP2009239110A (ja) * 2008-03-27 2009-10-15 Seiko Epson Corp 半導体装置、電気光学装置および電子機器
WO2010128614A1 (en) * 2009-05-02 2010-11-11 Semiconductor Energy Laboratory Co., Ltd. Display device
JP5446790B2 (ja) * 2009-12-02 2014-03-19 セイコーエプソン株式会社 電気光学装置および電子機器
JP6186698B2 (ja) * 2012-10-29 2017-08-30 セイコーエプソン株式会社 有機ｅｌ装置、電子機器
KR20210070393A (ko) 2013-07-12 2021-06-14 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 장치
JP2015036797A (ja) * 2013-08-15 2015-02-23 ソニー株式会社 表示装置および電子機器
KR102124025B1 (ko) * 2013-12-23 2020-06-17 엘지디스플레이 주식회사 유기발광다이오드 표시장치 및 그 제조방법
KR102347532B1 (ko) 2014-01-23 2022-01-05 삼성디스플레이 주식회사 접을 수 있는 플렉서블 표시 장치 및 이의 제조 방법
TWI654736B (zh) * 2014-02-14 2019-03-21 日商半導體能源研究所股份有限公司 發光裝置
KR102167315B1 (ko) * 2014-04-30 2020-10-20 삼성디스플레이 주식회사 유기전계발광 표시장치
KR102377341B1 (ko) * 2014-06-23 2022-03-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치 및 전자 장치
KR20160000096A (ko) 2014-06-23 2016-01-04 삼성디스플레이 주식회사 표시 장치
KR102285384B1 (ko) 2014-09-15 2021-08-04 삼성디스플레이 주식회사 박막 트랜지스터 어레이 기판, 그 제조방법 및 표시 장치
US10347702B2 (en) * 2014-10-22 2019-07-09 Lg Display Co., Ltd. Flexible thin film transistor substrate and flexible organic light emitting display device
JP2016146422A (ja) 2015-02-09 2016-08-12 株式会社ジャパンディスプレイ 表示装置
KR102378361B1 (ko) * 2015-04-15 2022-03-25 삼성디스플레이 주식회사 플렉서블 디스플레이 장치 및 이의 제조 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5169737B2 (ja) 2002-04-18 2013-03-27 セイコーエプソン株式会社 電気光学装置及び電子機器
JP2008107440A (ja) * 2006-10-24 2008-05-08 Casio Comput Co Ltd 表示装置
JP2013114072A (ja) * 2011-11-29 2013-06-10 Sony Corp 薄膜トランジスタアレイおよびその製造方法、並びに表示装置

Also Published As

Publication number Publication date
JP2017116904A (ja) 2017-06-29
TW201735343A (zh) 2017-10-01
KR20170074167A (ko) 2017-06-29
TWI612658B (zh) 2018-01-21
US10586839B2 (en) 2020-03-10
US20190312092A1 (en) 2019-10-10
JP6412036B2 (ja) 2018-10-24

Similar Documents

Publication Publication Date Title
KR101947878B1 (ko) 표시 장치
CN106898612B (zh) 显示装置
CN111081732B (zh) 显示装置
US10727436B2 (en) Organic light emitting display and method of fabricating the same
TWI651877B (zh) 顯示裝置
US10839191B2 (en) Display device
CN109378319B (zh) 阵列衬底
US11588001B2 (en) Display device having an encapsulation layer and power line in non-display area
US20230363198A1 (en) Display device
CN110875367A (zh) 显示装置和用于制造该显示装置的方法
KR20190105640A (ko) 표시 장치
JP6785627B2 (ja) 表示装置
US8942000B2 (en) Lead line structure and display panel having the same
TWI650850B (zh) 陣列基板
US20180351118A1 (en) Display device
JP2018116236A (ja) 表示装置
US10734468B2 (en) Display device
JP2019096577A (ja) 表示装置
JP2018109683A (ja) 表示装置
JP2020134715A (ja) 表示装置及び表示装置の製造方法
JP2018155999A (ja) 表示装置
CN112786647A (zh) 具有基板孔的显示设备
KR102337750B1 (ko) 표시 장치 및 이의 제조 방법
CN114122059A (zh) 显示装置
KR20180121256A (ko) 폴더블 표시장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant