CN109378319B - 阵列衬底 - Google Patents

阵列衬底 Download PDF

Info

Publication number
CN109378319B
CN109378319B CN201811389974.8A CN201811389974A CN109378319B CN 109378319 B CN109378319 B CN 109378319B CN 201811389974 A CN201811389974 A CN 201811389974A CN 109378319 B CN109378319 B CN 109378319B
Authority
CN
China
Prior art keywords
insulating layer
substrate
wiring
layer
disposed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201811389974.8A
Other languages
English (en)
Other versions
CN109378319A (zh
Inventor
郭源奎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020130125416A external-priority patent/KR102257119B1/ko
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Priority to CN201811389974.8A priority Critical patent/CN109378319B/zh
Publication of CN109378319A publication Critical patent/CN109378319A/zh
Application granted granted Critical
Publication of CN109378319B publication Critical patent/CN109378319B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H01L27/1244—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits for preventing breakage, peeling or short circuiting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/842—Containers
    • H10K50/8426—Peripheral sealing arrangements, e.g. adhesives, sealants
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/145—Organic substrates, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/311—Flexible OLED

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Optics & Photonics (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Thin Film Transistor (AREA)

Abstract

阵列衬底，包括衬底；在所述衬底上布置的绝缘层；在所述绝缘层上布置的多个布线图案，并且其中所述布线图案彼此分开并且向所述衬底侧面延伸；与所述多个布线图案相邻布置的凹陷图案；以及在所述绝缘层上布置的有机层，其中所述有机层重叠所述凹陷图案。

Description

阵列衬底
本申请要求于2013年6月17日提交的第10-2013-0069039号韩国专利申请和于2013年10月21日提交的第10-2013-0125416韩国专利申请的优先权，所述申请的公开内容以整体形式通过援引并入本文。
发明背景
1.技术领域
本公开涉及阵列衬底和包括该阵列衬底的显示装置，更具体地，涉及具有显示区和非显示区的阵列衬底以及包括该阵列衬底的显示装置。
2.相关技术的讨论
诸如液晶显示器(LCD)或有机发光显示器(OLED)的显示装置可以包括具有显示区和位于该显示区外部的非显示区的阵列衬底。这样的显示装置可以包括在显示区中作为用于显示图像的基本部件的多个像素，并且每一所述像素可以包括独立运行的开关装置。
在LCD或OLED中，阵列衬底用作用于独立驱动每一像素的电路板。在阵列衬底上布置传递扫描信号的栅极布线、传递图像信号的数据布线、薄膜晶体管(TFT)和各种有机或无机绝缘层。在这些部件之中，每一个TFT包括为栅极布线一部分的栅极、形成通道的半导体层、为数据布线一部分的源极、以及漏极。因此，每一TFT可以用作开关装置。
在位于显示区外部的非显示区中，布置与显示区的栅极线或数据线连接的多个布线。布线可以以多种形式延伸并可以具有各自的末端，所述末端与阵列衬底下部分的焊盘单元中包括的多个焊盘连接。
阵列衬底会暴露于来自其制造过程的各种冲击。例如，当运输阵列衬底时或当在阵列衬底上进行多种测试时，会向阵列衬底施加冲击。这些冲击会在衬底中产生裂纹。裂纹趋于经由布置在衬底上的无机绝缘层而生长或扩展。即，当在一部分非显示区中产生裂纹时，它们会沿着无机绝缘层蔓延至显示区，由此降低显示区的可靠性。为解决这些难点，进行多种技术尝试以提供构造为抗冲击并抑制在非显示区中发生裂纹蔓延的阵列衬底。
发明概述
本发明的示例性实施方案提供了构造为防止裂纹产生的阵列衬底。
本发明的示例性实施方案还提供了构造为抑制裂纹蔓延的阵列衬底。
本发明的示例性实施方案还提供了构造为防止裂纹产生的有机发光显示器(OLED)。
本发明的示例性实施方案还提供了构造为抑制裂纹蔓延的OLED。
然而，本发明的示例性实施方案不限于本说明书所述的效果，如本领域普通技术人员参考说明书中所述的本公开而显而易见的。
根据本发明的示例性实施方案，提供了阵列衬底。阵列衬底包括衬底；在所述衬底上布置的缓冲层；在所述缓冲层上布置的第一绝缘层；在所述第一绝缘层上布置的第二绝缘层；在所述第二绝缘层上布置的多个布线图案，并且其中所述布线图案彼此分开；以及与所述布线图案相邻布置的凹陷图案。
附图简述
从以下详细描述并结合参考附图，可以更详细地了解本发明的示例性实施方案，其中：
图1为本发明一实施方案的阵列衬底的俯视图；
图2为图1的‘A’部分的局部放大视图；
图3为沿图2的线I-I’的剖视图；
图4为图1的‘B’部分的局部放大视图；
图5为沿图4的线II-II’的剖视图；
图6为沿图4的线III-III’的剖视图；
图7为沿图4的线IV-IV’的剖视图；
图8为图4实施方案的变更实例的阵列衬底的局部放大视图；
图9为图8变更实例的变更实例的阵列衬底的局部放大视图；
图10为图4实施方案的变更实例的阵列衬底的局部放大视图；
图11为沿图10的线V-V’的剖视图；
图12为沿图10的线VI-VI’的剖视图；
图13为图11变更实例的变更实例的阵列衬底的剖视图；
图14为图12变更实例的变更实例的阵列衬底的剖视图；
图15为图10变更实例的变更实例的阵列衬底的局部放大视图；
图16为沿图15的线VII-VII’的剖视图；
图17为图6实施方案的变更实例的阵列衬底的剖视图；
图18为图7实施方案的变更实例的阵列衬底的剖视图；
图19为本发明一实施方案的阵列衬底的局部放大视图；
图20为沿图19的线VIII-VIII’的剖视图；
图21为本发明一实施方案的阵列衬底的局部放大视图；
图22为本发明一实施方案的阵列衬底的平面视图；
图23为图22的‘C’部分的局部放大视图；
图24为沿图23的线IX-IX’的剖视图；
图25为图22的‘D’部分的局部放大视图；
图26为沿图25的线X-X’的剖视图；
图27为本发明一实施方案的有机发光显示器(OLED)的剖视图；以及
图28为本发明一实施方案的OLED的剖视图。
本发明示例性实施方案的详述
通过参考附图而详细描述的实施方案，本发明的示例性实施方案以及用于实现所述方面和特征的方法会显而易见。然而，本发明的示例性实施方案不限于下文公开的实施方案，而可以以不同形式实施。
在本发明的整个描述中，相同附图标号在各个附图中用于相同部件。
在附图中，层、膜、板、区域等的厚度可以为了清楚而放大。应理解当诸如层、膜、区域或衬底等的部件被称为在另一部件“上”时，其可以直接在其他部件上或还可以存在中间部件。
如本文所用，单数形式“一(a)”、“一(an)”和“该(the)”旨在还包括复数形式，除非上下文明显另有所指。
在下文中，将参考附图来描述本发明的实施方案。
图1为本发明一实施方案的阵列衬底100的俯视图。图2为图1的‘A’部分的局部放大视图。图3为沿图2的线I-I’的剖视图。
参考图1至3，当前实施方案的阵列衬底100可以包括显示区DA和位于所述显示区DA外部的非显示区NDA。
显示区DA可以包括例如在一个方向延伸的多个栅极线50和在与栅极线50交叉的方向延伸的多个数据线60。此外，可以限定由栅极线50和数据线60围绕的多个像素区。在由栅极线50和数据线60限定的每一像素区中可以形成与栅极线50和数据线60连接的薄膜晶体管(TFT)。
参考图2和3来更详细地描述显示区DA。
衬底10可以例如为板形构件并且可以支撑稍后描述的其他部件。衬底10可以例如为绝缘衬底并且可以由玻璃、石英或包括塑料的聚合物材料形成。在示例性实施方案中，衬底10可以由聚酰亚胺(PI)形成。然而，衬底10的材料不限于聚酰亚胺。例如，在示例性实施方案中，衬底10可以包括聚醚砜(PES)、聚萘二甲酸乙二酯(PEN)、聚乙烯(PE)、聚氯乙烯(PVC)、聚对苯二甲酸乙二酯(PET)或其组合。
衬底10可以为刚性衬底。然而，衬底10不限于刚性衬底，并且还可以为韧性衬底或柔性衬底。即，在本说明书中，术语“衬底”可理解为包括例如可弯曲、可折叠和可挠曲的柔性衬底的概念。
如图3所示，衬底10可以具有单层结构。然而，衬底10的结构不限于单层结构。即，可选地，在示例性实施方案中，衬底10可以具有两层或更多层的堆叠结构。换言之，衬底10可以包括例如基层和在所述基层上布置的保护层。
基层可以由例如绝缘材料形成。在示例性实施方案中，基层可以由例如聚酰亚胺形成。然而，基层的材料不限于聚酰亚胺。可以在基层上布置保护层。保护层可以由例如有机材料或无机材料形成。例如，保护层可以包括一种或多种选自聚对苯二甲酸乙二酯(PET)和聚萘二甲酸乙二酯(PEN)的材料。然而，保护层的材料不限于上述实例。
可以在衬底10上布置阻挡层11。阻挡层11可以防止来自衬底10的杂质成分的渗透。在示例性实施方案中，阻挡层11可以由例如一种或多种选自硅氧化物(SiOx)和硅氮化物(SiNx)的材料形成。然而，阻挡层11的材料不限于上述实例。阻挡层11可以具有单层结构或者两层或更多层的堆叠结构。在其中阻挡层11由两层组成的示例性实施方案中，两层可以由例如不同的材料形成。例如，第一层可以由硅氧化物形成，且第二层可以由硅氮化物形成。然而，阻挡层11的结构不限于上述实例。
或者，在示例性实施方案中，根据衬底10的材料或工艺条件可以省略阻挡层11。
可以在阻挡层11上形成缓冲层12以覆盖阻挡层11。缓冲层12可以是例如由无机材料形成的无机层。在示例性实施方案中，缓冲层12可以由例如一种或多种选自硅氧化物(SiOx)、硅氮化物(SiNx)、铝氧化物(AlOx)和硅氮氧化物(SiON)的材料形成。然而，缓冲层12的材料不限于上述实例。此外，缓冲层12可以具有单层结构或者两层或更多层的堆叠结构。在其中缓冲层12由两层组成的示例性实施方案中，两个层可以由例如不同的材料形成。例如，第一层可以由硅氧化物形成，且第二层可以由硅氮化物形成。然而，缓冲层12的结构不限于上述实例。
可以在缓冲层12上形成半导体层40。半导体层40可以由例如非晶硅或多晶硅形成。在示例性实施方案中，可以通过例如涂覆，构图，然后结晶非晶硅来形成半导体层40。然而，形成半导体层40的方法不限于上述实例。在本说明书中，术语“半导体层”理解为氧化物半导体层。
可以在半导体层40上形成栅极绝缘层20。栅极绝缘层20可以包括例如以下至少之一：硅氮化物、硅氧化物、硅氮氧化物(SiOxNy)、铝氧化物(AlOx)、钇氧化物(Y2O3)、铪氧化物(HfOx)、锆氧化物(ZrOx)、铝氮化物(AlN)、铝氮氧化物(AlNO)、钛氧化物(TiOx)、钛酸钡(BaTiO3)和钛酸铅(PbTiO3)，但栅极绝缘层20的材料不限于上述实例。栅极绝缘层20可以具有单层结构。然而，栅极绝缘层20的结构不限于单层结构。栅极绝缘层20还可以具有多层结构，其包括两层或更多具有不同物理性质的绝缘层。
可以在栅极绝缘层20上布置包括栅极线50、栅极51和栅极焊盘55的栅极布线。栅极布线可以由例如一种或多种选自以下的材料形成：基于铝(Al)的金属，例如铝或铝合金；基于银(Ag)的金属，例如银或银合金；基于铜(Cu)的金属，例如铜或铜合金；基于钼(Mo)的金属，例如钼或钼合金；铬(Cr)；钛(Ti)；以及钽(Ta)。此外，在实施方案中，栅极布线可以由例如至少一种选自以下的材料形成：例如镍(Ni)、金(Au)、钯(Pd)、铂(Pt)、钕(Nd)、锌(Zn)、钴(Co)、银(Ag)、锰(Mn)和其任何合金。然而，栅极布线的材料不限于上述实例，并且任何具有导电性的透明或半透明材料可以用于形成栅极布线。
可以如上所述提供多个栅极线50，并且栅极线50可以例如以彼此平行的方向延伸。
可以在栅极布线上布置层间绝缘膜30以覆盖栅极布线。层间绝缘膜30可以例如为由无机材料形成的无机层。在示例性实施方案中，层间绝缘膜30可以包括例如硅氮化物或硅氧化物，但层间绝缘膜30的材料不限于上述实例。层间绝缘膜30可以具有单层结构。然而，层间绝缘膜30的结构不限于单层结构。层间绝缘膜30还可以具有多层结构，其包括两层或更多例如具有不同物理性质的绝缘层。稍后描述具有多层结构的层间绝缘膜30。
可以在层间绝缘膜30上布置包括例如源极61、漏极62和数据线60的数据布线。数据布线可以由例如钼，铬，诸如钽和钛的难熔金属，或这些材料的合金形成。此外，在实施方案中，数据布线可以由例如至少一种选自以下的材料形成：例如镍(Ni)、金(Au)、钯(Pd)、铂(Pt)、钕(Nd)、锌(Zn)、钴(Co)、银(Ag)、锰(Mn)和其任何合金。然而，数据布线的材料不限于上述实例，并且任何具有导电性的透明或半透明材料可以用于形成数据布线。
数据线60可以传递数据信号，并且可以与栅极线50交叉放置。即，例如，在示例性实施方案中，栅极线50可以在水平方向延伸，且数据线60可以在与栅极线50交叉的垂直方向延伸。
在图2中，数据线60和栅极线50的形状例如与直线相同。然而，在示例性实施方案中，数据线60和栅极线50还可以是弯曲的。
源极61可以例如是数据线60的一部分，并且可以位于与数据线60的相同平面。漏极62可以例如与源极61平行地延伸。在该情况中，漏极62可以例如与数据线60的该部分平行。
栅极51、源极61和漏极62连同半导体层40形成一个TFT。可以在源极61与漏极62之间的半导体层40中形成TFT的通道。
可以在数据线上布置平整层70以覆盖数据线和层间绝缘膜30。平整层70可以例如比层间绝缘膜30相对更厚。由于平整层70和层间绝缘层30的厚度的这种差异，平整层70的顶表面可以比其底表面相对更平坦，所述底表面与层间绝缘膜30以及源极61和漏极62接触。为降低衬底10上的步差，平整层70可以包括例如一种或多种选自丙烯酸、苯并环丁烯(BCB)和聚酰亚胺的材料。然而，平整层70的材料不限于上述实例。此外，平整层70可以由例如光敏材料形成。
可以在平整层70中形成第一接触孔71以暴露至少一部分漏极62。例如，第一接触孔71可以穿透平整层70并且部分暴露漏极62的顶表面。
可以在平整层70和漏极62的暴露部分上布置第一电极80。即，第一电极80可以覆盖平整层70、第一接触孔71的侧壁和漏极62的顶表面。因此，第一电极80和漏极62可以彼此电连接。在示例性实施方案中，第一电极80可以是(但不限于)阳极。第一电极80可以由例如氧化铟锡(ITO)、氧化铟锌(IZO)、氧化镉锡(CTO)、氧化铝锌(AZO)、氧化铟锡锌(ITZO)、氧化镉(CdO)、氧化铪(HfO)、氧化铟镓锌(InGaZnO)、氧化铟镓锌镁(InGaZnMgO)、氧化铟镓镁(InGaMgO)或氧化铟镓铝(InGaAlO)形成。然而，第一电极80的材料不限于上述实例。可以在第一电极80上布置像素限定层、有机层和第二电极。稍后更详细地描述这些部件。
现描述当前实施方案的阵列衬底100的非显示区NDA。
例如，参考图1，可以在位于显示区DA外部的非显示区NDA中布置扫描驱动器200，发射驱动器300和多个与扫描驱动器200、发射驱动器300或显示区DA连接的布线图案。每一布线图案可以包括例如排线(wiring line)401和布线焊盘402。例如，排线401可以从扫描驱动器200、发射驱动器300或显示区DA延伸，并且布线焊盘402可以布置在排线401末端并可以具有比排线401更宽的末端。稍后更详细地描述每一布线图案的结构。
参考图4至7来更详细地描述非显示区NDA。
图4为图1的‘B’部分的局部放大视图。图5为沿图4的线II-II’的剖视图。图6为沿图4的线III-III’的剖视图。图7为沿图4的线IV-IV’的剖视图。
参考图4至7，当前实施方案的阵列衬底100的非显示区NDA包括例如衬底10、布置在所述衬底10上的阻挡层11、布置在所述阻挡层11上的缓冲层12、布置在所述缓冲层12上的第一绝缘层25、布置在所述第一绝缘层25上的第二绝缘层35，以及多个布线图案。在第一绝缘层25与第二绝缘层35之间以及在第二绝缘层35上布置布线图案。此外，布线图案彼此分开，并且向衬底10侧面延伸。非显示区NDA还包括例如从第二绝缘层35的顶表面凹陷预定深度以暴露至少一部分衬底10的顶表面的凹陷图案500，以及布置在第二绝缘层35上并暴露至少一部分由凹陷图案500暴露的衬底10的顶表面部分的有机绝缘层75。
衬底10、阻挡层11和缓冲层12可以与上述参考图1至3的那些相同，因此省略其详细描述。
可以在缓冲层12上布置第一绝缘层25。第一绝缘层25可以例如是由无机材料形成的无机绝缘层。第一绝缘层25可以由例如硅氮化物或硅氧化物形成。然而，第一绝缘层25的材料不限于上述实例。
在示例性实施方案中，第一绝缘层25可以由例如与显示区DA的栅极绝缘层20基本相同的材料形成。换言之，非显示区NDA的第一绝缘层25可以基本与显示区DA的栅极绝缘层20同时形成。然而，这仅是实例，并且本发明的示例性实施方案不限于该实例。即，非显示区NDA的第一绝缘层25和显示区DA的栅极绝缘层20也可以独立地形成为单独的部件。
可以在第一绝缘层25上布置第二绝缘层35。与第一绝缘层25相同，第二绝缘层35可以是例如由无机材料形成的无机绝缘层。与第一绝缘层25相同，第二绝缘层35可以包括例如硅氮化物或硅氧化物。第一绝缘层25和第二绝缘层35可以由例如不同的材料形成。然而，本发明的示例性实施方案不限于此，并且第一绝缘层25和第二绝缘层35还可以由相同的材料形成。在示例性实施方案中，第二绝缘层35可以由例如与显示区DA的层间绝缘膜30基本相同的材料形成。即，第二绝缘层35可以基本与显示区DA的层间绝缘膜30同时形成。然而，这仅是实例，并且本发明的示例性实施方案不限于该实例。即，显示区DA的层间绝缘膜30和非显示区NDA的第二绝缘层35也可以独立地形成为单独的部件。
可以在第一绝缘层25和第二绝缘层35上布置布线图案。换言之，布线图案可以布置在第一绝缘层25上以插入第一绝缘层25与第二绝缘层35之间和/或可以布置在第二绝缘层35上。例如，在示例性实施方案中，可以在第一绝缘层25上形成每一布线图案的一部分，并且可以在第二绝缘层35上形成每一布线图案的其余部分。
布线图案可以与显示区DA、扫描驱动器200或发射驱动器300连接以传输或接收信号。对此，布线图案可以例如由一种或多种选自以下的材料形成：基于铝(Al)的金属，例如铝或铝合金；基于银(Ag)的金属，例如银或银合金；基于铜(Cu)的金属，例如铜或铜合金；基于钼(Mo)的金属，例如钼或钼合金；铬(Cr)；钛(Ti)；以及钽(Ta)。此外，在实施方案中，布线图案可以由例如至少一种选自以下的材料形成：例如镍(Ni)、金(Au)、钯(Pd)、铂(Pt)、钕(Nd)、锌(Zn)、钴(Co)、银(Ag)、锰(Mn)和其任何合金。然而，布线图案的材料不限于上述实例，并且具有导电性的导体可以用于形成布线图案。
在示例性实施方案中，每一布线图案可以包括例如排线401、布线焊盘402和布线连接部分403。
排线401可以与显示区DA、扫描驱动器200或发射驱动器300电连接，并可以从显示区DA、扫描驱动器200或发射驱动器300向衬底10侧面延伸。可以提供多个线路布线401，并且线路布线401可以彼此分开预定的距离。每一排线401可以例如以直线延伸，或可以弯曲一次或多次以向衬底10侧面延伸。
在示例性实施方案中，可以在第一绝缘层25上布置排线401。即，排线401可以插入第一绝缘层25与第二绝缘层35之间。排线401可以由例如与显示区DA的栅极布线相同的材料形成。换言之，排线401可以基本与显示区DA的栅极布线同时形成。然而，本发明的示例性实施方案不限于此，并且非显示区NDA的排线401和显示区DA的栅极布线也可以独立地形成。
排线401的第一末端可以例如部分重叠稍后描述的布线焊盘402的第二末端。
例如，布线焊盘402可以与排线401的第一末端电连接，并且可以从排线401的第一末端向衬底10侧面延伸。可以提供多个布线焊盘402，并且布线焊盘402可以沿着衬底10的侧面排列。在示例性实施方案中，布线焊盘402的第一末端可以接触衬底10的侧面，但本发明的示例性实施方案不限于此。布线焊盘402的第二末端可以例如比排线401相对更宽。外部电路模块，例如用于测试衬底10性能的测试装置或与衬底10连接的柔性印刷电路板(FPCB)，可以与布线焊盘402连接。当布线焊盘402比排线401更宽时，其可以更易于与电路模块电连接。
在示例性实施方案中，可以在第二绝缘层35上布置布线焊盘402。即，布线焊盘402和排线401可以布置在例如不同的水平上。换言之，布线焊盘402和排线401可以布置在不同的层上。
排线401和布线焊盘402可以彼此电连接。例如，排线401的第一末端可以与布线焊盘402的第二末端电连接。在其中排线401布置在第一绝缘层25上且布线焊盘402布置在第二绝缘层35上的示例性实施方案中，布线焊盘402和排线401可以通过布线连接部分403彼此电连接。现参考图5来更详细地描述布线连接部分403。
参考图5，在排线401上布置第二绝缘层35以暴露至少一部分排线401。在由第二绝缘层35暴露的排线401的部分上布置布线焊盘402。因此，布线焊盘402和排线401彼此电连接。
可以与布线图案相邻布置至少一个凹陷图案500。凹陷图案500可以从例如第二绝缘层35的顶表面凹陷预定的距离。从第二绝缘层35的顶表面凹陷预定距离的凹陷图案500可以暴露至少一部分衬底10的顶表面。换言之，凹陷图案500的底表面可以包括至少一部分的衬底10的顶表面。
换言之，凹陷图案500可以穿透阻挡层11、缓冲层12、第一绝缘层25和第二绝缘层35以暴露至少一部分衬底10的顶表面。即，在示例性实施方案中，凹陷图案500的底表面可以由衬底10的顶表面组成，并且凹陷图案500的侧壁可以由阻挡层11、缓冲层12、第一绝缘层25和第二绝缘层35的内侧表面组成。然而，本发明的示例性实施方案不限于此。当在第二绝缘层35与衬底10之间插入中间层或当在第二绝缘层35上布置另一层时，凹陷图案500的侧壁还可以包括例如中间层的内侧表面和布置在第二绝缘层35上的层的内侧表面。这将稍后更详细地描述。
在示例性实施方案中，至少一个凹陷图案500可以与排线401相邻布置或布置在排线401与另一排线401之间。
在图4和6中，凹陷图案500与排线401相邻地布置，但与每一排线401分开预定的距离。然而，本发明的示例性实施方案不限于此。凹陷图案500还可以接触每一排线401的至少一部分。
穿透衬底10上的一个或多个无机绝缘层的凹陷图案500可以抑制由在制造、测试和运输阵列衬底100的过程中施加于阵列衬底100的冲击而产生的裂纹蔓延。即，由各种冲击产生的裂纹趋于经由衬底10的无机绝缘层生长或蔓延。然而，如果如上所述通过去除部分无机绝缘层来形成凹陷图案500，其可以通过阻断裂纹蔓延途径来抑制裂纹蔓延。即，可以阻碍在非显示区NDA中产生的裂纹生长至达到显示区DA。换言之，凹陷500可以用作止裂器。
可以在第二绝缘层35上布置有机绝缘层75。有机绝缘层75可以由有机材料形成。在示例性实施方案中，有机绝缘层75可以包括例如一种或多种选自丙烯酸、苯并环丁烯(BCB)和聚酰亚胺的材料。然而，有机绝缘层75的材料不限于上述实例。此外，有机绝缘层75可以由例如光敏材料形成。
在其中形成排线401的区域中，在第二绝缘层35上布置的有机绝缘层75可以暴露至少一部分的凹陷图案500(参见图6)。即，有机绝缘层75可以暴露至少一部分由凹陷图案500暴露的衬底10的顶表面部分。换言之，有机绝缘层75可以完全或部分地暴露由凹陷图案500暴露的衬底10的顶表面部分。
在其中布置布线焊盘402的区域中，有机绝缘层75可以部分覆盖第二绝缘层35和在第二绝缘层35上布置的布线焊盘402(参见图7)。即，有机绝缘层75可以部分地暴露布线焊盘402。换言之，有机绝缘层75可以包括例如穿透有机绝缘层75以暴露每一布线焊盘402顶表面的至少一部分的触点72。如上所述，用于测试衬底10性能的各种测试装置或与衬底10连接的FPCB可以与布线焊盘402连接。即，触点72可以暴露每一布线焊盘402，由此使得每一布线焊盘402与上述装置连接。
在示例性实施方案中，有机绝缘层75可以由例如与显示区DA的平整层70基本相同的材料形成。换言之，有机绝缘层75可以基本与显示区DA的平整层同时形成。然而，这仅是实例，并且本发明的示例性实施方案不限于该实例。即，显示区DA的平整层70和非显示区NDA的有机绝缘层75也可以独立地形成为单独的部件。
在下文，将描述本发明的实施方案。在以下实施方案中，与上述那些相同的部件由相同的标号表示，并且将省略或简要给出其冗余描述。
图8为图4实施方案的变更实例的阵列衬底的局部放大视图。参考图8，当前变更实例的阵列衬底与图4的阵列衬底的不同之处在于在排线401与另一相邻的排线401之间形成多个凹陷图案507。
例如，可以在排线401与另一相邻的排线401之间布置一个或多个凹陷图案507。在图8中，三个凹陷图案507例如在排线401与另一相邻的排线401之间排列成线。然而，凹陷图案507的数量和排列不限于上述实例。即，可以提供多个凹陷图案507，并且凹陷图案507可以例如排列成线或排列为列和行的矩阵。这将稍后描述。
图9为图8变更实例的变更实例的阵列衬底的局部放大视图。当前的变更实例的阵列衬底与图8的变更实施方案的阵列衬底的不同之处在于多个凹陷图案508在排线401与另一相邻的排线401之间排列为列和行的矩阵。
如上所述，可以在排线401与另一相邻的排线401之间布置多个凹陷图案508。凹陷图案508可以例如排列成线或排列为列和行的矩阵。在图9中，凹陷图案508可以排列成3×2矩阵(具有三行和两列)，但凹陷图案508的排列不限于该实例。即，行数和列数可以大于或等于2。在图9中，规则排列凹陷图案508。然而，本发明的示例性实施方案不限于此，并且还可以不规则排列凹陷图案508。
图10为图4实施方案的变更实例的阵列衬底的局部放大视图。图11为沿图10的线V-V’的剖视图。图12为沿图10的线VI-VI’的剖视图。
参考图10至12，当前的变更实例的阵列衬底与图4的阵列衬底100的不同之处在于在排线401之间布置的凹陷图案501延伸至布线焊盘402之间。
在排线401与另一排线401之间布置的凹陷图案501可以延伸至例如与前一排线401连接的布线焊盘402和与后一排线401连接的另一布线焊盘402之间。即，在相邻的排线401之间布置的凹陷图案501可以向衬底10的侧面延伸。如上所述，布线焊盘402可以例如比排线401相对更宽。因此，在排线401之间布置的凹陷图案501的宽度d1可以例如比在布线焊盘402之间布置的凹陷图案501的宽度d2相对更大。然而，本发明的示例性实施方案不限于此，并且在排线401之间布置的凹陷图案501的宽度d1可以基本等于在布线焊盘402之间布置的凹陷图案501的宽度d2。
图13为图11变更实例的变更实例的阵列衬底的剖视图。图14为图12变更实例的变更实例的阵列衬底的剖视图。
图13和14的变更实例与图11和12的变更实例的不同之处在于在第二绝缘层35上布置的有机绝缘层75覆盖由凹陷图案501暴露的衬底10的部分。如上所述，可以在第二绝缘层35上布置有机绝缘层75。在示例性实施方案中，有机绝缘层75可以例如完全覆盖由凹陷图案501暴露的衬底10的顶表面部分。即，有机绝缘层75可以覆盖第二绝缘层35、凹陷图案501的侧壁和凹陷图案501的底表面。在图13和14中，有机绝缘层75完全覆盖由凹陷图案501暴露的衬底10的顶表面部分。然而，本发明的示例性实施方案不限于此，并且有机绝缘层75可以完全或部分暴露由凹陷图案501暴露的衬底10的顶表面部分。可以在有机绝缘层75中形成暴露每一布线焊盘402的至少一部分的触点72。因为触点72与上述参考图7的触点72基本相同，因此省略其详细描述。
图15为图10变更实例的变更实例的阵列衬底的局部放大视图。图16为沿图15的线VII-VII’的剖视图。
参考图15和16，当前的变更实例的阵列衬底与图10的变更实例的不同之处在于其还包括在每一布线焊盘402内部形成并穿透每一布线焊盘402以暴露衬底10的顶表面的凹陷槽502。
凹陷槽502可以布置在每一布线焊盘402内部。例如，凹陷槽502可以布置在每一布线焊盘402的外周内。
凹陷槽502可以依次穿透每一布线焊盘402、第二绝缘层35、第一绝缘层25、缓冲层12和阻挡层11以暴露衬底10的顶表面。即，例如，凹陷槽502的底表面可以包括衬底10的顶表面，并且凹陷槽502的侧壁可以包括每一布线焊盘402、第二绝缘层35、第一绝缘层25、缓冲层12和阻挡层11的内侧表面。
如上所述，可以在第二绝缘层35和每一布线焊盘402上布置有机绝缘层75。在图16中，有机绝缘层75完全暴露由第二绝缘层35、每一布线焊盘402和凹陷槽502暴露的衬底10的顶表面部分。然而，本发明的示例性实施方案不限于此，并且有机绝缘层75还可以覆盖至少一部分的由凹陷槽502暴露的衬底10的顶表面部分。如果在每一布线焊盘402中形成穿透每一布线焊盘402以暴露衬底10的顶表面的凹陷槽502，则可以防止由当衬底测试装置或FPC与布线焊盘402连接或断开时施加于布线焊盘402的冲击产生的裂纹经由布线焊盘402或经由在布线焊盘402之下布置的无机绝缘层蔓延至显示区DA。
图17为图6实施方案的变更实例的阵列衬底的剖视图。图18为图7实施方案的变更实例的阵列衬底的剖视图。
图17和18的变更实例与图6和7的阵列衬底的不同之处在于第二绝缘层35’包括第一子绝缘层31和第二子绝缘层32。
如上所述，第二绝缘层35可以具有单层结构，但本发明的示例性实施方案不限于此。例如，在本示例性实施方案中，第二绝缘层35’可以具有包括两层或更多层绝缘层的多层结构。为了易于描述，覆盖第一绝缘层25的绝缘层被称为第一子绝缘层31，且覆盖第一子绝缘层31的绝缘层被称为第二子绝缘层32。
第一子绝缘层31和第二子绝缘层32中每一层可以例如为由无机材料形成的无机绝缘层。例如，第一子绝缘层31和第二子绝缘层32中每一层可以包括一种或多种选自硅氧化物和硅氮化物的材料。然而，第一子绝缘层31和第二子绝缘层32中每一层的材料不限于上述实例。第一子绝缘层31和第二子绝缘层32可以由例如不同的材料形成。
第二绝缘层35’可以由于显示器DA的结构而具有多层结构。例如，尽管在附图中未示出，但储存电容器可以与显示区DA中的TFT相邻布置。在示例性实施方案中，储存电容器可以包括例如在栅极绝缘层20上布置的第一栅极金属、在第一栅极金属上布置的第一子绝缘层31、在第一子绝缘层31上布置的第二子绝缘层32、以及在第二子绝缘层32上布置的第二栅极金属。为与储存电容器响应，可以在第二子绝缘层32上布置TFT的源极61和漏极62。然而，这仅是实例，并且显示区DA的具体结构不限于该实例。
图19为本发明一实施方案的阵列衬底的局部放大视图。图20为沿图19的线VIII-VIII’的剖视图。
参考图19和20，当前实施方案的阵列衬底与图4的阵列衬底100的不同之处在于每一排线411以锯齿形向衬底10的侧面延伸。
每一排线411可以弯曲例如一次或多次。在示例性实施方案中，每一排线411可以具有例如锯齿形并向衬底10的侧面延伸。为了易于描述，朝向衬底10的侧面的方向被称为第一方向，与第一方向垂直的方向被称为第二方向，并且与第二方向相反的方向被称为第三方向。
参考图19，在第一方向延伸的每一排线411可以例如在第二方向中延伸预定距离，在第一方向中再延伸预定距离，在第三方向中延伸预定距离，然后在第一方向中再延伸。即，每一排线411可以依次在第一方向、第二方向、第一方向、第三方向和第一方向延伸。
在示例性实施方案中，每一排线411沿第二方向延伸的距离可以(但不限于)基本等于排线411沿第三方向延伸的距离。
如上所述，每一排线411可以依次在第一方向、第二方向、第一方向、第三方向和第一方向延伸，并且该次序可以重复一次或多次。
当每一排线411如上所述依次在第一方向、第二方向、第一方向、第三方向和第一方向延伸时，可以通过在第二方向、第一方向和第三方向或在第三方向、第一方向和第二方向延伸的每一排线411部分来限定空间。在示例性实施方案中，例如，可以在由在第二方向、第一方向和第三方向或在第三方向、第一方向和第二方向中延伸的每一排线411部分限定的空间中布置凹陷图案503。换言之，排线411与每一凹陷图案503的外周相邻布置，并且沿着一部分的凹陷图案503外周布置。换言之，可以在以锯齿形延伸的每一排线411的部分之间布置凹陷图案503。即，可以在排线411之间布置至少一个凹陷图案503。
例如，以凹陷图案503而言，多个凹陷图案503可以排列成列和行的矩阵，并且每一排线411可以在排列为列和行的矩阵的凹陷图案503之间以锯齿状延伸。在图19中，多个凹陷图案503沿行方向排列为直线并且沿列方向交替排列。然而，凹陷图案503的排列不限于该实例。即，凹陷图案503还可以沿行和列方向排列为直线，或者可以沿行方向交替排列并且沿列方向排列为直线，或者可以沿列方向交替排列并且沿行方向排列为直线。
此外，例如可以在排列为矩阵的凹陷图案503之间布置每一排线411。例如，可以在排线411与另一排线411之间布置至少一个凹陷图案503。
图21为本发明一实施方案的阵列衬底的局部放大视图。参考图21，当前实施方案的阵列衬底与图4的阵列衬底100的不同之处在于每一排线421以具有斜度的曲线形延伸。
在当前实施方案的阵列衬底中，每一排线421可以例如以具有斜度的曲线形状延伸。换言之，每一排线421可以具有卷曲形状。换言之，每一排线421可以以缓和曲线形卷曲。
当每一排线421以具有斜度的曲线形延伸时，可以在排线421的两个侧面上形成谷和脊。即，谷和脊可以在每一排线421的侧面上重复一次或多次，并且还可以在该排线421的另一侧面上重复一次或多次。
凹陷图案504可以与每一排线421的每一谷相邻布置。至少一个凹陷图案504可以与在每一排线421的两个侧面上形成的每一谷相邻布置。在图21中，凹陷图案504与每一谷相邻。然而，本发明的示例性实施方案不限于此，并且凹陷图案504可以部分地接触每一排线421的每一谷。
例如，以凹陷图案504而言，多个凹陷图案504可以排列为列和行的矩阵，并且每一排线421可以在排列为列和行的矩阵的凹陷图案504之间以具有斜度的曲线形延伸。
在图21中，多个凹陷图案504沿行方向排列为直线并且沿列方向交替排列。然而，凹陷图案504的排列不限于该实例。即，凹陷图案504还可以沿行和列方向排列为直线，可以沿行方向交替排列并且沿列方向排列为直线，或者可以沿列方向交替排列并且沿行方向排列为直线。
此外，例如可以在排列成矩阵的凹陷图案504之间布置每一排线421。例如，可以在排线421与另一排线421之间布置至少一个凹陷图案504。
图22为本发明一实施方案的阵列衬底的平面视图。图23为图22的‘C’部分的局部放大视图。图24为沿图23的线IX-IX’的剖视图。图25为图22的‘D’部分的局部放大视图。图26为沿图25的线X-X’的剖视图。
参考图22至25，当前实施方案的阵列衬底与图1的阵列衬底100的不同之处在于在非显示区NDA中形成单元ID图案45和/或分割线700。
当前实施方案的阵列衬底101可以包括例如单元ID图案45和切割线700。
单元ID图案45可以布置在例如非显示区NDA中。在示例性实施方案中，单元ID图案45可以布置在例如多个排线40之中每一最外侧排线401的外部。即，单元ID图案45可以与每一最外侧排线401相邻布置。可以在单元ID图案45上构图用于识别阵列衬底101的独特的数字、图形、标识码等。即，可以从在单元ID图案45上构图的独有的数字、图形、标识码等来获得与阵列衬底101相关的信息。
参考图23和24来更详细地描述单元ID图案45。
在图23和24中，单元ID图案45的形状与四边形相同。然而，单元ID图案45的形状不限于四边形，并且单元ID图形45还可以具有圆形或至少部分包括曲线的形状。
如上所述，可以在单元ID图案45上构图独特的数字、图形、标识码等。在图23中，在单元ID图案45上构图十字形图形46。然而，在单元ID图案45上形成的图形的形状不限于十字形。
在示例性实施方案中，单元ID图案45可以布置在缓冲层12上。然而，这仅是实例，并且单元ID图案45的位于不限于该实例。在缓冲层12上布置的单元ID图案45可以例如由与显示区DA的半导体层40基本相同的材料形成。即，非显示区NDA的单元ID图案45可以与显示区DA的半导体层40同时形成。然而，本发明的示例性实施方案不限于此，并且单元ID图案45还可以独立地显示区DA的半导体层40形成。
可以沿单元ID图案45的外周布置凹陷图案505。凹陷图案505可以接触单元ID图案45的外周，或可以与单元ID图案45的外周相邻地布置。在其中单元ID图案45的形状与四边形相同的示例性实施方案中，凹陷图案505的形状可以与具有通孔的四边形相同。然而，单元ID图案45的形状不限于上述实例，并且凹陷图案505可以具有与单元ID图案45的外周形状相对应的形状。沿单元ID图案45的外周布置的凹陷图案505可以防止在制造或运输阵列衬底101过程中产生的裂纹蔓延至单元ID图案45并由此破坏单元ID图案45。
例如，可以在当前实施方案的阵列衬底101的非显示区NDA中形成切割线700。可以根据产品类型切割阵列衬底101的非显示区NDA的拐角。即，阵列衬底101的拐角可以是例如经修边的。
对此，可以在阵列衬底101上形成切割线700。在示例性实施方案中，切割线700可以例如在阵列衬底的非显示区NDA的两个侧面中对角延伸。即，切割线700可以穿过至少一部分阵列衬底101。
由切割线700与阵列衬底101侧面形成的角不限于特定角度。即，由切割线700与阵列衬底101侧面形成的角度可以根据阵列衬底101所用于的产品而变化。
为防止切割过程中产生裂纹，切割线700可以例如从第二绝缘层35的顶表面凹陷预定距离。即，如图26的剖视图所示，切割线700可以从第二绝缘层35的顶表面凹陷以暴露衬底10的顶表面。换言之，切割线700的底表面可以包括例如衬底10的顶表面，并且切割线700的侧壁可以包括阻挡层11、缓冲层12、第一绝缘层25和第二绝缘层35的内侧表面。
参考图25和26，一个或多个凹陷图案506可以例如与切割线700相邻布置。例如，凹陷图案506可以与切割线700的第二侧面相邻布置。换言之，当在切割过程中沿切割线700切割阵列衬底101时，可以去除切割线700的第一侧面，并且可以将切割线700的第二侧面保持未被去除。凹陷图案506可以与切割线700的第二侧面相邻布置。凹陷图案506可以在列和行方向排列。然而，本发明的示例性实施方案不限于此，并且还可以规则或不规则地排列凹陷图案506。
当在切割过程中切割切割线700的第一侧面时，切割线700的第二侧面可以变得易受冲击的影响。在该情况中，向切割线700的第二侧面施加的冲击可以产生裂纹，并且裂纹可以生长并蔓延至显示区DA。此处，与切割线700的第二侧面相邻地布置的凹陷图案506可以用作止裂器。即，可以由凹陷图案506抑制裂纹的蔓延。
图27为本发明一实施方案的有机发光显示器(OLED)的剖视图。
参考图27，当前实施方案的OLED包括例如阵列衬底和封装构件。阵列衬底具有显示区DA和位于所述显示区DA外部的非显示区NDA。非显示区NDA包括例如衬底10、布置在所述衬底10上的阻挡层11、布置在所述阻挡层11上的缓冲层12、布置在所述缓冲层12上的第一绝缘层25、布置在所述第一绝缘层25上的第二绝缘层35，以及多个布线图案。在第一绝缘层25与第二绝缘层35之间以及在第二绝缘层35上布置布线图案。此外，布线图案彼此分开，并且向衬底10侧面延伸。非显示区NDA还包括从第二绝缘层35的顶表面凹陷预定深度以暴露至少一部分衬底10的顶表面的凹陷图案，以及布置在第二绝缘层35上并暴露至少一部分由凹陷图案暴露的衬底10的顶表面部分的有机绝缘层75。
为了易于描述，在图27中仅示出一个单位像素区。然而，当前实施方案的OLED不限于一个单位像素区。即，当前实施方案的OLED可以包括多个单位像素区，如上文对图1-21的阵列衬底100或对图22-26的阵列衬底101所述的。
首先描述当前实施方案的OLED的阵列衬底的显示区DA。
衬底10可以例如为板形构件并且可以支撑稍后描述的其他部件。衬底10可以例如为绝缘衬底并且可以由包括玻璃、石英或塑料的聚合物材料形成。在示例性实施方案中，衬底10可以由例如聚酰亚胺形成。然而，衬底10的材料不限于聚酰亚胺。例如，在示例性实施方案中，衬底10可以包括聚醚砜(PES)、聚萘二甲酸乙二酯(PEN)、聚乙烯(PE)、聚氯乙烯(PVC)、聚对苯二甲酸乙二酯(PET)或其组合。
衬底10可以例如为刚性衬底。然而，衬底10不限于刚性衬底，并且还可以为韧性衬底或柔性衬底。即，在本说明书中，术语“衬底”理解为包括例如可弯曲、可折叠和可挠曲的柔性衬底的概念。
如图27所示，衬底10可以具有单层结构。然而，衬底10的结构不限于单层结构。即，可选地，在示例性实施方案中，衬底10可以具有两层或更多层的堆叠结构。换言之，衬底10可以包括例如基层和在所述基层上布置的保护层。
基层可以由例如绝缘材料形成。在示例性实施方案中，基层可以由例如聚酰亚胺形成。然而，基层的材料不限于聚酰亚胺。保护层可以布置在基层上。保护层可以由例如有机材料形成。例如，保护层可以包括一种或多种选自聚对苯二甲酸乙二酯和聚萘二甲酸乙二酯的材料。然而，保护层的材料不限于上述实例。
可以在衬底10上布置阻挡层11。阻挡层11可以防止来自衬底10的杂质成分的渗透并使衬底10的表面平整。在示例性实施方案中，阻挡层11可以由例如硅氧化物或硅氮化物形成。然而，阻挡层11的材料不限于上述实例。或者，在示例性实施方案中，根据衬底10的材料或工艺条件可以省略阻挡层11。
可以在阻挡层11上形成缓冲层12以覆盖阻挡层11。缓冲层12可以是例如由无机材料形成的无机层。在示例性实施方案中，缓冲层12可以由例如一种或多种选自硅氧化物(SiOx)、硅氮化物(SiNx)、铝氧化物(AlOx)和硅氮氧化物(SiON)的材料形成。然而，缓冲层12的材料不限于上述实例。此外，缓冲层12可以具有单层结构或者两层或更多层的堆叠结构。在其中缓冲层12由两层组成的示例性实施方案中，两层可以由例如不同的材料形成。例如，第一层可以由硅氧化物形成，且第二层可以由硅氮化物形成。然而，缓冲层12的结构不限于上述实例。
可以在缓冲层12上形成半导体层40。半导体层40可以由例如非晶硅或多晶硅形成。在示例性实施方案中，可以通过例如涂覆，构图，然后结晶非晶硅来形成半导体层40。然而，形成半导体层40的方法不限于上述实例。在本说明书中，术语“半导体层”理解为氧化物半导体层，但本发明的示例性实施方案不限于此。
可以在半导体层40上形成栅极绝缘层20。栅极绝缘层20可以包括例如硅氮化物或硅氧化物，但栅极绝缘层20的材料不限于上述实例。栅极绝缘层20可以具有单层结构。然而，栅极绝缘层20的结构不限于单层结构。栅极绝缘层20还可以具有多层结构，其包括两层或更多具有不同物理性质的绝缘层。
可以在栅极绝缘层20上布置包括栅极线50、栅极51和栅极焊盘的栅极布线。栅极布线可以例如由一种或多种选自以下的材料形成：基于铝(Al)的金属，例如铝或铝合金；基于银(Ag)的金属，例如银或银合金；基于铜(Cu)的金属，例如铜或铜合金；基于钼(Mo)的金属，例如钼或钼合金；铬(Cr)；钛(Ti)；以及钽(Ta)。此外，在实施方案中，栅极布线可以由例如至少一种选自以下的材料形成：例如镍(Ni)、金(Au)、钯(Pd)、铂(Pt)、钕(Nd)、锌(Zn)、钴(Co)、银(Ag)、锰(Mn)和其任何合金。然而，栅极布线的材料不限于上述实例，并且任何具有导电性的透明或半透明材料可以用于形成栅极布线。
可以如上所述提供多个栅极线50，并且栅极线50可以以彼此平行的方向延伸。
可以在栅极布线上布置层间绝缘膜30以覆盖栅极布线。层间绝缘膜30可以为例如由无机材料形成的无机层。在示例性实施方案中，层间绝缘膜30可以包括例如硅氮化物或硅氧化物，但层间绝缘膜30的材料不限于上述实例。层间绝缘膜30可以具有单层结构。然而，层间绝缘膜30的结构不限于单层结构。层间绝缘膜30还可以具有多层结构，其包括两层或更多具有不同物理性质的绝缘层。稍后描述具有多层结构的层间绝缘膜30。
可以在层间绝缘膜30上布置包括例如源极61、漏极62和数据线60的数据布线。数据布线可以由例如钼，铬，诸如钽和钛的难熔金属，或这些材料的合金形成。此外，在实施方案中，数据布线可以由例如至少一种选自以下的材料形成：例如镍(Ni)、金(Au)、钯(Pd)、铂(Pt)、钕(Nd)、锌(Zn)、钴(Co)、银(Ag)、锰(Mn)和其任何合金。然而，数据布线的材料不限于上述实例，并且任何具有导电性的透明或半透明材料可以用于形成数据布线。
数据线60可以传递数据信号，并且可以与栅极线50交叉地放置。即，在示例性实施方案中，栅极线50可以例如在水平方向延伸，并且数据线60可以在与栅极线50交叉的垂直方向延伸。
在示例性实施方案中，数据线60和栅极线50可以是例如弯曲的。
源极61可以例如是数据线60的一部分，并且可以位于与数据线60的相同平面。漏极62可以例如与源极61平行的延伸。在该情况中，漏极62可以例如与数据线60的该部分平行。
栅极51、源极61和漏极62连同半导体层40形成一个TFT。可以在源极61与漏极62之间的半导体层40中形成TFT的通道。
可以在数据布线上布置平整层70以覆盖数据布线和层间绝缘膜30。平整层70可以例如比层间绝缘膜30相对更厚。由于平整层70和层间绝缘膜30的厚度的这种差异，平整层70的顶表面可以比其底表面相对更平坦，所述底表面接触层间绝缘膜30以及源极61和漏极62。
可以在平整层70中形成第一接触孔以暴露至少一部分漏极62。例如，第一接触孔可以穿透平整层70并且部分暴露漏极62的顶表面。
可以在平整层70和漏极62的暴露部分上布置第一电极80。即，第一电极80可以覆盖平整层70、第一接触孔的侧壁和漏极62的顶表面。因此，第一电极80和漏极62可以彼此电连接。在示例性实施方案中，第一电极80可以例如是(但不限于)阳极。第一电极80可以例如由氧化铟锡、氧化铟锌、氧化镉锡(CTO)、氧化铝锌(AZO)、氧化铟锡锌(ITZO)、氧化镉(CdO)、氧化铪(HfO)、氧化铟镓锌(InGaZnO)、氧化铟镓锌镁(InGaZnMgO)、氧化铟镓镁(InGaMgO)或氧化铟镓铝(InGaAlO)形成。然而，第一电极80的材料不限于上述实例。
可以在第一电极80上布置像素限定层90。像素限定层90可以暴露至少一部分第一电极80。像素限定层90可以由例如一种或多种选自苯并环丁烯、聚酰亚胺、聚酰胺(PA)、丙烯酸树脂和酚醛树脂的有机材料形成。或者，像素限定层90可以由例如诸如硅氮化物的无机材料形成。像素限定层90还可以由例如包含黑色颜料的光敏剂形成。在该情况中，像素限定层90可以用作光遮蔽构件。
可以在由像素限定层90暴露的第一电极80的部分上布置有机层91。有机层91可以包括例如在OLED中包括的有机材料层，即，有机发光层(EML)、空穴注入层(HIL)、空穴传输层(HTL)、电子注入层(EIL)和电子传输层(ETL)。有机层91可以具有包括有机材料层之一的单层结构或者包括有机材料层中的两层或更多层的多层结构。
可以在有机层91上形成第二电极92。第二电极92可以覆盖像素限定层90和有机层91。在示例性实施方案中，第二电极92可以是(但不限于)覆盖像素限定层90和有机层91的全表面电极。在示例性实施方案中，第二电极92可以是例如阴极。
第二电极92可以例如由氧化铟锡、氧化铟锌、氧化镉锡(CTO)、氧化铝锌(AZO)、氧化铟锡锌(ITZO)、氧化镉(CdO)、氧化铪(HfO)、氧化铟镓锌(InGaZnO)、氧化铟镓锌镁(InGaZnMgO)、氧化铟镓镁(InGaMgO)或氧化铟镓铝(InGaAlO)形成，但第二电极92的材料不限于上述实例。
阵列衬底的非显示区NDA可以与图1-21的阵列衬底100中任一个或图22-26的阵列衬底101中任一个的非显示区NDA基本相同。
可以在阵列衬底上布置封装构件。在本说明书中，封装构件可以为封装层803或封装衬底800。在图27中，示出了封装构件是封装衬底800的情况。然而，封装构件不限于封装衬底800。稍后参考图28来描述封装构件是封装层803的情况。在示例性实施方案中，封装衬底800可以通过例如密封剂(未示出)与阵列衬底连接。
为将封装衬底800与阵列衬底连接，密封剂可以例如是环氧粘合剂、UV-固化粘合剂、釉料(frit)以及它们的等同物中至少之一。然而，密封剂的材料不限于上述实例。
密封衬底800可以通过上述密封剂与阵列衬底连接和结合。在示例性实施方案中，密封衬底800可以由例如透明玻璃、透明塑料、透明聚合物以及它们的等同物中任一个形成。然而，密封衬底800的材料不限于上述实例。
可以在面向阵列衬底的密封衬底800的表面上形成导电层801。导电层801可以接地传导(ground)通过封装衬底800而引入OLED的外静电。
图28为本发明一实施方案的OLED的剖视图。
参考图28，当前实施方案的OLED与图27实施方案的OLED的不同之处在于封装构件是封装层803。
如上所述，在示例性实施方案中，封装构件可以是封装层803。封装层803可以覆盖显示区DA和非显示区NDA。在示例性实施方案中，封装层803可以暴露例如至少一部分排线401和/或布线焊盘402。然而，本发明的示例性实施方案不限于此。
封装层803可以由例如有机材料和/或无机材料形成。
用于形成封装层803的有机材料的实例可以包括但不限于环氧树脂、丙烯酸酯和聚氨酯丙烯酸酯。用于形成封装层803的无机材料的实例可以包括但不限于铝氧化物和硅氧化物。
在图28中，封装层803具有单层结构。然而，封装层803的结构不限于单层结构。封装层803还可以具有一层或多层的堆叠结构。在示例性实施方案中，封装层803可以具有其中有机层和无机层交替堆叠至少一次的结构。然而，这仅是实例，并且封装层803的结构不限于该实例。
本发明的实施方案提供了以下益处中至少之一。
即，可以防止由外部冲击在阵列衬底中产生裂纹。
此外，可以抑制由外部冲击产生的裂纹的生长或蔓延。
然而，本发明的例示性实施方案的作用不限于本文所述的作用，如本领域普通技术人员参考文中所述的本公开而显而易见的。
已经描述了本发明的示例性实施方案，但还应注意的是，可以在不背离由随附权利要求的界限所限定的本发明主旨和范围的情况下，可以进行各种修改，这对于本领域技术人员而言是显而易见的。

Claims (21)

1.显示装置，其包括
衬底；
在显示区中的多个像素；
在所述衬底上布置的第一绝缘层；
在所述第一绝缘层上布置的半导体层；
多个布线，其布置在所述半导体层上并且将所述像素和与所述显示区相邻的非显示区连接；
凹陷图案，其在厚度方向上穿过所述第一绝缘层并且以在相邻的布线之间布置的凹陷图案的形式暴露所述衬底的上表面；以及
第四绝缘层，其在所述多个布线上布置并且与所述衬底的由所述凹陷图案暴露的上表面直接接触，
其中所述第四绝缘层位于所述非显示区和所述显示区上，并且完全覆盖所述凹陷图案，以及
其中所述第四绝缘层与所述衬底的上表面直接接触的部分包含与所述第四绝缘层在所述显示区中的部分相同的材料。
2. 如权利要求1所述的显示装置，其中所述第一绝缘层包括缓冲层。
3.如权利要求2所述的显示装置，其还包括在所述半导体层与所述多个布线之间布置的第二绝缘层；以及
其中所述凹陷图案完全穿过所述第二绝缘层。
4.如权利要求3所述的显示装置，其还包括在所述第二绝缘层与所述多个布线之间布置的第三绝缘层；以及
其中所述凹陷图案完全穿过所述第三绝缘层。
5.如权利要求1所述的显示装置，其中所述多个布线包括排线和与所述排线连接的布线焊盘：
其中所述排线由与所述显示区的栅极布线相同的材料形成。
6.如权利要求5所述的显示装置，其中所述多个布线还包括布线连接部分，以及
其中所述排线和所述布线焊盘通过所述布线连接部分彼此电连接。
7.如权利要求1所述的显示装置，其中所述布线由一种或多种选自以下的材料形成：基于铝的金属；基于银的金属；基于铜的金属；基于钼的金属；铬；钛；以及钽。
8.如权利要求7所述的显示装置，其中所述基于铝的金属是铝或铝合金；所述基于银的金属是银或银合金；所述基于铜的金属是铜或铜合金；所述基于钼的金属是钼或钼合金。
9.如权利要求1所述的显示装置，其中所述第四绝缘层包含有机材料。
10.如权利要求9所述的显示装置，其中所述第四绝缘层填充所述凹陷图案。
11.如权利要求1所述的显示装置，其还包括在所述衬底上布置的穿过至少一部分所述衬底的至少一条切割线，
其中所述凹陷图案与所述切割线相邻布置。
12.如权利要求1所述的显示装置，其中所述多个布线连接于扫描驱动器或发射驱动器以传输或接受信号。
13.显示装置，其包括：
衬底；
在显示区中的多个像素；
在所述衬底上布置的第一绝缘层；
在所述第一绝缘层上布置的半导体层；
多个布线，其布置在所述半导体层上并且将所述像素和与所述显示区相邻的非显示区连接；
凹陷图案，其在厚度方向上穿过所述第一绝缘层并且以在相邻的布线之间布置的凹陷图案的形式暴露所述衬底的上表面；以及
第二绝缘层，其在所述多个布线上布置并且与所述衬底的由所述凹陷图案暴露的上表面直接接触，
其中所述多个布线排列成在所述凹陷图案之间具有至少一个弯曲部分的线形形状，
其中所述多个布线包括排线和与所述排线连接的布线焊盘，
其中所述排线由与所述显示区的栅极布线相同的材料形成。
14.如权利要求13所述的显示装置，其中每一所述布线具有锯齿形状，以及
所述凹陷图案布置在相邻的具有锯齿形状的布线之间。
15. 如权利要求14所述的显示装置，其中所述相邻的布线相对于所述相邻的布线之间的空间是对称的。
16.如权利要求14所述的显示装置，其中所述多个布线包括第一布线图案和与所述第一布线图案相邻的第二布线图案，以及
其中所述第一布线图案和所述第二布线图案包括多个触点。
17.显示装置，其包括
衬底；
在显示区中的多个像素；
在所述衬底上布置的第一绝缘层；
在所述第一绝缘层上布置的半导体层；
多个布线，其布置在所述半导体层上并且将所述像素和与所述显示区相邻的非显示区连接；
凹陷图案，其在厚度方向上穿过所述第一绝缘层并且以在相邻的布线之间布置的凹陷图案的形式暴露所述衬底的上表面；
第二绝缘层，其在所述多个布线上布置并且与所述衬底的由所述凹陷图案暴露的上表面直接接触，
其中所述布线包括在所述非显示区中布置的布线焊盘和与所述布线焊盘接触的排线。
18.如权利要求17所述的显示装置，其中所述第二绝缘层包含有机材料。
19. 如权利要求18所述的显示装置，其中所述第二绝缘层填充所述凹陷图案。
20.显示装置，其包括
衬底；
在显示区中的多个像素；
在所述衬底上布置的第一绝缘层；
在所述第一绝缘层上布置的半导体层；
第一导电层，其在所述半导体层上布置并且包括在所述显示区中的薄膜晶体管的栅极和将所述像素和与所述显示区相邻的非显示区连接的多个排线；
凹陷图案，其在厚度方向上穿过所述第一绝缘层并且以在相邻的排线之间布置的凹陷图案的形式暴露所述衬底的上表面；
第二绝缘层，其在所述多个排线上布置并且与所述衬底的由所述凹陷图案暴露的上表面直接接触，
其中所述第二绝缘层接触所述衬底的由所述凹陷图案暴露的上表面，以及
其中所述第二绝缘层包含有机材料。
21.如权利要求20所述的显示装置，其中所述第二绝缘层填充所述凹陷图案。
CN201811389974.8A 2013-06-17 2014-06-13 阵列衬底 Active CN109378319B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811389974.8A CN109378319B (zh) 2013-06-17 2014-06-13 阵列衬底

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
KR20130069039 2013-06-17
KR10-2013-0069039 2013-06-17
KR10-2013-0125416 2013-10-21
KR1020130125416A KR102257119B1 (ko) 2013-06-17 2013-10-21 어레이 기판 및 이를 포함하는 유기 발광 표시 장치
CN201410264304.9A CN104241544B (zh) 2013-06-17 2014-06-13 阵列衬底
CN201811389974.8A CN109378319B (zh) 2013-06-17 2014-06-13 阵列衬底

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN201410264304.9A Division CN104241544B (zh) 2013-06-17 2014-06-13 阵列衬底

Publications (2)

Publication Number Publication Date
CN109378319A CN109378319A (zh) 2019-02-22
CN109378319B true CN109378319B (zh) 2023-10-24

Family

ID=50942219

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201811389974.8A Active CN109378319B (zh) 2013-06-17 2014-06-13 阵列衬底
CN201410264304.9A Active CN104241544B (zh) 2013-06-17 2014-06-13 阵列衬底

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201410264304.9A Active CN104241544B (zh) 2013-06-17 2014-06-13 阵列衬底

Country Status (4)

Country Link
US (5) US9472507B2 (zh)
EP (2) EP3879581A1 (zh)
JP (1) JP6673631B2 (zh)
CN (2) CN109378319B (zh)

Families Citing this family (49)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9472507B2 (en) 2013-06-17 2016-10-18 Samsung Display Co., Ltd. Array substrate and organic light-emitting display including the same
US9666814B2 (en) 2014-03-07 2017-05-30 Samsung Display Co., Ltd. Display device and method of manufacturing the same
US10347702B2 (en) * 2014-10-22 2019-07-09 Lg Display Co., Ltd. Flexible thin film transistor substrate and flexible organic light emitting display device
KR102420461B1 (ko) * 2015-02-06 2022-07-14 삼성디스플레이 주식회사 디스플레이 장치 및 이의 제조 방법
US10050090B2 (en) 2015-03-25 2018-08-14 Sharp Kabushiki Kaisha Display device having a suppression
CN107710313B (zh) * 2015-06-18 2020-01-10 夏普株式会社 柔性电子器件和柔性电子器件的制造方法
JP6607013B2 (ja) * 2015-12-08 2019-11-20 株式会社リコー 電界効果型トランジスタ、表示素子、画像表示装置、及びシステム
KR102611499B1 (ko) * 2015-12-15 2023-12-06 엘지디스플레이 주식회사 플렉서블 표시장치
KR102460997B1 (ko) * 2016-02-16 2022-11-01 삼성디스플레이 주식회사 표시 기판, 이의 제조 방법 및 이를 포함하는 표시 장치
JP6756508B2 (ja) * 2016-04-04 2020-09-16 株式会社ジャパンディスプレイ 表示装置
KR102587229B1 (ko) 2016-04-22 2023-10-12 삼성디스플레이 주식회사 표시 장치
JP2017212038A (ja) * 2016-05-23 2017-11-30 株式会社ジャパンディスプレイ 表示装置
KR102651056B1 (ko) * 2016-08-18 2024-03-26 삼성디스플레이 주식회사 디스플레이 장치
JP6962673B2 (ja) * 2016-09-12 2021-11-05 株式会社ジャパンディスプレイ 樹脂基板
CN106935631B (zh) 2017-03-02 2019-11-12 上海天马微电子有限公司 柔性显示面板和显示装置
CN108573997B (zh) 2017-03-14 2023-12-01 三星显示有限公司 显示装置
CN106960914B (zh) * 2017-03-22 2018-10-19 京东方科技集团股份有限公司 封装结构、显示面板、显示装置及其制作方法
CN112234088B (zh) * 2017-04-21 2023-04-18 群创光电股份有限公司 显示装置
JP6967371B2 (ja) * 2017-05-26 2021-11-17 株式会社ジャパンディスプレイ アクティブマトリクス基板
JP2018205337A (ja) 2017-05-30 2018-12-27 株式会社ジャパンディスプレイ 表示装置
US10837574B2 (en) 2017-08-03 2020-11-17 Capstan Ag Systems, Inc. System and methods for operating a solenoid valve
KR102341412B1 (ko) * 2017-08-29 2021-12-22 삼성디스플레이 주식회사 표시 장치
WO2019053784A1 (ja) * 2017-09-12 2019-03-21 シャープ株式会社 表示装置
JP2019066512A (ja) 2017-09-28 2019-04-25 株式会社ジャパンディスプレイ 表示装置
KR102111045B1 (ko) * 2017-10-31 2020-05-14 엘지디스플레이 주식회사 표시장치
KR102470375B1 (ko) * 2017-10-31 2022-11-23 엘지디스플레이 주식회사 디스플레이 장치
KR102503732B1 (ko) * 2017-11-30 2023-02-27 삼성디스플레이 주식회사 표시 장치
CN108268096A (zh) * 2018-03-28 2018-07-10 广东欧珀移动通信有限公司 电子设备及其显示屏组件
KR102502183B1 (ko) * 2018-04-10 2023-02-22 삼성디스플레이 주식회사 표시모듈
US10953423B2 (en) 2018-04-23 2021-03-23 Capstan Ag Systems, Inc. Fluid dispensing apparatus including phased valves and methods of dispensing fluid using same
CN108649000B (zh) * 2018-05-08 2021-01-26 京东方科技集团股份有限公司 测试基板及其制备方法、检测方法、显示基板、显示装置
CN108666442B (zh) * 2018-05-14 2020-04-21 昆山国显光电有限公司 驱动基板和显示面板
US10783825B2 (en) 2018-05-14 2020-09-22 Kunshan Go-Visionox Opto-Electronics Co., Ltd. Driving substrates and display panels
CN109378325B (zh) * 2018-09-14 2020-06-16 昆山国显光电有限公司 阵列基板、显示面板及阵列基板的制造方法
CN109273504B (zh) * 2018-09-27 2021-01-22 京东方科技集团股份有限公司 显示面板及其制作方法、显示装置
KR102615116B1 (ko) * 2018-10-10 2023-12-19 삼성디스플레이 주식회사 디스플레이 장치
KR20200047832A (ko) 2018-10-24 2020-05-08 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
KR20210005447A (ko) * 2019-07-05 2021-01-14 삼성디스플레이 주식회사 전자패널 및 이를 포함하는 전자장치
CN110634886A (zh) * 2019-08-21 2019-12-31 武汉华星光电半导体显示技术有限公司 显示面板及其制备方法
CN113099732A (zh) 2019-10-23 2021-07-09 京东方科技集团股份有限公司 显示基板及其制备方法、显示装置
CN110707108B (zh) * 2019-11-25 2023-01-17 武汉天马微电子有限公司 一种阵列基板、显示面板及显示装置
CN113066932B (zh) * 2020-01-02 2022-08-26 合肥维信诺科技有限公司 显示装置、显示面板及显示面板的制造方法
TWI795632B (zh) 2020-03-02 2023-03-11 友達光電股份有限公司 陣列基板
KR20210111501A (ko) * 2020-03-03 2021-09-13 삼성전기주식회사 인쇄회로기판 및 이를 포함하는 디스플레이 모듈
EP4162510A1 (en) 2020-06-03 2023-04-12 Capstan AG Systems, Inc. System and methods for operating a solenoid valve
TWI760038B (zh) * 2020-12-30 2022-04-01 友達光電股份有限公司 畫素陣列基板
CN113053922B (zh) * 2021-03-15 2023-03-28 武汉华星光电半导体显示技术有限公司 显示面板及其制备方法
KR20230014118A (ko) 2021-07-20 2023-01-30 삼성디스플레이 주식회사 표시 장치
CN117980976A (zh) * 2021-11-02 2024-05-03 夏普显示科技株式会社 显示装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1612344A (zh) * 2003-10-23 2005-05-04 Lg.菲利浦Lcd株式会社 用于显示器件的薄膜晶体管基板及其制造方法
CN1832179A (zh) * 2005-02-25 2006-09-13 株式会社半导体能源研究所 半导体器件及其制造方法
EP2323466A1 (en) * 2008-08-11 2011-05-18 Sharp Kabushiki Kaisha Flexible substrate and electric circuit structure
WO2012164882A1 (ja) * 2011-05-31 2012-12-06 シャープ株式会社 表示装置用基板およびそれを備えた表示装置

Family Cites Families (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0717069A (ja) 1993-06-23 1995-01-20 Nec Data Terminal Ltd サーマルヘッド
JPH0717059A (ja) 1993-07-06 1995-01-20 Nec Corp インクジェット記録装置
JPH10260420A (ja) * 1997-03-18 1998-09-29 Seiko Epson Corp Ｌｃｄパネルおよびそれを具備した電子機器
KR100476531B1 (ko) 1997-07-30 2005-11-14 삼성전자주식회사 탭실장방식의인쇄회로기판구조
KR100706722B1 (ko) 2000-04-28 2007-04-11 삼성전자주식회사 금속 배선 확장부를 갖는 테이프 캐리어 패키지 및 이를채용한 액정표시장치 모듈
JP4776755B2 (ja) 2000-06-08 2011-09-21 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
KR100656915B1 (ko) * 2000-09-08 2006-12-12 삼성전자주식회사 신호 전송용 필름, 이를 포함하는 제어 신호부 및 액정표시 장치
US6833883B2 (en) 2001-02-13 2004-12-21 Lg. Philips Lcd Co., Ltd. Array substrate for reflective and transflective liquid crystal display devices and manufacturing method for the same
JP2002252353A (ja) 2001-02-26 2002-09-06 Hitachi Ltd 薄膜トランジスタおよびアクティブマトリクス型液晶表示装置
KR100685946B1 (ko) * 2001-03-02 2007-02-23 엘지.필립스 엘시디 주식회사 액정 디스플레이 패널 및 그 제조방법
JP2002365620A (ja) 2001-06-12 2002-12-18 Matsushita Electric Ind Co Ltd 液晶表示装置
JP2003128509A (ja) 2001-10-15 2003-05-08 Fuji Xerox Co Ltd 無機抗菌剤並びにこれを用いた抗菌性繊維及び抗菌性樹脂成形品の製造方法
KR100816343B1 (ko) 2001-11-21 2008-03-24 삼성전자주식회사 액정 표시 장치 및 그 제조 방법
JP4006284B2 (ja) * 2002-07-17 2007-11-14 株式会社 日立ディスプレイズ 液晶表示装置
KR100745415B1 (ko) * 2002-12-27 2007-08-03 엘지.필립스 엘시디 주식회사 액정 표시패널의 데이터 패드부 및 그 제조방법
KR100845408B1 (ko) 2002-12-31 2008-07-10 엘지디스플레이 주식회사 액정표시장치
KR100611154B1 (ko) * 2003-11-27 2006-08-09 삼성에스디아이 주식회사 금속 유도 결정화 방법을 이용한 박막 트랜지스터, 이의제조 방법 및 이를 사용하는 액티브 매트릭스 평판 표시장치
US7538488B2 (en) * 2004-02-14 2009-05-26 Samsung Mobile Display Co., Ltd. Flat panel display
KR100669710B1 (ko) 2004-02-18 2007-01-16 삼성에스디아이 주식회사 평판 디스플레이 장치
US7381579B2 (en) * 2004-02-26 2008-06-03 Samsung Sdi Co., Ltd. Donor sheet, method of manufacturing the same, method of manufacturing TFT using the donor sheet, and method of manufacturing flat panel display device using the donor sheet
US7820529B2 (en) 2004-03-22 2010-10-26 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing integrated circuit
US8040469B2 (en) * 2004-09-10 2011-10-18 Semiconductor Energy Laboratory Co., Ltd. Display device, method for manufacturing the same and apparatus for manufacturing the same
JP4610285B2 (ja) 2004-09-30 2011-01-12 株式会社半導体エネルギー研究所 液晶表示装置の作製方法
JP4274108B2 (ja) * 2004-11-12 2009-06-03 セイコーエプソン株式会社 電気光学装置及び電子機器
JP5046529B2 (ja) * 2005-02-25 2012-10-10 株式会社半導体エネルギー研究所 半導体装置
KR101348375B1 (ko) * 2005-09-07 2014-01-07 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 이를 포함하는 표시 장치,그리고 표시 장치의 수리 방법
TWI281586B (en) 2005-09-13 2007-05-21 Ind Tech Res Inst Pixel array
US7957151B2 (en) 2005-12-01 2011-06-07 Sharp Kabushiki Kaisha Circuit component, electrode connection structure and display device including the same
JP5365514B2 (ja) 2007-03-30 2013-12-11 富士通セミコンダクター株式会社 半導体装置およびその製造方法
JP2009021213A (ja) 2007-06-12 2009-01-29 Canon Inc 有機発光装置
KR101429908B1 (ko) 2007-11-02 2014-08-13 엘지디스플레이 주식회사 유기전계발광소자
KR101234382B1 (ko) 2008-05-23 2013-02-18 엘지디스플레이 주식회사 플렉서블 표시장치 및 그 제조 방법
KR101084177B1 (ko) * 2009-11-30 2011-11-17 삼성모바일디스플레이주식회사 유기 발광 디스플레이 장치 및 그의 제조 방법
US8854583B2 (en) * 2010-04-12 2014-10-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and liquid crystal display device
KR20120000625A (ko) 2010-06-28 2012-01-04 엘지디스플레이 주식회사 디스플레이 장치 및 그 제조 방법
KR101690146B1 (ko) 2010-09-02 2016-12-28 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그의 제조 방법
JP5740278B2 (ja) * 2011-10-11 2015-06-24 株式会社ジャパンディスプレイ 液晶表示装置
KR20130051130A (ko) 2011-11-09 2013-05-20 삼성전자주식회사 백라이트유닛 및 이를 가지는 디스플레이장치
KR101960745B1 (ko) * 2012-11-14 2019-03-21 엘지디스플레이 주식회사 연성 표시소자 절단방법 및 이를 이용한 연성 표시소자 제조방법
KR101796812B1 (ko) 2013-02-15 2017-11-10 엘지디스플레이 주식회사 플렉서블 유기 발광 표시 장치 및 플렉서블 유기 발광 표시 장치 제조 방법
KR102073006B1 (ko) 2013-05-23 2020-02-04 삼성전자주식회사 디스플레이 장치
US9472507B2 (en) 2013-06-17 2016-10-18 Samsung Display Co., Ltd. Array substrate and organic light-emitting display including the same
KR102363653B1 (ko) 2015-09-21 2022-02-15 엘지디스플레이 주식회사 표시장치
KR102490010B1 (ko) 2016-05-02 2023-01-19 삼성디스플레이 주식회사 표시 장치

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1612344A (zh) * 2003-10-23 2005-05-04 Lg.菲利浦Lcd株式会社 用于显示器件的薄膜晶体管基板及其制造方法
CN1832179A (zh) * 2005-02-25 2006-09-13 株式会社半导体能源研究所 半导体器件及其制造方法
EP2323466A1 (en) * 2008-08-11 2011-05-18 Sharp Kabushiki Kaisha Flexible substrate and electric circuit structure
WO2012164882A1 (ja) * 2011-05-31 2012-12-06 シャープ株式会社 表示装置用基板およびそれを備えた表示装置

Also Published As

Publication number Publication date
US10553619B2 (en) 2020-02-04
EP2816604A2 (en) 2014-12-24
CN104241544B (zh) 2018-12-14
CN109378319A (zh) 2019-02-22
CN104241544A (zh) 2014-12-24
JP6673631B2 (ja) 2020-03-25
US20140367658A1 (en) 2014-12-18
US20180090520A1 (en) 2018-03-29
US20200161344A1 (en) 2020-05-21
US9472507B2 (en) 2016-10-18
JP2015002177A (ja) 2015-01-05
US11264408B2 (en) 2022-03-01
EP3879581A1 (en) 2021-09-15
US20170012063A1 (en) 2017-01-12
US20220157861A1 (en) 2022-05-19
EP2816604A3 (en) 2015-03-11
EP2816604B1 (en) 2021-05-26
US11916087B2 (en) 2024-02-27

Similar Documents

Publication Publication Date Title
CN109378319B (zh) 阵列衬底
JP7079803B2 (ja) 表示装置
KR102541447B1 (ko) 유기 발광 표시 장치
KR102417112B1 (ko) 디스플레이 장치
EP3716339A1 (en) Flexible display device
EP3683855A2 (en) Display device
US11588001B2 (en) Display device having an encapsulation layer and power line in non-display area
JP6945994B2 (ja) 表示装置
JP6785627B2 (ja) 表示装置
US8405809B2 (en) Lead line structure and display panel having the same
EP3754717A1 (en) Display device and manufacturing method thereof
KR20180127587A (ko) 표시 장치
KR102525343B1 (ko) 유기 발광 표시 장치
KR102315889B1 (ko) 표시 패널
KR102230692B1 (ko) 유기 발광 표시 장치 및 유기 발광 표시 장치 제조 방법
KR20190013082A (ko) 표시장치
CN114447033A (zh) 显示设备
CN116367612A (zh) 显示装置
KR20190049173A (ko) 표시장치

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant