TWI795632B - 陣列基板 - Google Patents
陣列基板 Download PDFInfo
- Publication number
- TWI795632B TWI795632B TW109106659A TW109106659A TWI795632B TW I795632 B TWI795632 B TW I795632B TW 109106659 A TW109106659 A TW 109106659A TW 109106659 A TW109106659 A TW 109106659A TW I795632 B TWI795632 B TW I795632B
- Authority
- TW
- Taiwan
- Prior art keywords
- insulating layer
- opening
- peripheral
- array substrate
- film material
- Prior art date
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 104
- 230000002093 peripheral effect Effects 0.000 claims abstract description 184
- 239000000463 material Substances 0.000 claims description 73
- 238000002844 melting Methods 0.000 claims description 51
- 230000008018 melting Effects 0.000 claims description 51
- 239000007787 solid Substances 0.000 claims description 11
- 238000009413 insulation Methods 0.000 claims description 6
- 239000011159 matrix material Substances 0.000 abstract description 3
- 239000010410 layer Substances 0.000 description 301
- 238000005520 cutting process Methods 0.000 description 48
- -1 region Substances 0.000 description 16
- 239000007769 metal material Substances 0.000 description 12
- 238000004519 manufacturing process Methods 0.000 description 11
- 239000004695 Polyether sulfone Substances 0.000 description 9
- 229920003207 poly(ethylene-2,6-naphthalate) Polymers 0.000 description 9
- 239000004417 polycarbonate Substances 0.000 description 9
- 229920006393 polyether sulfone Polymers 0.000 description 9
- 239000011112 polyethylene naphthalate Substances 0.000 description 9
- 229920000139 polyethylene terephthalate Polymers 0.000 description 9
- 239000005020 polyethylene terephthalate Substances 0.000 description 9
- 229920001721 polyimide Polymers 0.000 description 8
- 239000010936 titanium Substances 0.000 description 8
- 239000004642 Polyimide Substances 0.000 description 6
- 230000004888 barrier function Effects 0.000 description 6
- 238000003698 laser cutting Methods 0.000 description 6
- 230000003287 optical effect Effects 0.000 description 6
- 229920001230 polyarylate Polymers 0.000 description 6
- 229920000515 polycarbonate Polymers 0.000 description 6
- 238000000034 method Methods 0.000 description 5
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 4
- 229910052719 titanium Inorganic materials 0.000 description 4
- 239000000956 alloy Substances 0.000 description 3
- 229910045601 alloy Inorganic materials 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 239000004020 conductor Substances 0.000 description 3
- 239000000945 filler Substances 0.000 description 3
- 239000003292 glue Substances 0.000 description 3
- 238000005259 measurement Methods 0.000 description 3
- 239000012528 membrane Substances 0.000 description 3
- 150000004767 nitrides Chemical class 0.000 description 3
- 229920000620 organic polymer Polymers 0.000 description 3
- 239000012994 photoredox catalyst Substances 0.000 description 3
- 229920003208 poly(ethylene sulfide) Polymers 0.000 description 3
- 239000004925 Acrylic resin Substances 0.000 description 2
- 229920000178 Acrylic resin Polymers 0.000 description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 2
- 230000001070 adhesive effect Effects 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000003822 epoxy resin Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 239000011733 molybdenum Substances 0.000 description 2
- 229920000647 polyepoxide Polymers 0.000 description 2
- 239000009719 polyimide resin Substances 0.000 description 2
- 239000002861 polymer material Substances 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 238000003491 array Methods 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 239000000155 melt Substances 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/131—Interconnections, e.g. wiring lines or terminals
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
- G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
- G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
- G09F9/301—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements flexible foldable or roll-able electronic displays, e.g. thin LCD, OLED
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K50/00—Organic light-emitting devices
- H10K50/80—Constructional details
- H10K50/84—Passivation; Containers; Encapsulations
- H10K50/844—Encapsulations
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K50/00—Organic light-emitting devices
- H10K50/80—Constructional details
- H10K50/86—Arrangements for improving contrast, e.g. preventing reflection of ambient light
- H10K50/865—Arrangements for improving contrast, e.g. preventing reflection of ambient light comprising light absorbing layers, e.g. light-blocking layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
- H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/80—Constructional details
- H10K59/8791—Arrangements for improving contrast, e.g. preventing reflection of ambient light
- H10K59/8792—Arrangements for improving contrast, e.g. preventing reflection of ambient light comprising light absorbing layers, e.g. black layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K2102/00—Constructional details relating to the organic devices covered by this subclass
- H10K2102/301—Details of OLEDs
- H10K2102/341—Short-circuit prevention
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K2102/00—Constructional details relating to the organic devices covered by this subclass
- H10K2102/301—Details of OLEDs
- H10K2102/351—Thickness
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/124—Insulating layers formed between TFT elements and OLED elements
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/40—OLEDs integrated with touch screens
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
- H10K71/851—Division of substrate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Geometry (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Electroluminescent Light Sources (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
- Element Separation (AREA)
Abstract
一種陣列基板，包括基底、多個導電結構、周邊走線、第一絕緣層及第二絕緣層。基底具有工作區和工作區外的周邊區。多個導電結構陣列排列基底的工作區上。周邊走線設置於基底的周邊區上，且電性連接至多個導電結構的至少一者。第一絕緣層具有一開口，其中周邊走線設置於開口中或設置於第一絕緣層上及開口旁，且定義開口之第一絕緣層的側壁與周邊走線之間存在一間隙。第二絕緣層設置於第一絕緣層和周邊走線上，且填入間隙。
Description
本發明是有關於一種陣列基板。
在近期，隨著可摺疊式電子裝置(例如：可摺疊手機)的發展，可撓式顯示面板及/或可撓式觸控面板的開發再度被重視。
在可撓式顯示面板及/或可撓式觸控面板的製作過程中，需將可撓式顯示面板及/或可撓式觸控面板自母板中切割出來。一般而言，可使用雷射切割為之。然而，使用雷射切割出可撓式顯示面板及/或可撓式觸控面板時，雷射會將可撓式顯示面板的周邊走線及/或可撓式觸控面板的周邊走線熔融在一起，導致短路，進而影響可撓式顯示面板及/或可撓式觸控面板的製造良率。
本發明提供一種陣列基板，有助於提高製造良率。
本發明的陣列基板，包括基底、多個導電結構、周邊走線、第一絕緣層及第二絕緣層。基底具有工作區和工作區外的周
邊區。多個導電結構陣列排列基底的工作區上。周邊走線設置於基底的周邊區上，且電性連接至多個導電結構的至少一者。第一絕緣層具有一開口，其中周邊走線設置於開口中或設置於第一絕緣層上及開口旁，且定義開口之第一絕緣層的側壁與周邊走線之間存在一間隙。第二絕緣層設置於第一絕緣層和周邊走線上，且填入間隙。
在本發明的一實施例中，上述的周邊走線具有位於第一絕緣層之開口中的邊緣，且周邊走線的邊緣與基底的邊緣實質上切齊。
在本發明的一實施例中，上述的第一絕緣層的熔點大於周邊走線的熔點。
在本發明的一實施例中，上述的第一絕緣層的熔點大於第二絕緣層的熔點。
在本發明的一實施例中，上述的第一絕緣層之側壁的高度大於周邊走線的厚度。
在本發明的一實施例中，上述的陣列基板更包括第三絕緣層及第四絕緣層。第三絕緣層設置於基底上且具有開口，其中第一絕緣層設置於第三絕緣層上，且第一絕緣層的開口重疊於第三絕緣層的開口。第四絕緣層設置於第三絕緣層的開口中，其中周邊走線設置於第四絕緣層上。
在本發明的一實施例中，上述的第四絕緣層的熔點小於第三絕緣層的熔點。
在本發明的一實施例中，上述的第四絕緣層的熔點小於第一絕緣層的熔點。
在本發明的一實施例中，上述的陣列基板更包括第三絕緣層。第三絕緣層設置於基底上，且具有一孔洞，其中第一絕緣層設置於第三絕緣層上，第一絕緣層的開口重疊於第三絕緣層的孔洞，周邊走線的一部分設置於第三絕緣層上，且周邊走線的另一部分填入第三絕緣層的孔洞。
在本發明的一實施例中，上述的多個導電結構包括多個畫素結構，每一畫素結構具有電晶體和電性連接至電晶體的電極，第一絕緣層設置於電晶體上，電晶體具有控制端、第一端和第二端，且周邊走線與控制端屬於同一膜層。
在本發明的一實施例中，上述的多個導電結構包括多個畫素結構，每一畫素結構具有電晶體及電性連接至電晶體的電極，第一絕緣層設置於電晶體上，電晶體具有控制端、第一端和第二端，且周邊走線與第一端屬於同一膜層。
在本發明的一實施例中，上述的多個導電結構包括多個觸控感測電極。
在本發明的一實施例中，上述的陣列基板更包括膜材。膜材設置於第二絕緣層上，其中膜材具有一凹陷，且膜材的凹陷重疊於第一絕緣層的開口。
在本發明的一實施例中，上述的陣列基板更包括膜材，設置於第二絕緣層上。膜材具有第一部及第二部，膜材的第一部
重疊於第一絕緣層的開口，膜材的第二部重疊於第一絕緣層的實體部，且膜材之第一部的厚度小於膜材之第二部的厚度。
在本發明的一實施例中，上述的陣列基板更包括膜材以及遮光圖案層。遮光圖案層設置於膜材上，且位於膜材與第二絕緣層之間，其中遮光圖案層具有一凹陷，且遮光圖案層的凹陷重疊於第一絕緣層的開口。
在本發明的一實施例中，上述的陣列基板更包括膜材以及遮光圖案層。遮光圖案層設置於膜材上，且位於膜材與第二絕緣層之間，其中遮光圖案層具有第一部及第二部，遮光圖案層的第一部重疊於第一絕緣層的開口，遮光圖案層的第二部重疊於第一絕緣層的實體部，且遮光圖案層之第一部的厚度小於遮光圖案層之第二部的厚度。
在本發明的一實施例中，上述的膜材具有第一部及第二部，膜材的第一部重疊於遮光圖案層的第一部，膜材的第二部重疊於遮光圖案層的第二部，且膜材之第一部的厚度大於膜材之第二部的厚度。
10、10A、10B、10C、10D、10E、10F、10G、10H:電子裝置
110、210:基底
110e1、110e2:邊緣
110a、210a:工作區
110b、210b:周邊區
120、130、135、140、145、150、160、180、220、230、240、250、260:絕緣層
122、132、140a、142、150a、150b、220a、220b、240a、240b、250a、250b:開口
124、134、144:孔洞
150s1、150s2、240s1、250s1、220s2:側壁
150k1、150k2、250k1、250k2:實體部
170:第一電極
182:畫素開口
192:有機發光層
193:遮光圖案層
194:第二電極
196:膜材
193a、196a:凹陷
198:光學膠
193-1、196-1:第一部
193-2、196-2:第二部
300:填料
A-A’、B-B’、C-C’、D-D’、E-E’:剖線
AR:第一陣列基板
A1、A2:厚度
B1、B2、D1、D2:厚度
b:寬度
Cs:電容
C1、C2:預定切割道
GOA:整合型閘極驅動電路
g1、g2、g3、g4、g5:間隙
H1、H2:高度
L1:第一周邊走線
L1-1:一部分
L1-2:另一部分
L1e、L2e:邊緣
L2:第二周邊走線
L3:第三周邊走線
L4:第四周邊走線
OLED:有機發光二極體元件
PX:畫素結構
P1:第一測試接墊
P2:第二測試接墊
P3:第三測試接墊
P4:第四測試接墊
SL1:第一訊號線
SL2:第二訊號線
ST1、ST2、ST3、ST4、ST5、ST6、ST7、ST8:疊構
S:間距
T1:第一電晶體
T1a、T2a:第一端
T1b、T2b:第二端
T1c、T2c:控制端
T2:第二電晶體
TP:第二陣列基板
Tx、Rx:觸控感測電極
VDD、VSS:電壓
W:線寬
x:第一方向
y:第二方向
z:方向
圖1為本發明一實施例之電子裝置10的上視示意圖。
圖2為本發明一實施例之第一陣列基板AR的一個畫素結構
PX的等效電路示意圖。
圖3為本發明一實施例之電子裝置10的剖面示意圖。
圖4為本發明一實施例之電子裝置10的剖面示意圖。
圖5為本發明一實施例之電子裝置10的剖面示意圖。
圖6為本發明一實施例之電子裝置10A的剖面示意圖。
圖7為本發明一實施例之電子裝置10B的剖面示意圖。
圖8為本發明一實施例之電子裝置10C的剖面示意圖。
圖9為本發明一實施例之電子裝置10D的剖面示意圖。
圖10為本發明一實施例之電子裝置10E的剖面示意圖。
圖11為本發明一實施例之電子裝置10F的剖面示意圖。
圖12為本發明一實施例之電子裝置10G的剖面示意圖。
圖13為本發明一實施例之電子裝置10H的上視示意圖。
圖14為本發明一實施例之電子裝置10H的剖面示意圖。
圖15為本發明一實施例之電子裝置10H的剖面示意圖。
現將詳細地參考本發明的示範性實施例，示範性實施例的實例說明於附圖中。只要有可能，相同元件符號在圖式和描述中用來表示相同或相似部分。
應當理解，當諸如層、膜、區域或基板的元件被稱為在另一元件“上”或“連接到”另一元件時，其可以直接在另一元件上或與另一元件連接，或者中間元件可以也存在。相反，當元件被稱
為“直接在另一元件上”或“直接連接到”另一元件時，不存在中間元件。如本文所使用的，“連接”可以指物理及/或電性連接。再者，“電性連接”或“耦合”可以是二元件間存在其它元件。
本文使用的“約”、“近似”、或“實質上”包括所述值和在本領域普通技術人員確定的特定值的可接受的偏差範圍內的平均值，考慮到所討論的測量和與測量相關的誤差的特定數量(即，測量系統的限制)。例如，“約”可以表示在所述值的一個或多個標準偏差內，或±30%、±20%、±10%、±5%內。再者，本文使用的“約”、“近似”或“實質上”可依光學性質、蝕刻性質或其它性質，來選擇較可接受的偏差範圍或標準偏差，而可不用一個標準偏差適用全部性質。
除非另有定義，本文使用的所有術語(包括技術和科學術語)具有與本發明所屬領域的普通技術人員通常理解的相同的含義。將進一步理解的是，諸如在通常使用的字典中定義的那些術語應當被解釋為具有與它們在相關技術和本發明的上下文中的含義一致的含義，並且將不被解釋為理想化的或過度正式的意義，除非本文中明確地這樣定義。
圖1為本發明一實施例之電子裝置10的上視示意圖。
圖2為本發明一實施例之第一陣列基板AR的一個畫素結構PX的等效電路示意圖。
圖3為本發明一實施例之電子裝置10的剖面示意圖。圖3對應圖1的剖線A-A’。
圖4為本發明一實施例之電子裝置10的剖面示意圖。圖4對應圖1的剖線B-B’。
圖5為本發明一實施例之電子裝置10的剖面示意圖。圖5對應圖1的剖線C-C’。
圖1省略圖3、圖4及圖5的絕緣層120、絕緣層130、絕緣層140、絕緣層150、絕緣層160、絕緣層180、膜材196及光學膠198等構件。
請參照圖1及圖5，電子裝置10包括第一陣列基板AR。請參照圖1，第一陣列基板AR包括基底110。基底110具有工作區110a及工作區110a外的周邊區110b。在本實施例中，第一陣列基板AR的基底110是可撓性基底，但本發明不以此為限。舉例而言，可撓性基底的材質可選用有機聚合物，例如：聚醯亞胺(polyimide，PI)、聚萘二甲酸乙醇酯(polyethylene naphthalate，PEN)、聚對苯二甲酸乙二酯(polyethylene terephthalate，PET)、聚碳酸酯(polycarbonates，PC)、聚醚碸(polyether sulfone，PES)或聚芳基酸酯(polyarylate)、其它合適的材料、或前述至少二種材料的組合。
請參照圖1、圖2及圖3，第一陣列基板AR包括多個導電結構，陣列排列基底110的工作區110a上。在本實施例中，第一陣列基板AR的多個導電結構包括畫素結構PX。也就是說，在本實施例中，第一陣列基板AR可以是一畫素陣列基板，而電子裝置10可以是一顯示裝置。
請參照圖1、圖2及圖3，舉例而言，在本實施例中，每一畫素結構PX包括一第一電晶體T1、一第二電晶體T2、一電容Cs及一有機發光二極體元件OLED，其中第一電晶體T1的第一端T1a電性連接至第一訊號線SL1(例如：資料線)，第一電晶體T1的控制端T1c電性連接至第二訊號線SL2(例如：掃描線)，第一電晶體T1的第二端T1b電性連接至第二電晶體T2的控制端T2c，第二電晶體T2的第一端T2a電性連接至用以提供電壓VDD的電源線(未繪示)，電容Cs電性連接於第一電晶體T1的第二端T1b及第二電晶體T2的第一端T2a，有機發光二極體元件OLED具有第一電極170、設置於第一電極170上的有機發光層192以及設置於有機發光層192上的第二電極194，第二電晶體T2的第二端T2b電性連接至有機發光二極體元件OLED的第一電極170，而有機發光二極體元件OLED的第二電極194電性連接至用以提供電壓VSS的共通線(未繪示)。但本發明不限於此，在其它實施例中，畫素結構PX也可以是其它型式。
請參照圖3，在本實施例中，第一陣列基板AR還包括設置於基底110上的絕緣層120；絕緣層120又稱緩衝層(buffer layer；BL)。在本實施例中，絕緣層120例如是無機絕緣層。
在本實施例中，第一陣列基板AR還包括設置於第二電晶體T2之控制端T2c與半導體圖案T2d之間的絕緣層130；絕緣層130又稱閘絕緣層(gate insulating layer；GI)。在本實施例中，絕緣層130例如是無機絕緣層。
在本實施例中，第一陣列基板AR還包括設置於絕緣層130及第二電晶體T2之控制端T2c上的絕緣層140；絕緣層140又稱層間介電層(interlayer dielectrics；ILD)。在本實施例中，絕緣層140例如是無機絕緣層。
在本實施例中，第一陣列基板AR還包括設置於絕緣層140、第二電晶體T2的第一端T2a及第二端T2b上的絕緣層150；絕緣層150又稱阻障保護層(barrier protection layer)。在本實施例中，絕緣層150例如是無機絕緣層。
在本實施例中，第一陣列基板AR還包括設置於絕緣層150上的絕緣層160；有機發光二極體元件OLED的第一電極170設置於絕緣層160上，絕緣層160又稱平坦層(planarization layer；PL)。在本實施例中，絕緣層160例如是有機絕緣層。
在本實施例中，第一陣列基板AR還包括設置於絕緣層160及有機發光二體元件OLED之第一電極170上的絕緣層180；絕緣層180具有供有機發光層192填入的畫素開口182，絕緣層180又稱畫素定義層(pixel definition layer；PDL)。在本實施例中，絕緣層180例如是有機絕緣層。
無機絕緣層的熔點高於有機絕緣層的熔點。舉例而言，在本實施例中，無機絕緣層的熔點約在1710℃~1900℃，有機絕緣層的熔點約250℃，但本發明不以此為限。在本實施例中，無機絕緣層的材料例如是氧化矽、氮化矽、氮氧化矽、其它合適的材料、或上述至少二種材料的堆疊層，但本發明不以此為限。在本
實施例中，有機絕緣層的材料例如是聚醯亞胺系樹脂、環氧系樹脂或壓克力系樹脂等高分子材料，但本發明不以此為限。
請參照圖1及圖2，第一陣列基板AR還包括多條第一周邊走線L1。多條第一周邊走線L1設置於基底110的周邊區110b上，且每一條第一周邊走線L1電性連接到至少一個導電結構(例如但不限於：畫素結構PX)。
舉例而言，在本實施例中，多個畫素結構PX分別電性連接至多條第一訊號線SL1，多條第一訊號線SL1分別電性連接至設置在周邊區110b的多個驅動晶片接墊(未繪示)，所述多個驅動晶片接墊分別電性連接至多條第一周邊走線L1，而多條第一周邊走線L1分別電性連接至多個第一測試接墊P1。簡言之，在本實施例中，第一周邊走線L1例如是電性連接至第一訊號線SL1的測試線。然而，本發明不限於此，在其它實施例中，第一周邊走線L1也可以是電性連接至上述電源線、上述共通線或其它導線的測試線。
在本實施例中，第一周邊走線L1可使用金屬材料、合金、金屬材料的氮化物、金屬材料的氧化物、金屬材料的氮氧化物、其它導電材料、或上述至少二者的堆疊層。舉例而言，在本實施例中，第一周邊走線L1可使用鈦(Ti)/鋁(Al)/鈦(Ti)的堆疊層，第一周邊走線L1的熔點約在660℃~1668℃，但本發明不以此為限。
請參照圖1及圖4，值得注意的是，第一陣列基板AR的
絕緣層150具有開口150a。第一周邊走線L1設置於絕緣層150的開口150a中。定義開口150a之絕緣層150的側壁150s1與第一周邊走線L1之間存在一間隙g1。絕緣層160設置於絕緣層150和第一周邊走線L1上，且填入間隙g1。
須說明的是，圖1是示出尚未被切割的電子裝置10，圖1的電子裝置10適於沿著預定切割道C1被切割。在本實施例中，可利用雷射來切割電子裝置10。預定切割道C1與多條第一周邊走線L1交錯，利用雷射沿預定切割道C1切割電子裝置10時，位於預定切割道C1上之每一條第一周邊走線L1的一部分會被雷射熔融。值得注意的是，由於第一周邊走線L1之與預定切割道C1交錯的一部分設置於絕緣層150的開口150a中，且定義開口150a之絕緣層150的側壁150s1與第一周邊走線L1之間存在間隙g1，因此，在切割過程中，被熔融的第一周邊走線L1的一部分會被絕緣層150的開口150a所限制，而不易與相鄰的另一條第一周邊走線L1熔融在一起；也就是說，在雷射切割過程中，被熔融的第一周邊走線L1與相鄰的另一條第一周邊走線L1不易短路。
請參照圖4，第一陣列基板AR包括位於預定切割道C1上且相鄰的疊構ST1及疊構ST2，其中疊構ST1具有絕緣層150的實體部150k1，且疊構ST2具有與絕緣層150之開口150a重疊的部分第一周邊走線L1及設置於間隙g1中的部分絕緣層160。在本實施例中，絕緣層150的熔點大於第一周邊走線L1的熔點，絕緣層150的熔點大於絕緣層160的熔點，而疊構ST2整體的熔
點小於疊構ST1整體的熔點。此外，疊構ST2也較疊構ST1軟。請參照圖1及圖4，藉此，在使用雷射沿預定切割道C1切割電子裝置10時(即雷射熔融疊構ST1及疊構ST2時)，疊構ST2會較疊構ST1容易下沉。如此一來，疊構ST1會形成具有第一周邊走線L1之疊構ST2的阻障，疊構ST2中的第一周邊走線L1便更不容易與相鄰的另一條第一周邊走線L1熔融在一起而導致短路，電子裝置10的製造良率得以進一步提升。
請參照圖4，此外，在本實施例中，絕緣層150之側壁150s1的高度H1可以選擇性地大於第一周邊走線L1的厚度A1。藉此，利用雷射沿預定切割道C1切割電子裝置10時，被熔融的第一周邊走線L1的一部分更不容易溢到絕緣層150的開口150a外，而不易與相鄰的另一條第一周邊走線L1熔融在一起；也就是說，在雷射切割過程中，被熔融的第一周邊走線L1與相鄰的另一條第一周邊走線L1不易短路。
定義開口150a之絕緣層150的側壁150s1與第一周邊走線L1之間的間隙g1具有寬度b。在本實施例中，0.5μm
b
2μm，但本發明不以此為限。第一周邊走線L1具有線寬W。在本實施例中，2μm
W
20μm，但本發明不以此為限。相鄰的兩條第一周邊走線L1具有間距S。在本實施例中，1μm
S
5μm，但本發明不以此為限。
圖1是示出尚未被切割的電子裝置10，圖1的電子裝置10適於被沿著預定切割道C1切割。圖4為對應圖1之剖線B-B’
的電子裝置10的剖面示意圖，剖線B-B’在切割道C1上，因此，圖4也可視為沿著預定切割道C1所切割出之電子裝置10的側視示意圖。請參照圖4，在電子裝置10未被切割出前，多條第一周邊走線L1與預定切割道C1交錯，因此，在沿著預定切割道C1切割出電子裝置10後，第一周邊走線L1會具有位絕緣層150之開口150a中的邊緣L1e，且第一周邊走線L1的邊緣L1e會與基底110的邊緣110e1實質上切齊。也就是說，在垂直於基底110的方向z上，具有第一周邊走線L1的末端與基底110的邊緣110e1實質上會重合。
請參照圖1及圖5，第一陣列基板AR還包括一第二周邊走線L2。第二周邊走線L2設置於基底110的周邊區110b上，且第二周邊走線L2電性連接到至少一個導電結構(例如但不限於：畫素結構PX)。
請參照圖1、圖2及圖5，在本實施例中，第一陣列基板AR可選擇性地包括與第二訊號線SL2電性連接的整合型閘極驅動電路(gate driver-on-array)GOA，而第二周邊走線L2可電性連接至整合型閘極驅動電路GOA，但本發明不以此為限。在本實施例中，第二周邊走線L2可電性連接至第二測試接墊P2，而第二周邊走線L2可以是一測試線，但本發明不以此為限。
在本實施例中，第二周邊走線L2可使用金屬材料、合金、金屬材料的氮化物、金屬材料的氧化物、金屬材料的氮氧化物、其它導電材料、或上述至少二者的堆疊層。舉例而言，在本實施
例中，第二周邊走線L2可使用鈦(Ti)/鋁(Al)/鈦(Ti)的堆疊層，第二周邊走線L2的熔點約在660℃~1668℃，但本發明不以此為限。
請參照圖1及圖5，值得注意的是，第一陣列基板AR的絕緣層150還具有開口150b。第二周邊走線L2設置於絕緣層150的開口150b中。定義開口150b之絕緣層150的側壁150s2與第二周邊走線L2之間存在一間隙g2。絕緣層160設置於絕緣層150和第二周邊走線L2上，且填入間隙g2。
須說明的是，圖1是示出尚未被切割的電子裝置10，圖1的電子裝置10適於沿著預定切割道C2被切割。在本實施例中，可利用雷射來切割電子裝置10。預定切割道C2與第二周邊走線L2交錯，利用雷射沿預定切割道C2切割電子裝置10時，位於預定切割道C2上之第二周邊走線L2的一部分會被雷射熔融。值得注意的是，由於第二周邊走線L2之與預定切割道C2交錯的一部分設置於絕緣層150的開口150b中，且定義開口150b之絕緣層150的側壁150s2與第二周邊走線L2之間存在間隙g2，因此，在切割過程中，被熔融的第二周邊走線L2的一部分會被絕緣層150的開口150b所限制，而不易與相鄰的其它導電元件(未繪示)熔融在一起；也就是說，在雷射切割過程中，被熔融的第二周邊走線L2與相鄰的其它導電元件(未繪示)不易短路。
請參照圖5，第一陣列基板AR包括位於預定切割道C2上且相鄰的疊構ST3及疊構ST4，其中疊構ST3具有絕緣層150
的實體部150k2，且疊構ST4具有與絕緣層150之開口150b重疊的第二周邊走線L2及設置於間隙g2中的部分絕緣層160。在本實施例中，絕緣層150的熔點大於第二周邊走線L2的熔點，絕緣層150的熔點大於絕緣層160的熔點，而疊構ST4整體的熔點較疊構ST3整體的熔點低。此外，疊構ST4較疊構ST3軟。請參照圖1及圖5，藉此，在使用雷射沿預定切割道C2切割電子裝置10時(即雷射熔融疊構ST3及疊構ST4時)，疊構ST4會較疊構ST3下沉些。如此一來，疊構ST3會形成具有第二周邊走線L2之疊構ST4的阻障，疊構ST4中的第二周邊走線L2便更不容易與相鄰的其它導電元件(未繪示)熔融在一起而導致短路，電子裝置10的製造良率得以進一步提升。
請參照圖5，此外，在本實施例中，絕緣層150之側壁150s2的高度H2可選擇性地大於第二周邊走線L2的厚度A2。藉此，利用雷射沿預定切割道C2切割電子裝置10時，被熔融的第二周邊走線L2的一部分更不易溢至絕緣層150的開口150b外，不易與相鄰的其它導電元件(未繪示)熔融在一起，導致短路。
圖1是示出尚未被切割的電子裝置10，圖1的電子裝置10適於被沿著預定切割道C2切割。圖5為對應圖1之剖線C-C’的電子裝置10的剖面示意圖，剖線C-C’在切割道C2上，因此，圖5也可視為沿著預定切割道C2所切割出之電子裝置10的側視示意圖。請參照圖5，在電子裝置10未被切割出前，多條第二周邊走線L2與預定切割道C2交錯，因此，在沿著預定切割道C2
切割出電子裝置10後，第二周邊走線L2會具有位絕緣層150之開口150a中的邊緣L2e，且第二周邊走線L2的邊緣L2e會與基底110的邊緣110e2實質上切齊。也就是說，在垂直於基底110的方向z上，具有第二周邊走線L2的末端與基底110的邊緣110e2實質上會重合。
請參照圖1及圖5，在本實施例中，電子裝置10還包括設置於第一陣列基板AR之絕緣層160上的膜材(Film)196。膜材196用以保護第一陣列基板AR且利用光學膠198(optically clear adhesive；OCA)與第一陣列基板AR連接。在本實施例中，膜材196是可撓性基材，但本發明不以此為限。舉例而言，可撓性基材的材質可選用有機聚合物，例如：聚醯亞胺(polyimide，PI)、聚萘二甲酸乙醇酯(polyethylene naphthalate，PEN)、聚對苯二甲酸乙二酯(polyethylene terephthalate，PET)、聚碳酸酯(polycarbonates，PC)、聚醚碸(polyether sulfone，PES)或聚芳基酸酯(polyarylate)、其它合適的材料、或前述至少二種材料的組合。在本實施例中，光學膠198的熔點低，例如但不限於：約178℃。
請參照圖5，值得注意的是，在本實施例中，膜材196具有凹陷196a，且膜材196的凹陷196a重疊於絕緣層150的開口150b。換句話說，膜材196具有第一部196-1及第二部196-2，膜材196的第一部196-1重疊於絕緣層150的開口150b，膜材196的第二部196-2重疊於絕緣層150的實體部150k2，且膜材196之
第一部196-1的厚度D1小於膜材196之第二部196-2的厚度D2。藉此，疊構ST3與疊構ST4的熔點差異會更大，在使用雷射沿預定切割道C2切割電子裝置10時(即雷射熔融疊構ST3及疊構ST4時)，疊構ST4會較疊構ST3更下沉些。如此一來，疊構ST4中的第二周邊走線L2更加不容易與相鄰的其它導電元件(未繪示)熔融在一起而導致短路，電子裝置10的製造良率能更進一步提升。
在此必須說明的是，下述實施例沿用前述實施例的元件標號與部分內容，其中採用相同的標號來表示相同或近似的元件，並且省略了相同技術內容的說明。關於省略部分的說明可參考前述實施例，下述實施例不再重述。
圖6為本發明一實施例之電子裝置10A的剖面示意圖。圖6的電子裝置10A與圖4的電子裝置10類似，兩者的差異在於：在圖6的實施例中，絕緣層120、130、140設置於基底110上且具有開口122、132、142，其中絕緣層150設置於絕緣層140上，且絕緣層150的開口150a重疊於絕緣層120、130、140的開口122、132、142；特別是，圖6的第一陣列基板AR更包括絕緣層145，絕緣層145設置於絕緣層120、130、140的開口122、132、142中，其中第一周邊走線L1設置於絕緣層145上。在本實施例中，絕緣層145的熔點小於絕緣層120、130、140的熔點；絕緣層145的熔點小於絕緣層150的熔點。舉例而言，在本實施例中，絕緣層145例如是有機絕緣層。
值得一提的是，在本實施例中，由於第一周邊走線L1是設置於熔點低且較軟的絕緣層145上，因此，疊構ST1與疊構ST2的熔點差異及硬度差異會變得更大。在使用雷射沿預定切割道C1切割電子裝置10A時(即雷射熔融疊構ST1及疊構ST2時)，疊構ST2與疊構ST1的高低落差會更明顯。如此一來，疊構ST2中的第一周邊走線L1便更不容易與相鄰的另一條第一周邊走線L1熔融在一起而導致短路，有助於電子裝置10A的製造良率提升。
圖7為本發明一實施例之電子裝置10B的剖面示意圖。圖7的電子裝置10B與圖4的電子裝置10類似，兩者的差異在於：在圖7的實施例中，絕緣層120、130、140設置於基底110上，且具有較開口150a小的孔洞124、134、144，其中絕緣層150設置於絕緣層140上，絕緣層150的開口150a重疊於絕緣層120、130、140的孔洞124、134、144，第一周邊走線L1的一部分L1-1設置於絕緣層140上，且第一周邊走線L1的另一部分L1-2填入絕緣層120、130、140的孔洞124、134、144。
值得一提的是，由於第一周邊走線L1的一部分L1-1設置於絕緣層150的開口150a中，且第一周邊走線L1的另一部分L1-2設置於開口150a下方的孔洞124、134、144中，因此在使用雷射沿預定切割道C1切割電子裝置10B時(即雷射熔融第一周邊走線L1時)，第一周邊走線L1的一部分L1-1除了會被絕緣層150的開口150a限制外，第一周邊走線L1的另一部分L1-2也會被絕緣層120、130、140的孔洞124、134、144限制。藉此，第一周邊
走線L1便更加不容易與相鄰的另一第一周邊走線L1熔融在一起而導致短路，有助於電子裝置10B的製造良率提升。
圖8為本發明一實施例之電子裝置10C的剖面示意圖。圖8的電子裝置10C與圖5的電子裝置10類似，兩者的差異在於：在圖8的實施例中，電子裝置10C更包括遮光圖案層193，遮光圖案層193設置於膜材196上且位於膜材196與絕緣層160之間，其中遮光圖案層193具有一凹陷193a，且遮光圖案層193的凹陷193a重疊於絕緣層150的開口150b。換句話說，遮光圖案層193具有第一部193-1及第二部193-2，遮光圖案層193的第一部193-1重疊於絕緣層150的開口150b，遮光圖案層193的第二部193-2重疊於絕緣層150的實體部150k2，且遮光圖案層193之第一部193-1的厚度B1小於遮光圖案層193之第二部193-2的厚度B2。藉此，包括第二周邊走線L2的疊構ST4會較疊構ST3更為柔軟，且疊構ST4的熔點會較疊構ST3的熔點更低。在使用雷射沿預定切割道C2切割電子裝置10C時(即雷射熔融疊構ST3及疊構ST4時)，而疊構ST4與疊構ST3的高低落差會更加明顯。如此一來，疊構ST4中的第二周邊走線L2便更不容易與相鄰的其它導電元件(未繪示)熔融在一起而導致短路，有助於電子裝置10C的製造良率提升。
在本實施例中，遮光圖案層193又可稱黑矩陣(black matrix，BM)。在本實施例中，遮光圖案層193的材料例如是黑色樹脂，但本發明不以此為限。
圖9為本發明一實施例之電子裝置10D的剖面示意圖。圖9的電子裝置10D與圖8的電子裝置10C類似，兩者的差異在於：在圖9的實施例中，膜材196具有第一部196-1及第二部196-2，膜材196的第一部196-1重疊於遮光圖案層193的第一部193-1，膜材196的第二部196-2重疊於遮光圖案層193的第二部193-2，且膜材196之第一部196-1的厚度D1大於膜材196之第二部196-2的厚度D2。也就是說，膜材196之第一部196-1為一凸部，且所述凸部與遮光圖案層193的凹陷193a互補。
圖10為本發明一實施例之電子裝置10E的剖面示意圖。圖10的電子裝置10E與圖4的電子裝置10類似，兩者的差異在於：在圖10的實施例中，絕緣層140具有與絕緣層150之開口150a重疊的開口140a，第一周邊走線L1設置於絕緣層140的開口140a中。換句話說，在圖4的實施例中，第一周邊走線L1與第二電晶體T2的第一端T2a(繪於圖3)屬於同一膜層。也就是說，在圖4的實施例中，第一周邊走線L1是屬於第二金屬層。但在圖10的實施例中，第一周邊走線L1是與第二電晶體T2的控制端T2c屬於同一膜層。也就是說，在圖10的實施例中，第一周邊走線L1是屬於第一金屬層。
在本實施例中，第一周邊走線L1可使用金屬材料、合金、金屬材料的氮化物、金屬材料的氧化物、金屬材料的氮氧化物、其它導電材料、或上述至少二者的堆疊層。舉例而言，在本實施例中，第一周邊走線L1可使用鉬(Mo)/鋁(Al)/鉬(Mo)的
堆疊層，第一周邊走線L1的熔點約在660℃~2623℃，但本發明不以此為限。
圖11為本發明一實施例之電子裝置10F的剖面示意圖。圖11的電子裝置10F與圖10的電子裝置10E類似，兩者的差異在於：在圖11的實施例中，絕緣層120、130設置於基底110上且具有開口122、132，其中絕緣層150設置於絕緣層120、130上，且絕緣層150的開口150a重疊於絕緣層120、130的開口122、132；圖11的第一陣列基板AR更包括絕緣層135，絕緣層135設置於絕緣層120、130的開口122、132中，其中第一周邊走線L1設置於絕緣層135上。在本實施例中，絕緣層135的熔點小於絕緣層120、130、140、150的熔點。舉例而言，在本實施例中，絕緣層135例如是有機絕緣層。
圖12為本發明一實施例之電子裝置10G的剖面示意圖。圖12的電子裝置10G與圖10的電子裝置10E類似，兩者的差異在於：在圖12的實施例中，絕緣層120、130設置於基底110上，且具有較開口150a、140a小的孔洞124、134，其中絕緣層150設置於絕緣層140上，絕緣層150的開口150a及絕緣層140的開口140a重疊於絕緣層120、130的孔洞124、134，第一周邊走線L1的一部分L1-1設置於絕緣層130上，且第一周邊走線L1的另一部分L1-2填入絕緣層120、130的孔洞124、134中。
圖13為本發明一實施例之電子裝置10H的上視示意圖。
圖14為本發明一實施例之電子裝置10H的剖面示意圖。
圖14對應圖13的剖線D-D’。
圖15為本發明一實施例之電子裝置10H的剖面示意圖。圖15對應圖13的剖線E-E’。
圖13省略圖14及圖15的基底110、絕緣層120、絕緣層130、絕緣層140、絕緣層150、絕緣層160、第一周邊走線L1、第二周邊走線L2、絕緣層220、絕緣層230、絕緣層240、絕緣層250、絕緣層260及填料300等構件。
請參照圖13、圖14及圖15，本實施例的電子裝置10H與上述的電子裝置10類似，兩者的差異在於：本實施例的電子裝置10H包括設置於第一陣列基板AR上的第二陣列基板TP，第二陣列基板TP設置於第一陣列基板AR上且利用填料(filler)300與第一陣列基板AR連接。
第二陣列基板TP包括基底210。基底210具有工作區210a和工作區210a外的周邊區110b。在本實施例中，第二陣列基板TP的基底210是可撓性基底，但本發明不以此為限。舉例而言，可撓性基底的材質可選用有機聚合物，例如：聚醯亞胺(polyimide，PI)、聚萘二甲酸乙醇酯(polyethylene naphthalate，PEN)、聚對苯二甲酸乙二酯(polyethylene terephthalate，PET)、聚碳酸酯(polycarbonates，PC)、聚醚碸(polyether sulfone，PES)或聚芳基酸酯(polyarylate)、其它合適的材料、或前述至少二種材料的組合。
第二陣列基板TP還包括多個導電結構。第二陣列基板
TP的導電結構包括多個觸控感測電極Tx、Rx。也就是說，第二陣列基板TP為觸控基板，而本實施例的電子裝置10H為觸控暨顯示裝置。舉例而言，在本實施例中，第二陣列基板TP的多個導電結構包括在第一方向x上排列的觸控感測電極Tx及在第二方向y上排列的觸控感測電極Rx，其中第一方向x與第二方向y交錯。
第二陣列基板TP還包括多條第三周邊走線L3及多條第四周邊走線L4。多條第三周邊走線L3設置於基底210的周邊區210b上，且分別電性連接至多個觸控感測電極Tx。多條第四周邊走線L4設置於基底210的周邊區210b上，且分別電性連接至多個觸控感測電極Rx。
在本實施例中，多條第三周邊走線L3分別電性連接至多個第三測試接墊P3，且多條第四周邊走線L4分別電性連接至多個第四測試接墊P4。換言之，在本實施例中，第三周邊走線L3可以是電性連接至觸控感測電極Tx的測試線，且第四周邊走線L4可以是電性連接至觸控感測電極Rx的測試線。
在本實施例中，第二陣列基板TP還包括絕緣層220、230、240、250、260。絕緣層220、240、250為無機絕緣層，絕緣層230、260為有機絕緣層。類似地，第二陣列基板TP之無機絕緣層的熔點高於第二陣列基板TP之有機絕緣層的熔點。舉例而言，在本實施例中，無機絕緣層的熔點約在1710℃~1900℃，有機絕緣層的熔點約250℃，但本發明不以此為限。第二陣列基板TP之無機絕緣層的材料例如是氧化矽、氮化矽、氮氧化矽、其它合適的材料、
或上述至少二種材料的堆疊層，但本發明不以此為限。第二陣列基板TP之有機絕緣層的材料例如是聚醯亞胺系樹脂、環氧系樹脂或壓克力系樹脂等高分子材料，但本發明不以此為限。
請參照圖13及圖15，絕緣層220設置於基底210上且具有開口220b，第四周邊走線L4設置於絕緣層220上且位於絕緣層220的開口220b旁，第四周邊走線L4與定義開口220b之絕緣層220的側壁220s2之間存在間隙g5，且絕緣層230設置於第四周邊走線L4及絕緣層220上且填入間隙g5。
須說明的是，圖13是示出尚未被切割的電子裝置10H，圖13的電子裝置10H適於沿著預定切割道C2被切割。在本實施例中，是利用雷射來切割電子裝置10H。預定切割道C2與多條第四周邊走線L4交錯，利用雷射沿預定切割道C2切割電子裝置10H時，位於預定切割道C2上之每一條第四周邊走線L4的一部分會被雷射所熔融。值得注意的是，由於第四周邊走線L4之與預定切割道C2交錯的一部分設置於絕緣層220的開口220b旁，且定義開口220b之絕緣層220的側壁220s2與第四周邊走線L4之間存在間隙g5，因此，在切割過程中，被熔融的第四周邊走線L4的一部分會被絕緣層220的開口220b所限制，而不易與相鄰的另一條第四周邊走線L4熔融在一起；也就是說，在雷射切割過程中，被熔融的第四周邊走線L4與相鄰的另一條第四周邊走線L4不易短路。
此外，在本實施例中，絕緣層240設置於絕緣層230上
且具有重疊於絕緣層220之開口220b的開口240b，絕緣層250設置於絕緣層240上且具有重疊於開口240b及第四周邊走線L4的開口250b，絕緣層260設置於絕緣層250上且填入絕緣層250的開口250b及絕緣層240的開口240b。
第二陣列基板TP包括位於預定切割道C2上且相鄰的疊構ST7及疊構ST8，其中疊構ST8具有第四周邊走線L4、設置於間隙g5中的部分絕緣層230以及設置於開口240b及開口250b中的部分絕緣層260，疊構ST7除了具有部分的絕緣層220、部分的絕緣層230及部分的絕緣層240外還具有絕緣層250的實體部250k2。在本實施例中，疊構ST8的整體熔點低且較軟，疊構ST7的整體熔點高且較硬。藉此，在使用雷射沿預定切割道C2切割電子裝置10H時(即雷射熔融疊構ST7及疊構ST8時)，疊構ST7與疊構ST8易產生高低差，而疊構ST7會形成疊構ST8的阻障。如此一來，疊構ST8中的第四周邊走線L4便更不容易與相鄰的另一條第四周邊走線L4熔融在一起而導致短路，有助於電子裝置10H的製造良率進一步提升。
請參照圖13及圖14，絕緣層250還具有開口250a，第三周邊走線L3設置於絕緣層240上且位於絕緣層250的開口250a中，定義開口250a之絕緣層250的側壁250s1與第三周邊走線L3之間存在一間隙g3，絕緣層260設置於絕緣層250及第三周邊走線L3上且填入間隙g3。
圖13是示出尚未被切割的電子裝置10H，圖13的電子
裝置10適於沿著預定切割道C1被切割。在本實施例中，是利用雷射來切割電子裝置10H。預定切割道C1與多條第三周邊走線L3交錯，利用雷射沿預定切割道C1切割電子裝置10H時，位於預定切割道C1上之每一條第三周邊走線L3的一部分會被雷射所熔融。值得注意的是，由於第三周邊走線L3之與預定切割道C1交錯的一部分設置於絕緣層250的開口250a中，且定義開口250a之絕緣層250的側壁250s1與第三周邊走線L3之間存在間隙g3，因此，在切割過程中，被熔融的第三周邊走線L3的一部分會被絕緣層250的開口250a所限制，而不易與相鄰的另一條第三周邊走線L3熔融在一起；也就是說，在雷射切割過程中，被熔融的第三周邊走線L3與相鄰的另一條第三周邊走線L3不易短路。
此外，在本實施例中，絕緣層240設置於絕緣層230上且具有重疊於絕緣層250之開口250a的開口240a，定義開口240a之絕緣層240的側壁240s1與第三周邊走線L3之間存在間隙g4，絕緣層260填入間隙g4；絕緣層220還具有重疊於開口240a的開口220a，且絕緣層230填入開口220a。
第二陣列基板TP包括位於預定切割道C2上且相鄰的疊構ST5及疊構ST6，其中疊構ST6具有第三周邊走線L3、設置於開口220a中的部分絕緣層230以及設置於間隙g3及間隙g4中的部分絕緣層260，疊構ST5除了具有部分的絕緣層220、部分的絕緣層230及部分的絕緣層240外還具有絕緣層250的實體部250k1。在本實施例中，疊構ST6的整體熔點低且較軟，疊構ST5的整體
熔點高且較硬。請參照圖13及圖14，藉此，在使用雷射沿預定切割道C1切割電子裝置10H時(即雷射熔融疊構ST5及疊構ST6時)，疊構ST5與疊構ST6易產生高低差，而疊構ST5會形成疊構ST6的阻障。如此一來，疊構ST6中的第三周邊走線L3便更不容易與相鄰的另一條第三周邊走線L3熔融在一起而導致短路，有助於電子裝置10H的製造良率提升。
10:電子裝置
110:基底
110e1:邊緣
120、130、140、150、160:絕緣層
150a:開口
150s1:側壁
150k1:實體部
B-B’:剖線
AR:第一陣列基板
A1:厚度
g1:間隙
H1:高度
L1:第一周邊走線
L1e:邊緣
ST1、ST2:疊構
S:間距
W:線寬
z:方向
Claims (17)
- 一種陣列基板，包括： 一基底，具有一工作區和該工作區外的一周邊區； 多個導電結構，陣列排列該基底的該工作區上； 一周邊走線，設置於該基底的該周邊區上，且電性連接至該些導電結構的至少一者； 一第一絕緣層，具有一開口，其中該周邊走線設置於該開口中或設置於該第一絕緣層上及該開口旁，且定義該開口之該第一絕緣層的一側壁與該周邊走線之間存在一間隙；以及 一第二絕緣層，設置於該第一絕緣層和該周邊走線上，且填入該間隙。
- 如請求項1所述的陣列基板，其中該周邊走線具有位於該第一絕緣層之該開口中的一邊緣，且該周邊走線的該邊緣與該基底的一邊緣實質上切齊。
- 如請求項1所述的陣列基板，其中該第一絕緣層的熔點大於該周邊走線的熔點。
- 如請求項1所述的陣列基板，其中該第一絕緣層的熔點大於該第二絕緣層的熔點。
- 如請求項1所述的陣列基板，其中該第一絕緣層之該側壁的高度大於該周邊走線的厚度。
- 如請求項1所述的陣列基板，更包括： 一第三絕緣層，設置於該基底上，且具有一開口，其中該第一絕緣層設置於該第三絕緣層上，且該第一絕緣層的該開口重疊於該第三絕緣層的該開口；以及 一第四絕緣層，設置於該第三絕緣層的該開口中，其中該周邊走線設置於該第四絕緣層上。
- 如請求項6所述的陣列基板，其中該第四絕緣層的熔點小於該第三絕緣層的熔點。
- 如請求項6所述的陣列基板，其中該第四絕緣層的熔點小於該第一絕緣層的熔點。
- 如請求項1所述的陣列基板，更包括： 一第三絕緣層，設置於該基底上，且具有一孔洞，其中該第一絕緣層設置於該第三絕緣層上，該第一絕緣層的該開口重疊於該第三絕緣層的該孔洞，該周邊走線的一部分設置於該第三絕緣層上，且該周邊走線的另一部分填入該第三絕緣層的該孔洞。
- 如請求項1所述的陣列基板，其中該些導電結構包括多個畫素結構，每一該畫素結構具有一電晶體和電性連接至該電晶體的一電極，該第一絕緣層設置於該電晶體上，該電晶體具有一控制端、一第一端和一第二端，且該周邊走線與該控制端屬於同一膜層。
- 如請求項1所述的陣列基板，其中該些導電結構包括多個畫素結構，每一該畫素結構具有一電晶體及電性連接至該電晶體的一電極，該第一絕緣層設置於該電晶體上，該電晶體具有一控制端、一第一端和一第二端，且該周邊走線與該第一端屬於同一膜層。
- 如請求項1所述的陣列基板，其中該些導電結構包括多個觸控感測電極。
- 如請求項1所述的陣列基板，更包括： 一膜材，設置於該第二絕緣層上，其中該膜材具有一凹陷，且該膜材的該凹陷重疊於該第一絕緣層的該開口。
- 如請求項1所述的陣列基板，更包括： 一膜材，設置於該第二絕緣層上，其中該膜材具有一第一部及一第二部，該膜材的該第一部重疊於該第一絕緣層的該開口，該膜材的該第二部重疊於該第一絕緣層的一實體部，且該膜材之該第一部的厚度小於該膜材之該第二部的厚度。
- 如請求項1所述的陣列基板，更包括： 一膜材；以及 一遮光圖案層，設置於該膜材上，且位於該膜材與該第二絕緣層之間，其中該遮光圖案層具有一凹陷，且該遮光圖案層的該凹陷重疊於該第一絕緣層的該開口。
- 如請求項1所述的陣列基板，更包括： 一膜材；以及 一遮光圖案層，設置於該膜材上，且位於該膜材與該第二絕緣層之間，其中該遮光圖案層具有一第一部及一第二部，該遮光圖案層的該第一部重疊於該第一絕緣層的該開口，該遮光圖案層的該第二部重疊於該第一絕緣層的一實體部，且該遮光圖案層之該第一部的厚度小於該遮光圖案層之該第二部的厚度。
- 如請求項16所述的陣列基板，其中該膜材具有一第一部及一第二部，該膜材的該第一部重疊於該遮光圖案層的該第一部，該膜材的該第二部重疊於該遮光圖案層的該第二部，且該膜材之該第一部的厚度大於該膜材之該第二部的厚度。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW109106659A TWI795632B (zh) | 2020-03-02 | 2020-03-02 | 陣列基板 |
| US16/897,277 US11450727B2 (en) | 2020-03-02 | 2020-06-10 | Array substrate for flexible display panel including gap between peripheral trace and insulating layer |
| CN202011073383.7A CN112259578B (zh) | 2020-03-02 | 2020-10-09 | 阵列基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW109106659A TWI795632B (zh) | 2020-03-02 | 2020-03-02 | 陣列基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW202135604A TW202135604A (zh) | 2021-09-16 |
| TWI795632B true TWI795632B (zh) | 2023-03-11 |
Family
ID=74241855
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW109106659A TWI795632B (zh) | 2020-03-02 | 2020-03-02 | 陣列基板 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US11450727B2 (zh) |
| CN (1) | CN112259578B (zh) |
| TW (1) | TWI795632B (zh) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW200746960A (en) * | 2006-02-22 | 2007-12-16 | Tektronix Inc | Facility and method for high-performance circuit board connection |
| TWI378765B (en) * | 2008-08-08 | 2012-12-01 | Advanced Semiconductor Eng | Semiconductor device packages with electromagnetic interference shielding and forming method thereof |
| US20180047696A1 (en) * | 2013-10-28 | 2018-02-15 | Renesas Electronics Corporation | Semiconductor integrated circuit device |
| TW201824236A (zh) * | 2016-12-29 | 2018-07-01 | 南韓商樂金顯示科技股份有限公司 | 透明顯示裝置 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100822204B1 (ko) * | 2006-06-07 | 2008-04-17 | 삼성에스디아이 주식회사 | 유기 발광 디스플레이 장치 |
| WO2009079327A1 (en) * | 2007-12-14 | 2009-06-25 | E. I. Du Pont De Nemours And Company | Backplane structures for electronic devices |
| CN102629041B (zh) * | 2012-02-09 | 2014-04-16 | 京东方科技集团股份有限公司 | 一种3d显示装置及其制造方法 |
| KR101879831B1 (ko) | 2012-03-21 | 2018-07-20 | 삼성디스플레이 주식회사 | 플렉시블 표시 장치, 유기 발광 표시 장치 및 플렉시블 표시 장치용 원장 기판 |
| WO2014199673A1 (ja) * | 2013-06-11 | 2014-12-18 | シャープ株式会社 | 有機エレクトロルミネッセンス表示装置 |
| US9472507B2 (en) | 2013-06-17 | 2016-10-18 | Samsung Display Co., Ltd. | Array substrate and organic light-emitting display including the same |
| TWI577000B (zh) * | 2015-01-21 | 2017-04-01 | 群創光電股份有限公司 | 顯示裝置 |
| CN207852679U (zh) * | 2018-03-09 | 2018-09-11 | 上海和辉光电有限公司 | 一种显示面板及显示装置 |
| TWI683298B (zh) * | 2018-07-09 | 2020-01-21 | 友達光電股份有限公司 | 畫素陣列基板 |
-
2020
- 2020-03-02 TW TW109106659A patent/TWI795632B/zh active
- 2020-06-10 US US16/897,277 patent/US11450727B2/en active Active
- 2020-10-09 CN CN202011073383.7A patent/CN112259578B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW200746960A (en) * | 2006-02-22 | 2007-12-16 | Tektronix Inc | Facility and method for high-performance circuit board connection |
| TWI378765B (en) * | 2008-08-08 | 2012-12-01 | Advanced Semiconductor Eng | Semiconductor device packages with electromagnetic interference shielding and forming method thereof |
| US20180047696A1 (en) * | 2013-10-28 | 2018-02-15 | Renesas Electronics Corporation | Semiconductor integrated circuit device |
| TW201824236A (zh) * | 2016-12-29 | 2018-07-01 | 南韓商樂金顯示科技股份有限公司 | 透明顯示裝置 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20210273033A1 (en) | 2021-09-02 |
| CN112259578B (zh) | 2023-04-25 |
| TW202135604A (zh) | 2021-09-16 |
| US11450727B2 (en) | 2022-09-20 |
| CN112259578A (zh) | 2021-01-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN108258011B (zh) | 显示装置 | |
| US11588001B2 (en) | Display device having an encapsulation layer and power line in non-display area | |
| US10153322B2 (en) | Organic light emitting display device | |
| JP7343288B2 (ja) | 電子装置 | |
| WO2021017011A1 (zh) | 显示基板及显示装置 | |
| TWI671572B (zh) | 顯示面板及其製造方法 | |
| CN111309171A (zh) | 触摸面板和触摸显示装置 | |
| CN112860095B (zh) | 触摸显示装置 | |
| US11785797B2 (en) | Display device | |
| US11621308B2 (en) | Display device and method for fabricating the same | |
| WO2023280033A1 (zh) | 显示面板和显示装置 | |
| CN112735262A (zh) | 显示基板及其制作方法、和显示装置 | |
| CN113540180A (zh) | 显示装置 | |
| TWI795632B (zh) | 陣列基板 | |
| CN114078931A (zh) | 显示装置及制造显示装置的方法 | |
| CN114335087B (zh) | 显示面板及移动终端 | |
| US11861094B2 (en) | Display device with touch sensor | |
| TWI830424B (zh) | 電子裝置 | |
| KR20230104413A (ko) | 표시장치 | |
| KR20220072068A (ko) | 표시 장치 및 표시 장치의 제조 방법 | |
| TW202329275A (zh) | 連接結構以及電子裝置 | |
| TW202414756A (zh) | 電子裝置 | |
| TW202310694A (zh) | 電子裝置 | |
| CN117998921A (zh) | 一种显示面板及其制备方法、显示装置 |