TWI671572B - 顯示面板及其製造方法 - Google Patents

顯示面板及其製造方法 Download PDF

Info

Publication number
TWI671572B
TWI671572B TW107137169A TW107137169A TWI671572B TW I671572 B TWI671572 B TW I671572B TW 107137169 A TW107137169 A TW 107137169A TW 107137169 A TW107137169 A TW 107137169A TW I671572 B TWI671572 B TW I671572B
Authority
TW
Taiwan
Prior art keywords
pad
layer
substrate
display panel
array substrate
Prior art date
Application number
TW107137169A
Other languages
English (en)
Other versions
TW202016616A (zh
Inventor
柯聰盈
陳勇志
胡克龍
王萬倉
劉俊欣
Original Assignee
友達光電股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 友達光電股份有限公司 filed Critical 友達光電股份有限公司
Priority to TW107137169A priority Critical patent/TWI671572B/zh
Priority to CN201811586722.4A priority patent/CN109638061B/zh
Priority to US16/538,783 priority patent/US10879339B2/en
Application granted granted Critical
Publication of TWI671572B publication Critical patent/TWI671572B/zh
Publication of TW202016616A publication Critical patent/TW202016616A/zh
Priority to US17/093,592 priority patent/US11251257B2/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/80—Manufacture or treatment specially adapted for the organic devices covered by this subclass using temporary substrates

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

一種顯示面板，包括第一陣列基板、第一接墊與一第二接墊。第一陣列基板包括第一基板、第一主動元件、第一顯示元件及第二顯示元件。第一基板具有相對設置的上表面及下表面。第一主動元件配置於第一基板的上表面上。第一顯示元件配置於第一基板的上表面上且與第一主動元件電性連接。第二顯示元件配置於第一基板的上表面上，且與第一顯示元件分離設置。第一接墊與第二接墊配置於第一基板的下表面上，其中第一主動元件電性連接第一接墊，第一接墊與第二接墊分別包括嵌入部及突出部，嵌入部位於第一基板中，且突出部突出於第一基板的下表面。

Description

顯示面板及其製造方法
本發明是有關於一種顯示面板及其製造方法，且特別是有關於一種製程良率提升的顯示面板及其製造方法。
隨著科技產業日益發達，例如是行動電話(mobile phone)、平板電腦(tablet computer)或電子書(eBook)等顯示裝置近年來被廣泛應用於日常生活中。除了顯示裝置的解析度、對比、視角等顯示性能之外，消費者對於顯示裝置的外觀美感的要求日漸提升。一般而言，顯示區外圍的邊框被視為影響顯示裝置的外觀美感的重要因素之一。因此，如何在不影響顯示性能的情況下縮小邊框的寬度已成為本領域的重要課題。
本發明之一實施方式提供一種顯示面板及其製造方法，可提升製程良率，且可實現窄邊框或無邊框的目標。
本發明之一實施方式的顯示面板包括第一陣列基板、第 一接墊與第二接墊。第一陣列基板包括第一基板、第一主動元件、第一顯示元件以及第二顯示元件。第一基板具有相對設置的上表面及下表面。第一主動元件配置於第一基板的上表面上。第一顯示元件配置於第一基板的上表面上且與第一主動元件電性連接。第二顯示元件配置於第一基板的上表面上，且與第一顯示元件分離設置。第一接墊與第二接墊配置於第一基板的下表面，其中第一主動元件電性連接第一接墊，第一接墊與第二接墊分別包括嵌入部及突出部，嵌入部位於第一基板中，且突出部突出於第一基板的下表面。
本發明之一實施方式的顯示面板的製造方法包括以下步驟。於載板上依序形成離型層及犧牲層。進行第一圖案化製程，以於犧牲層中形成凹口。形成接墊於離型層上，其中接墊包括嵌入部及突出部，突出部填入凹口中，嵌入部位於犧牲層上且與突出部的兩端接觸。形成絕緣層於接墊及犧牲層上，以使接墊的嵌入部位於絕緣層中。形成主動元件及顯示元件於絕緣層上，其中主動元件與顯示元件電性連接，且主動元件與接墊電性連接。使離型層與犧牲層分離，以暴露出接墊的突出部。移除犧牲層，以暴露出接墊的嵌入部而形成陣列基板。
基於上述，本發明的顯示面板透過所包括的接墊配置於陣列基板的基板的下表面上，且包括位於陣列基板的基板中的嵌入部以及突出於陣列基板的基板的下表面的突出部，藉此使得將陣列基板藉由異方性導電層而與電子元件接合時，可在接墊與電 子元件達成電性連接的情況下，避免接墊周圍的陣列基板的基板產生破裂，藉以提升製程良率。
另外，本發明的顯示面板的製造方法透過包括以下步驟：於離型層上形成接墊，其中接墊的突出部填入犧牲層的凹口中，接墊的嵌入部位於犧牲層上且與突出部接觸；於接墊及犧牲層上形成絕緣層，以使接墊的嵌入部位於絕緣層中；使離型層與犧牲層分離，以暴露出接墊的突出部；以及移除犧牲層，以暴露出接墊的嵌入部及形成陣列基板，使得所製得的陣列基板在藉由異方性導電層而與電子元件接合時，可在接墊與電子元件達成電性連接的情況下，避免接墊周圍的絕緣層產生破裂，藉以提升製程良率。
為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施方式，並配合所附圖式作詳細說明如下。
10、20、30、40、50、60‧‧‧顯示面板
100、200、500、600‧‧‧陣列基板
110‧‧‧載板
120‧‧‧犧牲層
130‧‧‧離型層
140‧‧‧導電材料層
150、310、550、650‧‧‧絕緣層
300‧‧‧線路層
A、C‧‧‧電極
ACF、ACF1、ACF2、ACF3‧‧‧異方性導電層
BS、BS1‧‧‧下表面
CR‧‧‧通道區
CS、CS1、CS2、CS3‧‧‧連接結構
d‧‧‧距離
D‧‧‧汲極
DL、DL1、DL2、DL3、SL、SL1、SL2‧‧‧訊號線
DR‧‧‧汲極區
DU1、DU2、DU3‧‧‧驅動單元
E‧‧‧電子元件
EL‧‧‧發光層
EP、P、P1、P2、P3、P4、P5‧‧‧接墊
F‧‧‧封裝層
G‧‧‧閘極
GI‧‧‧閘絕緣層
GOA、GOA1、GOA2、GOA3‧‧‧閘極驅動電路
H1、H2、H3‧‧‧接觸洞
IL1、IL2、5IL1、5IL2、6IL1、6IL2‧‧‧層間絕緣層
K1、K2‧‧‧區域
L‧‧‧匯集線
n1、n2‧‧‧法線方向
O、O1、O2、O3‧‧‧顯示元件
Pa、Pa1、Pa2、Pa3‧‧‧嵌入部
Pb、Pb1、Pb2、Pb3‧‧‧突出部
PDL‧‧‧畫素定義層
PL、5PL、6PL‧‧‧平坦層
S‧‧‧源極
SC‧‧‧半導體層
SR‧‧‧源極區
T、T1、T2、T3‧‧‧主動元件
TS、TS1‧‧‧上表面
U、U1、U2、U3‧‧‧畫素單元區域
V1、V3‧‧‧凹口
V2‧‧‧開口
X‧‧‧導電粒子
圖1A至圖1H是依照本發明的一實施方式的顯示面板的製造流程的剖面示意圖。
圖2是依照本發明的另一實施方式的顯示面板的剖面示意圖。
圖3是圖2的顯示面板的上視示意圖。
圖4是圖2的顯示面板之各膜層的電路及訊號路徑示意圖。
圖5是依照本發明的另一實施方式的顯示面板之各膜層的電路及訊號路徑示意圖。
圖6是依照本發明的另一實施方式的顯示面板之各膜層的電路及訊號路徑示意圖。
圖7是依照本發明的另一實施方式的顯示面板之各膜層的電路及訊號路徑示意圖。
圖8是圖7中的區域K1的剖面示意圖。
圖9是圖7中的區域K2的剖面示意圖。
圖10是依照本發明的另一實施方式的顯示面板之各膜層的電路及訊號路徑示意圖。
圖11是依照本發明的另一實施方式的顯示面板的製造流程中的一步驟的剖面示意圖。
在本文中，由「一數值至另一數值」表示的範圍，是一種避免在說明書中一一列舉該範圍中的所有數值的概要性表示方式。因此，某一特定數值範圍的記載，涵蓋該數值範圍內的任意數值以及由該數值範圍內的任意數值界定出的較小數值範圍，如同在說明書中明文寫出該任意數值和該較小數值範圍一樣。
本文使用的「約」、「近似」、「本質上」、或「實質上」包括所述值和在本領域普通技術人員確定的特定值的可接受的偏差範圍內的平均值，考慮到所討論的測量和與測量相關的誤差的特 定數量(即，測量系統的限制)。例如，「約」可以表示在所述值的一個或多個標準偏差內，或例如±30%、±20%、±15%、±10%、±5%內。再者，本文使用的「約」、「近似」、「本質上」、或「實質上」可依量測性質、切割性質或其它性質，來選擇較可接受的偏差範圍或標準偏差，而可不用一個標準偏差適用全部性質。
在附圖中，為了清楚起見，放大了層、膜、面板、區域等的厚度。應當理解，當諸如層、膜、區域或基板的元件被稱為在另一元件「上」或「連接到」另一元件時，其可以直接在另一元件上或與另一元件連接，或者中間元件可以也存在。相反，當元件被稱為「直接在另一元件上」或「直接連接到」另一元件時，不存在中間元件。如本文所使用的，「連接」可以指物理及/或電性連接。再者，「電性連接」可為二元件間存在其它元件。
圖1A至圖1H是依照本發明的一實施方式的顯示面板的製造流程的剖面示意圖。
請參照圖1A，於載板110上依序形成離型層130及犧牲層120。也就是說，在本實施方式中，離型層130位於載板110與犧牲層120之間。從另一觀點而言，在後續製程步驟中，載板110可藉由離型層130而與犧牲層120分離。也就是說，在本實施方式中，載板110例如是用以承載後續元件製程的暫時載具。在本實施方式中，載板110的材質可包括玻璃、石英、聚酯類、聚碳酸酯類或其它具備一定剛性的材料。在本實施方式中，離型層130的材質可包括疏水材料，例如氟矽烷(fluorosilane)、聚對二甲苯 (poly-p-xylyene)、金屬或所述金屬的氧化物，其中所述金屬例如是鈦(Ti)、鋁(Al)、銀(Ag)、鐵(Fe)、鎳(Ni)、鉬(Mo)、鎢(W)。在本實施方式中，犧牲層120的材質可包括金屬、所述金屬的氧化物或銦錫氧化物(Indium Tin Oxide，ITO)，其中所述金屬例如是鈦(Ti)、鋁(Al)、銀(Ag)、鐵(Fe)、鎳(Ni)、鉬(Mo)、鎢(W)。在一實施方式中，犧牲層120的厚度可介於約100Å至約10000Å之間。在另一實施方式中，犧牲層120的厚度可介於約10Å至約50000Å之間。
接著，請參照圖1B，對犧牲層120進行圖案化製程，以於犧牲層120中形成凹口V1。在本實施方式中，凹口V1貫穿犧牲層120。換言之，在本實施方式中，凹口V1貫穿犧牲層120之相對設置的表面S1及表面S2。在本實施方式中，所述圖案化製程例如是微影蝕刻製程，但本發明不限於此。舉例來說，於犧牲層120中形成凹口V1的方法包括以下步驟：對全面性地形成於犧牲層120上的光阻材料層(未繪示)進行微影製程，以形成圖案化光阻層(未繪示)後，以所述圖案化光阻層為罩幕，對犧牲層120進行蝕刻製程，以形成凹口V1。
接著，請參照圖1C，於離型層130上形成填入凹口V1的導電材料層140。在本實施方式中，導電材料層140的形成方法可包括物理氣相沉積法、金屬化學氣相沉積法或電鍍法。另外，在本實施方式中，犧牲層120對導電材料層140的蝕刻選擇比大於5。也就是說，在本實施方式中，犧牲層120的材質、導電材料 層140的材質及蝕刻製程所使用的蝕刻液必須經選擇以達成犧牲層120對導電材料層140的蝕刻選擇比大於5，亦即在蝕刻製程中，經選定的一種蝕刻液會在未蝕刻導電材料層140的情況下選擇性地蝕刻犧牲層120。舉例而言，當犧牲層120的材質為鉬時，則可以鈦(Ti)作為導電材料層140的材料；當犧牲層120的材質為銀時，則可以鉬作為導電材料層140的材料；而當犧牲層120的材質為銦錫氧化物時，則以例如鈦、鉬、鋁等金屬作為導電材料層140的材料。也就是說，在本實施方式中，導電材料層140的材質可包括金屬。
接著，請同時參照圖1C及1D，對導電材料層140進行圖案化製程，以於離型層130上形成接墊P。在本實施方式中，所述圖案化製程例如是微影蝕刻製程，但本發明不限於此。舉例來說，對導電材料層140進行圖案化製程的方法包括以下步驟：對全面性地形成於導電材料層140上的光阻材料層(未繪示)進行微影製程，以形成圖案化光阻層(未繪示)後，以所述圖案化光阻層為罩幕，對導電材料層140進行蝕刻製程，以形成接墊P。另外，如前文所述，犧牲層120對導電材料層140的蝕刻選擇比大於5，因此犧牲層120對接墊P的蝕刻選擇比同樣大於5。
請再次參照圖1D，在本實施方式中，接墊P包括嵌入部Pa及突出部Pb，突出部Pb填入凹口V1中，嵌入部Pa位於犧牲層120上且與突出部Pb的兩端接觸。也就是說，在本實施方式中，藉由一次圖案化製程即可形成具有嵌入部Pa及突出部Pb的接墊 P。另一方面，由如圖1D所示的剖面結構來看，嵌入部Pa與突出部Pb呈現凹字型結構。值得一提的是，雖然由圖1D所繪示的剖面結構來看，嵌入部Pa與突出部Pb的兩端接觸，但任何所屬技術領域中具有通常知識者應可理解，嵌入部Pa實際上也可以是以環繞突出部Pb的形式與突出部Pb接觸，亦即嵌入部Pa也可與突出部Pb的所述兩端以外的其他部分接觸。
另外，如前文所述，藉由一次圖案化製程即可將導電材料層140圖案化為具有嵌入部Pa及突出部Pb的接墊P，因此嵌入部Pa與突出部Pb屬於同一膜層，且嵌入部Pa與突出部Pb接觸的介面可具有連續結晶構造。另一方面，在本實施方式中，突出部Pb的厚度tb與嵌入部Pa厚度ta實質上相等。在一實施方式中，突出部Pb的厚度tb及嵌入部Pa的厚度ta分別可介於約10Å至約10000Å之間。在另一實施方式中，突出部Pb的厚度tb及嵌入部Pa的厚度ta分別可介於約100Å至約10000Å之間。
另外，在本實施方式中，嵌入部Pa的邊緣wa於載板110上的垂直投影與突出部Pb的邊緣wb於載板110上的垂直投影相距約1微米至約1000微米的距離d。也就是說，在本實施方式中，於載板110的法線方向n1上，嵌入部Pa的一部分不與突出部Pb重疊。
接著，請參照圖1E，於接墊P及犧牲層120上形成絕緣層150，以使接墊P的嵌入部Pa位於絕緣層150中。在本實施方式中，絕緣層150的形成方法可包括物理氣相沉積法或化學氣相 沉積法。另外，在本實施方式中，絕緣層150的材質可包括：無機材料(例如：氧化矽、氮化矽、氮氧化矽、或上述至少二種材料的堆疊層)、有機材料(例如：聚醯亞胺系樹脂、環氧系樹脂或壓克力系樹脂)、或上述之組合，但本發明不以此為限。在本實施方式中，絕緣層150為單層結構，但本發明並不限於此。在其他實施方式中，絕緣層150也可為多層結構。
請再次參照圖1E，於絕緣層150上形成與接墊P電性連接的主動元件T。在本實施方式中，形成主動元件T的方法可包括以下步驟：於絕緣層150上依序形成半導體層SC、閘絕緣層GI、閘極G、層間絕緣層IL1、源極S及汲極D，其中半導體層SC包括可以閘極G為遮罩進行離子摻雜製程而形成的源極區SR、汲極區DR以及通道區CR，閘極G與通道區CR於法線方向n上重疊，源極S透過形成在閘絕緣層GI與層間絕緣層IL1中的接觸洞H1與源極區SR電性連接，汲極D透過形成在閘絕緣層GI與層間絕緣層IL1中的接觸洞H2與汲極區DR電性連接，但本發明並不限於此。在本實施方式中，半導體層SC、閘絕緣層GI、閘極G、層間絕緣層IL1、源極S及汲極D分別可由任何所屬技術領域中具有通常知識者所周知的用於顯示面板的任一半導體層、任一閘絕緣層、任一閘極、任一層間絕緣層、任一源極及任一汲極來實現，且半導體層SC、閘絕緣層GI、閘極G、層間絕緣層IL1、源極S及汲極D分別可藉由任何所屬技術領域中具有通常知識者所周知的任一方法來形成，故於此不加以贅述。在本實 施方式中，主動元件T雖以低溫多晶矽薄膜電晶體(Low Temperature Poly-Silicon Thin Film Transistor，LTPS TFT)為例進行說明，但本發明並不限定主動元件的型態。在其他實施方式中，主動元件T也可以是非晶矽薄膜電晶體(Amorphous Silicon TFT，a-Si TFT)、微晶矽薄膜電晶體(micro-Si TFT)或金屬氧化物電晶體(Metal Oxide Transistor)。另外，在本實施方式中，主動元件T屬於頂部閘極型薄膜電晶體，但本發明不限於此。在其他實施方式中，主動元件T也可屬於底部閘極型薄膜電晶體。
在本實施方式中，在形成源極S及汲極D的製程期間，還同時形成了訊號線DL及連接結構CS，其中連接結構CS位於絕緣層150、閘絕緣層GI與層間絕緣層IL1中且與接墊P電性連接，以及訊號線DL電性連接於連接結構CS及主動元件T的源極S，但本發明並不限於此。從另一觀點而言，在本實施方式中，連接結構CS及訊號線DL可用以電性連接接墊P與主動元件T。在本實施方式中，訊號線DL是作為資料線，但本發明並不限於此。於其他實施方式中，訊號線DL可作為掃描線，訊號線DL電性連接於連接結構CS及主動元件T的閘極G。
請再次參照圖1E，於絕緣層150上依序形成覆蓋主動元件T的層間絕緣層IL2及平坦層PL後，於平坦層PL上形成電極A、發光層EL、電極C及畫素定義層PDL，其中電極A透過形成在層間絕緣層IL1及平坦層PL中的接觸洞H3與主動元件T的汲極D電性連接，發光層EL配置於電極A與電極C之間且形成在 畫素定義層PDL的開口V2內，但本發明並不限於此。在本實施方式中，層間絕緣層IL1、平坦層PL、電極A、發光層EL、電極C及畫素定義層PDL分別可由任何所屬技術領域中具有通常知識者所周知的用於顯示面板的任一層間絕緣層、任一平坦層、任一電極、任一發光層、任一電極及任一畫素定義層來實現，且層間絕緣層IL1、平坦層PL、電極A、發光層EL、電極C及畫素定義層PDL分別可藉由任何所屬技術領域中具有通常知識者所周知的任一方法來形成，故於此不加以贅述。
在本實施方式中，發光層EL、電極A與發光層EL重疊的部分以及電極C與發光層EL重疊的部分一起構成顯示元件O，其中主動元件T與顯示元件O電性連接，用以驅動顯示元件O。在本實施方式中，顯示元件O是透過發光層EL經由電極A與電極C間產生的電壓差驅動而發出光。舉例而言，當發光層EL為C紅色發光層時，則顯示元件O會發出紅光。另外，雖然圖1E僅繪示出與顯示元件O電性連接的一個主動元件T，但任何所屬技術領域中具有通常知識者應可理解，顯示元件O實際上是透過例如具有1T1C的架構、2T1C的架構、3T1C的架構、3T2C的架構、4T1C的架構、4T2C的架構、5T1C的架構、5T2C的架構、6T1C的架構、6T2C的架構、7T2C的架構或是任何可能的架構的驅動單元來驅動。也就是說，在本實施方式中，主動元件T是用以驅動顯示元件O的驅動單元中的一個元件。
請繼續參照圖1E，在形成顯示元件O之後，於電極C上 封裝層F以覆蓋顯示元件O，用以使顯示元件O與溼氣、雜質等隔離。封裝層F的材料可包括氮化矽、氧化鋁、氮碳化矽、氮氧化矽、壓克力樹脂、六甲基二矽氧烷(hexamethyl disiloxane，HMDSO)或玻璃，但本發明並不限於此。在本實施方式中，封裝層F可由任何所屬技術領域中具有通常知識者所周知的用於顯示面板的任一封裝層來實現，且封裝層F可藉由任何所屬技術領域中具有通常知識者所周知的任一方法來形成，故於此不加以贅述。
接著，請參照圖1E及圖1F，使離型層130與犧牲層120分離，以暴露出接墊P的突出部Pb。在本實施方式中，使離型層130與犧牲層120分離的方法可包括雷射剝離(laser lift-off)製程或機械式取下。然而，本發明並不限於此。在其他實施方式中，使離型層130與犧牲層120分離的方法可視離型層130的材質而有所不同，因此本發明並不限制使離型層130與犧牲層120分離的方法。
接著，請參照圖1F及圖1G，移除犧牲層120，以暴露出接墊P的嵌入部Pa及形成陣列基板100。移除犧牲層120的方法可包括蝕刻製程，例如濕蝕刻製程或乾蝕刻製程。值得一提的是，如前文所述，犧牲層120對接墊P具有高蝕刻選擇比(即大於5的蝕刻選擇比)，因此進行蝕刻製程來移除犧牲層120時，可有效地存留接墊P於陣列基板100上。
在本實施方式中，陣列基板100可包括絕緣層150、主動元件T、訊號線DL、連接結構CS、顯示元件O、畫素定義層PDL、 封裝層F、閘絕緣層GI、層間絕緣層IL1、層間絕緣層IL2及平坦層PL，其中絕緣層150作為陣列基板100的基板，主動元件T可包括半導體層SC、閘極G、源極S及汲極D，顯示元件O可包括電極A、發光層EL及電極C。
在本實施方式中，絕緣層150(亦即基板)具有相對設置的上表面TS及下表面BS。如前文所述，由於在接墊P形成之後才於接墊P上形成絕緣層150，且在絕緣層150形成之後才於絕緣層150上形成主動元件T及顯示元件O，因此主動元件T及顯示元件O可視為配置於上表面TS上，而接墊P則可視為配置於下表面BS上。
另一方面，如前文所述，由於犧牲層120、接墊P及絕緣層150是依序形成在載板110上，且接墊P的突出部Pb填入犧牲層120的凹口V1中，因此在犧牲層120移除之後，接墊P的突出部Pb會突出於絕緣層150。詳細而言，在本實施方式中，接墊P的突出部Pb突出於絕緣層150的下表面BS。另外，如前文所述，突出部Pb的厚度tb與嵌入部Pa厚度ta實質上相等，故突出部Pb的突出高度h亦與嵌入部Pa的厚度ta實質上相等。
另外，在載板110已移除之後，嵌入部Pa的邊緣wa於陣列基板100的絕緣層150(亦即基板)上的垂直投影與突出部Pb的邊緣wb於陣列基板100的絕緣層150(亦即基板)上的垂直投影仍相距距離d。也就是說，在本實施方式中，於陣列基板100的絕緣層150(亦即基板)的法線方向n2上，嵌入部Pa的一部分 不與突出部Pb重疊。
請參照圖1H，使陣列基板100透過異方性導電層ACF與電子元件E接合。在本實施方式中，陣列基板100可藉由接墊P、異方性導電層ACF及電子元件E的接墊EP而與電子元件E電性連接。也就是說，陣列基板100可藉由接墊P而與外部元件(例如電子元件E)電性連接。從另一觀點而言，接墊P與接墊EP分別是位於異方性導電層ACF的相對兩側。一般而言，異方性導電層ACF包括多個導電粒子X，因此在本實施方式中，部分的導電粒子X會受到接墊P與接墊EP擠壓而位在接墊P與接墊EP之間，以達成接墊P與接墊EP電性連接。
如圖1H所示，接墊P是位在異方性導電層ACF的上表面TS1上，而接墊EP是位在異方性導電層ACF的下表面BS1上。另一方面，在本實施方式中，異方性導電層ACF是位在陣列基板100與電子元件E之間，其中異方性導電層ACF與陣列基板100的絕緣層150(亦即基板)相接觸。也就是說，異方性導電層ACF的上表面TS1與絕緣層150的下表面BS相接觸。在本實施方式中，電子元件E可包括軟性電路板及/或積體電路晶片。
經過前述製程步驟後即可大致上完成本實施方式的顯示面板10的製作。顯示面板10可包括陣列基板100、接墊P、異方性導電層ACF以及電子元件E。陣列基板100可包括作為基板的絕緣層150、主動元件T、顯示元件O及連接結構CS。絕緣層150(亦即基板)具有相對設置的上表面TS及下表面BS。主動元件T 配置於上表面TS上。顯示元件O配置於上表面TS上且與主動元件T電性連接。連接結構CS位於絕緣層150(亦即基板)中，且電性連接接墊P與主動元件T。接墊P配置於下表面BS，且包括嵌入部Pa及突出部Pb，其中嵌入部Pa位於絕緣層150(亦即基板)中，且突出部Pb突出於絕緣層150(亦即基板)的下表面BS。在本實施方式中，嵌入部Pa的邊緣wa於絕緣層150(亦即基板)上的垂直投影與突出部Pb的邊緣wb於絕緣層150(亦即基板)上的垂直投影相距約1微米至約1000微米的距離d。在本實施方式中，嵌入部Pa與突出部Pb屬於同一膜層。在本實施方式中，突出部Pb的突出高度h與嵌入部Pa的厚度ta實質上相等。異方性導電層ACF配置於陣列基板100與電子元件E之間，其中電子元件E藉由異方性導電層ACF及接墊P而電性連接於陣列基板100。
在本實施方式的顯示面板10中，透過接墊P配置於陣列基板100的絕緣層150(亦即基板)的下表面BS上，且包括位於絕緣層150(亦即基板)中的嵌入部Pa及突出於絕緣層150(亦即基板)的下表面BS的突出部Pb，藉此使得將陣列基板100藉由異方性導電層ACF而與電子元件E接合時，可在接墊P與電子元件E因導電粒子X而達成電性連接的情況下，避免接墊P周圍的絕緣層150(亦即基板)因擠壓到導電粒子X而產生破裂(crack)，藉以提升製程良率。也就是說，在本實施方式的顯示面板10中，透過使位在異方性導電層ACF鄰近於陣列基板100的 上表面TS1上的所有接墊(例如接墊P)分別包括嵌入部及突出部(例如嵌入部Pa及突出部Pb)，可有效提升製程良率。
另一方面，在本實施方式的顯示面板10中，由於接墊P是配置在絕緣層150(亦即基板)的下表面BS上，因此電子元件E可接合在陣列基板100的下方。如此一來，相較於接墊一般是配置在陣列基板之基板的上表面上的習知顯示面板，本實施方式的顯示面板10可實現窄邊框或無邊框的目標。
另外，雖然顯示面板10是以發光二極體顯示面板為例進行說明，但本發明並不限制顯示面板10的種類。在其他實施方式中，顯示面板10可以是液晶顯示面板、電泳顯示面板、電漿顯示面板或是其他適合之顯示面板。
另外，為了清楚說明，圖1A至圖1H所示的顯示面板10的製造方法僅以一個畫素單元區域U為例來進行說明。實際上，任何所屬技術領域中具有通常知識者應理解，顯示面板10可包括排列成陣列的多個畫素單元區域U。以下，將參照圖2針對其他的實施型態進行說明。在此必須說明的是，下述實施方式沿用了前述實施方式的元件符號與部分內容，其中採用相同或相似的符號來表示相同或相似的元件，並且省略了相同技術內容的說明。關於省略部分的說明可參考前述實施方式，下述實施方式不再重複贅述。
圖2是依照本發明的另一實施方式的顯示面板的剖面示意圖。圖3是圖2的顯示面板的上視示意圖。圖4是圖2的顯示 面板之各膜層的電路及訊號路徑示意圖。圖2的剖面位置對應至圖3的剖線I-I’的位置。
請同時參照圖2及圖1H，圖2的顯示面板20與圖1H的顯示面板10相似，差異主要在於：圖2的顯示面板20包括三個畫素單元區域U1~U3，而圖1H的顯示面板10僅包括一個畫素單元區域U，因此以下將針對兩者之間的差異處進行說明，且其餘可參閱前述實施方式，並不再贅述。
請同時參照圖2、圖3及圖4，在本實施方式中，彼此電性連接的主動元件T1及顯示元件O1配置於畫素單元區域U1內，彼此電性連接的主動元件T2及顯示元件O2配置於畫素單元區域U2內，彼此電性連接的主動元件T3及顯示元件O3配置於畫素單元區域U3內。主動元件T1、主動元件T2以及主動元件T3分別可以前述實施方式中的主動元件T來實現，故相關說明參閱前述實施方式，於此不再贅述。顯示元件O1、顯示元件O2以及顯示元件O3分別可以前述實施方式中的顯示元件O來實現，故相關說明參閱前述實施方式，於此不再贅述。在本實施方式中，主動元件T1、主動元件T2以及主動元件T3彼此分離設置在絕緣層150(例如：基板)的上表面TS上。在本實施方式中，顯示元件O1、顯示元件O2以及顯示元件O3彼此分離設置在絕緣層150(亦即基板)的上表面TS上。另外，在本實施方式中，顯示元件O1、顯示元件O2以及顯示元件O3可具有彼此不同的主波長範圍，亦即顯示元件O1、顯示元件O2以及顯示元件O3可發出不同顏色的 光。舉例而言，在一實施方式中，顯示元件O1發出紅光，顯示元件O2發出綠光，且顯示元件O3發出藍光。
請參照圖4，在本實施方式中，訊號線DL1及訊號線SL經由驅動單元DU1與顯示元件O1電性連接，以驅動顯示元件O1；訊號線DL2及訊號線SL經由驅動單元DU2與顯示元件O2電性連接，以驅動顯示元件O2；訊號線DL3及訊號線SL經由驅動單元DU3與顯示元件O3電性連接，以驅動顯示元件O3。基於前述實施方式，任何所屬技術領域中具有通常知識者應可理解，主動元件T1是驅動單元DU1中的一個元件，主動元件T2是驅動單元DU2中的一個元件，主動元件T3是驅動單元DU3中的一個元件，驅動單元DU1、驅動單元DU2及驅動單元DU3實際上分別可具有1T1C的架構、2T1C的架構、3T1C的架構、3T2C的架構、4T1C的架構、4T2C的架構、5T1C的架構、5T2C的架構、6T1C的架構、6T2C的架構、7T2C的架構或是任何可能的架構。
在本實施方式中，訊號線SL是作為掃描線。在本實施方式中，訊號線SL可與主動元件T1的閘極、主動元件T2的閘極、及主動元件T3的閘極屬於同一膜層。也就是說，在本實施方式中，訊號線SL、主動元件T1的閘極、主動元件T2的閘極與主動元件T3的閘極可具有實質上相同的材質，且訊號線SL、主動元件T1的閘極、主動元件T2的閘極與主動元件T3的閘極可在同一道光罩製程中形成。
請再次參照圖4，在本實施方式中，陣列基板200可包括 閘極驅動電路GOA。閘極驅動電路GOA可由任何所屬技術領域中具有通常知識者所周知的用於顯示面板的任一閘極驅動電路來實現，故於此不加以贅述。在本實施方式中，訊號線SL與閘極驅動電路GOA電性連接，且閘極驅動電路GOA藉由異方性導電層ACF而與電子元件E電性連接。根據前述實施方式的描述，任何所屬技術領域中具有通常知識者應可理解，為了避免絕緣層150因以異方性導電層ACF進行接合製程而產生破裂，顯示面板20可包括與閘極驅動電路GOA電性連接的多個接墊，且所述接墊以前述實施方式中的接墊P來實現。另外，雖然圖4揭示陣列基板200包括兩個閘極驅動電路GOA，但本發明並不限於此，閘極驅動電路GOA的數量可根據實際上顯示面板20的架構、需求等而做調整。
請同時參照圖2、圖3及圖4，在本實施方式中，主動元件T1可經由訊號線DL1及連接結構CS1而電性連接於接墊P1，主動元件T2可經由訊號線DL2及連接結構CS2而電性連接於接墊P2，主動元件T3可經由訊號線DL3及連接結構CS3而電性連接於接墊P3。訊號線DL1、訊號線DL2以及訊號線DL3分別可以前述實施方式中的訊號線DL來實現，故相關說明參閱前述實施方式，於此不再贅述。連接結構CS1、連接結構CS2以及連接結構CS3分別可以前述實施方式中的連接結構CS來實現，故相關說明參閱前述實施方式，於此不再贅述。接墊P1、接墊P2以及接墊P3分別可以前述實施方式中的接墊P來實現，故相關說明參 閱前述實施方式，於此不再贅述。
請再次同時參照圖2、圖3及圖4，在本實施方式中，主動元件T1可藉由接墊P1、異方性導電層ACF及電子元件E的接墊EP而與電子元件E電性連接，主動元件T2可藉由接墊P2、異方性導電層ACF及電子元件E的接墊EP而與電子元件E電性連接，主動元件T3可藉由接墊P3、異方性導電層ACF及電子元件E的接墊EP而與電子元件E電性連接。也就是說，在本實施方式中，陣列基板200可藉由接墊P1、接墊P2及接墊P3而與外部元件(例如電子元件E)電性連接。
在本實施方式的顯示面板20中，透過接墊P1、接墊P2及接墊P3配置於陣列基板200的絕緣層150的下表面BS上，接墊P1包括位於絕緣層150中的嵌入部Pa1及突出於絕緣層150的下表面BS的突出部Pb1，接墊P2包括位於絕緣層150中的嵌入部Pa2及突出於絕緣層150的下表面BS的突出部Pb2，且接墊P3包括位於絕緣層150中的嵌入部Pa3及突出於絕緣層150的下表面BS的突出部Pb3，藉此使得將陣列基板200藉由異方性導電層ACF而與電子元件E接合時，可在接墊P1~P3與電子元件E達成電性連接的情況下，避免接墊P1~P3周圍的絕緣層150產生破裂，藉以提升製程良率。也就是說，在本實施方式的顯示面板20中，透過使位在異方性導電層ACF鄰近於陣列基板200的上表面TS1上的所有接墊(例如接墊P1~P3、及與閘極驅動電路GOA電性連接的接墊)分別包括嵌入部及突出部(例如嵌入部Pa1~Pa3及突 出部Pb1~Pb3)，可有效提升製程良率。
另一方面，在本實施方式的顯示面板20中，由於接墊P1、接墊P2及接墊P3是配置在絕緣層150的下表面BS上，因此電子元件E可接合在陣列基板200的下方。如此一來，相較於接墊一般是配置在陣列基板之基板的上表面上的習知顯示面板，本實施方式的顯示面板20可實現窄邊框或無邊框的目標。
另外，在圖2至圖4所示的顯示面板20中，陣列基板200透過一層異方性導電層ACF而與電子元件E電性連接，但本發明並不限於此。以下，將參照圖5針對其他的實施型態進行說明。在此必須說明的是，下述實施方式沿用了前述實施方式的元件符號與部分內容，其中採用相同或相似的符號來表示相同或相似的元件，並且省略了相同技術內容的說明。關於省略部分的說明可參考前述實施方式，下述實施方式不再重複贅述。
圖5是依照本發明的另一實施方式的顯示面板之各膜層的電路及訊號路徑示意圖。請同時參照圖5及圖4，圖5的顯示面板30與圖4的顯示面板20相似，因此相同或相似的元件以相同或相似的符號表示，並且省略了相同技術內容的說明。關於省略部分的說明可參考前述實施方式。以下，將就圖5的顯示面板30與圖4的顯示面板20間的差異處做說明。
請參照圖5，在本實施方式中，顯示面板30可包括位於陣列基板200與電子元件E之間的線路層300。詳細而言，如圖5所示，線路層300包括絕緣層310(例如：基板)及配置於絕緣層 310上的多條匯集線L。在本實施方式中，絕緣層310的材質可包括：無機材料(例如：氧化矽、氮化矽、氮氧化矽、或上述至少二種材料的堆疊層)、有機材料(例如：聚醯亞胺系樹脂、環氧系樹脂或壓克力系樹脂)、或上述之組合，但本發明不以此為限。
在本實施方式中，異方性導電層ACF配置於陣列基板200與線路層300之間。根據前述圖2至圖4的實施方式的描述，任何所屬技術領域中具有通常知識者應可理解，陣列基板200可藉由異方性導電層ACF、接墊P1、接墊P2、接墊P3及與閘極驅動電路GOA電性連接的接墊而與線路層300電性連接。
在本實施方式中，異方性導電層ACF1配置在線路層300與電子元件E之間。另外，在本實施方式中，線路層300藉由異方性導電層ACF1而與電子元件E電性連接。根據前述任一實施方式的描述，任何所屬技術領域中具有通常知識者應可理解，為了避免線路層300的絕緣層310因以異方性導電層ACF2進行接合製程而產生破裂，顯示面板30可包括與多條匯集線L電性連接的多個接墊，且所述接墊以前述實施方式中的接墊P來實現。
基於前述任一實施方式及本實施方式的內容，任何所屬技術領域中具有通常知識者應可理解，本實施方式的顯示面板30透過使位在異方性導電層ACF鄰近於陣列基板200的上表面TS1上的所有接墊(例如接墊P1~P3、及與閘極驅動電路GOA電性連接的接墊)分別包括嵌入部及突出部(例如嵌入部Pa1~Pa3及突出部Pb1~Pb3)，以及使位在異方性導電層ACF1鄰近於陣列基板 200的上表面上的所有接墊(例如與多條匯集線L電性連接的多個接墊)分別包括嵌入部及突出部，可有效提升製程良率。
另外，由於本實施方式的顯示面板30包括設置有多條匯集線L的線路層300，因此電子元件E的尺寸可縮小。
另外，在圖5所示的顯示面板30中，陣列基板200包括閘極驅動電路GOA，但本發明並不限於此。以下，將參照圖6針對其他的實施型態進行說明。在此必須說明的是，下述實施方式沿用了前述實施方式的元件符號與部分內容，其中採用相同或相似的符號來表示相同或相似的元件，並且省略了相同技術內容的說明。關於省略部分的說明可參考前述實施方式，下述實施方式不再重複贅述。
圖6是依照本發明的另一實施方式的顯示面板之各膜層的電路及訊號路徑示意圖。請同時參照圖6及圖5，圖6的顯示面板40與圖5的顯示面板30相似，因此相同或相似的元件以相同或相似的符號表示，並且省略了相同技術內容的說明。關於省略部分的說明可參考前述實施方式。以下，將就圖6的顯示面板40與圖5的顯示面板30間的差異處做說明。
請同時參照圖6及圖5，圖6的顯示面板40與圖5的顯示面板30的主要差別在於：在圖6的顯示面板40中，線路層300包括閘極驅動電路GOA；而在圖5的顯示面板30中，陣列基板200包括閘極驅動電路GOA。也就是說，在本實施方式中，訊號線SL藉由異方性導電層ACF而與閘極驅動電路GOA電性連接， 且閘極驅動電路GOA與多條匯集線L電性連接。根據前述任一實施方式的描述，任何所屬技術領域中具有通常知識者應可理解，為了避免陣列基板200的絕緣層150因以異方性導電層ACF進行接合製程而產生破裂，顯示面板40可包括與訊號線SL電性連接的多個接墊，且所述接墊以前述實施方式中的接墊P來實現。
基於前述任一實施方式及本實施方式的內容，任何所屬技術領域中具有通常知識者應可理解，本實施方式的顯示面板40透過使位在異方性導電層ACF鄰近於陣列基板200的上表面TS1上的所有接墊(例如接墊P1~P3、及訊號線SL電性連接的多個接墊)分別包括嵌入部及突出部(例如嵌入部Pa1~Pa3及突出部Pb1~Pb3)，以及使位在異方性導電層ACF1鄰近於陣列基板200的上表面上的所有接墊(例如與多條匯集線L電性連接的多個接墊)分別包括嵌入部及突出部，可有效提升製程良率。
另外，由於本實施方式的顯示面板40包括設置有多條匯集線L的線路層300，因此電子元件E的尺寸可縮小。
另外，在圖2至圖4所示的顯示面板20、圖5所示的顯示面板30及圖6所示的顯示面板40中，陣列基板200包括彼此分離設置在絕緣層150(例如：基板)的上表面TS上的主動元件T1、主動元件T2以及主動元件T3，但本發明並不限於此。以下，將參照圖7及圖8針對其他的實施型態進行說明。在此必須說明的是，下述實施方式沿用了前述實施方式的元件符號與部分內容，其中採用相同或相似的符號來表示相同或相似的元件，並且 省略了相同技術內容的說明。關於省略部分的說明可參考前述實施方式，下述實施方式不再重複贅述。
圖7是依照本發明的另一實施方式的顯示面板之各膜層的電路及訊號路徑示意圖。圖8是圖7中的區域K1的剖面示意圖。圖9是圖7中的區域K2的剖面示意圖。請同時參照圖7及圖5，圖7的顯示面板50與圖5的顯示面板40相似，因此相同或相似的元件以相同或相似的符號表示，並且省略了相同技術內容的說明。關於省略部分的說明可參考前述實施方式。以下，將就圖7的顯示面板50與圖5的顯示面板40間的差異處做說明。
請參照圖7，在本實施方式中，顯示面板50可包括位於陣列基板200與線路層300之間的另一個陣列基板500。請同時參照圖7及圖8，陣列基板500可包括絕緣層550、主動元件T2、訊號線SL1、訊號線DL2、連接結構CS2、閘極驅動電路GOA1、閘絕緣層5GI、層間絕緣層5IL1、層間絕緣層5IL2及平坦層5PL，其中絕緣層550作為陣列基板500的基板，訊號線SL1作為掃描線，訊號線SL1可與主動元件T2的閘極屬同一膜層，驅動單元DU2與訊號線DL2及訊號線SL1電性連接，訊號線SL1與閘極驅動電路GOA1電性連接。換言之，在本實施方式中，配置在畫素單元區域U2內的主動元件T2與顯示元件O2是分別位在陣列基板500與陣列基板200中，亦即彼此電性連接主動元件T2與顯示元件O2是設置於同一畫素單元區域U2內的不同水平面上。絕緣層550、閘絕緣層5GI、層間絕緣層5IL1、層間絕緣層5IL2及平 坦層5PL可與圖2的實施方式中對應者(即絕緣層150、閘絕緣層GI、層間絕緣層IL1、層間絕緣層IL2及平坦層PL)相同或相似，故相關說明即不再贅述。閘極驅動電路GOA1可由任何所屬技術領域中具有通常知識者所周知的用於顯示面板的任一閘極驅動電路來實現，故於此不加以贅述。
請再次同時參照圖7及圖8，在本實施方式中，陣列基板200中的顯示元件O2可藉由異方性導電層ACF及接墊P4而與陣列基板500中的主動元件T2電性連接。根據前述任一實施方式的描述，任何所屬技術領域中具有通常知識者應可理解，為了避免陣列基板200的絕緣層150因以異方性導電層ACF進行接合製程而產生破裂，顯示面板50可包括與顯示元件O2電性連接的接墊，且所述接墊以前述實施方式中的接墊P來實現。另一方面，在本實施方式中，異方性導電層ACF是配置於陣列基板200與陣列基板500之間。
另外，請參照圖7，在本實施方式中，顯示面板50可包括位於陣列基板500與線路層300之間的又一個陣列基板600。請同時參照圖7及圖9，陣列基板600可包括絕緣層650、主動元件T3、訊號線SL2、訊號線DL3、連接結構CS3、閘極驅動電路GOA2、閘絕緣層6GI、層間絕緣層6IL1、層間絕緣層6IL2及平坦層6PL，其中絕緣層650作為陣列基板600的基板，訊號線SL2作為掃描線，訊號線SL2可與主動元件T3的閘極屬同一膜層，驅動單元DU3與訊號線DL3及訊號線SL2電性連接，訊號線SL2與閘極驅 動電路GOA2電性連接。換言之，在本實施方式中，配置在畫素單元區域U3內的主動元件T3與顯示元件O3是分別位在陣列基板600與陣列基板200中，亦即彼此電性連接主動元件T3與顯示元件O3是設置於同一畫素單元區域U3內的不同水平面上。絕緣層650、閘絕緣層6GI、層間絕緣層6IL1、層間絕緣層6IL2及平坦層6PL可與圖2的實施方式中對應者(即絕緣層150、閘絕緣層GI、層間絕緣層IL1、層間絕緣層IL2及平坦層PL)相同或相似，故相關說明即不再贅述。閘極驅動電路GOA2可由任何所屬技術領域中具有通常知識者所周知的用於顯示面板的任一閘極驅動電路來實現，故於此不加以贅述。
請再次同時參照圖7及圖9，在本實施方式中，陣列基板200中的顯示元件O3可藉由異方性導電層ACF、異方性導電層ACF2及接墊P5而與陣列基板600中的主動元件T3電性連接。根據前述任一實施方式的描述，任何所屬技術領域中具有通常知識者應可理解，為了避免陣列基板200的絕緣層150因以異方性導電層ACF進行接合製程而產生破裂，顯示面板50可包括與顯示元件O3電性連接的接墊，且所述接墊以前述實施方式中的接墊P來實現。另一方面，在本實施方式中，異方性導電層ACF2是配置於陣列基板500與陣列基板600之間。
請同時參照圖7與圖8，在本實施方式中，陣列基板500中的主動元件T2可藉由接墊P2、異方性導電層ACF2及異方性導電層ACF3而與線路層300電性連接。也就是說，在本實施方式 中，接墊P2是配置在異方性導電層ACF2鄰近陣列基板500的上表面上，且異方性導電層ACF3是配置於陣列基板600與線路層300之間。
請同時參照圖7與圖9，在本實施方式中，陣列基板600中的主動元件T3可藉由接墊P3及異方性導電層ACF3而與線路層300電性連接。也就是說，在本實施方式中，接墊P3是配置在異方性導電層ACF3鄰近陣列基板600的上表面上。
請參照圖7，在本實施方式中，閘極驅動電路GOA藉由異方性導電層ACF、異方性導電層ACF2、異方性導電層ACF3及異方性導電層ACF1而與電子元件E電性連接，閘極驅動電路GOA1藉由異方性導電層ACF2、異方性導電層ACF3及異方性導電層ACF1而與電子元件E電性連接，閘極驅動電路GOA2藉由異方性導電層ACF3及異方性導電層ACF1而與電子元件E電性連接。另外，根據前述任一實施方式的描述，任何所屬技術領域中具有通常知識者應可理解，類似於閘極驅動電路GOA，為了提升製程良率，顯示面板50可包括與閘極驅動電路GOA1電性連接的多個接墊及包括與閘極驅動電路GOA2電性連接的多個接墊，且所述接墊以前述實施方式中的接墊P來實現。
基於前述任一實施方式及本實施方式的內容，任何所屬技術領域中具有通常知識者應可理解，本實施方式的顯示面板50透過使位在異方性導電層ACF鄰近於陣列基板200的上表面TS1上的所有接墊(例如接墊P1、與顯示元件O2電性連接的接墊、 與顯示元件O3電性連接的接墊、與閘極驅動電路GOA電性連接的接墊)分別包括嵌入部及突出部(例如嵌入部Pa1及突出部Pb1)，使位在異方性導電層ACF2鄰近於陣列基板200的上表面上的所有接墊(例如接墊P2、與閘極驅動電路GOA1電性連接的接墊)分別包括嵌入部及突出部(例如嵌入部Pa2及突出部Pb2)，使位在異方性導電層ACF3鄰近於陣列基板200的上表面上的所有接墊(例如接墊P3、與閘極驅動電路GOA2電性連接的接墊)分別包括嵌入部及突出部(例如嵌入部Pa3及突出部Pb3)，以及使位在異方性導電層ACF1鄰近於陣列基板200的上表面上的所有接墊(例如與多條匯集線L電性連接的多個接墊)分別包括嵌入部及突出部，可有效提升製程良率。
另外，本實施方式的顯示面板50透過包括彼此堆疊的多個陣列基板(即陣列基板200、陣列基板500及陣列基板600)，使得位於同一畫素單元區域內的主動元件及顯示元件可配置在不同的陣列基板中，例如：位於同一畫素單元區域U2內的主動元件T2及顯示元件O2分別配置在陣列基板500及陣列基板200中，位於同一畫素單元區域U3內的主動元件T3及顯示元件O3分別配置在陣列基板600及陣列基板200中。如此一來，本實施方式的顯示面板50的每一畫素單元區域的佈局面積可縮小，藉以提高解析度。
另外，由於本實施方式的顯示面板50包括設置有多條匯集線L的線路層300，因此電子元件E的尺寸可縮小。
另外，在圖7所示的顯示面板50中，陣列基板200、陣列基板500及陣列基板600皆包括閘極驅動電路，但本發明並不限於此。以下，將參照圖10針對其他的實施型態進行說明。在此必須說明的是，下述實施方式沿用了前述實施方式的元件符號與部分內容，其中採用相同或相似的符號來表示相同或相似的元件，並且省略了相同技術內容的說明。關於省略部分的說明可參考前述實施方式，下述實施方式不再重複贅述。
圖10是依照本發明的另一實施方式的顯示面板之各膜層的電路及訊號路徑示意圖。請同時參照圖10及圖7，圖10的顯示面板60與圖7的顯示面板50相似，因此相同或相似的元件以相同或相似的符號表示，並且省略了相同技術內容的說明。關於省略部分的說明可參考前述實施方式。以下，將就圖10的顯示面板60與圖7的顯示面板50間的差異處做說明。
請同時參照圖10及圖7，圖10的顯示面板60與圖7的顯示面板50的主要差別在於：圖10的顯示面板60只有線路層300包括閘極驅動電路GOA3；而圖7的顯示面板50的陣列基板200、陣列基板500及陣列基板600分別包括閘極驅動電路GOA、閘極驅動電路GOA1及閘極驅動電路GOA2。也就是說，在本實施方式中，訊號線SL藉由異方性導電層ACF、異方性導電層ACF2及異方性導電層ACF3而與閘極驅動電路GOA3電性連接，訊號線SL1藉由異方性導電層ACF2及異方性導電層ACF3而與閘極驅動電路GOA3電性連接，訊號線SL2藉由異方性導電層ACF3而與 閘極驅動電路GOA3電性連接，且閘極驅動電路GOA3與多條匯集線L電性連接。根據前述任一實施方式的描述，任何所屬技術領域中具有通常知識者應可理解，為了提升製程良率，顯示面板60可包括與訊號線SL、訊號線SL1及訊號線SL2電性連接的多個接墊，且所述接墊以前述實施方式中的接墊P來實現。
基於前述任一實施方式及本實施方式的內容，任何所屬技術領域中具有通常知識者應可理解，本實施方式的顯示面板60透過使位在異方性導電層ACF鄰近於陣列基板200的上表面TS1上的所有接墊(例如接墊P1、與顯示元件O2電性連接的接墊、與顯示元件O3電性連接的接墊、與訊號線SL電性連接的接墊)分別包括嵌入部及突出部(例如嵌入部Pa1及突出部Pb1)，使位在異方性導電層ACF2鄰近於陣列基板200的上表面上的所有接墊(例如接墊P2、與訊號線SL1電性連接的接墊)分別包括嵌入部及突出部(例如嵌入部Pa2及突出部Pb2)，使位在異方性導電層ACF3鄰近於陣列基板200的上表面上的所有接墊(例如接墊P3、與訊號線SL2電性連接的接墊)分別包括嵌入部及突出部(例如嵌入部Pa3及突出部Pb3)，以及使位在異方性導電層ACF1鄰近於陣列基板200的上表面上的所有接墊(例如與多條匯集線L電性連接的多個接墊)分別包括嵌入部及突出部，可有效提升製程良率。
另外，本實施方式的顯示面板60透過包括彼此堆疊的多個陣列基板(即陣列基板200、陣列基板500及陣列基板600)， 使得位於同一畫素單元區域內的主動元件及顯示元件可配置在不同的陣列基板中。如此一來，本實施方式的顯示面板60的每一畫素單元區域的佈局面積可縮小，藉以提高解析度。
另外，由於本實施方式的顯示面板60包括設置有多條匯集線L的線路層300，因此電子元件E的尺寸可縮小。
另外，在圖1A至圖1H所示的顯示面板10的製造方法中，形成在犧牲層120中的凹口V1貫穿犧牲層120(如圖1B所示)，但本發明並不限於此。以下，將參照圖11針對其他的實施型態進行說明。在此必須說明的是，下述實施方式沿用了前述實施方式的元件符號與部分內容，其中採用相同或相似的符號來表示相同或相似的元件，並且省略了相同技術內容的說明。關於省略部分的說明可參考前述實施方式，下述實施方式不再重複贅述。
圖11是依照本發明的另一實施方式的顯示面板的製造流程中的一步驟的剖面示意圖。請參照圖11，在本實施方式中，對犧牲層120進行圖案化製程以形成的凹口V3不貫穿犧牲層120。換言之，在本實施方式中，凹口V3不貫穿犧牲層120之相對設置的表面S1。雖然本發明未揭示此實施方式的顯示面板的製造流程中的其他步驟，但根據前述針對顯示面板10的製造方法的相關描述(即針對圖1A至圖1H的相關描述)，任何所屬領域中具有通常知識者應可理解，此實施方式的顯示面板的製造方法以及此實施方式的顯示面板的具體結構及佈局等，於此不詳加描述。
綜上所述，前述各實施方式的顯示面板透過所包括的接 墊配置於陣列基板的基板的下表面上，且包括位於陣列基板的基板中的嵌入部以及突出於陣列基板的基板的下表面的突出部，藉此使得將陣列基板藉由異方性導電層而與電子元件接合時，可在接墊與電子元件達成電性連接的情況下，避免接墊周圍的陣列基板的基板產生破裂，藉以提升製程良率。
雖然本發明已以實施方式揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。

Claims (20)

  1. 一種顯示面板，包括：一第一陣列基板，包括：一第一基板，具有相對設置的一上表面及一下表面；一第一主動元件，配置於該第一基板的該上表面上；一第一顯示元件，配置於該第一基板的該上表面上且與該第一主動元件電性連接；以及一第二顯示元件，配置於該第一基板的該上表面上，且與該第一顯示元件分離設置，其中該第一顯示元件及該第二顯示元件分別包括兩個電極以及位於所述兩個電極之間的發光層；以及一第一接墊與一第二接墊，配置於該第一基板的該下表面上，其中該第一主動元件電性連接該第一接墊，該第一接墊與該第二接墊分別包括一嵌入部及一突出部，該嵌入部位於該第一基板中，且該突出部突出於該第一基板的該下表面。
  2. 如申請專利範圍第1項所述的顯示面板，其中該第一接墊的該嵌入部的邊緣於該第一基板上的垂直投影與該第一接墊的該突出部的邊緣於該第一基板上的垂直投影相距1微米至1000微米，該第二接墊的該嵌入部的邊緣於該第一基板上的垂直投影與該第二接墊的該突出部的邊緣於該第一基板上的垂直投影相距1微米至1000微米。
  3. 如申請專利範圍第1項所述的顯示面板，其中該第一陣列基板更包括：一第二主動元件，配置於該第一基板的該上表面上，與該第一主動元件分離設置，且電性連接該第二顯示元件以及該第二接墊。
  4. 如申請專利範圍第3項所述的顯示面板，更包括一線路層，藉由一異方性導電層及該第一接墊以及該第二接墊與該第一陣列基板電性連接，其中該異方性導電層介於該第一陣列基板與該線路層之間。
  5. 如申請專利範圍第4項所述的顯示面板，其中該第一陣列基板更包含一訊號線設置該第一基板的該上表面，電性連接於該第一主動元件與該第一接墊之間，該線路層包括閘極驅動電路。
  6. 如申請專利範圍第1項所述的顯示面板，更包括：一第一異方性導電層，配置於該第一基板的該下表面上；一第二陣列基板，包括：一第二基板；以及一第二主動元件，配置於該第二基板上，其中該第一異方性導電層介於該第一陣列基板與該第二陣列基板之間，且該第二主動元件經由該第一異方性導電層以及該第二接墊電性連接於該第一陣列基板之該第二顯示元件；以及多個第三接墊，配置於該第二基板的一下表面上，其中各該第三接墊包括該嵌入部及該突出部，該第三接墊的該嵌入部位於該第二基板中，且該第三接墊的該突出部突出於該第二基板的該下表面。
  7. 如申請專利範圍第6項所述的顯示面板，更包括一線路層，藉由一第二異方性導電層及該些第三接墊與該第二陣列基板電性連接，其中該第二異方性導電層介於該第二陣列基板與該線路層之間。
  8. 如申請專利範圍第7項所述的顯示面板，其中該第二陣列基板更包含一訊號線設置該第二基板之一上表面，電性連接於該第二主動元件與該些第三接墊其中一者之間，該線路層包括閘極驅動電路。
  9. 如申請專利範圍第6項所述的顯示面板，更包括一電子元件，藉由一第二異方性導電層及該些第三接墊與該第二陣列基板電性連接，其中該第二異方性導電層介於該第二陣列基板與該電子元件之間。
  10. 如申請專利範圍第1項所述的顯示面板，更包括一電子元件，藉由一異方性導電層及該第一接墊及該第二接墊與該第一陣列基板電性連接，其中該異方性導電層介於該第一陣列基板與該電子元件之間。
  11. 如申請專利範圍第1項所述的顯示面板，其中該嵌入部與該突出部屬於同一膜層。
  12. 如申請專利範圍第1項所述的顯示面板，其中該突出部的突出高度與該嵌入部的厚度實質上相等。
  13. 如申請專利範圍第1項所述的顯示面板，其中該第一陣列基板更包括：一連接結構，位於該第一基板中，且電性連接該第一接墊與該第一主動元件。
  14. 一種顯示面板的製造方法，包括：於一載板上依序形成一離型層及一犧牲層；進行一第一圖案化製程，以於該犧牲層中形成一凹口；形成一接墊於該離型層上，其中該接墊包括一嵌入部及一突出部，該突出部填入該凹口中，該嵌入部位於該犧牲層上且與該突出部的兩端接觸；形成一絕緣層於該接墊及該犧牲層上，以使該接墊的該嵌入部位於該絕緣層中；形成一主動元件及一顯示元件於該絕緣層上，其中該主動元件與該顯示元件電性連接，且該主動元件與該接墊電性連接；使該離型層與該犧牲層分離，以暴露出該接墊的該突出部；以及移除該犧牲層，以暴露出該接墊的該嵌入部及形成一陣列基板。
  15. 如申請專利範圍第14項所述的顯示面板的製造方法，其中形成該接墊於該離型層上的方法包括：形成填入該凹口的一導電材料層於該離型層上；以及進行一第二圖案化製程，以形成該接墊。
  16. 如申請專利範圍第14項所述的顯示面板的製造方法，其中移除該犧牲層的方法包括一蝕刻製程，且該犧牲層對該接墊的蝕刻選擇比大於5。
  17. 如申請專利範圍第16項所述的顯示面板的製造方法，其中該犧牲層的材質包括鉬(Mo)、鋁(Al)、銀(Ag)或銦錫氧化物(ITO)，且該接墊的材質包括鈦(Ti)或鉬(Mo)。
  18. 如申請專利範圍第14項所述的顯示面板的製造方法，更包括：使該陣列基板透過一異方性導電層與一電子元件、一線路層或另一陣列基板接合。
  19. 如申請專利範圍第14項所述的顯示面板的製造方法，其中該凹口貫穿該犧牲層。
  20. 如申請專利範圍第14項所述的顯示面板的製造方法，其中該凹口不貫穿該犧牲層。
TW107137169A 2018-10-22 2018-10-22 顯示面板及其製造方法 TWI671572B (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
TW107137169A TWI671572B (zh) 2018-10-22 2018-10-22 顯示面板及其製造方法
CN201811586722.4A CN109638061B (zh) 2018-10-22 2018-12-25 显示面板及其制造方法
US16/538,783 US10879339B2 (en) 2018-10-22 2019-08-12 Display panel having pad disposed on bottom surface of substrate and manufacturing method thereof
US17/093,592 US11251257B2 (en) 2018-10-22 2020-11-09 Manufacturing method of display panel having pad comprising embedded part and protruded part

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW107137169A TWI671572B (zh) 2018-10-22 2018-10-22 顯示面板及其製造方法

Publications (2)

Publication Number Publication Date
TWI671572B true TWI671572B (zh) 2019-09-11
TW202016616A TW202016616A (zh) 2020-05-01

Family

ID=66077178

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107137169A TWI671572B (zh) 2018-10-22 2018-10-22 顯示面板及其製造方法

Country Status (3)

Country Link
US (2) US10879339B2 (zh)
CN (1) CN109638061B (zh)
TW (1) TWI671572B (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109585462A (zh) * 2019-01-23 2019-04-05 京东方科技集团股份有限公司 一种阵列基板及其制作方法、柔性显示面板、拼接屏
CN110265432B (zh) * 2019-04-11 2022-06-07 京东方科技集团股份有限公司 显示面板及其制作方法、显示装置
TWI702579B (zh) * 2019-05-07 2020-08-21 友達光電股份有限公司 軟性顯示器
CN110400809A (zh) * 2019-07-24 2019-11-01 深圳市华星光电半导体显示技术有限公司 TFT驱动背板及Micro-LED显示器
CN112599532A (zh) * 2019-10-01 2021-04-02 财团法人工业技术研究院 电子装置
KR20210117380A (ko) 2020-03-18 2021-09-29 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 제조 방법
CN114267683A (zh) * 2020-09-15 2022-04-01 京东方科技集团股份有限公司 一种显示背板及其制备方法、显示装置
KR20220039918A (ko) 2020-09-21 2022-03-30 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 제조방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1719318A (zh) * 2004-07-07 2006-01-11 精工爱普生株式会社 液晶显示装置和电子设备
US20120138935A1 (en) * 2010-12-07 2012-06-07 Sun Park Organic light-emitting display device and method of manufacturing the same
TW201833880A (zh) * 2017-03-09 2018-09-16 友達光電股份有限公司 顯示面板

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6154366A (en) * 1999-11-23 2000-11-28 Intel Corporation Structures and processes for fabricating moisture resistant chip-on-flex packages
TW511405B (en) * 2000-12-27 2002-11-21 Matsushita Electric Ind Co Ltd Device built-in module and manufacturing method thereof
TW550997B (en) * 2001-10-18 2003-09-01 Matsushita Electric Ind Co Ltd Module with built-in components and the manufacturing method thereof
FI20031341A (fi) * 2003-09-18 2005-03-19 Imbera Electronics Oy Menetelmä elektroniikkamoduulin valmistamiseksi
KR101298612B1 (ko) * 2010-10-12 2013-08-26 엘지디스플레이 주식회사 횡전계 방식 액정표시장치용 어레이기판 및 그 제조방법
KR101191865B1 (ko) 2011-04-20 2012-10-16 한국기계연구원 금속 배선이 함몰된 유연 기판의 제조방법 및 이에 따라 제조되는 유연 기판
TWI451178B (zh) * 2011-11-07 2014-09-01 Hannstar Display Corp 陣列基板與具有該陣列基板的液晶面板及其製造方法
US9391041B2 (en) * 2012-10-19 2016-07-12 Taiwan Semiconductor Manufacturing Company, Ltd. Fan-out wafer level package structure
JP6308007B2 (ja) * 2013-07-16 2018-04-11 ソニー株式会社 配線基板および配線基板の製造方法
US9059123B2 (en) * 2013-07-24 2015-06-16 International Business Machines Corporation Active matrix using hybrid integrated circuit and bipolar transistor
CN104035253A (zh) * 2014-05-26 2014-09-10 京东方科技集团股份有限公司 阵列基板及其制备方法、显示面板
US9222961B1 (en) * 2014-07-29 2015-12-29 Chung Hua University Vertical probe card and method for manufacturing the same
US9999136B2 (en) * 2014-12-15 2018-06-12 Ge Embedded Electronics Oy Method for fabrication of an electronic module and electronic module
US9439292B1 (en) * 2015-03-06 2016-09-06 Kinsus Interconnect Technology Corp. Method for manufacturing a circuit board with buried element having high density pin count and the circuit board structure
US10264669B2 (en) * 2015-05-01 2019-04-16 Research Triangle Institute Flexible electronic assemblies with embedded electronic devices and methods for their fabrication
JP6776074B2 (ja) * 2016-09-16 2020-10-28 株式会社東芝 圧電デバイスおよび超音波装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1719318A (zh) * 2004-07-07 2006-01-11 精工爱普生株式会社 液晶显示装置和电子设备
US20120138935A1 (en) * 2010-12-07 2012-06-07 Sun Park Organic light-emitting display device and method of manufacturing the same
TW201833880A (zh) * 2017-03-09 2018-09-16 友達光電股份有限公司 顯示面板

Also Published As

Publication number Publication date
TW202016616A (zh) 2020-05-01
CN109638061B (zh) 2020-12-08
US20210057516A1 (en) 2021-02-25
US11251257B2 (en) 2022-02-15
US20200127073A1 (en) 2020-04-23
US10879339B2 (en) 2020-12-29
CN109638061A (zh) 2019-04-16

Similar Documents

Publication Publication Date Title
TWI671572B (zh) 顯示面板及其製造方法
US11723239B2 (en) Display device
US11853519B2 (en) Touch substrate and manufacturing method therefor, touch display substrate, and touch display device
US9983451B2 (en) Rework method of array substrate for display device and array substrate formed by the method
KR100602062B1 (ko) 수평 전계 인가형 액정 표시 장치 및 그 제조 방법
US20170250202A1 (en) Array substrate for display device and manufacturing method thereof
TWI441198B (zh) 面板及其製法
CN110518054B (zh) 显示装置及其制造方法
JP2017151371A (ja) 表示装置
TW200813576A (en) Electro-optical device, method for manufacturing electro-optical device, and electronic apparatus
TWI747914B (zh) 顯示設備
JP2010008677A (ja) 画像表示装置
WO2018188656A1 (zh) 阵列基板及显示装置
WO2021248453A1 (zh) 显示面板及其制作方法和显示装置
WO2021051846A1 (zh) 一种显示面板及显示装置
WO2019007090A1 (zh) 触控基板及其制作方法、内嵌式触控面板
TWI677741B (zh) 顯示裝置
KR20060068442A (ko) 표시장치용 박막트랜지스터 기판과 그 제조방법
TWI702582B (zh) 顯示面板、顯示裝置及顯示面板的製造方法
KR20070005983A (ko) 표시 기판, 이의 제조 방법 및 이를 갖는 표시 장치