CN109638061B - 显示面板及其制造方法 - Google Patents

显示面板及其制造方法 Download PDF

Info

Publication number
CN109638061B
CN109638061B CN201811586722.4A CN201811586722A CN109638061B CN 109638061 B CN109638061 B CN 109638061B CN 201811586722 A CN201811586722 A CN 201811586722A CN 109638061 B CN109638061 B CN 109638061B
Authority
CN
China
Prior art keywords
pad
layer
substrate
display panel
array substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201811586722.4A
Other languages
English (en)
Other versions
CN109638061A (zh
Inventor
柯聪盈
陈勇志
胡克龙
王万仓
刘俊欣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AU Optronics Corp
Original Assignee
AU Optronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by AU Optronics Corp filed Critical AU Optronics Corp
Publication of CN109638061A publication Critical patent/CN109638061A/zh
Application granted granted Critical
Publication of CN109638061B publication Critical patent/CN109638061B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/80—Manufacture or treatment specially adapted for the organic devices covered by this subclass using temporary substrates

Abstract

本发明涉及一种显示面板及其制造方法，该显示面板包括第一阵列基板、第一接垫与一第二接垫。第一阵列基板包括第一基板、第一主动元件、第一显示元件及第二显示元件。第一基板具有相对设置的上表面及下表面。第一主动元件配置于第一基板的上表面上。第一显示元件配置于第一基板的上表面上且与第一主动元件电性连接。第二显示元件配置于第一基板的上表面上，且与第一显示元件分离设置。第一接垫与第二接垫配置于第一基板的下表面上，其中，第一主动元件电性连接第一接垫，第一接垫与第二接垫分别包括嵌入部及突出部，嵌入部位于第一基板中，且突出部突出于第一基板的下表面。

Description

显示面板及其制造方法
技术领域
本发明涉及一种显示面板及其制造方法，且特别涉及一种制程良率提升的显示面板及其制造方法。
背景技术
随着科技产业日益发达，例如是移动电话(mobile phone)、平板电脑(tabletcomputer)或电子书(eBook)等显示装置近年来被广泛应用于日常生活中。除了显示装置的分辨率、对比、视角等显示性能之外，消费者对于显示装置的外观美感的要求日渐提升。一般而言，显示区外围的边框被视为影响显示装置的外观美感的重要因素之一。因此，如何在不影响显示性能的情况下缩小边框的宽度已成为本领域的重要课题。
发明内容
本发明的一实施方式提供一种显示面板及其制造方法，可提升制程良率，且可实现窄边框或无边框的目标。
本发明的一实施方式的显示面板包括第一阵列基板、第一接垫与第二接垫。第一阵列基板包括第一基板、第一主动元件、第一显示元件以及第二显示元件。第一基板具有相对设置的上表面及下表面。第一主动元件配置于第一基板的上表面上。第一显示元件配置于第一基板的上表面上且与第一主动元件电性连接。第二显示元件配置于第一基板的上表面上，且与第一显示元件分离设置。第一接垫与第二接垫配置于第一基板的下表面，其中第一主动元件电性连接第一接垫，第一接垫与第二接垫分别包括嵌入部及突出部，嵌入部位于第一基板中，且突出部突出于第一基板的下表面。
本发明的一实施方式的显示面板的制造方法包括以下步骤。于载板上按序形成离型层及牺牲层。进行第一图案化制程，以于牺牲层中形成凹口。形成接垫于离型层上，其中接垫包括嵌入部及突出部，突出部填入凹口中，嵌入部位于牺牲层上且与突出部的两端接触。形成绝缘层于接垫及牺牲层上，以使接垫的嵌入部位于绝缘层中。形成主动元件及显示元件于绝缘层上，其中主动元件与显示元件电性连接，且主动元件与接垫电性连接。使离型层与牺牲层分离，以暴露出接垫的突出部。移除牺牲层，以暴露出接垫的嵌入部而形成阵列基板。
基于上述，本发明的显示面板通过所包括的接垫配置于阵列基板的基板的下表面上，且包括位于阵列基板的基板中的嵌入部以及突出于阵列基板的基板的下表面的突出部，借此使得将阵列基板通过异方性导电层而与电子元件接合时，可在接垫与电子元件实现电性连接的情况下，避免接垫周围的阵列基板的基板产生破裂，借此提升制程良率。
另外，本发明的显示面板的制造方法通过包括以下步骤：于离型层上形成接垫，其中接垫的突出部填入牺牲层的凹口中，接垫的嵌入部位于牺牲层上且与突出部接触；于接垫及牺牲层上形成绝缘层，以使接垫的嵌入部位于绝缘层中；使离型层与牺牲层分离，以暴露出接垫的突出部；以及移除牺牲层，以暴露出接垫的嵌入部及形成阵列基板，使得所制得的阵列基板在通过异方性导电层而与电子元件接合时，可在接垫与电子元件实现电性连接的情况下，避免接垫周围的绝缘层产生破裂，借此提升制程良率。
为让本发明的上述特征和优点能更明显易懂，下文特举实施方式，并配合附图作详细说明如下。
附图说明
图1A至图1H是依照本发明的一实施方式的显示面板的制造流程的剖面示意图。
图2是依照本发明的另一实施方式的显示面板的剖面示意图。
图3是图2的显示面板的俯视示意图。
图4是图2的显示面板的各膜层的电路及信号路径示意图。
图5是依照本发明的另一实施方式的显示面板的各膜层的电路及信号路径示意图。
图6是依照本发明的另一实施方式的显示面板的各膜层的电路及信号路径示意图。
图7是依照本发明的另一实施方式的显示面板的各膜层的电路及信号路径示意图。
图8是图7中的区域K1的剖面示意图。
图9是图7中的区域K2的剖面示意图。
图10是依照本发明的另一实施方式的显示面板的各膜层的电路及信号路径示意图。
图11是依照本发明的另一实施方式的显示面板的制造流程中的一步骤的剖面示意图。
其中，附图标记说明如下：
10、20、30、40、50、60：显示面板
100、200、500、600：阵列基板
110：载板
120：牺牲层
130：离型层
140：导电材料层
150、310、550、650：绝缘层
300：线路层
A、C：电极
ACF、ACF1、ACF2、ACF3：异方性导电层
BS、BS1：下表面
CR：通道区
CS、CS1、CS2、CS3：连接结构
d：距离
D：漏极
DL、DL1、DL2、DL3、SL、SL1、SL2：信号线
DR：漏极区
DU1、DU2、DU3：驱动单元
E：电子元件
EL：发光层
EP、P、P1、P2、P3、P4、P5：接垫
F：封装层
G：栅极
GI：闸绝缘层
GOA、GOA1、GOA2、GOA3：栅极驱动电路
H1、H2、H3：接触洞
IL1、IL2、5IL1、5IL2、6IL1、6IL2：层间绝缘层
K1、K2：区域
L：汇集线
n1、n2：法线方向
O、O1、O2、O3：显示元件
Pa、Pa1、Pa2、Pa3：嵌入部
Pb、Pb1、Pb2、Pb3：突出部
PDL：像素定义层
PL、5PL、6PL：平坦层
S：源极
SC：半导体层
SR：源极区
T、T1、T2、T3：主动元件
TS、TS1：上表面
U、U1、U2、U3：像素单元区域
V1、V3：凹口
V2：开口
X:导电粒子
具体实施方式
在本文中，由“一数值至另一数值”表示的范围，是一种避免在说明书中一一列举该范围中的所有数值的概要性表示方式。因此，某一特定数值范围的记载，涵盖该数值范围内的任意数值以及由该数值范围内的任意数值界定出的较小数值范围，如同在说明书中明文写出该任意数值和该较小数值范围一样。
本文使用的“约”、“近似”、“本质上”、或“实质上”包括所述值和在本领域普通技术人员确定的特定值的可接受的偏差范围内的平均值，考虑到所讨论的测量和与测量相关的误差的特定数量(即，测量系统的限制)。例如，“约”可以表示在所述值的一个或多个标准偏差内，或例如±30％、±20％、±15％、±10％、±5％内。再者，本文使用的“约”、“近似”、“本质上”、或“实质上”可依测量性质、切割性质或其它性质，来选择较可接受的偏差范围或标准偏差，而可不用一个标准偏差适用全部性质。
在附图中，为了清楚起见，放大了层、膜、面板、区域等的厚度。应当理解，当诸如层、膜、区域或基板的元件被称为在另一元件“上”或“连接到”另一元件时，其可以直接在另一元件上或与另一元件连接，或者中间元件可以也存在。相反，当元件被称为“直接在另一元件上”或“直接连接到”另一元件时，不存在中间元件。如本文所使用的，“连接”可以指物理及/或电性连接。再者，“电性连接”可为二元件间存在其它元件。
图1A至图1H是依照本发明的一实施方式的显示面板的制造流程的剖面示意图。
请参照图1A，于载板110上按序形成离型层130及牺牲层120。也就是说，在本实施方式中，离型层130位于载板110与牺牲层120之间。从另一观点而言，在后续制程步骤中，载板110可通过离型层130而与牺牲层120分离。也就是说，在本实施方式中，载板110例如是用以承载后续元件制程的暂时载具。在本实施方式中，载板110的材质可包括玻璃、石英、聚酯类、聚碳酸酯类或其它具备一定刚性的材料。在本实施方式中，离型层130的材质可包括疏水材料，例如氟硅烷(fluorosilane)、聚对二甲苯(parylene)、金属或所述金属的氧化物，其中所述金属例如是钛(Ti)、铝(Al)、银(Ag)、铁(Fe)、镍(Ni)、钼(Mo)、钨(W)。在本实施方式中，牺牲层120的材质可包括金属、所述金属的氧化物或铟锡氧化物(Indium Tin Oxide，ITO)，其中所述金属例如是钛(Ti)、铝(Al)、银(Ag)、铁(Fe)、镍(Ni)、钼(Mo)、钨(W)。在一实施方式中，牺牲层120的厚度可介于约
Figure BDA0001919224450000051
至约
Figure BDA0001919224450000052
之间。在另一实施方式中，牺牲层120的厚度可介于约
Figure BDA0001919224450000053
至约
Figure BDA0001919224450000054
之间。
接着，请参照图1B，对牺牲层120进行图案化制程，以于牺牲层120中形成凹口V1。在本实施方式中，凹口V1贯穿牺牲层120。换言的，在本实施方式中，凹口V1贯穿牺牲层120的相对设置的表面S1及表面S2。在本实施方式中，所述图案化制程例如是微影蚀刻制程，但本发明不限于此。举例来说，于牺牲层120中形成凹口V1的方法包括以下步骤：对全面性地形成于牺牲层120上的光阻材料层(未示出)进行微影制程，以形成图案化光阻层(未示出)后，以所述图案化光阻层为罩幕，对牺牲层120进行蚀刻制程，以形成凹口V1。
接着，请参照图1C，于离型层130上形成填入凹口V1的导电材料层140。在本实施方式中，导电材料层140的形成方法可包括物理气相沉积法、金属化学气相沉积法或电镀法。另外，在本实施方式中，牺牲层120对导电材料层140的蚀刻选择比大于5。也就是说，在本实施方式中，牺牲层120的材质、导电材料层140的材质及蚀刻制程所使用的蚀刻液必须经选择以实现牺牲层120对导电材料层140的蚀刻选择比大于5，亦即在蚀刻制程中，经选定的一种蚀刻液会在未蚀刻导电材料层140的情况下选择性地蚀刻牺牲层120。举例而言，当牺牲层120的材质为钼时，则可以钛(Ti)作为导电材料层140的材料；当牺牲层120的材质为银时，则可以钼作为导电材料层140的材料；而当牺牲层120的材质为铟锡氧化物时，则以例如钛、钼、铝等金属作为导电材料层140的材料。也就是说，在本实施方式中，导电材料层140的材质可包括金属。
接着，请同时参照图1C及1D，对导电材料层140进行图案化制程，以于离型层130上形成接垫P。在本实施方式中，所述图案化制程例如是微影蚀刻制程，但本发明不限于此。举例来说，对导电材料层140进行图案化制程的方法包括以下步骤：对全面性地形成于导电材料层140上的光阻材料层(未示出)进行微影制程，以形成图案化光阻层(未示出)后，以所述图案化光阻层为罩幕，对导电材料层140进行蚀刻制程，以形成接垫P。另外，如前文所述，牺牲层120对导电材料层140的蚀刻选择比大于5，因此牺牲层120对接垫P的蚀刻选择比同样大于5。
请再次参照图1D，在本实施方式中，接垫P包括嵌入部Pa及突出部Pb，突出部Pb填入凹口V1中，嵌入部Pa位于牺牲层120上且与突出部Pb的两端接触。也就是说，在本实施方式中，通过一次图案化制程即可形成具有嵌入部Pa及突出部Pb的接垫P。另一方面，由如图1D所示的剖面结构来看，嵌入部Pa与突出部Pb呈现凹字型结构。值得一提的是，虽然由图1D所示出的剖面结构来看，嵌入部Pa与突出部Pb的两端接触，但任何所属技术领域中技术人员应可理解，嵌入部Pa实际上也可以是以环绕突出部Pb的形式与突出部Pb接触，亦即嵌入部Pa也可与突出部Pb的所述两端以外的其他部分接触。
另外，如前文所述，通过一次图案化制程即可将导电材料层140图案化为具有嵌入部Pa及突出部Pb的接垫P，因此嵌入部Pa与突出部Pb属于同一膜层，且嵌入部Pa与突出部Pb接触的接口可具有连续结晶构造。另一方面，在本实施方式中，突出部Pb的厚度tb与嵌入部Pa厚度ta实质上相等。在一实施方式中，突出部Pb的厚度tb及嵌入部Pa的厚度ta分别可介于约
Figure BDA0001919224450000071
至约
Figure BDA0001919224450000072
之间。在另一实施方式中，突出部Pb的厚度tb及嵌入部Pa的厚度ta分别可介于约
Figure BDA0001919224450000073
至约
Figure BDA0001919224450000074
之间。
另外，在本实施方式中，嵌入部Pa的边缘wa于载板110上的垂直投影与突出部Pb的边缘wb于载板110上的垂直投影相距约1微米至约1000微米的距离d。也就是说，在本实施方式中，于载板110的法线方向n1上，嵌入部Pa的一部分不与突出部Pb重叠。
接着，请参照图1E，于接垫P及牺牲层120上形成绝缘层150，以使接垫P的嵌入部Pa位于绝缘层150中。在本实施方式中，绝缘层150的形成方法可包括物理气相沉积法或化学气相沉积法。另外，在本实施方式中，绝缘层150的材质可包括：无机材料(例如：氧化硅、氮化硅、氮氧化硅、或上述至少二种材料的堆叠层)、有机材料(例如：聚酰亚胺是树脂、环氧是树脂或亚克力是树脂)、或上述的组合，但本发明不以此为限。在本实施方式中，绝缘层150为单层结构，但本发明并不限于此。在其他实施方式中，绝缘层150也可为多层结构。
请再次参照图1E，于绝缘层150上形成与接垫P电性连接的主动元件T。在本实施方式中，形成主动元件T的方法可包括以下步骤：于绝缘层150上按序形成半导体层SC、闸绝缘层GI、栅极G、层间绝缘层IL1、源极S及漏极D，其中半导体层SC包括可以栅极G为遮罩进行离子掺杂制程而形成的源极区SR、漏极区DR以及通道区CR，栅极G与通道区CR于法线方向n上重叠，源极S通过形成在闸绝缘层GI与层间绝缘层IL1中的接触洞H1与源极区SR电性连接，漏极D通过形成在闸绝缘层GI与层间绝缘层IL1中的接触洞H2与漏极区DR电性连接，但本发明并不限于此。在本实施方式中，半导体层SC、闸绝缘层GI、栅极G、层间绝缘层IL1、源极S及漏极D分别可由任何所属技术领域中技术人员所周知的用于显示面板的任一半导体层、任一闸绝缘层、任一栅极、任一层间绝缘层、任一源极及任一漏极来实现，且半导体层SC、闸绝缘层GI、栅极G、层间绝缘层IL1、源极S及漏极D分别可通过任何所属技术领域中技术人员所周知的任一方法来形成，故于此不加以赘述。在本实施方式中，主动元件T虽以低温多晶硅薄膜晶体管(Low Temperature Poly-Silicon Thin Film Transistor，LTPS TFT)为例进行说明，但本发明并不限定主动元件的形态。在其他实施方式中，主动元件T也可以是非晶硅薄膜晶体管(Amorphous Silicon TFT，a-Si TFT)、微晶硅薄膜晶体管(micro-Si TFT)或金属氧化物晶体管(Metal Oxide Transistor)。另外，在本实施方式中，主动元件T属于顶部栅极型薄膜晶体管，但本发明不限于此。在其他实施方式中，主动元件T也可属于底部栅极型薄膜晶体管。
在本实施方式中，在形成源极S及漏极D的制程期间，还同时形成了信号线DL及连接结构CS，其中连接结构CS位于绝缘层150、闸绝缘层GI与层间绝缘层IL1中且与接垫P电性连接，以及信号线DL电性连接于连接结构CS及主动元件T的源极S，但本发明并不限于此。从另一观点而言，在本实施方式中，连接结构CS及信号线DL可用以电性连接接垫P与主动元件T。在本实施方式中，信号线DL是作为数据线，但本发明并不限于此。于其他实施方式中，信号线DL可作为扫描线，信号线DL电性连接于连接结构CS及主动元件T的栅极G。
请再次参照图1E，于绝缘层150上按序形成覆盖主动元件T的层间绝缘层IL2及平坦层PL后，于平坦层PL上形成电极A、发光层EL、电极C及像素定义层PDL，其中电极A通过形成在层间绝缘层IL1及平坦层PL中的接触洞H3与主动元件T的漏极D电性连接，发光层EL配置于电极A与电极C之间且形成在像素定义层PDL的开口V2内，但本发明并不限于此。在本实施方式中，层间绝缘层IL1、平坦层PL、电极A、发光层EL、电极C及像素定义层PDL分别可由任何所属技术领域中技术人员所周知的用于显示面板的任一层间绝缘层、任一平坦层、任一电极、任一发光层、任一电极及任一像素定义层来实现，且层间绝缘层IL1、平坦层PL、电极A、发光层EL、电极C及像素定义层PDL分别可通过任何所属技术领域中技术人员所周知的任一方法来形成，故于此不加以赘述。
在本实施方式中，发光层EL、电极A与发光层EL重叠的部分以及电极C与发光层EL重叠的部分一起构成显示元件O，其中主动元件T与显示元件O电性连接，用以驱动显示元件O。在本实施方式中，显示元件O是通过发光层EL经由电极A与电极C间产生的电压差驱动而发出光。举例而言，当发光层EL为C红色发光层时，则显示元件O会发出红光。另外，虽然图1E仅示出与显示元件O电性连接的一个主动元件T，但任何所属技术领域中技术人员应可理解，显示元件O实际上是通过例如具有1T1C的架构、2T1C的架构、3T1C的架构、3T2C的架构、4T1C的架构、4T2C的架构、5T1C的架构、5T2C的架构、6T1C的架构、6T2C的架构、7T2C的架构或是任何可能的架构的驱动单元来驱动。也就是说，在本实施方式中，主动元件T是用以驱动显示元件O的驱动单元中的一个元件。
请继续参照图1E，在形成显示元件O之后，于电极C上封装层F以覆盖显示元件O，用以使显示元件O与湿气、杂质等隔离。封装层F的材料可包括氮化硅、氧化铝、氮碳化硅、氮氧化硅、亚克力树脂、六甲基二硅氧烷(hexamethyl disiloxane，HMDSO)或玻璃，但本发明并不限于此。在本实施方式中，封装层F可由任何所属技术领域中技术人员所周知的用于显示面板的任一封装层来实现，且封装层F可通过任何所属技术领域中技术人员所周知的任一方法来形成，故于此不加以赘述。
接着，请参照图1E及图1F，使离型层130与牺牲层120分离，以暴露出接垫P的突出部Pb。在本实施方式中，使离型层130与牺牲层120分离的方法可包括激光剥离(laserlift-off)制程或机械式取下。然而，本发明并不限于此。在其他实施方式中，使离型层130与牺牲层120分离的方法可视离型层130的材质而有所不同，因此本发明并不限制使离型层130与牺牲层120分离的方法。
接着，请参照图1F及图1G，移除牺牲层120，以暴露出接垫P的嵌入部Pa及形成阵列基板100。移除牺牲层120的方法可包括蚀刻制程，例如湿蚀刻制程或干蚀刻制程。值得一提的是，如前文所述，牺牲层120对接垫P具有高蚀刻选择比(即大于5的蚀刻选择比)，因此进行蚀刻制程来移除牺牲层120时，可有效地存留接垫P于阵列基板100上。
在本实施方式中，阵列基板100可包括绝缘层150、主动元件T、信号线DL、连接结构CS、显示元件O、像素定义层PDL、封装层F、闸绝缘层GI、层间绝缘层IL1、层间绝缘层IL2及平坦层PL，其中绝缘层150作为阵列基板100的基板，主动元件T可包括半导体层SC、栅极G、源极S及漏极D，显示元件O可包括电极A、发光层EL及电极C。
在本实施方式中，绝缘层150(亦即基板)具有相对设置的上表面TS及下表面BS。如前文所述，由于在接垫P形成之后才于接垫P上形成绝缘层150，且在绝缘层150形成之后才于绝缘层150上形成主动元件T及显示元件O，因此主动元件T及显示元件O可视为配置于上表面TS上，而接垫P则可视为配置于下表面BS上。
另一方面，如前文所述，由于牺牲层120、接垫P及绝缘层150是按序形成在载板110上，且接垫P的突出部Pb填入牺牲层120的凹口V1中，因此在牺牲层120移除之后，接垫P的突出部Pb会突出于绝缘层150。详细而言，在本实施方式中，接垫P的突出部Pb突出于绝缘层150的下表面BS。另外，如前文所述，突出部Pb的厚度tb与嵌入部Pa厚度ta实质上相等，故突出部Pb的突出高度h亦与嵌入部Pa的厚度ta实质上相等。
另外，在载板110已移除之后，嵌入部Pa的边缘wa于阵列基板100的绝缘层150(亦即基板)上的垂直投影与突出部Pb的边缘wb于阵列基板100的绝缘层150(亦即基板)上的垂直投影仍相距距离d。也就是说，在本实施方式中，于阵列基板100的绝缘层150(亦即基板)的法线方向n2上，嵌入部Pa的一部分不与突出部Pb重叠。
请参照图1H，使阵列基板100通过异方性导电层ACF与电子元件E接合。在本实施方式中，阵列基板100可通过接垫P、异方性导电层ACF及电子元件E的接垫EP而与电子元件E电性连接。也就是说，阵列基板100可通过接垫P而与外部元件(例如电子元件E)电性连接。从另一观点而言，接垫P与接垫EP分别是位于异方性导电层ACF的相对两侧。一般而言，异方性导电层ACF包括多个导电粒子X，因此在本实施方式中，部分的导电粒子X会受到接垫P与接垫EP挤压而位在接垫P与接垫EP之间，以实现接垫P与接垫EP电性连接。
如图1H所示，接垫P是位在异方性导电层ACF的上表面TS1上，而接垫EP是位在异方性导电层ACF的下表面BS1上。另一方面，在本实施方式中，异方性导电层ACF是位在阵列基板100与电子元件E之间，其中异方性导电层ACF与阵列基板100的绝缘层150(亦即基板)相接触。也就是说，异方性导电层ACF的上表面TS1与绝缘层150的下表面BS相接触。在本实施方式中，电子元件E可包括柔性电路板及/或集成电路芯片。
经过前述制程步骤后即可大致上完成本实施方式的显示面板10的制作。显示面板10可包括阵列基板100、接垫P、异方性导电层ACF以及电子元件E。阵列基板100可包括作为基板的绝缘层150、主动元件T、显示元件O及连接结构CS。绝缘层150(亦即基板)具有相对设置的上表面TS及下表面BS。主动元件T配置于上表面TS上。显示元件O配置于上表面TS上且与主动元件T电性连接。连接结构CS位于绝缘层150(亦即基板)中，且电性连接接垫P与主动元件T。接垫P配置于下表面BS，且包括嵌入部Pa及突出部Pb，其中嵌入部Pa位于绝缘层150(亦即基板)中，且突出部Pb突出于绝缘层150(亦即基板)的下表面BS。在本实施方式中，嵌入部Pa的边缘wa于绝缘层150(亦即基板)上的垂直投影与突出部Pb的边缘wb于绝缘层150(亦即基板)上的垂直投影相距约1微米至约1000微米的距离d。在本实施方式中，嵌入部Pa与突出部Pb属于同一膜层。在本实施方式中，突出部Pb的突出高度h与嵌入部Pa的厚度ta实质上相等。异方性导电层ACF配置于阵列基板100与电子元件E之间，其中电子元件E通过异方性导电层ACF及接垫P而电性连接于阵列基板100。
在本实施方式的显示面板10中，通过接垫P配置于阵列基板100的绝缘层150(亦即基板)的下表面BS上，且包括位于绝缘层150(亦即基板)中的嵌入部Pa及突出于绝缘层150(亦即基板)的下表面BS的突出部Pb，借此使得将阵列基板100通过异方性导电层ACF而与电子元件E接合时，可在接垫P与电子元件E因导电粒子X而实现电性连接的情况下，避免接垫P周围的绝缘层150(亦即基板)因挤压到导电粒子X而产生破裂(crack)，借此提升制程良率。也就是说，在本实施方式的显示面板10中，通过使位在异方性导电层ACF邻近于阵列基板100的上表面TS1上的所有接垫(例如接垫P)分别包括嵌入部及突出部(例如嵌入部Pa及突出部Pb)，可有效提升制程良率。
另一方面，在本实施方式的显示面板10中，由于接垫P是配置在绝缘层150(亦即基板)的下表面BS上，因此电子元件E可接合在阵列基板100的下方。如此一来，相较于接垫一般是配置在阵列基板的基板的上表面上的现有显示面板，本实施方式的显示面板10可实现窄边框或无边框的目标。
另外，虽然显示面板10是以发光二极管显示面板为例进行说明，但本发明并不限制显示面板10的种类。在其他实施方式中，显示面板10可以是液晶显示面板、电泳显示面板、等离子体显示面板或是其他适合的显示面板。
另外，为了清楚说明，图1A至图1H所示的显示面板10的制造方法仅以一个像素单元区域U为例来进行说明。实际上，任何所属技术领域中技术人员应理解，显示面板10可包括排列成阵列的多个像素单元区域U。以下，将参照图2针对其他的实施形态进行说明。在此必须说明的是，下述实施方式沿用了前述实施方式的元件符号与部分内容，其中采用相同或相似的符号来表示相同或相似的元件，并且省略了相同技术内容的说明。关于省略部分的说明可参考前述实施方式，下述实施方式不再重复赘述。
图2是依照本发明的另一实施方式的显示面板的剖面示意图。图3是图2的显示面板的俯视示意图。图4是图2的显示面板的各膜层的电路及信号路径示意图。图2的剖面位置对应至图3的剖线I-I’的位置。
请同时参照图2及图1H，图2的显示面板20与图1H的显示面板10相似，差异主要在于：图2的显示面板20包括三个像素单元区域U1～U3，而图1H的显示面板10仅包括一个像素单元区域U，因此以下将针对两者之间的差异处进行说明，且其余可参阅前述实施方式，并不再赘述。
请同时参照图2、图3及图4，在本实施方式中，彼此电性连接的主动元件T1及显示元件O1配置于像素单元区域U1内，彼此电性连接的主动元件T2及显示元件O2配置于像素单元区域U2内，彼此电性连接的主动元件T3及显示元件O3配置于像素单元区域U3内。主动元件T1、主动元件T2以及主动元件T3分别可以前述实施方式中的主动元件T来实现，故相关说明参阅前述实施方式，于此不再赘述。显示元件O1、显示元件O2以及显示元件O3分别可以前述实施方式中的显示元件O来实现，故相关说明参阅前述实施方式，于此不再赘述。在本实施方式中，主动元件T1、主动元件T2以及主动元件T3彼此分离设置在绝缘层150(例如：基板)的上表面TS上。在本实施方式中，显示元件O1、显示元件O2以及显示元件O3彼此分离设置在绝缘层150(亦即基板)的上表面TS上。另外，在本实施方式中，显示元件O1、显示元件O2以及显示元件O3可具有彼此不同的主波长范围，亦即显示元件O1、显示元件O2以及显示元件O3可发出不同颜色的光。举例而言，在一实施方式中，显示元件O1发出红光，显示元件O2发出绿光，且显示元件O3发出蓝光。
请参照图4，在本实施方式中，信号线DL1及信号线SL经由驱动单元DU1与显示元件O1电性连接，以驱动显示元件O1；信号线DL2及信号线SL经由驱动单元DU2与显示元件O2电性连接，以驱动显示元件O2；信号线DL3及信号线SL经由驱动单元DU3与显示元件O3电性连接，以驱动显示元件O3。基于前述实施方式，任何所属技术领域中技术人员应可理解，主动元件T1是驱动单元DU1中的一个元件，主动元件T2是驱动单元DU2中的一个元件，主动元件T3是驱动单元DU3中的一个元件，驱动单元DU1、驱动单元DU2及驱动单元DU3实际上分别可具有1T1C的架构、2T1C的架构、3T1C的架构、3T2C的架构、4T1C的架构、4T2C的架构、5T1C的架构、5T2C的架构、6T1C的架构、6T2C的架构、7T2C的架构或是任何可能的架构。
在本实施方式中，信号线SL是作为扫描线。在本实施方式中，信号线SL可与主动元件T1的栅极、主动元件T2的栅极、及主动元件T3的栅极属于同一膜层。也就是说，在本实施方式中，信号线SL、主动元件T1的栅极、主动元件T2的栅极与主动元件T3的栅极可具有实质上相同的材质，且信号线SL、主动元件T1的栅极、主动元件T2的栅极与主动元件T3的栅极可在同一道光罩制程中形成。
请再次参照图4，在本实施方式中，阵列基板200可包括栅极驱动电路GOA。栅极驱动电路GOA可由任何所属技术领域中技术人员所周知的用于显示面板的任一栅极驱动电路来实现，故于此不加以赘述。在本实施方式中，信号线SL与栅极驱动电路GOA电性连接，且栅极驱动电路GOA通过异方性导电层ACF而与电子元件E电性连接。根据前述实施方式的描述，任何所属技术领域中技术人员应可理解，为了避免绝缘层150因以异方性导电层ACF进行接合制程而产生破裂，显示面板20可包括与栅极驱动电路GOA电性连接的多个接垫，且所述接垫以前述实施方式中的接垫P来实现。另外，虽然图4公开阵列基板200包括两个栅极驱动电路GOA，但本发明并不限于此，栅极驱动电路GOA的数量可根据实际上显示面板20的架构、需求等而做调整。
请同时参照图2、图3及图4，在本实施方式中，主动元件T1可经由信号线DL1及连接结构CS1而电性连接于接垫P1，主动元件T2可经由信号线DL2及连接结构CS2而电性连接于接垫P2，主动元件T3可经由信号线DL3及连接结构CS3而电性连接于接垫P3。信号线DL1、信号线DL2以及信号线DL3分别可以前述实施方式中的信号线DL来实现，故相关说明参阅前述实施方式，于此不再赘述。连接结构CS1、连接结构CS2以及连接结构CS3分别可以前述实施方式中的连接结构CS来实现，故相关说明参阅前述实施方式，于此不再赘述。接垫P1、接垫P2以及接垫P3分别可以前述实施方式中的接垫P来实现，故相关说明参阅前述实施方式，于此不再赘述。
请再次同时参照图2、图3及图4，在本实施方式中，主动元件T1可通过接垫P1、异方性导电层ACF及电子元件E的接垫EP而与电子元件E电性连接，主动元件T2可通过接垫P2、异方性导电层ACF及电子元件E的接垫EP而与电子元件E电性连接，主动元件T3可通过接垫P3、异方性导电层ACF及电子元件E的接垫EP而与电子元件E电性连接。也就是说，在本实施方式中，阵列基板200可通过接垫P1、接垫P2及接垫P3而与外部元件(例如电子元件E)电性连接。
在本实施方式的显示面板20中，通过接垫P1、接垫P2及接垫P3配置于阵列基板200的绝缘层150的下表面BS上，接垫P1包括位于绝缘层150中的嵌入部Pa1及突出于绝缘层150的下表面BS的突出部Pb1，接垫P2包括位于绝缘层150中的嵌入部Pa2及突出于绝缘层150的下表面BS的突出部Pb2，且接垫P3包括位于绝缘层150中的嵌入部Pa3及突出于绝缘层150的下表面BS的突出部Pb3，借此使得将阵列基板200通过异方性导电层ACF而与电子元件E接合时，可在接垫P1～P3与电子元件E实现电性连接的情况下，避免接垫P1～P3周围的绝缘层150产生破裂，借此提升制程良率。也就是说，在本实施方式的显示面板20中，通过使位在异方性导电层ACF邻近于阵列基板200的上表面TS1上的所有接垫(例如接垫P1～P3、及与栅极驱动电路GOA电性连接的接垫)分别包括嵌入部及突出部(例如嵌入部Pa1～Pa3及突出部Pb1～Pb3)，可有效提升制程良率。
另一方面，在本实施方式的显示面板20中，由于接垫P1、接垫P2及接垫P3是配置在绝缘层150的下表面BS上，因此电子元件E可接合在阵列基板200的下方。如此一来，相较于接垫一般是配置在阵列基板的基板的上表面上的现有显示面板，本实施方式的显示面板20可实现窄边框或无边框的目标。
另外，在图2至图4所示的显示面板20中，阵列基板200通过一层异方性导电层ACF而与电子元件E电性连接，但本发明并不限于此。以下，将参照图5针对其他的实施形态进行说明。在此必须说明的是，下述实施方式沿用了前述实施方式的元件符号与部分内容，其中采用相同或相似的符号来表示相同或相似的元件，并且省略了相同技术内容的说明。关于省略部分的说明可参考前述实施方式，下述实施方式不再重复赘述。
图5是依照本发明的另一实施方式的显示面板的各膜层的电路及信号路径示意图。请同时参照图5及图4，图5的显示面板30与图4的显示面板20相似，因此相同或相似的元件以相同或相似的符号表示，并且省略了相同技术内容的说明。关于省略部分的说明可参考前述实施方式。以下，将就图5的显示面板30与图4的显示面板20间的差异处做说明。
请参照图5，在本实施方式中，显示面板30可包括位于阵列基板200与电子元件E之间的线路层300。详细而言，如图5所示，线路层300包括绝缘层310(例如：基板)及配置于绝缘层310上的多条汇集线L。在本实施方式中，绝缘层310的材质可包括：无机材料(例如：氧化硅、氮化硅、氮氧化硅、或上述至少二种材料的堆叠层)、有机材料(例如：聚酰亚胺是树脂、环氧是树脂或亚克力是树脂)、或上述的组合，但本发明不以此为限。
在本实施方式中，异方性导电层ACF配置于阵列基板200与线路层300之间。根据前述图2至图4的实施方式的描述，任何所属技术领域中技术人员应可理解，阵列基板200可通过异方性导电层ACF、接垫P1、接垫P2、接垫P3及与栅极驱动电路GOA电性连接的接垫而与线路层300电性连接。
在本实施方式中，异方性导电层ACF1配置在线路层300与电子元件E之间。另外，在本实施方式中，线路层300通过异方性导电层ACF1而与电子元件E电性连接。根据前述任一实施方式的描述，任何所属技术领域中技术人员应可理解，为了避免线路层300的绝缘层310因以异方性导电层ACF2进行接合制程而产生破裂，显示面板30可包括与多条汇集线L电性连接的多个接垫，且所述接垫以前述实施方式中的接垫P来实现。
基于前述任一实施方式及本实施方式的内容，任何所属技术领域中技术人员应可理解，本实施方式的显示面板30通过使位在异方性导电层ACF邻近于阵列基板200的上表面TS1上的所有接垫(例如接垫P1～P3、及与栅极驱动电路GOA电性连接的接垫)分别包括嵌入部及突出部(例如嵌入部Pa1～Pa3及突出部Pb1～Pb3)，以及使位在异方性导电层ACF1邻近于阵列基板200的上表面上的所有接垫(例如与多条汇集线L电性连接的多个接垫)分别包括嵌入部及突出部，可有效提升制程良率。
另外，由于本实施方式的显示面板30包括设置有多条汇集线L的线路层300，因此电子元件E的尺寸可缩小。
另外，在图5所示的显示面板30中，阵列基板200包括栅极驱动电路GOA，但本发明并不限于此。以下，将参照图6针对其他的实施形态进行说明。在此必须说明的是，下述实施方式沿用了前述实施方式的元件符号与部分内容，其中采用相同或相似的符号来表示相同或相似的元件，并且省略了相同技术内容的说明。关于省略部分的说明可参考前述实施方式，下述实施方式不再重复赘述。
图6是依照本发明的另一实施方式的显示面板的各膜层的电路及信号路径示意图。请同时参照图6及图5，图6的显示面板40与图5的显示面板30相似，因此相同或相似的元件以相同或相似的符号表示，并且省略了相同技术内容的说明。关于省略部分的说明可参考前述实施方式。以下，将就图6的显示面板40与图5的显示面板30间的差异处做说明。
请同时参照图6及图5，图6的显示面板40与图5的显示面板30的主要差别在于：在图6的显示面板40中，线路层300包括栅极驱动电路GOA；而在图5的显示面板30中，阵列基板200包括栅极驱动电路GOA。也就是说，在本实施方式中，信号线SL通过异方性导电层ACF而与栅极驱动电路GOA电性连接，且栅极驱动电路GOA与多条汇集线L电性连接。根据前述任一实施方式的描述，任何所属技术领域中技术人员应可理解，为了避免阵列基板200的绝缘层150因以异方性导电层ACF进行接合制程而产生破裂，显示面板40可包括与信号线SL电性连接的多个接垫，且所述接垫以前述实施方式中的接垫P来实现。
基于前述任一实施方式及本实施方式的内容，任何所属技术领域中技术人员应可理解，本实施方式的显示面板40通过使位在异方性导电层ACF邻近于阵列基板200的上表面TS1上的所有接垫(例如接垫P1～P3、及信号线SL电性连接的多个接垫)分别包括嵌入部及突出部(例如嵌入部Pa1～Pa3及突出部Pb1～Pb3)，以及使位在异方性导电层ACF1邻近于阵列基板200的上表面上的所有接垫(例如与多条汇集线L电性连接的多个接垫)分别包括嵌入部及突出部，可有效提升制程良率。
另外，由于本实施方式的显示面板40包括设置有多条汇集线L的线路层300，因此电子元件E的尺寸可缩小。
另外，在图2至图4所示的显示面板20、图5所示的显示面板30及图6所示的显示面板40中，阵列基板200包括彼此分离设置在绝缘层150(例如：基板)的上表面TS上的主动元件T1、主动元件T2以及主动元件T3，但本发明并不限于此。以下，将参照图7及图8针对其他的实施形态进行说明。在此必须说明的是，下述实施方式沿用了前述实施方式的元件符号与部分内容，其中采用相同或相似的符号来表示相同或相似的元件，并且省略了相同技术内容的说明。关于省略部分的说明可参考前述实施方式，下述实施方式不再重复赘述。
图7是依照本发明的另一实施方式的显示面板的各膜层的电路及信号路径示意图。图8是图7中的区域K1的剖面示意图。图9是图7中的区域K2的剖面示意图。请同时参照图7及图5，图7的显示面板50与图5的显示面板40相似，因此相同或相似的元件以相同或相似的符号表示，并且省略了相同技术内容的说明。关于省略部分的说明可参考前述实施方式。以下，将就图7的显示面板50与图5的显示面板40间的差异处做说明。
请参照图7，在本实施方式中，显示面板50可包括位于阵列基板200与线路层300之间的另一个阵列基板500。请同时参照图7及图8，阵列基板500可包括绝缘层550、主动元件T2、信号线SL1、信号线DL2、连接结构CS2、栅极驱动电路GOA1、闸绝缘层5GI、层间绝缘层5IL1、层间绝缘层5IL2及平坦层5PL，其中绝缘层550作为阵列基板500的基板，信号线SL1作为扫描线，信号线SL1可与主动元件T2的栅极属同一膜层，驱动单元DU2与信号线DL2及信号线SL1电性连接，信号线SL1与栅极驱动电路GOA1电性连接。换言的，在本实施方式中，配置在像素单元区域U2内的主动元件T2与显示元件O2是分别位在阵列基板500与阵列基板200中，亦即彼此电性连接主动元件T2与显示元件O2是设置于同一像素单元区域U2内的不同水平面上。绝缘层550、闸绝缘层5GI、层间绝缘层5IL1、层间绝缘层5IL2及平坦层5PL可与图2的实施方式中对应者(即绝缘层150、闸绝缘层GI、层间绝缘层IL1、层间绝缘层IL2及平坦层PL)相同或相似，故相关说明即不再赘述。栅极驱动电路GOA1可由任何所属技术领域中技术人员所周知的用于显示面板的任一栅极驱动电路来实现，故于此不加以赘述。
请再次同时参照图7及图8，在本实施方式中，阵列基板200中的显示元件O2可通过异方性导电层ACF及接垫P4而与阵列基板500中的主动元件T2电性连接。根据前述任一实施方式的描述，任何所属技术领域中技术人员应可理解，为了避免阵列基板200的绝缘层150因以异方性导电层ACF进行接合制程而产生破裂，显示面板50可包括与显示元件O2电性连接的接垫，且所述接垫以前述实施方式中的接垫P来实现。另一方面，在本实施方式中，异方性导电层ACF是配置于阵列基板200与阵列基板500之间。
另外，请参照图7，在本实施方式中，显示面板50可包括位于阵列基板500与线路层300之间的又一个阵列基板600。请同时参照图7及图9，阵列基板600可包括绝缘层650、主动元件T3、信号线SL2、信号线DL3、连接结构CS3、栅极驱动电路GOA2、闸绝缘层6GI、层间绝缘层6IL1、层间绝缘层6IL2及平坦层6PL，其中绝缘层650作为阵列基板600的基板，信号线SL2作为扫描线，信号线SL2可与主动元件T3的栅极属同一膜层，驱动单元DU3与信号线DL3及信号线SL2电性连接，信号线SL2与栅极驱动电路GOA2电性连接。换言的，在本实施方式中，配置在像素单元区域U3内的主动元件T3与显示元件O3是分别位在阵列基板600与阵列基板200中，亦即彼此电性连接主动元件T3与显示元件O3是设置于同一像素单元区域U3内的不同水平面上。绝缘层650、闸绝缘层6GI、层间绝缘层6IL1、层间绝缘层6IL2及平坦层6PL可与图2的实施方式中对应者(即绝缘层150、闸绝缘层GI、层间绝缘层IL1、层间绝缘层IL2及平坦层PL)相同或相似，故相关说明即不再赘述。栅极驱动电路GOA2可由任何所属技术领域中技术人员所周知的用于显示面板的任一栅极驱动电路来实现，故于此不加以赘述。
请再次同时参照图7及图9，在本实施方式中，阵列基板200中的显示元件O3可通过异方性导电层ACF、异方性导电层ACF2及接垫P5而与阵列基板600中的主动元件T3电性连接。根据前述任一实施方式的描述，任何所属技术领域中技术人员应可理解，为了避免阵列基板200的绝缘层150因以异方性导电层ACF进行接合制程而产生破裂，显示面板50可包括与显示元件O3电性连接的接垫，且所述接垫以前述实施方式中的接垫P来实现。另一方面，在本实施方式中，异方性导电层ACF2是配置于阵列基板500与阵列基板600之间。
请同时参照图7与图8，在本实施方式中，阵列基板500中的主动元件T2可通过接垫P2、异方性导电层ACF2及异方性导电层ACF3而与线路层300电性连接。也就是说，在本实施方式中，接垫P2是配置在异方性导电层ACF2邻近阵列基板500的上表面上，且异方性导电层ACF3是配置于阵列基板600与线路层300之间。
请同时参照图7与图9，在本实施方式中，阵列基板600中的主动元件T3可通过接垫P3及异方性导电层ACF3而与线路层300电性连接。也就是说，在本实施方式中，接垫P3是配置在异方性导电层ACF3邻近阵列基板600的上表面上。
请参照图7，在本实施方式中，栅极驱动电路GOA通过异方性导电层ACF、异方性导电层ACF2、异方性导电层ACF3及异方性导电层ACF1而与电子元件E电性连接，栅极驱动电路GOA1通过异方性导电层ACF2、异方性导电层ACF3及异方性导电层ACF1而与电子元件E电性连接，栅极驱动电路GOA2通过异方性导电层ACF3及异方性导电层ACF1而与电子元件E电性连接。另外，根据前述任一实施方式的描述，任何所属技术领域中技术人员应可理解，类似于栅极驱动电路GOA，为了提升制程良率，显示面板50可包括与栅极驱动电路GOA1电性连接的多个接垫及包括与栅极驱动电路GOA2电性连接的多个接垫，且所述接垫以前述实施方式中的接垫P来实现。
基于前述任一实施方式及本实施方式的内容，任何所属技术领域中技术人员应可理解，本实施方式的显示面板50通过使位在异方性导电层ACF邻近于阵列基板200的上表面TS1上的所有接垫(例如接垫P1、与显示元件O2电性连接的接垫、与显示元件O3电性连接的接垫、与栅极驱动电路GOA电性连接的接垫)分别包括嵌入部及突出部(例如嵌入部Pa1及突出部Pb1)，使位在异方性导电层ACF2邻近于阵列基板200的上表面上的所有接垫(例如接垫P2、与栅极驱动电路GOA1电性连接的接垫)分别包括嵌入部及突出部(例如嵌入部Pa2及突出部Pb2)，使位在异方性导电层ACF3邻近于阵列基板200的上表面上的所有接垫(例如接垫P3、与栅极驱动电路GOA2电性连接的接垫)分别包括嵌入部及突出部(例如嵌入部Pa3及突出部Pb3)，以及使位在异方性导电层ACF1邻近于阵列基板200的上表面上的所有接垫(例如与多条汇集线L电性连接的多个接垫)分别包括嵌入部及突出部，可有效提升制程良率。
另外，本实施方式的显示面板50通过包括彼此堆叠的多个阵列基板(即阵列基板200、阵列基板500及阵列基板600)，使得位于同一像素单元区域内的主动元件及显示元件可配置在不同的阵列基板中，例如：位于同一像素单元区域U2内的主动元件T2及显示元件O2分别配置在阵列基板500及阵列基板200中，位于同一像素单元区域U3内的主动元件T3及显示元件O3分别配置在阵列基板600及阵列基板200中。如此一来，本实施方式的显示面板50的每一像素单元区域的布局面积可缩小，借此提高分辨率。
另外，由于本实施方式的显示面板50包括设置有多条汇集线L的线路层300，因此电子元件E的尺寸可缩小。
另外，在图7所示的显示面板50中，阵列基板200、阵列基板500及阵列基板600皆包括栅极驱动电路，但本发明并不限于此。以下，将参照图10针对其他的实施形态进行说明。在此必须说明的是，下述实施方式沿用了前述实施方式的元件符号与部分内容，其中采用相同或相似的符号来表示相同或相似的元件，并且省略了相同技术内容的说明。关于省略部分的说明可参考前述实施方式，下述实施方式不再重复赘述。
图10是依照本发明的另一实施方式的显示面板的各膜层的电路及信号路径示意图。请同时参照图10及图7，图10的显示面板60与图7的显示面板50相似，因此相同或相似的元件以相同或相似的符号表示，并且省略了相同技术内容的说明。关于省略部分的说明可参考前述实施方式。以下，将就图10的显示面板60与图7的显示面板50间的差异处做说明。
请同时参照图10及图7，图10的显示面板60与图7的显示面板50的主要差别在于：图10的显示面板60只有线路层300包括栅极驱动电路GOA3；而图7的显示面板50的阵列基板200、阵列基板500及阵列基板600分别包括栅极驱动电路GOA、栅极驱动电路GOA1及栅极驱动电路GOA2。也就是说，在本实施方式中，信号线SL通过异方性导电层ACF、异方性导电层ACF2及异方性导电层ACF3而与栅极驱动电路GOA3电性连接，信号线SL1通过异方性导电层ACF2及异方性导电层ACF3而与栅极驱动电路GOA3电性连接，信号线SL2通过异方性导电层ACF3而与栅极驱动电路GOA3电性连接，且栅极驱动电路GOA3与多条汇集线L电性连接。根据前述任一实施方式的描述，任何所属技术领域中技术人员应可理解，为了提升制程良率，显示面板60可包括与信号线SL、信号线SL1及信号线SL2电性连接的多个接垫，且所述接垫以前述实施方式中的接垫P来实现。
基于前述任一实施方式及本实施方式的内容，任何所属技术领域中技术人员应可理解，本实施方式的显示面板60通过使位在异方性导电层ACF邻近于阵列基板200的上表面TS1上的所有接垫(例如接垫P1、与显示元件O2电性连接的接垫、与显示元件O3电性连接的接垫、与信号线SL电性连接的接垫)分别包括嵌入部及突出部(例如嵌入部Pa1及突出部Pb1)，使位在异方性导电层ACF2邻近于阵列基板200的上表面上的所有接垫(例如接垫P2、与信号线SL1电性连接的接垫)分别包括嵌入部及突出部(例如嵌入部Pa2及突出部Pb2)，使位在异方性导电层ACF3邻近于阵列基板200的上表面上的所有接垫(例如接垫P3、与信号线SL2电性连接的接垫)分别包括嵌入部及突出部(例如嵌入部Pa3及突出部Pb3)，以及使位在异方性导电层ACF1邻近于阵列基板200的上表面上的所有接垫(例如与多条汇集线L电性连接的多个接垫)分别包括嵌入部及突出部，可有效提升制程良率。
另外，本实施方式的显示面板60通过包括彼此堆叠的多个阵列基板(即阵列基板200、阵列基板500及阵列基板600)，使得位于同一像素单元区域内的主动元件及显示元件可配置在不同的阵列基板中。如此一来，本实施方式的显示面板60的每一像素单元区域的布局面积可缩小，借此提高分辨率。
另外，由于本实施方式的显示面板60包括设置有多条汇集线L的线路层300，因此电子元件E的尺寸可缩小。
另外，在图1A至图1H所示的显示面板10的制造方法中，形成在牺牲层120中的凹口V1贯穿牺牲层120(如图1B所示)，但本发明并不限于此。以下，将参照图11针对其他的实施形态进行说明。在此必须说明的是，下述实施方式沿用了前述实施方式的元件符号与部分内容，其中采用相同或相似的符号来表示相同或相似的元件，并且省略了相同技术内容的说明。关于省略部分的说明可参考前述实施方式，下述实施方式不再重复赘述。
图11是依照本发明的另一实施方式的显示面板的制造流程中的一步骤的剖面示意图。请参照图11，在本实施方式中，对牺牲层120进行图案化制程以形成的凹口V3不贯穿牺牲层120。换言的，在本实施方式中，凹口V3不贯穿牺牲层120的相对设置的表面S1。虽然本发明未公开此实施方式的显示面板的制造流程中的其他步骤，但根据前述针对显示面板10的制造方法的相关描述(即针对图1A至图1H的相关描述)，任何所属领域中技术人员应可理解，此实施方式的显示面板的制造方法以及此实施方式的显示面板的具体结构及布局等，于此不详加描述。
综上所述，前述各实施方式的显示面板通过所包括的接垫配置于阵列基板的基板的下表面上，且包括位于阵列基板的基板中的嵌入部以及突出于阵列基板的基板的下表面的突出部，借此使得将阵列基板通过异方性导电层而与电子元件接合时，可在接垫与电子元件实现电性连接的情况下，避免接垫周围的阵列基板的基板产生破裂，借此提升制程良率。
虽然本发明已以实施方式公开如上，然其并非用以限定本发明，任何所属技术领域中技术人员，在不脱离本发明的精神和范围内，当可作些许的变动与润饰，故本发明的保护范围当视权利要求所界定者为准。

Claims (20)

1.一种显示面板，包括：
一第一阵列基板，包括：
一第一基板，具有相对设置的一上表面及一下表面；
一第一主动元件，配置于该第一基板的该上表面上；
一第一显示元件，配置于该第一基板的该上表面上且与该第一主动元件电性连接；以及
一第二显示元件，配置于该第一基板的该上表面上，且与该第一显示元件分离设置；以及
一第一接垫与一第二接垫，配置于该第一基板的该下表面上，其中，该第一接垫与该第二接垫分离地设置，并且该第一主动元件电性连接该第一接垫，该第二显示元件电性连接该第二接垫，该第一接垫与该第二接垫分别包括一嵌入部及一突出部，该嵌入部位于该第一基板中，且该突出部突出于该第一基板的该下表面。
2.如权利要求1所述的显示面板，其中，该第一接垫的该嵌入部的边缘于该第一基板上的垂直投影与该第一接垫的该突出部的边缘于该第一基板上的垂直投影相距1微米至1000微米，该第二接垫的该嵌入部的边缘于该第一基板上的垂直投影与该第二接垫的该突出部的边缘于该第一基板上的垂直投影相距1微米至1000微米。
3.如权利要求1所述的显示面板，其中，该第一阵列基板还包括：
一第二主动元件，配置于该第一基板的该上表面上，与该第一主动元件分离设置，且电性连接该第二显示元件以及该第二接垫。
4.如权利要求3所述的显示面板，还包括一线路层，通过一异方性导电层及该第一接垫以及该第二接垫与该第一阵列基板电性连接，其中该异方性导电层介于该第一阵列基板与该线路层之间。
5.如权利要求4所述的显示面板，其中，该第一阵列基板还包含一信号线设置于该第一基板的该上表面上，电性连接于该第一主动元件与该第一接垫之间，该线路层包括栅极驱动电路。
6.如权利要求1所述的显示面板，还包括：
一第一异方性导电层，配置于该第一基板的该下表面上；
一第二阵列基板，包括：
一第二基板；以及
一第二主动元件，配置于该第二基板上，其中，该第一异方性导电层介于该第一阵列基板与该第二阵列基板之间，且该第二主动元件经由该第一异方性导电层以及该第二接垫电性连接于该第一阵列基板的该第二显示元件；以及
多个第三接垫，配置于该第二基板的一下表面上，其中，各该第三接垫包括该嵌入部及该突出部，该第三接垫的该嵌入部位于该第二基板中，且该第三接垫的该突出部突出于该第二基板的该下表面。
7.如权利要求6所述的显示面板，还包括一线路层，通过一第二异方性导电层及所述第三接垫与该第二阵列基板电性连接，其中，该第二异方性导电层介于该第二阵列基板与该线路层之间。
8.如权利要求7所述的显示面板，其中，该第二阵列基板还包含一信号线设置于该第二基板的一上表面上，电性连接于该第二主动元件与所述第三接垫其中一者之间，该线路层包括栅极驱动电路。
9.如权利要求6所述的显示面板，还包括一电子元件，通过一第二异方性导电层及所述第三接垫与该第二阵列基板电性连接，其中，该第二异方性导电层介于该第二阵列基板与该电子元件之间。
10.如权利要求1所述的显示面板，还包括一电子元件，通过一异方性导电层及该第一接垫及该第二接垫与该第一阵列基板电性连接，其中，该异方性导电层介于该第一阵列基板与该电子元件之间。
11.如权利要求1所述的显示面板，其中，该嵌入部与该突出部属于同一膜层。
12.如权利要求1所述的显示面板，其中，该突出部的突出高度与该嵌入部的厚度相等。
13.如权利要求1所述的显示面板，其中，该第一阵列基板还包括：
一连接结构，位于该第一基板中，且电性连接该第一接垫与该第一主动元件。
14.一种显示面板的制造方法，包括：
于一载板上按序形成一离型层及一牺牲层；
进行一第一图案化制程，以于该牺牲层中形成一凹口；
形成一接垫于该离型层上，其中该接垫包括一嵌入部及一突出部，该突出部填入该凹口中，该嵌入部位于该牺牲层上且与该突出部的两端接触；
形成一绝缘层于该接垫及该牺牲层上，以使该接垫的该嵌入部位于该绝缘层中；
形成一主动元件及一显示元件于该绝缘层上，其中，该主动元件与该显示元件电性连接，且该主动元件与该接垫电性连接；
使该离型层与该牺牲层分离，以暴露出该接垫的该突出部；以及
移除该牺牲层，以暴露出该接垫的该嵌入部及形成一阵列基板。
15.如权利要求14所述的显示面板的制造方法，其中，形成该接垫于该离型层上的方法包括：
形成填入该凹口的一导电材料层于该离型层上；以及
进行一第二图案化制程，以形成该接垫。
16.如权利要求14所述的显示面板的制造方法，其中，移除该牺牲层的方法包括一蚀刻制程，且该牺牲层对该接垫的蚀刻选择比大于5。
17.如权利要求16所述的显示面板的制造方法，其中，该牺牲层的材质包括钼(Mo)、铝(Al)、银(Ag)或铟锡氧化物(ITO)，且该接垫的材质包括钛(Ti)或钼(Mo)。
18.如权利要求14所述的显示面板的制造方法，还包括：
使该阵列基板通过一异方性导电层与一电子元件、一线路层或另一阵列基板接合。
19.如权利要求14所述的显示面板的制造方法，其中，该凹口贯穿该牺牲层。
20.如权利要求14所述的显示面板的制造方法，其中，该凹口不贯穿该牺牲层。
CN201811586722.4A 2018-10-22 2018-12-25 显示面板及其制造方法 Active CN109638061B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW107137169A TWI671572B (zh) 2018-10-22 2018-10-22 顯示面板及其製造方法
TW107137169 2018-10-22

Publications (2)

Publication Number Publication Date
CN109638061A CN109638061A (zh) 2019-04-16
CN109638061B true CN109638061B (zh) 2020-12-08

Family

ID=66077178

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811586722.4A Active CN109638061B (zh) 2018-10-22 2018-12-25 显示面板及其制造方法

Country Status (3)

Country Link
US (2) US10879339B2 (zh)
CN (1) CN109638061B (zh)
TW (1) TWI671572B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109585462A (zh) * 2019-01-23 2019-04-05 京东方科技集团股份有限公司 一种阵列基板及其制作方法、柔性显示面板、拼接屏
CN110265432B (zh) * 2019-04-11 2022-06-07 京东方科技集团股份有限公司 显示面板及其制作方法、显示装置
TWI702579B (zh) * 2019-05-07 2020-08-21 友達光電股份有限公司 軟性顯示器
CN110400809A (zh) * 2019-07-24 2019-11-01 深圳市华星光电半导体显示技术有限公司 TFT驱动背板及Micro-LED显示器
CN112599532A (zh) * 2019-10-01 2021-04-02 财团法人工业技术研究院 电子装置
KR20210117380A (ko) 2020-03-18 2021-09-29 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 제조 방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102445802A (zh) * 2010-10-12 2012-05-09 乐金显示有限公司 用于液晶显示装置的阵列基板及其制造方法
CN103091912A (zh) * 2011-11-07 2013-05-08 瀚宇彩晶股份有限公司 阵列基板与具有该阵列基板的液晶面板及其制造方法
CN104035253A (zh) * 2014-05-26 2014-09-10 京东方科技集团股份有限公司 阵列基板及其制备方法、显示面板

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6154366A (en) * 1999-11-23 2000-11-28 Intel Corporation Structures and processes for fabricating moisture resistant chip-on-flex packages
TW511405B (en) * 2000-12-27 2002-11-21 Matsushita Electric Ind Co Ltd Device built-in module and manufacturing method thereof
TW550997B (en) * 2001-10-18 2003-09-01 Matsushita Electric Ind Co Ltd Module with built-in components and the manufacturing method thereof
FI20031341A (fi) * 2003-09-18 2005-03-19 Imbera Electronics Oy Menetelmä elektroniikkamoduulin valmistamiseksi
JP4325498B2 (ja) * 2004-07-07 2009-09-02 セイコーエプソン株式会社 液晶表示装置および電子機器
KR101822012B1 (ko) * 2010-12-07 2018-01-26 삼성디스플레이 주식회사 유기전계발광 표시 장치 및 그 제조 방법
KR101191865B1 (ko) 2011-04-20 2012-10-16 한국기계연구원 금속 배선이 함몰된 유연 기판의 제조방법 및 이에 따라 제조되는 유연 기판
US9391041B2 (en) * 2012-10-19 2016-07-12 Taiwan Semiconductor Manufacturing Company, Ltd. Fan-out wafer level package structure
JP6308007B2 (ja) * 2013-07-16 2018-04-11 ソニー株式会社 配線基板および配線基板の製造方法
US9059123B2 (en) * 2013-07-24 2015-06-16 International Business Machines Corporation Active matrix using hybrid integrated circuit and bipolar transistor
US9222961B1 (en) * 2014-07-29 2015-12-29 Chung Hua University Vertical probe card and method for manufacturing the same
US9999136B2 (en) * 2014-12-15 2018-06-12 Ge Embedded Electronics Oy Method for fabrication of an electronic module and electronic module
US9439292B1 (en) * 2015-03-06 2016-09-06 Kinsus Interconnect Technology Corp. Method for manufacturing a circuit board with buried element having high density pin count and the circuit board structure
US10264669B2 (en) * 2015-05-01 2019-04-16 Research Triangle Institute Flexible electronic assemblies with embedded electronic devices and methods for their fabrication
JP6776074B2 (ja) * 2016-09-16 2020-10-28 株式会社東芝 圧電デバイスおよび超音波装置
TWI610281B (zh) * 2017-03-09 2018-01-01 友達光電股份有限公司 顯示面板

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102445802A (zh) * 2010-10-12 2012-05-09 乐金显示有限公司 用于液晶显示装置的阵列基板及其制造方法
CN103091912A (zh) * 2011-11-07 2013-05-08 瀚宇彩晶股份有限公司 阵列基板与具有该阵列基板的液晶面板及其制造方法
CN104035253A (zh) * 2014-05-26 2014-09-10 京东方科技集团股份有限公司 阵列基板及其制备方法、显示面板

Also Published As

Publication number Publication date
US20200127073A1 (en) 2020-04-23
US20210057516A1 (en) 2021-02-25
US11251257B2 (en) 2022-02-15
TW202016616A (zh) 2020-05-01
TWI671572B (zh) 2019-09-11
CN109638061A (zh) 2019-04-16
US10879339B2 (en) 2020-12-29

Similar Documents

Publication Publication Date Title
CN109638061B (zh) 显示面板及其制造方法
US11437446B2 (en) Semiconductor device including detection electrodes applicable for a touch sensor
KR101469485B1 (ko) 유기 발광 표시 장치 및 이의 제조 방법
JP4487318B2 (ja) 液晶表示装置及びその製造方法
JP5311531B2 (ja) 半導体チップの実装された表示パネル
CN110518054B (zh) 显示装置及其制造方法
TWI441198B (zh) 面板及其製法
US11853519B2 (en) Touch substrate and manufacturing method therefor, touch display substrate, and touch display device
KR101701021B1 (ko) 표시 장치 및 그의 제조 방법
WO2014034512A1 (ja) 薄膜トランジスタ基板及び表示装置
JP2017151371A (ja) 表示装置
CN107086232B (zh) 显示装置
JP6427360B2 (ja) 表示装置
CN107452767B (zh) 显示装置
US7656468B2 (en) Display device and manufacturing method of the display device
JP2017152178A (ja) 表示装置の製造方法、及び、表示装置
JP2008090147A (ja) 接続端子基板及びこれを用いた電子装置
US10714705B2 (en) Organic light emitting display device
EP4020578A2 (en) Display device and method of manufacturing the same
WO2018193681A1 (ja) 表示装置、および表示装置の製造方法
CN110085605B (zh) 显示装置
US20200319523A1 (en) Display panel, display apparatus and method of fabricating display panel
CN113745277A (zh) 显示装置
US20240122012A1 (en) Display device
US20240081114A1 (en) Display device

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant