WO2018193681A1 - 表示装置、および表示装置の製造方法 - Google Patents
表示装置、および表示装置の製造方法 Download PDFInfo
- Publication number
- WO2018193681A1 WO2018193681A1 PCT/JP2018/002324 JP2018002324W WO2018193681A1 WO 2018193681 A1 WO2018193681 A1 WO 2018193681A1 JP 2018002324 W JP2018002324 W JP 2018002324W WO 2018193681 A1 WO2018193681 A1 WO 2018193681A1
- Authority
- WO
- WIPO (PCT)
- Prior art keywords
- display device
- wiring
- insulating film
- substrate
- film
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims description 37
- 238000004519 manufacturing process Methods 0.000 title claims description 24
- 239000000758 substrate Substances 0.000 claims abstract description 101
- 239000010410 layer Substances 0.000 claims description 44
- 239000004065 semiconductor Substances 0.000 claims description 15
- 239000011229 interlayer Substances 0.000 claims description 13
- 230000015572 biosynthetic process Effects 0.000 claims description 8
- 229910010272 inorganic material Inorganic materials 0.000 claims description 6
- 239000011147 inorganic material Substances 0.000 claims 1
- 230000001681 protective effect Effects 0.000 description 42
- 239000003990 capacitor Substances 0.000 description 34
- 239000002346 layers by function Substances 0.000 description 11
- 239000000463 material Substances 0.000 description 10
- 229920000642 polymer Polymers 0.000 description 10
- 239000012535 impurity Substances 0.000 description 9
- 238000002161 passivation Methods 0.000 description 8
- 238000005452 bending Methods 0.000 description 7
- 229920002120 photoresistant polymer Polymers 0.000 description 7
- 238000005192 partition Methods 0.000 description 6
- 125000006850 spacer group Chemical group 0.000 description 6
- 239000004642 Polyimide Substances 0.000 description 5
- 229920001721 polyimide Polymers 0.000 description 5
- -1 polysiloxane Polymers 0.000 description 5
- 239000004925 Acrylic resin Substances 0.000 description 4
- 229920000178 Acrylic resin Polymers 0.000 description 4
- 150000002484 inorganic compounds Chemical class 0.000 description 4
- 239000004973 liquid crystal related substance Substances 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 229920000728 polyester Polymers 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 239000000853 adhesive Substances 0.000 description 3
- 230000001070 adhesive effect Effects 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 239000003822 epoxy resin Substances 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 239000011521 glass Substances 0.000 description 3
- 229920000515 polycarbonate Polymers 0.000 description 3
- 239000004417 polycarbonate Substances 0.000 description 3
- 229920000647 polyepoxide Polymers 0.000 description 3
- 239000010453 quartz Substances 0.000 description 3
- 239000004952 Polyamide Substances 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000001747 exhibiting effect Effects 0.000 description 2
- 229920003207 poly(ethylene-2,6-naphthalate) Polymers 0.000 description 2
- 229920002647 polyamide Polymers 0.000 description 2
- 239000011112 polyethylene naphthalate Substances 0.000 description 2
- 229920000139 polyethylene terephthalate Polymers 0.000 description 2
- 239000005020 polyethylene terephthalate Substances 0.000 description 2
- 239000002861 polymer material Substances 0.000 description 2
- 229920000098 polyolefin Polymers 0.000 description 2
- 125000000123 silicon containing inorganic group Chemical group 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- NIXOWILDQLNWCW-UHFFFAOYSA-M Acrylate Chemical compound [O-]C(=O)C=C NIXOWILDQLNWCW-UHFFFAOYSA-M 0.000 description 1
- 239000004215 Carbon black (E152) Substances 0.000 description 1
- PXGOKWXKJXAPGV-UHFFFAOYSA-N Fluorine Chemical compound FF PXGOKWXKJXAPGV-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 239000003522 acrylic cement Substances 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000003618 dip coating Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000005401 electroluminescence Methods 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- 229930195733 hydrocarbon Natural products 0.000 description 1
- 150000002430 hydrocarbons Chemical class 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 150000002894 organic compounds Chemical class 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000000379 polymerizing effect Effects 0.000 description 1
- 229920001296 polysiloxane Polymers 0.000 description 1
- 230000003405 preventing effect Effects 0.000 description 1
- 238000007639 printing Methods 0.000 description 1
- 239000002994 raw material Substances 0.000 description 1
- 239000012495 reaction gas Substances 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 238000005507 spraying Methods 0.000 description 1
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1345—Conductors connecting electrodes to cell terminals
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
- G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
- G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
- G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
- H05B33/00—Electroluminescent light sources
- H05B33/02—Details
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
- H05B33/00—Electroluminescent light sources
- H05B33/02—Details
- H05B33/06—Electrode terminals
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
- H05B33/00—Electroluminescent light sources
- H05B33/10—Apparatus or processes specially adapted to the manufacture of electroluminescent light sources
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
- H05B33/00—Electroluminescent light sources
- H05B33/12—Light sources with substantially two-dimensional radiating surfaces
- H05B33/22—Light sources with substantially two-dimensional radiating surfaces characterised by the chemical or physical composition or the arrangement of auxiliary dielectric or reflective layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
Definitions
- One of the embodiments of the present invention relates to a display device, a flexible display device, and a manufacturing method thereof.
- the present invention relates to a display device having high reliability, a flexible display device, and a manufacturing method thereof.
- a typical example of a display device is a liquid crystal display device or an organic EL display device.
- These display devices include a plurality of pixels on a substrate, and each pixel is provided with a display element such as a liquid crystal element or an organic EL (Electroluminescence) element (hereinafter referred to as a light emitting element).
- a display element such as a liquid crystal element or an organic EL (Electroluminescence) element (hereinafter referred to as a light emitting element).
- Each of the liquid crystal element and the light-emitting element includes a layer containing a compound exhibiting liquid crystallinity between a pair of electrodes or a layer containing an organic compound exhibiting light-emitting property (hereinafter referred to as an EL layer), It is driven by applying a voltage to or supplying a current.
- Patent Documents 1 to 3 disclose a flexible display device having a light emitting element as a display element.
- JP 2012-238005 A Japanese Patent Laying-Open No. 2015-2177 US Patent Application Publication No. 2016/0174304
- the display device includes a substrate having a display area for displaying an image, a terminal area provided around the display area, and a wiring area.
- the display device further includes an insulating film located on the display region, the terminal region, and the wiring region and provided on the substrate.
- the display device also has a plurality of display elements on the insulating film in the display area, a terminal on the insulating film in the terminal area, a wiring located on the insulating film in the wiring area, and a wiring extending from the display area to the terminal Have
- the insulating film has a groove intersecting with the wiring.
- One embodiment of the present invention is a method for manufacturing a display device.
- the manufacturing method includes forming a base film on a substrate, forming a display region including a pixel having a semiconductor film, a gate electrode, and a gate insulating film on the base film, and forming a base film located outside the display region A part of the substrate is exposed by partially removing the gate insulating film, and a wiring electrically connected to the pixel is formed on the base film located outside the display region so as to be in contact with the exposed substrate. Including that.
- 1 is a schematic top view of a display device according to an embodiment of the present invention.
- 1 is a schematic cross-sectional view of a display device according to an embodiment of the present invention.
- 1 is a schematic top view of a display device according to an embodiment of the present invention.
- 1 is a schematic cross-sectional view of a display device according to an embodiment of the present invention.
- 1 is a schematic cross-sectional view of a display device according to an embodiment of the present invention.
- 1 is a schematic cross-sectional view of a display device according to an embodiment of the present invention.
- 1 is a schematic top view of a display device according to an embodiment of the present invention.
- 1 is a schematic top view of a display device according to an embodiment of the present invention.
- FIG. 1 is a schematic top view of a display device according to an embodiment of the present invention.
- 1 is a schematic top view of a display device according to an embodiment of the present invention.
- 1 is a schematic top view of a display device according to an embodiment of the present invention.
- 1 is a schematic top view of a display device according to an embodiment of the present invention.
- 1 is a schematic cross-sectional view of a display device according to an embodiment of the present invention.
- FIG. 6 is a schematic cross-sectional view illustrating the method for manufacturing the display device according to the embodiment of the invention.
- FIG. 6 is a schematic cross-sectional view illustrating the method for manufacturing the display device according to the embodiment of the invention.
- FIG. 6 is a schematic cross-sectional view illustrating the method for manufacturing the display device according to the embodiment of the invention.
- FIG. 6 is a schematic cross-sectional view illustrating the method for manufacturing the display device according to the embodiment of the invention.
- FIG. 6 is a schematic cross-sectional view illustrating the method for manufacturing the display device according to the embodiment of the invention.
- FIG. 6 is a schematic cross-sectional view illustrating the method for manufacturing the display device according to the embodiment of the invention.
- FIG. 6 is a schematic cross-sectional view illustrating the method for manufacturing the display device according to the embodiment of the invention.
- FIG. 6 is a schematic cross-sectional view illustrating the method for manufacturing the display device according to the embodiment of the invention.
- FIG. 6 is a schematic cross-sectional view illustrating the method for manufacturing the display device according to the embodiment of the invention.
- An object of the embodiment of the present invention is to provide a display device using a flexible substrate and a manufacturing method thereof.
- the plurality of films when a single film is processed to form a plurality of films, the plurality of films may have different functions and roles.
- the plurality of films are derived from films formed as the same layer in the same process, and have the same layer structure and the same material. Therefore, these plural films are defined as existing in the same layer.
- a structure is exposed from another structure means an aspect in which a part of a structure is not covered by another structure.
- the part which is not covered with the structure includes an aspect covered with another structure.
- FIG. 1 shows a schematic top view of a display device 100 of the present embodiment.
- the display device 100 includes a substrate 102, and includes a structure (hereinafter referred to as a functional layer 124) in which various insulating films, conductive films, and semiconductor films patterned on the substrate 102 are stacked as described later.
- the functional layer 124 includes the pixel 104, the gate side driver circuit 108, the source side driver circuit 110, the terminal 112, and the like.
- the substrate 102 can include materials such as glass, quartz, and polymer.
- a resin such as polyimide is used. Flexibility can be imparted to the substrate 102 and the display device 100, and the display device 100 that can be deformed into an arbitrary shape can be manufactured.
- the substrate 102 may be referred to as a base material or a substrate film.
- a plurality of pixels 104 are provided, and one or a plurality of transistors or capacitors for controlling the display elements and the display elements are formed in each pixel 104.
- a display area 106 is defined by the plurality of pixels 104.
- the arrangement of the pixels 104 is arbitrary, and a stripe arrangement, a delta arrangement, a mosaic arrangement, or the like can be adopted.
- the gate side driver circuit 108 and the source side driver circuit 110 have a function of supplying a signal for driving a transistor provided in the pixel 104 and are arranged around the display region 106.
- two gate side driver circuits 108 are provided so as to sandwich the display region 106, but a single gate side driver circuit 108 may be formed on the substrate 102.
- the number of source side drive circuits 110 is not limited.
- the source side driver circuit 110 may be formed on the substrate 102 by the functional layer 124 described above, or may be formed by mounting an integrated circuit or the like provided on a substrate different from the substrate 102 on the substrate 102. Good.
- an integrated circuit is mounted as the source side driver circuit 110 will be described.
- a plurality of wirings 114 extend from the gate side driver circuit 108, the source side driver circuit 110, and the display region 106 in the direction of the edge of the substrate 102.
- the wiring 114 is exposed at the end, and forms a plurality of terminals 112 arranged along one side (for example, a short side) of the substrate 102.
- An FPC (flexible printed circuit board) 116 such as a flexible printed circuit (FPC) board is provided so as to cover the terminal 112 and to be electrically connected to the terminal 112.
- FPC flexible printed circuit board
- Various signals supplied from an external circuit are supplied to the gate side driver circuit 108, the source side driver circuit 110, and the pixel 104 through the FPC 116, the terminal 112, and the wiring 114.
- the pixels 104 are controlled based on these signals, and an image is displayed on the display area 106.
- an area including the terminal 112 of the substrate 102 is defined as a terminal area 122, and an area between the terminal area 122 and the display area 106 is defined as a wiring area 120.
- a wiring 114 is provided on the wiring region 120.
- FIG. 2 is a schematic cross-sectional view taken along the chain line AA ′ in FIG. 1 when the display device 100 is folded.
- 1 shows an example in which the substrate 102 is not folded in the wiring region 120, but in the example shown in FIG. 2, the substrate 102 is folded in the wiring region 120 so that the display region 106 and the terminal region 122 overlap.
- a functional layer 124 is formed on one main surface (first surface, upper side of the substrate 102 in FIG. 2) of the substrate 102.
- a front protective film 126 may be provided on the functional layer 124 as an arbitrary configuration.
- the back side protective film 128 can be provided as an arbitrary configuration on the other main surface (second surface) of the substrate 102.
- the back side protective film 128 is divided into two parts (a first back side protective film 128a and a second back side protective film 128b), which may be separated from each other or integrated.
- the first back side protective film 128a is provided such that the display area 106 is positioned between the first back side protective film 128a and the front side protective film 126.
- the second back side protective film 128 b is provided so that the substrate 102 is positioned between the second back side protective film 128 b and the terminal 112.
- the wiring 114 described above extends from the display area 106 to the terminal area 122 through the wiring area 120.
- a protective film 130 for protecting the wiring 114 and the source side driver circuit 110 may be provided on the first surface of the substrate 102 in the wiring region 120. A part of the protective film 130 may overlap with the FPC 116.
- a spacer 118 may be provided between the first back side protective film 128a and the second back side protective film 128b.
- the spacer 118 has a head portion for filling a space formed by the folded wiring region 120 and a flat portion that is connected to the head portion and is sandwiched between the first back side protective film 128a and the second back side protective film 128b. be able to.
- the shape of the display device 100 can be stabilized.
- FIG. 3 is an enlarged top view of regions 120a, 120b, 120c (see FIG. 1) in the wiring region 120, and FIG. Shown in 4A, 4B, and 4C, respectively.
- FIG. 3 a top view of the wiring region 120 between the plurality of terminals 112 of the substrate 102 and the substrate 102 is drawn, and components formed above the wiring 114 are omitted.
- an insulating film 132 constituted by a part of the functional layer 124 is provided in the wiring region 120 so as to be in contact with the substrate 102.
- the insulating film 132 can include an inorganic compound. Therefore, hereinafter, the insulating film 132 is referred to as a first inorganic insulating film.
- the first inorganic insulating film 132 may have a structure in which a plurality of insulating films are stacked, or may be configured by a single insulating film.
- one or a plurality of grooves 134 are formed in the first inorganic insulating film 132.
- the groove 134 may be formed so as to extend parallel to the bending direction (the direction in which the plurality of terminals 112 are arranged, that is, the direction parallel to the short side of the substrate 102) (FIG. 3).
- Each groove 134 may have a continuous structure so as to reach from one long side of the substrate 102 to the other long side.
- the plurality of wirings 114 are formed in contact with the upper surface of the first inorganic insulating film 132 in the wiring region 120.
- the wiring 114 intersects with the groove 134 and can contact the substrate 102 in the groove 134. Therefore, the wiring 114 has a zigzag shape in a cross section perpendicular to the main surface of the substrate 102 (see FIG. 4A).
- a protective film 130 is provided on the wiring 114, and one or a plurality of insulating films can be provided between the wiring 114 and the protective film 130.
- a planarization film 144 or an insulating film 136 can be provided between the wiring 114 and the protective film 130.
- the insulating film 136 can also contain an inorganic compound and is constituted by a part of the functional layer 124.
- the insulating film 136 is referred to as a second inorganic insulating film.
- the second inorganic insulating film 136 may be composed of a single film or may be composed of a plurality of films.
- the planarizing film 144 and the second inorganic insulating film 136 are not necessarily provided in the wiring region 120.
- the planarization film 144 is provided, the planarization film is in contact with the substrate 102 in the groove 134 (FIG. 4C), but when the second inorganic insulating film 136 is provided in the wiring region 120 without providing the planarization film 144, the groove At 134, the second inorganic insulating film 136 is in contact with the substrate 102.
- the wiring 114 may have a width W ⁇ b> 1 in the groove 134 that is larger than a width W ⁇ b> 2 of a portion overlapping the first inorganic insulating film 132.
- the adhesion strength between the wiring 114 and the substrate 102 can be increased in this manner.
- the wiring 114 may be orthogonal to the groove 134 as shown in FIGS. 3 and 5, but the wiring 114 may intersect the groove 134 obliquely as shown in FIG. 6, for example.
- the groove 134 may be formed to be inclined with respect to the short side and the long side of the substrate 102. In this case, the groove 134 extends in a direction inclined with respect to the direction in which the wiring 114 extends.
- the groove 134 may be composed of a plurality of straight portions inclined from the short side or the long side of the substrate 102 in a plane parallel to the upper surface of the substrate 102.
- the plurality of grooves 134 are provided inclined from the long side direction, and the short side of the substrate 102 is sandwiched between the plurality of inclined grooves 134.
- a groove 134 may be formed in parallel with the groove 134.
- the groove 134 may have a zigzag shape in a plane parallel to the upper surface of the substrate 102.
- each groove 134 has a plurality of bending points, and two linear portions sharing one bending point may be inclined from the long side and the short side of the substrate 102, or as illustrated in FIG. In addition, one straight line portion may be parallel to the short side of the substrate 102.
- the number of wirings 114 provided between two adjacent bending points is not limited, and may be one or plural. In this way, in the bent region, the generation of problems to be described later can be prevented more efficiently, and a zigzag groove 134 is provided from an arbitrary end portion of the substrate 102 to the opposite end portion. I can do things.
- the reliability of the display device 100 can be improved by arranging the grooves 134 in this way.
- the reliability of the display device 100 can be further improved by arranging some or all of the grooves 134 with an inclination with respect to the bending direction.
- the groove 134 in the first inorganic insulating film 132 by providing the groove 134 in the first inorganic insulating film 132, the growth of cracks can be stopped.
- the first inorganic insulating film 132 does not exist further from there, and thus the growth of the crack 146a stops.
- the groove 134 Even when a crack 146b occurs and grows inside the substrate 102 (for example, point P), the growth can be stopped by the groove 134. For this reason, disconnection of the wiring 114 can be prevented.
- the groove 134 is disposed so as to be inclined with respect to the edge of the substrate, it is easy to stop before the growth of cracks proceeds. Therefore, the disconnection preventing effect of the wiring 114 is further enhanced.
- the present embodiment even when the display device 100 is folded around an axis parallel to the short side of the substrate 102 as shown in FIG. 2, a large load is not applied to the wiring 114, and disconnection or breakage of the wiring 114 is prevented. be able to.
- the substrate 102 can be more greatly deformed at the portion where the groove 134 is formed, a load on the first inorganic insulating film 132 can be reduced when the display device 100 is folded, and cracks can be generated. It can be effectively suppressed.
- the application of the present embodiment can effectively suppress the occurrence of display defects and provide a display device having high reliability.
- FIG. 12 A cross section of two adjacent pixels 104 is schematically shown in FIG. As illustrated in FIG. 12, the pixel 104 is provided with a transistor 150, a capacitor 160, an additional capacitor 170, and a light emitting element 180. There is no limitation on the number of transistors and capacitors provided in one pixel 104.
- FIG. 13 shows a structural relationship between the pixel 104 and the wiring region 120. The left cross-sectional view of FIG. 13 is a schematic cross-sectional view of a part of one pixel 104, and the right cross-sectional view is a cross-sectional schematic view taken along the chain line BB ′ of FIG. Each configuration will be described below.
- a base film 138 is provided over the substrate 102.
- the base film 138 is a film that prevents impurities from diffusing from the substrate 102 to semiconductor elements such as the transistor 150 and the capacitor 160.
- the base film 138 may have a structure in which a plurality of insulating films are stacked, or may be configured by a single insulating film.
- the transistor 150 and the capacitor 160 are provided over the base film 138.
- the transistor 150 shown here is a top-gate transistor and can include a semiconductor film 152, a gate insulating film 140, a gate electrode 154, an interlayer film 142, source / drain electrodes 156 and 158, and the like.
- the semiconductor film 152 includes a channel region 152a that overlaps with the gate electrode 154, an impurity region 152b, a low-concentration impurity region 152c, and the like.
- the capacitive element 160 includes a capacitive electrode 162 and a part of the semiconductor film 152 (impurity region 152b) overlapping therewith, the gate insulating film 140, the interlayer film 142, and a part of the source / drain electrode 158.
- a bottom-gate transistor may be used.
- a planarizing film 144 is provided on the transistor 150 and the capacitor 160 to absorb the unevenness formed by them and provide a flat upper surface.
- the planarization film 144 is provided with an opening for exposing the source / drain electrode 158.
- a connection electrode 166 may be formed in the opening as an arbitrary configuration.
- An additional capacitor insulating film 174 that covers the additional capacitor electrode 172, the connection electrode 166, and the additional capacitor electrode 172 is further provided on the planarizing film 144.
- the first electrode 182 that is electrically connected to the source / drain electrode 158 through the connection electrode 166 in the above-described opening is provided.
- the additional capacitor electrode 172, the additional capacitor insulating film 174, and the first electrode 182 constitute the additional capacitor element 170.
- a partition 178 is provided so as to cover an opening provided on the planarization film 144 and an end of the first electrode 182, and the EL layer 184 and the EL layer 184 are covered over the first electrode 182 and the partition 178.
- a second electrode 186 is provided.
- a light-emitting element 180 is formed by the first electrode 182, the EL layer 184, and the second electrode 186.
- the structure of the EL layer 184, and the EL layer 184 may have a single layer or a plurality of layers having various functions.
- the display device 100 may further include a passivation film 190 that covers the display region 106.
- the passivation film 190 includes a first layer 192, a second layer 194, and a third layer 196.
- the first layer 192 and the third layer 196 may function as a blocking film that mainly prevents impurities from entering from the outside, and the second layer 194 may have a function of providing a flat surface.
- a front protective film 126 is provided on the passivation film 190, and a first back protective film 128 a is provided below the substrate 102.
- a laminated structure including the above-described various insulating films, conductive films, and semiconductor films provided between the substrate 102 and the front protective film 126 is defined as a functional layer 124.
- an insulating film provided in the pixel 104 for example, the base film 138, the gate insulating film 140, and the interlayer film 142 can be provided also in the wiring region 120. However, it is not necessary to provide all these three films in the wiring region 120, and at least one of them may be formed.
- the first inorganic insulating film 132 includes a base film 138, a gate insulating film 140, and an interlayer film 142.
- a planarization film 144 provided in the pixel 104, an additional capacitor insulating film 174, a first layer 192 of a passivation film, a third layer 196, and the like. Can be provided. All of these films and layers are not necessarily provided in the wiring region 120.
- the planarization film 144 may be in direct contact with the protective film 130.
- the second inorganic insulating film 136 includes the additional capacitor insulating film 174 and the first layer 192 and the third layer 196 of the passivation film will be described.
- the left cross-sectional view is a schematic cross-sectional view of the pixel 104 and corresponds to the left cross-sectional view of FIG. 13.
- the right sectional view is a schematic sectional view of the wiring region 120 and corresponds to the right sectional view of FIG. 17A and 17B correspond to a cross section taken along the chain line AA ′ in FIG.
- a substrate 102 is formed on a support substrate 198.
- the support substrate 198 has a function of temporarily supporting the substrate 102.
- a glass substrate, a quartz substrate, a ceramic substrate, a metal substrate, or the like can be used as the support substrate 198.
- the substrate 102 can include a material such as glass, quartz, or a polymer.
- a polymer material use a polymer such as polyimide, polyamide, polycarbonate, or polyester, and apply wet coating methods such as spin coating, ink jet, printing, dip coating, or lamination.
- the substrate 102 can be formed over the support substrate 198.
- a base film 138 is formed on the substrate 102.
- the base film 138 can contain an inorganic compound, and examples of the inorganic compound include silicon-containing inorganic compounds such as silicon oxide, silicon nitride, silicon oxynitride, and silicon nitride oxide.
- the base film 138 can be formed using a sputtering method or a chemical vapor deposition (CVD) method.
- a semiconductor film 152, a gate insulating film 140, a gate electrode 154, a capacitor electrode 162, and an interlayer film 142 included in the transistor 150 and the capacitor 160 are formed.
- the gate insulating film 140 and the interlayer film 142 are films that form the first inorganic insulating film 132, can contain the same material as the base film 138, and can be formed by a method similar to that of the base film 138.
- Each of the base film 138, the gate insulating film 140, and the interlayer film 142 may have a single-layer structure or a stacked structure including a plurality of films containing different materials.
- the semiconductor film 152, the gate electrode 154, and the capacitor electrode 162 may be formed by applying known materials and methods.
- the base film 138, the gate insulating film 140, and the interlayer film 142 are sequentially stacked on the substrate 102, and the first inorganic insulating film 132 is formed.
- the base film 138, the gate insulating film 140, and the interlayer film 142 are etched. Specifically, the base film 138, the gate insulating film 140, and a part of the interlayer film 142 are formed so that an opening exposing the impurity region 152 b of the semiconductor film 152 in the pixel 104 and a trench 134 are formed in the wiring region 120.
- Remove. Etching can be performed, for example, by dry etching using a hydrocarbon containing fluorine as a reaction gas in the presence of plasma. This process exposes the substrate 102 in the trench 134 (FIG. 14B).
- a metal film is formed on the display region 106, the wiring region 120, and the terminal region 122, and etching is performed to form the source / drain electrodes 156 and 158 and the wiring 114 that fill the opening described above.
- the source / drain electrodes 156 and 158 are formed so as to be electrically connected to the impurity region 152 b, and the source / drain electrode 158 is provided so as to overlap with the capacitor electrode 162.
- the wiring 114 is formed so as to cover a part of the first inorganic insulating film 132 and to be in contact with the substrate 102 in the groove 134. Through the process so far, the transistor 150 and the capacitor 160 are formed.
- the terminal 112 may be formed simultaneously with the formation of the source / drain electrodes 156 and 158 and the wiring 114.
- the wiring 114 is formed by forming a photoresist on the metal film, performing patterning by exposing and developing the photoresist, and subsequently etching the metal film.
- the photoresist provided on the groove 134 is under-exposed by adjusting the exposure condition of the photoresist so as to match the portion overlapping the first inorganic insulating film 132.
- the width of the photoresist that overlaps the groove 134 is larger than the width of the photoresist that does not overlap the groove 134.
- the width W1 of the wiring 114 in the groove 134 can be made larger than the width W2 of the portion of the wiring 114 that overlaps the first inorganic insulating film.
- the planarization film 144 can include a polymer such as an epoxy resin, an acrylic resin, polyimide, polyamide, or polyester, and can be formed by applying a wet film formation method.
- the planarization film 144 is formed so as to cover the transistor 150 and the capacitor 160 of the pixel 104 and so as to cover the wiring 114 in the wiring region 120.
- connection electrode 166 can include a conductive oxide that transmits visible light, such as indium-tin oxide (ITO) and indium-zinc oxide (IZO).
- ITO indium-tin oxide
- IZO indium-zinc oxide
- a film containing a conductive oxide may be formed so as to cover the wiring 114 simultaneously with the formation of the connection electrode 166.
- the additional capacitor insulating film 174 can include a material that can be used for the base film 138, and can be formed by a method similar to that for the base film 138.
- the additional capacitor insulating film 174 is formed so that the connection electrode 166 is exposed through the opening provided in the planarizing film 144 and is formed so as to overlap the planarizing film 144 in the wiring region 120.
- a first electrode 182 that is electrically connected to the connection electrode 166 and overlaps the additional capacitance electrode 172 is formed.
- the opening, the connection electrode 166, the additional capacitor electrode 172, the first electrode 182 and the like can be formed by applying a known method. Through the process so far, the additional capacitor element 170 is formed.
- a partition 178 is formed by a wet film formation method using a polymer such as an acrylic resin, an epoxy resin, or polyimide (FIG. 15A).
- the EL layer 184 and the second electrode 186 are connected to the partition 178 and the first electrode. It is formed so as to overlap with 182 (FIG. 15B).
- the EL layer 184 and the second electrode 186 are formed using a known method or material. Through the process so far, the light emitting element 180 is formed.
- the first layer 192 is formed so as to cover the second electrode 186.
- the first layer 192 can include, for example, a silicon-containing inorganic compound, and can be formed by applying a CVD method or a sputtering method.
- the second layer 194 can contain a polymer including acrylic resin, polysiloxane, polyimide, polyester, and the like. Further, as shown in FIG. 15B, the thickness may be formed so as to absorb unevenness caused by the partition 178 and to provide a flat surface.
- the second layer 194 can be formed by a wet film formation method. Alternatively, the second layer 194 may be formed by atomizing the oligomer that is the raw material of the polymer under reduced pressure and spraying it on the first layer 192 and then polymerizing the oligomer. .
- the third layer 196 can include materials that can be used in the first layer 192 and can be formed by a method applicable to the formation of the first layer 192.
- the first layer 192 and the second layer 194 may be formed in the wiring region 120 (FIG. 15B).
- the second inorganic insulating film 136 is formed on the planarizing film 144.
- the functional layer 124 is formed by the above process.
- a front side protective film 126 is formed so as to cover the display area 106 and the gate side driving circuit 108 (FIG. 16).
- the front protective film 126 may be fixed using an acrylic adhesive or an acrylate adhesive.
- a polymer having a main skeleton of polyester such as polyethylene terephthalate or polyethylene naphthalate, polycarbonate, polyolefin, or the like can be used.
- the front side protective film 126 may not be provided in the wiring region 120.
- the FPC 116 is connected to the terminal 112 using an anisotropic conductive film (not shown) or the like, and the protective film 130 is subsequently formed (FIGS. 16 and 17A).
- the protective film 130 can be formed using an epoxy resin or an acrylic resin and applying a wet film formation method. Thereafter, light such as a laser is irradiated from the substrate 102 side to reduce the adhesive force between the substrate 102 and the support substrate 198, and the support substrate 198 is peeled from the substrate 102 using physical force.
- the first back side protective film 128a and the second back side protective film 128b are bonded to the lower surface of the substrate 102 exposed by the peeling of the support substrate 198 (FIG. 17B).
- first back side protective film 128a and the second back side protective film 128b polymers such as polyethylene terephthalate and polyethylene naphthalate, or a polymer having a main skeleton of polycarbonate, polyolefin, etc. can be used.
- a film similar to the film 126 may be used.
- the substrate 102 is bent in the wiring region 120 to be transformed into the structure shown in FIG.
- the spacer 118 may be provided so as to be sandwiched between the first back side protective film 128a and the second back side protective film 128b.
- the spacer 118, the first back side protective film 128a, and the second back side protective film 128b may be fixed using an adhesive.
- the display device 100 can be manufactured by the above process.
- the first inorganic insulating film 132 formed in the wiring region 120 is formed by using a step of forming an opening for connecting the semiconductor film 152 of the transistor 150 and the source / drain electrodes 156 and 158.
- a groove 134 can be formed. Therefore, it is not necessary to add a process for forming the groove 134, and a highly reliable display device can be provided without an increase in manufacturing cost.
- an organic EL display device is mainly exemplified as a disclosed example.
- an electronic paper type having other self-luminous display device, liquid crystal display device, electrophoretic element, or the like.
- Any flat panel display device such as a display device may be used.
- the present invention can be applied without particular limitation from small to medium size.
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Nonlinear Science (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Mathematical Physics (AREA)
- Optics & Photonics (AREA)
- Electroluminescent Light Sources (AREA)
- Manufacturing & Machinery (AREA)
- Liquid Crystal (AREA)
Abstract
表示装置は、画像を表示する表示領域と、表示領域の周囲に設けられる端子領域、および配線領域を有する基板を有する。表示装置はさらに、表示領域、端子領域、および配線領域に位置し、基板上に設けられた絶縁膜を有する。表示装置はまた、表示領域において複数の表示素子を絶縁膜上に有し、端子領域において絶縁膜上に端子を有し、配線領域において絶縁膜上に位置し、表示領域から端子に延伸する配線を有する。絶縁膜は配線と交差する溝を有する。
Description
本発明の実施形態の一つは、表示装置、可撓性表示装置、およびこれらの製造方法に関する。例えば高い信頼性を有する表示装置や可撓性表示装置、およびこれらの製造方法に関する。
表示装置の代表例として、液晶表示装置や有機EL表示装置が挙げられる。これらの表示装置は、基板上に複数の画素を備え、各画素には液晶素子や有機EL(Electroluminescence)素子(以下、発光素子と記す)などの表示素子が設けられる。液晶素子や発光素子は、一対の電極間に液晶性を示す化合物を含む層、あるいは発光性を示す有機化合物を含む層(以下、EL層と記す)をそれぞれ有しており、一対の電極間に電圧を印加する、あるいは電流を供給することで駆動される。
表示装置の基板に可撓性を付与することで、折り曲げたり湾曲させることが可能な、可撓性の表示装置(シートディスプレイ)を提供することができる。例えば特許文献1から3では、発光素子を表示素子として有する可撓性の表示装置が開示されている。
本発明の実施形態の一つは、表示装置である。表示装置は、画像を表示する表示領域と、表示領域の周囲に設けられる端子領域、および配線領域を有する基板を有する。表示装置はさらに、表示領域、端子領域、および配線領域に位置し、基板上に設けられた絶縁膜を有する。表示装置はまた、表示領域において複数の表示素子を絶縁膜上に有し、端子領域において絶縁膜上に端子を有し、配線領域において絶縁膜上に位置し、表示領域から端子に延伸する配線を有する。絶縁膜は配線と交差する溝を有する。
本発明の実施形態の一つは、表示装置の製造方法である。製造方法は、基板上に下地膜を形成すること、下地膜上に、半導体膜、ゲート電極、およびゲート絶縁膜を有する画素を含む表示領域を形成すること、表示領域外に位置する下地膜とゲート絶縁膜を部分的に除去して基板の一部を露出すること、画素に電気的に接続される配線を、露出した基板に接するように、表示領域外に位置する下地膜上に形成することを含む。
本発明に係る実施形態は、可撓性を有する基板を用いた表示装置、およびその製造方法を提供することを目的の一つとする。
以下、本発明の各実施形態について、図面等を参照しつつ説明する。但し、本発明は、その要旨を逸脱しない範囲において様々な態様で実施することができ、以下に例示する実施形態の記載内容に限定して解釈されるものではない。
図面は、説明をより明確にするため、実際の態様に比べ、各部の幅、厚さ、形状等について模式的に表される場合があるが、あくまで一例であって、本発明の解釈を限定するものではない。本明細書と各図において、既出の図に関して説明したものと同様の機能を備えた要素には、同一の符号を付して、重複する説明を省略することがある。
本発明において、ある一つの膜を加工して複数の膜を形成した場合、これら複数の膜は異なる機能、役割を有することがある。しかしながら、これら複数の膜は同一の工程で同一層として形成された膜に由来し、同一の層構造、同一の材料を有する。したがって、これら複数の膜は同一層に存在しているものと定義する。
本明細書および特許請求の範囲において、ある構造体の上に他の構造体を配置する態様を表現するにあたり、単に「上に」と表記する場合、特に断りの無い限りは、ある構造体に接するように、直上に他の構造体を配置する場合と、ある構造体の上方に、さらに別の構造体を介して他の構造体を配置する場合との両方を含むものとする。
本明細書および請求項において、「ある構造体が他の構造体から露出するという」という表現は、ある構造体の一部が他の構造体によって覆われていない態様を意味し、この他の構造体によって覆われていない部分は、さらに別の構造体によって覆われる態様も含む。
(第1実施形態)
[1.全体構成]
図1に本実施形態の表示装置100の模式的な上面図を示す。表示装置100は基板102を有しており、後述するように基板102上にパターニングされた種々の絶縁膜、導電膜、半導体膜が積層された構造体(以下、機能層124と記す)を有する。この機能層124によって画素104やゲート側駆動回路108、ソース側駆動回路110、端子112などが構成される。
[1.全体構成]
図1に本実施形態の表示装置100の模式的な上面図を示す。表示装置100は基板102を有しており、後述するように基板102上にパターニングされた種々の絶縁膜、導電膜、半導体膜が積層された構造体(以下、機能層124と記す)を有する。この機能層124によって画素104やゲート側駆動回路108、ソース側駆動回路110、端子112などが構成される。
基板102はガラスや石英、高分子などの材料を含むことができる。高分子材料としてはポリイミド等の樹脂などが用いられる。基板102、および表示装置100に可撓性を付与することができ、任意の形状に変形可能な表示装置100を製造することが可能となる。基板102が可撓性を有する場合、基板102は基材、あるいは基板フィルムと呼ばれることもある。
画素104は複数設けられ、表示素子、および表示素子を制御するための一つ、あるいは複数のトランジスタや容量素子などが各画素104に形成される。複数の画素104によって表示領域106が定義される。画素104の配列は任意であり、ストライプ配列やデルタ配列、モザイク配列などを採用することができる。
ゲート側駆動回路108、ソース側駆動回路110は、画素104に設けられるトランジスタを駆動するための信号を供給する機能を有し、表示領域106の周辺に配置される。図1では表示領域106を挟持するように二つのゲート側駆動回路108が設けられているが、単一のゲート側駆動回路108を基板102上に形成してもよい。同様に、ソース側駆動回路110の数にも制限はない。ソース側駆動回路110は、前述した機能層124によって基板102上に形成されてもよく、基板102とは異なる基板上に設けられた集積回路などを基板102上に搭載することで形成してもよい。以下、集積回路がソース側駆動回路110として搭載された例を用いて説明する。
ゲート側駆動回路108やソース側駆動回路110、表示領域106からは複数の配線114(図1では図示しない)が基板102の端部の方向に延伸する。配線114は端部で露出され、基板102の一辺(例えば短辺)に沿うように配置される複数の端子112を形成する。フレキシブル印刷回路(FPC)基板などのFPC(フレキシブルプリント回路基板)116が端子112を覆うように、かつ、端子112と電気的に接続されるように設けられる。外部回路から供給される種々の信号がFPC116、端子112、配線114を介してゲート側駆動回路108、ソース側駆動回路110、および画素104へ供給される。これらの信号に基づいて画素104が制御され、表示領域106上に映像が表示される。
本明細書、および請求項では、基板102の端子112を含む領域を端子領域122と定義し、端子領域122と表示領域106に挟まれる領域を配線領域120と定義する。配線領域120上には配線114が設けられる。
[2.表示装置の変形]
上述したように、基板102が可撓性を有する場合、表示装置100を湾曲する、あるいは折りたたむことによって変形することができる。表示装置100を折りたたんだ場合の、図1の鎖線A-A´に沿った断面模式図を図2に示す。ここでは、機能層124に含まれる画素104などの構造の詳細は記載していない。図1では、基板102が配線領域120にて折りたたまれていない例を示すが、図2に示す例では、基板102は、表示領域106と端子領域122が重なるように配線領域120において折りたたまれた三次元形状を有する。この時、配線領域120の一部は表示領域106の下で表示領域106と重なってもよい。
上述したように、基板102が可撓性を有する場合、表示装置100を湾曲する、あるいは折りたたむことによって変形することができる。表示装置100を折りたたんだ場合の、図1の鎖線A-A´に沿った断面模式図を図2に示す。ここでは、機能層124に含まれる画素104などの構造の詳細は記載していない。図1では、基板102が配線領域120にて折りたたまれていない例を示すが、図2に示す例では、基板102は、表示領域106と端子領域122が重なるように配線領域120において折りたたまれた三次元形状を有する。この時、配線領域120の一部は表示領域106の下で表示領域106と重なってもよい。
基板102の一方の主面(第1の面。図2において、基板102の上側)には機能層124が形成される。機能層124上には任意の構成として、表側保護フィルム126を設けてもよい。同様に基板102の他方の主面(第2の面)には、裏側保護フィルム128を任意の構成として設けることができる。裏側保護フィルム128は二つの部分(第1の裏側保護フィルム128a、第2の裏側保護フィルム128b)に区別され、これらは互いに離間していても、一体化されてもよい。第1の裏側保護フィルム128aは、第1の裏側保護フィルム128aと表側保護フィルム126の間に表示領域106が位置するするように設けられる。一方、第2の裏側保護フィルム128bは、第2の裏側保護フィルム128bと端子112の間に基板102が位置するように設けられる。
図2に示すように、上述した配線114が表示領域106から配線領域120を経て端子領域122へ延伸する。配線領域120における基板102の第1の面には、配線114やソース側駆動回路110を保護するための保護膜130を設けてもよい。保護膜130の一部はFPC116と重なってもよい。
任意の構成として、第1の裏側保護フィルム128aと第2の裏側保護フィルム128bの間に、スペーサ118を設けてもよい。スペーサ118は折りたたまれた配線領域120が形成する空間を埋めるための頭部、および頭部に連結し、第1の裏側保護フィルム128aと第2の裏側保護フィルム128bに挟持される平坦部を有することができる。スペーサ118を用いることで、表示装置100の形状を安定化することができる。
[3.配線領域]
配線領域120中の領域120a、120b、120c(図1参照)拡大上面図を図3に、図3の鎖線B-B´、C-C´、D-D´に沿った断面模式図を図4A、図4B、図4Cにそれぞれ示す。図3では、基板102の複数の端子112および基板102の間の配線領域120における上面図が描かれており、配線114より上に形成される構成要素は省かれている。同様に、後述する図5、図7、図8、図9、図10もそれぞれ、左から順に領域120a、120b、120cの上面を模式的に示している。
配線領域120中の領域120a、120b、120c(図1参照)拡大上面図を図3に、図3の鎖線B-B´、C-C´、D-D´に沿った断面模式図を図4A、図4B、図4Cにそれぞれ示す。図3では、基板102の複数の端子112および基板102の間の配線領域120における上面図が描かれており、配線114より上に形成される構成要素は省かれている。同様に、後述する図5、図7、図8、図9、図10もそれぞれ、左から順に領域120a、120b、120cの上面を模式的に示している。
これらの図に示すように、配線領域120には機能層124の一部によって構成される絶縁膜132が基板102に接するように設けられる。絶縁膜132は無機化合物を含むことができる。したがって、以下、絶縁膜132は第1の無機絶縁膜と呼ぶ。第1の無機絶縁膜132は複数の絶縁膜が積層された構造を有してもよく、あるいは単一の絶縁膜によって構成されていてもよい。
ここで、図4A及び図4Cから理解されるように、第1の無機絶縁膜132には一つ、あるいは複数の溝134が形成される。溝134において、基板102の一部は第1の無機絶縁膜132から露出する(図3、図4C参照)。溝134は、折り曲げ方向に対して平行(複数の端子112が配列する方向、すなわち基板102の短辺に平行な方向)に延伸するよう、形成してもよい(図3)。各溝134は、基板102の一方の長辺から他方の長辺に到達するよう、連続した構造を有してもよい。
複数の配線114は、配線領域120において第1の無機絶縁膜132の上面と接するように形成される。配線114は溝134と交差し、溝134において基板102と接すことができる。したがって配線114は、基板102の主面に垂直な断面においてジグザグ形状を有する(図4A参照)。
配線領域120において、配線114上には保護膜130が設けられ、配線114と保護膜130の間には一つ、あるいは複数の絶縁膜を設けることができる。例えば図4Aから図4Cに示すように、配線114と保護膜130の間に平坦化膜144、あるいは絶縁膜136などを設けることができる。絶縁膜136も無機化合物を含むことができ、機能層124の一部によって構成される。以下、絶縁膜136は第2の無機絶縁膜と呼ぶ。第2の無機絶縁膜136は単一の膜で構成されてもよく、あるいは複数の膜で構成されていてもよい。これらの平坦化膜144や第2の無機絶縁膜136は必ずしも配線領域120にすべて設ける必要は無い。例えば平坦化膜144を設ける場合、溝134において平坦化膜は基板102と接するが(図4C)、配線領域120に平坦化膜144を設けずに第2の無機絶縁膜136を設ける場合、溝134において第2の無機絶縁膜136が基板102と接する。
図5に示すように、配線114は、溝134における幅W1が第1の無機絶縁膜132と重なる部分の幅W2よりも大きくてもよい。配線114と基板102との密着性が、配線114と無機絶縁膜132との密着性よりも低い場合には、このようにすることで配線114と基板102の密着強度を高める事ができる。
配線114は、図3や図5に示すように溝134と直行してもよいが、例えば図6に示すように、配線114は溝134に対して斜めに交差してもよい。あるいは図7に示すように、溝134は基板102の短辺と長辺に対して傾くように形成してもよい。この場合、溝134は配線114が延伸する方向に対して傾いた方向に延伸する。このようにすることで、折り曲げ領域において、後述する課題の発生をより効率的に防止することができる。
あるいは溝134は、基板102の上面に平行な面内において、基板102の短辺あるいは長辺から傾いた複数の直線部から構成されてもよい。例えば図8に示すように、基板102の長辺端部付近では、複数の溝134は長辺方向から傾いて設けられ、これら複数の傾いた溝134に挟まれるように、基板102の短辺に平行な溝134が形成されていてもよい。あるいは図9に示すように、溝134は、基板102の上面に平行な面内においてジグザグ形状を有してもよい。この場合、各溝134は複数の屈曲点を有し、一つの屈曲点を共有する二つの直線部はいずれも基板102の長辺と短辺から傾いてもよく、あるいは図10に例示するように、一方の直線部は基板102の短辺に平行でも良い。隣接する二つの屈曲点の間に設けられる配線114の数に制約はなく、1本でも良く、複数本でも良い。このようにすることで、折り曲げ領域において、後述する課題の発生をより効率的に防止することができ、かつ、基板102の任意の端部からそれに対向する端部までジグザグ形状の溝134を設ける事ができる。
このように溝134を配置することで、表示装置100の信頼性を向上させることができる。また、溝134の一部あるは全部を、折り曲げ方向に対して傾きをもって配置することで、表示装置100の信頼性をより向上させることができる。表示装置100を配線領域120で折りたたむ場合、基板102の折り曲げ中心200(図2参照)付近に大きな負荷がかかる。このため、折り曲げ中心200付近の第1の無機絶縁膜132にはクラックが入りやすい。例えば配線領域120の上面模式図(図11)に示すように、クラックは特に基板102の端部から発生しやすい。クラックが成長して配線114へ到達すると配線114の断線を誘発し、表示不良を引き起こす。
しかしながら、溝134を第1の無機絶縁膜132に設けることで、クラックの成長を止めることができる。例えばクラック146aが基板102の端部から発生し、成長し溝134に到達すると、そこから先には第1の無機絶縁膜132は存在しないので、クラック146aの成長が止まる。基板102の内部(例えば点P)でクラック146bが発生し成長した場合でも、溝134によってその成長を停止させることができる。このため、配線114の断線を防止することができる。また、基板102の端部にクラックが発生すると、クラックは折り曲げ中心に沿って成長しやすい。この為、溝134を基板端部に対して傾くよう配置すると、クラックの成長が進行する前に止めやすい。従って、配線114の断線防止効果が一層高まる。
なお、本実施形態では、表示装置100を図2に示すように基板102の短辺に平行な軸を中心として折りたたんでも、配線114に大きな負荷がかからず、配線114の断線や破損を防ぐことができる。また、溝134が形成される部分で基板102がより大きく変形することができるため、表示装置100を折りたたんだ際に第1の無機絶縁膜132に対する負荷を低減することができ、クラックの発生を効果的に抑制することができる。このように、本実施形態の適用により、表示不良の発生が効果的に抑制され、高い信頼性を有する表示装置の提供が可能となる。
(第2実施形態)
本実施形態では、表示装置100の製造方法の一例を説明する。第1実施形態で述べた構成と同様の構成については説明を割愛することがある。本実施形態では、表示素子として発光素子を有する表示装置100の製造方法について説明を行う。
本実施形態では、表示装置100の製造方法の一例を説明する。第1実施形態で述べた構成と同様の構成については説明を割愛することがある。本実施形態では、表示素子として発光素子を有する表示装置100の製造方法について説明を行う。
[1.全体構成]
隣接する二つの画素104の断面を図12に模式的に示す。図12に示すように、画素104にはトランジスタ150、容量素子160、付加容量素子170、および発光素子180が設けられる。一つの画素104内に設けられるトランジスタや容量素子の数に制約はない。図13に画素104と配線領域120間の構造的関係を示す。図13の左の断面図は一つの画素104の一部の模式的断面図であり、右の断面図は図3の鎖線B-B´に沿った断面模式図である。以下、各構成を説明する。
隣接する二つの画素104の断面を図12に模式的に示す。図12に示すように、画素104にはトランジスタ150、容量素子160、付加容量素子170、および発光素子180が設けられる。一つの画素104内に設けられるトランジスタや容量素子の数に制約はない。図13に画素104と配線領域120間の構造的関係を示す。図13の左の断面図は一つの画素104の一部の模式的断面図であり、右の断面図は図3の鎖線B-B´に沿った断面模式図である。以下、各構成を説明する。
[2.画素]
基板102上には下地膜138が設けられる。下地膜138は、基板102から不純物がトランジスタ150や容量素子160などの半導体素子へ拡散することを防ぐ膜である。下地膜138は、複数の絶縁膜が積層された構造を有してもよく、あるいは単一の絶縁膜によって構成されていてもよい。トランジスタ150や容量素子160は下地膜138上に設けられる。ここで示すトランジスタ150はトップゲート型のトランジスタであり、半導体膜152、ゲート絶縁膜140、ゲート電極154、層間膜142、ソース/ドレイン電極156、158などを有することができる。半導体膜152は、ゲート電極154と重なるチャネル領域152a、不純物領域152b、低濃度不純物領域152cなどによって構成される。容量素子160は、容量電極162、およびこれと重なる半導体膜152の一部(不純物領域152b)、ゲート絶縁膜140、層間膜142、およびソース/ドレイン電極158の一部によって構成される。トランジスタ150の構造に制約はなく、ボトムゲート型のトランジスタでも良い。また、半導体膜152とソース/ドレイン電極156、158の上下関係にも制約はない。
基板102上には下地膜138が設けられる。下地膜138は、基板102から不純物がトランジスタ150や容量素子160などの半導体素子へ拡散することを防ぐ膜である。下地膜138は、複数の絶縁膜が積層された構造を有してもよく、あるいは単一の絶縁膜によって構成されていてもよい。トランジスタ150や容量素子160は下地膜138上に設けられる。ここで示すトランジスタ150はトップゲート型のトランジスタであり、半導体膜152、ゲート絶縁膜140、ゲート電極154、層間膜142、ソース/ドレイン電極156、158などを有することができる。半導体膜152は、ゲート電極154と重なるチャネル領域152a、不純物領域152b、低濃度不純物領域152cなどによって構成される。容量素子160は、容量電極162、およびこれと重なる半導体膜152の一部(不純物領域152b)、ゲート絶縁膜140、層間膜142、およびソース/ドレイン電極158の一部によって構成される。トランジスタ150の構造に制約はなく、ボトムゲート型のトランジスタでも良い。また、半導体膜152とソース/ドレイン電極156、158の上下関係にも制約はない。
トランジスタ150や容量素子160の上には、これらによって形成される凹凸を吸収して平坦な上面を与えるための平坦化膜144が設けられる。平坦化膜144にはソース/ドレイン電極158を露出する開口部が設けられる。開口部には、任意の構成として接続電極166を形成してもよい。平坦化膜144上にはさらに、付加容量電極172、接続電極166と付加容量電極172を覆う付加容量絶縁膜174が設けられる。付加容量絶縁膜174上には、上述した開口部において接続電極166を介してソース/ドレイン電極158と電気的に接続される第1の電極182が設けられる。付加容量電極172、付加容量絶縁膜174、および第1の電極182によって付加容量素子170が構成される。
平坦化膜144上に設けられる開口部や第1の電極182の端部を覆うように隔壁178が設けられ、第1の電極182と隔壁178上にはEL層184、およびEL層184を覆うように第2の電極186が設けられる。第1の電極182、EL層184、第2の電極186によって発光素子180が構成される。EL層184の構成に制約はなく、単一の層、あるいは種々の機能を有する複数の層を有していてもよい。
表示装置100はさらに、表示領域106を覆うパッシベーション膜190を有してもよい。ここで示した例では、パッシベーション膜190は第1の層192、第2の層194、および第3の層196を有する。第1の層192と第3の層196は、主に外部から不純物が浸入することを防ぐブロッキング膜として働き、第2の層194は、平坦な表面を与える機能を有してもよい。
表示領域106では、パッシベーション膜190上に表側保護フィルム126、基板102下に第1の裏側保護フィルム128aが設けられる。ここでは、基板102と表側保護フィルム126の間に設けられる上述した種々の絶縁膜や導電膜、半導体膜で構成される積層構造を機能層124と定義する。
[3.配線領域]
図13に示すように、画素104内に設けられる絶縁膜、例えば下地膜138やゲート絶縁膜140、層間膜142は、配線領域120にも設けることができる。ただし、配線領域120にはこれら三つの膜がすべて設けられる必要は無く、少なくともこれらのうち一つが形成されていればよい。ここで示した例では、第1の無機絶縁膜132は、下地膜138、ゲート絶縁膜140、層間膜142を含む。
図13に示すように、画素104内に設けられる絶縁膜、例えば下地膜138やゲート絶縁膜140、層間膜142は、配線領域120にも設けることができる。ただし、配線領域120にはこれら三つの膜がすべて設けられる必要は無く、少なくともこれらのうち一つが形成されていればよい。ここで示した例では、第1の無機絶縁膜132は、下地膜138、ゲート絶縁膜140、層間膜142を含む。
第1の無機絶縁膜132上に設けられる配線114の上には、画素104内に設けられる平坦化膜144、付加容量絶縁膜174、パッシベーション膜の第1の層192、第3の層196などを設けることができる。これらの膜や層は必ずしも配線領域120にすべて設ける必要は無く、例えば平坦化膜144が直接保護膜130と接してもよい。本実施形態では、第2の無機絶縁膜136が付加容量絶縁膜174、およびパッシベーション膜の第1の層192と第3の層196を含む例を記述する。
[4.製造方法]
以下、表示装置100の製造方法を図14Aから図17Bを用いて説明する。図14Aから図16において左側の断面図は画素104の模式的断面図であり、図13の左側の断面図に対応する。一方、右側の断面図は配線領域120の模式的断面図であり、図13の右側の断面図に対応する。図17A、図17Bは図1の鎖線A-A´に沿った断面に対応する。
以下、表示装置100の製造方法を図14Aから図17Bを用いて説明する。図14Aから図16において左側の断面図は画素104の模式的断面図であり、図13の左側の断面図に対応する。一方、右側の断面図は配線領域120の模式的断面図であり、図13の右側の断面図に対応する。図17A、図17Bは図1の鎖線A-A´に沿った断面に対応する。
図14Aに示すように、まず、支持基板198上に基板102を形成する。支持基板198は基板102を一時的に支持する機能を有する。支持基板198としては、ガラス基板や石英基板、セラミック基板、金属基板などを用いることができる。基板102はガラスや石英、高分子などの材料を含むことができる。高分子材料を用いる場合、ポリイミドやポリアミド、ポリカルボナート、ポリエステルなどの高分子を用い、スピンコート法やインクジェット法、印刷法、ディップコーティング法などの湿式成膜法、あるいはラミネーション法などを適用して基板102を支持基板198上に形成することができる。
基板102上には下地膜138が形成される。下地膜138は無機化合物を含むことができ、無機化合物としては例えば酸化ケイ素や窒化ケイ素、酸化窒化ケイ素、窒化酸化ケイ素などのケイ素含有無機化合物が挙げられる。下地膜138は、スパッタリング法や化学気相堆積(CVD)法を利用して形成することができる。
その後、トランジスタ150や容量素子160に含まれる半導体膜152、ゲート絶縁膜140、ゲート電極154、容量電極162、および層間膜142が形成される。ゲート絶縁膜140や層間膜142は第1の無機絶縁膜132を構成する膜であり、下地膜138と同様の材料を含むことができ、下地膜138と同様の方法で形成することができる。下地膜138、ゲート絶縁膜140、層間膜142の各々は、単層構造を有していてもよく、異なる材料を含む複数の膜を含む積層構造を有していてもよい。半導体膜152やゲート電極154、容量電極162は公知の材料、方法を適用して形成すればよい。
ここまでのプロセスによって、配線領域120において、基板102上に下地膜138、ゲート絶縁膜140、および層間膜142が順次積層され、第1の無機絶縁膜132が形成される。
引き続き、下地膜138、ゲート絶縁膜140、および層間膜142に対してエッチングを行う。具体的には、画素104において半導体膜152の不純物領域152bを露出する開口部を、配線領域120において溝134を形成するように、下地膜138、ゲート絶縁膜140、および層間膜142の一部を除去する。エッチングは、例えばプラズマ存在下、フッ素を含む炭化水素を反応ガスとして用いるドライエッチングによって行うことができる。このプロセスにより、溝134において基板102が露出される(図14B)。
次に、金属膜を表示領域106、配線領域120、および端子領域122上に形成し、エッチング加工を行うことで、上述した開口部を埋めるソース/ドレイン電極156、158、および配線114が形成される(図14C)。ソース/ドレイン電極156、158は不純物領域152bと電気的に接続されるように形成され、ソース/ドレイン電極158は、容量電極162と重なるように設けられる。一方、配線114は第1の無機絶縁膜132の一部を覆い、溝134において基板102と接するように形成される。ここまでのプロセスにより、トランジスタ150と容量素子160が形成される。図示していないが、ソース/ドレイン電極156、158、および配線114の形成と同時に端子112を形成してもよい。
ここで配線114は、金属膜上にフォトレジストを形成した後に、フォトレジストに対して露光と現像を行うことでパターニングを行い、引き続いて金属膜のエッチングを行うことによって形成される。この時、フォトレジストの露光条件を、第1の無機絶縁膜132と重なる部分に適合するように行うことで、溝134上に設けられるフォトレジストはアンダー露光となる。このため、フォトレジストの現像後にも、溝134と重ならないフォトレジストの幅と比較し、溝134と重なるフォトレジストの幅は大きくなる。その結果、図5に示すように、溝134における配線114の幅W1は、配線114の第1の無機絶縁膜と重なる部分の幅W2よりも大きくすることができる。
次に、平坦化膜144を形成する(図14C)。平坦化膜144は、エポキシ樹脂やアクリル樹脂、ポリイミド、ポリアミド、ポリエステルなどの高分子を含むことができ、湿式成膜法を適用して形成することができる。平坦化膜144は画素104のトランジスタ150や容量素子160を覆うように形成されるとともに、配線領域120において配線114を覆うように形成される。
引き続き、平坦化膜144にソース/ドレイン電極158に達する開口部を形成した後に接続電極166を形成する(図15A)。接続電極166は、インジウム―スズ酸化物(ITO)やインジウム―亜鉛酸化物(IZO)に例示される、可視光を透過する導電性酸化物を含むことができる。図示しないが、接続電極166の形成と同時に、導電性酸化物を含む膜を配線114を覆うように形成してもよい。
その後、付加容量電極172、および付加容量電極172と接続電極166を覆う付加容量絶縁膜174が形成される(図15A)。付加容量絶縁膜174は、下地膜138で使用可能な材料を含むことができ、下地膜138と同様の方法で形成することができる。付加容量絶縁膜174は、平坦化膜144に設けられる開口部で接続電極166が露出するように形成され、かつ、配線領域120において平坦化膜144と重なるように形成される。その後、接続電極166と電気的に接続され、かつ、付加容量電極172と重なる第1の電極182が形成される。開口部、接続電極166、付加容量電極172、第1の電極182などの形成は、公知の方法を適用して行うことができる。ここまでのプロセスにより、付加容量素子170が形成される。
その後、アクリル樹脂やエポキシ樹脂、ポリイミドなどの高分子を用い、湿式成膜法によって隔壁178を形成し(図15A)、引き続き、EL層184と第2の電極186を隔壁178と第1の電極182に重なるように形成する(図15B)。EL層184や第2の電極186は、公知の方法や材料を利用して形成される。ここまでのプロセスにより、発光素子180が形成される。
その後、パッシベーション膜190が形成される(図15B)。まず第1の層192を第2の電極186を覆うように形成する。第1の層192は、例えばケイ素含有無機化合物を含むことができ、CVD法やスパッタリング法を適用して形成することができる。
引き続き第2の層194を形成する。第2の層194は、アクリル樹脂やポリシロキサン、ポリイミド、ポリエステルなどを含む高分子を含有することができる。また、図15Bに示すように、隔壁178に起因する凹凸を吸収するよう、また、平坦な面を与えるような厚さで形成してもよい。第2の層194は、湿式成膜法によって形成することができる。あるいは、上記高分子の原料となるオリゴマーを減圧下で霧状あるいはガス状にし、これを第1の層192に吹き付けて、その後オリゴマーを重合することによって第2の層194を形成してもよい。
その後、第3の層196を形成する。第3の層196は、第1の層192で使用可能な材料を含むことができ、第1の層192の形成に適用可能な方法で形成することができる。
パッシベーション膜190を形成する際、第1の層192と第2の層194を配線領域120において形成してもよい(図15B)。これにより、第2の無機絶縁膜136が平坦化膜144上に形成される。以上のプロセスにより、機能層124が形成される。
こののち、表示領域106やゲート側駆動回路108を覆うように表側保護フィルム126を形成する(図16)。この時、アクリル系の接着剤、あるいはアクリレート系の接着剤などを用いて表側保護フィルム126を固定してもよい。表側保護フィルム126には、ポリエチレンテレフタレートやポリエチレンナフタレートなどのポリエステル、あるいはポリカーボナート、ポリオレフィンなどを主骨格とする高分子を使用することができる。表側保護フィルム126は、配線領域120に設けなくてもよい。
その後、異方性導電膜(図示せず)などを用いて端子112上にFPC116を接続し、引き続き保護膜130を形成する(図16、図17A)。保護膜130は、エポキシ樹脂やアクリル樹脂を用い、湿式成膜法を適用して形成することができる。その後、レーザなどの光を基板102側から照射して基板102と支持基板198間の接着力を低下させ、支持基板198を物理的な力を用いて基板102から剥離する。支持基板198の剥離によって露出された基板102の下面には、第1の裏側保護フィルム128a、第2の裏側保護フィルム128bが貼り合わされる(図17B)。第1の裏側保護フィルム128a、第2の裏側保護フィルム128bには、ポリエチレンテレフタレートやポリエチレンナフタレートなどのポリエステル、あるいはポリカーボナート、ポリオレフィンなどを主骨格とする高分子を使用することができ、表側保護フィルム126と同様のものを使用してもよい。
こののち、配線領域120において基板102を折り曲げ、図2に示す構造へ変形する。この時、スペーサ118を第1の裏側保護フィルム128a、第2の裏側保護フィルム128bで挟むように設けてもよい。また、接着剤を用いてスペーサ118と第1の裏側保護フィルム128a、第2の裏側保護フィルム128bを固定してもよい。以上のプロセスにより、表示装置100を製造することができる。
上記プロセスでは、トランジスタ150の半導体膜152とソース/ドレイン電極156、158を接続するための開口部を形成する段階を利用することで、配線領域120に形成される第1の無機絶縁膜132に溝134を形成することができる。したがって、溝134を形成するための工程の追加は不要であり、製造コストの増大を伴うことなく信頼性の高い表示装置を提供することが可能となる。
本発明の実施形態として上述した各実施形態は、相互に矛盾しない限りにおいて、適宜組み合わせて実施することができる。また、各実施形態の表示装置を基にして、当業者が適宜構成要素の追加、削除もしくは設計変更を行ったもの、または、工程の追加、省略もしくは条件変更を行ったものも、本発明の要旨を備えている限り、本発明の範囲に含まれる。
本明細書においては、開示例として主に有機EL表示装置の場合を例示したが、他の適用例として、その他の自発光型表示装置、液晶表示装置、あるいは電気泳動素子などを有する電子ペーパ型表示装置など、あらゆるフラットパネル型の表示装置が挙げられる。また、中小型から大型まで、特に限定することなく適用が可能である。
上述した各実施形態の態様によりもたらされる作用効果とは異なる他の作用効果であっても、本明細書の記載から明らかなもの、または、当業者において容易に予測し得るものについては、当然に本発明によりもたらされるものと解される。
100:表示装置、102:基板、104:画素、106:表示領域、108:ゲート側駆動回路、110:ソース側駆動回路、112:端子、114:配線、116:FPC、118:スペーサ、120:配線領域、122:端子領域、124:機能層、126:表側保護フィルム、128:裏側保護フィルム、128a:第1の裏側保護フィルム、128b:第2の裏側保護フィルム、130:保護膜、132:第1の無機絶縁膜、134:溝、136:第2の無機絶縁膜、138:下地膜、140:ゲート絶縁膜、142:層間膜、144:平坦化膜、146a:クラック、146b:クラック、150:トランジスタ、152:半導体膜、152a:チャネル領域、152b:不純物領域、152c:低濃度不純物領域、154:ゲート電極、156:ソース/ドレイン電極、158:ソース/ドレイン電極、160:容量素子、162:容量電極、166:接続電極、170:付加容量素子、172:付加容量電極、174:付加容量絶縁膜、178:隔壁、180:発光素子、182:第1の電極、184:EL層、186:第2の電極、190:パッシベーション膜、192:第1の層、194:第2の層、196:第3の層、198:支持基板、200:折り曲げ中心
Claims (18)
- 画像を表示する表示領域と、前記表示領域の周囲に設けられる端子領域および配線領域を有する基板と、
前記表示領域、前記端子領域、および前記配線領域に位置し、前記基板上に設けられた絶縁膜を有し、
前記表示領域において、複数の表示素子を前記絶縁膜上に有し、
前記端子領域において、前記絶縁膜上に端子を有し、
前記配線領域において、前記絶縁膜上に位置し、前記表示領域から前記端子に延伸する配線を有し、
前記絶縁膜は前記配線と交差する溝を有する表示装置。 - 前記配線は、前記溝において前記基板と接する、請求項1に記載の表示装置。
- 前記溝における前記配線の幅は、前記配線の前記絶縁膜と重なる部分の幅より大きい、請求項1に記載の表示装置。
- 前記溝は、前記配線が延伸する方向に直交する、請求項1に記載の表示装置。
- 前記溝は、前記配線が延伸する方向から傾く、請求項1に記載の表示装置。
- 前記溝は、前記基板の辺から傾きを持つ、請求項1に記載の表示装置。
- 前記溝は、ジグザグパターンを有する、請求項6に記載の表示装置。
- 複数の前記溝を有する、請求項3に記載の表示装置。
- 前記基板は可撓性を有する、請求項1に記載の表示装置。
- 前記配線領域において、前記基板が折りたたまれた三次元形状を有する、請求項1に記載の表示装置。
- 前記絶縁膜は、無機材料を含む、請求項1に記載の表示装置。
- 前記絶縁膜は、複数層からなる、請求項1に記載の表示装置。
- 前記端子と接続されるフレキシブルプリント回路基板を更に有する、請求項1に記載の表示装置。
- 表示領域において、前記絶縁膜上に、発光素子と、前記発光素子と電気的に接続するトランジスタを有する、請求項1に記載の表示装置。
- 前記発光素子は、
第1の電極と、
第2の電極と、
前記第1の電極及び前記第2の電極の間に挟まれる有機発光層を有する、請求項14に記載の表示装置。 - 基板上に下地膜を形成すること、
前記下地膜上に、半導体膜、ゲート電極、およびゲート絶縁膜を有する画素を含む表示領域を形成すること、
前記表示領域外に位置する前記下地膜と前記ゲート絶縁膜を部分的に除去して前記基板の一部を露出すること、
前記画素に電気的に接続される配線を、露出した前記基板に接するように、前記表示領域外に位置する前記下地膜上に形成することを含む、表示装置の製造方法。 - 前記配線は、前記ゲート絶縁膜上に形成される、請求項16に記載の製造方法。
- 前記表示領域の形成は、前記半導体膜、前記ゲート電極、および前記ゲート絶縁膜上に層間膜を形成することをさらに含み、
前記下地膜と前記ゲート絶縁膜が部分的に除去されるときに、前記表示領域外に位置する前記層間膜が部分的に除去される、請求項16に記載の製造方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017-082904 | 2017-04-19 | ||
JP2017082904A JP2018180413A (ja) | 2017-04-19 | 2017-04-19 | 表示装置、および表示装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
WO2018193681A1 true WO2018193681A1 (ja) | 2018-10-25 |
Family
ID=63855784
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
PCT/JP2018/002324 WO2018193681A1 (ja) | 2017-04-19 | 2018-01-25 | 表示装置、および表示装置の製造方法 |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP2018180413A (ja) |
WO (1) | WO2018193681A1 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2019095646A (ja) * | 2017-11-24 | 2019-06-20 | 株式会社ジャパンディスプレイ | 表示装置、および表示装置の作製方法 |
KR102465788B1 (ko) * | 2017-11-30 | 2022-11-09 | 엘지디스플레이 주식회사 | 유기 발광 표시 장치 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006133371A (ja) * | 2004-11-04 | 2006-05-25 | Denso Corp | 表示装置 |
JP2011118082A (ja) * | 2009-12-02 | 2011-06-16 | Seiko Epson Corp | 電気光学装置および電子機器 |
JP2014232300A (ja) * | 2013-05-28 | 2014-12-11 | エルジー ディスプレイ カンパニー リミテッド | フレキシブル表示装置及びその製造方法 |
US20160174304A1 (en) * | 2014-12-10 | 2016-06-16 | Lg Display Co., Ltd. | Flexible display device with multiple types of micro-coating layers |
JP2017111435A (ja) * | 2015-12-15 | 2017-06-22 | エルジー ディスプレイ カンパニー リミテッド | フレキシブル表示装置 |
-
2017
- 2017-04-19 JP JP2017082904A patent/JP2018180413A/ja active Pending
-
2018
- 2018-01-25 WO PCT/JP2018/002324 patent/WO2018193681A1/ja active Application Filing
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006133371A (ja) * | 2004-11-04 | 2006-05-25 | Denso Corp | 表示装置 |
JP2011118082A (ja) * | 2009-12-02 | 2011-06-16 | Seiko Epson Corp | 電気光学装置および電子機器 |
JP2014232300A (ja) * | 2013-05-28 | 2014-12-11 | エルジー ディスプレイ カンパニー リミテッド | フレキシブル表示装置及びその製造方法 |
US20160174304A1 (en) * | 2014-12-10 | 2016-06-16 | Lg Display Co., Ltd. | Flexible display device with multiple types of micro-coating layers |
JP2017111435A (ja) * | 2015-12-15 | 2017-06-22 | エルジー ディスプレイ カンパニー リミテッド | フレキシブル表示装置 |
Also Published As
Publication number | Publication date |
---|---|
JP2018180413A (ja) | 2018-11-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10809553B2 (en) | Flexible substrate | |
JP6456317B2 (ja) | 表示装置、および可撓性表示装置 | |
JP2018112859A (ja) | 表示装置 | |
JP7064846B2 (ja) | 表示装置及び表示装置の製造方法 | |
KR101980962B1 (ko) | 표시 장치 | |
JP2018022322A (ja) | 表示装置 | |
EP2475009B1 (en) | Method of manufacturing an organic light emitting display device | |
WO2019012769A1 (ja) | 表示装置、および表示装置の製造方法 | |
JP6726973B2 (ja) | 表示装置 | |
JP5253686B2 (ja) | アクティブマトリクス基板、表示装置、およびアクティブマトリクス基板の製造方法 | |
US20180226611A1 (en) | Display device | |
CN107452767B (zh) | 显示装置 | |
JP2018072451A (ja) | 表示装置、および表示装置の作製方法 | |
US11644702B2 (en) | Semiconductor substrate | |
WO2018193681A1 (ja) | 表示装置、および表示装置の製造方法 | |
US10290821B2 (en) | Display device and manufacturing method of the same | |
US8519393B2 (en) | Thin film transistor array panel and manufacturing method thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
121 | Ep: the epo has been informed by wipo that ep was designated in this application |
Ref document number: 18787316 Country of ref document: EP Kind code of ref document: A1 |
|
NENP | Non-entry into the national phase |
Ref country code: DE |
|
122 | Ep: pct application non-entry in european phase |
Ref document number: 18787316 Country of ref document: EP Kind code of ref document: A1 |