TWI451178B - 陣列基板與具有該陣列基板的液晶面板及其製造方法 - Google Patents

Description

陣列基板與具有該陣列基板的液晶面板及其製造方法

本發明係關於一種陣列結構及其方法，特別是有關於一種陣列基板與具有該陣列基板的液晶面板及其製造方法

液晶顯示器通常分為穿透式液晶顯示器、反射式液晶顯示器以及半穿透/半反射式液晶顯示器，穿透式液晶顯示器設有背光模組(Backlight Module)。背光模組使用的發光源大致可分為冷陰極螢光燈(Cold Cathode Fluorescent Lamp,CCFL)、熱陰極螢光燈、發光二極體或其他電激發光元件(Electro Luminescent Device,EL device)。

由於面板內的液晶轉向均勻性攸關液晶顯示器的畫面顯示品質。換言之，液晶轉向一致時畫面顯示品質越佳，液晶轉向不足時其透光不足，使得畫面較暗，形成畫面亮暗不均的波紋(mura)。具體來說，液晶轉向程度與施加於像素電極(pixel electrode)的電壓所產生的電場有關，亦即電場足夠大，液晶扭轉程度越佳；電場不足時，液晶扭轉程度越差。進一步地，電場的大小與像素電極的線寬成正比例。然而在習知技術的液晶面板製程中係進行薄膜沉積、黃光曝光、顯影以及蝕刻圖案化等步驟來形成面板內的像素電極，而且在液晶面板的外圍需要設置面積較大的電性量測之金屬結構，以作為電性量測的扎針點，所以需要以較大的光阻區域來定義該金屬結構。

然而，由於顯影步驟使用的顯影液之流動具有方向性，面積較大的光阻會使顯影液集中流向面內某些區域的像素電極圖案，使得像素電極圖案上的光阻過度顯影或是顯影不足。當過度顯影時，在後續的蝕刻步驟會使像素電極的線寬縮小，當顯影不足時，在後續的蝕刻步驟會使像素電極的線寬變大。因而造成像素電極的線寬尺寸大小不同而產生不均勻的電場，導致液晶扭轉程度不平均，使得液晶面板的顯示品質不良。因此需要發展一種新式的緩衝結構及其方法，以解決上述之問題。

本發明之一目的在於提供一種陣列基板與具有陣列基板的液晶面板及其製造方法，於液晶面板的微影製程中，使顯影液在曝光圖案上均勻地流動，避免顯影液集中流向較大光阻區域，使像素電極的線寬趨於一致，解決液晶面板產生亮暗不均的波紋(mura)。

為達成上述之目的，在一實施例中，本發明提出一種陣列基板的製造方法，包括下列步驟：形成複數掃描線、複數資料線、複數電晶體以及複數下接觸墊於一基板上，基板定義第一顯示區域、第二顯示區域以及一第一非顯示區域，掃描線、資料線、電晶體位於第一顯示區域以及第二顯示區域，電晶體分別位於資料線與掃描線的交錯處，下接觸墊位於第一非顯示區域；形成透明導電層於基板上；塗佈光阻層於透明導電層上；對光阻層進行曝光步驟，使第一顯示區域以及第二顯示區域分別定義第一曝光圖案與第二曝光圖案，並且使第一非顯示區域定義相對應於下接觸墊的複數第三曝光圖案；當顯影液在光阻層上開始流動以進行顯影步驟時，第一曝光圖案的第 一線寬等於或是近似第二曝光圖案的第二線寬；當於顯影液的流動過程中，每一第三曝光圖案形成複數梳狀圖案，在一第三曝光圖案的梳狀圖案與鄰近的另一第三曝光圖案的梳狀圖案互相叉合，梳狀圖案略微阻擋一部份顯影液，使部分顯影液經由第三曝光圖案上表面與梳狀圖案上表面到達第一顯示區域的第一曝光圖案，第一曝光圖案的第一線寬變成一第三線寬，並且使另一部份顯影液直接到達第二顯示區域的第二曝光圖案，第二曝光圖案的第二線寬變成第四線寬，其中第三線寬等於或是近似第四線寬；以及在第一顯示區域與第二顯示區域分別形成相對應第一曝光圖案之第一像素電極與相對應第二曝光圖案之第二像素電極，並且於第一非顯示區域形成相對應第三曝光圖案之複數上接觸墊。

在另一實施例中，本發明提出一種陣列基板，適用於液晶面板，陣列基板包括：基板，具有第一顯示區域、第二顯示區域以及一第一非顯示區域；複數掃描線，設置於第一顯示區域與第二顯示區域的基板上；複數資料線，位於第一顯示區域與第二顯示區域，每一資料線與每一掃描線形成一交錯處，交錯處設有一電晶體；複數下接觸墊，設置於第一非顯示區域的基板上；保護層用以覆蓋資料線、電晶體以及下接觸墊；透明導電層設置於保護層上，具有第一像素電極、第二像素電極以及複數上接觸墊，第一像素電極與第二像素電極分別位於第一顯示區域與第二顯示區域，其中第一像素電極的寬度等於或是近似第二像素電極的寬度，上接觸墊位於第一非顯示區域且電性連接下接觸墊。

在又一實施例中，本發明提出一種具有陣列基板的液晶面板，包括：上述之陣列基板；下配向層設置於透明導電層上；彩色濾光基板設置於基板上方；下配向層設置於彩色濾光基板；以及液晶設置於下配向層與上配向層之間。

本發明之陣列基板與具有陣列基板的液晶面板及其製造方法，可使顯影液以均勻速度在曝光圖案上流動，使得像素電極的線寬一致，產生均勻的電場，以解決液晶面板產生亮暗不均的波紋之問題。

本發明之較佳實施例藉由所附圖式與下面之說明作詳細描述，在不同的圖式中，相同的元件符號表示相同或相似的元件。

參考第1A-1B圖，第1A圖係繪示本發明第一實施例中形成陣列基板200a的下接觸墊206之電路佈局俯視圖；第1B圖係繪示本發明第1A圖中沿著A-A’線段的製造流程步驟之剖面示意圖。在基板202上形成複數掃描線204s、連接掃描線204s的複數閘極G以及複數下接觸墊(lower contact pad)206，基板202定義第一顯示區域208a、第二顯示區域208b以及第一非顯示區域(non-display region)210a，掃描線204s位於第一顯示區域208a以及第二顯示區域208b，下接觸墊206位於第一非顯示區域210a。

在一實施例中，以微影蝕刻法沉積並形成金屬或導電材質之掃描線204s、閘極G以及下接觸墊206。第一顯示區域208a與第二顯示區域208b係為液晶面板的顯示區域中任意兩區域的位置，此處是以兩個像素區域表示第一顯示區域208a與第二顯示區域208b，但不限於此，亦即可以是兩個以上的像素區域。下接觸墊206彼此之間為電性絕緣，但也可選擇性地電性連接該些掃描線204s，以經由掃描線204s輸入掃描測試訊號至第一顯示區域208a與第二顯示區域208b，以作為電性檢測用之電測扎針點。第一非顯示區域210a的鄰近區域為第二非顯示區域210b，亦即表示未設置下接觸墊206之區域，其中第一非顯示區域210a對應於第一顯示區域208a，第二非顯示區域210b對應於第二顯示區域208b。第一非顯示區域210a與第二非顯示區域210b皆為位於陣列基板200a的周圍的周邊區域。

參考第2圖，其繪示本發明第一實施例中形成陣列基板200a的通道結構212之電路佈局俯視圖。在第一顯示區域208a以及第二顯示區域208b上形成閘極絕緣層(未圖示)，以覆蓋掃描線204s以及閘極G。接著在閘極絕緣層上形成複數通道結構212，每一通道結構212相對應一閘極G。在第2圖中沿著A-A’線段的剖面示意圖如第1B圖所示。

參考第3圖，其繪示本發明第一實施例中形成陣列基板200a的源極S與汲極D之電路佈局俯視圖。在閘極絕緣層(未圖示)上形成複數資料線204d、連接資料線204d的複數源極S以及複數汲極D，該些閘極G、該些通道結構212、該些源極S以及該些汲極D形成複數電晶體214，電晶體214分別位於資料線204d與掃描線204s的交錯處，資料線204d以及電晶體214位於第一顯示區域208a以及第二顯示區域208b。例如是以微影蝕刻法沉積並形成金屬或導電材質之資料線204d、源極S以及汲極D。

在另一實施例中，在形成資料線204d、源極S以及汲極D時，同時沉積並形成另一相同幾何尺寸形狀的下接觸墊至下接觸墊206上，使該另一下接觸墊(未圖示)重疊於下接觸墊206上，以增加下接觸墊206的厚度，有助於執行顯示區域208a、208b的扎針檢測。在又一實施例中，可以只沉積並形成另一下接觸墊(未圖示)以完全取代下接觸墊206。另一下接觸墊及/或下接觸墊206也可選擇性電性連接該些掃描線204s或該些資料線204d，以經由該些掃描線204s或資料線204d輸入掃描測試訊號或資料訊號至第一顯示區域208a與第二顯示區域208b，以作為電性檢測用之電測扎針點。在第3圖中沿著A-A’線段的剖面示意圖如第1B圖所示。

參考第4A-4B圖，第4A圖係繪示本發明第一實施例中形成陣列基板200a的接觸孔218之電路佈局俯視圖；第4B圖係繪示本發明第4A圖中沿著B-B’線段的製造流程步驟之剖面示意圖。在閘極絕緣層(未圖示)、第一非顯示區域210a與第二非顯示區域210b上形成保護層(passivation layer)216，使保護層216覆蓋資料線204d、電晶體214以及下接觸墊206，例如以沉積法形成氧化矽或是氮化矽之保護層216。然後在保護層216中形成複數接觸孔(via hole)218，使接觸孔218分別曝露一部份汲極D以及一部份下接觸墊206。例如以微影蝕刻法蝕刻形成接觸孔218。

參考第5A-5B圖，第5A圖係繪示本發明第一實施例中形成陣列基板200a的光阻層222與透明導電層220之電路佈局俯視圖；第5B圖係繪示本發明第5A圖中沿著C-C’線段的製造流程步驟之剖面示意圖。在保護層216上形成透明導電層220，以覆蓋第一顯示區域208a、第二顯示區域208b、第一非顯示區域210a以及第二非顯示區域210b，使透明導電層220填滿接觸孔218並且電性連接該些下接觸墊206與汲極D(未圖示)。接著在透明導電層220上塗佈光阻層222，以覆蓋第一顯示區域208a、第二顯示區域208b、第一非顯示區域210a以及第二非顯示區域210b。透明導電層220的材質例如是氧化銦錫層(Indium Tin Oxide,ITO)或是氧化銦鋅層(Indium Zinc Oxide,IZO)。

參考第6A-6B圖，第6A圖係繪示本發明第一實施例中對陣列基板200a的光阻層220進行曝光之電路佈局俯視圖；第6B圖係繪示本發明第6A圖中沿著D-D’線段的製造流程步驟之剖面示意圖。利用紫外線221以及具有第一曝光圖案224a、第二曝光圖案224b及第三曝光圖案224c之光罩223對光阻層220進行曝光步驟，使第一顯示區域208a以及第二顯示區域208b分別定義第一曝光圖案224a與第二曝光圖案224b，並且使第一非顯示區域210a定義相對應於下接觸墊206的複數第三曝光圖案224c。其中在第一顯示區域208a的第一曝光圖案224a包括第一共用電極曝光圖案224a1與第一像素電極曝光圖案224a2，在第二顯示區域208b的第二曝光圖案224b包括第二共用電極曝光圖案224b1與第二像素電極曝光圖案224b2。第一像素電極曝光圖案224a2與第二像素電極曝光圖案224b2分別對應於電晶體214的汲極D。

當顯影液在光阻層222上沿著流動方向226開始流動以進行顯影步驟時，第一曝光圖案224a的第一線寬等於或是近似第二曝光圖案224b的第二線寬，例如第一顯示區域208a中第一像素電極曝光圖案224a2的第一線寬PW1等於或是近似第二顯示區域208b中第二像素電極曝光圖案224b2的第二線寬PW2；同樣地，第一顯示區域208a中的第一共用電極曝光圖案224a1之第一線寬CW1等於或是近似第二顯示區域208b中的第二共用電極曝光圖案224b1之第二線寬CW2。

參考第7A-7C圖，第7A圖係繪示本發明第一實施例中陣列基板200a的顯影過程之電路佈局俯視圖；第7B圖係繪示本發明第7A圖中沿著E1-E1’線段的製造流程步驟之剖面示意圖；第7C圖係繪示本發明第7A圖中沿著E2-E2’線段的製造流程步驟之剖面示意圖。當於顯影液沿著流動方向226的流動過程中，每一第三曝光圖案224c逐漸形成複數梳狀圖案228，在一第三曝光圖案224c的梳狀圖案228與鄰近的另一第三曝光圖案224c的梳狀圖案228互相叉合，梳狀圖案228可以略微阻擋一部份顯影液，使該部分顯影液經由第三曝光圖案224c上表面230(如第7B圖與第7C圖所示)與該些梳狀圖案208上表面230到達第一顯示區域208a的第一曝光圖案224a，第一曝光圖案224a的第一線寬PW1、CW1變成第三線寬PW3、CW3，並且使另一部份顯影液直接到達第二顯示區域208b的第二曝光圖案224b，第二曝光圖案224b的第二線寬PW2、CW2變成第四線寬PW4、CW4，其中第三線寬PW3、CW3等於或是近似第四線寬PW4、CW4。

換言之，在顯影液沿著流動方向226的流動過程中，由於梳狀圖案228略微阻擋兩個第三曝光圖案224c之間的顯影液流動，使得顯影液可以較均勻速度從第三曝光圖案224c上表面230與梳狀圖案上表面230流過，故可使顯影液對第一曝光圖案224a的第一線寬PW1、CW1逐漸地產生作用而變成第三線寬PW3、CW3，同時也對第二曝光圖案224b的第二線寬PW2、CW2逐漸地產生作用而變成第四線寬PW4、CW4。應注意的是，在第7B圖中，顯影液的流動方向226係表示顯影液流入頁面以及流出頁面的方向；在第7C圖中，顯影液的流動方向226係表示顯影液沿著頁面左、右往復流動的方向。

參考第8A-8B圖，第8A圖係繪示本發明第一實施例中陣列基板200a已經顯影完成之電路佈局俯視圖；第8B圖係繪示本發明第8A圖中沿著F-F’線段的製造流程步驟之剖面示意圖。當完成顯影步驟之後，第一曝光圖案224a的第三線寬PW3、CW3變成第五線寬PW5、CW5，第二曝光圖案224b的第四線寬PW4、CW4變成第六線寬PW6、CW6，其中第五線寬PW5、CW5等於或是近似第六線寬PW6、CW6，並且曝露一部分透明導電層220。亦即，當顯影完成之後，第一曝光圖案224a的第五線寬PW5、CW5等於或是近似第一線寬PW1、CW1，且第二曝光圖案224b的第六線寬PW6、CW6等於或是近似第二線寬PW2、CW2，使得第一曝光圖案224a與第二曝光圖案224b藉由梳狀圖案228對顯影的阻擋造成顯影之前與顯影完成之後，其線寬等於或是趨近於相等。

參考第9A-9B圖，第9A圖係繪示本發明第一實施例中蝕刻陣列基板200a的透明導電層220之電路佈局俯視圖；第9B圖係繪示本發明第9A圖中沿著G-G’線段的製造流程步驟之剖面示意圖。利用第一曝光圖案224a、第二曝光圖案224b以及第三曝光圖案224c作為蝕刻罩幕，以蝕刻透明導電層220，直至曝露出一部份保護層216。

參考第10A-10B圖，第10A圖係繪示本發明第一實施例中移除陣列基板200a的曝光光阻層222之電路佈局俯視圖；第10B圖係繪示本發明第10A圖中沿著H-H’線段的製造流程步驟之剖面示意圖。移除第一曝光圖案224a、第二曝光圖案224b以及第三曝光圖案224c，以於第一顯示區域208a與第二顯示區域208b分別形成第一像素電極224a2’、第二像素電極224b2’、第一共用電極224a1’以及第二共用電極224b1’，並且於第一非顯示區域210a形成複數上接觸墊228’，其中第一像素電極224a2’、第一共用電極224a1’的寬度PWI、CWI等於或是近似第五寬度PW5、CW5，第二像素電極224b2’、第二共用電極224b1’的寬度PWII、CWII等於或是近似第六寬度PW6、CW6。在一實施例中，第一像素電極224a2’與第二像素電極224b2’的寬度差值小於0.1μm以下或是任一預設寬度差值，第一共用電極224a1’與第二共用電極224b1’的寬度差值小於0.1μm以下或是任一預設寬度差值，而可改善液晶面板產生亮暗不均的波紋。具體來說，第一像素電極224a2’的寬度等於或是近似顯影已完成之後的第一曝光圖案224a所定義的寬度；第二像素電極224b2’的寬度等於或是近似顯影已完成之後的第二曝光圖案224b所定義的寬度。

具體來說，如第10A-10B圖所示，本發明之種陣列基板200a包括基板202、複數掃描線204s、複數資料線204d、複數下接觸墊206、保護層216以及透明導電層220。基板202具有第一顯示區域208a、第二顯示區域208b以及第一非顯示區域210a。複數掃描線204s設置於第一顯示區域208a與第二顯示區域208b的基板202上。複數資料線204d位於第一顯示區域208a與第二顯示區域208b，每一資料線204d與每一掃描線204s形成一交錯處，交錯處設有一電晶體214。複數下接觸墊206設置於第一非顯示區域210a的基板202上。保護層216用以覆蓋資料線204d、電晶體214以及下接觸墊206。透明導電層220設置於保護層216上，具有第一像素電極224a2’、第二像素電極224b2’以及複數上接觸墊228’，第一像素電極224a2’與第二像素電極224b2’分別位於第一顯示區域208a與第二顯示區域208b，其中第一像素電極224a2’的寬度等於或是近似第二像素電極224b2’的寬度，上接觸墊228’位於第一非顯示區域210a且電性連接下接觸墊206。上接觸墊228’彼此之間電性絕緣，且第一顯示區域208a的第一像素電極224a2’相對應於第一非顯示區域210a的上接觸墊228’。

在一實施例中，保護層216更包括相對於每一下接觸墊206的複數接觸孔(標示於第5B圖)218，藉由透明導電層220填滿接觸孔218，使每一上接觸墊228’電性連接每一下接觸墊206。進一步來說，每一上接觸墊228’包括本體部228a以及複數梳狀部228b。本體部228a電性連接一下接觸墊206。複數梳狀部228b分別自本體部228a延伸，其中一上接觸墊228’的梳狀部228b與另一上接觸墊228’的梳狀部228b互相絕緣叉合。

參考第11A-11B圖，第11A圖係繪示本發明第二實施例中陣列基板200b的電路佈局俯視圖；第11B圖係繪示本發明另一第11A圖中沿著I-I’線段的剖面示意圖。陣列基板200b類似於第10A圖之陣列基板200a，其差異在於陣列基板200b係蝕刻第一非顯示區域210a的透明導電層220形成第一防波牆300a，蝕刻步驟係使用一部分的第三曝光圖案224c作為罩幕，即，該一部分的第三曝光圖案224c係為防波牆圖案，並且第一防波牆300a設置於第一像素電極224a2’與上接觸墊228”之間，亦即設置於第一顯示區域208a與第一非顯示區域210a之間，例如是垂直於顯影液流動方向226的上接觸墊228”之間。該第一防波牆300a上方的一部分第三曝光圖案224c用於略微阻擋顯影液在顯影過程中使顯影液不會流動方向226在上接觸墊228”之間快速流動，而是使顯影液以均勻流動速度由第一防波牆300a的曝光圖案224c上方由第一非顯示區域210a流向第一顯示區域208a。在一實施例中，上接觸墊228”的形狀與本體部228a的形狀相同。

同樣地，透明導電層220更包括第二防波牆300b以及第三防波牆300c同樣屬於第三曝光圖案224c的一部分，第二防波牆300b設置於該些上接觸墊228”的外圍且靠近基板202的側邊。第三防波牆300c設置於該些上接觸墊228”之間，第二防波牆300b以及第三防波牆300c的作用與該第一防波牆300a相同，用以使流向第一顯示區域208a的顯影液之流速更均勻。本發明之陣列基板200b亦可設置第一防波牆300a、第二防波牆300b、第三防波牆300c或是前述任一或任兩者，防波牆300a、300b、300c與上接觸墊228’交錯排列。陣列基板200b的製程方法類似於陣列基板200a。

參考第12圖，其係繪示本發明第三實施例中陣列基板200c的電路佈局俯視圖。陣列基板200c具有陣列基板200a與陣列基板200b之部分特徵，包括上接觸墊228’、第一防波牆300a、第二防波牆300b以及第三防波牆300c。陣列基板200c的製程方法類似於陣列基板200a。第一防波牆300a設置於第一像素電極224a2’與上接觸墊228’之間。第二防波牆300b設置於該些上接觸墊228’的外圍且靠近基板202的側邊。第三防波牆300c設置於該些上接觸墊228’之間。陣列基板200c的製程方法類似於陣列基板200a。

第13圖係繪示本發明實施例中具有陣列基板200a、200b、200c中任一者的液晶顯示面板301之剖面示意圖，在此僅以第10A圖中沿著J-J’線段的陣列基板200a為例說明。液晶顯示面板301包括上述之陣列基板200a、下配向層302a、基板304、彩色濾光層306、上配向層302b以及液晶308。下配向層302a設置於透明導電層220的第一共用電極224a1’、第二共用電極224b1’、第一像素電極224a2’與第二像素電極224b2’上，第一共用電極224a1’、第二共用電極224b1’、第一像素電極224a2’與第二像素電極224b2’用以產生均勻電場303。彩色濾光層306設置於該基板304上。上配向層302b設置於彩色濾光層306上；以及液晶308設置於該下配向層302a與該上配向層302b之間。本發明之陣列基板200a適用於平面切換式液晶面板(in-plane switching mode LCD)，或是不同型式的液晶面板。

綜上所述，本發明之陣列基板與具有該陣列基板的液晶面板及其製造方法，於液晶面板的微影製程中，使顯影液在曝光圖案上均勻地流動，避免顯影液集中流向較大光阻區域，使像素電極的線寬趨於一致，產生均勻的電場，解決液晶面板產生亮暗不均的波紋(mura)之問題。

雖然本發明已用較佳實施例揭露如上，然其並非用以限定本發明，本發明所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作各種之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。

200a、200b、200c．．．陣列基板

202．．．基板

204s．．．掃描線

204d．．．資料線

206．．．下接觸墊

208a．．．第一顯示區域

208b．．．第二顯示區域

210a．．．第一非顯示區域

210b．．．第二非顯示區域

212．．．通道結構

214．．．電晶體

216．．．保護層

218．．．接觸孔

220．．．透明導電層

221．．．紫外線

222．．．光阻層

223．．．光罩

224a．．．第一曝光圖案

224b．．．第二曝光圖案

224c．．．第三曝光圖案

224a1．．．第一共用電極曝光圖案

224b1．．．第二共用電極曝光圖案

224a2．．．第一像素電極曝光圖案

224b2．．．第二像素電極曝光圖案

226‧‧‧流動方向

224a1’‧‧‧第一共用電極

224b1’‧‧‧第二共用電極

224a2’‧‧‧第一像素電極

224b2’‧‧‧第二像素電極

228‧‧‧梳狀圖案

228’、228”‧‧‧上接觸墊

228a‧‧‧本體部

228b‧‧‧梳狀部

230‧‧‧上表面

300a‧‧‧第一防波牆

300b‧‧‧第二防波牆

300c‧‧‧第三防波牆

301‧‧‧液晶顯示面板

302a‧‧‧下配向層

302b‧‧‧上配向層

303‧‧‧電場

304‧‧‧基板

306‧‧‧彩色濾光層

308‧‧‧液晶

G‧‧‧閘極

S‧‧‧源極

D‧‧‧汲極

PW1、CW1‧‧‧第一線寬

PW2、CW2‧‧‧第二線寬

PW3、CW3‧‧‧第三線寬

PW4、CW4‧‧‧第四線寬

PW5、CW5‧‧‧第五線寬

PW6、CW6‧‧‧第六線寬

第1A圖係繪示本發明第一實施例中形成陣列基板的下接觸墊之電路佈局俯視圖；

第1B圖係繪示本發明第1A圖中沿著A-A’線段的製造流程步驟之剖面示意圖；

第2圖係繪示本發明第一實施例中形成陣列基板的通道結構之電路佈局俯視圖；

第3圖係繪示本發明第一實施例中形成陣列基板的源極與汲極之電路佈局俯視圖；

第4A圖係繪示本發明第一實施例中形成陣列基板的接觸孔之電路佈局俯視圖；

第4B圖係繪示本發明第4A圖中沿著B-B’線段的製造流程步驟之剖面示意圖；

第5A圖係繪示本發明第一實施例中形成陣列基板的光阻層與透明導電層之電路佈局俯視圖；

第5B圖係繪示本發明第5A圖中沿著C-C’線段的製造流程步驟之剖面示意圖；

第6A圖係繪示本發明第一實施例中對陣列基板的光阻層進行曝光之電路佈局俯視圖；

第6B圖係繪示本發明第6A圖中沿著D-D’線段的製造流程步驟之剖面示意圖；

第7A圖係繪示本發明第一實施例中陣列基板的顯影過程之電路佈局俯視圖；

第7B圖係繪示本發明第7A圖中沿著E1-E1’線段的製造流程步驟之剖面示意圖；

第7C圖係繪示本發明第7A圖中沿著E2-E2’線段的製造流程步驟之剖面示意圖；

第8A圖係繪示本發明第一實施例中陣列基板已經顯影完成之電路佈局俯視圖；

第8B圖係繪示本發明第8A圖中沿著F-F’線段的製造流程步驟之剖面示意圖；

第9A圖係繪示本發明第一實施例中蝕刻陣列基板的透明導電層之電路佈局俯視圖；

第9B圖係繪示本發明第9A圖中沿著G-G’線段的製造流程步驟之剖面示意圖；

第10A圖係繪示本發明第一實施例中移除陣列基板的曝光光阻層之電路佈局俯視圖；

第10B圖係繪示本發明第10A圖中沿著H-H’線段的製造流程步驟之剖面示意圖；

第11A圖係繪示本發明第二實施例中陣列基板的電路佈局俯視圖；

第11B圖係繪示本發明第11A圖中沿著I-I’線段的剖面示意圖；

第12圖係繪示本發明第三實施例中陣列基板的電路佈局俯視圖；以及

第13圖係繪示本發明實施例中具有陣列基板的液晶顯示面板之剖面示意圖。

200a．．．陣列基板

202．．．基板

204s．．．掃描線

204d．．．資料線

208a．．．第一顯示區域

208b．．．第二顯示區域

210a．．．第一非顯示區域

210b．．．第二非顯示區域

212．．．通道結構

214．．．電晶體

220．．．透明導電層

228’．．．上接觸墊

228a．．．本體部

228b．．．梳狀部

CWI、CWII．．．共用電極寬度

PWI、PWII．．．像素電極寬度

224a1’．．．第一共用電極

224b1’．．．第二共用電極

224a2’．．．第一像素電極

224b2’．．．第二像素電極

G．．．閘極

S．．．源極

D．．．汲極

Claims (20)

1. 一種陣列基板的製造方法，包括下列步驟：形成複數掃描線、複數資料線、複數電晶體以及複數下接觸墊於一基板上，該基板定義一第一顯示區域、一第二顯示區域以及一第一非顯示區域，該些掃描線、該些資料線、該些電晶體位於該第一顯示區域以及該第二顯示區域，該些電晶體分別位於該些資料線與該些掃描線的交錯處，該些下接觸墊位於該第一非顯示區域；形成一透明導電層於該基板上；塗佈一光阻層於該透明導電層上；對該光阻層進行一曝光步驟，使該第一顯示區域以及該第二顯示區域分別定義一第一曝光圖案與一第二曝光圖案，並且使該第一非顯示區域定義相對應於該些下接觸墊的複數第三曝光圖案；當一顯影液在該光阻層上開始流動以進行一顯影步驟時，該第一曝光圖案的第一線寬等於或是近似該第二曝光圖案的第二線寬；當於該顯影液的流動過程中，每一該些第三曝光圖案形成複數梳狀圖案或防波牆圖案，該些梳狀圖案或防波牆圖案用於阻擋一部份該顯影液，使該部分顯影液經由該些第三曝光圖案上表面與該些梳狀圖案或防波牆圖案上表面到達該第一顯示區域的該第一曝光圖案，該第一曝光圖案的該第一線寬變成一第三線寬，並且使另一部份該顯影液直接到達該第二顯示區域的該第二曝光圖案，該第二曝光圖案的該第二線寬變成一第四線寬，其中該第三線寬等於或是近似該第四線寬；以及在該第一顯示區域與該第二顯示區域分別形成相對應該第一曝光圖案 之一第一像素電極、一第一共用電極與相對應該第二曝光圖案之一第二像素電極、一第二共用電極，並且於該第一非顯示區域形成相對應該些第三曝光圖案之複數上接觸墊。
2. 如申請專利範圍第1項所述陣列基板的製造方法，其中該些上接觸墊彼此電性絕緣，該些下接觸墊彼此電性絕緣。
3. 如申請專利範圍第1項所述陣列基板的製造方法，其中移除該第三曝光圖案以於該第一非顯示區域形成每一該些上接觸墊的步驟中，更包括下列步驟：同時形成一本體部以及複數梳狀部或防波牆；其中，該本體部電性連接該些下接觸墊其中之一；該些複數梳狀部自該本體部延伸，使一上接觸墊的該些梳狀部與另一上接觸墊的該些梳狀部互相絕緣叉合；該些防波牆與該些上接觸墊交錯排列。
4. 如申請專利範圍第1項所述陣列基板的製造方法，其中在形成該透明導電層的步驟之前，更包括下列步驟：形成一保護層於該基板上，以覆蓋該些掃描線、該些資料線、該些電晶體以及該些下接觸墊。
5. 如申請專利範圍第4項所述陣列基板的製造方法，其中在形成該保護層之後，更包括下列步驟：形成複數接觸孔於該保護層中，使該些接觸孔曝露該些下接觸墊。
6. 如申請專利範圍第5項所述陣列基板的製造方法，其中在形成該些接觸孔之後，更包括下列步驟： 形成該透明導電層於該保護層上，使該透明導電層填滿該些接觸孔並且電性連接該些下接觸墊。
7. 如申請專利範圍第1項所述陣列基板的製造方法，其中在該顯影液的流動過程之後，更包括下列步驟：當完成該顯影步驟之後，該第一曝光圖案的該第三線寬變成一第五線寬，該第二曝光圖案的該第四線寬變成一第六線寬，其中該第五線寬等於或是近似該第六線寬，並且曝露一部分該透明導電層。
8. 如申請專利範圍第1項所述陣列基板的製造方法，其中在完成該顯影步驟之後，更包括下列步驟：利用該第一曝光圖案、該第二曝光圖案以及第三曝光圖案作為蝕刻罩幕，以蝕刻該透明導電層。
9. 如申請專利範圍第1項所述陣列基板的製造方法，其中形成相對應該第一曝光圖案之該第一像素電極、該第一共用電極與相對應該第二曝光圖案之該第二像素電極、該第二共用電極之步驟中，更包括下列步驟：移除該第一曝光圖案、該第二曝光圖案以及該第三曝光圖案，以於該第一顯示區域與該第二顯示區域分別形成該第一像素電極、該第一共用電極以及該第二像素電極、該第二共用電極，並且於該第一非顯示區域形成複數上接觸墊，其中該第一像素電極、該第一共用電極的寬度等於或是近似該第五線寬，該第二像素電極、該第二共用電極的寬度等於或是近似該第六線寬。
10. 一種陣列基板，包括：一基板，具有一第一顯示區域、一第二顯示區域以及一第一非顯示區 域；複數掃描線，設置於該第一顯示區域與該第二顯示區域的該基板上；複數資料線，位於該第一顯示區域與該第二顯示區域，每一該些資料線與每一該些掃描線形成一交錯處，該交錯處設有一電晶體；複數下接觸墊，設置於該第一非顯示區域的該基板上；一保護層，用以覆蓋該些資料線、該些電晶體以及該些下接觸墊；一透明導電層，設置於該保護層上，具有一第一像素電極、一第一共用電極、一第二像素電極、一第二共用電極以及複數上接觸墊，該第一像素電極、該第一共用電極與該第二像素電極、該第二共用電極分別位於該第一顯示區域與該第二顯示區域內，其中該第一像素電極、該第一共用電極的寬度等於或是近似該第二像素電極、該第二共用電極的寬度，該些上接觸墊位於該第一非顯示區域且電性連接該些下接觸墊；其中，每一該些上接觸墊包括：一本體部，電性連接該些下接觸墊其中之一；以及複數梳狀部，自該本體部延伸，一上接觸墊的該些梳狀部與另一上接觸墊的該些梳狀部互相絕緣叉合；以一顯影液在該透明導電層的一光阻層上定義複數曝光圖案並且作為顯影之用，當於該顯影液的流動過程中，每一該些曝光圖案形成複數梳狀圖案，該些梳狀圖案用於阻擋一部份該顯影液，使該部分顯影液經由該些曝光圖案上表面與該些梳狀圖案上表面到達該第一顯示區域，其中該些梳狀圖案相對應於該些梳狀部。
11. 如申請專利範圍第10項所述之陣列基板，其中該保護層更包括相 對於每一該些下接觸墊的複數接觸孔，藉由該透明導電層填滿該些接觸孔，使每一該些上接觸墊電性連接該每一些下接觸墊。
12. 如申請專利範圍第10項所述之陣列基板，其中該些上接觸墊彼此電性絕緣。
13. 如申請專利範圍第10項所述之陣列基板，其中該些下接觸墊彼此電性絕緣。
14. 如申請專利範圍第10項所述之陣列基板，其中該透明導電層更包括一第一防波牆，設置於該第一像素電極、該第一共用電極與該些上接觸墊之間。
15. 如申請專利範圍第14項所述之陣列基板，其中該透明導電層更包括一第二防波牆，設置於該些上接觸墊的外圍且靠近該基板的側邊。
16. 如申請專利範圍第10項所述之陣列基板，其中該透明導電層更包括一第三防波牆，設置於該些上接觸墊之間。
17. 如申請專利範圍第10項所述之陣列基板，其中該第一顯示區域的該第一像素電極、該第一共用電極相對應於該第一非顯示區域的該些上接觸墊。
18. 一種陣列基板，包括：一基板，具有一第一顯示區域、一第二顯示區域以及一第一非顯示區域；複數掃描線，設置於該第一顯示區域與該第二顯示區域的該基板上；複數資料線，位於該第一顯示區域與該第二顯示區域，每一該些資料線與每一該些掃描線形成一交錯處，該交錯處設有一電晶體； 複數下接觸墊，設置於該第一非顯示區域的該基板上；一保護層，用以覆蓋該些資料線、該些電晶體以及該些下接觸墊；一透明導電層，設置於該保護層上，具有一第一像素電極、一第一共用電極、一第二像素電極、一第二共用電極以及複數上接觸墊，該第一像素電極、該第一共用電極與該第二像素電極、該第二共用電極分別位於該第一顯示區域與該第二顯示區域內，其中該第一像素電極、該第一共用電極的寬度等於或是近似該第二像素電極、該第二共用電極的寬度，該些上接觸墊位於該第一非顯示區域且電性連接該些下接觸墊；其中，該透明導電層更包括複數防波牆，該些防波牆與該些上接觸墊交錯排列；以一顯影液在該透明導電層的一光阻層上定義複數曝光圖案並且作為顯影之用，當於該顯影液的流動過程中，每一該些曝光圖案形成複數防波牆圖案，該些防波牆圖案用於阻擋一部份該顯影液，使該部分顯影液經由該些曝光圖案上表面與該些防波牆圖案上表面到達該第一顯示區域，其中該些防波牆圖案相對應於該些防波牆。
19. 如申請專利範圍第18項所述之陣列基板，其中每一該些上接觸墊包括：一本體部，電性連接該些下接觸墊其中之一；以及複數梳狀部，自該本體部延伸，一上接觸墊的該些梳狀部與另一上接觸墊的該些梳狀部互相絕緣叉合。
20. 一種液晶面板，該液晶面板包括：一如申請專利範圍第10-19項中任一項所述之陣列基板； 一下配向層，設置於該透明導電層上；一彩色濾光基板，設置於該基板上方；一上配向層，設置於彩色濾光基板；以及一液晶，設置於該下配向層與該上配向層之間。