KR20070052565A - 박막 트랜지스터 기판 및 이의 제조 방법 - Google Patents

Abstract

본 발명은 박막 트랜지스터 기판 및 이의 제조 방법에 관한 것으로, 본 발명에 따른 박막 트랜지스터 기판 제조 방법을 이용하면, 게이트 전극과 차광 패턴을 형성하여 TFT 기판의 상기 활성층의 일부는 상기 게이트 전극과 중첩되고, 적어도 다른 일부는 차광 패턴과 중첩되도록 한다.

이와 같이 제조된 TFT 기판은 백라이트 유닛의 광이 상기 활성층에 직접 조사되지 않으므로, 광에 의한 누설 전류가 흐르는 일이 없다.

액정 표시 장치, 광 누설 전류, 활성층, 차광 패턴, 채널

Description

박막 트랜지스터 기판 및 이의 제조 방법{Thin Film Transistor Substrate And Method of Manufacturing The Same }

도 1은 종래 기술에 따른 5-마스크 제조 공정으로 제조한 액정 표시 장치를 나타낸 평면도이다.

도 2는 도 1의 A-A'면의 단면도이다.

도 3은 종래 기술에 따른 4-마스크 제조 공정으로 제조한 액정 표시 장치를 나타낸 평면도이다.

도 4는 도 3의 B-B'면의 단면도이다.

도 5는 본 발명의 실시예에 따른 4-마스크 제조 공정으로 제조한 액정 표시 장치를 나타낸 평면도이다.

도 6은 도 5의 C-C'면의 단면도이다.

도 7a 내지 도 7f는 본 발명의 실시예에 따른 박막 트랜지스터 기판의 제조 방법을 나타낸 일부 공정도이다.

<도면의 주요 부분에 대한 부호의 설명>

100: 투명 기판 110: 게이트 전극

110a: 차광 패턴 120: 게이트 절연막

130: 활성층 140: 데이터 전극

145: 소스-드레인 막 150: 드레인 전극

155: 감광막 160: 보호막

170: 화소 전극 310: 배향막

본 발명은 박막 트랜지스터 기판 및 이의 제조 방법에 관한 것으로, 활성층 하부에 차광 패턴을 형성하여 백라이트 광으로 인한 누설 전류를 최소화함으로써 잔상을 억제할 수 있는 박막 트랜지스터 기판 및 이의 제조 방법에 관한 것이다.

액정 표시 장치(LCD, Liquid Crystal Display)는 두 기판 사이에 주입되어 있는 이방성 유전율을 갖는 액정 물질에 전계를 인가하고, 이 전계의 세기를 조절하여 기판에 투과되는 광의 양을 조절함으로써 원하는 화상을 표시하는 장치이다.

상기 액정 표시 장치는, 기판에 소정의 물질을 형성시키는 증착 공정, 상기 기판을 세정하는 세정 공정, 마스크를 사용하여 패턴을 형성하는 노광 공정, 상기 형성된 패턴대로 패턴을 식각하는 식각 공정 등의 공정을 여러번 반복하여 제조한다.

도 1은 종래 기술에 따른 5-마스크 제조 공정으로 제조한 액정 표시 장치를 나타낸 평면도이며, 도 2는 도 1의 A-A'면의 단면도이다.

도 1 및 도 2를 참조하면, 종래의 기술에 따른 5-마스크 제조 공정으로 제조한 액정 표시 장치는 투명 기판(100) 상에 게이트 전극(110), 소스 전극(140), 드 레인 전극(150)을 포함하는 박막 트랜지스터(TFT, Thin Film Transistor) 및 화소 전극(170)이 형성된 박막 트랜지스터 기판과, 블랙 매트릭스(210), 컬러 필터(220), 오버코트막(230) 및 공통 전극(240)이 형성된 컬러 필터 기판을 포함한다. 박막 트랜지스터 기판과 컬러 필터 기판상에는 각기 배향막(310, 320)이 형성되며 그 사이에 액정층(미도시)이 형성된다.

이러한 액정 표시 장치는 박막 트랜지스터 기판의 게이트 전극(110), 소스 전극(140), 드레인 전극(150)을 포함하여 이루어진 TFT를 이용하여 화소 전극(170)에 소정의 전압을 인가함으로써, 상기 화소 전극(170)과 컬러 필터 기판의 공통 전극(240)에 전계를 형성하여 백라이트 유닛(50)에서 출사되는 광의 세기를 조절하여 화상을 표시한다.

상기 액정 표시 장치의 기판에 형성되는 패턴들은 증착 공정, 세정 공정, 마스크를 사용하여 패턴을 형성하는 노광 공정, 식각 공정 등을 반복하여 제조하며, 상기 박막 트랜지스터 기판에서 게이트 전극(110), 활성층(130), 소스 전극(140)과 드레인 전극(150), 보호층(160), 화소 전극(170) 등은 상기와 같은 공정들을 반복하여 형성한다.

그러나, 상기 노광, 식각 공정에는 많은 비용이 들어가기 때문에, 제조 비용을 줄이기 위하여 상기 활성층(130), 소스 전극(140)과 드레인 전극(150)을 동일 마스크로 패터닝하여 형성하는 방법이 개발되었다.

도 3은 종래 기술에 따른 4-마스크 제조 공정으로 제조한 액정 표시 장치를 나타낸 평면도이며, 도 4는 도 3의 B-B'면의 단면도이다.

도 3 및 도 4를 참조하면, 종래의 기술에 따른 4-마스크 제조 공정으로 제조한 액정 표시 장치는 활성층(130), 소스 전극(140)과 드레인 전극(150)이 동일 마스크로 패터닝된다. 따라서, 소스 전극(140)과 드레인 전극(150) 및 상기 소스 전극(140)과 연결되는 데이터 라인의 하부에는 활성층(130)이 존재하게 된다.

도 4를 참조하면, 상기 활성층(130)은 게이트 전극(110)과 중첩되어 게이트 전극(110)에 소정의 전압이 인가될 때에 소스 전극(140)과 드레인 전극(150)을 전기적으로 연결하는 TFT 영역과, 그 외로 화소 전극(170)과 중첩되도록 형성되는 화소 전극 영역으로 나뉜다. 이러한 활성층(130)의 화소 전극 영역은 백라이트에서 출사된 광에 직접적으로 노출된다.

그러나, 이러한 4-마스크 제조 공정으로 제조한 액정 표시 장치는, 상기 활성층(130)에 백라이트 광이 조사되면 그 광에 의하여 누설 전류가 발생되며, 이러한 누설 전류에 의하여 표시하는 화상에 잔상이 발생하는 문제점이 있다.

본 발명은 상기의 문제점을 해결하기 위해 도출된 것으로서, 활성층 하부에 차광 패턴을 형성하여 백라이트 광으로 인한 누설 전류를 최소화함으로써 잔상을 억제할 수 있는 박막 트랜지스터 기판 및 이의 제조 방법을 제공함을 그 목적으로 한다.

상기 본 발명의 목적을 달성하기 위한 본 발명의 일 측면에 따르면,

a) 투명 기판을 준비하는 단계;

b) 상기 투명 기판 상에 게이트 전극과 차광 패턴을 형성하는 단계;

c) 상기 게이트 전극과 차광 패턴 상에 게이트 절연막을 형성하는 단계;

d) 상기 게이트 절연막 상에 활성층을 형성하는 단계;

e) 상기 활성층 상에 소스-드레인 막을 형성하는 단계; 및

f) 상기 활성층과 소스-드레인 막을 동일 마스크로 패터닝하여 소스 전극 및 드레인 전극을 형성하는 단계를 포함하되, 상기 활성층의 일부는 상기 게이트 전극과 중첩되고, 적어도 다른 일부는 차광 패턴과 중첩되도록 형성하는 것을 특징으로 하는 박막 트랜지스터 기판 제조 방법이 제공된다.

상기 게이트 전극과 차광 패턴은 단일 마스크를 이용하여 형성되는 것을 특징으로 한다.

상기 게이트 전극과 차광 패턴은 동일한 물질인 것을 특징으로 한다.

상기 게이트 전극과 차광 패턴 사이에는 소정의 갭이 존재하는 것을 특징으로 한다.

상기 본 발명의 목적을 달성하기 위한 본 발명의 다른 측면에 따르면, 투명 기판; 상기 투명 기판 상에 형성되는 게이트 전극과 차광 패턴; 상기 게이트 전극과 차광 패턴 상에 형성되는 게이트 절연막; 상기 게이트 절연막 상에 형성되는 활성층; 상기 활성층 상에 형성되는 소스 전극 및 드레인 전극; 상기 드레인 전극과 연결되는 화소 전극을 포함하되, 상기 활성층의 일부는 상기 게이트 전극과 중첩되고, 적어도 다른 일부는 차광 패턴과 중첩된 것을 특징으로 하는 박막 트랜지스터 기판이 제공된다.

상기 게이트 전극과 차광 패턴은 동일한 물질인 것을 특징으로 한다.

상기 게이트 전극과 차광 패턴 사이에는 소정의 갭이 존재하는 것을 특징으로 한다.

이하, 첨부 도면을 참조하여 본 발명의 실시예에 대하여 상세하게 설명한다.

도 5는 본 발명의 실시예에 따른 4-마스크 제조 공정으로 제조한 액정 표시 장치를 나타낸 평면도이며, 도 6은 도 5의 C-C'면의 단면도이다.

도 5 및 도 6을 참조하면, 본 발명의 실시예에 따른 4-마스크 제조 공정으로 제조한 액정 표시 장치는 박막 트랜지스터(TFT, Thin Film Transistor) 기판, 컬러 필터(CF, Color Filter) 기판, 상기 두 기판 사이에 위치하는 액정층(미도시)을 포함한다.

TFT 기판에 대하여 설명하자면, 투명 기판(100) 상에 게이트 전극(110)과 차광 패턴(110a)이 형성되며, 게이트 전극(110)과 차광 패턴(110a)상에 게이트 절연막(120)이 형성되며, 게이트 절연막(120) 상에 활성층(130)이 형성되며, 상기 활성층(130) 상에 소스 전극(140) 및 드레인 전극(150)이 형성되어 TFT가 구성된다.

또한, 상기 TFT 상에는 보호막(160)이 형성되며, 상기 보호막(160) 상에는 화소 전극(170)이 형성되며, 상기 화소 전극(170) 상에는 배향막(310)이 형성되어 TFT 기판을 이룬다.

상기 보호막(160)에는 소정의 관통홀이 형성되어 상기 드레인 전극(150)과 화소 전극(170)이 전기적으로 연결된다.

또한, 본 발명의 실시예에 따른 TFT 기판을 살펴보면, 상기 활성층(130)의 일부는 상기 게이트 전극(110)과 중첩되고, 적어도 다른 일부는 차광 패턴(110a)과 중첩된다.

상기 게이트 전극(110)과 차광 패턴(110a) 사이에는 소정의 갭이 존재한다. 이와 같이 소정의 갭이 존재하면, 상기 차광 패턴(110a)과 다른 전극 사이에 형성되는 기생 커패시턴스로 인한 오동작을 줄일 수 있다.

상기 TFT는 게이트 전극(110)에 소정의 전압이 인가되면, 상기 활성층(130)에 채널이 형성되어 소스 전극(140)과 드레인 전극(150)이 전기적으로 연결된다. 따라서, 상기 소스 전극(140)에 연결된 데이터 라인에 인가된 소정의 전압이 드레인 전극(150)을 통하여 화소 전극(170)으로 전달된다.

CF 기판에 대하여 설명하자면, 투명 기판(200)상에 블랙 매트릭스(210)와 컬러 필터(220)가 형성되며, 상기 컬러 필터(220) 상에 오버 코트막(230)이 형성되며, 상기 오버 코트막(230) 상에 공통 전극(240)이 형성된다. 그리고, 상기 공통 전극(240) 상에는 배향막(320)이 형성되어 CF 기판을 이룬다.

이와 같은 액정 표시 장치는 상기 화소 전극(170)에 소정의 전압이 충전되면, 상기 TFT 기판의 화소 전극(170)과 CF 기판의 공통 전극(240) 사이에 형성된 전계에 의하여 백라이트 유닛에서 출사되는 광의 세기를 조절하여 화상을 표시한다.

본 발명의 실시예에 따른 액정 표시 장치를 이용하면, TFT 기판의 상기 활성층(130)의 일부는 상기 게이트 전극(110)과 중첩되고, 적어도 다른 일부는 차광 패턴(110a)과 중첩되므로, 백라이트 유닛의 광이 상기 활성층(130)에 직접 조사되지 않으므로, 광에 의한 누설 전류가 흐르는 일이 없다.

다음으로, 도 7a 내지 도 7f를 참조하여, 본 발명의 실시예에 따른 박막 트랜지스터 제조 방법에 대하여 상세하게 설명한다. 도 7a 내지 도 7f는 본 발명의 실시예에 따른 박막 트랜지스터 기판의 제조 방법을 나타낸 일부 공정도이다.

먼저, 도 7a에 도시한 바와 같이, 투명 기판(100) 상에 전극 물질을 형성한 다음 제1 마스크(미도시)를 통해 패터닝 공정을 실시하여 게이트 전극(110), 그와 연결되는 게이트 라인, 그리고 차광 패턴(110a)을 형성한다.

상기 게이트 전극(110)과 차광 패턴(110a) 사이에는 소정의 갭을 형성한다. 이와 같이 소정의 갭이 형성되면, 상기 차광 패턴(110a)과 다른 전극 사이에 형성되는 기생 커패시턴스에 의한 영향을 줄일 수 있다.

그리고, 도 7b에 도시한 바와 같이, 상기 결과물의 상부에 실리콘 산화막 또는 실리콘 질화막으로 구성되는 게이트 절연막(120), 활성층(130) 및 소스-드레인 막(145)을 순차적으로 형성한다. 이때, 상기 활성층(130)은 비정질 실리콘(a-Si)에 고농도의 불순물(N+)이 도핑된 물질로 이루어진다.

다음으로, 도 7c에 도시한 바와 같이, 상기 소스-드레인 막(145)의 상부에 감광막(155)을 형성한 다음, 제2 마스크(미도시)를 통해 패터닝 공정을 실시하여 감광막(155)의 패턴을 형성한다.

이때, 상기 게이트 전극(110) 상의 소스-드레인 막(145)의 일부 영역 상에 형성된 상기 감광막(155) 패턴에는 회절 노광을 적용하여 그 외 영역의 감광막(155) 패턴에 비해 얇은 두께를 갖도록 한다.

상기의 회절 노광의 결과, 게이트 전극(110) 상의 감광막(155)의 일부 영역은 소스 전극 및 드레인 전극이 형성될 영역보다 얇은 단차 구조로 형성된다.

또한, 상기 감광막(155) 패턴을 식각 마스크로 하는 식각 공정을 통해 소스-드레인 막(145) 및 활성층(130) 등을 식각한다.

도 7d는 상기 감광막(155)이 식각되어 상기 소스-드레인 막(145)의 일부가 외부로 노출된 모습을 보여준다.

즉, 에싱 공정을 통해 상기 감광막(155)의 일부를 식각하여 감광막(155)의 전체 두께를 줄임으로써, 단차가 형성된 영역의 감광막은 제거되어 그 하부의 소스-드레인 막(145)이 노출된다.

그 결과, 도 7e에 도시한 바와 같이, 상기 감광막(155) 패턴을 식각 마스크로 적용하여 상기 소스-드레인 막(145)을 식각하여 소스 전극(140), 그와 연결되는 데이터 라인, 그리고 드레인 전극(150)을 형성하고, 이후 상기 잔류하는 감광막(150)의 패턴을 제거한다.

그리고, 도 7f에 도시한 바와 같이, 상기 결과물의 상부에 무기막으로 구성되는 보호막(160)을 형성한다.

이후, 제3 마스크(미도시)를 이용하여 상기 보호막(160)에 드레인 전극(150)과 화소 전극의 연결을 위한 컨택홀을 형성한다. 계속하여, 상기 보호막(160) 상에 화소 전극막을 도포하고, 제4 마스크(미도시)를 이용하여 화소 전극을 패터닝하여 형성한 후에, 상기 화소 전극 상에 배향막을 형성하여 TFT 기판을 제조한다.

본 발명의 실시예에 따른 TFT 기판 제조 방법을 이용하면, 게이트 전극(110) 과 차광 패턴(110a)을 형성하여 TFT 기판의 상기 활성층(130)의 일부는 상기 게이트 전극(110)과 중첩되고, 적어도 다른 일부는 차광 패턴(110a)과 중첩되도록 한다. 이와 같이 제조된 TFT 기판은 백라이트 유닛의 광이 상기 활성층(130)에 직접 조사되지 않으므로, 광에 의한 누설 전류가 흐르는 일이 없다.

본 발명의 권리 범위는 앞에서 설명한 각 실시예에 한정되는 것이 아니라, 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자에 의한 모든 변경 및 개량도 본 발명의 권리 범위에 속한다.

상술한 바와 같이, 본 발명에 따른 박막 트랜지스터 기판 제조 방법을 이용하면, 게이트 전극과 차광 패턴을 형성하여 TFT 기판의 상기 활성층의 일부는 상기 게이트 전극과 중첩되고, 적어도 다른 일부는 차광 패턴과 중첩되도록 한다. 이와 같이 제조된 TFT 기판은 백라이트 유닛의 광이 상기 활성층에 직접 조사되지 않으므로, 광에 의한 누설 전류가 흐르는 일이 없다.

Claims (7)

1. a) 투명 기판을 준비하는 단계;

   b) 상기 투명 기판 상에 게이트 전극과 차광 패턴을 형성하는 단계;

   c) 상기 게이트 전극과 차광 패턴 상에 게이트 절연막을 형성하는 단계;

   d) 상기 게이트 절연막 상에 활성층을 형성하는 단계;

   e) 상기 활성층 상에 소스-드레인 막을 형성하는 단계; 및

   f) 상기 활성층과 소스-드레인 막을 동일 마스크로 패터닝하여 소스 전극 및 드레인 전극을 형성하는 단계를 포함하되,

   상기 활성층의 일부는 상기 게이트 전극과 중첩되고, 적어도 다른 일부는 차광 패턴과 중첩되도록 형성하는 것을 특징으로 하는 박막 트랜지스터 기판 제조 방법.
2. 청구항 1에 있어서,

   상기 게이트 전극과 차광 패턴은 단일 마스크를 이용하여 형성되는 것을 특징으로 하는 박막 트랜지스터 기판 제조 방법.
3. 청구항 1 또는 청구항 2에 있어서,

   상기 게이트 전극과 차광 패턴은 동일한 물질인 것을 특징으로 하는 박막 트랜지스터 기판 제조 방법.
4. 청구항 3에 있어서,

   상기 게이트 전극과 차광 패턴 사이에는 소정의 갭이 존재하는 것을 특징으로 하는 박막 트랜지스터 기판 제조 방법.
5. 투명 기판;

   상기 투명 기판 상에 형성되는 게이트 전극과 차광 패턴;

   상기 게이트 전극과 차광 패턴 상에 형성되는 게이트 절연막;

   상기 게이트 절연막 상에 형성되는 활성층;

   상기 활성층 상에 형성되는 소스 전극 및 드레인 전극;

   상기 드레인 전극과 연결되는 화소 전극을 포함하되,

   상기 활성층의 일부는 상기 게이트 전극과 중첩되고, 적어도 다른 일부는 차광 패턴과 중첩된 것을 특징으로 하는 박막 트랜지스터 기판.
6. 청구항 5에 있어서,

   상기 게이트 전극과 차광 패턴은 동일한 물질인 것을 특징으로 하는 박막 트랜지스터 기판.
7. 청구항 5 또는 청구항 6에 있어서,

   상기 게이트 전극과 차광 패턴 사이에는 소정의 갭이 존재하는 것을 특징으로 하는 박막 트랜지스터 기판.

Images