KR101923717B1 - 액정표시장치 어레이 기판 및 그 제조방법 - Google Patents

액정표시장치 어레이 기판 및 그 제조방법 Download PDF

Info

Publication number
KR101923717B1
KR101923717B1 KR1020120055445A KR20120055445A KR101923717B1 KR 101923717 B1 KR101923717 B1 KR 101923717B1 KR 1020120055445 A KR1020120055445 A KR 1020120055445A KR 20120055445 A KR20120055445 A KR 20120055445A KR 101923717 B1 KR101923717 B1 KR 101923717B1
Authority
KR
South Korea
Prior art keywords
contact hole
electrode
drain electrode
common
forming
Prior art date
Application number
KR1020120055445A
Other languages
English (en)
Other versions
KR20130131701A (ko
Inventor
김진필
정기영
민금규
장상수
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020120055445A priority Critical patent/KR101923717B1/ko
Priority to US13/891,557 priority patent/US8933454B2/en
Priority to TW102117274A priority patent/TWI494677B/zh
Priority to EP13168490.4A priority patent/EP2667248B1/en
Priority to CN201310194190.0A priority patent/CN103424915B/zh
Publication of KR20130131701A publication Critical patent/KR20130131701A/ko
Application granted granted Critical
Publication of KR101923717B1 publication Critical patent/KR101923717B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1337—Surface-induced orientation of the liquid crystal molecules, e.g. by alignment layers
    • G02F1/133711—Surface-induced orientation of the liquid crystal molecules, e.g. by alignment layers by organic films, e.g. polymeric films
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134372—Electrodes characterised by their geometrical arrangement for fringe field switching [FFS] where the common electrode is not patterned

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Nonlinear Science (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Mathematical Physics (AREA)
  • Manufacturing & Machinery (AREA)
  • Liquid Crystal (AREA)

Abstract

본 발명의 일 실시예에 따른 액정표시장치 어레이 기판은 기판, 상기 기판 상에 위치하는 게이트 라인 및 공통 라인, 상기 게이트 라인 및 상기 공통 라인 상에 위치하는 게이트 절연막, 상기 게이트 절연막 상에 위치하며, 상기 게이트 라인과 대향하는 반도체층, 상기 반도체층 상에 위치하는 소스 전극과 드레인 전극, 상기 소스 전극과 드레인 전극 상에 위치하며, 상기 드레인 전극을 노출하는 제1 콘택홀을 포함하고, 상기 제1 콘택홀의 경사면에 단차가 형성된 유기 절연막, 상기 유기 절연막 상에 위치하며, 상기 공통 라인과 연결되는 공통 전극, 상기 공통 전극이 형성된 기판 상에 위치하며, 상기 제1 콘택홀을 통해 상기 드레인 전극과 접촉하는 패시베이션막 및 상기 패시베이션막 상에 상기 공통 전극과 대응되게 위치하며, 상기 드레인 전극과 접촉하는 화소 전극을 포함할 수 있다.

Description

액정표시장치 어레이 기판 및 그 제조방법{ARRAY SUBSTRATE FOR LIQUID CRYSTAL DISPLAY AND MANUFACTURING METHOD OF THE SAME}
본 발명은 액정표시장치 어레이 기판 및 그 제조방법에 관한 것으로, 보다 자세하게는 콘택홀에 단차를 형성하여 배향막의 도포 불량을 방지하고, 표시품질을 향상시킬 수 있는 액정표시장치 어레이 기판 및 그 제조방법에 관한 것이다.
일반적으로, 액정표시장치는 액정의 광학적 이방성과 분극성질을 이용하여 구동된다. 상기 액정은 구조가 가늘고 길기 때문에 분자의 배열에 방향성을 가지고 있으며, 인위적으로 액정에 전기장을 인가하여 분자배열의 방향을 제어할 수 있다.따라서, 상기 액정의 분자배열 방향을 임의로 조절하면, 액정의 분자배열이 변하게 되고, 광학적 이방성에 의해 상기 액정의 분자배열 방향으로 빛이 굴절하여 화상정보를 표현할 수 있다.
현재는 박막트랜지스터와 상기 박막트랜지스터에 연결된 화소전극이 행렬방식으로 배열된 능동행렬 액정표시장치(AM-LCD : Active Matrix LCD 이하, 액정표시장치로 약칭함)가 해상도 및 동영상 구현능력이 우수하여 가장 주목받고 있다. 상기 액정표시장치는 공통전극이 형성된 컬러필터 기판과 화소전극이 형성된 어레이 기판과, 상기 두 기판 사이에 개재된 액정으로 이루어지는데, 이러한 액정표시장치에서는 공통전극과 화소전극이 상하로 걸리는 전기장에 의해 액정을 구동하는 방식으로 투과율과 개구율 등의 특성이 우수하다.
그러나, 상하로 걸리는 전기장에 의한 액정구동은 시야각 특성이 우수하지 못한 단점을 가지고 있다. 따라서, 상기의 단점을 극복하기 위해 시야각 특성이 우수한 횡전계형 액정표시장치가 제안되었다. 이러한 횡전계형 액정표시장치는 기판 상에 박막트랜지스터가 형성되고, 유기 절연막에 의해 박막트랜지스터가 절연된 후, 공통 전극과 화소 전극 사이에 패시베이션막이 형성되어 공통 전극과 화소 전극 사이에 상하 수평 전계가 걸리게 된다. 그러나, 박막트랜지스터와 화소 전극이 연결되는 콘택홀의 깊이가 매우 크게 되어, 배향막이 콘택홀에서 퍼지지 않는 현상이 발생된다.
도 1은 종래 액정표시장치 어레이 기판의 단면도이고, 도 2a는 종래 액정표시장치 어레이 기판의 평면도이고, 도 2b는 종래 액정표시장치의 평면도이다.
도 1을 참조하면, 박막트랜지스터의 드레인 전극(5)이 위치하고, 드레인 전극(5) 상에 유기 절연막(10)이 위치한다. 유기 절연막(10)은 드레인 전극(5)을 노출하는 콘택홀(hole)이 형성된다. 그리고, 유기 절연막(10) 상에 패시베이션막(15)이 위치하고, 콘택홀을 통해 화소 전극(20)이 드레인 전극(5)과 연결된다.
그러나, 유기 절연막과 패시베이션막의 두께로 인해, 화소 전극과 드레인 전극 사이의 콘택홀의 깊이가 매우 깊어진다. 이에 따라, 기판 전면에 형성되는 배향막(30)이 콘택홀의 주변에서 콘택홀 내부로 퍼지지 않고 정체된다. 따라서, 도 2a에 나타난 바와 같이, 콘택홀 주변에서 배향막이 퍼지지 않아서 검게 보이는 프린지 형상이 나타나고, 도 2b에 나타난 바와 같이, 액정표시장치 전면에서 배향막의 도포 불량이 발생된 영역이 얼룩으로 표시되는 등 표시품질을 저하시는 문제점이 있다.
본 발명은 콘택홀에 단차를 형성하여 배향막의 도포 불량을 방지하고, 표시품질을 향상시킬 수 있는 액정표시장치 어레이 기판 및 그 제조방법을 제공한다.
상기한 목적을 달성하기 위해, 본 발명의 일 실시예에 따른 액정표시장치 어레이 기판은 기판, 상기 기판 상에 위치하는 게이트 라인 및 공통 라인, 상기 게이트 라인 및 상기 공통 라인 상에 위치하는 게이트 절연막, 상기 게이트 절연막 상에 위치하며, 상기 게이트 라인과 대향하는 반도체층, 상기 반도체층 상에 위치하는 소스 전극과 드레인 전극, 상기 소스 전극과 드레인 전극 상에 위치하며, 상기 드레인 전극을 노출하는 제1 콘택홀을 포함하고, 상기 제1 콘택홀의 경사면에 단차가 형성된 유기 절연막, 상기 유기 절연막 상에 위치하며, 상기 공통 라인과 연결되는 공통 전극, 상기 공통 전극이 형성된 기판 상에 위치하며, 상기 제1 콘택홀을 통해 상기 드레인 전극과 접촉하는 패시베이션막 및 상기 패시베이션막 상에 상기 공통 전극과 대응되게 위치하며, 상기 드레인 전극과 접촉하는 화소 전극을 포함할 수 있다.
상기 패시베이션막은 상기 콘택홀에 의해 노출된 상기 드레인 전극을 노출하는 제2 콘택홀을 포함할 수 있다.
상기 제1 콘택홀과 상기 제2 콘택홀은 평면 상에서 서로 일부만 겹쳐질 수 있다.
상기 유기 절연막에 형성된 단차는 계단 형상일 수 있다.
상기 공통 전극은 상기 유기 절연막과 상기 게이트 절연막을 관통하는 제3 콘택홀을 통해 상기 공통 라인과 접촉할 수 있다.
상기 화소 전극을 포함하는 기판 전면에 형성된 배향막을 더 포함할 수 있다.
또한, 본 발명의 일 실시예에 따른 액정표시장치 어레이 기판의 제조방법은 기판 상에 게이트 라인 및 공통 라인을 형성하는 단계, 상기 게이트 라인 및 상기 공통 라인 상에 게이트 절연막을 형성하는 단계, 상기 게이트 절연막 상에 상기 게이트 라인과 대향하는 반도체층을 형성하는 단계, 상기 반도체층 상에 소스 전극과 드레인 전극을 형성하는 단계, 상기 소스 전극과 드레인 전극 상에 상기 드레인 전극을 노출하도록 유기 절연막을 형성하되, 상기 드레인 전극을 노출하는 제1 콘택홀 및 상기 제1 콘택홀의 경사면에 단차를 형성하는 단계, 상기 유기 절연막 상에 상기 공통 라인과 연결되는 공통 전극을 형성하는 단계, 상기 공통 전극이 형성된 기판 상에 패시베이션막을 형성하되, 상기 제1 콘택홀을 통해 상기 드레인 전극과 접촉하도록 형성하는 단계 및 상기 패시베이션막 상에 상기 공통 전극과 대응되게 형성하되, 상기 드레인 전극과 접촉하는 화소 전극을 형성하는 단계를 포함할 수 있다.
상기 제1 콘택홀 및 상기 단차는 하프톤 마스크를 이용하여 상기 유기 절연막에 형성할 수 있다.
상기 유기 절연막에 상기 제1 콘택홀과 상기 단차를 형성함과 동시에, 상기 공통 라인을 노출하는 제3 콘택홀을 형성하는 단계를 더 포함할 수 있다.
상기 패시베이션막을 형성하는 단계는, 상기 공통 전극이 형성된 기판 상에 패시베이션막을 형성하고, 상기 제1 콘택홀을 통해 노출된 상기 드레인 전극의 일부를 노출하도록 상기 패시베이션막을 식각하여 제2 콘택홀을 형성할 수 있다.
상기 화소 전극이 형성된 기판 전면에 배향막을 도포하는 단계를 더 포함할 수 있다.
본 발명의 일 실시예에 따른 액정표시장치 어레이 기판 및 그 제조방법은 화소 전극과 드레인 전극이 접촉하는 콘택홀에 단차를 형성하여, 배향막의 콘택홀 내외부 영역의 도포 불량을 방지할 수 있는 이점이 있다. 따라서, 얼룩 등이 관찰되어 표시품질이 저하되는 것을 방지할 수 있는 이점이 있다.
도 1은 종래 액정표시장치 어레이 기판의 단면도.
도 2a는 종래 액정표시장치 어레이 기판의 평면도이고, 도 2b는 종래 액정표시장치의 평면도.
도 3은 본 발명의 일 실시예에 따른 액정표시장치 어레이 기판을 나타낸 평면도.
도 4는 도 3의 I-I' 및 Ⅱ-Ⅱ'에 따라 절취한 단면도.
도 5는 도 4의 CH1 영역을 확대한 도면.
도 6은 도 4의 CH1 영역의 평면을 나타낸 도면.
도 7a 내지 7e는 본 발명의 일 실시예에 따른 액정표시장치 어레이 기판의 제조방법을 공정별로 나타낸 도면.
도 8a는 본 발명의 콘택홀을 나타낸 평면도이고, 도 8b는 도 8a의 콘택홀을 나타낸 단면도.
이하, 첨부한 도면을 참조하여 본 발명의 일 실시 예들을 상세히 설명하면 다음과 같다.
도 3은 본 발명의 일 실시예에 따른 액정표시장치 어레이 기판을 나타낸 평면도이고, 도 4는 도 3의 I-I' 및 Ⅱ-Ⅱ'에 따라 절취한 단면도이며, 도 5는 도 4의 CH1 영역을 확대한 도면이고, 도 6은 도 4의 CH1 영역의 평면을 나타낸 도면이다.
도 3을 참조하면, 서브픽셀(P)을 포함하는 기판(미도시) 상에 일 방향으로 연장되며 배열된 게이트 라인(103)이 위치하고, 상기 게이트 라인(103)과 교차하여 서브픽셀(P)을 정의하는 데이터 라인(107)이 위치한다. 그리고, 상기 게이트 라인(103)과 서로 평행하게 배열되며 상기 데이터 라인(107)과 교차하는 공통 라인(109)이 위치한다. 상기 게이트 라인(103), 데이터 라인(107) 및 공통 라인(109)의 교차에 의해 복수의 서브픽셀(P)이 정의된다.
상기 각 서브픽셀(P)에는 상기 게이트 라인(103)에 연결된 게이트 전극(미도시), 게이트 절연막(미도시), 반도체층(미도시), 상기 데이터 라인(107)에 전기적으로 연결된 소스 전극(117), 상기 소스 전극(117)과 이격되된 드레인 전극(119)으로 구성된 박막 트랜지스터(Tr)가 위치한다.
본 도면에서 상기 박막 트랜지스터(Tr)는 채널을 이루는 영역이 'U'형태를 이루는 것을 예로 도시하였지만, 이에 한정되지 않으며, 'I'형태로도 이루어질 수 있다. 또한, 상기 박막 트랜지스터(Tr)는 게이트 전극이 게이트 라인(103) 그 자체로써 이루어지는 것을 예로 도시하였지만, 이에 한정되지 않으며, 게이트 라인(103)으로부터 서브픽셀(P)로 돌출되어 이루어질 수도 있다.
상기 각 서브픽셀(P) 내부에서 핑거(finger) 형태의 화소 전극(135)이 상기 박막 트랜지스터(Tr)의 드레인 전극(119)과 제1 콘택홀(CH1)을 통해 연결된다. 상기 각 서브픽셀(P)에 형성된 상기 화소 전극(135)에 대응하여 사각형의 판 형태를 갖는 공통 전극(123)이 위치한다.
상기 공통 전극(123)은 공통 전극(123)에 전압이 인가되기 위해 제3 콘택홀(CH3)을 통해 상기 공통 라인(109)과 전기적으로 연결된다. 본 발명에서는 박막 트랜지스터(Tr)와 화소 전극(135) 사이의 유기 절연막(미도시)의 제1 콘택홀(CH1)에 단차가 형성된 것을 특징으로 한다. 보다 자세한 설명은 후술하는 제조방법에서 설명하기로 한다.
이하, 전술한 액정표시장치 어레이 기판의 평면 구조에 따른 단면 구조에 대해 설명하기로 한다.
도 4를 참조하면, 본 발명의 일 실시예에 따른 액정표시장치 어레이 기판은 기판(101) 상에 일 방향으로 배열된 게이트 라인(미도시)과 일체형의 게이트 전극(103)이 위치하고, 게이트 전극(103)과 공통 라인(109)이 동일 평면 상에 위치한다.
게이트 전극(103) 및 공통 라인(109) 상에 이들을 절연시키는 게이트 절연막(106)이 위치하고, 게이트 절연막(106) 상에 게이트 전극(103)과 대응되는 영역에 반도체층(115)이 위치한다. 반도체층(115)의 양측 단부에는 소스 전극(117)과 드레인 전극(119)이 각각 위치한다. 따라서, 게이트 전극(103), 반도체층(115), 소스 전극(117) 및 드레인 전극(119)을 포함하는 박막 트랜지스터(Tr)를 구성한다.
소스 전극(117) 및 드레인 전극(119)이 형성된 기판(101) 상에 하부의 소자를 보호하고 절연하는 유기 절연막(125)이 위치한다. 유기 절연막(125)은 두꺼운 두께로 형성되며, 드레인 전극(119)을 노출하는 제1 콘택홀(CH1)을 포함한다. 제1 콘택홀(CH1)은 후술하는 화소 전극(135)과 드레인 전극(119)이 접촉할 수 있도록 한다.
또한, 유기 절연막(125)과 게이트 절연막(106)에는 공통 라인(109)을 노출시키는 제3 콘택홀(CH3)이 형성된다. 유기 절연막(125) 상에는 사각형의 판 형상의 공통 전극(123)이 위치한다. 그리고, 공통 전극(123)은 제3 콘택홀(CH3)을 통해 공통 라인(109)에 접촉된다.
공통 전극(123)이 형성된 기판(101) 상에는 패시베이션막(130)이 위치한다. 패시베이션막(130)은 공통 전극(123)을 절연하며, 드레인 전극(119)의 일부를 노출하는 제2 콘택홀(CH2)이 형성된다. 여기서, 패시베이션막(130)에 형성된 제2 콘택홀(CH2)은 유기 절연막(125)에 형성된 제1 콘택홀(CH1)과 일부만 겹쳐지게 형성된다. 즉, 제1 콘택홀(CH1)에 의해 노출된 드레인 전극(119)과 패시베이션막(130)이 일부 접촉되게끔 형성한다. 이로 인해 유기 절연막(125)과 패시베이션막(130) 간에 일부 단차를 형성할 수 있다.
한편, 패시베이션막(130) 상에는 제1 및 제2 콘택홀(CH1, CH2)을 통해 화소 전극(135)이 드레인 전극(119)과 접촉하며 위치한다. 화소 전극(135)은 핑거 형상으로 이루어지면서 공통 전극(123)과 대응하게 형성되어, 구동 시 화소 전극(135)과 공통 전극(123) 사이에 수직 및 수평 전계가 동시에 형성될 수 있다.
본 발명에서, 유기 절연막(125)은 드레인 전극(119)을 노출하는 제1 콘택홀(CH1)의 경사면에 단차가 형성된다. 도 5를 참조하면, 유기 절연막(125)은 제1 콘택홀(CH1)의 경사면에 적어도 2단 이상의 단차가 형성된다. 종래 콘택홀의 깊이가 매우 깊었던 것을 완화하기 위해, 제1 콘택홀(CH1)에 크기를 증가시키면서 단차지도록 형성하여 유기 절연막(125)의 경사를 완만하게 형성한다. 이에 따라, 추후 도포되는 배향막(150)이 제1 콘택홀(CH1) 내부로 쉽게 퍼질 수 있게 된다.
또한, 유기 절연막(125) 상에 형성되는 패시베이션막(130)에는 드레인 전극(119)을 노출하기 위한 제2 콘택홀(CH2)이 형성되는데, 이때, 제2 콘택홀(CH2)은 제1 콘택홀(CH1)와 동일한 영역에 형성하지 않고 일부만 겹쳐지도록 형성한다. 즉, 도 6에 도시된 바와 같이, 제1 콘택홀(CH1)과 제2 콘택홀(CH2)의 평면 형상을 보면, 제1 콘택홀(CH1)과 제2 콘택홀(CH2)이 서로 일부만 겹쳐지게 형성된다.
따라서, 패시베이션막(130)이 제1 콘택홀(CH1)에 의해 노출된 드레인 전극(119)의 일부와 접촉하게 되며, 유기 절연막(125)의 경사부의 일부를 노출하게 된다. 그러므로, 도 5의 CH2가 도시된 영역을 보면, 유기 절연막(125)과 패시베이션막(130) 간의 작은 단차가 또 한번 형성될 수 있어 추후 배향막(150)이 용이하게 퍼질 수 있는 이점이 있다.
도 5에 도시된 것처럼, 상기와 같은 구조의 액정표시장치 어레이 기판에서 배향막이 퍼지는 것을 살펴보면, ① 영역에서는 패시베이션막(130)의 표면이 소수성이기 때문에 배향막(150)이 잘 퍼지게 된다. ② 영역에서는 퍼지는 배향막(150)이 중력에 의해 제1 및 제2 콘택홀(CH1, CH2)로 유입되고, ③과 ④ 영역에서는 패시베이션막(130)의 표면으로부터 배향막(150)이 계속 아래로 공급되어 밀어내기 형식으로 소수성 패시베이션막(130)의 표면을 지나 제1 및 제2 콘택홀(CH1, CH2)을 채우게 된다. 특히, 유기 절연막(125)에 형성된 2단의 단차로 인해 배향막(150)이 용이하게 퍼질 수 있어 제1 및 제2 콘택홀(CH1, CH2)을 채울 수 있다.
상기와 같이, 본 발명의 일 실시예에 따른 액정표시장치 어레이 기판은 화소 전극과 드레인 전극이 접촉하는 콘택홀에 있어 유기 절연막의 경사면에 다중 단차를 형성함으로써, 배향막의 도포 시 콘택홀에 배향막이 퍼지지 않는 것을 방지할 수 있는 이점이 있다.
이하, 전술한 도 4에 따른 본 발명의 일 실시예에 따른 액정표시장치 어레이 기판의 제조방법을 설명하면 다음과 같다. 도 7a 내지 7e는 본 발명의 일 실시예에 따른 액정표시장치 어레이 기판의 제조방법을 공정별로 나타낸 도면이다.
도 7a를 참조하면, 본 발명의 일 실시예에 따른 액정표시장치 어레이 기판의 제조방법은 기판(101) 상에 저저항 특성을 갖는 금속물질 예를 들면 알루미늄(Al), 알루미늄 합금(AlNd), 구리(Cu), 구리합금, 크롬(Cr), 몰리브덴(Mo), 티타늄(Ti) 중 선택되는 하나의 금속물질을 증착한다. 그리고, 이를 패터닝하여 게이트 전극(103) 및 공통 라인(109)을 형성한다.
다음, 게이트 전극(103) 및 공통 라인(109) 상에 산화실리콘(SiOx) 또는 질화실리콘(SiNx)을 증착하여 게이트 절연막(106)을 형성한다. 이어, 기판(101) 상에 비정질 실리콘을 증착하고 패터닝하여, 반도체층(115)을 형성한다. 이어, 반도체층(115)이 형성된 기판(101) 상에 저저항 특성을 갖는 금속물질 예를 들면 알루미늄(Al), 알루미늄 합금(AlNd), 구리(Cu), 구리합금, 크롬(Cr), 몰리브덴(Mo), 티타늄(Ti) 중 선택되는 하나의 금속물질을 증착한다. 그리고, 금속물질을 패터닝하여 반도체층(115)의 양측 단부에 각각 접속하는 소스 전극(117)과 드레인 전극(119)을 형성함과 동시에 게이트 절연막(106)을 식각하여 공통 라인(109)을 노출시킨다.
다음, 도 7b를 참조하면, 소스 전극(117)과 드레인 전극(119)을 포함하는 기판(101) 상에 감광막(126)을 스핀 코팅 등의 방법으로 도포한다. 감광막(126)은 포지티브 포토레지스트(positive photoresist)로 광이 조사되면 추후 분해되어 제거되는 물질일 수 있다. 이어, 감광막(126)이 형성된 기판(101) 상에 투과부(251), 반투과부(252) 및 차단부(253)로 이루어진 하프톤 마스크(200)를 정렬시킨 후 자외선(UV)을 조사한다.
다음, 도 7c를 참조하면, 상기 하프톤 마스크(200)를 통한 회절 노광 기법을 이용한 후 현상하여, 두께 단차를 갖는 유기 절연막(125)을 형성한다. 보다 자세하게는, 상기 하프톤 마스크(200)를 이용한 회절 노광 기법을 이용함으로써, 상기 차단부(253)가 적용되어 차단부(253)와 대향하는 감광막(126)이 그대로 남게 되고, 상기 반투과부(252)가 적용되어 반투과부(252)와 대향하는 감광막(126)이 회절되어 투과되는 광에 의해 상기 그대로 남은 감광막의 절반 이하의 두께로 남게 되어 단차가 형성된다. 그리고, 투과부(251)와 대향하는 감광막(126)은 현상 시 분해되어 모두 제거됨으로써, 상기 드레인 전극(119)의 표면을 노출시킨다.
따라서, 드레인 전극(119)을 노출시키는 제1 콘택홀(CH1)과 공통 라인(109)을 노출시키는 제3 콘택홀(CH2)이 형성된 유기 절연막(125)이 제조된다.
다음, 제1 및 제2 콘택홀(CH1, CH2)이 형성된 기판(101) 상에 ITO, IZO, ITZO, ZnO 중 선택된 하나의 투명도전물질을 증착하고 패터닝하여 공통 전극(123)을 형성한다. 공통 전극(123)은 판 형상으로 이루어지며, 제3 콘택홀(CH3)에서 공통 라인(109)에 접촉되도록 형성된다.
이어, 도 7d를 참조하면, 공통 전극(123)이 형성된 기판(101) 상에 산화실리콘(SiOx) 또는 질화실리콘(SiNx)을 증착하여 패시베이션막(130)을 형성한다. 그리고, 패시베이션막(130)을 식각하여, 유기 절연막(125)에 형성된 제1 콘택홀(CH1)을 노출하는 제2 콘택홀(CH2)을 형성한다. 앞서 설명한 바와 같이, 제2 콘택홀(CH2)은 제1 콘택홀(CH1)과 일부만 겹치게 형성하며, 이에 따라 패시베이션막(130)의 일부가 드레인 전극(119)과 직접 접촉하게 형성된다.
다음, 도 7e를 참조하면, 패시베이션막(130)이 형성된 기판(101) 상에 ITO, IZO, ITZO, ZnO 중 선택된 하나의 투명도전물질을 증착하고 패터닝하여 화소 전극(135)을 형성한다. 화소 전극(135)은 제1 콘택홀(CH1) 및 제2 콘택홀(CH2)을 통해 드레인 전극(119)에 직접 접촉하고, 공통 전극(123)에 대응되는 영역에서는 핑거 형상으로 이루어진다.
그리고, 화소 전극(135)이 형성된 기판(101) 상에 폴리이미드(polyimide)를 도포하여 배향막(150)을 형성한다. 배향막(150)은 폴리이미드의 액상으로 도포되기 때문에 기판(101) 상에 도포되고 넓게 퍼지게 된다. 이때, 제1 및 제2 콘택홀(CH1, CH2)과 같은 홀(hole)들에서 배향막(150)의 퍼짐이 끊기게 되는데, 본 발명에서는 유기 절연막(125)에 계단 형상의 단차를 형성함으로써, 배향막(150)이 잘 퍼져 홀을 채울 수 있다.
상기와 같이, 본 발명의 일 실시예에 따른 액정표시장치 어레이 기판 및 그 제조방법은 화소 전극과 드레인 전극이 접촉하는 콘택홀에 단차를 형성하여, 배향막의 도포 불량을 방지할 수 있는 이점이 있다. 따라서, 얼룩 등이 관찰되어 표시품질이 저하되는 것을 방지할 수 있는 이점이 있다.
도 8a는 본 발명의 콘택홀을 나타낸 평면도이고, 도 8b는 도 8a의 콘택홀을 나타낸 단면도이다. 도 8a 및 도 8b를 참조하면, 핑거 형상으로 형성된 화소 전극, 단차가 형성된 제1 콘택홀 및 제2 콘택홀을 확인할 수 있고, 특히 도 8b에서 2단의 단차가 형성된 유기 절연막을 확인할 수 있었다.
전술한 본 발명은 고해상도 수직-수평 전계형 액정표시장치에 관한 것으로서, 종래 액정표시장치와는 달리, 해상도가 매우 높은 표시장치에 적용하는 것이다. 고해상도 모델의 경우, 일반 모델보다 화소의 수가 매우 많아지게되어 화소 전극과 드레인 전극이 접촉하는 콘택홀의 개수는 물론 콘택홀이 차지하는 면적비도 커지게 된다. 이에 따라, 콘택홀에 배향막이 퍼지지 않게 되면, 배향막이 퍼저지 않은 콘택홀이 차지하는 면적비도 커져, 패널 전면에서 얼룩이 발생한다.
반면, 종래 고해상도가 아닌 일반 액정표시장치는 화소의 크기가 고해상도에 비해 크고 개수도 적기 때문에 콘택홀의 개수나 그 차지하는 면적비도 적다. 이 경우, 콘택홀에 배향막이 퍼지지 않아도 패널 전면에서 얼룩이 시인되지 않는다. 따라서, 본 발명은 고해상도 액정표시장치 어레이 기판에 적용가능하나 특별히 한정되지 않는다.
이상 첨부된 도면을 참조하여 본 발명의 실시 예를 설명하였지만, 상술한 본 발명의 기술적 구성은 본 발명이 속하는 기술 분야의 당업자가 본 발명의 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시 예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해되어야 한다. 아울러, 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어진다. 또한, 특허청구범위의 의미 및 범위 그리고 그 등가 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
101 : 기판 103 : 게이트 라인
107 : 데이터 라인 109 : 공통 라인
117, 119 : 소스/드레인 전극 123 : 공통 전극
125 : 유기 절연막 130 : 패시베이션막
135 : 화소 전극

Claims (11)

  1. 기판;
    상기 기판 상에 위치하는 게이트 라인 및 공통 라인;
    상기 게이트 라인 및 상기 공통 라인 상에 위치하는 게이트 절연막;
    상기 게이트 절연막 상에 위치하며, 상기 게이트 라인과 대향하는 반도체층;
    상기 반도체층 상에 위치하는 소스 전극과 드레인 전극;
    상기 소스 전극과 드레인 전극 상에 위치하며, 상기 드레인 전극을 노출하는 제1 콘택홀을 포함하고, 상기 제1 콘택홀의 경사면에 단차가 형성된 유기 절연막;
    상기 유기 절연막 상에 위치하며, 상기 공통 라인과 연결되는 공통 전극;
    상기 공통 전극이 형성된 기판 상에 위치하며, 상기 제1 콘택홀을 통해 상기 드레인 전극과 접촉하는 패시베이션막; 및
    상기 패시베이션막 상에 상기 공통 전극과 대응되게 위치하며, 상기 드레인 전극과 접촉하는 화소 전극을 포함하고,
    상기 패시베이션막은 상기 제1 콘택홀에 의해 노출된 상기 드레인 전극을 노출하는 제2 콘택홀을 포함하고, 상기 제1 콘택홀과 상기 제2 콘택홀은 평면 상에서 서로 일부만 겹쳐지는 액정표시장치 어레이 기판.
  2. 삭제
  3. 삭제
  4. 제1 항에 있어서,
    상기 유기 절연막에 형성된 단차는 계단 형상인 액정표시장치 어레이 기판.
  5. 제1 항에 있어서,
    상기 공통 전극은 상기 유기 절연막과 상기 게이트 절연막을 관통하는 제3 콘택홀을 통해 상기 공통 라인과 접촉하는 액정표시장치 어레이 기판.
  6. 제1 항에 있어서,
    상기 화소 전극을 포함하는 기판 전면에 형성된 배향막을 더 포함하는 액정표시장치 어레이 기판.
  7. 기판 상에 게이트 라인 및 공통 라인을 형성하는 단계;
    상기 게이트 라인 및 상기 공통 라인 상에 게이트 절연막을 형성하는 단계;
    상기 게이트 절연막 상에 상기 게이트 라인과 대향하는 반도체층을 형성하는 단계;
    상기 반도체층 상에 소스 전극과 드레인 전극을 형성하는 단계;
    상기 소스 전극과 드레인 전극 상에 상기 드레인 전극을 노출하도록 유기 절연막을 형성하되, 상기 드레인 전극을 노출하는 제1 콘택홀 및 상기 제1 콘택홀의 경사면에 단차를 형성하는 단계;
    상기 유기 절연막 상에 상기 공통 라인과 연결되는 공통 전극을 형성하는 단계;
    상기 공통 전극이 형성된 기판 상에 패시베이션막을 형성하되, 상기 제1 콘택홀을 통해 상기 드레인 전극과 접촉하도록 형성하는 단계; 및
    상기 패시베이션막 상에 상기 공통 전극과 대응되게 형성하되, 상기 드레인 전극과 접촉하는 화소 전극을 형성하는 단계를 포함하고,
    상기 패시베이션막은 상기 제1 콘택홀에 의해 노출된 상기 드레인 전극을 노출하는 제2 콘택홀을 포함하고, 상기 제1 콘택홀과 상기 제2 콘택홀은 평면상에서 서로 일부만 겹쳐지는 액정표시장치 어레이 기판의 제조방법.
  8. 제7 항에 있어서,
    상기 제1 콘택홀 및 상기 단차는 하프톤 마스크를 이용하여 상기 유기 절연막에 형성하는 액정표시장치 어레이 기판의 제조방법.
  9. 제8 항에 있어서,
    상기 유기 절연막에 상기 제1 콘택홀과 상기 단차를 형성함과 동시에, 상기 공통 라인을 노출하는 제3 콘택홀을 형성하는 단계를 더 포함하는 액정표시장치 어레이 기판의 제조방법.
  10. 제8 항에 있어서,
    상기 패시베이션막을 형성하는 단계는,
    상기 공통 전극이 형성된 기판 상에 패시베이션막을 형성하고, 상기 제1 콘택홀을 통해 노출된 상기 드레인 전극의 일부를 노출하도록 상기 패시베이션막을 식각하여 상기 제2 콘택홀을 형성하는 액정표시장치 어레이 기판의 제조방법.
  11. 제8 항에 있어서,
    상기 화소 전극이 형성된 기판 전면에 배향막을 도포하는 단계를 더 포함하는 액정표시장치 어레이 기판의 제조방법.
KR1020120055445A 2012-05-24 2012-05-24 액정표시장치 어레이 기판 및 그 제조방법 KR101923717B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020120055445A KR101923717B1 (ko) 2012-05-24 2012-05-24 액정표시장치 어레이 기판 및 그 제조방법
US13/891,557 US8933454B2 (en) 2012-05-24 2013-05-10 Array substrate for liquid crystal display and method for manufacturing the same
TW102117274A TWI494677B (zh) 2012-05-24 2013-05-15 液晶顯示器的陣列基板及其製造方法
EP13168490.4A EP2667248B1 (en) 2012-05-24 2013-05-21 Active matrix substrate for liquid crystal display and method for manufacturing the same
CN201310194190.0A CN103424915B (zh) 2012-05-24 2013-05-23 用于液晶显示器的阵列基板及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120055445A KR101923717B1 (ko) 2012-05-24 2012-05-24 액정표시장치 어레이 기판 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20130131701A KR20130131701A (ko) 2013-12-04
KR101923717B1 true KR101923717B1 (ko) 2018-11-30

Family

ID=48446165

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120055445A KR101923717B1 (ko) 2012-05-24 2012-05-24 액정표시장치 어레이 기판 및 그 제조방법

Country Status (5)

Country Link
US (1) US8933454B2 (ko)
EP (1) EP2667248B1 (ko)
KR (1) KR101923717B1 (ko)
CN (1) CN103424915B (ko)
TW (1) TWI494677B (ko)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102071008B1 (ko) * 2013-04-10 2020-01-30 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
KR20150038942A (ko) * 2013-10-01 2015-04-09 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 제조 방법
TWI522714B (zh) * 2013-11-15 2016-02-21 群創光電股份有限公司 顯示面板及顯示裝置
KR102132445B1 (ko) * 2013-12-31 2020-07-09 엘지디스플레이 주식회사 액정 디스플레이 패널 및 이의 제조 방법
KR102340409B1 (ko) 2015-05-12 2021-12-17 삼성디스플레이 주식회사 표시 장치
CN104932127B (zh) * 2015-07-09 2018-07-06 京东方科技集团股份有限公司 一种阵列基板及其制作方法、显示装置
CN105514125B (zh) * 2016-02-02 2019-07-12 京东方科技集团股份有限公司 一种阵列基板、其制备方法及显示面板
JP6649788B2 (ja) * 2016-02-17 2020-02-19 株式会社ジャパンディスプレイ 液晶表示装置
CN105676553A (zh) * 2016-04-14 2016-06-15 京东方科技集团股份有限公司 阵列基板及其制造方法、显示面板和显示装置
KR102383745B1 (ko) 2016-11-11 2022-04-08 삼성디스플레이 주식회사 표시 장치
CN107402485B (zh) * 2017-08-31 2020-09-04 合肥京东方显示技术有限公司 阵列基板及其制作方法、液晶显示设备及其制作方法
KR102052434B1 (ko) * 2017-12-11 2019-12-05 엘지디스플레이 주식회사 컨택 구조 및 이를 이용한 전계발광 표시장치
CN108153072B (zh) * 2018-01-02 2021-02-02 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置
JP6810718B2 (ja) * 2018-04-13 2021-01-06 シャープ株式会社 表示装置、及び表示装置の製造方法
CN110473779B (zh) * 2019-06-28 2021-11-23 福建华佳彩有限公司 一种新型tft器件结构及其制作方法
CN111640766B (zh) * 2020-06-22 2023-12-12 武汉华星光电技术有限公司 一种阵列基板及其制作方法
JP2024104171A (ja) * 2023-01-23 2024-08-02 株式会社ジャパンディスプレイ 表示装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012053371A (ja) * 2010-09-03 2012-03-15 Hitachi Displays Ltd 液晶表示装置およびその製造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100675631B1 (ko) * 2003-06-27 2007-02-01 엘지.필립스 엘시디 주식회사 횡전계방식 액정표시장치 및 그 제조방법
KR101216688B1 (ko) * 2005-05-02 2012-12-31 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이를 포함하는 액정 표시 장치
JP2007041184A (ja) 2005-08-02 2007-02-15 Sanyo Epson Imaging Devices Corp 電気光学装置及びその製造方法
JP4869789B2 (ja) 2006-05-31 2012-02-08 株式会社 日立ディスプレイズ 表示装置
KR20080062945A (ko) * 2006-12-29 2008-07-03 엘지디스플레이 주식회사 수평전계방식 액정표시소자 및 그 제조방법
JP2010079075A (ja) 2008-09-26 2010-04-08 Hitachi Displays Ltd 透過型液晶表示装置
US8953122B2 (en) * 2009-06-18 2015-02-10 Japan Display Inc. Liquid crystal display device and manufacturing method for same
KR101323477B1 (ko) * 2009-09-30 2013-10-31 엘지디스플레이 주식회사 액정표시장치 및 그 제조 방법
KR20130044118A (ko) * 2010-08-06 2013-05-02 파나소닉 주식회사 유기 ｅｌ 표시 패널, 표시 장치, 및 유기 ｅｌ 표시 패널의 제조 방법
KR101298612B1 (ko) * 2010-10-12 2013-08-26 엘지디스플레이 주식회사 횡전계 방식 액정표시장치용 어레이기판 및 그 제조방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012053371A (ja) * 2010-09-03 2012-03-15 Hitachi Displays Ltd 液晶表示装置およびその製造方法

Also Published As

Publication number Publication date
CN103424915B (zh) 2016-03-16
EP2667248B1 (en) 2017-08-30
TWI494677B (zh) 2015-08-01
KR20130131701A (ko) 2013-12-04
US20130313556A1 (en) 2013-11-28
TW201348826A (zh) 2013-12-01
CN103424915A (zh) 2013-12-04
US8933454B2 (en) 2015-01-13
EP2667248A1 (en) 2013-11-27

Similar Documents

Publication Publication Date Title
KR101923717B1 (ko) 액정표시장치 어레이 기판 및 그 제조방법
KR101905757B1 (ko) 에프에프에스 방식 액정표시장치용 어레이기판 및 그 제조방법
US7643112B2 (en) Color filter substrate and manufacturing method thereof
KR102012854B1 (ko) 액정표시장치용 어레이기판 및 그 제조방법
KR20140083650A (ko) 액정표시장치 및 그 제조방법
KR101980773B1 (ko) 컬러필터를 가지는 박막트랜지스터 기판 및 그 제조 방법
US9316875B2 (en) Array substrate for fringe field switching mode liquid crystal display device and method for fabricating the same
WO2014153958A1 (zh) 阵列基板、阵列基板的制造方法以及显示装置
KR20130068558A (ko) 표시장치 및 그 제조방법
KR101955992B1 (ko) 에프에프에스 방식 액정표시장치용 어레이기판 및 그 제조방법
KR101331901B1 (ko) 액정표시장치 및 그 제조방법
KR20080053804A (ko) 액정표시장치와 그 제조방법
KR101011150B1 (ko) 횡전계 방식 액정표시장치 및 그 제조방법
KR101792878B1 (ko) 횡전계 방식 액정표시장치용 어레이기판 제조방법
KR101490774B1 (ko) 에프에프에스 모드 액정표시장치
KR101311334B1 (ko) 액정표시장치용 어레이 기판과 그 제조방법
KR101915223B1 (ko) 에이에이치-아이피에스 방식 액정표시장치용 어레이기판 및 그 제조방법
KR100542770B1 (ko) 박막 트랜지스터 어레이 기판 및 그 제조방법
KR101888437B1 (ko) 액정표시장치용 어레이기판 및 그 제조방법
KR20110051785A (ko) 액정표시장치 및 그 제조방법
JP2018120110A (ja) 液晶表示装置およびｔｆｔアレイ基板の製造方法
KR101912940B1 (ko) 액정표시장치 어레이 기판 및 그 제조방법
KR101338713B1 (ko) 액정 표시 장치 및 그 제조 방법
KR101396720B1 (ko) 액정 표시 장치 및 그 제조 방법
KR100480331B1 (ko) 액정표시장치용 어레이 기판 및 그의 제조방법

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)