KR20110051785A - 액정표시장치 및 그 제조방법 - Google Patents

액정표시장치 및 그 제조방법 Download PDF

Info

Publication number
KR20110051785A
KR20110051785A KR1020090108551A KR20090108551A KR20110051785A KR 20110051785 A KR20110051785 A KR 20110051785A KR 1020090108551 A KR1020090108551 A KR 1020090108551A KR 20090108551 A KR20090108551 A KR 20090108551A KR 20110051785 A KR20110051785 A KR 20110051785A
Authority
KR
South Korea
Prior art keywords
substrate
display area
pattern
common electrode
liquid crystal
Prior art date
Application number
KR1020090108551A
Other languages
English (en)
Other versions
KR101590381B1 (ko
Inventor
심석호
신기택
이동호
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020090108551A priority Critical patent/KR101590381B1/ko
Publication of KR20110051785A publication Critical patent/KR20110051785A/ko
Application granted granted Critical
Publication of KR101590381B1 publication Critical patent/KR101590381B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1339—Gaskets; Spacers; Sealing of cells
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133308—Support structures for LCD panels, e.g. frames or bezels
    • G02F1/133311—Environmental protection, e.g. against dust or humidity
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133388—Constructional arrangements; Manufacturing methods with constructional differences between the display region and the peripheral region

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Geometry (AREA)

Abstract

본 발명은 액정표시장치에 있어서, 상부 기판의 전면에 형성되는 공통전극의 전식 방지를 목적으로 한다.
이를 위해, 본 발명에서는 씰패턴 외부로 노출되는 공통전극을 덮도록 전식 방지 패턴을 형성한다.
또한, 상기 전식 방지 패턴은 컬럼스페이서와 동일공정에 의해 형성됨으로써, 제조 공정의 증가 없이 공통전극의 전식을 방지할 수 있다.
액정표시장치, 공통전극, 전식 방지

Description

액정표시장치 및 그 제조방법 {Liquid crystal display device and Method of fabricating the same}
본 발명은 액정표시장치에 관한 것으로, 특히 공통전극의 전식을 효과적으로 방지할 수 있는 액정표시장치 및 그 제조방법에 관한 것이다.
일반적으로, 액정표시장치의 구동원리는 액정의 광학적 이방성과 분극성질을 이용한다. 상기 액정은 구조가 가늘고 길기 때문에 분자의 배열에 방향성을 가지고 있으며, 인위적으로 액정에 전기장을 인가하여 분자배열의 방향을 제어할 수 있다.
따라서, 상기 액정의 분자배열 방향을 임의로 조절하면, 액정의 분자배열이 변하게 되고, 광학적 이방성에 의해 상기 액정의 분자배열 방향으로 빛이 굴절하여 화상정보를 표현할 수 있다.
현재에는 박막트랜지스터와 상기 박막트랜지스터에 연결된 화소전극이 행렬방식으로 배열된 능동행렬 액정표시장치(AM-LCD : Active Matrix LCD 이하, 액정표시장치로 약칭함)가 해상도 및 동영상 구현능력이 우수하여 가장 주목받고 있다.
상기 액정표시장치는 공통전극이 형성된 컬러필터 기판과 화소전극이 형성된 어레이 기판과, 상기 두 기판 사이에 개재된 액정으로 이루어지는데, 이러한 액정표시장치에서는 공통전극과 화소전극이 상하로 걸리는 전기장에 의해 액정을 구동하는 방식으로 투과율과 개구율 등의 특성이 우수하다.
도 1은 종래의 액정표시장치를 개략적으로 도시한 분해사시도이다.
도시한 바와 같이, 일반적인 액정표시장치는 액정층(30)을 사이에 두고 어레이 기판(10)과 컬러필터 기판(20)이 대면 합착된 구성을 갖는다.
상기 어레이 기판(10)은 제 1 기판(12) 상에서 서로 교차 배열되어 다수의 화소영역(P)을 정의하는 게이트 배선(14)과 데이터 배선(16)을 포함하며, 이들 두 배선(14, 16)의 교차지점에는 박막트랜지스터(Tr)가 구비되어 각 화소영역(P)에 마련된 화소전극(18)과 일대일 대응 접속되어 있다.
또한, 상기 어레이 기판(10)과 마주보는 상부의 컬러필터 기판(20)은 제 2 기판(22) 상에 상기 게이트 배선(14)과 데이터 배선(16) 그리고 박막트랜지스터(Tr) 등의 비표시영역을 가리도록 각 화소영역(P)을 테두리하는 격자 형상의 블랙매트릭스(25)가 형성되어 있으며, 이들 격자 내부에서 각 화소영역(P)에 대응되게 순차적으로 반복 배열된 적(R), 녹(G), 청(B)색의 컬러필터 패턴(26a, 26b, 26c)을 포함하는 컬러필터층(26)이 형성되어 있으며, 상기 블랙매트릭스(25)와 컬러필터층(26)의 전면에 걸쳐 투명한 공통전극(28)이 구비되어 있다.
그리고, 도면상에 도시되지는 않았지만, 이들 두 기판(10, 20)은 그 사이로 개재된 액정층(30)의 누설을 방지하기 위하여 가장자리 따라 실링제(sealant) 등으 로 이루어진 씰런트가 형성된다. 또한, 각 기판(10, 20)의 적어도 하나의 외측면에는 편광판이 구비되어 있다.
또한, 어레이 기판의 외측면으로는 백라이트(back-light)가 구비되어 빛을 공급하는 바, 게이트 배선(14)으로 박막트랜지스터(Tr)의 온(on)/오프(off) 신호가 순차적으로 스캔 인가되어 선택된 화소영역(P)의 화소전극(18)에 데이터배선(16)의 화상신호가 전달되면 이들 화소전극(18)과 공통전극(28) 사이의 수직 전계에 의해 그 사이의 액정분자가 구동되고, 이에 따른 빛의 투과율 변화로 여러 가지 화상을 표시할 수 있다.
도 2는 종래 액정표시장치의 개략적인 단면도이다.
도시한 바와 같이, 액정표시장치는 제 1 기판(40)과, 상기 제1 기판(40)과 마주하고 있는 제 2 기판(70)과, 상기 제 1 및 제 2 기판(40, 70) 사이에 개재되어 있는 액정층(80)과, 상기 제 1 및 제 2 기판(40, 70)의 가장자리를 따라 형성되어 상기 액정층(80)의 누설을 방지하기 위한 씰패턴(90)을 포함한다.
상기 제 1 기판(40)에는 표시영역(DA)과 상기 표시영역(DA) 주변의 비표시영역(NDA)이 정의되어 있다. 상기 표시영역(DA)에는 게이트 배선(미도시)과 상기 게이트 배선과 교차하여 상기 표시영역(DA) 내에 화소영역(P)을 정의하는 데이터 배선(52)이 형성되어 있다.
상기 화소영역(P)에는 상기 게이트 배선 및 상기 데이터 배선(52)과 연결되어 있는 박막트랜지스터(Tr)가 위치하고 있다. 상기 박막트랜지스터(Tr)는 상기 게 이트 배선에 연결되어 있는 게이트 전극(42)과, 상기 게이트 전극(42)을 덮는 게이트 절연막(48)과, 상기 게이트 절연막(48) 상에 위치하며 상기 게이트 전극(42)과 중첩하는 반도체층(50)과, 상기 반도체층(50) 상에서 서로 이격하는 소스 및 드레인 전극(54, 56)으로 구성된다. 상기 반도체층(50)은 순수 비정질 실리콘으로 이루어지는 액티브층(50a)과 비정질 실리콘으로 이루어지는 오믹콘택층(50b)으로 이루어지며, 상기 소스 전극(54)은 상기 데이터 배선(52)에 연결되어 있다.
또한, 상기 박막트랜지스터(Tr)를 덮으며 보호층(60)이 위치하고 있다. 상기 보호층(60)은 상기 박막트랜지스터(Tr)의 드레인 전극(56)을 노출시키는 드레인 콘택홀(62)을 포함한다.
상기 보호층(60) 상에는 상기 드레인 콘택홀(62)을 통해 상기 드레인 전극(56)과 연결되어 있는 화소전극(68)이 각 화소영역(P)에 위치하고 있다. 상기 화소전극(68)은 인듐-틴-옥사이드(indium-tin-oxide; ITO) 또는 인듐-징크-옥사이드(indium-zinc-oxide; IZO)와 같은 투명 도전성 물질로 이루어진다.
상기 제 1 기판(40)의 비표시영역(NDA)에는 공통 배선(46)이 형성되어 있다. 또한, 상기 공통배선(46)은 상기 게이트 절연막(48) 및 상기 보호층(60)에 의해 덮여 있으며, 상기 게이트 절연막(48) 및 상기 보호층(60)은 상기 공통배선(46)을 노출시키는 적어도 하나의 공통 콘택홀(64)을 포함하고 있다.
한편, 상기 제 2 기판(70) 상에는 상기 게이트 배선, 상기 데이터 배선(52) 및 상기 박막트랜지스터(Tr)를 포함하여 상기 비표시영역(NDA)를 가리기 위한 블랙매트릭스(72)가 위치하고 있다. 상기 블랙매트릭스(72) 상에는 상기 화소영역(P)에 대응하여 컬러필터층(74)이 위치한다. 상기 컬러필터층(74)은 적색, 녹색, 청색 중 어느 하나를 갖는다.
상기 컬러필터층(74) 위로는 상기 제 2 기판(70) 전면에 대응하여 공통전극(76)이 위치하고 있다. 상기 공통전극(76)은 상기 제 1 기판(40) 상의 상기 공통배선(46)과 연결되어 전압을 인가받는다. 상기 공통전극(76)은 상기 화소전극(68)과 전계를 형성하며, 이에 의해 상기 액정층(80)이 구동된다. 상기 공통전극(76)은 ITO, IZO와 같은 투명 도전성 물질로 이루어진다.
상기 씰패턴(90)은 상기 제 1 및 제 2 기판(40, 70)의 가장자리를 따라, 즉 상기 비표시영역(NDA)에 위치하여 상기 제 1 및 제 2 기판(40, 70)을 합착시키고 상기 액정층(80)의 누설을 방지하게 된다. 상기 씰패턴(90)은 상기 공통전극(76)과 접촉하고, 동시에 상기 공통 콘택홀(64)을 통해 상기 공통배선(46)과 접촉하고 있다. 이러한 경우, 상기 씰패턴(90)은 도전볼 등을 포함함으로써 도전 특성을 가지며, 상기 공통 배선(46)으로부터 상기 공통 전극(76)에 공통전압을 인가하게 된다.
전술한 바와 같이, 상기 공통전극(76)은 상기 제 2 기판(70)의 전면에, 즉 상기 표시영역(DA)뿐만 아니라 상기 비표시영역(NDA)에 대응하여 위치하고 있다. 따라서 상기 공통전극(76)은 상기 씰패턴(90) 외측으로 노출된 상태가 된다.
이러한 경우, 상기 공통전극(76)은 대기 중에 노출되며, 수분에 의한 전식(corrosion)이 발생하게 된다. 특히 사용자에 의해 액정표시장치가 설치된 상태의 하단부에서 수분이 모여 상기 공통전극(76)의 전식이 쉽게 발생하며, 이는 액정표시장치의 표시 품질 저하와 수명 단축의 문제를 가져온다.
본 발명은 위와 같이 액정표시장치의 표시 품질 저하 및 수명 단축 문제를 해결하고자 한다.
또한, 공정의 추가 없이 위와 같은 문제 해결을 목적으로 한다.
위와 같은 과제의 해결을 위해, 본 발명은 표시영역과 상기 표시영역 주변의 비표시영역이 정의된 제 1 기판과; 상기 제 1 기판 상에, 상기 표시영역에 위치하는 게이트 배선과; 상기 제 1 기판 상에, 상기 비표시영역에 위치하는 공통 배선과; 상기 제 1 기판 상에, 상기 표시영역에 위치하며, 상기 게이트 배선과 교차하여 화소영역을 정의하는 데이터 배선과; 상기 게이트 배선 및 상기 데이터 배선과 연결된 박막트랜지스터와; 상기 박막트랜지스터와 연결되며 상기 화소영역에 위치하는 화소전극과; 상기 제 1 기판과 마주하는 제 2 기판과; 상기 제 2 기판의 전면에 형성된 공통 전극과; 상기 제 1 및 제 2 기판의 가장자리를 따라 위치하는 씰패턴과; 상기 공통 전극 상에, 상기 씰패턴 외측으로 위치하며, 그 일측이 상기 씰패턴의 측면과 접촉하는 전식 방지 패턴과; 상기 제 1 및 제 2 기판 사이에 위치하는 액정층을 포함하는 액정표시장치를 제공한다.
다른 관점에서 본 발명은 표시영역과 상기 표시영역 주변의 비표시영역이 정 의된 제 1 기판과; 상기 제 1 기판 상에, 상기 표시영역에 위치하는 게이트 배선과; 상기 제 1 기판 상에, 상기 비표시영역에 위치하는 공통 배선과; 상기 제 1 기판 상에, 상기 표시영역에 위치하며, 상기 게이트 배선과 교차하여 화소영역을 정의하는 데이터 배선과; 상기 게이트 배선 및 상기 데이터 배선과 연결된 박막트랜지스터와; 상기 박막트랜지스터와 연결되며 상기 화소영역에 위치하는 화소전극과; 상기 제 1 기판과 마주하는 제 2 기판과; 상기 제 2 기판의 전면에 형성된 공통 전극과; 상기 제 1 및 제 2 기판의 가장자리를 따라 위치하는 씰패턴과; 상기 공통 전극 상에, 상기 씰패턴 외측으로 위치하며, 그 일측면과 상부면이상기 씰패턴과 접촉하는 전식 방지 패턴과; 상기 제 1 및 제 2 기판 사이에 위치하는 액정층을 포함하는 액정표시장치를 제공한다.
상기 표시영역에 위치하며 상기 제 1 및 제 2 기판 사이의 거리를 일정하게 유지하기 위한 컬럼 스페이서를 포함하는 것이 특징이다.
상기 컬럼 스페이서는 상기 전식 방지 패턴과 동일층에 위치하며 동일 물질로 이루어지는 것이 특징이다.
상기 씰패턴의 일단은 상기 공통 배선에 연결되고 타단은 상기 공통 전극에 연결되는 것이 특징이다.
상기 제 2 기판 상에, 상기 게이트 배선과, 상기 데이터 배선과, 상기 박막트랜지스터에 대응하여 위치하는 블랙매트릭스와; 상기 화소영역에 대응하며 상기 제 2 기판 상에 위치하는 컬러필터층을 포함하고, 상기 공통 전극은 상기 컬러필터층 상에 위치하는 것이 특징이다.
상기 비표시영역에 위치하는 상기 공통전극의 상부면은 상기 씰패턴과 상기 전식 방지 패턴에 의해 완전히 덮여지는 것이 특징이다.
또 다른 관점에서, 본 발명은 제 1 기판의 표시영역에 게이트 배선을 형성하고, 상기 표시영역 주변의 비표시영역에 공통 배선을 형성하는 단계와; 상기 게이트 배선과 교차하여 화소영역을 정의하는 데이터 배선을 상기 제 1기판 상에 형성하는 단계와; 상기 게이트 배선 및 상기 데이터 배선과 연결되며 상기 제 1 기판 상에 위치하는 박막트랜지스터를 형성하는 단계와; 상기 박막트랜지스터와 연결되며 상기 화소영역에 위치하는 화소전극을 형성하는 단계와; 상기 표시영역과 상기 비표시영역이 정의된 제 2 기판 상의 전면에 공통 전극을 형성하는 단계와; 상기 공통 전극 상에, 상기 표시영역에 대응하는 컬럼 스페이서와 상기 비표시영역에 위치하는 상기 공통전극의 상부면을 덮는 전식 방지 패턴을 형성하는 단계와; 상기 제 2 기판의 가장자리에 씰패턴을 형성하는 단계와; 상기 씰패턴 및 상기 컬럼 스페이서에 의해 그 내부 공간이 정의되도록 상기 제 1 및 제 2 기판을 합착하는 단계와; 상기 제 1 및 제 2 기판의 내부 공간에 액정층을 형성하는 단계를 포함하고, 상기 비표시영역의 상기 공통전극 상부면은 상기 씰패턴과 상기 전식 방지 패턴에 의해 완전히 덮여지는 것이 특징인 액정표시장치의 제조방법을 제공한다.
상기 제 2 기판 상에, 상기 게이트 배선과, 상기 데이터 배선과, 상기 박막트랜지스터에 대응하여 위치하는 블랙매트릭스를 형성하는 단계와; 상기 화소영역에 대응하여 위치하는 컬러필터층를 상기 제 2 기판에 형성하는 단계를 포함하고, 상기 공통 전극은 상기 컬러필터층 상에 위치하는 것이 특징이다.
본 발명은 액정표시장치에서 상부기판 전면에 형성되는 공통전극의 전식을 방지하여 표시 품질을 유지하고 수명 단축을 방지할 수 있다.
또한, 별도의 공정 추가 없이 위와 같은 효과를 얻을 수 있는 장점을 갖는다.
이하, 도면을 참조하여 본 발명에 대해 자세히 설명한다.
도 3은 본 발명의 제 1 실시예에 따른 액정표시장치에 대한 단면도이다.
도시된 바와 같이, 본 발명의 제 1 실시예에 따른 액정표시장치는 제 1 기판(110)과, 상기 제1 기판(110)과 마주하고 있는 제 2 기판(150)과, 상기 제 1 및 제 2 기판(110, 150) 사이에 개재되어 있는 액정층(170)과, 상기 제 1 및 제 2 기판(110, 150)의 가장자리를 따라 형성되어 상기 액정층(170)의 누설을 방지하기 위한 씰패턴(180) 및 상기 제 2 기판(150) 상에 상기 씰패턴(180) 외측에 위치하는 전식 방지 패턴(162)을 포함한다.
상기 제 1 기판(110)에는 표시영역(DA)과 상기 표시영역(DA) 주변의 비표시영역(NDA)이 정의되어 있다. 상기 표시영역(DA)에는 게이트 배선(114)과 상기 게이트 배선(114)과 교차하여 상기 표시영역(DA) 내에 화소영역(P)을 정의하는 데이터 배선(130)이 형성되어 있다.
상기 화소영역(P)에는 상기 게이트 배선(114) 및 상기 데이터 배선(130)과 연결되어 있는 박막트랜지스터(Tr)가 위치하고 있다. 상기 박막트랜지스터(Tr)는 상기 게이트 배선(114)에 연결되어 있는 게이트 전극(112)과, 상기 게이트 전극(112)을 덮는 게이트 절연막(118)과, 상기 게이트 절연막(118) 상에 위치하며 상기 게이트 전극(112)과 중첩하는 반도체층(120)과, 상기 반도체층(120) 상에서 서로 이격하는 소스 및 드레인 전극(132, 134)으로 구성된다. 상기 반도체층(120)은 순수 비정질 실리콘으로 이루어지는 액티브층(120a)과 비정질 실리콘으로 이루어지는 오믹콘택층(120b)으로 이루어지며, 상기 소스 전극(132)은 상기 데이터 배선(130)에 연결되어 있다.
또한, 상기 박막트랜지스터(Tr)를 덮으며 보호층(140)이 위치하고 있다. 상기 보호층(140)은 상기 박막트랜지스터(Tr)의 드레인 전극(134)을 노출시키는 드레인 콘택홀(142)을 포함한다.
상기 보호층(140) 상에는 상기 드레인 콘택홀(142)을 통해 상기 드레인 전극(134)과 연결되어 있는 화소전극(146)이 각 화소영역(P)에 위치하고 있다. 상기 화소전극(146)은 인듐-틴-옥사이드(indium-tin-oxide; ITO) 또는 인듐-징크-옥사이드(indium-zinc-oxide; IZO)와 같은 투명 도전성 물질로 이루어진다. 상기 화소전극(146)은 상기 게이트 배선(114) 일부와 중첩함으로써 스토리지 캐패시터(Cst)를 구성하게 된다.
상기 게이트 배선(114)을 통해 전압이 인가되어 상기 박막트랜지스터(Tr)가 온(on) 상태가 되면, 상기 데이터 배선(130) 및 상기 박막트랜지스터(Tr)를 통해 신호전압이 상기 화소전극(146)에 인가된다.
상기 제 1 기판(110)의 비표시영역(NDA)에는 공통 배선(116)이 형성되어 있다. 또한, 상기 공통배선(116)은 상기 게이트 절연막(118) 및 상기 보호층(140)에 의해 덮여 있으며, 상기 게이트 절연막(118) 및 상기 보호층(140)은 상기 공통배선(116)을 노출시키는 적어도 하나의 공통 콘택홀(144)을 포함하고 있다.
한편, 상기 제 2 기판(150) 상에는 상기 게이트 배선(114), 상기 데이터 배선(130) 및 상기 박막트랜지스터(Tr)를 포함하여 상기 비표시영역(NDA)를 가리기 위한 블랙매트릭스(152)가 위치하고 있다. 상기 블랙매트릭스(152) 상에는 상기 화소영역(P)에 대응하여 컬러필터층(154)이 위치한다. 상기 컬러필터층(154)은 적색 컬러필터 패턴(R), 녹색 컬러필터 패턴(G) 및 청색 컬러필터 패턴(미도시)를 포함한다.
상기 컬러필터층(154) 위로는 상기 제 2 기판(150) 전면에 대응하여 공통전극(156)이 위치하고 있다. 상기 공통전극(156)은 상기 제 1 기판(110) 상의 상기 공통배선(116)과 연결되어 전압을 인가받는다. 상기 공통전극(156)은 상기 화소전극(146)과 전계를 형성하며, 이에 의해 상기 액정층(170)이 구동된다. 상기 공통전극(156)은 ITO, IZO와 같은 투명 도전성 물질로 이루어진다.
상기 씰패턴(180)은 상기 제 1 및 제 2 기판(110, 150)의 가장자리를 따라, 즉 상기 비표시영역(NDA)에 위치하여 상기 제 1 및 제 2 기판(110, 150)을 합착시키고 상기 액정층(170)의 누설을 방지하게 된다. 상기 씰패턴(180)은 상기 공통전 극(156)과 접촉하고, 동시에 상기 공통 콘택홀(119)을 통해 상기 공통배선(116)과 접촉하고 있다. 이러한 경우, 상기 씰패턴(180)은 도전볼 등을 포함함으로써 도전 특성을 가지며, 상기 공통 배선(116)으로부터 상기 공통 전극(156)에 공통전압을 인가하게 된다. 도시하지 않았으나, 상기 씰패턴(180)에 대응되는 상기 공통 전극(156)에는 다수의 홀이 형성될 수 있다. 이에 의해 상기 씰패턴(180)에 UV를 조사하여 경화 공정을 진행할 수 있다.
한편, 상기 공통 배선(116)과 상기 공통전극(156)은 도전 도트 등을 이용하여 연결될 수도 있다. 이러한 경우, 상기 씰패턴(190)은 도전 특성을 갖지 않는다.
또한, 상기 제 1 및 제 2 기판(110, 150) 사이에는 셀 갭(cell gap)을 유지하기 위한 컬럼 스페이서(column spacer)(160)가 위치하고 있다. 상기 컬럼 스페이서(160)는 게이트 배선(114)에 대응하여 위치함으로써, 개구율 저하를 방지한다. 상기 컬럼 스페이서(160)는 상기 데이터 배선(130) 또는 상기 박맥트랜지스터(Tr)에 대응하여 위치할 수 있다.
또한, 상기 제 2 기판(150)의 비표시영역(NDA)에는 상기 공통전극(156)을 덮으며 상기 전식 방지 패턴(162)이 위치하고 있다. 즉, 상기 공통전극(156)은 상기 제 2 기판(150)의 전면에 형성되기 때문에 상기 씰패턴(180) 외측에도 형성되고 있으며, 상기 전식 방지 패턴(162)은 상기 씰패턴(180) 외측의 상기 공통전극(156)의 상부면을 덮고 있다. 즉, 상기 비표시영역(NDA)에 위치하는 상기 공통전극(156)의 상부면은 상기 씰패턴(180)과 상기 전식 방지 패턴(162)에 의해 완전히 덮여진다. 상기 전식 방지 패턴(162)의 일끝은 상기 씰패턴(180)의 일끝과 일치함으로써, 상 기 비표시영역(NDR)의 상기 공통 전극(156)을 완전히 덮게 된다. 즉, 상기 전식 방지 패턴(162)의 일측은 상기 씰패턴(180)의 일측과 접촉한다. 상기 전식 방지 패턴(162)은 상기 컬럼 스페이서 (162)와 동일층에 위치하고 동일물질로 이루어진다. 이에 의해 액정표시장치의 제조 고정이 복잡해지고 제조 원가가 상승하는 문제를 방지할 수 있다.
이러한 구성에 의하면, 상기 제 2 기판(150) 상의 전면에 형성되는 상기 공통 전극(156) 중 상기 씰패턴(180) 외측의 부분이 상기 전식 방지 패턴(162)에 의해 보호된다. 따라서, 상기 공통 전극(156)의 전식에 의한 표시 품질 저하 및 수명 단축의 문제가 방지된다.
도 4a 내지 도 4d는 본 발명에 따른 액정표시장치의 어레이 기판의 제조 공정 단면도이고, 도 5a 내지 도 5d는 본 발명에 따른 액정표시장치의 컬러필터 기판의 제조 공정 단면도이다. 도 4a 내지 도 4d, 도 5a 내지 도 5d와 도 3을 참조하여, 본 발명에 따른 액정표시장치의 제조 방법을 설명한다.
도 4a에 도시된 바와 같이, 상기 제 1 기판(110) 상에 제 1 금속층(미도시)을 형성하고 마스크 공정에 의해 패터닝함으로써, 제 1 방향을 따라 연장된 상기 게이트 배선(114)과, 상기 게이트 배선(114)으로부터 연장된 상기 게이트 전극(112)과, 상기 공통배선(116)을 형성한다. 상기 게이트 배선(114)과 상기 게이트 전극(112)은 상기 표시영역(DA)에 위치하고, 상기 공통배선(116)은 상기 비표시영역(NDA)에 위치한다. 상기 제 1 금속층은 알루미늄(Al), 알루미늄 합금(AlNd), 몰 리브덴(Mo), 구리(Cu), 구리합금 중 어느 하나로 이루어진다.
다음으로, 상기 게이트 배선(114), 상기 게이트 전극(112) 및 상기 공통 배선(116) 상에 산화실리콘 또는 질화실리콘과 같은 무기절연물질을 증착함으로써, 상기 게이트 절연막(118)을 형성한다.
다음, 도 4b에 도시된 바와 같이, 상기 게이트 절연막(118) 상에 순수 비정질 실리콘층(미도시)과 불순물 비정질 실리콘층(미도시)을 연속하여 증착하고 마스크 공정에 의해 패턴닝함으로써, 상기 게이트 전극(112)에 대응하여 상기 액티브층(120a)과 상기 오믹콘택층(120b)을 형성한다. 상기 액티브층(120a)과 상기 오믹콘택층(120b)은 반도체층(120)을 이룬다.
다음, 상기 반도체층(120) 및 상기 게이트 절연막(118) 상에 알루미늄(Al), 알루미늄 합금(AlNd), 몰리브덴(Mo), 구리(Cu), 구리합금 중 어느 하나를 증착하여 제 2 금속층(미도시)을 형성하고 마스크 공정에 의해 패터닝함으로써, 상기 반도체층(120) 상에 서로 이격하는 상기 소스 전극(132)과 상기 드레인 전극(134)을 형성한다. 상기 게이트 전극(112), 상기 게이트 절연막(118), 상기 반도체층(120), 상기 소스 전극(132) 및 상기 드레인 전극(134)는 상기 박막트랜지스터(Tr)를 이룬다.
또한 상기 게이트 절연막(118) 상에는 상기 소스 전극(132)과 연결되어 있는 상기 데이터 배선(130)이 형성된다. 상기 데이터 배선(130)은 상기 게이트 배선(114)과 교차하여 상기 화소영역(P)을 정의한다.
다음, 도 4c에 도시된 바와 같이, 상기 소스 전극(132), 상기 드레인 전 극(134) 및 상기 데이터 배선(130) 상에 산화실리콘 또는 질화실리콘과 같은 무기절연물질을 증착함으로써 상기 보호층(140)을 형성한다. 상기 보호층(140)은 벤조사이클로부텐(BCB) 또는 포토아크릴(photo acryl)과 같은 유기절연물질로 이루어질 수 있다. 이후, 상기 보호층(140)을 마스크 공정에 의해 패터닝함으로써 상기 드레인 전극(134)을 노출시키는 상기 드레인 콘택홀(142)을 형성한다. 또한, 상기 보호층(140) 및 그 하부의 상기 게이트 절연막(118)을 패터닝함으로써, 상기 공통배선(116)을 노출시키는 상기 공통 콘택홀(144)을 형성한다.
다음, 도 4d에 도시된 바와 같이, 상기 보호층(140) 상에 ITO 또는 IZO를 증착시켜 투명 도전성 물질층(미도시)을 증착한다. 이후 상기 투명 도전성 물질층을패터닝하여 상기 드레인 콘택홀(142)을 통해 상기 박막트랜지스터(Tr)의 드레인 전극(134)과 연결되는 상기 화소전극(146)을 형성함으로써, 어레이 기판을 얻을 수 있다.
도 5a에 도시된 바와 같이, 제 2 기판(150) 상에 상기 블랙매트릭스(152)을 형성한다. 상기 블랙매트릭스(152)는 상기 제 1 기판(110)에 형성되는 상기 게이트 배선(114) 및 상기 비표시영역(NDA)에 대응하여 빛샘을 차단하게 된다. 한편, 상기 블랙매트릭스(152)는 상기 데이터 배선(130) 및 상기 박막트랜지스터(Tr)에 대응하여 더욱 형성될 수 있다. 즉, 상기 표시영역(DA)에 위치하는 상기 블랙매트릭스(152)는 상기 화소영역(P)을 노출시키도록 격자(lattice) 형상을 갖는다.
다음, 상기 블랙매트릭스(152)가 형성된 상기 제 2 기판(150)에 상기 컬러필터층(154)을 형성한다. 상기 컬러필터층(154)은 적색 컬러필터 패턴(R), 녹색 컬러 필터 패턴(G) 및 청색 컬러필터 패턴(미도시)를 포함한다. 흑백 영상의 구현 시에는 상기 컬러필터층(154)은 생략 가능하다.
다음, 도 5b에 도시된 바와 같이, 상기 컬러필터층(154)과 상기 비표시영역(NDA)의 상기 블랙매트릭스(152)를 덮으며 상기 제 2 기판(150) 전면에 상기 공통 전극(156)을 형성한다. 상기 공통전극(156)은 ITO, IZO와 같은 투명 도전성 물질로 이루어진다.
다음, 도 5c에 도시된 바와 같이, 상기 공통 전극(156) 위로 감광(photosensitive) 특성을 갖는 유기 물질층(190)을 형성한다. 예를 들어, 상기 유기 물질층(190)은 네거티브(negative) 감광 특성을 가질 수 있고, 상기 유기물질층(190)은 포토 아크릴(photo-acryl) 또는 벤조사이클로부텐(benzocyclobutene; BCB)으로 이루어질 수 있다. 상기 유기 물질층(190)은 컬럼 스페이서(도 3의 160)로 이용되기 때문에, 빛을 받은 부분이 남게 되는 네거티브 감광 특성을 갖는 것이 바람직하다.
다음, 상기 유기 물질층(190) 상부로 투과부(A)와, 반투과부(B) 및 차단부(C)를 갖는 노광 마스크(192)를 위치시킨다. 상기 투과부(A)는 상기 컬럼스페이서(160)에 대응되며, 상기 반투과부(B)는 상기 전식 방지 패턴(162)에 대응된다. 상기 반투과부(B)의 투과율은 상기 투과부(A)보다 작고 상기 차단부(C)보다 크다.
상기 노광 마스크(192)를 이용하여 상기 유기 물질층(190)에 대하여 노광(exposing) 공정을 진행하면, 상기 투과부(A)에 대응된 상기 유기 물질층(190)의 특성은 완전히 변화하고, 상기 반투과부(B)에 대응된 상기 유기 물질층(190)의 특 성은 일부만 변화하며, 상기 차단부(C)에 대응된 상기 유기 물질층(190)의 특성은 변화하지 않는다.
따라서 상기 노광된 유기 물질층(190)에 대하여 현상(developing)을 진행하면 도 5d에 도시된 바와 같이, 상기 차단부(C)에 대응된 상기 유기 물질층(190)은 완전히 제거되고, 상기 투과부(A)에 대응된 상기 유기 물질층(190)은 전혀 제거되지 않고 남아 상기 컬럼 스페이서(160)를 형성하게 된다. 또한, 상기 반투과(B)에 대응된 상기 유기 물질층(190)은 일부만이 제거되고 나머지 부분이 상기 전식 방지 패턴(162)을 형성하게 된다. 위 공정에 의해 컬러필터 기판을 얻을 수 있다.
다음, 도시하지 않았으나, 상기 제 1 및 제 2 기판(110, 150)의 가장자리를 따라 상기 씰패턴(180)을 형성하여, 상기 제 1 및 제 2 기판(110, 150)을 합착시킨다. 이때, 상기 컬럼 스페이서(160)는 상기 제 1 기판(100)에 형성된 최 상부 구성인 화소전극(146) 또는 보호층(140)과 접촉함으로써, 상기 제 1 및 제 2 기판(110, 150) 사이의 셀 갭을 균일하게 유지한다. 상기 씰패턴(180)은 상기 비표시영역(NDR)에 위치하며, 상기 전식 방지 패턴(162)의 그 끝이 일치하여 상기 비표시영역(NDR)의 상기 공통 전극(156)을 완전히 덮고, 따라서 상기 공통 전극(156)의 전식을 방식할 수 있다. 다음, 상기 제 1 및 제 2 기판(110, 150) 사이 공간에 상기 액정층(170)을 주입함으로써, 본 발명에 따른 액정표시장치를 얻을 수 있다.
도 6은 본 발명의 제 2 실시예에 따른 액정표시장치에 대한 단면도이다.
도시된 바와 같이, 본 발명의 제 2 실시예에 따른 액정표시장치는 제 1 기 판(210)과, 상기 제1 기판(210)과 마주하고 있는 제 2 기판(250)과, 상기 제 1 및 제 2 기판(210, 250) 사이에 개재되어 있는 액정층(270)과, 상기 제 1 및 제 2 기판(210, 250)의 가장자리를 따라 형성되어 상기 액정층(270)의 누설을 방지하기 위한 씰패턴(280) 및 상기 제 2 기판(250) 상에 상기 씰패턴(280) 외측에 위치하는 전식 방지 패턴(262)을 포함한다.
상기 제 1 기판(210)에는 표시영역(DA)과 상기 표시영역(DA) 주변의 비표시영역(NDA)이 정의되어 있다. 상기 표시영역(DA)에는 게이트 배선(214)과 상기 게이트 배선(214)과 교차하여 상기 표시영역(DA) 내에 화소영역(P)을 정의하는 데이터 배선(230)이 형성되어 있다.
상기 화소영역(P)에는 상기 게이트 배선(214) 및 상기 데이터 배선(230)과 연결되어 있는 박막트랜지스터(Tr)가 위치하고 있다. 상기 박막트랜지스터(Tr)는 상기 게이트 배선(214)에 연결되어 있는 게이트 전극(212)과, 상기 게이트 전극(212)을 덮는 게이트 절연막(218)과, 상기 게이트 절연막(218) 상에 위치하며 상기 게이트 전극(212)과 중첩하는 반도체층(220)과, 상기 반도체층(220) 상에서 서로 이격하는 소스 및 드레인 전극(232, 234)으로 구성된다. 상기 반도체층(220)은 순수 비정질 실리콘으로 이루어지는 액티브층(220a)과 비정질 실리콘으로 이루어지는 오믹콘택층(220b)으로 이루어지며, 상기 소스 전극(232)은 상기 데이터 배선(230)에 연결되어 있다.
또한, 상기 박막트랜지스터(Tr)를 덮으며 보호층(240)이 위치하고 있다. 상기 보호층(240)은 상기 박막트랜지스터(Tr)의 드레인 전극(234)을 노출시키는 드레 인 콘택홀(242)을 포함한다.
상기 보호층(240) 상에는 상기 드레인 콘택홀(242)을 통해 상기 드레인 전극(234)과 연결되어 있는 화소전극(246)이 각 화소영역(P)에 위치하고 있다. 상기 화소전극(246)은 인듐-틴-옥사이드(indium-tin-oxide; ITO) 또는 인듐-징크-옥사이드(indium-zinc-oxide; IZO)와 같은 투명 도전성 물질로 이루어진다. 상기 화소전극(246)은 상기 게이트 배선(214) 일부와 중첩함으로써 스토리지 캐패시터(Cst)를 구성하게 된다.
상기 게이트 배선(214)을 통해 전압이 인가되어 상기 박막트랜지스터(Tr)가 온(on) 상태가 되면, 상기 데이터 배선(230) 및 상기 박막트랜지스터(Tr)를 통해 신호전압이 상기 화소전극(246)에 인가된다.
상기 제 1 기판(210)의 비표시영역(NDA)에는 공통 배선(216)이 형성되어 있다. 또한, 상기 공통배선(216)은 상기 게이트 절연막(218) 및 상기 보호층(240)에 의해 덮여 있으며, 상기 게이트 절연막(218) 및 상기 보호층(240)은 상기 공통배선(216)을 노출시키는 적어도 하나의 공통 콘택홀(244)을 포함하고 있다.
한편, 상기 제 2 기판(250) 상에는 상기 게이트 배선(214), 상기 데이터 배선(230) 및 상기 박막트랜지스터(Tr)를 포함하여 상기 비표시영역(NDA)를 가리기 위한 블랙매트릭스(252)가 위치하고 있다. 상기 블랙매트릭스(252) 상에는 상기 화소영역(P)에 대응하여 컬러필터층(254)이 위치한다. 상기 컬러필터층(254)은 적색 컬러필터 패턴(R), 녹색 컬러필터 패턴(G) 및 청색 컬러필터 패턴(미도시)를 포함한다.
상기 컬러필터층(254) 위로는 상기 제 2 기판(150) 전면에 대응하여 공통전극(256)이 위치하고 있다. 상기 공통전극(256)은 상기 제 1 기판(210) 상의 상기 공통배선(216)과 연결되어 전압을 인가받는다. 상기 공통전극(256)은 상기 화소전극(246)과 전계를 형성하며, 이에 의해 상기 액정층(270)이 구동된다. 상기 공통전극(256)은 ITO, IZO와 같은 투명 도전성 물질로 이루어진다.
상기 씰패턴(180)은 상기 제 1 및 제 2 기판(210, 250)의 가장자리를 따라, 즉 상기 비표시영역(NDA)에 위치하여 상기 제 1 및 제 2 기판(210, 250)을 합착시키고 상기 액정층(270)의 누설을 방지하게 된다. 상기 씰패턴(280)은 상기 공통전극(256)과 접촉하고, 동시에 상기 공통 콘택홀(219)을 통해 상기 공통배선(216)과 접촉하고 있다. 이러한 경우, 상기 씰패턴(280)은 도전볼 등을 포함함으로써 도전 특성을 가지며, 상기 공통 배선(216)으로부터 상기 공통 전극(256)에 공통전압을 인가하게 된다. 도시하지 않았으나, 상기 씰패턴(280)에 대응되는 상기 공통 전극(256)에는 다수의 홀이 형성될 수 있다. 이에 의해 상기 씰패턴(280)에 UV를 조사하여 경화 공정을 진행할 수 있다.
한편, 상기 공통 배선(216)과 상기 공통전극(256)은 도전 도트 등을 이용하여 연결될 수도 있다. 이러한 경우, 상기 씰패턴(290)은 도전 특성을 갖지 않는다.
또한, 상기 제 1 및 제 2 기판(210, 250) 사이에는 셀 갭(cell gap)을 유지하기 위한 컬럼 스페이서(column spacer)(260)가 위치하고 있다. 상기 컬럼 스페이서(260)는 게이트 배선(2140)에 대응하여 위치함으로써, 개구율 저하를 방지한다. 상기 컬럼스페이서(260)는 상기 데이터 배선(230) 또는 상기 박맥트랜지스터(Tr)에 대응하여 위치할 수 있다.
또한, 상기 제 2 기판(250)의 비표시영역(NDA)에는 상기 공통전극(256)을 덮으며 상기 전식 방지 패턴(262)이 위치하고 있다. 즉, 상기 공통전극(256)은 상기 제 2 기판(250)의 전면에 형성되기 때문에 상기 씰패턴(280) 외측에도 형성되고 있으며, 상기 전식 방지 패턴(262)은 상기 씰패턴(280) 외측의 상기 공통전극(256)의 상부면을 덮고 있다. 즉, 상기 비표시영역(NDA)에 위치하는 상기 공통전극(156)의 상부면은 상기 씰패턴(180)과 상기 전식 방지 패턴(162)에 의해 완전히 덮여진다. 상기 전식 방지 패턴(262)은 상기 씰패턴(280)과 일부 중첩하도록 위치함으로써, 씰패턴(290) 정렬 오차에 의해 상기 공통 전극(256)이 노출되는 것을 원천적으로 방지한다. 즉, 상기 전식 방지 패턴(262)의 일측면과 상부면은 상기 씰패턴(280)과 접촉하도록 위치한다. 상기 전식 방지 패턴(262)은 상기 컬럼 스페이서 (262)와 동일층에 위치하고 동일물질로 이루어진다. 이에 의해 액정표시장치의 제조 고정이 복잡해지고 제조 원가가 상승하는 문제를 방지할 수 있다.
이러한 구성에 의하면, 상기 제 2 기판(250) 상의 전면에 형성되는 상기 공통 전극(256) 중 상기 씰패턴(280) 외측의 부분이 상기 전식 방지 패턴(262)에 의해 보호된다. 따라서, 상기 공통 전극(256)의 전식에 의한 표시 품질 저하 및 수명 단축의 문제가 방지된다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술분야의 숙련된 당업자는 하기의 특허청구범위에 기재된 본 발명의 기술적 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
도 1은 종래의 액정표시장치를 개략적으로 도시한 분해사시도이다.
도 2는 종래 액정표시장치의 개략적인 단면도이다.
도 3은 본 발명의 제 1 실시예에 따른 액정표시장치에 대한 단면도이다.
도 4a 내지 도 4d는 본 발명에 따른 액정표시장치의 어레이 기판의 제조 공정 단면도이다.
도 5a 내지 도 5d는 본 발명에 따른 액정표시장치의 컬러필터 기판의 제조 공정 단면도이다.
도 6은 본 발명의 제 2 실시예에 따른 액정표시장치에 대한 단면도이다.

Claims (9)

  1. 표시영역과 상기 표시영역 주변의 비표시영역이 정의된 제 1 기판과;
    상기 제 1 기판 상에, 상기 표시영역에 위치하는 게이트 배선과;
    상기 제 1 기판 상에, 상기 비표시영역에 위치하는 공통 배선과;
    상기 제 1 기판 상에, 상기 표시영역에 위치하며, 상기 게이트 배선과 교차하여 화소영역을 정의하는 데이터 배선과;
    상기 게이트 배선 및 상기 데이터 배선과 연결된 박막트랜지스터와;
    상기 박막트랜지스터와 연결되며 상기 화소영역에 위치하는 화소전극과;
    상기 제 1 기판과 마주하는 제 2 기판과;
    상기 제 2 기판의 전면에 형성된 공통 전극과;
    상기 제 1 및 제 2 기판의 가장자리를 따라 위치하는 씰패턴과;
    상기 공통 전극 상에, 상기 씰패턴 외측으로 위치하며, 그 일측이 상기 씰패턴의 측면과 접촉하는 전식 방지 패턴과;
    상기 제 1 및 제 2 기판 사이에 위치하는 액정층
    을 포함하는 액정표시장치.
  2. 표시영역과 상기 표시영역 주변의 비표시영역이 정의된 제 1 기판과;
    상기 제 1 기판 상에, 상기 표시영역에 위치하는 게이트 배선과;
    상기 제 1 기판 상에, 상기 비표시영역에 위치하는 공통 배선과;
    상기 제 1 기판 상에, 상기 표시영역에 위치하며, 상기 게이트 배선과 교차하여 화소영역을 정의하는 데이터 배선과;
    상기 게이트 배선 및 상기 데이터 배선과 연결된 박막트랜지스터와;
    상기 박막트랜지스터와 연결되며 상기 화소영역에 위치하는 화소전극과;
    상기 제 1 기판과 마주하는 제 2 기판과;
    상기 제 2 기판의 전면에 형성된 공통 전극과;
    상기 제 1 및 제 2 기판의 가장자리를 따라 위치하는 씰패턴과;
    상기 공통 전극 상에, 상기 씰패턴 외측으로 위치하며, 그 일측면과 상부면이상기 씰패턴과 접촉하는 전식 방지 패턴과;
    상기 제 1 및 제 2 기판 사이에 위치하는 액정층
    을 포함하는 액정표시장치.
  3. 제 1항 또는 2항에 있어서,
    상기 표시영역에 위치하며 상기 제 1 및 제 2 기판 사이의 거리를 일정하게 유지하기 위한 컬럼 스페이서를 포함하는 것이 특징인 액정표시장치.
  4. 제 3항에 있어서,
    상기 컬럼 스페이서는 상기 전식 방지 패턴과 동일층에 위치하며 동일 물질로 이루어지는 것이 특징인 액정표시장치.
  5. 제 1항 또는 제 2항에 있어서,
    상기 씰패턴의 일단은 상기 공통 배선에 연결되고 타단은 상기 공통 전극에 연결되는 것이 특징인 액정표시장치.
  6. 제 1항 또는 제 2항에 있어서,
    상기 제 2 기판 상에, 상기 게이트 배선과, 상기 데이터 배선과, 상기 박막트랜지스터에 대응하여 위치하는 블랙매트릭스와;
    상기 화소영역에 대응하며 상기 제 2 기판 상에 위치하는 컬러필터층을 포함하고,
    상기 공통 전극은 상기 컬러필터층 상에 위치하는 것이 특징인 액정표시장치.
  7. 제 1항 또는 제 2항에 있어서,
    상기 비표시영역에 위치하는 상기 공통전극의 상부면은 상기 씰패턴과 상기 전식 방지 패턴에 의해 완전히 덮여지는 것이 특징인 액정표시장치.
  8. 제 1 기판의 표시영역에 게이트 배선을 형성하고, 상기 표시영역 주변의 비표시영역에 공통 배선을 형성하는 단계와;
    상기 게이트 배선과 교차하여 화소영역을 정의하는 데이터 배선을 상기 제 1기판 상에 형성하는 단계와;
    상기 게이트 배선 및 상기 데이터 배선과 연결되며 상기 제 1 기판 상에 위치하는 박막트랜지스터를 형성하는 단계와;
    상기 박막트랜지스터와 연결되며 상기 화소영역에 위치하는 화소전극을 형성하는 단계와;
    상기 표시영역과 상기 비표시영역이 정의된 제 2 기판 상의 전면에 공통 전극을 형성하는 단계와;
    상기 공통 전극 상에, 상기 표시영역에 대응하는 컬럼 스페이서와 상기 비표시영역에 위치하는 상기 공통전극의 상부면을 덮는 전식 방지 패턴을 형성하는 단계와;
    상기 제 2 기판의 가장자리에 씰패턴을 형성하는 단계와;
    상기 씰패턴 및 상기 컬럼 스페이서에 의해 그 내부 공간이 정의되도록 상기 제 1 및 제 2 기판을 합착하는 단계와;
    상기 제 1 및 제 2 기판의 내부 공간에 액정층을 형성하는 단계를 포함하고,
    상기 비표시영역의 상기 공통전극 상부면은 상기 씰패턴과 상기 전식 방지 패턴에 의해 완전히 덮여지는 것이 특징인 액정표시장치의 제조방법.
  9. 제 8항에 있어서,
    상기 제 2 기판 상에, 상기 게이트 배선과, 상기 데이터 배선과, 상기 박막트랜지스터에 대응하여 위치하는 블랙매트릭스를 형성하는 단계와;
    상기 화소영역에 대응하여 위치하는 컬러필터층를 상기 제 2 기판에 형성하는 단계를 포함하고,
    상기 공통 전극은 상기 컬러필터층 상에 위치하는 것이 특징인 액정표시장치의 제조방법.
KR1020090108551A 2009-11-11 2009-11-11 액정표시장치 및 그 제조방법 KR101590381B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090108551A KR101590381B1 (ko) 2009-11-11 2009-11-11 액정표시장치 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090108551A KR101590381B1 (ko) 2009-11-11 2009-11-11 액정표시장치 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20110051785A true KR20110051785A (ko) 2011-05-18
KR101590381B1 KR101590381B1 (ko) 2016-02-01

Family

ID=44361995

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090108551A KR101590381B1 (ko) 2009-11-11 2009-11-11 액정표시장치 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR101590381B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9502683B2 (en) 2014-06-24 2016-11-22 Samsung Display Co., Ltd. Sealing portion structure for display device
US9947892B2 (en) 2014-12-09 2018-04-17 Samsung Display Co., Ltd. Organic light-emitting display apparatus including peripheral part opening patterns and method of manufacturing the same

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060128272A (ko) * 2005-06-10 2006-12-14 엘지.필립스 엘시디 주식회사 액정표시장치 및 그 제조방법
KR20060135091A (ko) * 2005-06-24 2006-12-29 엘지.필립스 엘시디 주식회사 액정표시장치 및 그 제조방법
KR20080062554A (ko) * 2006-12-29 2008-07-03 엘지디스플레이 주식회사 액정표시장치 및 그 제조방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060128272A (ko) * 2005-06-10 2006-12-14 엘지.필립스 엘시디 주식회사 액정표시장치 및 그 제조방법
KR20060135091A (ko) * 2005-06-24 2006-12-29 엘지.필립스 엘시디 주식회사 액정표시장치 및 그 제조방법
KR20080062554A (ko) * 2006-12-29 2008-07-03 엘지디스플레이 주식회사 액정표시장치 및 그 제조방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9502683B2 (en) 2014-06-24 2016-11-22 Samsung Display Co., Ltd. Sealing portion structure for display device
US9947892B2 (en) 2014-12-09 2018-04-17 Samsung Display Co., Ltd. Organic light-emitting display apparatus including peripheral part opening patterns and method of manufacturing the same

Also Published As

Publication number Publication date
KR101590381B1 (ko) 2016-02-01

Similar Documents

Publication Publication Date Title
KR101923717B1 (ko) 액정표시장치 어레이 기판 및 그 제조방법
US8102489B2 (en) Liquid crystal display device having black matrix in region outside of pixel region and method for fabricating the same
US7576824B2 (en) Liquid crystal display device and method for fabricating the same
KR102012854B1 (ko) 액정표시장치용 어레이기판 및 그 제조방법
US10809559B2 (en) Liquid crystal display device and method of fabricating the same
KR101522241B1 (ko) 시야각 제어가 가능한 액정표시장치 및 그 제조방법
KR102416573B1 (ko) 표시 장치 및 이의 제조 방법
US20150200211A1 (en) Display panel and method of manufacturing the same
KR101980773B1 (ko) 컬러필터를 가지는 박막트랜지스터 기판 및 그 제조 방법
KR101799938B1 (ko) 액정표시장치
KR20080002186A (ko) 액정표시장치용 어레이 기판
KR102484136B1 (ko) 표시 기판, 이를 포함하는 액정 표시 장치, 및 이의 제조 방법
KR20170005327A (ko) 박막 트랜지스터 기판의 제조 방법
KR101331901B1 (ko) 액정표시장치 및 그 제조방법
KR101172048B1 (ko) 액정 표시패널 및 그 제조방법
US10156751B2 (en) Display device
KR102067964B1 (ko) 액정표시장치 및 이의 제조방법
KR20110051785A (ko) 액정표시장치 및 그 제조방법
KR20080053804A (ko) 액정표시장치와 그 제조방법
US8435722B2 (en) Method for fabricating liquid crystal display device
KR101266396B1 (ko) 컬러필터 기판, 이를 갖는 표시패널, 및 이의 제조방법
KR101697587B1 (ko) 횡전계방식 액정표시장치 및 그 제조방법
KR20080051366A (ko) 횡전계 방식 액정표시장치 및 그 제조방법
KR101919455B1 (ko) 액정표시장치 및 이의 제조 방법
KR20090073772A (ko) 액정표시장치용 어레이 기판 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20181226

Year of fee payment: 4