KR20170005327A - 박막 트랜지스터 기판의 제조 방법 - Google Patents

박막 트랜지스터 기판의 제조 방법 Download PDF

Info

Publication number
KR20170005327A
KR20170005327A KR1020150095279A KR20150095279A KR20170005327A KR 20170005327 A KR20170005327 A KR 20170005327A KR 1020150095279 A KR1020150095279 A KR 1020150095279A KR 20150095279 A KR20150095279 A KR 20150095279A KR 20170005327 A KR20170005327 A KR 20170005327A
Authority
KR
South Korea
Prior art keywords
black matrix
display region
forming
column spacer
pixels
Prior art date
Application number
KR1020150095279A
Other languages
English (en)
Inventor
강민정
박대연
엄누리
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020150095279A priority Critical patent/KR20170005327A/ko
Priority to US14/923,656 priority patent/US20170005119A1/en
Publication of KR20170005327A publication Critical patent/KR20170005327A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136209—Light shielding layers, e.g. black matrix, incorporated in the active matrix substrate, e.g. structurally associated with the switching element
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1339—Gaskets; Spacers; Sealing of cells
    • G02F1/13394—Gaskets; Spacers; Sealing of cells spacers regularly patterned on the cell subtrate, e.g. walls, pillars
    • H01L27/3262—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1339—Gaskets; Spacers; Sealing of cells
    • G02F1/13398—Spacer materials; Spacer properties
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136231—Active matrix addressed cells for reducing the number of lithographic steps
    • G02F1/136236—Active matrix addressed cells for reducing the number of lithographic steps using a grey or half tone lithographic process

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Liquid Crystal (AREA)
  • Manufacturing & Machinery (AREA)

Abstract

본 발명의 일 실시예는, 기판을 준비하는 단계; 상기 기판 상에 색을 구현하는 표시 영역과 상기 표시 영역의 외곽에 비표시 영역을 각각 구비한 복수의 화소들을 형성하는 단계; 및 상기 비표시 영역 상에 블랙 매트릭스를 형성하는 단계;를 포함하고, 상기 비표시 영역에는, 상기 복수의 화소들과 전기적으로 연결되고 제1 방향을 따라 연장되는 게이트 라인, 및 상기 복수의 화소들과 전기적으로 연결되고 제1 방향과 교차하는 제2 방향을 따라 연장되는 데이터 라인이 형성되고, 상기 블랙 매트릭스는, 상기 게이트 라인과 중첩하도록 형성된 제1 블랙 매트릭스와 상기 데이터 라인과 중첩하도록 형성된 제2 블랙 매트릭스를 포함하고, 상기 제2 블랙 매트릭스의 종횡비는 상기 제1 블랙 매트릭스의 종횡비보다 크게 형성되는 박막 트랜지스터 기판의 제조 방법을 개시한다.

Description

박막 트랜지스터 기판의 제조 방법{Manufacturing method of thin film transistor substrate}
본 발명은 박막 트랜지스터 기판의 제조 방법에 관한 것이다.
핸드폰, PDA, 컴퓨터, 대형 TV와 같은 각종 전자기기가 발전함에 따라 이에 적용할 수 있는 평판 표시 장치에 대한 요구가 점차 증대하고 있다. 평판 표시 장치 중 액정 표시 장치(LCD; Liquid Crystal Display)는 낮은 전력 소모, 용이한 동화상 표시 및 높은 콘트라스트비 등의 장점을 갖는다.
액정 표시 장치는 액정층을 포함하며, 액정층에 전기장을 인가하여 액정 분자의 배열 방향을 변화시켜 입사광의 편광을 변화시켜 화소 별로 입사광의 투과 여부를 제어함으로써 영상을 표시한다.
본 발명의 실시예들은 박막 트랜지스터 기판의 제조 방법을 제공한다.
본 발명의 일 실시예는, 기판을 준비하는 단계; 상기 기판 상에 색을 구현하는 표시 영역과 상기 표시 영역의 외곽에 비표시 영역을 각각 구비한 복수의 화소들을 형성하는 단계; 및 상기 비표시 영역 상에 블랙 매트릭스를 형성하는 단계;를 포함하고, 상기 비표시 영역에는, 상기 복수의 화소들과 전기적으로 연결되고 제1 방향을 따라 연장되는 게이트 라인, 및 상기 복수의 화소들과 전기적으로 연결되고 제1 방향과 교차하는 제2 방향을 따라 연장되는 데이터 라인이 형성되고, 상기 블랙 매트릭스는, 상기 게이트 라인과 중첩하도록 형성된 제1 블랙 매트릭스와 상기 데이터 라인과 중첩하도록 형성된 제2 블랙 매트릭스를 포함하고, 상기 제2 블랙 매트릭스의 종횡비는 상기 제1 블랙 매트릭스의 종횡비보다 크게 형성되는 박막 트랜지스터 기판의 제조 방법을 개시한다.
본 실시예에 있어서, 상기 복수의 화소들을 형성하는 단계는, 상기 기판 상에 박막 트랜지스터를 형성하는 단계; 상기 박막 트랜지스터 상에 컬러 필터를 형성하는 단계; 상기 컬러 필터 상에 공통 전극을 형성하는 단계; 및 상기 공통 전극 상에 상기 공통 전극과 절연상태인 화소 전극을 형성하는 단계;를 포함하고, 상기 박막 트랜지스터는 상기 비표시 영역에 형성되며, 상기 컬러필터, 상기 공통 전극 및 상기 화소 전극은 표시 영역에 대응하여 형성될 수 있다.
본 실시예에 있어서, 상기 블랙 매트릭스를 형성하는 단계는, 상기 공통 전극 상에 감광성 수지층을 도포하는 단계; 멀티톤 마스크를 사용하여 상기 감광성 수지층을 노광하는 단계; 및 노광된 상기 감광성 수지층을 현상하여 제거하는 단계;를 포함하고, 상기 멀티톤 마스크는, 상기 제2 블랙 매트릭스와 대응하는 영역에 형성된 제1 반투과부와, 상기 제1 반투과부 중앙부에 형성된 광 투과부를 포함할 수 있다.
본 실시예에 있어서, 상기 광 투과부는 상기 제2 블랙 매트릭스의 길이 방향을 따라 형성된 슬릿일 수 있다.
본 실시예에 있어서, 상기 광 투과부의 폭은 상기 제2 블랙 매트릭스의 폭의 10% 내지 60%일 수 있다.
본 실시예에 있어서, 상기 제1 블랙 매트릭스 상에는 메인 컬럼 스페이서가 형성될 수 있다.
본 실시예에 있어서, 상기 제1 블랙 매트릭스 상에는 상기 메인 컬럼 스페이서 보다 높이가 낮은 보조 컬럼 스페이서가 더 형성될 수 있다.
본 실시예에 있어서, 상기 제1 블랙 매트릭스, 상기 제2 블랙 매트릭스, 상기 메인 컬럼 스페이서 및 상기 보조 컬럼 스페이서는 동일한 공정에 의해 동일한 재질로 동시에 형성될 수 있다.
본 실시예에 있어서, 상기 멀티톤 마스크는 상기 메인 컬럼 스페이서와 대응하는 영역에 상기 광 투과부를 더 포함하고, 상기 보조 컬럼 스페이서와 대응하는 영역에 제2 반투과부를 포함하며, 상기 제2 반투과부는 상기 광 투과부와 상기 제1 반투과부 사이의 광 투과율을 가질 수 있다.
본 실시예에 있어서, 상기 제1 블랙 매트릭스는 상기 게이트 라인의 양측에 배치된 상기 컬러 필터들의 가장자리와 중첩하고, 상기 제2 블랙 매트릭스는 상기 데이터 라인의 양측에 배치된 컬러 필터들의 가장자리와 중첩하도록 형성될 수 있다.
본 실시예에 있어서, 상기 데이터 라인 양 측에 배치된 상기 컬러 필터들은 측부가 서로 중첩될 수 있다.
본 발명의 실시예들에 의하면, 화소의 비표시 영역에서의 빛샘 및 혼색을 방지할 수 있다.
도 1은 본 발명의 일 실시예에 관한 박막 트랜지스터 기판을 개략적으로 도시한 평면도이다.
도 2는 도 1의 I-I' 단면의 일 예를 개략적으로 도시한 단면도이다.
도 3은 도 1의 II-II' 단면의 일 예를 개략적으로 도시한 단면도이다.
도 4 내지 도 6은 도 1의 박막 트랜지스터 기판의 제조 과정을 개략적으로 도시한 단면도들이다.
본 발명은 다양한 변환을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변환, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 본 발명을 설명함에 있어서 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다.
제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 구성요소들은 용어들에 의해 한정되어서는 안 된다. 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다.
본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 또한 각 도면에서, 구성요소는 설명의 편의 및 명확성을 위하여 과장되거나 생략되거나 또는 개략적으로 도시되었으며, 각 구성요소의 크기는 실제크기를 전적으로 반영하는 것은 아니다.
각 구성요소의 설명에 있어서, 상(on)에 또는 하(under)에 형성되는 것으로 기재되는 경우에 있어, 상(on)과 하(under)는 직접 또는 다른 구성요소를 개재하여 형성되는 것을 모두 포함하며, 상(on) 및 하(under)에 대한 기준은 도면을 기준으로 설명한다.
이하, 본 발명의 실시 예를 첨부도면을 참조하여 상세히 설명하기로 하며, 첨부 도면을 참조하여 설명함에 있어, 동일하거나 대응하는 구성 요소는 동일한 도면번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
도 1은 본 발명의 일 실시예에 관한 박막 트랜지스터 기판을 개략적으로 도시한 평면도이고, 도 2는 도 1의 I-I'단면의 일 예를 개략적으로 도시한 단면도이며, 도 3은 도 1의 II-II'단면의 일 예를 개략적으로 도시한 단면도이다.
도 1 내지 도 3을 참조하면, 본 발명의 일 실시예에 관한 박막 트랜지스터 기판(10)은 기판(111), 기판(111) 상에 배열된 복수의 화소(Px)들 및, 블랙 매트릭스(BM)를 포함할 수 있다.
기판(111)은 SiO2를 함유하는 투명한 유리 또는 투명한 플라스틱으로 형성할 수 있다. 기판(111) 상에는 불순물이 침투하는 것을 방지하기 위해 SiO2 및/또는 SiNx 등을 포함하는 버퍼층(미도시)이 더 형성될 수 있다.
복수의 화소(Px)들 각각은 적색(Red, R), 녹색(Green, G) 또는 청색(Blue, B) 을 구현하는 표시 영역과 표시 영역의 외곽에 비표시 영역을 구비할 수 있다. 도 1에서는 적색(R), 녹색(G) 또는 청색(B)을 구현하는 표시 영역들이 격자 패턴을 이루도록 배열된 예를 도시하고 있으나, 본 발명은 이에 한하지 않으며, 화소(Px)들은 다양한 패턴을 이루도록 배치될 수 있고, 백색(White)의 광을 구현하는 화소(Px)를 더 포함할 수 있다.
비표시 영역에는, 복수의 화소(Px)들과 전기적으로 연결되고 제1 방향을 따라 연장되어 복수의 화소(Px)들을 지나치는 게이트 라인과, 복수의 화소(Px)들과 전기적으로 연결되고 제1 방향과 수직한 제2 방향을 따라 연장되어 복수의 화소(Px)들을 지나치는 데이터 라인(DL)이 형성될 수 있다.
복수의 화소(Px)들 각각은 박막 트랜지스터(TFT), 컬러 필터(CF), 공통 전극(CE) 및 화소 전극(PE)을 포함할 수 있다.
박막 트랜지스터(TFT)는 비표시 영역에 배치되며, 게이트 전극(GE), 반도체층(SM), 소스 전극(SE) 및 드레인 전극(DE)을 구비할 수 있다.
게이트 전극(GE)은 게이트 라인과 연결될 수 있다. 일 예로, 게이트 라인은 비표시 영역에서 제1 방향으로 연장되며, 게이트 전극(GE)은 게이트 라인의 일 영역에서, 제1 방향과 수직한 제2 방향으로 게이트 라인의 폭이 확장되어 형성될 수 있다. 즉, 게이트 전극(GE)은 게이트 라인과 일체로 볼 수 있는바, 이하에서는 게이트 라인을 따로 구분하여 도시하지 않는다.
게이트 전극(GE)은, 알루미늄(Al), 은(Ag), 네오디뮴(Nd), 크롬(Cr), 티타늄(ti), 탄탈륨(Ta) 및 몰리브덴(Mo) 등의 그룹에서 선택된 적어도 어느 하나의 금속을 포함할 수 있다. 게이트 전극(GE)은 단일층 또는 복수개의 금속층이 적층된 다층 구조일 수 있다. 일 예로, 다층 구조의 게이트 전극(GE)은, 크롬(Cr), 티타늄(Ti), 탄탈륨(Ta), 몰리브덴(Mo) 등의 금속층과, 비저항이 작은 알루미늄(Al) 또는 은(Ag) 계열의 금속층을 포함하는 이중층으로 형성할 수 있다.
게이트 전극(GE) 상에는 제1 절연막(112)이 위치하여 게이트 전극(GE)과 반도체층(SM)을 절연시킨다. 제1 절연막(112)은 기판(111) 전체에 걸쳐 형성될 수 있다.
제1 절연막(112) 상의 소정 영역에는 반도체층(SM)이 위치한다. 반도체층(SM)은 게이트 전극(GE)과 중첩하도록 배치되고, 액티브 층 및 오믹 콘택층을 포함할 수 있다. 또한, 반도체층(SM)은 산화물 반도체를 포함할 수 있다. 산화물 반도체는 인듐(In), 갈륨(Ga), 아연(Zn), 주석(Sn) 중에서 적어도 하나의 원소를 포함하는 산화물로 이루질 수 있다. 예를 들어, 산화물 반도체는 아연 산화물(Zinc Oxide), 주석 산화물(TinOxide), 인듐 산화물(Indume oxide), 인듐-아연 산화물(In-Zn Oxide), 인듐-주석 산화물(In-Sn Oxide), 인듐-갈륨-아연 산화물(In-Ga-Zn Oxide), 인듐-아연-주석 산화물(In-Zn-Sn Oxide), 인듐-갈륨-아연-주석 산화물(In-Ga-Zn-Sn Oxide) 등인듐-갈륨-아연 산화물(IGZO: Indium gallium zinc oxide)을 포함할 수 있다.
반도체층(SM) 상에는 소스 전극(SE)과 드레인 전극(DE)이 위치한다. 소스 전극(SE)과 드레인 전극(DE)은 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 은(Ag), 마그네슘(Mg), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr), 니켈(Li), 칼슘(Ca), 몰리브덴(Mo), 타이타늄(Ti), 텅스텐(W), 구리(Cu) 가운데 선택된 하나 이상의 금속을 포함할 수 있다.
드레인 전극(DE)은 화소 전극(PE)과 연결될 수 있고, 소스 전극(SE)은 데이터 라인(DL)과 연결될 수 있다. 데이터 라인(DL)은 게이트 라인이 형성된 제1 방향과 교차하는 제2 방향으로 연장되어, 복수의 화소(Px)들의 비표시 영역에 배치될 수 있다.
소스 전극(SE), 드레인 전극(DE), 및 데이터 라인(DL)은 동일한 재질로 형성될 수 있으며, 제2 절연막(113)은 소스 전극(SE), 드레인 전극(DE), 데이터 라인(DL) 및 반도체층(SM)의 노출된 상부를 덮을 수 있다.
제2 절연막(113) 상에는 컬러 필터(CF)가 배치될 수 있다. 컬러 필터(CF)는 적어도 각 화소(Px)의 표시 영역에 대응하도록 형성되어, 화소(Px)를 투과하는 광에 색상을 제공한다. 여기서 표시 영역에 대응한다는 것은 표시 영역 전체에 걸쳐 형성되며, 일부는 비표시 영역에 까지 형성되는 것을 포함한다. 컬러 필터(CF)는 적색 컬러 필터, 녹색 컬러 필터, 및 청색 컬러 필터 중 어느 하나일 수 있다.
한편, 데이터 라인(DL)은 게이트 라인(또는 게이트 전극(GL))에 비해 폭이 좁다. 따라서, 도 2에 도시된 바와 같이 게이트 라인(또는 게이트 전극(GL)) 양측에 배치된 컬러 필터(CF)들은 서로 이격되어 형성되는 반면, 도 3에 도시하는 바와 같이 데이터 라인(DL) 양 측에 배치된 컬러 필터(CF)들은 측부가 서로 중첩되도록 형성될 수 있다.
제2 절연막(113) 상에는 컬러 필터(CF)를 덮도록 제3 절연막(114)이 배치된다. 제3 절연막(114)은 기판(111) 전체에 걸쳐 형성된다.
제3 절연막(114) 상에는 공통 전극(CE)이 배치될 수 있다. 공통 전극(CE)은 투명 도전성 물질로 형성되고, 표시 영역에 대응하여 형성될 수 있다. 여기서 표시 영역에 대응한다는 것은 표시 영역 전체에 걸쳐 형성되며, 일부는 비표시 영역에 까지 형성되는 것을 포함한다. 예를 들어, 공통 전극(CE)은 ITO(indium tin oxide), IZO(indium zinc oxide), ITZO(indium tin zinc oxide) 등의 투명 도전성 금속 산화물로 형성될 수 있다. 한편, 공통 전극(CE)은 후술할 분기 전극(BE)이 형성되는 콘택홀과 중첩되는 위치에 개구부를 포함할 수 있으며, 분기 전극(BE)과의 단락을 방지하기 위해, 개구부는 콘택홀보다 크게 형성될 수 있다.
제4 절연막(115)은 공통 전극(CE)을 덮도록 배치되며, 제4 절연막(115) 상에는 화소 전극(PE)이 배치된다. 제4 절연막(115)은 화소 전극(PE)과 공통 전극(CE)을 전기적으로 절연시킨다.
화소 전극(PE)은 각 화소(Px)의 표시 영역에 대응하여 형성되며, 박막 트랜지스터(TFT)의 드레인 전극(DE)과 전기적으로 연결된다. 여기서, 표시 영역에 대응한다는 것은 표시 영역 전체에 걸쳐 형성되며, 일부는 비표시 영역에까지 형성되는 것을 포함한다.
제2 절연막(113), 제3 절연막(114), 및 제4 절연막(115)에는 드레인 전극(DE)의 소정의 영역을 노출시키는 콘택홀이 형성되고, 콘택홀을 통해 화소 전극(PE)으로부터 분기된 분기 전극(BE)은 드레인 전극(DE)에 전기적으로 연결될 수 있다. 이에 의해, 소스 전극(SE)과 연결된 데이터 라인(DL)을 통해 수신된 데이터 전압은 드레인 전극(DE)을 통해 화소 전극(PE)으로 인가되고, 화소 전극(PE)과 공통 전압이 인가된 공통 전극(CE) 사이에는 프린지(fringe) 전계가 발생될 수 있다.
화소 전극(PE) 및 분기 전극(BE)은 투명 도전성 물질로 형성될 수 있다. 예를 들어, 화소 전극(PE) 및 분기 전극(BE)은 ITO(indium tin oxide), IZO(indium zinc oxide), ITZO(indium tin zinc oxide) 등의 투명 도전성 금속 산화물로 형성될 수 있다.
블랙 매트릭스(BM)는 복수의 화소(Px)들의 비표시 영역에 배치된다. 블랙 매트릭스(BM)는 카본 블랙 등을 포함하는 유기 물질로 이루어질 수 있다.
블랙 매트릭스(BM)는 게이트 라인과 중첩되는 제1 블랙 매트릭스(BM1)와 데이터 라인(DL)과 중첩하는 제2 블랙 매트릭스(BM2)를 포함할 수 있다. 게이트 라인과 데이터 라인(DL)은 서로 교차할 수 있으므로, 제1 블랙 매트릭스(BM1)와 제2 블랙 매트릭스(BM2)도 서로 교차하여 형성될 수 있다.
제1 블랙 매트릭스(BM1)는 게이트 라인의 양측에 배치된 컬러 필터(CF)들의 가장자리와 중첩할 수 있으며, 제2 블랙 매트릭스(BM2)는 데이터 라인(DL)의 양측에 배치된 컬러 필터(CF)들의 가장자리와 중첩할 수 있다. 따라서, 블랙 매트릭스(BM)는 표시 영역의 가장 자리에서 발생할 수 있는 빛 샘이나, 컬러 필터(CF)의 가장자리에서 나타날 수 있는 혼색을 차단할 수 있다.
제1 블랙 매트릭스(BM1)의 상부에는 메인 컬럼 스페이서(CS)와 보조 컬럼 스페이서(SCS)가 형성될 수 있다. 메인 컬럼 스페이서(CS)와 보조 컬럼 스페이서(SCS)는 제1 블랙 매트릭스(BM1)와 동일한 재질로 형성될 수 있다.
메인 컬럼 스페이서(CS)는 액정(LC)이 중간에 개재된 박막 트랜지스터 기판(10)과 상부 기판(미도시) 사이의 간격을 유지시킨다. 보조 컬럼 스페이서(SCS)는 메인 컬럼 스페이서(CS)와 제1 블랙 매트릭스(BM1) 사이의 두께를 가지며, 메인 컬럼 스페이서(CS)의 역할을 보조하여 상부 기판(미도시)과 박막 트랜지스터 기판(10) 사이의 간격을 지지하는 보조 간격재 역할을 한다.
메인 컬럼 스페이서(CS)의 수평 단면의 형상은 원형, 다각형 등 다양한 형상을 가질 수 있으며, 보조 컬럼 스페이서(SCS)는 메일 컬럼 스페이서(CS)와 인접하게 형성되거나, 제1 블랙 매트릭스(BM1)의 길이 방향을 따라 연장될 수 있다.
제2 블랙 매트릭스(BM2)는 제1 블랙 매트릭스(BM1)와 동일한 재질로 형성될 수 있다. 제2 블랙 매트릭스(BM2)는 데이터 라인(DL)과 중첩하도록 형성되어, 데이터 라인(DL)이 배치된 비표시 영역에서의 빛 샘이나 혼색을 방지할 수 있다.
한편, 데이터 라인(DL)의 폭은 게이트 라인(게이트 전극(GE))의 폭보다 작으므로, 제2 블랙 매트릭스(BM2)의 폭은 제1 블랙 매트릭스(BM1)의 폭보다 작게 형성된다. 그러나, 유효한 광차단을 위해 제2 블랙 매트릭스(BM2)는 제1 블랙 매트릭스(BM1)와 동일 또는 유사한 두께를 가지도록 형성된다. 즉, 제2 블랙 매트릭스(BM2)의 종횡비는 제1 블랙 매트릭스(BM1)의 종횡비보다 크게 형성될 수 있다.
도 4 내지 도 6은 도 1의 박막 트랜지스터 기판의 제조 과정을 개략적으로 도시한 단면도들이다. 설명의 편의상 도 4 내지 도 6은 도 1의 I-I'단면 및 도 2의 II-II'단면을 함께 도시하고 있다.
도 1 및 도 4 내지 도 6을 참조하면, 본 발명의 일 실시예에 따른 박막 트랜지스터 기판의 제조 방법은, 기판(111)을 준비하는 단계, 기판(111) 상에 색을 구현하는 표시 영역과 표시 영역의 외곽에 비표시 영역을 각각 구비한 복수의 화소(Px)들을 형성하는 단계, 및 비표시 영역 상에 블랙 매트릭스(BM)를 형성하는 단계를 포함할 수 있다.
복수의 화소(Px)들을 형성하는 단계는, 도 4에 도시된 바와 같이, 기판(111) 상에 박막 트랜지스터(TFT)를 형성하는 단계, 박막 트랜지스터(TFT) 상에 컬러 필터(CF)를 형성하는 단계, 컬러 필터(CF) 상에 공통 전극(CE)을 형성하는 단계 및 공통 전극(CE) 상에 공통 전극(CE)과 절연상태로 화소 전극(PE)을 형성하는 단계를 포함할 수 있다.
게이트 전극(GE)은 비표시 영역에 형성되며, 게이트 전극(GE)과 게이트 라인은 동시에 형성될 수 있다. 일 예로, 게이트 라인은 비표시 영역에서 제1 방향을 따라 연장되어 복수의 화소(Px)들을 지나치도록 형성되며, 게이트 전극(GE)은 각 화소에 대응하는 위치에서 제1 방향과 수직한 방향으로 게이트 전극(GE)의 폭이 확장되어 형성될 수 있다.
게이트 전극(GE) 상에는 제1 절연막(112)이 형성되며, 제1 절연막(112) 상에 반도체층(SM)이 형성된다. 제1 절연막(112)은 유기물, 무기물, 또는 유/무기 복합물로 형성될 수 있다. 예를 들어, 제1 절연막(112)은 실리콘질화물(SiNx) 또는 실리콘산화물(SiOx)로 형성될 수 있으나, 이에 한정되는 것은 아니다. 반도체층(SM)은 적어도 부분적으로 게이트 전극(GE)과 중첩하도록 형성된다.
제1 절연막(112) 상에는 소스 전극(SE) 및 드레인 전극(DE)이 서로 이격 되어 형성되며, 데이터 라인(DL)이 동시에 소스 전극(SE) 및 드레인 전극(DE)과 동시에 형성될 수 있다. 데이터 라인(DL)은 게이트 라인의 형성방향인 제1 방향과 교차하는 제2 방향을 따라 연장되어 복수의 화소(Px)들을 지나치도록 형성될 수 있다.
제2 절연막(113)은 소스 전극(SE), 드레인 전극(DE) 및 데이터 라인(DL)을 덮도록 형성되고, 제2 절연막(113) 상의 표시 영역에는 컬러 필터(CF)가 형성될 수 있다. 제2 절연막(113)은 패시베이션막으로 정의될 수 있으며, SiO2 또는/및 SiNx와 같은 무기물로 이루어질 수 있다.
컬러 필터(CF)는 형성되는 각 화소(Px)에 따라 적색 컬러 필터, 녹색 컬러 필터, 및 청색 컬러 필터 중 어느 하나일 수 있다. 컬러 필터(CF) 상에는 제3 절연막(114)이 형성된다. 제3 절연막(114)은 유기 물질을 포함하는 유기 절연막으로 이루어질 수 있다.
제3 절연막(114) 상에는 공통 전극(CE)이 형성되며, 공통 전극(CE) 상에는 공통 전극(CE)과 절연상태로 화소 전극(PE)이 형성된다. 공통 전극(CE)과 화소 전극(PE) 사이에는 제4 절연막(115)이 형성될 수 있다. 제4 절연막(115)은 무기 물질을 포함하는 무기 절연막으로 형성될 수 있다.
블랙 매트릭스(BM)는 도 5 및 도 6에 도시된 바와 같이, 감광성 수지층(PR)을 화소 전극(PE) 상에 형성하고, 멀티톤 마스크(200)를 이용하여 감광성 수지층(PR)을 노광한 후, 노광된 감광성 수지층(PR)을 현상하여 제거하는 사진 식각 공정에 의해 형성할 수 있다. 이에 의해, 제1 블랙 매트릭스(BM1), 메인 컬럼 스페이서(CS), 보조 컬럼 스페이서(SCS) 및 제2 블랙 매트릭스(BM2)는 동일한 공정에 의해 동일한 재질로 동시에 형성될 수 있다.
일 예로, 멀티톤 마스크(200)는 광 차단부(210), 광 투과부(212), 제1 반투과부(214) 및 제2 반투과부(216)를 포함할 수 있다.
광 차단부(210)는 블랙 매트릭스(BM)가 형성되지 않는 영역에 대응하여 형성되며, 제1 반투과부(214)는 제1 블랙 매트릭스(BM1) 및 제2 블랙 매트릭스(BM2)가 형성될 영역에 대응하여 형성될 수 있다. 제2 반투과부(216)는 광 투과부(212)와 제1 반투과부(214) 사이의 광 투과율을 가지며, 보조 컬럼 스페이서(SCS)가 형성될 영역에 대응하여 형성될 수 있다.
광 투과부(212)는 광이 100% 투과되는 영역으로, 메인 컬럼 스페이서(CS)가 형성될 영역뿐만 아니라, 제2 블랙 매트릭스(BM2)의 중앙부에도 대응하도록 형성될 수 있다.
상술한 바와 같이, 데이터 라인(DL)의 폭은 게이트 라인(게이트 전극(GE))의 폭보다 작으므로, 제2 블랙 매트릭스(BM2)의 폭은 제1 블랙 매트릭스(BM1)의 폭보다 작게 형성된다. 따라서, 동일한 공정 및 동일한 조건에 의해 제1 블랙 매트릭스(BM1)와 제2 블랙 매트릭스(BM2)를 동시에 형성하는 경우, 제2 블랙 매트릭스(BM2)는 감광성 수지층(PR)의 현상시 과현상에 의해 제1 블랙 매트릭스(BM1)의 두께보다 얇게 형성될 수 있고, 이에 의해 광이 제2 블랙 매트릭스(BM2)를 투과하여, 화소(Px)의 가장자리에서 빛 샘이나, 혼색이 발생할 수 있다.
그러나, 제2 블랙 매트릭스(BM2)가 형성되는 영역에 대응한 제1 반투과부(214)의 중심부에 투과부(212)가 더 형성되면, 제2 블랙 매트릭스(BM2)의 중심 영역의 노광량이 증가하여, 노광된 감광성 수지층(PR)의 현상시 제2 블랙 매트릭스(BM2)의 두께가 낮아지는 현상을 방지할 수 있다.
따라서, 제2 블랙 매트릭스(BM2)의 두께를 증가시키기 위해 제2 블랙 매트릭스(BM2)의 폭을 증가시키지 않아도 되는바, 박막 트랜지스터 기판(10)의 광 투과율의 저하 없이 제2 블랙 매트릭스(BM2)의 두께를 증가시킬 수 있다. 즉, 제2 블랙 매트릭스(BM2)의 폭은 제1 블랙 매트릭스(BM1)의 폭보다 작지만, 제2 블랙 매트릭스(BM2)의 두께는 제1 블랙 매트릭스(BM1)와 동일 또는 유사한 두께를 가지고 형성될 수 있으므로, 제2 블랙 매트릭스(BM2)의 종횡비는 제1 블랙 매트릭스(BM1)의 종횡비보다 크게 형성될 수 있다.
한편, 멀티톤 마스크(200)에서, 제2 블랙 매트릭스(BM2)가 형성되는 영역에 대응하는 제1 반투과부(214)의 중심부에 형성된 투과부(212)의 폭은 제2 블랙 매트릭스(BM2) 폭의 10% 내지 60%일 수 있다. 상기 투과부(212)의 폭이 제2 블랙 매트릭스(BM2) 폭의 10% 보다 작은 경우는, 상기 투과부(212)를 통과하는 빛이 회절하여 제2 블랙 매트릭스(BM2) 폭보다 더 큰 범위가 광에 노출될 수 있고, 제2 블랙 매트릭스(BM2)의 중앙부가 충분히 노광되지 않아, 제2 블랙 매트릭스(BM2)의 두께가 증가되기 어려울 수 있다. 반면에, 상기 투과부(212)의 폭이 제2 블랙 매트릭스(BM2) 폭의 60% 보다 작은 경우는, 제2 블랙 매트릭스(BM2)의 중앙부의 과도한 노광에 의해 제2 블랙 매트릭스(BM2)의 두께가 메인 컬럼 스페이서(CS)의 두께 이상으로 형성될 수 있어, 액정 마진이 부족해지고 셀갭 및 스미어에 영향을 줄 수 있다.
한편, 멀티톤 마스크(200)에서, 제2 블랙 매트릭스(BM2)가 형성되는 영역에 대응하는 제1 반투과부(214)의 중심부에 형성된 투과부(212)는 제2 블랙 매트릭스(BM2)의 길이 방향을 따라 연장된 슬릿의 형태를 가질 수 있을 뿐 아니라, 제2 블랙 매트릭스(BM2)의 길이 방향을 따라 서로 이격된 복수의 개구들로 이루어질 수도 있다.
이상에서는, 감광성 수지층(PR)이 노광된 부분이 현상 시 남게 되는 특성을 갖는 네가티브(negative) 타입을 사용하는 것을 예로서 설명하나, 본 발명은 이에 한하지 않으며, 빛을 받는 부분이 현상 시 제거되는 특성을 갖는 포지티브(positive) 타입을 사용할 수도 있다.
이상에서는 도면에 도시된 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 당해 기술 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 다른 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.
10: 박막 트랜지스터 기판
TFT: 박막 트랜지스터
CF: 컬러 필터
BM: 블랙 매트릭스
BM1: 제1 블랙 매트릭스
BM2: 제2 블랙 매트리스
CS: 메인 컬럼 스페이서

Claims (11)

  1. 기판을 준비하는 단계;
    상기 기판 상에 색을 구현하는 표시 영역과 상기 표시 영역의 외곽에 비표시 영역을 각각 구비한 복수의 화소들을 형성하는 단계; 및
    상기 비표시 영역 상에 블랙 매트릭스를 형성하는 단계;를 포함하고,
    상기 비표시 영역에는, 상기 복수의 화소들과 전기적으로 연결되고 제1 방향을 따라 연장되는 게이트 라인, 및 상기 복수의 화소들과 전기적으로 연결되고 제1 방향과 교차하는 제2 방향을 따라 연장되는 데이터 라인이 형성되고,
    상기 블랙 매트릭스는, 상기 게이트 라인과 중첩하도록 형성된 제1 블랙 매트릭스와 상기 데이터 라인과 중첩하도록 형성된 제2 블랙 매트릭스를 포함하고, 상기 제2 블랙 매트릭스의 종횡비는 상기 제1 블랙 매트릭스의 종횡비보다 크게 형성되는 박막 트랜지스터 기판의 제조 방법.
  2. 제1항에 있어서,
    상기 복수의 화소들을 형성하는 단계는,
    상기 기판 상에 박막 트랜지스터를 형성하는 단계;
    상기 박막 트랜지스터 상에 컬러 필터를 형성하는 단계;
    상기 컬러 필터 상에 공통 전극을 형성하는 단계; 및
    상기 공통 전극 상에 상기 공통 전극과 절연상태인 화소 전극을 형성하는 단계;를 포함하고,
    상기 박막 트랜지스터는 상기 비표시 영역에 형성되며, 상기 컬러필터, 상기 공통 전극 및 상기 화소 전극은 표시 영역에 대응하여 형성되는 박막 트랜지스터 기판의 제조 방법.
  3. 제2항에 있어서,
    상기 블랙 매트릭스를 형성하는 단계는,
    상기 공통 전극 상에 감광성 수지층을 도포하는 단계;
    멀티톤 마스크를 사용하여 상기 감광성 수지층을 노광하는 단계; 및
    노광된 상기 감광성 수지층을 현상하여 제거하는 단계;를 포함하고,
    상기 멀티톤 마스크는, 상기 제2 블랙 매트릭스와 대응하는 영역에 형성된 제1 반투과부와, 상기 제1 반투과부 중앙부에 형성된 광 투과부를 포함하는 박막 트랜지스터 기판의 제조 방법.
  4. 제3항에 있어서,
    상기 광 투과부는 상기 제2 블랙 매트릭스의 길이 방향을 따라 형성된 슬릿인 박막 트랜지스터 기판의 제조 방법.
  5. 제3항에 있어서,
    상기 광 투과부의 폭은 상기 제2 블랙 매트릭스의 폭의 10% 내지 60%인 박막 트랜지스터 기판의 제조 방법.
  6. 제3항에 있어서,
    상기 제1 블랙 매트릭스 상에는 메인 컬럼 스페이서가 형성되는 박막 트랜지스터 기판의 제조 방법.
  7. 제6항에 있어서,
    상기 제1 블랙 매트릭스 상에는 상기 메인 컬럼 스페이서 보다 높이가 낮은 보조 컬럼 스페이서가 더 형성되는 박막 트랜지스터 기판의 제조 방법.
  8. 제7항에 있어서,
    상기 제1 블랙 매트릭스, 상기 제2 블랙 매트릭스, 상기 메인 컬럼 스페이서 및 상기 보조 컬럼 스페이서는 동일한 공정에 의해 동일한 재질로 동시에 형성되는 박막 트랜지스터 기판의 제조 방법.
  9. 제7항에 있어서,
    상기 멀티톤 마스크는 상기 메인 컬럼 스페이서와 대응하는 영역에 상기 광 투과부를 더 포함하고, 상기 보조 컬럼 스페이서와 대응하는 영역에 제2 반투과부를 포함하며,
    상기 제2 반투과부는 상기 광 투과부와 상기 제1 반투과부 사이의 광 투과율을 가지는 박막 트랜지스터 기판의 제조 방법.
  10. 제2항에 있어서,
    상기 제1 블랙 매트릭스는 상기 게이트 라인의 양측에 배치된 상기 컬러 필터들의 가장자리와 중첩하고,
    상기 제2 블랙 매트릭스는 상기 데이터 라인의 양측에 배치된 컬러 필터들의 가장자리와 중첩하도록 형성되는 박막 트랜지스터 기판의 제조 방법.
  11. 제10항에 있어서,
    상기 데이터 라인 양 측에 배치된 상기 컬러 필터들은 측부가 서로 중첩되는 박막 트랜지스터 기판의 제조 방법.
KR1020150095279A 2015-07-03 2015-07-03 박막 트랜지스터 기판의 제조 방법 KR20170005327A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020150095279A KR20170005327A (ko) 2015-07-03 2015-07-03 박막 트랜지스터 기판의 제조 방법
US14/923,656 US20170005119A1 (en) 2015-07-03 2015-10-27 Manufacturing method of thin film transistor substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150095279A KR20170005327A (ko) 2015-07-03 2015-07-03 박막 트랜지스터 기판의 제조 방법

Publications (1)

Publication Number Publication Date
KR20170005327A true KR20170005327A (ko) 2017-01-12

Family

ID=57683095

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150095279A KR20170005327A (ko) 2015-07-03 2015-07-03 박막 트랜지스터 기판의 제조 방법

Country Status (2)

Country Link
US (1) US20170005119A1 (ko)
KR (1) KR20170005327A (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104752444A (zh) * 2015-04-24 2015-07-01 合肥鑫晟光电科技有限公司 显示基板及其制备方法、显示面板和显示装置
CN107065286A (zh) * 2017-05-16 2017-08-18 深圳市华星光电技术有限公司 彩色滤光片基板及其制备方法
CN108121107A (zh) * 2017-12-27 2018-06-05 武汉华星光电技术有限公司 一种液晶显示面板及其制作方法
KR20210052637A (ko) * 2019-10-29 2021-05-11 삼성디스플레이 주식회사 디스플레이 장치 및 그 제조방법

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101695415B1 (ko) * 2010-01-25 2017-01-12 삼성디스플레이 주식회사 표시 기판 및 이의 제조 방법

Also Published As

Publication number Publication date
US20170005119A1 (en) 2017-01-05

Similar Documents

Publication Publication Date Title
KR102012854B1 (ko) 액정표시장치용 어레이기판 및 그 제조방법
KR102334140B1 (ko) 표시 장치 및 그 제조 방법
CN104749841B (zh) 薄膜晶体管阵列基板及其制造方法
EP3040767B1 (en) Liquid crystal display device and method of manufacturing the same
KR101980773B1 (ko) 컬러필터를 가지는 박막트랜지스터 기판 및 그 제조 방법
KR101981279B1 (ko) 액정표시장치 및 그 제조방법
KR20100024640A (ko) 박막 트랜지스터 표시판
KR20130071685A (ko) 액정 표시 장치 및 이의 제조 방법
KR20140091396A (ko) 액정표시장치의 어레이기판 및 이의 제조 방법
KR101953141B1 (ko) 에프에프에스 방식 액정표시장치용 어레이기판 및 제조방법
JP2014126872A (ja) Ｆｆｓ方式液晶表示装置用アレイ基板及びその製造方法
KR101631620B1 (ko) 프린지 필드형 액정표시장치 및 그 제조방법
KR20170052801A (ko) 표시 장치 및 그 제조 방법
KR20170005327A (ko) 박막 트랜지스터 기판의 제조 방법
KR101553940B1 (ko) 액정표시장치 및 그 제조방법
KR20080062901A (ko) 액정표시소자
KR102183991B1 (ko) 액정표시패널 및 이의 제조 방법
KR101046923B1 (ko) 박막 트랜지스터 표시판 및 이를 포함하는 액정 표시 장치
KR101423909B1 (ko) 표시 기판 및 이를 구비하는 액정 표시 장치
KR101172048B1 (ko) 액정 표시패널 및 그 제조방법
KR20160125598A (ko) 박막트랜지스터 어레이 기판 및 그의 제조방법, 박막트랜지스터 어레이 기판을 구비한 표시장치
KR20130085859A (ko) 액정 표시 장치 및 그 제조 방법
JP2009151285A (ja) 液晶表示装置及びその製造方法
US10156751B2 (en) Display device
KR101402047B1 (ko) 표시 기판, 이의 제조 방법 및 이를 갖는 표시 장치