KR101490774B1 - 에프에프에스 모드 액정표시장치 - Google Patents

에프에프에스 모드 액정표시장치 Download PDF

Info

Publication number
KR101490774B1
KR101490774B1 KR20080053235A KR20080053235A KR101490774B1 KR 101490774 B1 KR101490774 B1 KR 101490774B1 KR 20080053235 A KR20080053235 A KR 20080053235A KR 20080053235 A KR20080053235 A KR 20080053235A KR 101490774 B1 KR101490774 B1 KR 101490774B1
Authority
KR
South Korea
Prior art keywords
gate
common
wirings
data
electrode
Prior art date
Application number
KR20080053235A
Other languages
English (en)
Other versions
KR20090126890A (ko
Inventor
송인덕
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR20080053235A priority Critical patent/KR101490774B1/ko
Publication of KR20090126890A publication Critical patent/KR20090126890A/ko
Application granted granted Critical
Publication of KR101490774B1 publication Critical patent/KR101490774B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134372—Electrodes characterised by their geometrical arrangement for fringe field switching [FFS] where the common electrode is not patterned
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/121—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode common or background
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/123—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Geometry (AREA)
  • Liquid Crystal (AREA)

Abstract

본 발명은 액정표시장치에 관한 것으로, 보다 상세하게는 동일한 평면 상에 공통 전극과 화소 전극이 형성된 FFS 모드 액정표시장치에서 개구율을 개선하는 것에 관한 것이다.
이를 위한 본 발명에 따른 FFS 모드 액정표시장치용 어레이 기판은 기판과; 상기 기판의 상부 전면에 구성된 공통 전극과; 상기 공통 전극의 상부를 덮는 제 1 절연막과; 상기 제 1 절연막 상의 일 끝단에 다수의 게이트 패드를 가지며 일 방향으로 구성된 게이트 배선과, 상기 게이트 패드와 이격된 내 측으로, 상기 다수의 게이트 배선 간 이격된 사이 구간에 각각 대응하여 플로팅 상태로 구성되고, 그 끝단으로 공통 신호가 인가되는 공통 패드와 연결된 다수의 공통 연결배선과; 상기 다수의 게이트 배선, 게이트 패드 및 공통 연결배선을 덮는 제 2 절연막과; 상기 제 2 절연막 상의 일 끝단에 다수의 데이터 패드를 가지며, 상기 다수의 게이트 배선과 수직 교차하여 화소 영역을 정의하는 다수의 데이터 배선과, 상기 다수의 데이터 배선과 각각 연결된 다수의 박막트랜지스터와; 상기 다수의 데이터 패드, 데이터 배선 및 박막트랜지스터를 덮는 보호막과; 상기 보호막 상의 상기 다수의 박막트랜지스터와 각각 연결된 다수의 화소 전극과, 상기 플로팅 상태로 구성된 다수의 공통 연결배선과 각각 연결된 다수의 제 1 투명 연결패턴과, 상기 공통 전극과 다수의 공통 연결배선을 각각 연결하는 다수의 제 2 투명 연결패턴을 포함하는 것을 특징으로 한다.

Description

에프에프에스 모드 액정표시장치{Fringe Field Switching Mode Liquid Crystal Display Device}
본 발명은 액정표시장치에 관한 것으로, 보다 상세하게는 동일한 평면 상에 공통 전극과 화소 전극이 형성된 FFS 모드 액정표시장치에서 개구율을 개선하는 것에 관한 것이다.
최근에 액정표시장치는 소비전력이 낮고 휴대성이 양호한 기술집약적이며 부가가치가 높은 차세대 첨단 표시장치로 각광받고 있다.
상기 액정표시장치는 투명 전극이 형성된 두 기판 사이에 액정을 주입하고, 상부 및 하부 기판 외부에 상부 및 하부 편광판을 위치시켜 형성되며, 액정 분자의 이방성에 따른 빛의 편광특성을 변화시켜 영상효과를 얻는 비발광 소자에 해당된다.
현재에는 각 화소를 개폐하는 스위칭 소자인 박막트랜지스터(Thin Film Transistor:TFT)가 화소마다 배치되는 능동행렬 방식 액정표시장치(Active Matrix Liquid Crystal Display Device : AM-LCD)가 해상도 및 동영상 구현능력이 우수하여 평판 TV 시스템 및 휴대 컴퓨터용 고-정보량의 모니터와 같은 응용분야에 광범위하게 사용되게 되었다.
그러나, 대표적인 액정표시장치인 TN(Twisted Nematic)표시 모드는 좁은 시야각 특성과 늦은 응답 특성, 특히 그레이 스케일 동작에서의 늦은 응답 특성 등과 같은 근본적인 문제점을 갖는다.
이러한 문제점을 해결하기 위하여, 액정표시장치의 새로운 다양한 개념이 제안되었다. 최근에는 새로운 표시 모드의 일환으로, 액정 분자들을 구동시키는 전극들이 모두 동일한 기판 상에 형성되는 횡전계 모드가 제안되고 있으며, 상기 횡전계 모드 액정표시장치의 개구율 및 투과율을 개선시키기 위해 프린지 필드 스위칭 모드(Fringe Field Switching Mode : FFS 모드) 액정표시장치가 제안되고 있다.
상기 FFS 모드 액정표시장치는, 화소 영역에 대응하는 일종의 아일랜드 패턴 구조에 해당하는 플랫(flat) 형태의 공통 전극과 막대형상의 패턴이 서로 이격하여 다수개 형성되는 구조에 해당하는 슬릿(slit) 형태의 화소 전극이 절연체가 개재된 상태에서 중첩되게 배치된 구조를 가지는 것을 특징으로 하는 바, 횡전계 모드와 다르게 수 Å 간격을 두고 수평 전계가 이루어지므로 수평 전계가 강력하고, 전극 상부의 액정분자까지 배열하는 것이 가능한 장점이 있다.
또한, 2 ITO구조이므로 화이트 휘도를 높여 개구율을 높일 수 있는 특징이 있다.
이하, 도면을 참조하여 종래의 FFS 모드 액정표시장치에 관해 상세히 설명한 다.
도 1은 종래에 따른 FFS 모드 액정표시장치용 어레이 기판의 단위 화소를 나타낸 평면도이다.
도시한 바와 같이, 기판(10) 상에 수직 교차하여 화소 영역(PA)을 정의하는 게이트 배선(20)과 데이터 배선(30)이 구성된다. 또한, 상기 게이트 배선(20)과 평행하게 이격된 위치에 공통 배선(50)이 구성된다.
상기 공통 배선(50)은 게이트 배선(20)과 평행하게 이격된 수평부(50a)와, 상기 수평부(50a)에서 데이터 배선(30) 방향으로 수직 분기된 다수의 수직부(50b)를 포함한다. 이러한 공통 배선의 수직부(50b)는 데이터 배선(30)과 평행하게 밀착 구성된다. 이때, 상기 공통 배선(50)은 게이트 배선(20)과 동일층 동일 물질로 구성되는 것이 일반적이다.
또한, 상기 공통 배선의 수직부(50b)와 직접 접촉하는 공통 전극(80)은 게이트 배선(20) 및 데이터 배선(30)과 이격되고, 상기 화소 영역(PA)의 면적에 대응된 패턴으로 구성된다. 이러한 공통 전극(80)은 인듐-틴-옥사이드(ITO) 및 인듐-징크-옥사이드(IZO)와 같은 투명한 도전성 물질 그룹 중 선택된 하나로 구성된다.
상기 게이트 배선(20)과 데이터 배선(30)의 교차지점에는 스위칭 역할을 하는 박막트랜지스터(T)가 구성된다. 상기 박막트랜지스터(T)는 게이트 배선(20)에서 연장된 게이트 전극(25)과, 상기 게이트 전극(25)과 중첩된 상부에 위치하는 반도체층(미도시)과, 상기 반도체층 상의 데이터 배선(30)에서 연장된 소스 전극(32)과 상기 소스 전극(32)과 이격된 드레인 전극(34)을 포함한다.
상기 반도체층은 순수 비정질 실리콘(a-Si:H)으로 이루어진 액티브층(40)과, 불순물을 포함하는 비정질 실리콘(n+ a-Si:H)으로 이루어진 오믹 콘택층(미도시)을 포함한다.
상기 드레인 전극(34)을 노출하는 드레인 콘택홀(CH1)을 통해 드레인 전극(34)에 연결된 화소 전극(70)이 화소 영역(PA)에 대응 구성된다. 상기 화소 전극(70)은 드레인 전극(34)에 접촉된 연장부(70a)와, 상기 연장부(70a)에서 화소 영역(PA) 방향으로 수직 분기된 다수의 수직부(70b)와, 상기 다수의 수직부(70b)를 공통 배선의 수평부(50a)와 중첩된 상부에서 하나로 연결하는 수평부(70c)를 포함한다.
이하, 첨부한 도면을 참조하여 종래에 따른 FFS 모드 액정표시장치용 어레이 기판에 대해 보다 상세히 설명하도록 한다.
도 2는 도 1의 Ⅱ-Ⅱ'선을 따라 절단하여 나타낸 단면도이고, 도 3은 도 1의 Ⅲ-Ⅲ'선을 따라 절단하여 나타낸 단면도이다.
도 2와 도 3에 도시한 바와 같이, 기판(10) 상에는 일 방향으로 게이트 배선(도 1의 20)과 상기 게이트 배선에서 연장된 게이트 전극(25)과, 상기 게이트 배선과 평행하게 이격된 공통 배선(50)이 구성된다. 이때, 상기 공통 배선(50)은 게이트 배선과 평행하게 이격된 수평부(50a)와, 상기 수평부(50a)에서 수직 분기된 다수의 수직부(50b)를 포함한다. 또한, 상기 공통 배선의 수평부(50a)와 직접 접촉하는 공통 전극(80)이 화소 영역(PA)의 면적에 대응된 패턴으로 구성된다.
상기 게이트 배선, 게이트 전극(25), 공통 배선(50) 및 공통 전극(80)의 상 부 전면에는 게이트 절연막(45)이 구성되고, 상기 게이트 절연막(45) 상에는 게이트 전극(25)과 중첩된 상부에 반도체층(42)이 구성된다. 상기 반도체층(42)은 순수 비정질 실리콘(a-Si:H)으로 이루어진 액티브층(40)과 불순물을 포함하는 비정질 실리콘(n+ a-si:H)으로 이루어진 오믹 콘택층(41)을 포함한다.
상기 반도체층(42) 상에는 게이트 배선과 수직 교차하는 데이터 배선(30)과, 상기 데이터 배선(30)에서 연장된 소스 전극(32)과, 상기 소스 전극(32)과 이격된 드레인 전극(34)이 구성된다.
또한, 상기 데이터 배선(30)과 소스 및 드레인 전극(32, 34)의 상부 전면에는 드레인 전극(34)을 노출하는 드레인 콘택홀(CH1)을 포함하는 보호막(55)이 구성된다. 상기 보호막(55) 상에는 드레인 콘택홀(CH1)을 통해 드레인 전극(34)과 연결된 화소 전극(70)이 화소 영역(PA)에 대응하여 구성된다.
상기 화소 전극(70)은 드레인 전극(34)과 연결된 연장부(70a)와, 상기 연장부(70a)에서 화소 영역(PA) 방향으로 수직 분기된 다수의 수직부(70b)와, 상기 다수의 수직부(70b)를 공통 배선의 수평부(50a)와 중첩된 상부에서 하나로 연결하는 수평부(70c)를 포함한다.
그러나, 전술한 구성은 게이트 배선과 동일층에서 불투명한 도전성 물질 그룹 중 선택된 하나로 구성된 공통 배선, 특히 공통 배선의 수직부가 개구율과 직접적으로 관련되는 화소 영역에 대응하여 형성된다는 측면에서 개구율을 현격히 저해하고 있는 상황이다.
본 발명은 전술한 문제를 해결하기 위해 안출된 것으로, 마스크 공정수를 줄일 수 있음과 동시에, 개구율을 향상시킬 수 있는 화소 설계를 갖는 고화질의 FFS 모드 액정표시장치용 어레이 기판을 제공하는 것을 목적으로 한다.
전술한 목적을 달성하기 위한 본 발명의 제 1 실시예에 따른 FFS 모드 액정표시장치용 어레이 기판은 기판과; 상기 기판의 상부 전면에 구성된 공통 전극과; 상기 공통 전극의 상부를 덮는 제 1 절연막과; 상기 제 1 절연막 상의 일 끝단에 다수의 게이트 패드를 가지며 일 방향으로 구성된 게이트 배선과, 상기 게이트 패드와 이격된 내 측으로, 상기 다수의 게이트 배선 간 이격된 사이 구간에 각각 대응하여 플로팅 상태로 구성되고, 그 끝단으로 공통 신호가 인가되는 공통 패드와 연결된 다수의 공통 연결배선과; 상기 다수의 게이트 배선, 게이트 패드 및 공통 연결배선을 덮는 제 2 절연막과; 상기 제 2 절연막 상의 일 끝단에 다수의 데이터 패드를 가지며, 상기 다수의 게이트 배선과 수직 교차하여 화소 영역을 정의하는 다수의 데이터 배선과, 상기 다수의 데이터 배선과 각각 연결된 다수의 박막트랜지스터와; 상기 다수의 데이터 패드, 데이터 배선 및 박막트랜지스터를 덮는 보호막과; 상기 보호막 상의 상기 다수의 박막트랜지스터와 각각 연결된 다수의 화소 전극과, 상기 플로팅 상태로 구성된 다수의 공통 연결배선과 각각 연결된 다수의 제 1 투명 연결패턴과, 상기 공통 전극과 다수의 공통 연결배선을 각각 연결하는 다수의 제 2 투명 연결패턴을 포함하는 것을 특징으로 한다.
이때, 상기 다수의 게이트 배선과 게이트 패드를 연결하는 다수의 게이트 연장배선과, 상기 다수의 데이터 배선과 데이터 패드를 연결하는 다수의 데이터 연장배선과, 상기 다수의 게이트 및 데이터 패드와 각각 연결된 다수의 게이트 및 데이터 패드 전극을 포함한다.
상기 다수의 제 2 투명 연결패턴은 상기 게이트 패드 또는 데이터 패드와 이격된 내측에 구성될 수 있고, 상기 다수의 제 2 투명 연결패턴, 다수의 공통 연결배선 및 다수의 제 1 투명 연결패턴은 상기 게이트 연장배선 및 데이터 연장배선과 중첩된 하부로, 상기 기판의 화상을 구현하지 않는 비표시 영역을 따라 구성된 것을 특징으로 한다.
상기 화소 전극은 상기 박막트랜지스터를 노출하는 제 1 콘택홀을 통해 연결되고, 상기 공통 연결배선은 양 끝단을 노출하는 다수의 제 2 콘택홀과, 상기 공통 연결배선의 중앙부를 노출하는 다수의 제 3 콘택홀과, 상기 공통 전극을 노출하는 다수의 제 4 콘택홀을 통해 상기 다수의 게이트 배선 간 이격된 사이 공간에 각각 대응된 상기 공통 연결배선과 상기 제 1 절연막 하부의 상기 공통 전극은 동일한 신호 전압을 인가받는다.
또한, 상기 공통 연결배선은 상기 게이트 배선과 동일층에서 구리, 몰리브덴, 알루미늄, 알루미늄 합금 및 크롬을 포함하는 도전성 물질 그룹 중 선택된 하나로 구성되고, 상기 공통 전극, 화소 전극과 제 1 및 제 2 투명 연결패턴은 인듐- 틴-옥사이드와 인듐-징크-옥사이드를 포함하는 투명한 도전성 물질 그룹 중 선택된 하나로 각각 구성된 것을 특징으로 한다.
전술한 목적을 달성하기 위한 본 발명의 제 2 실시예에 따른 FFS 모드 액정표시장치용 어레이 기판은 기판과; 상기 기판의 일 끝단에 다수의 게이트 패드를 가지며 일 방향으로 구성된 다수의 게이트 배선과; 상기 다수의 게이트 배선과 각각 이격된 사이 공간의 거리를 가지며, 상기 게이트 배선과 평행한 방향으로 인접한 화소 영역 간 구분 없이 판상으로 연결되는 패턴으로 형성되는 다수의 공통 전극과; 상기 다수의 게이트 배선, 게이트 패드 및 공통 전극을 덮는 게이트 절연막과; 상기 게이트 절연막 상의 일 끝단에 다수의 데이터 패드를 가지며, 상기 게이트 배선과 수직 교차하여 화소 영역을 정의하는 다수의 데이터 배선과, 상기 다수의 데이터 배선과 각각 연결된 다수의 박막트랜지스터와; 상기 다수의 데이터 패드, 데이터 배선 및 박막트랜지스터를 덮는 보호막과; 상기 보호막 상의 상기 다수의 박막트랜지스터와 각각 연결된 다수의 화소 전극을 포함하는 것을 특징으로 한다.
전술한 목적을 달성하기 위한 본 발명의 제 1 실시예에 따른 FFS 모드 액정표시장치용 어레이 기판의 제조방법은 기판의 상부 전면에 투명한 도전성 물질 그룹 중 선택된 하나를 증착하여 공통 전극을 형성하는 단계와; 상기 공통 전극의 상부를 덮는 제 1 절연막을 형성하는 단계와; 상기 제 1 절연막 상의 일 끝단에 다수의 게이트 패드를 가지며 일 방향으로 구성된 다수의 게이트 배선과, 상기 다수의 게이트 패드와 이격된 내 측으로 상기 다수의 게이트 배선 간 이격된 사이 구간에 각각 대응하여 플로팅 상태로 구성되고, 그 끝단으로 공통 신호가 인가되는 공통 패드와 연결된 다수의 공통 연결배선과; 상기 다수의 게이트 패드, 게이트 배선, 게이트 전극과 공통 연결배선을 덮는 제 2 절연막을 형성하는 단계와; 상기 제 2 절연막 상의 일 끝단에 다수의 데이터 패드를 가지며, 상기 게이트 배선과 수직 교차하여 화소 영역을 정의하는 다수의 데이터 배선과, 상기 다수의 데이터 배선과 각각 연결된 다수의 박막트랜지스터를 형성하는 단계와; 상기 다수의 데이터 패드, 데이터 배선 및 박막트랜지스터를 덮는 보호막을 형성하는 단계와; 상기 보호막을 패턴하여, 상기 박막트랜지스터를 노출하는 제 1 콘택홀, 상기 공통 연결배선의 양 끝단을 노출하는 다수의 제 2 콘택홀, 상기 공통 연결배선의 중앙부를 노출하는 다수의 제 3 콘택홀, 상기 공통 전극을 노출하는 다수의 제 4 콘택홀을 형성하는 단계와; 상기 제 1, 제 2, 제 3, 제 4 콘택홀을 포함하는 보호막 상에 상기 박막트랜지스터와 연결된 화소 전극과, 상기 플로팅 상태로 구성된 다수의 공통 연결배선과 각각 연결된 다수의 제 1 투명 연결패턴과, 상기 공통 전극과 다수의 공통 연결배선을 각각 연결하는 다수의 제 2 투명 연결패턴을 형성하는 단계를 포함하는 것을 특징으로 한다.
이때, 상기 공통 연결배선은 상기 게이트 배선과 동일층에서 구리, 몰리브덴, 알루미늄, 알루미늄 합금 및 크롬을 포함하는 도전성 물질 그룹 중 선택된 하나로 형성되고, 상기 공통 전극, 화소 전극과 상기 제 1 및 제 2 투명 연결패턴은 인듐-틴-옥사이드와 인듐-징크-옥사이드를 포함하는 투명한 도전성 물질 그룹 중 선택된 하나로 형성된다.
상기 다수의 제 2 투명 연결패턴은 상기 게이트 패드 또는 데이터 패드와 이격된 내측에 구성될 수 있고, 상기 다수의 제 2 투명 연결패턴, 다수의 공통 연결 배선 및 다수의 제 1 투명 연결패턴은 상기 게이트 연장배선 및 데이터 연장배선과 중첩된 하부로, 상기 기판의 화상을 구현하지 않는 비표시 영역을 따라 형성된 것을 특징으로 한다.
전술한 목적을 달성하기 위한 본 발명의 제 2 실시예에 따른 FFS 모드 액정표시장치용 어레이 기판의 제조방법은 기판 상의 일 끝단에 다수의 게이트 패드를 가지며 일 방향으로 구성된 다수의 게이트 배선을 형성하는 단계와; 상기 다수의 게이트 배선과 각각 이격된 사이 공간의 적절한 거리를 갖도록 패턴된 다수의 공통 전극을 형성하는 단계와; 상기 다수의 게이트 배선, 게이트 패드 및 공통 전극을 덮는 게이트 절연막을 형성하는 단계와; 상기 게이트 절연막 상의 일 끝단에 다수의 데이터 패드를 가지며, 상기 다수의 게이트 배선과 수직 교차하여 화소 영역을 정의하는 다수의 데이터 배선과, 상기 다수의 데이터 배선과 각각 연결된 다수의 박막트랜지스터를 형성하는 단계와; 상기 다수의 데이터 패드, 데이터 배선 및 박막트랜지스터를 덮는 보호막을 형성하는 단계와; 상기 보호막 상에 상기 다수의 박막트랜지스터와 각각 연결된 다수의 화소 전극을 형성하는 단계를 포함하는 것을 특징으로 한다.
본 발명에서는 첫째, 게이트 배선과 절연막을 사이에 두고 마스크 패턴 공정 없이 어레이 기판의 전면에 대응하여 판상의 공통 전극을 형성하는 것을 통해 생산 수율을 개선할 수 있다.
둘째, 기판 전면에 대응된 공통 전극을 투명한 도전성 금속 물질 그룹 중 선택된 하나로 형성하는 것을 통해 개구율을 개선할 수 있다.
--- 제 1 실시예 ---
본 발명의 제 1 실시예는 게이트 배선과 절연막을 사이에 두고 투명한 도전성 물질 그룹 중 선택된 하나로 어레이 기판의 전면으로 공통 전극을 형성하는 것을 통해 마스크 공정을 줄이면서 개구율을 개선할 수 있는 FFS 모드 액정표시장치용 어레이 기판의 화소 설계를 제공하는 것을 특징으로 한다.
이하, 첨부한 도면을 참조하여 본 발명의 제 1 실시예에 따른 FFS 모드 액정표시장치에 대해 설명하도록 한다.
도 4는 본 발명의 제 1 실시예에 따른 FFS 모드 액정표시장치용 어레이 기판의 단위 화소를 나타낸 평면도이다.
도시한 바와 같이, 기판(110)의 상부 전면에는 인듐-틴-옥사이드(ITO) 및 인듐-징크-옥사이드(IZO)를 포함하는 투명한 도전성 물질 그룹 중 선택된 하나로 공통 전극(180)을 구성한다.
상기 공통 전극(180)의 상부 전면에는 수직 교차하여 화소 영역(PA)을 정의하는 게이트 배선(120)과 데이터 배선(130)을 구성한다. 상기 게이트 배선(120) 및 데이터 배선(130) 각각의 일 끝단에는 게이트 패드(152)와 데이터 패드(162)를 구성한다. 상기 게이트 패드(152)와 데이터 패드(162)는 게이트 연장배선(127)과 데 이터 연장배선(137)에 의해 게이트 배선(120) 및 데이터 배선(130)과 전기적으로 각각 도통된다.
또한, 상기 게이트 패드(152) 및 데이터 패드(162)와 이격된 일 끝단으로 공통 전압 발생부(미도시)로부터의 공통 신호를 공통 전극(180)에 인가하는 공통 패드(166)와, 상기 공통 패드(166)와 연결된 다수의 공통 연결배선(160)을 구성한다. 이때, 상기 다수의 공통 연결배선(160)은 게이트 연장배선(127)과 쇼트가 발생되지 않도록 양측의 게이트 연장배선(127)의 사이 구간에서 전기적으로 절연된 아일랜드 패턴으로 각각 분리 형성된다.
이러한 공통 연결배선(160)은 데이터 패드(162)와 이격된 내측으로, 상기 데이터 연장배선(137)과 수직 교차하도록 연장 구성된다. 상기 게이트 및 데이터 연장배선(127, 137)은 화상을 구현하지 않는 비표시 영역에 해당된다.
이러한 공통 연결배선(160)은 데이터 연장배선(137)과 서로 다른 층에 구성되므로 쇼트가 발생될 염려가 없으나, 게이트 연장배선(127)과는 동일층에 형성되기 때문에 쇼트가 발생되지 않도록 점핑 구조로 설계해야 한다. 보다 상세하게는, 상기 공통 연결배선(160)의 양측 끝단을 각각 노출하는 다수의 제 1 공통 연결배선 콘택홀(CBH1)과, 상기 공통 연결배선(160)의 중앙부를 노출하는 다수의 제 2 공통 연결배선 콘택홀(CBH2)과, 상기 공통 연결배선(160)과 이격된 인접한 하부에 위치하는 공통 전극(180)을 노출하는 다수의 공통 전극 콘택홀(CMH)을 각각 구성한다. 상기 다수의 제 1 공통 연결배선 콘택홀(CBH1)을 통해 게이트 연장배선(127)을 사이에 두고 양측의 화소 영역(PA)으로 분리된 공통 연결배선(160)은 다수의 제 1 투 명 연결패턴(182)에 의해 전기적으로 도통되고, 상기 다수의 공통 전극 콘택홀(CMH)과 다수의 제 2 공통 연결배선 콘택홀(CBH2)을 통해 공통 연결배선(160)과 공통 전극(180)은 다수의 제 2 투명 연결패턴(184)에 의해 전기적으로 도통된다.
따라서, 상기 게이트 연장배선(127)을 사이에 두고 인접한 화소 영역(PA)으로 분리된 공통 연결배선(160)은 점핑 구조로 연결될 뿐만 아니라, 공통 연결배선(160)과 이격된 인접한 하부 전면에 위치하는 공통 전극(180) 또한 점핑 구조로 연결되는 바, 기판(110) 상의 모든 화소 영역(PA)으로 공통 신호를 안정적으로 인가할 수 있게 된다.
이때, 상기 게이트 패드(152), 데이터 패드(162) 및 공통 패드(166)는 이들 각각을 노출하는 게이트 패드 콘택홀(CH3), 데이터 패드 콘택홀(CH4) 및 공통 패드 콘택홀(CH5)을 통해 게이트 패드 전극(154), 데이터 패드 전극(164) 및 공통 패드 전극(168)과 각각 연결된다.
상기 게이트 배선(120)과 데이터 배선(130)의 교차지점에는 스위칭 역할을 하는 박막트랜지스터(T)를 구성한다. 상기 박막트랜지스터(T)는 게이트 배선(120)에서 연장된 게이트 전극(125)과, 상기 게이트 전극(125)과 중첩된 상부에 위치하는 반도체층(미도시)과, 상기 반도체층 상의 데이터 배선(130)에서 연장된 소스 전극(132)과, 상기 소스 전극(132)과 이격된 드레인 전극(134)을 포함한다.
상기 반도체층은 순수 비정질 실리콘(a-Si:H)으로 이루어진 액티브층(140)과, 불순물을 포함하는 비정질 실리콘(n+ a-Si:H)으로 이루어진 오믹 콘택층(미도시)을 포함한다.
상기 액티브층(140) 및 오믹 콘택층에서 각각 연장된 제 1 비정질 패턴(171) 및 제 2 비정질 패턴(미도시)은 데이터 배선(130), 데이터 연장배선(137) 및 데이터 패드(162)의 하부로 연장 구성된다. 특히, 상기 데이터 배선(130), 데이터 연장 배선(137) 및 데이터 패드(162)의 폭 보다 큰 폭으로 설계되는 제 1 비정질 패턴(171)은 데이터 배선(130), 데이터 연장배선(137) 및 데이터 패드(162)의 외부로 돌출 구성된다.
또한, 상기 드레인 전극(134)을 노출하는 드레인 콘택홀(CH2)을 통해 드레인 전극(134)과 연결된 화소 전극(170)을 화소 영역(PA)에 대응 구성한다. 상기 화소 전극(170)은 드레인 전극(134)에 접촉된 연장부(170a)와, 상기 연장부(170a)에서 화소 영역(PA) 방향으로 수직 분기된 다수의 수직부(170b)와, 상기 다수의 수직부(170b)를 전단에 위치하는 게이트 배선(120)과 대응된 위치에서 하나로 연결하는 수평부(170c)를 포함한다.
상기 화소 전극(170)은 인듐-틴-옥사이드(In-Tin-Oxide)와 인듐-징크-옥사이드(In-Zn-Oxide)를 포함하는 투명한 도전성 물질 그룹 중 선택된 하나로 구성된다.
이때, 상기 게이트 배선(120)의 하부 전면에 위치하는 공통 전극(180)과, 다수의 슬릿 형태의 패턴을 가지는 화소 전극(170), 즉 다수의 화소 전극 수직부(170b)가 절연층(미도시)을 사이에 두고 중첩하도록 설계되는 바, 공통 전극(180)과 화소 전극 수직부(170b)의 대각선 방향에 위치하는 액정 분자까지 강력한 수평 전계로 제어할 수 있게 된다.
즉, 상기 화소 전극 수직부(170b)의 상측 정 중앙부에 위치하는 액정 분자의 제어가 가능한 장점으로 투과율을 대폭 향상시킬 수 있는 장점이 있다.
전술한 구성에서 특징적인 것은 기판 상부 전면에 위치하는 공통 전극을 마스크 패턴 공정 없이 형성하는 것을 통해 제조 공정을 단순화할 수 있고, 화소 영역에 대응하여 투명한 도전성 물질로만 이루어진 공통 전극이 설계되므로 개구율을 극대화할 수 있는 장점이 있다.
이하, 첨부한 도면을 참조하여 본 발명의 제 1 실시예에 따른 FFS 모드 액정표시장치용 어레이 기판의 제조방법에 대해 설명하도록 한다.
도 5a 내지 도 5i와 도 6a 내지 도 6i는 도 4의 Ⅴ-Ⅴ', Ⅵ-Ⅵ'선을 따라 각각 절단하여 공정 순서에 의해 나타낸 공정 단면도이다.
도 5a, 5b와 도 6a, 6b는 제 1 마스크 단계를 나타낸 각각의 공정 단면도이다.
도 5a와 도 6a에 도시한 바와 같이, 기판(110) 상에 스위칭 영역(SA), 화소 영역(PA), 게이트 영역(GA), 게이트 패드 영역(GPA), 데이터 영역(DA), 데이터 패드 영역(DPA) 및 공통 영역(CA)을 정의하는 단계를 진행한다.
상기 다수의 영역(SA, PA, GA, GPA, DA, DPA, CA)이 정의된 기판(110) 상부 전면에 인듐-틴-옥사이드(ITO) 및 인듐-징크-옥사이드(IZO)를 포함하는 투명한 도전성 물질 그룹 중 선택된 하나를 증착하여 공통 전극(180)을 형성한다. 이때, 상기 공통 전극(180)은 기판(110)의 상부 전면에 증착하는 공정만으로 형성된다. 즉, 포토레지스트를 이용한 노광, 현상, 식각 및 스트립 공정을 포함하는 사진식각 공정을 필요로 하지 않는다.
따라서, 상기 공통 전극(180)을 스퍼터링법에 의한 증착 공정만으로 형성하므로써, 공통 전극(180)을 형성하는 데 따른 마스크 패턴 공정을 필요로 하지 않는 장점이 있다.
다음으로, 상기 공통 전극(180)이 형성된 기판(110) 상부 전면에 산화 실리콘(SiO2)과 질화 실리콘(SiNx)을 포함하는 무기절연물질 그룹 중 선택된 하나로 제 1 절연막(145)을 형성한다.
도 5b와 도 6b에 도시한 바와 같이, 상기 제 1 절연막(145)이 형성된 기판(110) 상에 구리(Cu), 몰리브덴(Mo), 알루미늄(Al), 알루미늄 합금(AlNd) 및 크롬(Cr)과 같은 도전성 금속 그룹 중 선택된 하나로 게이트 금속층(미도시)을 형성하고 이를 제 1 마스크로 패턴하여, 상기 게이트 영역(DA)에 대응하여 일 방향으로 구성된 게이트 배선(도 4의 120)과, 상기 게이트 배선에서 돌출된 게이트 전극(125)과, 상기 게이트 배선에서 게이트 패드 영역(GPA)으로 연장된 게이트 연장배선(127)과, 상기 게이트 패드 영역(GPA)에 대응하여 게이트 연장배선(127)과 연결된 게이트 패드(152)를 각각 형성한다.
또한, 상기 게이트 패드 영역(GPA)과 이격된 내측에 위치하는 공통 영역(CA)에 대응하여 공통 연결배선(160)을 구성한다. 도면으로 상세히 제시하지는 않았지만, 상기 공통 연결배선(160)은 공통 전압발생부(미도시)로부터의 공통 신호를 공통 전극(180)에 인가하기 위해 형성하는 것으로, 특히 상기 공통 연결배선(160)은 어레이 기판(110) 중 화상을 구현하지 않는 최 외곽 가장자리를 따라 게이트 배선 과 동일 물질로 형성하게 된다. 상기 공통 연결배선(160)은 신호 저항을 감소시키는 기능을 한다.
이때, 상기 공통 연결배선(160)은 게이트 연장배선(127)과 쇼트가 발생되지 않도록 양측의 게이트 연장배선(127)의 사이 구간에서 전기적으로 절연된 아일랜드 패턴으로 각각 분리 형성된다.
상기 게이트 배선, 게이트 전극(125), 게이트 연장배선(127), 게이트 패드(152) 및 공통 연결배선(160)이 형성된 기판(110) 상에 산화 실리콘과 질화 실리콘을 포함하는 무기절연물질 그룹 중 선택된 하나로 제 2 절연막(147)을 형성한다.
도 5c 내지 도 5g와 도 6c 내지 도 6g는 제 2 마스크 단계를 나타낸 각각의 공정 단면도이다.
도 5c와 도 6c에 도시한 바와 같이, 상기 제 2 절연막(147)이 형성된 기판(110) 상에 순수 비정질 실리콘(a-Si:H)으로 이루어진 순수 비정질 실리콘층(140a)과, 불순물을 포함하는 비정질 실리콘(n+ a-Si:H)으로 이루어진 불순물 비정질 실리콘층(141a)과, 구리(Cu), 몰리브덴(Mo), 알루미늄(Al), 알루미늄 합금(AlNd) 및 크롬(Cr)과 같은 도전성 금속 그룹 중 선택된 하나로 소스 및 드레인 금속층(175)을 연속적으로 적층 형성한다. 상기 제 2 절연막(147) 상에는 순수 비정질 실리콘층(140a), 불순물 비정질 실리콘층(141a)과 소스 및 드레인 금속층(175)의 삼중층이 적층된 상태이다.
다음으로, 상기 순수 및 불순물 비정질 실리콘층(140a, 141a)과 소스 및 드레인 금속층(175)의 상부 전면에 포토레지스트를 도포하여 감광층(190)을 형성한 후, 상기 감광층(190)과 이격된 상부에 투과부(T1), 반투과부(T2) 및 차단부(T3)로 이루어진 하프톤 마스크(HTM)를 정렬하는 단계를 진행한다.
상기 하프톤 마스크(HTM)는 반투과부(T2)에 반투명막을 형성하여 빛의 강도를 낮추거나 빛의 투과량을 낮추어 감광층(190)이 불완전 노광될 수 있도록 하는 기능을 한다. 이때, 상기 하프톤 마스크(HTM) 이외에 반투과부(T2)에 슬릿 패턴을 두어 빛의 투과량을 조절하는 슬릿 마스크가 이용될 수 있다.
또한, 상기 차단부(T3)는 빛을 완전히 차단하는 기능을 하고, 상기 투과부(T1)는 빛을 투과시켜 빛에 노출된 감광층(190)의 화학적 변화로 완전 노광하는 기능을 한다.
이때, 상기 스위칭 영역(S)에 대응하여 양측의 차단부(T3) 사이에 반투과부(T2), 상기 데이터 영역(D)과 데이터 패드 영역(DPA)에 대응하여 차단부(T3), 그리고 이를 제외한 전 영역은 투과부(T1)가 위치하도록 하프톤 마스크(HTM)를 정렬한다.
도 5d와 도 6d에 도시한 바와 같이, 상기 하프톤 마스크(도 5c, 6c의 HTM) 상부에서 노광 및 현상 공정을 진행하면, 상기 스위칭 영역(SA)에 대응된 양측으로는 두께가 절반 정도 낮아진 제 1 감광 패턴(191), 상기 스위칭 영역(SA)의 양측 사이로 두께 변화가 없는 제 2 감광 패턴(192), 상기 데이터 영역(DA) 및 데이터 패드 영역(DPA)에 대응하여 두께 변화가 없는 제 3 감광 패턴(193) 및 제 4 감광 패턴(194)이 각각 남겨진다. 이때, 상기 제 1, 제 2, 제 3, 제 4 감광 패턴(191, 192, 193, 194)을 제외한 전 영역의 감광층(도 5c, 6c의 190)은 모두 제거되어 그 하부의 소스 및 드레인 금속층(175)이 외부로 노출된다.
다음으로, 상기 제 1, 제 2, 제 3, 제 4 감광 패턴(191, 192, 193, 194)을 마스크로 이용하고 상기 노출된 소스 및 드레인 금속층(175)을 패턴하면, 상기 스위칭 영역(SA)에 대응하여 소스 및 드레인 금속 패턴(174), 데이터 영역(DA)에 대응하여 데이터 배선(130), 상기 데이터 배선(130)에서 데이터 패드 영역(DPA) 방향으로 연장된 데이터 연장배선(도 4의 137), 상기 데이터 영역(DA)의 일 끝단에 위치하는 데이터 패드 영역(DPA)에 대응하여 데이터 패드(162)가 각각 형성된다. 소스 및 드레인 금속 패턴(174), 데이터 배선(130), 데이터 연장배선 및 데이터 패드(162)는 전기적으로 연결된 상태이다.
다음으로, 상기 소스 및 드레인 금속 패턴(174), 데이터 배선(130), 데이터 연장배선을 제외한 전 영역으로 노출된 불순물 비정질 실리콘층(도 5d, 6d의 140b)과 그 하부의 순수 비정질 실리콘층(도 5d, 6d의 140a)을 차례로 건식식각으로 패턴하여, 상기 소스 및 드레인 금속 패턴(174)의 하부로 이와 동일한 폭을 갖는 액티브층(140) 및 오믹 콘택층(141)이 형성된다. 상기 액티브 및 오믹 콘택층(140, 141)을 포함하여 반도체층(142)이라 한다.
또한, 상기 데이터 배선(130), 데이터 연장배선 및 데이터 패드(162)의 하부로 이들과 동일한 폭을 갖는 제 1 및 제 2 비정질 패턴(171, 172)을 포함하는 반도체 패턴(173)이 형성된다. 전술한 공정으로, 상기 액티브 및 오믹 콘택층(140, 141)과 반도체 패턴(173)을 제외한 전 영역의 불순물 비정질 실리콘층과 순수 비정질 실리콘층은 모두 제거된다.
도 5f와 도 6f에 도시한 바와 같이, 상기 제 1, 제 2, 제 3, 제 4 감광 패턴(도 5e, 6e의 191, 192, 193, 194)을 애싱(ashing)하는 공정을 진행하면, 상기 제 1, 제 2, 제 4 감광 패턴(191, 192, 194)의 두께는 절반 정도로 낮아지고, 상기 제 3 감광 패턴(도 5e의 193)은 모두 제어되어 제 1, 제 2 감광 패턴(191, 192)의 이격된 사이로 소스 및 드레인 금속 패턴(174)이 외부로 노출된다.
이때, 상기 데이터 배선(130), 소스 및 드레인 금속 패턴(174), 데이터 연장배선 및 데이터 패드(162)의 양측 끝단(F)을 덮는 제 1, 제 3, 제 4 감광 패턴(191, 193, 194)과, 상기 양측으로 이격된 제 1 감광 패턴(191)의 사이 구간(G)에 대응된 제 1 감광 패턴(191)의 일부가 같이 제거되어 이 부분에 대응된 전극 및 배선들 또한 그 일부가 외부로 각각 노출된다.
도 5g와 도 6g에 도시한 바와 같이, 상기 남겨진 제 1, 제 3, 제 4 감광 패턴(도 5f, 6f의 191, 193, 194)을 마스크로 이용하고 상기 노출된 소스 및 드레인 금속 패턴(도 5f, 6f의 174)을 패턴하면, 상기 스위칭 영역(SA)에 대응하여 양측으로 이격된 소스 전극(132)과 드레인 전극(134)이 형성된다. 상기 게이트 전극(125)과 반도체층(143)과 소스 및 드레인 전극(132, 134)은 박막트랜지스터(T)를 이룬다.
다음으로, 상기 소스 및 드레인 전극(132, 134)의 이격된 사이로 노출된 오믹 콘택층(141)을 건식식각으로 제거하여 그 하부로 노출된 액티브층(140)을 과식각하여 이 부분을 채널(ch)로 활용한다. 이때, 도 5f, 6f에 도시한 F와 G 부분에 대응된 오믹 콘택층(141)과 제 2 비정질 패턴(172)이 같이 제거된다. 따라서, 상기 오믹 콘택층(141)과 제 2 비정질 패턴(172)의 하부에 위치하는 액티브층(140)과 제 1 비정질 패턴(171)은 데이터 배선(130), 소스 및 드레인 전극(132, 134), 데이터 연장배선 및 데이터 패드(162)의 외부로 각각 노출된다.
다음으로, 남겨진 제 1, 제 3, 제 4 감광 패턴(도 5f, 6f의 191, 193, 194)을 스트립 공정으로 제거하는 것을 통해 제 2 마스크 공정 단계가 완료된다.
도 5h와 도 6h는 제 3 마스크 단계를 나타낸 각각의 공정 단면도이다.
도 5h와 도 6h에 도시한 바와 같이, 상기 데이터 배선(130), 박막트랜지스터(T), 데이터 연장배선(137) 및 데이터 패드(162)가 형성된 기판(110) 상부 전면에 산화 실리콘(SiO2)과 질화 실리콘(SiNx)을 포함하는 무기절연물질 그룹이나 포토 아크릴(photo acryl)과 벤조싸이클로부텐(benzocyclobutene)을 포함하는 유기절연물질 그룹 중 선택된 하나로 보호막(155)을 형성한다.
이때, 상기 제 1 절연막(145), 제 2 절연막(147)과 보호막(155)을 합산한 두께는 종래의 게이트 절연막(도 2의 45)과 보호막(도 2의 55)을 합산한 두께와 동일 또는 대등한 두께로 형성되는 바, 구동 전압이 상승되는 것을 미연에 방지할 수 있게 된다.
다음으로, 상기 드레인 전극(34), 게이트 패드(152) 및 데이터 패드(162)를 노출하는 드레인 콘택홀(CH2), 게이트 패드 콘택홀(CH3) 및 데이터 패드 콘택홀(CH4)을 각각 형성한다. 또한, 상기 공통 연결배선(160)의 양측 끝단을 노출하는 다수의 제 1 공통 연결배선 콘택홀(CBH1)과, 상기 공통 연결배선(160)의 중앙부를 노출하는 다수의 제 2 공통 연결배선 콘택홀(CBH2)을 각각 형성한다. 상기 공통 연결배선(160)과 이격된 인접한 하부에 전면에 위치하는 공통 전극(180)을 노출하는 공통 전극 콘택홀(CMH)을 형성한다.
도 5i와 도 6i는 제 4 마스크 단계를 나타낸 각각의 공정 단면도이다.
도 5i와 도 6i에 도시한 바와 같이, 상기 드레인 콘택홀(CH2), 게이트 패드 콘택홀(CH3), 데이터 패드 콘택홀(CH3), 다수의 제 1, 제 2 공통 연결배선 콘택홀(CBH1, CBH2) 및 공통 전극 콘택홀(CMH)을 포함하는 보호막(155) 상에 인듐-틴-옥사이드(ITO) 또는 인듐-징크-옥사이드(IZO)와 같은 투명한 도전성 금속 그룹 중에서 선택된 하나로 투명 금속층(미도시)을 형성하고 이를 패턴하여, 상기 드레인 전극(134)과 연결된 화소 전극(170)을 화소 영역(PA)에 대응하여 형성한다.
또한, 다수의 제 1 공통 연결배선 콘택홀(CBH1)을 통해 게이트 연장배선(127)을 사이에 두고 양측으로 분리된 공통 연결배선(160)을 전기적으로 도통시키는 다수의 제 1 투명 연결패턴(182)과, 다수의 제 2 공통 연결배선 콘택홀(CBH2)과 공통 콘택홀(CMH)을 통해 공통 연결배선(160)과 공통 전극(180)을 전기적으로 도통시키는 다수의 제 1 투명 연결패턴(184)을 각각 형성한다.
따라서, 상기 게이트 연장배선(127)을 사이에 두고 인접한 화소 영역(PA)으로 분리된 공통 연결배선(160)은 점핑 구조로 연결될 뿐만 아니라, 공통 연결배선(160)과 이격된 인접한 하부 전면에 위치하는 공통 전극(180) 또한 점핑 구조로 연결되는 바, 기판(110) 상의 모든 화소 영역(PA)으로 공통 신호를 안정적으로 인가할 수 있게 된다.
이때, 상기 화소 전극(170)은 드레인 전극(134)에 연결된 연장부(170a)와, 상기 연장부(170a)에서 화소 영역(PA) 방향으로 수직 분기된 다수의 수직부(170b)와, 상기 다수의 수직부(170b)를 전단에 위치하는 게이트 배선(도 4의 120)과 대응된 위치에서 하나로 연결하는 수평부(170c)를 포함한다.
이상으로, 본 발명의 제 1 실시예에 따른 FFS 모드 액정표시장치용 어레이 기판을 4 마스크 공정으로 제작할 수 있다.
전술한 구성에서 화소 전극과 공통 전극은 2ITO구조로 형성되며, 화소 영역에 대응하여 투명한 도전성 물질로만 이루어지기 때문에 개구율 향상으로 투과율을 극대화할 수 있는 장점을 갖는다.
--- 제 2 실시예 ---
본 발명의 제 2 실시예는 제 1 실시예를 다소 변형한 것으로, 이하, 첨부한 도면을 참조하여 본 발명의 제 2 실시예에 따른 FFS 모드 액정표시장치에 대해 설명하도록 한다.
도 7은 본 발명의 제 2 실시예에 따른 FFS 모드 액정표시장치용 어레이 기판의 단위 화소를 나타낸 평면도이고, 도 8은 도 7의 Ⅷ-Ⅷ'선을 따라 절단하여 나타낸 단면도로, 게이트 패드 영역과 데이터 패드 영역에 대한 도시는 생략하였다.
도 7과 도 8에 도시한 바와 같이, 기판(210) 상의 일 방향으로 다수의 게이트 배선(220)과, 상기 다수의 게이트 배선(220)에서 연장된 다수의 게이트 전극(225)을 구성한다.
상기 다수의 게이트 배선(220)과 각각 이격된 사이 공간의 적절한 거리를 갖도록 패턴된 다수의 공통 전극(280)을 구성한다.
상기 공통 전극(280)은 인듐-틴-옥사이드(ITO) 및 인듐-징크-옥사이드(IZO)를 포함하는 투명한 도전성 물질 그룹 중 선택된 하나로 구성된다. 상기 공통 전극(280)은 게이트 배선(220)과 평행한 방향으로 인접한 화소 영역(PA) 간 구분 없이 연결된 패턴으로 구성된다.
상기 게이트 배선(220), 게이트 전극(225) 및 공통 전극(280)의 상부 전면에는 산화 실리콘(SiO2)과 질화 실리콘(SiNx)을 포함하는 무기절연물질 그룹 중 선택된 하나로 게이트 절연막(245)을 구성한다.
상기 게이트 절연막(245) 상의 게이트 배선(220)과 데이터 배선(230)의 교차지점에는 스위칭 역할을 하는 박막트랜지스터(T)를 구성한다. 상기 박막트랜지스터(T)는 게이트 전극(225)과, 상기 게이트 전극(225)과 중첩된 상부에 위치하는 반도체층(242)과, 상기 반도체층(242) 상의 데이터 배선(230)에서 연장된 소스 전극(232)과, 상기 소스 전극(232)과 이격된 드레인 전극(234)을 포함한다.
상기 반도체층(242)은 순수 비정질 실리콘(a-Si:H)으로 이루어진 액티브층(240)과, 불순물을 포함하는 비정질 실리콘(n+ a-Si:H)으로 이루어진 오믹 콘택층(241)을 포함한다.
상기 액티브층(240) 및 오믹 콘택층(241)에서 각각 연장된 제 1 비정질 패턴(271) 및 제 2 비정질 패턴(272)은 데이터 배선(230)의 하부로 연장 구성된다. 특히, 상기 데이터 배선(230)의 폭 보다 큰 폭으로 설계되는 제 1 비정질 패턴(271)은 데이터 배선(230)의 외부로 돌출 구성된다.
상기 데이터 배선(230)과 소스 및 드레인 전극(232, 234)의 상부 전면에는 드레인 전극(234)을 노출하는 드레인 콘택홀(CH5)을 포함하는 보호막(255)을 형성한다.
또한, 상기 드레인 전극(234)을 노출하는 드레인 콘택홀(CH5)을 통해 드레인 전극(234)과 연결된 화소 전극(270)을 화소 영역(PA)에 대응 구성한다. 상기 화소 전극(270)은 드레인 전극(234)에 접촉된 연장부(270a)와, 상기 연장부(270a)에서 화소 영역(PA) 방향으로 수직 분기된 다수의 수직부(270b)와, 상기 다수의 수직부(270b)를 전단에 위치하는 게이트 배선(220)과 대응된 위치에서 하나로 연결하는 수평부(270c)를 포함한다.
상기 화소 전극(270)은 인듐-틴-옥사이드(In-Tin-Oxide)와 인듐-징크-옥사이드(In-Zn-Oxide)를 포함하는 투명한 도전성 물질 그룹 중 선택된 하나로 구성된다.
이때, 상기 게이트 배선(220)과 이격하여 평행한 방향으로 연결되며 판상으로 패턴된 공통 전극(280)과, 다수의 슬릿 형태의 패턴을 가지는 화소 전극(270), 즉 다수의 화소 전극 수직부(270b)가 게이트 절연막(245)과 보호막(255)을 사이에 두고 중첩하도록 설계되는 바, 공통 전극(280)과 화소 전극 수직부(270b)의 대각선 방향에 위치하는 액정 분자까지 강력한 수평 전계로 제어할 수 있게 된다.
즉, 상기 화소 전극 수직부(270b)의 상측 정 중앙부에 위치하는 액정 분자의 제어가 가능한 장점으로 투과율을 대폭 향상시킬 수 있는 장점이 있다.
전술한 구성에서 특징적인 것은 게이트 배선과 평행한 방향으로 화소 영역 간 구분 없이 연결된 패턴으로 공통 전극을 형성함으로써, 화소 영역에 대응하여 투명한 도전성 물질로만 이루어진 화소 전극과 공통 전극을 설계하는 것을 통해 개구율을 극대화할 수 있는 장점이 있다.
본 발명의 제 2 실시예에 따른 FFS 모드 액정표시장치용 어레이 기판의 제조방법은 제 1 실시예의 제조방법과 큰 차이가 없는 바, 그 설명은 생략하도록 한다.
그러나, 본 발명은 상기 제 1 및 제 2 실시예에 한정되는 것은 아니며, 본 발명의 정신 및 사상을 벗어나지 않는 한도 내에서 다양하게 변형 및 변경할 수 있다는 것은 자명한 사실일 것이다.
도 1은 종래에 따른 FFS 모드 액정표시장치용 어레이 기판의 단위 화소를 나타낸 평면도.
도 2는 도 1의 Ⅱ-Ⅱ'선을 따라 절단하여 나타낸 단면도.
도 3은 도 1의 Ⅲ-Ⅲ'선을 따라 절단하여 나타낸 단면도.
도 4는 본 발명의 제 1 실시예에 따른 FFS 모드 액정표시장치용 어레이 기판의 단위 화소를 나타낸 평면도.
도 5a 내지 도 5i는 도 4의 Ⅴ-Ⅴ'선을 따라 각각 절단하여 공정 순서에 의해 나타낸 공정 단면도.
도 6a 내지 도 6i는 도 4의 Ⅵ-Ⅵ'선을 따라 각각 절단하여 공정 순서에 의해 나타낸 공정 단면도.
도 7은 본 발명의 제 2 실시예에 따른 FFS 모드 액정표시장치용 어레이 기판의 단위 화소를 나타낸 평면도.
도 8은 도 7의 Ⅷ-Ⅷ'선을 따라 절단하여 나타낸 단면도.
* 도면의 주요부분에 대한 부호의 설명 *
110 : 기판 120 : 게이트 배선
125 : 게이트 전극 127 : 게이트 연장배선
130 : 데이터 배선 132 : 소스 전극
134 : 드레인 전극 137 : 데이터 연장배선
140 : 액티브층 150 : 게이트 패드
154 : 게이트 패드 전극 160 : 공통 연결배선
162 : 데이터 패드 164 : 데이터 패드 전극
170 : 화소 전극 171 : 제 1 비정질 패턴
180 : 공통 전극 182 : 제 1 투명 연결패턴
184 : 제 2 투명 연결패턴 CH2 : 드레인 콘택홀
CH3, CH4 : 게이트 및 데이터 패드 콘택홀
CBH1, CBH2 : 제 1 및 제 2 공통 연결배선 콘택홀
CMH : 공통 전극 콘택홀

Claims (10)

  1. 기판과;
    상기 기판의 상부 전면에 구성된 공통 전극과;
    상기 공통 전극의 상부를 덮는 제 1 절연막과;
    상기 제 1 절연막 상의 일 끝단에 다수의 게이트 패드를 가지며 일 방향으로 구성된 게이트 배선과, 상기 게이트 패드와 이격된 내 측으로, 상기 다수의 게이트 배선 간 이격된 사이 구간에 각각 대응하여 플로팅 상태로 구성되고, 그 끝단으로 공통 신호가 인가되는 공통 패드와 연결된 다수의 공통 연결배선과;
    상기 다수의 게이트 배선, 게이트 패드 및 공통 연결배선을 덮는 제 2 절연막과;
    상기 제 2 절연막 상의 일 끝단에 다수의 데이터 패드를 가지며, 상기 다수의 게이트 배선과 수직 교차하여 화소 영역을 정의하는 다수의 데이터 배선과, 상기 다수의 데이터 배선과 각각 연결된 다수의 박막트랜지스터와;
    상기 다수의 데이터 패드, 데이터 배선 및 박막트랜지스터를 덮는 보호막과;
    상기 보호막 상의 상기 다수의 박막트랜지스터와 각각 연결된 다수의 화소 전극과, 상기 플로팅 상태로 구성된 다수의 공통 연결배선과 각각 연결된 다수의 제 1 투명 연결패턴과, 상기 공통 전극과 다수의 공통 연결배선을 각각 연결하는 다수의 제 2 투명 연결패턴
    을 포함하는 FFS 모드 액정표시장치용 어레이 기판.
  2. 제 1 항에 있어서,
    상기 다수의 게이트 배선과 게이트 패드를 연결하는 다수의 게이트 연장배선과, 상기 다수의 데이터 배선과 데이터 패드를 연결하는 다수의 데이터 연장배선과, 상기 다수의 게이트 및 데이터 패드와 각각 연결된 다수의 게이트 및 데이터 패드 전극을 포함하는 것을 특징으로 하는 FFS 모드 액정표시장치용 어레이 기판.
  3. 제 2 항에 있어서,
    상기 다수의 제 2 투명 연결패턴은 상기 게이트 패드 또는 데이터 패드와 이격된 내측에 구성될 수 있고, 상기 다수의 제 2 투명 연결패턴, 다수의 공통 연결배선 및 다수의 제 1 투명 연결패턴은 상기 게이트 연장배선 및 데이터 연장배선과 중첩된 하부로, 상기 기판의 화상을 구현하지 않는 비표시 영역을 따라 구성된 것을 특징으로 하는 FFS 모드 액정표시장치용 어레이 기판.
  4. 제 1 항에 있어서,
    상기 화소 전극은 상기 박막트랜지스터를 노출하는 제 1 콘택홀을 통해 연결되고, 상기 공통 연결배선은 양 끝단을 노출하는 다수의 제 2 콘택홀과, 상기 공통 연결배선의 중앙부를 노출하는 다수의 제 3 콘택홀과, 상기 공통 전극을 노출하는 다수의 제 4 콘택홀을 통해 상기 다수의 게이트 배선 간 이격된 사이 공간에 각각 대응된 상기 공통 연결배선과 상기 제 1 절연막 하부의 상기 공통 전극은 동일한 신호 전압을 인가받는 것을 특징으로 하는 FFS 모드 액정표시장치용 어레이 기판.
  5. 제 1 항에 있어서,
    상기 공통 연결배선은 상기 게이트 배선과 동일층에서 구리, 몰리브덴, 알루미늄, 알루미늄 합금 및 크롬을 포함하는 도전성 물질 그룹 중 선택된 하나로 구성되고, 상기 공통 전극, 화소 전극과 제 1 및 제 2 투명 연결패턴은 인듐-틴-옥사이드와 인듐-징크-옥사이드를 포함하는 투명한 도전성 물질 그룹 중 선택된 하나로 각각 구성된 것을 특징으로 하는 FFS 모드 액정표시장치용 어레이 기판.
  6. 기판과;
    상기 기판의 일 끝단에 다수의 게이트 패드를 가지며 일 방향으로 구성된 다수의 게이트 배선과;
    상기 다수의 게이트 배선과 각각 이격된 사이 공간의 거리를 가지며, 상기 게이트 배선과 평행한 방향으로 인접한 화소 영역 간 구분 없이 판상으로 연결되는 패턴으로 형성되는 다수의 공통 전극과;
    상기 다수의 게이트 배선, 게이트 패드 및 공통 전극을 덮는 게이트 절연막과;
    상기 게이트 절연막 상의 일 끝단에 다수의 데이터 패드를 가지며, 상기 게이트 배선과 수직 교차하여 화소 영역을 정의하는 다수의 데이터 배선과, 상기 다수의 데이터 배선과 각각 연결된 다수의 박막트랜지스터와;
    상기 다수의 데이터 패드, 데이터 배선 및 박막트랜지스터를 덮는 보호막과;
    상기 보호막 상의 상기 다수의 박막트랜지스터와 각각 연결된 다수의 화소 전극
    을 포함하는 FFS 모드 액정표시장치용 어레이 기판.
  7. 기판의 상부 전면에 투명한 도전성 물질 그룹 중 선택된 하나를 증착하여 공통 전극을 형성하는 단계와;
    상기 공통 전극의 상부를 덮는 제 1 절연막을 형성하는 단계와;
    상기 제 1 절연막 상의 일 끝단에 다수의 게이트 패드를 가지며 일 방향으로 구성된 다수의 게이트 배선과, 상기 다수의 게이트 패드와 이격된 내 측으로 상기 다수의 게이트 배선 간 이격된 사이 구간에 각각 대응하여 플로팅 상태로 구성되고, 그 끝단으로 공통 신호가 인가되는 공통 패드와 연결된 다수의 공통 연결배선을 형성하는 단계와;
    상기 다수의 게이트 패드, 게이트 배선, 게이트 전극과 공통 연결배선을 덮는 제 2 절연막을 형성하는 단계와;
    상기 제 2 절연막 상의 일 끝단에 다수의 데이터 패드를 가지며, 상기 게이트 배선과 수직 교차하여 화소 영역을 정의하는 다수의 데이터 배선과, 상기 다수의 데이터 배선과 각각 연결된 다수의 박막트랜지스터를 형성하는 단계와;
    상기 다수의 데이터 패드, 데이터 배선 및 박막트랜지스터를 덮는 보호막을 형성하는 단계와;
    상기 보호막을 패턴하여, 상기 박막트랜지스터를 노출하는 제 1 콘택홀, 상기 공통 연결배선의 양 끝단을 노출하는 다수의 제 2 콘택홀, 상기 공통 연결배선의 중앙부를 노출하는 다수의 제 3 콘택홀, 상기 공통 전극을 노출하는 다수의 제 4 콘택홀을 형성하는 단계와;
    상기 제 1, 제 2, 제 3, 제 4 콘택홀을 포함하는 보호막 상에 상기 박막트랜지스터와 연결된 화소 전극과, 상기 플로팅 상태로 구성된 다수의 공통 연결배선과 각각 연결된 다수의 제 1 투명 연결패턴과, 상기 공통 전극과 다수의 공통 연결배선을 각각 연결하는 다수의 제 2 투명 연결패턴을 형성하는 단계
    를 포함하는 FFS 모드 액정표시장치용 어레이 기판의 제조방법.
  8. 제 7 항에 있어서,
    상기 공통 연결배선은 상기 게이트 배선과 동일층에서 구리, 몰리브덴, 알루미늄, 알루미늄 합금 및 크롬을 포함하는 도전성 물질 그룹 중 선택된 하나로 형성되고, 상기 공통 전극, 화소 전극과 상기 제 1 및 제 2 투명 연결패턴은 인듐-틴- 옥사이드와 인듐-징크-옥사이드를 포함하는 투명한 도전성 물질 그룹 중 선택된 하나로 형성된 것을 특징으로 하는 FFS 모드 액정표시장치용 어레이 기판의 제조방법.
  9. 제 7 항에 있어서,
    상기 다수의 제 2 투명 연결패턴은 상기 게이트 패드 또는 데이터 패드와 이격된 내측에 구성될 수 있고, 상기 다수의 제 2 투명 연결패턴, 다수의 공통 연결배선 및 다수의 제 1 투명 연결패턴은 상기 게이트 연장배선 및 데이터 연장배선과 중첩된 하부로, 상기 기판의 화상을 구현하지 않는 비표시 영역을 따라 형성된 것을 특징으로 하는 FFS 모드 액정표시장치용 어레이 기판의 제조방법.
  10. 삭제
KR20080053235A 2008-06-05 2008-06-05 에프에프에스 모드 액정표시장치 KR101490774B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR20080053235A KR101490774B1 (ko) 2008-06-05 2008-06-05 에프에프에스 모드 액정표시장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR20080053235A KR101490774B1 (ko) 2008-06-05 2008-06-05 에프에프에스 모드 액정표시장치

Publications (2)

Publication Number Publication Date
KR20090126890A KR20090126890A (ko) 2009-12-09
KR101490774B1 true KR101490774B1 (ko) 2015-02-06

Family

ID=41687932

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20080053235A KR101490774B1 (ko) 2008-06-05 2008-06-05 에프에프에스 모드 액정표시장치

Country Status (1)

Country Link
KR (1) KR101490774B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102218945B1 (ko) * 2013-10-23 2021-02-23 엘지디스플레이 주식회사 박막 트랜지스터 기판의 제조 방법
KR102622269B1 (ko) * 2016-04-26 2024-01-08 삼성디스플레이 주식회사 표시 장치

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0980472A (ja) * 1995-09-08 1997-03-28 Hitachi Ltd 液晶表示素子
KR0174033B1 (ko) * 1994-11-30 1999-03-20 엄길용 박막트랜지스터 액정표시장치의 단위화소
KR20040017397A (ko) * 2002-08-21 2004-02-27 엘지.필립스 엘시디 주식회사 횡전계형 액정표시장치 및 그 제조방법
KR100741890B1 (ko) * 2003-06-26 2007-07-23 엘지.필립스 엘시디 주식회사 횡전계 방식의 액정표시장치 및 그의 제조방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0174033B1 (ko) * 1994-11-30 1999-03-20 엄길용 박막트랜지스터 액정표시장치의 단위화소
JPH0980472A (ja) * 1995-09-08 1997-03-28 Hitachi Ltd 液晶表示素子
KR20040017397A (ko) * 2002-08-21 2004-02-27 엘지.필립스 엘시디 주식회사 횡전계형 액정표시장치 및 그 제조방법
KR100741890B1 (ko) * 2003-06-26 2007-07-23 엘지.필립스 엘시디 주식회사 횡전계 방식의 액정표시장치 및 그의 제조방법

Also Published As

Publication number Publication date
KR20090126890A (ko) 2009-12-09

Similar Documents

Publication Publication Date Title
US8790941B2 (en) Array substrate for fringe field switching mode liquid crystal display device and method of manufacturing the same
US7952677B2 (en) Array substrate for in-plane switching mode liquid crystal display device and method of fabricating the same
US7830464B2 (en) Array substrate for fringe field switching mode liquid crystal display device and method of fabricating the same
KR102012854B1 (ko) 액정표시장치용 어레이기판 및 그 제조방법
KR101923717B1 (ko) 액정표시장치 어레이 기판 및 그 제조방법
KR101870986B1 (ko) 박막 트랜지스터 어레이 기판 제조방법
US9316875B2 (en) Array substrate for fringe field switching mode liquid crystal display device and method for fabricating the same
US7652738B2 (en) Array substrate for in-plane switching mode liquid crystal display device and method of manufacturing the same
KR101323477B1 (ko) 액정표시장치 및 그 제조 방법
JP2009109982A (ja) アレイ基板及びこれを含む表示パネル。
KR20060001165A (ko) 수평 전계 인가형 박막 트랜지스터 기판 및 그 제조 방법
KR101423909B1 (ko) 표시 기판 및 이를 구비하는 액정 표시 장치
KR101799032B1 (ko) 액정표시장치의 어레이 기판 및 그의 제조방법
KR101490774B1 (ko) 에프에프에스 모드 액정표시장치
KR100679100B1 (ko) 수평 전계 인가형 액정 표시 패널 및 그 제조방법
KR20060131316A (ko) 수평 전계 인가형 액정 표시 패널 및 그 제조방법
KR102028982B1 (ko) 액정 표시 패널 및 그 제조 방법
KR20040086927A (ko) 수평 전계 인가형 박막 트랜지스터 어레이 기판 및 그제조 방법
KR101273630B1 (ko) 횡전계 방식 액정표시장치 및 그 제조방법
KR101390816B1 (ko) 횡전계 방식 액정표시장치용 어레이 기판 및 그 제조방법
KR20090073772A (ko) 액정표시장치용 어레이 기판 및 그 제조방법
KR101668993B1 (ko) 횡전계 방식 액정표시장치
KR20110026787A (ko) 액정 표시 장치의 박막 트랜지스터 기판 및 그 제조 방법
KR102028981B1 (ko) 박막 트랜지스터 기판 및 그 제조 방법
KR101329447B1 (ko) 박막 트랜지스터 어레이 기판 및 그 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20190114

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20200116

Year of fee payment: 6