JP2009109982A - アレイ基板及びこれを含む表示パネル。 - Google Patents
アレイ基板及びこれを含む表示パネル。 Download PDFInfo
- Publication number
- JP2009109982A JP2009109982A JP2008194457A JP2008194457A JP2009109982A JP 2009109982 A JP2009109982 A JP 2009109982A JP 2008194457 A JP2008194457 A JP 2008194457A JP 2008194457 A JP2008194457 A JP 2008194457A JP 2009109982 A JP2009109982 A JP 2009109982A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- sub
- pattern
- wiring
- array substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 115
- 230000000903 blocking effect Effects 0.000 claims description 88
- 239000004973 liquid crystal related substance Substances 0.000 claims description 31
- 238000003860 storage Methods 0.000 claims description 31
- 230000010287 polarization Effects 0.000 claims description 28
- 230000009977 dual effect Effects 0.000 claims description 16
- 239000003990 capacitor Substances 0.000 claims description 13
- 239000010410 layer Substances 0.000 description 67
- 101100366322 Arabidopsis thaliana ADC1 gene Proteins 0.000 description 38
- 101150032645 SPE1 gene Proteins 0.000 description 38
- 101100366333 Arabidopsis thaliana ADC2 gene Proteins 0.000 description 29
- 101150089804 SPE2 gene Proteins 0.000 description 29
- 229910052751 metal Inorganic materials 0.000 description 18
- 239000002184 metal Substances 0.000 description 18
- 238000000034 method Methods 0.000 description 14
- 238000002161 passivation Methods 0.000 description 13
- 229910021417 amorphous silicon Inorganic materials 0.000 description 9
- 101000822028 Homo sapiens Solute carrier family 28 member 3 Proteins 0.000 description 8
- 102100021470 Solute carrier family 28 member 3 Human genes 0.000 description 8
- 101000685663 Homo sapiens Sodium/nucleoside cotransporter 1 Proteins 0.000 description 7
- 102100023116 Sodium/nucleoside cotransporter 1 Human genes 0.000 description 7
- 238000004519 manufacturing process Methods 0.000 description 5
- 239000004065 semiconductor Substances 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 5
- 101000821827 Homo sapiens Sodium/nucleoside cotransporter 2 Proteins 0.000 description 4
- 102100021541 Sodium/nucleoside cotransporter 2 Human genes 0.000 description 4
- 238000000059 patterning Methods 0.000 description 4
- 238000000206 photolithography Methods 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- 239000010409 thin film Substances 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 239000011368 organic material Substances 0.000 description 3
- 238000001259 photo etching Methods 0.000 description 3
- 239000000049 pigment Substances 0.000 description 3
- 239000012780 transparent material Substances 0.000 description 3
- -1 0 <x <1) Chemical compound 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 229910004304 SiNy Inorganic materials 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 2
- 239000011241 protective layer Substances 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 238000002834 transmittance Methods 0.000 description 2
- 239000004925 Acrylic resin Substances 0.000 description 1
- 229920000178 Acrylic resin Polymers 0.000 description 1
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- 101000632314 Homo sapiens Septin-6 Proteins 0.000 description 1
- 101000632054 Homo sapiens Septin-8 Proteins 0.000 description 1
- 102100027982 Septin-6 Human genes 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 239000003086 colorant Substances 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000007641 inkjet printing Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229920003002 synthetic resin Polymers 0.000 description 1
- 239000000057 synthetic resin Substances 0.000 description 1
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/13624—Active matrix addressed cells having more than one switching element per pixel
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1337—Surface-induced orientation of the liquid crystal molecules, e.g. by alignment layers
- G02F1/133707—Structures for producing distorted electric fields, e.g. bumps, protrusions, recesses, slits in pixel electrodes
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1343—Electrodes
- G02F1/134309—Electrodes characterised by their geometrical arrangement
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1343—Electrodes
- G02F1/134309—Electrodes characterised by their geometrical arrangement
- G02F1/134345—Subdivided pixels, e.g. for grey scale or redundancy
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
- H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Spectroscopy & Molecular Physics (AREA)
- Geometry (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Liquid Crystal (AREA)
- Ceramic Engineering (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Thin Film Transistor (AREA)
Abstract
【課題】表示品質を向上させたアレイ基板及びこれを含む表示パネルを提供することを目的とする。
【解決手段】アレイ基板は、ゲート配線ＧＬ、ゲート配線ＧＬと交差するデータ配線ＤＬ、ゲート配線ＧＬ、及びデータ配線ＤＬと接続される第１スイッチング素子１０、第１スイッチング素子１０と電気的につながって画素領域に形成され、開口パターン１７２、２５２が形成される画素電極及び開口パターン１７２、２５２が形成される領域に形成されて凸凹パターンを含む光遮断配線１２２を含む。これにより、漏れ光を最小化し、対比率を向上させることにより、表示品質を向上させることができる。
【選択図】図１
【解決手段】アレイ基板は、ゲート配線ＧＬ、ゲート配線ＧＬと交差するデータ配線ＤＬ、ゲート配線ＧＬ、及びデータ配線ＤＬと接続される第１スイッチング素子１０、第１スイッチング素子１０と電気的につながって画素領域に形成され、開口パターン１７２、２５２が形成される画素電極及び開口パターン１７２、２５２が形成される領域に形成されて凸凹パターンを含む光遮断配線１２２を含む。これにより、漏れ光を最小化し、対比率を向上させることにより、表示品質を向上させることができる。
【選択図】図１
Description
本発明は、アレイ基板及びこれを含む表示パネルに関する。より詳しくは、液晶表示装置に利用されるアレイ基板及びこれを含む表示パネルに関する。
一般的に、液晶表示パネルは、各画素領域を駆動するためのスイッチング素子である薄膜トランジスター及び前記薄膜トランジスタと電気的につながる画素電極を含むアレイ基板と、前記アレイ基板と対向してカラーフィルターを含むカラーフィルター基板と、前記アレイ基板及び前記カラーフィルター基板の間に介在され、形成される液晶層と、を含む。
液晶表示パネルは、液晶層に電圧を印加し、光の透過率を制御する方式をもって画像を表示する。液晶表示パネルの視野角を向上させるために画素電極に開口パターンを形成し、液晶を制御する構造であるＰＶＡ（Ｐａｔｔｅｒｎｅｄ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）構造を利用しつつ、最近では、薄膜トランジスタの画素電極を２つのサブ電極に分離し、サブ電極に互いに異なる電圧を印加する方法を利用している。サブ電極に互いに異なる電圧を印加する方法は、互いに異なる一対の薄膜トランジスタを利用する方法、１つの薄膜トランジスタ及びサブ電極の電圧をプルアップ及びプルダウンするためのアップ／ダウンコンデンサーを利用する方法などがある。
他方、サブ電極を含む画素電極が形成されるアレイ基板では、前記サブ電極が互いに離隔、分離される領域により、開口率が減少することになる。開口率を確保するために、サブ電極が離隔される領域にストレージ配線とつながる金属パターンを形成する。
しかし、基板と前記金属パターンの間の段差によって前記金属パターンと隣接する液晶が垂直に立つことができない。特に、前記金属パターンが画素領域のゲート配線に対して斜線方向に形成される場合には前記金属パターンに沿って前記液晶が配列され、偏光軸の方向とはずれることになる。これにより、前記液晶表示パネルの下部より提供されるバックライトが、前記サブ電極が離隔分離される領域を通じて漏れ出ることにより、漏れ光が発生する。前記漏れ光は、液晶表示パネルの表示品質を低下させる要因になる。
ここで、本発明の技術的な課題はこのような点において着眼されたことで、本発明の目的は、漏れ光を最小化して品質を向上させたアレイ基板を提供することにある。
本発明の他の目的は、前記アレイ基板を含む表示パネルを提供することにある。
このような本発明の目的を具現するためのアレイ基板は、ゲート配線、データ配線、第１スイッチング素子、画素電極、及び光遮断配線を含む。
発明１は、ゲート配線と、前記ゲート配線と交差するデータ配線と、前記ゲート配線及び前記データ配線と電気的に接続される第１スイッチング素子と、前記第１スイッチング素子と電気的に接続され、開口パターンを有する画素電極と、前記開口パターンに対応して形成され、凸凹パターンを有する光遮断配線と、を含むアレイ基板を提供する。
発明２は、発明１に対して、前記開口パターン及び前記光遮断配線は前記画素領域において、前記ゲート配線に対して斜線方向に形成されることができる。
発明３は、発明２に対して、前記開口パターンは、前記凸凹パターンと同一の形状でパターニングされることができる。
発明４は、発明２に対して、前記開口パターンの幅は、約３．５μｍ〜約１０μｍである。
発明４は、発明２に対して、前記開口パターンの幅は、約３．５μｍ〜約１０μｍである。
発明５は、発明２に対して、前記凸凹パターンは、前記光遮断配線の第１エッジ及び前記第１エッジと向い合う第２エッジのうち、少なくともある１つに形成されることができる。
発明６は、発明５に対して、前記凸凹パターンは、前記光遮断配線の第１エッジ及び前記第１エッジと対向する第２エッジのうち、少なくとも一のエッジから外側に突出する凸形状を有する単位パターンを含む。
発明７は、発明５に対して、前記凸凹パターンは、前記光遮断配線の第１エッジ及び前記第１エッジと対向する第２エッジのうち、少なくとも一のエッジの内側に向かってくぼんだ凹形状を有する単位パターンを含む。
発明８は、発明５に対して、前記凸凹パターンは、互いに交差する第１傾斜部及び第２傾斜部を有する単位パターンを含み、前記第１傾斜部及び第２傾斜部が交差する部分は、角を有する形状又は曲率を有する形状に形成される。
発明９は、発明８に対して、前記第１傾斜部及び第２傾斜部がなす角度は６０°〜１２０°である。
発明１０は、発明８に対して、第１傾斜部及び第２傾斜部の長さは各々５μｍ〜１０μｍである。
発明１１は、発明８に対して、光遮断配線上の凸凹パターン以外の前記光遮断配線の直線部の幅は２μｍ〜４．０μｍである。
発明６は、発明５に対して、前記凸凹パターンは、前記光遮断配線の第１エッジ及び前記第１エッジと対向する第２エッジのうち、少なくとも一のエッジから外側に突出する凸形状を有する単位パターンを含む。
発明７は、発明５に対して、前記凸凹パターンは、前記光遮断配線の第１エッジ及び前記第１エッジと対向する第２エッジのうち、少なくとも一のエッジの内側に向かってくぼんだ凹形状を有する単位パターンを含む。
発明８は、発明５に対して、前記凸凹パターンは、互いに交差する第１傾斜部及び第２傾斜部を有する単位パターンを含み、前記第１傾斜部及び第２傾斜部が交差する部分は、角を有する形状又は曲率を有する形状に形成される。
発明９は、発明８に対して、前記第１傾斜部及び第２傾斜部がなす角度は６０°〜１２０°である。
発明１０は、発明８に対して、第１傾斜部及び第２傾斜部の長さは各々５μｍ〜１０μｍである。
発明１１は、発明８に対して、光遮断配線上の凸凹パターン以外の前記光遮断配線の直線部の幅は２μｍ〜４．０μｍである。
発明１２は、発明２に対して、前記アレイ基板は、ストレージ配線をさらに含むことができる。前記ストレージ配線は、前記画素電極と重なる前記画素領域に形成され、前記光遮断配線とつながることができる。
発明１３は、発明１２に対して、前記画素電極は、前記開口パターンによって離隔される第１サブ電極及び第２サブ電極を含み、前記第１サブ電極は、前記第２サブ電極の外側を取り囲むように形成される。
発明１４は、発明１３に対して、前記光遮断配線のエッジは、前記第１サブ電極及び前記第２サブ電極のうち、少なくともある１つのエッジと相接する。
発明１５は、発明１３に対して、前記光遮断配線は、前記第１サブ電極及び前記第２サブ電極のうち、少なくともある１つと重なる重なり部をさらに含み、前記重なり部は、補助ストレージコンデンサー用の電極であることを特徴とする。
発明１６は、発明１３に対して、前記第１スイッチング素子は、前記ゲート配線と重なり、前記データ配線と接続されるデュアルソース電極と、前記デュアルソース電極と離隔され、前記第１サブ電極と接続される第１ドレイン電極と、前記デュアルソース電極と離隔され、前記第２サブ電極と接続される第２ドレイン電極と、を含む。
発明１７は、発明１６において、前記第１サブ電極と接続されるソース電極及び前記第１サブ電極と重なる第３ドレイン電極を有する第２スイッチング素子をさらに含む。
発明１３は、発明１２に対して、前記画素電極は、前記開口パターンによって離隔される第１サブ電極及び第２サブ電極を含み、前記第１サブ電極は、前記第２サブ電極の外側を取り囲むように形成される。
発明１４は、発明１３に対して、前記光遮断配線のエッジは、前記第１サブ電極及び前記第２サブ電極のうち、少なくともある１つのエッジと相接する。
発明１５は、発明１３に対して、前記光遮断配線は、前記第１サブ電極及び前記第２サブ電極のうち、少なくともある１つと重なる重なり部をさらに含み、前記重なり部は、補助ストレージコンデンサー用の電極であることを特徴とする。
発明１６は、発明１３に対して、前記第１スイッチング素子は、前記ゲート配線と重なり、前記データ配線と接続されるデュアルソース電極と、前記デュアルソース電極と離隔され、前記第１サブ電極と接続される第１ドレイン電極と、前記デュアルソース電極と離隔され、前記第２サブ電極と接続される第２ドレイン電極と、を含む。
発明１７は、発明１６において、前記第１サブ電極と接続されるソース電極及び前記第１サブ電極と重なる第３ドレイン電極を有する第２スイッチング素子をさらに含む。
また、本発明１８のアレイ基板は、前記第１及び第２ゲート配線と交差するデータ配線、前記ベース基板の画素領域に形成され、第１サブ電極と前記第１及び第２ゲート配線に対して斜線方向に形成される開口パターンによって前記第１サブ電極と離隔される第２サブ電極を含む画素電極、前記第１及び第２サブ電極と重なり、前記ゲート配線及び前記データ配線と平行するように前記画素領域に形成されるストレージ配線、前記開口パターンが形成される領域に形成されて前記ストレージ配線とつながり、凸凹パターンを含む光遮断配線、前記第１ゲート配線及び前記データ配線とつながり、前記第１サブ電極とコンタクトする第１ドレイン電極及び前記第２サブ電極とコンタクトする第２ドレイン電極を含むデュアルスイッチング素子及び前記第２ゲート配線及びデータ配線とつながり、前記第２サブ電極とコンタクトするソース電極及び前記第１サブ電極と重なる第３ドレイン電極を含むスイッチング素子を含む。
また、前述の本発明の他の目的を具現するための表示パネルは、アレイ基板及び対向基板を含む。
発明１９の前記アレイ基板は、ベース基板上に形成されるゲート配線及びデータ配線とつながるスイッチング素子、前記スイッチング素子と電気的につながり、前記ゲート配線に対して斜線方向に第１開口パターンが形成される画素電極及び前記第１開口パターンが形成される領域に形成されて互いに交差する第１傾斜部及び第２傾斜部を有する凸凹パターンを有する光遮断配線を含む。
前記対向基板は、前記アレイ基板と対向し、前記第１開口パターンとともに液晶ドメインを形成する第２開口パターンが含む共通電極に形成される。
発明２０は、発明１９において、前記第１傾斜部及び第２傾斜部がなす角度は６０°〜１２０°であることができる。
発明２１は、発明２０において、前記表示パネルは、前記アレイ基板に付着され、第１偏光軸を含む第１偏光板、及び前記対向基板に付着され、前記第１偏光軸と垂直する第２偏光軸を含む第２偏光板をさらに含むことができる。前記第１傾斜部は、前記第１偏光軸と０°〜４５°をなし、前記第２傾斜部は、前記第２偏光軸と０°〜４５°をなすことができる。
本発明によれば、漏れ光を最小化して品質を向上させたアレイ基板を提供することができる。また、このようなアレイ基板を含む表示パネルを提供することができる。
図面においては、幾層及び幾領域を明確に表示するために、厚さを拡大して示した。詳細な説明において、層、膜、領域、板などの部分が他の部分の上にあるとする場合、これは他の部分の上にある場合のみでなく、その中間にまた他の部分がある場合も含む。逆に、層、膜、領域、板などの部分が他の部分の下にあるとする場合、これは他の部分の直ぐ下にある場合のみでなく、その中間にまた他の部分がある場合も含む。
以下、添付図面を参照しながら、本発明の実施例についてより詳しく説明する。
図１（ａ）は、本発明の第１実施例による表示パネル５００の平面図である。図１（ｂ）は、第１サブ電極ＳＰＥ１と第２サブ電極ＳＰＥ２との関係を示す回路図である。
図１（ａ）に図示される構成要素のうち、第２開口パターン２５２を除いては、第１ベース基板に形成され、第２開口パターン２５２は前記第１ベース基板と対向する基板に形成される（後述の図５参照）。
図１（ａ）を参照すれば、本発明の第１実施例による表示パネル５００は、第１ゲート配線ＧＬ１及び第２ゲート配線ＧＬ２、第１データ配線ＤＬ１及び第２データ配線ＤＬ２、第１スイッチング素子１０、第１開口パターン１７２を含む画素電極ＰＥ及び光遮断配線１２２を含む。前記表示パネル５００は、ストレージ配線ＳＬ、第２スイッチング素子２０、第２開口パターン２５２をさらに含む。
前記第１ゲート配線ＧＬ１は、前記表示パネル５００の第１方向Ｄ１に延在し、前記第２ゲート配線ＧＬ２は、図１（ａ）中において、前記第１ゲート配線ＧＬ１に対して第２方向下部に配置されており、前記第１方向Ｄ１に向かって延在して互いに平行して配置される。前記第１方向Ｄ１と前記第２方向Ｄ２とは、互いに異なる方向であり、例えば互いに直交する方向であることができる。
前記第１データ配線ＤＬ１は、前記第２方向Ｄ２に延長し、前記第１ゲート配線ＧＬ１及び第２ゲート配線ＧＬ２と交差して形成される。前記第２データ配線ＤＬ２は、図１（ａ）中において、前記第１データ配線ＤＬ１に対して前記第１方向Ｄ１に配置されており、前記第１データ配線ＤＬ１と平行に配置される。前記第２データ配線ＤＬ２は前記第１ゲート配線ＧＬ１及び第２ゲート配線ＧＬ２と交差する。
前記第１スイッチング素子１０は、前記第１ゲート配線ＧＬ１及び前記第２ゲート配線ＤＬ２とつながる。前記第１スイッチング素子１０は、前記第１ゲート配線ＧＬ１に印加され、第１ゲート信号によってターン／オンされる。前記第１スイッチング素子１０は、前記画素電極ＰＥと電気的につながる。
前記第１スイッチング素子１０は、前記ゲート配線ＧＬ１と重なるデュアルソース電極ＤＳＥ、第１ドレイン電極ＤＥ１、及び第２ドレイン電極ＤＥ２を含む。前記デュアルソース電極ＤＳＥは例えば、図１（ａ）に示すように概ねＷ字形として形成され、第２データ配線ＤＬ２と接続されている。前記第１ドレイン電極ＤＥ１及び前記第２ドレイン電極ＤＥ２は、前記デュアルソース電極ＤＳＥと離隔するように形成される。前記第１ドレイン電極ＤＥ１及び第２ドレイン電極ＤＥ２が前記画素電極ＰＥと電気的に接続される。
第１アクティブパターンＡ１は、前記デュアルソース電極ＤＳＥと前記第１ドレイン電極ＤＥ１の間に配置される。前記第１アクティブパターンＡ１は、前記デュアルソース電極ＤＳＥと前記第２ドレイン電極ＤＥ２の間にも配置される。前記第１ドレイン電極ＤＥ１及び第２ドレイン電極ＤＥ２は、前記第１アクティブパターンＡ１を介して前記デュアルソース電極ＤＳＥと電気的に接続され、これによって、第２データ配線ＤＬ２に印加されるデータ信号は、前記第１ドレイン電極ＤＥ１及び第２ドレイン電極ＤＥ２に伝達される。
前記画素電極ＰＥは、画素領域Ｐを区画する。すなわち、前記画素電極ＰＥが形成される領域が、前記画素領域Ｐとして定義されることができる。一例として、前記画素電極ＰＥは、前記第１ゲート配線ＧＬ１及び第２ゲート配線ＧＬ２が前記第１データ配線ＤＬ１及び前記第２データ配線ＤＬ２と交差して区画する領域に形成されることができる。前記画素領域Ｐは、平面的に見た場合、実質的に長方形の形状を有することができる。前記第１開口パターン１７２は、前記画素領域Ｐに形成され、前記画素領域Ｐの液晶ドメインを形成することができる。前記画素電極ＰＥは、第１サブ電極ＳＰＥ１及び第２サブ電極ＳＰＥ２を含む。
前記第１開口パターン１７２は、前記画素領域Ｐにおいて、前記第１ゲート配線ＧＬ１及び第２ゲート配線ＧＬ２に対して斜め方向に形成される。前記第１開口パターン１７２は、前記第１方向Ｄ１及び第２方向Ｄ２の間の第３方向に延在するように形成される。前記第１開口パターン１７２は例えば、前記第１ゲート配線ＧＬ１及び第２ゲート配線ＧＬ２と、前記第１データ配線ＤＬ１及び第２データ配線ＤＬ２とは、約４５°傾いて前記第３方向に延在される。前記第１開口パターン１７２は、互いに異なる方向に傾斜する２つの傾斜パターンが互いに交差してＶ字形またはＵ字形に形成されることができる。つまり、画素領域の上部の第１開口パターン１７２と画素領域の下部の第1開口パターン１７２とは、画素領域の中央を第1方向Ｄ１に横切る仮想の中心線Ｍ１−Ｍ１に対して互いに対称に形成されており、組み合わせることによりＶ字又はＵ字が形成され得る。
前記第１サブ電極ＳＰＥ１は、前記第２サブ電極ＳＰＥ２を取り囲むように形成されることができる。前記第１サブ電極ＳＰＥ１及び前記第２サブ電極ＳＰＥ２は前記第１開口パターン１７２の幅ほど離隔配置される。つまり、画素電極は、第1開口パターン１７２により開口が形成されることで、第１サブ電極ＳＰＥ１及び第２サブ電極ＳＰＥ２に分割されている。前記第１サブ電極ＳＰＥ１は前記第１ドレイン電極ＤＥ１と第１コンタクトホールＣＮＴ１を通じて接続される。前記第２サブ電極ＳＰＥ２は前記第２ドレイン電極ＤＥ２と第２コンタクトホールＣＮＴ２を通じて接続される。これにより、前記第１サブ電極ＳＰＥ１及び前記第２サブ電極ＳＰＥ２は、前記第１スイッチング素子１０と電気的につながる。
前記光遮断配線１２２は、前記第１開口パターン１７２が形成される領域に対応して形成される。前記光遮断配線１２２は、前記第１開口パターン１７２に沿って、前記第１開口パターン１７２の長さの方向に延在するように形成される。
以下、図２及び図３を参照しながら、本発明の一実施例による光遮断配線について詳しく後述する。
図２は、図１（ａ）の光遮断配線を拡大して示す平面図である。
図１（ａ）及び図２を参照すれば、本発明の一実施例による前記光遮断配線１２２は、前記第１開口パターン１７２が形成される領域に形成される。前記光遮断配線１２２は、前記第１開口パターン１７２に沿って前記第１開口パターン１７２の長さ方向に延在するように形成される。一例として、前記光遮断配線１２２の幅は約５μｍ〜約１０μｍであることができる。
前記光遮断配線１２２は、前記第１開口パターン１７２の長さの方向に沿って延在される第１エッジＥＤ１及び前記第１エッジＥＤ１と向い合う第２エッジＥＤ２に形成される凸凹パターンを含む。前記第１エッジＥＤ１は、前記第１サブ電極ＳＰＥ１と隣接し、前記第２エッジＥＤ２は、前記第２サブ電極ＳＰＥ２と隣接する。
前記凸凹パターンは、複数の単位パターン１２１を含み、複数の前記単位パターン１２１が前記第１エッジＥＤ１及び第２エッジＥＤ２に形成されて、本発明の第１実施例による前記光遮断配線１２２の前記凸凹パターンを定義する。前記凸凹パターンは、前記単位パターン１２１を連続的に繰り返して配置することで形成される。前記凸凹パターンは、前記第１エッジＥＤ１に形成される前記単位パターン１２１がなす第１パターンと、前記第２エッジＥＤ２に形成される前記単位パターン１２１がなす第２パターンと、が互いにずれるように配置し、形成されることができる。これにより、本発明の第１実施例による前記光遮断配線１２２の全体的な形状が、実質的にジグザグ形として形成されることができる。前記光遮断配線１２２の幅は、約５μｍ〜約１０μｍであることができ、前記光遮断配線１２２の前記凸凹パターンを除いた直線部の幅ｋは例えば、約２μｍ〜約４μｍであることができる。
前記単位パターン１２１は、互いに交差する第１傾斜部１２１ａ及び第２傾斜部１２１ｂを含む。前記単位パターン１２１は、前記光遮断配線１２２の外部に向かって前記第１傾斜部１２１ａ及び第２傾斜部１２１ｂが延長される凸形状であることができる。前記第１傾斜部１２１ａは、前記第２方向Ｄ２に延長され、前記第２傾斜部１２１ｂは、前記第１方向Ｄ１に延長されることができる。前記単位パターン１２１の前記第１傾斜部１２１ａ及び前記第２傾斜部１２１ｂが交差する部分は、点（Ｐｏｉｎｔ）であることができる。
前記第１傾斜部１２１ａの第１長さｘ及び第２傾斜部１２１ｂの第２長さｙは、各々約４μｍ〜約１０μｍであることができる。前記凸凹パターンは、互いに同一の単位パターンが繰り返して配置されて形成されることができる。これとは別に、１つの単位パターンから図２中の斜め上方又は斜め下方に進むにつれて、前記第１長さｘ及び前記第２長さｙの各々が徐々に短くなる単位パターンが配置され、形成されることができる。前記第１長さｘ及び前記第２長さｙは同一の値を有することができる。前記第１長さｘ及び前記第２長さｙは互いに異なる値を有することができる。
前記光遮断配線１２２の前記第１エッジＥＤ１に形成される単位パターンの前記第１傾斜部１２１ａと、前記第２エッジＥＤ２に形成される単位パターンの前記第２傾斜部１２１ｂと、の間の距離ｚは、約３μｍ〜約１０μｍであることができる。前記距離ｚは前記第１長さｘ及び前記第２長さｙと同一であることができる。但し、前記距離ｚは、前記光遮断配線１２２の光遮断の役割であることを顧慮すると、約３μｍよりは大きいことが望ましい。
前記第１エッジＥＤ１の前記第１傾斜部１２１ａ及び前記第２傾斜部１２１ｂが交差する部分と、前記第２エッジＥＤ２の前記第１傾斜部１２１ａ及び前記第２傾斜部１２１ｂが交差する部分との間の距離は、前記第１開口パターン１７２の幅ｗと同一であることができる。例えば、前記第１開口パターン１７２の幅ｗは約３．５μｍ〜約１０μｍであることができる。
前記第１傾斜部１２１ａ及び前記第２傾斜部１２１ｂがなす角度θは、約４５°〜約１３５°であることができる。前記角度θが、約４５°より狭い場合、あるいは、約１３５°より広い場合には、前記単位パターン１２１が形成する前記凸凹パターンにより、前記光遮断配線１２２の全体的な形状が実質的に長方形（ｒｅｃｔａｎｇｌｅ）になり、前記液晶を前記表示パネル５００の偏光軸の方向と同一または類似に配列させることができない。例えば、角度θが約４５°より小さい場合は第１エッジＥＤ１（又は第２エッジＥＤ２）が密に形成され、隣接する第１エッジＥＤ１（又は第２エッジＥＤ２）の頂点間の距離が短くなる。そのため、光遮断配線１２２は概ね長方形状とみなされるようになり、光遮断配線１２２に沿って液晶が配列され、液晶が偏光軸の方向とは異なる方向に配置されてしまう。また、角度θが約１３５°より大きい場合は第１エッジＥＤ１（又は第２エッジＥＤ２）の山が平坦となる。よって、光遮断配線１２２は概ね長方形状とみなされるようになり、光遮断配線１２２に沿って液晶が配列され、液晶が偏光軸の方向とは異なる方向に配置されてしまう。
望ましくは、前記角度θは約６０°〜約１２０°であることができる。一例として、角度θは約９０度であることができる。
本発明の第１実施例によれば、前記光遮断配線１２２により、前記液晶が前記表示パネル５００の偏光軸の方向と同一または類似に配列されることができる。
他方、前記光遮断配線１２２の幅Ｗは前記第１開口パターン１７２の幅と同一であるか、または前記第１開口パターン１７２の幅より狭く形成されることができる。すなわち、前記光遮断配線１２２の前記第１エッジＥＤ１は、前記第１サブ電極ＳＰＥ１と相接するように形成され、前記第２エッジＥＤ２は前記第２サブ電極ＳＥＰ２と相接するように形成されることにより、前記光遮断配線１２２は、前記第１サブ電極ＳＰＥ１及び前記第２サブ電極ＳＰＥ２と重ならないことができる。具体的に、図２に示すように、第１エッジＥＤ１の頂点が第１サブ電極ＳＰＥ１に接し、第２エッジＥＤ２の頂点が第２サブ電極ＳＰＥ２に接している。
これとは別に、前記光遮断配線１２２は、前記画素電極ＰＥと重なることができる。
図３は、図２の光遮断配線と画素電極の位置を説明するための平面図である。
図３を参照すれば、前記第１エッジＥＤ１は、前記第１サブ電極ＳＰＥ１と一部分が重なり、前記第２エッジＥＤ２は、前記第２サブ電極ＳＰＥ２と一部分が重なる。図３において、前記第１エッジＥＤ１と前記第１サブ電極ＳＰＥ１が重なる部分を「Ａ」と表示し、以下においては、「Ａ」を「重なり部」と称し、説明する。
前記光遮断配線１２２と前記画素電極ＰＥが重なる部分である重なり部Ａは、補助ストレージコンデンサーＣｓｔとして利用することができる。また、前記アレイ基板１００の設計の際、前記重なり部Ａの面積を考慮して設計することで、前記アレイ基板１００の製造工程上の調整不良による電気容量の変動が最小化されることができる。例えば、補助ストレージコンデンサーＣｓｔにより、液晶キャパシタの電圧維持能力を補償することができる。一例として、前記第１開口パターン１７２の幅ｗが約５μｍの際、前記第１傾斜部１２１ａ及び前記第２傾斜部１２１ｂが交差する部分と前記第１サブ電極ＳＰＥ１の端部との間の距離ａは、約１．５μｍ〜１．８μｍであることができる。
再び図１（ａ）を参照すれば、前記ストレージ配線ＳＬは、前記画素領域Ｐに形成される。前記ストレージ配線ＳＬは、前記第１ゲート配線ＧＬ１及び第２ゲート配線ＧＬ２と平行に延在する部分と、前記第１データ配線ＤＬ１及び第２データ配線ＤＬ２と平行に延在する部分と、により形成される。前記ストレージ配線ＳＬは、前記第１ベース基板１１０の前記第１ゲート配線ＧＬ１及び前記第２ゲート配線ＧＬ２の間の領域に形成される。前記ストレージ配線ＳＬは、例えば、画素領域内において、図１（ａ）に示すように概ねＵ字形として形成されることができる。前記ストレージ配線ＳＬは、前記画素電極ＰＥと部分的に重なって形成される。前記ストレージ配線ＳＬは、前記光遮断配線１２２と接続される。
前記第２スイッチング素子２０は、前記第２ゲート配線ＧＬ２及び前記ストレージ配線ＳＬと電気的に接続される。前記第２スイッチング素子２０は、前記第２ゲート配線ＧＬ２に印加される第２ゲート信号により、ターン／オンされる。前記第２スイッチング素子２０は、ソース電極ＳＥ及び第３ドレイン電極ＤＥ３を含む。前記ソース電極ＳＥ及び前記第３ドレイン電極ＤＥ３は、前記第２ゲート配線ＧＬ２と重なる。前記ソース電極ＳＥは、前記第１サブ電極ＳＰＥ２と第３コンタクトホールＣＮＴ３を通じて接続される。前記第３ドレイン電極ＤＥ３は、前記ストレージ配線ＳＬ及び前記第２サブ電極ＳＰＥ１と重なる。前記ストレージ配線ＳＬ及び前記第３ドレイン電極によってダウン電圧コンデンサー（Ｃ＿ｄｏｗｎ）が定義され、前記第３ドレイン電極ＤＥ３及び前記第１サブ電極ＳＰＥ１によってアップ電圧コンデンサー（Ｃ＿ｕｐ）が定義される（図１０参照）。
第２アクティブパターンＡ２は、前記第２ゲート配線ＧＬ２上に形成される。前記第２アクティブパターンＡ２上に前記ソース電極ＳＥ及び前記第３ドレイン電極ＤＥ３が形成される。前記第３ドレインＤＥ３は前記第２アクティブパターンＡ２を通じて前記ソース電極ＳＥと電気的につながる。
前記第２開口パターン２５２は、前記画素電極ＰＥと対向する共通電極層（図示せず）に形成される。前記第２開口パターン２５２は前記第１開口パターン１７２とずれて配置され、前記第１開口パターン１７２とともに前記液晶ドメインを形成することができる。前記第２開口パターン２５２は、Ｖ字形のパターンと、前記Ｖ字形のパターンと離隔されて前記Ｖ字形パターンの外郭を囲む斜線形パターンと、を含む。Ｖ字形パターンは、画素領域の中央を第1方向Ｄ１に横切る仮想の中心線Ｍ１−Ｍ１に対してＶ字の一辺が互いに対称となるように配置されている。斜線形パターンもまた、仮想の中心線Ｍ１−Ｍ１に対して対称となるように配置されている。前記Ｖ字形パターンと前記斜線形パターンとの間の領域に前記第１開口パターン１７２が配置されることができる。
他方、前記第１サブパターン電極ＳＰＥ１及び前記第２サブ電極ＳＰＥ２に互いに異なる電圧が印加される過程を説明する。ここで、前記第１サブ電極ＳＰＥ１に充電される電圧を第１電圧とし、前記第２サブ電極ＳＰＥ２に充電される電圧を第２電圧と定義する。ここで、第１サブ電極ＳＰＥ１と第２サブ電極ＳＰＥ２との関係を回路図で示すと図１（ｂ）に示す通りになる。
先ず、前記第1ゲート配線ＧＬ１に前記第１ゲート信号が印加されると、第１スイッチング素子１０がオンし、前記第１サブ電極ＳＰＥ１の前記第１電圧及び前記第２サブ電極ＳＰＥ２の前記第２電圧は同一の値を有し、その後、徐々に増加する。引き続き、前記第１ゲート信号が前記第１ゲート配線ＧＬ１に印加されなくなれば、前記第１サブ電極ＳＰＥ１の前記第１電圧及び前記第２サブ電極ＳＰＥ２の前記第２電圧は同一の値を有し、その後、徐々に減少して一定に維持される。
次に、前記第２ゲート配線ＧＬ２に前記第２ゲート信号が印加されると、第２スイッチング素子２０がオンし、ダウン電圧コンデンサー（Ｃ＿ｄｏｗｎ）及びアップ電圧コンデンサー（Ｃ＿ｕｐ）の作用により前記第１サブ電極ＳＰＥ１の前記第１電圧は徐々に増加して一定に維持される。反面、前記第２サブ電極ＳＰＥ２の前記第２電圧は、若干の変動はあるが、前記第２ゲート信号が印加される前とほぼ同一の値を維持することができる。
最後に、前記第２ゲート信号が前記第２ゲート配線ＧＬ２に印加されなくなれば、前記第１サブ電極ＳＰＥ１の前記第１電圧と前記第２サブ電極ＳＰＥ２の前記第２電圧は、互いに異なる値として一定に維持される。結局、前記第１サブ電極ＳＰＥ１の前記第１電圧は、前記第２サブ電極ＳＰＥ２の前記第２電圧より相対的に高い値を有することになる。すなわち、前記第１スイッチング素子１０によって前記第１サブ電極ＳＰＥ１及び前記第２サブ電極ＳＰＥ２に同一の電圧が印加されるが、前記第２スイッチング素子２０によって前記第１サブ電極ＳＰＥ１の前記第１電圧がアップ（ｕｐ）されることにより、前記第１サブ電極ＳＰＥ１及び前記第２サブ電極ＳＰＥ２に、実質的に互いに異なる電圧が印加されることと同一となる。
図４〜図９は、本発明の実施例１による要請配線の他の例を拡大して示す平面図である。
図４に図示される光遮断配線は、光遮断配線を除いては図１（ａ）に図示される表示パネル５００と同一の表示パネルに適用されることができる。よって、図１（ａ）及び図２の本発明の実施例１においての部材と同一の部材は、同一の参照符号をもって示し、重複される詳細な説明は省略する。
図４を参照すれば、本発明の実施例１による光遮断配線１２２の一例は、単位パターン１２１が連続的に繰り返して配置される。前記単位パターン１２１は、前記凸形状を有する。前記光遮断配線１２２は、前記第１エッジＥＤ１に形成される前記単位パターン１２１がなす第１パターンと、前記第２エッジＥＤ２に形成される前記単位パターン１２１がなす第２パターンとが、第1及び第２パターンが対向する中心線Ｍ２−Ｍ２に対して対称に配置されることができる。
前記第１傾斜部１２１ａ及び前記第２傾斜部１２１ｂがなす角度θは、約４５°〜約１３５°であることができる。前記角度θは、望ましくは、約６０°〜約１２０°であることができる。一例として、前記角度θは、約９０°であることができる。
図５〜図８に図示される光遮断配線は、光遮断配線を除いては図１（ａ）に図示される表示パネル５００と同一の表示パネルに適用されることができる。よって、図１（ａ）及び図２の本発明の実施例１においての部材と同一の部材は、同一の参照符号をもって示し、重複される詳細な説明は省略する。
図５を参照すれば、光遮断配線１２２は、前記単位パターン１２１が前記第１エッジＥＤ１のみに連続して繰り返し配置される凸凹パターンを含む。前記単位パターン１２１は、前記凸形状を有する。
前記光遮断配線１２２の前記第１エッジＥＤ１は、前記第１サブ電極ＳＰＥ１のエッジと相接して前記光遮断配線１２２と前記第１サブ電極ＳＰＥ１に重ならないことができる。
これとは別に、前記光遮断配線１２２の前記第１エッジＥＤ１は、前記第１サブ電極ＳＰＥ１のエッジと重なる重なり部をさらに含むことができる。前記重なり部は、補助ストレージコンデンサーを定義するための電極であることができる。この際、前記第２エッジＥＤ２は、前記第２サブ電極ＳＰＥ２のエッジと重なるか、あるいは重ならないことができる。
図６を参照すれば、光遮断配線１２２は、前記第１エッジＥＤ１に形成される前記単位パターン１２１が非連続的に繰り返して配置される第１パターンと、前記第２エッジＥＤ２に形成される前記単位パターン１２１が非連続的に繰り返して配置される第２パターンが定義する凸凹パターンを含む。つまり、第１エッジＥＤ１及び第２エッジＥＤ２の単位パターン１２１は互いにすぐ横に隣接するように形成されるのではなく、平坦部分を間に挟んで形成される。前記凸凹パターンの前記第１エッジＥＤ１に形成される第１パターンと、前記第２エッジＥＤ２に形成される第２パターンは、互いにずれて配置されることができる。つまり、第１エッジＥＤ１の平坦部分と第２エッジＥＤ２の第２パターンとが対応し、第１エッジＥＤ１の第１パターンと第２エッジＥＤ２の平坦部分とが対応するように配置される。これとは別に、前記第１エッジＥＤ１に形成される前記第１パターンと、前記第２エッジＥＤ２に形成される前記第２パターンが、第１及び第２パターンが対向する中心線に対して対称して配置されることができる。
図７を参照すれば、光遮断配線１２２は、単位パターン１２１が非連続的に繰り返して配置される。前記単位パターン１２１は、前記第１傾斜部１２１ａ及び前記第２傾斜部１２１ｂが前記光遮断配線の内側にくぼんだ凹形状を有する。前記光遮断配線１２２は、前記第１エッジＥＤ１に形成される前記単位パターン１２１がなす第１パターンと、前記第２エッジＥＤ２に形成される前記形成単位１２１とがなす第２パターンがずれて配置されることができる。つまり、第１エッジＥＤ１の平坦部分と第２エッジＥＤ２の第２パターンとが対応し、第１エッジＥＤ１の第１パターンと第２エッジＥＤ２の平坦部分とが対応するように配置される。これとは別に、前記第１エッジＥＤに形成される第１パターンと、前記第２エッジＥＤ２に形成される第２パターンとが第１及び第２パターンが対向する中心線に対して対称に配置されることができる。
前記第１傾斜部１２１ａ及び前記第２傾斜部１２１ｂがなす角度θは、約４５°〜約１３５°であることができる。前記角度θは望ましくは、約６０°〜約１２０°であることができる。一例として、前記角度θは、約９０°であることができる。
図８を参照すれば、光遮断配線１２２は、単位パターン１２１が前記第１エッジＥＤ１のみに連続的に繰り返して配置される凸凹パターンを含む。前記単位パターン１２１は、前記凹形状を有する。
図５及び図８においては、光遮断配線１２２の第１エッジＥＤ１のみに凸凹パターンが形成される場合を一例として図示し、説明したが、光遮断配線１２２の第２エッジＥＤ２のみに凸凹パターンが形成されることができる。
図９を参照すれば、前記第１傾斜部１２１ａ及び前記第２傾斜部１２１ｂが交差する部分は、丸みを帯びるように形成されることができる。この際、前記光遮断配線１２２の全体的な形状は、例えば、波模様に形成されることができる。前記第１傾斜部１２１ａ及び前記第２傾斜部１２１ｂが交差する部分は、設計者の意図によって所定の曲率を有するように形成することができ、前記光遮断配線１２２を形成する写真腐刻工程によって所定の曲率を有するように形成されることができる。
図面には図示していないが、図４〜図８に図示される凸凹パターンの各単位パターンが図９に図示される単位パターンのように第１傾斜部及び第２傾斜部が交差する部分を所定の曲率を有するように形成することができる。
本発明の実施例によれば、光遮断配線１２２によって液晶が表示パネル５００の偏光軸の方向と同一または類似に配列されることができる。よって、漏れ光を最小化し、対比比率を向上させることによって表示品質を向上させることができる。
図１０は、図１（ａ）のＩ‐Ｉ’ライン及びＩＩ‐ＩＩ’ラインに沿って切断した断面図である。
図１（ａ）及び図１０を参照すれば、前記表示パネル５００は、アレイ基板１００、対向基板２００、及び液晶層３００を含む。前記表示パネル５００は、第１偏光板４１０及び第２偏光板４２０をさらに含む。
前記アレイ基板１００は、第１ベース基板１１０上に形成される前記第１ゲート配線ＧＬ１及び第２ゲート配線ＧＬ２、前記第１データ配線ＤＬ１及び第２データ配線ＤＬ２、前記第１スイッチング素子１０、前記画素電極ＰＥ、前記光遮断配線１２２、前記ストレージ配線ＳＬ、前記第２スイッチング素子２０、前記第１アクティブパターンＡ１、及び前記第２アクティブパターンＡ２を含む。前記アレイ基板１１０は、前記第１ベース基板１１０上に形成されるゲート絶縁層１２０及びパシベーション層１６０をさらに含む。
前記第１ベース基板１１０は、プレート形状を有し、透明な物質で形成される。前記透明な物質は、例えば、ガラス、石英、合成樹脂などを含むことができる。
前記第１ベース基板１１０上にはゲートパターンが形成される。前記ゲートパターンは、前記第１ゲート配線ＧＬ１及び第２ゲート配線ＧＬ２、前記ストレージ配線ＳＬ及び前記光遮断配線１２２を含む。例えば、前記ゲートパターンは、前記第１ベース基板１１０上にゲート金属層を形成し、前記ゲート金属層を写真腐刻工程を通じ、パターニングして形成することができる。
前記ゲート絶縁層１２０は、前記ゲートパターンが形成される前記第１ベース基板１１０上に形成される。前記ゲート絶縁層１２０は、例えば、酸化シリコン（ＳｉＯｘ，０＜ｘ＜１）、窒化シリコン（ＳｉＮｙ、０＜ｙ＜１）などを含むことができる。
前記第１アクティブパターンＡ１及び前記第２アクティブパターンＡ２は、前記ゲート絶縁層１２０上に形成される。前記第１アクティブパターンＡ１及び前記第２アクティブパターンＡ２はシリコンを含むことができる。前記第１アクティブパターンＡ１及び前記第２アクティブパターンＡ２は、例えば、非結晶シリコン（Ａｍｏｒｐｈｏｕｓ Ｓｉｌｉｃｏｎ，ａ‐Ｓｉ）及びｎ型不純物が高濃度ドーピングされた非結晶シリコン（ｎ＋ａ‐Ｓｉ）を含むことができる。
前記第１アクティブパターンＡ１及び前記第２アクティブパターンＡ２が形成される前記第１ベース基板１１０上にソースパターンが形成される。前記ソースパターンは、前記第１データ配線ＤＬ１及び前記第２データ配線ＤＬ２、前記第１スイッチング素子１０及び第２スイッチング素子２０を含む。例えば、前記ソースパターンは、前記第１アクティブパターンＡ１及び前記第２アクティブパターンＡ２が形成される前記第１ベース基板１１０上にソース金属層を形成し、前記ソース金属層を写真腐刻工程を通じ、パターニングして形成されることができる。前記ストレージ配線ＳＬ及び前記第３ドレイン電極ＤＥ３によってダウン電圧コンデンサー（Ｃ＿ｄｏｗｎ）が定義される。
前記パシベーション層１６０は、前記ソースパターンが形成される前記第１ベース基板１１０上に形成される。前記パシベーション層１６０は、前記第１コンタクトホールＣＮＴ１、前記第２コンタクトホールＣＮＴ２、及び前記第３コンタクトホールＣＮＴ３を含む。前記第１コンタクトホールＣＮＴ１は、前記第１ドレイン電極ＤＥ１の一端部を露出させ、前記第２コンタクトホールＣＮＴ２は前記第２ドレイン電極ＤＥ２の一端部を露出させ、前記第３コンタクトホールＣＮＴ３は前記第３ドレイン電極ＤＥ３の一端部を露出させる。パシベーション層１６０は、例えば、酸化シリコン（ＳｉＯｘ，０＜ｘ＜１）、窒化シリコン（ＳｉＮｙ、０＜ｙ＜１）などを含むことができる。
前記画素電極ＰＥは、前記パシベーション層１６０が形成される第１ベース基板１１０上に形成される。前記画素電極ＰＥは、透明な導電性物質で形成されることができる。前記画素電極ＰＥは、例えば、酸化錫インジウム（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ，ＩＴＯ）、酸化亜鉛インジウム（Ｉｎｄｉｕｍ Ｚｉｎｃ Ｏｘｉｄｅ，ＩＺＯ）、アモルファス酸化錫インジウム（Ａｍｏｒｐｈｏｕｓ Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ，ａ-ＩＴＯ）などを含むことができる。前記第３ドレイン電極ＤＥ３及び前記画素電極ＰＥの第１サブ電極ＳＰＥ１によってアップ電圧コンデンサー（Ｃ＿ｕｐ）が定義される。
前記対向基板２００は、第２ベース基板２１０、前記第２ベース基板２１０上に形成される遮光パターン２２０、カラーフィルター２３０及び共通電極層２５０を含む。前記第２開口パターン２５２は、前記共通電極層２５０に形成される。前記対向基板２００は、保護膜層２４０をさらに含むことができる。
前記第２ベース基板２１０は、前記第１ベース基板１１０と対向し、前記第１ベース基板１１０と同一にプレート形状を有し、透明な物質で形成される。
前記遮光パターン２２０は、前記第２ベース基板２１０上に形成される。例えば、前記遮光パターン２２０は、前記第１ゲート配線ＧＬ１及び前記第２ゲート配線、前記第１データ配線ＤＬ１及び前記第２データゲート配線ＤＬ２、前記第１スイッチング素子１０及び前記第２スイッチング素子２０が形成される領域と対応する前記第２ベース基板２１０に形成されることができる。前記遮光パターン２２０は、クロム（Ｃｒ）などのような金属、有機物質などを利用するか、あるいは顔料を含むインクを利用して形成されることができる。
前記カラーフィルター２３０は、前記画素電極ＰＥが形成される領域と対応する前記第１ベース基板２１０上に形成されることができる。前記カラーフィルター２３０は一部が前記遮光パターン２２０と重なることができる。前記カラーフィルター２３０は、顔料を含む有機物質で形成されることができる。前記顔料は、例えば、レッドカラー、グリーンカラー、ブルーカラーなどのカラーを表現することができる。前記カラーフィルター２３０は、写真腐刻工程を通じて形成されるか、あるいはインクジェッティング方式を通じて形成することができる。
前記保護膜層２４０は、前記第２ベース基板２１０上に前記遮光パターン２２０及び前記カラーフィルター２３０をカバーするように形成される。前記保護膜層２４０は、アクリル樹脂などのような有機物質で形成されることができる。
前記共通電極層２５０は、前記保護膜層２４０が形成される前記第２ベース基板２１０上に形成される。前記共通電極層２５０は、前記第２切開パターン２５２を含む。前記共通電極層２５０は、前記画素電極ＰＥと同一の透明な導電性物質で形成されることができる。
前記液晶層３００は、前記アレイ基板１００及び前記対向基板２００の間に介在され、複数の液晶（図示せず）を含む。前記液晶は、前記画素電極ＰＥ及び前記共通電極層２５０の間に印加される電気場によって配列されることができる。配列された前記液晶は、外部より印加される光の透過率を調節することができる。前記光は、前記表示パネル５００の下部より提供されるバックライトであることができる。
前記第１偏光板４１０は、前記アレイ基板１００と結合する。前記第１偏光板４１０は、前記第１ベース基板１１０が前記第２ベース基板２１０と向い合う面の反対面に付着される。前記第１偏光板４１０は、第１偏光軸を有する。前記第１偏光軸の方向は、例えば、図１（ａ）に図示される前記第２方向Ｄ２であることができる。前記単位パターンの前記第１傾斜部１２１ａは、前記第１偏光軸を基準に、０°〜４５°傾くことができる。例えば、第１傾斜部１２１ａの第１偏光軸に対する傾きが０°の場合は、前記第１傾斜部１２１ａは、前記第１偏光軸の方向である第２方向Ｄ２に沿って形成されることができる。
前記第２偏光板４２０は、前記対向基板２００と結合し、前記第１偏光板４１０と対向する。前記第２偏光板４２０は、前記第２ベース基板２１０が前記第１ベース基板１１０と向かい合う面の反対側の面に付着される。前記第２偏光板は、第２偏光軸を有する。前記第２偏光軸の方向は、前記第１偏光軸の方向と概ね直交する方向である。例えば、前記第２偏光軸の方向は、図１（ａ）に図示される前記第１方向Ｄ１であることができる。前記単位パターンの前記第２傾斜部１２１ｂは、前記第２偏光軸を基準に約０°〜約４５°傾くことができる。この際、前記第２傾斜部１２１ｂは、前記第１傾斜部１２１ａと約４５°〜約１３５°の傾斜をなす。例えば、第２傾斜部１２１ｂの第２偏光軸に対する傾きが０°の場合は、前記第２傾斜部１２１ｂは、前記第２偏光軸の方向である第１方向Ｄ１に沿って形成されることができる。
本発明によれば、光遮断配線１２２によって液晶が前記第１偏光軸及び／または前記第２偏光軸の方向と同一あるいは類似に配列されることができる。よって、漏れ光を最小化し、対比率を向上させることによって表示品質を向上させることができる。
図１１及び図１５は、図１０に図示されるアレイ基板を製造する方法を説明する平面図である。図１２、図１３、図１４、及び図１５は、図１０に図示されるアレイ基板を製造する方法を説明する断面図である。
図１１〜図１５において、図１（ａ）及び図１０と同一の部材は同一の参照符号をもって示して同一の名称で説明し、重複される詳細な説明は省略する。
図１１及び図１２を参照すれば、第１ベース基板１１０上にゲートパターンを形成する。
具体的に、前記第１ベース基板１１０上にゲート金属層（図示せず）を形成する。前記ゲート金属層は、例えば、写真腐刻工程を通じてパターニングし、前記ゲートパターンを形成することができる。前記ゲートパターンは、第１ゲート配線ＧＬ１、第２ゲート配線ＧＬ２、ストレージ配線ＳＬ、及び光遮断配線１２２を含む。
前記第１ゲート配線ＧＬ１及び前記第２ゲート配線ＧＬ２は、互いに平行に形成され、前記第１ゲート配線ＧＬ１、及び前記第２ゲート配線ＧＬ２の間に前記ストレージ配線ＳＬ及び前記光遮断配線１２２が形成される。前記光遮断配線１２２は、前記第１ゲート配線ＧＬ１及び前記第２ゲート配線ＧＬ２に対して斜線方向に形成される。前記光遮断配線１２２は、前記ストレージ配線ＳＬとつながる。
図１３を参照すれば、前記ゲートパターンを含む前記第１ベース基板１１０上にゲート絶縁層１３０、活性層１４０、及びソース金属層１５０を形成する。
具体的に、前記ゲートパターンが形成される前記第１ベース基板１１０上に前記ゲート絶縁層１３０を形成し、前記ゲート絶縁層１３０が前記ゲートパターンをカバーする。
前記ゲート絶縁層１３０が形成される前記第１ベース基板１１０上に前記活性層１４０を形成する。前記活性層１４０は、順次に積層される半導体層１４２及びオーミックコンタクト層１４４を含むことができる。一例として、前記半導体層１４２は、非結晶シリコン（ｎ＋ａ‐Ｓｉ）として形成されることができ、前記オーミックコンタクト層１４４は、ｎ形の不純物が高濃度でドーピングされたｎ形の非結晶シリコン（ｎ＋ａ‐Ｓｉ）として形成されることができる。
続いて、前記活性層１４０が形成される第１ベース基板１１０上に前記ソース金属層１５０を形成する。
図１４を参照すれば、第１アクティブパターンＡ１、第２アクティブパターンＡ２、及びソースパターンを形成する。
具体的に、前記活性層１４０及び前記ソース金属層１５０を半透光部またはスリット部を含む１つのマスクを利用して写真腐刻工程を通じてパターニングすることによって、前記第１アクティブパターンＡ１、前記第２アクティブパターンＡ２、及び前記ソースパターンを形成することができる。前記ソースパターンは、第１データ配線ＤＬ１、第２データ配線ＤＬ２、第１スイッチング素子１０及び第２スイッチング素子２０を含む。前記第１スイッチング素子１０はデュアルソース電極ＤＳＥ、第１ドレイン電極ＤＥ１及び第２ドレイン電極ＤＥ２を含み、前記第２スイッチング素子２０は、ソース電極ＳＥ及び第３ドレイン電極ＤＥ３を含む。
前記デュアルソース電極ＤＳＥと前記第１ドレイン電極ＤＥ１の間に前記第１アクティブパターンＡ１の前記半導体層１４２が露出され、前記デュアルソース電極ＤＳＥと前記第２ドレイン電極ＤＥ２の間に前記第１アクティブパターンＡ１の前記半導体層１４２が露出されることができる。また、前記ソース電極ＳＥと前記第３ドレイン電極ＤＥ３の間に前記第２アクティブパターンＡ２の前記半導体層１４２が露出されることができる。
これとは別に、前記第１アクティブパターンＡ１及び前記第２アクティブパターンＡ２を１つのマスクを利用して形成した後、前記ソース金属層１５０を形成し、前記ソース金属層１５０を前記１つのマスクと別のマスクを利用してパターニングし、前記ソースパターンを形成することができる。
図１５を参照すれば、前記ソースパターンが形成される前記第１ベース基板１１０上にパシベーション層１６０及び透明電極層１７０を形成する。
前記パシベーション層１６０を前記ソースパターンが形成される第１ベース基板１１０上に形成し、前記パシベーション層１６０を写真腐刻工程を通じてパターニングして第１コンタクトホールＣＮＴ１、第２コンタクトホールＣＮＴ２、及び第３コンタクトホールＣＮＴ３を形成する。
続いて、前記第１〜第３コンタクトホール（ＣＮＴ１〜ＣＮＴ３）を含む前記パシベーション層１６０が形成される第１ベース基板１１０上に透明電極層１７０を形成する。前記透明電極層１７０は、前記第１〜第３コンタクトホール（ＣＮＴ１〜ＣＮＴ３）を通じて第１ドレイン電極ＤＥ１、前記第２ドレイン電極ＤＥ２、及び第３ドレイン電極ＤＥ３とコンタクトすることができる。
図１６を参照すれば、前記透明電極層１７０を写真腐刻工程を通じてパターニングし、画素電極ＰＥを形成する。前記画素電極ＰＥは、第１開口パターン１７２、第１サブ電極ＳＰＥ１、前記第１サブ電極ＳＰＥ１と前記第１開口パターン１７２の幅ほど離隔される第２サブ電極ＳＰＥ２を含む。前記第１サブ電極ＳＰＥ１は、前記第１ドレイン電極ＤＥ１と前記第２ドレインＤＥ２と接続され、これにより、前記第１スイッチング素子１０及び前記第２スイッチング素子２０と電気的につながる。前記第２サブ電極ＳＰＥ２は、前記ソース電極ＳＥと接続し、これにより、前記第１スイッチング素子１０と電気的につながる。
これとは別に、前記ソースパターン上に前記パシベーション層１６０及び前記透明電極層１７０を順次に形成し、前記パシベーション層１６０と前記透明電極層１７０を１つのマスクをもってパターニングして前記第１〜第３コンタクトホール（ＣＮＴ１〜ＣＮＴ３）と前記画素電極ＰＥを形成することができる。
図１７は、本発明の実施例２を説明するためのアレイ基板の平面図である。
図１７に図示されるアレイ基板は、画素電極を除いては図１（ａ）に図示される表示パネルと同一の表示パネルを適用することができる。従って、図１７において、図１（ａ）及び図２の本発明の実施例１においての部材と同一の部材は同一の参照符号として示し、重複される説明は省略する。
図１７を参照すれば、アレイ基板１００は、第１ゲート配線ＧＬ１及び第２ゲート配線ＧＬ２、第１データ配線ＤＬ１及び第２データゲート配線ＤＬ２、第１スイッチング素子１０、第１開口パターン１７２を含む画素電極ＰＥ、光遮断配線１２２、ストレージ配線ＳＬ、及び第２スイッチング素子２０を含む。
前記光遮断配線１２２は、前記第１ゲート配線ＧＬ１及び前記第２ゲート配線ＧＬ２に対して傾斜する方向に形成される。前記光遮断配線１２２は、前記傾斜方向に沿って複数の単位パターンが配置されて形成される凸凹パターンを含む。前記光遮断配線１２２は、前記ストレージ配線ＳＬとつながる。
前記画素電極ＰＥは、第１サブ電極ＳＰＥ１、第２サブ電極ＳＰＥ２、及び第１開口を含む。前記第１サブ電極ＳＰＥ１と前記第２サブ電極ＳＰＥ２は、前記第１開口パターン１７２ほど離隔されて形成されることができる。前記第１開口パターン１７２は、前記光遮断配線１２２が形成される領域に形成される。前記第１開口パターン１７２は、前記凸凹パターンと同一の形状でパターニングされて形成される凸凹を含む。前記第１開口パターン１７２の凸凹は、前記光遮断配線１２２の前記凸凹パターンと１対１に対応することができる。
このように、前記凸凹を含む前記第１開口パターン１７２を形成するとともに、前記光遮断配線１２２を形成することにより、液晶が第１偏光軸及び／または前記第２偏光軸の方向と同一または類似に配列されることができる。よって、漏れ光を最小化し、対比率を向上させることによって表示品質を向上させることができる。
以上、本発明の実施例によって詳細に説明したが、本発明はこれに限定されず、本発明が属する技術分野において通常の知識を有するものであれば本発明の思想と精神を離れることなく、本発明を修正または変更できる。
５００ 表示パネル
１０ 第１スイッチング素子
２０ 第２スイッチング素子
１００ アレイ基板
２００ 対向基板
３００ 液晶層
１２２ 光遮断配線
１２１ 単位パターン
１２１ａ 第１傾斜部
１２１ｂ 第２傾斜部
１７２ 第１開口パターン
ＰＥ 画素電極
ＳＰＥ１ 第１サブ電極
ＳＰＥ２ 第２サブ電極
ＳＬ ストレージ配線
２５２ 第２開口パターン
１０ 第１スイッチング素子
２０ 第２スイッチング素子
１００ アレイ基板
２００ 対向基板
３００ 液晶層
１２２ 光遮断配線
１２１ 単位パターン
１２１ａ 第１傾斜部
１２１ｂ 第２傾斜部
１７２ 第１開口パターン
ＰＥ 画素電極
ＳＰＥ１ 第１サブ電極
ＳＰＥ２ 第２サブ電極
ＳＬ ストレージ配線
２５２ 第２開口パターン
Claims (21)
- ゲート配線と、
前記ゲート配線と交差するデータ配線と、
前記ゲート配線及び前記データ配線と電気的に接続される第１スイッチング素子と、
前記第１スイッチング素子と電気的に接続され、開口パターンを有する画素電極と、
前記開口パターンに対応して形成され、凸凹パターンを有する光遮断配線と、を含むアレイ基板。 - 前記開口パターン及び前記光遮断配線は、前記ゲート配線の延在方向に対して傾斜を有する方向に形成されることを特徴とする請求項１記載のアレイ基板。
- 前記開口パターンの形状は、前記凸凹パターンの形状と同一であることを特徴とする請求項２記載のアレイ基板。
- 前記開口パターンの幅は、約３．５μｍ〜約１０μｍであること特徴とする請求項２記載のアレイ基板。
- 前記凸凹パターンは、前記光遮断配線の第１エッジ及び前記第１エッジと対向する第２エッジのうち、少なくとも一のエッジに形成されることを特徴とする請求項２記載のアレイ基板。
- 前記凸凹パターンは、前記光遮断配線の第１エッジ及び前記第１エッジと対向する第２エッジのうち、少なくとも一のエッジから外側に突出する凸形状を有する単位パターンを含むことを特徴とする請求項５記載のアレイ基板。
- 前記凸凹パターンは、前記光遮断配線の第１エッジ及び前記第１エッジと対向する第２エッジのうち、少なくとも一のエッジの内側に向かってくぼんだ凹形状を有する単位パターンを含むことを特徴とする請求項５記載のアレイ基板。
- 前記凸凹パターンは、互いに交差する第１傾斜部及び第２傾斜部を有する単位パターンを含み、
前記第１傾斜部及び第２傾斜部が交差する部分は、角を有する形状又は曲率を有する形状に形成されることを特徴とする請求項５記載のアレイ基板。 - 前記第１傾斜部及び第２傾斜部がなす角度は６０°〜１２０°であることを特徴とする請求項８記載のアレイ基板。
- 第１傾斜部及び第２傾斜部の長さは各々５μｍ〜１０μｍであることを特徴とする請求項８記載のアレイ基板。
- 光遮断配線上の凸凹パターン以外の前記光遮断配線の直線部の幅は２μｍ〜４．０μｍであることを特徴とする請求項８記載のアレイ基板。
- 前記画素電極と重なって前記画素領域に形成され、前記光遮断配線と接続されるストレージ配線をさらに含むことを特徴とする請求項２記載のアレイ基板。
- 前記画素電極は、前記開口パターンによって離隔される第１サブ電極及び第２サブ電極を含み、前記第１サブ電極は、前記第２サブ電極の外側を取り囲むように形成されることを特徴とする請求項１２記載のアレイ基板。
- 前記光遮断配線のエッジは、前記第１サブ電極及び前記第２サブ電極のうち、少なくともある１つのエッジと相接することを特徴とする請求項１３記載のアレイ基板。
- 前記光遮断配線は、前記第１サブ電極及び前記第２サブ電極のうち、少なくともある１つと重なる重なり部をさらに含み、
前記重なり部は、補助ストレージコンデンサー用の電極であることを特徴とする請求項１３記載のアレイ基板。 - 前記第１スイッチング素子は、
前記ゲート配線と重なり、前記データ配線と接続されるデュアルソース電極と、
前記デュアルソース電極と離隔され、前記第１サブ電極と接続される第１ドレイン電極と、
前記デュアルソース電極と離隔され、前記第２サブ電極と接続される第２ドレイン電極と、を含むことを特徴とする請求項１３記載のアレイ基板。 - 前記第１サブ電極と接続されるソース電極及び前記第１サブ電極と重なる第３ドレイン電極を有する第２スイッチング素子をさらに含むことを特徴とする請求項１６記載のアレイ基板。
- ベース基板上に形成される第１ゲート配線及び第２ゲート配線と、
前記第１及び第２ゲート配線と交差するデータ配線と、
前記ベース基板の画素領域に形成され、第１サブ電極と前記第１及び第２ゲート配線に対して傾斜する方向に形成される開口パターンによって前記第１サブ電極と離隔される第２サブ電極を含む画素電極と、
前記第１及び第２サブ電極と重なり、前記第１及び第２ゲート配線と前記データ配線と平行になるように前記画素領域に形成されるストレージ配線と、
前記開口パターンが形成される領域に形成され、前記ストレージ配線とつながり、凸凹パターンを含む光遮断配線と、
前記第１ゲート配線及び前記データ配線と接続され、前記第１サブ電極と接続される第１ドレイン電極及び前記第２サブ電極とコンタクトする第２ドレイン電極を含むデュアルスイッチング素子と、
前記第２ゲート配線及びデータ配線と接続される、前記第２サブ電極と接続されるソース電極及び前記第１サブ電極と重なる第３ドレイン電極を含むスイッチング素子と、を含むことを特徴とするアレイ基板。 - ベース基板上に形成されるゲート配線及びデータ配線と接続されるスイッチング素子、前記スイッチング素子と電気的に接続され、前記ゲート配線に対して傾斜する方向に第１開口パターンが形成される画素電極及び前記第１開口パターンが形成される領域に形成され、互いに交差する第１傾斜部及び第２傾斜部を有する凸凹パターンを有する光遮断配線を含むアレイ基板と、
前記アレイ基板に対向し、前記第１開口パターンとともに液晶ドメインを形成する第２開口パターンを含む共通電極が形成される対向基板と、を含む表示パネル。 - 前記第１傾斜部及び前記第２傾斜部がなす角度は、６０°〜１２０°であることを特徴とする請求項１９記載の表示パネル。
- 前記アレイ基板に付着され、第１偏光軸を含む第１偏光板と、
前記対向基板に付着され、前記第１偏光軸と垂直する第２偏光軸を含む第偏光板をさらに含み、
前記第１傾斜部は、前記第１偏光軸と０°〜４５°をなし、前記第２傾斜部は、前記第２偏光軸と０°〜４５°をなすことを特徴とする請求項２０記載の表示パネル。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020070108792A KR101392741B1 (ko) | 2007-10-29 | 2007-10-29 | 표시 기판 및 이를 포함하는 표시 패널 |
| KR10-2007-0108792 | 2007-10-29 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2009109982A true JP2009109982A (ja) | 2009-05-21 |
| JP2009109982A5 JP2009109982A5 (ja) | 2011-09-08 |
| JP5355952B2 JP5355952B2 (ja) | 2013-11-27 |
Family
ID=40582370
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2008194457A Expired - Fee Related JP5355952B2 (ja) | 2007-10-29 | 2008-07-29 | アレイ基板及びこれを含む表示パネル。 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US20090109384A1 (ja) |
| JP (1) | JP5355952B2 (ja) |
| KR (1) | KR101392741B1 (ja) |
| CN (1) | CN101425520B (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010020317A (ja) * | 2008-07-11 | 2010-01-28 | Samsung Electronics Co Ltd | 表示基板及びこれを有する表示パネル |
| US9170449B2 (en) | 2013-01-28 | 2015-10-27 | Samsung Display Co., Ltd. | Display device |
| CN107621734A (zh) * | 2016-10-21 | 2018-01-23 | 友达光电股份有限公司 | 画素结构 |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103680328B (zh) * | 2013-12-31 | 2015-09-09 | 京东方科技集团股份有限公司 | 阵列基板及显示装置 |
| KR102167715B1 (ko) * | 2014-07-04 | 2020-10-20 | 삼성디스플레이 주식회사 | 표시 장치 |
| CN105185810A (zh) * | 2015-08-07 | 2015-12-23 | 京东方科技集团股份有限公司 | 一种显示基板及其制备方法、显示面板和显示装置 |
| KR101998831B1 (ko) * | 2016-07-29 | 2019-07-11 | 삼성디스플레이 주식회사 | 표시 장치 |
Citations (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004220050A (ja) * | 1997-06-12 | 2004-08-05 | Fujitsu Display Technologies Corp | カラーフィルタ基板、液晶表示装置及びカラーフィルタ基板の製造方法 |
| JP2005062882A (ja) * | 2003-08-13 | 2005-03-10 | Samsung Electronics Co Ltd | 多重ドメイン液晶表示装置及びそれに用いられる表示板 |
| JP2006106739A (ja) * | 2004-09-30 | 2006-04-20 | Chi Mei Optoelectronics Corp | 液晶表示装置 |
| JP2006201775A (ja) * | 2005-01-17 | 2006-08-03 | Samsung Electronics Co Ltd | 薄膜トランジスタ表示板とこれを含む液晶表示装置及びその製造方法 |
| JP2006330499A (ja) * | 2005-05-27 | 2006-12-07 | Sharp Corp | 液晶表示装置及びその焼付き防止方法 |
| JP2006350299A (ja) * | 2005-06-17 | 2006-12-28 | Quanta Display Inc | 垂直配向方式の液晶ディスプレイ |
| JP2007017492A (ja) * | 2005-07-05 | 2007-01-25 | Sony Corp | 液晶表示素子および液晶表示装置 |
| JP2007025661A (ja) * | 2005-07-11 | 2007-02-01 | Chi Mei Optoelectronics Corp | マルチドメイン垂直配向型液晶表示装置 |
| JP2007065185A (ja) * | 2005-08-30 | 2007-03-15 | Victor Co Of Japan Ltd | 反射型液晶表示装置 |
| US20080055506A1 (en) * | 2006-08-31 | 2008-03-06 | Au Optronics Corporation | Liquid crystal display, active matrix substrate and inspection method therefor |
| US20080111955A1 (en) * | 2006-11-10 | 2008-05-15 | Au Optronics Corporation | Pixel structures of color filter substrate, active device array substrate and liquid crystal display panel |
| US20080123044A1 (en) * | 2006-06-23 | 2008-05-29 | Jae Young Oh | Method for fabricating a liquid crystal display device and an LCD device thereby |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100393642B1 (ko) * | 2000-09-14 | 2003-08-06 | 엘지.필립스 엘시디 주식회사 | 광시야각 액정 표시 장치 |
| JP4117148B2 (ja) * | 2002-05-24 | 2008-07-16 | 日本電気株式会社 | 半透過型液晶表示装置 |
| KR101237011B1 (ko) * | 2005-08-02 | 2013-02-26 | 삼성디스플레이 주식회사 | 액정 표시 장치 |
| JP2007086205A (ja) * | 2005-09-20 | 2007-04-05 | Sharp Corp | 表示パネルおよび表示装置 |
| CN102360142B (zh) * | 2005-12-05 | 2016-03-30 | 株式会社半导体能源研究所 | 液晶显示器 |
-
2007
- 2007-10-29 KR KR1020070108792A patent/KR101392741B1/ko not_active IP Right Cessation
-
2008
- 2008-06-13 US US12/138,929 patent/US20090109384A1/en not_active Abandoned
- 2008-07-29 JP JP2008194457A patent/JP5355952B2/ja not_active Expired - Fee Related
- 2008-10-29 CN CN2008101728025A patent/CN101425520B/zh not_active Expired - Fee Related
Patent Citations (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004220050A (ja) * | 1997-06-12 | 2004-08-05 | Fujitsu Display Technologies Corp | カラーフィルタ基板、液晶表示装置及びカラーフィルタ基板の製造方法 |
| JP2005062882A (ja) * | 2003-08-13 | 2005-03-10 | Samsung Electronics Co Ltd | 多重ドメイン液晶表示装置及びそれに用いられる表示板 |
| JP2006106739A (ja) * | 2004-09-30 | 2006-04-20 | Chi Mei Optoelectronics Corp | 液晶表示装置 |
| JP2006201775A (ja) * | 2005-01-17 | 2006-08-03 | Samsung Electronics Co Ltd | 薄膜トランジスタ表示板とこれを含む液晶表示装置及びその製造方法 |
| JP2006330499A (ja) * | 2005-05-27 | 2006-12-07 | Sharp Corp | 液晶表示装置及びその焼付き防止方法 |
| JP2006350299A (ja) * | 2005-06-17 | 2006-12-28 | Quanta Display Inc | 垂直配向方式の液晶ディスプレイ |
| JP2007017492A (ja) * | 2005-07-05 | 2007-01-25 | Sony Corp | 液晶表示素子および液晶表示装置 |
| JP2007025661A (ja) * | 2005-07-11 | 2007-02-01 | Chi Mei Optoelectronics Corp | マルチドメイン垂直配向型液晶表示装置 |
| JP2007065185A (ja) * | 2005-08-30 | 2007-03-15 | Victor Co Of Japan Ltd | 反射型液晶表示装置 |
| US20080123044A1 (en) * | 2006-06-23 | 2008-05-29 | Jae Young Oh | Method for fabricating a liquid crystal display device and an LCD device thereby |
| US20080055506A1 (en) * | 2006-08-31 | 2008-03-06 | Au Optronics Corporation | Liquid crystal display, active matrix substrate and inspection method therefor |
| US20080111955A1 (en) * | 2006-11-10 | 2008-05-15 | Au Optronics Corporation | Pixel structures of color filter substrate, active device array substrate and liquid crystal display panel |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010020317A (ja) * | 2008-07-11 | 2010-01-28 | Samsung Electronics Co Ltd | 表示基板及びこれを有する表示パネル |
| US9170449B2 (en) | 2013-01-28 | 2015-10-27 | Samsung Display Co., Ltd. | Display device |
| US9495041B2 (en) | 2013-01-28 | 2016-11-15 | Samsung Display Co., Ltd. | Display device |
| CN107621734A (zh) * | 2016-10-21 | 2018-01-23 | 友达光电股份有限公司 | 画素结构 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR101392741B1 (ko) | 2014-05-09 |
| KR20090043114A (ko) | 2009-05-06 |
| CN101425520B (zh) | 2013-03-27 |
| CN101425520A (zh) | 2009-05-06 |
| US20090109384A1 (en) | 2009-04-30 |
| JP5355952B2 (ja) | 2013-11-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4469004B2 (ja) | 液晶ディスプレイ装置用アレー基板及びその製造方法 | |
| KR101320494B1 (ko) | 수평전계방식 액정표시장치 및 그 제조방법 | |
| US8547517B2 (en) | Liquid crystal display device | |
| KR100961946B1 (ko) | 수직 배향형 액정 표시 장치 | |
| JP4713904B2 (ja) | 薄膜トランジスタ表示板及びその製造方法 | |
| TWI401514B (zh) | 平面切換模式液晶顯示器及其製造方法 | |
| US10809559B2 (en) | Liquid crystal display device and method of fabricating the same | |
| KR101799492B1 (ko) | 액정표시장치 | |
| KR101112543B1 (ko) | 다중 도메인 박막 트랜지스터 표시판 | |
| JP5355952B2 (ja) | アレイ基板及びこれを含む表示パネル。 | |
| KR101980774B1 (ko) | 컬러필터를 가지는 박막트랜지스터 기판 및 그 제조 방법 | |
| JP2005055897A (ja) | 多重ドメイン液晶表示装置 | |
| JP4733363B2 (ja) | 液晶表示装置 | |
| KR101362960B1 (ko) | 액정표시장치와 그 제조방법 | |
| KR101323477B1 (ko) | 액정표시장치 및 그 제조 방법 | |
| JP2004348131A5 (ja) | ||
| KR20100059508A (ko) | 액정표시장치의 패드부 | |
| KR20130030975A (ko) | 액정표시장치 | |
| KR20100066219A (ko) | 액정표시장치 및 그 제조방법 | |
| KR101423909B1 (ko) | 표시 기판 및 이를 구비하는 액정 표시 장치 | |
| US8294862B2 (en) | Liquid crystal display device and method of fabricating the same | |
| JP2005182048A (ja) | 多重ドメイン薄膜トランジスタ表示板及びこれを含む液晶表示装置 | |
| KR101490774B1 (ko) | 에프에프에스 모드 액정표시장치 | |
| KR20060038148A (ko) | 액정표시장치 및 그 제조방법 | |
| KR102623558B1 (ko) | 표시 장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110725 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110725 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20110725 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120622 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20121213 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130220 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130322 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130409 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130708 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130730 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130828 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |