CN101425520A - 阵列基板和具有阵列基板的显示面板 - Google Patents

阵列基板和具有阵列基板的显示面板 Download PDF

Info

Publication number
CN101425520A
CN101425520A CNA2008101728025A CN200810172802A CN101425520A CN 101425520 A CN101425520 A CN 101425520A CN A2008101728025 A CNA2008101728025 A CN A2008101728025A CN 200810172802 A CN200810172802 A CN 200810172802A CN 101425520 A CN101425520 A CN 101425520A
Authority
CN
China
Prior art keywords
electrode
sub
light blocking
array base
base palte
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2008101728025A
Other languages
English (en)
Other versions
CN101425520B (zh
Inventor
金寿桢
金洸贤
李南锡
许政旭
郑智允
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN101425520A publication Critical patent/CN101425520A/zh
Application granted granted Critical
Publication of CN101425520B publication Critical patent/CN101425520B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/13624—Active matrix addressed cells having more than one switching element per pixel
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1337—Surface-induced orientation of the liquid crystal molecules, e.g. by alignment layers
    • G02F1/133707—Structures for producing distorted electric fields, e.g. bumps, protrusions, recesses, slits in pixel electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134345—Subdivided pixels, e.g. for grey scale or redundancy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Geometry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Liquid Crystal (AREA)
  • Ceramic Engineering (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明涉及阵列基板和具有阵列基板的显示面板。一种阵列基板包括：栅极线；数据线，基本垂直于该栅极线交叉设置；第一开关元件，电连接至该栅极线和该数据线；像素电极，电连接至该第一开关元件且形成于像素区域中，该像素电极具有开口图案；以及光阻挡布线，对应于该开口图案设置，该光阻挡布线包括凹凸图案。

Description

阵列基板和具有阵列基板的显示面板
技术领域
本发明涉及一种阵列基板和具有该阵列基板的显示面板。更特别地，本发明涉及用于液晶显示器(LCD)的阵列基板和具有该阵列基板的显示面板。
背景技术
通常，液晶显示面板包括阵列基板、对向基板和液晶层。阵列基板包括用于驱动多个像素区域每个的多个开关元件例如薄膜晶体管(TFT)、及电连接到薄膜晶体管的多个像素电极。对向基板面向阵列基板且包括多个彩色滤光片(color filter)。液晶层设置在阵列基板和对向基板之间。
液晶层包括具有光和电性质的液晶分子，例如各向异性折射率和各向异性介电常数。当数据电压施加到阵列基板的像素电极时，在像素电极和对向基板的公共电极之间产生电场，从而改变液晶层中液晶分子的取向。当液晶分子的取向被改变时，液晶层的光透射率发生改变。液晶的这种性质可用来显示图像。为了增加LCD面板的视角，发展了图案化垂直配向(patternedvertical alignment，PVA)模式的LCD装置，其具有形成在像素电极中的开口图案。近来，像素电极被划分为两个子电极(sub-electrode)以实现PVA模式LCD装置，从而不同的电压可分别施加到两个子电极。为了施加不同的电压到子电极，可使用两个不同的TFT或一个TFT和一个升压电容(voltage up capacitor)。
在具有包括多个子电极的像素电极的阵列基板中，在子电极彼此间隔开的区域中开口率下降。为了增大开口率，连接到存储线的金属图案形成在间隔区域中。
但是，靠近金属图案的液晶分子是倾斜的。特别地，当金属图案相对于像素区域的栅极线沿倾斜方向形成时，液晶分子布置于金属图案中从而液晶分子的方向相对于偏振轴(polarizing axis)被扭曲。因此，从液晶面板下部提供的背光通过间隔区域泄漏，由此产生光泄漏。光泄漏会降低LCD面板的显示质量。
发明内容
本发明一示例性实施例提供一种阵列基板，其通过最小化光泄漏而提高了显示质量。
本发明的示例性实施例还提供一种显示面板，其具有上述阵列基板示例性实施例。
在本发明一示例性实施例中，阵列基板包括：栅极线、交叉该栅极线的数据线、电连接至该栅极线和数据线的第一开关元件、电连接至第一开关元件并包括开口图案的像素电极、以及与该开口图案对应地设置的光阻挡布线。该光阻挡布线包括凹凸图案。
在一示例性实施例中，当从平面图观察时，该开口图案和该光阻挡布线可相对于所述栅极线沿对角线方向设置。
在一示例性实施例中，该开口图案的形状可基本等于该光阻挡布线的形状。
在一示例性实施例中，当从平面图观察时，该凹凸图案可设置在该光阻挡布线的第一边缘部分和该光阻挡布线的与该第一边缘部分基本相对的第二边缘部分中的至少一个上。
在一示例性实施例中，该阵列基板还可包括设置得像素电极交叠其至少一部分的储存线，该储存线电连接至该光阻挡布线。
在本发明另一示例性实施例中，阵列基板包括：设置在基底上的第一和第二栅极线、基本垂直于该第一和第二栅极线设置的数据线、包括第一子电极和通过相对于该第一和第二栅极线沿对角方向形成的开口图案与该第一子电极间隔开的第二子电极的像素电极、被第一和第二子电极交叠的储存线(其中部分储存线可设置得基本平行于第一和第二栅极线以及数据线之一)、对应于该开口图案设置的光阻挡布线(其中该光阻挡布线可电连接至该储存线)、包括凹凸图案的凹凸布线、电连接至第一栅极线和数据线的双开关单元(其包括接触第二子电极的第一漏电极)、以及电连接至第二栅极线和数据线的开关元件(其包括接触第二子电极的源电极和第三漏电极，该第三漏电极交叠该第一子电极)。
在本发明又一示例性实施例中，显示面板包括：阵列基板，包括电连接至设在基底上的栅极线和设在该基底上的数据线的开关元件、电连接至该开关元件的像素电极(该像素电极具有相对于该栅极线沿对角线形成于其上的第一开口图案)、以及对应于该开口图案设置的光阻挡布线(其包括凹凸图案，该凹凸图案具有彼此成一角度设置的第一倾斜部分和第二倾斜部分)；以及基本对立于该阵列基板设置的对向基板，该对向基板包括其上形成有第二开口图案的公共电极，其中该第二开口图案与该第一开口图案定义液晶畴域(domain)。
在一示例性实施例中，该第一倾斜部分和该第二倾斜部分之间的角度可以是约60度到约120度。
在一示例性实施例中，该显示面板还可包括附到该阵列基板的第一偏振板以及附到该对向基板的第二偏振板，该第一偏振板具有第一偏振轴且该第二偏振板具有基本垂直于该第一偏振轴的第二偏振轴，其中该第一倾斜部分相对于该第一偏振轴以大约0度到大约45度角设置，该第二倾斜部分相对于该第二偏振轴以大约0度到大约45度角设置。
根据阵列基板的示例性实施例和具有该阵列基板示例性实施例的显示面板的示例性实施例，光阻挡布线对应于开口图案设置，由此沿偏振轴方向排列液晶分子。因此，光泄漏被最小化，显示面板的对比度增加，从而显示质量可被提高。
附图说明
通过结合附图参考下面的详细描述，本发明的以上和其他优点会变得显然，附图中：
图1是平面图，示出根据本发明的显示面板的示例性实施例；
图2是放大平面图，示出图1的光阻挡布线的示例性实施例；
图3是放大平面图，示出图2的光阻挡布线示例性实施例与像素电极示例性实施例之间的位置；
图4至图9是放大平面图，示出根据本发明的光阻挡布线的示例性实施例；
图10是沿图1的线I-I’和线II-II’的横截面图；
图11A和图15是平面图，示出制造图1和图10所示的阵列基板示例性实施例的方法示例性实施例；
图11B、图12、图13和图14是横截面图，示出图10的阵列基板的示例性实施例；
图16是平面图，示出根据本发明的阵列基板的另一示例性实施例。
具体实施方式
下面将参照附图更充分地描述本发明，附图中示出本发明的实施例。但是，本发明可以以许多不同的形式体现，且不应解释为局限于这里阐述的实施例。而是，提供这些实施例以使本公开彻底和完整，且向本领域技术人员充分传达本发明的范围。相似的附图标记始终表示相似的元件。
应理解，当一元件被称为在另一元件或层“上”时，它可以直接在另一元件上，或者其间可存在居间元件。相反，当一元件被称为“直接在”另一元件“上”时，则没有居间元件存在。这里使用时，术语“和/或”包括相关所列项的一个或更多的任意和全部组合。
将理解，尽管术语第一、第二、第三等可在这里用来描述各种元件、部件、区域、层和/或部分，但是这些元件、部件、区域、层和/或部件不应被这些术语限制。这些术语仅用于将一个元件、部件、区域、层或部分与另一元件、部件、区域、层或部分区别开。因此，下面描述的第一元件、部件、区域、层或部分亦可被称为第二元件、部件、区域、层或部分而不偏离本发明的教导。
空间相关术语例如“下面”、“下方”、“下”、“上方”、“上”等可在这里用来简单描述图中所示的一个元件或特征相对于另一元件(或多个元件)或特征(或多个特征)的关系。将理解，空间相关术语意在涵盖除了图示取向之外器件在使用或操作中的不同取向。例如，如果图中的器件被倒置，则描述为在其它元件或特征下方或下面的元件会取向为在其他元件或特征上方。因此，示范性术语“下方”可涵盖上方和下方两种取向。器件可另外地取向(旋转90度或在其它取向)，相应地理解这里使用的空间相关描述语。
这里使用的术语仅用于描述特定实施例，而无意限制本发明。这里使用时，单数形式“一”、“一个”和“该”意在也包含复数形式，除非上下文清楚地另外描述。还将理解，本说明书中使用时术语“包括”和/或“由...构成”指明所述特征、区域、整体、步骤、操作、元件和/或部件的存在，但是不排除一个或更多其它特征、区域、整体、步骤、操作、元件、部件、和/或它们的组的存在或添加。
这里参照示意性示出本发明理想实施例的横截面示图来描述本发明的示例性实施例。如此，由于例如制造技术和/或容差，所示形状的变化是可以预期的。因此，本发明的实施例不应理解为局限于这里示出的区域的特定形状，而是将包括例如制造导致的形状偏差。例如，示出或描述为平的区域通常可具有粗糙和/或非线性特征。此外，示出的尖角可被圆化。因此，图中所示区域本质上是示意性的，它们的形状无意示出区域的精确形状且无意限制本发明的范围。
除非另外定义，这里使用的所有术语(包括技术术语和科学术语)具有本发明所属领域的一般技术人员一般理解的含义。还将理解，术语例如一般使用的字典中定义的那些应理解为具有与其在相关领域背景中的含义相同的意义，不应以理想化或过于正式的意义理解，除非这里明确如此定义。
下面将参照附图对本发明进行更详细的描述。
图1是平面图，示出根据本发明的显示面板500的示例性实施例。
图1主要示出形成在第一基底上的元件，还示出形成于面向第一基底的第二基底上的第二开口图案252的定位。
参照图1，根据本发明的显示面板500的示例性实施例包括第一和第二栅极线GL1和GL2、第一和第二数据线DL1和DL2、第一开关元件10、其中形成有第一开口图案172的像素电极PE、以及光阻挡布线122。显示面板500还包括储存线SL、第二开关元件20和第二开口图案252。
第一栅极线GL1沿显示面板500的第一方向D1延伸，第二栅极线GL2基本平行于第一栅极线GL1设置且在与第一方向D1不同的D2方向上与第一栅极线GL1间隔开。第一方向D1可基本垂直于第二方向D2。
第一数据线DL1沿第二方向D2延伸从而交叉第一和第二栅极线GL1和GL2。第二数据线DL2基本平行于第一数据线DL1设置且在第一方向D1上与第一数据线DL1间隔开。第二数据线DL2也交叉第一和第二栅极线GL1和GL2。尽管数据线DL1和DL2交叉栅极线GL1和GL2，但它们从其电绝缘。
第一开关元件10电连接至第一栅极线GL1和第二数据线DL2。第一开关元件10通过施加到第一栅极线GL1的第一栅极信号导通。第一开关元件10电连接至像素电极PE。
第一开关元件10包括从第二数据线延伸且交叠第一栅极线GL1的双源电极(dual source electrode)DSE、第一漏电极DE1和第二漏电极DE2。双源电极DSE可形成W形。第一漏电极DE1和第二漏电极DE2与双源电极DSE间隔开。第一和第二漏电极DE1和DE2电连接至像素电极PE。
第一有源图案A1设置在双源电极DSE和第一漏电极DE1之间，也在设置在双源电极DSE和第二漏电极DE2之间。第一和第二漏电极DE1和DE2通过第一有源图案A1电连接至双源电极DSE，从而当第一栅极信号施加到第一栅极线GL1时，施加到第二数据线DL2的数据信号可被传送到第一和第二漏电极DE1和DE2。
在一示例性实施例中，像素电极PE可设置在像素区域P内。例如，像素电极PE可形成于第一和第二数据线DL1和DL2以及第一和第二栅极线GL1和GL2界定的区域中，然而形成像素电极PE的区域也可被另外地定义。当从上面看时，像素区域P可具有矩形形状。第一开口图案172形成于像素区域P中以形成像素区域P的液晶畴域(domain)。像素电极PE包括第一子电极SPE1和第二子电极SPE2。
第一开口图案172相对于第一和第二栅极线GL1和GL2沿倾斜方向形成于像素区域P中，如平面图所示。第一开口图案172沿第三方向延伸，其中第三方向设置于第一方向D1和第二方向D2之间。例如，第一开口图案172可沿着与第一和第二栅极线GL1和GL2以及第一和第二数据线DL1和DL2成约45度角的第三方向延伸。第一开口图案172可具有由两条对角线定义的V形或U形。
第一子电极SPE1可形成为在至少三个侧面围绕第二子电极SPE2。第一子电极SPE1与第二子电极SPE2间隔开第一开口图案172的宽度。第一子电极SPE1通过第一接触孔CNT1接触第一漏电极DE1。第二子电极SPE2通过第二接触孔CNT2接触第二漏电极DE2。因此，第一和第二子电极SPE1和SPE2电连接至第一开关元件10。
光阻挡布线122形成于形成第一开口图案172的区域中。在一示例性实施例中，光阻挡布线122可电耦接至储存线SL。光阻挡布线122顺着第一开口图案172沿第一开口图案172的长度方向延伸。
下面，将参照图2和图3进一步详细描述根据本发明的光阻挡布线122的示例性实施例。
图2是放大平面图，示出图1的光阻挡布线的示例性实施例。
参照图1和图2，根据本发明的光阻挡布线122的示例性实施例形成于形成第一开口图案172的区域中。光阻挡布线122顺着第一开口图案172沿第一开口图案172的长度方向延伸。在一示例性实施例中，光阻挡布线122的宽度是约5μm至约10μm。
光阻挡布线122包括凹凸图案，该凹凸图案形成于沿第一开口图案172的长度方向延伸的第一边缘部分ED1和与第一边缘部分ED1相反的第二边缘部分ED2处。第一边缘部分ED1邻近第一子电极SPE1，第二边缘部分ED2邻近第二子电极SPE2。
凹凸图案包括多个单位形状121。单位形状121通过第一和第二边缘部分ED1和ED2形成以定义根据本发明的光阻挡布线122的示例性实施例的凹凸图案。单位形状121被重复设置以定义凹凸图案。凹凸图案可包括单位形状121的形成于第一边缘部分ED1处的第一图案、以及单位形状121的形成于第二边缘部分ED2处的第二图案。当从平面图观察时，第一和第二图案可彼此连接。于是，根据本发明的光阻挡布线122的示例性实施例的形状可包括基本Z字形(zigzag shape)。在一示例性实施例中，光阻挡布线122的宽度w可为约5-10μm，除了凹凸图案以外，光阻挡布线122的直部分的宽度k可为约2-4μm。
单位形状121包括彼此成角度设置的第一倾斜部分121a和第二倾斜部分121b。当从平面图观察时，单位形状121可具有凸形，其中第一和第二倾斜部分121a和121b朝光阻挡布线122的外侧突出。第一倾斜部分121a可沿第二方向D2延伸，第二倾斜部分121b可沿第一方向D1延伸。第一倾斜部分121a和第二倾斜部分121b可在交叉点相交。
第一倾斜部分121a的第一长度x和第二倾斜部分121b的第二长度y每个可为约4-10μm。具有基本相同面积的单位形状可重复设置以定义凹凸图案。供选地，具有基本不同面积的单位形状可重复设置以定义凹凸图案。作为一个例子，单位形状的第一和第二长度x和y可朝向像素电极PE的中心部分减小。作为另一例子，单位形状的第一和第二长度x和y可朝向像素电极PE的中心部分增大。作为一个例子，第一和第二长度x和y可基本彼此相等。作为另一例子，第一和第二长度x和y可基本彼此不同。
在一示例性实施例中，距离z可为约3-10μm，其定义于单位形状的形成于光阻挡布线122的第一边缘部分ED1中的第一倾斜部分121a与单位形状的形成于光阻挡布线122的第二边缘部分ED2中的第二倾斜部分121b之间。在一示例性实施例中，距离z可等于第一长度x和第二长度y。考虑到光阻挡布线122的光阻挡功能，距离z可等于或大于约3μm。
第一边缘部分ED1的第一和第二倾斜部分121a和121b的交叉部分与第二边缘部分ED2的第一和第二倾斜部121a和121b的交叉部分之间的距离可基本等于第一开口图案172的宽度w。在一示例性实施例中，开口图案172的宽度w可为约3.5-10μm。
在一示例性实施例中，第一倾斜部分121a和第二倾斜部分121b之间的交叉角θ可以是大约45度到约135度。当交叉角θ小于约45度或大于约135度时，由于单位形状形成的凹凸图案，光阻挡布线122的总形状为基本矩形形状，从而液晶不沿显示面板500的偏振轴方向布置。
在一示例性实施例中，交叉角θ可以是大约60度到大约120度。在一示例性实施例中，交叉角θ可以是大约90度。根据本发明一示例性实施例，通过光阻挡布线122，液晶分子可沿显示面板500的偏振轴方向布置。
在一示例性实施例中，光阻挡布线122的宽度w等于或小于第一开口图案172的宽度。即，光阻挡布线122的第一和第二边缘部分ED1和ED2分别靠近第一子电极SPE1和第二子电极SPE2形成。在该示例性实施例中，光阻挡布线122未与第一和第二子电极SPE1和SPE2交叠。
在一供选示例性实施例中，光阻挡布线122可与像素电极PE交叠。
图3是放大平面图，示出图2的光阻挡布线的示例性实施例与像素电极之间的位置。
参照图3，第一边缘部分ED1交叠部分第一子电极SPE1，第二边缘部分ED2交叠部分第二子电极SPE2。在图3中，A表示第一边缘部分ED1和第一子电极SPE1发生交叠的区域。下面将描述交叠部分。
示出光阻挡布线122和像素电极PE彼此交叠的交叠区域的A区域可用作辅助储存电容器Cst。考虑该交叠区域的尺寸设计阵列基板100，使得电容的变化可被最小化，其产生于阵列基板100的制造工艺期间的未对准。例如，在一示例性实施例中，当第一开口图案172的宽度w是大约5μm时，交叉部分与第一子电极SPE1的端部之间的距离a可以是大约1.5-1.8μm。这里，交叉部分由第一倾斜部分121a和第二倾斜部分121b定义。
再参照图1，储存线SL形成于像素区域P中。储存线SL包括基本平行于第一和第二栅极线GL1和GL2的部分以及基本平行于第一和第二数据线DL1和DL2的部分。储存线SL形成于第一栅极线GL1和第二栅极线GL2之间。在一示例性实施例中，储存线SL可包括例如U形。储存线SL交叠部分像素电极PE。储存线SL连接至光阻挡布线122。
第二开关元件20电连接至第二栅极线GL2和储存线SL。第二开关元件20通过施加到第二栅极线GL2的第二栅极信号导通。第二开关元件20包括源电极SE和第三漏电极DE3。源电极SE和第三漏电极DE3交叠第二栅极线GL2。源电极SE通过第三接触孔CNT3和第二子电极SPE2接触。第三漏电极DE3交叠储存线SL和第一子电极SPE1。储存线SL和第三漏电极DE3可定义降压电容器(voltage down capacitor)C_down，第三漏电极DE3和第一子电极SPE1可定义升压电容器C_up(见后面的图10)。
第二有源图案A2形成于第二栅极线GL2上。源电极SE和第三漏电极DE3形成于第二有源图案A2上。第三漏电极DE3通过第二有源图案A2电连接至源电极SE。
第二开口图案252形成于公共电极层(未示出)，公共电极层设置地基本相对于像素电极PE。第二开口图案252不直接交叠第一开口图案172，由此与第一开口图案172形成液晶畴域。第二开口图案252包括V形图案和围绕V形图案的对角线形图案。第一开口图案172可设在V形图案和对角线形图案之间。
下面将描述不同的电压施加到第一子电极SPE1和第二子电极SPE2的过程。施加到第一子电极SPE1的电压定义为第一电压，施加到第二子电极SPE2的电压定义为第二电压。
当第一栅极信号施加到第一栅极线GL1时，第一子电极SPE1的第一电压基本等于第二子电极SPE2的第二电压，然后第一第二电压逐渐增大。然后，当第一栅极信号不施加到第一栅极线GL1时，第一子电极SPE1的第一电压基本等于第二子电极SPE2的第二电压，然后第一和第二电压逐渐降低且维持在基本恒定的电压。
然后，当第二栅极信号施加到第二栅极线GL2时，第一子电极SPE1的第一电压逐渐增大到维持在一恒定电压。但是，第二子电极SPE2的第二电压基本维持在第二栅极信号施加到第二栅极线GL2之前它具有的值。
最后，当第二栅极信号不施加到第二栅极线GL2时，第一子电极SPE1的第一电压和第二子电极SPE2的第二电压维持在彼此不同的值。结果，第一子电极SPE1的第一电压相对高于第二子电极SPE2的第二电压。即，第一和第二子电极SPE1和SPE2通过第一开关元件10接收相同的电压，但是第一子电极SPE1的第一电压通过第二开关元件20被增大，从而第一子电极SPE1和第二子电极SPE2可接收基本不同的电压。
图4至图9是放大平面图，示出根据本发明的光阻挡布线的示例性实施例。
如图4所示的多个光阻挡布线可用在图1的显示面板500的示例性实施例中。因此，相同的附图标记用来表示与图1和图2所示的那些相同或相似的部件，涉及以上元件的进一步说明将被省略。
参照图4，根据本发明的光阻挡布线122的示例性实施例包括多个单位形状121，其连续且重复地设置在显示面板500上。在本示例性实施例中，单位形状121具有基本凸起形状。光阻挡布线122可包括单位形状121的形成在第一边缘部分ED1处的第一图案以及单位形状121的形成在第二边缘部分ED2处的第二图案。在一示例性实施例中，第一和第二图案可基本对称地设置在显示面板500上。
在一示例性实施例中，第一倾斜部分121a和第二倾斜部分121b的交叉角θ可以是大约45度到大约135度。在另一示例性实施例中，交叉角θ可以是大约60度到大约120度。在一示例性实施例中，交叉角θ是大约90度。
如图5到图8所示的多个光阻挡布线可用于图1的显示面板500的示例性实施例中。因此，相同的附图标记用来表示与图1和图2所示的那些相同或相似的部件，涉及以上元件的进一步说明将被省略。
参照图5，根据本发明的光阻挡布线122的另一示例性实施例包括凹凸图案，其中多个单位形状121连续且重复地设置在第一边缘部分ED1处。在本示例性实施例中，单位形状121可具有凸起形状。
在本示例性实施例中，光阻挡布线122的第一边缘部分ED1与第一子电极SPE1(图5未显示)的边缘部分接触，从而光阻挡布线122可以不交叠第一子电极SPE1。在一示例性实施例中，第二边缘部分ED2可交叠第二子电极SPE2的边缘部分。在一供选示例性实施例中，第二边缘部分ED2可以不交叠第二子电极SPE2的边缘部分。
在一供选示例性实施例中，光阻挡布线122的第一边缘部分ED1可以还包括交叠第一子电极SPE1的边缘部分的部分。该交叠部分可形成用于定义辅助储存电容器的电极。在一示例性实施例中，第二边缘部分ED2可以交叠第二子电极SPE2的边缘部分。在一供选示例性实施例中，第二边缘部分ED2可以不交叠第二子电极SPE2的边缘部分。
参照图6，根据本发明的光阻挡布线122的又一示例性实施例包括第一图案和第二图案定义的凹凸图案。第一图案是单位形状121连续且重复地设置在第一边缘部分ED1处。第二图案是单位形状121连续且重复地设置在第二边缘部分ED2处。单位形状121可形成于凹凸布线122的基本相对的侧面。在本示例性实施例中，凹凸布线122的第一和第二图案包括设置于单位形状121之间的多个基本平坦部分121c。在一示例性实施例中，设在凹凸图案的第一边缘部分ED1处的单位形状121对应于第二边缘部分ED2上的平坦部分121c，设在第二边缘部分ED2处的单位形状121对应于第一边缘部分ED1上的平坦部分121c。
参照图7，根据本发明的光阻挡布线122的又一示例性实施例包括设置在显示面板500上的多个单位形状121。单位形状121具有凹陷形状，其中第一倾斜部分121a和第二倾斜部分121b朝着光阻挡布线122的内侧凹进。在本示例性实施例中，光阻挡布线122包括单位形状121的形成于第一边缘部分ED1处的第一图案以及单位形状121的形成于第二边缘部分ED2处的第二图案。在一示例性实施例中，单位形状121可包括设在凹凸布线122的两边缘ED1和ED2上的单位形状121之间的多个基本平坦部分121c。在该示例性实施例中，设在第一边缘ED1上的第一图案可设成对应于第二边缘ED2上的平坦部分121c，设在第二边缘ED2上的第二图案可设成对应于第一边缘ED1上的平坦部分121c。
在一示例性实施例中，第一倾斜部分121a和第二倾斜部分121b的交叉角θ可以是大约45度到大约135度。在另一示例性实施例中，交叉角θ是大约60度到大约120度。在又一示例性实施例中，交叉角θ是大约90度。
参照图8，根据本发明的光阻挡布线122的又一示例性实施例包括凹凸图案，其中多个单位形状121连续且重复地设置在第一边缘部分ED1处。在本示例性实施例中，单位形状121具有凹陷形状。
在图5和图8中，凹凸图案形成于光阻挡布线122的第一边缘部分ED1处。在一供选示例性实施例中，凹凸图案可形成于光阻挡布线122的第二边缘部分ED2处。
参照图9，第一倾斜部分121a和第二倾斜部分121b的交叉区域可以被圆化。在这样的示例性实施例中，光阻挡布线122的总体形状可以是波浪形。第一倾斜部分121a和第二倾斜部分121b的交叉区域通过设计或由于形成光阻挡布线122的光刻工艺而可以被圆化。
与图9的单位形状类似，图2至8所示的凹凸图案的单位形状121每个的供选示例性实施例可以在第一和第二倾斜部分121a和121b之间的交叉区域被圆化。
根据本发明一示例性实施例，液晶分子可通过光阻挡布线122排列成相对于显示面板500的偏振轴方向基本平行。因此，光泄漏可被最小化，对比度可得到提高，于是改善显示质量。
图10是沿图1的线I-I’和线II-II’取得的横截面图。
参照图1和图10，显示面板500的示例性实施例包括阵列基板100、对向基板200和液晶层300。显示面板500还包括第一偏振板410和第二偏振板420。
阵列基板100包括形成于第一基底110上的第一和第二栅极线GL1和GL2、第一和第二数据线DL1和DL2、开关元件10、像素电极PE、光阻挡布线122、储存线SL、第二开关元件20、第一有源图案A1和第二有源图案A2。阵列基板110还可包括形成于第一基底110上的栅极绝缘层120和形成于栅极绝缘层120上的钝化层160。
在一示例性实施例中，第一基底110可具有基本平坦形状。在一示例性实施例中，第一基底110包括透明材料例如玻璃、石英、合成树脂或其它类似材料。
栅极图案形成于第一基底110上。该栅极图案包括第一和第二栅极线GL1和GL2、储存线SL和光阻挡布线122。在一示例性实施例中，栅极金属层可形成于第一基底110上，然后栅极金属层可通过已知的光刻工艺被图案化以形成栅极图案。
栅极绝缘层120形成于包括栅极图案的第一基底110上。栅极绝缘层120的示例性实施例可包括例如硅氧化物(SiOx)、硅氮化物(SiNx)和其它类似材料。
第一和第二有源图案A1和A2形成于栅极绝缘层120上。在一示例性实施例中，第一和第二有源图案A1和A2可包括硅。在一示例性实施例中，第一和第二有源图案A1和A2可包括非晶硅(a-Si)和通过向硅基材掺杂具有高浓度的N+杂质而形成的N+非晶硅(n+a-Si)。第一和第二有源图案A1和A2也包括下面更详细讨论的欧姆接触层。
源极图案形成于具有第一和第二有源图案A1和A2的第一基底110上。源极图案包括第一和第二数据线DL1和DL2以及第一和第二开关元件10和20。在一示例性实施例中，源极金属层形成于具有第一和第二有源图案A1和A2的第一基底110上，通过光蚀刻工艺图案化源极金属层以形成源极图案。储存线SL和第三漏电极DE3一起可定义降压电容器C_down。
钝化层160形成于具有源极图案的第一基底110上。第一、第二和第三接触孔CNT1、CNT2和CNT3形成为穿过钝化层160。第一接触孔CNT1暴露第一漏电极DE1的第一端部，第二接触孔CNT2暴露第二漏电极DE2的第一端部，第三接触孔CNT3暴露第二开关元件20的源电极SE的第一端部。在一示例性实施例中，钝化层160可包括硅氧化物(SiOx)或硅氮化物(SiNy)。
像素电极PE形成于具有钝化层160的第一基底110上。像素电极PE可包括透光且导电的材料。在一示例性实施例中，像素电极PE包括氧化铟锡(ITO)、氧化铟锌(IZO)、非晶氧化铟锡(a-ITO)和其它类似材料。第三漏电极DE3和像素电极PE的第一子电极SPE1可定义升压电容器C_up。
在一示例性实施例中，对向基板200包括第二基底210，形成于第二基底210上的光阻挡图案220，彩色滤光片230和公共电极层250。在一示例性实施例中，第二开口图案252形成于公共电极层250上。对向基板200还可包括保护层(overcoating layer)240。
在一示例性实施例中，第二基底210可具有基本相对于第一基底110设置的基本平坦形状。在一示例性实施例中，第二基底210包括透明材料，其示例性实施例包括玻璃、石英、合成树脂和其它类似材料。
光阻挡图案220形成于第二基底210上。在一示例性实施例中，光阻挡图案220可形成于第二基底210上对应于形成第一和第二栅极线GL1和GL2、第一和第二数据线DL1和DL2以及第一和第二开关元件10和20的区域。在一示例性实施例中，光阻挡图案220可包括金属例如铬(Cr)、有机材料或其它类似材料。在另一示例性实施例中，光阻挡图案220可包括含有各种颜料的墨。
彩色滤光片230可对应于像素电极PE形成在第一基底210上。部分彩色滤光片230可交叠光阻挡图案220。在一示例性实施例中，彩色滤光片230可包括包含颜料的有机材料。在该示例性实施例中，颜料可表现色彩例如红色、绿色、蓝色和其它类似颜色。在一示例性实施例中，彩色滤光片230可通过光蚀刻(photo etching)工艺或喷墨印刷工艺形成。
保护层240形成于第二基底210上以覆盖光阻挡图案220和彩色滤光片230。在一示例性实施例中，保护层240可包括有机材料例如丙烯酸树脂(acrylic resin)。
公共电极层250形成于具有保护层240的第二基底210上。公共电极层250包括第二开口图案252。在一示例性实施例中，公共电极层250可包括与像素电极PE的材料类似的透光且导电的材料。
液晶层300设在阵列基板100和对向基板200之间且包括液晶分子(未显示)。液晶分子可根据施加在像素电极PE和公共电极层250之间的电场排列。排列的液晶分子可控制从外界施加的光的透射率。该光可以由布置在显示面板500下部的背光提供。
在一示例性实施例中，第一偏振板410与阵列基板100结合。第一偏振板410附到第一基底110的第一表面。第一基底110的第二表面面对第二基底210。第一偏振板410具有第一偏振轴。在一示例性实施例中，第一偏振轴的方向可以是如图1所示的第二方向D2。单位形状的第一倾斜部分121a可相对于第一偏振轴成大约0度到大约45度角。例如，第一倾斜部分121a可以沿第一偏振轴方向形成。供选示例性实施例包括第一偏振板410设置在阵列基板100下方而没有与之结合的配置。
在一示例性实施例中，第二偏振板420与对向基板200结合以面对第一偏振板410。第二偏振板420附到第二基底210的第一表面。第二基底210的第二表面面对第一基底110。第二偏振板420具有第二偏振轴。在一示例性实施例中，第二偏振轴的方向可以基本垂直于第一偏振轴的方向。例如，第二偏振轴的方向可以是图1所示的第一方向D1。在一示例性实施例中，单位形状的第二倾斜部分121b可相对于第二偏振轴成大约0度到大约45度角。在该示例性实施例中，第二倾斜部分121b可相对于第一倾斜部分121a成大约45度到135度角。例如，第二倾斜部分121b可沿第二偏振轴方向形成。
根据本发明的示例性实施例，液晶分子通过光阻挡布线122可沿第一偏振轴方向和/或第二偏振轴方向排列。因此，最小化光泄漏，提高了对比度，由此改善了显示质量。
图11A和图15是平面图，示出制造图1和图10的阵列基板示例性实施例的方法示例性实施例。图11B、图12、图13和图14是横截面图，示出图10的阵列基板的示例性实施例。
在图11至图15中，相同的附图标记表示与图1和图10中相同的元件，因此将省略对相同元件的详细描述。
参照图11A和11B，栅极图案形成于第一基底110上。在一示例性实施例中，栅极金属层(未显示)形成于第一基板110上。在该示例性实施例中，栅极金属层通过已知的光刻工艺被图案化以形成栅极图案。栅极图案包括第一和第二栅极线GL1和GL2、储存线SL以及光阻挡布线122。
第一栅极线GL1和第二栅极线GL2基本彼此平行。储存线SL和光阻挡布线122形成于第一栅极线GL1和第二栅极线GL2之间。光阻挡布线122相对于第一和第二栅极线GL1和GL2沿基本对角线方向形成。光阻挡布线122连接到储存线SL。
参照图12，栅极绝缘层120、有源层140和源极金属层150形成于包括栅极图案的第一基底110上。
例如，栅极绝缘层120形成于具有栅极图案的第一基底110上，从而栅极绝缘层120覆盖栅极图案。
有源层140形成于具有栅极绝缘层120的第一基底110上。在一示例性实施例中，有源层140可包括半导体层142和欧姆接触层144，其中半导体层142设置在欧姆接触层144上。在一示例性实施例中，半导体层142包括非晶硅(a-Si)，欧姆接触层144包括n+非晶硅(n+a-Si)。在一示例性实施例中，在非晶硅层(a-Si)中掺杂高浓度的n+杂质以形成欧姆接触层144。
然后，源极金属层150形成于包括有源层140的第一基底110上。
参照图13，第一有源图案A1、第二有源图案A2和源极图案形成于第一基底110上。
在一示例性实施例中，有源层140和源极金属层150利用包括半透明部分和狭缝部分的一掩模通过光蚀刻工艺被图案化，从而第一和第二有源图案A1和A2以及源极图案可被形成。源极图案包括第一数据线DL1、第二数据线DL2、第一开关元件10和第二开关元件20。在一示例性实施例中，第一开关元件10包括双源电极DSE、第一漏电极DE1和第二漏电极DE2，第二开关元件DE2包括源电极SE和第三漏电极DE3。
在一示例性实施例中，第一有源图案A1的半导体层142可暴露在双源电极DSE和第一漏电极DE1之间，且可暴露在双源电极DSE和第二漏电极DE2之间。第二有源图案A2的半导体层142可暴露在源电极SE和第三漏电极DE3之间。
在一供选示例性实施例中，第一和第二有源图案A1和A2利用一掩模形成，然后源极金属层150被形成。然后，源极金属层150利用所述一掩模和另一掩模被构图，从而可形成源极图案。
参照图14，钝化层160和透明电极层170形成于具有源极图案的第一基底110上。
钝化层160形成于具有源极图案的第一基底110上，然后钝化层160被图案化以形成第一接触孔CNT1、第二接触孔CNT2和第三接触孔CNT3。在一示例性实施例中，该图案化可通过光蚀刻工艺实现。
然后，透明电极层170形成于具有钝化层160的第一基底110上。透明电极层170可通过第一、第二和第三接触孔CNT1、CNT2和CNT3分别接触第一、第二和第三漏电极DE1、DE2和DE3。
参照图15，透明电极层170可被图案化以形成像素电极PE。在一示例性实施例中，图案化可通过光蚀刻工艺进行。像素电极PE包括第一开口图案172、第一子电极SPE1、以及与第一子电极SPE1间隔开第一开口图案172的宽度的第二子电极SPE2。第一子电极SPE1接触第一和第二漏电极DE1和DE2，从而第一子电极SPE1电连接至第一和第二开关元件10和20。第二子电极SPE2接触源电极SE，从而第二子电极SPE2电连接至第一开关元件10。
图16是平面图，示出根据本发明的阵列基板的另一示例性实施例。
图16的阵列基板示例性实施例基本类似于图1的显示面板中的阵列基板，除了像素电极的性质不同之外。因此，图16中使用相同的附图标记来表示与图1和图2所示的那些相同或相似的部件，且因此省略其详细描述。
参照图16，阵列基板100包括第一和第二栅极线GL1和GL2、第一和第二数据线DL1和DL2、第一开关元件10、其上形成有第一开口图案172的像素电极、光阻挡布线122、储存线SL、以及第二开关元件20。
光阻挡布线122相对于第一和第二栅极线GL1和GL2沿对角线方向形成。光阻挡布线122包括具有沿对角线方向的多个单位形状的凹凸图案。光阻挡布线122连接至储存线SL。
像素电极PE包括第一子电极SPE1、第二子电极SPE2和第一开口图案172。第一子电极SPE1可通过第一开口图案172与第二子电极SPE2间隔开。第一开口图案172形成于光阻挡布线122的区域中。不同于前面的示例性实施例，第一开口图案172包括与所述凹凸图案基本相同地成形的多个凹凸图案。在一示例性实施例中，第一开口图案172的凹凸图案可与光阻挡布线122的凹凸图案具有一一对应关系。
如上所述，具有凹凸图案的光阻挡布线122和第一开口图案172被形成，从而液晶分子可通过光阻挡布线122沿着第一偏振轴方向和/或第二偏振轴方向排列。因此，最小化漏光，提高了对比度，由此改善显示质量。
尽管已经描述了本发明的示例性实施例，但要理解的是，本发明不应被这些实施例限制，在所附权利要求定义的本发明的思想和范围内，本领域普通技术人员能进行各种改变和修改。

Claims (21)

1.一种阵列基板，包括：
栅极线；
数据线，交叉该栅极线；
第一开关元件，电连接至该栅极线和该数据线；
像素电极，电连接至该第一开关元件，该像素电极包括开口图案；以及
光阻挡布线，对应于该开口图案设置，该光阻挡布线包括凹凸图案。
2.如权利要求1所述的阵列基板，其中当从平面图观察时，该开口图案和该光阻挡布线相对于该栅极线沿对角线方向设置。
3.如权利要求2所述的阵列基板，其中该开口图案的形状与该光阻挡布线的形状基本相同。
4.如权利要求2所述的阵列基板，其中该开口图案的宽度是大约3.5μm至大约10μm。
5.如权利要求2所述的阵列基板，其中当从平面图观察时，该凹凸图案设置于所述光阻挡布线的第一边缘部分和所述光阻挡布线的与该第一边缘部分基本相对的第二边缘部分中的至少一个上。
6.如权利要求5所述的阵列基板，其中当从平面图观察时，该凹凸图案包括单位形状，该单位形状具有远离该光阻挡布线的第一边缘部分和该光阻挡布线的与该第一边缘部分基本相对的第二边缘部分中的至少一个延伸的凸起形状。
7.如权利要求5所述的阵列基板，其中当从平面图观察时，该凹凸图案包括单位形状，该单位形状具有从该光阻挡布线的第一边缘部分和该光阻挡布线的与该第一边缘部分基本相对的第二边缘部分中的至少一个向内凹陷的凹陷形状。
8.如权利要求5所述的阵列基板，其中该凹凸图案包括单位形状，该单位形状具有彼此成角度设置的第一倾斜部分和第二倾斜部分，以及
交叉部分，该第一倾斜部分和该第二倾斜部分在该交叉部分处相交，且该交叉部分具有角形状或圆化形状之一。
9.如权利要求8所述的阵列基板，其中该第一倾斜部分和该第二倾斜部分之间的角度是大约60度到大约120度。
10.如权利要求8所述的阵列基板，其中该第一和第二倾斜部分每个的长度是大约5μm到大约10μm。
11.如权利要求8所述的阵列基板，其中除了该凹凸图案之外，该光阻挡布线的直的部分的宽度是大约2μm到大约4μm。
12.如权利要求2所述的阵列基板，还包括：
存储线，设置得所述像素电极交叠其至少一部分，该存储线电连接至该光阻挡布线。
13.如权利要求12所述的阵列基板，其中该像素电极包括第一子电极和通过该开口图案与该第一子电极间隔开的第二子电极，且其中该第一子电极形成得在至少三个侧面基本围绕该第二子电极。
14.如权利要求13所述的阵列基板，其中该光阻挡布线的边缘部分接触该第一子电极的边缘部分和该第二子电极的边缘部分中的至少一个。
15.如权利要求13所述的阵列基板，其中该光阻挡布线还包括交叠部分，其交叠该第一子电极和该第二子电极中的至少一个。
16.如权利要求13所述的阵列基板，其中该第一开关元件包括：
双源电极，其交叠该栅极线且连接至该数据线；
第一漏电极，与该双源电极间隔开且接触该第一子电极；以及
第二漏电极，与该双源电极间隔开且接触该第二子电极。
17.如权利要求16所述的阵列基板，还包括：
第二开关元件，包括接触该第二子电极的源电极和被该第一子电极交叠的第三漏电极。
18.一种阵列基板，包括：
设置在基底上的第一和第二栅极线；
数据线，交叉该第一和第二栅极线；
像素电极，包括第一子电极和通过开口图案与该第一子电极间隔开的第二子电极，该开口图案相对于该第一和第二栅极线沿对角方向形成；
储存线，被该第一和第二子电极交叠，其中部分该储存线设置得基本平行于该第一和第二栅极线以及该数据线之一；
光阻挡布线，设置得对应于该开口图案，其中该光阻挡布线电连接至该储存线，该光阻挡布线包括凹凸图案；
双开关元件，电连接至该第一栅极线和该数据线，该双开关元件包括接触该第一子电极的第一漏电极和接触该第二子电极的第二漏电极；以及
开关元件，电连接至该第二栅极线和该数据线，该开关元件包括接触该第二子电极的源电极和被该第一子电极交叠的第三漏电极。
19.一种显示面板，包括：
阵列基板，包括：
开关元件，电连接至设置于基底上的栅极线和设置于该基底上的数据线；
像素电极，电连接至该开关元件，该像素电极具有相对于该栅极线沿对角线形成的第一开口图案；以及
光阻挡布线，设置得对应于该开口图案，该光阻挡布线包括凹凸图案，该凹凸图案具有彼此成角度设置的第一倾斜部分和第二倾斜部分；以及
对向基板，设置得基本相对于该阵列基板，该对向基板包括其上形成有第二开口图案的公共电极，其中该第二开口图案与该第一开口图案定义液晶畴域。
20.如权利要求19所述的显示面板，其中该第一倾斜部分和该第二倾斜部分之间的角度是大约60度到大约120度。
21.如权利要求20所述的显示面板，还包括：
第一偏振板，附到该阵列基板，该第一偏振板具有第一偏振轴；以及
第二偏振板，附到该对向基板，该第二偏振板具有基本垂直于该第一偏振轴的第二偏振轴，
其中该第一倾斜部分相对于该第一偏振轴以大约0度到大约45度角设置，该第二倾斜部分相对于该第二偏振轴以大约0度到大约45度角设置。
CN2008101728025A 2007-10-29 2008-10-29 阵列基板和具有阵列基板的显示面板 Expired - Fee Related CN101425520B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020070108792A KR101392741B1 (ko) 2007-10-29 2007-10-29 표시 기판 및 이를 포함하는 표시 패널
KR108792/07 2007-10-29

Publications (2)

Publication Number Publication Date
CN101425520A true CN101425520A (zh) 2009-05-06
CN101425520B CN101425520B (zh) 2013-03-27

Family

ID=40582370

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008101728025A Expired - Fee Related CN101425520B (zh) 2007-10-29 2008-10-29 阵列基板和具有阵列基板的显示面板

Country Status (4)

Country Link
US (1) US20090109384A1 (zh)
JP (1) JP5355952B2 (zh)
KR (1) KR101392741B1 (zh)
CN (1) CN101425520B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015100893A1 (zh) * 2013-12-31 2015-07-09 京东方科技集团股份有限公司 阵列基板及显示装置
CN110928447A (zh) * 2016-07-29 2020-03-27 三星显示有限公司 显示装置

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100007081A (ko) * 2008-07-11 2010-01-22 삼성전자주식회사 표시 기판 및 이를 갖는 표시 패널
EP3543779B1 (en) 2013-01-28 2023-04-05 Samsung Display Co., Ltd. Display device
KR102167715B1 (ko) * 2014-07-04 2020-10-20 삼성디스플레이 주식회사 표시 장치
CN105185810A (zh) * 2015-08-07 2015-12-23 京东方科技集团股份有限公司 一种显示基板及其制备方法、显示面板和显示装置
US10101609B2 (en) * 2016-10-21 2018-10-16 A.U. Vista, Inc. Pixel structure utilizing nanowire grid polarizers with multiple domain vertical alignment

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW589504B (en) * 1997-06-12 2004-06-01 Sharp Kk Liquid crystal display device
KR100393642B1 (ko) * 2000-09-14 2003-08-06 엘지.필립스 엘시디 주식회사 광시야각 액정 표시 장치
JP4117148B2 (ja) * 2002-05-24 2008-07-16 日本電気株式会社 半透過型液晶表示装置
US7206048B2 (en) * 2003-08-13 2007-04-17 Samsung Electronics Co., Ltd. Liquid crystal display and panel therefor
TWI261712B (en) * 2004-09-30 2006-09-11 Chi Mei Optoelectronics Corp Liquid crystal display
KR101133760B1 (ko) 2005-01-17 2012-04-09 삼성전자주식회사 박막 트랜지스터 표시판 및 이를 포함하는 액정 표시 장치
JP4767588B2 (ja) * 2005-05-27 2011-09-07 シャープ株式会社 液晶表示装置
TWI304906B (en) * 2005-06-17 2009-01-01 Au Optronics Corp A va type liquid crystal display
JP2007017492A (ja) * 2005-07-05 2007-01-25 Sony Corp 液晶表示素子および液晶表示装置
TWI330735B (en) * 2005-07-11 2010-09-21 Chi Mei Optoelectronics Corp Multi-domain vertical alignment lcd
KR101237011B1 (ko) * 2005-08-02 2013-02-26 삼성디스플레이 주식회사 액정 표시 장치
JP2007065185A (ja) * 2005-08-30 2007-03-15 Victor Co Of Japan Ltd 反射型液晶表示装置
JP2007086205A (ja) * 2005-09-20 2007-04-05 Sharp Corp 表示パネルおよび表示装置
CN102360142B (zh) * 2005-12-05 2016-03-30 株式会社半导体能源研究所 液晶显示器
KR101245991B1 (ko) * 2006-06-23 2013-03-20 엘지디스플레이 주식회사 액정표시장치 및 그 제조 방법
TWI287685B (en) * 2006-08-31 2007-10-01 Au Optronics Corp Liquid crystal display, active matrix substrate and test method therefor
TWI333564B (en) * 2006-11-10 2010-11-21 Au Optronics Corp Pixel structures of a color filter substrate, an active device array substrate, and a liquid crystal display panel

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015100893A1 (zh) * 2013-12-31 2015-07-09 京东方科技集团股份有限公司 阵列基板及显示装置
US9559126B2 (en) 2013-12-31 2017-01-31 Boe Technology Group Co., Ltd. Array substrate and display device
CN110928447A (zh) * 2016-07-29 2020-03-27 三星显示有限公司 显示装置
CN110928447B (zh) * 2016-07-29 2023-10-03 三星显示有限公司 显示装置

Also Published As

Publication number Publication date
JP2009109982A (ja) 2009-05-21
KR101392741B1 (ko) 2014-05-09
KR20090043114A (ko) 2009-05-06
CN101425520B (zh) 2013-03-27
US20090109384A1 (en) 2009-04-30
JP5355952B2 (ja) 2013-11-27

Similar Documents

Publication Publication Date Title
US9281320B2 (en) Array substrate and liquid crystal display apparatus having the same
EP2149813B1 (en) Array substrate, methods of manufacturing the array substrate, and liquid crystal display device having the array substrate
KR101293950B1 (ko) 표시기판 및 이를 갖는 표시패널
EP2762965B1 (en) Liquid crystal display having multiple pixel regions for improved transmittance
US7714970B2 (en) Liquid crystal display device having a pixel including four sub-pixels
US7982841B2 (en) Method for manufacturing liquid crystal display device
US6839114B2 (en) Substrate for in-plane switching mode liquid crystal display device with capacitors connected by extending lines and method for fabricating the same
US8144280B2 (en) Liquid crystal display
KR101101021B1 (ko) 액정표시장치 및 그 제조방법
CN101425520B (zh) 阵列基板和具有阵列基板的显示面板
KR20030046641A (ko) 액정 표시 장치 및 그의 제조 방법
KR20050014414A (ko) 다중 도메인 액정 표시 장치
KR20090038685A (ko) 액정표시장치
US7804569B2 (en) Panel assembly having a common electrode comprising a plurality of domain dividing members overlapping gate lines and wherein the gate lines overlap a pixel electrode
KR20080100692A (ko) 액정표시장치와 그 제조방법
KR101101007B1 (ko) 액정표시장치
WO2004017129A1 (en) Pixel array for display device and liquid crystal display
KR101170950B1 (ko) 프린지 필드 스위칭 모드 액정표시장치
KR20090005817A (ko) 표시기판 및 이를 갖는 표시패널
KR101197047B1 (ko) 박막 트랜지스터 표시판 및 액정 표시 장치
KR102652369B1 (ko) 표시 장치
KR19980031798A (ko) 평면 구동 방식의 액정 표시 장치 및 그 제조 방법
US10802323B2 (en) Liquid crystal display device
KR20100066233A (ko) 에프에프에스 모드 액정표시장치 및 그 제조방법
KR100607145B1 (ko) 횡전계방식 액정표시장치

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: SAMSUNG MONITOR CO., LTD.

Free format text: FORMER OWNER: SAMSUNG ELECTRONICS CO., LTD.

Effective date: 20121026

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20121026

Address after: Gyeonggi Do, South Korea

Applicant after: Samsung Display Co., Ltd.

Address before: Gyeonggi Do, South Korea

Applicant before: Samsung Electronics Co., Ltd.

C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20130327

Termination date: 20171029