KR101392741B1 - 표시 기판 및 이를 포함하는 표시 패널 - Google Patents

표시 기판 및 이를 포함하는 표시 패널 Download PDF

Info

Publication number
KR101392741B1
KR101392741B1 KR1020070108792A KR20070108792A KR101392741B1 KR 101392741 B1 KR101392741 B1 KR 101392741B1 KR 1020070108792 A KR1020070108792 A KR 1020070108792A KR 20070108792 A KR20070108792 A KR 20070108792A KR 101392741 B1 KR101392741 B1 KR 101392741B1
Authority
KR
South Korea
Prior art keywords
electrode
wiring
sub
pattern
gate
Prior art date
Application number
KR1020070108792A
Other languages
English (en)
Other versions
KR20090043114A (ko
Inventor
김수정
김광현
이남석
허정욱
정지윤
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020070108792A priority Critical patent/KR101392741B1/ko
Priority to US12/138,929 priority patent/US20090109384A1/en
Priority to JP2008194457A priority patent/JP5355952B2/ja
Priority to CN2008101728025A priority patent/CN101425520B/zh
Publication of KR20090043114A publication Critical patent/KR20090043114A/ko
Application granted granted Critical
Publication of KR101392741B1 publication Critical patent/KR101392741B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/13624—Active matrix addressed cells having more than one switching element per pixel
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1337—Surface-induced orientation of the liquid crystal molecules, e.g. by alignment layers
    • G02F1/133707—Structures for producing distorted electric fields, e.g. bumps, protrusions, recesses, slits in pixel electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134345—Subdivided pixels, e.g. for grey scale or redundancy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield

Abstract

표시 품질을 향상시킨 표시 기판 및 이를 포함하는 표시 패널이 개시된다. 표시 기판은 게이트 배선, 게이트 배선과 교차하는 데이터 배선, 게이트 배선 및 데이터 배선과 연결된 제1 스위칭 소자, 제1 스위칭 소자와 전기적으로 연결되어 화소 영역에 형성되고, 개구 패턴이 형성된 화소 전극 및 개구 패턴이 형성된 영역에 형성되고 요철 패턴을 포함하는 요철 배선을 포함한다. 이에 따라, 빛샘을 최소화하고 대비비를 향상시킴으로써 표시 품질을 향상시킬 수 있다.
PVA, 빛샘, 스토리지, 요철, 편광판

Description

표시 기판 및 이를 포함하는 표시 패널{DISPLAY SUBSTRATE AND DISPLAY PANEL HAVING THE SAME}
본 발명은 표시 기판 및 이를 포함하는 표시 패널에 관한 것으로, 더욱 상세하게는 액정표시장치에 이용되는 표시 기판 및 이를 포함하는 표시 패널에 관한 것이다.
일반적으로, 액정표시 패널은 각 화소 영역을 구동하기 위한 스위칭 소자인 박막 트랜지스터 및 상기 박막 트랜지스터와 전기적으로 연결된 화소 전극을 포함하는 박막 트랜지스터 기판과, 상기 박막 트랜지스터 기판과 대향하고 컬러필터들을 포함하는 컬러필터 기판과, 상기 박막 트랜지스터 기판 및 상기 컬러필터 기판 사이에 개재되어 형성된 액정층을 포함한다.
액정표시 패널은 액정층에 전압을 인가하여 광의 투과율을 제어하는 방식으로 화상을 표시한다. 액정표시 패널의 시야각을 향상시키기 위해 화소 전극에 개구 패턴을 형성하여 액정을 제어하는 구조인 PVA(Patterned Vertical Alignment) 구조를 이용하고 있고, 최근에는 박막 트랜지스터의 화소 전극을 두 개의 서브 전극들로 분리하고 서브 전극들에 서로 다른 전압을 인가하는 방법을 이용하고 있다. 서 브 전극들에 서로 다른 전압을 인가하는 방법은 서로 다른 한 쌍의 박막 트랜지스터들을 이용하는 방법, 하나의 박막 트랜지스터 및 업다운 커패시터를 이용하는 방법 등이 있다.
한편, 서브 전극들을 포함하는 화소 전극이 형성된 박막 트랜지스터 기판은 상기 서브 전극들이 서로 이격되어 분리된 영역에 의해 개구율이 감소하게 된다. 개구율을 확보하기 위하여 서브 전극들이 이격된 영역에 스토리지 배선과 연결된 금속 패턴을 형성하고 있다.
그러나, 기판과 상기 금속 패턴 사이의 단차에 의해 상기 금속 패턴과 인접한 액정들이 수직으로 서 있지 못하게 된다. 특히, 상기 금속 패턴이 화소 영역에 게이트 배선에 대하여 사선 방향으로 형성되는 경우에는 상기 금속 패턴을 따라 상기 액정들이 배열되어 편광축의 방향과 틀어지게 된다. 이에 따라, 상기 액정표시 패널의 하부에서 제공되는 백라이트가 상기 서브 전극들이 이격되어 분리된 영역을 통해 새어나옴으로써 빛샘이 발생하게 된다. 상기 빛샘은 액정표시 패널의 표시 품질을 저하시키는 요인이 된다.
이에, 본 발명의 기술적 과제는 이러한 점에서 착안된 것으로 본 발명의 목적은 빛샘을 최소화하여 표시품질을 향상시킨 표시 기판을 제공하는 것이다.
본 발명의 다른 목적은 상기 표시 기판을 포함하는 표시 패널을 제공하는 것이다.
이와 같은 본 발명의 목적을 구현하기 위한 표시 기판은 게이트 배선, 데이터 배선, 제1 스위칭 소자, 화소 전극 및 요철 배선을 포함한다.
상기 게이트 배선과 상기 데이터 배선은 서로 교차한다. 상기 제1 스위칭 소자는 상기 게이트 배선 및 상기 데이터 배선과 연결된다. 상기 화소 전극은 상기 제1 스위칭 소자와 전기적으로 연결되어 화소 영역에 형성되고, 개구 패턴을 포함한다. 상기 요철 배선은 상기 개구 패턴이 형성된 영역에 형성되고, 요철 패턴을 포함한다.
상기 개구 패턴 및 상기 요철 배선은 상기 화소 영역에 상기 게이트 배선에 대하여 산선 방향으로 형성될 수 있다.
상기 개구 패턴은 상기 요철 패턴과 동일한 형상으로 패터닝될 수 있다.
상기 요철 패턴은 상기 요철 배선의 제1 에지 및 상기 제1 에지와 마주하는 제2 에지 중 적어도 어느 하나에 형성될 수 있다.
상기 표시 기판은 스토리지 배선을 더 포함할 수 있다. 상기 스토리지 배선은 상기 화소 전극과 중첩되어 상기 화소 영역에 형성되고, 상기 요철 배선과 연결될 수 있다.
베이스 기판 상에 서로 인접하게 형성된 제1 게이트 배선 및 제2 게이트 배선;또한, 상기한 본 발명의 목적을 구현하기 위한 표시 기판은 상기 제1 및 제2 게이트 배선들과 교차하는 데이터 배선, 상기 베이스 기판의 화소 영역에 형성되고, 제1 서브 전극과 상기 제1 및 제2 게이트 배선들에 대하여 사선 방향으로 형성된 개구 패턴에 의해 상기 제1 서브 전극과 이격된 제2 서브 전극을 포함하는 화소 전극, 상기 제1 및 제2 서브 전극들과 중첩하고, 상기 게이트 배선들 및 상기 데이터 배선과 평행하도록 상기 화소 영역에 형성된 스토리지 배선, 상기 개구 패턴이 형성된 영역에 형성되고, 상기 스토리지 배선과 연결되며, 요철 패턴을 포함하는 요철 배선, 상기 제1 게이트 배선 및 상기 데이터 배선과 연결되고, 상기 제1 서브 전극과 콘택하는 제1 드레인 전극 및 상기 제2 서브 전극과 콘택하는 제2 드레인 전극을 포함하는 듀얼 스위칭 소자 및 상기 제2 게이트 배선 및 데이터 배선과 연결되고, 상기 제2 서브 전극과 콘택하는 소스 전극 및 상기 제1 서브 전극과 중첩된 제3 드레인 전극을 포함하는 스위칭 소자를 포함한다.
또한, 상기한 본 발명의 다른 목적을 구현하기 위한 표시 패널은 제1 표시 기판 및 제2 표시 기판을 포함한다.
상기 제1 표시 기판은 베이스 기판 상에 형성된 게이트 배선 및 데이터 배선과 연결된 스위칭 소자, 상기 스위칭 소자와 전기적으로 연결되고 상기 게이트 배선에 대하여 사선 방향으로 제1 개구 패턴이 형성된 화소 전극 및 상기 제1 개구 패턴이 형성된 영역에 형성되고 서로 교차하는 제1 경사부 및 제2 경사부를 갖는 요철 패턴을 갖는 요철 배선을 포함한다.
상기 제2 표시 기판은 상기 제1 표시 기판과 대향하고, 상기 제1 개구 패턴과 함께 액정 도메인을 형성하는 제2 개구 패턴이 포함하는 공통 전극이 형성된다.
상기 제1 경사부 및 상기 제2 경사부가 이루는 각도는 60˚ 내지 120˚일 수 있다.
상기 표시 패널은 상기 제1 표시 기판에 부착되고, 제1 편광축을 포함하는 제1 편광판; 및 상기 제2 표시 기판에 부착되고, 상기 제1 편광축과 수직한 제2 편광축을 포함하는 제2 편광판을 더 포함할 수 있다. 상기 제1 경사부는 상기 제1 편광축과 0˚내지 45˚를 이루고, 상기 제2 경사부는 상기 제2 편광축과 0˚내지 45˚를 이룰 수 있다.
이와 같은 표시 기판 및 이를 포함하는 표시 패널에 따르면, 요철 배선을 형성함으로써 액정을 편광축의 방향과 동일, 유사한 방향으로 배열할 수 있다. 이에 따라, 빛샘을 최소화하고 대비비를 향상시켜 표시 품질을 향상시킬 수 있다.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 상세한 설명에서 층, 막, 영역, 판 등의 부분이 다른 부분 위에 있다고 할 경우, 이는 다른 부분 바로 위에 있는 경우뿐만 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 층, 막, 영역, 판 등의 부분이 다른 부분 아래 있다고 할 경우, 이는 다른 부분 바로 아래에 있는 경우뿐만 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다.
이하, 첨부한 도면을 참조하여 본 발명의 실시예들에 대해 보다 상세히 설명한다.
도 1은 본 발명의 일 실시예에 따른 표시 패널의 평면도이다.
도 1에 도시된 구성 요소들 중, 제2 개구 패턴(252)을 제외하고는 제1 베이스 기판에 형성되고, 제2 개구 패턴(252)은 상기 제1 베이스 기판과 대향하는 제2 베이스 기판에 형성된다.
도 1을 참조하면, 본 발명의 일 실시예에 따른 표시 패널(500)은 제1 및 제2 게이트 배선들(GL1, GL2), 제1 및 제2 데이터 배선들(DL1, DL2), 제1 스위칭 소자(10), 제1 개구 패턴(172)을 포함하는 화소 전극(PE) 및 요철 배선(122)을 포함한다. 상기 표시 패널(500)은 스토리지 배선(SL), 제2 스위칭 소자(20), 제2 개구 패턴(252)을 더 포함한다.
상기 제1 게이트 배선(GL1)은 상기 표시 패널(500)의 제1 방향(D1)으로 연장되고, 상기 제2 게이트 배선(GL2)은 상기 제1 게이트 배선(GL1)의 상기 제1 방향(D2)과 다른 제2 방향(D2)으로 서로 평행하게 배치된다. 상기 제1 방향(D1)과 상기 제2 방향(D2)은 서로 수직한 방향일 수 있다.
상기 제1 데이터 배선(DL1)은 상기 제2 방향(D2)으로 연장되고, 상기 제1 및 제2 게이트 배선들(GL1, GL2)과 교차하여 형성된다. 상기 제2 데이터 배선(DL2)은 상기 제1 데이터 배선(DL1)의 상기 제1 방향(D1)에 상기 제1 데이터 배선(DL1)과 평행하게 배치된다. 상기 제2 데이터 배선(DL2)은 상기 제1 및 제2 게이트 배선들(GL1, GL2)과 교차한다.
상기 제1 스위칭 소자(10)는 상기 제1 게이트 배선(GL1) 및 상기 제2 데이터 배선(DL2)과 연결된다. 상기 제1 스위칭 소자(10)는 상기 제1 게이트 배선(GL1)에 인가된 제1 게이트 신호에 의해 턴/온 된다. 상기 제1 스위칭 소자(10)는 상기 화 소 전극(PE)과 전기적으로 연결된다.
상기 제1 스위칭 소자(10)는 상기 제1 게이트 배선(GL1)과 중첩된 듀얼 소스 전극(DSE), 제1 드레인 전극(DE1) 및 제2 드레인 전극(DE2)을 포함한다. 상기 듀얼 소스 전극(DSE)은 예를 들어, W-자형으로 형성될 수 있다. 상기 제1 드레인 전극(DE1) 및 상기 제2 드레인 전극(DE2)은 상기 듀얼 소스 전극(DSE)과 이격되어 형성된다. 상기 제1 드레인 전극(DE1) 및 상기 제2 드레인 전극(DE2)이 상기 화소 전극(PE)과 전기적으로 연결된다.
제1 액티브 패턴(A1)은 상기 듀얼 소스 전극(DSE)과 상기 제1 드레인 전극(DE1) 사이에 배치된다. 상기 제1 액티브 패턴(A1)은 상기 듀얼 소스 전극(DSE)과 상기 제2 드레인 전극(DE2) 사이에 배치된다. 상기 제1 및 제2 드레인 전극들(DE1, DE2)은 상기 제1 액티브 패턴(A1)을 통해 상기 듀얼 소스 전극(DSE)과 전기적으로 연결되고, 이로써 상기 제2 데이터 배선(DL2)으로 인가되는 데이터 신호는 상기 제1 및 제2 드레인 전극들(DE1, DE2)로 전달될 수 있다.
상기 화소 전극(PE)은 화소 영역(P)을 구획한다. 즉, 상기 화소 전극(PE)이 형성된 영역이 상기 화소 영역(P)으로 정의될 수 있다. 일례로, 상기 화소 전극(PE)은 상기 제1 게이트 배선(GL1) 및 제2 게이트 배선(GL2)이 상기 제1 데이터 배선(DL1) 및 상기 제2 데이터 배선(DL2)과 교차하여 구획하는 영역에 형성될 수 있다. 상기 화소 영역(P)은 평면적으로 보았을 때, 실질적으로 직사각형 형상을 가질 수 있다. 상기 제1 개구 패턴(172)은 상기 화소 영역(P)에 형성되고, 상기 화소 영역(P)의 액정 도메인을 형성할 수 있다. 상기 화소 전극(PE)은 제1 서브 전 극(SPE1) 및 제2 서브 전극(SPE2)을 포함한다.
상기 제1 개구 패턴(172)은 상기 화소 영역(P)에 상기 제1 및 제2 게이트 배선들(GL1, GL2)에 대하여 사선 방향으로 형성된다. 상기 제1 개구 패턴(172)은 상기 제1 개구 패턴(172)의 길이 방향인 상기 제1 방향(D1) 및 상기 제2 방향(D2)의 사이의 일 방향으로 연장된다. 상기 제1 개구 패턴(172)은 예를 들어, 상기 제1 및 제2 게이트 배선들(GL1, GL2) 및 상기 제1 및 제2 데이터 배선들(DL1, DL2)과 대략 45˚ 기울어져 상기 일 방향으로 연장될 수 있다. 상기 제1 개구 패턴(172)은 서로 다른 방향으로 기울어진 2개의 사선이 서로 교차하여 V-자형 또는 U-자형으로 형성될 수 있다.
상기 제1 서브 전극(SPE1)은 상기 제2 서브 전극(SPE2)을 둘러싸도록 형성될 수 있다. 상기 제1 서브 전극(SPE1) 및 상기 제2 서브 전극(SPE2)은 상기 제1 개구 패턴(172)의 폭만큼 이격되어 배치된다. 상기 제1 서브 전극(SPE1)은 상기 제1 드레인 전극(DE1)과 제1 콘택홀(CNT1)을 통해 콘택한다. 상기 제2 서브 전극(SPE2)은 상기 제2 드레인 전극(DE2)과 제2 콘택홀(CNT2)을 통해 콘택한다. 이에 따라, 상기 제1 서브 전극(SPE1) 및 상기 제2 서브 전극(SPE2)은 상기 제1 스위칭 소자(10)와 전기적으로 연결된다.
상기 요철 배선(122)은 상기 제1 개구 패턴(172)이 형성된 영역에 형성된다. 상기 요철 배선(122)은 상기 제1 개구 패턴(172)을 따라서 상기 제1 개구 패턴(172)의 길이 방향으로 연장되어 형성된다.
이하, 도 2 및 도 3을 참조하여 본 발명의 일 실시예에 따른 요철 배선에 대 해서 상세하게 후술하기로 한다.
도 2는 도 1의 요철 배선을 확대하여 도시한 도면이다.
도 1 및 도 2를 참조하면, 본 발명의 일 실시예에 따른 상기 요철 배선(122)은 상기 제1 개구 패턴(172)이 형성된 영역에 형성된다. 상기 요철 배선(122)은 상기 제1 개구 패턴(172)을 따라서 상기 제1 개구 패턴(172)의 길이 방향으로 연장되어 형성된다. 일례로, 상기 요철 배선(122)의 폭은 대략 5μm 내지 대략 10μm일 수 있다.
상기 요철 배선(122)은 상기 제1 개구 패턴(172)의 길이 방향을 따라 연장된 제1 에지(ED1) 및 상기 제1 에지(ED1)와 마주하는 제2 에지(ED2)에 형성된 요철 패턴을 포함한다. 상기 제1 에지(ED1)는 상기 제1 서브 전극(SPE1)과 인접하고, 상기 제2 에지(ED2)는 상기 제2 서브 전극(SPE2)과 인접한다.
상기 요철 패턴은 복수의 형상 단위(121)들을 포함하고, 복수의 상기 형상 단위(121)들이 상기 제1 및 제2 에지들(ED1, ED2)에 형성되어 본 발명의 일 실시예에 따른 상기 요철 배선(122)의 상기 요철 패턴을 정의한다. 상기 요철 패턴은 상기 형상 단위(121)들이 연속적으로 반복하여 배치된다. 상기 요철 패턴은 상기 제1 에지(ED1)에 형성된 상기 형상 단위(121)가 이루는 패턴과, 상기 제2 에지(ED2)에 형성된 상기 형상 단위(121)가 이루는 패턴이 서로 어긋나게 배치되어 형성될 수 있다. 이에 따라, 본 발명의 일 실시예에 따른 상기 요철 배선(122)의 전체적인 형상은 실질적으로 지그재그형으로 형성될 수 있다. 상기 요철 배선(122)의 폭은 대 략 5μm 내지 10μm일 수 있고, 상기 요철 배선(122)의 상기 요철 패턴을 제외한 직선부의 폭(k)은 예를 들어, 대략 2μm 내지 4μm일 수 있다.
상기 형상 단위(121)는 서로 교차하는 제1 경사부(121a) 및 제2 경사부(121b)를 포함한다. 상기 형상 단위(121)는 상기 요철 배선(122)의 외부로 상기 제1 및 제2 경사부들(121a, 121b)이 연장된 볼록 형상일 수 있다. 상기 제1 경사부(121a)는 상기 제2 방향(D2)으로 연장되고, 상기 제2 경사부(121b)는 상기 제1 방향(D1)으로 연장될 수 있다. 상기 형상 단위(121)의 상기 제1 경사부(121a) 및 상기 제2 경사부(121b)가 교차하는 부분은 점(point)일 수 있다.
상기 제1 경사부(121a)의 제1 길이(x) 및 상기 제2 경사부(121b)의 제2 길이(y)는 각각 대략 4μm 내지 대략 10μm일 수 있다. 상기 요철 패턴은 서로 동일한 형상 단위들이 반복적으로 배치되어 형성될 수 있다. 이와 달리, 일 형상 단위로부터 상기 사선 방향으로 갈수록 상기 제1 길이(x) 및 상기 제2 길이(y)가 각각 점점 짧아지는 형상 단위들이 배치되어 형성될 수 있다. 상기 제1 길이(x) 및 상기 제2 길이(y)는 동일한 값을 가질 수 있다. 이와 달리, 상기 제1 길이(x) 및 상기 제2 길이(y)는 서로 다른 값을 가질 수 있다.
상기 요철 배선(122)의 상기 제1 에지(ED1)에 형성된 형상 단위의 상기 제1 경사부(121a)와 상기 제2 에지(ED2)에 형성된 형상 단위의 상기 제2 경사부(121b) 사이의 거리(z)는 대략 3μm 내지 대략 10μm일 수 있다. 상기 거리(z)는 상기 제1 길이(x) 및 상기 제2 길이(y)와 동일할 수 있다. 다만, 상기 거리(z)는 상기 요철 배선(122)의 광차단 역할을 고려할 때, 대략 3μm보다는 먼 것이 바람직하다.
상기 제1 에지(ED1)의 상기 제1 경사부(121a) 및 상기 제2 경사부(121b)가 교차하는 부분과, 상기 제2 에지(ED2)의 상기 제1 경사부(121a) 및 상기 제2 경사부(121b)가 교차하는 부분 사이의 거리는 상기 제1 개구 패턴(172)의 폭(w)과 동일할 수 있다. 예를 들어, 상기 제1 개구 패턴(172)의 폭(w)은 대략 3.5μm 내지 대략 10μm일 수 있다.
상기 제1 경사부(121a) 및 상기 제2 경사부(121b)가 이루는 각도(θ)는 대략 45°내지 대략 135°일 수 있다. 상기 각도(θ)가 대략 45°보다 좁은 경우나, 대략 135°보다 넓은 경우에는, 상기 형상 단위(121)가 형성하는 상기 요철 패턴에 의해 상기 요철 배선(122)의 전체적인 형상이 실질적으로 직사각형(rectangle)으로 형성되어 상기 액정을 상기 표시 패널(500)의 편광축들의 방향과 동일 또는 유사하게 배열시킬 수 없다.
바람직하게, 상기 각도(θ)는 대략 60°내지 대략 120°일 수 있다. 일례로, 상기 각도(θ)는 대략 90°일 수 있다.
본 발명의 일 실시예에 따르면, 상기 요철 배선(122)에 의해서 상기 액정들이 상기 표시 패널(500)의 편광축들의 방향과 동일 또는 유사하게 배열될 수 있다.
한편, 상기 요철 배선(122)의 너비는 상기 제1 개구 패턴(172)의 너비와 동일하거나, 상기 제1 개구 패턴(172)의 너비보다 좁게 형성될 수 있다. 즉, 상기 요철 배선(122)의 상기 제1 에지(ED1)는 상기 제1 서브 전극(SPE1)과 맞닿도록 형성되고, 상기 제2 에지(ED2)는 상기 제2 서브 전극(SEP2)과 맞닿도록 형성됨으로써 상기 요철 배선(122)은 상기 제1 서브 전극(SPE1) 및 상기 제2 서브 전극(SPE2)과 중첩되지 않을 수 있다.
이와 달리, 상기 요철 배선(122)은 상기 화소 전극(PE)과 중첩될 수 있다.
도 3은 도 1의 요철 배선과 화소 전극의 위치를 설명하기 위한 도면이다.
도 3을 참조하면, 상기 제1 에지(ED1)는 상기 제1 서브 전극(SPE1)과 일부분이 중첩되고, 상기 제2 에지(ED2)는 상기 제2 서브 전극(SPE2)과 일부분이 중첩된다. 도 3에서, 상기 제1 에지(ED1)와 상기 제1 서브 전극(SPE1)이 중첩된 부분을 "A"로 표시하고, 이하에서는 "A"를 "중첩부"로 지칭하여 설명하기로 한다.
상기 요철 배선(122)과 상기 화소 전극(PE)이 중첩되는 부분인 중첩부(A)는 보조 스토리지 커패시터(Cst)로 이용할 수 있다. 또한, 상기 제1 표시 기판(100)의 설계 시에 상기 중첩부(A)의 면적을 고려하여 설계함으로써, 상기 제1 표시 기판(100)의 제조 공정 상의 미스 얼라인에 의한 전기 용량의 변동이 최소화될 수 있다. 일례로, 상기 제1 개구 패턴(172)의 폭(w)이 대략 5μm 일 때, 상기 제1 경사부(121a) 및 상기 제2 경사부(121b)가 교차하는 부분과 상기 제1 서브 전극(SPE1)의 단부 사이의 거리(a)는 대략 1.5μm 내지 1.8μm일 수 있다.
다시 도 1을 참조하면, 상기 스토리지 배선(SL)은 상기 화소 영역(P)에 형성된다. 상기 스토리지 배선(SL)은 상기 제1 및 제2 게이트 배선들(GL1, GL2) 및 상기 제1 및 제2 데이터 배선들(DL1, DL2)과 평행하게 형성된다. 상기 제1 베이스 기판(110)의 상기 제1 게이트 배선(GL1) 및 상기 제2 게이트 배선(GL2) 사이의 영역에 형성된다. 상기 스토리지 배선(SL)은 예를 들어, U-자형으로 형성될 수 있다. 상기 스토리지 배선(SL)은 상기 화소 전극(PE)과 부분적으로 중첩되어 형성된다. 상기 스토리지 배선(SL)은 상기 요철 배선(122)과 연결된다.
상기 제2 스위칭 소자(20)는 상기 제2 게이트 배선(GL2) 및 상기 스토리지 배선(SL)과 전기적으로 연결된다. 상기 제2 스위칭 소자(20)는 상기 제2 게이트 배선(GL2)에 인가되는 제2 게이트 신호에 의해 턴/온 된다. 상기 제2 스위칭 소자(20)는 소스 전극(SE) 및 제3 드레인 전극(DE3)을 포함한다. 상기 소스 전극(SE) 및 상기 제3 드레인 전극(DE3)은 상기 제2 게이트 배선(DL2)과 중첩된다. 상기 소스 전극(SE)은 상기 제1 서브 전극(SPE1)과 제3 콘택홀(CNT3)을 통해 콘택한다. 상기 제3 드레인 전극(DE3)은 상기 스토리지 배선(SL) 및 상기 제2 서브 전극(SPE2)과 중첩된다. 상기 스토리지 배선(SL) 및 상기 제3 드레인 전극(DE3)에 의해 다운전압 커패시터(C_down)가 정의되고, 상기 제3 드레인 전극(DE3) 및 상기 제1 서브 전극(SPE1)에 의해 업전압 커패시터(C_up)가 정의된다. (도 8 참조)
제2 액티브 패턴(A2)은 상기 제2 게이트 배선(DL2) 상에 형성된다. 상기 제2 액티브 패턴(A2) 상에 상기 소스 전극(SE) 및 상기 제3 드레인 전극(DE3)이 형성된다. 상기 제3 드레인 전극(DE3)은 상기 제2 액티브 패턴(A2)을 통해 상기 소스 전극(SE)과 전기적으로 연결된다.
상기 제2 개구 패턴(252)은 상기 화소 전극(PE)과 대향하는 공통 전극층(미도시)에 형성된다. 상기 제2 개구 패턴(252)은 상기 제1 개구 패턴(172)과 어긋나게 배치되고, 상기 제1 개구 패턴(172)과 함께 상기 액정 도메인을 형성할 수 있다. 상기 제2 개구 패턴(252)은 V-자형 패턴과, 상기 V-자형 패턴과 이격되어 상기 V-자형 패턴의 외곽을 둘러싸는 사선형 패턴을 포함한다. 상기 V-자형 패턴과 상기 사선형 패턴 사이의 영역에 상기 제1 개구 패턴(172)이 배치될 수 있다.
한편, 상기 제1 서브 전극(SPE1) 및 상기 제2 서브 전극(SPE2)에 서로 다른 전압이 인가되는 과정을 설명하겠다. 여기서, 상기 제1 서브 전극(SPE1)에 충전되는 전압을 제1 전압이라고 하고, 상기 제2 서브 전극(SPE2)에 충전되는 전압을 제2 전압이라고 정의한다.
먼저, 상기 제1 게이트 배선(GL1)에 상기 제1 게이트 신호가 인가되면, 상기 제1 서브 전극(SEP1)의 상기 제1 전압 및 상기 제2 서브 전극(SEP2)의 상기 제2 전압은 동일한 값을 가지고, 이후에 서서히 증가한다. 이어서, 상기 제1 게이트 신호가 상기 제1 게이트 라인(GL1)에서 없어지면, 상기 제1 서브 전극(SPE1)의 상기 제1 전압 및 상기 제2 서브 전극(SPE2)의 상기 제2 전압은 동일한 값을 가지고, 이후에 서서히 감소하다가 일정하게 유지된다.
다음으로, 상기 제2 게이트 배선(GL2)에 상기 제2 게이트 신호가 인가되면, 상기 제1 서브 전극(SPE1)의 상기 제1 전압은 서서히 증가하다가 일정하게 유지되는 반면 상기 제2 서브 전극(SEP2)의 상기 제2 전압은 약간의 변동은 있으나 상기 제2 게이트 신호가 인가되기 전과 거의 동일한 값을 유지할 수 있다.
마지막으로, 상기 제2 게이트 신호가 상기 제2 게이트 배선(GL2)에서 없어지면, 상기 제1 서브 전극(SPE1)의 상기 제1 전압과, 상기 제2 서브 전극(SPE2)의 상기 제2 전압은 서로 다른 값으로 일정하게 유지된다. 결국, 상기 제1 서브 전극(SPE1)의 상기 제1 전압은 상기 제2 서브 전극(SPE2)의 상기 제2 전압보다 상대적으로 높은 값을 가지게 된다. 즉, 상기 제1 스위칭 소자(10)에 의해 상기 제1 서 브 전극(SPE1) 및 상기 제2 서브 전극(SPE2)에 인가된 동일한 전압은 상기 제2 스위칭 소자(20)에 의해 상기 제1 서브 전극(SPE1)의 상기 제1 전압이 업(up)됨으로써 상기 제1 서브 전극(SPE1) 및 상기 제2 서브 전극(SPE2)에 실질적으로 서로 다른 전압들이 인가된 것과 동일해진다.
도 4는 본 발명의 다른 실시예를 설명하기 위한 도면이다.
도 4에 도시된 요철 배선들은, 요철 배선을 제외하고는 도 1에 도시된 표시 패널(500)과 동일한 표시 패널에 적용될 수 있다. 따라서, 도 1 및 도 2의 본 발명의 일 실시예에서와 동일한 부재는 동일한 참조부호로 나타내고, 중복되는 상세한 설명은 생략하기로 한다.
도 4를 참조하면, 본 발명의 다른 실시예에 따른 요철 배선(122)은 형상 단위(121)들이 연속적으로 반복하여 배치된다. 상기 형상 단위(121)는 상기 볼록 형상을 갖는다. 상기 요철 배선(122)은 상기 제1 에지(ED1)에 형성된 상기 형상 단위(121)가 이루는 패턴과, 상기 제2 에지(ED2)에 형성된 상기 형상 단위(121)가 이루는 패턴이 대칭으로 배치될 수 있다.
상기 제1 경사부(121a) 및 상기 제2 경사부(121b)가 이루는 각도(θ)는 대략 45°내지 대략 135°일 수 있다. 상기 각도(θ)는 바람직하게, 대략 60°내지 대략 120°일 수 있다. 일례로, 상기 각도(θ)는 대략 90°일 수 있다.
도 5a, 도 5b, 도 6a, 도 6b 및 도 7은 본 발명의 또 다른 실시예들을 설명하기 위한 도면들이다.
도 5a, 도 5b, 도 6a, 도 6b 및 도 7에 도시된 요철 배선들은, 요철 배선을 제외하고는 도 1에 도시된 표시 패널(500)과 동일한 표시 패널에 적용될 수 있다. 따라서, 도 1 및 도 2의 본 발명의 일 실시예에서와 동일한 부재는 동일한 참조부호로 나타내고, 중복되는 상세한 설명은 생략하기로 한다.
도 5a를 참조하면, 본 발명의 또 다른 실시예에 따른 요철 배선(122)은 상기 형상 단위(121)들이 상기 제1 에지(ED1)에만 연속적으로 반복하여 배치된 요철 패턴을 포함한다. 상기 형상 단위(121)는 상기 볼록 형상을 갖는다.
상기 요철 배선(122)의 상기 제1 에지(ED1)는 상기 제1 서브 전극(SPE1)의 에지와 맞닿아 상기 요철 배선(122)과 상기 제1 서브 전극(SPE1)이 중첩되지 않을 수 있다. 이때, 상기 제2 에지(ED2)는 상기 제2 서브 전극(SPE2)의 에지와 중첩되거나, 중첩되지 않을 수 있다.
이와 달리, 상기 요철 배선(122)의 상기 제1 에지(ED1)는 상기 제1 서브 전극(SPE1)의 에지와 중첩되는 중첩부를 더 포함할 수 있다. 상기 중첩부는 보조 스토리지 커패시터일 수 있다. 이때, 상기 제2 에지(ED2)는 상기 제2 서브 전극(SPE2)의 에지와 중첩되거나, 중첩되지 않을 수 있다.
도 5b를 참조하면, 본 발명의 또 따른 실시예에 따른 요철 배선(122)은 상기 제1 에지(ED1)에 형성된 상기 형상 단위(121)가 불연속적으로 반복하여 배치되는 패턴과, 상기 제2 에지(ED2)에 형성된 상기 형상 단위(121)가 불연속적으로 반복하여 배치되는 패턴이 정의하는 요철 패턴을 포함한다. 상기 요철 패턴의 상기 제1 에지(ED1)에 형성된 패턴과, 상기 제2 에지(ED2)에 형성된 패턴은 서로 어긋나게 배치될 수 있다. 이와 달리, 상기 제1 에지(ED1)에 형성된 패턴과, 상기 제2 에 지(ED2)에 형성된 패턴이 대칭으로 배치될 수 있다.
도 6a를 참조하면, 본 발명의 또 다른 실시예에 따른 요철 배선(122)은 형상 단위(121)들이 불연속적으로 반복하여 배치된다. 상기 형상 단위(121)는 상기 제1 경사부(121a) 및 상기 제2 경사부(121b)가 상기 요철 배선의 내부로 함입된 오목 형상을 갖는다. 상기 요철 배선(122)은 상기 제1 에지(ED1)에 형성된 상기 형상 단위(121)가 이루는 패턴과, 상기 제2 에지(ED2)에 형성된 상기 형상 단위(121)가 이루는 패턴이 어긋나게 배치될 수 있다. 이와 달리, 상기 제1 에지(ED1)에 형성된 패턴과, 상기 제2 에지(ED2)에 형성된 패턴이 대칭으로 배치될 수 있다.
상기 제1 경사부(121a) 및 상기 제2 경사부(121b)가 이루는 각도(θ)는 대략 45°내지 대략 135°일 수 있다. 상기 각도(θ)는 바람직하게, 대략 60°내지 대략 120°일 수 있다. 일례로, 상기 각도(θ)는 대략 90°일 수 있다.
도 6b를 참조하면, 본 발명의 또 다른 실시예에 따른 요철 배선(122)은 형상 단위(121)들이 상기 제1 에지(ED1)에만 연속적으로 반복하여 배치된 요철 패턴을 포함한다. 상기 형상 단위(121)는 상기 오목 형상을 갖는다.
도 5b 및 도 6b에서는 요철 배선(122)의 제1 에지(ED1)에만 요철 패턴이 형성된 경우를 일례로 도시하여 설명하였으나, 요철 배선(122)의 제2 에지(ED2)에만 요철 패턴이 형성될 수 있다.
도 7을 참조하면, 상기 제1 경사부(121a) 및 상기 제2 경사부(121b)가 교차하는 부분은 라운드지게(rounded) 형성될 수 있다. 이때, 상기 요철 배선(122)의 전체적인 형상은 예를 들어, 물결모양으로 형성될 수 있다. 상기 제1 경사부(121a) 및 상기 제2 경사부(121b)가 교차하는 부분은 설계자의 의도에 의해 라운드지게 형성할 수 있고, 상기 요철 배선(122)을 형성하는 사진 식각 공정에 의해 라운드지게 형성될 수도 있다.
도면으로 도시하지 않았으나, 도 4, 도 5a, 도 5b, 도 6a 및 도 6b에 도시된 요철 패턴들의 각 형상 단위가 도 7에 도시된 형상 단위와 같이 제1 경사부 및 제2 경사부가 교차하는 부분을 라운드지게(rounded) 형성할 수 있다.
본 발명의 실시예들에 따르면, 요철 배선(122)에 의해서 액정들이 표시 패널(500)의 편광축들의 방향과 동일 또는 유사하게 배열될 수 있다. 이에 따라, 빛샘을 최소화하고 대비비를 향상시킴으로써 표시 품질을 향상시킬 수 있다.
도 8은 도 1의 I-I’라인 및 Ⅱ-Ⅱ라인을 따라 절단한 단면도이다.
도 1 및 도 7을 참조하면, 상기 표시 패널(500)은 제1 표시 기판(100), 제2 표시 기판(200) 및 액정층(300)을 포함한다. 상기 표시 패널(500)은 제1 편광판(410) 및 제2 편광판(420)을 더 포함한다.
상기 제1 표시 기판(100)은 제1 베이스 기판(110) 상에 형성된 상기 제1 및 제2 게이트 배선들(GL1, GL2), 상기 제1 및 제2 데이터 배선들(DL1, DL2), 상기 제1 스위칭 소자(10), 상기 화소 전극(PE), 상기 요철 배선(122), 상기 스토리지 배선(SL), 상기 제2 스위칭 소자(20), 상기 제1 액티브 패턴(A1) 및 상기 제2 액티브 패턴(A2)을 포함한다. 상기 제1 표시 기판(110)은 상기 제1 베이스 기판(110) 상에 형성된 게이트 절연층(120) 및 패시베이션층(160)을 더 포함한다.
상기 제1 베이스 기판(110)은 플레이트 형상을 갖고, 투명한 물질로 형성된 다. 상기 투명한 물질은 예를 들어, 유리, 석영, 합성 수지 등을 포함할 수 있다.
상기 제1 베이스 기판(110) 상에는 게이트 패턴이 형성된다. 상기 게이트 패턴은 상기 제1 및 제2 게이트 배선들(GL1, GL2), 상기 스토리지 배선(SL) 및 상기 요철 배선(122)을 포함한다. 예를 들어, 상기 게이트 패턴은 상기 제1 베이스 기판(110) 상에 게이트 금속층을 형성하고, 상기 게이트 금속층을 사진 식각 공정을 통해 패터닝하여 형성할 수 있다.
상기 게이트 절연층(120)은 상기 게이트 패턴이 형성된 상기 제1 베이스 기판(110) 상에 형성된다. 상기 게이트 절연층(120)은 예를 들어, 산화 실리콘(SiOx, 0<x<1), 질화 실리콘(SiNy, 0<y<1) 등을 포함할 수 있다.
상기 제1 액티브 패턴(A1) 및 상기 제2 액티브 패턴(A2)은 상기 게이트 절연층(120) 상에 형성된다. 상기 제1 및 제2 액티브 패턴들(A1, A2)은 실리콘을 포함할 수 있다. 상기 제1 및 제2 액티브 패턴들(A1, A2)은 예를 들어, 비정질 실리콘(Amorphous Silicon, a-Si) 및 n형 불순물이 고농도로 도핑된 비정질 실리콘(n+ a-Si)을 포함할 수 있다.
상기 제1 및 제2 액티브 패턴들(A1, A2)이 형성된 상기 제1 베이스 기판(110) 상에 소스 패턴이 형성된다. 상기 소스 패턴은 상기 제1 및 제2 데이터 배선들(DL1, DL2), 상기 제1 스위칭 소자(10) 및 상기 제2 스위칭 소자(20)를 포함한다. 예를 들어, 상기 소스 패턴은 상기 제1 및 제2 액티브 패턴들(A1, A2)이 형성된 상기 제1 베이스 기판(110) 상에 소스 금속층을 형성하고, 상기 소스 금속층을 사진 식각 공정을 통해 패터닝하여 형성할 수 있다. 상기 스토리지 배선(SL) 및 상기 제3 드레인 전극(DE3)에 의해 다운전압 커패시터(C_down)가 정의된다.
상기 패시베이션층(160)은 상기 소스 패턴이 형성된 상기 제1 베이스 기판(110) 상에 형성된다. 상기 패시베이션층(160)은 상기 제1 콘택홀(CNT1), 상기 제2 콘택홀(CNT2) 및 상기 제3 콘택홀(CNT3)을 포함한다. 상기 제1 콘택홀(CNT1)은 상기 제1 드레인 전극(DE1)의 일단부를 노출시키고, 상기 제2 콘택홀(CNT2)은 상기 제2 드레인 전극(DE2)의 일단부를 노출시키며, 상기 제3 콘택홀(CNT3)은 상기 제3 드레인 전극(DE3)의 일단부를 노출시킨다. 상기 패시베이션층(160)은 예를 들어, 산화 실리콘(SiOx, 0<x<1), 질화 실리콘(SiNy, 0<y<1) 등을 포함할 수 있다.
상기 화소 전극(PE)은 상기 패시베이션층(160)이 형성된 상기 제1 베이스 기판(110) 상에 형성된다. 상기 화소 전극(PE)은 투명한 도전성 물질로 형성될 수 있다. 상기 화소 전극(PE)은 예를 들어, 산화주석인듐(Indium Tin Oxide, ITO), 산화아연인듐(Indium Zinc Oxide, IZO), 아몰퍼스 산화주석인듐(Amorphous Indium Tin Oxide, a-ITO) 등을 포함할 수 있다. 상기 제3 드레인 전극(DE3) 및 상기 화소 전극(PE)의 제1 서브 전극(SPE1)에 의해 업전압 커패시터(C_up)가 정의된다.
상기 제2 표시 기판(200)은 제2 베이스 기판(210), 상기 제2 베이스 기판(210) 상에 형성된 차광 패턴(220), 컬러필터(230) 및 공통 전극층(250)을 포함한다. 상기 제2 개구 패턴(252)은 상기 공통 전극층(250)에 형성된다. 상기 제2 표시 기판(200)은 오버 코팅층(240)을 더 포함할 수 있다.
상기 제2 베이스 기판(210)은 상기 제1 베이스 기판(110)과 대향하고, 상기 제1 베이스 기판(110)과 동일하게 플레이트 형상을 갖고, 투명한 물질로 형성된다.
상기 차광 패턴(220)은 상기 제2 베이스 기판(210) 상에 형성된다. 예를 들어, 상기 차광 패턴(220)은 상기 제1 및 제2 게이트 배선들(GL1, GL2), 상기 제1 및 제2 데이터 배선들(DL1, DL2), 상기 제1 스위칭 소자(10) 및 상기 제2 스위칭 소자(20)가 형성된 영역들과 대응하는 상기 제2 베이스 기판(210)에 형성될 수 있다. 상기 차광 패턴(220)은 크롬(Cr) 등과 같은 금속, 유기 물질 등을 이용하거나, 안료를 포함하는 잉크를 이용하여 형성될 수 있다.
상기 컬러필터(230)는 상기 화소 전극(PE)이 형성된 영역과 대응하는 상기 제1 베이스 기판(210) 상에 형성될 수 있다. 상기 컬러필터(230)는 일부가 상기 차광 패턴(220)과 중첩될 수 있다. 상기 컬러필터(230)는 안료를 포함하는 유기 물질로 형성될 수 있다. 상기 안료는 예를 들어, 레드 컬러, 그린 컬러, 블루 컬러 등의 컬러를 표현할 수 있다. 상기 컬러필터(230)는 사진 식각 공정을 통해 형성하거나, 잉크 젯팅 방식을 통해 형성할 수 있다.
상기 오버 코팅층(240)은 상기 제2 베이스 기판(210) 상에 상기 차광 패턴(220) 및 상기 컬러필터(230)를 커버하도록 형성된다. 상기 오버 코팅층(240)은 아크릴 수지 등과 같은 유기 물질로 형성될 수 있다.
상기 공통 전극층(250)은 상기 오버 코팅층(240)이 형성된 상기 제2 베이스 기판(210) 상에 형성된다. 상기 공통 전극층(250)은 상기 제2 절개 패턴(252)을 포함한다. 상기 공통 전극층(250)은 상기 화소 전극(PE)과 동일한 투명한 도전성 물 질로 형성될 수 있다.
상기 액정층(300)은 상기 제1 표시 기판(100) 및 상기 제2 표시 기판(200) 사이에 개재되고, 복수의 액정들(미도시)을 포함한다. 상기 액정들은 상기 화소 전극(PE) 및 상기 공통 전극층(250) 사이에 인가되는 전기장에 의해 배열될 수 있다. 배열된 상기 액정들은 외부에서 인가된 광의 투과율을 조절할 수 있다. 상기 광은 상기 표시 패널(500)의 하부에서 제공되는 백라이트일 수 있다.
상기 제1 편광판(410)은 상기 제1 표시 기판(100)과 결합한다. 상기 제1 편광판(410)은 상기 제1 베이스 기판(110)이 상기 제2 베이스 기판(210)과 마주하는 면의 반대면에 부착된다. 상기 제1 편광판(410)은 제1 편광축을 갖는다. 상기 제1 편광축의 방향은 예를 들어, 도 1에 도시된 상기 제2 방향(D2)일 수 있다. 상기 형상 단위의 상기 제1 경사부(121a)는 상기 제1 편광축을 기준으로 0°내지 45°로 기울어질 수 있다. 예를 들어, 상기 제1 경사부(121a)는 상기 제1 편광축 방향으로 형성될 수 있다.
상기 제2 편광판(420)은 상기 제2 표시 기판(200)과 결합하여 상기 제1 편광판(410)과 대향한다. 상기 제2 편광판(420)은 상기 제2 베이스 기판(210)이 상기 제1 베이스 기판(110)과 마주하는 면의 반대면에 부착된다. 상기 제2 편광판은 제2 편광축을 갖는다. 상기 제2 편광축의 방향은 상기 제1 편광축의 방향과 수직한 방향이다. 예를 들어, 상기 제2 편광축의 방향은 도 1에 도시된 상기 제1 방향(D1)일 수 있다. 상기 형상 단위의 상기 제2 경사부(121b)는 상기 제2 편광축을 기준으로 대략 0°내지 대략 45°로 기울어질 수 있다. 이때, 상기 제2 경사부(121b)는 상기 제1 경사부(121a)와 대략 45°내지 대략 135°를 이룬다. 예를 들어, 상기 제2 경사부(121b)는 상기 제2 편광축 방향으로 형성될 수 있다.
본 발명에 따르면, 요철 배선(122)에 의해서 액정들이 상기 제1 편광축 및/또는 상기 제2 편광축의 방향과 동일 또는 유사하게 배열될 수 있다. 이에 따라, 빛샘을 최소화하고 대비비를 향상시킴으로써 표시 품질을 향상시킬 수 있다.
도 9a, 도 9b 및 도 10 내지 도 13은 도 8에 도시된 표시 기판을 제조하는 방법을 설명하기 위한 공정도들이다.
도 9a, 도 9b 및 도 10 내지 도 13에서 도 1 및 도 8과 동일한 부재는 동일한 참조부호로 나타내고 동일한 명칭으로 설명하며, 중복되는 상세한 설명은 생략하기로 한다.
도 9a 및 도 9b를 참조하면, 제1 베이스 기판(110) 상에 게이트 패턴을 형성한다.
구체적으로, 상기 제1 베이스 기판(110) 상에 게이트 금속층(미도시)을 형성한다. 상기 게이트 금속층은 예를 들어, 사진 식각 공정을 통해 패터닝하여 상기 게이트 패턴을 형성할 수 있다. 상기 게이트 패턴은 제1 게이트 배선(GL1), 제2 게이트 배선(GL2), 스토리지 배선(SL) 및 요철 배선(122)을 포함한다.
상기 제1 게이트 배선(GL1) 및 상기 제2 게이트 배선(GL2)은 서로 평행하게 형성되고, 상기 제1 게이트 배선(GL1) 및 상기 제2 게이트 배선(GL2) 사이에 상기 스토리지 배선(SL) 및 상기 요철 배선(122)이 형성된다. 상기 요철 배선(122)은 상기 제1 및 제2 게이트 배선들(GL1, GL2)에 대하여 사선 방향으로 형성된다. 상기 요철 배선(122)은 상기 스토리지 배선(SL)과 연결된다.
도 10을 참조하면, 상기 게이트 패턴을 포함하는 상기 제1 베이스 기판(110) 상에 게이트 절연층(130), 활성층(140) 및 소스 금속층(150)을 형성한다.
구체적으로, 상기 게이트 패턴이 형성된 상기 제1 베이스 기판(110) 상에 상기 게이트 절연층(130)을 형성하여 상기 게이트 절연층(130)이 상기 게이트 패턴을 커버한다.
상기 게이트 절연층(130)이 형성된 상기 제1 베이스 기판(110) 상에 상기 활성층(140)을 형성한다. 상기 활성층(140)은 순차적으로 적층된 반도체층(142) 및 오믹 콘택층(144)을 포함할 수 있다. 일례로, 상기 반도체층(142)은 비정질 실리콘(a-Si)으로 형성될 수 있고, 상기 오믹 콘택층(144)은 n형 불순물이 고농도로 도핑된 n형 비정질 실리콘(n+ a-Si)으로 형성될 수 있다.
이어서, 상기 활성층(140)이 형성된 상기 제1 베이스 기판(110) 상에 상기 소스 금속층(150)을 형성한다.
도 11을 참조하면, 제1 액티브 패턴(A1), 제2 액티브 패턴(A2) 및 소스 패턴을 형성한다.
구체적으로, 상기 활성층(140) 및 상기 소스 금속층(150)을 반투광부 또는 슬릿부를 포함하는 하나의 마스크를 이용하여 사진 식각 공정을 통해 패터닝함으로써 상기 제1 액티브 패턴(A1), 상기 제2 액티브 패턴(A2) 및 상기 소스 패턴을 형성할 수 있다. 상기 소스 패턴은 제1 데이터 배선(DL1), 제2 데이터 배선(DL2), 제1 스위칭 소자(10) 및 제2 스위칭 소자(20)를 포함한다. 상기 제1 스위칭 소자(10) 는 듀얼 소스 전극(DSE), 제1 드레인 전극(DE1) 및 제2 드레인 전극(DE2)을 포함하고, 상기 제2 스위칭 소자(20)는 소스 전극(SE) 및 제3 드레인 전극(DE3)을 포함한다.
상기 듀얼 소스 전극(DSE)과 상기 제1 드레인 전극(DE1) 사이로 상기 제1 액티브 패턴(A1)의 상기 반도체층(142)이 노출되고, 상기 듀얼 소스 전극(DSE)과 상기 제2 드레인 전극(DE2) 사이로 상기 제1 액티브 패턴(A1)의 상기 반도체층(142)이 노출될 수 있다. 또한, 상기 소스 전극(SE)과 상기 제3 드레인 전극(DE3) 사이로 상기 제2 액티브 패턴(A2)의 상기 반도체층(142)이 노출될 수 있다.
이와 달리, 상기 제1 액티브 패턴(A1) 및 상기 제2 액티브 패턴(A2)을 일 마스크를 이용하여 형성한 후에, 상기 소스 금속층(150)을 형성하고 상기 소스 금속층(150)을 상기 일 마스크와 다른 마스크를 이용하여 패터닝하여 상기 소스 패턴을 형성할 수 있다.
도 12를 참조하면, 상기 소스 패턴이 형성된 상기 제1 베이스 기판(110) 상에 패시베이션층(160) 및 투명 전극층(170)을 형성한다.
상기 패시베이션층(160)을 상기 소스 패턴이 형성된 상기 제1 베이스 기판(110) 상에 형성하고, 상기 패시베이션층(160)을 사진 식각 공정을 통해 패터닝하여 제1 콘택홀(CNT1), 제2 콘택홀(CNT2) 및 제3 콘택홀(CNT3)을 형성한다.
이어서, 상기 제1 내지 제3 콘택홀(CNT1~CNT3)을 포함하는 상기 패시베이션층(160)이 형성된 상기 제1 베이스 기판(110) 상에 상기 투명 전극층(170)을 형성한다. 상기 투명 전극층(170)은 상기 제1 내지 제3 콘택홀(CNT1~CNT3)을 통해 상기 제1 드레인 전극(DE1), 상기 제2 드레인 전극(DE2) 및 상기 제3 드레인 전극(DE3)과 콘택할 수 있다.
도 13을 참조하면, 상기 투명 전극층(170)을 사진 식각 공정을 통해 패터닝하여 화소 전극(PE)을 형성한다. 상기 화소 전극(PE)은 제1 개구 패턴(172)과, 제1 서브 전극(SPE1)과, 상기 제1 서브 전극(SPE1)과 상기 제1 개구 패턴(172)의 폭만큼 이격된 제2 서브 전극(SPE2)을 포함한다. 상기 제1 서브 전극(SPE1)은 상기 제1 드레인 전극(DE1)과 상기 제2 드레인 전극(DE2)과 콘택하고, 이로써 상기 제1 스위칭 소자(10) 및 상기 제2 스위칭 소자(20)와 전기적으로 연결된다. 상기 제2 서브 전극(SPE2)은 상기 소스 전극(SE)과 콘택하고, 이로써 상기 제1 스위칭 소자(10)와 전기적으로 연결된다.
이와 달리, 상기 소스 패턴 상에 상기 패시베이션층(160) 및 상기 투명 전극층(170)을 순차적으로 형성하고, 상기 패시베이션층(160)과 상기 투명 전극층(170)을 하나의 마스크로 패터닝하여 상기 제1 내지 제3 콘택홀들(CNT1~CNT3)과 상기 화소 전극(PE)을 형성할 수 있다.
도 14는 본 발명의 또 다른 실시예를 설명하기 위한 표시 기판의 평면도이다.
도 14에 도시된 표시 기판은 화소 전극을 제외하고는 도 1에 도시된 표시 패널과 동일한 표시 패널에 적용될 수 있다. 따라서, 도 14에서 도 1 및 도 2의 본 발명의 일 실시예에서와 동일한 부재는 동일한 참조부호로 나타내고, 중복되는 상세한 설명은 생략하기로 한다.
도 14를 참조하면, 제1 표시 기판(100)은 제1 및 제2 게이트 배선들(GL1, GL2), 제1 및 제2 데이터 배선들(DL1, DL2), 제1 스위칭 소자(10), 제1 개구 패턴(172)을 포함하는 화소 전극(PE), 요철 배선(122), 스토리지 배선(SL) 및 제2 스위칭 소자(20)를 포함한다.
상기 요철 배선(122)은 상기 제1 및 제2 게이트 배선들(GL1, GL2)에 대하여 사선 방향으로 형성된다. 상기 요철 배선(122)은 상기 사선 방향을 따라 복수의 단위 형상들이 배치되어 형성된 요철 패턴을 포함한다. 상기 요철 배선(122)은 상기 스토리지 배선(SL)과 연결된다.
상기 화소 전극(PE)은 제1 서브 전극(SPE1), 제2 서브 전극(SPE2) 및 제1 개구 패턴(172)을 포함한다. 상기 제1 서브 전극(SPE1)과 상기 제2 서브 전극(SPE2)은 상기 제1 개구 패턴(172)만큼 이격되어 형성될 수 있다. 상기 제1 개구 패턴(172)은 상기 요철 배선(122)이 형성된 영역에 형성된다. 상기 제1 개구 패턴(172)은 상기 요철 패턴과 동일한 형상으로 패터닝되어 형성된 요철들을 포함한다. 상기 제1 개구 패턴(172)의 요철들은 상기 요철 배선(122)의 상기 요철 패턴과 일대응 대응될 수 있다.
이와 같이, 상기 요철 배선(122)을 형성함과 동시에, 상기 요철들을 포함하는 상기 제1 개구 패턴(172)을 형성함으로써 액정들이 제1 편광축 및/또는 상기 제2 편광축의 방향과 동일 또는 유사하게 배열될 수 있다. 이에 따라, 빛샘을 최소화하고 대비비를 향상시킴으로써 표시 품질을 향상시킬 수 있다.
이상 실시예들을 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
도 1은 본 발명의 일 실시예에 따른 표시 패널의 평면도이다.
도 2는 도 1의 요철 배선을 확대하여 도시한 도면이다.
도 3은 도 1의 요철 배선과 화소 전극의 위치를 설명하기 위한 도면이다.
도 4는 본 발명의 다른 실시예를 설명하기 위한 도면이다.
도 5a, 도 5b, 도 6a, 도 6b 및 도 7은 본 발명의 또 다른 실시예들을 설명하기 위한 도면들이다.
도 8은 도 1의 I-I’라인 및 Ⅱ-Ⅱ라인을 따라 절단한 단면도이다.
도 9a, 도 9b 및 도 10 내지 도 13은 도 8에 도시된 표시 기판을 제조하는 방법을 설명하기 위한 공정도들이다.
도 14는 본 발명의 또 다른 실시예를 설명하기 위한 표시 기판의 평면도이다.
<도면의 주요 부분에 대한 부호의 설명>
500 : 표시 패널 10 : 제1 스위칭 소자
20 : 제2 스위칭 소자 100 : 제1 표시 기판
200 : 제2 표시 기판 300 : 액정층
122 : 요철 배선 121 : 형상 단위
121a, 121b : 제1, 제2 경사부 172 : 제1 개구 패턴
PE : 화소 전극 SPE1, SPE2 : 제1, 제2 서브 전극
SL : 스토리지 배선 252 : 제2 개구 패턴

Claims (21)

  1. 게이트 배선;
    상기 게이트 배선과 교차하는 데이터 배선;
    상기 게이트 배선 및 상기 데이터 배선과 연결된 제1 스위칭 소자;
    상기 제1 스위칭 소자와 전기적으로 연결되어 화소 영역에 형성되고, 개구 패턴이 형성된 화소 전극;
    상기 화소 전극과 중첩되어 상기 화소 영역에 형성된 스토리지 배선; 및
    상기 스토리지 배선과 동일한 층에서 상기 개구 패턴이 형성된 영역에 형성되고, 상기 스토리지 배선과 연결되며, 요철 패턴을 포함하는 요철 배선을 포함하는 표시 기판.
  2. 제1항에 있어서, 상기 개구 패턴 및 상기 요철 배선은
    상기 화소 영역에 상기 게이트 배선에 대하여 사선 방향으로 형성된 것을 특징으로 하는 표시 기판.
  3. 제2항에 있어서, 상기 개구 패턴은 상기 요철 패턴과 동일한 형상으로 패터닝된 것을 특징으로 하는 표시 기판.
  4. 제2항에 있어서, 상기 개구 패턴의 폭은 3.5μm 내지 10μm인 것을 특징으로 하는 표시 기판.
  5. 제2항에 있어서, 상기 요철 패턴은
    상기 요철 배선의 제1 에지 및 상기 제1 에지와 마주하는 제2 에지 중 적어도 어느 하나에 형성된 것을 특징으로 하는 표시 기판.
  6. 제5항에 있어서, 상기 요철 패턴은
    상기 요철 배선의 제1 에지 및 상기 제1 에지와 마주하는 제2 에지 중 적어도 어느 하나의 외부로 돌출된 볼록 형상을 갖는 형상 단위들을 포함하는 것을 특징으로 하는 표시 기판.
  7. 제5항에 있어서, 상기 요철 패턴은
    상기 요철 배선의 제1 에지 및 상기 제1 에지와 마주하는 제2 에지 중 적어도 어느 하나의 내부로 함입된 오목 형상을 갖는 형상 단위들을 포함하는 것을 특징으로 하는 표시 기판.
  8. 제5항에 있어서, 상기 요철 패턴은 서로 교차하는 제1 경사부 및 제2 경사부를 갖는 형상 단위들을 포함하고,
    상기 제1 경사부 및 상기 제2 경사부가 교차하는 부분은 점(point) 형상 및 라운드 형상 중 어느 하나로 형성된 것을 특징으로 하는 표시 기판.
  9. 제8항에 있어서, 상기 제1 경사부 및 상기 제2 경사부가 이루는 각도는 60° 내지 120°인 것을 특징으로 하는 표시 기판.
  10. 제8항에 있어서, 상기 제1 경사부 및 상기 제2 경사부의 길이는 각각 5μm 내지 10μm인 것을 특징으로 하는 표시 기판.
  11. 제8항에 있어서, 상기 요철 배선의 상기 요철 패턴을 제외한 직선부의 폭은 2μm 내지 4.0 μm인 것을 특징으로 하는 표시 기판.
  12. 제1항에 있어서, 상기 스토리지 배선은 상기 게이트 배선 및 상기 데이터 배선과 평행하고, 상기 게이트 배선과 동일한 층에 형성되는 것을 특징으로 하는 표시 기판.
  13. 제1항에 있어서, 상기 화소 전극은 상기 개구 패턴에 의해 이격된 제1 서브 전극 및 제2 서브 전극을 포함하고, 상기 제1 서브 전극은 상기 제2 서브 전극의 외곽을 감싸도록 형성된 것을 특징으로 하는 표시 기판.
  14. 제13항에 있어서, 상기 요철 배선의 에지는
    상기 제1 서브 전극 및 상기 제2 서브 전극 중 적어도 어느 하나의 에지와 맞닿는 것을 특징으로 하는 표시 기판.
  15. 제13항에 있어서, 상기 요철 배선은 상기 제1 서브 전극 및 상기 제2 서브 전극 중 적어도 어느 하나와 중첩되는 중첩부를 더 포함하고,
    상기 중첩부는 보조 스토리지 커패시터인 것을 특징으로 하는 표시 기판.
  16. 제13항에 있어서, 상기 제1 스위칭 소자는
    상기 게이트 배선과 중첩되고, 상기 데이터 배선과 연결된 듀얼 소스 전극;
    상기 듀얼 소스 전극과 이격되고, 상기 제1 서브 전극과 콘택하는 제1 드레인 전극; 및
    상기 듀얼 소스 전극과 이격되며, 상기 제2 서브 전극과 콘택하는 제2 드레인 전극을 포함하는 것을 특징으로 하는 표시 기판.
  17. 제16항에 있어서, 상기 제1 서브 전극과 콘택하는 소스 전극 및 상기 1 서브 전극과 중첩된 제3 드레인 전극을 갖는 제2 스위칭 소자를 더 포함하는 것을 특징으로 하는 표시 기판.
  18. 베이스 기판 상에 서로 인접하게 형성된 제1 게이트 배선 및 제2 게이트 배선;
    상기 제1 및 제2 게이트 배선들과 교차하는 데이터 배선;
    상기 베이스 기판의 화소 영역에 형성되고, 제1 서브 전극과 상기 제1 및 제2 게이트 배선들에 대하여 사선 방향으로 형성된 개구 패턴에 의해 상기 제1 서브 전극과 이격된 제2 서브 전극을 포함하는 화소 전극;
    상기 제1 및 제2 서브 전극들과 중첩하고, 상기 게이트 배선들 및 상기 데이터 배선과 평행하도록 상기 화소 영역에 형성된 스토리지 배선;
    상기 스토리지 배선과 동일한 층에서 상기 개구 패턴이 형성된 영역에 형성되고, 상기 스토리지 배선과 연결되며, 요철 패턴을 포함하는 요철 배선;
    상기 제1 게이트 배선 및 상기 데이터 배선과 연결되고, 상기 제1 서브 전극과 콘택하는 제1 드레인 전극 및 상기 제2 서브 전극과 콘택하는 제2 드레인 전극을 포함하는 듀얼 스위칭 소자; 및
    상기 제2 게이트 배선 및 데이터 배선과 연결되고, 상기 제2 서브 전극과 콘택하는 소스 전극 및 상기 제1 서브 전극과 중첩된 제3 드레인 전극을 포함하는 스위칭 소자를 포함하는 것을 특징으로 하는 표시 기판.
  19. 베이스 기판 상에 형성된 게이트 배선 및 데이터 배선과 연결된 스위칭 소자, 상기 스위칭 소자와 전기적으로 연결되고 상기 게이트 배선에 대하여 사선 방향으로 제1 개구 패턴이 형성된 화소 전극, 상기 화소 전극과 중첩되어 상기 화소 영역에 형성된 스토리지 배선 및 상기 스토리지 배선과 연결되고, 상기 스토리지 배선과 동일한 층에서 상기 제1 개구 패턴이 형성된 영역에 형성되고 서로 교차하는 제1 경사부 및 제2 경사부를 갖는 요철 패턴을 갖는 요철 배선을 포함하는 제1 표시 기판; 및
    상기 제1 표시 기판과 대향하고, 상기 제1 개구 패턴과 함께 액정 도메인을 형성하는 제2 개구 패턴이 포함하는 공통 전극이 형성된 제2 표시 기판을 포함하는 표시 패널.
  20. 제19항에 있어서, 상기 제1 경사부 및 상기 제2 경사부가 이루는 각도는 60° 내지 120°인 것을 특징으로 하는 표시 패널.
  21. 제20항에 있어서, 상기 제1 표시 기판에 부착되고, 제1 편광축을 포함하는 제1 편광판; 및 상기 제2 표시 기판에 부착되고, 상기 제1 편광축과 수직한 제2 편광축을 포함하는 제2 편광판을 더 포함하며,
    상기 제1 경사부는 상기 제1 편광축과 0°내지 45°를 이루고, 상기 제2 경사부는 상기 제2 편광축과 0°내지 45°를 이루는 것을 특징으로 하는 표시 패널.
KR1020070108792A 2007-10-29 2007-10-29 표시 기판 및 이를 포함하는 표시 패널 KR101392741B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020070108792A KR101392741B1 (ko) 2007-10-29 2007-10-29 표시 기판 및 이를 포함하는 표시 패널
US12/138,929 US20090109384A1 (en) 2007-10-29 2008-06-13 Array substrate and display panel having the same
JP2008194457A JP5355952B2 (ja) 2007-10-29 2008-07-29 アレイ基板及びこれを含む表示パネル。
CN2008101728025A CN101425520B (zh) 2007-10-29 2008-10-29 阵列基板和具有阵列基板的显示面板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070108792A KR101392741B1 (ko) 2007-10-29 2007-10-29 표시 기판 및 이를 포함하는 표시 패널

Publications (2)

Publication Number Publication Date
KR20090043114A KR20090043114A (ko) 2009-05-06
KR101392741B1 true KR101392741B1 (ko) 2014-05-09

Family

ID=40582370

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070108792A KR101392741B1 (ko) 2007-10-29 2007-10-29 표시 기판 및 이를 포함하는 표시 패널

Country Status (4)

Country Link
US (1) US20090109384A1 (ko)
JP (1) JP5355952B2 (ko)
KR (1) KR101392741B1 (ko)
CN (1) CN101425520B (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100007081A (ko) * 2008-07-11 2010-01-22 삼성전자주식회사 표시 기판 및 이를 갖는 표시 패널
EP2759873B1 (en) 2013-01-28 2019-06-26 Samsung Display Co., Ltd. Display device
CN103680328B (zh) * 2013-12-31 2015-09-09 京东方科技集团股份有限公司 阵列基板及显示装置
KR102167715B1 (ko) * 2014-07-04 2020-10-20 삼성디스플레이 주식회사 표시 장치
CN105185810A (zh) * 2015-08-07 2015-12-23 京东方科技集团股份有限公司 一种显示基板及其制备方法、显示面板和显示装置
KR101998831B1 (ko) * 2016-07-29 2019-07-11 삼성디스플레이 주식회사 표시 장치
US10101609B2 (en) * 2016-10-21 2018-10-16 A.U. Vista, Inc. Pixel structure utilizing nanowire grid polarizers with multiple domain vertical alignment

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006201775A (ja) 2005-01-17 2006-08-03 Samsung Electronics Co Ltd 薄膜トランジスタ表示板とこれを含む液晶表示装置及びその製造方法
US20070008474A1 (en) 2005-07-05 2007-01-11 Shunichi Hashimoto Liquid crystal display device and liquid crystal display

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1930767B1 (en) * 1997-06-12 2009-10-28 Sharp Kabushiki Kaisha Vertically-aligned (VA) liquid crystal display device
KR100393642B1 (ko) * 2000-09-14 2003-08-06 엘지.필립스 엘시디 주식회사 광시야각 액정 표시 장치
JP4117148B2 (ja) * 2002-05-24 2008-07-16 日本電気株式会社 半透過型液晶表示装置
US7206048B2 (en) * 2003-08-13 2007-04-17 Samsung Electronics Co., Ltd. Liquid crystal display and panel therefor
TWI261712B (en) * 2004-09-30 2006-09-11 Chi Mei Optoelectronics Corp Liquid crystal display
JP4767588B2 (ja) * 2005-05-27 2011-09-07 シャープ株式会社 液晶表示装置
TWI304906B (en) * 2005-06-17 2009-01-01 Au Optronics Corp A va type liquid crystal display
TWI330735B (en) * 2005-07-11 2010-09-21 Chi Mei Optoelectronics Corp Multi-domain vertical alignment lcd
KR101237011B1 (ko) * 2005-08-02 2013-02-26 삼성디스플레이 주식회사 액정 표시 장치
JP2007065185A (ja) * 2005-08-30 2007-03-15 Victor Co Of Japan Ltd 反射型液晶表示装置
JP2007086205A (ja) * 2005-09-20 2007-04-05 Sharp Corp 表示パネルおよび表示装置
CN101322066B (zh) * 2005-12-05 2011-12-14 株式会社半导体能源研究所 液晶显示器
KR101245991B1 (ko) * 2006-06-23 2013-03-20 엘지디스플레이 주식회사 액정표시장치 및 그 제조 방법
TWI287685B (en) * 2006-08-31 2007-10-01 Au Optronics Corp Liquid crystal display, active matrix substrate and test method therefor
TWI333564B (en) * 2006-11-10 2010-11-21 Au Optronics Corp Pixel structures of a color filter substrate, an active device array substrate, and a liquid crystal display panel

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006201775A (ja) 2005-01-17 2006-08-03 Samsung Electronics Co Ltd 薄膜トランジスタ表示板とこれを含む液晶表示装置及びその製造方法
US20070008474A1 (en) 2005-07-05 2007-01-11 Shunichi Hashimoto Liquid crystal display device and liquid crystal display

Also Published As

Publication number Publication date
CN101425520A (zh) 2009-05-06
KR20090043114A (ko) 2009-05-06
JP5355952B2 (ja) 2013-11-27
JP2009109982A (ja) 2009-05-21
US20090109384A1 (en) 2009-04-30
CN101425520B (zh) 2013-03-27

Similar Documents

Publication Publication Date Title
KR100961946B1 (ko) 수직 배향형 액정 표시 장치
EP2573617B1 (en) Active matrix liquid crystal display
KR101246756B1 (ko) 액정 표시 장치 및 그 제조 방법
JP4713904B2 (ja) 薄膜トランジスタ表示板及びその製造方法
US8351006B2 (en) Liquid crystal display device and fabricating method thereof
KR20090129774A (ko) 표시 기판 및 이를 포함하는 액정표시패널
KR101392741B1 (ko) 표시 기판 및 이를 포함하는 표시 패널
KR20050001707A (ko) 박막 트랜지스터 표시판 및 이를 포함하는 액정 표시 장치
KR101146449B1 (ko) 횡전계 방식의 액정표시장치 및 그 제조방법
JP2005055897A (ja) 多重ドメイン液晶表示装置
KR20090060756A (ko) 표시 패널 및 이의 제조방법
JP2006106658A (ja) マスク及びこれを用いる液晶表示装置用表示板の製造方法
KR101362960B1 (ko) 액정표시장치와 그 제조방법
US8294862B2 (en) Liquid crystal display device and method of fabricating the same
KR101423909B1 (ko) 표시 기판 및 이를 구비하는 액정 표시 장치
KR20050063016A (ko) 다중 도메인 박막 트랜지스터 표시판 및 이를 포함하는액정 표시 장치
KR20080053804A (ko) 액정표시장치와 그 제조방법
KR20080024823A (ko) 액정표시장치
KR20160091527A (ko) 액정 표시 장치 및 그 제조 방법
KR102623558B1 (ko) 표시 장치
KR100859511B1 (ko) 박막 트랜지스터 기판 및 이를 포함하는 액정 표시 장치
KR100992121B1 (ko) 박막 트랜지스터 표시판 및 이를 포함하는 액정 표시 장치
KR101631530B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR100811641B1 (ko) 액정 표시 장치 및 그의 제조 방법
KR20110029282A (ko) 반투과형 액정 표시 장치의 박막 트랜지스터 기판 및 그 제조 방법

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee