KR101631530B1 - 박막 트랜지스터 표시판 및 그 제조 방법 - Google Patents
박막 트랜지스터 표시판 및 그 제조 방법 Download PDFInfo
- Publication number
- KR101631530B1 KR101631530B1 KR1020090102977A KR20090102977A KR101631530B1 KR 101631530 B1 KR101631530 B1 KR 101631530B1 KR 1020090102977 A KR1020090102977 A KR 1020090102977A KR 20090102977 A KR20090102977 A KR 20090102977A KR 101631530 B1 KR101631530 B1 KR 101631530B1
- Authority
- KR
- South Korea
- Prior art keywords
- electrode
- protective film
- forming
- film
- contact hole
- Prior art date
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 33
- 238000000034 method Methods 0.000 title claims description 18
- 238000004519 manufacturing process Methods 0.000 title abstract description 10
- 239000010408 film Substances 0.000 claims abstract description 170
- 230000001681 protective effect Effects 0.000 claims abstract description 89
- 229910052751 metal Inorganic materials 0.000 claims abstract description 28
- 239000002184 metal Substances 0.000 claims abstract description 28
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 26
- 239000004065 semiconductor Substances 0.000 claims abstract description 16
- 239000000758 substrate Substances 0.000 claims abstract description 15
- 238000005530 etching Methods 0.000 claims abstract description 12
- 239000010410 layer Substances 0.000 claims description 32
- 238000002834 transmittance Methods 0.000 claims description 28
- 230000005540 biological transmission Effects 0.000 claims description 17
- 239000011241 protective layer Substances 0.000 claims description 5
- 239000000463 material Substances 0.000 claims description 4
- 238000001312 dry etching Methods 0.000 claims description 2
- 238000002161 passivation Methods 0.000 abstract description 10
- 239000004973 liquid crystal related substance Substances 0.000 description 43
- 229910021417 amorphous silicon Inorganic materials 0.000 description 10
- 239000003990 capacitor Substances 0.000 description 4
- 239000004020 conductor Substances 0.000 description 4
- 230000005684 electric field Effects 0.000 description 4
- 230000000903 blocking effect Effects 0.000 description 3
- 239000013039 cover film Substances 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 239000003086 colorant Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 229910000583 Nd alloy Inorganic materials 0.000 description 1
- 206010034972 Photosensitivity reaction Diseases 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- UBSJOWMHLJZVDJ-UHFFFAOYSA-N aluminum neodymium Chemical compound [Al].[Nd] UBSJOWMHLJZVDJ-UHFFFAOYSA-N 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 229910010272 inorganic material Inorganic materials 0.000 description 1
- 239000011147 inorganic material Substances 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 238000005192 partition Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 230000036211 photosensitivity Effects 0.000 description 1
- 230000010287 polarization Effects 0.000 description 1
- 239000000565 sealant Substances 0.000 description 1
- 239000003566 sealing material Substances 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Nonlinear Science (AREA)
- Manufacturing & Machinery (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Optics & Photonics (AREA)
- Liquid Crystal (AREA)
Abstract
본 발명의 한 실시예에 따른 박막 트랜지스터 표시판의 제조 방법은 기판 위에 게이트선을 형성하는 단계, 게이트선 위에 게이트 절연막을 형성하는 단계, 게이트 절연막 위에 반도체를 형성하는 단계, 반도체 위에 제1 데이터선 및 제1 드레인 전극을 형성하는 단계, 제1 데이터선과 제1 드레인 전극 위에 하부 보호막을 형성하는 단계, 하부 보호막 위에 요철 및 예비 접촉 구멍을 포함하는 상부 보호막을 형성하는 단계, 상부 보호막 위에 금속막을 형성하는 단계, 금속막 위에 감광막을 형성하는 단계, 감광막을 마스크로 금속막을 식각하여 반사 전극을 형성하고 예비 접촉 구멍을 통해 하부 보호막을 노출하는 단계, 예비 접촉 구멍을 통해 노출된 하부 보호막을 식각하여 제1 드레인 전극을 노출하는 제1 접촉 구멍을 형성하는 단계, 감광막을 제거한 후 제1 접촉 구멍을 통해서 제1 드레인 전극과 반사 전극을 연결하는 연결 보조 부재를 형성하는 단계를 포함한다.
반투과, 유기막, 유지용량
Description
본 발명은 박막 트랜지스터 표시판 및 그 제조 방법에 관한 것이다.
액정 표시 장치는 전계 생성 전극이 각각 형성되어 있는 두 표시판을 두 전극이 형성되어 있는 면이 마주하도록 배치하고 두 표시판 사이에 액정 물질을 주입한 구조를 가진다. 이 액정 표시 장치는 두 전극에 전압을 인가하여 생성되는 전기장에 의해 액정을 움직이게 함으로써, 이에 따라 달라지는 광투과율을 조절하여 화상을 표현하는 장치이다.
그런데, 액정 표시 장치는 스스로 광을 발생하지 못하므로 별도의 광원이 필요하다. 액정 표시 장치는 사용하는 광원에 따라 투과형(transmission type)과 반사형(reflection type)으로 나눌 수 있다.
투과형 액정 표시 장치는 액정 표시 패널의 뒷면에 부착된 배면 광원인 백라이트(backlight)로부터 나오는 광을 액정에 입사시켜 액정의 배열에 따라 광량을 조절하여 색을 표시하는 형태이고, 반사형 액정 표시 장치는 외부의 자연광이나 인조광을 반사시킴으로써 액정의 배열에 따라 광투과율을 조절하는 형태이다.
투과형 액정 표시 장치는 배면광원을 사용하므로 어두운 외부 환경에서도 밝은 화상을 구현할 수 있으나 소비전력이 큰 단점을 가지고 있는 반면, 반사형 액정 표시 장치는 광을 외부의 자연광이나 인조광원에 의존하는 구조를 하고 있으므로 투과형 액정 표시 장치에 비해 소비전력이 작지만 어두운 장소에서는 사용하기 어렵다.
따라서, 두 가지 모드를 필요한 상황에 따라 적절하게 선택하여 사용할 수 있는 장치로 반사 및 투과 겸용 액정 표시 장치인 반투과형(transflective) 액정 표시 장치가 제안되었다.
그러나 반사 전극을 형성한 후 반사 전극이 노출된 상태에서 후속 공정을 진행하기 때문에 반사 전극의 표면이 손상되는 문제점이 있다.
따라서 본 발명은 반사 전극의 표면을 손상하지 않는 박막 트랜지스터 표시판의 제조 방법을 제공하는 것이다.
본 발명의 한 실시예에 따른 박막 트랜지스터 표시판의 제조 방법은 기판 위에 게이트선을 형성하는 단계, 게이트선 위에 게이트 절연막을 형성하는 단계, 게이트 절연막 위에 반도체를 형성하는 단계, 반도체 위에 제1 데이터선 및 제1 드레인 전극을 형성하는 단계, 제1 데이터선과 제1 드레인 전극 위에 하부 보호막을 형성하는 단계, 하부 보호막 위에 요철 및 예비 접촉 구멍을 포함하는 상부 보호막을 형성하는 단계, 상부 보호막 위에 금속막을 형성하는 단계, 금속막 위에 감광막을 형성하는 단계, 감광막을 마스크로 금속막을 식각하여 반사 전극을 형성하고 예비 접촉 구멍을 통해 하부 보호막을 노출하는 단계, 예비 접촉 구멍을 통해 노출된 하부 보호막을 식각하여 제1 드레인 전극을 노출하는 제1 접촉 구멍을 형성하는 단계, 감광막을 제거한 후 제1 접촉 구멍을 통해서 제1 드레인 전극과 반사 전극을 연결하는 연결 보조 부재를 형성하는 단계를 포함한다.
게이트선을 형성하는 단계는 기판 위에 유지 전극선을 형성하는 단계를 더 포함하고, 상부 보호막을 형성하는 단계는 유지 전극선 상부의 하부 보호막을 노출하는 개구부를 형성하는 단계를 더 포함하며, 반사 전극은 개구부를 통해 노출된 하부 보호막과 접촉할 수 있다.
금속막은 습식으로 식각하고, 하부 보호막은 건식으로 식각할 수 있다.
금속막을 식각하는 단계에서는 금속막을 과식각하여 감광막 아래에 언더컷을 형성할 수 있다.
언더컷은 3㎛이하의 깊이로 형성할 수 있다.
상부 보호막을 형성하는 단계는 하부 보호막 위에 감광성 유기막을 도포하는 단계, 감광성 유기막을 투과부, 반투과부 및 차광부을 포함하는 광마스크를 통하여 노광하는 단계를 포함할 수 있다.
반투과부는 슬릿을 가지는 반투명막으로 형성하고, 광마스크를 통하여 노광하는 단계에서 반투과부는 반사 전극이 형성될 부분에 배치될 수 있다.
반투과부는 서로 다른 광투과율을 가지는 제1 반투과부와 제2 반투과부를 포 함하고, 광마스크를 통하여 노광하는 단계에서 제1 반투과부는 반사 전극이 형성될 부분에 배치되고 제2 반투과부는 게이트선 또는 데이터선의 끝부분 주변에 배치될 수 있다.
제1 데이터선 및 제1 드레인 전극을 형성하는 단계는 제2 데이터선 및 제2 드레인 전극을 형성하는 단계를 더 포함하고, 제1 접촉 구멍을 형성하는 단계는 제2 드레인 전극을 노출하는 제2 접촉 구멍을 형성하는 단계를 더 포함하며, 연결 보조 부재를 형성하는 단계는 제2 접촉 구멍을 통해 제2 드레인 전극과 연결되는 투명 전극을 상부 보호막 위에 형성하는 단계를 더 포함할 수 있다.
반도체와 제1 및 제2 데이터선, 제1 및 제2 드레인 전극은 두께가 다른 감광막 패턴을 이용하여 형성할 수 있다.
상기한 다른 과제를 달성하기 위한 박막 트랜지스터 표시판의 제조 방법은 기판 위에 형성되어 있는 게이트선 및 제1 유지 전극선, 게이트선 및 제1 유지 전극선과 절연되어 교차하는 제1 데이터선, 게이트선 및 제1 데이터선과 연결되어 있는 제1 박막 트랜지스터, 제1 박막 트랜지스터 위에 형성되어 있으며 제1 박막 트랜지스터의 제1 드레인 전극을 노출하는 제1 접촉 구멍을 가지는 하부 보호막 및 상부 보호막, 상부 보호막 위에 형성되어 있는 반사 전극, 제1 접촉 구멍에 형성되어 있고 제1 드레인 전극과 반사 전극을 연결하는 연결 보조 부재를 포함하고, 상부 보호막은 제1 유지 전극선과 중첩하는 하부 보호막을 노출하는 제1 개구부를 포함하고, 반사 전극은 제1 개구부를 통해서 하부 보호막과 접촉한다.
상부 보호막 위에 형성되어 있는 투명 전극을 더 포함하고, 연결 보조 부재 는 투명 전극과 동일한 물질로 이루어질 수 있다.
게이트선 및 제1 유지 전극선과 교차하는 제2 데이터선, 게이트선 및 제2 데이터선과 연결되어 있는 제2 박막 트랜지스터를 더 포함하고, 상부 보호막과 하부 보호막은 제2 박막 트랜지스터의 제2 드레인 전극을 노출하는 제2 접촉 구멍을 더 가지며, 투명 전극은 제2 접촉 구멍을 통하여 제2 드레인 전극과 접촉할 수 있다.
투과 전극은 도메인 분할 수단을 포함할 수 있다.
투과 전극과 중첩하는 제2 유지 전극선을 더 포함할 수 있다.
제1 접촉 구멍은 제1 유지 전극선과 중첩하고, 제2 접촉 구멍은 제2 유지 전극선과 중첩할 수 있다.
상부 보호막은 요철이 형성된 요철부를 포함하고, 반사 전극은 요철부 위에 형성되어 있을 수 있다.
게이트선 및 데이터선의 끝부분은 외부 신호를 인가받기 위해 폭이 확장되어 있으며, 상부 보호막은 게이트선 및 데이터선의 끝부분을 각각 노출하는 제2 및 제3 접촉 구멍을 포함하고, 제2 및 제3 접촉 구멍 주변의 상부 보호막 두께는 투과 전극 아래의 상부 보호막의 두께보다 얇을 수 있다.
본 발명의 실시예에 따르면 반사 전극의 표면이 손상되지 않는 박막 트랜지스터 표시판 및 그 제조 방법을 제공한다.
그러면 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속 하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우 뿐만 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.
도 1은 본 발명의 한 실시예에 따른 액정 표시 장치의 배치도이고, 도 2는 도 1의 액정 표시 장치를 II-II선을 따라 잘라 도시한 단면도이고, 도 3은 도 1의 액정 표시 장치를 III-III선을 따라 잘라 도시한 단면도이다.
도 1 내지 도 3을 참조하면, 본 발명의 한 실시예에 따른 액정 표시 장치는 서로 마주하는 박막 트랜지스터 표시판(100)과 공통 전극 표시판(200) 및 이들 두 표시판(100, 200) 사이에 들어 있는 액정층(3)을 포함한다.
먼저, 박막 트랜지스터 표시판(100)에 대하여 설명한다.
절연 기판(110) 위에 복수의 게이트선(gate line)(121), 복수의 유지 전극선(storage electrode line)(131a, 131b) 및 복수의 광차단용 금속 패턴(122)이 형성되어 있다.
게이트선(121)은 게이트 신호를 전달하며 주로 가로 방향으로 뻗어 있다. 각 게이트선(121)은 위로 돌출한 복수의 제1 및 제2 게이트 전극(gate electrode)(124a, 124b)을 포함한다. 게이트선(121)의 끝 부분(129)은 다른 층과의 접속을 위해서 폭이 확장될 수 있다.
유지 전극선(131a, 131b)은 게이트선(121)과 실질적으로 나란하게 뻗어 있고, 상, 하 방향으로 돌출된 복수의 유지 전극(storage electrode)(133a, 133b)을 포함한다. 그리고 유지 전극선(131a, 131b)은 다른 부분에 비해서 폭이 넓은 확장부(132a, 132b)를 포함한다. 유지 전극선(131a, 131b)의 모양 및 배치는 여러 형태로 변형될 수 있다.
광차단용 금속 패턴(122)은 유지 전극선(131a, 131b)과 실질적으로 나란하게 뻗어 있으며 이웃하는 화소 사이에 위치하며, 빛샘을 방지한다.
게이트선(121) 및 유지 전극선(131a, 131b) 위에는 게이트 절연막(gate insulating layer)(140)이 형성되어 있으며, 게이트 절연막(140) 위에는 비정질 또는 결정질 규소 등으로 만들어진 복수의 반도체(154a, 154b)가 형성되어 있다.
반도체(151, 154a, 154b) 위에는 각각 복수 쌍의 저항성 접촉 부재(ohmic contact)(161, 163a, 163b, 165a, 165b)가 형성되어 있으며, 저항성 접촉 부재(161, 163a, 163b, 165a, 165b)는 실리사이드(silicide) 또는 n형 불순물이 고농도로 도핑되어 있는 n+수소화 비정질 규소 따위의 물질로 만들어질 수 있다.
저항성 접촉 부재(161, 163a, 163b, 165a, 165b) 및 게이트 절연막(140) 위에는 복수 쌍의 데이터선(data line)(171a, 171b)과 복수 쌍의 제1 및 제2 드레인 전극(drain electrode)(175a, 175b)이 형성되어 있다.
데이터선(171a, 171b)은 데이터 신호를 전달하며 주로 세로 방향으로 뻗어 게이트선(121) 및 유지 전극선(131a, 131b)과 교차한다. 데이터선(171a, 171b)은 각각 제1 게이트 전극(124a) 및 제2 게이트 전극(124b)을 향하여 뻗어 U자형으로 굽은 제1 소스 전극(173a) 및 제2 소스 전극(173b)을 포함하며, 제1 소스 전극(173a) 및 제2 소스 전극(173b)은 각각 제1 게이트 전극(124a) 및 제2 게이트 전극(124b)을 중심으로 제1 드레인 전극(175a) 및 제2 드레인 전극(175b)과 마주한다.
제1 드레인 전극(175a)은 제1 소스 전극(173a)으로 일부 둘러싸인 한 쪽 끝에서부터 아래로 뻗어 있으며, 반대쪽 끝은 유지 전극선(131a)의 확장부(132a)와 중첩하며, 다른 층과의 접속을 위해 면적이 넓을 수 있다. 제2 드레인 전극(175b)은 제2 소스 전극(173b)으로 일부 둘러싸인 한 쪽 끝에서부터 아래로 뻗어 있으며, 반대쪽 끝은 유지 전극선(131b)의 확장부(132b)와 중첩하며, 다른 층과의 접속을 위해 면적이 넓을 수 있다.
그러나 제1 및 제2 드레인 전극(175a, 175b)을 비롯한 데이터선(171a, 171b)의 모양 및 배치는 여러 형태로 변형될 수 있다.
제1 및 제2 소스 전극(173a, 173b), 제1 및 제2 드레인 전극(175a, 175b) 및 제1 및 제2 반도체(154a, 154b)는 제1 및 제2 박막 트랜지스터(thin film transistor, TFT)(Qa, Qb)를 이루며, 제1 및 제2 박막 트랜지스터(Qa, Qb)의 채널(channel)은 제1 및 제2 소스 전극(173a, 173b)과 제1 및 제2 드레인 전극(175a, 175b) 사이의 제1 및 제2 반도체(154a, 154b)에 형성된다.
저항성 접촉 부재(161, 163a, 163b, 165a, 165b)는 그 아래의 반도체(154a, 154b)와 그 위의 데이터선(171a, 171b), 드레인 전극(175a, 175b) 사이에만 존재하며 이들 사이의 접촉 저항을 낮추어 준다. 저항성 접촉 부재(161, 163a, 163b, 165a, 165b)는 데이터선((171a, 171b) 및 드레인 전극(175a, 175b)과 동일한 평면 패턴을 가진다. 반도체(154a, 154b)에는 소스 전극(173a, 173b)과 드레인 전극(175a, 175b) 사이를 비롯하여 데이터선(171a, 171b) 및 드레인 전극(175a, 175b)으로 가리지 않고 노출된 부분이 있다. 노출된 부분은 박막 트랜지스터의 채널이고, 채널을 제외하고 반도체(151, 154a, 154b)는 저항성 접촉 부재(161, 163a, 163b, 165a, 165b)와 동일한 평면 패턴을 가진다.
데이터선(171a, 171b), 드레인 전극(175a, 175b) 및 노출된 반도체(154a, 154b) 부분 위에는 질화규소 또는 산화규소 따위로 만들어진 하부 보호막(180p)이 형성되어 있다.
하부 보호막(180p) 위에는 유기 물질로 이루어지며 두께가 다른 부분을 포함하며 개구부(30)와 접촉 구멍(181, 182a, 182b, 185a, 185b)를 가지는 상부 보호막(180q)이 형성되어 있다. 상부 보호막(180q)의 표면에는 요철이 형성되어 있으며, 요철은 오목 거울 형상 또는 비대칭 형태로 형성될 수 있다.
개구부(30)는 유지 전극선의 확장부(132a) 위의 하부 보호막(180p) 또는 게이트 절연막(140)을 노출한다.
상부 보호막(180q) 위에는 반사 전극(191), 투과 전극(192), 연결 보조 부재(83) 및 접촉 보조 부재(contact assistant member)(81, 82a, 82b)가 형성되어 있다.
반사 전극(191)은 개구부(30)를 통해서 하부 보호막(180p)과 접촉하고, 상부 보호막(180q)의 요철을 따라 굴곡져 있다. 반사 전극은 알루미늄 또는 알루미늄-네오디뮴 합금(AlNd)과 같은 알루미늄 계열 금속으로 단층 또는 이중층으로 만들어질 수 있다.
투과 전극(192), 연결 보조 부재(83) 및 접촉 보조 부재(81, 82a, 82b)는 인듐 주석 산화물(indium tin oxide: ITO) 또는 인듐 아연 산화물(indium zinc oxide: IZO)과 같은 투명한 도전 물질로 이루어진다.
투과 전극(192)은 네 개의 주변을 가지며 오른쪽 모퉁이가 모따기 되어 있는(chamfered) 대략 사각형 모양이다. 투과 전극(191)의 모딴 빗변은 네 개의 주변에 대해서 약45°의 각도를 이룬다.
투과 전극(192)에는 중앙 절개부(91), 제1 사선 절개부(92)와 복수의 제2 사선 절개부(93)가 형성되어 있으며, 투과 전극(192)은 이들 절개부(91, 92, 93)에 의하여 복수의 영역(partition)으로 분할된다. 절개부(91, 92, 93)는 투과 전극(192)을 이등분하는 가상의 가로 중심선에 대하여 거의 반전 대칭을 이룬다.
제1 사선 절개부(92)는 대략 투과 전극(192)의 왼쪽 변에서부터 오른쪽 변으로 비스듬하게 뻗어 있으며, 투과 전극(192)의 가로 중심선에 대하여 상반부와 하반부에 각각 위치하는 부분을 포함한다. 제2 사선 절개부(92)는 투과 전극(192)의 윗변으로부터 오른쪽 변으로 비스듬하게 뻗거나, 오른쪽 변으로부터 아랫변으로 비스듬하게 뻗어 있으며, 투과 전극(192)의 가로 중심선에 대하여 각각 상반부와 하 반부에 위치한다.
제1 및 제2 사선 절개부(92, 93)는 투과 전극(192)의 가로 중심선에 대하여 약45°의 각도를 이루며 서로 수직으로 뻗어 있다.
따라서 투과 전극(192)의 하반부 및 상반부는 절개부(92, 93)에 의하여 각각 세 개의 영역(partition)으로 나뉜다. 이때, 영역의 수효 또는 절개부의 수효는 투과 전극(192)의 크기, 투과 전극(192)의 가로변과 세로변의 길이 비 등에 따라서 달라질 수 있다.
투과 전극(192)은 접촉 구멍(185b)를 통하여 드레인 전극(175b)과 물리적, 전기적으로 연결되어 있으며, 드레인 전극(175b)으로부터 데이터 전압을 인가 받는다.
연결 보조 부재(83)는 접촉 구멍(185a)을 통하여 드레인 전극(175a)과 물리적, 전기적으로 연결되어 있으며, 드레인 전극(175a)으로부터 데이터 전압을 인가 받아 반사 전극(191)에 전달한다.
데이터 전압이 인가된 반사 전극(191) 및 투과 전극(192)은 공통 전압(common voltage)을 인가 받는 공통 전극 표시판(200)의 공통 전극(common electrode)(270)과 함께 전기장을 생성함으로써 두 전극(191, 270) 사이의 액정층(3)의 액정 분자의 방향을 결정한다. 이와 같이 결정된 액정 분자의 방향에 따라 액정층(3)을 통과하는 빛의 편광이 달라진다. 반사 전극(191) 및 투과 전극(192)과 공통 전극(270)은 축전기[이하 “액정 축전기(liquid crystal capacitor)”라 함]를 이루어 박막 트랜지스터가 턴 오프된 후에도 인가된 전압을 유지한다.
박막 트랜지스터 표시판(100), 공통 전극 표시판(200) 및 액정층(3) 등을 포함하는 반투과형 액정 표시 장치는 반사 전극(191) 및 투과 전극(192)에 의하여 각각 정의되는 투과 영역(TA) 및 반사 영역(RA)으로 구획될 수 있다.
투과 영역(TA)에서는 액정 표시장치의 뒷면, 즉 박막 트랜지스터 표시판(100) 쪽에서 입사된 빛이 액정층(3)을 통과하여 앞면, 즉 공통 전극 표시판(200) 쪽으로 나옴으로써 표시를 수행한다. 반사 영역(RA)에서는 앞면에서 들어온 빛이 액정층(3)으로 들어왔다가 반사 전극(191)에 의하여 반사되어 액정층(3)을 다시 통과하여 앞면으로 나옴으로써 표시를 수행한다.
도시하지는 않았지만, 투과 영역(TA)에서의 액정층(3)의 두께, 또는 셀 간격(cell gap)이 반사 영역(RA)과 다를 수 있으며, 투과 영역(TA)에서의 셀 간격이 반사 영역(RA)에서의 셀 간격의 두 배일 수 있다.
반사 전극(191) 및 투과 전극(192)과 이와 전기적으로 연결된 드레인 전극(175a, 175b)은 각각 유지 전극선(131a, 131b)과 중첩한다. 반사 전극(191) 및 투과 전극(192)은 이와 전기적으로 연결된 드레인 전극(175a, 175b)이 유지 전극선(131a, 131b)과 중첩하여 이루는 축전기를 "유지 축전기(storage capacitor)"라 하며, 유지 축전기는 액정 축전기의 전압 유지 능력을 강화한다.
접촉 보조 부재(81, 82a, 82b)는 각각 접촉 구멍(181, 182a, 182b)을 통하여 게이트선(121)의 끝 부분(129) 및 데이터선(171a, 171b)의 끝 부분(179a, 179b)과 접촉하며 이들을 덮는다. 접촉 보조 부재(81, 82a, 82b)는 게이트선(121)의 끝 부 분(129) 및 데이터선(171a, 171b)의 끝 부분(179a, 179b)과 외부 장치와의 접착성을 보완하고 이들을 보호한다. 접촉 보조 부재(81, 82a, 82b)는 투명 전극(192)과 동일한 층으로 만들어질 수 있다.
다음으로 공통 전극 표시판(200)에 대하여 설명한다.
투명한 유리 또는 플라스틱 등의 절연 물질로 이루어진 기판(210) 위에 차광 부재(light blocking member)(220)가 형성되어 있다. 차광 부재(220)는 블랙 매트릭스(black matrix)라고도 하며, 반사 전극(191) 및 투과 전극(192)이 형성되는 복수의 개구 영역을 정의하는 한편, 화소 사이의 빛샘을 막아 준다.
기판(210) 위에는 또한 복수의 색필터(230)가 형성되어 있으며, 차광 부재(220)로 둘러싸인 개구 영역 내에 거의 다 들어가도록 배치되어 있다. 색필터(230)는 화소를 따라 세로 방향으로 길게 뻗어 띠(stripe)를 이룰 수 있다. 각 색필터(230)는 적색, 녹색 및 청색의 삼원색 등 기본색(primary color) 중 하나를 표시할 수 있다.
반사 영역(TA)의 색필터(230)는 복수의 투과홀(H)을 포함한다. 투과홀(H)은 투과 영역(TA)과 반사 영역(RA)에서의 광경로차로 인한 색조 차이를 줄여준다. 또는, 색필터(230)의 두께를 위치에 따라 다르게 하여 색조 차이를 줄일 수 있다.
색필터(230) 및 차광 부재(220) 위에는 공통 전극(270)이 형성되어 있다. 공통 전극(270)은 ITO나 IZO 등 투명한 도전체로 만들어지는 것이 바람직하다.
공통 전극(270)은 반사 영역(RA)에 형성된 절개부(71)와 투과 영역(TA)에 포함된 절개부(72, 73)를 포함한다.
반사 영역(RA)에 형성된 절개부(71)는 가로 및 세로 방향으로 뻗어, 반사 영역(RA)을 네 개의 영역으로 분할한다.
투과 영역(TA)에 형성된 절개부(72, 73)는 투과 전극(192)의 절개부(91, 92, 93) 사이 또는 절개부(91, 92, 93)와 투과 전극(192)의 모딴 빗변 사이에 배치되어 있다.
각 절개부(72, 73)는 투과 전극(192)의 사선 절개부(92, 93)와 거의 평행하게 뻗은 적어도 하나의 사선부를 포함한다. 각 사선부의 끝부분은 투과 전극(192)의 각 변을 따라 변과 중첩하면서 뻗어 있는 가로부와 세로부를 포함한다. 가로부와 세로부는 사선부와 둔각을 이룬다.
사선부 중 하나(72)는 투과 전극(192)의 가로 중심선을 따라 뻗은 중앙 가로부를 포함할 수 있다. 중앙 가로부는 유지 전극선(131b)의 확장부(132b)와 중첩할 수 있다.
그리고 각 사선부는 오목하거나 볼록한 복수의 노치(notch)(7)를 포함한다. 노치(7)는 절개부 위에 위치한 액정 분자들의 경사 방향을 결정한다. 노치는 투과 전극의 절개부(91, 92, 93)에도 형성될 수 있다.
색필터(230) 및 차광 부재(220) 및 공통 전극(270) 사이에는 덮개막(250)이 형성될 수 있다. 덮개막은 (유기) 절연물로 만들어질 수 있으며, 색필터(230)를 보호하고 색필터가 노출되는 것을 방지하며 평탄면을 제공한다.
표시판(100, 200)의 안쪽 면 위에는 액정층(3)을 배향하기 위한 배향막(alignment layer)(도시하지 않음)이 도포되어 있으며, 표시판(100, 200)의 바깥 쪽 면에는 하나 이상의 편광자(polarizer)(도시하지 않음)가 구비되어 있다.
액정층(3)은 수직 배향 또는 수평 배향되어 있다.
액정 표시 장치는 또한 박막 트랜지스터 표시판(100)과 공통 전극 표시판(200)을 떠받쳐서 둘 사이에 간극(間隙)을 만드는 복수의 탄성 간격재(spacer)(도시하지 않음)를 더 포함한다.
액정 표시 장치는 또한 박막 트랜지스터 표시판(100)과 공통 전극 표시판(200)을 결합하는 밀봉재(sealant)(도시하지 않음)를 더 포함할 수 있다. 밀봉재는 공통 전극 표시판(200)의 가장자리에 위치한다.
그러면, 도 1 내지 도 3에 도시한 액정 표시 장치의 박막 트랜지스터 표시판을 본 발명의 한 실시예에 따라 제조하는 방법에 대하여 도 4 내지 13과 기 설명한 도 2 및 3을 참고로 하여 상세히 설명한다.
도 4 내지 13은 본 발명의 한 실시예에 따른 박막 트랜지스터 표시판의 제조 방법을 차례대로 도시한 단면도로 도 1의 II-II 및 III-III선을 따라 잘라 도시한 단면도이다.
도 4 및 도 5에 도시한 바와 같이, 투명한 유리 또는 플라스틱 따위로 만들어진 절연 기판(110) 위에 금속막을 증착한 후 패터닝하여 확장된 끝부분(129) 및 게이트 전극(124a, 124b)을 포함하는 게이트선 및 유지 전극 및 유지 전극 확장부(132a, 132b)를 포함하는 유지 전극선을 형성한다.
다음 도 6 및 도 7에 도시한 바와 같이, 기판(110) 위에 게이트 절연막(140), 비정질 규소막, 불순물이 도핑된 비정질 규소막 및 금속막을 적층한다.
그리고 금속막 위에 두께가 다른 제1 감광막(PR1)을 형성한다. 채널이 형성될 부분의 비정질 규소막, 도핑된 비정질 규소막 및 금속막과 대응하는 부분을 제1 영역(A1)이라 하고, 드레인 전극 및 데이터선과 같이 배선이 형성될 부분의 비정질 규소막, 도핑된 비정질 규소막 및 금속막과 대응하는 부분을 제2 영역(A2)이라 한다.
이와 같이, 위치에 따라 감광막의 두께를 다르게 형성하는 방법에는 여러 가지가 있을 수 있는데, 노광 마스크에 투명 영역(transparent area)과 차광 영역(light blocking area) 뿐 아니라 반투명 영역(semi-transparent area)을 두는 것이 그 예이다. 반투광 영역에는 슬릿(slit) 패턴, 격자 패턴(lattice pattern) 또는 투과율이 중간이거나 두께가 중간인 박막이 구비된다. 슬릿 패턴을 사용할 때에는, 슬릿의 폭이나 슬릿 사이의 간격이 사진 공정에 사용하는 노광기의 분해능(resolution)이 보다 작은 것이 바람직하다. 다른 예로는 리플로우(reflow)가 가능한 감광막을 사용하는 것이다. 즉, 투명 영역과 차광 영역만을 지닌 통상의 마스크로 리플로우 가능한 감광막 패턴을 형성한 다음 리플로우시켜 감광막이 잔류하지 않은 영역으로 흘러내리도록 함으로써 얇은 부분을 형성한다.
이후 제1 감광막(PR1)을 마스크로 금속막, 불순물이 도핑된 비정질 규소막 및 비정질 규소막을 식각하여 도전체 패턴(174), 저항성 접촉층 패턴(164) 및 반도체(151a, 154a, 154b)를 형성한다.
다음 도 8 및 9에 도시한 바와 같이, 제1 부분(A1)의 제1 감광막(PR1)을 에치백(etch back)으로 제거한 후 제2 부분(A2)의 제1 감광막(PR1)을 마스크로 도전 체 패턴 및 저항성 접촉층 패턴을 식각하여 끝부분(179b)이 확장되어 있으며 소스 전극(173a, 173b)을 가지는 데이터선, 드레인 전극(175a, 175b) 및 저항성 접촉층(161a, 163a, 163b, 165a, 165b)을 완성한다.
다음 도 10 및 도 11에 도시한 바와 같이, 제1 감광막을 제거한 후 기판(110) 위에 하부 보호막(180p) 및 상부 보호막(180q)을 형성한다. 하부 보호막(180p)은 질화 규소 따위의 무기 물질로 형성하고, 상부 보호막(180q)는 감광성을 가지는 유기 물질로 형성한다.
이후, 상부 보호막(180q)를 노광한 후 현상하여 하부 보호막(180p)을 노출하는 예비 접촉구멍(8) 및 개구부(30)를 가지는 상부 보호막(180q)을 형성한다. 이때, 투과율이 다른 마스크를 이용하여 부분에 따라서 상부 보호막(180q)의 두께를 다르게 형성한다.
구체적으로 설명하면, 예비 접촉 구멍(8)이 형성될 부분과 유지 전극의 확장부(132a, 132b)를 제1 투과율 부분(B1)이라 하고, 게이트선 및 데이터선의 끝부분(129, 179b)(이하 패드부라 함) 주변을 제2 투과율 영역(B2)이라 하고, 반사 영역(RA)의 일부분을 제3 투과율 영역(B3)이라 하고, 투과 영역(TA)과 반사 영역(RA)의 일부분을 제4 투과율 영역(B4)이라 한다.
상부 보호막(180q)이 양성 감광성일 경우, 광투과율이 제1 투과율 부분(B1)> 제2 투과율 부분(B2)> 제3 투과율 부분(B3)> 제4 투과율 부분(B4)의 순서가 되도록 마스크를 배치한다. 상부 보호막(180q)이 음성 감광성일 경우 양성 감광성과는 반대의 투과율을 가지도록 마스크를 배치한 후 노광한다. 투과율은 반투명막과 슬릿 을 이용하여 조절할 수 있으며, 제3 투과율 영역(B3)은 반투명막에 슬릿을 형성함으로써 제4 투과율 영역(B4)에 비하여 두께를 얇게 만들면서 표면에 요철도 형성할 수 있다.
예를 들어, 상부 보호막(180q)이 양성 감광성일 경우 제1 투과율 부분(B1)의 투과율은 100%이고, 제2 투과율 부분(B2)의 투과율은 60%, 제3 투과율 부분(B3)의 투과율은 38%, 제4 투과율 부분(B4)의 투과율은 0%의 투과율을 가지는 마스크를 준비한다. 그리고 35,000Å 두께의 상부 보호막(180q)을 노광하면 제1 투과율 부분(B1)의 상부 보호막(180q)은 모두 제거되어 하부 보호막(180p)이 노출되고, 제2 투과율 부분(B2)은 15,000Å, 제3 투과율 부분(B3)은 25,000Å, 제4 투과율 부분(B4)은 35,000Å의 두께로 형성할 수 있다.
다음 도 12 및 도 13에 도시한 바와 같이, 상부 보호막(180q) 위에 금속막을 증착한 후 제2 감광막(PR2)을 형성한다.
이후 제2 감광막(PR2)을 마스크로 반사막을 습식 식각하여 반사 전극(191)을 형성한다. 여기서, 예비 접촉 구멍(8)에 형성되어 있는 금속막은 제거하여 예비 접촉 구멍(8)을 통해서 하부 보호막(180p)을 노출한다. 그리고 반사 전극(191)은 개구부(30)를 통해 유지 전극의 확장부(132a, 132b) 위에 형성된 하부 보호막(180p)과 접촉한다.
이때, 금속막을 과식각하여 제2 감광막(PR2) 아래에 언더컷을 형성한다. 언더컷은 3㎛이내의 크기로 형성한다. 종래에는 상부 보호막과 금속막을 함께 식각하여 상부 보호막과 금속막의 식각차로 인해서 금속막 아래의 상부 보호막에 언더 컷이 발생하여 반사 전극이 들뜨는 현상이 발생하였다. 그러나 본 발명의 실시예에서와 같이 상부 보호막(180q)에 예비 접촉 구멍을 형성한 후, 습식 식각으로 반사 전극(191)만을 식각하면 상부 보호막(180q)이 과식각되어 반사 전극(191) 아래에 언더컷을 형성하지 않으므로 반사 전극이 들뜨지 않는다.
본 발명의 실시예에서는 투과 영역(TA)의 개구부에는 금속막을 남기지 않았으나, 투과 영역의 개구부에도 금속막을 남길 수 있다.
이후, 제2 감광막(PR2)을 마스크로 노출된 하부 보호막(180p)을 식각하여 드레인 전극(175a, 175b)을 노출하는 접촉 구멍(185a, 185b)을 형성한다.
이때, 제2 감광막(PR2)과 함께 노출된 상부 보호막(180q)도 일부 제거되어 제2 감광막(PR2)과 상부 보호막(180q)의 두께가 얇아진다. 따라서 투과 영역(TA)과 반사 영역(RA)에서의 상부 보호막(180q)의 단차를 줄일 수 있다. 또한, 패드부의 상부 보호막(180q) 두께도 낮아져 패드와 상부 보호막(180q)의 단차가 줄어들므로 후속 박막이 끊어짐 없이 게이트선 및 데이터선의 끝부분과 접촉할 수 있도록 한다.
본 발명의 실시예에서와 같이, 상부 보호막에 예비 접촉 구멍을 형성한 후 하부 보호막(180p)만을 식각하므로 하부 보호막(180p)에 언더컷이 형성되지 않는다. 종래에는 상부 보호막(180q)과 하부 보호막(180p)을 함께 식각할 때 식각 깊이가 달라 하부 보호막(180p)이 과식각되어 언더컷이 형성될 수 있었다. 그러나 본 발명에서는 두 보호막을 각각 식각하므로 언더컷이 형성되지 않는다.
그리고 하부 보호막(180p)을 식각하는 동안 반사 전극(191)의 표면이 식각 기체나 식각액에 노출되지 않으므로 반사 전극(191)의 표면이 손상되지 않는다.
다음 도 2 및 도 3에 도시한 바와 같이, 제2 감광막을 제거한 후 기판(110) 위에 ITO 또는 IZO 등으로 투명 도전막을 형성한 후 패터닝하여 접촉 구멍(185b)을 통해서 드레인 전극(175b)과 접촉하는 투과 전극(192), 접촉 구멍(185a)을 통해서 드레인 전극(175a)과 반사 전극(191)을 연결하는 연결 부재(83), 접촉 구멍(181, 182a)을 통해서 각각 게이트선의 끝부분(129) 및 데이터선의 끝부분(179b)과 접촉하는 접촉 보조 부재(81, 82b)를 형성한다.
이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
도 1은 본 발명의 한 실시예에 따른 액정 표시 장치의 배치도이다.
도 2는 도 1의 액정 표시 장치를 II-II선을 따라 잘라 도시한 단면도이다.
도 3은 도 1의 액정 표시 장치를 III-III선을 따라 잘라 도시한 단면도이다.
도 4 내지 13은 본 발명의 한 실시예에 따른 박막 트랜지스터 표시판의 제조 방법을 차례대로 도시한 단면도로 도 1의 II-II 및 III-III선을 따라 잘라 도시한 단면도이다.
<도면의 주요 부분에 대한 부호의 설명>
8: 예비 접촉 구멍
11, 12: 배향막 30: 개구부
71, 72, 73, 91, 92, 93: 절개부
110, 210: 절연 기판
121: 게이트선 124a, 124b: 게이트 전극
131a, 131b: 유지 전극선 132a, 132b: 확장부
133a, 133b: 유지 전극 140: 게이트 절연막
151, 154a, 154b: 반도체
161, 1631, 163b, 165a, 165b: 저항성 접촉 부재
171a, 171b: 데이터선 173a, 173b: 소스 전극
175: 드레인 전극 180p: 하부 보호막
180q: 상부 보호막
181a, 182a, 182b, 185a, 185b: 접촉 구멍
191: 반사 전극 192: 투과 전극
250: 덮개막 270: 공통 전극
Claims (18)
- 기판 위에 게이트선 및 유지 전극선을 형성하는 단계,상기 게이트선 위에 게이트 절연막을 형성하는 단계,상기 게이트 절연막 위에 반도체를 형성하는 단계,상기 반도체 위에 제1 데이터선 및 제1 드레인 전극을 형성하는 단계,상기 제1 데이터선과 상기 제1 드레인 전극 위에 하부 보호막을 형성하는 단계,상기 하부 보호막 위에 요철, 예비 접촉 구멍 및 개구부를 포함하는 상부 보호막을 형성하는 단계,상기 상부 보호막 위에 금속막을 형성하는 단계,상기 금속막 위에 감광막을 형성하는 단계,상기 감광막을 마스크로 상기 금속막만을 식각하여 반사 전극을 형성하고 상기 예비 접촉 구멍을 통해 상기 하부 보호막을 노출하는 단계,상기 예비 접촉 구멍을 통해 노출된 상기 하부 보호막을 식각하여 상기 제1 드레인 전극을 노출하는 제1 접촉 구멍을 형성하는 단계,상기 감광막을 제거한 후 상기 제1 접촉 구멍을 통해서 상기 제1 드레인 전극과 상기 반사 전극을 연결하는 연결 보조 부재를 형성하는 단계를 포함하고,상기 제1 접촉 구멍 및 상기 개구부는 상기 유지 전극선과 중첩되고,상기 금속막을 식각하는 단계에서는 상기 금속막을 과식각하여 상기 감광막 아래에 언더컷을 형성하며,상기 반사 전극은 상기 하부 보호막과 상기 개구부를 통해 직접 접촉되는 박막 트랜지스터 표시판의 제조 방법.
- 삭제
- 제1항에서,상기 금속막은 습식으로 식각하고, 상기 하부 보호막은 건식으로 식각하는 박막 트랜지스터 표시판의 제조 방법.
- 삭제
- 제1항에서,상기 언더컷은 3㎛이하의 깊이로 형성하는 박막 트랜지스터 표시판의 제조 방법.
- 제1항에서,상기 상부 보호막을 형성하는 단계는상기 하부 보호막 위에 감광성 유기막을 도포하는 단계,상기 감광성 유기막을 투과부, 반투과부 및 차광부을 포함하는 광마스크를 통하여 노광하는 단계를 포함하는 박막 트랜지스터 표시판의 제조 방법.
- 제6항에서,상기 반투과부는 슬릿을 가지는 반투명막으로 형성하고, 상기 광마스크를 통하여 노광하는 단계에서 상기 반투과부는 상기 반사 전극이 형성될 부분에 배치되는 박막 트랜지스터 표시판의 제조 방법.
- 제6항에서,상기 반투과부는 서로 다른 광투과율을 가지는 제1 반투과부와 제2 반투과부를 포함하고, 상기 광마스크를 통하여 노광하는 단계에서 상기 제1 반투과부는 상기 반사 전극이 형성될 부분에 배치되고 상기 제2 반투과부는 상기 게이트선 또는 데이터선의 끝부분 주변에 배치되는 박막 트랜지스터 표시판의 제조 방법.
- 제1항에서,상기 제1 데이터선 및 상기 제1 드레인 전극을 형성하는 단계에서, 제2 데이터선 및 제2 드레인 전극을 형성하고,상기 제1 접촉 구멍을 형성하는 단계에서, 상기 제2 드레인 전극을 노출하는 제2 접촉 구멍을 형성하며,상기 연결 보조 부재를 형성하는 단계에서, 상기 제2 접촉 구멍을 통해 상기 제2 드레인 전극과 연결되는 투과 전극을 상기 상부 보호막 위에 형성하는 박막 트랜지스터 표시판의 제조 방법.
- 제9항에서,상기 반도체와 상기 제1 데이터선 및 상기 제2 데이터선, 상기 제1 드레인 전극 및 상기 제2 드레인 전극은 두께가 다른 감광막 패턴을 이용하여 형성하는 박막 트랜지스터 표시판의 제조 방법.
- 기판 위에 형성되어 있는 게이트선 및 제1 유지 전극선,상기 게이트선 및 상기 제1 유지 전극선과 절연되어 교차하는 제1 데이터선,상기 게이트선 및 상기 제1 데이터선과 연결되어 있는 제1 박막 트랜지스터,상기 제1 박막 트랜지스터 위에 형성되어 있으며 상기 제1 박막 트랜지스터의 제1 드레인 전극을 노출하는 제1 접촉 구멍을 가지는 하부 보호막 및 상부 보호막,상기 상부 보호막 위에 형성되어 있는 반사 전극,상기 제1 접촉 구멍에 형성되어 있고 상기 제1 드레인 전극과 상기 반사 전극을 연결하는 연결 보조 부재를 포함하고,상기 상부 보호막은 상기 하부 보호막을 노출하는 제1 개구부를 포함하고, 상기 반사 전극은 상기 제1 개구부를 통해서 상기 하부 보호막과 직접 접촉하며,상기 제1 접촉 구멍 및 상기 제1 개구부는 상기 제1 유지 전극선과 중첩하는 박막 트랜지스터 표시판.
- 제11항에서,상기 상부 보호막 위에 형성되며, 상기 반사 전극과 다른 영역에 형성되는 투과 전극을 더 포함하고, 상기 연결 보조 부재는 상기 투과 전극과 동일한 물질로 이루어져 있는 박막 트랜지스터 표시판.
- 제12항에서,상기 게이트선 및 상기 제1 유지 전극선과 교차하는 제2 데이터선,상기 게이트선 및 상기 제2 데이터선과 연결되어 있는 제2 박막 트랜지스터를 더 포함하고,상기 상부 보호막과 상기 하부 보호막은 상기 제2 박막 트랜지스터의 제2 드레인 전극을 노출하는 제2 접촉 구멍을 더 가지며, 상기 투과 전극은 상기 제2 접촉 구멍을 통하여 상기 제2 드레인 전극과 접촉하는 박막 트랜지스터 표시판.
- 제13항에서,상기 투과 전극은 도메인 분할 수단을 포함하는 박막 트랜지스터 표시판.
- 제13항에서,상기 투과 전극과 중첩하는 제2 유지 전극선을 더 포함하는 박막 트랜지스터 표시판.
- 제15항에서,상기 제1 접촉 구멍은 상기 제1 유지 전극선과 중첩하고, 상기 제2 접촉 구멍은 상기 제2 유지 전극선과 중첩하는 박막 트랜지스터 표시판.
- 제11항에서,상기 상부 보호막은 요철이 형성된 요철부를 포함하고,상기 반사 전극은 상기 요철부 위에 형성되어 있는 박막 트랜지스터 표시판.
- 제12항에서,상기 게이트선 및 상기 데이터선의 끝부분은 외부 신호를 인가받기 위해 폭이 확장되어 있으며,상기 상부 보호막은 상기 게이트선 및 상기 데이터선의 끝부분을 각각 노출하는 제2 접촉 구멍 및 제3 접촉 구멍을 포함하고,상기 제2 접촉 구멍 및 상기 제3 접촉 구멍 주변의 상기 상부 보호막 두께는 상기 투과 전극 아래의 상기 상부 보호막의 두께보다 얇은 박막 트랜지스터 표시판.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020090102977A KR101631530B1 (ko) | 2009-10-28 | 2009-10-28 | 박막 트랜지스터 표시판 및 그 제조 방법 |
| US12/904,281 US8685770B2 (en) | 2009-10-28 | 2010-10-14 | Thin film transistor array panel and method for manufacturing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020090102977A KR101631530B1 (ko) | 2009-10-28 | 2009-10-28 | 박막 트랜지스터 표시판 및 그 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20110046123A KR20110046123A (ko) | 2011-05-04 |
| KR101631530B1 true KR101631530B1 (ko) | 2016-06-20 |
Family
ID=43897638
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020090102977A KR101631530B1 (ko) | 2009-10-28 | 2009-10-28 | 박막 트랜지스터 표시판 및 그 제조 방법 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US8685770B2 (ko) |
| KR (1) | KR101631530B1 (ko) |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003279967A (ja) | 2002-03-25 | 2003-10-02 | Matsushita Electric Ind Co Ltd | 液晶表示装置とその製造方法 |
| JP2003279945A (ja) | 2002-03-25 | 2003-10-02 | Matsushita Electric Ind Co Ltd | 液晶表示装置 |
| KR20060100872A (ko) * | 2005-03-18 | 2006-09-21 | 삼성전자주식회사 | 반투과 액정 표시 장치 패널 및 그 제조 방법 |
| KR20060124850A (ko) | 2005-05-26 | 2006-12-06 | 엘지.필립스 엘시디 주식회사 | 반사투과형 액정표시장치 및 그 제조 방법 |
| KR100930921B1 (ko) | 2005-06-30 | 2009-12-10 | 엘지디스플레이 주식회사 | 반사투과형 액정표시장치용 어레이 기판 및 그 제조방법 |
| KR101197223B1 (ko) | 2005-09-09 | 2012-11-02 | 엘지디스플레이 주식회사 | 반사투과형 액정표시장치용 어레이 기판 및 그 제조방법 |
| KR101202983B1 (ko) * | 2005-09-13 | 2012-11-20 | 엘지디스플레이 주식회사 | 반사투과형 액정표시장치용 어레이 기판 및 그 제조방법 |
| JP2007293153A (ja) | 2006-04-27 | 2007-11-08 | Epson Imaging Devices Corp | 液晶表示装置 |
| JP2008052213A (ja) | 2006-08-28 | 2008-03-06 | Epson Imaging Devices Corp | 液晶パネルおよび液晶パネルの製造方法 |
| KR100978264B1 (ko) | 2006-12-26 | 2010-08-26 | 엘지디스플레이 주식회사 | 반사투과형 액정표시장치 및 그 제조방법 |
| KR101264717B1 (ko) | 2007-03-26 | 2013-05-16 | 엘지디스플레이 주식회사 | 반투과형 액정표시패널 및 그 제조방법 |
| TWI373097B (en) * | 2008-07-09 | 2012-09-21 | Au Optronics Corp | Method for fabricating thin film transistor array substrate |
-
2009
- 2009-10-28 KR KR1020090102977A patent/KR101631530B1/ko active IP Right Grant
-
2010
- 2010-10-14 US US12/904,281 patent/US8685770B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| US20110095300A1 (en) | 2011-04-28 |
| US8685770B2 (en) | 2014-04-01 |
| KR20110046123A (ko) | 2011-05-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101293561B1 (ko) | 박막 트랜지스터 표시판 및 그 제조 방법 | |
| KR101479998B1 (ko) | 박막 트랜지스터 표시판 및 그 제조 방법 | |
| KR20130014290A (ko) | 횡전계형 액정표시장치 및 이의 제조 방법 | |
| US20050139922A1 (en) | Liquid crystal display device and manufacturing method thereof | |
| KR20130015734A (ko) | 액정표시장치 | |
| KR20080067406A (ko) | 박막 트랜지스터 표시판 | |
| KR101682432B1 (ko) | 프린지 필드 스위칭 모드 액정표시장치용 어레이기판 및 이의 제조 방법 | |
| KR20080078164A (ko) | 액정 표시 장치의 제조 방법 | |
| KR20090034579A (ko) | 박막 트랜지스터 표시판 및 그의 제조 방법 | |
| JP5355952B2 (ja) | アレイ基板及びこれを含む表示パネル。 | |
| KR20130015735A (ko) | 액정표시장치 | |
| US20070188682A1 (en) | Method for manufacturing a display device | |
| KR101423909B1 (ko) | 표시 기판 및 이를 구비하는 액정 표시 장치 | |
| KR20150021408A (ko) | 박막 트랜지스터 기판, 그 제조 방법, 및 표시 장치 | |
| KR101677240B1 (ko) | 반사투과형 액정표시장치 제조방법 | |
| KR100827856B1 (ko) | 반투과형 프린지 필드 스위칭 모드 액정표시장치의어레이기판 및 그 제조방법 | |
| KR101631530B1 (ko) | 박막 트랜지스터 표시판 및 그 제조 방법 | |
| KR101251993B1 (ko) | 박막 트랜지스터 표시판 | |
| JP2004144965A (ja) | 半透過型液晶表示装置 | |
| KR101297357B1 (ko) | 수직정렬모드 액정표시장치 | |
| KR101612050B1 (ko) | 반사투과형 액정표시장치 및 그 제조 방법 | |
| KR20060128564A (ko) | 액정 표시 장치, 박막 트랜지스터 기판 및 그 제조 방법 | |
| KR101777839B1 (ko) | 액정 표시 장치 및 그 제조 방법 | |
| KR101603224B1 (ko) | 반투과형 액정 표시 장치의 박막 트랜지스터 기판 및 그 제조 방법 | |
| KR20070082325A (ko) | 박막 트랜지스터 기판 및 이의 제조 방법 및 액정 표시장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| N231 | Notification of change of applicant | ||
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant |