KR101202983B1 - 반사투과형 액정표시장치용 어레이 기판 및 그 제조방법 - Google Patents

반사투과형 액정표시장치용 어레이 기판 및 그 제조방법 Download PDF

Info

Publication number
KR101202983B1
KR101202983B1 KR1020050085036A KR20050085036A KR101202983B1 KR 101202983 B1 KR101202983 B1 KR 101202983B1 KR 1020050085036 A KR1020050085036 A KR 1020050085036A KR 20050085036 A KR20050085036 A KR 20050085036A KR 101202983 B1 KR101202983 B1 KR 101202983B1
Authority
KR
South Korea
Prior art keywords
gate
electrode
layer
forming
drain
Prior art date
Application number
KR1020050085036A
Other languages
English (en)
Other versions
KR20070030403A (ko
Inventor
이정일
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020050085036A priority Critical patent/KR101202983B1/ko
Priority to US11/372,068 priority patent/US7488983B2/en
Priority to CNB2006100922279A priority patent/CN100492144C/zh
Publication of KR20070030403A publication Critical patent/KR20070030403A/ko
Priority to US12/318,531 priority patent/US7704766B2/en
Application granted granted Critical
Publication of KR101202983B1 publication Critical patent/KR101202983B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/133553—Reflecting elements
    • G02F1/133555—Transflectors
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer

Abstract

본 발명은 서로 교차하여 화소영역을 정의하는 게이트 배선과 데이터 배선이 형성되고, 상기 화소영역은 투과부와, 상기 투과부를 둘러싸는 반사부를 포함하는 기판과; 상기 게이트 배선 및 데이터 배선과 연결되는 박막트랜지스터와; 상기 반사부에 있어 상기 박막트랜지스터의 드레인 전극을 노출시키는 드레인 콘택홀을 가지며, 상기 투과부에 있어서는 기판을 노출시키는 투과홀을 갖는 제 1 보호층과; 상기 반사부에 있어 상기 제 1 보호층 상부에 형성된 반사판과; 상기 "반사판과 동일한 형태"로 형성된 제 2 보호층과; 상기 제 2 보호층 상부 및 투과부의 노출된 기판 상부에 형서되며, 상기 드레인 콘택홀을 통해 상기 드레인 전극과 접촉하는 화소전극을 포함하는 반사투과형 액정표시장치용 어레이 기판을 제공한다.
반사투과형, 액정표시장치, 마스크 공정단축

Description

반사투과형 액정표시장치용 어레이 기판 및 그 제조방법{An array substrate for trans-flective liquid crystal display device and fabrication method of the same}
도 1은 종래의 반사투과형 액정표시장치용 어레이 기판에 있어, 박막트랜지스터를 포함하는 하나의 화소영역을 절단한 단면을 도시한 도면.
도 2a 내지 도 2f는 종래의 반사투과형 액정표시장치용 어레이 기판의 제조 단계별 공정 단면도.
도 3은 본 발명의 실시예에 의한 반사투과형 액정표시장치용 어레이 기판에의 평면도 일부를 도시한 도면.
도 4는 도 3을 절단선 Ⅳ-Ⅳ를 따라 절단한 부분에 대한 단면도.
도 5는 도 3을 절단선 Ⅴ-Ⅴ를 따라 절단한 부분에 대한 단면도.
도 6은 도 3을 절단선 Ⅵ-Ⅵ을 따라 절단한 부분에 대한 단면도.
도 7a 내지 7h는 도 3을 절단선 Ⅳ-Ⅳ를 따라 절단한 부분에 대한 제조 단계별 공정 단면도.
도 8a 내지 8h는 절단선 Ⅴ-Ⅴ를 따라 절단한 부분에 대한 제조 단계별 공정 단면도.
도 9a 내지 9h는 절단선 Ⅵ-Ⅵ을 따라 절단한 부분에 대한 제조 단계별 공정 단면도.
< 도면의 주요 부분에 대한 부호의 설명 >
110 : 어레이 기판 113 : 게이트 배선
114 : 스토리지 제 1 전극 115 : 게이트 전극
120 : 게이트 절연막 125a : 액티브층
125b : 오믹 콘택층 127 : 반도체 패턴
135 : 데이터 배선 140 : 소스 전극
143 : 드레인 전극 150 : 제 1 보호층
155 : 제 2 보호층 158 : 드레인 콘택홀
160 : 스토리지 콘택홀 170 : 제 3 보호층
180 : 반사판 183 : 제 4 보호층
P : 화소영역 RA : 반사부
StgA : 스토리지 영역 StgC : 스토리지 커패시터
TA : 투과부 TH : 투과홀
TrA : 스위칭 영역
본 발명은 액정표시장치에 관한 것으로서, 더욱 상세하게는 반사투과형 액정표시장치용 어레이 기판 및 그 제조 방법에 관한 것이다.
최근 정보화 사회로 시대가 급발전함에 따라 박형화, 경량화, 저 소비전력화 등의 우수한 특성을 가지는 평판 표시 장치(flat panel display)의 필요성이 대두되었다.
이러한 평판 표시 장치는 스스로 빛을 발하느냐 그렇지 못하냐에 따라 나눌 수 있는데, 스스로 빛을 발하여 화상을 표시하는 것을 발광형 표시장치라 하고, 그렇지 못하고 외부의 광원을 이용하여 화상을 표시하는 것을 수광형 표시장치라고 한다. 발광형 표시장치로는 플라즈마 표시장치(plasma display device)와 전계 방출 표시장치(field emission display device), 전계 발광 표시 장치(electro luminescence display device) 등이 있으며, 수광형 표시 장치로는 액정표시장치(liquid crystal display device)가 있다.
이중 액정표시장치가 해상도, 컬러표시, 화질 등이 우수하여 노트북이나 데스크탑 모니터에 활발하게 적용되고 있다.
일반적으로 액정표시장치는 전극이 각각 형성되어 있는 두 기판을 두 전극이 형성되어 있는 면이 서로 대향하도록 배치하고, 두 기판 사이에 액정을 주입한 다음, 두 전극에 전압을 인가하여 생성되는 전기장에 의해 액정 분자를 움직여 빛의 투과율을 조절하여 화상을 표현하는 장치이다.
그런데, 액정표시장치는 앞서 언급한 바와 같이 스스로 빛을 발하지 못하므 로 별도의 광원이 필요하다.
따라서, 액정패널 뒷면에 백라이트(backlight) 유닛을 구성하고, 상기 백라이트 유닛으로부터 나오는 빛을 액정패널에 입사시켜, 액정의 배열에 따라 빛의 양을 조절함으로써 화상을 표시한다.
이러한 액정표시장치를 투과형(transmission type) 액정표시장치라고 하는데, 투과형 액정표시장치는 백라이트와 같은 인위적인 배면광원을 사용하므로 어두운 외부 환경에서도 밝은 화상을 구현할 수 있으나, 백라이트로 인한 전력소비(power consumption)가 큰 단점이 있다.
이와 같은 단점을 보완하기 위해 반사형(reflection type) 및 반사투과형 액정표시장치가 제안되었다.
반사형 액정표시장치는 외부의 자연광이나 인조광을 반사시킴으로써 액정의 배열에 따라 빛의 투과율을 조절하는 형태로 투과형 액정표시장치에 비해 전력소비가 적다. 이러한 반사형 액정표시장치에서 하부 어레이 기판 상에 형성되는 화소전극은 반사가 잘 되는 도전 물질로 형성하고, 상부의 컬러필터 기판에 형성되는 공통전극은 외부광을 투과시키기 위해 투명 도전 물질로 형성한다.
또한, 반사투과형 액정표시장치는 투과형 및 반사형 액정표시장치의 장점을 모두 갖춘 것으로, 실내 또는 외부광이 없는 곳에는 백라이트 광을 이용하는 투과모드로 사용하고, 외부광원이 존재하는 곳에서는 상기 외부광을 광원으로 이용하는 반사모드로 선택 사용할 수 있는 것이 특징이 되고 있다.
따라서 최근에는 두 모드로 모드 이용할 수 있는 반사투과형 액정표시장치가 많은 관심을 받고 있다.
도 1은 종래의 반사투과형 액정표시장치용 어레이 기판에 있어, 박막트랜지스터를 포함하는 하나의 화소영역을 절단한 단면을 도시한 도면이다.
도시한 바와 같이, 게이트 배선(미도시)과 데이터 배선(30)이 교차하여 정의되는 화소영역(P)내의 반사부(RA)에 있어, 기판(10) 상에 게이트 전극(15)과, 게이트 절연막(20)과, 반도체층(25)과 소스 및 드레인 전극(33, 36)을 포함하는 박막트랜지스터(Tr)가 형성되어 있고, 상기 박막트랜지스터(Tr) 위로 무기절연물질로써 제 1 보호층(39)이 형성되어 있으며, 상기 제 1 보호층(39) 위로 유기절연물질로써 두꺼운 두께를 가지며, 그 표면이 올록볼록한 엠보싱 구조를 가지며, 상기 드레인 전극(36)을 노출시키는 드레인 콘택홀(47)을 갖는 제 2 보호층(45)이 형성되어 있으며, 그 위로 반사효율이 우수한 금속물질로써 각 화소영역(P)별로 독립된 반사판(52)이 형성되어 있다. 또한, 상기 반사판(52) 위로 무기절연물질로 이루어진 제 3 보호층(55)이 형성되어 있으며, 상기 제 3 보호층(55) 위로 상기 드레인 콘택홀(47)을 통해 상기 드레인 전극(36)과 접촉하며 화소전극(60)이 형성되어 있다.
다음, 투과부(TA)에 있어서는, 기판(10)상에 게이트 절연막(20)이 형성되어 있으며, 그 위로 무기절연물질로 이루어진 제 1 보호층(39)이 형성되어 있으며, 상기 제 1 보호층(39) 위로 제 3 보호층(55)이 더욱 형성되어 있으며, 그 위로 상기 반사부(RA)의 박막트랜지스터(Tr)와 접촉하며 형성된 화소전극(60)이 상기 반사부(RA)로부터 연장되어 형성되어 있다. 또한 투과부(TA)에 있어서는, 엠보싱 구조의 두꺼운 두께를 갖는 제 2 보호층(45)이 제거되어 투과홀(TH)이 형성됨으로써 반사 부(RA)와 단차를 형성하고 있다.
전술한 구조를 갖는 종래의 반사투과형 액정표시장치용 어레이 기판을 제조하는 데에는 총 6회의 마스크 공정이 진행되고 있다.
이후 도면을 참조하여 종래의 반사투과형 액정표시장치용 어레이 기판의 제조방법에 대해 간단히 설명한다.
도 2a 내지 도 2f는 종래의 반사투과형 액정표시장치용 어레이 기판의 제조 단계별 공정 단면도를 도시한 것이다. 이때, 도면에 도시한 부분은 스위칭 소자인 박막트랜지스터를 포함하여 하나의 화소영역 부분을 도시한 것이다.
우선, 도 2a에 도시한 바와 같이, 기판 상에 제 1 금속물질을 증착하여 제 1 금속층(미도시)을 형성하고, 포토레지스트의 도포, 마스크를 이용한 노광, 포토레지스트 현상, 제 1 금속층(미도시)의 식각 등 일련의 공정을 포함하는 제 1 마스크 공정을 진행하여 상기 제 1 금속층(미도시)을 패터닝함으로써 게이트 전극(15)을 포함하는 게이트 배선(미도시)을 형성한다.
다음, 도 2b에 도시한 바와 같이, 상기 게이트 전극(15) 및 게이트 배선(미도시) 위로 전면에 게이트 절연막(20)을 전면에 형성하고, 상기 게이트 절연막(20) 위로 순수 비정질 실리콘층(미도시)과, 불순물 비정질 실리콘층(미도시)과 제 2 금속층(미도시)을 연속하여 순차적으로 적층한 후, 하프톤 또는 회절노광을 적용하는 제 2 마스크 공정을 진행함으로써 상기 제 2 금속층(미도시)과 불순물 및 순수 비정질 실리콘층(미도시)을 패터닝하여 상기 게이트 배선(미도시)과 교차하는 데이터 배선(30)과, 상기 게이트 전극(15) 상부로 액티브층(25a)과, 서로 이격하는 오믹콘 택층(25b)을 포함하는 반도체층(25)과, 상기 오믹콘택층(25b)을 위로 소스 및 드레인 전극(33, 36)을 형성한다.
다음, 도 2c에 도시한 바와 같이, 상기 소스 및 드레인 전극(33, 36)과 데이터 배선(30) 위로 무기절연물질을 증착하여 전면에 제 1 보호층(39)을 형성하고, 상기 제 1 보호층(39) 위로 유기절연물질을 도포하고 제 3 마스크 공정을 진행함으로써 드레인 콘택홀(47) 및 투과홀(TH)을 가지며, 그 표면이 올록볼록한 엠보싱 구조를 갖는 제 2 보호층(45)을 형성한다. 이때, 상기 드레인 콘택홀(47) 및 투과홀(TH)은 상기 제 2 보호층(45) 자체만이 패터닝된 형태가 되어 하부의 제 1 보호층(39)을 노출시키는 구조가 된다. 이후, 상기 제 2 보호층(45) 위로 전면에 무기절연물질을 증착하여 제 3 보호층(49)을 형성한다.
다음, 도 2d에 도시한 바와 같이, 상기 제 3 보호층(49) 상부로 반사율이 뛰어난 금속물질을 증착하고 제 4 마스크 공정을 진행함으로써 화소영역(P)별로 독립된 반사판(52)을 형성한다. 이때, 상기 드레인 콘택홀(47) 및 투과홀(TH)에 대응하는 부분에 있어서는 상기 반사판(52)은 제거됨으로써 하부의 제 3 보호층(49)을 노출시키게 된다.
다음, 도 2e에 도시한 바와 같이, 상기 반사판 위로 무기절연물질을 증착하고, 제 5 마스크 공정을 진행하여 상기 드레인 콘택홀(47)에 대응하는 부분에 대응해서는 하부의 제 3 보호층(49)이 노출되도록 형성하고, 더욱 식각을 진행함으로써 상기 드레인 콘택홀(47)에 대응해서는 상기 제 3 보호층(49) 및 하부의 제 1 보호층(39)을 제거하여 드레인 전극(36)이 노출되도록 하는 형태의 제 4 보호층(55)을 형성한다.
다음, 도 2f에 도시한 바와 같이, 상기 제 4 보호층(55) 위로 투명 도전성 물질을 전면에 증착하고 제 6 마스크 공정을 진행함으로써 상기 드레인 콘택홀(47)을 통해 노출된 드레인 전극(36)과 접촉하며 각 화소영역(P)별로 독립된 화소전극(60)을 형성함으로써 종래의 반사투과형 액정표시장치용 어레이 기판을 완성한다.
하지만, 전술한 바와같이 종래의 반사투과형 액정표시장치용 어레이 기판은 총 6 회의 마스크 공정을 진행하여 제조됨으로써 생산 효율이 저하되는 문제가 있다.
마스크 공정을 포토레지스트의 도포, 마스크를 이용한 노광, 노광된 포토레지스트의 현상, 남아있는 포토레지스트 외부로 노출된 물질층의 식각, 포토레지스트 스트립 등 일련의 단위 공정을 포함하고 있는 바, 1회의 마스크 공정을 진행하게되면 전술한 일련의 단위공정 단계를 거쳐야 하는 바, 제조 시간 증가 및 재료비 증가로 인한 비용 상승을 초래하게 되므로 생산성이 저하되는 문제가 있다.
본 발명은 위에서 설명한 바와 같은 종래기술의 문제점을 해결하기 위하여 안출된 것으로, 총 5회의 마스크 공정을 진행하여 완성할 수 있는 반사투과형 액정표지장치용 어레이 기판 및 그 제조 방법을 제공함으로써 제품 생산성을 향상시키는 것을 목적으로 한다.
상기 목적을 달성하기 위하여 본 발명의 실시예에 의한 반사투과형 액정표시장치용 어레이 기판은 서로 교차하여 화소영역을 정의하는 게이트 배선과 데이터 배선이 형성되고, 상기 화소영역은 투과부와, 상기 투과부를 둘러싸는 반사부를 포함하는 기판과; 상기 게이트 배선 및 데이터 배선과 연결되는 박막트랜지스터와; 상기 반사부에 있어 상기 박막트랜지스터의 드레인 전극을 노출시키는 드레인 콘택홀을 가지며, 상기 투과부에 있어서는 기판을 노출시키는 투과홀을 갖는 제 1 보호층과; 상기 반사부에 있어 상기 제 1 보호층 상부에 형성된 반사판과; 상기 "반사판과 동일한 형태"로 형성된 제 2 보호층과; 상기 제 2 보호층 상부 및 투과부의 노출된 기판 상부에 형서되며, 상기 드레인 콘택홀을 통해 상기 드레인 전극과 접촉하는 화소전극을 포함한다.
이때, 상기 게이트 배선은 그 자체로 스토리지 제 1 전극을 형성하며, 상기 게이트 배선과 데이터 배선 사이의 게이트 절연막 위로 상기 스토리지 제 1 전극과 중첩하는 제 2 스토리지 전극을 구성함으로써 스토리지 커패시터를 형성하며, 이때, 상기 제 1 보호층 내에 상기 스토리지 제 2 전극을 노출시키는 스토리지 콘택홀이 더욱 구비됨으로써 상기 스토리지 제 2 전극은 상기 스토리지 콘택홀 통해 상기 화소전극과 접촉하는 것이 특징이다.
또한, 상기 반사부에 있어 상기 박막트랜지스터와 상기 제 1 보호층 사이에는 무기절연물질로써 상기 드레인 콘택홀에 대응하여 상기 드레인 전극을 노출시키는 제 3 보호층이 더욱 형성되며, 이때, 상기 반사부에 있어 상기 제 1 보호층과 상기 반사판 사이에는 무기절연물질로써 상기 반사판과 동일한 형태를 갖는 제 4 보호층이 더욱 형성된 것이 특징이다.
또한, 상기 게이트 배선 끝단 및 데이터 배선의 끝단에는 각각 게이트 패드전극과 데이터 패드전극이 구비되며, 이때, 상기 게이트 패드전극과 데이터 패드전극 상부에는 상기 화소전극과 동일한 물질로써 이루어진 게이트 보조 패드전극과 데이터 보조 패드전극이 각각 더욱 구비된 것이 특징이다.
또한, 상기 제 1 보호층은 그 표면이 올록볼록한 엠보싱 구조이며, 상기 반사판은 그 하부의 제 1 보호층에 대응하여 그 표면이 올록볼록한 엠보싱 구조인 것이 특징이다.
또한, 상기 박막트랜지스터는 게이트 전극과, 그 상부로 게이트 절연막과, 상기 게이트 절연막 위로 액티브층과, 서로 이격하는 오믹콘택층과, 상기 오믹콘택층과 접촉하며 서로 이격하는 소스 및 드레인 전극을 포함한다.
또한, 상기 화소전극은 상기 반사판과 전기적으로 연결된 것이 특징이며, 이때, 상기 화소전극은 상기 반사판의 전기적 연결은 드레인 콘택홀 내부에서 상기 반사판의 측면부와 사이드 접촉하는 것이 특징이다.
본 발명에 따른 반사투과형 액정표시장치용 어레이 기판의 제조 방법은 투과부와, 상기 투과부를 둘러싸는 반사부를 가지는 화소영역과, 박막트랜지스터가 형성된 스위칭 영역이 정의된 기판 상에 게이트 배선과, 상기 게이트 배선에서 분기한 게이트 전극을 형성하는 단계와; 상기 게이트 배선 및 게이트 전극 위로 전면에 게이트 절연막을 형성하는 단계와; 상기 게이트 절연막 위로 상기 게이트 배선과 교차하여 상기 화소영역을 정의하는 데이터 배선을 형성하고, 상기 스위칭 영역에 박막트랜지스터를 형성하는 단계와; 상기 박막트랜지스터 위로 전면에 유기절연물질층을 형성하고 패터닝함으로써 상기 박막트랜지스터의 드레인 전극을 노출시키는 드레인 콘택홀과, 상기 투과부에 대해 상기 게이트 절연막을 노출시키는 투과홀을 갖는 제 1 보호층을 형성하는 단계와; 상기 제 1 보호층 위로 전면에 제 1 금속층을 형성하고, 상기 제 1 금속층 위로 무기절연물질층을 형성한 후, 상기 무기절연물질층과 그 하부의 금속층과 상기 게이트 절연막을 동시에 패터닝 함으로써 상기 드레인 콘택홀을 통해 상기 박막트랜지스터의 일전극을 노출시키며, 투과홀에 대응해서는 기판을 노출시키는 반사판과 그 상부로 제 2 보호층을 형성하는 단계와; 상기 제 2 보호층 위로 전면에 투명 도전성 물질을 증착하고 패터닝함으로써 화소영역별로 상기 드레인 콘택홀을 통해 상기 드레인 전극과 접촉하는 화소전극을 형성하는 단계를 포함한다.
이때, 상기 데이터 배선 및 박막트랜지스터를 형성하는 단계는 상기 게이트 절연막과, 순수 비정질 실리콘층과, 불순물 비정질 실리콘층 및 제 2 금속층을 형성하는 단계와; 상기 제 2 금속층과 불순물 비정질 실리콘층과 순수 비정질 실리콘층을 패터닝함으로써 상기 게이트 절연막 위로 상기 게이트 배선과 교차하는 데이터 배선을 형성하고, 동시에 상기 스위칭 영역에 있어서, 상기 게이트 전극과 게이트 절연막을 포함하여 그 상부로 반도체층과, 서로 이격하는 소스 및 드레인 전극을 형성하는 단계를 포함하며, 이때, 상기 데이터 배선과 반도체층과 소스 및 드레인 전극을 형성하는 단계는 상기 제 2 금속층 위로 제 1 포토레지스트층을 형성하 는 단계와; 상기 제 1 포토레지스트층을 반사영역과 투과영역과 반투과영역을 갖는 마스크를 이용하여 노광 현상함으로써 상기 스위칭 영역에 있어 상기 게이트 전극에 대응해서는 제 1 두께의 제 1 포토레지스트 패턴을 형성하고, 그 외의 스위칭 영역과 상기 투과부의 화소전극 일끝단 상부 및 상기 데이터 배선이 형성될 영역에 대응해서는 상기 제 1 두께보다 두꺼운 제 2 두께의 제 2 포토레지스트 패턴을 형성하는 단계와; 상기 제 1, 2 포토레지스트 패턴 외부로 노출된 제 2 금속층을 식각하여 제거함으로써 스위칭 영역에 있어 연결된 상태의 소스 드레인 패턴과, 상기 소스 드레인 패턴과 연결된 데이터 배선을 형성하는 단계와; 제 1 두께의 제 1 포토레지스트 패턴을 제거하여 상기 소스 드레인 패턴 일부를 노출시키는 단계와; 상기 노출된 소스 및 드레인 패턴과, 그 하부의 연결된 상태의 오믹콘택층을 식각하는 단계와; 상기 제 2 포토레지스트 패턴을 제거하는 단계를 포함한다.
또한, 상기 박막트랜지스터를 형성한 후, 상기 박막트랜지스터 위로 전면에 무기절연물질로써 제 3 보호층을 형성하는 단계를 더욱 포함한다.
또한, 상기 제 1 보호층을 형성한 후, 상기 제 1 보호층 위로 전면에 무기절연물질로써 제 4 보호층을 형성하는 단계를 더욱 포함하며, 이때, 상기 제 4 보호층은 상기 반사판과 제 2 보호층을 형성하는 단계에서 동시에 식각됨으로써 상기 반사판과 동일한 형태를 갖는 것이 특징이다.
또한, 상기 데이터 배선을 형성하는 단계는 상기 화소영역 내에서 상기 게이트 배선과 중첩하는 스토리지 커패시터의 일전극과, 상기 데이터 배선 끝단에 데이터 패드전극을 더욱 형성하는 단계를 포함하며, 이때, 상기 제 1 보호층을 형성하 는 단계는 상기 스토리지 커패시터의 일전극을 노출시키는 스토리지 콘택홀을 더욱 형성하는 단계를 포함하며, 또한, 상기 게이트 배선을 형성하는 단계는 상기 게이트 배선 일끝단에 게이트 패드전극을 더욱 형성하며, 이때, 상기 반사판 및 제 2 보호층을 형성하는 단계는 상기 게이트 배선 일끝단의 게이트 패드전극과 상기 데이터 배선 일끝단의 데이터 패드전극을 노출하는 게이트 및 데이터 패드 콘택홀을 형성하거나 또는 상기 게이트 및 데이터 패드부에 있어 게이트 절연막까지 함께 패터닝되어 기판과 상기 게이트 및 데이터 패드전극을 노출시키는 단계를 포함한다.
또한, 상기 화소전극을 형성하는 단계는 상기 게이트 패드전극과 접촉하는 게이트 보조 패드전극과 상기 데이터 패드전극과 접촉하는 데이터 보조 패드전극을 형성하는 단계를 포함한다.
또한, 상기 제 1 보호층은 상기 유기절연물질층을, 반사영역과 투과영역과 반투과영역을 갖는 마스크를 이용하여 노광하고, 현상함으로써 그 표면이 올록볼록한 엠보싱 구조를 갖도록 형성하는 것이 특징이다.
이하, 첨부한 도면을 참조하여 본 발명의 실시예를 상세히 설명한다.
도 3은 본 발명의 실시예에 의한 반사투과형 액정표시장치용 어레이 기판의 평면도 일부를 도시한 것이며, 도 4 내지 6은 도 3을 각각 절단선 Ⅳ-Ⅳ, Ⅴ-Ⅴ, Ⅵ-Ⅵ 을 따라 절단한 부분에 대한 단면도이다.
우선, 도 3을 참조하여 본 발명의 평면구조에 대해 설명한다.
도시한 바와 같이, 본 발명에 따른 반사투과형 액정표시장치용 어레이 기판 (110)은 종횡으로 연장하여 서로 교차하여 화소영역(P)을 정의하는 데이터 배선(135)과, 게이트 배선(113)이 형성되어 있으며, 각 화소영역(P)에 있어서, 상기 두 배선(130, 113)의 교차지점에 스위칭 소자로서 게이트 전극(115)과, 게이트 절연막)과, 액티브층과 오믹콘택층을 포함하는 반도체층(125)과, 소스 및 드레인 전극(140, 143)을 포함하는 박막트랜지스터(Tr)가 형성되어 있다. 이때, 상기 게이트 배선(113)의 일 끝단에는 외부 구동회로기판(미도시)과 접촉 연결하기 위한 게이트 패드전극(117)이 형성되어 있으며, 상기 데이터 배선(135)의 일 끝단에도 데이트 패드전극(148)이 형성되어 있다.
또한, 화소영역(P)의 중앙에는 유기절연물질로써 그 표면이 올록볼록한 엠보싱 구조를 갖는 제 2 보호층(미도시)이 제거된 투과홀(TH)이 형성됨으로써 투과부(TA)를 이루고 있으며, 상기 투과부(TA)를 둘러싸는 화소영역(P) 부분에 대해서는 반사판(180)이 형성됨으로써 반사부(RA)를 형성하고 있다.
그리고, 상기 투과부(TA) 및 반사부(RA) 전면에 있어 투명 도전성 물질로써 화소전극(도 4의 187)이 형성되고 있으며, 이때 상기 화소전극(도 4의 187)은 상기 박막트랜지스터(Tr)의 드레인 전극(143)과 드레인 콘택홀(158)을 통해 접촉하고 있다.
또한, 상기 게이트 배선(113)과 중첩되는 각 화소영역(P)에 있어서는 상기 게이트 배선(113) 자체가 스토리지 제 1 전극(114), 그 상부로 유전체층 역할을 하는 게이트 절연막(미도시), 그리고 상기 게이트 절연막(미도시) 위로 상기 스토리지 제 1 전극(114)과 중첩하며 동시에 상기 스토리지 콘택홀(160)을 상기 화소전극 (187)과 전기적으로 연결되는 스토리지 제 2 전극(146)이 형성됨으로써 스토리지 커패시터(StgC)를 형성하고 있다.
이때, 본 발명의 실시예에서는 전술한 바와 같이, 게이트 배선(113) 자체를 스토리지 제 1 전극(114)으로 이용하는 스토리지 온 게이트(storage on gate) 더욱 정확히는 전단 게이트 구조(n번째 화소에 대해 n-1번째의 게이트 배선을 스토리지 전극으로 이용하는 구조)의 스토리지 커패시터(StgC)를 형성한 것을 보이고 있으나, 변형예로서 상기 게이트 배선과 나란하게 공통배선을 더욱 형성하고, 상기 공통배선 위로 상기 공통배선과 중첩하는 금속패턴을 형성하고 상기 금속패턴과 화소전극을 콘택홀을 통해 연결하는 것을 특징으로 하는 스토리지 온 커몬(storage on common) 구조로 형성할 수도 있다.
다음, 도 4 내지 6을 참조하여 본 발명에 따른 반사투과형 액정표시장치용 어레이 기판의 단면구조에 대해 설명한다. 설명의 편의를 위해 박막트랜지스터(Tr)가 형성되는 영역을 스위칭 영역(TrA), 화소영역(P) 내에서 반사판(180)이 형성되는 영역을 반사부(RA), 투과홀(TH)이 형성된 영역을 투과부(TA)이라 정의하고, 게이트 패드전극(117)이 형성된 부분을 게이트 패드부(GPA), 데이터 패드전극(148)이 형성된 부분을 데이터 패드부(DPA), 스토리지 커패시터(StgC)가 형성된 영역을 스토리지 영역(StgA)이라 정의한다.
도시한 바와 같이, 기판(110)상에 화소영역(P)을 정의하는 구성요소로서 게이트 배선(113)이 형성되어 있으며, 반사부(RA) 내에 위치한 스위칭 영역(TrA)에 있어서는, 상기 게이트 배선(113)에서 분기하여 게이트 전극(115)이 형성되어 있으 며, 상기 게이트 전극(115) 상부로 게이트 절연막(120)이 형성되어 있으며, 그 위로 순차적으로 액티브층(125a)과, 서로 이격한 상태로 상기 액티브층(125a) 일부를 노출시키며 오믹콘택층(125b)이 형성되어 있으며, 상기 서로 이격한 오믹콘택층(125b) 위로 각각 소스 및 드레인 전극(140, 143)이 형성됨으로써 스위칭 소자로써 박막트랜지스터(Tr)를 형성하고 있다.
또한, 상기 게이트 절연막(120) 위로는 상기 게이트 배선(113)과 교차하여 화소영역(P)을 정의하는 구성요소로써 데이터 배선(135)이 형성되고 있으며, 이때, 상기 데이터 배선(135)과 상기 박막트랜지스터(Tr)의 소스 전극(140)이 연결되고 있다.
또한, 상기 게이트 배선(113) 및 데이터 배선(135)의 일 끝단에 각각 위치한 게이트 패드부(GPA) 및 데이터 패드부(DPA)에 있어서는 상기 게이트 배선(113) 및 데이터 배선(135)의 일끝이 각각 연장됨으로써 그 끝단이 각각 게이트 패드전극(117) 및 데이터 패드전극(148)을 형성하고 있으며, 상기 화소영역(P) 내의 스토리지 영역(StgA)에 있어서는 게이트 배선(113) 일부에 대응하며 상기 게이트 절연막(120) 위로 상기 소스 및 드레인 전극(140, 143)을 형성한 동일 물질로써 스토리지 제 2 전극(146)이 섬형상의 패턴형태로 형성되어 있다.
다음, 상기 박막트랜지스터(Tr) 위로 무기절연물질로써 제 1 보호층(150)이 형성되어 있으며, 상기 제 1 보호층(150) 위로 반사부(RA)에는 유기절연물질로써 두꺼운 두께(상기 두께는 추후 완성된 어레이 기판을 컬러필터 기판과 대향하여 액정을 개재하여 합착 시, 투과부에서의 상기 액정층의 두께가 반사부에서의 액정층 두께의 2배가 되도록 하는 정도가 되도록 형성하는 바람직하다.)를 가지며, 그 표면이 올록볼록한 엠보싱 구조를 갖는 제 2 보호층(155)이 형성되어 있다.
다음, 상기 제 2 보호층(155) 위로는 무기절연물질로써 제 3 보호층(170)이 더욱 형성되어 있으며, 상기 제 3 보호층(170) 위로 반사부(RA)에 있어서 반사율이 우수한 금속물질 예를들면 알루미늄(AL) 또는 알루미늄합금(AlNd)로써 반사판(180)이 형성되어 있으며, 상기 반사판(180) 위로 무기절연물질로써 제 4 보호층(183)이 형성되어 있다.
이때, 상기 제 1,2,3 및 4 보호층(150, 155, 170, 183)과, 상기 제 3 및 4 보호층(170, 183) 사이에 위치한 반사판(180)은 스위칭 영역(TrA)에 있어서 상기 박막트랜지스터(Tr)의 드레인 전극(143) 일부에 대응해서는 모두 패터닝되어 제거됨으로써 상기 드레인 전극(143)을 노출시키는 드레인 콘택홀(158)을 형성하고 있으며, 스토리지 영역(StgA)에 있어서도 패터닝되어 제거됨으로써 스토리지 제 2 전극(146) 일부를 노출시키는 스토리지 콘택홀(160)을 형성하고 있으며, 데이터 패드부(DPA)에 있어서도 데이터 패드전극(148)을 완전히 노출시키는 형태로 데이터 패드 콘택홀(164)을 형성하고 있는 것이 특징이다. 이때, 상기 데이터 패드부(DPA)에 있어서는 상기 데이터 패드전극(148) 주변의 게이트 절연막(120)까지 패터닝되어 제거됨으로써 상기 데이터 패드전극(148) 주위에 있어서는 기판(110)을 노출시키는 것이 특징이다.
또한, 투과부(TA)와 게이트 패드부(GPA)에 있어서는, 상기 제 1,2,3 및 4 보호층(150, 155, 170, 183) 및 반사판(180)과 더불어 게이트 절연막(120)까지도 함 께 패터닝되어 제거됨으로써 각각 기판(110)과, 게이트 패드전극(117)과 상기 게이트 패드전극(148)을 둘러싸는 영역에 있어서는 기판(110)을 노출시키며, 투과홀(TH)과 게이트 패드 콘택홀(162)을 형성하고 있는 것이 특징이다.
다음, 상기 제 4 보호층(183) 위로는 각 화소영역(P)별로 독립적으로 형성된 화소전극(187)이 형성되어 있으며, 이때 상기 화소전극(187)은 드레인 콘택홀(158)과 스토리지 콘택홀(160)을 통해 각각 상기 드레인 전극(143)과 스토리지 제 2 전극(146)과 동시에 접촉하며 형성되고 있으며, 하나의 화소영역(P) 전면에 형성됨으로써 투과부(TA)에 있어서는 투과홀(TH) 내부에서 기판(110)과 제 2 보호층(155)의 투과홀(TH)내 측면 상부에 순차적으로 적층된 제 3 보호층(170)과, 반사판(180)과, 제 4 보호층(183) 위로 상기 제 4 보호층(183)과 접촉하며 형성되고 있으며, 반사부(RA)에 있어서는 상기 제 4 보호층(183) 위로 형성되고 있는 것이 특징이다.
또한, 게이트 및 데이터 패드부(GPA, DPA)에 있어서는 상기 게이트 및 데이터 패드 콘택홀(162, 164)에 대응하여 상기 화소전극(187)을 형성한 동일 물질로써 완전히 노출된 게이트 패드전극(117)과 데이터 패드전극(148)을 완전히 덮으며 게이트 보조 패드전극(187)과 데이터 보조 패드전극(188)을 형성하고 있는 것이 특징이다.
다음, 전술한 각 단면부분에서 공정 진행에 따른 제조 공정 단면도를 참조하여 본 발명의 실시예에 따른 반사투과형 액정표시장치용 어레이 기판의 제조 방법에 대해 설명한다.
도 7a 내지 7h는 도 3을 절단선 Ⅳ-Ⅳ를 따라 절단한 부분에 대한 제조 단계 별 공정 단면도이며, 도 8a 내지 8h는 절단선 Ⅴ-Ⅴ를 따라 절단한 부분에 대한 제조 단계별 공정 단면도이며, 도 9a 내지 9h는 절단선 Ⅵ-Ⅵ을 따라 절단한 부분에 대한 제조 단계별 공정 단면도이다.
우선, 도 7a와 8a와 9a에 도시한 바와 같이, 투명한 절연 기판(110)상에 제 1 금속물질을 증착하여 전면에 제 1 금속층(미도시)을 형성한 후, 상기 제 1 금속층 위로 포토레지스트를 도포하고, 빛의 투과영역과 차단영역을 갖는 마스크(미도시)를 이용하여 노광하고, 상기 노광된 포토레지스트를 현상하고, 현상 후 남아있는 포토레지스트 사이로 노출된 제 1 금속층(미도시)을 식각하는 공정을 포함하는 제 1 마스크 공정을 진행하여 상기 제 1 금속층(미도시)을 패터닝함으로써 게이트 배선(113) 및 그 끝단에 게이트 패드전극(117)을 형성하고, 동시에 각 화소영역(P) 내의 스위칭 영역(TrA)에 있어서는 상기 게이트 배선(113)으로 분기한 게이트 전극(115)을 형성한다.
다음, 도 7b와 8b와 9b에 도시한 바와 같이, 상기 게이트 배선(113)과 게이트 전극(115) 및 게이트 패드전극(117) 위로 전면에 무기절연물질인 산화실리콘(SiO2) 또는 질화실리콘(SiNx)을 증착하여 게이트 절연막(120)을 형성하고, 연속하여 상기 게이트 절연막(120) 위로 순수 비정질 실리콘과, 불순물 비정질 실리콘과, 제 2 금속물질을 순차적으로 증착함으로써 순수 비정질 실리콘층과 불순물 비정질 실리콘층과 제 2 금속층을 형성한다.
이후, 상기 제 2 금속층 위로 포토레지스트를 도포하여 포토레지스트층을 형 성한 후, 이를 투과영역과, 차단영역과, 그리고 빛의 투과량이 상기 투과영역과 차단영역의 사이의 값을 갖는 반투과영역을 갖는 마스크(미도시)를 이용하여 회절 노광 또는 하프톤 노광을 실시하고, 노광된 포토레지스트층을 현상함으로써 스위칭 영역(TrA)과, 스토리지 영역(StgA) 및 데이터 배선 및 데이터 패드전극이 형성되어야 할 영역에 포토레지스트 패턴(191)을 형성한다. 이때, 스위칭 영역(TrA)에 있어 소스 및 드레인 전극이 형성되어야 할 영역의 포토레지스트 패턴의 두께가 상기 소스 및 드레인 전극이 이격하는 영역 즉 캐리어의 이동 통로가 되는 채널을 형성할 영역에 형성되는 포토레지스트 패턴의 두께보다 두꺼운 두께를 갖도록 형성한다. 즉, 데이터 배선 및 데이터 패드전극과 소스 및 드레인 전극과 스토리지 제 2 전극이 형성되어야 하는 영역에 대응해서는 제 1 두께의 제 1 포토레지스트 패턴(191a)을, 그리고 상기 소스 및 드레인 전극 사이의 채널 영역에 대해서는 상기 제 1 두께 보다 얇은 제 2 두께의 제 2 포토레지스트 패턴(191b)을 형성한다. 그 외의 영역에 있어서는 상기 포토레지스트층의 현상 시 제거되어 상기 제 2 금속층을 노출하는 상태가 되도록 한다.
이후, 상기 제 1, 2 포토레지스트 패턴(191a, 191b) 외부로 노출된 상기 제 2 금속층과 그 하부의 불순물 비정질 실리콘층과 순수 비정질 실리콘층을 식각함으로써 스위칭 영역(TrA)에 있어서 연결된 상태의 소스 드레인 패턴(138)을 형성하고, 상기 소스 드레인 패턴(138) 하부로 연결된 상태의 불순물 비정질 실리콘 패턴(123)과 그 하부로 순수 비정질 실리콘의 액티브층(125a)을 형성하며, 동시에 하부의 게이트 배선(113)과 교차하여 화소영역(P)을 정의하는 데이터 배선(135)과, 상 기 데이터 배선(135) 일끝단에 데이터 패드전극(148)을 형성하고, 동시에 스토리지 영역(StgA)에 있어서 스토리지 제 2 전극(146)을 형성한다. 이때, 화소영역(P) 내에서 상기 스토리지 제 2 전극(146)과 중첩하는 게이트 배선(113) 자체가 스토리지 제 1 전극(114)이 된다. 이때, 상기 데이터 배선(135)과 스토리지 제 2 전극(146) 하부에는 상기 데이터 배선(135)과 스토리지 제 2 전극(146)의 형태와 동일한 형태로 불순물 및 순수 비정질 실리콘 패턴(127a, 127b)이 형성되어 진다.
다음, 도 7c와 8c와 9c에 도시한 바와 같이, 상기 데이터 배선(135) 및 데이터 패드전극(148)과 스위칭 영역(TrA)에 있어 소스 드레인 패턴(도 7b의 138)을 형성한 후, 애싱(ashing) 공정을 진행하여 얇은 제 2 두께의 제 2 포토레지스트 패턴(도 7b의 191b)을 제거함으로써 상기 제 2 포토레지스트 패턴(도 7b의 191b) 하부의 상기 소스 드레인 패턴(도 7b의 138) 일부를 노출시킨다. 이때 상기 애싱(ashing) 공정에 의해 상기 제 1 포토레지스트 패턴(도 7b, 8b, 9b의 191a)도 그 두께가 얇아지게 되나 상기 애싱(ashing) 공정 후에도 여전히 기판(110)상에 남아있게 된다.
이후, 상기 제 1 포토레지스트 패턴(도 7b, 8b, 9b의 191a) 외부로 노출된 상기 소스 드레인 패턴(도 7b의 138)과, 그 하부의 불순물 비정질 실리콘 패턴(도 7b의 123)을 식각함으로써 스위칭 영역(TrA)에 서로 이격하며 그 일끝이 서로 대향하는 소스 전극 및 드레인 전극(140, 143)을 형성하고, 상기 소스 전극 및 드레인 전극(140, 143) 하부로 상기 소스 및 드레인 전극(140, 143)과 동일한 형태로 서로 이격하는 형태의 오믹콘택층(125b)을 형성한다. 이후 기판(110)상에 남아있는 상기 제 1 포토레지스트 패턴(도 7b, 8b, 9b의 191a)을 스트립(strip)하여 제거한다.
다음, 도 7d와 7d와 9d에 도시한 바와 같이, 상기 데이터 배선(135)과 소스 및 드레인 전극(140, 143)과 스토리지 제 2 전극(146) 위로 전면에 무기절연물질인 질화실리콘(SiNx) 또는 산화실리콘(SiO2)을 증착하여 제 1 보호층(150)을 형성한다. 상기 제 1 보호층(150)은 상기 소스 및 드레인 전극(140, 143) 사이로 노출된 액티브층(125a)이 이후 공정에서 형성될 유기절연물질로 이루어진 제 2 보호층과 접촉하게 되면 반도체물질과 유기절연물질과의 접촉 특성에 의해 박막트랜지스터의 특성 저하가 발생할 수도 있기 때문에 형성하는 것이며, 형성하지 않을 수도 있다.
이후, 상기 제 1 보호층(150) 위로 감광성의 유기절연물질 예를들면 벤조사이클로부텐(BCB) 또는 포토아크릴(photo acryl)을 도포하여 유기절연물질층을 형성하고, 상기 유기절연물질층을, 빛의 투과영역과 반투과영역 또는 차단영역과 반투과영역이 엇갈려 배치되는 마스크(미도시)를 이용하여 투과부(TA)와 데이터 및 게이트 패드부(DPA, GPA) 및 드레인 콘택홀과 스토리지 콘택홀을 형성해야 하는 부분에 대응해서는 상기 마스크의 투광영역 또는 차단영역이 대응되도록 그리고, 반사부(RA)에 있어서는 반투과영역이 대응되도록 상기 마스크(미도시)를 위치시킨 후, 상기 마스크(미도시)를 통해 상기 유기절연물질층에 노광을 실시하고, 이렇게 노광된 유기절연물질층을 현상함으로써 반사부(RA)에 대응해서는 올록볼록한 엠보싱 표면을 가지며, 투과부(TA)에 대응해서는 상기 유기절연물질층이 제거되어 하부의 제 1 보호층(150)을 노출시키는 투과홀(TH)을 가지며, 드레인 전극(143)과 스토리지 제 2 전극(146)의 일부에 대응해서는 각각 드레인 콘택홀(158)과 스토리지 콘택홀(160)을 갖는 제 2 보호층(155)을 형성한다.
이때, 상기 감광성의 유기절연물질은 그 특성에 따라 빛을 받은 부분이 현상시 남게되는 네가티브 타입(negative type)과 그 반대 성질을 갖는 포지티브 타입(positive type)이 있으며, 이들 중 어느 특성을 갖는 것을 사용하는가에 따라 마스크의 차단영역 또는 투과영역이 대응되는 위치가 결정되어진다. 예를들어 상기 제 2 보호층(155)을 포지티브 타입(positive type)의 유기절연물질을 이용했다고 하면, 현상 전 유기절연물질층에 대해 상기 투과부(TA)와 게이트 및 데이터 패드부(GPA, DPA)와 드레인 전극(143) 및 스토리지 제 2 전극(146) 일부에 대응해서는 투과영역이 대응하도록, 그리고 올록볼록한 엠보싱 표면을 갖는 제 2 보호층(155)이 형성될 반사부(RA)에 대응해서는 차단영역과 반투과영역이 엇갈려 배치되도록 한 영역이 대응하도록 한 후, 노광을 실시하는 것이며, 네가티브 타입(positive type)의 경우 그 반대로 투과영역과 차단영역을 서로 바꾸어 대응되도록 한 후, 노광을 실시하면 도시한 바와 같은 구조를 갖는 제 2 보호층(155)을 형성할 수 있다.
이후, 상기 엠보싱 표면을 갖는 제 2 보호층(155)을 형성한 후, 열처리 공정을 더욱 진행하여 상기 유기절연물질로 이루어진 제 2 보호층(155) 표면의 올록볼록한 엠보싱을 각진 형상에서 도시한 바와 같이 굴곡을 갖도록 라운딩지게 형성한다.
다음, 도 7e와 8e와 9e에 도시한 바와 같이, 상기 엠보싱 표면을 갖는 제 2 보호층(155) 위로 전면에 무기절연물질인 질화실리콘(SiNx) 또는 산화실리콘(SiO2)을 증착하여 제 3 보호층(170)을 형성하고, 연속하여 상기 제 3 보호층(170) 위로 반사율이 우수한 금속물질인 알루미늄(Al) 또는 알루미늄 합금(AlNd)을 증착하여 제 3 금속층(172)을 형성하고, 상기 제 3 금속층(172) 위로 무기절연물질인 질화실리콘(SiNx) 또는 산화실리콘(SiO2)을 전면에 증착하여 제 4 보호층(183)을 형성한다. 이때, 상기 제 3 보호층(170)은 유기절연물질로 이루어진 상기 제 2 보호층(155)과, 상기 제 3 금속층(172)과의 접촉 특성을 향상시키기 위해 유기절연물질과 접촉 특성이 타 물질대비 비교적 우수한 무기절연물질로써 형성하는 것이기 때문에 생략할 수도 있다.
다음, 도 7f와 8f와 9f에 도시한 바와 같이, 상기 제 4 보호층(183) 위로 포토레지스트를 도포하여 포토레지스트층(미도시)을 형성한다. 이후, 상기 포토레지스트층(미도시) 위로 투과영역과 차단영역을 갖는 마스크(미도시)를 위치시키고 이를 이용한 노광 및 현상 공정을 실시함으로써 상기 제 2 보호층(155)에 의해 형성된 드레인 콘택홀(158)과, 스토리지 콘택홀(160)과, 투과홀(TH)에 대응되는 영역과, 게이트 및 데이터 패드부(GPA, DPA)에 있어서는 게이트 및 데이터 패드전극(117, 148)을 완전히 노출시킬 수 있는 정도의 영역 또는 상기 게이트 및 데이터 패드부(GAP, DPA)에 전영역에 대응해서 제거된 형태의 포토레지스트 패턴(193)을 형성한다.
다음, 상기 포토레지스트 패턴(193)을 식각 마스크로 하여, 상기 포토레지스 트 패턴(193) 외부로 노출된 제 4 보호층(183)과 그 하부의 제 3 금속층(도 7e, 8e, 9e의 172)과, 상기 제 3 금속층(도 7e, 8e, 9e의 172) 하부의 제 3 보호층(170)과, 상기 제 3 보호층(170) 하부의 제 1 보호층(150)과, 상기 제 1 보호층(150) 하부의 게이트 절연막(120)을 연속하여 식각함으로써 상기 드레인 콘택홀(158)과 스토리지 콘택홀(160)에 대응해서 각각 드레인 전극(143)과 스토리지 제 2 전극(146)을 노출시키고, 상기 투과홀(TH)에 대응해서는 기판(110)을 노출시키며, 게이트 및 데이터 패드부(GPA, DPA)에 있어서는 상기 게이트 패드전극(117)과 데이터 패드전극(148)을 노출시키는 동시에 상기 각 패드전극(117, 148) 주위로는 기판(110)을 노출시키는 게이트 패드 콘택홀(162) 및 데이터 패드 콘택홀(164)을 형성한다(제 4 마스크 공정). 이때, 상기 게이트 및 데이터 패드부(GPA, DPA)에 있어서는 상기 게이트 및 데이터 패드부(GPA, DPA) 전 영역에 대해 제 1, 3, 4 보호층(150, 170, 183)과 제 3 금속층(도 7e, 8e, 9e의 172) 및 게이트 절연막(120)이 제거되므로써 상기 게이트 및 데이터 패드전극(117, 148)을 노출시키도록 형성될 수도 있다.
이때, 상기 제 4 보호층(183)과, 반사판(180)과 제 3 보호층(170)은 동일한 마스크 공정에 의해 패터닝 되므로 동일한 형태를 가지며 형성되는 것이 특징이다.
이때, 상기 제 1 보호층(150)과 제 3 보호층(170)을 생략될 수도 있으며, 이 경우, 제 4 보호층(183)과 제 3 금속층(도 7e, 8e, 9e의 172)과 게이트 절연막(120)을 연속하여 식각함으로써 각각 드레인 전극(143)과 스토리지 제 2 전극(146)의 일부를 노출시키며 투과홀(TH)에 대응해서는 기판(110)을 노출시키며, 게이트 및 데이터 패드부(GPA, DPA)에 있어서는 게이트 및 데이터 패드전극(117, 148)과 기판(110)을 노출시키는 게이트 및 데이터 패드 콘택홀(162, 164)을 형성할 수 있다.
다음, 도 7g와 8g와 9g에 도시한 바와 같이, 상기 드레인 전극(143)과 스토리지 제 2 전극(146)과 게이트 및 데이터 패드전극(117, 148)을 노출시키는 상태의 기판(110) 상에 남아있는 상기 포토레지스트 패턴(도 7f, 8f, 9f의 193)을 스트립(strip)을 진행함으로써 제거한다.
다음, 도 7h와 8h와 9h에 도시한 바와 같이, 상기 포토레지스트 패턴(도 7f, 8f, 9f의 193)이 제거된 상태의 상기 제 4 보호층(183) 위로 투명 도전성 물질인 인듐-틴-옥사이드(ITO) 또는 인듐-징크-옥사이드(IZO)를 전면에 증착하여 투명 도전성 물질층(미도시)을 형성한 후, 그 위로 포토레지스트를 도포하고, 마스크를 이용한 노광 및 노광된 포토레지스트의 현상과, 상기 포토레지스트 외부로 노출된 상기 투명 도전성 물질층(미도시)을 식각하는 일련의 단계를 포함하는 제 5 마스크 공정을 진행함으로써 각 화소영역(P)별로 분리되며, 투과부(TA)와 반사부(RA) 전면에 형성되며, 상기 드레인 콘택홀(158)과 스토리지 콘택홀(160)을 통해 각각 드레인 전극(143)과 스토리지 제 2 전극(146)과 접촉하는 화소전극(187)을 형성하며, 동시에 게이트 및 데이터 패드부(GPA, DPA)에 있어서는 상기 게이트 및 데이터 패드 콘택홀(162, 164)을 통해 상기 제 4 보호층(183) 외부로 노출된 게이트 및 데이터 패드전극(117, 148)을 완전히 덮으며, 상기 각 패드전극(117, 148)의 주변의 노출된 기판(110)을 덮는 형태의 게이트 및 데이터 보조 패드전극(187, 188)을 형성 함으로써 본 발명에 따른 반사투과형 액정표시장치용 어레이 기판(110)을 완성한다.
이때, 상기 화소전극(187)은 드레인 콘택홀(158) 또는 투과홀(TH) 내부에 있어 상기 반사판(180)의 측면부와 접촉하게 됨으로써 상기 반사판(180)을 반사전극으로 동작하도록 형성되고 있는 것이 특징이다.
전술한 바와 같이, 본 발명의 바람직한 실시예에 따른 반사투과형 액정표시장치용 어레이 기판은 반사부에 있어 엠보싱 표면을 갖는 반사판을 포함하여 총 5회의 마스크 공정에 의해 제조할 수 있는 제조 방법을 제시함으로써 생산성 향상 및 비용 절감의 효과가 있습니다.

Claims (24)

  1. 서로 교차하여 화소영역을 정의하는 게이트 배선과 데이터 배선이 형성되고, 상기 화소영역은 투과부와, 상기 투과부를 둘러싸는 반사부를 포함하는 기판과;
    상기 게이트 배선 및 데이터 배선과 연결되는 박막트랜지스터와;
    상기 반사부에 있어 상기 박막트랜지스터의 드레인 전극을 노출시키는 드레인 콘택홀을 가지며, 상기 투과부에 있어서는 기판을 노출시키는 투과홀을 가지며 유기절연물질로 이루어지며 그 표면이 올록볼록 한 엠보싱 구조를 갖는 제 1 보호층과;
    상기 반사부에 있어 상기 제 1 보호층 상부에 형성된 반사판과;
    상기 반사판 위로 상기 "반사판과 동일한 형태"로 형성된 제 2 보호층과;
    상기 각 화소영역의 상기 제 2 보호층 상부 및 투과부의 노출된 기판 상부에 형성되며, 상기 드레인 콘택홀을 통해 상기 드레인 전극과 접촉하고, 상기 드레인 콘택홀과 상기 투과홀 내부에서 상기 반사판의 측면과 접촉하는 화소전극
    을 포함하는 반사투과형 액정표시장치용 어레이 기판.
  2. 제 1 항에 있어서,
    상기 게이트 배선은 그 자체로 스토리지 제 1 전극을 형성하며, 상기 게이트 배선과 데이터 배선 사이의 게이트 절연막 위로 상기 스토리지 제 1 전극과 중첩하는 제 2 스토리지 전극을 구성함으로써 스토리지 커패시터가 형성된 반사투과형 액정표시장치용 어레이 기판.
  3. 제 2 항에 있어서,
    상기 제 1 보호층 내에 상기 스토리지 제 2 전극을 노출시키는 스토리지 콘택홀이 더욱 구비됨으로써 상기 스토리지 제 2 전극은 상기 스토리지 콘택홀 통해 상기 화소전극과 접촉하는 반사투과형 액정표시장치용 어레이 기판.
  4. 제 1 항에 있어서,
    상기 반사부에 있어 상기 박막트랜지스터와 상기 제 1 보호층 사이에는 무기절연물질로써 상기 드레인 콘택홀에 대응하여 상기 드레인 전극을 노출시키며 상기 투과홀에 대응해서는 상기 기판을 노출시키는 형태를 이루는 제 3 보호층이 더욱 형성된 반사투과형 액정표시장치용 어레이 기판.
  5. 제 4 항에 있어서,
    상기 반사부에 있어 상기 제 1 보호층과 상기 반사판 사이에는 무기절연물질로써 상기 반사판과 동일한 형태를 갖는 제 4 보호층이 더욱 형성된 반사투과형 액정표시장치용 어레이 기판.
  6. 제 1 항에 있어서,
    상기 게이트 배선 끝단 및 데이터 배선의 끝단에는 각각 게이트 패드전극과 데이터 패드전극이 구비된 반사투과형 액정표시장치용 어레이 기판.
  7. 제 6 항에 있어서,
    상기 게이트 패드전극과 데이터 패드전극 상부에는 상기 화소전극과 동일한 물질로써 이루어진 게이트 보조 패드전극과 데이터 보조 패드전극이 각각 더욱 구비된 반사투과형 액정표시장치용 어레이 기판.
  8. 삭제
  9. 제 1 항에 있어서,
    상기 반사판은 그 하부의 제 1 보호층에 대응하여 그 표면이 올록볼록한 엠보싱 구조인 반사투과형 액정표시장치용 어레이 기판.
  10. 제 1 항에 있어서,
    상기 박막트랜지스터는
    게이트 전극과, 그 상부로 게이트 절연막과, 상기 게이트 절연막 위로 액티브층과, 서로 이격하는 오믹콘택층과, 상기 오믹콘택층과 접촉하며 서로 이격하는 소스 및 드레인 전극을 포함하는 반사투과형 액정표시장치용 어레이 기판.
  11. 제 1 항에 있어서,
    상기 화소전극은 상기 반사판과 전기적으로 연결된 것이 특징인 반사투과형 액정표시장치용 어레이 기판.
  12. 제 11 항에 있어서,
    상기 화소전극은 상기 반사판의 전기적 연결은 드레인 콘택홀 내부에서 상기 반사판의 측면부와 사이드 접촉하는 것이 특징인 반사투과형 액정표시장치용 어레이 기판.
  13. 투과부와, 상기 투과부를 둘러싸는 반사부를 가지는 화소영역과, 박막트랜지스터가 형성된 스위칭 영역이 정의된 기판 상에 게이트 배선과, 상기 게이트 배선에서 분기한 게이트 전극을 형성하는 단계와;
    상기 게이트 배선 및 게이트 전극 위로 전면에 게이트 절연막을 형성하는 단계와;
    상기 게이트 절연막 위로 상기 게이트 배선과 교차하여 상기 화소영역을 정의하는 데이터 배선을 형성하고, 상기 스위칭 영역에 박막트랜지스터를 형성하는 단계와;
    상기 박막트랜지스터 위로 전면에 유기절연물질층을 형성하고 패터닝함으로써 상기 박막트랜지스터의 드레인 전극을 노출시키는 드레인 콘택홀과, 상기 투과부에 대해 상기 게이트 절연막을 노출시키는 투과홀을 가지며 그 표면이 엠보싱 구조를 이루는 제 1 보호층을 형성하는 단계와;
    상기 제 1 보호층 위로 전면에 제 1 금속층을 형성하고, 상기 제 1 금속층 위로 무기절연물질층을 형성한 후, 상기 무기절연물질층과 그 하부의 상기 제 1 금속층과 상기 게이트 절연막을 동시에 패터닝 함으로써 상기 드레인 콘택홀을 통해 상기 박막트랜지스터의 일전극을 노출시키며, 투과홀에 대응해서는 기판을 노출시키는 반사판과 그 상부로 제 2 보호층을 형성하는 단계와;
    상기 제 2 보호층 위로 전면에 투명 도전성 물질을 증착하고 패터닝함으로써 화소영역별로 상기 드레인 콘택홀을 통해 상기 드레인 전극과 접촉하고, 상기 드레인 콘택홀과 상기 투과홀 내부에서 상기 반사판의 측면과 접촉하는 화소전극을 형성하는 단계
    를 포함하는 반사투과형 액정표시장치용 어레이 기판의 제조 방법.
  14. 제 13 항에 있어서,
    상기 데이터 배선 및 박막트랜지스터를 형성하는 단계는
    상기 게이트 절연막과, 순수 비정질 실리콘층과, 불순물 비정질 실리콘층 및 제 2 금속층을 형성하는 단계와;
    상기 제 2 금속층과 불순물 비정질 실리콘층과 순수 비정질 실리콘층을 패터닝함으로써 상기 게이트 절연막 위로 상기 게이트 배선과 교차하는 데이터 배선을 형성하고, 동시에 상기 스위칭 영역에 있어서, 상기 게이트 전극과 게이트 절연막을 포함하여 그 상부로 반도체층과, 서로 이격하는 소스 및 드레인 전극을 형성하는 단계를 포함하는 반사투과형 액정표시장치용 어레이 기판의 제조 방법.
  15. 제 14 항에 있어서,
    상기 데이터 배선과 반도체층과 소스 및 드레인 전극을 형성하는 단계는
    상기 제 2 금속층 위로 제 1 포토레지스트층을 형성하는 단계와;
    상기 제 1 포토레지스트층을 반사영역과 투과영역과 반투과영역을 갖는 마스크를 이용하여 노광 현상함으로써 상기 스위칭 영역에 있어 상기 게이트 전극에 대응해서는 제 1 두께의 제 1 포토레지스트 패턴을 형성하고, 그 외의 스위칭 영역과 상기 투과부의 화소전극 일끝단 상부 및 상기 데이터 배선이 형성될 영역에 대응해서는 상기 제 1 두께보다 두꺼운 제 2 두께의 제 2 포토레지스트 패턴을 형성하는 단계와;
    상기 제 1, 2 포토레지스트 패턴 외부로 노출된 제 2 금속층을 식각하여 제거함으로써 스위칭 영역에 있어 연결된 상태의 소스 드레인 패턴과, 상기 소스 드레인 패턴과 연결된 데이터 배선을 형성하는 단계와;
    제 1 두께의 제 1 포토레지스트 패턴을 제거하여 상기 소스 드레인 패턴 일부를 노출시키는 단계와;
    상기 노출된 소스 및 드레인 패턴과, 그 하부의 연결된 상태의 오믹콘택층을 식각하는 단계와;
    상기 제 2 포토레지스트 패턴을 제거하는 단계
    를 포함하는 반사투과형 액정표시장치용 어레이 기판의 제조 방법.
  16. 제 13 항에 있어서,
    상기 박막트랜지스터를 형성한 후, 상기 박막트랜지스터 위로 전면에 무기절연물질로써 제 3 보호층을 형성하는 단계를 더욱 포함하는 반사투과형 액정표시장치용 어레이 기판의 제조 방법.
  17. 제 13 항에 있어서,
    상기 제 1 보호층을 형성한 후, 상기 제 1 보호층 위로 전면에 무기절연물질로써 제 4 보호층을 형성하는 단계를 더욱 포함하는 반사투과형 액정표시장치용 어레이 기판의 제조 방법.
  18. 제 17 항에 있어서,
    상기 제 4 보호층은 상기 반사판과 제 2 보호층을 형성하는 단계에서 동시에 식각됨으로써 상기 반사판과 동일한 형태를 갖는 반사투과형 액정표시장치용 어레이 기판의 제조 방법.
  19. 제 13 항에 있어서,
    상기 데이터 배선을 형성하는 단계는
    상기 화소영역 내에서 상기 게이트 배선과 중첩하는 스토리지 커패시터의 일전극과, 상기 데이터 배선 끝단에 데이터 패드전극을 더욱 형성하는 단계를 포함하는 반사투과형 액정표시장치용 어레이 기판의 제조 방법.
  20. 제 19 항에 있어서,
    상기 제 1 보호층을 형성하는 단계는
    상기 스토리지 커패시터의 일전극을 노출시키는 스토리지 콘택홀을 더욱 형 성하는 단계를 포함하는 반사투과형 액정표시장치용 어레이 기판의 제조 방법.
  21. 제 19 항에 있어서,
    상기 게이트 배선을 형성하는 단계는
    상기 게이트 배선 일끝단에 게이트 패드전극을 더욱 형성하는 반사투과형 액정표시장치용 어레이 기판의 제조 방법.
  22. 제 21 항에 있어서,
    상기 반사판 및 제 2 보호층을 형성하는 단계는
    상기 게이트 배선 일끝단의 게이트 패드전극과 상기 데이터 배선 일끝단의 데이터 패드전극을 노출하는 게이트 및 데이터 패드 콘택홀을 형성하거나 또는 상기 게이트 및 데이터 패드부에 있어 게이트 절연막까지 함께 패터닝되어 기판과 상기 게이트 및 데이터 패드전극을 노출시키는 단계를 포함하는 반사투과형 액정표시장치용 어레이 기판의 제조 방법.
  23. 제 21 항에 있어서,
    상기 화소전극을 형성하는 단계는
    상기 게이트 패드전극과 접촉하는 게이트 보조 패드전극과 상기 데이터 패드전극과 접촉하는 데이터 보조 패드전극을 형성하는 단계를 포함하는 반사투과형 액정표시장치용 어레이 기판의 제조 방법.
  24. 제 13 항에 있어서,
    상기 제 1 보호층은 상기 유기절연물질층을, 반사영역과 투과영역과 반투과영역을 갖는 마스크를 이용하여 노광하고, 현상함으로써 그 표면이 올록볼록한 엠보싱 구조를 갖도록 형성하는 반사투과형 액정표시장치용 어레이 기판의 제조 방법.
KR1020050085036A 2005-09-13 2005-09-13 반사투과형 액정표시장치용 어레이 기판 및 그 제조방법 KR101202983B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020050085036A KR101202983B1 (ko) 2005-09-13 2005-09-13 반사투과형 액정표시장치용 어레이 기판 및 그 제조방법
US11/372,068 US7488983B2 (en) 2005-09-13 2006-03-10 Transflective liquid crystal display device and method of fabricating the same
CNB2006100922279A CN100492144C (zh) 2005-09-13 2006-06-15 透反射式液晶显示器件及其制造方法
US12/318,531 US7704766B2 (en) 2005-09-13 2008-12-30 Transflective liquid crystal display device and method of fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050085036A KR101202983B1 (ko) 2005-09-13 2005-09-13 반사투과형 액정표시장치용 어레이 기판 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20070030403A KR20070030403A (ko) 2007-03-16
KR101202983B1 true KR101202983B1 (ko) 2012-11-20

Family

ID=37854188

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050085036A KR101202983B1 (ko) 2005-09-13 2005-09-13 반사투과형 액정표시장치용 어레이 기판 및 그 제조방법

Country Status (3)

Country Link
US (2) US7488983B2 (ko)
KR (1) KR101202983B1 (ko)
CN (1) CN100492144C (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180078660A (ko) * 2016-12-30 2018-07-10 엘지디스플레이 주식회사 표시장치용 어레이 기판 및 이를 포함하는 표시장치

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101346921B1 (ko) * 2008-02-19 2014-01-02 엘지디스플레이 주식회사 평판 표시 장치 및 그 제조방법
US7902004B2 (en) * 2008-10-14 2011-03-08 Dpix Llc ESD induced artifact reduction design for a thin film transistor image sensor array
CN102033379B (zh) * 2009-09-30 2012-08-15 群康科技(深圳)有限公司 液晶显示器与其制造方法
KR101631530B1 (ko) 2009-10-28 2016-06-20 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
KR101686097B1 (ko) * 2010-04-29 2016-12-13 엘지디스플레이 주식회사 반투과형 액정 표시 장치 및 이의 제조 방법
US8605240B2 (en) * 2010-05-20 2013-12-10 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and manufacturing method thereof
CN102650780B (zh) * 2011-05-30 2014-11-19 京东方科技集团股份有限公司 一种像素结构、液晶显示面板及制作方法
KR20130011856A (ko) * 2011-07-22 2013-01-30 삼성디스플레이 주식회사 표시기판 및 그 제조방법
KR20130114996A (ko) * 2012-04-10 2013-10-21 삼성디스플레이 주식회사 표시 장치 및 그 제조방법
JP5906132B2 (ja) * 2012-05-09 2016-04-20 株式会社ジャパンディスプレイ 表示装置
CN103295959B (zh) * 2012-09-14 2015-11-25 上海中航光电子有限公司 阵列基板及其制造方法、液晶显示面板
CN103779202B (zh) * 2014-01-27 2016-12-07 深圳市华星光电技术有限公司 像素结构及其制作方法和显示面板
CN104319261B (zh) 2014-10-22 2018-03-16 合肥京东方光电科技有限公司 一种阵列基板的制备方法、阵列基板和显示装置
KR102550007B1 (ko) * 2016-11-30 2023-07-03 서울바이오시스 주식회사 복수의 발광셀들을 가지는 발광 다이오드
CN106898617B (zh) * 2017-03-20 2020-06-30 合肥京东方光电科技有限公司 基板及其制备方法、显示面板和显示装置
CN107908054B (zh) * 2017-12-15 2020-11-06 深圳市华星光电技术有限公司 显示装置、半透半反的阵列基板及其制造方法
KR20200120803A (ko) * 2019-04-11 2020-10-22 삼성디스플레이 주식회사 표시 장치 및 그 제조방법
CN110211969A (zh) * 2019-05-14 2019-09-06 武汉华星光电半导体显示技术有限公司 阵列基板及其制备方法、柔性显示面板
CN110571228B (zh) * 2019-09-26 2022-02-01 京东方科技集团股份有限公司 一种阵列基板、液晶显示面板及显示装置
WO2022085433A1 (ja) * 2020-10-23 2022-04-28 東レ株式会社 表示装置および表示装置の製造方法
WO2022085431A1 (ja) * 2020-10-23 2022-04-28 東レ株式会社 表示装置および表示装置の製造方法
US20220397784A1 (en) * 2020-12-25 2022-12-15 Beijing Boe Display Technology Co., Ltd. Display panel, method for manufacturing display panel, and display device

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030008787A (ko) * 2001-07-20 2003-01-29 삼성전자 주식회사 반사-투과형 액정표시장치 및 그 제조방법
KR20030057227A (ko) * 2001-12-28 2003-07-04 엘지.필립스 엘시디 주식회사 반사투과형 액정표시장치용 어레이기판 제조방법
KR20040012445A (ko) * 2002-07-31 2004-02-11 엘지.필립스 엘시디 주식회사 반사투과형 액정표시장치 및 그 제조방법
KR100459483B1 (ko) * 2001-10-30 2004-12-03 엘지.필립스 엘시디 주식회사 액정 표시 소자의 제조 방법
KR20050061191A (ko) * 2003-12-18 2005-06-22 엘지.필립스 엘시디 주식회사 반사투과형 액정표시장치의 제조방법

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6620655B2 (en) * 2000-11-01 2003-09-16 Lg.Phillips Lcd Co., Ltd. Array substrate for transflective LCD device and method of fabricating the same
KR100380142B1 (ko) * 2001-07-18 2003-04-11 엘지.필립스 엘시디 주식회사 반사투과형 액정표시장치용 어레이기판
KR100820647B1 (ko) * 2001-10-29 2008-04-08 엘지.필립스 엘시디 주식회사 반투과 액정 표시 장치용 어레이기판 및 이의 제조방법
JP4035094B2 (ja) * 2002-07-31 2008-01-16 エルジー．フィリップス エルシーデー カンパニー，リミテッド 反射透過型液晶表示装置及びその製造方法
KR100494455B1 (ko) 2003-06-11 2005-06-10 엘지.필립스 엘시디 주식회사 반사투과형 액정표시장치용 어레이기판 및 그 제조방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030008787A (ko) * 2001-07-20 2003-01-29 삼성전자 주식회사 반사-투과형 액정표시장치 및 그 제조방법
KR100459483B1 (ko) * 2001-10-30 2004-12-03 엘지.필립스 엘시디 주식회사 액정 표시 소자의 제조 방법
KR20030057227A (ko) * 2001-12-28 2003-07-04 엘지.필립스 엘시디 주식회사 반사투과형 액정표시장치용 어레이기판 제조방법
KR20040012445A (ko) * 2002-07-31 2004-02-11 엘지.필립스 엘시디 주식회사 반사투과형 액정표시장치 및 그 제조방법
KR20050061191A (ko) * 2003-12-18 2005-06-22 엘지.필립스 엘시디 주식회사 반사투과형 액정표시장치의 제조방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180078660A (ko) * 2016-12-30 2018-07-10 엘지디스플레이 주식회사 표시장치용 어레이 기판 및 이를 포함하는 표시장치
KR102551580B1 (ko) 2016-12-30 2023-07-04 엘지디스플레이 주식회사 표시장치용 어레이 기판 및 이를 포함하는 표시장치

Also Published As

Publication number Publication date
US7488983B2 (en) 2009-02-10
KR20070030403A (ko) 2007-03-16
US20090191653A1 (en) 2009-07-30
CN1932622A (zh) 2007-03-21
US20070057260A1 (en) 2007-03-15
CN100492144C (zh) 2009-05-27
US7704766B2 (en) 2010-04-27

Similar Documents

Publication Publication Date Title
KR101202983B1 (ko) 반사투과형 액정표시장치용 어레이 기판 및 그 제조방법
KR101197223B1 (ko) 반사투과형 액정표시장치용 어레이 기판 및 그 제조방법
KR20070043070A (ko) 액정표시장치용 어레이 기판 및 그 제조 방법
KR100993608B1 (ko) 액정표시장치용 어레이 기판 및 그 제조방법
US7876408B2 (en) Transflective type diode substrate and method having respective masks forming scan line and insulating pattern, organic pattern with hole exposing insulating pattern, and pixel electrode covering hole and reflection electrode overlapping organic pattern
KR101294691B1 (ko) 액정표시장치용 어레이 기판 및 그 제조방법
KR101953832B1 (ko) 액정표시장치용 어레이 기판의 제조방법
KR101147261B1 (ko) 반투과형 박막 트랜지스터 기판 및 그 제조 방법
KR20080049514A (ko) 수직정렬구조 반사투과형 액정표시장치 및 그 제조방법
KR100930921B1 (ko) 반사투과형 액정표시장치용 어레이 기판 및 그 제조방법
US20090127563A1 (en) Thin film transistor array panel and manufacturing method thereof
KR101000399B1 (ko) 액정표시장치용 어레이 기판 및 그 제조방법
KR101215943B1 (ko) 액정표시장치용 어레이 기판 및 그 제조방법
KR101658514B1 (ko) 반사투과형 액정표시장치용 어레이 기판의 제조방법
KR100839150B1 (ko) 반사전극을 갖는 액정표시장치의 제조방법
KR101369189B1 (ko) 반사형 액정표시장치용 어레이 기판 및 그 제조방법
KR101665062B1 (ko) 반사투과형 액정표시장치용 어레이 기판 및 이의 제조방법
KR100989465B1 (ko) 액정표시장치 및 그 제조방법
KR100744401B1 (ko) 반투과형 액정표시장치의 어레이 기판 및 이의 제조 방법
KR20060072319A (ko) 박막 트랜지스터 기판 및 그 제조 방법
KR20060037699A (ko) 어레이 기판의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20151028

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20161012

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20171016

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20181015

Year of fee payment: 7