CN103779202B - 像素结构及其制作方法和显示面板 - Google Patents

像素结构及其制作方法和显示面板 Download PDF

Info

Publication number
CN103779202B
CN103779202B CN201410041106.6A CN201410041106A CN103779202B CN 103779202 B CN103779202 B CN 103779202B CN 201410041106 A CN201410041106 A CN 201410041106A CN 103779202 B CN103779202 B CN 103779202B
Authority
CN
China
Prior art keywords
insulating barrier
metal layer
layer
dot structure
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410041106.6A
Other languages
English (en)
Other versions
CN103779202A (zh
Inventor
杜鹏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TCL China Star Optoelectronics Technology Co Ltd
Original Assignee
Shenzhen China Star Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen China Star Optoelectronics Technology Co Ltd filed Critical Shenzhen China Star Optoelectronics Technology Co Ltd
Priority to CN201410041106.6A priority Critical patent/CN103779202B/zh
Publication of CN103779202A publication Critical patent/CN103779202A/zh
Priority to PCT/CN2015/071288 priority patent/WO2015110027A1/zh
Priority to US14/782,192 priority patent/US20160329361A1/en
Application granted granted Critical
Publication of CN103779202B publication Critical patent/CN103779202B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02697—Forming conducting materials on a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
    • H01L21/31055—Planarisation of the insulating layers involving a dielectric removal step the removal being a chemical etching step, e.g. dry etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78636—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with supplementary region or layer for improving the flatness of the device

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本发明公开了一种像素结构及其制作方法和显示面板，所述像素结构的制作方法包括步骤：在基板上形成一图案化的第一金属层；在基板上形成一平坦化的第一绝缘层，所述第一绝缘层填充所述第一金属层的空隙，并露出所述第一金属层表面。从而消除了第一金属层的段差，继而消除了因段差而带来的对后续层别的制作产生的不利影响，因此可以制作比传统方法更厚的第一金属层，从而可以有效降低大尺寸面板走线的负载，降低信号线电阻，减小信号延迟，提升显示质量。

Description

像素结构及其制作方法和显示面板
技术领域
本发明涉及液晶显示技术领域，尤其是涉及一种像素结构的制作方法、像素结构及显示面板。
背景技术
目前，大尺寸、高分辨率显示面板已经成为薄膜晶体管液晶显示器(TFT-LCD)的一个发展趋势。然而，随着尺寸的变大，信号线的负载也会增大，从而引起信号延迟，严重影响显示质量。为了解决上述问题，现有技术中提出增加金属层厚度来有效降低电阻、减小信号线负载的方法，但随着金属层厚度增加，金属层图案化后就会产生较大的段差，继而影响后续层别的制作，特别是造成后续薄膜在跨线处发生断线等问题，严重降低产品成品率。
此外，现有像素结构透光区的像素电极往往采用米字形的结构，亦即透光区由很多条状的像素电极组成，每条像素电极之间具有狭缝间隔，由于狭缝部分没有电极，因此电场强度较弱，从而引起部分穿透率的损失，降低了现实质量。
发明内容
本发明的主要目的在于提供一种像素结构及其制作方法和显示面板，旨在有效解决大尺寸显示面板信号延迟问题，提升显示质量。
为达以上目的，本发明提出一种像素结构的制作方法，包括步骤：
在基板上形成一图案化的第一金属层；
在基板上形成一平坦化的第一绝缘层，所述第一绝缘层填充所述第一金属层的空隙，并露出所述第一金属层表面。
优选地，所述在基板上形成一平坦化的第一绝缘层包括：
在基板上形成一覆盖所述第一金属层的第一绝缘层，所述第一绝缘层填充所述第一金属层的空隙；
平坦化所述第一绝缘层，以使所述第一绝缘层露出所述第一金属层表面。
优选地，所述平坦化所述第一绝缘层包括：
在所述第一绝缘层上涂覆负性光阻层；
以所述第一金属层作为光罩进行显影，除去所述第一金属层上方的负性光阻层以暴露出所述第一绝缘层；
刻蚀所述第一绝缘层，除去所述第一金属层上方暴露出来的第一绝缘层，以露出所述第一金属层表面。
优选地，所述在基板上形成一平坦化的第一绝缘层的步骤之后还包括：
在透光区的第一绝缘层上形成一具有多个凹槽的第二绝缘层；
在所述第二绝缘层上形成一整体的像素电极层，所述像素电极层整块覆盖于所述第二绝缘层。
优选地，所述凹槽呈狭长状，且所述多个凹槽平行排布。
优选地，所述第二绝缘层包括栅绝缘层和钝化层。
本发明同时提出一种像素结构，其配置于一基板上，包括形成于所述基板上的图案化的第一金属层和平坦化的第一绝缘层，所述第一绝缘层填充所述第一金属层的空隙，并露出所述第一金属层表面。
优选地，所述像素结构具有一透光区，所述像素结构还包括第二绝缘层和像素电极层，其中：
所述第二绝缘层形成于所述透光区的第一绝缘层上，且所述第二绝缘层上具有多个凹槽；
所述像素电极层为一整体结构，且整块覆盖于所述第二绝缘层上。
优选地，所述凹槽呈狭长状，且所述多个凹槽平行排布。
本发明同时提出一种显示面板，包括一基板和像素结构，所述像素结构配置于所述基板上，所述像素结构包括形成于所述基板上的图案化的第一金属层和平坦化的第一绝缘层，所述第一绝缘层填充所述第一金属层的空隙，并露出所述第一金属层表面。
本发明所提供的一种像素结构的制作方法，通过形成一平坦化的第一绝缘层，使得第一绝缘层填充第一金属层的空隙并露出第一金属层，消除了第一金属层的段差，从而消除了因段差而带来的对后续层别的制作产生的不利影响，因此可以制作比传统方法更厚的第一金属层，从而可以有效降低大尺寸面板走线的负载，降低信号线电阻，减小信号延迟，提升显示质量。
附图说明
图1是本发明的像素结构一实施例的剖视图；
图2是现有技术中的像素结构的透光区的剖视图；
图3是本发明的像素结构的透光区的剖视图；
图4是本发明的像素结构的制作方法第一实施例的流程图；
图5是图4中步骤S103的具体流程图；
图6是本发明中在基板上形成图案化的第一金属层后的结构示意图；
图7是本发明中在基板上形成第一绝缘层和光阻层后的结构示意图；
图8是本发明中对图7中的像素结构显影后的结构示意图；
图9是本发明中在基板上形成平坦化的第一绝缘层后的结构示意图；
图10是本发明的像素结构的制作方法第二实施例的流程图；
图11是图10中步骤S304的具体流程图。
本发明目的的实现、功能特点及优点将结合实施例，参照附图做进一步说明。
具体实施方式
应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。
参见图1，提出本发明的像素结构一实施例，所述像素结构配置于一基板10上，包括依次形成于所述基板10上的图案化的第一金属(M1)层20、平坦化的第一绝缘层30、栅绝缘(GI，Gate Insulator)层40、半导体(Semiconductor)层50、源漏电极(AS)60、第二金属(M2)层70、钝化(PAV，Passivation)层80和像素电极层90。
所述第一金属层20进行图案化后具有很多空隙而形成段差，所述第一绝缘层30填充所述空隙，并露出第一金属层20表面，且第一绝缘层表面优选与第一金属层表面平齐。
其中，第一金属层20通过沉积等方式形成于基板10上，并进行图案化处理。该第一金属层20可以是Cr、W、Ti、Ta、Mo等金属或合金，第一金属层20的厚度较厚，可达普通像素结构中的第一金属层20厚度的两倍或以上，可以有效降低电阻，减小信号延迟。由于第一金属层20较厚，因此图案化后的第一金属层20会因空隙而形成较大的段差。
第一绝缘层30可以是栅绝缘(GI，Gate Insulator)层，其成分可以是氮化硅(siNx)、氧化硅(siOx)等。第一绝缘层30通过沉积等方式形成于整个基板10上，覆盖整个第一金属层20，并在进行了平坦化处理后，露出第一金属层20表面，并优选与第一金属层20表面平齐，消除了第一金属层20的段差。从而消除了因第一金属层20的段差而带来的对后续层别的制作产生的不利的影响，因此可以制作比传统方法更厚的第一金属层20。
进一步地，所述栅绝缘层40和钝化层80组成像素结构透光区(右侧)的第二绝缘层，所述第二绝缘层(栅绝缘层40和钝化层80)形成于透光区的第一绝缘层30上，且第二绝缘层具有多个凹槽。所述凹槽优选呈狭长状，且多个凹槽相互平行，均匀排布，最终第二绝缘层整体呈凹凸状的3D结构。所述像素电极层90为一整体结构，且整块平铺覆盖于第二绝缘层(栅绝缘层40和钝化层80)上，随着第二绝缘层上的凹槽也呈凹凸状的3D结构。所述像素电极层90的材质优选透明导电材质氧化铟锡(ITO)。
结合参见图2和图3，其中图2为现有技术中的像素结构的透光区的剖视图，图3为本发明的像素结构的透光区的剖视图。从图2中可以看出，现有技术中透光区的栅绝缘(GI)层2和钝化(PAV)层3完全覆盖基板1，像素电极层4形成于钝化层3上，并形成条纹状的图案，即像素电极层4为间隔排布的若干条状电极。在面板正常工作时，有像素电极的地方电场较强，对应的穿透率较高；而各像素电极之间的部分电场强度则较小，穿透率会有一定的损失。
从图3中可以看出，本发明中透光区依次包括形成于基板10上的第一绝缘层30、第二绝缘层(栅绝缘层40和钝化层80)和像素电极层90，整个透光区被像素电极层90整体覆盖，像素电极层90随着下方的第二绝缘层(栅绝缘层40和钝化层80)上的凹槽呈条纹状(或凹凸状)的3D结构。面板工作时，第二绝缘层(栅绝缘层40和钝化层80)凸出部分的像素电极层90的电场强度较大，穿透率较高；第二绝缘层(栅绝缘层40和钝化层80)凹槽部分依然有像素电极层90覆盖，与现有技术相比，这个区域的电场强度得到了很大的提高，从而提高了像素结构整体的穿透率。
据此，本发明的像素结构，通过形成一平坦化的第一绝缘层30，使得第一绝缘层30填充第一金属层20的空隙并露出第一金属层20，消除了第一金属层20的段差，从而消除了因段差而带来的对后续层别的制作产生的不利影响，因此可以制作比传统方法更厚的第一金属层20，从而可以有效降低大尺寸面板走线的负载，降低信号线电阻，减小信号延迟。
同时，利用上述结构，在不增加额外成本的前提下，利用普通光罩在透光区的第一绝缘层30上形成具有凹凸状(或条纹状)3D结构的第二绝缘层，从而可以将像素电极层90整块平铺覆盖于第二绝缘层上，使得像素电极层90全面覆盖透光区，提高了像素的穿透率，最终提高了显示质量。
结合参见图1、图4、图5，提出本发明的像素结构的制作方法第一实施例，所述像素结构的制作方法包括以下步骤：
步骤s101、在基板上形成一图案化的第一金属层
本步骤s101中，首先在基板10上通过沉积等方式形成一第一金属层20，该第一金属层20可以是Cr、W、Ti、Ta、Mo等金属或合金，第一金属层20的厚度较厚，可达普通像素结构中的第一金属层20厚度的两倍或以上，可以有效降低电阻，减小信号延迟。然后对第一金属层20进行图案化处理，最终形成如图6所示的图案化的第一金属层20，图案化的第一金属层20产生了很多空隙，由于第一金属层20较厚，因此图案化后的第一金属层20会形成较大的段差。
步骤s102、在基板上形成一覆盖第一金属层的第一绝缘层
如图7所示，第一绝缘层30通过沉积等方式形成于整个基板10上，覆盖整个第一金属层20，并填充第一金属层20的空隙。所述第一绝缘层30可以是栅绝缘层，其成分可以是氮化硅(SiNx)、氧化硅(SiOx)等。
步骤s103、平坦化第一绝缘层，以使第一绝缘层露出第一金属层20表面
对第一绝缘层30进行平坦化处理，使得第一绝缘层30表面平整并露出第一金属层20表面，以消除掉第一金属层20的段差。所述第一绝缘层30优选与第一金属层20表面平齐(如图9所示)。
后续流程包括依次形成栅绝缘层、半导体层、源漏电极、第二金属层、钝化层和像素电极层的制作方法和现有的4mask／5mask制作方法相同，在此不再赘述。
其中，对第一绝缘层30的平坦化处理，优选以图5中的流程进行，为了更加直观的说明处理过程，请同时参见图7-图9，图6-图9依次展示了平坦化的第一绝缘层在基板上的形成过程。具体流程如下：
步骤S201、在第一绝缘层上涂覆光阻层
如图7所示，本实施例涂覆的光阻(PR，Photo Resist)层31为负性光阻层。
步骤s202、以第一金属层作为光罩进行显影，除去第一金属层上方的光阻层以暴露出第一绝缘层
利用紫外光通过基板10的本面进行曝光显影，采用自对准方式，利用已经形成的图案化的第一金属层20作为光罩(mask)，因此不需要增加额外的光罩。显影之后，如图8所示，第一金属层20上方的光阻层31被除去，第一绝缘层30暴露出来，而没有第一金属层20的地方仍然被光阻层31覆盖。
步骤s203、刻蚀第一绝缘层，以除去第一金属层上方暴露出来的第一绝缘层，以露出第一金属层表面
对第一绝缘层30进行干刻蚀，除去第一金属层20上方暴露出来的第一绝缘层30，以露出第一金属层20表面。然后，再处理没有第一金属层20区域的第一绝缘层30，使得第一绝缘层30表面平整，优选第一绝缘层30与第一金属层20表面平齐。平坦化后最终如图9所示。
最终，第一绝缘层30填充了图案化后的第一金属层20的间隙，消除了图案化后的第一金属层20形成的段差，消除了因段差而带来的对后续层别的制作产生的不利的影响，因此可以制作比传统方法更厚的第一金属层20，从而可以有效降低电阻，减小信号延迟。
结合参见图1、图10、图11，提出本发明的像素结构的制作方法第二实施例，所述像素结构的制作方法包括以下步骤：
步骤s301、在基板上形成一图案化的第一金属层
本步骤s301中，首先在基板10上通过沉积等方式形成一第一金属层20，该第一金属层20可以是Cr、W、Ti、Ta、Mo等金属或合金，第一金属层20的厚度较厚，可达普通像素结构中的第一金属层20厚度的两倍或以上，可以有效降低电阻，减小信号延迟。然后对第一金属层20进行图案化处理，最终形成如图2所示的图案化的第一金属层20，图案化的第一金属层20产生了很多空隙，由于第一金属层20较厚，因此图案化后的第一金属层20会形成较大的段差。
步骤s302、在基板上形成一覆盖第一金属层的第一绝缘层
第一绝缘层30通过沉积等方式形成于整个基板10上，覆盖整个第一金属层20，并填充第一金属层20的空隙。所述第一绝缘层30优选栅绝缘层，其成分可以是氮化硅(SiNx)、氧化硅(SiOx)等。
步骤s303、平坦化第一绝缘层，以使第一绝缘层露出第一金属层20表面
对第一绝缘层30进行平坦化处理，使得第一绝缘层30表面平整并露出第一金属层20表面，以消除掉第一金属层20的段差。所述第一绝缘层30优选与第一金属层20表面平齐。
步骤s304、在透光区的第一绝缘层上形成一具有多个凹槽的第二绝缘层
所述凹槽优选呈狭长状，并且多个凹槽之间相互平行，均匀的排布于第二绝缘层上。
所述第二绝缘层优选包括栅绝缘(GI)层40和钝化(PAV)层80，本步骤具体流程如下(参见图11)：
步骤S401、在第一绝缘层上形成栅绝缘层
在基板10上形成平坦化的第一绝缘层30后，再在第一绝缘层30上形成栅绝缘层40。
步骤s402、在第一金属层区域的栅绝缘层上形成半导体层、源漏电极和第二金属层
如图1所示，依次在第一金属层20区域(左侧)的栅绝缘层40上形成半导体层50、源漏电极60和第二金属层70。
步骤S403、在栅绝缘层上形成钝化层
所述钝化层80覆盖半导体层50、源漏电极60和第二金属层70。
步骤S404、在透光区的栅绝缘层和钝化层上形成多个凹槽
在透光区(图1右侧)，所述栅绝缘层40和钝化层80组成第二绝缘层，采用普通光罩和干蚀刻等制程在第二绝缘层中的栅绝缘层40和钝化层80上形成多个呈狭长状且相互平行的凹槽，所述凹槽露出第一绝缘层30，最终第二绝缘层整体呈凹凸状的3D结构。
在第二绝缘层上形成凹槽后，进入下一步骤：
步骤S305、在第二绝缘层上形成一整体的像素电极层
如图1和图3所示，所述像素电极层90整块平铺覆盖于第二绝缘层(栅绝缘层40和钝化层80)上，随着第二绝缘层上的凹槽也呈凹凸状的3D结构。所述像素电极层90的材质优选透明导电材质氧化铟锡(ITO)。
由于透光区被像素电极层90整体覆盖，面板工作时，第二绝缘层凸出部分的像素电极层90的电场强度较大，穿透率较高；第二绝缘层凹槽部分依然有像素电极层90覆盖，与现有技术相比，这个区域的电场强度得到了很大的提高，从而提高了像素结构整体的穿透率。
据此，本发明的像素结构的制作方法，通过形成一平坦化的第一绝缘层30，使得第一绝缘层30填充第一金属层20的空隙并露出第一金属层20，消除了第一金属层20的段差，从而消除了因段差而带来的对后续层别的制作产生的不利影响，因此可以制作比传统方法更厚的第一金属层20，从而可以有效降低大尺寸面板走线的负载，降低信号线电阻，减小信号延迟。
同时，利用上述结构，在不增加额外成本的前提下，利用普通光罩在透光区的第一绝缘层30上形成具有凹凸状(或条纹状)3D结构的第二绝缘层，从而可以将像素电极层90整块平铺覆盖于第二绝缘层上，使得像素电极层90全面覆盖透光区，提高了像素的穿透率，最终提高了显示质量。
本发明同时提出一种显示面板，包括一基板和像素结构，所述像素结构配置于基板上，包括形成于基板上的图案化的第一金属层和平坦化的第一绝缘层，所述第一绝缘层填充所述第一金属层的空隙，并露出所述第一金属层表面。本实施例中所描述的像素结构为本发明中上述实施例所涉及的像素结构，在此不再赘述。
本发明的显示面板，通过形成一平坦化的第一绝缘层，使得第一绝缘层填充第一金属层的空隙并露出第一金属层，消除了第一金属层的段差，从而消除了因段差而带来的对后续层别的制作产生的不利影响，因此可以制作比传统方法更厚的第一金属层，从而可以有效降低大尺寸面板走线的负载，降低信号线电阻，减小信号延迟。
同时，利用上述结构，在不增加额外成本的前提下，利用普通光罩在透光区的第一绝缘层上形成具有凹凸状(或条纹状)3D结构的第二绝缘层，从而可以将像素电极层整块平铺覆盖于第二绝缘层上，使得像素电极层全面覆盖透光区，提高了像素的穿透率，最终提高了显示质量。
应当理解的是，以上仅为本发明的优选实施例，不能因此限制本发明的专利范围，凡是利用本发明说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本发明的专利保护范围内。

Claims (7)

1.一种像素结构的制作方法，其特征在于，包括步骤：
在基板上形成一图案化的第一金属层；
在基板上形成一覆盖所述第一金属层的第一绝缘层，所述第一绝缘层填充所述第一金属层的空隙；
在所述第一绝缘层上涂覆负性光阻层；
以所述第一金属层作为光罩进行显影，除去所述第一金属层上方的负性光阻层以暴露出所述第一绝缘层；
刻蚀所述第一绝缘层，除去所述第一金属层上方暴露出来的第一绝缘层，以露出所述第一金属层表面；
处理没有所述第一金属层区域的第一绝缘层，使得所述第一绝缘层表面平整。
2.根据权利要求1所述的像素结构的制作方法，其特征在于，所述在基板上形成一平坦化的第一绝缘层的步骤之后还包括：
在透光区的第一绝缘层上形成一具有多个凹槽的第二绝缘层；
在所述第二绝缘层上形成一整体的像素电极层，所述像素电极层整块覆盖于所述第二绝缘层。
3.根据权利要求2所述的像素结构的制作方法，其特征在于，所述凹槽呈狭长状，且所述多个凹槽平行排布。
4.根据权利要求2所述的像素结构的制作方法，其特征在于，所述第二绝缘层包括栅绝缘层和钝化层。
5.一种像素结构，其配置于一基板上，其特征在于，包括形成于所述基板上的图案化的第一金属层和平坦化的第一绝缘层，所述第一绝缘层填充所述第一金属层的空隙，并露出所述第一金属层表面，所述像素结构具有一透光区，所述像素结构还包括第二绝缘层和像素电极层，所述第二绝缘层形成于所述透光区的第一绝缘层上，且所述第二绝缘层上具有多个凹槽；所述像素电极层为一整体结构，且整块覆盖于所述第二绝缘层上。
6.根据权利要求5所述的像素结构，其特征在于，所述凹槽呈狭长状，且所述多个凹槽平行排布。
7.一种显示面板，包括一基板和像素结构，所述像素结构配置于所述基板上，其特征在于，所述像素结构为权利要求5～6任一项所述的像素结构。
CN201410041106.6A 2014-01-27 2014-01-27 像素结构及其制作方法和显示面板 Active CN103779202B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201410041106.6A CN103779202B (zh) 2014-01-27 2014-01-27 像素结构及其制作方法和显示面板
PCT/CN2015/071288 WO2015110027A1 (zh) 2014-01-27 2015-01-22 像素结构及其制作方法和显示面板
US14/782,192 US20160329361A1 (en) 2014-01-27 2015-01-22 Pixel structure, manufacturing method thereof and display panel

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410041106.6A CN103779202B (zh) 2014-01-27 2014-01-27 像素结构及其制作方法和显示面板

Publications (2)

Publication Number Publication Date
CN103779202A CN103779202A (zh) 2014-05-07
CN103779202B true CN103779202B (zh) 2016-12-07

Family

ID=50571328

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410041106.6A Active CN103779202B (zh) 2014-01-27 2014-01-27 像素结构及其制作方法和显示面板

Country Status (3)

Country Link
US (1) US20160329361A1 (zh)
CN (1) CN103779202B (zh)
WO (1) WO2015110027A1 (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103779202B (zh) * 2014-01-27 2016-12-07 深圳市华星光电技术有限公司 像素结构及其制作方法和显示面板
CN104076561A (zh) 2014-07-18 2014-10-01 深圳市华星光电技术有限公司 用于制作hva像素电极的方法及阵列基板
CN104062843A (zh) * 2014-07-18 2014-09-24 深圳市华星光电技术有限公司 一种掩膜板、阵列基板制作方法及阵列基板
CN104733476A (zh) * 2015-03-27 2015-06-24 京东方科技集团股份有限公司 一种阵列基板、显示面板及显示装置
CN105404055B (zh) * 2015-12-31 2018-08-14 武汉华星光电技术有限公司 液晶显示面板及其制备方法
CN106773171B (zh) 2016-12-29 2018-09-25 深圳市华星光电技术有限公司 一种制备平坦化液晶显示器膜层的方法
CN106910763B (zh) * 2017-02-28 2019-09-17 昆山国显光电有限公司 阵列基板及其制造方法和有机发光显示器
CN107065356A (zh) * 2017-05-10 2017-08-18 京东方科技集团股份有限公司 显示基板及其制备方法、显示面板和显示装置
CN107507822B (zh) * 2017-08-24 2020-06-02 京东方科技集团股份有限公司 一种阵列基板及其制备方法、显示装置
CN110634886A (zh) * 2019-08-21 2019-12-31 武汉华星光电半导体显示技术有限公司 显示面板及其制备方法
CN110911461B (zh) * 2019-11-26 2023-06-06 深圳市华星光电半导体显示技术有限公司 Oled显示面板及其制作方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1819125A (zh) * 2005-03-22 2006-08-16 广辉电子股份有限公司 一种薄膜晶体管与液晶显示器的制造方法
CN101126848A (zh) * 2006-08-17 2008-02-20 胜华科技股份有限公司 液晶显示器

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0823102A (ja) * 1994-07-08 1996-01-23 Matsushita Electric Ind Co Ltd 電子部品及びその製造方法
US6891194B2 (en) * 2001-02-07 2005-05-10 Sharp Kabushiki Kaisha Active matrix substrate, electromagnetic detector, and liquid crystal display apparatus
KR100776756B1 (ko) * 2001-08-01 2007-11-19 삼성전자주식회사 반사-투과형 액정표시장치 및 이의 제조 방법
FR2856241B1 (fr) * 2003-06-20 2005-08-26 Amblard Overseas Trading Support pour l'aquaculture par bouturage d'animaux aquatiques, notamment destines aux auquariums, et installation comportant un tel support
US7196012B2 (en) * 2004-04-13 2007-03-27 Taiwan Semiconductor Manufacturing Co., Ltd. Methods for planarization of dielectric layer around metal patterns for optical efficiency enhancement
KR101139522B1 (ko) * 2004-12-04 2012-05-07 엘지디스플레이 주식회사 반투과형 박막 트랜지스터 기판 및 그 제조 방법
WO2006122232A2 (en) * 2005-05-11 2006-11-16 Regents Of The University Of Minnesota Methods and apparatus for imaging with magnetic induction
KR101202983B1 (ko) * 2005-09-13 2012-11-20 엘지디스플레이 주식회사 반사투과형 액정표시장치용 어레이 기판 및 그 제조방법
US7990047B2 (en) * 2005-10-28 2011-08-02 Samsung Electronics Co., Ltd. Organic light emitting diode display and method of manufacturing the same
KR101326135B1 (ko) * 2006-11-27 2013-11-07 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
US20090014716A1 (en) * 2007-07-11 2009-01-15 Takumi Yamaga Organic thin-film transistor and method of manufacturing the same
KR20090059957A (ko) * 2007-12-07 2009-06-11 삼성전자주식회사 액정 표시 장치
KR20090080286A (ko) * 2008-01-21 2009-07-24 삼성전자주식회사 기판의 평탄화 방법, 어레이 기판 및 이 평탄화 방법을이용한 어레이 기판의 제조 방법
KR20190018049A (ko) * 2010-03-08 2019-02-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치를 제작하는 방법
KR20120109856A (ko) * 2011-03-28 2012-10-09 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
KR20130107628A (ko) * 2012-03-22 2013-10-02 삼성디스플레이 주식회사 트렌치 형성 방법, 금속 배선 형성 방법, 및 박막 트랜지스터 표시판의 제조 방법
CN103700674B (zh) * 2013-12-27 2017-02-15 京东方科技集团股份有限公司 阵列基板及其制备方法、显示装置
CN103779202B (zh) * 2014-01-27 2016-12-07 深圳市华星光电技术有限公司 像素结构及其制作方法和显示面板

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1819125A (zh) * 2005-03-22 2006-08-16 广辉电子股份有限公司 一种薄膜晶体管与液晶显示器的制造方法
CN101126848A (zh) * 2006-08-17 2008-02-20 胜华科技股份有限公司 液晶显示器

Also Published As

Publication number Publication date
CN103779202A (zh) 2014-05-07
US20160329361A1 (en) 2016-11-10
WO2015110027A1 (zh) 2015-07-30

Similar Documents

Publication Publication Date Title
CN103779202B (zh) 像素结构及其制作方法和显示面板
CN107424520A (zh) 基板及其制备方法、显示面板、显示装置
JP6227674B2 (ja) 酸化物薄膜トランジスターアレイ基板、その製造方法及び表示パネル
CN103646966A (zh) 一种薄膜晶体管、阵列基板及其制备方法、显示装置
CN104793416B (zh) 一种阵列基板及其制作方法和显示面板
CN103149760A (zh) 薄膜晶体管阵列基板、制造方法及显示装置
CN102655156A (zh) 一种阵列基板及其制造方法
JP6188793B2 (ja) Ｔｆｔアレイ基板及びその製造方法、表示装置
CN103500731B (zh) Oled背板及其制作方法
CN104392990B (zh) 一种阵列基板及显示装置
CN104765502A (zh) 一种触控显示面板及其制备方法、控制方法
CN103489874B (zh) 阵列基板及其制备方法、显示装置
CN104538413B (zh) 阵列基板及其制作方法、显示装置
US20160079287A1 (en) Method for producing a via, a method for producing an array substrate, an array substrate, and a display device
CN103928453B (zh) 一种阵列基板及其制造方法
CN104766819B (zh) 画素基板及其制造方法
CN103794556A (zh) 阵列基板及其制作方法和液晶显示装置
CN107422543A (zh) 一种显示面板及其制备方法、显示装置
CN104216562A (zh) 触控面板及其制造方法和显示装置
CN103941448B (zh) 一种薄膜晶体管阵列基板及其制备方法、液晶显示器
CN103199112A (zh) 一种阵列基板及其制备方法和显示面板
CN106449519A (zh) 一种薄膜晶体管及制作方法、显示装置
CN103050441B (zh) 氧化物薄膜晶体管制程方法
CN103901691A (zh) 液晶显示面板及制造方法
CN104332474B (zh) 一种阵列基板及其制作方法和显示装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant