CN107065356A - 显示基板及其制备方法、显示面板和显示装置 - Google Patents

显示基板及其制备方法、显示面板和显示装置 Download PDF

Info

Publication number
CN107065356A
CN107065356A CN201710327060.8A CN201710327060A CN107065356A CN 107065356 A CN107065356 A CN 107065356A CN 201710327060 A CN201710327060 A CN 201710327060A CN 107065356 A CN107065356 A CN 107065356A
Authority
CN
China
Prior art keywords
underlay substrate
signal wire
insulating barrier
base plate
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201710327060.8A
Other languages
English (en)
Inventor
崔晓晨
栗鹏
朴正淏
金在光
李哲
李晓吉
赵冬兴
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Chongqing BOE Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Chongqing BOE Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Chongqing BOE Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201710327060.8A priority Critical patent/CN107065356A/zh
Publication of CN107065356A publication Critical patent/CN107065356A/zh
Priority to US16/068,297 priority patent/US11209709B2/en
Priority to PCT/CN2017/114294 priority patent/WO2018205569A1/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/136295—Materials; Compositions; Manufacture processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133345—Insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133357—Planarisation layers

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Manufacturing & Machinery (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal (AREA)

Abstract

一种显示基板及其制备方法、显示面板和显示装置。该显示基板包括：衬底基板、设置于所述衬底基板上的至少一条第一信号线以及第一绝缘层，其中，所述第一绝缘层的远离所述衬底基板的表面与所述第一信号线的远离所述衬底基板的表面与所述衬底基板平行且基本上位于同一个连续的平面内。与第一信号线并列设置的第一绝缘层可以提高显示基板的表面的平坦度，避免后续设置于显示基板上的结构因段差过大导致的显示不良等问题。

Description

显示基板及其制备方法、显示面板和显示装置
技术领域
本公开至少一个实施例涉及一种显示基板及其制备方法、显示面板和显示装置。
背景技术
随着生活水平的提高，当前用户对显示产品的要求也越来越高，尤其是在显示画面的质量提升方面。但是，因受传统工艺的限制，显示基板的表面平坦度不高，显示基板表面上的某些区域存在的段差(step)会引起例如残影等显示不良。因此，如何有效改善显示基板表面的平坦度成为当前各厂家面临的难题。
公开内容
本公开提供了一种显示基板及其制备方法、显示面板和显示装置以解决上述技术问题。
本公开至少一个实施例提供一种显示基板，包括：衬底基板、设置于所述衬底基板上的至少一条第一信号线以及与所述第一信号线并列设置的第一绝缘层，其中，所述第一绝缘层的远离所述衬底基板的表面和所述第一信号线的远离所述衬底基板的表面与所述衬底基板平行且基本上位于同一个连续的平面内。
例如，本公开至少一个实施例提供的显示基板还可以包括：设置于所述衬底基板上的第二绝缘层；其中，所述第二绝缘层覆盖所述第一信号线和所述第一绝缘层。
例如，本公开至少一个实施例提供的显示基板还可以包括：设置于所述第二绝缘层的远离所述衬底基板一侧的第一电极或半导体层。
例如，在本公开至少一个实施例提供的显示基板中，所述第一信号线为栅线、数据线和公共电极线中的至少一种或组合。
例如，在本公开至少一个实施例提供的显示基板中，所述第一信号线为公共电极线，所述第一绝缘层为栅绝缘层。
例如，在本公开至少一个实施例提供的显示基板中，所述显示基板为阵列基板。
本公开至少一个实施例提供一种显示面板，包括上述任一的显示基板。
本公开至少一个实施例提供一种显示装置，包括上述任一的显示面板。
本公开至少一个实施例提供一种显示基板的制备方法，包括：提供衬底基板；在所述衬底基板上形成至少一条第一信号线；在所述衬底基板上形成与所述第一信号线并列的第一绝缘层；其中，所述第一绝缘层的远离所述衬底基板的表面和所述第一信号线的远离所述衬底基板的表面与所述衬底基板平行且基本上位于同一个连续的平面内。
例如，在本公开至少一个实施例提供的制备方法中，在所述衬底基板上形成至少一条第一信号线可以包括：提供第一掩膜板；在所述衬底基板上沉积导电层薄膜以及在所述导电层薄膜上涂覆第一光刻胶层；通过所述第一掩膜板对所述第一光刻胶层进行曝光，将曝光后的所述第一光刻胶层显影以得到第一光刻胶图案，使用所述第一光刻胶图案对所述导电层薄膜进行图案化处理以形成至少一条所述第一信号线。
例如，在本公开至少一个实施例提供的制备方法中，在所述衬底基板上形成与所述第一信号线并列设置的第一绝缘层可以包括：在垂直于所述衬底基板的方向上，在形成有至少一条所述第一信号线的所述衬底基板上沉积与所述第一信号线的厚度基本上相同的第一绝缘层薄膜；在所述第一绝缘层薄膜上涂覆第二光刻胶层；在所述第二光刻胶层的远离所述衬底基板的一侧，通过所述第一掩膜板对所述第二光刻胶层进行曝光，将曝光后的所述第二光刻胶层显影以得到第二光刻胶图案，使用所述第二光刻胶图案对所述第一绝缘层薄膜进行图案化处理以形成所述第一绝缘层。
例如，在本公开至少一个实施例提供的制备方法中，所述第一光刻胶层为正性光刻胶层，所述第二光刻胶层为负性光刻胶层；或所述第一光刻胶层为负性光刻胶层，所述第二光刻胶层为正性光刻胶层。
例如，在本公开至少一个实施例提供的制备方法中，在所述衬底基板上形成与所述第一信号线并列设置的第一绝缘层可以包括：在垂直于所述衬底基板的方向上，在形成有至少一条所述第一信号线的所述衬底基板上沉积与所述第一信号线的厚度基本上相同的第一绝缘层薄膜；在所述第一栅绝缘层薄膜上涂覆第三光刻胶层；在所述衬底基板的远离所述第一信号线的一侧，以所述第一信号线为掩膜板对所述第三光刻胶层进行曝光，将曝光后的所述第三光刻胶层显影以得到第二光刻胶图案，使用所述第三光刻胶图案对所述第一绝缘层薄膜进行图案化处理以形成所述第一绝缘层。
例如，在本公开至少一个实施例提供的制备方法中，所述第三光刻胶层为负性光刻胶层。
例如，本公开至少一个实施例提供的制备方法还可以包括：在形成有所述第一信号线和所述第一绝缘层的衬底基板上形成第二绝缘层；其中，所述第二绝缘层覆盖所述第一信号线和所述第一绝缘层。
附图说明
为了更清楚地说明本公开实施例的技术方案，下面将对实施例的附图作简单地介绍，显而易见地，下面描述中的附图仅仅涉及本公开的一些实施例，而非对本公开的限制。
图1为一种显示基板的结构示意图；
图2为本公开实施例提供的显示基板的一种结构示意图；
图3a为本公开实施例提供的显示基板的另一种结构示意图；
图3b为本公开实施例提供的显示基板的另一种结构示意图；
图4为对本公开实施例提供的显示基板进行模拟的光透过率的曲线图；
图5为本公开实施例提供的显示基板的光透过率的模拟图；以及
图6a～图13为本公开实施例提供的一种显示基板的制备过程图。
附图标记：
100-衬底基板；200-信号线；201-(第一信号线)导电层薄膜；202-第一光刻胶层；203-第一掩膜板；204-第一光刻胶图案；205-第二掩膜板；210- 第一信号线；220-第二信号线；300-绝缘层；301-第一绝缘层薄膜；302-第二光刻胶层；303-第三光刻胶层；310-第一绝缘层；320-第二绝缘层；400- 层间介质层；410-第一层间介质层；420-第二层间介质层；500-第一电极； 510-第三绝缘层；600-配向层。
具体实施方式
为使本公开实施例的目的、技术方案和优点更加清楚，下面将结合本公开实施例的附图，对本公开实施例的技术方案进行清楚、完整地描述。显然，所描述的实施例是本公开的一部分实施例，而不是全部的实施例。基于所描述的本公开的实施例，本领域普通技术人员在无需创造性劳动的前提下所获得的所有其他实施例，都属于本公开保护的范围。
除非另外定义，本公开使用的技术术语或者科学术语应当为本公开所属领域内具有一般技能的人士所理解的通常意义。本公开中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。“上”、“下”、“左”、“右”等仅用于表示相对位置关系，当被描述对象的绝对位置改变后，则该相对位置关系也可能相应地改变。
显示基板中设置的信号线可能使得像素区域中的显示区域的边缘处存在段差，该段差会导致设置于显示基板上的各层结构的不平，造成残影等显示不良，为避免段差过大，通常会限制信号线的设计厚度，或者使用平坦化层来将显示基板表面平坦化，但是这可能增加显示显示基板的厚度，不利于轻薄化。
图1为一种显示基板的结构示意图。例如如图1所示，衬底基板100上依次设置有第一信号线210、绝缘层300、第二信号线220、层间介质层400 以及第一电极500，第一电极500对应于像素区域的显示区域B。因第一信号线210的设置，在显示区域的边缘附近会存在段差区域B3。例如，该显示基板为阵列基板，第一信号线210为栅线，绝缘层300为栅绝缘层，第二信号线220为数据线。
以图1所示的显示基板用于液晶显示面板为例，需要通过配向工艺在显示基板的表面上设置配向层600以对液晶分子进行预取向，但是在段差区域 B3处，配向层600的强度和方向与平坦区域(图中未示出，包括区域B1和区域B2)处会有不同，使得液晶分子的初始配向紊乱，导致段差区域B3处的液晶分子和平坦区域处的液晶分子在工作状态下不同步；并且，平坦区域中的区域B1和区域B2之间也存在段差，段差使得区域B1上的液晶分子和区域B2上的液晶分子的厚度不同，因而区域B1上的液晶分子和区域B2上的液晶分子的偏转程度也存在差异。显示面板在位于工作状态下时，段差区域B3、区域B1和区域B2上的液晶分子的偏转程度存在差异，例如不能在较短的时间内同步达到暗态，导致出现残影、对比度下降等显示不良。
需要说明的是，显示基板表面存在段差导致的显示不良不限于上述所述情况。例如，该显示基板可以为阵列基板，在实际生产过程中，在制备阵列基板中的薄膜晶体管时还制备信号线，因薄膜晶体管的制备工艺复杂，在形成薄膜晶体管中的各层结构的过程中，因为段差过大，可能会增加薄膜晶体管中的各层结构在形成过程中产生的坡角数量，导致例如寄生电容的增加。例如，在将阵列基板和对置基板对盒以得到显示面板的过程中，因段差的存在，液晶分子的扩散受到不利影响，并且液晶层中容易产生气泡等不良，同时还需要进行长时间的真空对合和热处理，造成产能降低。
本公开至少一个实施例提供一种显示基板及其制备方法、显示面板和显示装置以消除或减小显示基板上的段差。
根据本公开的至少一个实施例，该显示基板包括：衬底基板、设置于衬底基板上的至少一条第一信号线以及第一绝缘层，其中，第一绝缘层的远离衬底基板的表面和第一信号线的远离衬底基板的表面都与衬底基板平行且基本上位于同一个连续的平面内。与第一信号线并列设置的第一绝缘层可以提高显示基板的表面的平坦度，避免后续设置于显示基板上的结构因段差过大导致的显示不良等问题。为便于表述，在本公开的实施例中，以相匹配来表述上述第一信号线和第一绝缘层之间的关系，并且认为显示基板中设置有上述第一信号线和第一绝缘层的层为平坦化设置。
需要说明的是，在本公开的实施例中，显示基板上可以设置有多种信号线，该信号线可以为一种信号线也可以为多种信号线，当信号线为多种信号线的情况下，这些信号线可以位于显示基板的同一层上也可以为位于不同层。当信号线包括位于不同层的多种信号线时，只要其中一层(例如第一信号线所在的层)中设置有第一绝缘层，并且该第一绝缘层的远离衬底基板的表面与该层中的第一信号线的远离衬底基板的表面基本上位于同一个连续的平面内，即可提高显示基板的表面的平坦度。
为便于理解本公开的技术方案，在下述的本公开至少一个实施例中，以信号线中的至少第一信号线所在的层上设置有与其相匹配的第一绝缘层为例对本公开的技术方案进行说明。下面通过几个实施例对本公开实施例中的技术方案进行说明。
实施例一
本公开至少一个实施例提供一种显示基板，图2为本公开实施例提供的显示基板的一种结构示意图。例如如图2所示，在本公开一个实施例中，该显示基板可以包括：衬底基板100、设置于衬底基板100上的第一信号线210 以及第一绝缘层310。第一绝缘层310的远离衬底基板100的表面与第一信号线210的远离衬底基板100的表面基本上位于同一个连续的平面内。例如，第一绝缘层310的远离衬底基板100的表面和第一信号线210的远离衬底基板100的表面都可以与衬底基板100平行。例如，在垂直于衬底基板100的方向上，第一绝缘层310的厚度与第一信号线210的厚度相近或相等。如此，与图1中所示的显示基板相比，显示基板的设置有第一信号线210的结构层的表面平坦度提高。第一绝缘层210的具体设置方式可以参考实施例三种的相关说明，本公开在此不做赘述。
例如，在本公开至少一个实施例中，如图2所示，该显示基板还可以包括设置在衬底基板100上的第二绝缘层320，第二绝缘层320可以覆盖第一信号线210和第一绝缘层310。如此，与图1中所示的显示基板相比，显示基板的设置有绝缘层300(例如可以包括第一绝缘层310和第二绝缘层320) 的结构层的表面平坦度提高。
例如，在本公开至少一个实施例中，如图2所示，该显示基板还可以包括设置于第二绝缘层320的远离衬底基板100一侧的第一电极500。第一电极500例如可以为像素电极和/或公共电极。第二绝缘层320的远离衬底基板 100一侧的表面的平坦度提高，与图1中所示的显示基板相比，第一电极500 所对应的显示区域B处的平坦度也得以提高。
例如，在本公开至少一个实施例中，如图2所示，该显示基板还可以包括设置于第二绝缘层320上的配向层600。第二绝缘层320的远离衬底基板 100一侧的表面的平坦度提高，与图1中所示的显示基板相比，显示区域B 处的配向层600的平坦度也得以提高，即显示区域B处配向层600的强度和方向分布均匀，在工作状态下，显示区域B处的液晶分子可以达到同步偏转的状态。例如，该配向层600可以为聚酰亚胺层，并且经过摩擦处理。
例如，在本公开至少一个实施例中，信号线200可以为栅线、数据线和公共电极线等中的至少一种或组合。例如如图2所示，在本公开的一个实施例中，信号线200包括第一信号线210和第二信号线220，第一信号线210 可以为公共电极线，第二信号线220可以为数据线。本公开的所有实施例对信号线200的种类不做限制，只要信号线200的设置会导致显示基板的表面出现段差即可。
为便于解释本公开的技术方案，以第一信号线210为公共电极线，第二信号线220为数据线为例，对本公开下述实施例中的技术方案进行说明。
例如，在本公开至少一个实施例中，显示基板可以为阵列基板或其它基板，例如显示基板可以为形成有触控电极、引线等的触控基板等，本公开的实施例不限于显示基板为阵列基板。为便于解释本公开中的技术方案，以显示基板为阵列基板为例对本公开下述实施例中的技术方案进行说明。
例如，在本公开至少一个实施例中，如图2所示，该显示基板为阵列基板，阵列基板中设置有多个薄膜晶体管。例如，在本公开实施例中，显示基板还可以包括设置于第二绝缘层320的远离衬底基板100一侧的有源层。例如，在本公开实施例中，该第一信号线210可以为公共电极线，公共电极线 210可以与薄膜晶体管中的栅电极同层且同材料设置，则第一绝缘层310和/ 或第二绝缘层320也可以与薄膜晶体管中的栅绝缘层同层且同材料设置。例如，在本公开实施例中，第二信号线220可以为数据线，数据线220可以与薄膜晶体管中的源电极或漏电极同层且同材料设置。第一电极500与数据线 220之间可以设置层间介质层400。
为进一步提高显示基板表面的平坦度，可以在显示基板中设置有信号线 200的层中都设置有与信号线200相匹配的绝缘层，该绝缘层与信号线200 的关系可以上述参考第一信号线210和第一绝缘层310之间关系的相关说明，在此不做赘述。
图3a为本公开实施例提供的显示基板的另一种结构示意图。例如图3a 所示，在本公开实施例的一个示例中，在第二信号线220所在的层上，可以设置有第一层间介质层410，第一层间介质层410与第二信号线220相匹配，即第一层间介质层410的远离衬底基板100的表面与第二信号线220的远离衬底基板100的表面基本上位于同一个连续的平面内。与图2所示的实施例的显示基板相比，图3a中所示的显示基板的表面平坦度进一步提高。
需要说明的是，在本公开提供的实施例中，不限于只对信号线所在的层设置与信号线相匹配的绝缘层，对于其它可以引起显示基板表面不平的结构，也可以设置与其相匹配的绝缘层，从而进一步提高显示基板的表面平坦度。图3b为本公开实施例提供的显示基板的另一种结构示意图，例如图3b 所示，在本公开实施例的一个示例中，在第一电极500所在的层中，也可以设置与第一电极500匹配的第三绝缘层510，以使得第一电极500的远离衬底基板100的表面与第三绝缘层510的远离衬底基板100的表面基本上位于同一个连续的平面内。与图3a所示的显示基板相比，图3b中所示的显示基板的表面平坦度进一步提高。
本公开至少一个实施例通过软件模拟，以验证上述实施例中的显示基板可以改善残影等显示不良，图4为对本公开实施例提供的显示基板进行模拟的光透过率的曲线图。在本公开实施例中，通过Techwiz 3D模拟软件对上述实施例中的显示基板分别进行模拟，以第二信号线220的中心为原点，以衬底基板100所在的平面为水平面，横坐标代表在水平面方向上距离原点的距离，纵坐标代表光透过率；并且，在本公开实施例中，只考虑横坐标的正轴方向的显示基板部分为漏光严重区域，对于横坐标的负轴方向不作考虑 (认为该部分显示基板的表面不存在段差)。横轴坐标10um处为第二信号线 220的边缘位置，D1代表对图1所示当前的显示基板的模拟结果；D2代表图2所示本公开实施例提供过的显示基板的模拟结果。
如图4所示，在加载同样电压的条件下，在0毫秒(ms)～6毫秒(ms) 的过程中，D2中的光透过率下降速度明显大于D1中的光透过率下降速度。
图5为本公开实施例提供的显示基板的光透过率的模拟图。其中E1代表D1中的漏光区域；E2代表D2中的漏光区域。在2ms至6ms的时间范围内，由图5可以看出，D2的光透过率的下降速度明显大于D1中的光透过率的下降速度。
表1为横坐标10.8978位置处的D1和D2中的光透过率随时间的变化规律。
表1
时间 D1 D2
0ms 0.364642 0.365618
2ms 0.363574 0.354803
4ms 0.31212 0.165622
6ms 0.066362 0.022991
如表1所示，在2ms至4ms的过程中，D1中的光透过率由0.363574下降至0.31212，下降了0.051454；D2中的光透过率由0.354803下降至 0.165622，下降了0.189181。D2中的光透过率的下降幅度都大于D1中的光透过率的下降幅度。
由图4、图5和表1可以验证，本公开实施例提供的显示基板，通过提高显示基板的表面平坦度，可以改善残影等显示不良，并且显示基板表面的平坦度越高，改善残影等显示不良的效果越好。
实施例二
本公开至少一个实施例提供一种显示面板，该显示面板可以包括上述任一实施例中的显示基板。
例如，在本公开实施例的一个示例中，该显示面板可以为液晶显示面板，可以包括阵列基板和对置基板，二者彼此对置以形成液晶盒，在液晶盒中填充有液晶材料。该对置基板例如为彩膜基板。阵列基板的每个像素单元的像素电极用于施加电场以对液晶材料的旋转的程度进行控制从而进行显示操作。
例如，在本公开实施例的另一个示例中，该显示面板可以为有机发光二极管(OLED)显示面板，其中，该显示面板包括的阵列基板上可以形成有机发光功能材料的叠层，每个像素单元的阳极或阴极用于驱动有机发光材料发光以进行显示操作。
例如，在本公开实施例的再一个示例中，该显示面板可以为电子纸显示面板，其中，该显示面板的阵列基板上形成有电子墨水层，每个像素单元的像素电极作为用于施加驱动电子墨水中的带电微颗粒移动以进行显示操作的电压。
实施例三
本公开至少一个实施例提供一种显示装置，该显示装置可以包括上述任一实施例中的显示面板。例如，在本公开实施例的一个示例中，该显示装置可以为手机、平板电脑、电视机、显示器、笔记本电脑、数码相框或导航仪等任何具有显示功能的产品或部件。
实施例四
本公开至少一个实施例提供一种显示基板的制备方法，该方法包括：提供衬底基板；在衬底基板上形成至少一条信号线；在衬底基板上形成第一绝缘层；其中，第一绝缘层的远离衬底基板的表面和信号线的远离衬底基板的表面与所述衬底基板平行且基本上位于同一个连续的平面内。
需要说明是，由本公开实施例的制备方法制备的显示基板的具体结构，可以参考实施例一中的显示基板的相关说明，在此不做赘述。
为便于解释本公开实施例中显示基板的制备方法，在本公开的至少一个实施例中对该制备方法的过程进行说明，图6a～图13为本公开实施例提供的一种显示基板的制备过程图。以图3a所示的显示基板的结构为例，例如如图6a～图13所示，本公开一个实施例中的显示基板的制备方法可以包括如下过程：
如图6a所示，提供衬底基板100，在衬底基板100上沉积一层导电层薄膜并对其进行构图工艺处理以形成第一信号线210。
例如，在本公开实施例中，第一信号线210的材料可以为铜基金属，例如，铜(Cu)、铜钼合金(Cu/Mo)、铜钛合金(Cu/Ti)、铜钼钛合金(Cu/Mo/Ti)、铜钼钨合金(Cu/Mo/W)、铜钼铌合金(Cu/Mo/Nb)等；该第一信号线210 的材料也可以为铬基金属，例如，铬钼合金(Cr/Mo)、铬钛合金(Cr/Ti)、铬钼钛合金(Cr/Mo/Ti)等；该第一信号线210的材料还可以为铝或铝合金等。
在本公开的至少一个实施例中，构图工艺例如可以为光刻构图工艺，其例如可以包括：在需要被构图的结构层上涂覆光刻胶层，使用掩膜板对光刻胶层进行曝光，对曝光的光刻胶层进行显影以得到光刻胶图案，使用光刻胶图案作为掩模对结构层进行蚀刻，然后可选地去除光刻胶图案。
图6b～图6f为图6a所示的在衬底基板100上制备第一信号线210的具体过程图。如图6b～图6f所示，在本公开实施例的一个示例中，在衬底基板 100上形成第一信号线210可以包括如下过程：
如图6b所示，提供衬底基板100，在衬底基板100上沉积(第一信号线) 导电层薄膜201以及在导电层薄膜201上涂覆第一光刻胶层202。
如图6c所示，提供第一掩膜板203，通过第一掩膜板203对第一光刻胶层202进行曝光。
如图6d所示，将曝光后的第一光刻胶层202显影以得到第一光刻胶图案204。
如图6e所示，使用第一光刻胶图案204对导电层薄膜201进行刻蚀以形成至少一条第一信号线210。
如图6f所示，去除第一信号线210上的第一光刻胶图案。
需要说明是，在图6b～图6f所示的第一信号线210的制备过程中，第一光刻胶层202的材料为负性光刻胶，第一掩膜板203的透光部分A对应第一信号线210所在的位置。但是，本公开实施例中，第一光刻胶层202的材料也可以为正性光刻胶，用于曝光的掩膜板的遮光部分对应第一信号线210所在的位置。正性光刻胶经过曝光后，被曝光的部分变得可溶，经显影后被去除，而未被曝光的部分则用于形成光刻胶图案；与此相反，负性光刻胶经过曝光后，未被曝光的部分变得可溶，经显影后被去除，而被曝光的部分则用于形成光刻胶图案。图6g～图6i为本公开实施例的另一个示例提供的在衬底基板100上制备第一信号线210的过程图。如图6g～图6i所示，在衬底基板 100上形成(第一信号线)导电层薄膜201以及第一光刻胶层202之后，通过第二掩膜板205对第一光刻胶层202进行曝光，第二掩膜板205的遮光部分C对应第一信号线210所在的位置。在对第一光刻胶层202曝光之后，在衬底基板100上制备第一信号线210的过程可以参考上述图6d～图6f所示的实施例中的相关说明，在此不做赘述。例如，在本示例中，第一光刻胶层202 为正性光刻胶。
为便于解释本公开实施例中的技术方案，以第一光刻胶层202的材料为负性光刻胶为例，对本公开下述实施例中的技术方案进行说明。
如图7a所示，在衬底基板100上沉积一层与第一信号线210的厚度基本上相同的第一绝缘层薄膜，对该第一绝缘层薄膜进行构图工艺以形成第一绝缘层310。
图7b～图7c为图6a所示的在衬底基板100上制备第一信号线210的具体过程图。如图6b～图6f所示，在本公开实施例的一个示例中，在衬底基板 100上形成至少一个第一信号线210可以包括如下过程：
如图7b所示，在形成有第一信号线210的衬底基板100上沉积与第一信号线210的厚度基本上相同的第一绝缘层薄膜301，然后在第一绝缘层薄膜301上涂覆第二光刻胶层302，其中，在垂直于衬底基板100的方向上，第一绝缘层薄膜301与第一信号线210的厚度基本相同。这里，“基本相同”例如二者差值在±10％内，优选地二者差值在±5％内。
如图7c所示，在第二光刻胶层302的远离衬底基板100的一侧(例如图7c中的S1处)，通过第一掩膜板203对第二光刻胶层302进行曝光，这里第二光刻胶层302例如可以为正性光刻胶，将曝光后的第二光刻胶层302 显影以得到第二光刻胶图案，使用第二光刻胶图案对第一绝缘层薄膜301进行图案化处理以形成如图7a所示的第一绝缘层310。需要说明的是，对图 7c的显示基板进行处理以获得如图7a所示的显示基板的过程，可以参考上述实施例中如图6c～图6f所示的形成第一信号线210的相关说明，在此不做赘述。
例如，在本公开实施例中，在通过第一掩膜板203形成第一绝缘层310 的情况下，第一光刻胶层202和第二光刻胶层302的性质相反。例如，在第一光刻胶层202为正性光刻胶的情况下，第二光刻胶层302为负性光刻胶；在第一光刻胶层202为负性光刻胶的情况下，第二光刻胶层302为正性光刻胶。
需要说明的是，在实际工艺中，因受设备精度等的限制，第一信号线210 和第一绝缘层310接触的部分可能不会处于严格意义上的平坦状态，会出现微小的凹陷或者凸起。但是，与当前的显示基板结构相比，本公开实施例中的显示基板的表面平坦度仍有明显改善，且上述原因造成的第一信号线210 和第一绝缘层310接触部分的不平非常小，所以该处的不平可以忽略。为便于解释本公开的技术方案，在本公开所有实施例中，以第一信号线210和第一绝缘层310接触的部分为连续的平面为例，对本公开实施例中的技术方案进行说明。
在衬底基板100上形成第一绝缘层310的方式不限于上述所述方法。例如，在本公开实施例的另一个示例中，不需要使用第一掩膜板203即可在衬底基板100上形成与第一信号线310匹配的第一绝缘层310。图7b和图7d 为本公开实施例提供的一种在衬底基板100上制备第一绝缘层310的过程图。如图7b和图7d所示，本公开实施例的另一个示例所示的在衬底基板100 上制备第一绝缘层310可以包括如下过程：
如图7b所示，在形成有第一信号线210的衬底基板100上沉积与第一信号线210的厚度基本上相同的第一绝缘层薄膜301，然后在第一绝缘层薄膜301上涂覆第三光刻胶层303，其中，在垂直于衬底基板100的方向上，第一绝缘层薄膜301与第一信号线210的厚度基本相同。
如图7d所示，从衬底基板100的远离第一信号线210的一侧(例如图7d中的S2位置)，以第一信号线310为掩膜板对第三光刻胶层303进行曝光，将曝光后的第三光刻胶层303显影以得到第三光刻胶图案，使用第三光刻胶图案对第一绝缘层薄膜301进行图案化处理以形成第一绝缘层310。
需要说明的是，在本示例中，第一信号线210为不透明或半透明的导电材料。在对第三光刻胶层303进行曝光之后，对图7d所示的显示基板进行处理以获得如图7a所示的显示基板的过程，可以参考上述实施例中如图6d～图6f所示的形成第一信号线210的相关说明，在此不做赘述。
例如，在本公开实施例中，在以第一信号线310为掩膜板形成第一绝缘层310的情况下，第三光刻胶层303为负性光刻胶层。
如图8所示，在形成有第一信号线210和第一绝缘层310的衬底基板100 上形成第二绝缘层320，第二绝缘层320覆盖第一信号线210和第一绝缘层 310。关于第二绝缘层320的说明可以参考实施例一中的相关内容，在此不做赘述。
例如，在本示例中，第一绝缘层310和/或第二绝缘层320的材料可以与栅绝缘层的材料相同，可以包括氮化硅(SiNx)、氧化硅(SiOx)、氧氮化硅 (SiNxOy)、氧化铝(Al2O3)、氮化铝(AlN)或其他适合的材料等。例如，可以采用化学气相沉积(CVD)等方式沉积上述第一绝缘层310和/或第二绝缘层320。
如图9所示，在第二绝缘层320上沉积一层导电层薄膜并对其进行构图工艺以形成第二信号线220。关于第二信号线220的说明可以参考实施例一中的相关内容，在此不做赘述。
例如，在本公开至少一个实施例中，第二信号线220可以为数据线。第二信号线220的制备材料可以包括钼、钛、铜和铬等金属材料或者由上述金属形成的合金材料，例如，铜基合金材料包括铜钼合金(CuMo)、铜钛合金 (CuTi)、铜钼钛合金(CuMoTi)、铜钼钨合金(CuMoW)、铜钼铌合金 (CuMoNb)等，铬基合金材料包括铬钼合金(CrMo)、铬钛合金(CrTi)、铬钼钛合金(CrMoTi)等。
如图10所示，在衬底基板100上沉积与第二信号线220的厚度基本上相同的层间介质层薄膜，对该层间介质层薄膜进行构图工艺以形成第一层间介质层410。在衬底基板100上形成第一层间介质层410的方法可以参考如图6b～图6f所示的制备第一绝缘层310的相关说明，本公开在此不做赘述。
如图11所示，在第二信号线220和第一层间介质层410上形成第二层间介质层420。
在本公开实施例中，关于第一层间介质层410和第二层间介质层420的说明可以参考实施例一中的相关内容，在此不做赘述。例如，在本公开实施例中层间介质层400(例如可以包括第一层间介质层410和第二层间介质层 420)的材料可以包括氮化硅、氧化硅等无机绝缘材料，也可以为有机绝缘材料。
如图12所示，在层间介质层400上沉积导电层薄膜并对其进行构图工艺以形成第一电极500。
例如，在本公开实施例的一个示例中，第一电极500可以为像素电极。第一电极500的材料可以包括氧化铟锡(ITO)、氧化铟锌(IZO)、氧化铟镓(IGO)、氧化镓锌(GZO)、氧化锌(ZnO)、氧化铟(In2O3)、氧化铝锌 (AZO)和碳纳米管等。
例如，在本公开实施例的另一个示例中，第一电极500可以为有机发光二极管的阳极或阴极。第一电极500作为阳极时，其制备材料可以为透明导电材料或金属材料，例如，形成该第一电极500的材料包括氧化铟锡(ITO)、氧化铟锌(IZO)、氧化铟镓(IGO)、氧化镓锌(GZO)氧化锌(ZnO)、氧化铟(In2O3)、氧化铝锌(AZO)和碳纳米管等；第一电极500作为阴极时，其制备材料可以为银、铝、钙、铟、锂或镁等金属或它们的合金来(例如镁银合金)。
如图13所示，第一电极500可以为像素电极时，在显示基板的表面上形成配向膜600。关于配向膜600的说明可以参考实施例一中的相关内容，在此不做赘述。
本公开的实施例提供一种显示基板及其制备方法、显示面板和显示装置，并且可以具有以下至少一项有益效果：
(1)本公开至少一个实施例提供一种显示基板，显示基板中的信号线所在的层中设置有与信号线并列设置的第一绝缘层，可以提高显示基板的表面的平坦度，避免后续设置于显示基板上的结构因段差过大导致的显示不良等问题。
(2)在本公开至少一个实施例提供的显示基板中，显示基板的表面平坦度提高，可以降低或解除信号线在设计时对其厚度的限制。
(3)在本公开至少一个实施例提供的显示基板中，显示基板中的各层的平坦化也可以降低各层结构在形成过程中产生的坡角数量，降低薄膜晶体管中的寄生电容。
对于本公开，还有以下几点需要说明：
(1)本公开实施例附图只涉及到与本公开实施例涉及到的结构，其他结构可参考通常设计。
(2)为了清晰起见，在用于描述本公开的实施例的附图中，层或区域的厚度被放大或缩小，即这些附图并非按照实际的比例绘制。
(3)在不冲突的情况下，本公开的实施例及实施例中的特征可以相互组合以得到新的实施例。
以上所述，仅为本公开的具体实施方式，但本公开的保护范围并不局限于此，本公开的保护范围应以所述权利要求的保护范围为准。

Claims (15)

1.一种显示基板，包括：
衬底基板；
设置于所述衬底基板上的至少一条第一信号线以及第一绝缘层；
其中，所述第一绝缘层的远离所述衬底基板的表面和所述第一信号线的远离所述衬底基板的表面与所述衬底基板平行且基本上位于同一个连续的平面内。
2.根据权利要求1所述的显示基板，还包括：
设置于所述衬底基板上的第二绝缘层；
其中，所述第二绝缘层覆盖所述第一信号线和所述第一绝缘层。
3.根据权利要求2所述的显示基板，还包括：
设置于所述第二绝缘层的远离所述衬底基板一侧的第一电极或半导体层。
4.根据权利要求1-3任一所述的显示基板，其中，
所述第一信号线为栅线、数据线和公共电极线中的至少一种或组合。
5.根据权利要求4所述的显示基板，其中，
所述第一信号线为公共电极线，所述第一绝缘层为栅绝缘层。
6.根据权利要求1所述的显示基板，其中，所述显示基板为阵列基板。
7.一种显示面板，包括如权利要求1-6任一项所述的显示基板。
8.一种显示装置，包括如权利要求7所述的显示面板。
9.一种显示基板的制备方法，包括：
提供衬底基板；
在所述衬底基板上形成至少一条第一信号线；
在所述衬底基板上形成第一绝缘层；
其中，所述第一绝缘层的远离所述衬底基板的表面和所述第一信号线的远离所述衬底基板的表面与所述衬底基板平行且基本上位于同一个连续的平面内。
10.根据权利要求9所述的制备方法，其中，在所述衬底基板上形成至少一条第一信号线包括：
提供第一掩膜板；
在所述衬底基板上沉积导电层薄膜以及在所述导电层薄膜上涂覆第一光刻胶层；
通过所述第一掩膜板对所述第一光刻胶层进行曝光，将曝光后的所述第一光刻胶层显影以得到第一光刻胶图案，使用所述第一光刻胶图案对所述导电层薄膜进行图案化处理以形成至少一条所述第一信号线。
11.根据权利要求10所述的制备方法，其中，在所述衬底基板上形成与所述第一信号线并列设置的第一绝缘层包括：
在垂直于所述衬底基板的方向上，在形成有至少一条所述第一信号线的所述衬底基板上沉积与所述第一信号线的厚度基本上相同的第一绝缘层薄膜；
在所述第一绝缘层薄膜上涂覆第二光刻胶层；
在所述第二光刻胶层的远离所述衬底基板的一侧，通过所述第一掩膜板对所述第二光刻胶层进行曝光，将曝光后的所述第二光刻胶层显影以得到第二光刻胶图案，使用所述第二光刻胶图案对所述第一绝缘层薄膜进行图案化处理以形成所述第一绝缘层。
12.根据权利要求11所述的制备方法，其中
所述第一光刻胶层为正性光刻胶层，所述第二光刻胶层为负性光刻胶层；或
所述第一光刻胶层为负性光刻胶层，所述第二光刻胶层为正性光刻胶层。
13.根据权利要求10所述的制备方法，其中，在所述衬底基板上形成与所述第一信号线并列设置的第一绝缘层包括：
在垂直于所述衬底基板的方向上，在形成有至少一条所述第一信号线的所述衬底基板上沉积与所述第一信号线的厚度基本上相同的第一绝缘层薄膜；
在所述第一栅绝缘层薄膜上涂覆第三光刻胶层；
在所述衬底基板的远离所述第一信号线的一侧，以所述第一信号线为掩膜板对所述第三光刻胶层进行曝光，将曝光后的所述第三光刻胶层显影以得到第三光刻胶图案，使用所述第三光刻胶图案对所述第一绝缘层薄膜进行图案化处理以形成所述第一绝缘层。
14.根据权利要求13所述的制备方法，其中，
所述第三光刻胶层为负性光刻胶层。
15.根据权利要求9-14任一所述的制备方法，还包括：
在形成有所述第一信号线和所述第一绝缘层的衬底基板上形成第二绝缘层；
其中，所述第二绝缘层覆盖所述第一信号线和所述第一绝缘层。
CN201710327060.8A 2017-05-10 2017-05-10 显示基板及其制备方法、显示面板和显示装置 Pending CN107065356A (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201710327060.8A CN107065356A (zh) 2017-05-10 2017-05-10 显示基板及其制备方法、显示面板和显示装置
US16/068,297 US11209709B2 (en) 2017-05-10 2017-12-01 Display substrate and manufacturing method thereof, display panel and display device
PCT/CN2017/114294 WO2018205569A1 (zh) 2017-05-10 2017-12-01 显示基板及其制备方法、显示面板和显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710327060.8A CN107065356A (zh) 2017-05-10 2017-05-10 显示基板及其制备方法、显示面板和显示装置

Publications (1)

Publication Number Publication Date
CN107065356A true CN107065356A (zh) 2017-08-18

Family

ID=59597600

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710327060.8A Pending CN107065356A (zh) 2017-05-10 2017-05-10 显示基板及其制备方法、显示面板和显示装置

Country Status (3)

Country Link
US (1) US11209709B2 (zh)
CN (1) CN107065356A (zh)
WO (1) WO2018205569A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018205569A1 (zh) * 2017-05-10 2018-11-15 京东方科技集团股份有限公司 显示基板及其制备方法、显示面板和显示装置
CN109698206A (zh) * 2018-12-26 2019-04-30 上海天马微电子有限公司 阵列基板及其制备方法、显示面板和显示装置
CN110718572A (zh) * 2019-10-17 2020-01-21 京东方科技集团股份有限公司 一种有机电致发光显示基板及其制备方法和显示装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101126848A (zh) * 2006-08-17 2008-02-20 胜华科技股份有限公司 液晶显示器
JP2011221116A (ja) * 2010-04-06 2011-11-04 Seiko Epson Corp 電気光学装置の製造方法
CN103779202A (zh) * 2014-01-27 2014-05-07 深圳市华星光电技术有限公司 像素结构及其制作方法和显示面板
CN104733477A (zh) * 2015-04-01 2015-06-24 上海天马微电子有限公司 阵列基板及其制作方法、显示面板、显示装置
CN205581480U (zh) * 2016-05-05 2016-09-14 鄂尔多斯市源盛光电有限责任公司 阵列基板、显示面板和显示装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4670097A (en) * 1985-12-23 1987-06-02 Gte Products Corporation Method for patterning transparent layers on a transparent substrate
JP2007193200A (ja) * 2006-01-20 2007-08-02 Fujitsu Ltd 半導体装置の製造方法及び反射型液晶表示装置の製造方法
DE102006033496A1 (de) 2006-07-19 2008-01-31 Siemens Ag Strahlungsdetektor für Röntgen- oder Gammastrahlen
KR101198907B1 (ko) * 2006-07-28 2012-11-08 삼성디스플레이 주식회사 유기 박막 트랜지스터 기판 및 그 제조 방법
CN101807585B (zh) 2009-02-18 2012-04-04 北京京东方光电科技有限公司 Tft-lcd阵列基板及其制造方法
CN205591480U (zh) 2016-04-28 2016-09-21 广东省第一建筑工程有限公司 一种运动场馆的地板结构
CN107065356A (zh) * 2017-05-10 2017-08-18 京东方科技集团股份有限公司 显示基板及其制备方法、显示面板和显示装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101126848A (zh) * 2006-08-17 2008-02-20 胜华科技股份有限公司 液晶显示器
JP2011221116A (ja) * 2010-04-06 2011-11-04 Seiko Epson Corp 電気光学装置の製造方法
CN103779202A (zh) * 2014-01-27 2014-05-07 深圳市华星光电技术有限公司 像素结构及其制作方法和显示面板
CN104733477A (zh) * 2015-04-01 2015-06-24 上海天马微电子有限公司 阵列基板及其制作方法、显示面板、显示装置
CN205581480U (zh) * 2016-05-05 2016-09-14 鄂尔多斯市源盛光电有限责任公司 阵列基板、显示面板和显示装置

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018205569A1 (zh) * 2017-05-10 2018-11-15 京东方科技集团股份有限公司 显示基板及其制备方法、显示面板和显示装置
US11209709B2 (en) 2017-05-10 2021-12-28 Boe Technology Group Co., Ltd. Display substrate and manufacturing method thereof, display panel and display device
CN109698206A (zh) * 2018-12-26 2019-04-30 上海天马微电子有限公司 阵列基板及其制备方法、显示面板和显示装置
CN109698206B (zh) * 2018-12-26 2021-05-28 上海天马微电子有限公司 阵列基板及其制备方法、显示面板和显示装置
CN110718572A (zh) * 2019-10-17 2020-01-21 京东方科技集团股份有限公司 一种有机电致发光显示基板及其制备方法和显示装置

Also Published As

Publication number Publication date
US11209709B2 (en) 2021-12-28
US20210191211A1 (en) 2021-06-24
WO2018205569A1 (zh) 2018-11-15

Similar Documents

Publication Publication Date Title
CN105895581B (zh) Tft基板的制作方法
CN106847744A (zh) 阵列基板的制备方法、阵列基板及显示装置
CN104867870B (zh) 双栅极氧化物半导体tft基板的制作方法及其结构
CN104253159B (zh) 薄膜晶体管及制备方法、阵列基板及制备方法和显示装置
CN106981520A (zh) 薄膜晶体管及其制备方法、阵列基板和显示装置
CN107204309B (zh) 双栅极金属氧化物半导体tft基板的制作方法及其结构
CN105470197B (zh) 低温多晶硅阵列基板的制作方法
CN106684155A (zh) 双栅薄膜晶体管及其制备方法、阵列基板及显示装置
CN104900654B (zh) 双栅极氧化物半导体tft基板的制作方法及其结构
US9741752B1 (en) Method for manufacturing TFT substrate
CN208111444U (zh) 薄膜晶体管阵列基板及显示装置
CN106531692A (zh) 阵列基板的制备方法、阵列基板及显示装置
CN106409845A (zh) 开关元件及其制备方法、阵列基板以及显示装置
CN104851789B (zh) 薄膜晶体管及制作方法、阵列基板及制作方法和显示装置
CN104317097A (zh) 一种coa基板及其制作方法和显示装置
CN106876416A (zh) 静电放电单元、阵列基板和显示面板
CN106876386A (zh) 薄膜晶体管及其制备方法、阵列基板、显示面板
CN106898617A (zh) 基板及其制备方法、显示面板和显示装置
CN110491886A (zh) 显示基板及其制造方法、显示装置
CN107799466A (zh) Tft基板及其制作方法
CN109524419A (zh) Tft阵列基板的制作方法
CN109004032A (zh) 薄膜晶体管及其制造方法、阵列基板
CN108807547A (zh) 薄膜晶体管及其制备方法、阵列基板及其制备方法
CN107065356A (zh) 显示基板及其制备方法、显示面板和显示装置
CN106847830A (zh) 阵列基板及其制作方法、显示面板

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20170818